--- /srv/rebuilderd/tmp/rebuilderdjrrM0t/inputs/qemu-user_10.2.1+ds-1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdjrrM0t/out/qemu-user_10.2.1+ds-1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-02-13 07:30:07.000000 debian-binary │ --rw-r--r-- 0 0 0 2248 2026-02-13 07:30:07.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29153304 2026-02-13 07:30:07.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2256 2026-02-13 07:30:07.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29161356 2026-02-13 07:30:07.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x11839 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x84432c 0x0085432c 0x0085432c 0x00c60 0x00c60 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x844fb0 0x844fb0 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x844474 0x00854474 0x00854474 0x00c60 0x00c60 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x8450f8 0x8450f8 R E 0x10000 │ │ │ │ LOAD 0x84c6d4 0x0086c6d4 0x0086c6d4 0xe5e14 0x2113058 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x844f90 0x00854f90 0x00854f90 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x8450d8 0x008550d8 0x008550d8 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6d4 0x0086c6d4 0x0086c6d4 0x00044 0x000e8 R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6d4 0x0086c6d4 0x0086c6d4 0xa392c 0xa392c R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,22 +3,22 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2c7d5c 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002d7f1c 2c7f1c 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002d7f28 2c7f28 57bf54 00 A 0 0 8 │ │ │ │ - [ 8] .stapsdt.base PROGBITS 00853e7c 843e7c 000001 00 A 0 0 1 │ │ │ │ - [ 9] .ARM.extab PROGBITS 00853e80 843e80 0004a9 00 A 0 0 4 │ │ │ │ - [10] .ARM.exidx ARM_EXIDX 0085432c 84432c 000c60 00 AL 5 0 4 │ │ │ │ - [11] .eh_frame PROGBITS 00854f8c 844f8c 000004 00 A 0 0 4 │ │ │ │ - [12] .note.ABI-tag NOTE 00854f90 844f90 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2c7ea6 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002d8068 2c8068 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002d8070 2c8070 57bf54 00 A 0 0 8 │ │ │ │ + [ 8] .stapsdt.base PROGBITS 00853fc4 843fc4 000001 00 A 0 0 1 │ │ │ │ + [ 9] .ARM.extab PROGBITS 00853fc8 843fc8 0004a9 00 A 0 0 4 │ │ │ │ + [10] .ARM.exidx ARM_EXIDX 00854474 844474 000c60 00 AL 5 0 4 │ │ │ │ + [11] .eh_frame PROGBITS 008550d4 8450d4 000004 00 A 0 0 4 │ │ │ │ + [12] .note.ABI-tag NOTE 008550d8 8450d8 000020 00 A 0 0 4 │ │ │ │ [13] .tdata PROGBITS 0086c6d4 84c6d4 000044 00 WAT 0 0 4 │ │ │ │ [14] .tbss NOBITS 0086c718 84c718 0000a4 00 WAT 0 0 4 │ │ │ │ [15] .init_array INIT_ARRAY 0086c718 84c718 00008c 04 WA 0 0 4 │ │ │ │ [16] .fini_array FINI_ARRAY 0086c7a4 84c7a4 000004 04 WA 0 0 4 │ │ │ │ [17] .data.rel.ro PROGBITS 0086c7a8 84c7a8 0a3304 00 WA 0 0 8 │ │ │ │ [18] .got PROGBITS 0090faac 8efaac 000554 04 WA 0 0 4 │ │ │ │ [19] .data PROGBITS 00910000 8f0000 0424e8 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,327 +1,327 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 4a52d8458f447c40529d763b2816ee8f0b8def1e │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: f18baefb453ff37033afe8db8ca9cd521a00fe09 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ │ │ │ │ │ Displaying notes found in: .note.stapsdt │ │ │ │ Owner Data size Description │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: setjmp │ │ │ │ - Location: 0x0028406c, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002841ac, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait_private │ │ │ │ - Location: 0x00298e40, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298f80, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: lll_lock_wait │ │ │ │ - Location: 0x00298e92, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00298fd2, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_broadcast │ │ │ │ - Location: 0x00299054, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299194, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_destroy │ │ │ │ - Location: 0x002992e2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299422, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_init │ │ │ │ - Location: 0x00299368, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002994a8, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_signal │ │ │ │ - Location: 0x00299370, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002994b0, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x002997e2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299922, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x0029994a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299a8a, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r1 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: cond_wait │ │ │ │ - Location: 0x00299ac8, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x00299c08, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r6 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_start │ │ │ │ - Location: 0x00299fce, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a10e, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r3 4@r2 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_create │ │ │ │ - Location: 0x0029a626, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029a766, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r7 4@r2 4@r1 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join │ │ │ │ - Location: 0x0029b23c, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b37c, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000032 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: pthread_join_ret │ │ │ │ - Location: 0x0029b286, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b3c6, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 -4@r2 4@r5 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029b750, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029b890, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x0029ba52, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bb92, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029ba92, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bbd2, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_destroy │ │ │ │ - Location: 0x0029bd84, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bec4, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000021 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_init │ │ │ │ - Location: 0x0029be0e, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029bf4e, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029c16a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c2aa, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000022 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_entry │ │ │ │ - Location: 0x0029c46c, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c5ac, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_acquired │ │ │ │ - Location: 0x0029c4bc, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029c5fc, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029cc70, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029cdb0, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029cd8c, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029cecc, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: mutex_release │ │ │ │ - Location: 0x0029cf8a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d0ca, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x00000025 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_destroy │ │ │ │ - Location: 0x0029d23c, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d37c, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_entry │ │ │ │ - Location: 0x0029d27a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d3ba, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rdlock_acquire_read │ │ │ │ - Location: 0x0029d2ae, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d3ee, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000024 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: rwlock_unlock │ │ │ │ - Location: 0x0029d544, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d684, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x00000023 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_entry │ │ │ │ - Location: 0x0029d6c0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d800, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: wrlock_acquire_write │ │ │ │ - Location: 0x0029d724, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029d864, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x0029ebd0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed10, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x0029ebe4, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed24, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000037 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_count │ │ │ │ - Location: 0x0029ebfe, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed3e, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r1 │ │ │ │ stapsdt 0x00000040 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_unsorted_limit │ │ │ │ - Location: 0x0029ec10, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed50, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x0029ec28, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ed68, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tunable_tcache_max_bytes │ │ │ │ - Location: 0x0029ec7a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029edba, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r4 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x0029ecae, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029edee, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x0029ecc6, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee06, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x0029ecdc, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee1c, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r2 -4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x0029ecf2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee32, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x0029ed0a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029ee4a, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r1 -4@r0 │ │ │ │ stapsdt 0x00000033 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_free_list │ │ │ │ - Location: 0x0029f5d2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f712, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_new │ │ │ │ - Location: 0x0029f75a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029f89a, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse │ │ │ │ - Location: 0x0029f93a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fa7a, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r1 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_reuse_wait │ │ │ │ - Location: 0x0029f9d0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fb10, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r6 4@r1 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_new │ │ │ │ - Location: 0x0029fac4, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fc04, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 4@r4 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_arena_retry │ │ │ │ - Location: 0x0029fc20, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x0029fd60, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r0 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_less │ │ │ │ - Location: 0x0029ff72, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a00b2, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_free │ │ │ │ - Location: 0x002a00d0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0210, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r3 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_less │ │ │ │ - Location: 0x002a01d2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0312, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@fp │ │ │ │ stapsdt 0x0000003e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_free_dyn_thresholds │ │ │ │ - Location: 0x002a0632, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0772, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r2 4@r0 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_heap_more │ │ │ │ - Location: 0x002a0764, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a08a4, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r8 4@r3 │ │ │ │ stapsdt 0x0000002d NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_sbrk_more │ │ │ │ - Location: 0x002a0a68, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a0ba8, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 -4@r2 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_malloc_retry │ │ │ │ - Location: 0x002a1970, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a1ab0, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r4 │ │ │ │ stapsdt 0x0000002a NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_calloc_retry │ │ │ │ - Location: 0x002a1bd4, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a1d14, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r6 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x002a23b0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a24f0, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r3 4@r2 -4@r1 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_memalign_retry │ │ │ │ - Location: 0x002a2702, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2842, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r9 4@r4 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_tcache_double_free │ │ │ │ - Location: 0x002a2ac0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2c00, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 4@r4 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_realloc_retry │ │ │ │ - Location: 0x002a2dd2, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a2f12, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r5 4@r4 │ │ │ │ stapsdt 0x0000002c NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt │ │ │ │ - Location: 0x002a35dc, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a371c, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r4 -4@r1 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_perturb │ │ │ │ - Location: 0x002a360e, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a374e, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mxfast │ │ │ │ - Location: 0x002a3642, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a3782, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r3 │ │ │ │ stapsdt 0x00000034 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_max │ │ │ │ - Location: 0x002a3664, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37a4, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x00000035 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_arena_test │ │ │ │ - Location: 0x002a3674, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37b4, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 │ │ │ │ stapsdt 0x0000003b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_max │ │ │ │ - Location: 0x002a3682, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37c2, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r1 -4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_mmap_threshold │ │ │ │ - Location: 0x002a3694, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37d4, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000038 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_top_pad │ │ │ │ - Location: 0x002a36a6, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37e6, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x0000003f NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: memory_mallopt_trim_threshold │ │ │ │ - Location: 0x002a36b8, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002a37f8, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r1 4@r2 -4@r0 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002b9808, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b9948, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002b984e, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002b998e, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000029 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp │ │ │ │ - Location: 0x002c7d68, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c7ea8, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r4 │ │ │ │ stapsdt 0x00000031 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: longjmp_target │ │ │ │ - Location: 0x002c7dae, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002c7eee, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: 4@r0 -4@r1 4@r14 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_start │ │ │ │ - Location: 0x002ca0c8, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002ca208, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r5 │ │ │ │ stapsdt 0x0000002b NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: unmap_complete │ │ │ │ - Location: 0x002ca2a0, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002ca3e0, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@fp 4@r4 │ │ │ │ stapsdt 0x00000026 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_start │ │ │ │ - Location: 0x002cd1d6, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cd316, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x0000002e NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: map_complete │ │ │ │ - Location: 0x002cf27a, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cf3ba, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r0 4@r2 │ │ │ │ stapsdt 0x00000028 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_start │ │ │ │ - Location: 0x002cf86e, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cf9ae, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r5 │ │ │ │ stapsdt 0x00000030 NT_STAPSDT (SystemTap probe descriptors) Provider: libc │ │ │ │ Name: reloc_complete │ │ │ │ - Location: 0x002cfa58, Base: 0x00853e7c, Semaphore: 0x00000000 │ │ │ │ + Location: 0x002cfb98, Base: 0x00853fc4, Semaphore: 0x00000000 │ │ │ │ Arguments: -4@r3 4@r2 4@r4 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -282,15 +282,15 @@ │ │ │ │ [lnv33tx33rp333[ │ │ │ │ k@B@;@2@k@L │ │ │ │ &0*hSF!h │ │ │ │ H#D*F@m4 │ │ │ │ |pJ3F FA │ │ │ │ h{3FhJ FA │ │ │ │ CFJF!F8F │ │ │ │ -(.4:@FLRXD │ │ │ │ +(.4:@FLRXE │ │ │ │ "ak@riba │ │ │ │ "ak@riba │ │ │ │ │ │ │ │ @` { │ │ │ │ "4!!!!66!8A4aB │ │ │ │ 2222222222 │ │ │ │ `"i*abija │ │ │ │ @@ -1346,15 +1346,14 @@ │ │ │ │ SWWWWOWWWWWKWWWWWGWW │ │ │ │ HLLLLDLLLLL@LLLLLI>H{DyDxD │ │ │ │ ">I>H{DyDxD │ │ │ │ `#aca*h" │ │ │ │ "AIBH{DyDxD │ │ │ │ rMINH{DyDxD │ │ │ │ r2I2H{DyDxD │ │ │ │ 'K "0F{D │ │ │ │ -dpGpGF0k │ │ │ │ `shsDs`3jcD3b │ │ │ │ >J)F FzD │ │ │ │ "lIlH{DyDxD │ │ │ │ CKDH{DxD │ │ │ │ bJ{kzD[h │ │ │ │ r+I+H{DyDxD │ │ │ │ ")I)H{DyDxD │ │ │ │ @@ -1544,15 +1542,15 @@ │ │ │ │ ",I-H{DyDxD │ │ │ │ ")I*H{DyDxD │ │ │ │ RF[F@*IF( │ │ │ │ 2F0FQF[F │ │ │ │ A*"FAXXF@ │ │ │ │ F!F#Fr*o │ │ │ │ OJ(xzDQh │ │ │ │ -F8FRFUDL │ │ │ │ +F8FRFUDK │ │ │ │ *I+H{DyDxD │ │ │ │ liXSh xy │ │ │ │ ge"`(F1Ft │ │ │ │ HxDz`:jO │ │ │ │ liXSh x1 │ │ │ │ liXSh x1 │ │ │ │ @B5J3KzD │ │ │ │ @@ -21720,17 +21718,17 @@ │ │ │ │ glibc.pthread.stack_cache_size │ │ │ │ glibc.pthread.stack_hugetlb │ │ │ │ glibc.rtld.dynamic_sort │ │ │ │ glibc.rtld.enable_secure │ │ │ │ glibc.rtld.execstack │ │ │ │ glibc.rtld.nns │ │ │ │ glibc.rtld.optional_static_tls │ │ │ │ -+T,@+T,@ │ │ │ │ -,T,@,T,@ │ │ │ │ --T,@-T,@ │ │ │ │ ++T,@+T,@@ │ │ │ │ +,T,@,T,@H │ │ │ │ +-T,@-T,@T │ │ │ │ 4@r0 -4@r1 4@r14 │ │ │ │ lll_lock_wait_private │ │ │ │ lll_lock_wait │ │ │ │ cond_broadcast │ │ │ │ cond_destroy │ │ │ │ cond_init │ │ │ │ 4@r3 4@r4 │ │ │ ├── objdump --line-numbers --disassemble --demangle --reloc --no-show-raw-insn --section=.text {} │ │ │ │ @@ -4,631 +4,631 @@ │ │ │ │ Disassembly of section .text: │ │ │ │ │ │ │ │ 000101c0 <.text>: │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ vcge.s8 d16, d8, d18 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s64 d23, d16, d27 │ │ │ │ - andeq pc, r0, sp, asr #21 │ │ │ │ + andeq pc, r0, sp, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0x902c8 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - blx 0xfee4cbdc │ │ │ │ - eorseq sl, r2, ip, lsr #18 │ │ │ │ + blx 0x164cbde │ │ │ │ + eorseq sl, r2, r4, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0x902f4 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - blx 0xfe8ccc08 │ │ │ │ - eorseq sl, r2, r8, lsr r9 │ │ │ │ + blx 0x10ccc0a │ │ │ │ + eorseq sl, r2, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ blmi 0x90320 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0xfe34cc34 │ │ │ │ - eorseq sl, r2, r4, asr #18 │ │ │ │ + blx 0xb4cc36 │ │ │ │ + eorseq sl, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ blmi 0x9034c │ │ │ │ andne pc, r5, #64, 4 │ │ │ │ - blx 0x1dccc60 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + blx 0x5ccc62 │ │ │ │ + eorseq lr, r2, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x90378 │ │ │ │ sbcne pc, r1, #64, 4 │ │ │ │ - blx 0x184cc8c │ │ │ │ - ldrhteq r0, [r3], -r8 │ │ │ │ + blx 0x4cc8e │ │ │ │ + eorseq r0, r3, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s , q8, │ │ │ │ - andeq pc, r0, r7, asr #20 │ │ │ │ + andeq pc, r0, r7, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ blmi 0x903d4 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - blx 0xcccce8 │ │ │ │ - eorseq fp, r3, r4, lsl #17 │ │ │ │ + blx 0xff4ccce8 │ │ │ │ + eorseq fp, r3, ip, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ blmi 0x90404 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - blx 0x74cd14 │ │ │ │ - eorseq ip, r3, r8, asr #23 │ │ │ │ + blx 0xfef4cd14 │ │ │ │ + eorseq ip, r3, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vqdmlal.s q9, d0, d0[1] │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vhsub.s , q8, │ │ │ │ - andeq pc, r0, r3, lsl #20 │ │ │ │ + andeq pc, r0, r3, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vrsra.s64 q10, q4, #64 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s64 d18, d0, d30 │ │ │ │ - strlt pc, [r8, #-2539] @ 0xfffff615 │ │ │ │ + strlt pc, [r8, #-2699] @ 0xfffff575 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorne pc, ip, r9, asr #12 │ │ │ │ + rsbscs pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s d18, d16, d19 │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ - mlaseq r3, ip, r3, sp │ │ │ │ + svclt 0x0000fa77 │ │ │ │ + eorseq sp, r3, r4, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q12 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d16 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ eorscs r0, r0, #46 @ 0x2e │ │ │ │ - @ instruction: 0xf9bef270 │ │ │ │ + blx 0x17ccdd0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ blmi 0x904e8 │ │ │ │ vhsub.s d18, d16, d2 │ │ │ │ - svclt 0x0000f9ab │ │ │ │ - eorseq r2, r4, r8, asr #26 │ │ │ │ + svclt 0x0000fa4b │ │ │ │ + mlaseq r4, r0, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ blmi 0x90514 │ │ │ │ vqsub.s64 d18, d16, d24 │ │ │ │ - svclt 0x0000f995 │ │ │ │ - eorseq r2, r4, r4, lsl #27 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ + eorseq r2, r4, ip, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf641012e │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x90544 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf97ef270 │ │ │ │ - eorseq r3, r4, r4, ror #2 │ │ │ │ + blx 0x7cce50 │ │ │ │ + eorseq r3, r4, ip, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ blmi 0x90570 │ │ │ │ vhsub.s d18, d0, d31 │ │ │ │ - svclt 0x0000f969 │ │ │ │ - ldrshteq r3, [r4], -r8 │ │ │ │ + svclt 0x0000fa09 │ │ │ │ + eorseq r3, r4, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ vcge.s8 d16, d0, d20 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s d23, d16, d14 │ │ │ │ - strlt pc, [r8, #-2383] @ 0xfffff6b1 │ │ │ │ + strlt pc, [r8, #-2543] @ 0xfffff611 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - msrmi (UNDEF: 96), pc │ │ │ │ + @ instruction: 0x51a8f64f │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, ip, pc, asr #12 │ │ │ │ + sbcpl pc, r4, pc, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r2, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf93cf270 │ │ │ │ - ldrshteq r3, [r4], -r4 │ │ │ │ + @ instruction: 0xf9dcf270 │ │ │ │ + eorseq r3, r4, ip, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ blmi 0x905f4 │ │ │ │ vqsub.s64 d18, d16, d20 │ │ │ │ - svclt 0x0000f927 │ │ │ │ - eorseq r3, r4, r4, lsr #12 │ │ │ │ + svclt 0x0000f9c7 │ │ │ │ + eorseq r3, r4, ip, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6774c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ - @ instruction: 0xf64f012f │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ - blmi 0x9061c │ │ │ │ + vmla.f d23, d16, d0[3] │ │ │ │ + vrhadd.s8 d16, d0, d31 │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ + blmi 0x90620 │ │ │ │ sbcsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf910f270 │ │ │ │ - eorseq r3, r4, r8, asr #12 │ │ │ │ + @ instruction: 0xf9b0f270 │ │ │ │ + mlaseq r4, r0, r7, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ blmi 0x9064c │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000f8fb │ │ │ │ - eorseq r3, r4, ip, asr #20 │ │ │ │ + svclt 0x0000f99b │ │ │ │ + mlaseq r4, r4, fp, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90674 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ - eorseq r3, r4, ip, asr sl │ │ │ │ + svclt 0x0000f985 │ │ │ │ + eorseq r3, r4, r4, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6440ff8 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - @ instruction: 0xf8ccf270 │ │ │ │ + @ instruction: 0xf96cf270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 q8, q8, d20 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf8b6f270 │ │ │ │ + @ instruction: 0xf956f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ vrhadd.s8 d16, d3, d31 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0x906fc │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8a2f270 │ │ │ │ - ldrshteq r5, [r4], -ip │ │ │ │ + @ instruction: 0xf942f270 │ │ │ │ + eorseq r5, r4, r4, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90724 │ │ │ │ vhsub.s q9, q0, q9 │ │ │ │ - svclt 0x0000f88d │ │ │ │ - eorseq r5, r4, r0, lsl r1 │ │ │ │ + svclt 0x0000f92d │ │ │ │ + eorseq r5, r4, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf874f270 │ │ │ │ + @ instruction: 0xf914f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ @ instruction: 0xf649012f │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vmla.i d20, d16, d0[6] │ │ │ │ blmi 0x90788 │ │ │ │ vqsub.s64 d18, d0, d26 │ │ │ │ - svclt 0x0000f861 │ │ │ │ - eorseq r5, r4, ip, lsl #8 │ │ │ │ + svclt 0x0000f901 │ │ │ │ + eorseq r5, r4, r4, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s q11, d16, d0[3] │ │ │ │ + @ instruction: 0xf6450ff8 │ │ │ │ + vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6430334 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vaddw.s8 q9, q0, d20 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf848f270 │ │ │ │ + @ instruction: 0xf8e8f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf6450ff8 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - @ instruction: 0xf832f270 │ │ │ │ + @ instruction: 0xf8d2f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + @ instruction: 0xf6450ff8 │ │ │ │ + vsubw.s8 q8, q8, d24 │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ rsbcs r0, r2, #46 @ 0x2e │ │ │ │ - @ instruction: 0xf81cf270 │ │ │ │ + @ instruction: 0xf8bcf270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ blmi 0x90830 │ │ │ │ vqsub.s64 q9, q0, │ │ │ │ - svclt 0x0000f809 │ │ │ │ - eorseq r5, r4, r4, ror #15 │ │ │ │ + svclt 0x0000f8a9 │ │ │ │ + eorseq r5, r4, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90858 │ │ │ │ - vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fff3 │ │ │ │ - ldrshteq r5, [r4], -r4 │ │ │ │ + vhsub.s q9, q0, q9 │ │ │ │ + svclt 0x0000f893 │ │ │ │ + eorseq r5, r4, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90884 │ │ │ │ - vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000ffdd │ │ │ │ - eorseq r5, r4, r0, lsr #18 │ │ │ │ + vhsub.s q9, q0, q9 │ │ │ │ + svclt 0x0000f87d │ │ │ │ + eorseq r5, r4, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 q8, d0, d28 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x908b4 │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xffc6f26f │ │ │ │ - eorseq r5, r4, r0, lsl sl │ │ │ │ + @ instruction: 0xf866f270 │ │ │ │ + eorseq r5, r4, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x908e0 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xffb0f26f │ │ │ │ - eorseq r5, r4, ip, lsl sl │ │ │ │ + @ instruction: 0xf850f270 │ │ │ │ + eorseq r5, r4, r4, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ + vrsra.s64 d21, d0, #64 │ │ │ │ vcge.s8 d16, d4, d20 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - @ instruction: 0xff98f26f │ │ │ │ + @ instruction: 0xf838f270 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ blmi 0x90938 │ │ │ │ - vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000ff85 │ │ │ │ - eorseq r5, r4, ip, asr ip │ │ │ │ + vhsub.s q9, q8, q0 │ │ │ │ + svclt 0x0000f825 │ │ │ │ + eorseq r5, r4, r4, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ blmi 0x90964 │ │ │ │ - vhsub.s32 q9, , │ │ │ │ - svclt 0x0000ff6f │ │ │ │ - eorseq r5, r4, r0, ror ip │ │ │ │ + vhsub.s q9, q8, │ │ │ │ + svclt 0x0000f80f │ │ │ │ + ldrhteq r5, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x9098c │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ - ldrhteq r5, [r4], -ip │ │ │ │ + svclt 0x0000fff9 │ │ │ │ + eorseq r6, r4, r4, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ blmi 0x909bc │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000ff43 │ │ │ │ - eorseq r6, r4, r8, asr r0 │ │ │ │ + svclt 0x0000ffe3 │ │ │ │ + eorseq r6, r4, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vsubw.s8 q9, q0, d4 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - @ instruction: 0xff2af26f │ │ │ │ + @ instruction: 0xffcaf26f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90a10 │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000ff17 │ │ │ │ - eorseq r6, r4, r4, lsl r2 │ │ │ │ + svclt 0x0000ffb7 │ │ │ │ + eorseq r6, r4, ip, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q13, q12 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000ff01 │ │ │ │ - ldrshteq r6, [r4], -r8 │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ + eorseq r6, r4, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vqdmlal.s q8, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6430334 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vaddl.s8 q8, d0, d16 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - cdp2 2, 14, cr15, cr8, cr15, {3} │ │ │ │ + @ instruction: 0xff88f26f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x90a98 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fed5 │ │ │ │ - ldrshteq r6, [r4], -r8 │ │ │ │ + svclt 0x0000ff75 │ │ │ │ + eorseq r6, r4, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vaddw.s8 q8, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf643012f │ │ │ │ - vmov.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ blmi 0x90ac4 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000febf │ │ │ │ - eorseq r6, r4, r4, lsl #18 │ │ │ │ + svclt 0x0000ff5f │ │ │ │ + eorseq r6, r4, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ andeq pc, r0, fp, ror r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ @ instruction: 0xf64f0334 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ rsbscs r0, pc, #47 @ 0x2f │ │ │ │ - cdp2 2, 9, cr15, cr12, cr15, {3} │ │ │ │ + @ instruction: 0xff3cf26f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64f0ff8 │ │ │ │ - vmla.f d20, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf64f012e │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ blmi 0x90b2c │ │ │ │ vhsub.s32 q9, , q9 │ │ │ │ - svclt 0x0000fe89 │ │ │ │ - eorseq ip, r4, r8, lsl #12 │ │ │ │ + svclt 0x0000ff29 │ │ │ │ + eorseq ip, r4, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fe75 │ │ │ │ - rsbseq sp, sp, r8, asr #11 │ │ │ │ - ldrshteq r6, [r0], -r2 │ │ │ │ - eorseq r6, r0, r8, lsl r8 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ + rsbseq sp, sp, r0, lsl r7 │ │ │ │ + eorseq r6, r0, sl, lsr r9 │ │ │ │ + eorseq r6, r0, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154aa0 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fe5d │ │ │ │ - @ instruction: 0x007dd59a │ │ │ │ - eorseq r6, r0, r8, lsr r8 │ │ │ │ - eorseq r6, r0, r4, asr r8 │ │ │ │ + svclt 0x0000fefd │ │ │ │ + rsbseq sp, sp, r2, ror #13 │ │ │ │ + eorseq r6, r0, r0, lsl #19 │ │ │ │ + mlaseq r0, ip, r9, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154ad0 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fe45 │ │ │ │ - addeq r2, r3, r2, asr r5 │ │ │ │ - ldrshteq r1, [r1], -ip │ │ │ │ - eorseq r1, r1, r4, ror #10 │ │ │ │ + svclt 0x0000fee5 │ │ │ │ + umulleq r2, r3, sl, r6 │ │ │ │ + eorseq r1, r1, r4, asr #12 │ │ │ │ + eorseq r1, r1, ip, lsr #13 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r6, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2838 @ 0xfffff4ea │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s d16, d3, d0 │ │ │ │ - andcs pc, r0, sp, asr #22 │ │ │ │ - ldc2 2, cr15, [ip, #460] @ 0x1cc │ │ │ │ + andcs pc, r0, sp, ror #23 │ │ │ │ + mrc2 2, 1, pc, cr12, cr3, {3} │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vmlal.s16 q5, d3, d2 │ │ │ │ - andcs lr, r0, #240, 24 @ 0xf000 │ │ │ │ + andcs lr, r0, #144, 26 @ 0x2400 │ │ │ │ andcs r4, r6, r1, lsl #12 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - blx 0xfeccd526 │ │ │ │ + mrrc2 2, 7, pc, r2, cr3 @ │ │ │ │ vaddl.s8 q1, d10, d6 │ │ │ │ - eorcs pc, r0, #48384 @ 0xbd00 │ │ │ │ + eorcs pc, r0, #5952 @ 0x1740 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ andcs r4, r0, #110100480 @ 0x6900000 │ │ │ │ @ instruction: 0xf04f2308 │ │ │ │ @ instruction: 0xf2670caf │ │ │ │ - mrcle 9, 7, APSR_nzcv, cr15, cr7, {3} @ │ │ │ │ + mrcle 10, 7, APSR_nzcv, cr15, cr7, {0} │ │ │ │ addeq lr, pc, sl, lsl #31 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4607b5f0 │ │ │ │ bmi 0x6e23c8 │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @@ -639,198 +639,198 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s16 q5, d2, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrbtmi r9, [r9], #-0 │ │ │ │ vmvn.i32 d4, #402653184 @ 0x18000000 │ │ │ │ - bmi 0x3cfc90 │ │ │ │ + bmi 0x3cff10 │ │ │ │ ldrbtmi r4, [sl], #-2824 @ 0xfffff4f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strcc pc, [ip], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ andle r0, r1, r0, lsl #6 │ │ │ │ - @ instruction: 0xf826f2a5 │ │ │ │ + @ instruction: 0xf8c6f2a5 │ │ │ │ ldcmi 2, cr15, [r4, #-52] @ 0xffffffcc │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq lr, pc, lr, lsl pc @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - ldrhteq fp, [r0], -sl │ │ │ │ - strdeq r8, [lr], -r4 @ │ │ │ │ - eoreq r8, lr, ip, ror #13 │ │ │ │ - eorseq r6, r1, lr, ror #13 │ │ │ │ + eorseq fp, r0, r2, lsl #28 │ │ │ │ + eoreq r8, lr, ip, lsr r8 │ │ │ │ + eoreq r8, lr, r4, lsr r8 │ │ │ │ + eorseq r6, r1, r6, lsr r8 │ │ │ │ ldrdeq lr, [pc], r6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460641f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl sp, {r1, r4, fp, sp, lr} │ │ │ │ stmdavs r8!, {r0, r1, r2, r3, r7, fp, ip, lr} │ │ │ │ ldmiblt r3, {r0, r1, r6, r7, r9, sl, fp, sp, lr} │ │ │ │ - stc2 2, cr15, [sl], #-524 @ 0xfffffdf4 │ │ │ │ + stc2l 2, cr15, [sl], {131} @ 0x83 │ │ │ │ andle r1, lr, r2, asr #24 │ │ │ │ - ldc2l 2, cr15, [ip, #-628] @ 0xfffffd8c │ │ │ │ + ldc2l 2, cr15, [ip, #628]! @ 0x274 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - blx 0xfe4cd654 │ │ │ │ + blx 0xccd656 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ vmlsl.s16 q2, d13, d0[0] │ │ │ │ - stmdavs r8!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r8!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4631463a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrtmi lr, [sl], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ stmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vmov.i32 d6, #35 @ 0x00000023 │ │ │ │ - svclt 0x0000b96f │ │ │ │ + svclt 0x0000ba0f │ │ │ │ addeq lr, pc, r6, lsl pc @ │ │ │ │ addeq lr, pc, lr, lsl #29 │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - eorseq r2, r1, r6, lsl r4 │ │ │ │ + eorseq r2, r1, lr, asr r5 │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, pc, lsr pc @ │ │ │ │ subne pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bf19 │ │ │ │ + svclt 0x0000bfb9 │ │ │ │ andmi pc, sp, ip, asr #4 │ │ │ │ andeq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bf11 │ │ │ │ + svclt 0x0000bfb1 │ │ │ │ rscvs pc, r9, r4, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bf09 │ │ │ │ + svclt 0x0000bfa9 │ │ │ │ addcc pc, r1, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bf01 │ │ │ │ + svclt 0x0000bfa1 │ │ │ │ submi pc, r1, sp, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bef9 │ │ │ │ + svclt 0x0000bf99 │ │ │ │ rsbpl pc, r1, r9, asr #4 │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bef1 │ │ │ │ - rscne pc, r9, r2, asr #12 │ │ │ │ + svclt 0x0000bf91 │ │ │ │ + eorcc pc, r9, r2, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bee9 │ │ │ │ + svclt 0x0000bf89 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xffc4f050 │ │ │ │ stclmi 2, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ strmi r4, [ip], -r0, ror #22 │ │ │ │ strmi r2, [r0], r4, lsl #5 │ │ │ │ tstls r4, fp, lsl #16 │ │ │ │ vrhadd.s8 d18, d15, d0 │ │ │ │ vshl.s64 q9, q4, #0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, sl, sp} │ │ │ │ strbtcc pc, [r4], #2253 @ 0x8cd @ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xffbcd794 │ │ │ │ + stc 2, cr15, [lr], {147} @ 0x93 │ │ │ │ addvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ ldmibvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bl 0xff94d7a8 │ │ │ │ + stc 2, cr15, [r4], {147} @ 0x93 │ │ │ │ @ instruction: 0xf14e6820 │ │ │ │ - andcs pc, r4, sp, lsr pc @ │ │ │ │ - @ instruction: 0xff28f14b │ │ │ │ + ldrdcs pc, [r4], -sp │ │ │ │ + @ instruction: 0xffc8f14b │ │ │ │ @ instruction: 0xf870f002 │ │ │ │ @ instruction: 0xf14b2003 │ │ │ │ - @ instruction: 0xf14bff23 │ │ │ │ - stmdavs fp!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf14bffc3 │ │ │ │ + stmdavs fp!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorseq pc, r0, r9, asr #17 │ │ │ │ orrlt r6, r2, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c998 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r8, r2, lsl #2 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ stcne 8, cr15, [r4, #-336] @ 0xfffffeb0 │ │ │ │ - stc2 1, cr15, [r4, #-300] @ 0xfffffed4 │ │ │ │ + stc2 1, cr15, [r4, #300]! @ 0x12c │ │ │ │ adcmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ movwcs r2, #3 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xff2cd834 │ │ │ │ + blx 0x1acd836 │ │ │ │ ldmib sp, {r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1b23206 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b3 │ │ │ │ bl 0xfecc4dd4 │ │ │ │ @ instruction: 0xf0007fe3 │ │ │ │ vand d24, d30, d25 │ │ │ │ - @ instruction: 0xf2c024f0 │ │ │ │ + vmvn.i32 d20, #524288 @ 0x00080000 │ │ │ │ vqshl.s8 d16, d19, d0 │ │ │ │ vshr.s64 d23, d12, #64 │ │ │ │ movwcs r0, #149 @ 0x95 │ │ │ │ eorcc pc, ip, r9, asr #17 │ │ │ │ - blx 0x24d326 │ │ │ │ + blx 0xfea4d326 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - @ instruction: 0xf914f274 │ │ │ │ + @ instruction: 0xf9b4f274 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2c58 │ │ │ │ blcs 0x1de5c │ │ │ │ @ instruction: 0xf8ddd1f4 │ │ │ │ vqadd.s8 d26, d6, d0 │ │ │ │ - @ instruction: 0xf2c02bf1 │ │ │ │ + vbic.i16 d20, #256 @ 0x0100 │ │ │ │ @ instruction: 0xf8cd0b11 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strbmi r0, [r8, #2305] @ 0x901 │ │ │ │ movthi pc, #37696 @ 0x9340 @ │ │ │ │ eorcc pc, r9, sl, asr r8 @ │ │ │ │ streq lr, [r9, pc, asr #20] │ │ │ │ pushcs {r0, r3, r4, fp, ip, sp, lr} │ │ │ │ cmnphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1097859 │ │ │ │ mrrcne 2, 0, r0, ip, cr1 │ │ │ │ pushcs {r0, r1, r9, ip, pc} │ │ │ │ stmdavc r1!, {r1, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ vtst.8 , q7, │ │ │ │ - vshl.s64 q9, q8, #0 │ │ │ │ + vbic.i32 d20, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x465e0533 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ ldrcc r6, [r8, #-2670] @ 0xfffff592 │ │ │ │ stmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i32 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xa8563c │ │ │ │ blls 0xfd5cc │ │ │ │ vqrshl.u8 d20, d8, d16 │ │ │ │ ldrbmi r8, [r7], #-782 @ 0xfffffcf2 │ │ │ │ stmdbeq r2, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x47b06878 │ │ │ │ blcs 0x2b228 │ │ │ │ @ instruction: 0xf641d1c9 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vrshr.s64 d21, d24, #64 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2l 2, cr15, [r8], #656 @ 0x290 │ │ │ │ + ldc2 2, cr15, [r8, #656] @ 0x290 │ │ │ │ vhadd.s d18, d4, d1 │ │ │ │ - @ instruction: 0x47b0f8b3 │ │ │ │ + sbfxmi pc, r3, #18, #17 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svclt 0x0000e7e8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf8dd9e03 │ │ │ │ ldrmi r9, [r0, #20]! │ │ │ │ rscshi pc, r9, #64, 6 │ │ │ │ ldrdcc pc, [r8], -r9 @ │ │ │ │ @@ -838,94 +838,94 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mulne sp, r9, r8 │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf8539b04 │ │ │ │ @ instruction: 0xf8c93026 │ │ │ │ @ instruction: 0xf153303c │ │ │ │ - @ instruction: 0xf15bf99b │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf15bfa3b │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, r5, r0 │ │ │ │ - ldc2 1, cr15, [r4], {91} @ 0x5b │ │ │ │ + ldc2 1, cr15, [r4, #-364]! @ 0xfffffe94 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s16 q5, d3, d11 │ │ │ │ - @ instruction: 0xf44feb18 │ │ │ │ + @ instruction: 0xf44febb8 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmlal.s16 q5, d3, d28 │ │ │ │ - vpadd.i8 d30, d11, d2 │ │ │ │ + vpadd.i8 d30, d27, d18 │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ strcs r0, [r0, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf14b6818 │ │ │ │ - @ instruction: 0xf124fd23 │ │ │ │ - vpadd.i32 , q11, │ │ │ │ - strmi pc, [r4], -r9, lsr #31 │ │ │ │ + @ instruction: 0xf124fdc3 │ │ │ │ + vfms.f32 d31, d23, d7 │ │ │ │ + strmi pc, [r4], -r9, asr #16 │ │ │ │ andcs r6, r2, r5 │ │ │ │ - @ instruction: 0xf912f152 │ │ │ │ + @ instruction: 0xf9b2f152 │ │ │ │ blcs 0x2afb4 │ │ │ │ sbcshi pc, r6, r0, asr #32 │ │ │ │ @ instruction: 0xf6499005 │ │ │ │ vmls.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf8d92497 │ │ │ │ vst4.8 {d16-d19}, [pc :256], ip │ │ │ │ strtmi r5, [r1], -r0, lsl #5 │ │ │ │ - cdp2 2, 0, cr15, cr0, cr4, {5} │ │ │ │ + cdp2 2, 10, cr15, cr0, cr4, {5} │ │ │ │ @ instruction: 0xf8c9b108 │ │ │ │ andcs r4, r8, ip, lsr r0 │ │ │ │ - @ instruction: 0xf8fcf152 │ │ │ │ + @ instruction: 0xf99cf152 │ │ │ │ @ instruction: 0xf8d94607 │ │ │ │ stmdacs r0, {r2, r3, r5} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf906f001 │ │ │ │ bicsge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ eorseq pc, r8, r9, asr #17 │ │ │ │ blx 0x1d4d0dc │ │ │ │ - @ instruction: 0xf12c4604 │ │ │ │ - vmax.f32 d31, d16, d27 │ │ │ │ + @ instruction: 0xf12d4604 │ │ │ │ + vadd.i8 , q0, │ │ │ │ @ instruction: 0xf8cd3321 │ │ │ │ @ instruction: 0xf645a000 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64b022e │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - @ instruction: 0x4605fefd │ │ │ │ + @ instruction: 0x4605ff9d │ │ │ │ blx 0xfe6cd040 │ │ │ │ mulcs ip, r9, r8 │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf64b2397 │ │ │ │ - vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d21, d28, #64 │ │ │ │ movwls r0, #12589 @ 0x312d │ │ │ │ - blx 0x17cd468 │ │ │ │ + blx 0xfffcd468 │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ - tstpmi ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrsbtcs pc, [r4], -r9 @ │ │ │ │ - blx 0x34d482 │ │ │ │ + blx 0xfeb4d482 │ │ │ │ smlatbcs r0, fp, fp, r6 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - stc2l 2, cr15, [ip, #640]! @ 0x280 │ │ │ │ + cdp2 2, 8, cr15, cr12, cr0, {5} │ │ │ │ blx 0xfe4227ec │ │ │ │ blx 0xfec4d25c │ │ │ │ @ instruction: 0xf0fff080 │ │ │ │ - @ instruction: 0xf0fffd4f │ │ │ │ - @ instruction: 0xf8d9fd6d │ │ │ │ + @ instruction: 0xf0fffdef │ │ │ │ + @ instruction: 0xf8d9fe0d │ │ │ │ @ instruction: 0xf0000038 │ │ │ │ @ instruction: 0x4604ff1f │ │ │ │ @ instruction: 0xffa2f000 │ │ │ │ @ instruction: 0xee1d49ce │ │ │ │ @ instruction: 0xf10a2f70 │ │ │ │ strtmi r0, [r0], -r8, lsl #6 │ │ │ │ vhadd.s8 d21, d28, d12 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12c231b │ │ │ │ - @ instruction: 0xf500fe27 │ │ │ │ + @ instruction: 0xf500fec7 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ ldrdge pc, [r4], -r9 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ @ instruction: 0xf1ba4300 │ │ │ │ @@ -942,50 +942,50 @@ │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ andvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwcs r6, #19 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, ip, pc} │ │ │ │ msrhi CPSR_c, r0 │ │ │ │ @ instruction: 0xf157a906 │ │ │ │ - blls 0x1cf15c │ │ │ │ + blls 0x1cf3dc │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf6454618 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf14e012e │ │ │ │ - mulcs r1, r7, r8 │ │ │ │ - @ instruction: 0xffb6f273 │ │ │ │ + andcs pc, r1, r7, lsr r9 @ │ │ │ │ + @ instruction: 0xf856f274 │ │ │ │ @ instruction: 0xf10a4629 │ │ │ │ movwls r0, #12289 @ 0x3001 │ │ │ │ - @ instruction: 0xff22f264 │ │ │ │ + @ instruction: 0xffc2f264 │ │ │ │ @ instruction: 0xb3a99b03 │ │ │ │ strtmi r1, [r8], -r9, ror #15 │ │ │ │ - @ instruction: 0xff80f148 │ │ │ │ + @ instruction: 0xf820f149 │ │ │ │ @ instruction: 0xf6414604 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vsubl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xff7cdb5e │ │ │ │ + ldc2l 2, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ vmax.s32 d4, d9, d16 │ │ │ │ - @ instruction: 0x2001fbbb │ │ │ │ - @ instruction: 0xff96f273 │ │ │ │ + andcs pc, r1, fp, asr ip @ │ │ │ │ + @ instruction: 0xf836f274 │ │ │ │ ldrsbteq pc, [ip], -r9 @ │ │ │ │ vsubhn.i32 d4, , │ │ │ │ - @ instruction: 0x1e03f983 │ │ │ │ + vmlane.f32 s30, s6, s7 │ │ │ │ @ instruction: 0xf6bf9305 │ │ │ │ stmdavs r0!, {r1, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrsbtmi pc, [ip], -r9 @ │ │ │ │ - mcr2 2, 1, pc, cr14, cr3, {4} @ │ │ │ │ - mvnspl pc, r5, asr #12 │ │ │ │ + mcr2 2, 6, pc, cr14, cr3, {4} @ │ │ │ │ + cmppvc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s32 q1, d4, d1 │ │ │ │ - andcs pc, r1, r9, lsr #24 │ │ │ │ - @ instruction: 0xf9ecf29b │ │ │ │ + andcs pc, r1, r9, asr #25 │ │ │ │ + blx 0xfe34db78 │ │ │ │ @ instruction: 0xf8dd464e │ │ │ │ @ instruction: 0xe6d19014 │ │ │ │ vqrshl.s8 d4, d10, d16 │ │ │ │ @ instruction: 0xf1ba8187 │ │ │ │ @ instruction: 0xf8c94f80 │ │ │ │ vhadd.s8 q13, q0, q0 │ │ │ │ @ instruction: 0xf64a80d6 │ │ │ │ @@ -1002,101 +1002,101 @@ │ │ │ │ ldrt r6, [ip], -r3, rrx │ │ │ │ @ instruction: 0xf8d91c71 │ │ │ │ strbmi r0, [r1, #-48] @ 0xffffffd0 │ │ │ │ andcs fp, r0, #172, 30 @ 0x2b0 │ │ │ │ andeq pc, r1, #7 │ │ │ │ ldrmi r4, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0xf14b9303 │ │ │ │ - strmi pc, [r2], r9, asr #23 │ │ │ │ + strmi pc, [r2], r9, ror #24 │ │ │ │ ldrsbteq pc, [r0], -r9 @ │ │ │ │ - blx 0xff94d6a4 │ │ │ │ - cmpppl r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe14d6a6 │ │ │ │ + asrvs pc, sl, #12 @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsvs pc, r4, r5, asr #12 │ │ │ │ + adcsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf88ef283 │ │ │ │ + @ instruction: 0xf92ef283 │ │ │ │ cmnlt r0, r7, lsl #12 │ │ │ │ bge 0x1b7da0 │ │ │ │ - orrsvs pc, r0, r5, asr #12 │ │ │ │ + bicsvc pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s d25, d9, d6 │ │ │ │ - stmdacs r1, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d4, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf8d9fedb │ │ │ │ + @ instruction: 0xf8d9ff7b │ │ │ │ blcs 0x1d2c4 │ │ │ │ adchi pc, r9, r0 │ │ │ │ stmdaeq r6, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1082104 │ │ │ │ vhadd.s32 d0, d9, d1 │ │ │ │ - strmi pc, [r5], -r9, lsl #23 │ │ │ │ + strmi pc, [r5], -r9, lsr #24 │ │ │ │ @ instruction: 0x0014f8d9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vsra.s16 d8, d27, #13 │ │ │ │ - movwcs pc, #7591 @ 0x1da7 @ │ │ │ │ + movwcs pc, #7751 @ 0x1e47 @ │ │ │ │ ldrmi r6, [r8, #40] @ 0x28 │ │ │ │ stmdbls r4, {r4, r8, sl, fp, ip, lr, pc} │ │ │ │ bl 0x1575ac │ │ │ │ svcne 0x000f0688 │ │ │ │ bleq 0xfe0cbe08 │ │ │ │ streq lr, [r3, r5, lsl #22] │ │ │ │ svceq 0x0004f85b │ │ │ │ - ldc2 2, cr15, [r6, #588] @ 0x24c │ │ │ │ + mrc2 2, 1, pc, cr6, cr3, {4} │ │ │ │ bleq 0x14f318 │ │ │ │ ldrhle r4, [r7, #46]! @ 0x2e │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ @ instruction: 0xf8453070 │ │ │ │ vhadd.s32 d3, d9, d24 │ │ │ │ - @ instruction: 0x4606fad3 │ │ │ │ - blx 0xfec4d628 │ │ │ │ + @ instruction: 0x4606fb73 │ │ │ │ + blx 0x144d62a │ │ │ │ @ instruction: 0xf8c6ab0b │ │ │ │ blge 0xb1d50c │ │ │ │ sbccc pc, r0, r6, asr #17 │ │ │ │ addsvs pc, r0, #196, 16 @ 0xc40000 │ │ │ │ blcs 0x2b2f4 │ │ │ │ tstphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r8], {74} @ 0x4a │ │ │ │ + ldc2 1, cr15, [r8], #296 @ 0x128 │ │ │ │ movwls sl, #6956 @ 0x1b2c │ │ │ │ movwls sl, #2827 @ 0xb0b │ │ │ │ stmdals r5, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d94653 │ │ │ │ @ instruction: 0xf104103c │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r1, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtpl pc, [r6], -r4, lsl #10 @ │ │ │ │ streq pc, [r4, #-426] @ 0xfffffe56 │ │ │ │ and r3, r1, r0, lsr r6 │ │ │ │ - blx 0xffccdb08 │ │ │ │ + blx 0xfe4cdb0a │ │ │ │ svceq 0x0004f855 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vmin.s32 q2, , q0 │ │ │ │ - @ instruction: 0xf64bfaeb │ │ │ │ + @ instruction: 0xf64bfb8b │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ @ instruction: 0xf11b9811 │ │ │ │ - @ instruction: 0xf11bf809 │ │ │ │ - @ instruction: 0xf8d9f86b │ │ │ │ + @ instruction: 0xf11bf8a9 │ │ │ │ + @ instruction: 0xf8d9f90b │ │ │ │ cps #8 │ │ │ │ - @ instruction: 0xf03ef957 │ │ │ │ + @ instruction: 0xf03ef9f7 │ │ │ │ strtmi pc, [r0], -r5, lsl #25 │ │ │ │ @ instruction: 0xf086a90b │ │ │ │ @ instruction: 0xf8d9fc47 │ │ │ │ @ instruction: 0xb1280020 │ │ │ │ @ instruction: 0x01b4f64b │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ mrc2 0, 7, pc, cr4, cr0, {1} │ │ │ │ @ instruction: 0xffe6f031 │ │ │ │ @ instruction: 0xf0864630 │ │ │ │ stmdage r6, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff88f15a │ │ │ │ + @ instruction: 0xf828f15b │ │ │ │ stmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - cdp2 1, 14, cr15, cr14, cr2, {0} │ │ │ │ + @ instruction: 0xff8ef102 │ │ │ │ ldc2l 0, cr15, [ip], #-536 @ 0xfffffde8 │ │ │ │ eoreq pc, ip, r9, asr #17 │ │ │ │ @ instruction: 0xf64ae644 │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ blx 0xfea950e2 │ │ │ │ @ instruction: 0xf64a2303 │ │ │ │ @@ -1111,213 +1111,213 @@ │ │ │ │ subseq sl, fp, fp, lsr #29 │ │ │ │ @ instruction: 0xf64be6aa │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8c92397 │ │ │ │ ldmdavs fp, {r2, r6, ip, lr} │ │ │ │ @ instruction: 0xf57f045a │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ - adcsvs pc, r0, r5, asr #12 │ │ │ │ + rscsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mcr2 1, 7, pc, cr2, cr2, {2} @ │ │ │ │ + @ instruction: 0xff82f152 │ │ │ │ svclt 0x0000e744 │ │ │ │ muleq r0, ip, r0 │ │ │ │ - eorseq lr, r3, r8, asr #10 │ │ │ │ - mrc2 1, 4, pc, cr10, cr2, {2} │ │ │ │ + mlaseq r3, r0, r6, lr │ │ │ │ + @ instruction: 0xff3af152 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d9d09e │ │ │ │ tstcs r1, r8, lsl r0 │ │ │ │ - sbcsvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + eoreq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfe6cdde4 │ │ │ │ + blx 0xecdde6 │ │ │ │ eorcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ - @ instruction: 0xf6452101 │ │ │ │ - vmla.i d22, d16, d0[6] │ │ │ │ + vrhadd.s8 d18, d6, d1 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ vaddl.s8 q0, d2, d30 │ │ │ │ - @ instruction: 0x4628faf3 │ │ │ │ + @ instruction: 0x4628fb93 │ │ │ │ @ instruction: 0xf962f066 │ │ │ │ tstcs r1, lr, lsl #22 │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vmov.i32 q8, #3072 @ 0x00000c00 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x38fd94 │ │ │ │ + blls 0x390014 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - eorvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rsbseq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1f4de20 │ │ │ │ + blx 0x74de22 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vsubl.s8 q8, d16, d4 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x44fd70 │ │ │ │ + blls 0x44fff0 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subsvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + addseq pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x1acde44 │ │ │ │ + blx 0x2cde46 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vsubl.s8 q8, d16, d28 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x48fd4c │ │ │ │ + blls 0x48ffcc │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsbsvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbceq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x164de68 │ │ │ │ + blx 0xffe4de68 │ │ │ │ tstcs r1, r5, lsl fp │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vrshr.s64 q8, q2, #64 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x70fd28 │ │ │ │ + blls 0x70ffa8 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + rsceq pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x11cde8c │ │ │ │ + blx 0xff9cde8c │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ - @ instruction: 0xf6454628 │ │ │ │ - vrshr.s64 d23, d20, #64 │ │ │ │ + vmax.s8 d20, d6, d24 │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ vsubl.s32 q0, d4, d30 │ │ │ │ - blls 0x64fd04 │ │ │ │ + blls 0x64ff84 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - sbcvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andsne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xd4deb0 │ │ │ │ + blx 0xff54deb0 │ │ │ │ @ instruction: 0xf1524628 │ │ │ │ - str pc, [fp, -r7, lsr #28]! │ │ │ │ + str pc, [fp, -r7, asr #29]! │ │ │ │ @ instruction: 0x43a4f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorpl pc, r8, r5, asr #12 │ │ │ │ + rsbsvs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmov.i16 d6, #43 @ 0x002b │ │ │ │ - andcs pc, r1, r5, lsl #21 │ │ │ │ - ldc2l 2, cr15, [lr, #460] @ 0x1cc │ │ │ │ + andcs pc, r1, r5, lsr #22 │ │ │ │ + mrc2 2, 3, pc, cr14, cr3, {3} │ │ │ │ strb r4, [r6], r3, lsl #12 │ │ │ │ vmla.i32 d2, d17, d0[1] │ │ │ │ - eorsvs pc, r0, r9, lsr #16 │ │ │ │ + eorsvs pc, r0, r9, asr #17 │ │ │ │ submi lr, r0, #245366784 @ 0xea00000 │ │ │ │ stmdbls r6, {r3, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64baea3 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ adcmi r2, r9, #1543503874 @ 0x5c000002 │ │ │ │ qasxmi fp, r9, r8 │ │ │ │ subne pc, r4, r9, asr #17 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - addsvs pc, r4, r5, asr #12 │ │ │ │ + sbcsvc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 1, 1, pc, cr4, cr2, {2} │ │ │ │ + mrc2 1, 6, pc, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf641e68e │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vrshr.s64 d21, d0, #64 │ │ │ │ + vrshr.s64 q11, q4, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xf9f2f2a4 │ │ │ │ + blx 0xfe4cdf34 │ │ │ │ vhadd.s d18, d3, d1 │ │ │ │ - @ instruction: 0xf641fdad │ │ │ │ + @ instruction: 0xf641fe4d │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - blx 0x114decc │ │ │ │ + blx 0xff94decc │ │ │ │ vhadd.s d18, d3, d1 │ │ │ │ - svclt 0x0000fd9d │ │ │ │ - eoreq pc, sp, r7, asr #12 │ │ │ │ + svclt 0x0000fe3d │ │ │ │ + rsbne pc, sp, r7, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bb03 │ │ │ │ - addvs pc, sp, r9, asr #4 │ │ │ │ + svclt 0x0000bba3 │ │ │ │ + sbcvc pc, sp, r9, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bafb │ │ │ │ - submi pc, sp, sl, asr #12 │ │ │ │ + svclt 0x0000bb9b │ │ │ │ + addpl pc, sp, sl, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000baf3 │ │ │ │ - andsvs pc, r9, sl, asr #12 │ │ │ │ + svclt 0x0000bb93 │ │ │ │ + subsvc pc, r9, sl, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000baeb │ │ │ │ - subvc pc, r5, fp, asr #4 │ │ │ │ + svclt 0x0000bb8b │ │ │ │ + addeq pc, r5, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bae3 │ │ │ │ - rsbvc pc, r1, fp, asr #4 │ │ │ │ + svclt 0x0000bb83 │ │ │ │ + adceq pc, r1, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000badb │ │ │ │ - adcscs pc, r1, fp, asr #12 │ │ │ │ + svclt 0x0000bb7b │ │ │ │ + rscscc pc, r1, fp, asr #12 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bad3 │ │ │ │ - adcvs pc, r9, ip, asr #4 │ │ │ │ + svclt 0x0000bb73 │ │ │ │ + rscvc pc, r9, ip, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bacb │ │ │ │ - addcs pc, r1, sp, asr #4 │ │ │ │ + svclt 0x0000bb6b │ │ │ │ + sbccc pc, r1, sp, asr #4 │ │ │ │ andseq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bac3 │ │ │ │ - adcpl pc, r9, r1, asr #4 │ │ │ │ + svclt 0x0000bb63 │ │ │ │ + rscvs pc, r9, r1, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000babb │ │ │ │ - subne pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000bb5b │ │ │ │ + addcs pc, r1, r2, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000bab3 │ │ │ │ - rsbseq pc, sp, pc, asr #4 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ + adcsne pc, sp, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000baab │ │ │ │ - addeq pc, r9, pc, asr #4 │ │ │ │ + svclt 0x0000bb4b │ │ │ │ + sbcne pc, r9, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000baa3 │ │ │ │ - addseq pc, r5, pc, asr #4 │ │ │ │ + svclt 0x0000bb43 │ │ │ │ + sbcsne pc, r5, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba9b │ │ │ │ - adceq pc, r1, pc, asr #4 │ │ │ │ + svclt 0x0000bb3b │ │ │ │ + rscne pc, r1, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba93 │ │ │ │ - adceq pc, sp, pc, asr #4 │ │ │ │ + svclt 0x0000bb33 │ │ │ │ + rscne pc, sp, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba8b │ │ │ │ - adcseq pc, r9, pc, asr #4 │ │ │ │ + svclt 0x0000bb2b │ │ │ │ + rscsne pc, r9, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba83 │ │ │ │ - sbceq pc, r5, pc, asr #4 │ │ │ │ + svclt 0x0000bb23 │ │ │ │ + andcs pc, r5, pc, asr #4 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000ba7b │ │ │ │ + svclt 0x0000bb1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q4 │ │ │ │ @ instruction: 0xf2c064f8 │ │ │ │ umulllt r2, fp, r7, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s16 q3, d10, d19 │ │ │ │ - bllt 0x124ff90 │ │ │ │ + bllt 0x1250210 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , q5, d6 │ │ │ │ - blls 0x14ff78 │ │ │ │ + blls 0x1501f8 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f765e │ │ │ │ blx 0x5de52 │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x10977c0 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1329,37 +1329,37 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - blx 0xf4e0e6 │ │ │ │ + blx 0xff74e0e6 │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf44f9d05 │ │ │ │ stmdals r7, {r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr} │ │ │ │ andcc pc, ip, #166912 @ 0x28c00 │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x39781e │ │ │ │ bl 0x10c16b4 │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0xfefce14c │ │ │ │ + blx 0x17ce14e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb688c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r0 │ │ │ │ vaddl.s16 , d28, d3 │ │ │ │ - @ instruction: 0x1e03fb55 │ │ │ │ + vmovne.16 d19[1], pc │ │ │ │ adcscs sp, lr, r8, lsr #26 │ │ │ │ vsubw.s16 , q6, d1 │ │ │ │ - blls 0x90420 │ │ │ │ + blls 0x906a0 │ │ │ │ svclt 0x00cc2800 │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ andsmi r1, sl, #1440 @ 0x5a0 │ │ │ │ cdpne 1, 4, cr13, cr10, cr6, {1} │ │ │ │ teqle r2, sl, lsl #4 │ │ │ │ adceq pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -1371,73 +1371,73 @@ │ │ │ │ andne lr, r2, r2, asr #19 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vshr.s64 d2, d30, #36 │ │ │ │ - vmlane.f64 d15, d3, d23 │ │ │ │ + vmlsne.f64 d15, d19, d7 │ │ │ │ ldrmi sp, [r9], -r1, lsl #26 │ │ │ │ ldrdcs lr, [r0, #-120] @ 0xffffff88 │ │ │ │ ldrb r4, [fp, fp, lsl #12] │ │ │ │ - bicsvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ + msreq CPSR_s, #1610612740 @ 0x60000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r4, asr #4 │ │ │ │ + bicvs pc, r8, r4, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addspl pc, r4, r4, asr #4 │ │ │ │ + sbcsvs pc, ip, r4, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, , q2 │ │ │ │ - @ instruction: 0xf645f817 │ │ │ │ - vrsra.s64 q11, q6, #64 │ │ │ │ + vtst.8 d31, d22, d23 │ │ │ │ + vsubw.s8 q8, q0, d20 │ │ │ │ vcge.s8 d16, d4, d20 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ vrhadd.s8 d16, d4, d31 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf808f26f │ │ │ │ + @ instruction: 0xf8a8f26f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6430ff8 │ │ │ │ - vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ vqsub.s8 d16, d3, d6 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vorr.i32 d20, #1 @ 0x00000001 │ │ │ │ vand d16, d3, d6 │ │ │ │ - vaddl.s8 , d0, d29 │ │ │ │ + vmla.i d20, d0, d1[7] │ │ │ │ vshr.s8 d0, d6, #4 │ │ │ │ - pop {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf1514008 │ │ │ │ - svclt 0x0000bfe9 │ │ │ │ + pop {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1524008 │ │ │ │ + svclt 0x0000b889 │ │ │ │ @ instruction: 0xf14a4801 │ │ │ │ - svclt 0x0000b959 │ │ │ │ + svclt 0x0000b9f9 │ │ │ │ addseq fp, r7, #52, 20 @ 0x34000 │ │ │ │ - adcne pc, r1, r3, asr #4 │ │ │ │ + rsccs pc, r1, r3, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b98b │ │ │ │ - adcne pc, sp, r3, asr #4 │ │ │ │ + svclt 0x0000ba2b │ │ │ │ + rsccs pc, sp, r3, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2104 │ │ │ │ - svclt 0x0000b983 │ │ │ │ - adccs pc, r9, r4, asr #4 │ │ │ │ + svclt 0x0000ba23 │ │ │ │ + rsccc pc, r9, r4, asr #4 │ │ │ │ andseq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf14b2103 │ │ │ │ - svclt 0x0000b97b │ │ │ │ + svclt 0x0000ba1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x2157dc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - @ instruction: 0xf9aaf21f │ │ │ │ - @ instruction: 0xf954f21f │ │ │ │ - @ instruction: 0xf9e4f22d │ │ │ │ + blx 0x12ce088 │ │ │ │ + @ instruction: 0xf9f4f21f │ │ │ │ + blx 0xfe14e0c8 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0xfef4e084 │ │ │ │ + mrrclt 2, 1, pc, ip, cr10 @ │ │ │ │ addseq sl, r6, #108, 8 @ 0x6c000000 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d2100 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1447,15 +1447,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf96af266 │ │ │ │ + blx 0x2ce1fc │ │ │ │ @ instruction: 0xf95af7ff │ │ │ │ addeq lr, pc, r8, asr #4 │ │ │ │ andeq r0, r0, ip, lsr #7 │ │ │ │ ldr r3, [pc, #20] @ 0x11888 │ │ │ │ ldr r2, [pc, #20] @ 0x1188c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1487,35 +1487,35 @@ │ │ │ │ vqrshl.s8 d27, d0, d2 │ │ │ │ @ instruction: 0xf2c044f0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - addvc pc, ip, r4, asr #12 │ │ │ │ + sbcseq pc, r4, r5, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ mvnsmi pc, r2, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - addvc pc, ip, r4, asr #12 │ │ │ │ + sbcseq pc, r4, r5, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - eorsvc pc, ip, r9, asr #4 │ │ │ │ + addeq pc, r4, r9, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - svclt 0x0096f12b │ │ │ │ + ldmdalt r6!, {r2, r3, r5, r8, ip, sp, lr, pc} │ │ │ │ blvc 0x40cfd4 │ │ │ │ @ instruction: 0xf8902300 │ │ │ │ @ instruction: 0xf8c0207c │ │ │ │ @ instruction: 0xf50022cc │ │ │ │ @ instruction: 0xf8c05200 │ │ │ │ @ instruction: 0xf8c03088 │ │ │ │ stc 2, cr3, [r0, #592] @ 0x250 │ │ │ │ @@ -1534,195 +1534,195 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strpl pc, [ip], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r6!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2944692 │ │ │ │ - strmi pc, [r5], -r5, lsl #16 │ │ │ │ + strmi pc, [r5], -r5, lsr #17 │ │ │ │ cmple r0, r0, lsl #28 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf646b3b0 │ │ │ │ - vmlal.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf2c068f0 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ smladcs r0, r0, r0, r2 │ │ │ │ - cdp2 2, 14, cr15, cr4, cr8, {1} │ │ │ │ + @ instruction: 0xff84f228 │ │ │ │ @ instruction: 0xf8044606 │ │ │ │ strtmi r7, [r8], -r1, lsl #22 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ - @ instruction: 0xff06f22f │ │ │ │ + @ instruction: 0xffa6f22f │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vqadd.s32 q3, , │ │ │ │ - strmi pc, [r3], -r1, lsl #30 │ │ │ │ + strmi pc, [r3], -r1, lsr #31 │ │ │ │ adcsvs r4, r3, r0, lsr r6 │ │ │ │ - blx 0xfe54deae │ │ │ │ + ldc2 1, cr15, [r4], #-156 @ 0xffffff64 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xffe0f293 │ │ │ │ + @ instruction: 0xf880f294 │ │ │ │ @ instruction: 0xb1a84605 │ │ │ │ @ instruction: 0x4628213d │ │ │ │ - ldc2l 2, cr15, [r8, #584]! @ 0x248 │ │ │ │ + mrc2 2, 4, pc, cr8, cr2, {4} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , q12, q6 │ │ │ │ - vaddhn.i16 d16, q0, q4 │ │ │ │ - @ instruction: 0xf647042d │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshl.s8 d16, d29, d8 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ blmi 0x551ef0 │ │ │ │ sbccs r4, r3, #80, 12 @ 0x5000000 │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfefcdf7c │ │ │ │ + blx 0x17cdf7e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r6, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - @ instruction: 0xf64787f0 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ - @ instruction: 0xf647012d │ │ │ │ - vmla.i d23, d16, d0[7] │ │ │ │ + vaba.s8 q12, q12, q8 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + vrhadd.s8 d16, d8, d29 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ blmi 0xd1b3c │ │ │ │ vqsub.s32 d18, d30, d21 │ │ │ │ - svclt 0x0000fe7f │ │ │ │ - eorseq r9, r2, ip, lsl #15 │ │ │ │ - eorseq r9, r2, r0, ror r7 │ │ │ │ + svclt 0x0000ff1f │ │ │ │ + ldrsbteq r9, [r2], -r4 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r4, #-4] │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - ldc2 2, cr15, [lr, #76] @ 0x4c │ │ │ │ + mrc2 2, 1, pc, cr14, cr3, {0} │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - stc2 1, cr15, [ip], #-348 @ 0xfffffea4 │ │ │ │ + stc2l 1, cr15, [ip], {87} @ 0x57 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xffecf149 │ │ │ │ + @ instruction: 0xf88cf14a │ │ │ │ @ instruction: 0xf14a6f60 │ │ │ │ - svcvs 0x0060f9bd │ │ │ │ - cdp2 2, 11, cr15, cr10, cr8, {1} │ │ │ │ + svcvs 0x0060fa5d │ │ │ │ + @ instruction: 0xff5af228 │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s32 d4, d8, d0 │ │ │ │ - svclt 0x0000beb5 │ │ │ │ + svclt 0x0000bf55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1284604 │ │ │ │ - vmla.f32 d31, d24, d23 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + @ instruction: 0xf248fe57 │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf890f12c │ │ │ │ + @ instruction: 0xf930f12c │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - @ instruction: 0xf9def12c │ │ │ │ + blx 0x1fcdfbc │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - bicspl pc, r4, r8, asr #4 │ │ │ │ + tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsbsne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12c2318 │ │ │ │ - tstplt r8, r1, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb118f9d1 │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf15b4620 │ │ │ │ - strtmi pc, [r0], -pc, lsl #17 │ │ │ │ + strtmi pc, [r0], -pc, lsr #18 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ svclt 0x0000bb69 │ │ │ │ - eorseq r9, r2, r8, lsr #15 │ │ │ │ + ldrshteq r9, [r2], -r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, lsr #28 │ │ │ │ - @ instruction: 0xf9a6f12c │ │ │ │ + blx 0x11ce02c │ │ │ │ vcgt.s8 q9, q4, q1 │ │ │ │ - vmlal.s q8, d0, d0[2] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12c9203 │ │ │ │ - @ instruction: 0xf031f8f9 │ │ │ │ + @ instruction: 0xf031f999 │ │ │ │ strtmi pc, [r0], -r9, asr #19 │ │ │ │ - @ instruction: 0xf994f12c │ │ │ │ + blx 0xd4e050 │ │ │ │ movtcs r9, #10755 @ 0x2a03 │ │ │ │ vmax.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - ldc 8, cr15, [pc, #940] @ 0x11f60 │ │ │ │ + @ instruction: 0xed9ff98b │ │ │ │ strcs r7, [r0, #-2840] @ 0xfffff4e8 │ │ │ │ strtvs r2, [r0], -r1, lsl #6 │ │ │ │ stc 0, cr2, [r4, #16] │ │ │ │ @ instruction: 0x66637bb0 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - ldc2l 2, cr15, [r4, #160]! @ 0xa0 │ │ │ │ + cdp2 2, 9, cr15, cr4, cr8, {1} │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s32 d6, d24, d19 │ │ │ │ - strbvs pc, [r0, -pc, ror #27]! @ │ │ │ │ - @ instruction: 0xf8fcf14a │ │ │ │ + strbvs pc, [r0, -pc, lsl #29]! @ │ │ │ │ + @ instruction: 0xf99cf14a │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff42f149 │ │ │ │ + @ instruction: 0xffe2f149 │ │ │ │ eorvc pc, pc, r4, lsl #10 │ │ │ │ - blx 0xfe44e14a │ │ │ │ + ldc2 1, cr15, [r0], #-348 @ 0xfffffea4 │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r4, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r0, {r0, r4, r5, ip, sp, lr, pc} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r4, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrtvc pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ + streq pc, [r4], #1609 @ 0x649 │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1044607 │ │ │ │ movtcs r0, #53904 @ 0xd290 │ │ │ │ vhsub.s8 d25, d6, d0 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ vand d16, d8, d18 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf12c022d │ │ │ │ - @ instruction: 0xf104f899 │ │ │ │ + @ instruction: 0xf104f939 │ │ │ │ strmi r0, [r5], -r0, lsr #5 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d8, d24 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf12c012d │ │ │ │ - ldrtcc pc, [r4], #2185 @ 0x889 @ │ │ │ │ + ldrtcc pc, [r4], #2345 @ 0x929 @ │ │ │ │ movtcs r4, #9734 @ 0x2606 │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf87af12c │ │ │ │ + @ instruction: 0xf91af12c │ │ │ │ addsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ teqpne sp, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strbvs r6, [r3, -r2, asr #12] │ │ │ │ eorsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -1754,45 +1754,45 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf94ef031 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f95d │ │ │ │ mrrc2 0, 2, pc, lr, cr10 @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf15a4010 │ │ │ │ - svclt 0x0000bf9d │ │ │ │ + @ instruction: 0xf15b4010 │ │ │ │ + svclt 0x0000b83d │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ andcs sp, r0, r6, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf1524605 │ │ │ │ - strmi pc, [r4], -r3, lsl #19 │ │ │ │ + strmi pc, [r4], -r3, lsr #20 │ │ │ │ @ instruction: 0xf8d5b1e8 │ │ │ │ smlabtcs r1, r0, r2, r3 │ │ │ │ - adceq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + rscne pc, ip, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 2, cr15, [r4, #652] @ 0x28c │ │ │ │ + cdp2 2, 2, cr15, cr4, cr3, {5} │ │ │ │ cdpvs 14, 13, cr6, cr10, cr11, {1} │ │ │ │ @ instruction: 0xf8d3b15a │ │ │ │ @ instruction: 0x462820b0 │ │ │ │ - @ instruction: 0xf15a9201 │ │ │ │ - cdpvs 15, 2, cr15, cr11, cr11, {3} │ │ │ │ + @ instruction: 0xf15b9201 │ │ │ │ + cdpvs 8, 2, cr15, cr11, cr11, {0} │ │ │ │ bls 0x63638 │ │ │ │ cdpvs 6, 13, cr4, cr11, cr1, {1} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1524030 │ │ │ │ - andlt fp, r3, r5, ror #18 │ │ │ │ + andlt fp, r3, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fc8 │ │ │ │ @@ -1825,40 +1825,40 @@ │ │ │ │ bl 0xfeb69034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0], #-2843 @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf12c9402 │ │ │ │ - bmi 0x651384 │ │ │ │ + bmi 0x651604 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf12b4605 │ │ │ │ - bge 0xd1a68 │ │ │ │ + bge 0xd1ce8 │ │ │ │ @ instruction: 0xf1284621 │ │ │ │ - orrlt pc, r0, sp, ror r9 @ │ │ │ │ + orrlt pc, r0, sp, lsl sl @ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xffb2f14c │ │ │ │ + @ instruction: 0xf852f14d │ │ │ │ @ instruction: 0xf12c4628 │ │ │ │ - andcs pc, r1, r1, ror sl @ │ │ │ │ - @ instruction: 0xf8aef273 │ │ │ │ - cdp2 2, 12, cr15, cr6, cr3, {5} │ │ │ │ + andcs pc, r1, r1, lsl fp @ │ │ │ │ + @ instruction: 0xf94ef273 │ │ │ │ + @ instruction: 0xff66f2a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r4, asr #18 │ │ │ │ addcc r4, r8, r9, asr #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e850 │ │ │ │ stmda r0, {r0, r1, r3, lr}^ │ │ │ │ bcs 0x1e6c8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ andcs r8, r0, fp, asr pc │ │ │ │ @@ -1873,15 +1873,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpvs 15, 0, cr0, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf8d4b084 │ │ │ │ @ instruction: 0xf1bcc06c │ │ │ │ andsle r0, r0, r0, lsl #30 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf15a9001 │ │ │ │ - blls 0x919c4 │ │ │ │ + blls 0x91c44 │ │ │ │ andne lr, r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf8d34618 │ │ │ │ @ instruction: 0xf8dcc060 │ │ │ │ andlt r3, r4, ip, rrx │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -1889,21 +1889,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movtcs r4, #55836 @ 0xda1c │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, #4, 12 @ 0x400000 │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 1, 8, cr15, cr2, cr11, {1} │ │ │ │ - @ instruction: 0xf8fcf128 │ │ │ │ + @ instruction: 0xff22f12b │ │ │ │ + @ instruction: 0xf99cf128 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -1912,171 +1912,171 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x34000 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ sbcne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - adcseq pc, r8, r8, asr #4 │ │ │ │ + andcs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1524010 │ │ │ │ - svclt 0x0000b89b │ │ │ │ - ldrshteq r9, [r2], -ip │ │ │ │ + svclt 0x0000b93b │ │ │ │ + eorseq r9, r2, r4, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #26 │ │ │ │ - @ instruction: 0xf12b4606 │ │ │ │ - movtcs pc, #12163 @ 0x2f83 @ │ │ │ │ + @ instruction: 0xf12c4606 │ │ │ │ + movtcs pc, #10275 @ 0x2823 @ │ │ │ │ vrshl.s8 d25, d0, d8 │ │ │ │ - vmlal.s q8, d0, d0[2] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - stclvs 14, cr15, [r3, #812] @ 0x32c │ │ │ │ + stclvs 15, cr15, [r3, #428] @ 0x1ac │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - stc2l 1, cr15, [sl, #-172] @ 0xffffff54 │ │ │ │ + stc2l 1, cr15, [sl, #172]! @ 0xac │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - @ instruction: 0xff60f12b │ │ │ │ + @ instruction: 0xf800f12c │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - bicsvc pc, r4, r7, asr #12 │ │ │ │ + tstpne ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbceq pc, r8, r8, asr #4 │ │ │ │ + andscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpeq r4, #1073741825 @ p-variant is OBSOLETE @ 0x40000001 │ │ │ │ vqsub.s32 d18, d30, d2 │ │ │ │ - @ instruction: 0xf647fb9d │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vfma.f32 d31, d8, d29 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vaddl.s8 q9, d0, d20 │ │ │ │ @ instruction: 0xf105002d │ │ │ │ addscs r0, r3, #20, 6 @ 0x50000000 │ │ │ │ - blx 0xfe44ea26 │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + ldc2 2, cr15, [r0], #-440 @ 0xfffffe48 │ │ │ │ + eorseq r9, r2, r8, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2 0, cr15, [r4], {1} │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ vhadd.s32 d0, d15, d29 │ │ │ │ - @ instruction: 0x4606fcd1 │ │ │ │ + @ instruction: 0x4606fd71 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - strmi pc, [r4], -r3, lsr #30 │ │ │ │ + strmi pc, [r4], -r3, asr #31 │ │ │ │ ldrtmi fp, [r1], -r0, asr #2 │ │ │ │ - vmax.s d4, d0, d24 │ │ │ │ - stmdblt r8!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vmax.s d4, d1, d24 │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ vmax.s32 d4, d15, d24 │ │ │ │ - strmi pc, [r4], -sp, lsr #23 │ │ │ │ + strmi pc, [r4], -sp, asr #24 │ │ │ │ vmin.s32 d4, d8, d16 │ │ │ │ - strtmi pc, [r0], -r9, asr #23 │ │ │ │ + strtmi pc, [r0], -r9, ror #24 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vsubhn.i32 d4, q1, q12 │ │ │ │ - @ instruction: 0x4604fefd │ │ │ │ + @ instruction: 0x4604ff9d │ │ │ │ @ instruction: 0xf2924630 │ │ │ │ - bne 0x891cb8 │ │ │ │ + bne 0x891f38 │ │ │ │ vmax.s32 d4, d15, d24 │ │ │ │ - @ instruction: 0x4604fbf3 │ │ │ │ + @ instruction: 0x4604fc93 │ │ │ │ vmin.s32 d4, d8, d16 │ │ │ │ - @ instruction: 0x4620fbb3 │ │ │ │ + @ instruction: 0x4620fc53 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb692f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ movtcs r4, #10777 @ 0x2a19 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 1, 3, cr15, cr6, cr11, {1} │ │ │ │ + cdp2 1, 13, cr15, cr6, cr11, {1} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 1, 13, cr15, cr10, cr11, {1} │ │ │ │ + @ instruction: 0xff7af12b │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ @ instruction: 0x309cf8d4 │ │ │ │ cmnlt fp, r1, lsl #12 │ │ │ │ - rsceq pc, ip, r8, asr #4 │ │ │ │ + eorscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x1fce9ec │ │ │ │ - andne pc, r0, r8, asr #4 │ │ │ │ + ldclt 2, cr15, [lr], {40} @ 0x28 │ │ │ │ + subcs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf14d9103 │ │ │ │ - stmdbls r3, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r4, r5, r8, lsl #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x1c4ea08 │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + ldclt 2, cr15, [r0], {40} @ 0x28 │ │ │ │ + eorseq r9, r2, r8, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s d0, d0, d30 │ │ │ │ - stmdavs r3, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b373 │ │ │ │ blx 0xfff4e19a │ │ │ │ @ instruction: 0xf7ff6821 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ @ instruction: 0xf12bb378 │ │ │ │ - bmi 0x791c10 │ │ │ │ + bmi 0x791e90 │ │ │ │ andls r4, r0, #5242880 @ 0x500000 │ │ │ │ ldrtmi r2, [r0], -r2, asr #6 │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [r4, #172]! @ 0xac │ │ │ │ + cdp2 1, 8, cr15, cr4, cr11, {1} │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b4628 │ │ │ │ vrshr.s64 d16, d20, #64 │ │ │ │ mrcvs 2, 2, r2, cr11, cr7, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ - stc2l 2, cr15, [sl], {48} @ 0x30 │ │ │ │ + stc2l 2, cr15, [sl, #-192]! @ 0xffffff40 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - andne pc, r8, r8, asr #4 │ │ │ │ + subscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x13ce72e │ │ │ │ + blx 0xffbce72e │ │ │ │ vhadd.s d18, d2, d1 │ │ │ │ - stmdavs r1!, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - eorne pc, r4, r8, asr #4 │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsbcs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x114e742 │ │ │ │ + blx 0xff94e742 │ │ │ │ vmax.s d4, d0, d16 │ │ │ │ - andcs pc, r1, sp, lsr #25 │ │ │ │ - mrc2 2, 7, pc, cr6, cr2, {3} │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + andcs pc, r1, sp, asr #26 │ │ │ │ + @ instruction: 0xff96f272 │ │ │ │ + eorseq r9, r2, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf02a4604 │ │ │ │ @ instruction: 0x4603f99f │ │ │ │ andls fp, r1, r0, asr r1 │ │ │ │ @@ -2096,127 +2096,127 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 0, 5, pc, cr4, cr0, {1} @ │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ @ instruction: 0x4620feb3 │ │ │ │ @ instruction: 0xf9b4f02a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15a4010 │ │ │ │ - svclt 0x0000bcf3 │ │ │ │ + svclt 0x0000bd93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blx 0x1dce2a6 │ │ │ │ - cdp2 1, 1, cr15, cr14, cr11, {1} │ │ │ │ + cdp2 1, 11, cr15, cr14, cr11, {1} │ │ │ │ andls r4, r0, #94208 @ 0x17000 │ │ │ │ vcgt.s8 q9, q4, q1 │ │ │ │ - vmlal.s q8, d0, d0[2] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - cdpvs 13, 0, cr15, cr2, cr5, {3} │ │ │ │ + cdpvs 14, 0, cr15, cr2, cr5, {0} │ │ │ │ andlt fp, r4, sl, lsl r1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46114710 │ │ │ │ - rscmi pc, r4, ip, asr #4 │ │ │ │ + eorvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf12b9203 │ │ │ │ - @ instruction: 0x4604ff9f │ │ │ │ - subne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0xf12c9203 │ │ │ │ + @ instruction: 0x4604f83f │ │ │ │ + addcs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 1, cr15, [sl], {77} @ 0x4d │ │ │ │ + ldc2l 1, cr15, [sl, #-308]! @ 0xfffffecc │ │ │ │ bls 0xe3b6c │ │ │ │ mvneq pc, r2, asr #4 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf870f22f │ │ │ │ + @ instruction: 0xf910f22f │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 2, 0, cr15, cr14, cr14, {1} │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + cdplt 2, 10, cr15, cr14, cr14, {1} │ │ │ │ + eorseq r9, r2, r8, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf12b4606 │ │ │ │ - bmi 0xf51a74 │ │ │ │ + bmi 0xf51cf4 │ │ │ │ vcge.s8 d18, d8, d8 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - eorseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsbsne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 1, cr15, [r8, #-172]! @ 0xffffff54 │ │ │ │ + stc2l 1, cr15, [r8, #172] @ 0xac │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - mcr2 2, 3, pc, cr0, cr1, {1} @ │ │ │ │ + @ instruction: 0xff00f231 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde63c │ │ │ │ umlalscc pc, ip, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - bicsne pc, r0, r8, asr #4 │ │ │ │ + tstpcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r2, #200] @ 0xc8 │ │ │ │ + mrc2 2, 3, pc, cr2, cr2, {1} │ │ │ │ umlalscc pc, r9, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde66c │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s d0, d2, d29 │ │ │ │ - @ instruction: 0x4620fdbf │ │ │ │ + @ instruction: 0x4620fe5f │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - msrcs R12_usr, r8 │ │ │ │ + msrcc (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r6, #200]! @ 0xc8 │ │ │ │ + mrc2 2, 2, pc, cr6, cr2, {1} │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s64 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6bbf7 │ │ │ │ + @ instruction: 0xf8d6bc97 │ │ │ │ vqadd.s8 d18, d24, d24 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ vrhadd.s d0, d2, d29 │ │ │ │ - @ instruction: 0xf895fda7 │ │ │ │ + @ instruction: 0xf895fe47 │ │ │ │ blcs 0x1e6ac │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - bicne pc, r0, r8, asr #4 │ │ │ │ + tstpcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [sl, #200] @ 0xc8 │ │ │ │ + mrc2 2, 1, pc, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - tstpcs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r0, #200] @ 0xc8 │ │ │ │ + mrc2 2, 1, pc, cr0, cr2, {1} │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - mvnsne pc, r8, asr #4 │ │ │ │ + teqpcc r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r6, #200] @ 0xc8 │ │ │ │ + mcr2 2, 1, pc, cr6, cr2, {1} @ │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - mvnne pc, r8, asr #4 │ │ │ │ + msrcc R8_fiq, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [ip, #-200]! @ 0xffffff38 │ │ │ │ + mrc2 2, 0, pc, cr12, cr2, {1} │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq r9, r2, ip, lsr #16 │ │ │ │ + eorseq r9, r2, r4, ror r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ andls r4, r5, #128, 12 @ 0x8000000 │ │ │ │ - stc2l 1, cr15, [ip, #-172] @ 0xffffff54 │ │ │ │ + stc2l 1, cr15, [ip, #172]! @ 0xac │ │ │ │ vpadd.i8 d20, d24, d22 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - bicspl pc, r4, r8, asr #4 │ │ │ │ + tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf12b2318 │ │ │ │ - @ instruction: 0xf894fc9f │ │ │ │ + @ instruction: 0xf894fd3f │ │ │ │ andls r9, r4, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #39075 @ 0x98a3 │ │ │ │ svccs 0x00007c27 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ movwls r6, #47523 @ 0xb9a3 │ │ │ │ @@ -2346,33 +2346,33 @@ │ │ │ │ ldrsbtcs pc, [r4], r8 @ │ │ │ │ addsmi r6, sl, #1456 @ 0x5b0 │ │ │ │ rscshi pc, r0, r0, asr #1 │ │ │ │ @ instruction: 0xf8d89b04 │ │ │ │ mrcvs 0, 0, r2, cr11, cr8, {6} │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ vmla.i8 d25, d8, d4 │ │ │ │ - vaddhn.i16 d20, q8, q10 │ │ │ │ + vmls.i d21, d16, d0[7] │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278690 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmulh.s d20, d8, d18 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2 1, cr15, [r8], {76} @ 0x4c │ │ │ │ + ldc2 1, cr15, [r8, #-304]! @ 0xfffffed0 │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r1, #54542 @ 0xd50e │ │ │ │ svcge 0x003cf47f │ │ │ │ - ldrtcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ + ldrbtcc pc, [ip], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r9, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2 1, cr15, [r4], {76} @ 0x4c │ │ │ │ + stc2 1, cr15, [r4, #-304]! @ 0xfffffed0 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8cd8ff0 │ │ │ │ smlad r7, r8, r0, ip │ │ │ │ eorlt pc, r0, sp, asr #17 │ │ │ │ @@ -2385,16 +2385,16 @@ │ │ │ │ strls lr, [ip], -r8, asr #13 │ │ │ │ @ instruction: 0x970be6bf │ │ │ │ @ instruction: 0xf8cde6b6 │ │ │ │ strt r9, [sp], r4, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, r7, lsr #30] │ │ │ │ - eorseq r9, r2, ip, lsr #16 │ │ │ │ - eorseq r9, r2, r0, asr #16 │ │ │ │ + eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r8, lsl #19 │ │ │ │ vstrls s18, [r9, #-24] @ 0xffffffe8 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0x46294611 │ │ │ │ vqdmulh.s d15, d7, d0 │ │ │ │ tstls r6, r4, lsl #26 │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ vqdmulh.s d15, d2, d10 │ │ │ │ @@ -2410,15 +2410,15 @@ │ │ │ │ andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ blx 0x1f877a │ │ │ │ blx 0x1ceb6a │ │ │ │ blx 0x2ceb6e │ │ │ │ blx 0xceb72 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x3511a8 │ │ │ │ + blls 0x351428 │ │ │ │ stmdals sl, {r0, r1, r2, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blx 0xb9b9a │ │ │ │ blx 0x8ef86 │ │ │ │ stmdbls r8, {r1, r9, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ @ instruction: 0x2d009909 │ │ │ │ @@ -2438,70 +2438,70 @@ │ │ │ │ @ instruction: 0xf04030bb │ │ │ │ stcls 0, cr8, [r9, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r0], -r0, asr #30 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ bls 0x151e38 │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ blmi 0xfe7a2ff0 │ │ │ │ - rscscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + subpl pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, r0, #327680 @ 0x50000 │ │ │ │ strls r2, [r3, #-752] @ 0xfffffd10 │ │ │ │ - blx 0xff8ced32 │ │ │ │ + stc2 1, cr15, [r2], {76} @ 0x4c │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldmdalt lr, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmlt lr!, {r3, r5, r9, ip, sp, lr, pc} │ │ │ │ stccs 13, cr9, [r0, #-40] @ 0xffffffd8 │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ strmi r9, [r8], -ip, lsl #6 │ │ │ │ bls 0x2f9438 │ │ │ │ vstrls d2, [r8, #-4] │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ stccs 3, cr9, [r1, #-28] @ 0xffffffe4 │ │ │ │ strcs fp, [r1, #-3896] @ 0xfffff0c8 │ │ │ │ blx 0xb7c52 │ │ │ │ blx 0x18ec42 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x3510e0 │ │ │ │ + blls 0x351360 │ │ │ │ ldr r9, [sl, sl] │ │ │ │ vmla.i8 d25, d8, d4 │ │ │ │ - vmls.i d20, d0, d0[4] │ │ │ │ + vaddhn.i16 d21, q8, q12 │ │ │ │ movwls r0, #13357 @ 0x342d │ │ │ │ blvs 0x1278864 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ blmi 0xfe0db438 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - str pc, [r9, -pc, lsr #23]! │ │ │ │ + str pc, [r9, -pc, asr #24]! │ │ │ │ andsne lr, sl, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1722902 │ │ │ │ @ instruction: 0xf6ff0200 │ │ │ │ blmi 0x1efe27c │ │ │ │ stmdals r5, {r1, r2, r3, r4, r5, r6, r9, sp} │ │ │ │ - ldrbtcs pc, [ip], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbcc pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe713fb99 │ │ │ │ + @ instruction: 0xe713fc39 │ │ │ │ tstcs r6, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x1c3e270 │ │ │ │ stmdals r5, {r1, r2, r7, r9, sp} │ │ │ │ - ldrtcs pc, [r8], #584 @ 0x248 @ │ │ │ │ + strmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - ldrbt pc, [sp], r3, lsl #23 @ │ │ │ │ + ldrbt pc, [sp], r3, lsr #24 @ │ │ │ │ stmib r8, {r1, r2, r9, ip, pc}^ │ │ │ │ blls 0x2a0d80 │ │ │ │ ldrcc lr, [r0, -r8, asr #19]! │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ addmi r9, sl, #8, 22 @ 0x2000 │ │ │ │ bvs 0xcccffc │ │ │ │ @@ -2513,85 +2513,85 @@ │ │ │ │ @ instruction: 0xf43f30bb │ │ │ │ strbmi sl, [r0], -lr, lsr #29 │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8}^ │ │ │ │ blmi 0x15e2d0c │ │ │ │ vhsub.s8 q9, q12, │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x14cee52 │ │ │ │ + blx 0xffccee52 │ │ │ │ ldmib r4, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b570 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 1, APSR_nzcv, cr5, cr15, {7} │ │ │ │ addcs r4, lr, #76, 22 @ 0x13000 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - @ instruction: 0xf2c024f4 │ │ │ │ + vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xf4ee7e │ │ │ │ + blx 0xff74ee7e │ │ │ │ ldmib r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b57c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mcrge 6, 1, pc, cr7, cr15, {7} @ │ │ │ │ addscs r4, r6, #66560 @ 0x10400 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - vaddhn.i16 d19, q0, q14 │ │ │ │ + vmvn.i32 q10, #262144 @ 0x00040000 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0x9ceeaa │ │ │ │ + blx 0xff1ceeaa │ │ │ │ ldmib r4, {r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b598 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 0, APSR_nzcv, cr9, cr15, {7} │ │ │ │ addscs r4, lr, #55296 @ 0xd800 │ │ │ │ vadd.i8 d25, d8, d5 │ │ │ │ - vmls.i d19, d0, d0[5] │ │ │ │ + vaddhn.i16 d20, q8, q14 │ │ │ │ vshl.s8 d16, d29, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0x44eed6 │ │ │ │ + blx 0xfec4eed6 │ │ │ │ bls 0x20c3d0 │ │ │ │ movwls fp, #52050 @ 0xcb52 │ │ │ │ blx 0x395da │ │ │ │ blls 0x24edc0 │ │ │ │ blcs 0x789d0 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0x1f75e2 │ │ │ │ blx 0x1cedca │ │ │ │ blx 0x2cedce │ │ │ │ blx 0x10edd2 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x350f48 │ │ │ │ + blls 0x3511c8 │ │ │ │ strb r9, [lr], r7 │ │ │ │ stmiblt sl, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdbls fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ blls 0x237614 │ │ │ │ blcs 0x78a00 │ │ │ │ @ instruction: 0xf102fb01 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ blx 0xf7616 │ │ │ │ vrhadd.s32 d31, d3, d1 │ │ │ │ - blls 0x350f20 │ │ │ │ + blls 0x3511a0 │ │ │ │ ldrt r9, [sl], sl │ │ │ │ bcs 0x39224 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blls 0x2b763c │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf101fb07 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb0a │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - @ instruction: 0xf932f263 │ │ │ │ + @ instruction: 0xf9d2f263 │ │ │ │ andls r9, r8, ip, lsl #22 │ │ │ │ stmdbcs r0, {r0, r1, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0046f43f │ │ │ │ stmdbcc lr!, {r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r8, {r1, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1e0700 │ │ │ │ sbcscc pc, r0, r8, asr #17 │ │ │ │ @@ -2599,31 +2599,31 @@ │ │ │ │ blls 0x25ed9c │ │ │ │ bvs 0xccd170 │ │ │ │ adcscc pc, r4, r8, asr #17 │ │ │ │ sbcscs pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8949904 │ │ │ │ @ instruction: 0xf8813050 │ │ │ │ @ instruction: 0xe6b230bb │ │ │ │ - eorseq r9, r2, r0, asr #16 │ │ │ │ + eorseq r9, r2, r8, lsl #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe3bec98 │ │ │ │ strmi r4, [ip], -lr, lsl #29 │ │ │ │ andls r4, r3, #5242880 @ 0x500000 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x74ef3c │ │ │ │ + blx 0xfef4ef3c │ │ │ │ @ instruction: 0x96002318 │ │ │ │ - eorseq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + rsbsne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicspl pc, r4, r8, asr #4 │ │ │ │ + tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf970f12b │ │ │ │ + blx 0x44ef54 │ │ │ │ strmi r2, [r7], -r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2636,68 +2636,68 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - rscmi pc, r8, r3, asr #12 │ │ │ │ + eorsvs pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f4f13d │ │ │ │ + @ instruction: 0xf994f13d │ │ │ │ strmi r4, [r4], -sp, ror #22 │ │ │ │ - rscmi pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + eorsvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ vshl.s8 d18, d0, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf14c1229 │ │ │ │ - subs pc, r3, pc, asr #20 │ │ │ │ + subs pc, r3, pc, ror #21 │ │ │ │ vmin.s8 d20, d24, d27 │ │ │ │ - vbic.i16 d16, #0 @ 0x0000 │ │ │ │ + vbic.i16 , #8 @ 0x0008 │ │ │ │ vmla.i8 d16, d8, d29 │ │ │ │ - vqshl.s64 , q2, #0 │ │ │ │ + vorr.i32 d23, #201326592 @ 0x0c000000 │ │ │ │ strtmi r0, [r8], sp, lsr #14 │ │ │ │ beq 0x84ef54 │ │ │ │ ldrdmi pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002c08 │ │ │ │ @ instruction: 0xf8d880a5 │ │ │ │ bl 0x2d6ec0 │ │ │ │ @ instruction: 0xf8930301 │ │ │ │ blcs 0x1ee54 │ │ │ │ addhi pc, r2, r0 │ │ │ │ rsble r2, r6, r0, lsl #24 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - tstpcs r8, #2899968 @ p-variant is OBSOLETE @ 0x2c4000 │ │ │ │ + tstpcs r8, #331776 @ p-variant is OBSOLETE @ 0x51000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf12b9600 │ │ │ │ - @ instruction: 0x2c02f90b │ │ │ │ + @ instruction: 0x2c02f9ab │ │ │ │ stccs 0, cr13, [r3], {16} │ │ │ │ stccs 0, cr13, [r4], {69} @ 0x45 │ │ │ │ stccs 0, cr13, [r6], {58} @ 0x3a │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ ldrhlt r3, [fp, #-12] │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrsble r4, [r7, #80] @ 0x50 │ │ │ │ @ instruction: 0xf88b2001 │ │ │ │ ands r0, ip, r3, asr #1 │ │ │ │ umlalscc pc, lr, r0, r8 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf6434621 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf13d0034 │ │ │ │ - vtst.8 d31, d24, d15 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vmul.i8 d31, d8, d31 │ │ │ │ + vrshr.s64 q11, q2, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ stmdals r3, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - @ instruction: 0xf9faf14c │ │ │ │ + blx 0xfe6cf100 │ │ │ │ blmi 0xe1abd4 │ │ │ │ blls 0x16cc40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2714,51 +2714,51 @@ │ │ │ │ @ instruction: 0xe7bbd194 │ │ │ │ @ instruction: 0xd1b52c07 │ │ │ │ umlalscc pc, sp, r0, r8 @ │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r9, r0] │ │ │ │ @ instruction: 0x4621e7b0 │ │ │ │ - andpl pc, r4, r3, asr #12 │ │ │ │ + subvs pc, ip, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf858f13d │ │ │ │ + @ instruction: 0xf8f8f13d │ │ │ │ @ instruction: 0x46044b1f │ │ │ │ - subspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ vshl.s8 d18, d0, d8 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf14c1245 │ │ │ │ - @ instruction: 0xe7b7f9b3 │ │ │ │ - rscmi pc, r8, r3, asr #12 │ │ │ │ + sbfx pc, r3, #20, #24 │ │ │ │ + eorsvs pc, r0, r3, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - @ instruction: 0xf840f13d │ │ │ │ - strtpl pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + @ instruction: 0xf8e0f13d │ │ │ │ + ldrbtvs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ blmi 0x464480 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r3, {r0, r9, ip, pc} │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14c9400 │ │ │ │ - @ instruction: 0xe79ff99b │ │ │ │ - @ instruction: 0xffd2f2a2 │ │ │ │ + @ instruction: 0xe79ffa3b │ │ │ │ + @ instruction: 0xf872f2a3 │ │ │ │ @ instruction: 0xf12b4628 │ │ │ │ - tstpcs r8, #376832 @ p-variant is OBSOLETE @ 0x5c000 │ │ │ │ + tstpcs r8, #2998272 @ p-variant is OBSOLETE @ 0x2dc000 │ │ │ │ vmax.s8 d25, d8, d0 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf12b012d │ │ │ │ - strb pc, [r9, -fp, ror #16]! @ │ │ │ │ + strb pc, [r9, -fp, lsl #18]! @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, ip, lsr #16 │ │ │ │ - eorseq r9, r2, ip, asr r8 │ │ │ │ - eorseq r9, r2, r4, ror r8 │ │ │ │ + eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r4, lsr #19 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2794,96 +2794,96 @@ │ │ │ │ @ instruction: 0xf8d0d035 │ │ │ │ addsmi r2, r3, #248 @ 0xf8 │ │ │ │ mulcs r1, r8, pc @ │ │ │ │ andlt sp, r3, pc, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - sbcspl pc, ip, #72, 4 @ 0x80000004 │ │ │ │ + eorvc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcs pc, r8, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf14c1289 │ │ │ │ - andcs pc, r0, fp, lsl r9 @ │ │ │ │ + @ instruction: 0x2000f9bb │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blmi 0x2821a4 │ │ │ │ vmax.s8 q10, q4, q8 │ │ │ │ - vmvn.i32 d22, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf902f14c │ │ │ │ + @ instruction: 0xf9a2f14c │ │ │ │ @ instruction: 0xf7fde7e5 │ │ │ │ svclt 0x0000f9ff │ │ │ │ - mlaseq r2, r0, r8, r9 │ │ │ │ + ldrsbteq r9, [r2], -r8 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d8, d11 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1482238 │ │ │ │ - svclt 0x0000bf3f │ │ │ │ + svclt 0x0000bfdf │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ addcs r6, r7, #1769472 @ 0x1b0000 │ │ │ │ andvc pc, ip, r0, lsl #10 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ movwcs r4, #1944 @ 0x798 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ addcs r0, sl, #0, 2 │ │ │ │ subsvs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8c46035 │ │ │ │ @ instruction: 0x73ab5250 │ │ │ │ - @ instruction: 0xff18f148 │ │ │ │ + @ instruction: 0xffb8f148 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf1483b04 │ │ │ │ - @ instruction: 0xf104fdfd │ │ │ │ - @ instruction: 0xf1480020 │ │ │ │ - @ instruction: 0xf104ffaf │ │ │ │ - @ instruction: 0xf1480058 │ │ │ │ - @ instruction: 0xf104ffab │ │ │ │ + @ instruction: 0xf104fe9d │ │ │ │ + @ instruction: 0xf1490020 │ │ │ │ + @ instruction: 0xf104f84f │ │ │ │ + @ instruction: 0xf1490058 │ │ │ │ + @ instruction: 0xf104f84b │ │ │ │ pop {r4, r7} │ │ │ │ - @ instruction: 0xf1484010 │ │ │ │ - svclt 0x0000bfa5 │ │ │ │ + @ instruction: 0xf1494010 │ │ │ │ + svclt 0x0000b845 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf647681b │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vtst.8 d22, d8, d11 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - cdplt 1, 13, cr15, cr12, cr8, {2} │ │ │ │ + svclt 0x007cf148 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #192, 4 │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2903,15 +2903,15 @@ │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -2932,41 +2932,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #192, 4 │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - @ instruction: 0x03a8f649 │ │ │ │ + mvnsne pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r8, r8, asr #4 │ │ │ │ + rscsvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf8c4fbeb │ │ │ │ + @ instruction: 0xf8c4fc8b │ │ │ │ strb r3, [r3, r0, asr #5] │ │ │ │ - @ instruction: 0x03a8f649 │ │ │ │ + mvnsne pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r0, r8, asr #4 │ │ │ │ + andseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - svclt 0x0000fbd9 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vtst.8 d20, d8, d7 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d2, d3 │ │ │ │ @@ -3002,15 +3002,15 @@ │ │ │ │ blmi 0x9a4910 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - blx 0xccf4c2 │ │ │ │ + blx 0xff4cf4c2 │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3026,32 +3026,32 @@ │ │ │ │ mrc2 7, 3, pc, cr14, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ orrsvc pc, r4, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r3, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r4, lsr #7 │ │ │ │ - sbcsvc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + eorne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscc r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ blcs 0x3fc94 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - stc2 2, cr15, [r4, #648] @ 0x288 │ │ │ │ + cdp2 2, 2, cr15, cr4, cr2, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xbcf9f6 │ │ │ │ + blx 0xff3cf9f6 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9a00 │ │ │ │ strtmi r0, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf883609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3074,21 +3074,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d2, d11 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ sbccs r0, sp, #624951296 @ 0x25400000 │ │ │ │ - @ instruction: 0xf6471d28 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vadd.f32 d17, d8, d24 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ ldrvc pc, [r4], #576 @ 0x240 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bvc 0xff750b08 │ │ │ │ + bne 0x94fb0c │ │ │ │ beq 0xb8fcf0 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23ba4934 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d2b0 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3107,46 +3107,46 @@ │ │ │ │ @ instruction: 0x3601f99b │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorvs r3, lr, r1, lsl #12 │ │ │ │ blcs 0x6d2f8 │ │ │ │ vmla.f32 d29, d0, d1 │ │ │ │ @ instruction: 0xf2c07494 │ │ │ │ - @ instruction: 0xf6470495 │ │ │ │ - @ instruction: 0xf2c079dc │ │ │ │ + vqshl.s8 d16, d5, d24 │ │ │ │ + vqdmlal.s , d0, d20 │ │ │ │ stmdavs r6!, {r0, r2, r3, r5, r8, fp} │ │ │ │ mvncs r4, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ @ instruction: 0x47b0011c │ │ │ │ blcs 0x6d31c │ │ │ │ ldmdami r5, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - @ instruction: 0xf64722e6 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vhsub.s8 q9, q12, q11 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf148012d │ │ │ │ - @ instruction: 0xf857fcf7 │ │ │ │ + @ instruction: 0xf857fd97 │ │ │ │ andcs r3, r1, #8 │ │ │ │ addcs pc, r0, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464e87f0 │ │ │ │ - vabd.s8 q15, q12, │ │ │ │ - vmls.i d22, d16, d0[7] │ │ │ │ - @ instruction: 0xf647042d │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf648e7cf │ │ │ │ + vmvn.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vshl.s8 d16, d29, d8 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ blmi 0x19376c │ │ │ │ andcs r2, r0, r6, asr #5 │ │ │ │ - vshl.s64 d9, d0, d5 │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + vshl.s64 d9, d0, d6 │ │ │ │ + svclt 0x0000f81b │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ addseq r2, r5, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldmpl r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldrdcc pc, [r0], r2 │ │ │ │ @ instruction: 0xf8c23b01 │ │ │ │ teqlt r3, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3157,26 +3157,26 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ ldrpl pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ rscscs r1, r3, #32, 26 @ 0x800 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strmi r9, [r8, r1, lsl #6]! │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ blcc 0x1651430 │ │ │ │ - stc2l 1, cr15, [r6, #288] @ 0x120 │ │ │ │ + cdp2 1, 6, cr15, cr6, cr8, {2} │ │ │ │ stcne 2, cr2, [r0, #-984]! @ 0xfffffc28 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1484030 │ │ │ │ - svclt 0x0000bc93 │ │ │ │ + svclt 0x0000bd33 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3195,33 +3195,33 @@ │ │ │ │ vrsra.s64 , q13, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5dd │ │ │ │ - vhsub.s8 , q12, q0 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + @ instruction: 0xf64812c0 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf150002d │ │ │ │ - bfi pc, r7, (invalid: 29:20) @ │ │ │ │ + @ instruction: 0xe7d4ff37 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ vadd.f32 d17, d8, d16 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami pc, {r4, r5, r6, r7, r8, lr} @ │ │ │ │ @ instruction: 0xf885e4fc │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d16, d3 │ │ │ │ vqshl.s64 d23, d4, #0 │ │ │ │ - @ instruction: 0xf6470795 │ │ │ │ - @ instruction: 0xf2c078dc │ │ │ │ + vaba.s8 d16, d24, d5 │ │ │ │ + vmlal.s8 , d0, d20 │ │ │ │ ldmdavs fp!, {r0, r2, r3, r5, fp} │ │ │ │ ldrmi r4, [lr], -r8, lsl #16 │ │ │ │ @ instruction: 0x23ba4642 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -3246,15 +3246,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1441792 @ 0x160000 │ │ │ │ vmla.f32 d17, d8, d8 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ movwls r0, #4397 @ 0x112d │ │ │ │ @ instruction: 0xf89447b0 │ │ │ │ blls 0x5b654 │ │ │ │ ldmdami r8, {r1, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -3263,34 +3263,34 @@ │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r5, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d4d5ce │ │ │ │ - vhsub.s8 , q12, q0 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64812c0 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mcrlt 1, 0, pc, cr12, cr0, {2} @ │ │ │ │ + mcrlt 1, 5, pc, cr12, cr0, {2} @ │ │ │ │ @ instruction: 0xf884681a │ │ │ │ bcc 0x676a4 │ │ │ │ ldmdavs sl, {r1, r3, r4, sp, lr} │ │ │ │ bicsle r2, r4, r1, lsl #20 │ │ │ │ eoreq pc, r0, r3, lsl #2 │ │ │ │ - stc2l 1, cr15, [ip], {72} @ 0x48 │ │ │ │ + stc2l 1, cr15, [ip, #-288]! @ 0xfffffee0 │ │ │ │ svclt 0x0000e7cf │ │ │ │ addseq r2, r5, r4, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - @ instruction: 0xf950f227 │ │ │ │ + @ instruction: 0xf9f0f227 │ │ │ │ stmdbls r1, {r0, r1, r9, sl, lr} │ │ │ │ vpmax.s8 d25, d0, d0 │ │ │ │ strtmi r1, [r0], -r1, lsl #24 │ │ │ │ @ instruction: 0x46196059 │ │ │ │ @ instruction: 0xf8a3609a │ │ │ │ andlt ip, r2, ip │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @@ -3307,15 +3307,15 @@ │ │ │ │ stmdavs r3, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ subcc pc, ip, #12713984 @ 0xc20000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ subsmi pc, r0, #12713984 @ 0xc20000 │ │ │ │ blvc 0xeb570 │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ vhsub.s32 d9, d7, d1 │ │ │ │ - bls 0x91b1c │ │ │ │ + bls 0x91d9c │ │ │ │ @ instruction: 0xf8d22100 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andlt sp, r2, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -3325,80 +3325,80 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvc r0, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b2 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ - @ instruction: 0xf647d056 │ │ │ │ - @ instruction: 0xf2c076dc │ │ │ │ + vqadd.s8 , q4, q3 │ │ │ │ + vsubhn.i16 d17, q0, q10 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r1, lsl #18 │ │ │ │ - @ instruction: 0xf932f227 │ │ │ │ + @ instruction: 0xf9d2f227 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andgt pc, r0, r4, asr #17 │ │ │ │ - blx 0xd4fb2a │ │ │ │ + blx 0xff54fb2a │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e5484 │ │ │ │ blcs 0x24ea8 │ │ │ │ vsra.u64 , q5, #1 │ │ │ │ @ instruction: 0xf8848f5b │ │ │ │ @ instruction: 0xf8d5900e │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d7 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - bicsvc pc, ip, r7, asr #12 │ │ │ │ + msrne R12_usr, r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x4cfb6e │ │ │ │ + blx 0xfeccfb6e │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - @ instruction: 0xf159bc35 │ │ │ │ - @ instruction: 0xf7fff9ff │ │ │ │ + @ instruction: 0xf159bcd5 │ │ │ │ + @ instruction: 0xf7fffa9f │ │ │ │ strtmi pc, [r8], -sp, lsl #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe35 │ │ │ │ @ instruction: 0x463071bc │ │ │ │ - @ instruction: 0xf9f0f159 │ │ │ │ + blx 0xfe44fbd8 │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ - @ instruction: 0xf6474638 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vmin.s8 d20, d8, d24 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r1, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf14847f0 │ │ │ │ - svclt 0x0000baef │ │ │ │ + svclt 0x0000bb8f │ │ │ │ addseq r2, r5, r0, lsr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r0, ror #31 │ │ │ │ addlt r6, r3, r3, lsl #28 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3460c │ │ │ │ smlabblt fp, r8, r0, r3 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ vqadd.s32 d2, d7, d0 │ │ │ │ - @ instruction: 0xf016f857 │ │ │ │ + @ instruction: 0xf016f8f7 │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ andsle r4, sp, r0, lsl #12 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ tstlt fp, #131 @ 0x83 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c5731f │ │ │ │ @@ -3424,18 +3424,18 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf8d5d5d8 │ │ │ │ strtmi r1, [r2], -r0, asr #5 │ │ │ │ - vcgt.s8 d18, d8, d0 │ │ │ │ - vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6482300 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - stc2l 1, cr15, [ip], {80} @ 0x50 │ │ │ │ + stc2l 1, cr15, [ip, #-320]! @ 0xfffffec0 │ │ │ │ svclt 0x0000e7cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ strmi r4, [r4], ip, lsl #12 │ │ │ │ @@ -3444,29 +3444,29 @@ │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andvs r2, r8, r0, lsl #6 │ │ │ │ movwcc lr, #10692 @ 0x29c4 │ │ │ │ stmdblt r2, {r1, r4, fp, sp, lr}^ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdalt r6, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r6!, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, , q13 │ │ │ │ vrshr.s64 , q15, #64 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, pc, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ stmdavs r5!, {r3, r5, r6, r7, r8, sl, ip, lr, pc}^ │ │ │ │ - rsbvc pc, r4, r8, asr #4 │ │ │ │ + adceq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc6822 │ │ │ │ strls r1, [r0, #-704] @ 0xfffffd40 │ │ │ │ - stc2 1, cr15, [lr], {80} @ 0x50 │ │ │ │ + stc2 1, cr15, [lr, #-320]! @ 0xfffffec0 │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3563,20 +3563,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xff0ef084 │ │ │ │ @ instruction: 0xf64b4602 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ - @ instruction: 0xf6432397 │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vcge.s8 d18, d20, d7 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ ldmdavs r1, {r2, r4, r5} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmiblt r4, {r2, r3, r4, r5, r8, ip, sp, lr, pc}^ │ │ │ │ + blt 0x1d4fe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ab94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmiavs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -3621,18 +3621,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ @ instruction: 0x4601fe9d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rscsvs pc, r8, r3, asr #12 │ │ │ │ + subeq pc, r0, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - strb pc, [r1, r5, ror #18]! @ │ │ │ │ + strb pc, [r1, r5, lsl #20]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6ac74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0840ff8 │ │ │ │ stmdavs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andle r2, ip, sp, lsl r8 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ @@ -3642,18 +3642,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ @ instruction: 0x4601fe73 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rscsvs pc, r8, r3, asr #12 │ │ │ │ + subeq pc, r0, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - @ instruction: 0xf1a0f93b │ │ │ │ + @ instruction: 0xf1a0f9db │ │ │ │ blx 0xfec13acc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -3668,18 +3668,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf084bd08 │ │ │ │ @ instruction: 0x4601fe3f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - rscsvs pc, r8, r3, asr #12 │ │ │ │ + subeq pc, r0, r4, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13c6809 │ │ │ │ - blx 0xfec51f44 │ │ │ │ + blx 0xfec521c4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldmibeq fp, {r0, r1, r7, sl, fp, ip, lr} │ │ │ │ blcs 0x107b5c │ │ │ │ @@ -3696,66 +3696,66 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa53c8 │ │ │ │ blcs 0x147c54 │ │ │ │ strbmi sp, [r2, #-23] @ 0xffffffe9 │ │ │ │ ldrcc sp, [r1, #-2573] @ 0xfffff5f3 │ │ │ │ strbmi r4, [r5], #-1068 @ 0xfffffbd4 │ │ │ │ - stmiavc r4!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiaeq ip!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0001f814 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ adcmi r4, r5, #176, 14 @ 0x2c00000 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ cmple sp, r0, lsl #22 │ │ │ │ ble 0xffca50c0 │ │ │ │ - ldmibvc r4, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibeq ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ @ instruction: 0x47b0ba12 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt fp, {r0, r1, r7, r8, fp, sp, lr}^ │ │ │ │ ble 0xff5a50f8 │ │ │ │ - ldmibvc ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibeq r4!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ blt 0x14b656c │ │ │ │ @ instruction: 0x47b0b292 │ │ │ │ ldclle 5, cr4, [r5], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfef2512c │ │ │ │ - ldmibvc ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibeq r4!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ sbfxmi r8, sl, #20, #17 │ │ │ │ ldclle 5, cr4, [r7], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ble 0xfe92515c │ │ │ │ - ldmibvc r4, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibeq ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi r1, [r9], -fp, lsr #18 │ │ │ │ strcc r4, [r4], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0x2012f8d3 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -3767,51 +3767,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0x71acf248 │ │ │ │ + mvnseq pc, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5b90 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3f00 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s32 q8, q1, q10 │ │ │ │ - vmul.i8 d31, d8, d5 │ │ │ │ - vsra.s64 d23, d24, #64 │ │ │ │ + @ instruction: 0xf648f9b5 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ blx 0x1149aa │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - vmin.s8 d20, d24, d28 │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + @ instruction: 0xf64846bc │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - @ instruction: 0x71bcf248 │ │ │ │ + tstpne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ vadd.f32 d29, d8, d17 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x465c0032 │ │ │ │ beq 0x4e468 │ │ │ │ - bvc 0xfeb50658 │ │ │ │ + beq 0xffd51658 │ │ │ │ beq 0xb9083c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ bl 0x10d9fd0 │ │ │ │ ldrmi r7, [r8, r4, ror #7]! │ │ │ │ ldrbmi r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ adcmi r4, r6, #53477376 @ 0x3300000 │ │ │ │ @@ -3832,50 +3832,50 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [sp], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ bl 0x56314 │ │ │ │ - @ instruction: 0xf17371c3 │ │ │ │ - strmi pc, [r3], -sp, asr #31 │ │ │ │ + @ instruction: 0xf17471c3 │ │ │ │ + strmi pc, [r3], -sp, ror #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r5, r0, lsr sp │ │ │ │ andcs r9, r3, #1 │ │ │ │ @ instruction: 0xf1746828 │ │ │ │ - @ instruction: 0xf8d4f859 │ │ │ │ + @ instruction: 0xf8d4f8f9 │ │ │ │ blls 0x57fe8 │ │ │ │ eorle r2, r4, r3, lsl #18 │ │ │ │ andsle r2, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xee1d4a18 │ │ │ │ ldmdbpl r1, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ movwls r6, #6184 @ 0x1828 │ │ │ │ - @ instruction: 0xf952f174 │ │ │ │ + @ instruction: 0xf9f2f174 │ │ │ │ blls 0x66644 │ │ │ │ stmdacs r0, {r4, r8, ip, lr} │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ - @ instruction: 0xf80cf174 │ │ │ │ + @ instruction: 0xf8acf174 │ │ │ │ ldrb r2, [r4, r1, lsl #6] │ │ │ │ @ instruction: 0xf6496828 │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ mrc 2, 0, r0, cr13, cr2, {1} │ │ │ │ @ instruction: 0xf1744f70 │ │ │ │ - bmi 0x2d1ef0 │ │ │ │ + bmi 0x2d2170 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ bicle r2, r6, r0, lsl #18 │ │ │ │ andcs lr, r2, #59244544 @ 0x3880000 │ │ │ │ stmdavs r8!, {r0, r8, sp} │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf1749301 │ │ │ │ - bmi 0x111ed4 │ │ │ │ + bmi 0x112154 │ │ │ │ ldmdbpl r1, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xd1b82900 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3886,15 +3886,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strbmi r0, [r8], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf8dd6280 │ │ │ │ vmls.i16 d8, d0, d0[1] │ │ │ │ - stmdbge r6, {r1, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xff78f7ff │ │ │ │ cmple pc, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a35 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ ldmib sp, {r0, r1, r2, r9, fp, ip, pc}^ │ │ │ │ @@ -3911,47 +3911,47 @@ │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r7, #436207616 @ 0x1a000000 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdals r6, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0x1feaf0 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - blx 0xfe8504ba │ │ │ │ + mcrr2 1, 7, pc, r0, cr4 @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b89a07 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ stmdage r6, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff90f173 │ │ │ │ + @ instruction: 0xf830f174 │ │ │ │ blmi 0x69bf04 │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, r4, lsr #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf50dd129 │ │ │ │ smlabbcs r0, r5, sp, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc lr, [r0], -r7 │ │ │ │ - bicvc pc, r8, r8, asr #4 │ │ │ │ + tstpne r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xe7e04798 │ │ │ │ strb r4, [r2, r0, lsr #12]! │ │ │ │ adcsle r2, r0, r0, lsl #20 │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ strbmi r6, [r8], -r0, lsl #7 │ │ │ │ vsubl.s32 , d1, d3 │ │ │ │ - bls 0x113300 │ │ │ │ + bls 0x113580 │ │ │ │ ldmdavs ip!, {r0, r1, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - teqpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r0, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmib sp, {r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ strmi r2, [r0, r4, lsl #6]! │ │ │ │ vqdmlsl.s32 q7, d17, d9[0] │ │ │ │ - svclt 0x0000fe69 │ │ │ │ + svclt 0x0000ff09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3969,48 +3969,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9fd4 │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1749400 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blls 0x10879c │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff20f173 │ │ │ │ + @ instruction: 0xffc0f173 │ │ │ │ blmi 0x39bfe4 │ │ │ │ blls 0x26e04c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6483000 │ │ │ │ - vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s32 q7, d17, d5[1] │ │ │ │ - svclt 0x0000fe11 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c8c4 │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q0, d0 │ │ │ │ - stmdbge r4, {r1, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8dd4602 │ │ │ │ @@ -4027,23 +4027,23 @@ │ │ │ │ movweq lr, #15218 @ 0x3b72 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x948b8 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - blx 0xfee50688 │ │ │ │ + blx 0x165068a │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s32 q2, d1, d10[0] │ │ │ │ - @ instruction: 0xf1c9fc27 │ │ │ │ + @ instruction: 0xf1c9fcc7 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x6570e4 │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -4054,97 +4054,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf648d0c1 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf173a804 │ │ │ │ - andcs pc, r1, r3, ror lr @ │ │ │ │ + andcs pc, r1, r3, lsl pc @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s32 q7, d17, d12[1] │ │ │ │ - @ instruction: 0xf648fd6b │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + @ instruction: 0xf648fe0b │ │ │ │ + vaddw.s8 q9, q0, d12 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ blmi 0x114228 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x250b2e │ │ │ │ + blx 0xfea50b2e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ + eorseq r9, r2, ip, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr5, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s16 q0, q0, d0 │ │ │ │ - @ instruction: 0x4628e9b8 │ │ │ │ + @ instruction: 0x4628ea58 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff6405 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548698 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -ip, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 5, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr0, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2355 @ 0x933 │ │ │ │ @ instruction: 0xf174ab02 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf173a806 │ │ │ │ - andcs pc, r1, r3, lsl lr @ │ │ │ │ + @ instruction: 0x2001feb3 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6485932 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d18, d0, d0[1] │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdmi lr, [r0], -r5 │ │ │ │ ldrb r4, [pc, r0, lsr #15] │ │ │ │ strb r4, [r1, r0, lsr #12]! │ │ │ │ - stc2 2, cr15, [r0, #-644] @ 0xfffffd7c │ │ │ │ - biceq pc, r4, r8, asr #12 │ │ │ │ + stc2 2, cr15, [r0, #644]! @ 0x284 │ │ │ │ + tstpcs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r4, r8, asr #12 │ │ │ │ + eorcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s32 , q6, │ │ │ │ - svclt 0x0000fa9d │ │ │ │ + svclt 0x0000fb3d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq r9, r2, r8, ror #17 │ │ │ │ + eorseq r9, r2, r0, lsr sl │ │ │ │ strlt r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ - @ instruction: 0xf6484602 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vmax.s8 d20, d9, d2 │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ ldrbtmi lr, [r3], -r0 │ │ │ │ bl 0x1523ec │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4177,60 +4177,60 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r3, lsr fp │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb sl, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ + stmib sl!, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4632f991 │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ cmnpcs r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ cmppcs sp, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54288 @ 0xd410 │ │ │ │ ldrls r2, [r2], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ @ instruction: 0x93219614 │ │ │ │ vcge.s8 d25, d10, d3 │ │ │ │ - vqdmlal.s q11, d0, d1[2] │ │ │ │ + vsubw.s8 , q8, d9 │ │ │ │ movwls r0, #808 @ 0x328 │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ blls 0x3c2ad8 │ │ │ │ biclt fp, lr, r3, ror #6 │ │ │ │ - stmdane ip, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdacs r4, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strtmi lr, [ip], #-2 │ │ │ │ andsle r1, r1, r6, ror fp │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfe250dfc │ │ │ │ + blx 0xa50dfe │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r0], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r5, lsl #12 │ │ │ │ - @ instruction: 0xf892f280 │ │ │ │ + @ instruction: 0xf932f280 │ │ │ │ ble 0xffa9f790 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicpl pc, r9, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [ip, lr, lsl #6] │ │ │ │ - ldc2 2, cr15, [sl], #-644 @ 0xfffffd7c │ │ │ │ + ldc2l 2, cr15, [sl], {161} @ 0xa1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0616880 │ │ │ │ @@ -4250,44 +4250,44 @@ │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ @ instruction: 0xff4ef061 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldmda r8!, {r4, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r8, {r4, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf924f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vqdmlal.s , d16, d1[1] │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - movtvs pc, #37450 @ 0x924a @ │ │ │ │ + orrvc pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ad4c │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmdbne r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0!, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s32 , d1, d0 │ │ │ │ - blls 0x452c80 │ │ │ │ + blls 0x452f00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vaddl.s8 q1, d0, d10 │ │ │ │ - stccs 8, cr15, [r0], {5} │ │ │ │ + stccs 8, cr15, [r0], {165} @ 0xa5 │ │ │ │ blmi 0x5cb040 │ │ │ │ blls 0xaee518 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4298,102 +4298,102 @@ │ │ │ │ tstls r0, #67108864 @ 0x4000000 │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ - vrhadd.s8 d18, d8, d1 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + @ instruction: 0xf6482101 │ │ │ │ + vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ vhadd.s d16, d15, d29 │ │ │ │ - ldrb pc, [r4, r7, lsr #20] @ │ │ │ │ - blx 0xfe6d0f8a │ │ │ │ + ldrb pc, [r4, r7, asr #21] @ │ │ │ │ + ldc2 2, cr15, [sl], #-644 @ 0xfffffd7c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r6, lsl sp │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ @ instruction: 0x46894630 │ │ │ │ vcgt.s32 d9, d6, d2 │ │ │ │ - strls pc, [r0], #-2339 @ 0xfffff6dd │ │ │ │ + strls pc, [r0], #-2499 @ 0xfffff63d │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ bvs 0xff965e34 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ bllt 0xfe4263dc │ │ │ │ stcle 2, cr4, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldmcc pc!, {r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ vadd.f32 d25, d2, d2 │ │ │ │ - vqdmlsl.s , d16, d4 │ │ │ │ + vqdmull.s q10, d16, d0[3] │ │ │ │ @ instruction: 0x96030b31 │ │ │ │ bcc 0x10970 │ │ │ │ - strtne pc, [r4], -r8, asr #12 │ │ │ │ + strbtcs pc, [ip], -r8, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf1c744b8 │ │ │ │ bl 0x256968 │ │ │ │ strtmi r0, [sl], -sl, lsl #6 │ │ │ │ @ instruction: 0x06db4631 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f81a │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ mvnle r4, r2, asr #11 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #28 │ │ │ │ - @ instruction: 0xf95ef226 │ │ │ │ + @ instruction: 0xf9fef226 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf6483000 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s32 d4, d6, d24 │ │ │ │ - ldrtmi pc, [r0], -r9, asr #18 @ │ │ │ │ + ldrtmi pc, [r0], -r9, ror #19 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - movtne pc, #17992 @ 0x4648 @ │ │ │ │ + orrcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e798 │ │ │ │ - movtne pc, #50760 @ 0xc648 @ │ │ │ │ + orrscs pc, r4, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ strlt r4, [r0, #-1684] @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - msrcs (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x31a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrd lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ strlt r4, [r0, #-1668] @ 0xfffff97c │ │ │ │ @ instruction: 0xf1bc9801 │ │ │ │ andle r0, r9, r5, lsl #30 │ │ │ │ - cmppne r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, ip, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrdcc lr, [r0], -r0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ ldrmi lr, [r8, -r4, lsl #22] │ │ │ │ ldrd lr, [r0], -r0 │ │ │ │ - msrne (UNDEF: 104), r8 │ │ │ │ + asrscs pc, r8, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85d46f4 │ │ │ │ strbmi lr, [r0, -r4, lsl #22]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adccs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - vaddw.s8 q1, , d0 │ │ │ │ - strmi lr, [r3], -ip, ror #30 │ │ │ │ + vaddw.s16 q1, q0, d0 │ │ │ │ + strmi lr, [r3], -ip, lsl #16 │ │ │ │ ldclcc 0, cr15, [pc], #316 @ 0x14790 │ │ │ │ vhadd.s8 d18, d4, d4 │ │ │ │ vaddw.s8 q11, q0, d1 │ │ │ │ vrhadd.s8 d16, d4, d1 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stmib r3, {r2, r7, lr, pc}^ │ │ │ │ @@ -4405,15 +4405,15 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - svc 0x0042f28f │ │ │ │ + svc 0x00e2f28f │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ andvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4429,46 +4429,46 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strtne pc, [r4], #1608 @ 0x648 │ │ │ │ + strbtcs pc, [ip], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnseq pc, #76546048 @ 0x4900000 │ │ │ │ + movtcs pc, #17993 @ 0x4649 @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrne pc, ip, r8, asr #12 │ │ │ │ + bicscs pc, r4, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s64 d9, d0, d4 │ │ │ │ - svclt 0x0000fd4d │ │ │ │ + svclt 0x0000fded │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e4f8cc │ │ │ │ blmi 0x4c0948 │ │ │ │ stmdavs r4, {r0, r1, r2, r9, fp, sp, pc}^ │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blne 0x15288c │ │ │ │ andeq lr, r1, #3358720 @ 0x334000 │ │ │ │ - blx 0x45100e │ │ │ │ + blx 0xfec5100e │ │ │ │ blmi 0x2fa754 │ │ │ │ ldmdavs sl, {r6, fp, sp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r4, r0, lsr #23 │ │ │ │ andlt sp, r5, r9, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s32 q2, q8, #1 │ │ │ │ - svclt 0x0000fa5f │ │ │ │ + svclt 0x0000faff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vrsra.s64 , q8, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4479,15 +4479,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andeq r0, r0, r0 │ │ │ │ rsble r2, r1, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -4893,28 +4893,28 @@ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ stmib r0, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8983602 │ │ │ │ bcs 0x1ce54 │ │ │ │ svcge 0x005bf43f │ │ │ │ @ instruction: 0xe718463c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9b2f234 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + blx 0x14d1724 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000fc8f │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + svclt 0x0000fd2f │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6c07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x101098 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4943,40 +4943,40 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd00 │ │ │ │ svclt 0x00010f01 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ andcs sp, r0, sp, ror #1 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf950f234 │ │ │ │ + @ instruction: 0xf9f0f234 │ │ │ │ stmiblt fp!, {r0, r1, r4, r9, sl, fp, ip, sp, lr} │ │ │ │ movwcs r6, #2257 @ 0x8d1 │ │ │ │ subvs r2, r1, r0, lsl #4 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xf648e7d9 │ │ │ │ - vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2a68c0 │ │ │ │ adcsne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf938f234 │ │ │ │ - andscs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf9d8f234 │ │ │ │ + rsbcc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s64 d1, d20, d21 │ │ │ │ - svclt 0x0000f929 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ + svclt 0x0000f9c9 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ pkhbtmi fp, r4, r0, lsl #1 │ │ │ │ ldrmi r2, [pc], -r0, lsl #8 │ │ │ │ b 0x13e7e68 │ │ │ │ @@ -5385,20 +5385,20 @@ │ │ │ │ ldrcs r8, [r0], #-431 @ 0xfffffe51 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae7f │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfecd56b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8c4f26b │ │ │ │ + @ instruction: 0xf964f26b │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a1 │ │ │ │ eorle r0, r9, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ @ instruction: 0xf89168c8 │ │ │ │ @@ -5425,21 +5425,21 @@ │ │ │ │ stccs 5, cr14, [r0], {107} @ 0x6b │ │ │ │ rscshi pc, r6, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e731 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ @ instruction: 0xf648ad37 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d19, d10 │ │ │ │ - teqpmi r8, #8768 @ p-variant is OBSOLETE @ 0x2240 │ │ │ │ + teqpmi r8, #656 @ p-variant is OBSOLETE @ 0x290 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strb r4, [sp, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorvc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e517 │ │ │ │ @@ -5568,16 +5568,16 @@ │ │ │ │ adcmi r4, r1, r3, lsr r3 │ │ │ │ strteq pc, [r7], -r4, asr #3 │ │ │ │ tstls ip, sp, lsl #6 │ │ │ │ @ instruction: 0xf7ff960b │ │ │ │ eorcs fp, r0, r2, lsr #23 │ │ │ │ beq 0x191a00 │ │ │ │ svclt 0x0000e762 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1e538d8 │ │ │ │ blcs 0x2722c │ │ │ │ strcs sp, [r0], #-192 @ 0xffffff40 │ │ │ │ blvc 0x150f2d0 │ │ │ │ @ instruction: 0xf0418811 │ │ │ │ @@ -5599,15 +5599,15 @@ │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ @ instruction: 0xe6784318 │ │ │ │ movweq lr, #31662 @ 0x7bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, asr sp │ │ │ │ @ instruction: 0xf040e649 │ │ │ │ strbt r4, [ip], -r0, lsl #1 │ │ │ │ - @ instruction: 0xf978f2a0 │ │ │ │ + blx 0x6523c8 │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af64 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [fp], -r3, lsr #28 │ │ │ │ @@ -5616,65 +5616,65 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0035f4ff │ │ │ │ strmi lr, [lr, #1830]! @ 0x726 │ │ │ │ svcge 0x0031f4bf │ │ │ │ @ instruction: 0xf648e722 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa5d99c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - stc2 2, cr15, [sl], {51} @ 0x33 │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + stc2 2, cr15, [sl], #204 @ 0xcc │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x85e218 │ │ │ │ - blx 0xfff5228e │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + ldc2 2, cr15, [ip], {51} @ 0x33 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xffbd22aa │ │ │ │ + stc2 2, cr15, [lr], {51} @ 0x33 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x1052ae0 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xff8522c6 │ │ │ │ + stc2 2, cr15, [r0], {51} @ 0x33 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff4d22e2 │ │ │ │ + ldc2l 2, cr15, [r2], #-204 @ 0xffffff34 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x2d5ed4 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xff2522f6 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + stc2l 2, cr15, [r8], #-204 @ 0xffffff34 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #5120 @ 0x1400 │ │ │ │ - cdp2 2, 10, cr15, cr6, cr10, {3} │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xff46f26a │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r8], #568 @ 0x238 │ │ │ │ svceq 0x00c52600 │ │ │ │ stclpl 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ @@ -6075,20 +6075,20 @@ │ │ │ │ ldrcs r8, [r0, #-439] @ 0xfffffe49 │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf0457a90 │ │ │ │ strmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae8a │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfea96178 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1852a76 │ │ │ │ + stc2 2, cr15, [r0], {106} @ 0x6a │ │ │ │ movweq lr, #39507 @ 0x9a53 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ str r4, [r1, fp, asr #12]! │ │ │ │ svceq 0x0004f1bc │ │ │ │ vhadd.s8 d29, d0, d24 │ │ │ │ stmiavs r8, {r3, r5, r6, r7, r8, pc}^ │ │ │ │ @@ -6114,21 +6114,21 @@ │ │ │ │ ldrb r7, [sp, #-2124]! @ 0xfffff7b4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-250] @ 0xffffff06 │ │ │ │ ldr r6, [r6, -r8, lsl #17]! │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ stmdbge r4, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - subscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adccc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xfe09e9b0 │ │ │ │ - @ instruction: 0xf826f233 │ │ │ │ + @ instruction: 0xf8c6f233 │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf008e5da │ │ │ │ strbmi r0, [ip], ip │ │ │ │ @ instruction: 0xf88da908 │ │ │ │ str r3, [r9, #-33]! @ 0xffffffdf │ │ │ │ @@ -6249,16 +6249,16 @@ │ │ │ │ b 0x1055b8c │ │ │ │ blx 0x1d6390 │ │ │ │ @ instruction: 0xf04ff70c │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ andls r0, r7, r3, lsl #24 │ │ │ │ strvs lr, [r5, -sp, asr #19] │ │ │ │ bllt 0xfe9d4368 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ stmdbeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r0, lsl #2]! │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000fa01 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ @ instruction: 0xf1c740b9 │ │ │ │ @@ -6282,26 +6282,26 @@ │ │ │ │ strteq fp, [r0], -r4, ror #2 │ │ │ │ movweq pc, #836 @ 0x344 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #228, 18 @ 0x390000 │ │ │ │ blvc 0x154fde8 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xf9c2f26a │ │ │ │ + blx 0x18d2db0 │ │ │ │ movweq lr, #35758 @ 0x8bae │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl sl │ │ │ │ @ instruction: 0xf040e641 │ │ │ │ strbt r4, [r5], -r0, lsl #1 │ │ │ │ - stc2 2, cr15, [ip], {159} @ 0x9f │ │ │ │ + stc2 2, cr15, [ip], #636 @ 0x27c │ │ │ │ svceq 0x0006f1b9 │ │ │ │ @ instruction: 0xf1b9d00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf018af5f │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa908 │ │ │ │ @ instruction: 0xe654ae1b │ │ │ │ @@ -6310,60 +6310,60 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0030f4ff │ │ │ │ adcmi lr, lr, #8650752 @ 0x840000 │ │ │ │ svcge 0x002cf67f │ │ │ │ @ instruction: 0xf648e71d │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x95e474 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr14, cr2, {1} │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xff3ef232 │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s64 d2, d2, d7 │ │ │ │ - @ instruction: 0xf648fe8f │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + @ instruction: 0xf648ff2f │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x616960 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s64 d9, d0, d2 │ │ │ │ - @ instruction: 0xf1bcfe81 │ │ │ │ + @ instruction: 0xf1bcff21 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xf648ab4b │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x49697c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d2, d0 │ │ │ │ - andcs pc, r0, r3, ror lr @ │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r3, lsl pc @ │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s d9, d2, d0 │ │ │ │ - andcs pc, r0, r5, ror #28 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r5, lsl #30 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #6144 @ 0x1800 │ │ │ │ vhadd.s d9, d2, d0 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + svclt 0x0000fefb │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ pkhbtmi fp, r0, r1, lsl #1 │ │ │ │ vqrdmlsh.s q8, , d1[3] │ │ │ │ strtmi r5, [ip], -sl, lsl #14 │ │ │ │ @@ -6815,21 +6815,21 @@ │ │ │ │ @ instruction: 0xf1bb2600 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf89c80b5 │ │ │ │ @ instruction: 0xf045000a │ │ │ │ strmi r0, [r1], -r0, asr #10 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - tstpmi r3, #9664 @ p-variant is OBSOLETE @ 0x25c0 │ │ │ │ + tstpmi r3, #880 @ p-variant is OBSOLETE @ 0x370 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a84613 │ │ │ │ stmdale ip, {r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf1b9aa06 │ │ │ │ andsle r0, r0, r6, lsl #30 │ │ │ │ blx 0x11fc80 │ │ │ │ @@ -6864,19 +6864,19 @@ │ │ │ │ bge 0x1b72dc │ │ │ │ ldrdcc lr, [r2, -r2] │ │ │ │ @ instruction: 0xf1b9e7e1 │ │ │ │ suble r0, sp, r4, lsl #30 │ │ │ │ @ instruction: 0xf1b9d8f8 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xf648ac98 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xfe4d71c4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0x13d35e4 │ │ │ │ + blx 0xffbd35e4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ @ instruction: 0xf89cacef │ │ │ │ @ instruction: 0xf00e3002 │ │ │ │ bge 0x197d5c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf88d095b │ │ │ │ @@ -6908,21 +6908,21 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldrcs r8, [r8, #-135] @ 0xffffff79 │ │ │ │ ldreq r6, [r6, #-2192]! @ 0xfffff770 │ │ │ │ str r6, [r4, #2257] @ 0x8d1 │ │ │ │ andeq pc, ip, lr, lsl r0 @ │ │ │ │ bge 0x1c6a14 │ │ │ │ stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - subscs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + adccc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x191f618 │ │ │ │ - @ instruction: 0xf9f2f232 │ │ │ │ + blx 0xfe4d369c │ │ │ │ @ instruction: 0xf04f4330 │ │ │ │ svclt 0x00140600 │ │ │ │ ldrtmi r2, [r0], -r1 │ │ │ │ @ instruction: 0xf002e51a │ │ │ │ strmi r0, [r9], ip, lsl #8 │ │ │ │ @ instruction: 0xf88daa0a │ │ │ │ strbt r6, [r8], #-41 @ 0xffffffd7 │ │ │ │ @@ -7012,95 +7012,95 @@ │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x894f44 │ │ │ │ tstcs r5, r0, lsr #4 │ │ │ │ @ instruction: 0x465ee552 │ │ │ │ adcle r2, sp, r0, lsl #28 │ │ │ │ strbt r2, [ip], -r0, lsl #10 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ mulcc sp, ip, r8 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ addeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sp], -r3, lsl #3 │ │ │ │ andeq pc, r0, #201326593 @ 0xc000001 │ │ │ │ ldrbmi pc, [lr, #5]! @ │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ b 0x11596f8 │ │ │ │ vrhadd.u8 d16, d3, d2 │ │ │ │ ldr r0, [r5], r0, lsl #6 │ │ │ │ mulcc sp, ip, r8 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - blx 0xffbd3956 │ │ │ │ + stc2 2, cr15, [lr], {105} @ 0x69 │ │ │ │ movweq pc, #4366 @ 0x110e @ │ │ │ │ b 0x10d9b24 │ │ │ │ beq 0xfffebcd8 │ │ │ │ smullsvs r6, r7, r3, r0 │ │ │ │ @ instruction: 0xf041e631 │ │ │ │ ldrbt r4, [r8], -r0, lsl #3 │ │ │ │ andle r2, fp, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012ae82 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47faa0a │ │ │ │ pkhbt sl, r7, r3, lsl #28 │ │ │ │ - mcr2 2, 1, pc, cr10, cr14, {4} @ │ │ │ │ + mcr2 2, 6, pc, cr10, cr14, {4} @ │ │ │ │ movwmi lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrsmi r4, r3, r4, lsl #5 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {7} @ │ │ │ │ adcmi lr, pc, #56, 12 @ 0x3800000 │ │ │ │ mcrge 6, 2, pc, cr3, cr15, {3} @ │ │ │ │ @ instruction: 0xf648e634 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x75f01c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf8caf232 │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf96af232 │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55f898 │ │ │ │ - @ instruction: 0xf8bcf232 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + @ instruction: 0xf95cf232 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8aef232 │ │ │ │ + @ instruction: 0xf94ef232 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8a0f232 │ │ │ │ + @ instruction: 0xf940f232 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x157538 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf896f232 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + @ instruction: 0xf936f232 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #576 @ 0x240 │ │ │ │ b 0x13e08b4 │ │ │ │ @ instruction: 0xf3c03ed0 │ │ │ │ @@ -7508,20 +7508,20 @@ │ │ │ │ ldrcs r8, [r0], #-433 @ 0xfffffe4f │ │ │ │ @ instruction: 0xf1ba2300 │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf0447a90 │ │ │ │ strmi r0, [r3], -r0, asr #8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae86 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfed577dc │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf82ef269 │ │ │ │ + @ instruction: 0xf8cef269 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1b9e7a3 │ │ │ │ eorle r0, r8, r4, lsl #30 │ │ │ │ mvnhi pc, r0, asr #4 │ │ │ │ stmdavc sp, {r3, r6, r7, fp, sp, lr}^ │ │ │ │ @@ -7547,21 +7547,21 @@ │ │ │ │ stccs 5, cr14, [r0], {114} @ 0x72 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ stmvs r8, {r3, r4, sl, sp} │ │ │ │ @ instruction: 0xf018e730 │ │ │ │ svclt 0x0018000c │ │ │ │ @ instruction: 0xf47fa906 │ │ │ │ @ instruction: 0xf648ad3d │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s d4, d17, d13 │ │ │ │ - teqpmi r8, #62720 @ p-variant is OBSOLETE @ 0xf500 │ │ │ │ + teqpmi r8, #9536 @ p-variant is OBSOLETE @ 0x2540 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ ldrb r4, [r8, #1592] @ 0x638 │ │ │ │ andeq pc, ip, r0 │ │ │ │ stmdbge sl, {r0, r4, r6, r7, r9, sl, lr} │ │ │ │ eorcc pc, r9, sp, lsl #17 │ │ │ │ @ instruction: 0x4663e51d │ │ │ │ @@ -7693,16 +7693,16 @@ │ │ │ │ @ instruction: 0xf6cf77ba │ │ │ │ blx 0x759e4 │ │ │ │ bl 0xfea13e1c │ │ │ │ andls r0, sp, ip, lsl #14 │ │ │ │ smlabtvc fp, sp, r9, lr │ │ │ │ @ instruction: 0xf7ff2008 │ │ │ │ svclt 0x0000bb9b │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ @ instruction: 0xf04f2020 │ │ │ │ ldrb r0, [r5, -r5, lsl #20] │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bllt 0x1c95a14 │ │ │ │ blcs 0x29368 │ │ │ │ strcs sp, [r0], #-184 @ 0xffffff48 │ │ │ │ @@ -7712,26 +7712,26 @@ │ │ │ │ strteq fp, [r8], -r5, ror #2 │ │ │ │ movweq pc, #837 @ 0x345 @ │ │ │ │ rscsmi pc, lr, r0 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r8, #3883008 @ 0x3b4000 │ │ │ │ blvc 0x1591454 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64512 @ 0xfc00 │ │ │ │ - cdp2 2, 9, cr15, cr6, cr8, {3} │ │ │ │ + @ instruction: 0xff36f268 │ │ │ │ movweq lr, #60328 @ 0xeba8 │ │ │ │ sbcvs r2, r8, r0 │ │ │ │ addvs r0, fp, fp, lsl lr │ │ │ │ @ instruction: 0xf040e647 │ │ │ │ strbt r4, [sl], -r0, lsl #1 │ │ │ │ - @ instruction: 0xf8e0f29e │ │ │ │ + @ instruction: 0xf980f29e │ │ │ │ svceq 0x0006f1ba │ │ │ │ @ instruction: 0xf1bad00a │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf010af62 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fa90a │ │ │ │ ldrb sl, [r9], -r1, lsr #28 │ │ │ │ @@ -7740,59 +7740,59 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r4, lsl #5 │ │ │ │ orrmi r4, fp, r4, lsl #5 │ │ │ │ svcge 0x0033f4ff │ │ │ │ ldrbmi lr, [r6, #-1828]! @ 0xfffff8dc │ │ │ │ svcge 0x002ff67f │ │ │ │ @ instruction: 0xf648e720 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x91facc │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0x1cd439a │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + ldc2 2, cr15, [r2], {49} @ 0x31 │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x720348 │ │ │ │ - blx 0x19543b6 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + stc2 2, cr15, [r4], {49} @ 0x31 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x15d43d2 │ │ │ │ + blx 0xffdd43d2 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ blge 0x10d4c10 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x12543ee │ │ │ │ + blx 0xffa543ee │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xed440a │ │ │ │ + blx 0xff6d440a │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x198004 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xc5441e │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + blx 0xff45441e │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ strmi r7, [r3], -r2, lsl #16 │ │ │ │ bcs 0x166378 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorscs pc, fp, #2 │ │ │ │ movweq r3, #12578 @ 0x3122 │ │ │ │ ldrdgt lr, [r2, -r0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @@ -7848,20 +7848,20 @@ │ │ │ │ vqsub.s8 d22, d16, d0 │ │ │ │ ldrb r3, [r0, r9, ror #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb6ee5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0xd8124 │ │ │ │ rscvs pc, sl, #64, 4 │ │ │ │ vhadd.s d9, d1, d0 │ │ │ │ - svclt 0x0000fa9f │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + svclt 0x0000fb3f │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ ldrmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ @@ -8709,20 +8709,20 @@ │ │ │ │ blge 0x4396e8 │ │ │ │ andvc lr, r2, #3457024 @ 0x34c000 │ │ │ │ bls 0x192920 │ │ │ │ @ instruction: 0xf0002a04 │ │ │ │ ldmle r7!, {r1, r4, r7, pc}^ │ │ │ │ bcs 0x7f1ec │ │ │ │ bge 0xc95ad8 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bcd │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s d9, d0, d0 │ │ │ │ - stmdbcs r2, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r2, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bge 0xfef95bf4 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ @ instruction: 0xf1a39a02 │ │ │ │ blx 0xfecd9608 │ │ │ │ @ instruction: 0xf002f383 │ │ │ │ ldmdbeq fp, {r2, r3, r8, r9, sl}^ │ │ │ │ subcc pc, r1, sp, lsl #17 │ │ │ │ @@ -8785,21 +8785,21 @@ │ │ │ │ tstls lr, sp, lsl #2 │ │ │ │ ldmdavc fp, {r0, r1, r3, r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ blt 0x12d6af8 │ │ │ │ @ instruction: 0xf0139b02 │ │ │ │ svclt 0x0018070c │ │ │ │ @ instruction: 0xf47fab10 │ │ │ │ @ instruction: 0xf648aa17 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe02a400 │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ - blx 0x12553ea │ │ │ │ + blx 0xffa553ea │ │ │ │ vmul.p8 q1, q0, │ │ │ │ @ instruction: 0xf01181b8 │ │ │ │ @ instruction: 0xf000013f │ │ │ │ @ instruction: 0x461f80f7 │ │ │ │ @ instruction: 0xf04f464b │ │ │ │ @ instruction: 0xf1a10900 │ │ │ │ andls r0, r9, #32, 10 @ 0x8000000 │ │ │ │ @@ -8917,16 +8917,16 @@ │ │ │ │ ldmdblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldr r2, [sl, r8, lsl #2]! │ │ │ │ @ instruction: 0xf04f2420 │ │ │ │ ldr r0, [r2], #-3589 @ 0xfffff1fb │ │ │ │ tstls r2, r0, lsr #2 │ │ │ │ tstls r5, r5, lsl #2 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ - eorseq r9, r2, r8, lsl sl │ │ │ │ - eorseq r9, r2, r4, asr #19 │ │ │ │ + eorseq r9, r2, r0, ror #22 │ │ │ │ + eorseq r9, r2, ip, lsl #22 │ │ │ │ strmi r4, [r9], ip, asr #13 │ │ │ │ @ instruction: 0x4641461c │ │ │ │ @ instruction: 0x46c84615 │ │ │ │ blt 0xa56d30 │ │ │ │ stmdbeq r1, {r1, r2, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ tsteq r4, r5, asr sl │ │ │ │ @@ -9122,79 +9122,79 @@ │ │ │ │ svceq 0x0006f1be │ │ │ │ @ instruction: 0xf1bed00c │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ @ instruction: 0xf014acb3 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab16 │ │ │ │ ldrt sl, [r9], #3110 @ 0xc26 │ │ │ │ - ldc2l 2, cr15, [r2, #624]! @ 0x270 │ │ │ │ + mrc2 2, 4, pc, cr2, cr12, {4} │ │ │ │ tstpl r2, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x4118e9dd │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ orrmi r4, fp, r5, lsr #5 │ │ │ │ stclge 4, cr15, [fp], #-1020 @ 0xfffffc04 │ │ │ │ ldmib sp, {r2, r3, r4, r6, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r4, r8, r9, ip, lr}^ │ │ │ │ addmi r4, fp, #-2147483642 @ 0x80000006 │ │ │ │ adcmi fp, r5, #8, 30 │ │ │ │ ldrmi sp, [r0, #498] @ 0x1f2 │ │ │ │ mrrcge 6, 7, pc, pc, cr15 @ │ │ │ │ @ instruction: 0xf648e450 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa2109c │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf88af230 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + @ instruction: 0xf92af230 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #34816 @ 0x8800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf87cf230 │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf91cf230 │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d9 │ │ │ │ vqsub.s64 d2, d0, d7 │ │ │ │ - andcs pc, r0, sp, ror #16 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, sp, lsl #18 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #22528 @ 0x5800 │ │ │ │ vhadd.s d9, d0, d0 │ │ │ │ - @ instruction: 0xf648f863 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648f903 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x4591b8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - andcs pc, r0, r1, asr #22 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, ror #23 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf84cf230 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf8ecf230 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s32 , , q6 │ │ │ │ - svclt 0x0000fb29 │ │ │ │ - eorseq r9, r2, r4, asr #19 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ + svclt 0x0000fbc9 │ │ │ │ + eorseq r9, r2, ip, lsl #22 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ svceq 0x00c54bb4 │ │ │ │ vmov.i32 d20, #-2080374784 @ 0x84000000 │ │ │ │ @@ -9243,15 +9243,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13db32c │ │ │ │ b 0x10f7924 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i16 d16, d13, d0 │ │ │ │ - @ instruction: 0x4606fad7 │ │ │ │ + @ instruction: 0x4606fb77 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x16aa0a │ │ │ │ bl 0x1ca5e4c │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -9263,15 +9263,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr6, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b2ab68 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - blx 0xfebd5bfc │ │ │ │ + blx 0x13d5bfe │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x16a81a │ │ │ │ bl 0x1cd4aa0 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -9494,21 +9494,21 @@ │ │ │ │ subsle r0, pc, r1, lsl #30 │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmple ip, r0, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0xf648d040 │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe821634 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr, #188]! @ 0xbc │ │ │ │ + cdp2 2, 5, cr15, cr14, cr15, {1} │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ orrhi pc, r4, r0 │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb4946c │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -9518,20 +9518,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae8d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfe299744 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf87af267 │ │ │ │ + @ instruction: 0xf91af267 │ │ │ │ blcs 0x802b0 │ │ │ │ ldmdavc r7, {r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ @ instruction: 0x462be67c │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -9659,16 +9659,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e485 │ │ │ │ tstcs r4, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ ldrdcs lr, [r0, -fp] │ │ │ │ svclt 0x0000e708 │ │ │ │ - eorseq r9, r2, ip, lsr #20 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + eorseq r9, r2, r4, ror fp │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0x9a548 │ │ │ │ blx 0x8d5cd0 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ svceq 0x00c7409a │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -9702,75 +9702,75 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [r0], #-773 @ 0xfffffcfb │ │ │ │ blcs 0x4055c │ │ │ │ smlatbcs r0, sp, r0, sp │ │ │ │ blvc 0x1a13388 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ @ instruction: 0xf648adcd │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xd59a24 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - @ instruction: 0xf040ff0b │ │ │ │ + @ instruction: 0xf040ffab │ │ │ │ strb r4, [pc], r0, lsl #1 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bge 0x1c5458 │ │ │ │ ldr r7, [r1, #2135] @ 0x857 │ │ │ │ - @ instruction: 0xf956f29c │ │ │ │ + @ instruction: 0xf9f6f29c │ │ │ │ svceq 0x0006f1bc │ │ │ │ @ instruction: 0xf1bcd009 │ │ │ │ @ instruction: 0xf47f0f05 │ │ │ │ bge 0x2c5728 │ │ │ │ svceq 0x000cf011 │ │ │ │ ldcge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r8, r9}^ │ │ │ │ addsmi r1, r3, #12, 4 @ 0xc0000000 │ │ │ │ addmi fp, r8, #8, 30 │ │ │ │ addmi sp, r8, #15 │ │ │ │ @ instruction: 0xf4ff4193 │ │ │ │ @ instruction: 0xe726af34 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x7d9e80 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d15, d0 │ │ │ │ - adcmi pc, lr, #246784 @ 0x3c400 │ │ │ │ + adcmi pc, lr, #37120 @ 0x9100 │ │ │ │ svcge 0x0025f67f │ │ │ │ submi lr, r8, r7, lsl r7 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ svceq 0x00c72110 │ │ │ │ ldr r4, [sl, #-1595]! @ 0xfffff9c5 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #18432 @ 0x4800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xff5d62ca │ │ │ │ + ldc2l 2, cr15, [r6], #-188 @ 0xffffff44 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ ldrb r2, [ip], r8, lsl #2 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff1562ee │ │ │ │ + stc2l 2, cr15, [r4], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x159ef0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfeed6302 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + mrrc2 2, 2, pc, sl, cr15 @ │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r1, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d3[3] │ │ │ │ andls r5, r8, sl, lsl #12 │ │ │ │ @@ -9824,15 +9824,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mcr2 2, 2, pc, cr12, cr12, {2} @ │ │ │ │ + mcr2 2, 7, pc, cr12, cr12, {2} @ │ │ │ │ ldrmi r4, [r4], r6, lsl #12 │ │ │ │ blx 0xfe96b476 │ │ │ │ ldrbmi lr, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ bl 0x58e3b8 │ │ │ │ @ instruction: 0xf04f0909 │ │ │ │ @@ -9845,15 +9845,15 @@ │ │ │ │ svclt 0x00280101 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r2, r0, asr #32 │ │ │ │ bl 0xfec29394 │ │ │ │ ldrtmi r0, [sl], -lr │ │ │ │ tsteq r3, ip, ror #22 │ │ │ │ vcgt.s16 d18, d12, d0 │ │ │ │ - strmi pc, [r3], -r3, lsr #28 │ │ │ │ + strmi pc, [r3], -r3, asr #29 │ │ │ │ strmi r2, [sl], r0 │ │ │ │ blx 0xfe96b5ee │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d497c │ │ │ │ strbmi sp, [lr, #804] @ 0x324 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -10098,22 +10098,22 @@ │ │ │ │ ldr r0, [ip], r4, lsl #12 │ │ │ │ rsbsle r2, r6, r1, lsl #16 │ │ │ │ @ instruction: 0xf88d8823 │ │ │ │ vst4.8 {d17-d20}, [r3 :64], r9 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ cmnle r3, r0, lsl #28 │ │ │ │ suble r2, r4, r4, lsl #16 │ │ │ │ - sbccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + andsmi pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d21 │ │ │ │ vqsub.s32 d3, d15, d11 │ │ │ │ - teqpmi r3, #81920 @ p-variant is OBSOLETE @ 0x14000 │ │ │ │ + teqpmi r3, #2703360 @ p-variant is OBSOLETE @ 0x294000 │ │ │ │ @ instruction: 0x81a2f000 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1aed064 │ │ │ │ @ instruction: 0xf1be0e05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r2, r9, lr │ │ │ │ @@ -10124,21 +10124,21 @@ │ │ │ │ ldrsbvs r2, [r3], #58 @ 0x3a │ │ │ │ smladcs r0, r0, r6, r2 │ │ │ │ orrslt r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #12 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr3, cr15, {1} @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8d │ │ │ │ vhsub.s32 , q11, q6 │ │ │ │ - blls 0x198f08 │ │ │ │ + blls 0x199188 │ │ │ │ cmple r3, r1, lsl #22 │ │ │ │ andcs r7, r0, r2, asr r8 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ smlsdcs r0, r1, r6, lr │ │ │ │ strbvc pc, [r0, r7, asr #13]! @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ tstpeq pc, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @@ -10268,16 +10268,16 @@ │ │ │ │ b 0x101b71c │ │ │ │ beq 0xff26e328 │ │ │ │ @ instruction: 0xf048e54b │ │ │ │ strcs r0, [r4, #-772] @ 0xfffffcfc │ │ │ │ ldr r2, [r2, #2]! │ │ │ │ ldr r2, [r0, -r0, lsl #12] │ │ │ │ ... │ │ │ │ - eorseq r9, r2, ip, lsr #20 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + eorseq r9, r2, r4, ror fp │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec486a0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ stceq 1, cr15, [r0], #-664 @ 0xfffffd68 │ │ │ │ @ instruction: 0xf04f40b5 │ │ │ │ blx 0x1c27c │ │ │ │ b 0x1199290 │ │ │ │ @@ -10320,74 +10320,74 @@ │ │ │ │ strcs fp, [r0, #-3044]! @ 0xfffff41c │ │ │ │ ldr r2, [r9, -r5] │ │ │ │ svccs 0x00009f03 │ │ │ │ @ instruction: 0x2600d098 │ │ │ │ blvc 0x1853ccc │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648ada8 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xd1a3d0 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - @ instruction: 0xf041fa35 │ │ │ │ + @ instruction: 0xf041fad5 │ │ │ │ strb r4, [r6], r0, lsl #3 │ │ │ │ blcs 0x80f40 │ │ │ │ mcrge 4, 5, pc, cr8, cr15, {1} @ │ │ │ │ ldmdavc r2, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ stmdacs r6, {r4, r6, r8, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r3, ip, lr, pc} │ │ │ │ svcge 0x0028f47f │ │ │ │ @ instruction: 0xf015aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r2], pc, asr #24 │ │ │ │ - ldc2l 2, cr15, [r4], #-620 @ 0xfffffd94 │ │ │ │ + ldc2 2, cr15, [r4, #-620] @ 0xfffffd94 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ svcge 0x000cf4ff │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff1cf22e │ │ │ │ + @ instruction: 0xffbcf22e │ │ │ │ @ instruction: 0xf67f42be │ │ │ │ @ instruction: 0xe6efaefd │ │ │ │ andcs r4, r4, r9, asr r0 │ │ │ │ tstpeq r0, #72 @ p-variant is OBSOLETE @ 0x48 │ │ │ │ svceq 0x00ca2510 │ │ │ │ ldrbt r4, [lr], #1553 @ 0x611 │ │ │ │ andcs r2, r3, r8, lsl #10 │ │ │ │ @ instruction: 0xf648e6c6 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x45a864 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d14 │ │ │ │ - strdcs pc, [r0], -pc @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + mulcs r0, pc, pc @ │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + mulcs r0, r5, pc @ │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - svclt 0x0000fee7 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de38c │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r3, r7, asr #11 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -10494,28 +10494,28 @@ │ │ │ │ rscsmi pc, lr, #2 │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr15, [r0], {67} @ 0x43 │ │ │ │ b 0x13eb1e0 │ │ │ │ @ instruction: 0xe7c71ed3 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ andcs lr, r0, r4, asr #15 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d14, d0 │ │ │ │ - @ instruction: 0xf648fded │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648fe8d │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x9a6a4 │ │ │ │ vqsub.s32 q9, q3, │ │ │ │ - svclt 0x0000f8cb │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000f96b │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ blcc 0x7860c │ │ │ │ ldmdale lr!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrcs r0, [r9], #-771 @ 0xfffffcfd │ │ │ │ andcs r0, r0, fp, lsr sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -10546,20 +10546,20 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ strlt lr, [r0, #-1999] @ 0xfffff831 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ andls r2, r0, r6, asr #5 │ │ │ │ - stc2 2, cr15, [r8, #184] @ 0xb8 │ │ │ │ - eorseq r9, r2, r8, lsr sl │ │ │ │ + cdp2 2, 2, cr15, cr8, cr14, {1} │ │ │ │ + eorseq r9, r2, r0, lsl #23 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldclvc 6, cr15, [pc], #828 @ 0x1aa00 │ │ │ │ umulllt r4, r2, r4, r5 │ │ │ │ @@ -10658,26 +10658,26 @@ │ │ │ │ tstcs r0, r0, lsl #28 │ │ │ │ ldmib r0, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldmne fp, {r1, r9, ip, sp}^ │ │ │ │ tstmi r3, #-2147483628 @ 0x80000014 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ ldr r2, [r8, r0, lsl #4] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x29ad10 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q7, q2 │ │ │ │ - andcs pc, r0, r9, lsr #25 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, asr #26 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsmi pc, r1, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr], {46} @ 0x2e │ │ │ │ + ldc2 2, cr15, [lr, #-184]! @ 0xffffff48 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, ip, asr #20 │ │ │ │ + mlaseq r2, r4, fp, r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6c0b0 │ │ │ │ stmdavc r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10732,20 +10732,20 @@ │ │ │ │ bl 0x1dab39c │ │ │ │ movwle r0, #12804 @ 0x3204 │ │ │ │ tsteq fp, r8, lsl #12 │ │ │ │ ldr r4, [fp, r1, lsr #12]! │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscsmi pc, ip, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2], {46} @ 0x2e │ │ │ │ - eorseq r9, r2, r8, ror #20 │ │ │ │ + ldc2 2, cr15, [r2], #184 @ 0xb8 │ │ │ │ + ldrhteq r9, [r2], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavc r3, {r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ blcs 0x1695b8 │ │ │ │ @@ -10817,20 +10817,20 @@ │ │ │ │ subsmi sp, r8, #-2147483589 @ 0x8000003b │ │ │ │ andne lr, r7, #323584 @ 0x4f000 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ subsmi lr, r8, #34865152 @ 0x2140000 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, pc, ror r7 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addpl pc, sp, #64, 4 │ │ │ │ - blx 0x1a573a2 │ │ │ │ - eorseq r9, r2, r0, lsl #21 │ │ │ │ + stc2 2, cr15, [r8], {46} @ 0x2e │ │ │ │ + eorseq r9, r2, r8, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ blcs 0x170320 │ │ │ │ @@ -10875,20 +10875,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xdb078 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q7, │ │ │ │ - svclt 0x0000faf5 │ │ │ │ - eorseq r9, r2, r0, lsr #21 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ + eorseq r9, r2, r8, ror #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpcs 3, 8, cr15, cr4, cr0, {6} │ │ │ │ addlt r0, r3, r4, asr #23 │ │ │ │ vqshlu.s64 d20, d9, #0 │ │ │ │ @@ -10994,22 +10994,22 @@ │ │ │ │ andcs r8, r2, r3, lsl r0 │ │ │ │ ldmdahi r1, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ mcrcs 0, 0, r8, cr0, cr1, {0} │ │ │ │ stmdacs r4, {r0, r1, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ blcs 0x14f050 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rsccs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + eorsmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d21 │ │ │ │ vqsub.s32 q3, q7, │ │ │ │ - bvc 0xff4995bc │ │ │ │ + bvc 0xff49983c │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldmdahi r0, {r0, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ tstpeq r2, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01c │ │ │ │ strteq pc, [r0], -r0, asr #32 │ │ │ │ bicle r8, sp, r6, lsl r0 │ │ │ │ orrle r2, sl, r3, lsl #22 │ │ │ │ @@ -11037,15 +11037,15 @@ │ │ │ │ @ instruction: 0xf01ce781 │ │ │ │ svclt 0x00180f60 │ │ │ │ tstpeq r8, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r1, {r1, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf4412b01 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ ldrb sp, [r6, -r7, lsr #3] │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdppl 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ vqrdmlsh.s q8, q8, d3[0] │ │ │ │ @@ -11145,21 +11145,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648af62 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63008 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8d4f22e │ │ │ │ + @ instruction: 0xf974f22e │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11195,15 +11195,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ vaddl.u8 , d17, d3 │ │ │ │ svceq 0x00cc5c0a │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11330,21 +11330,21 @@ │ │ │ │ stmdals sl, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ orrsle r2, lr, r0, lsl #18 │ │ │ │ addsle r2, lr, r4, lsl #20 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf648af38 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc232ec │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff62f22d │ │ │ │ + @ instruction: 0xf802f22e │ │ │ │ bvc 0x2f20 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ blls 0x2c6fbc │ │ │ │ svceq 0x0060f010 │ │ │ │ ldmdahi sl, {r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movweq pc, #8256 @ 0x2040 @ │ │ │ │ msreq CPSR_, r2, asr #32 │ │ │ │ @@ -11383,15 +11383,15 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ orrle r0, r4, r8, lsl #6 │ │ │ │ vmlacs.f64 d9, d1, d10 │ │ │ │ ldmdahi fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r3, r3, lsl r0 │ │ │ │ svclt 0x0000e731 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 3, 12, cr15, cr7, cr0, {6} │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @ instruction: 0xf0000bc3 │ │ │ │ @@ -11491,21 +11491,21 @@ │ │ │ │ strb r2, [pc, -r2]! │ │ │ │ vst2.8 {d24-d25}, [r1 :64], r1 │ │ │ │ andshi r4, r1, r0, lsl #3 │ │ │ │ @ instruction: 0xd1bd2e00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648af62 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xb63570 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr13, {1} │ │ │ │ + cdp2 2, 12, cr15, cr0, cr13, {1} │ │ │ │ stmdbcs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x005af43f │ │ │ │ @ instruction: 0xf04c8810 │ │ │ │ @ instruction: 0xf01c0102 │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ andshi r0, r6, r0, lsr #12 │ │ │ │ stccs 1, cr13, [r3, #-820] @ 0xfffffccc │ │ │ │ @@ -11541,15 +11541,15 @@ │ │ │ │ svceq 0x0060f01c │ │ │ │ @ instruction: 0xf04cbf18 │ │ │ │ orrle r0, ip, r8, lsl #2 │ │ │ │ stccs 8, cr8, [r1, #-68] @ 0xffffffbc │ │ │ │ orrmi pc, r0, r1, asr #8 │ │ │ │ orrsle r8, r9, r1, lsl r0 │ │ │ │ svclt 0x0000e756 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r6], pc, lsl #1 │ │ │ │ stmdb r4, {r1, r2, r3, sl, fp, sp, pc} │ │ │ │ strmi r0, [r8], -pc │ │ │ │ @@ -11705,21 +11705,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x007bf47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1baaf7b │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0xf648af1b │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5238c8 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4], #-180 @ 0xffffff4c │ │ │ │ + ldc2 2, cr15, [r4, #-180] @ 0xffffff4c │ │ │ │ bvc 0xff4c2144 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ ldmdals ip, {r2, r3, r4, r8, r9, fp, ip, pc} │ │ │ │ ldmdahi fp, {r0, r2, r8, fp, ip, pc} │ │ │ │ streq pc, [r2], -r1, asr #32 │ │ │ │ svceq 0x0060f011 │ │ │ │ eoreq pc, r0, #67 @ 0x43 │ │ │ │ @@ -11858,15 +11858,15 @@ │ │ │ │ vcge.s8 d20, d12, d16 │ │ │ │ @ instruction: 0xf6cf0111 │ │ │ │ tstmi r8, #-1073741761 @ 0xc000003f │ │ │ │ vseleq.f32 s30, s8, s28 │ │ │ │ ldr r1, [r4, -r9, lsl #22]! │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ ldrbt r2, [pc], -r2, lsl #6 │ │ │ │ - eorseq r9, r2, r8, asr #21 │ │ │ │ + eorseq r9, r2, r0, lsl ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r5, r2, r7, asr #25 │ │ │ │ vqrdmlsh.s q8, q8, d2[0] │ │ │ │ @ instruction: 0xf1bc0316 │ │ │ │ @@ -11879,15 +11879,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x101f368 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe81cb82 │ │ │ │ blx 0xfe8547b6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe8ec88e │ │ │ │ @@ -12019,38 +12019,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe310198 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12d00d0 │ │ │ │ bicle r2, r2, r0, lsl #20 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - stc2l 2, cr15, [ip], #400 @ 0x190 │ │ │ │ + stc2 2, cr15, [ip, #400] @ 0x190 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7ae │ │ │ │ str r4, [fp, r0, lsl #1]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9e0f22d │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + blx 0xfe0586ac │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0, #-148] @ 0xffffff6c │ │ │ │ b 0x13eecdc │ │ │ │ @ instruction: 0x46147cd0 │ │ │ │ @@ -12090,15 +12090,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353310 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf9f6f141 │ │ │ │ + blx 0xfe5d83c0 │ │ │ │ bls 0x482b00 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402aec │ │ │ │ blls 0x3acf30 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12323,21 +12323,21 @@ │ │ │ │ ldrb r0, [pc, -r1, lsl #18] │ │ │ │ blcs 0x2db94 │ │ │ │ rschi pc, fp, r0 │ │ │ │ bvc 0xfe825650 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s32 , q10, q6 │ │ │ │ - strmi pc, [r3], -fp, lsl #21 │ │ │ │ + strmi pc, [r3], -fp, lsr #22 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ stmcc r0, {r3} │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicne lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7d6060 │ │ │ │ bl 0x131c698 │ │ │ │ @@ -12441,96 +12441,96 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1575] @ 0xfffff9d9 │ │ │ │ svccs 0x0001e6f3 │ │ │ │ svccs 0x0004d05e │ │ │ │ ldmdavc r1, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b36 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d12 │ │ │ │ - blx 0xfecdbf28 │ │ │ │ + blx 0xfecdc1a8 │ │ │ │ @ instruction: 0xf06ff382 │ │ │ │ subsmi r0, lr, #356515840 @ 0x15400000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {0} │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ streq lr, [lr, #-2981] @ 0xfffff45b │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ teqmi r3, #786432 @ 0xc0000 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs r5, [r8, #-517] @ 0xfffffdfb │ │ │ │ strcs lr, [r0, #-1262]! @ 0xfffffb12 │ │ │ │ strbt r2, [fp], #1797 @ 0x705 │ │ │ │ stmdbcs r0, {r0, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ svcge 0x0027f47f │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #33792 @ 0x8400 │ │ │ │ - @ instruction: 0xf978f264 │ │ │ │ + blx 0x658e2c │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ bcs 0x1d5fa0 │ │ │ │ bcs 0x1904cc │ │ │ │ bge 0x250ae4 │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf299e6b4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ movwle r4, #24971 @ 0x618b │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ strbmi lr, [r6, #1893]! @ 0x765 │ │ │ │ bcs 0x1d28c0 │ │ │ │ @ instruction: 0xf47faa08 │ │ │ │ @ instruction: 0xe75eae9d │ │ │ │ ldrb r7, [r0, #2129] @ 0x851 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #8, 22 @ 0x2000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 5, cr15, cr8, cr12, {1} │ │ │ │ + cdp2 2, 15, cr15, cr8, cr12, {1} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, q6, │ │ │ │ - andcs pc, r3, #944 @ 0x3b0 │ │ │ │ + andcs pc, r3, #3504 @ 0xdb0 │ │ │ │ ldrbt r2, [pc], r8, lsl #6 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x29ca08 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - cdp2 2, 2, cr15, cr14, cr12, {1} │ │ │ │ + cdp2 2, 12, cr15, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr12, {1} │ │ │ │ - ldrsbteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + cdp2 2, 12, cr15, cr0, cr12, {1} │ │ │ │ + eorseq r9, r2, r4, lsr #26 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ ldcmi 0, cr11, [fp, #592]! @ 0x250 │ │ │ │ vfnmavc.f32 s29, s2, s30 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -12578,15 +12578,15 @@ │ │ │ │ andcs lr, lr, #3358720 @ 0x334000 │ │ │ │ andscs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldmib sp, {r5, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1402306 │ │ │ │ - blls 0x45bef4 │ │ │ │ + blls 0x45c174 │ │ │ │ stmdbls r5, {r0, r4, r9, fp, ip, pc} │ │ │ │ blls 0x26d2b4 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12856,20 +12856,20 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ rscshi pc, sp, r0 │ │ │ │ bvc 0xfe8262a4 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ strmi r4, [r4], r1, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae76 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfed9cb78 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr3, {3} │ │ │ │ + @ instruction: 0xff00f263 │ │ │ │ strcs r4, [r1, #-1651] @ 0xfffff98d │ │ │ │ smlabteq fp, r5, r3, pc @ │ │ │ │ @ instruction: 0x6180f5b1 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ stmdbne r9, {r0, r3, r7, r9}^ │ │ │ │ @ instruction: 0xf143460d │ │ │ │ ldrb r0, [r5, -r0, lsl #6] │ │ │ │ @@ -12983,20 +12983,20 @@ │ │ │ │ tstcs r2, r4, lsl #4 │ │ │ │ @ instruction: 0x2600e5d8 │ │ │ │ @ instruction: 0xf1b8e6c9 │ │ │ │ rsbsle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ ldmdavc r3, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d12 │ │ │ │ - blx 0xfef5b6ac │ │ │ │ + blx 0xfef5b92c │ │ │ │ @ instruction: 0xf1bcf58c │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf580fab0 │ │ │ │ @ instruction: 0xf1a53520 │ │ │ │ blx 0x31e55c │ │ │ │ @ instruction: 0xf04ffc05 │ │ │ │ blx 0x1ecf0 │ │ │ │ @@ -13012,28 +13012,28 @@ │ │ │ │ andls ip, r5, ip, lsl r0 │ │ │ │ strcs lr, [r0, #-1133]! @ 0xfffffb93 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs lr, [r8], -r9, ror #8 │ │ │ │ blvc 0x1856be8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af00 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x71cde8 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - @ instruction: 0xf041fd29 │ │ │ │ + @ instruction: 0xf041fdc9 │ │ │ │ str r4, [r9], r0, lsl #3 │ │ │ │ andle r2, sl, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf012af55 │ │ │ │ bge 0x220980 │ │ │ │ stcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf298e67c │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf299e67c │ │ │ │ + ldmib sp, {r0, r1, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r0, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #7 │ │ │ │ andle r4, r6, #-1073741788 @ 0xc0000024 │ │ │ │ stmdbcs r6, {r3, r9, fp, sp, pc} │ │ │ │ mcrge 4, 3, pc, cr12, cr15, {3} @ │ │ │ │ @@ -13041,48 +13041,48 @@ │ │ │ │ bge 0x153560 │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldmdavc r3, {r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0000e56c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf9faf22c │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + blx 0xfe6d9674 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ vqsub.s32 q1, q6, │ │ │ │ - smlattcs r3, fp, r9, pc @ │ │ │ │ + smlabbcs r3, fp, sl, pc @ │ │ │ │ ldrt r2, [lr], r8, lsl #4 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x2dd2a8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf9def22c │ │ │ │ + blx 0x1fd96ac │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf9d0f22c │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - ldrsbteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + blx 0x1c596c8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r4, lsr #26 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, sl, r3, asr #23 │ │ │ │ ldrmi r4, [r6], -r7, lsl #12 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -13104,15 +13104,15 @@ │ │ │ │ sbceq r5, r7, #80, 6 @ 0x40000001 │ │ │ │ movwmi pc, #67 @ 0x43 @ │ │ │ │ andeq pc, r1, #5 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ b 0x105d698 │ │ │ │ @ instruction: 0xf6491182 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q9, d0, d0[6] │ │ │ │ bl 0x9d768 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x41bcf8b2 │ │ │ │ subseq lr, r7, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r7], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -13128,26 +13128,26 @@ │ │ │ │ @ instruction: 0xf1cc4c0c │ │ │ │ blx 0xfeb2ffe6 │ │ │ │ stmdage r6, {fp, lr, pc} │ │ │ │ streq lr, [ip], #-2844 @ 0xfffff4e4 │ │ │ │ bl 0x1241ef0 │ │ │ │ @ instruction: 0xf8cd0808 │ │ │ │ @ instruction: 0xf1408004 │ │ │ │ - stmdbge r2, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r2, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf1404800 │ │ │ │ - blls 0xdb648 │ │ │ │ + blls 0xdb8c8 │ │ │ │ submi pc, r0, #79 @ 0x4f │ │ │ │ subsmi sl, fp, #4, 18 @ 0x10000 │ │ │ │ blls 0x101b18 │ │ │ │ bl 0x18c6f34 │ │ │ │ movwls r0, #4867 @ 0x1303 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf9c0f140 │ │ │ │ + blx 0x1859428 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ @ instruction: 0xf1433902 │ │ │ │ beq 0x1269f30 │ │ │ │ bicpl lr, r3, r1, asr #20 │ │ │ │ mcrrne 10, 5, r0, r8, cr11 │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ vqdmulh.s d15, d3, d0 │ │ │ │ @@ -13288,55 +13288,55 @@ │ │ │ │ blvc 0x8587e0 │ │ │ │ blvc 0xd879c │ │ │ │ blvc 0x1587a0 │ │ │ │ blvc 0x1d87a4 │ │ │ │ addsle r2, r3, r0, lsl #18 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ @ instruction: 0xf648d185 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x61d240 │ │ │ │ vqsub.s32 q9, , │ │ │ │ - vldr s30, [pc, #1012] @ 0x1d588 │ │ │ │ + vldr d15, [pc, #628] @ 0x1d408 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd87d4 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x1587dc │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdbcs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76e │ │ │ │ strb r4, [fp, -r0, lsl #7]! │ │ │ │ - ldc2 2, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 2, cr15, [r8, #608] @ 0x260 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xffeaf22b │ │ │ │ + @ instruction: 0xf88af22c │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb743f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - stccs 6, cr15, [r0], #288 @ 0x120 │ │ │ │ + stclcc 6, cr15, [r8], #288 @ 0x120 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ - vhadd.s32 d12, d11, d0 │ │ │ │ - svclt 0x0000ffcd │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ + vhadd.s32 d12, d12, d0 │ │ │ │ + svclt 0x0000f86d │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ @ instruction: 0x4696b530 │ │ │ │ mulsgt r9, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q14, d12, d4 │ │ │ │ ldmib r0, {sl, fp, ip}^ │ │ │ │ stmiavs r3, {r0, sl, sp}^ │ │ │ │ @@ -13607,21 +13607,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3], r3 │ │ │ │ andhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ stmdbcs r4, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007df43f │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ @ instruction: 0xf648aee0 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc65690 │ │ │ │ rsbsvs pc, r7, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0, #172] @ 0xac │ │ │ │ + cdp2 2, 3, cr15, cr0, cr11, {1} │ │ │ │ vst3.32 @ instruction: 0xf481fab1 │ │ │ │ blx 0xfeecbae4 │ │ │ │ strtcc pc, [r0], #-1162 @ 0xfffffb76 │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ blx 0x2ad934 │ │ │ │ sbcslt pc, fp, #6291456 @ 0x600000 │ │ │ │ @@ -13649,28 +13649,28 @@ │ │ │ │ cdpcc 4, 3, cr15, cr15, cr4, {0} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ blx 0x1646ec │ │ │ │ str pc, [sl], r7, lsl #14 │ │ │ │ movweq pc, #16455 @ 0x4047 @ │ │ │ │ ldr r2, [fp, -r2, lsl #2]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x2ddbe0 │ │ │ │ rscvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d11, d0 │ │ │ │ - @ instruction: 0xf017fd41 │ │ │ │ + @ instruction: 0xf017fde1 │ │ │ │ svclt 0x00180f60 │ │ │ │ movweq pc, #32839 @ 0x8047 @ │ │ │ │ svcge 0x004af47f │ │ │ │ stccs 8, cr8, [r1], {3} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ orrsle r8, r1, r3 │ │ │ │ svclt 0x0000e70d │ │ │ │ - eorseq r9, r2, r8, asr #21 │ │ │ │ - eorseq r9, r2, r8, ror #23 │ │ │ │ + eorseq r9, r2, r0, lsl ip │ │ │ │ + eorseq r9, r2, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldmibmi r9!, {r0, r1, r5, r7, ip, sp, pc} │ │ │ │ @ instruction: 0x91216809 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -13828,15 +13828,15 @@ │ │ │ │ @ instruction: 0xf018868f │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ @ instruction: 0xf1bc81ff │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf1bb863a │ │ │ │ @ instruction: 0xf0010f04 │ │ │ │ eorcs r8, r8, #142 @ 0x8e │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldcge 1, cr14, [r4], {25} │ │ │ │ bleq 0xfffe6e0c │ │ │ │ andsls r9, r5, r4, lsl r5 │ │ │ │ @@ -13964,21 +13964,21 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [pc, #64]! @ 0x1dc3c │ │ │ │ svceq 0x0005f1bb │ │ │ │ ldrbhi pc, [r4] @ │ │ │ │ ldmib r2, {r1, r5, r9, sl, lr}^ │ │ │ │ ldmdavc r0, {r1, fp, ip}^ │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0x460f0332 │ │ │ │ strmi pc, [r0], #-72 @ 0xffffffb8 │ │ │ │ movwcc pc, #43778 @ 0xab02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ ldmdavc r0, {r2, r3, r5, r7, r9, sl, sp, lr, pc}^ │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa64d6 │ │ │ │ @ instruction: 0xf8d3330a │ │ │ │ ldmdbvc r2!, {r2, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ bicsmi r2, r2, #0, 14 │ │ │ │ @ instruction: 0xe69d07d4 │ │ │ │ @ instruction: 0xf0874252 │ │ │ │ @@ -14046,15 +14046,15 @@ │ │ │ │ @ instruction: 0x43290800 │ │ │ │ b 0x106e12c │ │ │ │ ldmdals r8, {r1, r2, r3, r8} │ │ │ │ stmib sp, {r2, ip, pc}^ │ │ │ │ ldmdals r9, {r1, r2, r3, r4, fp, ip, sp, pc} │ │ │ │ andsne lr, ip, #3358720 @ 0x334000 │ │ │ │ mlacs r8, r5, r7, lr │ │ │ │ - stmdane r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r2, {r2, r4, r7, fp, sp, lr}^ │ │ │ │ blx 0x2297a │ │ │ │ movwmi r8, #45066 @ 0xb00a │ │ │ │ svclt 0x001868d1 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ tstls r6, r5, lsl #2 │ │ │ │ @@ -14518,20 +14518,20 @@ │ │ │ │ bcs 0x2fce4 │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {1} @ │ │ │ │ bvc 0xfede68a8 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46be463c │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ @ instruction: 0xf648ae5c │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfee1e57c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf95ef262 │ │ │ │ + @ instruction: 0xf9fef262 │ │ │ │ tstls r3, r1, ror ip │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ bvc 0x1c7f4e8 │ │ │ │ tstlt r9, r6, lsl #2 │ │ │ │ stmdbcs r1, {r0, r4, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ movthi pc, #49152 @ 0xc000 @ │ │ │ │ ldmib r2, {r0, r4, r5, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -14706,15 +14706,15 @@ │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bcd0f0 │ │ │ │ mvnsle r0, r6, lsl #30 │ │ │ │ ldrb r4, [r9, r2, lsr #12] │ │ │ │ @ instruction: 0xf1bb9a03 │ │ │ │ @ instruction: 0xf47f0f06 │ │ │ │ @ instruction: 0xe7d3aa30 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ @ instruction: 0xe016e9dd │ │ │ │ ldmdane ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00084540 │ │ │ │ @ instruction: 0xf000458e │ │ │ │ strmi r8, [lr, #907] @ 0x38b │ │ │ │ andeq lr, r8, r0, ror fp │ │ │ │ orrhi pc, r9, #128 @ 0x80 │ │ │ │ @@ -14981,20 +14981,20 @@ │ │ │ │ bls 0x10a63c │ │ │ │ cmpeq ip, ip, lsl #21 │ │ │ │ bls 0x1a4e74 │ │ │ │ bl 0x10c3bf4 │ │ │ │ andls r0, r6, #268435456 @ 0x10000000 │ │ │ │ blvc 0x1c98624 │ │ │ │ orrsle r2, r1, r0, lsl #18 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #201728 @ 0x31400 │ │ │ │ - stc2l 2, cr15, [r0, #388] @ 0x184 │ │ │ │ + cdp2 2, 6, cr15, cr0, cr1, {3} │ │ │ │ ldrmi r9, [lr], lr, lsl #30 │ │ │ │ @ instruction: 0x463c2114 │ │ │ │ blt 0xfeb1cc14 │ │ │ │ bls 0x205028 │ │ │ │ bls 0x1a4e50 │ │ │ │ strls r9, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ @@ -15115,15 +15115,15 @@ │ │ │ │ stcllt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ movwmi r9, #14339 @ 0x3803 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ movwls r4, #13848 @ 0x3618 │ │ │ │ ldrmi r9, [r8], -r4 │ │ │ │ ldmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff14f296 │ │ │ │ + @ instruction: 0xffb4f296 │ │ │ │ b 0xc5620 │ │ │ │ bls 0x15f234 │ │ │ │ streq lr, [ip, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf0004329 │ │ │ │ strbmi r8, [r2], ip, lsr #1 │ │ │ │ bcs 0x45638 │ │ │ │ mcrge 4, 6, pc, cr7, cr15, {1} @ │ │ │ │ @@ -15132,19 +15132,19 @@ │ │ │ │ ldrb r9, [fp, #-527] @ 0xfffffdf1 │ │ │ │ svceq 0x0006f1bb │ │ │ │ ldcge 4, cr15, [r6], #252 @ 0xfc │ │ │ │ svceq 0x0005f1bb │ │ │ │ stcge 4, cr15, [r8], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf7fe9a03 │ │ │ │ ldrdcs fp, [r0], -ip │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b31 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - @ instruction: 0xf9aaf22a │ │ │ │ + blx 0x12db70c │ │ │ │ stmdaeq r9, {r0, r1, r4, r5, fp, pc}^ │ │ │ │ @ instruction: 0xf50c7850 │ │ │ │ stmdaeq r2!, {r5, r9, sl, fp, lr}^ │ │ │ │ tstpeq r8, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ strbvc lr, [r4, r1, asr #20] │ │ │ │ @ instruction: 0xf0428033 │ │ │ │ ldrbtmi r4, [r3], -r0, lsl #8 │ │ │ │ @@ -15183,89 +15183,89 @@ │ │ │ │ @ instruction: 0xf1cbf70b │ │ │ │ blx 0x95f388 │ │ │ │ blx 0x19bf38 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ @ instruction: 0xf101fa25 │ │ │ │ ldr r4, [r1, #-783] @ 0xfffffcf1 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r8, ror #23 │ │ │ │ - addcs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, lsr sp │ │ │ │ + sbcscc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xf67798 │ │ │ │ - @ instruction: 0xf93cf22a │ │ │ │ - rsbscs pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf9dcf22a │ │ │ │ + adcscc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d22 │ │ │ │ vqsub.s32 d2, d10, d6 │ │ │ │ - @ instruction: 0xf648f92d │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf648f9cd │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vqdmulh.s32 d4, d10, d30 │ │ │ │ - bls 0x11d3f8 │ │ │ │ + bls 0x11d678 │ │ │ │ smlawteq r0, fp, r1, pc @ │ │ │ │ @ instruction: 0xf70bfa22 │ │ │ │ blx 0xc579c │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, fp, lsr #3 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ ldrbt r4, [ip], pc, lsl #6 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #33792 @ 0x8400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf900f22a │ │ │ │ + @ instruction: 0xf9a0f22a │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x75f478 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , q5, │ │ │ │ - strdcs pc, [r0], -r5 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + mulcs r0, r5, r9 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #24, 22 @ 0x6000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - @ instruction: 0xf648f8eb │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648f98b │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x4df0a8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff25b982 │ │ │ │ + stc2l 2, cr15, [r8], #-388 @ 0xfffffe7c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x3df4bc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - ldrdcs pc, [r0], -r3 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r3, ror r9 @ │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d10, d0 │ │ │ │ - svclt 0x0000f8c5 │ │ │ │ - eorseq r9, r2, r4, asr #19 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, lsl #25 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ + svclt 0x0000f965 │ │ │ │ + eorseq r9, r2, ip, lsl #22 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r8, asr #27 │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8924689 │ │ │ │ addlt lr, r6, r9, lsl r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf891d003 │ │ │ │ vaddl.u8 q15, d14, d4 │ │ │ │ ldmib r0, {r9, sl, fp, ip}^ │ │ │ │ @@ -15508,21 +15508,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r3, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi ip, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ andvc sp, r3, fp, lsr #3 │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - cdp2 2, 11, cr15, cr8, cr9, {1} │ │ │ │ - eorseq r9, r2, r8, lsl #24 │ │ │ │ - eorseq r9, r2, r8, ror #23 │ │ │ │ + @ instruction: 0xff58f229 │ │ │ │ + eorseq r9, r2, r0, asr sp │ │ │ │ + eorseq r9, r2, r0, lsr sp │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ bl 0xfe94b668 │ │ │ │ @ instruction: 0xf1be0e0c │ │ │ │ stcle 15, cr0, [ip], #-0 │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldmib r1, {r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ @@ -15726,21 +15726,21 @@ │ │ │ │ stceq 3, cr15, [r0], {66} @ 0x42 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xcc04e9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x9f860 │ │ │ │ - vqsub.s32 q9, q0, │ │ │ │ - svclt 0x0000ffed │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + vqsub.s32 q9, , │ │ │ │ + svclt 0x0000f88d │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ bcs 0x17d7c4 │ │ │ │ strlt sp, [r0, #-25] @ 0xffffffe7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb9dc │ │ │ │ stmdahi sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ @@ -15772,21 +15772,21 @@ │ │ │ │ stmib r3, {r0, r3, r4, ip, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x128ec50 │ │ │ │ andcs lr, r0, ip, ror r7 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs r4, r3, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d9, d0 │ │ │ │ - @ instruction: 0xf7fdfca9 │ │ │ │ + @ instruction: 0xf7fdfd49 │ │ │ │ svclt 0x0000fcc3 │ │ │ │ - eorseq r9, r2, r0, lsr #25 │ │ │ │ + eorseq r9, r2, r8, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cba94 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -15860,19 +15860,19 @@ │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ stmdavc r4, {r0, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mul r1, r1, r8 │ │ │ │ mvnle r4, #116, 10 @ 0x1d000000 │ │ │ │ ldr r4, [fp, r8, lsl #12] │ │ │ │ stc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x9fe70 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xffedc26a │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ + ldc2 2, cr15, [sl], {41} @ 0x29 │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -15964,19 +15964,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af67 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0060f43f │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x820010 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d9, d12 │ │ │ │ - @ instruction: 0xf1bcfb29 │ │ │ │ + @ instruction: 0xf1bcfbc9 │ │ │ │ @ instruction: 0xd12c0f04 │ │ │ │ bcs 0xfdb98 │ │ │ │ bcs 0x95bf8 │ │ │ │ svclt 0x0008d81c │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf1bce7e6 │ │ │ │ @@ -15993,20 +15993,20 @@ │ │ │ │ ldr r0, [r6, -r1, lsl #24]! │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159868 │ │ │ │ svcge 0x0055f43f │ │ │ │ ldrbeq lr, [sl, r8, asr #15] │ │ │ │ svcge 0x0037f53f │ │ │ │ andcs lr, r0, r0, ror r7 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andvs pc, pc, #64, 4 │ │ │ │ - blx 0xffbdc480 │ │ │ │ - ldrhteq r9, [r2], -r4 │ │ │ │ + blx 0xfe3dc482 │ │ │ │ + ldrshteq r9, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdb0a0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -16075,20 +16075,20 @@ │ │ │ │ sbcshi pc, r4, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - stc2l 2, cr15, [r8, #-344]! @ 0xfffffea8 │ │ │ │ + mcr2 2, 0, pc, cr8, cr6, {2} @ │ │ │ │ bls 0xf1528 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r2, r8}^ │ │ │ │ @ instruction: 0xf13d5400 │ │ │ │ - svcls 0x0004fac1 │ │ │ │ + svcls 0x0004fb61 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x101ae9dd │ │ │ │ bl 0x1ee6924 │ │ │ │ svclt 0x00380202 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -16109,33 +16109,33 @@ │ │ │ │ strls sp, [r3, -sp, ror #23] │ │ │ │ bl 0x1c6a584 │ │ │ │ svclt 0x00240306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmin.s16 d20, d6, d18 │ │ │ │ - strmi pc, [r0], r5, lsr #26 │ │ │ │ + strmi pc, [r0], r5, asr #27 │ │ │ │ @ instruction: 0xf1b8430c │ │ │ │ @ instruction: 0xf1740f04 │ │ │ │ svclt 0x003c0300 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b82400 │ │ │ │ @ instruction: 0xf1440804 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r7, {sl, pc} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf13d8b1c │ │ │ │ - stmib sp, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r8, [r3], -r0, lsl #8 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf13d9808 │ │ │ │ - bls 0x6de770 │ │ │ │ + bls 0x6de9f0 │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -16200,21 +16200,21 @@ │ │ │ │ subsle r3, r3, #-268435441 @ 0xf000000f │ │ │ │ bl 0x1e2aef4 │ │ │ │ svclt 0x00240306 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andle r9, r6, #201326592 @ 0xc000000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - stc2l 2, cr15, [ip], #-344 @ 0xfffffea8 │ │ │ │ + stc2 2, cr15, [ip, #-344] @ 0xfffffea8 │ │ │ │ movwcs r9, #3 │ │ │ │ blls 0x104b14 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ movwls r0, #4359 @ 0x1107 │ │ │ │ @ instruction: 0xf13d4633 │ │ │ │ - @ instruction: 0xf04ff9c3 │ │ │ │ + @ instruction: 0xf04ffa63 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmib sp, {r2, r3, r4, r8, r9, sp}^ │ │ │ │ bl 0xfeee5398 │ │ │ │ bl 0x1ea073c │ │ │ │ svclt 0x00380003 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bl 0x1a268c4 │ │ │ │ @@ -16261,20 +16261,20 @@ │ │ │ │ blls 0x13ef18 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmib sp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ stc 3, cr2, [sp, #36] @ 0x24 │ │ │ │ stmdals fp, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0x6db62c │ │ │ │ blvc 0x75b630 │ │ │ │ - @ instruction: 0xf954f13d │ │ │ │ + @ instruction: 0xf9f4f13d │ │ │ │ ldrtmi r9, [sl], -r4, lsl #22 │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdbls ip, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf13d9808 │ │ │ │ - ldmdbls sl, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls sl, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldreq lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ ldmdbls fp, {r3, fp, ip} │ │ │ │ svclt 0x0028414d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a26ab8 │ │ │ │ @@ -16533,25 +16533,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38c19c │ │ │ │ blcs 0x7e4a8 │ │ │ │ svcge 0x0054f43f │ │ │ │ - eorcc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + rsbmi pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ vhsub.s32 , q4, q5 │ │ │ │ - strbmi pc, [pc], -sp, lsr #29 @ │ │ │ │ + strbmi pc, [pc], -sp, asr #30 @ │ │ │ │ ldrb r4, [r3], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf9bcf256 │ │ │ │ + blx 0x175cdc4 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ @ instruction: 0xf1c92300 │ │ │ │ ldrmi r0, [sp], -r0, lsl #4 │ │ │ │ tstls r3, #4, 6 @ 0x10000000 │ │ │ │ @@ -16637,16 +16637,16 @@ │ │ │ │ addsmi r4, r8, r5, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67c4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r3, r3 │ │ │ │ - blx 0xadd03a │ │ │ │ - eorseq r9, r2, r4, asr #25 │ │ │ │ + blx 0xff2dd03a │ │ │ │ + eorseq r9, r2, ip, lsl #28 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r4, asr #16 │ │ │ │ stccs 6, cr4, [r0], {3} │ │ │ │ @@ -16874,25 +16874,25 @@ │ │ │ │ ldrtmi r4, [ip], -r1, asr #12 │ │ │ │ strmi r4, [r7], -r0, ror #13 │ │ │ │ ldmvs r9, {r1, r3, r4, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, asr #13 │ │ │ │ ldmvs r9, {r3, r7, r9, sl, lr}^ │ │ │ │ ldr r4, [pc, pc, lsl #12]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x220e50 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d24, d1 │ │ │ │ - andcs pc, r0, r9, lsl #24 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #25 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsmi pc, r4, #64, 4 │ │ │ │ - blx 0xfffdd25e │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ + ldc2 2, cr15, [lr], {40} @ 0x28 │ │ │ │ + eorseq r9, r2, ip, lsl lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r4, lsl #1 │ │ │ │ ldrmi r7, [pc], -r2, lsl #16 │ │ │ │ bcc 0x721ec │ │ │ │ @@ -16947,20 +16947,20 @@ │ │ │ │ tsteq r4, r3, ror fp │ │ │ │ b 0x14156b0 │ │ │ │ strtmi r1, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d9 │ │ │ │ ldr r0, [r7, r1, lsl #4]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xe0f74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 q2, q12, q14 │ │ │ │ - svclt 0x0000fb77 │ │ │ │ - ldrshteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000fc17 │ │ │ │ + eorseq r9, r2, ip, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r0, ror #31 │ │ │ │ addlt r7, r4, r2, lsl #16 │ │ │ │ bcc 0x722f8 │ │ │ │ stmdale r1!, {r0, r2, r9, fp, sp}^ │ │ │ │ @@ -17010,20 +17010,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ strb r4, [r0, r1, lsl #12]! │ │ │ │ ldr r4, [r3, r2, lsl #12]! │ │ │ │ andscs r2, r0, #0 │ │ │ │ ldrb r4, [sl, r1, lsl #12] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xe1070 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q4, │ │ │ │ - svclt 0x0000faf9 │ │ │ │ - eorseq r9, r2, ip, lsl #26 │ │ │ │ + svclt 0x0000fb99 │ │ │ │ + eorseq r9, r2, r4, asr lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17141,23 +17141,23 @@ │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ strbmi r4, [r6, #-3072]! @ 0xfffff400 │ │ │ │ addsmi fp, r8, #8, 30 │ │ │ │ b 0x14109d4 │ │ │ │ addsle r1, r2, r8 │ │ │ │ andeq pc, r1, r1, asr #4 │ │ │ │ vabdl.s16 q7, d20, d15 │ │ │ │ - andcs pc, r0, fp, lsr pc @ │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rscsmi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9f0f228 │ │ │ │ + blx 0xfe45d678 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r0, asr sp │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + mlaseq r2, r8, lr, r9 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb71db0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb0 │ │ │ │ stmdage r4, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -17260,24 +17260,24 @@ │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ strcs lr, [r0], #-2000 @ 0xfffff830 │ │ │ │ @ instruction: 0x46272010 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrmi lr, [ip], -sl, asr #15 │ │ │ │ strbmi r4, [r3], -r7, ror #12 │ │ │ │ strb r4, [r5, sl, asr #12] │ │ │ │ - mcr2 2, 2, pc, cr12, cr4, {4} @ │ │ │ │ + mcr2 2, 7, pc, cr12, cr4, {4} @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x161460 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ vqsub.s32 d6, d24, d15 │ │ │ │ - svclt 0x0000f901 │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, ip, ror #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + ldrhteq r9, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bvs 0x4b2a28 │ │ │ │ stmvc ip, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ pkhtbmi r1, r9, r7, asr #24 │ │ │ │ @@ -17705,43 +17705,43 @@ │ │ │ │ streq lr, [r5, -lr, lsl #20] │ │ │ │ svclt 0x0008428f │ │ │ │ ldrdle r4, [r3], -r4 @ │ │ │ │ ldrbmi r9, [r3], r4, lsl #18 │ │ │ │ ldrb r9, [r7], -r2, lsl #2 │ │ │ │ tstls r2, fp, lsl #18 │ │ │ │ ldrb r4, [r3], -fp, lsl #13 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b07 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r1, ror r8 @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl r9 @ │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [ip, #-156]! @ 0xffffff64 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ + cdp2 2, 1, cr15, cr12, cr7, {1} │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb788d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x13255d8 │ │ │ │ ldmvc r7, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46044616 │ │ │ │ blcs 0x1702f4 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpcs 0, 6, cr15, cr13, cr3, {0} │ │ │ │ movweq r5, #15662 @ 0x3d2e │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ ldrdgt lr, [r2, -r1] │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ bl 0xff8c4 │ │ │ │ andcs r3, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -17772,44 +17772,44 @@ │ │ │ │ @ instruction: 0xf8cd786b │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf7f33011 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0x191bac │ │ │ │ @ instruction: 0xf04f9803 │ │ │ │ @ instruction: 0xf6490e28 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q9, d0, d0[6] │ │ │ │ blx 0x3a206e │ │ │ │ @ instruction: 0xf8d22207 │ │ │ │ addsmi r2, sl, #244, 4 @ 0x4000000f │ │ │ │ @ instruction: 0xe009d1b4 │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ stmdage r4, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #31490 @ 0x7b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf04f7931 │ │ │ │ bicmi r0, r9, #0, 24 │ │ │ │ str r0, [r3, r9, asr #15]! │ │ │ │ stmdage r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4619469c │ │ │ │ @ instruction: 0x4631e79e │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs fp!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdgt lr, [r2, -r5] │ │ │ │ ldrb sl, [r4, r4, lsl #16] │ │ │ │ - blx 0x95e240 │ │ │ │ + blx 0xff15e240 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x161cb0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsl #24 │ │ │ │ - eorseq r9, r2, r0, lsl #25 │ │ │ │ + eorseq r9, r2, r0, asr sp │ │ │ │ + eorseq r9, r2, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ ldrmi r0, [r1], -r1, lsl #24 │ │ │ │ ldmdavc r8, {r2, r7, ip, sp, pc} │ │ │ │ @@ -17863,22 +17863,22 @@ │ │ │ │ ldclvc 6, cr15, [pc], #796 @ 0x21c0c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ subsvs r4, sl, lr, lsl #13 │ │ │ │ strmi r4, [sl], -r8, lsl #12 │ │ │ │ blvc 0x15cf0c │ │ │ │ blvc 0xdcf10 │ │ │ │ andcs lr, r0, r6, lsr #15 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - mcrr2 2, 2, pc, lr, cr7 @ │ │ │ │ + stc2l 2, cr15, [lr], #156 @ 0x9c │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r8, lsl sl │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + eorseq r9, r2, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb78b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18db4c │ │ │ │ blcs 0x1d59f4 │ │ │ │ blvc 0x2d5ed8 │ │ │ │ @@ -17929,27 +17929,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd00 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x261ed0 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - blx 0xff2de2c2 │ │ │ │ + stc2l 2, cr15, [sl], #-156 @ 0xffffff64 │ │ │ │ blx 0xff95fa16 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - mcr2 2, 5, pc, cr6, cr14, {2} @ │ │ │ │ - eorseq r9, r2, r8, lsl #27 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xff46f25e │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cdc64 │ │ │ │ stmdavc fp, {r0, r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -18028,27 +18028,27 @@ │ │ │ │ bicle r2, r2, r5, lsl #22 │ │ │ │ str r4, [ip, r8, lsl #12]! │ │ │ │ @ instruction: 0xf8917844 │ │ │ │ ldrbmi lr, [r4, #-1]! │ │ │ │ strmi sp, [r8], -r8, ror #7 │ │ │ │ @ instruction: 0xf7fbe7a3 │ │ │ │ @ instruction: 0xf648fb29 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x1e1c64 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - andcs pc, r0, fp, ror #27 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, fp, lsl #29 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s32 d9, d7, d0 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0xf8917848 │ │ │ │ addlt lr, r4, r0 │ │ │ │ andcs r4, r1, r3, asr #32 │ │ │ │ @@ -18118,44 +18118,44 @@ │ │ │ │ @ instruction: 0xf1bce6ac │ │ │ │ @ instruction: 0xd1b70f02 │ │ │ │ @ instruction: 0xf1bce796 │ │ │ │ bicsle r0, sp, r2, lsl #30 │ │ │ │ umullsmi lr, r0, r9, r7 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ @ instruction: 0xf648d195 │ │ │ │ - vmov.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r2, #64, 4 │ │ │ │ vpadd.i32 d4, d7, d6 │ │ │ │ - @ instruction: 0xf648fa4b │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648faeb │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x429d38 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - blx 0xf5e5dc │ │ │ │ + blx 0xff75e5dc │ │ │ │ @ instruction: 0xf6484610 │ │ │ │ - vaddhn.i16 d18, q8, q6 │ │ │ │ + @ instruction: 0xf2c034d4 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x262208 │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d7, d7 │ │ │ │ - @ instruction: 0xf648fa2d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648facd │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xe1e24 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - svclt 0x0000fd0b │ │ │ │ - eorseq r9, r2, r4, ror r9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000fdab │ │ │ │ + ldrhteq r9, [r2], -ip │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8910fe8 │ │ │ │ ldrmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf04f7802 │ │ │ │ addlt r0, r3, r1, lsl #28 │ │ │ │ @@ -18243,19 +18243,19 @@ │ │ │ │ @ instruction: 0xf1bcd823 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ svclt 0x0004af6f │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {6} │ │ │ │ svcge 0x0068f43f │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x7e23b8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d6, d7, d12 │ │ │ │ - @ instruction: 0xf1bcf955 │ │ │ │ + @ instruction: 0xf1bcf9f5 │ │ │ │ @ instruction: 0xd1290f04 │ │ │ │ bcs 0xfff40 │ │ │ │ bcs 0x97fa4 │ │ │ │ mvnle sp, sp, lsl r8 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xf1bce753 │ │ │ │ @@ -18271,20 +18271,20 @@ │ │ │ │ andcs sl, r1, #72, 30 @ 0x120 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e73d │ │ │ │ @ instruction: 0xe73372ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xe7c7af5c │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xe2428 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 d6, d7, d15 │ │ │ │ - svclt 0x0000f91d │ │ │ │ - mlaseq r2, ip, sp, r9 │ │ │ │ + svclt 0x0000f9bd │ │ │ │ + eorseq r9, r2, r4, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7918c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb737f0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18326,17 +18326,17 @@ │ │ │ │ blls 0x2fc098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r6, #588]! @ 0x24c │ │ │ │ + mrc2 2, 4, pc, cr6, cr3, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7925c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb738c0 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18378,17 +18378,17 @@ │ │ │ │ blls 0x2fc168 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr, #588] @ 0x24c │ │ │ │ + mcr2 2, 1, pc, cr14, cr3, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xb73990 │ │ │ │ strmi r4, [sp], -r4, lsl #13 │ │ │ │ movwls sl, #6146 @ 0x1802 │ │ │ │ @@ -18430,17 +18430,17 @@ │ │ │ │ blls 0x2fc238 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf293bd70 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb793fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -18483,16 +18483,16 @@ │ │ │ │ blmi 0x232408 │ │ │ │ blls 0x2fc310 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip], #588 @ 0x24c │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + ldc2l 2, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd788 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ blmi 0xff30e574 │ │ │ │ @@ -18635,29 +18635,29 @@ │ │ │ │ blhi 0x45db38 │ │ │ │ blhi 0x4ddb3c │ │ │ │ blhi 0x55db40 │ │ │ │ blhi 0x5ddb44 │ │ │ │ blhi 0x65db48 │ │ │ │ blhi 0x6ddb4c │ │ │ │ blhi 0x75db50 │ │ │ │ - mcr2 1, 6, pc, cr4, cr10, {1} @ │ │ │ │ + @ instruction: 0xff64f13a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - mrc2 1, 5, pc, cr12, cr10, {1} │ │ │ │ + @ instruction: 0xff5cf13a │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - mrc2 1, 5, pc, cr4, cr10, {1} │ │ │ │ + @ instruction: 0xff54f13a │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr8, cr10, {1} @ │ │ │ │ + @ instruction: 0xff48f13a │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18699,15 +18699,15 @@ │ │ │ │ svclt 0x0000e6e5 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stmdage ip, {r0, r1, r6, r9, sl, lr} │ │ │ │ stmdbge sl, {r1, r3, r6, r9, sl, lr} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - mcr2 1, 2, pc, cr2, cr10, {1} @ │ │ │ │ + mcr2 1, 7, pc, cr2, cr10, {1} @ │ │ │ │ ldrdcc lr, [sl], -sp │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ @ instruction: 0xf04fe6cf │ │ │ │ @ instruction: 0xf04f0b00 │ │ │ │ @ instruction: 0xf8cd33ff │ │ │ │ movwls fp, #28680 @ 0x7008 │ │ │ │ strmi pc, [r0, -r7, lsr #32] │ │ │ │ @@ -18781,28 +18781,28 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [fp, #11] │ │ │ │ vst2.8 {d24-d25}, [pc], fp │ │ │ │ @ instruction: 0xf0437282 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x2000e6b3 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adcsvs pc, r9, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr, #-152] @ 0xffffff68 │ │ │ │ - blx 0x175f1cc │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + ldc2 2, cr15, [lr, #152]! @ 0x98 │ │ │ │ + blx 0xfff5f1cc │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xfffaf25d │ │ │ │ - eorseq r9, r2, r0, asr lr │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xf89af25e │ │ │ │ + mlaseq r2, r8, pc, r9 @ │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xddc60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2061 @ 0xfffff7f3 │ │ │ │ @@ -18847,20 +18847,20 @@ │ │ │ │ blhi 0x45de8c │ │ │ │ addhi pc, r1, r0, lsl #1 │ │ │ │ bl 0x1e6e460 │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22868 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ - vmax.s16 q10, , │ │ │ │ - @ instruction: 0x4604ffb7 │ │ │ │ + vmax.s16 q10, q2, │ │ │ │ + @ instruction: 0x4604f857 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [r0, #-232] @ 0xffffff18 │ │ │ │ + ldc2 1, cr15, [r0, #232]! @ 0xe8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e658a8 │ │ │ │ @@ -18879,25 +18879,25 @@ │ │ │ │ @ instruction: 0xf1be0e00 │ │ │ │ blle 0xffb664dc │ │ │ │ bl 0x1c6d0e0 │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r4, #0, 2 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ - vmax.s16 d20, d3, d26 │ │ │ │ - msrmi CPSR_c, #476 @ 0x1dc │ │ │ │ + vmax.s16 d20, d4, d26 │ │ │ │ + msrmi CPSR_c, #1507328 @ 0x170000 │ │ │ │ @ instruction: 0xf1712802 │ │ │ │ svclt 0x003c0300 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf1413802 │ │ │ │ @ instruction: 0x463231ff │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmib sp, {r8}^ │ │ │ │ @ instruction: 0xf13a1003 │ │ │ │ - ldmib sp, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r1, r0, ip, lsl #6 │ │ │ │ bne 0x108914c │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ bne 0x4a9418 │ │ │ │ b 0x11e4b70 │ │ │ │ ldmeq fp, {r0, r1, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ @@ -19003,20 +19003,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d0 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - mrc2 2, 3, pc, cr14, cr3, {2} │ │ │ │ + @ instruction: 0xff1ef253 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - blx 0xff5defe6 │ │ │ │ + ldc2l 1, cr15, [r6], #-232 @ 0xffffff18 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee631c │ │ │ │ @@ -19038,27 +19038,27 @@ │ │ │ │ blle 0xffaa6758 │ │ │ │ bl 0x1c6cb5c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800002 │ │ │ │ movwcs r8, #130 @ 0x82 │ │ │ │ vmax.s16 d20, d3, d26 │ │ │ │ - b 0x10a2458 │ │ │ │ + b 0x10a26d8 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5f2a8 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - blx 0xfe0df08e │ │ │ │ + stc2 1, cr15, [r2], #-232 @ 0xffffff18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -19140,21 +19140,21 @@ │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ blls 0x202d40 │ │ │ │ stccs 8, cr7, [r4, #-116] @ 0xffffff8c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldmdavc fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ @ instruction: 0xf648aeb3 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xdaad1c │ │ │ │ subcc pc, sl, #64, 4 │ │ │ │ - blx 0x12df5bc │ │ │ │ + blx 0xffadf5bc │ │ │ │ andeq lr, r0, #339968 @ 0x53000 │ │ │ │ blx 0xfec56e2c │ │ │ │ cmnplt r8, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ msreq CPSR_, r2, lsr #3 │ │ │ │ @ instruction: 0xf502fa00 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1c2430d │ │ │ │ @@ -19188,28 +19188,28 @@ │ │ │ │ movwcs r9, #6661 @ 0x1a05 │ │ │ │ @ instruction: 0xe65b7013 │ │ │ │ blge 0x2cf2dc │ │ │ │ movwls r4, #14041 @ 0x36d9 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls sl, #19212 @ 0x4b0c │ │ │ │ @ instruction: 0xf292e671 │ │ │ │ - adcsmi pc, r2, #55, 30 @ 0xdc │ │ │ │ + adcsmi pc, r2, #860 @ 0x35c │ │ │ │ svclt 0x002c41ab │ │ │ │ bleq 0x9ef10 │ │ │ │ bleq 0x5ef14 │ │ │ │ @ instruction: 0xf648e5d6 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x122ea0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fccd │ │ │ │ - eorseq r9, r2, r0, ror #28 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + eorseq r9, r2, r8, lsr #31 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -19236,15 +19236,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4f80 │ │ │ │ b 0x1101178 │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vadd.i16 d16, d3, d0 │ │ │ │ - strmi pc, [r6], -sp, lsr #25 │ │ │ │ + strmi pc, [r6], -sp, asr #26 │ │ │ │ @ instruction: 0x46404691 │ │ │ │ movwgt pc, #27556 @ 0x6ba4 @ │ │ │ │ blx 0x13461a │ │ │ │ bl 0x1cafaa0 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdaeq r8, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -19256,15 +19256,15 @@ │ │ │ │ @ instruction: 0xf00e0203 │ │ │ │ svclt 0x00280201 │ │ │ │ bcs 0x2b6c8 │ │ │ │ cdpcc 1, 0, cr13, cr1, cr13, {2} │ │ │ │ @ instruction: 0x000cebb0 │ │ │ │ bl 0x1a747bc │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - stc2 2, cr15, [r4], {83} @ 0x53 │ │ │ │ + stc2 2, cr15, [r4, #-332]! @ 0xfffffeb4 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d20 │ │ │ │ blx 0x13446e │ │ │ │ bl 0x1cde6f4 │ │ │ │ andsle r0, r3, #57344 @ 0xe000 │ │ │ │ stmdane r0!, {r0, r7, r9, sl, lr} │ │ │ │ @@ -19343,29 +19343,29 @@ │ │ │ │ ldrdvs r0, [sl], #152 @ 0x98 @ │ │ │ │ movweq pc, #835 @ 0x343 @ │ │ │ │ stmib r5, {r3, r5, r6, ip, sp, lr}^ │ │ │ │ str r1, [sp, r1, lsl #6] │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf648bd0b │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x2349c8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8b4f226 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + @ instruction: 0xf954f226 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xfe4df9de │ │ │ │ - eorseq r9, r2, ip, lsr #20 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + ldc2 2, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ + eorseq r9, r2, r4, ror fp │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7a278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x16e6fa0 │ │ │ │ @ instruction: 0xf891b08a │ │ │ │ strcs ip, [r1], -r0 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -19385,15 +19385,15 @@ │ │ │ │ svclt 0x0044cc04 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - @ instruction: 0xf8e4f13a │ │ │ │ + @ instruction: 0xf984f13a │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3b384 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19418,21 +19418,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7abacc │ │ │ │ - @ instruction: 0xf81ef226 │ │ │ │ + @ instruction: 0xf8bef226 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19446,24 +19446,24 @@ │ │ │ │ blmi 0x39d068 │ │ │ │ blls 0x27d22c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf292bc3d │ │ │ │ - @ instruction: 0xf648fd33 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648fdd3 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x123298 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - svclt 0x0000fad1 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r4, lsr #26 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ bmi 0xfedb4a68 │ │ │ │ @ instruction: 0x4604b098 │ │ │ │ andsls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -19499,16 +19499,16 @@ │ │ │ │ stmdavs r2!, {r1, r3, fp, sp, pc}^ │ │ │ │ ldrmi r3, [r3], #-769 @ 0xfffffcff │ │ │ │ ldmib r1, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ @ instruction: 0xf88d7863 │ │ │ │ ldmib r4, {r0, r3, r4, ip, sp}^ │ │ │ │ - @ instruction: 0xf1392302 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf13a2302 │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x1ef6d0 │ │ │ │ blle 0x52d6b4 │ │ │ │ @ instruction: 0x0c0ae9dd │ │ │ │ bcc 0x74d94 │ │ │ │ stmdane r0, {r0, r1, r2, r9, ip, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0x0c0ae9cd │ │ │ │ @@ -19777,79 +19777,79 @@ │ │ │ │ ldmdavc sl!, {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ addsmi r2, r0, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ bcs 0x97c4c │ │ │ │ mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ @ instruction: 0xf648af57 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d16, d0[0] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i32 d4, d5, d24 │ │ │ │ - ldmdavc fp!, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavc fp!, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00182b05 │ │ │ │ bicle r4, r6, r8, lsr r6 │ │ │ │ mulcc sp, r8, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648af2b │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xbe37f0 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf998f825 │ │ │ │ + @ instruction: 0xf998f8c5 │ │ │ │ @ instruction: 0xf8981007 │ │ │ │ stmdbcs r0, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf8b8bfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8a80101 │ │ │ │ blcs 0x27760 │ │ │ │ @ instruction: 0xf022d1de │ │ │ │ blcs 0xa4568 │ │ │ │ blcs 0x117ad4 │ │ │ │ blcs 0x97abc │ │ │ │ ldrtmi fp, [r8], -r4, lsl #30 │ │ │ │ addsle r7, sl, fp, lsr r8 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x7a3c38 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - ldc2 2, cr15, [r6, #-148] @ 0xffffff6c │ │ │ │ + ldc2 2, cr15, [r6, #148]! @ 0x94 │ │ │ │ stmdage r6, {r0, r3, r4, r7, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ tstpcs r0, r3, lsr #16 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [fp], -r3, lsl #20 │ │ │ │ ldm r7, {r3, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ stm r4, {r0, r1, r2, r3} │ │ │ │ ldrb r0, [pc, #15]! @ 0x237b7 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ vqshl.s64 d14, d1, #18 │ │ │ │ - @ instruction: 0xf648fa43 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + @ instruction: 0xf648fae3 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x323c78 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d5 │ │ │ │ - @ instruction: 0xf7f9fcf5 │ │ │ │ + @ instruction: 0xf7f9fd95 │ │ │ │ @ instruction: 0xf648fd0f │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ blmi 0x1e3898 │ │ │ │ - vhsub.s16 d18, d28, d22 │ │ │ │ - svclt 0x0000ffd1 │ │ │ │ + vhsub.s16 d18, d29, d22 │ │ │ │ + svclt 0x0000f871 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r0, ror lr │ │ │ │ - eorseq r9, r2, r8, lsl #29 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7aa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e77f4 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19860,21 +19860,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xa3910 │ │ │ │ - vqsub.s16 q9, q6, │ │ │ │ - svclt 0x0000ff95 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + vqsub.s16 q9, , │ │ │ │ + svclt 0x0000f835 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ bl 0x10fa80 │ │ │ │ ldmdbvc r3, {r0, r6, r7, r8, ip, sp} │ │ │ │ andcs r4, r0, r4, lsl #13 │ │ │ │ ldrbeq r9, [fp, r2] │ │ │ │ @ instruction: 0xf1039000 │ │ │ │ andls r4, r3, r0, lsl #6 │ │ │ │ @@ -20137,21 +20137,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6484770 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vshr.s64 d19, d4, #64 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ blmi 0xa3d64 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [sl, #-368]! @ 0xfffffe90 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ + mcr2 2, 0, pc, cr10, cr12, {2} @ │ │ │ │ + eorseq sl, r2, r0 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ addlt r4, r4, lr, lsl #13 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ muleq pc, ip, r8 @ │ │ │ │ bllt 0xa4a8e0 │ │ │ │ mulne lr, ip, r8 │ │ │ │ @@ -20571,18 +20571,18 @@ │ │ │ │ blmi 0x26338c │ │ │ │ blls 0x2fe3bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + stc2 2, cr15, [r6, #-580] @ 0xfffffdbc │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2599 @ 0xfffff5d9 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -20619,18 +20619,18 @@ │ │ │ │ blmi 0x2632cc │ │ │ │ blls 0x2fe47c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r6], {145} @ 0x91 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + stc2 2, cr15, [r6], #580 @ 0x244 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000be2f │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20654,15 +20654,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xff060efe │ │ │ │ + stc2l 2, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20683,15 +20683,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe1e0f72 │ │ │ │ + stc2 2, cr15, [r6], #-580 @ 0xfffffdbc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r0, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20712,15 +20712,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162700 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #1 │ │ │ │ - svclt 0x0000fb4d │ │ │ │ + svclt 0x0000fbed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ smlabbcs r1, sp, r0, fp │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -20741,15 +20741,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r9, lsl #2 │ │ │ │ bl 0x162774 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #1 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7504 │ │ │ │ @@ -20790,15 +20790,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple lr, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - stc2l 1, cr15, [r8, #224]! @ 0xe0 │ │ │ │ + mcr2 1, 4, pc, cr8, cr8, {1} @ │ │ │ │ bls 0x50b324 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48b310 │ │ │ │ blls 0x43574c │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21028,21 +21028,21 @@ │ │ │ │ ldrb r2, [fp, -r1, lsl #6] │ │ │ │ blcs 0x363c4 │ │ │ │ rschi pc, sp, r0 │ │ │ │ bvc 0xfe86de80 │ │ │ │ strbeq pc, [r0, #-69] @ 0xffffffbb @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - @ instruction: 0x4603fe73 │ │ │ │ + @ instruction: 0x4603ff13 │ │ │ │ vaddw.u8 q9, , d1 │ │ │ │ @ instruction: 0xf5a00015 │ │ │ │ movwmi r1, #4224 @ 0x1080 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0xecebc │ │ │ │ ldrb r5, [r4, -r1, lsl #6]! │ │ │ │ tsteq r1, lr, lsl fp │ │ │ │ @@ -21147,95 +21147,95 @@ │ │ │ │ streq pc, [r4, #-69] @ 0xffffffbb │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ strcs lr, [r0, #-1569] @ 0xfffff9df │ │ │ │ svccs 0x0001e6f2 │ │ │ │ svccs 0x0004d05d │ │ │ │ ldmdavc r0, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mcrge 4, 7, pc, cr14, cr15, {1} @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b35 │ │ │ │ strtmi r7, [r8], -r1, ror #5 │ │ │ │ vrshl.s32 d9, d0, d4 │ │ │ │ - blx 0xfece36f4 │ │ │ │ + blx 0xfece3974 │ │ │ │ strcs pc, [r8, #-898] @ 0xfffffc7e │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae8a0 │ │ │ │ b 0x11244d0 │ │ │ │ adcsmi r0, r2, lr, lsl #6 │ │ │ │ @ instruction: 0xf1c69309 │ │ │ │ andls r0, r8, #40894464 @ 0x2700000 │ │ │ │ strbt r9, [r3], #1543 @ 0x607 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185e030 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af27 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x864d7c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041fd5f │ │ │ │ + @ instruction: 0xf041fdff │ │ │ │ ldrt r4, [pc], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, pc, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ssat sl, #21, r7, lsl #26 │ │ │ │ - @ instruction: 0xffa6f290 │ │ │ │ + @ instruction: 0xf846f291 │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1d991c │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r6, -r4, lsr #29]! │ │ │ │ mvnsle r4, #244, 10 @ 0x3d000000 │ │ │ │ bge 0x2af52c │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ ldmdavc r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648e5cb │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x2251e4 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d4 │ │ │ │ - svclt 0x0000fa3f │ │ │ │ + svclt 0x0000fadf │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, q2, │ │ │ │ - andcs pc, r3, #143360 @ 0x23000 │ │ │ │ + andcs pc, r3, #798720 @ 0xc3000 │ │ │ │ str r2, [r1, -r8, lsl #6] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x2a5238 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x5e161c │ │ │ │ + blx 0xfede161c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x261638 │ │ │ │ - ldrsbteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + blx 0xfea61638 │ │ │ │ + eorseq r9, r2, r4, lsr #26 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d068 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -21427,18 +21427,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf290bd70 │ │ │ │ - svclt 0x0000fdb5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000fe55 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strcs fp, [r0, #-150] @ 0xffffff6a │ │ │ │ b 0x13f7fc0 │ │ │ │ @ instruction: 0x46143cd0 │ │ │ │ @@ -21478,15 +21478,15 @@ │ │ │ │ stmib sp, {r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0353312 │ │ │ │ cmple pc, r4, lsl #6 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ - @ instruction: 0xf886f138 │ │ │ │ + @ instruction: 0xf926f138 │ │ │ │ bls 0x50bde8 │ │ │ │ tstmi r3, #114688 @ 0x1c000 │ │ │ │ bls 0x48bdd4 │ │ │ │ blls 0x436210 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189209 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21711,20 +21711,20 @@ │ │ │ │ ldrbmi lr, [r3], -r2, ror #14 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0, #-237] @ 0xffffff13 │ │ │ │ @ instruction: 0xf0457aa1 │ │ │ │ strmi r0, [fp], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf648aeb9 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfeaa5600 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf91cf25b │ │ │ │ + @ instruction: 0xf9bcf25b │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ rsbsmi pc, lr, r3, lsr #32 │ │ │ │ andeq pc, r0, r0, lsr #11 │ │ │ │ svclt 0x00144301 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ bicpl lr, r1, #3072 @ 0xc00 │ │ │ │ bl 0x7df34c │ │ │ │ @@ -21830,19 +21830,19 @@ │ │ │ │ movwcs r0, #17668 @ 0x4504 │ │ │ │ strt r2, [r8], -r2, lsl #4 │ │ │ │ ldrbt r2, [r2], r0, lsl #10 │ │ │ │ subsle r2, lr, r1, lsl #30 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7850 │ │ │ │ @ instruction: 0xf648aeee │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xda5bd4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ - stc2l 2, cr15, [r6, #-140] @ 0xffffff74 │ │ │ │ + stc2l 2, cr15, [r6, #140]! @ 0x8c │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ strbeq pc, [r5, #-111] @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425e │ │ │ │ blx 0xa8fbc │ │ │ │ bl 0xfe9a234c │ │ │ │ blx 0x8a6b7c │ │ │ │ strcs pc, [r3, -r6, lsl #12] │ │ │ │ @@ -21850,75 +21850,75 @@ │ │ │ │ movwls pc, #37390 @ 0x920e @ │ │ │ │ andpl lr, r7, #3358720 @ 0x334000 │ │ │ │ strbt r2, [sp], #1288 @ 0x508 │ │ │ │ strcs r2, [r5, -r0, lsr #10] │ │ │ │ blvc 0x185eb08 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf648af26 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x86582c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041f807 │ │ │ │ + @ instruction: 0xf041f8a7 │ │ │ │ ldrt r4, [lr], r0, lsl #3 │ │ │ │ andle r2, r9, r6, lsl #20 │ │ │ │ orrle r2, lr, r5, lsl #20 │ │ │ │ @ instruction: 0xf013aa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ ldrt sl, [r3], r1, lsr #26 │ │ │ │ - blx 0x13e21dc │ │ │ │ + blx 0xffbe21dc │ │ │ │ movwpl lr, #35293 @ 0x89dd │ │ │ │ ldrdeq lr, [ip, -sp] │ │ │ │ svclt 0x0008428b │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrmi r4, fp, r5, lsl #5 │ │ │ │ bge 0x1da3cc │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ strb sl, [r5, -r3, lsr #29]! │ │ │ │ ldmle r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ bge 0x2affdc │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdavc r0, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf648e5d1 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x225c94 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d3 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ ... │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - andcs pc, r3, #51968 @ 0xcb00 │ │ │ │ + andcs pc, r3, #6848 @ 0x1ac0 │ │ │ │ str r2, [r0, -r8, lsl #6] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x2a5ce8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [lr], #140 @ 0x8c │ │ │ │ + ldc2l 2, cr15, [lr, #-140] @ 0xffffff74 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r0], #140 @ 0x8c │ │ │ │ - ldrsbteq r9, [r2], -ip │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + ldc2l 2, cr15, [r0, #-140] @ 0xffffff74 │ │ │ │ + eorseq r9, r2, r4, lsr #26 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21975,15 +21975,15 @@ │ │ │ │ svceq 0x00db9126 │ │ │ │ tstpeq ip, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorls r9, r9, #38797312 @ 0x2500000 │ │ │ │ @ instruction: 0xf0409028 │ │ │ │ eorcs r8, r8, #-989855744 @ 0xc5000000 │ │ │ │ @ instruction: 0xf003a82a │ │ │ │ movwls r0, #21249 @ 0x5301 │ │ │ │ - stcl 2, cr15, [r0, #504]! @ 0x1f8 │ │ │ │ + mcr 2, 4, pc, cr0, cr14, {3} @ │ │ │ │ movweq pc, #16436 @ 0x4034 @ │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r7, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21994,29 +21994,29 @@ │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ tstcs r8, #3358720 @ 0x334000 │ │ │ │ tstcs sl, #3358720 @ 0x334000 │ │ │ │ tstcs ip, #3358720 @ 0x334000 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ blvc 0xe0fe0 │ │ │ │ - ldc2l 1, cr15, [ip], #-220 @ 0xffffff24 │ │ │ │ + ldc2 1, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x60ff0 │ │ │ │ - ldc2l 1, cr15, [r4], #-220 @ 0xffffff24 │ │ │ │ + ldc2 1, cr15, [r4, #-220] @ 0xffffff24 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ ldmdage r2!, {r2, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x61000 │ │ │ │ - stc2l 1, cr15, [ip], #-220 @ 0xffffff24 │ │ │ │ + stc2 1, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ blvc 0xe1048 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ blvc 0x61014 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r0], #-220 @ 0xffffff24 │ │ │ │ + stc2 1, cr15, [r0, #-220] @ 0xffffff24 │ │ │ │ ldmib sp, {r2, r3, r4, r8, sl, fp, ip, pc}^ │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ ldmdbne r2, {r1, r3, r4, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0x3116e9dd │ │ │ │ ldcls 8, cr9, [r4, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0x0c00eb56 │ │ │ │ streq pc, [r0], -pc, asr #32 │ │ │ │ @@ -22105,15 +22105,15 @@ │ │ │ │ @ instruction: 0xf0344073 │ │ │ │ eorls r0, r5, #12, 2 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ andhi pc, r7, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vcgt.s d25, d14, d5 │ │ │ │ - @ instruction: 0xf8baecde │ │ │ │ + @ instruction: 0xf8baed7e │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldrbt r3, [r9], r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strcs r8, [r0], #-2584 @ 0xfffff5e8 │ │ │ │ @ instruction: 0x4080f5b0 │ │ │ │ @@ -22590,19 +22590,19 @@ │ │ │ │ streq pc, [r4], #-68 @ 0xffffffbc │ │ │ │ andcs r2, r2, #4, 2 │ │ │ │ bcs 0x9f72c │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a04 │ │ │ │ @ instruction: 0xf43f785b │ │ │ │ @ instruction: 0xf648ae89 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xfeca67b8 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff54f222 │ │ │ │ + @ instruction: 0xfff4f222 │ │ │ │ strtcs r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7ff9306 │ │ │ │ strcs fp, [r8, -sl, ror #21] │ │ │ │ ldrdcs lr, [r0, -r1]! │ │ │ │ ldr r2, [lr, -r5, lsl #4]! │ │ │ │ movweq lr, #6743 @ 0x1a57 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ @@ -22630,20 +22630,20 @@ │ │ │ │ @ instruction: 0x9e08bab6 │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89ae59b │ │ │ │ svccs 0x0000700d │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {3} @ │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136, 22 @ 0x22000 │ │ │ │ - @ instruction: 0xf9ecf25a │ │ │ │ + blx 0xfe362d1c │ │ │ │ @ instruction: 0xf882fab2 │ │ │ │ blx 0xfee14824 │ │ │ │ @ instruction: 0xf108f887 │ │ │ │ @ instruction: 0xf1a80820 │ │ │ │ @ instruction: 0xf1a80920 │ │ │ │ blx 0xa784c │ │ │ │ blx 0x222bf0 │ │ │ │ @@ -22719,15 +22719,15 @@ │ │ │ │ ldrbt r4, [r0], #1776 @ 0x6f0 │ │ │ │ andle r2, sl, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951f84 │ │ │ │ svceq 0x000cf011 │ │ │ │ bge 0xffc636f8 │ │ │ │ vshl.s64 d14, d2, #15 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1cd134 │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22736,55 +22736,55 @@ │ │ │ │ ldrdeq lr, [r8, -sp]! │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r2, r4, r5, r6, r7, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d11cc │ │ │ │ ldclge 4, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf648e665 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmlal.s q10, d0, d0[3] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x7f7dd8 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - cdp2 2, 2, cr15, cr12, cr2, {1} │ │ │ │ + cdp2 2, 12, cr15, cr12, cr2, {1} │ │ │ │ andcs r2, r3, #8, 2 │ │ │ │ ldmdavc fp, {r0, r2, r3, r4, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff7e4568 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 1, cr15, cr8, cr2, {1} │ │ │ │ + cdp2 2, 11, cr15, cr8, cr2, {1} │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x4a6a48 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d2, d0 │ │ │ │ - @ instruction: 0xf648fe0d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648fead │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x326664 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8eaf25a │ │ │ │ + @ instruction: 0xf98af25a │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x226a78 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2l 2, cr15, [r6, #136]! @ 0x88 │ │ │ │ - eorseq r9, r2, r8, lsl sl │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ + cdp2 2, 9, cr15, cr6, cr2, {1} │ │ │ │ + eorseq r9, r2, r0, ror #22 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb7a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r9], r8 │ │ │ │ ldrdge pc, [r8, -sp]! │ │ │ │ movtcs lr, #10701 @ 0x29cd │ │ │ │ @@ -22862,15 +22862,15 @@ │ │ │ │ @ instruction: 0xf8cd4100 │ │ │ │ adcsmi r8, r3, r0, lsr #1 │ │ │ │ b 0x140abd0 │ │ │ │ @ instruction: 0xf0333bd2 │ │ │ │ @ instruction: 0xf041010c │ │ │ │ eorcs r8, r8, #212 @ 0xd4 │ │ │ │ vadd.i64 d26, d13, d28 │ │ │ │ - mcrcs 14, 0, lr, cr3, cr4, {7} │ │ │ │ + mcrcs 15, 0, lr, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf8bad105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r7, [r0], #-2856 @ 0xfffff4d8 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc 5, cr2, [sp] │ │ │ │ @@ -22881,29 +22881,29 @@ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf136451e │ │ │ │ - strbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ + strbmi pc, [r2], -pc, lsr #28 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a81e │ │ │ │ - strtmi pc, [r2], -r7, lsl #27 │ │ │ │ + strtmi pc, [r2], -r7, lsr #28 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r6, {r8, sl, lr} │ │ │ │ @ instruction: 0xf136a834 │ │ │ │ - ldc 13, cr15, [sp, #508] @ 0x1fc │ │ │ │ + ldc 14, cr15, [sp, #124] @ 0x7c │ │ │ │ strbmi r7, [r2], -r4, lsl #22 │ │ │ │ ldmdbge r2, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1360800 │ │ │ │ - ldmdals lr, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdals lr, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrcs lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrls lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r1, r4, fp, ip}^ │ │ │ │ ldmdals pc, {r3, r4, r8, ip, sp} @ │ │ │ │ @ instruction: 0x0c00eb54 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -22979,15 +22979,15 @@ │ │ │ │ cdpcs 7, 0, cr8, cr5, cr7, {2} │ │ │ │ rschi pc, r1, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002d05 │ │ │ │ ldrtmi r8, [lr], pc, ror #5 │ │ │ │ andne lr, r2, #3637248 @ 0x378000 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf6492028 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x3711e │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ stmib sp, {r2, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ bge 0xb2b1d8 │ │ │ │ biccc lr, fp, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -23001,15 +23001,15 @@ │ │ │ │ stmdals r3, {r2, r5, r8, r9, sl, pc} │ │ │ │ pop {r0, r3, r4, r5, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6492228 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf89e0332 │ │ │ │ blx 0xd297a │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89a32f4 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0x07d243d2 │ │ │ │ svcge 0x0020e7cd │ │ │ │ @@ -23060,21 +23060,21 @@ │ │ │ │ @ instruction: 0xf8aa4380 │ │ │ │ @ instruction: 0xf0103000 │ │ │ │ @ instruction: 0xf0400310 │ │ │ │ @ instruction: 0xf010827e │ │ │ │ svclt 0x001c0002 │ │ │ │ @ instruction: 0x461a4619 │ │ │ │ svcge 0x0067f47f │ │ │ │ - andcc pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + submi pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x1eef3c0 │ │ │ │ - blx 0xfe9632fa │ │ │ │ + mcrr2 2, 2, pc, r4, cr2 @ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ strb fp, [r8, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0x3326e9cd │ │ │ │ ldmibcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x332ae9cd │ │ │ │ cdpeq 1, 9, cr15, cr8, cr13, {0} │ │ │ │ @@ -23090,15 +23090,15 @@ │ │ │ │ sbceq pc, r0, r0, asr #7 │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ ldr fp, [r6], -r0, asr #5 │ │ │ │ @ instruction: 0xf89e2300 │ │ │ │ ldrmi fp, [r9], -r1 │ │ │ │ @ instruction: 0xe72c461a │ │ │ │ @ instruction: 0xf6492128 │ │ │ │ - vmull.s8 , d0, d16 │ │ │ │ + vqdmulh.s d18, d0, d0[6] │ │ │ │ @ instruction: 0xf8de0c32 │ │ │ │ ldmib lr, {r3}^ │ │ │ │ blx 0x6f6ee │ │ │ │ @ instruction: 0xf8dec104 │ │ │ │ tstmi r3, #12 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @@ -23189,15 +23189,15 @@ │ │ │ │ umullvs pc, r0, sp, r8 @ │ │ │ │ rsbmi r2, sl, r1, lsl #6 │ │ │ │ adcsmi r2, r3, r4, lsl #10 │ │ │ │ blcc 0xff4e1588 │ │ │ │ andseq pc, r0, r3, asr #32 │ │ │ │ svclt 0x0000e6e6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq sl, r2, r8, lsl r0 │ │ │ │ mulne r1, lr, r8 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstlt r1, r3, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8de4603 │ │ │ │ @ instruction: 0xf5066004 │ │ │ │ @ instruction: 0xf108587f │ │ │ │ @@ -23376,15 +23376,15 @@ │ │ │ │ stmmi r0, {r1, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ @ instruction: 0xf8ce4200 │ │ │ │ @ instruction: 0xf8ce3008 │ │ │ │ tstcs r0, #12 │ │ │ │ eorcs lr, r8, #195035136 @ 0xba00000 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ rscscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21777 @ 0x5511 │ │ │ │ @ instruction: 0xf89de604 │ │ │ │ strb r6, [r4], -r0, lsl #1 │ │ │ │ mulscs r1, sl, r8 │ │ │ │ @@ -23544,21 +23544,21 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fae1c │ │ │ │ @ instruction: 0xf89a0e00 │ │ │ │ @ instruction: 0xf04e100a │ │ │ │ strmi r0, [sl], -r0, asr #28 │ │ │ │ stmdbcs r0, {r3, r7, r9, sl, lr} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr1, cr15, {1} │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bbe │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - @ instruction: 0xf89afac7 │ │ │ │ + @ instruction: 0xf89afb67 │ │ │ │ orrslt r0, r8, #16 │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ mullt r1, lr, r8 │ │ │ │ stmiami r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8aa4313 │ │ │ │ ldmib lr, {ip, sp}^ │ │ │ │ @@ -23690,15 +23690,15 @@ │ │ │ │ movwcs r9, #4904 @ 0x1328 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ @ instruction: 0x91294311 │ │ │ │ @ instruction: 0xf03340b3 │ │ │ │ @ instruction: 0xf040010c │ │ │ │ eorcs r8, r8, #1342177283 @ 0x50000003 │ │ │ │ vadd.i64 d26, d13, d28 │ │ │ │ - @ instruction: 0xf7ffe87c │ │ │ │ + @ instruction: 0xf7ffe91c │ │ │ │ stmdbls pc, {r3, r7, r8, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ mvnsmi r8, #203 @ 0xcb │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ @ instruction: 0xf10343e9 │ │ │ │ blx 0x1b5844 │ │ │ │ @ instruction: 0xf04ff000 │ │ │ │ @@ -23739,15 +23739,15 @@ │ │ │ │ strmi r0, [r8], r0, asr #6 │ │ │ │ mullt r1, lr, r8 │ │ │ │ @ instruction: 0x460a4313 │ │ │ │ andcc pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf7ff4643 │ │ │ │ tstcs r0, #28, 20 @ 0x1c000 │ │ │ │ svclt 0x0000e5ef │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbne r7, {r1, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bl 0x150ed10 │ │ │ │ @ instruction: 0xf04f0704 │ │ │ │ svclt 0x00280700 │ │ │ │ ldmdane r6!, {r0, r9, sl, sp}^ │ │ │ │ @ instruction: 0x0600f152 │ │ │ │ @@ -23766,20 +23766,20 @@ │ │ │ │ strmi r0, [r2], -r0, asr #28 │ │ │ │ ldrb r4, [lr], #-1664 @ 0xfffff980 │ │ │ │ ldrsbthi pc, [ip], -sp @ │ │ │ │ ldrb r4, [sl], #-1734 @ 0xfffff93a │ │ │ │ mulne sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf648ae72 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xff1e7620 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - tstpcs r1, sp, lsl #18 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r1, sp, r9, pc @ │ │ │ │ stmdals r4, {r0, r4, r8, ip, pc} │ │ │ │ @ instruction: 0x9c0e990d │ │ │ │ stmdals r7, {r0, lr} │ │ │ │ andmi r9, r4, sl, lsl #30 │ │ │ │ subseq lr, r6, r6, lsl #21 │ │ │ │ svclt 0x000842a0 │ │ │ │ @ instruction: 0xf43f428f │ │ │ │ @@ -23909,20 +23909,20 @@ │ │ │ │ strbmi r3, [r3], -r0 │ │ │ │ stmialt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf43f2d06 │ │ │ │ vstrcs d10, [r5, #-684] @ 0xfffffd54 │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff46be │ │ │ │ vqdmlsl.s , d30, d1 │ │ │ │ - andcs pc, r0, pc, asr #20 │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + andcs pc, r0, pc, ror #21 │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b39 │ │ │ │ andls r6, r0, r2, ror #5 │ │ │ │ - stc2 2, cr15, [r4, #-132] @ 0xffffff7c │ │ │ │ + stc2 2, cr15, [r4, #132]! @ 0x84 │ │ │ │ b 0x28dbc4 │ │ │ │ b 0x687d0 │ │ │ │ b 0x17aafd0 │ │ │ │ rsbsle r0, r1, r4, lsl #8 │ │ │ │ eorsgt pc, ip, sp, asr #17 │ │ │ │ stmdbcs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @@ -23969,73 +23969,73 @@ │ │ │ │ blx 0x37bb4 │ │ │ │ msrmi CPSR_c, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ @ instruction: 0x4321980f │ │ │ │ svclt 0x0000e553 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r8, ror #23 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, lsr sp │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d103 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ strcs fp, [r3, #-2250] @ 0xfffff736 │ │ │ │ stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c29904 │ │ │ │ blx 0x26792c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ @ instruction: 0xf1a24301 │ │ │ │ blx 0xa67938 │ │ │ │ blx 0xaa40c4 │ │ │ │ movwmi pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf648e70f │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x8e7d88 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - @ instruction: 0xf043fc6d │ │ │ │ + @ instruction: 0xf043fd0d │ │ │ │ strcs r0, [r2, #-4] │ │ │ │ ldmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x727da8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 , , │ │ │ │ - andcs pc, r0, sp, asr ip @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + strdcs pc, [r0], -sp │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b17 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrrc2 2, 2, pc, r2, cr1 @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + ldc2l 2, cr15, [r2], #132 @ 0x84 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - andcs pc, r0, pc, lsr #30 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, pc, asr #31 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, fp, lsr ip @ │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000fc2d │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, lsl #25 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ + svclt 0x0000fccd │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r8, asr #27 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [fp], r5, lsr #1 │ │ │ │ @ instruction: 0x26004b95 │ │ │ │ @ instruction: 0xf3c00bc4 │ │ │ │ @@ -24110,15 +24110,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf135230e │ │ │ │ - ldmib sp, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5b338 │ │ │ │ blle 0x3cdb30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17b9378 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -24630,49 +24630,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ blls 0x1534c0 │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ blcs 0x88864 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ ldcge 4, cr15, [sl, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xfefe8798 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s32 d9, d0, d0 │ │ │ │ - bvc 0xfe9e8084 │ │ │ │ + vhadd.s32 d9, d1, d0 │ │ │ │ + bvc 0xfe9e6304 │ │ │ │ svclt 0x00022e01 │ │ │ │ @ instruction: 0x460b7016 │ │ │ │ @ instruction: 0xf47f2040 │ │ │ │ str sl, [ip, #-3702] @ 0xfffff18a │ │ │ │ @ instruction: 0xf0403b18 │ │ │ │ str r0, [r5, #-4] │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ rscshi pc, pc, #0 │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr13, {3} │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - rsbscc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + sbcmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d26 │ │ │ │ vhsub.s32 d2, d16, d17 │ │ │ │ - mcrcs 15, 0, pc, cr5, cr11, {1} @ │ │ │ │ + mcrcs 15, 0, pc, cr5, cr11, {6} @ │ │ │ │ blvc 0x191c878 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648ae0f │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xfe8a8414 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - b 0x1626bb4 │ │ │ │ + b 0x1626e34 │ │ │ │ @ instruction: 0xf0000306 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, pc} │ │ │ │ mrshi pc, (UNDEF: 5) @ │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ stmib r2, {r8, sp}^ │ │ │ │ stmdble r5, {r1, r8} │ │ │ │ @@ -24823,17 +24823,17 @@ │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subsvs pc, r0, sp, lsl #17 │ │ │ │ subcs r8, r0, r3, lsr #16 │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ ldrbt r8, [r4], #-35 @ 0xffffffdd │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ blcs 0x4717c │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -25021,67 +25021,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1da68e4 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b14f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ vaddhn.i16 d14, , q1 │ │ │ │ - mulcs r0, pc, r9 @ │ │ │ │ + andcs pc, r0, pc, lsr sl @ │ │ │ │ beq 0x123230 │ │ │ │ b 0x13ba11c │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e5c9 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x9a8dd4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r7, asr #24 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r7, ror #25 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - blls 0x167a34 │ │ │ │ + blls 0x167cb4 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44facc0 │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf648ba7f │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x628e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, r7, lsr #24 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r7, asr #25 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - @ instruction: 0xf648fc19 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648fcb9 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x2e8a4c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 7, pc, cr6, cr7, {2} │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xff96f257 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - mcr2 2, 7, pc, cr10, cr7, {2} @ │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror lr │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r8, lsl #29 │ │ │ │ + @ instruction: 0xff8af257 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb7fbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ blls 0x13a450 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -25169,15 +25169,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf134230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x5c3c4 │ │ │ │ blle 0x3cebbc │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ bl 0x17ba404 │ │ │ │ @ instruction: 0xf1000e0e │ │ │ │ svclt 0x002830ff │ │ │ │ @@ -25685,49 +25685,49 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ blcs 0x14ff58 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ @ instruction: 0x2000adba │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc0 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xff26f21f │ │ │ │ + @ instruction: 0xffc6f21f │ │ │ │ vmlacs.f32 s14, s3, s13 │ │ │ │ andsvc fp, r6, r2, lsl #30 │ │ │ │ subcs r4, r0, fp, lsl #12 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ blcc 0xff0627d0 │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf012e50d │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf0178306 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ cdpcs 0, 0, cr8, cr1, cr15, {7} │ │ │ │ ldclge 4, cr15, [sp, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ @ instruction: 0xf648aec5 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d16, d0[0] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb3ac98 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - mrc2 2, 7, pc, cr12, cr15, {0} │ │ │ │ + @ instruction: 0xff9cf21f │ │ │ │ cmple pc, r5, lsl #28 │ │ │ │ blcs 0x48154 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #166912 @ 0x28c00 │ │ │ │ - @ instruction: 0xf9d4f257 │ │ │ │ + blx 0x1d65d40 │ │ │ │ movweq lr, #27223 @ 0x6a57 │ │ │ │ rsbshi pc, sl, #0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ stceq 1, cr15, [r5], {172} @ 0xac │ │ │ │ svceq 0x0001f1bc │ │ │ │ mulcs r1, lr, pc @ │ │ │ │ @@ -25880,17 +25880,17 @@ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf88d331c │ │ │ │ stmdahi r3!, {r4, r6, sp, lr} │ │ │ │ vst4.16 {d18-d21}, [r3], r0 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ svclt 0x0000e472 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ blcs 0x48200 │ │ │ │ sbcshi pc, r9, r0 │ │ │ │ strcs r8, [r0], -r3, lsr #16 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf043670e │ │ │ │ eorhi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @@ -26080,67 +26080,67 @@ │ │ │ │ tstls r3, r2, lsl #2 │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ blt 0x1be7970 │ │ │ │ andeq lr, r3, ip, asr #20 │ │ │ │ b 0x13b257c │ │ │ │ ldrmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf28ce47b │ │ │ │ - andcs pc, r0, r9, asr r9 @ │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ beq 0x1242bc │ │ │ │ b 0x13bb1a8 │ │ │ │ strmi r0, [r2], -r2, lsl #6 │ │ │ │ strmi r9, [r3], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e5c5 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x9a9e60 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - andcs pc, r0, r1, lsl #24 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #25 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - blls 0x1689a8 │ │ │ │ + blls 0x168c28 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf04facb9 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ @ instruction: 0xf648ba78 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x629ea0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d15 │ │ │ │ - andcs pc, r0, r1, ror #23 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r1, lsl #25 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d15, d0 │ │ │ │ - @ instruction: 0xf648fbd3 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648fc73 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x2e9ad8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 5, pc, cr0, cr6, {2} │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xff50f256 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - mcr2 2, 5, pc, cr4, cr6, {2} @ │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror lr │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r8, lsl #29 │ │ │ │ + @ instruction: 0xff44f256 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r2], #660 @ 0x294 │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ ldceq 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ @@ -26226,15 +26226,15 @@ │ │ │ │ mlasvc r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r7, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf133230e │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2dc48 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29c18 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -26765,45 +26765,45 @@ │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ svceq 0x0004f1bb │ │ │ │ orrhi pc, r8, r0, lsl #4 │ │ │ │ svceq 0x0001f1bb │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ ldcge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0xff16a8f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - @ instruction: 0xf012feb7 │ │ │ │ + @ instruction: 0xf012ff57 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01e8372 │ │ │ │ @ instruction: 0xf0400e0c │ │ │ │ stccs 1, cr8, [r1, #-88] @ 0xffffffa8 │ │ │ │ stclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf43f2d04 │ │ │ │ @ instruction: 0xf648aeb9 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d16, d0[0] │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfedfbe3c │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - mrc2 2, 4, pc, cr10, cr14, {0} │ │ │ │ + @ instruction: 0xff3af21e │ │ │ │ bicvs pc, r0, r1, lsr #11 │ │ │ │ streq pc, [r4], -r6, asr #32 │ │ │ │ stccs 4, cr14, [r5, #-820] @ 0xfffffccc │ │ │ │ blvc 0x191e9d0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648adfe │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xfeb2a560 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - teqpmi r2, #1785856 @ p-variant is OBSOLETE @ 0x1b4000 │ │ │ │ + teqpmi r2, #53248 @ p-variant is OBSOLETE @ 0xd000 │ │ │ │ sbcshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ svcne 0x007a8130 │ │ │ │ svclt 0x009e2a01 │ │ │ │ tstcs r0, r1 │ │ │ │ smlabteq r2, r3, r9, lr │ │ │ │ @ instruction: 0xf10cd908 │ │ │ │ @@ -26964,17 +26964,17 @@ │ │ │ │ andeq pc, r5, #-1073741782 @ 0xc000002a │ │ │ │ bcs 0x97288 │ │ │ │ ldcge 6, cr15, [ip], #508 @ 0x1fc │ │ │ │ bl 0x764120 │ │ │ │ bl 0x13ad754 │ │ │ │ strbtmi r0, [r2], -r5, lsl #10 │ │ │ │ svclt 0x0000e773 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ bl 0xfec895e8 │ │ │ │ @ instruction: 0xf47f7f95 │ │ │ │ strcs sl, [r6, #-3125] @ 0xfffff3cb │ │ │ │ tstcc r8, #3358720 @ 0x334000 │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ subspl pc, r0, sp, lsl #17 │ │ │ │ @@ -27206,68 +27206,68 @@ │ │ │ │ svclt 0x001846ba │ │ │ │ strls r2, [r3, -r1, lsl #10] │ │ │ │ ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x1033718 │ │ │ │ ldrmi r0, [sl], -r2, lsl #14 │ │ │ │ @ instruction: 0xf28be415 │ │ │ │ - strcs pc, [r0, -fp, lsl #17] │ │ │ │ + strcs pc, [r0, -fp, lsr #18] │ │ │ │ vmlseq.f32 s28, s6, s2 │ │ │ │ b 0x103c61c │ │ │ │ ldrtmi r0, [sl], -r2, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r5, lsl #6 │ │ │ │ @ instruction: 0xf648e567 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x9eaffc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d14 │ │ │ │ - @ instruction: 0xf1bbfb33 │ │ │ │ + @ instruction: 0xf1bbfbd3 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ strcs sl, [r0, #-3171] @ 0xfffff39d │ │ │ │ ldrbvc pc, [r0, #1735]! @ 0x6c7 @ │ │ │ │ blt 0x68b60 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x7ab024 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0x8673f2 │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + blx 0xff0673f2 │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #24, 22 @ 0x6000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x4e740e │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + blx 0xfece740e │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #18432 @ 0x4800 │ │ │ │ - ldc2l 2, cr15, [r0, #340]! @ 0x154 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + mrc2 2, 4, pc, cr0, cr5, {2} │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, r3, ror #27 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + andcs pc, r0, r3, lsl #29 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000faeb │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror lr │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, lsl #29 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + svclt 0x0000fb8b │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stcls 6, cr4, [sl], {29} │ │ │ │ @ instruction: 0xf0138823 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ @@ -27326,15 +27326,15 @@ │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ cdp 7, 0, cr0, cr1, cr11, {7} │ │ │ │ vmov s0, r2 │ │ │ │ stmib sp, {r4, r7, r9, fp, ip}^ │ │ │ │ svclt 0x00480204 │ │ │ │ bne 0x10a67c0 │ │ │ │ @ instruction: 0xf1f99103 │ │ │ │ - mrc 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ + mrc 15, 0, APSR_nzcv, cr0, cr15, {3} │ │ │ │ bls 0x179548 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ stmdahi r2!, {r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ sbcsle r8, r0, r2, lsr #32 │ │ │ │ @@ -27440,15 +27440,15 @@ │ │ │ │ mcrr 13, 1, r9, r3, cr2 │ │ │ │ vldr d2, [sp, #64] @ 0x40 │ │ │ │ stmib sp, {r4, r8, r9, fp, sp}^ │ │ │ │ strbeq r2, [sp, r8, lsl #6]! │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ cdp 15, 11, cr11, cr1, cr8, {2} │ │ │ │ @ instruction: 0xf1f92b42 │ │ │ │ - vstr s30, [sp, #372] @ 0x174 │ │ │ │ + vstr s30, [sp, #1012] @ 0x3f4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ movwcs lr, #3078 @ 0xc06 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ andmi pc, r0, #44 @ 0x2c │ │ │ │ svclt 0x0008429a │ │ │ │ svceq 0x0000f1be │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27565,18 +27565,18 @@ │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldc2 2, cr15, [ip, #552]! @ 0x228 │ │ │ │ + cdp2 2, 5, cr15, cr12, cr10, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsr #1 │ │ │ │ @ instruction: 0x27004b9a │ │ │ │ ldrbteq pc, [pc], -r0 @ │ │ │ │ @@ -27653,15 +27653,15 @@ │ │ │ │ mlashi r9, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4201 @ 0x1069 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1322310 │ │ │ │ - ldmib sp, {r0, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2f2a0 │ │ │ │ ldrdgt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r0, r1, r2, r3, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strhmi r4, [r0, #-102] @ 0xffffff9a │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2b268 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -28195,45 +28195,45 @@ │ │ │ │ svceq 0x000cf013 │ │ │ │ mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ blcs 0x152694 │ │ │ │ cmnphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082b01 │ │ │ │ @ instruction: 0xf43f2300 │ │ │ │ mulcs r0, fp, sp │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bb9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfe26831e │ │ │ │ + stc2 2, cr15, [r8], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0xf0403bc0 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ teqphi r3, #0 @ p-variant is OBSOLETE │ │ │ │ mcreq 0, 0, pc, cr12, cr14, {0} @ │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2f01 │ │ │ │ svccs 0x0004ad68 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - rsbscc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + sbcmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d16, d25 │ │ │ │ vhsub.s16 d2, d29, d17 │ │ │ │ - svccs 0x0005fb67 │ │ │ │ + svccs 0x0005fc07 │ │ │ │ blvc 0x192002c │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf648adfa │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xfe86bbbc │ │ │ │ vqsub.s16 q9, q2, │ │ │ │ - b 0x16eb40c │ │ │ │ + b 0x16eb68c │ │ │ │ @ instruction: 0xf0000307 │ │ │ │ @ instruction: 0xf1bc82a0 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1ac811a │ │ │ │ @ instruction: 0xf1bc0c05 │ │ │ │ svclt 0x009e0f01 │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -28383,17 +28383,17 @@ │ │ │ │ ldrb r5, [r2, #-961] @ 0xfffffc3f │ │ │ │ blcc 0x192980 │ │ │ │ blcs 0x988e0 │ │ │ │ stclge 6, cr15, [ip], {127} @ 0x7f │ │ │ │ bl 0x7e57a8 │ │ │ │ bl 0x102c184 │ │ │ │ strb r0, [r6, #-771] @ 0xfffffcfd │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ bl 0xfec8ac18 │ │ │ │ @ instruction: 0xf47f7f92 │ │ │ │ b 0x12d6eac │ │ │ │ strcs r0, [r6, -r8, lsl #4] │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ tstcc lr, #3358720 @ 0x334000 │ │ │ │ @@ -28607,68 +28607,68 @@ │ │ │ │ ldrtmi r0, [r3], r1, lsl #22 │ │ │ │ @ instruction: 0x960246b0 │ │ │ │ @ instruction: 0xf7ff9603 │ │ │ │ b 0x109a9b0 │ │ │ │ movwcs r0, #2051 @ 0x803 │ │ │ │ @ instruction: 0x0c02ea40 │ │ │ │ ldrb r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - ldc2 2, cr15, [r8, #548] @ 0x224 │ │ │ │ + cdp2 2, 3, cr15, cr8, cr9, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r4, [r6], fp, lsl #6 │ │ │ │ b 0x1050d2c │ │ │ │ strbtmi r0, [r2], -r2, lsl #6 │ │ │ │ strbtmi r9, [r3], -r7, lsl #6 │ │ │ │ @ instruction: 0xf648e5a8 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x9ac5e4 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, pc, lsr r8 @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #33792 @ 0x8400 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - blls 0x16a224 │ │ │ │ + blls 0x16a4a4 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ @ instruction: 0xf44fac95 │ │ │ │ @ instruction: 0xf7ff43ff │ │ │ │ @ instruction: 0xf648ba35 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x62c624 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d13 │ │ │ │ - andcs pc, r0, pc, lsl r8 @ │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0x2000f8bf │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d13, d0 │ │ │ │ - @ instruction: 0xf648f811 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648f8b1 │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x2ec25c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffbe8b00 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + blx 0xfe3e8b02 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #5120 @ 0x1400 │ │ │ │ - blx 0xff8e8b18 │ │ │ │ - eorseq r9, r2, r0, lsr #29 │ │ │ │ - eorseq r9, r2, r0, ror lr │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ - eorseq r9, r2, r8, lsl #29 │ │ │ │ + blx 0xfe0e8b1a │ │ │ │ + eorseq r9, r2, r8, ror #31 │ │ │ │ + ldrhteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ + ldrsbteq r9, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8edf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sp, r0, lsr #29 │ │ │ │ ldrdhi pc, [ip, #-141]! @ 0xffffff73 │ │ │ │ @@ -28749,15 +28749,15 @@ │ │ │ │ smladxcs r4, sl, r7, r9 │ │ │ │ b 0x1035330 │ │ │ │ eorsls r3, r7, #193 @ 0xc1 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ teqls fp, #56 @ 0x38 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ vtst. d26, d8, d28 │ │ │ │ - blls 0x1e6710 │ │ │ │ + blls 0x1e6990 │ │ │ │ b 0x117cfb8 │ │ │ │ @ instruction: 0xf0150307 │ │ │ │ movwls r0, #36704 @ 0x8f60 │ │ │ │ ldrthi pc, [r9], #64 @ 0x40 @ │ │ │ │ b 0xfe1d30e4 │ │ │ │ ldrbeq r0, [fp, r8, lsl #12] │ │ │ │ svclt 0x00449b64 │ │ │ │ @@ -28786,30 +28786,30 @@ │ │ │ │ stmib sp, {r1, r2, r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r5, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r5, r8, r9, sp}^ │ │ │ │ strbmi r2, [r2], -r8, lsr #6 │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ - @ instruction: 0xf1307b02 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #30 @ │ │ │ │ + @ instruction: 0xf1317b02 │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #16 @ │ │ │ │ stmdbge r6!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #160] @ 0xa0 │ │ │ │ - @ instruction: 0xf1308b00 │ │ │ │ - strbmi pc, [r2], -r1, ror #30 @ │ │ │ │ + @ instruction: 0xf1318b00 │ │ │ │ + strbmi pc, [r2], -r1, lsl #16 @ │ │ │ │ stmdbge r0!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #272] @ 0x110 │ │ │ │ @ instruction: 0xf1308b00 │ │ │ │ - ldc 15, cr15, [sp, #356] @ 0x164 │ │ │ │ + ldc 15, cr15, [sp, #996] @ 0x3e4 │ │ │ │ ldrtmi r7, [r2], -r2, lsl #22 │ │ │ │ ldmdbge ip, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #120] @ 0x78 │ │ │ │ @ instruction: 0xf04f7b00 │ │ │ │ @ instruction: 0xf1300900 │ │ │ │ - stcls 15, cr15, [r8, #-308]! @ 0xfffffecc │ │ │ │ + stcls 15, cr15, [r8, #-948]! @ 0xfffffc4c │ │ │ │ ldrdcs lr, [r4, -sp]! │ │ │ │ ldmib sp, {r2, r4, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdbne r2, {r1, r2, r5, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x0322e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r2], r9, lsr #26 │ │ │ │ svclt 0x00284169 │ │ │ │ @@ -29355,15 +29355,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ ldrbhi pc, [r7, #-0]! @ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldc 2, cr15, [r6], #-476 @ 0xfffffe24 │ │ │ │ + ldcl 2, cr15, [r6], {119} @ 0x77 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ nopeq {69} @ 0x45 │ │ │ │ blls 0x2518e4 │ │ │ │ cmppeq r0, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ ldrbhi pc, [r4, #-64]! @ 0xffffffc0 @ │ │ │ │ vldrcs d9, [r2, #-16] │ │ │ │ @ instruction: 0xf0007b1b │ │ │ │ @@ -29694,49 +29694,49 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ bls 0x397f44 │ │ │ │ vpmax.s8 d18, d0, d4 │ │ │ │ bls 0x38d434 │ │ │ │ sbcslt r3, r2, #20480 @ 0x5000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, sl, lsr #28 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc3 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xffd2f21b │ │ │ │ + @ instruction: 0xf872f21c │ │ │ │ streq pc, [r2, #-21] @ 0xffffffeb │ │ │ │ ldrthi pc, [sp], r0 @ │ │ │ │ smuadeq ip, r7, r0 │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ stccs 1, cr8, [r4], {125} @ 0x7d │ │ │ │ svcge 0x000af43f │ │ │ │ - rsbscc pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + sbcmi pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d21 │ │ │ │ - vhsub.s16 d2, d27, d17 │ │ │ │ - @ instruction: 0xf5acffb5 │ │ │ │ + vhsub.s16 d2, d28, d17 │ │ │ │ + @ instruction: 0xf5acf855 │ │ │ │ @ instruction: 0xf0414cc0 │ │ │ │ str r0, [lr], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x4605785c │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ ldrtmi lr, [r4], -r7, lsr #8 │ │ │ │ stccs 6, cr14, [r5], {189} @ 0xbd │ │ │ │ blls 0x16178c │ │ │ │ blcs 0x4bfdc │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #169984 @ 0x29800 │ │ │ │ - blx 0xfe069bd8 │ │ │ │ + blx 0x869bda │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01c84a7 │ │ │ │ @ instruction: 0xf0000c3f │ │ │ │ andcs r8, r0, #-1459617792 @ 0xa9000000 │ │ │ │ @ instruction: 0x464e46d3 │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1ac4689 │ │ │ │ @@ -29892,17 +29892,17 @@ │ │ │ │ bcs 0x4bf48 │ │ │ │ ldrbhi pc, [r8, #-64] @ 0xffffffc0 @ │ │ │ │ andcs r2, r1, #0 │ │ │ │ andsvc r4, sl, r1, ror #12 │ │ │ │ strmi r4, [r2], -r5, lsl #12 │ │ │ │ strmi r4, [r4], r6, lsl #12 │ │ │ │ blt 0xff02b514 │ │ │ │ - eorseq r9, r2, r8, lsl sl │ │ │ │ - eorseq r9, r2, r8, lsl pc │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r0, ror #22 │ │ │ │ + eorseq sl, r2, r0, rrx │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ @ instruction: 0xf89d9a64 │ │ │ │ @ instruction: 0x071130d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x161558 │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecee144 │ │ │ │ @@ -30057,15 +30057,15 @@ │ │ │ │ @ instruction: 0xf7ff2338 │ │ │ │ blvc 0xfecdc14c │ │ │ │ svcvc 0x0093ebb2 │ │ │ │ bge 0xfe16a99c │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - mrc 2, 5, APSR_nzcv, cr10, cr6, {3} │ │ │ │ + svc 0x005af276 │ │ │ │ tstmi sp, #6144 @ 0x1800 │ │ │ │ cmpcs r0, r4, lsl #20 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ blt 0xfe0eb7c4 │ │ │ │ bvc 0xffb14bdc │ │ │ │ @@ -30522,15 +30522,15 @@ │ │ │ │ tstls r4, #7168 @ 0x1c00 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ @ instruction: 0x9c099b0b │ │ │ │ movwcs r9, #784 @ 0x310 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37642 @ 0x930a │ │ │ │ vbic.i32 d14, #7733248 @ 0x00760000 │ │ │ │ - bls 0x36d980 │ │ │ │ + bls 0x36dc00 │ │ │ │ andls r4, ip, #-402653184 @ 0xe8000000 │ │ │ │ svcls 0x00029a0e │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf04f46de │ │ │ │ b 0x12b0b08 │ │ │ │ strbmi r0, [r2], r2, lsl #4 │ │ │ │ strbmi r9, [r8], lr, lsl #4 │ │ │ │ @@ -30552,57 +30552,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46b846ba │ │ │ │ @ instruction: 0x46b946be │ │ │ │ @ instruction: 0x463e46bb │ │ │ │ andls r9, lr, #12, 2 │ │ │ │ @ instruction: 0xf7ff9702 │ │ │ │ @ instruction: 0xf648bab8 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x86e42c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d11 │ │ │ │ - andcs pc, r0, fp, lsl r9 @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x2000f9bb │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - @ instruction: 0xf648f911 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + @ instruction: 0xf648f9b1 │ │ │ │ + vmls.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x5ee45c │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf902f21b │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf9a2f21b │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, r8, asr #12 │ │ │ │ + eorscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s16 , q9, q6 │ │ │ │ - ldrdcs pc, [r0], -pc @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, pc, ror ip @ │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8eaf21b │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0xf98af21b │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r8, asr #12 │ │ │ │ + adcmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #6144 @ 0x1800 │ │ │ │ - blx 0xff26a946 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r0, ror #29 │ │ │ │ - eorseq r9, r2, r8, lsl pc │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ - ldrshteq r9, [r2], -ip │ │ │ │ + stc2l 2, cr15, [r8], #-328 @ 0xfffffeb8 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq sl, r2, r8, lsr #32 │ │ │ │ + eorseq sl, r2, r0, rrx │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ + eorseq sl, r2, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8521c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb7f880 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -30644,17 +30644,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fdaf │ │ │ │ + svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ @ instruction: 0xf892d063 │ │ │ │ @ instruction: 0xf1bcc002 │ │ │ │ cmple lr, r0, lsl #30 │ │ │ │ mulgt fp, r2, r8 │ │ │ │ @ instruction: 0xf1bcb500 │ │ │ │ @@ -30837,18 +30837,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #7405567 @ 0x0070ffff │ │ │ │ - svclt 0x0000fc2d │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000fccd │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x2600b091 │ │ │ │ bleq 0xff1812d8 │ │ │ │ @ instruction: 0xf0004614 │ │ │ │ @@ -30897,15 +30897,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13f05c4 │ │ │ │ b 0x110cbbc │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d8, d0 │ │ │ │ - strmi pc, [r6], -fp, lsl #19 │ │ │ │ + strmi pc, [r6], -fp, lsr #20 │ │ │ │ @ instruction: 0x46484694 │ │ │ │ movw pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x17fca2 │ │ │ │ bl 0x1cbb0e4 │ │ │ │ andsle r0, r5, #-1073741824 @ 0xc0000000 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -30917,15 +30917,15 @@ │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ mcrcc 0, 0, r8, cr1, cr7, {6} │ │ │ │ @ instruction: 0x000eebb0 │ │ │ │ bl 0x1b3fe00 │ │ │ │ movwcs r0, #259 @ 0x103 │ │ │ │ - @ instruction: 0xf962f248 │ │ │ │ + blx 0xeae40 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ vmlagt.f64 d15, d19, d21 │ │ │ │ blx 0x17fab2 │ │ │ │ bl 0x1ce9d38 │ │ │ │ @ instruction: 0xd3220b0e │ │ │ │ svclt 0x000845ce │ │ │ │ @@ -31146,21 +31146,21 @@ │ │ │ │ stmdbcs r1, {r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf88dd05e │ │ │ │ stmdahi r3!, {r0, r3, r4, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0, #-140] @ 0xffffff74 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf648d040 │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe7b68c4 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6], #-104 @ 0xffffff98 │ │ │ │ + ldc2 2, cr15, [r6, #-104] @ 0xffffff98 │ │ │ │ movweq lr, #35417 @ 0x8a59 │ │ │ │ cmnphi pc, r0 @ p-variant is OBSOLETE │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ bl 0xfeb5e6fc │ │ │ │ tstcs r0, lr, lsl #6 │ │ │ │ andcs r2, r1, r0, lsl #2 │ │ │ │ @@ -31170,20 +31170,20 @@ │ │ │ │ stmib r2, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ @ instruction: 0xb3289803 │ │ │ │ @ instruction: 0xf0417aa0 │ │ │ │ strmi r0, [r3], -r0, asr #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf648ae91 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0xfe22e9d4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff32f251 │ │ │ │ + @ instruction: 0xffd2f251 │ │ │ │ blcs 0x95540 │ │ │ │ ldmdavc r7, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r3], -r0 │ │ │ │ strtmi lr, [fp], -r0, lsl #13 │ │ │ │ streq lr, [r9, #-2846] @ 0xfffff4e2 │ │ │ │ streq lr, [r8, #-2908] @ 0xfffff4a4 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ @@ -31309,16 +31309,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ @ instruction: 0xf048e48d │ │ │ │ @ instruction: 0xf04f0204 │ │ │ │ tstcs r2, r4, lsl #24 │ │ │ │ smlattcs r0, r5, r5, lr │ │ │ │ svclt 0x0000e70c │ │ │ │ - eorseq r9, r2, ip, lsr #20 │ │ │ │ - eorseq r9, r2, r8, lsr r9 │ │ │ │ + eorseq r9, r2, r4, ror fp │ │ │ │ + eorseq r9, r2, r0, lsl #21 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ @ instruction: 0xf101424f │ │ │ │ blx 0xaf7d0 │ │ │ │ blx 0x8eaf58 │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ bleq 0xff1fedc4 │ │ │ │ @ instruction: 0xf06f920c │ │ │ │ @@ -31351,75 +31351,75 @@ │ │ │ │ @ instruction: 0xf04f2305 │ │ │ │ movwls r0, #22560 @ 0x5820 │ │ │ │ blls 0x127cb8 │ │ │ │ adcle r2, lr, r0, lsl #22 │ │ │ │ ldr r2, [r1], r0, lsl #2 │ │ │ │ svccs 0x00007b67 │ │ │ │ ldclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #52, 22 @ 0xd000 │ │ │ │ - stc2l 2, cr15, [r8, #324] @ 0x144 │ │ │ │ + mcr2 2, 3, pc, cr8, cr1, {2} @ │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ ldmdavc r7, {r1, r2, r9, fp, sp, pc}^ │ │ │ │ vshl.s64 d14, d10, #7 │ │ │ │ - stmdbcs r6, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r6, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r5, {r3, ip, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ @ instruction: 0xf01caa0a │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ strb sl, [r1], r2, lsr #25 │ │ │ │ movwvc lr, #35293 @ 0x89dd │ │ │ │ andeq lr, ip, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, pc, r7, lsl #5 │ │ │ │ orrsmi r4, r3, r7, lsl #5 │ │ │ │ svcge 0x003af4ff │ │ │ │ andcs lr, r0, ip, lsr #14 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfec6b4c0 │ │ │ │ + blx 0x146b4c2 │ │ │ │ @ instruction: 0xf67f42ae │ │ │ │ ldr sl, [sp, -fp, lsr #30] │ │ │ │ @ instruction: 0xf0484048 │ │ │ │ tstcs r4, r0, lsl r2 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrtmi r0, [fp], -r7, asr #23 │ │ │ │ @ instruction: 0xf648e547 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x4ef138 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d10 │ │ │ │ - @ instruction: 0x2103fa95 │ │ │ │ + tstpcs r3, r5, lsr fp @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - andcs pc, r0, r3, lsl #21 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r3, lsr #22 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fa79 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r0, asr r9 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r4, lsl #19 │ │ │ │ + svclt 0x0000fb19 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + mlaseq r2, r8, sl, r9 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, ip, asr #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb918f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -31507,21 +31507,21 @@ │ │ │ │ strcs r9, [r0, #-782] @ 0xfffffcf2 │ │ │ │ bl 0x1e804e0 │ │ │ │ svclt 0x0028030a │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x2ee48 @ │ │ │ │ ldrbmi sp, [r2], -r6, lsl #4 │ │ │ │ strbmi r4, [r0], -fp, lsr #12 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -r7, asr #25 │ │ │ │ + strmi pc, [r4], -r7, ror #26 │ │ │ │ ldmdage r8, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ tstls r8, r0, lsl #14 │ │ │ │ @ instruction: 0xf12e9009 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x2b46d0 │ │ │ │ blls 0x2f58e4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31538,30 +31538,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a6bc │ │ │ │ bl 0x1c78ec0 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - stc2 2, cr15, [r8], {71} @ 0x47 │ │ │ │ + stc2 2, cr15, [r8, #-284]! @ 0xfffffee4 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a55c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2313] @ 0xfffff6f7 │ │ │ │ blhi 0x56a528 │ │ │ │ blhi 0x5ea52c │ │ │ │ blhi 0x66a530 │ │ │ │ - @ instruction: 0xf9d4f12e │ │ │ │ + blx 0x1d6b3b8 │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9ccf12e │ │ │ │ + blx 0x1b6b3c8 │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31619,22 +31619,22 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d80530 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -lr, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ - strmi pc, [r0], r7, ror #23 │ │ │ │ + strmi pc, [r0], r7, lsl #25 │ │ │ │ svclt 0x0000e006 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf938f12e │ │ │ │ + @ instruction: 0xf9d8f12e │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2018e9dd │ │ │ │ tstne r6, #3620864 @ 0x374000 │ │ │ │ bl 0x1df5b10 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x19759d8 │ │ │ │ @@ -31656,27 +31656,27 @@ │ │ │ │ blle 0xffab2c94 │ │ │ │ stmdacs r0, {r1, r3, sl, fp, ip, pc} │ │ │ │ movweq lr, #43889 @ 0xab71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrbmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s8 d18, d7, d0 │ │ │ │ - b 0x10adf1c │ │ │ │ + b 0x10ae19c │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ stmdbls r9, {r1, r4, fp, sp, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x56a6f8 │ │ │ │ blhi 0x5ea6fc │ │ │ │ blhi 0x66a700 │ │ │ │ - @ instruction: 0xf8ecf12e │ │ │ │ + @ instruction: 0xf98cf12e │ │ │ │ ldmdbge r4, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8e4f12e │ │ │ │ + @ instruction: 0xf984f12e │ │ │ │ andcs sl, r0, #20, 16 @ 0x140000 │ │ │ │ bls 0x653908 │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39447 @ 0x9a17 │ │ │ │ cmpmi sl, r9, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed53d1c │ │ │ │ @@ -32050,21 +32050,21 @@ │ │ │ │ stmdbls r6, {r0, r2, r3, r7, pc} │ │ │ │ rsbcc pc, r9, sp, lsl #17 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ bcs 0x14f8f0 │ │ │ │ @ instruction: 0xf648d02c │ │ │ │ - vmlal.s q9, d16, d0[3] │ │ │ │ + vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfea776e8 │ │ │ │ andscc pc, fp, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4, #-100]! @ 0xffffff9c │ │ │ │ + mcr2 2, 0, pc, cr4, cr9, {0} @ │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf01a8243 │ │ │ │ @ instruction: 0xf0000a3f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ stmdblt r7, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ streq pc, [r0, -sl, lsr #3]! │ │ │ │ @@ -32224,15 +32224,15 @@ │ │ │ │ @ instruction: 0xf0228110 │ │ │ │ @ instruction: 0xf0424280 │ │ │ │ strb r5, [r7, -r0, lsl #4]! │ │ │ │ sbcsle r2, sp, r0, lsl #18 │ │ │ │ blcs 0x1d65c0 │ │ │ │ blge 0x6e40bc │ │ │ │ svclt 0x0000e7e7 │ │ │ │ - eorseq r9, r2, r0, lsr pc │ │ │ │ + eorseq sl, r2, r8, ror r0 │ │ │ │ @ instruction: 0xe010f8d3 │ │ │ │ ldcmi 5, cr15, [pc], {5} │ │ │ │ @ instruction: 0xf10c695f │ │ │ │ ldmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp}^ │ │ │ │ vsubl.u8 , d14, d2 │ │ │ │ cdpcs 6, 0, cr0, cr0, cr14, {0} │ │ │ │ bl 0x463b1c │ │ │ │ @@ -32342,20 +32342,20 @@ │ │ │ │ @ instruction: 0xf7ff930f │ │ │ │ ldrbmi fp, [r2], -pc, lsl #18 │ │ │ │ @ instruction: 0x464f46dc │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ blls 0x1e8fbc │ │ │ │ @ instruction: 0x2e007b5e │ │ │ │ mrrcge 4, 7, pc, r9, cr15 @ │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132096 @ 0x20400 │ │ │ │ - mcr2 2, 0, pc, cr8, cr0, {2} @ │ │ │ │ + mcr2 2, 5, pc, cr8, cr0, {2} @ │ │ │ │ @ instruction: 0x0c08ea4b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq lr, [lr, -r9, asr #20] │ │ │ │ strbmi r4, [r6], r2, asr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4fc │ │ │ │ ldrb r4, [r9], -r0, lsl #5 │ │ │ │ @@ -32440,56 +32440,56 @@ │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #36, 2 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ addsmi r9, lr, #2048 @ 0x800 │ │ │ │ mrcge 6, 0, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0xf648e59e │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x8701b0 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d9 │ │ │ │ - andcs pc, r0, r9, asr sl @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1c │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x13ec580 │ │ │ │ - @ instruction: 0xff8cf285 │ │ │ │ + blx 0xffbec580 │ │ │ │ + @ instruction: 0xf82cf286 │ │ │ │ bls 0x1ffeb0 │ │ │ │ svceq 0x00dd2010 │ │ │ │ tstpeq r0, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r4, #45088768 @ 0x2b00000 │ │ │ │ andcs lr, r3, #132, 8 @ 0x84000000 │ │ │ │ strb r2, [sp, #8] │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x4701f8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - andcs pc, r0, r5, lsr sl @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + ldrdcs pc, [r0], -r5 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - @ instruction: 0xf648fa2b │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf648facb │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ blmi 0x1efe28 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r8, #-320] @ 0xfffffec0 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, lsl sl │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ - ldrsbteq r9, [r2], -r4 │ │ │ │ - eorseq r9, r2, r0, lsl #20 │ │ │ │ + stc2 2, cr15, [r8, #320]! @ 0x140 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, ror #22 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ + eorseq r9, r2, ip, lsl fp │ │ │ │ + eorseq r9, r2, r8, asr #22 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb83d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r0, asr #30 │ │ │ │ teqcs r0, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r3, r4, r5, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -32577,21 +32577,21 @@ │ │ │ │ eorhi pc, r0, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2l 2, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ + stc2 2, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x465aa816 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ @ instruction: 0xf12d9009 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f1314 │ │ │ │ stmdals sl, {r9, sl, fp} │ │ │ │ bne 0xfe0d6790 │ │ │ │ bl 0x1e95f98 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1a3692c │ │ │ │ @@ -32611,30 +32611,30 @@ │ │ │ │ @ instruction: 0xf1bc4619 │ │ │ │ blle 0xffaf3b84 │ │ │ │ bl 0x1c79f88 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - stc2 2, cr15, [r4], #-280 @ 0xfffffee8 │ │ │ │ + stc2l 2, cr15, [r4], {70} @ 0x46 │ │ │ │ b 0x10819a8 │ │ │ │ movwls r0, #25348 @ 0x6304 │ │ │ │ blvc 0xff1ab624 │ │ │ │ stcls 8, cr10, [r6], {14} │ │ │ │ blls 0x1967b8 │ │ │ │ strls r9, [r1], #-2313 @ 0xfffff6f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ blvc 0x4eb5f0 │ │ │ │ blvc 0x56b5f4 │ │ │ │ blvc 0x5eb5f8 │ │ │ │ - @ instruction: 0xf970f12d │ │ │ │ + blx 0x46c47c │ │ │ │ ldrbmi r9, [sl], -r8, lsl #16 │ │ │ │ ldmdbge r2, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf968f12d │ │ │ │ + blx 0x26c48c │ │ │ │ ldmib sp, {r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2415 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne fp, {r1, r4, r8, sl} │ │ │ │ @ instruction: 0xed9f9917 │ │ │ │ strhmi r7, [sl, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @@ -32690,20 +32690,20 @@ │ │ │ │ @ instruction: 0xf04f80fc │ │ │ │ strbmi r0, [ip, #-2304] @ 0xfffff700 │ │ │ │ movweq lr, #27509 @ 0x6b75 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #16711680 @ 0xff0000 │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - blx 0xfe1ec9f2 │ │ │ │ + stc2 2, cr15, [r6], #-280 @ 0xfffffee8 │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldrbmi r1, [sl], -r8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12d9800 │ │ │ │ - @ instruction: 0xf04ff8df │ │ │ │ + @ instruction: 0xf04ff97f │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmib sp, {r1, r2, r4, sp}^ │ │ │ │ bne 0xfeeb7148 │ │ │ │ bl 0x1d16d18 │ │ │ │ svclt 0x00380000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ bl 0x1976a8c │ │ │ │ @@ -32726,29 +32726,29 @@ │ │ │ │ blle 0xffaf3d4c │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ bl 0x1c7a154 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 2 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - blx 0xfeca82 │ │ │ │ + blx 0xff7eca82 │ │ │ │ blvc 0x156b7e8 │ │ │ │ stmdbeq r8, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbls r9, {r7, r9, sl, lr} │ │ │ │ bls 0xda1b8 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d7, [sp, #72] @ 0x48 │ │ │ │ vstr d7, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf12d7b16 │ │ │ │ - stmdals r8, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa912 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf12d8900 │ │ │ │ - ldmdage r2, {r0, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r2, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ stmdagt fp, {r1, r2, r4, r9, fp, ip, pc} │ │ │ │ bls 0x576418 │ │ │ │ blls 0x614dd4 │ │ │ │ svclt 0x0024415a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0x0c00ebb4 │ │ │ │ @@ -32827,22 +32827,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x164390 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - sbccs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + andsmi pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s16 d3, d8, d11 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {177} @ 0xb1 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r4, fp]! │ │ │ │ @@ -32861,16 +32861,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a7f0 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ @ instruction: 0x4601fa79 │ │ │ │ vabdl.s8 q7, d21, d0 │ │ │ │ - svclt 0x0000fc59 │ │ │ │ - eorseq r9, r2, r0, lsr pc │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ + eorseq sl, r2, r8, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0xb41bf8 │ │ │ │ strmi r4, [sp], -r3, lsl #12 │ │ │ │ ldmdavs r2, {r3, r5, r6, r9, sl, lr} │ │ │ │ @@ -32911,17 +32911,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffd6ce66 │ │ │ │ + ldc2 2, cr15, [r4], {133} @ 0x85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ strcs r4, [r0], #-2605 @ 0xfffff5d3 │ │ │ │ vfnmavc.f32 s29, s24, s30 │ │ │ │ @@ -32964,16 +32964,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #5308415 @ 0x0050ffff │ │ │ │ - svclt 0x0000fb8b │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -lr, lsl #1 │ │ │ │ strcs r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -33019,17 +33019,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, lr, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000fb1d │ │ │ │ + svclt 0x0000fbbd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4605b091 │ │ │ │ stcls 8, cr10, [r0], #-8 │ │ │ │ tstcs r6, #3358720 @ 0x334000 │ │ │ │ @@ -33070,15 +33070,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000fab7 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb8169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ @@ -33117,15 +33117,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x166d19c │ │ │ │ + blx 0xffe6d19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -33165,15 +33165,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #1342177280 @ 0x50000000 │ │ │ │ - svclt 0x0000f9f9 │ │ │ │ + svclt 0x0000fa99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ @@ -33213,18 +33213,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f14668 │ │ │ │ @ instruction: 0xf89df819 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf998f285 │ │ │ │ - eorseq r9, r2, r0, asr #30 │ │ │ │ + blx 0xe6d31c │ │ │ │ + eorseq sl, r2, r8, lsl #1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b087 │ │ │ │ strcs r7, [r0], #-712 @ 0xfffffd38 │ │ │ │ @@ -33264,18 +33264,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dffb3 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - @ instruction: 0xf932f285 │ │ │ │ - eorseq r9, r2, r0, asr #30 │ │ │ │ + @ instruction: 0xf9d2f285 │ │ │ │ + eorseq sl, r2, r8, lsl #1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0xb02248 │ │ │ │ strmi r2, [lr], -r0, lsl #6 │ │ │ │ ldmdavs r2, {r2, r6, r7, r8, r9, sl, fp} │ │ │ │ @@ -33315,19 +33315,19 @@ │ │ │ │ ldc2 7, cr15, [ip, #932]! @ 0x3a4 │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff4ef7f0 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d21, d1[2] │ │ │ │ - svclt 0x0000f8cd │ │ │ │ + svclt 0x0000f96d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r0, asr #30 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, lsl #1 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c5a0 │ │ │ │ blvc 0x6c0fc │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33385,19 +33385,19 @@ │ │ │ │ ldc2 7, cr15, [r0, #-932]! @ 0xfffffc5c │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr2, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vqdmlsl.s q7, d21, d1[2] │ │ │ │ - svclt 0x0000f841 │ │ │ │ + svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r0, asr #30 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + eorseq sl, r2, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42424 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33433,19 +33433,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfe61 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ - vqshl.s64 q7, q0, #4 │ │ │ │ - svclt 0x0000ffdf │ │ │ │ + vqshl.s64 q7, q0, #5 │ │ │ │ + svclt 0x0000f87f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9b989c │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33480,18 +33480,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcr2 7, 0, pc, cr4, cr0, {7} @ │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ ldrb r9, [r0, r1, lsl #18] │ │ │ │ - @ instruction: 0xff82f284 │ │ │ │ + @ instruction: 0xf822f285 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb87f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9954 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33527,18 +33527,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [lr, r1, lsl #18] │ │ │ │ - @ instruction: 0xff24f284 │ │ │ │ + @ instruction: 0xffc4f284 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x9f9a10 │ │ │ │ stmib sp, {r2, r6, r7, r8, r9, sl, fp}^ │ │ │ │ movwls r1, #21249 @ 0x5301 │ │ │ │ @@ -33574,18 +33574,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7f0a802 │ │ │ │ @ instruction: 0xf89dfd49 │ │ │ │ @ instruction: 0xf89d4009 │ │ │ │ stmdbls r1, {r3, ip, sp} │ │ │ │ vqdmlsl.s q7, d20, d3[3] │ │ │ │ - svclt 0x0000fec7 │ │ │ │ + svclt 0x0000ff67 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb880c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ stcmi 6, cr4, [r8], #-44 @ 0xffffffd4 │ │ │ │ bmi 0xa42714 │ │ │ │ stcpl 3, cr15, [sl], {195} @ 0xc3 │ │ │ │ @@ -33622,18 +33622,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r2, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ mulcc r8, sp, r8 │ │ │ │ strb r9, [pc, r1, lsl #18] │ │ │ │ - cdp2 2, 6, cr15, cr6, cr4, {4} │ │ │ │ + @ instruction: 0xff06f284 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c39 │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33687,18 +33687,18 @@ │ │ │ │ @ instruction: 0xf8cd000e │ │ │ │ svclt 0x0018c024 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ ldrb r9, [r5, r8, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ andhi r4, fp, r0, lsl #7 │ │ │ │ vqshl.s64 q7, , #4 │ │ │ │ - svclt 0x0000fde5 │ │ │ │ + svclt 0x0000fe85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c3a │ │ │ │ stmdavs r4!, {r3, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -33753,18 +33753,18 @@ │ │ │ │ andeq lr, lr, r0, asr sl │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ andls r0, r8, #268435456 @ 0x10000000 │ │ │ │ stmdahi fp, {r1, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ ldrb r8, [r1, fp]! │ │ │ │ - stc2l 2, cr15, [r0, #-528]! @ 0xfffffdf0 │ │ │ │ + cdp2 2, 0, cr15, cr0, cr4, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8838c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac29ec │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -33803,17 +33803,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfac1 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2l 2, cr15, [ip], #528 @ 0x210 │ │ │ │ + ldc2 2, cr15, [ip, #528] @ 0x210 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -33855,16 +33855,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eea806 │ │ │ │ @ instruction: 0xf89dfa59 │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - ldc2 2, cr15, [r4], {132} @ 0x84 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + ldc2 2, cr15, [r4, #-528]! @ 0xfffffdf0 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ ldrdgt pc, [ip, -pc]! @ │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @@ -33930,24 +33930,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89dfa83 │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r9, fp]! │ │ │ │ - blx 0xfffede4e │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + ldc2 2, cr15, [lr], {132} @ 0x84 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf99cf24f │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + blx 0xf6dd90 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb88668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ teqpgt r0, pc @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dcac04 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -34013,24 +34013,24 @@ │ │ │ │ stmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f0230a │ │ │ │ @ instruction: 0xf89df9dd │ │ │ │ stmdbls r3, {r0, r5, lr} │ │ │ │ stmdahi fp, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ str r8, [r7, fp]! │ │ │ │ - blx 0x166df9a │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + blx 0xffe6df9a │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf8f6f24f │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + @ instruction: 0xf996f24f │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34074,23 +34074,23 @@ │ │ │ │ strb r3, [lr, r8] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ strtmi lr, [r1], -r9, asr #15 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ @ instruction: 0xf89df8a3 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0xff7ee08c │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + blx 0x1fee08e │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf87cf24f │ │ │ │ + @ instruction: 0xf91cf24f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0xac2f04 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ ldmdavs r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @@ -34129,17 +34129,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df835 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0x1c6e168 │ │ │ │ + blx 0x46e16a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08f0fb8 │ │ │ │ ldrsbtgt pc, [r8], pc @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldcls 2, cr9, [r2], {4} │ │ │ │ @@ -34181,16 +34181,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bd30 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ @ instruction: 0xf89dffcd │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ - blx 0x26e238 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + blx 0xfea6e238 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r9, lsl #1 │ │ │ │ movwcs lr, #51661 @ 0xc9cd │ │ │ │ @@ -34226,17 +34226,17 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46214770 │ │ │ │ @ instruction: 0xf7ed4668 │ │ │ │ @ instruction: 0xf89dff73 │ │ │ │ ldrb r3, [fp, r0] │ │ │ │ - @ instruction: 0xf9aef284 │ │ │ │ + blx 0x13ee2ec │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4f8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34276,24 +34276,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf94af284 │ │ │ │ + @ instruction: 0xf9eaf284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x171e64 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000fbff │ │ │ │ + svclt 0x0000fc9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ - eorseq r9, r2, r8, ror #30 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + ldrhteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a5dc │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34333,23 +34333,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 1, cr15, cr12, cr8, {7} │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vqshl.s64 q7, q1, #4 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r9, ror r9 @ │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xfe3ee2fa │ │ │ │ + stc2 2, cr15, [lr], #-92 @ 0xffffffa4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - eorseq r9, r2, r8, ror #30 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + ldrhteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x460b4c33 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r2, lsr sl │ │ │ │ @@ -34391,24 +34391,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #52, 6 @ 0xd0000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r0, fp, lsr #32] │ │ │ │ - @ instruction: 0xf864f284 │ │ │ │ + @ instruction: 0xf904f284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x172030 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000fb19 │ │ │ │ + svclt 0x0000fbb9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - eorseq r9, r2, r8, ror #30 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + ldrhteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a7a8 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34448,24 +34448,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xfff2f283 │ │ │ │ + @ instruction: 0xf892f284 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x172114 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d23, d28 │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000fb47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ - eorseq r9, r2, r8, ror #30 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ + ldrhteq sl, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ bmi 0xbba894 │ │ │ │ @@ -34504,24 +34504,24 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stc2l 7, cr15, [r4], #-952 @ 0xfffffc48 │ │ │ │ rscle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf0438823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ - vqshl.s64 q7, q6, #3 │ │ │ │ - andcs pc, r0, r1, lsl #31 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + vqshl.s64 q7, q6, #4 │ │ │ │ + andcs pc, r0, r1, lsr #16 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - blx 0xdee5a8 │ │ │ │ + blx 0xff5ee5a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r0, lsl #31 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -34552,34 +34552,34 @@ │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavc r2!, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6492128 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ stmdage r2, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xf8d378a1 │ │ │ │ @ instruction: 0xf7ee22f8 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdahi r3!, {r3, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r3, r3, lsr #32] │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #964 @ 0x3c4 │ │ │ │ vqshl.s64 q7, , #3 │ │ │ │ - andcs pc, r0, fp, lsl #30 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, fp, lsr #31 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adcsmi pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf9c0f217 │ │ │ │ + blx 0x186e694 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #31 │ │ │ │ + eorseq sl, r2, r8, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31f50 │ │ │ │ addlt r7, ip, pc, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r0, lsr #22 │ │ │ │ @@ -34606,21 +34606,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 11, cr15, cr6, cr3, {4} │ │ │ │ + @ instruction: 0xff56f283 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb890ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x31ff4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34647,22 +34647,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 6, cr15, cr4, cr3, {4} │ │ │ │ + @ instruction: 0xff04f283 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3209c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34689,22 +34689,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fe11 │ │ │ │ + svclt 0x0000feb1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8923c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32144 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34730,21 +34730,21 @@ │ │ │ │ blls 0x30c108 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [lr, #524]! @ 0x20c │ │ │ │ + cdp2 2, 5, cr15, cr14, cr3, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb892dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x321e4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34771,22 +34771,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [ip, #-524]! @ 0xfffffdf4 │ │ │ │ + cdp2 2, 0, cr15, cr12, cr3, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3228c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34813,22 +34813,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8942c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32334 │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34854,21 +34854,21 @@ │ │ │ │ blls 0x30c2f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r6], {131} @ 0x83 │ │ │ │ + stc2l 2, cr15, [r6, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad954 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @ instruction: 0x461d4a1f │ │ │ │ @@ -34894,20 +34894,20 @@ │ │ │ │ blls 0x30c398 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r6], #-524 @ 0xfffffdf4 │ │ │ │ + ldc2 2, cr15, [r6, #-524] @ 0xfffffdf4 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ad9f4 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34934,20 +34934,20 @@ │ │ │ │ blls 0x30c438 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fcc7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8960c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ada94 │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -34973,21 +34973,21 @@ │ │ │ │ blmi 0x3b0ca8 │ │ │ │ blls 0x30c4d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff66ee96 │ │ │ │ + ldc2l 2, cr15, [r8], #-524 @ 0xfffffdf4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x325b4 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -35015,22 +35015,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe16ef3e │ │ │ │ + stc2 2, cr15, [r4], #-524 @ 0xfffffdf4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3265c │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35057,22 +35057,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xc6efe6 │ │ │ │ + blx 0xff46efe6 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x32704 │ │ │ │ addlt r7, ip, r0, lsr #22 │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -35099,22 +35099,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fb7d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb898a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x327ac │ │ │ │ addlt r7, ip, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -35140,21 +35140,21 @@ │ │ │ │ blls 0x30c770 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe2ef130 │ │ │ │ + blx 0xaef132 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83664c │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35182,17 +35182,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000fa37 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8766e4 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35221,17 +35221,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9e8f283 │ │ │ │ + blx 0xfe26f274 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836780 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35259,17 +35259,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f99d │ │ │ │ + svclt 0x0000fa3d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6818 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35296,17 +35296,17 @@ │ │ │ │ blls 0x30c9e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf952f283 │ │ │ │ + @ instruction: 0xf9f2f283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8768ac │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35335,17 +35335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf904f283 │ │ │ │ + @ instruction: 0xf9a4f283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x836948 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35373,17 +35373,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ + svclt 0x0000f959 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f69e0 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35410,17 +35410,17 @@ │ │ │ │ blls 0x30cba8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf86ef283 │ │ │ │ + @ instruction: 0xf90ef283 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x8443a8 │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35450,16 +35450,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ - svclt 0x0000f81f │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000f8bf │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c4448 │ │ │ │ @@ -35488,16 +35488,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffd2f282 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + @ instruction: 0xf872f283 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7c44e0 │ │ │ │ @@ -35525,17 +35525,17 @@ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000ff87 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + vmvn.i32 , #3211263 @ 0x0030ffff │ │ │ │ + svclt 0x0000f827 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35568,17 +35568,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff32f282 │ │ │ │ + @ instruction: 0xffd2f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35610,17 +35610,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fedf │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -35639,15 +35639,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 2, 10, cr15, cr4, cr2, {4} │ │ │ │ + @ instruction: 0xff44f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @@ -35688,23 +35688,23 @@ │ │ │ │ @ instruction: 0xf06f3029 │ │ │ │ andls r4, ip, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d11 │ │ │ │ andls r0, sp, r0, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r8, lsr #32] │ │ │ │ - cdp2 2, 4, cr15, cr2, cr2, {4} │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cdp2 2, 14, cr15, cr2, cr2, {4} │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xff86f902 │ │ │ │ + stc2 2, cr15, [r0], {77} @ 0x4d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c31 │ │ │ │ stmdavs r4!, {r3, r4, sl, fp} │ │ │ │ @ instruction: 0xf04f9411 │ │ │ │ @@ -35744,23 +35744,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #45580 @ 0xb20c │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ stmib sp, {r0, r2, r3, ip, pc}^ │ │ │ │ movwcs r3, #21262 @ 0x530e │ │ │ │ eorcc pc, r8, sp, lsl #17 │ │ │ │ vqdmlsl.s q7, d18, d0[2] │ │ │ │ - @ instruction: 0xf648fdd3 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648fe73 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xf3158 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fb71 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc0c8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x330d8 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35787,22 +35787,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fe1d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c170 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33180 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35828,21 +35828,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2l 2, cr15, [sl, #520] @ 0x208 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c210 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33220 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35868,21 +35868,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fcdb │ │ │ │ + svclt 0x0000fd7b │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a4a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fc2b0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x332c0 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35909,22 +35909,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c358 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33368 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35950,21 +35950,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + ldc2l 2, cr15, [r6], {130} @ 0x82 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87c3f8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33408 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35990,21 +35990,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fbe7 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x334c4 │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ strcs r4, [r0], #-2593 @ 0xfffff5df │ │ │ │ @@ -36031,21 +36031,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, lr, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe56ff1a │ │ │ │ + ldc2 2, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x3356c │ │ │ │ @ instruction: 0x46117b1f │ │ │ │ @@ -36073,21 +36073,21 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fb41 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ ldc 6, cr4, [pc, #44] @ 0x33614 │ │ │ │ @ instruction: 0x46117b1d │ │ │ │ @@ -36114,20 +36114,20 @@ │ │ │ │ blls 0x38d6a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffbf0064 │ │ │ │ + blx 0xfe3f0066 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a87c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c23 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -36160,17 +36160,17 @@ │ │ │ │ blls 0x50d760 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r4, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000fa93 │ │ │ │ + svclt 0x0000fb33 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -36201,17 +36201,17 @@ │ │ │ │ blmi 0x231be8 │ │ │ │ blls 0x50d808 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #20 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x10701c0 │ │ │ │ + blx 0xff8701c0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -36228,15 +36228,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x2f022c │ │ │ │ + blx 0xfeaf022c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aa30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36276,23 +36276,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vqdmlsl.s q7, d18, d3[1] │ │ │ │ - @ instruction: 0xf648f9ab │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + @ instruction: 0xf648fa4b │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xf39a8 │ │ │ │ vqsub.s8 q9, q6, │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000ffe9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36330,23 +36330,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - @ instruction: 0xf93ef282 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + @ instruction: 0xf9def282 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr12, {2} │ │ │ │ + @ instruction: 0xff7cf24c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8378ec │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36374,17 +36374,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f8e7 │ │ │ │ + svclt 0x0000f987 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x877984 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36413,17 +36413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf898f282 │ │ │ │ + @ instruction: 0xf938f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x837a20 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36451,17 +36451,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #2162687 @ 0x0020ffff │ │ │ │ - svclt 0x0000f84d │ │ │ │ + svclt 0x0000f8ed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7ab8 │ │ │ │ strmi fp, [r3], -ip, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36488,17 +36488,17 @@ │ │ │ │ blls 0x30dc80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf802f282 │ │ │ │ + @ instruction: 0xf8a2f282 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ae44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fcc50 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33c60 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36524,23 +36524,23 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000ffb9 │ │ │ │ + vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ + svclt 0x0000f859 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8aeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x8fccf8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33d08 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36566,23 +36566,23 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000ff65 │ │ │ │ + vmov.i32 d11, #2162687 @ 0x0020ffff │ │ │ │ + svclt 0x0000f805 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8af94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87cda0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33db0 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36608,21 +36608,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff12f281 │ │ │ │ + @ instruction: 0xffb2f281 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, lr, r0, asr #31 │ │ │ │ bmi 0x87ce40 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33e50 │ │ │ │ stmdage r8, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36648,21 +36648,21 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fec3 │ │ │ │ + svclt 0x0000ff63 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b0d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x685748 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -36685,16 +36685,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr8, cr1, {4} │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + @ instruction: 0xff18f281 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8b158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrmi r4, [r4], -ip, lsl #13 │ │ │ │ bmi 0x6857cc │ │ │ │ @@ -36718,16 +36718,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fe37 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34104 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -36753,20 +36753,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r0, #516]! @ 0x204 │ │ │ │ + cdp2 2, 9, cr15, cr0, cr1, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3419c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36791,20 +36791,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r4, #516]! @ 0x204 │ │ │ │ + cdp2 2, 4, cr15, cr4, cr1, {4} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34234 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36829,20 +36829,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fd59 │ │ │ │ + svclt 0x0000fdf9 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x342cc │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36866,19 +36866,19 @@ │ │ │ │ blls 0x28e268 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr, #-516] @ 0xfffffdfc │ │ │ │ + stc2 2, cr15, [lr, #516]! @ 0x204 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3435c │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36903,20 +36903,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r4], {129} @ 0x81 │ │ │ │ + stc2l 2, cr15, [r4, #-516]! @ 0xfffffdfc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x343f4 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36941,20 +36941,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + svclt 0x0000fd19 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x3448c │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36978,19 +36978,19 @@ │ │ │ │ blls 0x28e428 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr], #-516 @ 0xfffffdfc │ │ │ │ + stc2l 2, cr15, [lr], {129} @ 0x81 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fa7c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ bmi 0x705c7c │ │ │ │ @@ -37014,18 +37014,18 @@ │ │ │ │ blls 0x28e4b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0xff9f0e72 │ │ │ │ + stc2 2, cr15, [r6], {129} @ 0x81 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb0c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37050,18 +37050,18 @@ │ │ │ │ blls 0x28e548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fb9f │ │ │ │ + svclt 0x0000fc3f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x72fb9c │ │ │ │ ldrmi r4, [r6], -ip, lsl #13 │ │ │ │ @@ -37085,19 +37085,19 @@ │ │ │ │ blmi 0x333070 │ │ │ │ blls 0x28e5d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x1670f8e │ │ │ │ + blx 0xffe70f8e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x346cc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @@ -37123,20 +37123,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x371026 │ │ │ │ + blx 0xfeb71026 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34764 │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37161,20 +37161,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff0710bc │ │ │ │ + blx 0x18710be │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x347fc │ │ │ │ addlt r7, sl, lr, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -37199,20 +37199,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000fa75 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x34894 │ │ │ │ addlt r7, sl, ip, lsl fp │ │ │ │ ldrmi r4, [ip], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -37236,19 +37236,19 @@ │ │ │ │ blls 0x28e830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xaf11e8 │ │ │ │ + blx 0xff2f11e8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778724 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37273,17 +37273,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f9e1 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7787b0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37308,17 +37308,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf99af281 │ │ │ │ + blx 0xef1308 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77883c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37343,17 +37343,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f955 │ │ │ │ + svclt 0x0000f9f5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7788c8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37378,17 +37378,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f90f │ │ │ │ + svclt 0x0000f9af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778954 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37413,17 +37413,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8c8f281 │ │ │ │ + @ instruction: 0xf968f281 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7789e0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37448,17 +37448,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f923 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x778a6c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37483,17 +37483,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ - svclt 0x0000f83d │ │ │ │ + svclt 0x0000f8dd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x74640c │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37518,17 +37518,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fff5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + vmvn.i32 , #1114111 @ 0x0010ffff │ │ │ │ + svclt 0x0000f895 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x70649c │ │ │ │ @@ -37554,16 +37554,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffaef280 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + @ instruction: 0xf84ef281 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706528 │ │ │ │ @@ -37589,16 +37589,16 @@ │ │ │ │ blls 0x28edb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff68f280 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + @ instruction: 0xf808f281 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37628,17 +37628,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff1af280 │ │ │ │ + @ instruction: 0xffbaf280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37667,17 +37667,17 @@ │ │ │ │ blmi 0x234720 │ │ │ │ blls 0x48eef0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 12, cr15, cr12, cr0, {4} │ │ │ │ + @ instruction: 0xff6cf280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ @ instruction: 0xf8dd4815 │ │ │ │ stmib sp, {r4, r5, lr, pc}^ │ │ │ │ @@ -37696,15 +37696,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 2, 9, cr15, cr2, cr0, {4} │ │ │ │ + @ instruction: 0xff32f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7bdf2c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34f3c │ │ │ │ @@ -37730,19 +37730,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fe4f │ │ │ │ + svclt 0x0000feef │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77dfc0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34fd0 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37766,19 +37766,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 0, cr15, cr6, cr0, {4} │ │ │ │ + cdp2 2, 10, cr15, cr6, cr0, {4} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e050 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35060 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37802,19 +37802,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fdbf │ │ │ │ + svclt 0x0000fe5f │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe0e0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x350f0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37839,20 +37839,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fd75 │ │ │ │ + svclt 0x0000fe15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e178 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35188 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37876,19 +37876,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [sl, #-512]! @ 0xfffffe00 │ │ │ │ + stc2l 2, cr15, [sl, #512] @ 0x200 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e208 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35218 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37912,19 +37912,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fce3 │ │ │ │ + svclt 0x0000fd83 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x770918 │ │ │ │ strcs r4, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ @@ -37949,19 +37949,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r8], {128} @ 0x80 │ │ │ │ + ldc2 2, cr15, [r8, #-512]! @ 0xfffffe00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x7709b0 │ │ │ │ @@ -37987,19 +37987,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fc4d │ │ │ │ + svclt 0x0000fced │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ blvc 0x6f0a48 │ │ │ │ @@ -38024,18 +38024,18 @@ │ │ │ │ blls 0x30f480 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [r2], {128} @ 0x80 │ │ │ │ + stc2 2, cr15, [r2], #512 @ 0x200 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -38065,17 +38065,17 @@ │ │ │ │ blls 0x48f524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_und │ │ │ │ tstcs r0, r2, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fbb1 │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8c6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0920fb0 │ │ │ │ @ instruction: 0xf10d4c20 │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -38104,17 +38104,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fb63 │ │ │ │ + svclt 0x0000fc03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r6, lsl #1 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @@ -38131,15 +38131,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xb71fe2 │ │ │ │ + blx 0xff371fe2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x779514 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -38165,17 +38165,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fb89 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7795a0 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38200,17 +38200,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe8f20f4 │ │ │ │ + blx 0x10f20f6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x77962c │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38235,17 +38235,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7796b8 │ │ │ │ strmi fp, [r3], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -38270,17 +38270,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmvn.i32 , #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000fa17 │ │ │ │ + svclt 0x0000fab7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ca1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe828 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35838 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38305,20 +38305,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f9d1 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x7fe8c0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x358d0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38343,20 +38343,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f985 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e958 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35968 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38380,19 +38380,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf93af280 │ │ │ │ + @ instruction: 0xf9daf280 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ bmi 0x77e9e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x359f8 │ │ │ │ stmdage r6, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38416,19 +38416,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmov.i32 d11, #65535 @ 0x0000ffff │ │ │ │ - svclt 0x0000f8f3 │ │ │ │ + svclt 0x0000f993 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1448b58 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -38481,17 +38481,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vqdmlsl.s q7, d16, d3[6] │ │ │ │ - svclt 0x0000f871 │ │ │ │ + svclt 0x0000f911 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39af0 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38543,17 +38543,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc44 │ │ │ │ blx 0xfecf6950 │ │ │ │ blcs 0x74e54 │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xfff4f27f │ │ │ │ + @ instruction: 0xf894f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe39be8 │ │ │ │ ldrmi fp, [r6], r6, lsl #1 │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -38605,17 +38605,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdd3c │ │ │ │ blx 0xfecf6a48 │ │ │ │ blcs 0x74f4c │ │ │ │ strb sp, [ip, pc, lsr #3]! │ │ │ │ - @ instruction: 0xff78f27f │ │ │ │ + @ instruction: 0xf818f280 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38660,17 +38660,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ @ instruction: 0xd1bd2b00 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000ff0b │ │ │ │ + svclt 0x0000ffab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39dbc │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38714,17 +38714,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdef0 │ │ │ │ blx 0xfecf6bfc │ │ │ │ blcs 0x72900 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mrc2 2, 4, pc, cr14, cr15, {3} │ │ │ │ + @ instruction: 0xff3ef27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39e94 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38768,17 +38768,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdfc8 │ │ │ │ blx 0xfecf6cd4 │ │ │ │ blcs 0x729d8 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - mrc2 2, 1, pc, cr2, cr15, {3} │ │ │ │ + mrc2 2, 6, pc, cr2, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39f6c │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38822,17 +38822,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fe0a0 │ │ │ │ blx 0xfecf6dac │ │ │ │ blcs 0x72ab0 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - stc2l 2, cr15, [r6, #508] @ 0x1fc │ │ │ │ + mcr2 2, 3, pc, cr6, cr15, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, r8, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -38840,15 +38840,15 @@ │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9da │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ vand d29, d0, d1 │ │ │ │ - blmi 0xdf4ca0 │ │ │ │ + blmi 0xdf4f20 │ │ │ │ blls 0x190160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r2, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38894,17 +38894,17 @@ │ │ │ │ mcr2 7, 3, pc, cr2, cr14, {6} @ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d31, d5 │ │ │ │ - svclt 0x0000fd37 │ │ │ │ + svclt 0x0000fdd7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf6b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf65 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38916,15 +38916,15 @@ │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d016 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - blx 0x14f2b24 │ │ │ │ + blx 0xffcf2b24 │ │ │ │ ldmdavs sl, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r1, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -38962,17 +38962,17 @@ │ │ │ │ ldc2l 7, cr15, [sl, #888] @ 0x378 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d31, d22 │ │ │ │ - svclt 0x0000fcaf │ │ │ │ + svclt 0x0000fd4f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a274 │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39020,17 +39020,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe1423b4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - ldc2 2, cr15, [sl], #-508 @ 0xfffffe04 │ │ │ │ + ldc2l 2, cr15, [sl], {127} @ 0x7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a35c │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39078,33 +39078,33 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe14249c │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #10 │ │ │ │ - blx 0xff1f2eaa │ │ │ │ + stc2l 2, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ addlt ip, r6, ip, lsl #2 │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ @ instruction: 0xf8b3b9d2 │ │ │ │ @ instruction: 0xf01ee000 │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mul r2, r3, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ - vorn d13, d15, d0 │ │ │ │ - blmi 0xe364a8 │ │ │ │ + vand d29, d0, d0 │ │ │ │ + blmi 0xe34728 │ │ │ │ blls 0x190560 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39151,17 +39151,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c5c4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d3 │ │ │ │ - svclt 0x0000fb35 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39221,17 +39221,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c6e4 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d6 │ │ │ │ - svclt 0x0000faa9 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46130fd8 │ │ │ │ addlt r4, r8, pc, lsr sl │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -39291,31 +39291,31 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c7fc │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d31, d6 │ │ │ │ - svclt 0x0000fa1d │ │ │ │ + svclt 0x0000fabd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8da10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r8, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xf893d015 │ │ │ │ @ instruction: 0xf1bee002 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ - mcr2 2, 2, pc, cr6, cr15, {1} @ │ │ │ │ + mcr2 2, 7, pc, cr6, cr15, {1} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, asr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39354,17 +39354,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c8f0 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d31, d20 │ │ │ │ - svclt 0x0000f99f │ │ │ │ + svclt 0x0000fa3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba874 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39414,17 +39414,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - @ instruction: 0xf926f27f │ │ │ │ + @ instruction: 0xf9c6f27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xdba964 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39474,17 +39474,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #8 │ │ │ │ - @ instruction: 0xf8aef27f │ │ │ │ + @ instruction: 0xf94ef27f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ b 0x1449bd8 │ │ │ │ stmdavs r4!, {r0, sl, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ @@ -39537,17 +39537,17 @@ │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ andne pc, r1, sp, lsl #17 │ │ │ │ subeq lr, r0, r0, ror #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ @ instruction: 0xd1ae2800 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000f831 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7d │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39685,15 +39685,15 @@ │ │ │ │ b 0x11c8894 │ │ │ │ blx 0xbb7e18 │ │ │ │ ldrbtmi pc, [r0], r5, lsl #4 @ │ │ │ │ blx 0x3c7aa0 │ │ │ │ strb pc, [pc, -r1, lsl #28]! @ │ │ │ │ @ instruction: 0xf183fab3 │ │ │ │ strb r3, [r5, r0, lsr #2]! │ │ │ │ - @ instruction: 0xff08f27e │ │ │ │ + @ instruction: 0xffa8f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39738,15 +39738,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000fe9f │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbae50 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39789,15 +39789,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000fe39 │ │ │ │ + svclt 0x0000fed9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fd0 │ │ │ │ addlt ip, fp, r0, asr #1 │ │ │ │ andcs r4, r0, #17825792 @ 0x1100000 │ │ │ │ @@ -39842,15 +39842,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000fdcf │ │ │ │ + svclt 0x0000fe6f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbaff0 │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ ldmdavs fp, {sl, fp} │ │ │ │ @@ -39893,15 +39893,15 @@ │ │ │ │ submi lr, r9, #208, 14 @ 0x3400000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r9, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ bicle r2, r5, r0, lsl #22 │ │ │ │ vabd.s q15, q15, q15 │ │ │ │ - svclt 0x0000fd69 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39945,17 +39945,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d30, d25 │ │ │ │ - svclt 0x0000fd01 │ │ │ │ + svclt 0x0000fda1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -39993,17 +39993,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q15, q4 │ │ │ │ - svclt 0x0000fca1 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbmi r8!, {r0, r1, r3, r9, sl, lr} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @@ -40041,17 +40041,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi fp, [r3], -r0, lsl #26 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ vaba.s q15, q15, q4 │ │ │ │ - svclt 0x0000fc41 │ │ │ │ + svclt 0x0000fce1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ stmdbmi r6!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40086,17 +40086,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66860 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - blx 0xff9f3e66 │ │ │ │ + stc2 2, cr15, [r6], {126} @ 0x7e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40122,17 +40122,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe7f3ef6 │ │ │ │ + ldc2 2, cr15, [lr], #-504 @ 0xfffffe08 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40158,17 +40158,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x15f3f86 │ │ │ │ + blx 0xffdf3f86 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40194,30 +40194,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x3f4016 │ │ │ │ + blx 0xfebf4016 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r0 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r3, #-1764] @ 0xfffff91c │ │ │ │ stmiblt ip, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf830f23f │ │ │ │ + @ instruction: 0xf8d0f23f │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, fp, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ blx 0xff175662 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vabd.s d30, d30, d28 │ │ │ │ - svclt 0x0000fa9b │ │ │ │ + svclt 0x0000fb3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb69c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40304,17 +40304,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe9044bc │ │ │ │ blx 0x383fc │ │ │ │ b 0x1373800 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - blx 0xcf41cc │ │ │ │ + blx 0xff4f41cc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8e9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb76c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmiblt r1, {r8, r9}^ │ │ │ │ @@ -40356,31 +40356,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe90458c │ │ │ │ blx 0x384cc │ │ │ │ b 0x13738d0 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [ip, r2, lsl #28] │ │ │ │ - @ instruction: 0xf9caf27e │ │ │ │ + blx 0x1af429c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbbb83c │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r6, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vorn d13, d14, d1 │ │ │ │ - blmi 0x977490 │ │ │ │ + blmi 0x977710 │ │ │ │ blls 0x191950 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40408,17 +40408,17 @@ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ @ instruction: 0xe7be4318 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, q15, │ │ │ │ - svclt 0x0000f963 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8eb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb90c │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40449,17 +40449,17 @@ │ │ │ │ bmi 0x24939c │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf910f27e │ │ │ │ + @ instruction: 0xf9b0f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ec28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8fb9b0 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40490,30 +40490,30 @@ │ │ │ │ bmi 0x249440 │ │ │ │ @ instruction: 0xf7dd9303 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #6 │ │ │ │ - @ instruction: 0xf8bef27e │ │ │ │ + @ instruction: 0xf95ef27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ ldrdlt ip, [r6], r4 │ │ │ │ @ instruction: 0xf8dc4686 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ strmi r0, [ip], r0, lsl #24 │ │ │ │ ldmdahi ip, {r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [r2, #-1764] @ 0xfffff91c │ │ │ │ stmiblt r4, {r2, r3, r4, r7, fp, ip, sp, lr} │ │ │ │ - stc2l 2, cr15, [r2], #248 @ 0xf8 │ │ │ │ + stc2 2, cr15, [r2, #248] @ 0xf8 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sp, asr #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40549,17 +40549,17 @@ │ │ │ │ stmdbls r3, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x94b54 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7fe8 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vabd.s d30, d30, d26 │ │ │ │ - svclt 0x0000f849 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8edb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bb20 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40603,17 +40603,17 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904968 │ │ │ │ blx 0x388a8 │ │ │ │ b 0x1373cac │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xffdcf27d │ │ │ │ + @ instruction: 0xf87cf27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ee90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc3bbf8 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmiblt r9, {r8, r9}^ │ │ │ │ @@ -40657,31 +40657,31 @@ │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ @ instruction: 0xf101fa20 │ │ │ │ bl 0xfe904a40 │ │ │ │ blx 0x38980 │ │ │ │ b 0x1373d84 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ strb r0, [r9, r2, lsl #28] │ │ │ │ - @ instruction: 0xff70f27d │ │ │ │ + @ instruction: 0xf810f27e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8ef68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xbfbcf0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r6], r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r5, r0, lsl pc │ │ │ │ mulgt r2, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vorn d13, d14, d0 │ │ │ │ - blmi 0x9b6be4 │ │ │ │ + blmi 0x9b6e64 │ │ │ │ blls 0x191e04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_irq │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -40710,17 +40710,17 @@ │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bc4319 │ │ │ │ stc2 10, cr15, [lr], {190} @ 0xbe @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - svclt 0x0000ff07 │ │ │ │ + svclt 0x0000ffa7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97bda4 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40753,17 +40753,17 @@ │ │ │ │ @ instruction: 0xffdcf7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - mrc2 2, 5, pc, cr0, cr13, {3} │ │ │ │ + @ instruction: 0xff50f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x97be50 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40796,17 +40796,17 @@ │ │ │ │ @ instruction: 0xff86f7dc │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #4 │ │ │ │ - mrc2 2, 2, pc, cr10, cr13, {3} │ │ │ │ + mrc2 2, 7, pc, cr10, cr13, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8f194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi lr!, {r2, r3, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -40849,17 +40849,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 10, 4, pc, cr0, cr0, {5} @ │ │ │ │ msreq CPSR_, #-2147483645 @ 0x80000003 │ │ │ │ vaba.s d30, d29, d25 │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ + svclt 0x0000fe91 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf8b │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40903,17 +40903,17 @@ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec67524 │ │ │ │ @ instruction: 0xf10efe80 │ │ │ │ strb r0, [r6, r0, lsr #28] │ │ │ │ - stc2 2, cr15, [r4, #500] @ 0x1f4 │ │ │ │ + mcr2 2, 1, pc, cr4, cr13, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40939,17 +40939,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + ldc2l 2, cr15, [ip, #500] @ 0x1f4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r4], #500 @ 0x1f4 │ │ │ │ + ldc2 2, cr15, [r4, #500] @ 0x1f4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1668 @ 0x684 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -41011,17 +41011,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + stc2l 2, cr15, [ip, #-500] @ 0xfffffe0c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb8f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [fp], r0 @ │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ @ instruction: 0xf8dc2100 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -41055,15 +41055,15 @@ │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfece7784 │ │ │ │ smlawbcc r0, r2, r1, pc @ │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fc55 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r0, asr #31 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -41143,15 +41143,15 @@ │ │ │ │ @ instruction: 0xf1c34322 │ │ │ │ blx 0x879558 │ │ │ │ msrmi CPSR_x, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf1c34099 │ │ │ │ @ instruction: 0xe78f037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r3, r0, lsr #6]! │ │ │ │ - blx 0xfe974ee6 │ │ │ │ + mcrr2 2, 7, pc, r4, cr13 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000bd45 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000bd41 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000bd3d │ │ │ │ @@ -41347,17 +41347,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x375214 │ │ │ │ + blx 0xfeb75214 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41408,17 +41408,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf992f27d │ │ │ │ + blx 0xcf5308 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb890e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41469,17 +41469,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf918f27d │ │ │ │ + @ instruction: 0xf9b8f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb891dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41530,17 +41530,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf89ef27d │ │ │ │ + @ instruction: 0xf93ef27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41591,17 +41591,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf824f27d │ │ │ │ + @ instruction: 0xf8c4f27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41652,17 +41652,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffaaf27c │ │ │ │ + @ instruction: 0xf84af27d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41713,17 +41713,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff30f27c │ │ │ │ + @ instruction: 0xffd0f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r8, r8, lsl #31 │ │ │ │ @ instruction: 0xf10d4606 │ │ │ │ svcge 0x00220c08 │ │ │ │ @@ -41774,17 +41774,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrc2 2, 5, pc, cr6, cr12, {3} │ │ │ │ + @ instruction: 0xff56f27c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ @ instruction: 0xf7e12300 │ │ │ │ svclt 0x0000be7d │ │ │ │ @ instruction: 0xf7e12301 │ │ │ │ svclt 0x0000be79 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -42017,24 +42017,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb4f │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - ldc2l 2, cr15, [r0], {124} @ 0x7c │ │ │ │ + ldc2l 2, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x179758 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000ff85 │ │ │ │ + vqsub.s16 d6, d16, d4 │ │ │ │ + svclt 0x0000f825 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r9, [r2], -r0 │ │ │ │ - mlaseq r2, r8, pc, r9 @ │ │ │ │ + ldrshteq r9, [r2], -r8 │ │ │ │ + eorseq sl, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb904c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xd8ab24 │ │ │ │ svceq 0x00c42300 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42079,23 +42079,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ blx 0xff577324 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s q15, q14, q4 │ │ │ │ - andcs pc, r0, r5, asr ip @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + strdcs pc, [r0], -r5 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - @ instruction: 0xff0af20f │ │ │ │ + @ instruction: 0xffaaf20f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - mlaseq r2, r8, pc, r9 @ │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + eorseq sl, r2, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb905b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r8, asr #31 │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ bmi 0xe0ac1c │ │ │ │ ldrbvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -42142,24 +42142,24 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r3, r4, lsl #16 │ │ │ │ blx 0x15f7420 │ │ │ │ mulsmi r1, sp, r8 │ │ │ │ ldrb r9, [r6, r3, lsl #18] │ │ │ │ - blx 0xff5f5e7e │ │ │ │ + ldc2l 2, cr15, [r6], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x17994c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000fe8b │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000ff2b │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r8, pc, r9 @ │ │ │ │ + eorseq sl, r2, r0, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb906b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ bmi 0xdcad18 │ │ │ │ bleq 0xff1420c8 │ │ │ │ ldmdavs r2, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -42204,24 +42204,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89df9d9 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0x16f5f76 │ │ │ │ + blx 0xffef5f76 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x179a44 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000fe0f │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ - mlaseq r2, r8, pc, r9 @ │ │ │ │ + eorseq r9, r2, r0, lsr #30 │ │ │ │ + eorseq sl, r2, r0, ror #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ movwls r2, #8960 @ 0x2300 │ │ │ │ @@ -42265,23 +42265,23 @@ │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdage r2, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f7e6 │ │ │ │ vabd.s q15, q14, │ │ │ │ - andcs pc, r0, r1, ror #21 │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl #23 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ addsvs pc, r4, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6, #60] @ 0x3c │ │ │ │ + cdp2 2, 3, cr15, cr6, cr15, {0} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #26 │ │ │ │ - eorseq r9, r2, r8, lsr #31 │ │ │ │ + eorseq r9, r2, r0, ror lr │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldmdbmi r5!, {r0, r1, r3, r7, ip, sp, pc} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ movwcs lr, #59853 @ 0xe9cd │ │ │ │ @@ -42325,23 +42325,23 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf858f7ea │ │ │ │ strtmi lr, [r1], -r8, ror #15 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ @ instruction: 0xf8ddf82d │ │ │ │ ldrb ip, [sl, ip] │ │ │ │ - blx 0x1a76158 │ │ │ │ + blx 0x27615a │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x139c28 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d6, d31, d4 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fdbd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #31 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q8, d0[6] │ │ │ │ addlt r2, r2, r4, lsl #25 │ │ │ │ @ instruction: 0xf3c00bc2 │ │ │ │ @ instruction: 0xf1bc0309 │ │ │ │ @@ -42354,15 +42354,15 @@ │ │ │ │ @ instruction: 0xf043020f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103cfd4 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83a7ee │ │ │ │ blx 0xfe872422 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90a4fa │ │ │ │ @@ -42495,38 +42495,38 @@ │ │ │ │ tstle r4, r0, lsl #30 │ │ │ │ b 0x1418824 │ │ │ │ ldrmi r7, [lr, #3728] @ 0xe90 │ │ │ │ @ instruction: 0xf1bcd011 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ bcs 0x58730 │ │ │ │ @ instruction: 0xf648d1c7 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x4f9ad0 │ │ │ │ vqsub.s8 q9, q3, │ │ │ │ - stmdahi fp, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi fp, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf1bc800b │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf020d004 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r3, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42547,16 +42547,16 @@ │ │ │ │ @ instruction: 0xf7e24008 │ │ │ │ @ instruction: 0xf010b82b │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ - @ instruction: 0xf1eae7d9 │ │ │ │ - mrc 15, 7, APSR_nzcv, cr0, cr9, {6} │ │ │ │ + @ instruction: 0xf1ebe7d9 │ │ │ │ + mrc 8, 7, APSR_nzcv, cr0, cr9, {3} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb90cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0010f013 │ │ │ │ @ instruction: 0xf892d026 │ │ │ │ @@ -42588,15 +42588,15 @@ │ │ │ │ @ instruction: 0xf021d1d5 │ │ │ │ b 0x17cd36c │ │ │ │ sbcsle r0, r7, r0, lsl #28 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr1, {0} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ ldrbtmi r4, [r1], -r0, ror #12 │ │ │ │ bfi r8, r3, #0, #16 │ │ │ │ - blx 0xffa7632e │ │ │ │ + stc2 1, cr15, [r8], {234} @ 0xea │ │ │ │ blvc 0x1075648 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r7], {142} @ 0x8e │ │ │ │ @@ -42623,15 +42623,15 @@ │ │ │ │ ldmib sp, {r0, r1, r6, r7, pc}^ │ │ │ │ blls 0x30f41c │ │ │ │ andeq pc, r1, #5 │ │ │ │ @ instruction: 0xf0822a00 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ b 0x109211c │ │ │ │ @ instruction: 0xf6491182 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q9, d0, d0[6] │ │ │ │ bl 0xba4dc │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ @ instruction: 0x01bcf8b2 │ │ │ │ subseq lr, r6, #323584 @ 0x4f000 │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ ldrmi fp, [r6], -r8, lsl #30 │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -42646,27 +42646,27 @@ │ │ │ │ blx 0xfe969c5e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849d5a │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x1263c78 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0x7f60fa │ │ │ │ + blx 0xfeff60fa │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x5f610a │ │ │ │ + blx 0xfedf610a │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1232304 │ │ │ │ - blls 0x1788b8 │ │ │ │ + blls 0x178b38 │ │ │ │ blcc 0xe00b4 │ │ │ │ mvnscc pc, r1, asr #2 │ │ │ │ b 0x10fc614 │ │ │ │ beq 0x128ebb0 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ blx 0xbccb6 │ │ │ │ blx 0xfe8f5cbe │ │ │ │ @@ -42735,31 +42735,31 @@ │ │ │ │ stmdage r8, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 7, cr15, [sl, #924]! @ 0x39c │ │ │ │ stccs 7, cr14, [r0], {178} @ 0xb2 │ │ │ │ ldmdahi fp!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xe714803b │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x37a288 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - vmla.i , , │ │ │ │ - @ instruction: 0xf648ff2b │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vpmax.s d31, d27, d13 │ │ │ │ + @ instruction: 0xf648ffcb │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x1b9ea8 │ │ │ │ vqsub.s8 q9, q3, │ │ │ │ - svclt 0x0000fcc9 │ │ │ │ + svclt 0x0000fd69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - ldrhteq r9, [r2], -r8 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + eorseq sl, r2, r0, lsl #2 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff0bac20 │ │ │ │ vaddl.u8 , d16, d2 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42771,15 +42771,15 @@ │ │ │ │ @ instruction: 0xf043027f │ │ │ │ @ instruction: 0xf0024c00 │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103d658 │ │ │ │ stmdblt fp, {r1, r2, r3, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ @ instruction: 0x01bcf8b3 │ │ │ │ blx 0xfe83ae72 │ │ │ │ blx 0xfe872aa6 │ │ │ │ @ instruction: 0xf1c3e303 │ │ │ │ blx 0xfe90ab7e │ │ │ │ @@ -42913,38 +42913,38 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ blvc 0xfe32e490 │ │ │ │ vfnmavc.f32 s28, s0, s30 │ │ │ │ mulsle r1, lr, r5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ blvc 0x12ee394 │ │ │ │ @ instruction: 0xd1b52a00 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #18432 @ 0x4800 │ │ │ │ - blx 0x1c769c6 │ │ │ │ + ldc2 2, cr15, [r0], {70} @ 0x46 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bed1e7 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7a1 │ │ │ │ ldr r4, [lr, r0, lsl #1] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf864f20f │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xf904f20f │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9cd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ teqcs r4, #3358720 @ 0x334000 │ │ │ │ @@ -42991,60 +42991,60 @@ │ │ │ │ blls 0xe8720 │ │ │ │ b 0x10fc324 │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq r4!, {r0, r1, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ bleq 0x1734ad4 │ │ │ │ @ instruction: 0xf649086d │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vqdmlal.s q9, d0, d0[6] │ │ │ │ bl 0xfae9c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #136] @ 0x3a264 │ │ │ │ @ instruction: 0xf8b38b9e │ │ │ │ @ instruction: 0x462b61bc │ │ │ │ blx 0xfe9bb2c2 │ │ │ │ blx 0xfe9ea202 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe84a2f6 │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - @ instruction: 0xf850f123 │ │ │ │ + @ instruction: 0xf8f0f123 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf846f123 │ │ │ │ + @ instruction: 0xf8e6f123 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28bb24 │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dc658 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1238900 │ │ │ │ - blls 0x2f8318 │ │ │ │ + blls 0x2f8598 │ │ │ │ stmdbge ip, {r1, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf123462b │ │ │ │ - stmdbge r8, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf123230c │ │ │ │ - bls 0x2782e8 │ │ │ │ + bls 0x278568 │ │ │ │ blls 0x2a46a8 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf812f123 │ │ │ │ + @ instruction: 0xf8b2f123 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x74fd8 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -43058,28 +43058,28 @@ │ │ │ │ stc 0, cr10, [sp, #272] @ 0x110 │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ - @ instruction: 0xf1228b24 │ │ │ │ - strtmi pc, [r2], -r5, ror #31 │ │ │ │ + @ instruction: 0xf1238b24 │ │ │ │ + strtmi pc, [r2], -r5, lsl #17 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ - @ instruction: 0xf122a824 │ │ │ │ - @ instruction: 0x465bffdd │ │ │ │ + @ instruction: 0xf123a824 │ │ │ │ + @ instruction: 0x465bf87d │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ - @ instruction: 0xf122a816 │ │ │ │ - @ instruction: 0x4622ffd5 │ │ │ │ + @ instruction: 0xf123a816 │ │ │ │ + @ instruction: 0x4622f875 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ - @ instruction: 0xf122a81a │ │ │ │ - svcls 0x0024ffcd │ │ │ │ + @ instruction: 0xf123a81a │ │ │ │ + svcls 0x0024f86d │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -43120,27 +43120,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6759f0 │ │ │ │ blhi 0x7759f4 │ │ │ │ blhi 0x7f59f8 │ │ │ │ blhi 0x8759fc │ │ │ │ blhi 0x8f5a00 │ │ │ │ blhi 0x975a04 │ │ │ │ - @ instruction: 0xff6af122 │ │ │ │ + @ instruction: 0xf80af123 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff62f122 │ │ │ │ + @ instruction: 0xf802f123 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff5af122 │ │ │ │ + @ instruction: 0xfffaf122 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff52f122 │ │ │ │ + @ instruction: 0xfff2f122 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba898 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87c41c │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -43191,29 +43191,29 @@ │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1228b1c │ │ │ │ - svcls 0x0007fedb │ │ │ │ + svcls 0x0007ff7b │ │ │ │ blls 0x14be00 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #6] │ │ │ │ @ instruction: 0xf122462b │ │ │ │ - blls 0x17a04c │ │ │ │ + blls 0x17a2cc │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, sl, ip, sp} │ │ │ │ ldmdage r6, {r0, r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1222400 │ │ │ │ - strbmi pc, [r2], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r2], -r7, ror #30 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - mcrls 14, 1, pc, cr4, cr15, {5} @ │ │ │ │ + mcrls 15, 1, pc, cr4, cr15, {2} @ │ │ │ │ @ instruction: 0xf04f9820 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ ldrbtmi r9, [r1], r5, lsr #30 │ │ │ │ @ instruction: 0xf04f9e21 │ │ │ │ bls 0x7bc544 │ │ │ │ @ instruction: 0x0c07eb56 │ │ │ │ @@ -43252,15 +43252,15 @@ │ │ │ │ b 0x11c1180 │ │ │ │ b 0x140c0e0 │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1220800 │ │ │ │ - ldmib sp, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7ee3c │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x14031f8 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43498,39 +43498,39 @@ │ │ │ │ cmple r5, r0, lsl fp │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andshi r0, r3, r1, lsl #6 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf648d18a │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xafaa80 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - stmdbcs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0072f47f │ │ │ │ strmi r4, [fp], -sl, lsl #12 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldrb r4, [lr], sp, lsl #12 │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ bls 0x1a678c │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bllt 0xff4b89f8 │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0xe6ce4615 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x6baec8 │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d14, d0 │ │ │ │ - ldrbtmi pc, [r2], -sp, asr #23 @ │ │ │ │ + ldrbtmi pc, [r2], -sp, ror #24 @ │ │ │ │ @ instruction: 0xf6c74674 │ │ │ │ @ instruction: 0x467572ff │ │ │ │ @ instruction: 0x46704673 │ │ │ │ ssat r2, #22, r4, lsl #2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a67a0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43545,16 +43545,16 @@ │ │ │ │ blvc 0xfe721674 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ strmi pc, [r0, #37] @ 0x25 │ │ │ │ strpl pc, [r0, #-69] @ 0xffffffbb │ │ │ │ @ instruction: 0x2605e73d │ │ │ │ bllt 0x1fb8a70 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ - eorseq r9, r2, r8, asr #31 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ + eorseq sl, r2, r0, lsl r1 │ │ │ │ andeq lr, r3, #80, 20 @ 0x50000 │ │ │ │ bls 0xeef28 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2ec18 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece12a4 │ │ │ │ @@ -43604,29 +43604,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f758 │ │ │ │ ldr r9, [fp, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [sp], -r2, lsl #24 │ │ │ │ ldr r9, [r3, r3, lsl #6]! │ │ │ │ - @ instruction: 0xf868f27b │ │ │ │ - strtcs pc, [r0], #1608 @ 0x648 │ │ │ │ + @ instruction: 0xf908f27b │ │ │ │ + strbtcc pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d14 │ │ │ │ - andcs pc, r0, fp, lsl fp @ │ │ │ │ - bicne pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x2000fbbb │ │ │ │ + tstpcc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x4773d2 │ │ │ │ - mlaseq r2, r8, r9, r9 │ │ │ │ - eorseq r9, r2, r8, ror #19 │ │ │ │ + blx 0xfec773d2 │ │ │ │ + eorseq r9, r2, r0, ror #21 │ │ │ │ + eorseq r9, r2, r0, lsr fp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ teqcs sl, #3358720 @ 0x334000 │ │ │ │ @@ -43670,15 +43670,15 @@ │ │ │ │ b 0x10fcd60 │ │ │ │ movwls r7, #13259 @ 0x33cb │ │ │ │ bicvc lr, sl, #323584 @ 0x4f000 │ │ │ │ beq 0x16f559c │ │ │ │ bvc 0xff2b558c │ │ │ │ bleq 0x1735574 │ │ │ │ ldmdbeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - msrne CPSR_, #76546048 @ 0x4900000 │ │ │ │ + msrcs SPSR_f, #76546048 @ 0x4900000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldrbmi sl, [r2], -ip, lsl #18 │ │ │ │ strbmi pc, [r0], -pc, asr #32 @ │ │ │ │ blhi 0xfe976300 │ │ │ │ @ instruction: 0x41bcf8b3 │ │ │ │ strteq r4, [r4], #-1611 @ 0xfffff9b5 │ │ │ │ @@ -43686,45 +43686,45 @@ │ │ │ │ andpl pc, r0, r4, lsr #23 │ │ │ │ submi pc, r0, r0, asr #3 │ │ │ │ streq pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ andls r1, r0, r0, lsl #16 │ │ │ │ andls r4, sl, r4, ror #2 │ │ │ │ ldmdage r6, {r0, sl, ip, pc} │ │ │ │ @ instruction: 0xf122940b │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf122230c │ │ │ │ - bls 0x279890 │ │ │ │ + bls 0x279b10 │ │ │ │ blls 0x2a50f0 │ │ │ │ subsmi sl, r2, #1441792 @ 0x160000 │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xff9f7164 │ │ │ │ + blx 0xfe1f7166 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldmne fp, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ movwls r9, #41728 @ 0xa300 │ │ │ │ blls 0x324d44 │ │ │ │ movwls r4, #4443 @ 0x115b │ │ │ │ strbmi r9, [fp], -fp, lsl #6 │ │ │ │ - blx 0xff677180 │ │ │ │ + blx 0x1e77182 │ │ │ │ ldmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ ldmdage r6, {r1, r3, r8, r9, sp} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - blx 0xff3f7194 │ │ │ │ + blx 0x1bf7196 │ │ │ │ stmdbge lr, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r0, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ strmi lr, [sl, #-2525] @ 0xfffff623 │ │ │ │ bl 0x19cb664 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1224500 │ │ │ │ - movwcs pc, #2753 @ 0xac1 @ │ │ │ │ + movwcs pc, #2913 @ 0xb61 @ │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r1, r2, r3, r4, r8, fp, sp, pc}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ bls 0x10b334 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @ instruction: 0xf14618e4 │ │ │ │ @@ -43736,27 +43736,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1228b24 │ │ │ │ - @ instruction: 0x4652fa99 │ │ │ │ + @ instruction: 0x4652fb39 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf122a824 │ │ │ │ - @ instruction: 0x465bfa91 │ │ │ │ + @ instruction: 0x465bfb31 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ bls 0x125200 │ │ │ │ @ instruction: 0xf122a816 │ │ │ │ - ldrbmi pc, [r2], -r9, lsl #21 @ │ │ │ │ + ldrbmi pc, [r2], -r9, lsr #22 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r9, sl, lr} │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - stmdals r4!, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4!, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #22 │ │ │ │ @ instruction: 0x471ee9dd │ │ │ │ ldmib sp, {r0, r1, r3, r4, fp, ip}^ │ │ │ │ @ instruction: 0xf04f6222 │ │ │ │ vstmdbls r5!, {s0-s-1} │ │ │ │ ldmib sp, {r0, r5, fp, ip, pc}^ │ │ │ │ cmnmi r8, r8, lsl lr │ │ │ │ @@ -43794,28 +43794,28 @@ │ │ │ │ blhi 0x676478 │ │ │ │ blhi 0x6f647c │ │ │ │ blhi 0x776480 │ │ │ │ blhi 0x7f6484 │ │ │ │ blhi 0x876488 │ │ │ │ blhi 0x8f648c │ │ │ │ blhi 0x976490 │ │ │ │ - blx 0x9772e8 │ │ │ │ + blx 0xff1772e8 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, sl, lr} │ │ │ │ stmdage r4!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x6f72fc │ │ │ │ + blx 0xfeef72fc │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, sl, lr} │ │ │ │ ldmdage r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x4f730c │ │ │ │ + blx 0xfecf730c │ │ │ │ ldrtmi r4, [fp], -sl, asr #12 │ │ │ │ blge 0x755c0 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x2f731c │ │ │ │ + blx 0xfeaf731c │ │ │ │ stcls 8, cr10, [r4], #-120 @ 0xffffff88 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ beq 0x76fe0 │ │ │ │ stc 8, cr12, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ ldmdbne fp, {r1, r2, r3, r4, r8, r9, fp, pc} │ │ │ │ @@ -43871,28 +43871,28 @@ │ │ │ │ stceq 1, cr15, [r0], {108} @ 0x6c │ │ │ │ bl 0xfec4c8ec │ │ │ │ strtmi r0, [r2], -r2, lsl #20 │ │ │ │ @ instruction: 0xf16ca820 │ │ │ │ @ instruction: 0xed8d0900 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1228b1c │ │ │ │ - @ instruction: 0x9d05f989 │ │ │ │ + vstrls s30, [r5, #-164] @ 0xffffff5c │ │ │ │ @ instruction: 0x464b4652 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, #-1536] @ 0xfffffa00 │ │ │ │ - @ instruction: 0xf980f122 │ │ │ │ + blx 0x877430 │ │ │ │ ldrbmi r4, [fp], -r2, lsr #12 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf978f122 │ │ │ │ + blx 0x677440 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #22 │ │ │ │ strcc lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0x464ba918 │ │ │ │ @ instruction: 0xf122a81a │ │ │ │ - @ instruction: 0x9e24f96f │ │ │ │ + vmulls.f32 s30, s8, s30 │ │ │ │ tstcs r0, r0, lsr #20 │ │ │ │ @ instruction: 0x5722e9dd │ │ │ │ ldmib sp, {r1, r4, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf04f431e │ │ │ │ cdpls 12, 2, cr0, cr5, cr0, {0} │ │ │ │ stmdals r1!, {r0, r5, r6, r7, r9, sl, lr} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -43930,15 +43930,15 @@ │ │ │ │ b 0x11c1c1c │ │ │ │ b 0x140cb7c │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1679401 │ │ │ │ @ instruction: 0xf1220700 │ │ │ │ - ldmib sp, {r0, r1, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7f8d8 │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp}^ │ │ │ │ submi lr, r9, #18 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -44054,22 +44054,22 @@ │ │ │ │ @ instruction: 0xf89de7ae │ │ │ │ blcs 0x474c0 │ │ │ │ @ instruction: 0xf8b8d1e8 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8a84380 │ │ │ │ ldrb r3, [lr], #0 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x17b72c │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s8 d9, d13, d0 │ │ │ │ - vrsqrts.f16 d31, d26, d11 │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ + vhadd.s8 d9, d14, d0 │ │ │ │ + vtst. d31, d10, d27 │ │ │ │ + svclt 0x0000fd79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r8, asr #31 │ │ │ │ + eorseq sl, r2, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x843ea4 │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -44098,17 +44098,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d10, d0 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ + svclt 0x0000fd2b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb92534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0xc098f8df │ │ │ │ @ instruction: 0x460b4614 │ │ │ │ strtmi r4, [r1], -r3, lsr #20 │ │ │ │ @@ -44142,16 +44142,16 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d27, d10, d0 │ │ │ │ - svclt 0x0000fc33 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb925e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff3cc │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @@ -44160,21 +44160,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cbfe8 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xbb4dc │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f9af │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000fa4f │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff424 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -44182,21 +44182,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cc05c │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xbb534 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f983 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000fa23 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10ff47c │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -44207,21 +44207,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fc040 │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf648bd08 │ │ │ │ - vaddw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0xbb598 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f951 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + svclt 0x0000f9f1 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb926f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12ff4e0 │ │ │ │ ldmibeq sl, {r0, r1, r4, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x6c03ea4f │ │ │ │ @@ -44236,39 +44236,39 @@ │ │ │ │ b 0x1413538 │ │ │ │ bleq 0xff2880f8 │ │ │ │ cmpmi r4, r1, asr #20 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf916f245 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xf9b6f245 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9276c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103f554 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r8, r8, asr #12 │ │ │ │ + addscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8f2f245 │ │ │ │ - eorseq r9, r2, r0, ror #18 │ │ │ │ + @ instruction: 0xf992f245 │ │ │ │ + eorseq r9, r2, r8, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb927b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2ff59c │ │ │ │ blvc 0xfe2e9d8c │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmdblt sl, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44499,15 +44499,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46224770 │ │ │ │ stmdage r2, {r3, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xff8cf7e3 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ @ instruction: 0xe7e2feb3 │ │ │ │ - @ instruction: 0xf968f27a │ │ │ │ + blx 0x278350 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r4], -fp, lsl #1 │ │ │ │ strmi r4, [r4], sp, lsl #12 │ │ │ │ @@ -44913,26 +44913,26 @@ │ │ │ │ @ instruction: 0xf04f462b │ │ │ │ @ instruction: 0xf06f37ff │ │ │ │ ldrb r4, [r2], r0 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r7], -r8, lsl #12 │ │ │ │ @ instruction: 0xf6482000 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x27c498 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ vqsub.s8 , , q1 │ │ │ │ - stmdaeq pc, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ + stmdaeq pc, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ @ │ │ │ │ tsteq r6, r3, asr sl │ │ │ │ strbvc lr, [r0, r7, asr #20] │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf7d4e6b6 │ │ │ │ svclt 0x0000fd8b │ │ │ │ - ldrsbteq r9, [r2], -r8 │ │ │ │ + eorseq sl, r2, r0, lsr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r0, #-556] @ 0xfffffdd4 │ │ │ │ stmdavs sp!, {r0, r1, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9509 │ │ │ │ @@ -44993,15 +44993,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ ldrmi lr, [ip], -r7, lsr #15 │ │ │ │ ldrmi r4, [sl], r6, lsl #13 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ ldrb r0, [r2, r0, asr #24] │ │ │ │ - stc2 2, cr15, [ip, #484] @ 0x1e4 │ │ │ │ + mcr2 2, 1, pc, cr12, cr9, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ movwcs fp, #149 @ 0x95 │ │ │ │ bmi 0x1d67154 │ │ │ │ @@ -45106,30 +45106,30 @@ │ │ │ │ b 0xfe10c3f0 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - @ instruction: 0x21bcf648 │ │ │ │ + tstpmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsl #22 │ │ │ │ sbcmi pc, sp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xff62f20c │ │ │ │ - stc2 2, cr15, [r0], #484 @ 0x1e4 │ │ │ │ + @ instruction: 0xf802f20d │ │ │ │ + stc2l 2, cr15, [r0, #-484] @ 0xfffffe1c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r9, r2, r0, lsl #28 │ │ │ │ - ldrshteq r9, [r2], -r8 │ │ │ │ - eorseq r9, r2, r8, lsr #28 │ │ │ │ - ldrshteq r9, [r2], -r0 │ │ │ │ + eorseq r9, r2, r8, asr #30 │ │ │ │ + eorseq sl, r2, r0, asr #2 │ │ │ │ + eorseq r9, r2, r0, ror pc │ │ │ │ + eorseq sl, r2, r8, lsr r1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -ip, lsl #1 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ movwcs r2, #782 @ 0x30e │ │ │ │ @@ -45154,144 +45154,144 @@ │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e9fa33 │ │ │ │ - mcrr2 2, 7, pc, sl, cr9 @ │ │ │ │ + stc2l 2, cr15, [sl], #484 @ 0x1e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb935b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movtcs r4, #9740 @ 0x260c │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8c0fcd7 │ │ │ │ + @ instruction: 0xf8c0fd77 │ │ │ │ strmi r4, [r1], -r0, lsr #1 │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ ldrmi r9, [r8, r3] │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ @ instruction: 0xb12330ac │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r4, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstcs r1, r1, lsl #16 │ │ │ │ - blt 0x10f881c │ │ │ │ - eorseq sl, r2, r4, lsl #1 │ │ │ │ + blt 0xff8f881c │ │ │ │ + eorseq sl, r2, ip, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6484601 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ vhadd.s8 d0, d5, d29 │ │ │ │ - @ instruction: 0x4605fafd │ │ │ │ - stc2 1, cr15, [r4, #4]! │ │ │ │ + @ instruction: 0x4605fb9d │ │ │ │ + cdp2 1, 4, cr15, cr4, cr1, {0} │ │ │ │ tstcs r6, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ setend be │ │ │ │ - @ instruction: 0x4604fc97 │ │ │ │ + @ instruction: 0x4604fd37 │ │ │ │ @ instruction: 0xf1fe4628 │ │ │ │ - @ instruction: 0x4620f9f3 │ │ │ │ + @ instruction: 0x4620fa93 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xffe2f030 │ │ │ │ - ldc2 1, cr15, [sl, #-4] │ │ │ │ + ldc2 1, cr15, [sl, #4]! │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ @ instruction: 0xf648231e │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf64b022d │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ setend le │ │ │ │ - blvs 0x7b664 │ │ │ │ + blvs 0x7b8e4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq sl, r2, r4, asr #1 │ │ │ │ + eorseq sl, r2, ip, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb936d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0xf0304605 │ │ │ │ pld [r7, r9 @ ] │ │ │ │ @ instruction: 0x4604fa55 │ │ │ │ @ instruction: 0xf1014628 │ │ │ │ - msrlt CPSR_f, #63232 @ 0xf700 │ │ │ │ + msrlt CPSR_f, #9664 @ 0x25c0 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ - rsccc pc, r4, r8, asr #12 │ │ │ │ + eorpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe778d10 │ │ │ │ + blx 0xf78d12 │ │ │ │ @ instruction: 0xf1014605 │ │ │ │ - andls pc, r3, pc, ror #25 │ │ │ │ + andls pc, r3, pc, lsl #27 │ │ │ │ @ instruction: 0xf1fe4628 │ │ │ │ - blls 0x13ab88 │ │ │ │ + blls 0x13ae08 │ │ │ │ andcs fp, r0, #-1073741804 @ 0xc0000014 │ │ │ │ vmax.s8 d20, d12, d17 │ │ │ │ vaddl.s8 , d16, d21 │ │ │ │ andlt r0, r5, r3 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 1, cr15, [r6, #4] │ │ │ │ + cdplt 1, 7, cr15, cr6, cr1, {0} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbcc pc, [r4], #1608 @ 0x648 @ │ │ │ │ + ldrpl pc, [ip], #-1608 @ 0xfffff9b8 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x31bcf648 │ │ │ │ + tstppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subcs r4, r4, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - svclt 0x0000fe33 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ + svclt 0x0000fed3 │ │ │ │ + eorseq sl, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ tstlt r3, r0, lsr #1 │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb93778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xff66f030 │ │ │ │ - ldc2 1, cr15, [lr], {1} │ │ │ │ + ldc2 1, cr15, [lr, #-4]! │ │ │ │ cmncs r0, #86016 @ 0x15000 │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q11, q0, d4 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ setend be │ │ │ │ - vmovvs.16 d19[3], pc │ │ │ │ + mcrvs 12, 1, pc, cr3, cr1, {4} @ │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ teqlt fp, r0, lsr #1 │ │ │ │ @ instruction: 0xb12b6b9b │ │ │ │ strtmi r9, [r9], -r3 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ cmplt r0, r3, lsl #20 │ │ │ │ ldrdcs r6, [r1], -r3 │ │ │ │ @@ -45299,61 +45299,61 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ andlt r4, r5, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq sl, [r2], -r4 │ │ │ │ + eorseq sl, r2, ip, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb937f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0304604 │ │ │ │ @ instruction: 0xf101ff2b │ │ │ │ - bmi 0x43b790 │ │ │ │ + bmi 0x43ba10 │ │ │ │ andls r2, r0, #116, 6 @ 0xd0000001 │ │ │ │ - @ instruction: 0x41bcf64b │ │ │ │ + tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + andpl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfedf8a22 │ │ │ │ + mrrc2 1, 0, pc, r6, cr1 @ │ │ │ │ @ instruction: 0xb1236c03 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, r0, lsl r1 │ │ │ │ + eorseq sl, r2, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9384c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ mrc2 0, 7, pc, cr14, cr0, {1} │ │ │ │ @ instruction: 0xf1014604 │ │ │ │ - bmi 0x43b734 │ │ │ │ + bmi 0x43b9b4 │ │ │ │ andls r2, r0, #-67108863 @ 0xfc000001 │ │ │ │ - @ instruction: 0x41bcf64b │ │ │ │ + tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + andpl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe278a7e │ │ │ │ + stc2 1, cr15, [r8], #-4 │ │ │ │ @ instruction: 0xb1236d43 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0x46184718 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sl, r2, ip, lsr #2 │ │ │ │ + eorseq sl, r2, r4, ror r2 │ │ │ │ strlt fp, [r0, #-642] @ 0xfffffd7e │ │ │ │ addslt r1, fp, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0x0c03ea82 │ │ │ │ svcmi 0x0000f41c │ │ │ │ b 0xfe0f06e0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00014f00 │ │ │ │ @@ -46029,44 +46029,44 @@ │ │ │ │ bl 0xfeb94334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #14336 @ 0x3800 │ │ │ │ strbtmi r9, [r9], -r0, lsl #2 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff84f1e6 │ │ │ │ + @ instruction: 0xf824f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vsub.f16 d27, d8, d0 │ │ │ │ - svclt 0x0000fd61 │ │ │ │ + svclt 0x0000fe01 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstls r0, sp, lsl #22 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ - @ instruction: 0xf1250300 │ │ │ │ - blmi 0x2bcfe4 │ │ │ │ + @ instruction: 0xf1260300 │ │ │ │ + blmi 0x2bb264 │ │ │ │ blls 0x9720c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [sl, #-480]! @ 0xfffffe20 │ │ │ │ + ldc2l 2, cr15, [sl, #480] @ 0x1e0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb943d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sbclt r0, sl, #248, 30 @ 0x3e0 │ │ │ │ smlabtcs r1, r1, r3, pc @ │ │ │ │ @@ -46079,26 +46079,26 @@ │ │ │ │ stmdble sp, {r4, r8, r9, fp, sp} │ │ │ │ b 0x1407e60 │ │ │ │ @ instruction: 0xf1a202c2 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldmfd sp!, {r8} │ │ │ │ svclt 0x00984008 │ │ │ │ andscc r2, r0, r8, lsl #4 │ │ │ │ - mrclt 2, 3, APSR_nzcv, cr6, cr10, {4} │ │ │ │ + svclt 0x0016f29a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d10, d8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf6480332 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ eorcs r0, lr, #45 @ 0x2d │ │ │ │ - blx 0xfe979b50 │ │ │ │ + blx 0x1179b52 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46124,15 +46124,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - cdp2 1, 2, cr15, cr6, cr12, {1} │ │ │ │ + cdp2 1, 12, cr15, cr6, cr12, {1} │ │ │ │ blle 0xff74e800 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d6e8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b36cc │ │ │ │ @@ -46140,17 +46140,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q12, q8 │ │ │ │ - svclt 0x0000fc97 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #7 │ │ │ │ + eorseq sl, r2, r8, asr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ @@ -46176,15 +46176,15 @@ │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ andeq lr, r4, sl, lsl #22 │ │ │ │ movwls r3, #9232 @ 0x2410 │ │ │ │ - @ instruction: 0xf95af12d │ │ │ │ + @ instruction: 0xf9faf12d │ │ │ │ blle 0xff74e8d0 │ │ │ │ stmdble r8, {r3, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r5, asr r4 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ bl 0xfe97d7b8 │ │ │ │ ldrmi r0, [r8, #778] @ 0x30a │ │ │ │ blmi 0x2b379c │ │ │ │ @@ -46192,17 +46192,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s q12, q12, q8 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ + svclt 0x0000fccf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, r0, lsl #7 │ │ │ │ + eorseq sl, r2, r8, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ bcs 0xc5c00 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @@ -46210,15 +46210,15 @@ │ │ │ │ b 0x140ec20 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - stc2 1, cr15, [r2], #176 @ 0xb0 │ │ │ │ + stc2l 1, cr15, [r2, #-176] @ 0xffffff50 │ │ │ │ blle 0xffe0e958 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd840 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46237,15 +46237,15 @@ │ │ │ │ b 0x140ec8c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r5, r5, lsl pc │ │ │ │ @ instruction: 0x46a946b9 │ │ │ │ strcs r4, [r0], #-1597 @ 0xfffff9c3 │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2352 @ 0xfffff6d0 │ │ │ │ - @ instruction: 0xffc8f12c │ │ │ │ + @ instruction: 0xf868f12d │ │ │ │ blle 0xffe0e9c4 │ │ │ │ stmdble r7, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, r3, ror r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ blne 0xfe6bd8ac │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -46308,15 +46308,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vmin.s d30, d8, d2 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x8cf02c │ │ │ │ @@ -46349,15 +46349,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q0, q12 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r5], -fp, lsl #1 │ │ │ │ blmi 0x94f0d0 │ │ │ │ @@ -46392,15 +46392,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, fp, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s64 q15, q13, q4 │ │ │ │ - svclt 0x0000fa9f │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb94908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldmdavs fp, {r0, r4, r8, r9, fp, lr} │ │ │ │ @@ -46414,15 +46414,15 @@ │ │ │ │ blvc 0xf8d38 │ │ │ │ blls 0x1977a0 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r7, r1, lsl r6 │ │ │ │ bl 0x17b8c0 │ │ │ │ vqrshl.s64 d30, d30, d8 │ │ │ │ - svclt 0x0000fa73 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x7016f0 │ │ │ │ stmdavs r4, {r1, r2, r7, ip, sp, pc} │ │ │ │ @@ -46447,15 +46447,15 @@ │ │ │ │ blvc 0x78dc0 │ │ │ │ blls 0x197828 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vqshl.s64 q15, q13, q12 │ │ │ │ - svclt 0x0000fa2f │ │ │ │ + svclt 0x0000facf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r0], sp, lsl #1 │ │ │ │ stcge 8, cr4, [r6, #-204] @ 0xffffff34 │ │ │ │ @@ -46505,15 +46505,15 @@ │ │ │ │ bmi 0x1fdca8 │ │ │ │ bls 0x3178f0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ @ instruction: 0x46404619 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ str r4, [r5], #4080 @ 0xff0 │ │ │ │ - @ instruction: 0xf9baf278 │ │ │ │ + blx 0x16fa2a4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], pc, lsl #1 │ │ │ │ strmi r4, [r5], -r8, lsr #22 │ │ │ │ @@ -46552,15 +46552,15 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r9], -r5, lsl #2 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vshl.s64 d30, d24, d8 │ │ │ │ - svclt 0x0000f95d │ │ │ │ + svclt 0x0000f9fd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb94b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blmi 0x869bb0 │ │ │ │ ldrd lr, [r1, -r0] │ │ │ │ @@ -46590,15 +46590,15 @@ │ │ │ │ blvc 0x78ffc │ │ │ │ blls 0x197a64 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r1, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0xff77ba10 │ │ │ │ - @ instruction: 0xf910f278 │ │ │ │ + @ instruction: 0xf9b0f278 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb94c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r6], #-864 @ 0xfffffca0 │ │ │ │ ldmib r2, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmdavs r4!, {r1, r8, sl, sp, lr} │ │ │ │ @@ -46633,15 +46633,15 @@ │ │ │ │ bmi 0x20eea8 │ │ │ │ bls 0x197af0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, r6, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xfe1fbabc │ │ │ │ - @ instruction: 0xf8baf278 │ │ │ │ + @ instruction: 0xf95af278 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldmib r7, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ ldmdavs r6, {r0, r9, fp, ip, lr} │ │ │ │ ldrcc lr, [ip], #2639 @ 0xa4f │ │ │ │ @@ -46882,15 +46882,15 @@ │ │ │ │ ldmdavs r1, {r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmul.i d27, d23, d5 │ │ │ │ - svclt 0x0000fec9 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb950b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [pc], {216} @ 0xd8 │ │ │ │ ldmdavs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ @@ -46918,15 +46918,15 @@ │ │ │ │ ldmdavs r1, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, r1, r5, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ vmla.i , , │ │ │ │ - svclt 0x0000fe81 │ │ │ │ + svclt 0x0000ff21 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf9598 │ │ │ │ blmi 0x98f7c4 │ │ │ │ @@ -46955,24 +46955,24 @@ │ │ │ │ blmi 0x3c6bb0 │ │ │ │ blls 0x29801c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, fp, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 2, 1, pc, cr6, cr7, {3} │ │ │ │ - mvncc pc, r8, asr #12 │ │ │ │ + mrc2 2, 6, pc, cr6, cr7, {3} │ │ │ │ + teqppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsmi pc, ip, r8, asr #12 │ │ │ │ + rsbpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fc73 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r3, sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb951f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf964c │ │ │ │ blmi 0xa0f87c │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ @@ -47003,23 +47003,23 @@ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i64 d27, d23, d19 │ │ │ │ - @ instruction: 0xf648fdd7 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + @ instruction: 0xf648fe77 │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf648012d │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[5] │ │ │ │ blmi 0xfe150 │ │ │ │ eorcs pc, fp, #64, 4 │ │ │ │ - blx 0x1d7a9ae │ │ │ │ + ldc2 2, cr15, [r4], {66} @ 0x42 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r3, sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb952b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, asr #31 │ │ │ │ bmi 0xa6a2ec │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ ldc 8, cr6, [r7, #824] @ 0x338 │ │ │ │ @@ -47049,24 +47049,24 @@ │ │ │ │ bmi 0x3cf528 │ │ │ │ bls 0x298170 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 2, cr15, [sl, #-476]! @ 0xfffffe24 │ │ │ │ - mvncc pc, r8, asr #12 │ │ │ │ + mrc2 2, 0, pc, cr10, cr7, {3} │ │ │ │ + teqppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsmi pc, ip, r8, asr #12 │ │ │ │ + rsbpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fb17 │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r3, sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ blvc 0xf97c4 │ │ │ │ @ instruction: 0xf5b34c28 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ @@ -47097,24 +47097,24 @@ │ │ │ │ bmi 0x3cf5e8 │ │ │ │ bls 0x298230 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e6f7fe │ │ │ │ - ldc2 2, cr15, [sl, #-476] @ 0xfffffe24 │ │ │ │ - mvncc pc, r8, asr #12 │ │ │ │ + ldc2 2, cr15, [sl, #476]! @ 0x1dc │ │ │ │ + teqppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsmi pc, ip, r8, asr #12 │ │ │ │ + rsbpl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ vhsub.s8 d18, d2, d27 │ │ │ │ - svclt 0x0000fab7 │ │ │ │ + svclt 0x0000fb57 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, r3, sl │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 12, cr4, [r2, #-356] @ 0xfffffe9c │ │ │ │ @ instruction: 0xf103b2db │ │ │ │ @@ -47122,15 +47122,15 @@ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmvc r8!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ b 0x140fa70 │ │ │ │ @ instruction: 0xf6490ac3 │ │ │ │ - vqrdmlah.s d20, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c05eb4 │ │ │ │ svclt 0x00180e34 │ │ │ │ strmi r0, [r8], -fp, ror #1 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ svclt 0x001246a3 │ │ │ │ @@ -47201,15 +47201,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ + svclt 0x0000fceb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #47359 @ 0x0000b8ff │ │ │ │ addlt r2, pc, r1, lsl #10 │ │ │ │ @@ -47217,15 +47217,15 @@ │ │ │ │ @ instruction: 0xf04f940d │ │ │ │ strmi r0, [r4], -r0, lsl #8 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ @ instruction: 0xf64f0001 │ │ │ │ @ instruction: 0xf6cf78f8 │ │ │ │ @ instruction: 0xf64978ff │ │ │ │ - vqrdmlah.s d20, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c05eb4 │ │ │ │ b 0x1401cb8 │ │ │ │ strmi r0, [fp], -r0, asr #21 │ │ │ │ rsceq fp, r8, r8, lsl pc │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], -r2, lsl #2 │ │ │ │ streq pc, [r8, #-260] @ 0xfffffefc │ │ │ │ @@ -47295,15 +47295,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f16 q12, , q8 │ │ │ │ - svclt 0x0000fb8f │ │ │ │ + svclt 0x0000fc2f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ svclt 0x0018b2de │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -47335,20 +47335,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blx 0x197af74 │ │ │ │ + blx 0x17af76 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi fp, [r5], -r4, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ tstlt ip, r4, ror r2 │ │ │ │ - blx 0x16faf88 │ │ │ │ + blx 0xffefaf88 │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb957ec │ │ │ │ @@ -47358,25 +47358,25 @@ │ │ │ │ @ instruction: 0xb1bb6873 │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ ldmdble r1, {r0, r1, r5, r7, r9, lr} │ │ │ │ andcs r6, r0, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf8534638 │ │ │ │ strtmi r5, [r9], -r4, lsr #32 │ │ │ │ - blx 0x12fadb8 │ │ │ │ + blx 0xffafadb8 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xfffef1e7 │ │ │ │ + @ instruction: 0xf89ef1e8 │ │ │ │ strcc r6, [r1], #-2163 @ 0xfffff78d │ │ │ │ stmiale sp!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e7bdf8 │ │ │ │ - @ instruction: 0x4607fb51 │ │ │ │ + @ instruction: 0x4607fbf1 │ │ │ │ svclt 0x0000e7da │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9584c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -47386,15 +47386,15 @@ │ │ │ │ @ instruction: 0xf8dc7803 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc014 │ │ │ │ blcs 0x1c41678 │ │ │ │ stmdbge r1, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ blge 0x1726fc │ │ │ │ @ instruction: 0xf11a2210 │ │ │ │ - bllt 0x87e114 │ │ │ │ + bllt 0x87e394 │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ mrrcne 11, 0, r9, sl, cr3 │ │ │ │ bls 0x172730 │ │ │ │ mrrcne 0, 2, r6, r3, cr11 │ │ │ │ eorsvs fp, r2, r8, lsl pc │ │ │ │ blmi 0x53271c │ │ │ │ blls 0x19870c │ │ │ │ @@ -47404,22 +47404,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbge r1, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ blge 0x10a6c8 │ │ │ │ tstls r0, r0, lsl r2 │ │ │ │ @ instruction: 0xf11a9001 │ │ │ │ - stmdbls r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r3, r8, lsl #2 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andls r3, r1, r1 │ │ │ │ andcs lr, r1, pc, asr #15 │ │ │ │ ldrdcs lr, [r2], -sp │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000faa7 │ │ │ │ + svclt 0x0000fb47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb958f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ movwcs r4, #2590 @ 0xa1e │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r8, fp, sp} │ │ │ │ @@ -47428,42 +47428,42 @@ │ │ │ │ strmi r3, [r3], -r8 │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r3, r4, ip, lr, pc} │ │ │ │ stmdbcs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ bge 0xf27a0 │ │ │ │ andne pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ vcgt.s32 d25, d6, d1 │ │ │ │ - blls 0xbd154 │ │ │ │ + blls 0xbd3d4 │ │ │ │ ldmdane r8, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xb1035c9b │ │ │ │ blmi 0x44a740 │ │ │ │ blls 0x1187a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d10, d0 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ @ instruction: 0xe7e10232 │ │ │ │ andcc r7, r1, r2, lsl #16 │ │ │ │ sbcsle r2, sl, r0, lsl #20 │ │ │ │ andls lr, r1, r7, ror #15 │ │ │ │ - blx 0xfeafb10a │ │ │ │ + mcrr2 2, 6, pc, sl, cr6 @ │ │ │ │ ldrmi r9, [r8], #-2817 @ 0xfffff4ff │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fa5f │ │ │ │ + svclt 0x0000faff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb95988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4618681b │ │ │ │ - @ instruction: 0xff5af0d1 │ │ │ │ + @ instruction: 0xfffaf0d1 │ │ │ │ mcrrne 11, 0, r4, r2, cr4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ pop {r3, r4, r6, sl, sp, lr} │ │ │ │ @ instruction: 0xf0044008 │ │ │ │ svclt 0x0000b941 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -47479,15 +47479,15 @@ │ │ │ │ bl 0x17c954 │ │ │ │ stmdblt r6!, {r2, ip, sp, lr, pc} │ │ │ │ vadd.i8 d22, d2, d2 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ ldmdavs r8, {r0, r4, fp, sp, lr}^ │ │ │ │ smlabteq r1, sp, r9, lr │ │ │ │ - blx 0xdfacb4 │ │ │ │ + blx 0xff5facb4 │ │ │ │ stmdbls r2, {r0, fp, ip, pc} │ │ │ │ svcvs 0x00926e02 │ │ │ │ blls 0x110648 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ stmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ andcs r4, r0, #18432 @ 0x4800 │ │ │ │ @@ -47497,30 +47497,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ ldmdavs r1, {r3, r4, r6, fp, sp, lr} │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0x4facfc │ │ │ │ + blx 0xfecfacfc │ │ │ │ stmdbls r1, {fp, ip, pc} │ │ │ │ svcvs 0x009b6e03 │ │ │ │ blmi 0x1506b0 │ │ │ │ ldrbvs r2, [sl], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf004eb04 │ │ │ │ svclt 0x0000b8e9 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ bicslt r5, r5, r4, ror r2 │ │ │ │ vfms.f32 d20, d14, d3 │ │ │ │ - mvnlt pc, r3, lsl #18 │ │ │ │ + mvnlt pc, r3, lsr #19 │ │ │ │ blcs 0x59d10 │ │ │ │ stclvs 13, cr13, [r1], #112 @ 0x70 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf851d012 │ │ │ │ @@ -47542,32 +47542,32 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, sp, ror #22 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ tstcs r1, r6, lsl r6 │ │ │ │ andcs r2, r0, r0, lsl r2 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r0, #-920] @ 0xfffffc68 │ │ │ │ + stc2l 1, cr15, [r0, #920]! @ 0x398 │ │ │ │ stccs 6, cr4, [r0], {7} │ │ │ │ tstcs r4, #102 @ 0x66 │ │ │ │ stmdami r6, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blcs 0x58994 │ │ │ │ adchi pc, r4, r0 │ │ │ │ cdpcs 8, 0, cr6, cr0, cr6, {3} │ │ │ │ adchi pc, r0, r0 │ │ │ │ blcs 0x5d1a4 │ │ │ │ @ instruction: 0x4630d07a │ │ │ │ - blx 0xff4fb2b8 │ │ │ │ + blx 0x1cfb2ba │ │ │ │ @ instruction: 0x46024631 │ │ │ │ vmax.s32 d20, d6, d24 │ │ │ │ - stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r1, r2, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #20 │ │ │ │ andls r4, r3, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xff17b2d4 │ │ │ │ + blx 0x197b2d6 │ │ │ │ @ instruction: 0xf04f687e │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ mcrcs 0, 0, ip, cr0, cr4, {0} │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ strtmi r9, [r8], #-2563 @ 0xfffff5fd │ │ │ │ ldrmi r9, [r5], -r5 │ │ │ │ cmplt r3, #1245184 @ 0x130000 │ │ │ │ @@ -47586,15 +47586,15 @@ │ │ │ │ bge 0x2295ac │ │ │ │ mrc2 7, 2, pc, cr10, cr15, {7} │ │ │ │ stmdals r5, {r1, r2, ip, pc} │ │ │ │ @ instruction: 0xf7ff7869 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, #5 │ │ │ │ @ instruction: 0xf1e64638 │ │ │ │ - @ instruction: 0xf815fe57 │ │ │ │ + @ instruction: 0xf815fef7 │ │ │ │ blcs 0x4e5b4 │ │ │ │ stclvc 1, cr13, [r1], #-848 @ 0xfffffcb0 │ │ │ │ vrhadd.s8 d27, d2, d17 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ ldmvs r9, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0x46384b36 │ │ │ │ @ instruction: 0xf8837c22 │ │ │ │ @@ -47609,92 +47609,92 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ blcs 0x101f1b4 │ │ │ │ blcs 0x1372aa0 │ │ │ │ blge 0x1f2e10 │ │ │ │ stmdbge r5, {r4, r9, sp} │ │ │ │ - stc2 1, cr15, [r6, #104]! @ 0x68 │ │ │ │ + mcr2 1, 2, pc, cr6, cr10, {0} @ │ │ │ │ strcs fp, [r0], #-504 @ 0xfffffe08 │ │ │ │ @ instruction: 0xf1e64638 │ │ │ │ - ldrb pc, [lr, fp, lsr #27] @ │ │ │ │ + ldrb pc, [lr, fp, asr #28] @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 2, 8, cr15, cr14, cr5, {3} │ │ │ │ + @ instruction: 0xff2ef265 │ │ │ │ addle r2, r8, r0, lsl #16 │ │ │ │ strbmi r3, [r4, #-1044] @ 0xfffffbec │ │ │ │ svcge 0x0070f47f │ │ │ │ svccs 0x00002400 │ │ │ │ ubfx sp, r1, #1, #14 │ │ │ │ ldr r9, [r2, r6]! │ │ │ │ @ instruction: 0xf88d7803 │ │ │ │ @ instruction: 0xe7ae3018 │ │ │ │ andscs sl, r0, #6144 @ 0x1800 │ │ │ │ @ instruction: 0xf11aa905 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavc r9!, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ str r9, [r4, r5, lsl #16]! │ │ │ │ mrc2 7, 2, pc, cr0, cr15, {7} │ │ │ │ str r9, [r8, r5]! │ │ │ │ - ldrtmi pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ + strpl pc, [r4], #1608 @ 0x648 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrmi R8_fiq, r8 │ │ │ │ + cmnppl r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ andcs r7, r0, r2, ror r2 │ │ │ │ vshl.s8 d9, d0, d10 │ │ │ │ - vqdmulh.s d31, d23, d19 │ │ │ │ - @ instruction: 0xf648f8e1 │ │ │ │ - vmov.i32 q10, #524288 @ 0x00080000 │ │ │ │ + sha1su0.32 , , │ │ │ │ + @ instruction: 0xf648f981 │ │ │ │ + vaddhn.i16 d21, q8, q8 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x1bef3c │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0], #-1632 @ 0xfffff9a0 │ │ │ │ - blx 0xfe4fb2be │ │ │ │ + ldc2 2, cr15, [r2], #-40 @ 0xffffffd8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - eorseq sl, r2, r8, lsr #7 │ │ │ │ - ldrhteq sl, [r2], -ip │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r4, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb95cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ umulllt r0, r4, r5, r4 │ │ │ │ bllt 0x149cb44 │ │ │ │ rsbcs r4, r8, #32, 12 @ 0x2000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ vrhadd.s32 d25, d5, d3 │ │ │ │ - movwcs lr, #7468 @ 0x1d2c │ │ │ │ + movwcs lr, #7628 @ 0x1dcc │ │ │ │ @ instruction: 0xf5047023 │ │ │ │ stmdals r3, {sl, ip, sp} │ │ │ │ - blx 0xfe4fb2f0 │ │ │ │ + blx 0xcfb2f2 │ │ │ │ eorcs r6, r0, r0, ror #10 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf834f1e8 │ │ │ │ + @ instruction: 0xf8d4f1e8 │ │ │ │ eorcs r6, r4, r0, lsr #11 │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ - @ instruction: 0xf82ef1e8 │ │ │ │ + @ instruction: 0xf8cef1e8 │ │ │ │ @ instruction: 0xf7fd6420 │ │ │ │ strtvs pc, [r0], -r5, lsr #27 │ │ │ │ andeq pc, r7, r0 │ │ │ │ andlt r6, r4, r0, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd10 │ │ │ │ - vmls.i d20, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c054b4 │ │ │ │ @ instruction: 0xf648042d │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xfefdc │ │ │ │ andcs r2, r0, pc, lsr r2 │ │ │ │ vshl.s8 d9, d0, d10 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ - ldrsbteq sl, [r2], -r0 │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ + eorseq sl, r2, r8, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r2, [r4], -r0, lsl #20 │ │ │ │ @ instruction: 0xf101bfc2 │ │ │ │ @ instruction: 0x260037ff │ │ │ │ @@ -47718,47 +47718,47 @@ │ │ │ │ eorscc fp, r0, #148, 30 @ 0x250 │ │ │ │ sbcslt r3, r2, #1879048197 @ 0x70000005 │ │ │ │ ldmib r4, {r2, r3, r4, r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, r8, cr1 │ │ │ │ bicsle r4, r6, #136, 4 @ 0x80000008 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d5, d16 │ │ │ │ - @ instruction: 0xf1b8fad9 │ │ │ │ + @ instruction: 0xf1b8fb79 │ │ │ │ ldmible r7, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ ldrdcc lr, [r1], -r4 │ │ │ │ subseq pc, r7, #8, 2 │ │ │ │ addmi r1, r1, #22784 @ 0x5900 │ │ │ │ @ instruction: 0xf04fd3d7 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xff2fb3e8 │ │ │ │ + blx 0x1afb3ea │ │ │ │ ldrhle r4, [r8, #45] @ 0x2d │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, ip, sp, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorle r4, r0, #-1610612728 @ 0xa0000008 │ │ │ │ rsbvs r6, r2, r1, lsr #16 │ │ │ │ strbpl r2, [sl], #512 @ 0x200 │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andcs r5, r0, sl, asr #9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xfebfb420 │ │ │ │ + blx 0x13fb422 │ │ │ │ svceq 0x0009f1b8 │ │ │ │ @ instruction: 0xf108bf94 │ │ │ │ @ instruction: 0xf1080230 │ │ │ │ @ instruction: 0xf04f0257 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xfe8fb438 │ │ │ │ + blx 0x10fb43a │ │ │ │ @ instruction: 0x4620e7d6 │ │ │ │ pop {r9, sp} │ │ │ │ @ instruction: 0xf04f41f0 │ │ │ │ vand , , │ │ │ │ - svclt 0x0000ba99 │ │ │ │ + svclt 0x0000bb39 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb95e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xb82be8 │ │ │ │ bcs 0x6ae54 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -47780,16 +47780,16 @@ │ │ │ │ cmppeq r7, r2, lsr #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #397312 @ 0x61000 │ │ │ │ bcs 0x1ab5c0 │ │ │ │ @ instruction: 0x460bbf98 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf88d3602 │ │ │ │ - @ instruction: 0xf1e73003 │ │ │ │ - adcsmi pc, r4, #524 @ 0x20c │ │ │ │ + @ instruction: 0xf1e83003 │ │ │ │ + adcsmi pc, r4, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf816d010 │ │ │ │ @ instruction: 0xf1a22c02 │ │ │ │ blcs 0x27f980 │ │ │ │ @ instruction: 0x011bbf9c │ │ │ │ ldmible r4, {r0, r1, r3, r4, r6, r9, ip, sp, pc}^ │ │ │ │ movteq pc, #4514 @ 0x11a2 @ │ │ │ │ stmiale r8, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @@ -47798,16 +47798,16 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmls.f16 , q3, q8 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ strcs fp, [r0], #-148 @ 0xffffff6c │ │ │ │ @ instruction: 0x46064b73 │ │ │ │ @@ -47817,24 +47817,24 @@ │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ teqlt r2, r0, lsl #6 │ │ │ │ ldrbcs pc, [r0, fp, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ blcs 0x58e24 │ │ │ │ @ instruction: 0xf105d15b │ │ │ │ stclmi 8, cr3, [sl], #-1020 @ 0xfffffc04 │ │ │ │ - strmi pc, [r8, r8, asr #12]! │ │ │ │ + ldrbpl pc, [r0, r8, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x210044b0 │ │ │ │ @ instruction: 0xf1e76c20 │ │ │ │ - andcs pc, r1, #55, 30 @ 0xdc │ │ │ │ + andcs pc, r1, #860 @ 0x35c │ │ │ │ stcvs 6, cr4, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xff2ef1e7 │ │ │ │ + @ instruction: 0xffcef1e7 │ │ │ │ strtmi r6, [sl], -r0, lsr #24 │ │ │ │ @ instruction: 0xf1e74631 │ │ │ │ - stccs 15, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ + stccs 15, cr15, [r0, #-804] @ 0xfffffcdc │ │ │ │ mrcne 13, 3, sp, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8132200 │ │ │ │ strmi r1, [sl], #-3841 @ 0xfffff0ff │ │ │ │ mvnsle r4, r3, asr #10 │ │ │ │ movwne pc, #13250 @ 0x33c2 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ @@ -47843,15 +47843,15 @@ │ │ │ │ @ instruction: 0xf88d2a09 │ │ │ │ @ instruction: 0xf88d3001 │ │ │ │ svclt 0x00c81000 │ │ │ │ cmppeq r7, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ andcs sp, r3, #2432 @ 0x980 │ │ │ │ stcvs 6, cr4, [r0], #-420 @ 0xfffffe5c │ │ │ │ andcc pc, r2, sp, lsl #17 │ │ │ │ - @ instruction: 0xff06f1e7 │ │ │ │ + @ instruction: 0xffa6f1e7 │ │ │ │ ldmib r3, {r0, r1, r5, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0020100 │ │ │ │ @ instruction: 0xf002ff5b │ │ │ │ stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x12b30d4 │ │ │ │ blls 0x518e2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -47868,15 +47868,15 @@ │ │ │ │ vaba.s8 q15, , │ │ │ │ vorr.i32 d22, #3584 @ 0x00000e00 │ │ │ │ @ instruction: 0x469a2397 │ │ │ │ blcs 0x60e6c │ │ │ │ subcs sp, r5, #155 @ 0x9b │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - bl 0xfe2fb7a4 │ │ │ │ + stc 2, cr15, [sl], #-404 @ 0xfffffe6c │ │ │ │ movwle r4, #41644 @ 0xa2ac │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8d08f │ │ │ │ eorle r0, lr, pc, lsl #30 │ │ │ │ @ instruction: 0xf0043401 │ │ │ │ adcmi r0, ip, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf1b8d2f4 │ │ │ │ @@ -47905,111 +47905,111 @@ │ │ │ │ @ instruction: 0x3000f8ba │ │ │ │ sbcle r2, r9, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bge 0xb45a4 │ │ │ │ tstpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - addmi pc, r4, r8, asr #12 │ │ │ │ + sbcpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf922f125 │ │ │ │ + @ instruction: 0xf9c2f125 │ │ │ │ vaba.s d30, d22, d24 │ │ │ │ - @ instruction: 0xf002fec3 │ │ │ │ + @ instruction: 0xf002ff63 │ │ │ │ @ instruction: 0xf100030f │ │ │ │ blcs 0x281418 │ │ │ │ eoreq pc, lr, #79 @ 0x4f │ │ │ │ teqcc r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xe7d03357 │ │ │ │ subcs r2, r4, #32, 2 │ │ │ │ vadd.i32 d26, d5, d1 │ │ │ │ - strbmi lr, [r1], -sl, lsr #22 │ │ │ │ + strbmi lr, [r1], -sl, asr #23 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldceq 0, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ subhi pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e7af │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb960f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - vmax.s32 d20, d5, d16 │ │ │ │ - andcs pc, r0, #876 @ 0x36c │ │ │ │ + vmax.s32 d20, d6, d16 │ │ │ │ + andcs pc, r0, #8060928 @ 0x7b0000 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr15, {7} │ │ │ │ msrvs CPSR_, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x60f94 │ │ │ │ @ instruction: 0xf64bd0ee │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1051]! @ 0x41b │ │ │ │ @ instruction: 0xf6484621 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf125002d │ │ │ │ - @ instruction: 0xe7dff8d5 │ │ │ │ + @ instruction: 0xe7dff975 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ @ instruction: 0xf648ffc5 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf120002d │ │ │ │ - mulcs r0, r3, ip │ │ │ │ + andcs pc, r0, r3, lsr sp @ │ │ │ │ cdp2 0, 10, cr15, cr12, cr2, {0} │ │ │ │ ldmfd sp!, {sp} │ │ │ │ @ instruction: 0xf0024008 │ │ │ │ svclt 0x0000bf15 │ │ │ │ - rscmi pc, ip, r8, asr #12 │ │ │ │ + eorsvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b0f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2l 0, cr15, [r6, #12]! │ │ │ │ stmdavs r3!, {r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ tstle ip, r1, lsl #22 │ │ │ │ ldmdavc fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ andsle r2, r7, r3, ror #22 │ │ │ │ tstle r6, r3, ror fp │ │ │ │ - cdp2 1, 6, cr15, cr6, cr13, {1} │ │ │ │ + @ instruction: 0xff06f12d │ │ │ │ pop {r4, r5, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0034010 │ │ │ │ vmla.f32 d27, d9, d23 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4010 │ │ │ │ @ instruction: 0xf648bf8d │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ strb pc, [r0, r7, lsl #31]! @ │ │ │ │ - cdp2 1, 5, cr15, cr2, cr13, {1} │ │ │ │ + cdp2 1, 15, cr15, cr2, cr13, {1} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - andpl pc, r0, r8, asr #12 │ │ │ │ + subvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x007af7ff │ │ │ │ blcs 0x119108 │ │ │ │ ldrlt sp, [r0, #-323]! @ 0xfffffebd │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r7, r3, lsl #16 │ │ │ │ bvs 0x690824 │ │ │ │ @ instruction: 0x4608691a │ │ │ │ andls r6, r4, #1523712 @ 0x174000 │ │ │ │ vrhadd.s32 d25, d5, d5 │ │ │ │ - bls 0x17ed68 │ │ │ │ + bls 0x17efe8 │ │ │ │ andcs r0, r0, r3, asr #16 │ │ │ │ @ instruction: 0x41a84293 │ │ │ │ vcgt.s8 d29, d2, d18 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ stmdbls r5, {r8, sl, ip, sp} │ │ │ │ stcvs 3, cr9, [r8, #16]! │ │ │ │ @@ -48018,27 +48018,27 @@ │ │ │ │ stcvs 4, cr2, [r9, #4]! │ │ │ │ ldmib r2, {r3, r4, r7, fp, sp, lr}^ │ │ │ │ strls r2, [r2], #-768 @ 0xfffffd00 │ │ │ │ strls r6, [r1], #-2124 @ 0xfffff7b4 │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ ldc2l 0, cr15, [sl, #-12] │ │ │ │ @ instruction: 0xf648b9b8 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x003cf7ff │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ @ instruction: 0xf648bf33 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf7ff002d │ │ │ │ @ instruction: 0xf648bf2d │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0024f7ff │ │ │ │ blcs 0xd91b4 │ │ │ │ ldrlt sp, [r0, #-322]! @ 0xfffffebe │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48050,76 +48050,76 @@ │ │ │ │ bl 0x1d8faf4 │ │ │ │ @ instruction: 0xd3260303 │ │ │ │ andvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strcc pc, [r0], #-1282 @ 0xfffffafe │ │ │ │ andls r9, r4, #5 │ │ │ │ @ instruction: 0xf1e76da0 │ │ │ │ - blls 0x1be69c │ │ │ │ + blls 0x1be91c │ │ │ │ @ instruction: 0x6da19a04 │ │ │ │ ldmvs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ stmdavs sp, {r1, r8, sl, ip, pc}^ │ │ │ │ stmdavs r9, {r0, r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ ldmiblt r8, {r0, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tsteq r5, #212, 18 @ 0x350000 │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ ldc2 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs r8, {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ @ instruction: 0xf648bee7 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ andlt r0, r7, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr15, {7} │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr8, cr15, {7} │ │ │ │ - andpl pc, r0, r8, asr #12 │ │ │ │ + subvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ svclt 0x0000becf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - tstppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vadd.f32 q3, , q8 │ │ │ │ - stclvs 14, cr15, [r3, #-596]! @ 0xfffffdac │ │ │ │ + stclvs 15, cr15, [r3, #-212]! @ 0xffffff2c │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000beb9 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46064fb0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf6480202 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ ldclvs 1, cr0, [r8, #-180]! @ 0xffffff4c │ │ │ │ - cdp2 2, 7, cr15, cr8, cr5, {0} │ │ │ │ + @ instruction: 0xff18f205 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrvs 8, 0, r6, cr2, cr8, {0} │ │ │ │ @ instruction: 0x3094f8d2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldrmi r8, [r8, r7, lsr #3] │ │ │ │ ldclvs 3, cr11, [sp, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldmib r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ bl 0xfe937dd4 │ │ │ │ blcs 0x57fe0c │ │ │ │ cmnphi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - strtpl pc, [r4], #-1608 @ 0xfffff9b8 │ │ │ │ + strbtvs pc, [ip], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272228 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc300c │ │ │ │ @@ -48134,15 +48134,15 @@ │ │ │ │ msrlt SPSR_f, #43264 @ 0xa900 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mvnhi pc, r0 │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ @ instruction: 0xf648819c │ │ │ │ - vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d22, q8, q2 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ andcs pc, r8, ip, asr #17 │ │ │ │ @@ -48161,15 +48161,15 @@ │ │ │ │ teqlt r3, #144, 4 │ │ │ │ stccs 13, cr6, [r0], {124} @ 0x7c │ │ │ │ @ instruction: 0x81a5f000 │ │ │ │ movw lr, #6612 @ 0x19d4 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf6488120 │ │ │ │ - vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ + vabal.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf8d4052d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcd0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48181,15 +48181,15 @@ │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r2, r3, r5, r6, r8, pc}^ │ │ │ │ bl 0xfe92fee8 │ │ │ │ blcs 0x43ff18 │ │ │ │ teqphi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ - ldrbpl pc, [r0, #-1608]! @ 0xfffff9b8 @ │ │ │ │ + ldrvs pc, [r8, #1608]! @ 0x648 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlaeq.f64 d14, d12, d8 │ │ │ │ @ instruction: 0xf848cd0f │ │ │ │ @ instruction: 0xf8ce000c │ │ │ │ @ instruction: 0xf8ce1004 │ │ │ │ @ instruction: 0xf8ce2008 │ │ │ │ @@ -48198,15 +48198,15 @@ │ │ │ │ @ instruction: 0xf8026063 │ │ │ │ ldclvs 0, cr9, [ip, #-12]! │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r4, r5, r8, pc}^ │ │ │ │ bl 0xfe937f30 │ │ │ │ blcs 0x53ff68 │ │ │ │ rscshi pc, sl, r0, asr #4 │ │ │ │ - strpl pc, [r4, #1608] @ 0x648 │ │ │ │ + strbvs pc, [ip, #1608] @ 0x648 @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x272784 │ │ │ │ @ instruction: 0xf8480c0e │ │ │ │ @ instruction: 0xf8cc000e │ │ │ │ @ instruction: 0xf8cc1004 │ │ │ │ @@ -48218,15 +48218,15 @@ │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ movw lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vpadd.i8 d18, d0, d6 │ │ │ │ @ instruction: 0xf64880de │ │ │ │ - @ instruction: 0xf2c0549c │ │ │ │ + vmls.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04f8000 │ │ │ │ @ instruction: 0xcc0f0900 │ │ │ │ @ instruction: 0x0c0eeb08 │ │ │ │ andeq pc, lr, r8, asr #16 │ │ │ │ andcc pc, ip, ip, asr #17 │ │ │ │ andne pc, r4, ip, asr #17 │ │ │ │ @@ -48235,28 +48235,28 @@ │ │ │ │ andseq pc, r0, ip, asr #17 │ │ │ │ andscc pc, r4, ip, lsr #17 │ │ │ │ stmdavs sl!, {r0, r1, r3, r5, r6, fp, sp, lr} │ │ │ │ rsbvs r3, fp, r6, lsl r3 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ cmnlt fp, r3, ror r8 │ │ │ │ @ instruction: 0xf6486833 │ │ │ │ - vsra.s64 d21, d20, #64 │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ ldmdavs ip, {r0, r2, r3, r5, r8} │ │ │ │ vmax.s32 d20, d6, d16 │ │ │ │ - tstplt r0, sp, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstplt r0, sp, lsr #21 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8872301 │ │ │ │ strtmi r3, [r0], -r8, asr #32 │ │ │ │ blx 0x147b3f0 │ │ │ │ stccs 13, cr6, [r0, #-500] @ 0xfffffe0c │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ movwgt lr, #6613 @ 0x19d5 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ vpadd.i8 d18, d0, d14 │ │ │ │ @ instruction: 0xf648808c │ │ │ │ - vmls.i d21, d16, d0[1] │ │ │ │ + vaddhn.i16 d23, q0, q6 │ │ │ │ @ instruction: 0xf8d5042d │ │ │ │ @ instruction: 0xf04fe000 │ │ │ │ stcgt 8, cr0, [pc], {-0} │ │ │ │ streq lr, [ip], -lr, lsl #22 │ │ │ │ andeq pc, ip, lr, asr #16 │ │ │ │ adcsvs r6, r2, r1, ror r0 │ │ │ │ rscsvs ip, r3, r7, lsl #24 │ │ │ │ @@ -48266,15 +48266,15 @@ │ │ │ │ tstcc lr, #0, 6 │ │ │ │ @ instruction: 0xf802606b │ │ │ │ vhadd.s8 d24, d2, d3 │ │ │ │ @ instruction: 0xf2c058f4 │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ stmdacs r0, {} @ │ │ │ │ vqadd.s8 d13, d3, d28 │ │ │ │ - @ instruction: 0xf1b0fe8d │ │ │ │ + @ instruction: 0xf1b0ff2d │ │ │ │ @ instruction: 0xdd370900 │ │ │ │ ldrtmi r2, [r2], r0, lsl #12 │ │ │ │ svclt 0x0000e018 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ bl 0x3194dc │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r2, #152, 4 @ 0x80000009 │ │ │ │ @@ -48287,155 +48287,155 @@ │ │ │ │ strcc sl, [r1], -r5 │ │ │ │ @ instruction: 0xd01b45b1 │ │ │ │ @ instruction: 0xf8d86d7c │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ orrlt fp, ip, #38 @ 0x26 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [r8], -lr, lsr #32 │ │ │ │ - ldc2 2, cr15, [r4, #-404] @ 0xfffffe6c │ │ │ │ + ldc2 2, cr15, [r4, #404]! @ 0x194 │ │ │ │ ldmib r4, {r0, r2, r9, sl, lr}^ │ │ │ │ bne 0xfe7080a8 │ │ │ │ bicsle r4, r7, #152, 4 @ 0x80000009 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0x36014619 │ │ │ │ - mcrr2 2, 0, pc, sl, cr4 @ │ │ │ │ + stc2l 2, cr15, [sl], #16 │ │ │ │ strhle r4, [r3, #81]! @ 0x51 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0x46282315 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - eorpl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + rsbvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2 2, cr15, [r8], #-16 │ │ │ │ + ldc2l 2, cr15, [r8], {4} │ │ │ │ tstcs r1, #162529280 @ 0x9b00000 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf64831ff │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d16, d20 │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - ldrbt pc, [r0], sp, lsr #24 @ │ │ │ │ + ldrbt pc, [r0], sp, asr #25 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - ldc2l 2, cr15, [sl, #-16]! │ │ │ │ + cdp2 2, 1, cr15, cr10, cr4, {0} │ │ │ │ @ instruction: 0x4659e7bd │ │ │ │ vmax.s32 d20, d4, d26 │ │ │ │ - @ instruction: 0xe7b2ee7e │ │ │ │ + @ instruction: 0xe7b2ef1e │ │ │ │ ldrdeq pc, [ip], r2 │ │ │ │ tstcs lr, #90177536 @ 0x5600000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - usad8 r4, r3, ip │ │ │ │ + @ instruction: 0xe784fcb3 │ │ │ │ @ instruction: 0x46202314 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - addpl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ + sbcvs pc, ip, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 2, cr15, [r8], {4} │ │ │ │ + stc2 2, cr15, [r8], #16 │ │ │ │ tstcs r6, #5767168 @ 0x580000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf64831ff │ │ │ │ - vrshr.s64 d21, d12, #64 │ │ │ │ + vmlal.s q11, d16, d0[5] │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - @ instruction: 0xe735fbfd │ │ │ │ + @ instruction: 0xe735fc9d │ │ │ │ @ instruction: 0x46202310 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ - rsbspl pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + adcsvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffcfbd7a │ │ │ │ + ldc2 2, cr15, [r2], {4} │ │ │ │ tstcs lr, #227540992 @ 0xd900000 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf64831ff │ │ │ │ - vmvn.i32 d21, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d16, d4 │ │ │ │ vhsub.s8 d0, d4, d29 │ │ │ │ - ldrbt pc, [fp], -r7, ror #23 @ │ │ │ │ + ldrbt pc, [fp], -r7, lsl #25 @ │ │ │ │ @ instruction: 0x46282216 │ │ │ │ - orrspl pc, ip, r8, asr #12 │ │ │ │ + mvnvs pc, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [r2, #-16]! │ │ │ │ + ldc2l 2, cr15, [r2, #16] │ │ │ │ andscs lr, lr, #5767168 @ 0x580000 │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - strb pc, [r6, -r9, lsr #26] @ │ │ │ │ + strb pc, [r6, -r9, asr #27] @ │ │ │ │ @ instruction: 0x46202214 │ │ │ │ - orrpl pc, r4, r8, asr #12 │ │ │ │ + bicvs pc, ip, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r0, #-16]! │ │ │ │ + stc2l 2, cr15, [r0, #16] │ │ │ │ andscs lr, r0, #228589568 @ 0xda00000 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d22, d24, #64 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - ssat pc, #11, r7, lsl #26 @ │ │ │ │ + @ instruction: 0xe6aafdb7 │ │ │ │ @ instruction: 0x46282215 │ │ │ │ - msrpl R12_usr, r8 │ │ │ │ + msrvs (UNDEF: 108), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [lr, #-16] │ │ │ │ + stc2 2, cr15, [lr, #16]! │ │ │ │ andscs lr, r1, #30408704 @ 0x1d00000 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - ldrbt pc, [r4], -r5, lsl #26 @ │ │ │ │ + ldrbt pc, [r4], -r5, lsr #27 @ │ │ │ │ @ instruction: 0x4628221e │ │ │ │ - teqppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r4, r8, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [ip], #16 │ │ │ │ + ldc2 2, cr15, [ip, #16] │ │ │ │ svclt 0x0000e63c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf7d46d65 │ │ │ │ @ instruction: 0xf648f975 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ strmi r0, [r2], -sp, lsr #6 │ │ │ │ - mvnpl pc, r8, asr #12 │ │ │ │ + teqpvc r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s8 d4, d5, d24 │ │ │ │ - stclvs 12, cr15, [r3, #-212]! @ 0xffffff2c │ │ │ │ + stclvs 12, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ pop {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff4038 │ │ │ │ svclt 0x0000bc59 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [r7], {248} @ 0xf8 │ │ │ │ - msrvc (UNDEF: 96), r8 │ │ │ │ + @ instruction: 0x01a8f249 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ stclvs 13, cr6, [r2, #384]! @ 0x180 │ │ │ │ - ldc2 2, cr15, [ip], {5} │ │ │ │ + ldc2 2, cr15, [ip], #20 │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ mcrrlt 7, 15, pc, r0, cr15 @ │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb96878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r6], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf6482201 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ stclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - stc2 2, cr15, [r4], {5} │ │ │ │ + stc2 2, cr15, [r4], #20 │ │ │ │ ldreq r6, [sl, r3, lsr #28] │ │ │ │ ldrbeq sp, [fp, -r7, lsl #8] │ │ │ │ stclvs 4, cr13, [r3, #-64]! @ 0xffffffc0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ stclvs 12, cr11, [r0, #-140]! @ 0xffffff74 │ │ │ │ @ instruction: 0xf6482202 │ │ │ │ - vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d0, d5, d29 │ │ │ │ - cdpvs 12, 2, cr15, cr3, cr7, {1} │ │ │ │ + cdpvs 12, 2, cr15, cr3, cr7, {6} │ │ │ │ strble r0, [lr, #1883]! @ 0x75b │ │ │ │ andcs r6, r4, #96, 26 @ 0x1800 │ │ │ │ - msrvs R8_usr, r8 │ │ │ │ + msrvc (UNDEF: 104), r8 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 2, cr15, [ip], {5} │ │ │ │ + ldc2 2, cr15, [ip], #20 │ │ │ │ pop {r0, r1, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, lr} │ │ │ │ stclt 7, cr15, [sl], {255} @ 0xff │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -48464,20 +48464,20 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff07d768 │ │ │ │ - eorseq sl, r2, ip, ror #7 │ │ │ │ - eorseq sl, r2, r8, lsr #8 │ │ │ │ + eorseq sl, r2, r4, lsr r5 │ │ │ │ + eorseq sl, r2, r0, ror r5 │ │ │ │ ldmdblt r3!, {r0, r1, r6, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -48502,42 +48502,42 @@ │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x1d7d800 │ │ │ │ - eorseq sl, r2, ip, ror #7 │ │ │ │ - eorseq sl, r2, r0, asr r4 │ │ │ │ + eorseq sl, r2, r4, lsr r5 │ │ │ │ + mlaseq r2, r8, r5, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ tstle lr, r3, lsl #22 │ │ │ │ vadd.i8 d22, d2, d1 │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ bvs 0x2ffa80 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ @ instruction: 0xf648d00f │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf648bb4f │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb3f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb96a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -48546,35 +48546,35 @@ │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ bvs 0x2ffae4 │ │ │ │ stmdavs r0, {r1, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0036809 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eorcc sp, r6, r9, lsl #20 │ │ │ │ @ instruction: 0xf648d00f │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ @ instruction: 0xf648bb1d │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ vpadd.i8 d27, d9, d5 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4008 │ │ │ │ svclt 0x0000bb0d │ │ │ │ orrslt r6, fp, r3, asr #16 │ │ │ │ stmdavs r3, {r0, r2, r3, r9, fp, lr} │ │ │ │ mrcvs 8, 0, r6, cr3, cr9, {0} │ │ │ │ movweq lr, #14897 @ 0x3a31 │ │ │ │ @ instruction: 0xf648d106 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbvs r0, [r1, #45] @ 0x2d │ │ │ │ blt 0xfff7d8f0 │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blt 0xffdfd8fc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ @@ -48586,19 +48586,19 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ ldmdavs r8, {r1, r2, r8, fp, lr} │ │ │ │ @ instruction: 0xffc6f7fe │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ blt 0xff37d950 │ │ │ │ - eorseq sl, r2, ip, ror r5 │ │ │ │ + eorseq sl, r2, r4, asr #13 │ │ │ │ vldrvs d20, [fp, #-8] │ │ │ │ @ instruction: 0xf7ff6818 │ │ │ │ svclt 0x0000bac5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ rsble r2, sl, r0, lsl #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -48638,37 +48638,37 @@ │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ rsbvs sp, r2, r3, lsl r2 │ │ │ │ ldrbpl r6, [r5], #2082 @ 0x822 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andls pc, r3, r2, lsl #16 │ │ │ │ @ instruction: 0xf04fe7d4 │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xfea7c22a │ │ │ │ + mcrr2 2, 0, pc, r8, cr4 @ │ │ │ │ rsbscs lr, sp, #54001664 @ 0x3380000 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d4, d16 │ │ │ │ - strtmi pc, [sl], -r1, lsr #23 │ │ │ │ + strtmi pc, [sl], -r1, asr #24 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 d4, d4, d16 │ │ │ │ - bfi pc, fp, (invalid: 23:1) @ │ │ │ │ + @ instruction: 0xe7c1fc3b │ │ │ │ @ instruction: 0xf04f227d │ │ │ │ @ instruction: 0x462031ff │ │ │ │ - blx 0xfe57c252 │ │ │ │ + ldc2 2, cr15, [r4], #-16 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blcs 0xd9b70 │ │ │ │ addshi pc, r3, r0, asr #4 │ │ │ │ svcmi 0x00944606 │ │ │ │ - @ instruction: 0xf80af26d │ │ │ │ + @ instruction: 0xf8aaf26d │ │ │ │ ldcvs 1, cr11, [ip, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf3402c00 │ │ │ │ ldclvs 0, cr8, [sp], #640 @ 0x280 │ │ │ │ strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ andcc lr, ip, #3 │ │ │ │ @ instruction: 0xf000429c │ │ │ │ @@ -48686,133 +48686,133 @@ │ │ │ │ vtst.8 d22, d0, d18 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf8d20391 │ │ │ │ ldmdavs ip, {pc} │ │ │ │ rsbs fp, r4, r4, lsr #18 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ - @ instruction: 0xffd6f26c │ │ │ │ + @ instruction: 0xf876f26d │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ teqcs sl, r6 @ │ │ │ │ vmax.s32 q10, q2, q0 │ │ │ │ - bl 0xfe87f144 │ │ │ │ + bl 0xfe87f3c4 │ │ │ │ @ instruction: 0xf6480908 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ strbmi r0, [r0], -sp, lsr #2 │ │ │ │ vmax.s32 q10, , q5 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d06b │ │ │ │ @ instruction: 0xf8d33268 │ │ │ │ @ instruction: 0xf1bbb004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs sp, {r1, r2, r3, r6, r7, pc} │ │ │ │ and r2, r3, r0, lsl #8 │ │ │ │ ldrbmi r3, [ip, #-1296] @ 0xfffffaf0 │ │ │ │ sbchi pc, r7, r0 │ │ │ │ ldrdge pc, [ip], -r5 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8da3401 │ │ │ │ vhadd.s32 d17, d5, d0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ ldmdavs r4!, {r1, r2, r4, r5, r7, pc} │ │ │ │ vmax.s32 q10, , q0 │ │ │ │ - stmdbvs r5!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vhsub.s8 d4, d16, d5 │ │ │ │ bvs 0x91fe08 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ blne 0x114035c │ │ │ │ strtmi r4, [r8], #659 @ 0x293 │ │ │ │ ldrmi fp, [r3], -r8, lsr #30 │ │ │ │ @ instruction: 0x461d6d78 │ │ │ │ stmdble sl!, {r2, r3, r4, r7, r9, lr} │ │ │ │ - bicscs pc, r4, r9, asr #12 │ │ │ │ + tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9bef204 │ │ │ │ + blx 0x17fc384 │ │ │ │ @ instruction: 0x462a6d78 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ ldclvs 14, cr15, [fp, #-980]! @ 0xfffffc2c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ ldmfd sp!, {r8} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf648b8b9 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf8d2b9a7 │ │ │ │ stmdacs r0, {r2, r3, r7} │ │ │ │ vrhadd.s8 d29, d25, d8 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ pop {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ strcs fp, [r0], #-2459 @ 0xfffff665 │ │ │ │ strcs lr, [r0, #-1937] @ 0xfffff86f │ │ │ │ @ instruction: 0xf645e76f │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vand d0, d4, d18 │ │ │ │ - @ instruction: 0x6d78f993 │ │ │ │ + vldmdbvs r8!, {s31-s81} │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf8d5e7d3 │ │ │ │ @ instruction: 0xf1b88008 │ │ │ │ @ instruction: 0xd1ae0f00 │ │ │ │ - subeq pc, r5, sl, asr #12 │ │ │ │ + addne pc, r5, sl, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ - blx 0x167c384 │ │ │ │ + blx 0xffe7c384 │ │ │ │ subcs r4, r7, r1, lsl #13 │ │ │ │ - ldc2 1, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + mrc2 1, 2, pc, cr14, cr10, {7} │ │ │ │ @ instruction: 0xf6482247 │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf7d0012d │ │ │ │ @ instruction: 0x4601eabe │ │ │ │ @ instruction: 0xf1e64648 │ │ │ │ - cdpvs 13, 2, cr15, cr3, cr11, {0} │ │ │ │ + cdpvs 13, 2, cr15, cr3, cr11, {5} │ │ │ │ @ instruction: 0x3090f8d3 │ │ │ │ strtmi fp, [r0], -r3, ror #2 │ │ │ │ @ instruction: 0x46014798 │ │ │ │ - addvs pc, r0, r8, asr #12 │ │ │ │ + sbcvc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe47c40e │ │ │ │ + ldc2 1, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2l 1, cr15, [sl], #920 @ 0x398 │ │ │ │ + ldc2 1, cr15, [sl, #920] @ 0x398 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ - bvs 0xfeb7d554 │ │ │ │ + bvc 0xffd7d554 │ │ │ │ beq 0xbbc738 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orrslt r6, r2, sl, asr r8 │ │ │ │ @ instruction: 0x4650681b │ │ │ │ movwne lr, #35587 @ 0x8b03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ - blx 0x1e7c43e │ │ │ │ + ldc2 1, cr15, [r8], {250} @ 0xfa │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ - stc2l 1, cr15, [r2], #920 @ 0x398 │ │ │ │ + stc2 1, cr15, [r2, #920] @ 0x398 │ │ │ │ rsbcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r6, [r0, #2138] @ 0x85a │ │ │ │ andcs sp, sl, ip, ror #7 │ │ │ │ - stc2 1, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - movvs pc, #72, 12 @ 0x4800000 │ │ │ │ + mcr2 1, 1, pc, cr2, cr10, {7} @ │ │ │ │ + mvnvc pc, #72, 12 @ 0x4800000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ blgt 0x111480 │ │ │ │ subsvs r6, r1, r0, lsl r0 │ │ │ │ ldrmi r4, [r1], -r8, asr #12 │ │ │ │ tsthi r3, fp, lsl r8 │ │ │ │ - stc2l 1, cr15, [ip], {230} @ 0xe6 │ │ │ │ + stc2l 1, cr15, [ip, #-920]! @ 0xfffffc68 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [r8], {230} @ 0xe6 │ │ │ │ + stc2l 1, cr15, [r8, #-920]! @ 0xfffffc68 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ - vhadd.s8 d2, d2, d0 │ │ │ │ - @ instruction: 0x4603ffb1 │ │ │ │ + vhadd.s8 d2, d3, d0 │ │ │ │ + @ instruction: 0x4603f851 │ │ │ │ adcvs r4, fp, r8, asr #12 │ │ │ │ - blx 0xfeb7c43c │ │ │ │ + blx 0x137c43e │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf648e745 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b919 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ bmi 0x66c404 │ │ │ │ blcs 0x5b114 │ │ │ │ strlt sp, [r0, #-3365] @ 0xfffff2db │ │ │ │ @@ -48844,27 +48844,27 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ strmi fp, [r5], -ip, asr #2 │ │ │ │ @ instruction: 0xf8d4e002 │ │ │ │ @ instruction: 0xb1244274 │ │ │ │ - cdp2 2, 9, cr15, cr10, cr12, {3} │ │ │ │ + @ instruction: 0xff3af26c │ │ │ │ addmi r6, r3, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb96f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ vmin.s32 d20, d12, d13 │ │ │ │ - mvnlt pc, r3, lsl #29 │ │ │ │ + mvnlt pc, r3, lsr #30 │ │ │ │ vldrvs s8, [r3, #-80] @ 0xffffffb0 │ │ │ │ vstmdble r2!, {d2-d1} │ │ │ │ bl 0x11b0d0 │ │ │ │ movwcs r0, #3139 @ 0xc43 │ │ │ │ and r4, r3, sl, lsl #12 │ │ │ │ andcc r3, ip, #201326592 @ 0xc000000 │ │ │ │ andsle r4, r8, r3, ror #10 │ │ │ │ @@ -48902,32 +48902,32 @@ │ │ │ │ eorcs pc, r3, r0, asr r8 @ │ │ │ │ addsmi r3, r6, #201326592 @ 0xc000000 │ │ │ │ strdlt sp, [r5, r7] │ │ │ │ cmnlt r3, fp, lsr #18 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmplt r4, ip, lsl r8 │ │ │ │ - cdp2 2, 2, cr15, cr6, cr12, {3} │ │ │ │ + cdp2 2, 12, cr15, cr6, cr12, {3} │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8d4d004 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ strcs sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ldrb fp, [r0, r4, lsr #18]! │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ rscle r2, ip, r0, lsl #24 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - addmi pc, r5, #4864 @ 0x1300 │ │ │ │ + addmi pc, r5, #45824 @ 0xb300 │ │ │ │ vorr , q14, q11 │ │ │ │ - movtlt pc, #3589 @ 0xe05 @ │ │ │ │ + movtlt pc, #3749 @ 0xea5 @ │ │ │ │ vldrvs d4, [sp, #-88] @ 0xffffffa8 │ │ │ │ stcle 13, cr2, [r0, #-0] │ │ │ │ ldrdgt pc, [ip], #-131 @ 0xffffff7d │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcc lr, ip, #2 │ │ │ │ andsle r4, r6, fp, lsr #5 │ │ │ │ @@ -48962,137 +48962,137 @@ │ │ │ │ ldc2 0, cr15, [r6, #-8] │ │ │ │ andlt fp, r2, r8, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd10 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ff0100 │ │ │ │ @ instruction: 0x4603ff51 │ │ │ │ stmdavs r2!, {r3, r4, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x191df88 │ │ │ │ bcs 0x1a33fbc │ │ │ │ vrhadd.s8 d29, d2, d13 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf6480295 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsvs r0, r3, sp, lsr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ @ instruction: 0xf648bfc5 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00bcf7fe │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00b6f7fe │ │ │ │ andvs pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ubfx r6, r3, #0, #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9719c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdavs r3, {r0, r1, r7, r8, ip, sp, pc} │ │ │ │ bcs 0x11a014 │ │ │ │ ldmib r3, {r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff0101 │ │ │ │ teqplt r8, r1, lsl pc @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0092f7fe │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x008af7fe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb971e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ andcs fp, r0, r5, lsl #1 │ │ │ │ - @ instruction: 0xf808f204 │ │ │ │ + @ instruction: 0xf8a8f204 │ │ │ │ stmdavs fp!, {r2, r9, sl, lr}^ │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ eorsle r2, ip, r3, lsl #20 │ │ │ │ ldrdeq lr, [r1, -r3] │ │ │ │ mcr2 7, 7, pc, cr8, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf12cd03b │ │ │ │ - bmi 0x107f8c0 │ │ │ │ + bmi 0x107fb40 │ │ │ │ umaalcc pc, r8, r2, r8 @ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ sbceq pc, ip, #13959168 @ 0xd50000 │ │ │ │ - bicsvs pc, r0, r8, asr #12 │ │ │ │ + tstpeq r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - bicvs pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + tstpeq r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccs pc, r0, #13959168 @ 0xd50000 │ │ │ │ svclt 0x00082800 │ │ │ │ - @ instruction: 0xf648460b │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vmax.s8 d20, d9, d11 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xff28f204 │ │ │ │ + @ instruction: 0xffc8f204 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r5, fp, sp, lr} │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ stmdavs r2!, {r1, r2, r3, r5, r8, r9, fp, lr}^ │ │ │ │ ldclvs 6, cr4, [r8, #-116] @ 0xffffff8c │ │ │ │ stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xff40f7fe │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d3, d16 │ │ │ │ - @ instruction: 0xf648bd8d │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + @ instruction: 0xf648be2d │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ stccs 15, cr15, [r0], {51} @ 0x33 │ │ │ │ strdlt sp, [r5], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldcvs 13, cr11, [r3, #-192] @ 0xffffff40 │ │ │ │ @ instruction: 0xddbb2b01 │ │ │ │ @ instruction: 0xf0fd4628 │ │ │ │ - @ instruction: 0xf0fdff0f │ │ │ │ - andls pc, r3, r5, lsl pc @ │ │ │ │ + @ instruction: 0xf0fdffaf │ │ │ │ + @ instruction: 0x9003ffb5 │ │ │ │ @ instruction: 0xf1004628 │ │ │ │ - @ instruction: 0xf8d5f8cf │ │ │ │ + @ instruction: 0xf8d5f96f │ │ │ │ strmi r5, [r3], -ip, asr #5 │ │ │ │ - bicsvs pc, r0, r8, asr #12 │ │ │ │ + tstpeq r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvs pc, r8, r8, asr #12 │ │ │ │ + andseq pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vstrcs s18, [r0, #-12] │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - bicsvs pc, r8, r8, asr #12 │ │ │ │ + msreq R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 2, 13, cr15, cr10, cr4, {0} │ │ │ │ + @ instruction: 0xff7af204 │ │ │ │ vaba.s8 d30, d27, d16 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, r1, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf648d5aa │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ - @ instruction: 0xf123002d │ │ │ │ - stmdavs r1!, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vrshl.s8 d29, d26, d25 │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf124002d │ │ │ │ + stmdavs r1!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7a2 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ umulllt r4, r9, r7, fp │ │ │ │ @@ -49110,15 +49110,15 @@ │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s8 d19, d0, d5 │ │ │ │ vqdmlal.s q8, d0, d8 │ │ │ │ ldmdavs r2, {r0, r4, r7, r8, fp} │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ stc2l 0, cr15, [r6], #8 │ │ │ │ - blx 0x7fc962 │ │ │ │ + blx 0xfeffc962 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ mrscs r3, (UNDEF: 1) │ │ │ │ @ instruction: 0xf8d3b133 │ │ │ │ strtpl r2, [r1], #704 @ 0x2c0 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldmdavc pc, {r0, r1, r8, r9, fp, ip, pc} @ │ │ │ │ @@ -49163,33 +49163,33 @@ │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andhi pc, r4, r3, asr #17 │ │ │ │ @ instruction: 0x46204b54 │ │ │ │ ldrbvs r9, [sl], #-2561 @ 0xfffff5ff │ │ │ │ ldc2 0, cr15, [lr], {2} │ │ │ │ @ instruction: 0xf1fa4620 │ │ │ │ - @ instruction: 0xe775faff │ │ │ │ + @ instruction: 0xe775fb9f │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ sbccc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ bcs 0x975e4 │ │ │ │ strbtpl fp, [r5], #3842 @ 0xf02 │ │ │ │ strmi r3, [r0], r1, lsl #12 │ │ │ │ blx 0xffffe260 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vaba.s8 q15, q8, q4 │ │ │ │ - @ instruction: 0x4603fab9 │ │ │ │ + @ instruction: 0x4603fb59 │ │ │ │ @ instruction: 0x46582210 │ │ │ │ ldmdavs fp, {r0, r1, r8, fp, sp, pc} │ │ │ │ eorpl pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf119ab04 │ │ │ │ - strmi pc, [r3], -r3, lsr #17 │ │ │ │ + strmi pc, [r3], -r3, asr #18 │ │ │ │ cmnle sl, r0, lsl #16 │ │ │ │ rsclt r9, sp, #4, 16 @ 0x40000 │ │ │ │ - @ instruction: 0xf9def0d0 │ │ │ │ + blx 0x1ffc5d4 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ ldr r9, [r3, r1] │ │ │ │ @ instruction: 0xc014f8dd │ │ │ │ @ instruction: 0xf1bc4b3a │ │ │ │ suble r0, r8, r0, lsl #30 │ │ │ │ stmdacs r0, {r3, r4, r8, sl, fp, sp, lr} │ │ │ │ ldclvs 13, cr13, [r9], {105} @ 0x69 │ │ │ │ @@ -49203,50 +49203,50 @@ │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @ instruction: 0xf8d9b1fb │ │ │ │ blcs 0x4c2d8 │ │ │ │ ldrmi sp, [sl], r2, lsr #1 │ │ │ │ @ instruction: 0xf8dae004 │ │ │ │ @ instruction: 0xf1baa274 │ │ │ │ addsle r0, fp, r0, lsl #30 │ │ │ │ - blx 0xff37cc9e │ │ │ │ + stc2l 2, cr15, [ip], #-432 @ 0xfffffe50 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xd1f44298 │ │ │ │ sbccc pc, r0, #14286848 @ 0xda0000 │ │ │ │ stclpl 6, cr4, [r2], #320 @ 0x140 │ │ │ │ svclt 0x00022a01 │ │ │ │ ldrbmi r5, [r0], r5, ror #9 │ │ │ │ @ instruction: 0xf7fe3601 │ │ │ │ strmi pc, [r2], pc, asr #18 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ strtmi lr, [r0], -r6, lsl #15 │ │ │ │ - blx 0xfe67cb00 │ │ │ │ + blx 0xe7cb02 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf648bf04 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ tstle r6, sp, lsr #32 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8d3bdd9 │ │ │ │ strb fp, [r5, ip, asr #32] │ │ │ │ @ instruction: 0xf1fa4620 │ │ │ │ - blmi 0x47ed4c │ │ │ │ + blmi 0x47efcc │ │ │ │ blls 0x21a3b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00040300 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vhadd.s , , q12 │ │ │ │ - @ instruction: 0xf113fc6b │ │ │ │ + @ instruction: 0xf113fd0b │ │ │ │ svclt 0x00180f16 │ │ │ │ svceq 0x0022f113 │ │ │ │ svclt 0x000c4620 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1a7cb60 │ │ │ │ + blx 0x27cb62 │ │ │ │ rscle r2, r4, r0, lsl #24 │ │ │ │ strls lr, [r1, -ip, asr #15] │ │ │ │ movwcs lr, #1882 @ 0x75a │ │ │ │ @ instruction: 0xdeff791b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -49263,30 +49263,30 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ sha1c.32 q11, q8, q11 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ ands fp, r0, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 , q6, q14 │ │ │ │ - ldmdavs r3!, {r0, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ strtmi pc, [r0], -sp, lsr #24 │ │ │ │ @ instruction: 0xf8def7fe │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ movwcs sp, #502 @ 0x1f6 │ │ │ │ vorr d23, d12, d19 │ │ │ │ - adcmi pc, r8, #70656 @ 0x11400 │ │ │ │ + adcmi pc, r8, #234496 @ 0x39400 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ vqshl.s32 d16, d5, d28 │ │ │ │ - adcmi pc, r8, #62464 @ 0xf400 │ │ │ │ + adcmi pc, r8, #226304 @ 0x37400 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ strcs r2, [r1, #-1] │ │ │ │ blx 0xfeefc434 │ │ │ │ andcs fp, r0, r0, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -49300,15 +49300,15 @@ │ │ │ │ andcc lr, ip, #2 │ │ │ │ mulle r6, r8, r2 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ addmi r3, sp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4616d1f7 │ │ │ │ strcs lr, [r0], -sp, lsr #15 │ │ │ │ @ instruction: 0xf648e7ab │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0xf7fe4070 │ │ │ │ @ instruction: 0xf7ffbd39 │ │ │ │ adcvs pc, r0, r1, ror ip @ │ │ │ │ vabd.s8 q15, q9, │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ @ instruction: 0xf7ff0495 │ │ │ │ @@ -49318,24 +49318,24 @@ │ │ │ │ ldr pc, [fp, fp, asr #21]! │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb976a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - eorvc pc, r0, r8, asr #12 │ │ │ │ + rsbeq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movwls r4, #13841 @ 0x3611 │ │ │ │ @ instruction: 0xf1f99202 │ │ │ │ - eorvs pc, r5, pc, lsr pc @ │ │ │ │ + ldrdvs pc, [r5], -pc @ │ │ │ │ @ instruction: 0xf1e59001 │ │ │ │ - stmdbls r1, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1e66060 │ │ │ │ - @ instruction: 0xf1e5f8a5 │ │ │ │ - blls 0x27f4e8 │ │ │ │ + @ instruction: 0xf1e5f945 │ │ │ │ + blls 0x27f768 │ │ │ │ movweq lr, #10692 @ 0x29c4 │ │ │ │ blls 0x126cec │ │ │ │ adcvs r6, sl, fp, lsr #32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -49346,27 +49346,27 @@ │ │ │ │ svceq 0x00ecf8cc │ │ │ │ blmi 0x4ec71c │ │ │ │ stmdavs r4, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blcc 0x17e664 │ │ │ │ ldrmi r9, [r8], -r0, lsl #2 │ │ │ │ - ldc2 1, cr15, [r2], #996 @ 0x3e4 │ │ │ │ + ldc2l 1, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf878f1e6 │ │ │ │ + @ instruction: 0xf918f1e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r3, sl, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1c7cf2e │ │ │ │ + ldc2 2, cr15, [r0], {117} @ 0x75 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd0 │ │ │ │ addlt r6, r7, r0, lsl #17 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @@ -49374,131 +49374,131 @@ │ │ │ │ addsmi r9, r9, #53248 @ 0xd000 │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ eorpl pc, r3, r1, asr #16 │ │ │ │ bl 0x11a90c │ │ │ │ mvnslt r0, r1, lsl #24 │ │ │ │ ldrtmi r9, [fp], -r2, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf6489601 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmax.s8 d25, d9, d1 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ andlt pc, r7, fp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcne 13, 15, fp, r9, cr0 │ │ │ │ movwls r9, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xff38f1e5 │ │ │ │ + @ instruction: 0xffd8f1e5 │ │ │ │ ldmib sp, {r5, r7, fp, sp, lr}^ │ │ │ │ ldrb r3, [r8, r4, lsl #4] │ │ │ │ @ instruction: 0x462a463b │ │ │ │ strls r4, [sp], -r0, lsr #12 │ │ │ │ - @ instruction: 0x71b4f648 │ │ │ │ + mvnseq pc, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ svclt 0x0000bf89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb977f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - mvnvc pc, r8, asr #12 │ │ │ │ + teqpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1e66840 │ │ │ │ - tstpcs r0, fp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, fp, r8, pc @ │ │ │ │ @ instruction: 0xf1e66868 │ │ │ │ - stmdavs fp!, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, ip, lsr #16 │ │ │ │ vtst.8 d6, d2, d9 │ │ │ │ - rsbvs pc, r0, pc, ror #21 │ │ │ │ + rsbvs pc, r0, pc, lsl #23 │ │ │ │ stmdavs r3, {r3, r5, r6, fp, sp, lr}^ │ │ │ │ andle r2, fp, r2, lsl #22 │ │ │ │ stmdavs r3, {sl, sp} │ │ │ │ eoreq pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf1fa3401 │ │ │ │ - stmdavs r8!, {r0, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r8!, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blcc 0xda748 │ │ │ │ ldmle r4!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1e52101 │ │ │ │ - stmiavs sl!, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, fp, lsr #16 │ │ │ │ tstvs sl, r2, asr r8 │ │ │ │ stmiavs r8!, {r2, r3, r5, fp, sp, lr} │ │ │ │ - ldc2l 1, cr15, [sl, #916]! @ 0x394 │ │ │ │ + cdp2 1, 9, cr15, cr10, cr5, {7} │ │ │ │ andcs r6, r0, r0, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ - vaddhn.i16 d17, q0, q12 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46050434 │ │ │ │ stmdavs r0!, {r0, r1, r7, ip, sp, pc} │ │ │ │ ands fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b170 │ │ │ │ - @ instruction: 0xf84ef264 │ │ │ │ + @ instruction: 0xf8eef264 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - msrmi R8_fiq, r8 │ │ │ │ + cmnppl r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - ldc2l 2, cr15, [sl, #-32]! @ 0xffffffe0 │ │ │ │ - eorseq sl, r2, ip, lsl r6 │ │ │ │ + cdp2 2, 1, cr15, cr10, cr8, {0} │ │ │ │ + eorseq sl, r2, r4, ror #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ blmi 0x9120dc │ │ │ │ addlt r2, r4, r1, lsl #2 │ │ │ │ strmi r2, [r8], -ip, lsl #4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 1, 4, cr15, cr4, cr4, {7} │ │ │ │ + cdp2 1, 14, cr15, cr4, cr4, {7} │ │ │ │ rsbcs pc, r8, #216, 16 @ 0xd80000 │ │ │ │ @ instruction: 0xb3224606 │ │ │ │ tstlt r3, #5439488 @ 0x530000 │ │ │ │ ldmdavs r5, {r8, r9, sl, sp} │ │ │ │ strne lr, [r7, #-2821] @ 0xfffff4fb │ │ │ │ ldmdbvs r9, {r0, r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xdd162900 │ │ │ │ ldmib r3, {sl, sp}^ │ │ │ │ andcs ip, r1, #2, 28 │ │ │ │ strbtmi r6, [r9], -fp, lsr #16 │ │ │ │ @ instruction: 0xf85e4630 │ │ │ │ strtmi lr, [r3], #-36 @ 0xffffffdc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r0, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf1e43e00 │ │ │ │ - stmiavs fp!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf1e53e00 │ │ │ │ + stmiavs fp!, {r0, r1, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ adcmi r6, r2, #425984 @ 0x68000 │ │ │ │ @ instruction: 0xf8d8dceb │ │ │ │ ldmdavs r3, {r3, r5, r6, r9, sp}^ │ │ │ │ adcsmi r3, fp, #262144 @ 0x40000 │ │ │ │ blmi 0x2b6ab8 │ │ │ │ blls 0x11a7b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vorn q12, , q8 │ │ │ │ - svclt 0x0000fa69 │ │ │ │ + svclt 0x0000fb09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r4, r7, r8, ip, sp, pc} │ │ │ │ @@ -49525,17 +49525,17 @@ │ │ │ │ bl 0xfeb979d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vabdl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf5070795 │ │ │ │ addlt r3, r3, r0, lsl #12 │ │ │ │ @ instruction: 0xf12c68b8 │ │ │ │ - tstpcs r0, fp, lsr sl @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0, -fp] │ │ │ │ @ instruction: 0xf1e66db0 │ │ │ │ - ldmvs r8!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r8!, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d06db1 │ │ │ │ blcs 0x4d1c4 │ │ │ │ strcs sp, [r0, #-3355] @ 0xfffff2e5 │ │ │ │ strtmi r4, [r2], -ip, lsr #12 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ strmi r6, [r5], #-3505 @ 0xfffff24f │ │ │ │ adcmi r6, fp, #4915200 @ 0x4b0000 │ │ │ │ @@ -49545,50 +49545,50 @@ │ │ │ │ @ instruction: 0x462adcf1 │ │ │ │ stmdavs r9, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf984f7fe │ │ │ │ ldmdavs r8, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ andcs fp, r0, #89088 @ 0x15c00 │ │ │ │ - @ instruction: 0xf648e7f2 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vaba.s8 q15, , q9 │ │ │ │ + vmvn.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf648022d │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xc8858 │ │ │ │ subpl pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [ip], #32 │ │ │ │ - eorseq sl, r2, r4, lsr r6 │ │ │ │ + stc2l 2, cr15, [ip, #-32] @ 0xffffffe0 │ │ │ │ + eorseq sl, r2, ip, ror r7 │ │ │ │ orrlt r6, r3, #4390912 @ 0x430000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ stmdavs r2, {r0, r2, r4, r7, r8, r9} │ │ │ │ strcc pc, [r0], #-1283 @ 0xfffffafd │ │ │ │ ldmvs r8, {r1, r7, ip, sp, pc} │ │ │ │ stcvs 8, cr6, [r1, #72]! @ 0x48 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ orrlt r4, r8, r2, lsl #12 │ │ │ │ stcvs 6, cr4, [r0, #68]! @ 0x44 │ │ │ │ @ instruction: 0xf1e69201 │ │ │ │ - ldmib r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bls 0x814f8 │ │ │ │ @ instruction: 0xf7fe6819 │ │ │ │ @ instruction: 0x6d63f947 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ bllt 0x6fe8b0 │ │ │ │ - andpl pc, r0, r8, asr #12 │ │ │ │ + subvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ @ instruction: 0xf648bb11 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ svclt 0x0000bb0b │ │ │ │ mcrvs 5, 0, fp, cr3, cr0, {7} │ │ │ │ ldrsbtvs pc, [r4], r3 @ │ │ │ │ ldcle 2, cr4, [lr], {150} @ 0x96 │ │ │ │ rsbcc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ @@ -49620,18 +49620,18 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ strvs pc, [r0, -r2, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf5074604 │ │ │ │ ldmvs r8!, {r9, sl, ip, sp} │ │ │ │ - @ instruction: 0xf97cf12c │ │ │ │ + blx 0x77ce20 │ │ │ │ ldmdavs ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ vmax.s32 d20, d4, d16 │ │ │ │ - stmdaeq r5, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdaeq r5, {r0, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldcvs 6, cr4, [r0, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ ldmvs r8!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00182d00 │ │ │ │ vldrle d2, [r7, #-0] │ │ │ │ strcs r6, [r0], #-3507 @ 0xfffff24d │ │ │ │ @@ -49642,41 +49642,41 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf8d02300 │ │ │ │ addsmi r2, r4, #112, 4 │ │ │ │ movwcs fp, #4012 @ 0xfac │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ blt 0xfe37e9cc │ │ │ │ blcs 0xdaae4 │ │ │ │ @ instruction: 0xf648d005 │ │ │ │ - vshr.s64 q10, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf7fe002d │ │ │ │ ldrlt fp, [r0, #-2691]! @ 0xfffff57d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r3, r2, lsl #16 │ │ │ │ strvs pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ strcc pc, [r0, #-1284] @ 0xfffffafc │ │ │ │ andls r6, r1, r1, lsl r9 │ │ │ │ tstls r0, r8, lsl #12 │ │ │ │ - blx 0x16fd3a0 │ │ │ │ + blx 0xffefd3a0 │ │ │ │ stmdaeq r2, {r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe6da8 │ │ │ │ blls 0xbee58 │ │ │ │ ldmdavs sl, {r5, r7, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r1, r3, r5, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf7ff6819 │ │ │ │ @ instruction: 0xf648ff57 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ blt 0x167ea34 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -49685,53 +49685,53 @@ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x3094f8d7 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x46054798 │ │ │ │ andscs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf1e44608 │ │ │ │ - strmi pc, [r0], r3, lsl #25 │ │ │ │ + strmi pc, [r0], r3, lsr #26 │ │ │ │ rsbeq pc, r8, #12976128 @ 0xc60000 │ │ │ │ @ instruction: 0xf642b1f5 │ │ │ │ - vaddhn.i16 d17, q0, q12 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavs r0!, {r2, r4, r5, sl} │ │ │ │ eors fp, r1, r8, lsl r9 │ │ │ │ svceq 0x0014f854 │ │ │ │ @ instruction: 0x4629b370 │ │ │ │ - cdp2 2, 5, cr15, cr0, cr3, {3} │ │ │ │ + cdp2 2, 15, cr15, cr0, cr3, {3} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ movwls sl, #18691 @ 0x4903 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ movwls r3, #20612 @ 0x5084 │ │ │ │ @ instruction: 0xf1e49406 │ │ │ │ - stmdbvs r3!, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ orrscc lr, fp, #3244032 @ 0x318000 │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ stmib r6, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ blmi 0x44d930 │ │ │ │ blls 0x21ab30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d781f0 │ │ │ │ ldr r5, [sp, ip, lsl #1]! │ │ │ │ - msrmi R8_fiq, r8 │ │ │ │ + cmnppl r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ andls r1, r0, sp, ror #5 │ │ │ │ - blx 0x177d322 │ │ │ │ - @ instruction: 0xf89af275 │ │ │ │ + blx 0xfff7d322 │ │ │ │ + @ instruction: 0xf93af275 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, lsl r6 │ │ │ │ + eorseq sl, r2, r4, ror #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, asr #31 │ │ │ │ addlt r4, r9, ip, lsr #20 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -49754,94 +49754,94 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ rsbpl pc, ip, #212, 16 @ 0xd40000 │ │ │ │ tstls r3, r0, lsl r6 │ │ │ │ stmdbge r2, {r0, r9, sp} │ │ │ │ movwls r9, #4869 @ 0x1305 │ │ │ │ strls r9, [r2, #-1796] @ 0xfffff8fc │ │ │ │ - stc2l 1, cr15, [r6, #-912]! @ 0xfffffc70 │ │ │ │ + cdp2 1, 0, cr15, cr6, cr4, {7} │ │ │ │ @ instruction: 0xf8d49b01 │ │ │ │ ldmdbvs r9, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0xf8c4440a │ │ │ │ cdpcs 2, 0, cr2, cr0, cr12, {3} │ │ │ │ adcsmi sp, r5, #219 @ 0xdb │ │ │ │ @ instruction: 0xf8c4bf08 │ │ │ │ sbcsle r2, r6, r0, ror r2 │ │ │ │ ldmdavs r1, {r1, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r7, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdavs r9, {r0, r1, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ - andseq pc, r8, r9, asr #4 │ │ │ │ + rsbne pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf11e40f0 │ │ │ │ - @ instruction: 0xf275be65 │ │ │ │ - svclt 0x0000f835 │ │ │ │ + vmin.f16 d27, d5, d5 │ │ │ │ + svclt 0x0000f8d5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb97ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8d02101 │ │ │ │ @ instruction: 0xf1e40268 │ │ │ │ - movwcs pc, #3331 @ 0xd03 @ │ │ │ │ + movwcs pc, #3491 @ 0xda3 @ │ │ │ │ orrscc lr, sl, #196, 18 @ 0x310000 │ │ │ │ rsbscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x504bb8 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ umaalcc pc, r8, r3, r8 @ │ │ │ │ mulls r1, r3, r1 │ │ │ │ - @ instruction: 0xff2ef26b │ │ │ │ + @ instruction: 0xffcef26b │ │ │ │ stmdals r1, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r4, #-828]! @ 0xfffffcc4 │ │ │ │ + ldc2l 0, cr15, [r4, #828] @ 0x33c │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ - cmppeq r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrne pc, r9, #4 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt lr, {r2, r9, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [r6, #-828]! @ 0xfffffcc4 │ │ │ │ - orrcc pc, r4, r2, asr #4 │ │ │ │ + ldmiblt lr!, {r2, r9, ip, sp, lr, pc}^ │ │ │ │ + stc2l 0, cr15, [r6, #828] @ 0x33c │ │ │ │ + bicmi pc, ip, r2, asr #4 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ vqadd.s8 d4, d4, d16 │ │ │ │ - svclt 0x0000b951 │ │ │ │ + svclt 0x0000b9f1 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ @ instruction: 0xf5040495 │ │ │ │ @ instruction: 0xf8953500 │ │ │ │ stmdblt r3!, {r2, r5, r6, ip, sp} │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ stclvs 15, cr11, [r8, #-860]! @ 0xfffffca4 │ │ │ │ vhsub.s8 d18, d9, d5 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d0, d4, d29 │ │ │ │ - stmdavs r0!, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r0!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff6d69 │ │ │ │ stclvs 15, cr15, [r8, #-700]! @ 0xfffffd44 │ │ │ │ stmdavs r3, {r5, r8, ip, sp, pc}^ │ │ │ │ mrrcne 8, 8, r6, sl, cr1 │ │ │ │ tstle r0, #-1610612728 @ 0xa0000008 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - vstmdbvs fp!, {s31-s113} │ │ │ │ + vstmdbvs fp!, {s31-s273} │ │ │ │ @ instruction: 0xf7fe6818 │ │ │ │ movwcs pc, #2321 @ 0x911 @ │ │ │ │ rsbcc pc, r4, r5, lsl #17 │ │ │ │ pop {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0014038 │ │ │ │ strhvs fp, [r2], #-243 @ 0xffffff0d │ │ │ │ stmdavs r2, {r0, r1, r3, r4, r5, r8, sp} │ │ │ │ @@ -49849,17 +49849,17 @@ │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ ubfx r5, r1, #9, #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb97ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mrcmi 15, 1, r0, cr9, cr0, {7} │ │ │ │ @ instruction: 0xf6484604 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldclvs 1, cr0, [r0, #-180]! @ 0xffffff4c │ │ │ │ - @ instruction: 0xf8f2f203 │ │ │ │ + @ instruction: 0xf992f203 │ │ │ │ blcs 0x5ae9c │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stccs 8, cr6, [r0], {28} │ │ │ │ ldcvs 0, cr13, [r0, #-360]! @ 0xfffffe98 │ │ │ │ ldclle 8, cr2, [r1, #-0] │ │ │ │ bl 0x5c0f8 │ │ │ │ movwcs r0, #64 @ 0x40 │ │ │ │ @@ -49871,30 +49871,30 @@ │ │ │ │ stccs 6, cr4, [r0, #-84] @ 0xffffffac │ │ │ │ vhadd.s8 , q0, q0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ eors fp, r9, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vcge.s32 d27, d27, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ @ instruction: 0x712b2301 │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mlscs r4, r6, r8, pc @ │ │ │ │ strmi lr, [r1], #-2499 @ 0xfffff63d │ │ │ │ andcs fp, r0, r2, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r6, r5, #112, 26 @ 0x1c00 │ │ │ │ - msreq (UNDEF: 100), r9 │ │ │ │ + @ instruction: 0x11acf249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf880f204 │ │ │ │ + @ instruction: 0xf920f204 │ │ │ │ ldclvs 6, cr4, [r1, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ @ instruction: 0xb1b86d70 │ │ │ │ ldrdcc lr, [r1, -r0] │ │ │ │ addmi r1, sl, #23040 @ 0x5a00 │ │ │ │ stmdavs r1, {r1, r4, r9, ip, lr, pc} │ │ │ │ eorscs r6, fp, #66 @ 0x42 │ │ │ │ @@ -49904,38 +49904,38 @@ │ │ │ │ rsbcc pc, r4, r6, lsl #17 │ │ │ │ pop {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r8, {r4, r5, r6, lr} │ │ │ │ stmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b46cf5 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , , │ │ │ │ - strb pc, [lr, r5, asr #19]! @ │ │ │ │ + strb pc, [lr, r5, ror #20]! @ │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb97fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ stmiavs r3!, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf504b1e3 │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ stclvs 1, cr0, [r8, #-188]! @ 0xffffff44 │ │ │ │ - @ instruction: 0xf870f203 │ │ │ │ + @ instruction: 0xf910f203 │ │ │ │ stmiavs r0!, {r0, r3, r5, r6, r8, sl, fp, sp, lr}^ │ │ │ │ mrc2 7, 7, pc, cr8, cr15, {7} │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf866f7fe │ │ │ │ @ instruction: 0xf7fd68e0 │ │ │ │ rscvs pc, r0, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - subsmi pc, ip, r5, asr #12 │ │ │ │ + adcpl pc, r4, r5, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @@ -49947,15 +49947,15 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q8, , q8 │ │ │ │ - mrcmi 13, 0, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + mrcmi 14, 0, APSR_nzcv, cr12, cr13, {4} │ │ │ │ ldcvs 3, cr11, [r4, #-544]! @ 0xfffffde0 │ │ │ │ ldcle 12, cr2, [r0, #-0] │ │ │ │ bl 0x15c26c │ │ │ │ movwcs r0, #1092 @ 0x444 │ │ │ │ and r4, r2, sl, lsr #12 │ │ │ │ adcmi r3, r3, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf855d027 │ │ │ │ @@ -49963,20 +49963,20 @@ │ │ │ │ mvnsle r4, r8, lsl #5 │ │ │ │ vmin.s8 d20, d0, d5 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ and fp, r7, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vrhadd.s32 d27, d11, d20 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1f74298 │ │ │ │ vmla.f32 q11, , q8 │ │ │ │ - vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d17, d28, #64 │ │ │ │ vrhadd.s8 d0, d3, d29 │ │ │ │ - strtmi pc, [r0], -r9, lsl #16 │ │ │ │ + strtmi pc, [r0], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7ff6d71 │ │ │ │ ldclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf7fd6818 │ │ │ │ ldclvs 15, cr11, [r5], #1012 @ 0x3f4 │ │ │ │ strcs lr, [r0, #-2013] @ 0xfffff823 │ │ │ │ svclt 0x0000e7db │ │ │ │ @@ -49985,39 +49985,39 @@ │ │ │ │ bl 0xfeb98108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46060495 │ │ │ │ stmdavs r0!, {r1, r7, ip, sp, pc} │ │ │ │ ldrtmi fp, [r1], -r8, asr #6 │ │ │ │ - blx 0xfe8fd72c │ │ │ │ + blx 0x10fd72e │ │ │ │ andlt fp, r2, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf910f202 │ │ │ │ + @ instruction: 0xf9b0f202 │ │ │ │ stcne 2, cr2, [r1], {4} │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r8], #996 @ 0x3e4 │ │ │ │ + stc2 1, cr15, [r8, #996] @ 0x3e4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - mrrc2 2, 0, pc, r8, cr0 @ │ │ │ │ + ldc2l 2, cr15, [r8] │ │ │ │ @ instruction: 0xf8439b01 │ │ │ │ andlt r0, r2, r5, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r8, r0, ror sp │ │ │ │ - ldc2 1, cr15, [lr], {249} @ 0xf9 │ │ │ │ + ldc2 1, cr15, [lr], #996 @ 0x3e4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ movwls r6, #4131 @ 0x1023 │ │ │ │ - mcrr2 2, 0, pc, r2, cr0 @ │ │ │ │ + stc2l 2, cr15, [r2] │ │ │ │ andsvs r9, r8, r1, lsl #22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50044,15 +50044,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb98204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - ldc2 2, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ + ldc2l 2, cr15, [sl, #428] @ 0x1ac │ │ │ │ bmi 0x5edc54 │ │ │ │ blcs 0x5c464 │ │ │ │ ldclvs 13, cr13, [r1], {36} @ 0x24 │ │ │ │ mcrreq 11, 0, lr, r3, cr3 │ │ │ │ strmi r2, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #12291 @ 0x3003 │ │ │ │ strbmi r3, [r3, #-524]! @ 0xfffffdf4 │ │ │ │ @@ -50089,15 +50089,15 @@ │ │ │ │ bcs 0x185238 │ │ │ │ rsbshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ rsbeq r0, r2, r0, asr #32 │ │ │ │ addseq r0, sp, sl, ror r0 │ │ │ │ andeq r0, r6, ip, asr #1 │ │ │ │ vcgt.s d9, d15, d0 │ │ │ │ - stmdavs r2, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf1a580fb │ │ │ │ bcs 0x281998 │ │ │ │ @ instruction: 0xf1a5d90d │ │ │ │ bcs 0x1819e4 │ │ │ │ @@ -50131,17 +50131,17 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x631c0 │ │ │ │ @ instruction: 0xf64bd039 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r2, #-1048]! @ 0xfffffbe8 │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf122002d │ │ │ │ - strht pc, [sl], -pc @ │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ + @ instruction: 0xf123002d │ │ │ │ + eor pc, sl, pc, asr r8 @ │ │ │ │ @ instruction: 0xf0002d7d │ │ │ │ stccs 0, cr8, [sl, #-792]! @ 0xfffffce8 │ │ │ │ cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002d23 │ │ │ │ blvs 0x18e13a8 │ │ │ │ vorr.i32 d18, #14 @ 0x0000000e │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ @@ -50181,22 +50181,22 @@ │ │ │ │ strmi r0, [ip, #3074] @ 0xc02 │ │ │ │ stmdacs r0, {r6, fp, ip, lr, pc} │ │ │ │ teqphi r1, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8df1819 │ │ │ │ movwls ip, #4352 @ 0x1100 │ │ │ │ andls r4, r0, #96, 8 @ 0x60000000 │ │ │ │ sha1m.32 , , │ │ │ │ - blvs 0x18bb81c │ │ │ │ + blvs 0x18bba9c │ │ │ │ blls 0xa7a38 │ │ │ │ blvs 0xfe8d2280 │ │ │ │ tstcs r2, r1, ror #6 │ │ │ │ tstvs r9, sl, lsr #8 │ │ │ │ strb r6, [r0, r2, lsr #7] │ │ │ │ vcgt.s d9, d15, d0 │ │ │ │ - stmdavs r2, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8329b00 │ │ │ │ @ instruction: 0xf4122015 │ │ │ │ eorsle r5, r5, r0, lsl #31 │ │ │ │ andcs r6, r0, #99328 @ 0x18400 │ │ │ │ strvc r4, [sl, #-1049] @ 0xfffffbe7 │ │ │ │ teqpeq r0, r5, lsr #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00982909 │ │ │ │ @@ -50230,18 +50230,18 @@ │ │ │ │ vsubl.s8 q11, d0, d12 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ rscle r2, lr, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r4], #-2066 @ 0xfffff7ee │ │ │ │ strtmi sp, [r9], -r7, ror #11 │ │ │ │ - rsbne pc, r8, r9, asr #4 │ │ │ │ + adcscs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x80ee0 │ │ │ │ + blls 0x81160 │ │ │ │ blvs 0xfe8fb27c │ │ │ │ tstvs r9, r3, lsl #2 │ │ │ │ @ instruction: 0x63a2327d │ │ │ │ andcs lr, r0, #23855104 @ 0x16c0000 │ │ │ │ stmib r4, {r1, r8, sp}^ │ │ │ │ tstvs r9, sp, lsl #4 │ │ │ │ svclt 0x0000e755 │ │ │ │ @@ -50278,40 +50278,40 @@ │ │ │ │ stclcs 14, cr6, [ip, #-180]! @ 0xffffff4c │ │ │ │ stclcs 13, cr2, [sl, #-180]! @ 0xffffff4c │ │ │ │ ldclcs 13, cr2, [fp, #-180] @ 0xffffff4c │ │ │ │ @ instruction: 0x572d2d59 │ │ │ │ ldclcs 13, cr2, [r3, #-340] @ 0xfffffeac │ │ │ │ stccs 1, cr5, [sp, #-180]! @ 0xffffff4c │ │ │ │ vmax.s8 d19, d9, d29 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ movwls r0, #47 @ 0x2f │ │ │ │ ldc2 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ ldrb r9, [r3, -r0, lsl #22]! │ │ │ │ tstcs r0, r4, ror sp │ │ │ │ movwls r6, #3424 @ 0xd60 │ │ │ │ - stc2 2, cr15, [r8], {2} │ │ │ │ + stc2 2, cr15, [r8, #-8]! │ │ │ │ stcvs 1, cr2, [r0] │ │ │ │ - blx 0xffd7db6e │ │ │ │ + ldc2 1, cr15, [r4], {229} @ 0xe5 │ │ │ │ andcs r4, r1, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ blls 0x7fdb8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf7fd002f │ │ │ │ blls 0x809e4 │ │ │ │ stclmi 7, cr14, [r9, #-352]! @ 0xfffffea0 │ │ │ │ stclmi 7, cr14, [r9, #-908]! @ 0xfffffc74 │ │ │ │ stclmi 7, cr14, [r9, #-900]! @ 0xfffffc7c │ │ │ │ stclmi 7, cr14, [r9, #-892]! @ 0xfffffc84 │ │ │ │ stclmi 7, cr14, [r9, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0xf648e7db │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - blx 0xf7d894 │ │ │ │ + blx 0xff77d894 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ andcs pc, r0, r5, asr ip @ │ │ │ │ stc2l 0, cr15, [r0], {0} │ │ │ │ ldr r9, [pc, -r0, lsl #22]! │ │ │ │ strb r4, [sl, r1, ror #26] │ │ │ │ strb r4, [r8, r1, ror #26] │ │ │ │ strb r4, [r6, r1, ror #26] │ │ │ │ @@ -50320,15 +50320,15 @@ │ │ │ │ strb r4, [r0, r1, ror #26] │ │ │ │ ldr r4, [lr, r1, ror #26]! │ │ │ │ ldr r4, [ip, r1, ror #26]! │ │ │ │ ldr r4, [sl, r1, ror #26]! │ │ │ │ ldr r4, [r8, r1, ror #26]! │ │ │ │ ldr r4, [r6, r1, ror #26]! │ │ │ │ ldr r4, [r4, r1, ror #26]! │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf7fd9300 │ │ │ │ blls 0x80970 │ │ │ │ ldclmi 7, cr14, [sp, #-120] @ 0xffffff88 │ │ │ │ ldclmi 7, cr14, [sp, #-676] @ 0xfffffd5c │ │ │ │ blvs 0xfe8fb314 │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -50342,121 +50342,121 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baf10 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0415 │ │ │ │ vmax.f32 d26, d9, d8 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - cdp2 1, 1, cr15, cr8, cr2, {1} │ │ │ │ + cdp2 1, 11, cr15, cr8, cr2, {1} │ │ │ │ ldrbt r9, [lr], r0, lsl #22 │ │ │ │ andsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63518 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr7, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 7, pc, cr15, cr15, {3} @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vshr.s64 q8, q12, #64 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - ldc2l 1, cr15, [lr, #136]! @ 0x88 │ │ │ │ + cdp2 1, 9, cr15, cr14, cr2, {1} │ │ │ │ strbt r9, [r4], r0, lsl #22 │ │ │ │ andvs pc, sl, fp, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdacs r0, {fp, pc} │ │ │ │ mcrge 4, 0, pc, cr7, cr15, {1} @ │ │ │ │ subscs pc, r0, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ streq r6, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldclge 5, cr15, [pc, #508]! @ 0x41714 │ │ │ │ vqsub.s8 , , q1 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ movwls r0, #45 @ 0x2d │ │ │ │ - stc2l 1, cr15, [r4, #136]! @ 0x88 │ │ │ │ + cdp2 1, 8, cr15, cr4, cr2, {1} │ │ │ │ ldrb r9, [r4, #2816]! @ 0xb00 │ │ │ │ andsvs pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x63580 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr8, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r1], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 5, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - adcseq pc, r8, r9, asr #4 │ │ │ │ + andcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1229300 │ │ │ │ - blls 0x80c88 │ │ │ │ + blls 0x80f08 │ │ │ │ vmax.s8 d30, d27, d22 │ │ │ │ vmov.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64baeef │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ stmdbmi r7, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - eorcs pc, r4, r9, asr #4 │ │ │ │ + rsbcc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r2, #136]! @ 0x88 │ │ │ │ + cdp2 1, 5, cr15, cr2, cr2, {1} │ │ │ │ ldrb r9, [sp], r0, lsl #22 │ │ │ │ - blx 0x14fdf66 │ │ │ │ + blx 0xffcfdf66 │ │ │ │ blx 0xff0ff4d4 │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ addseq r2, r5, r4, lsl r6 │ │ │ │ - eorseq sl, r2, r0, lsr #15 │ │ │ │ - eorseq sl, r2, r8, ror r7 │ │ │ │ - eorseq sl, r2, r4, ror r6 │ │ │ │ - eorseq sl, r2, ip, ror #13 │ │ │ │ - eorseq sl, r2, r4, lsl r7 │ │ │ │ - eorseq sl, r2, ip, lsr r7 │ │ │ │ - eorseq sl, r2, r8, asr #15 │ │ │ │ - eorseq sl, r2, r4, ror #14 │ │ │ │ - eorseq sl, r2, r4, asr #13 │ │ │ │ - eorseq sl, r2, r8, lsl #13 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ - eorseq sl, r2, r0, lsl #14 │ │ │ │ - mlaseq r2, ip, r6, sl │ │ │ │ - eorseq sl, r2, r8, lsr #14 │ │ │ │ - eorseq sl, r2, r0, asr r7 │ │ │ │ - eorseq sl, r2, ip, lsl #15 │ │ │ │ - ldrhteq sl, [r2], -r4 │ │ │ │ - eorseq sl, r2, r0, ror #12 │ │ │ │ - eorseq sl, r2, ip, asr #12 │ │ │ │ + eorseq sl, r2, r8, ror #17 │ │ │ │ + eorseq sl, r2, r0, asr #17 │ │ │ │ + ldrhteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r4, lsr r8 │ │ │ │ + eorseq sl, r2, ip, asr r8 │ │ │ │ + eorseq sl, r2, r4, lsl #17 │ │ │ │ + eorseq sl, r2, r0, lsl r9 │ │ │ │ + eorseq sl, r2, ip, lsr #17 │ │ │ │ + eorseq sl, r2, ip, lsl #16 │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ + eorseq sl, r2, r0, lsr #16 │ │ │ │ + eorseq sl, r2, r8, asr #16 │ │ │ │ + eorseq sl, r2, r4, ror #15 │ │ │ │ + eorseq sl, r2, r0, ror r8 │ │ │ │ + mlaseq r2, r8, r8, sl │ │ │ │ + ldrsbteq sl, [r2], -r4 │ │ │ │ + ldrshteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r8, lsr #15 │ │ │ │ + mlaseq r2, r4, r7, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb987f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x6055bc │ │ │ │ ldmiblt r5!, {r0, r2, r3, r4, r8, sl, fp, sp, lr}^ │ │ │ │ strcc pc, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xffdfb4 │ │ │ │ + blx 0xff7fdfb4 │ │ │ │ strmi r2, [r6], -ip, lsl #4 │ │ │ │ stclvs 13, cr6, [r0], #132 @ 0x84 │ │ │ │ strvs r3, [r1, #-257]! @ 0xfffffeff │ │ │ │ - @ instruction: 0xf982f1f9 │ │ │ │ + blx 0x8fddfc │ │ │ │ andcs r6, ip, #2240 @ 0x8c0 │ │ │ │ blcc 0x9a9a0 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcpl r1, r6, r2, asr #17 │ │ │ │ addsvs r7, r5, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf648bd70 │ │ │ │ - vaddw.s8 q10, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ blmi 0x101704 │ │ │ │ sbcne pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf89af23f │ │ │ │ + @ instruction: 0xf93af23f │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - ldrsbteq sl, [r2], -ip │ │ │ │ + eorseq sl, r2, r4, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010ff8 │ │ │ │ stmdacs r1, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stmdacs r2, {r2, r4, ip, lr, pc} │ │ │ │ @@ -50535,17 +50535,17 @@ │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r6], #396 @ 0x18c │ │ │ │ subsle r2, ip, r3, ror fp │ │ │ │ suble r2, r5, r8, ror fp │ │ │ │ eorle r2, r3, ip, ror #22 │ │ │ │ ldrtmi r1, [r4], -r3, ror #24 │ │ │ │ @ instruction: 0x4631461e │ │ │ │ - submi pc, ip, r9, asr #4 │ │ │ │ + addspl pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf868f11e │ │ │ │ + @ instruction: 0xf908f11e │ │ │ │ blcs 0x5f854 │ │ │ │ movwcs sp, #488 @ 0x1e8 │ │ │ │ eorvc r4, fp, r7, lsr r8 │ │ │ │ blx 0xefd7d8 │ │ │ │ ldmdavs sl, {r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -50562,47 +50562,47 @@ │ │ │ │ movwcc r3, #29699 @ 0x7403 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ @ instruction: 0xf1031b49 │ │ │ │ andls r0, r6, #8, 4 @ 0x80000000 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf6482201 │ │ │ │ - vrsra.s64 d20, d24, #64 │ │ │ │ + vsubw.s8 q11, q0, d0 │ │ │ │ movwls r0, #815 @ 0x32f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf990f274 │ │ │ │ + blx 0xc7e204 │ │ │ │ str r4, [pc, r5, lsl #8]! │ │ │ │ strtmi r9, [r8], -r6, lsl #22 │ │ │ │ @ instruction: 0x4634491c │ │ │ │ andls r1, r6, #1664 @ 0x680 │ │ │ │ blne 0x129b8b4 │ │ │ │ andcs r9, r1, #67108864 @ 0x4000000 │ │ │ │ - mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ + teqpcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vcge.s , q10, │ │ │ │ - strmi pc, [r5], #-2427 @ 0xfffff685 │ │ │ │ + strmi pc, [r5], #-2587 @ 0xfffff5e5 │ │ │ │ stcls 7, cr14, [r6], {154} @ 0x9a │ │ │ │ ldmdbmi r2, {r3, r5, r9, sl, lr} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r3, r1, #117440512 @ 0x7000000 │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ strtmi r1, [r7], -r9, asr #22 │ │ │ │ - mcrrmi 2, 4, pc, r4, cr9 @ │ │ │ │ + stcpl 2, cr15, [ip], {73} @ 0x49 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf854340c │ │ │ │ ldc 12, cr14, [r7, #16] │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf8cde010 │ │ │ │ stc 0, cr12, [sp] │ │ │ │ strls r7, [r6], #-2818 @ 0xfffff4fe │ │ │ │ - @ instruction: 0xf95cf274 │ │ │ │ + @ instruction: 0xf9fcf274 │ │ │ │ strmi r4, [r5], #-1588 @ 0xfffff9cc │ │ │ │ vaba.s q15, q2, q13 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, ip, ror #12 │ │ │ │ addseq r2, r7, ip, ror #14 │ │ │ │ blcs 0x5b9c4 │ │ │ │ push {r0, r1, r5, r6, ip, lr, pc} │ │ │ │ vst2.8 {d20-d21}, [pc :256], r0 │ │ │ │ bl 0xfeb98ac4 │ │ │ │ @@ -50651,27 +50651,27 @@ │ │ │ │ stmdavs fp!, {r2, r8, fp, ip, lr, pc} │ │ │ │ mlacc r0, r3, r8, pc @ │ │ │ │ andle r2, r6, r3, asr #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0014830 │ │ │ │ @ instruction: 0xf001b857 │ │ │ │ vtst.8 , , │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ andlt r0, r2, sp, lsr #32 │ │ │ │ ldmdami r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ blt 0xfeaff98c │ │ │ │ bfi r2, r6, #6, #20 │ │ │ │ ldrb r2, [r7, r4, lsr #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r0!, {r0, r1, r2, r4, r7, sl} │ │ │ │ - cdp2 2, 7, cr15, cr0, cr12, {3} │ │ │ │ + @ instruction: 0xff10f26c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs ip, {r1, r5, sp, lr} │ │ │ │ @ instruction: 0x4620b15c │ │ │ │ @ instruction: 0xf7d12110 │ │ │ │ tstpcs r0, r5, lsr pc @ p-variant is OBSOLETE │ │ │ │ @@ -50692,19 +50692,19 @@ │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stclle 3, cr0, [ip, #-0] │ │ │ │ movwcs r2, #1552 @ 0x610 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ stmdbge r1, {r1, r3, r5, r6, r9, sl, lr} │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xfffef272 │ │ │ │ + @ instruction: 0xf89ef273 │ │ │ │ blle 0xbc9244 │ │ │ │ - @ instruction: 0xf8caf119 │ │ │ │ + @ instruction: 0xf96af119 │ │ │ │ @ instruction: 0xf1164620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vrhadd.s8 , q1, q14 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf7fd0595 │ │ │ │ strtmi pc, [r8], -fp, lsr #16 │ │ │ │ stc2l 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @@ -50718,120 +50718,120 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 123) │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q11, q8 │ │ │ │ - stmdavs r3, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r3, r4, lsl #22 │ │ │ │ - rsbsvs pc, r4, r9, asr #4 │ │ │ │ + adcsvc pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8b4f7cf │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - strdcs pc, [r0], -r7 │ │ │ │ + mulcs r0, r7, lr │ │ │ │ @ instruction: 0x4617e7df │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - vmin.s d20, d2, d1 │ │ │ │ - mcrne 15, 0, pc, cr4, cr7, {5} @ │ │ │ │ + vmin.s d20, d3, d1 │ │ │ │ + mcrne 8, 0, pc, cr4, cr7, {2} @ │ │ │ │ vpadd.i8 d29, d2, d14 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf1190595 │ │ │ │ - vtst.8 , q1, │ │ │ │ + vmul.i8 d31, d2, d15 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fc0697 │ │ │ │ strtmi pc, [r8], -r5, ror #31 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ movwcc pc, #1285 @ 0x505 @ │ │ │ │ ldclvs 2, cr2, [fp], {1} │ │ │ │ @ instruction: 0xf7fe711a │ │ │ │ @ instruction: 0x4603f939 │ │ │ │ stmib r5, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ eorsvs r3, r4, r1, lsl #6 │ │ │ │ - mcr2 1, 4, pc, cr6, cr15, {7} @ │ │ │ │ + @ instruction: 0xff26f1ff │ │ │ │ @ instruction: 0xe7b76070 │ │ │ │ - @ instruction: 0xf9b4f236 │ │ │ │ + blx 0x157e3dc │ │ │ │ blcs 0x15bb14 │ │ │ │ vqadd.s8 , , q2 │ │ │ │ - vaddl.s8 q10, d16, d4 │ │ │ │ + vmla.i d21, d16, d0[3] │ │ │ │ @ instruction: 0xf7cf002d │ │ │ │ @ instruction: 0xe7c7f87d │ │ │ │ - @ instruction: 0xf88ef274 │ │ │ │ - rsbsmi pc, r8, r9, asr #4 │ │ │ │ + @ instruction: 0xf92ef274 │ │ │ │ + sbcpl pc, r0, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf874f7cf │ │ │ │ vmax.s32 d20, d12, d16 │ │ │ │ - @ instruction: 0xe7bbfdb7 │ │ │ │ + sbfx pc, r7, #28, #28 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ subne lr, ip, #212, 18 @ 0x350000 │ │ │ │ ldrdeq pc, [ip, -r4]! │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ @ instruction: 0xf8d4b978 │ │ │ │ @ instruction: 0xf1f80134 │ │ │ │ - andcs pc, r0, r3, ror lr @ │ │ │ │ + andcs pc, r0, r3, lsl pc @ │ │ │ │ teqpeq r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d0 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf6412200 │ │ │ │ vsra.s64 d23, d21, #64 │ │ │ │ andls r0, r1, r4, lsl #2 │ │ │ │ ldc2 7, cr15, [r2], #836 @ 0x344 │ │ │ │ @ instruction: 0xf0ce9801 │ │ │ │ - vmla.f32 , , │ │ │ │ + @ instruction: 0xf24bfe1f │ │ │ │ vorr.i32 q10, #1024 @ 0x00000400 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcr2 1, 0, pc, cr2, cr8, {0} @ │ │ │ │ + mcr2 1, 5, pc, cr2, cr8, {0} @ │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 d18, d2, d0 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04f0497 │ │ │ │ @ instruction: 0xf88d35ff │ │ │ │ blmi 0x70dbdc │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vhadd.s d14, d6, d8 │ │ │ │ - stmdavs r3, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00042b68 │ │ │ │ stmdavs r3, {r0, r2, r5, sp, lr} │ │ │ │ @ instruction: 0xd1222b04 │ │ │ │ movwcs r6, #2080 @ 0x820 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ vrhadd.s d16, d3, d3 │ │ │ │ - stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0018dbed │ │ │ │ muleq r3, sp, r8 │ │ │ │ blmi 0x3b5c44 │ │ │ │ blls 0x9bc74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r0!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 2, cr15, [r8, #-432]! @ 0xfffffe50 │ │ │ │ + ldc2l 2, cr15, [r8, #432] @ 0x1b0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f6023 │ │ │ │ @ instruction: 0xe7e630ff │ │ │ │ - @ instruction: 0xfffef273 │ │ │ │ + @ instruction: 0xf89ef274 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ @ instruction: 0xf1b0ffad │ │ │ │ svclt 0x00183fff │ │ │ │ @@ -50845,23 +50845,23 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr0, {7} │ │ │ │ vmla.f32 d29, d2, d0 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46050697 │ │ │ │ movwcs r6, #2096 @ 0x830 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf80cf273 │ │ │ │ + @ instruction: 0xf8acf273 │ │ │ │ blle 0x2cbc98 │ │ │ │ strmi r1, [r5], #-2596 @ 0xfffff5dc │ │ │ │ ldclle 12, cr2, [r3] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q3, q8 │ │ │ │ - stmdavs r3, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ rscle r2, r7, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -50875,15 +50875,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vand d27, d18, d27 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040397 │ │ │ │ tstlt r8, r8, asr r8 │ │ │ │ vcgt.s32 d25, d14, d3 │ │ │ │ - blls 0x141398 │ │ │ │ + blls 0x141618 │ │ │ │ blcs 0x5bd7c │ │ │ │ @ instruction: 0xf64bdb09 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ blmi 0x8b0a0c │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ blmi 0x7f02f4 │ │ │ │ @@ -50893,85 +50893,85 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ stmdage r4, {r0, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vrhadd.s8 d25, d9, d1 │ │ │ │ - vmla.f d20, d16, d0[2] │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #2 │ │ │ │ vmin.s d20, d3, d9 │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r4, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c4f7fd │ │ │ │ movwcs r4, #2575 @ 0xa0f │ │ │ │ rsbcc pc, r4, r2, lsl #17 │ │ │ │ vaba.s8 q15, , │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ rsclt sp, r1, #843055104 @ 0x32400000 │ │ │ │ - addsmi pc, r4, r9, asr #4 │ │ │ │ + sbcspl pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9acf122 │ │ │ │ + blx 0x137e220 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000ff4d │ │ │ │ + svclt 0x0000ffed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb98fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - svclt 0x0000f925 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ strvs pc, [r0], #-578 @ 0xfffffdbe │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrmi fp, [r9], r4, asr #1 │ │ │ │ blmi 0x1dad5e8 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9343 │ │ │ │ vcgt.s32 d16, d2, d0 │ │ │ │ - stmdavc r3!, {r3, r4, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r3, r4, r5, sl, fp, sp, lr, pc} │ │ │ │ eorsle r2, pc, r0, lsl #22 │ │ │ │ ldrbvc pc, [r0, -r2, asr #4]! @ │ │ │ │ ldreq pc, [r7, r0, asr #5] │ │ │ │ blcs 0x5bef4 │ │ │ │ @ instruction: 0xf1b9db38 │ │ │ │ andle r0, r9, r0, lsl #30 │ │ │ │ bls 0x134ac24 │ │ │ │ @ instruction: 0xf1074649 │ │ │ │ vhadd.s d16, d19, d24 │ │ │ │ - blls 0x138140c │ │ │ │ + blls 0x138168c │ │ │ │ smlawtcc r8, r7, r8, pc @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8e2f001 │ │ │ │ teqle sp, r0, lsl #26 │ │ │ │ stmdacs r0, {r3, r4, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf44fdb22 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0x61232301 │ │ │ │ adcsvs r2, fp, r0, lsl #6 │ │ │ │ - stc2 2, cr15, [r8], #-440 @ 0xfffffe48 │ │ │ │ + stc2l 2, cr15, [r8], {110} @ 0x6e │ │ │ │ ldcle 8, cr2, [r1, #-0] │ │ │ │ ldmdane r5!, {r2, r4, r5, r9, sl, lr} │ │ │ │ bleq 0xbfea4 │ │ │ │ @ instruction: 0xf90cf7ff │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ bllt 0x11c14c │ │ │ │ vst2.8 {d22-d23}, [pc :256], r8 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #5 │ │ │ │ - ldc2 2, cr15, [r6], {110} @ 0x6e │ │ │ │ + ldc2 2, cr15, [r6], #440 @ 0x1b8 │ │ │ │ stclle 8, cr2, [sp] │ │ │ │ @ instruction: 0xf04fd07a │ │ │ │ strdcs r3, [r0], -pc @ │ │ │ │ and r6, r0, fp, lsr r0 │ │ │ │ blmi 0x1353720 │ │ │ │ blls 0x111beec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -50986,19 +50986,19 @@ │ │ │ │ ubfx r6, sl, #8, #9 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ blmi 0x1080148 │ │ │ │ mlscc r4, r3, r8, pc @ │ │ │ │ adcsle r2, r9, r0, lsl #22 │ │ │ │ @ instruction: 0x46284b3d │ │ │ │ andls r6, r0, #5760 @ 0x1680 │ │ │ │ - blx 0xff47e202 │ │ │ │ - msreq (UNDEF: 100), r9 │ │ │ │ + ldc2l 0, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ + @ instruction: 0x11acf249 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmdals r0, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe0f202 │ │ │ │ + @ instruction: 0xf880f203 │ │ │ │ @ instruction: 0x46404b36 │ │ │ │ @ instruction: 0xf7fe6d59 │ │ │ │ blmi 0xd81930 │ │ │ │ stmdacs r0, {r3, r4, r6, r8, sl, fp, sp, lr} │ │ │ │ ldmib r0, {r1, r6, ip, lr, pc}^ │ │ │ │ mrrcne 1, 0, r3, sl, cr1 │ │ │ │ eorsle r4, sp, #-1610612728 @ 0xa0000008 │ │ │ │ @@ -51006,16 +51006,16 @@ │ │ │ │ ldrbpl r6, [r1], #2050 @ 0x802 │ │ │ │ ldmib r0, {r8, sp}^ │ │ │ │ ldrbpl r2, [r1], #768 @ 0x300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blmi 0xaf5fa8 │ │ │ │ blcs 0x5d47c │ │ │ │ ldrbmi sp, [r0], -r5, asr #32 │ │ │ │ - vcgt.s32 d25, d2, d0 │ │ │ │ - blls 0x81e70 │ │ │ │ + vcgt.s32 d25, d3, d0 │ │ │ │ + blls 0x800f0 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ bne 0x282328 │ │ │ │ eorle r4, r9, #-1610612728 @ 0xa0000008 │ │ │ │ bl 0x5bf90 │ │ │ │ bl 0x2c4f34 │ │ │ │ strmi r0, [ip, #258] @ 0x102 │ │ │ │ bl 0x376744 │ │ │ │ @@ -51028,53 +51028,53 @@ │ │ │ │ subsvs r4, sl, sl, lsl #8 │ │ │ │ tstcs r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf7fd5499 │ │ │ │ bmi 0x5c1354 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ strb r3, [r3, -r4, rrx]! │ │ │ │ vtst.32 d22, d12, d24 │ │ │ │ - @ instruction: 0xe780fb97 │ │ │ │ + @ instruction: 0xe780fc37 │ │ │ │ @ instruction: 0xf04f223b │ │ │ │ vand , q9, │ │ │ │ - @ instruction: 0xe7c3f8f7 │ │ │ │ + bfi pc, r7, (invalid: 19:3) @ │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0x465233ff │ │ │ │ vmin.s8 d4, d1, d9 │ │ │ │ - strb pc, [r6, r1, ror #29]! @ │ │ │ │ + strb pc, [r6, r1, lsl #31]! @ │ │ │ │ @ instruction: 0x46604651 │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - ldmdb r6!, {r1, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmib r6, {r1, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ @ instruction: 0x4651e7d7 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ vqsub.s8 , q9, │ │ │ │ - ldrb pc, [r6, r5, lsr #16] @ │ │ │ │ - mcr2 2, 2, pc, cr4, cr3, {3} @ │ │ │ │ + ldrb pc, [r6, r5, asr #17] @ │ │ │ │ + mcr2 2, 7, pc, cr4, cr3, {3} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb991c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ @ instruction: 0xf0d6fef3 │ │ │ │ - mcrne 13, 2, pc, cr3, cr5, {6} @ │ │ │ │ + mcrne 14, 2, pc, cr3, cr5, {3} @ │ │ │ │ stmdble r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - blx 0x13fe336 │ │ │ │ + blx 0xffbfe336 │ │ │ │ andlt r9, r4, r3, lsl #18 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xff4fe468 │ │ │ │ + ldcllt 1, cr15, [r2], #-96 @ 0xffffffa0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ umulllt r0, r5, r5, r3 │ │ │ │ strcs r4, [r0], #-2076 @ 0xfffff7e4 │ │ │ │ @@ -51084,174 +51084,174 @@ │ │ │ │ vand , q9, q13 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9} │ │ │ │ blle 0x652ac8 │ │ │ │ strcc pc, [r0, #-1283] @ 0xfffffafd │ │ │ │ mlscc r4, r5, r8, pc @ │ │ │ │ @ instruction: 0x4608b19b │ │ │ │ - blx 0x37e38a │ │ │ │ + blx 0xfeb7e38a │ │ │ │ ldrmi r2, [r9], -r4, lsl #6 │ │ │ │ vhadd.s8 d25, d9, d1 │ │ │ │ - vrshr.s64 q10, q0, #64 │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdage r2, {r0, r2, r3, r5, r9} │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #-460]! @ 0xfffffe34 │ │ │ │ + mrc2 2, 0, pc, cr6, cr3, {3} │ │ │ │ @ instruction: 0xf7fca802 │ │ │ │ @ instruction: 0xf885ff3f │ │ │ │ blmi 0x252204 │ │ │ │ blls 0x11c0e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [r2, #460] @ 0x1cc │ │ │ │ + mrc2 2, 3, pc, cr2, cr3, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r4, sp, asr #23 │ │ │ │ andcs r4, r0, #143654912 @ 0x8900000 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x9323681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 2, cr15, [lr], {-0} │ │ │ │ + stc2 2, cr15, [lr] │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf88d4682 │ │ │ │ stccs 0, cr3, [r0], {23} │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r8, -fp, asr #12] │ │ │ │ + ldrbcs pc, [r0, -fp, asr #12] @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ - ldrtpl pc, [r4], -r9, asr #4 @ │ │ │ │ + ldrbtvs pc, [ip], -r9, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ands r0, r0, r0, lsl #16 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, sp, lr} │ │ │ │ stmdavs r0!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d464b │ │ │ │ @ instruction: 0xf10d0217 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4620d07c │ │ │ │ - ldc2 2, cr15, [r2, #-0] │ │ │ │ + ldc2l 2, cr15, [r2] │ │ │ │ svcmi 0x0004f855 │ │ │ │ ldrtmi fp, [r9], -r4, asr #3 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xff97e91a │ │ │ │ + stc2 2, cr15, [r4], {0} │ │ │ │ @ instruction: 0x46044631 │ │ │ │ vadd.i8 d6, d4, d0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs fp!, {r1, r5, r6, r7, ip, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r8], r0, lsr #12 │ │ │ │ - ldc2 2, cr15, [sl, #-0] │ │ │ │ + ldc2 2, cr15, [sl] │ │ │ │ svcmi 0x0004f855 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ teqphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf1ff4640 │ │ │ │ - cdpne 14, 0, cr15, cr7, cr7, {0} │ │ │ │ + cdpne 14, 0, cr15, cr7, cr7, {5} │ │ │ │ strtmi sp, [r2], -ip, ror #26 │ │ │ │ andcs r2, r2, r1, lsl #2 │ │ │ │ strmi lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 2, 2, pc, cr6, cr2, {3} │ │ │ │ + mrc2 2, 7, pc, cr6, cr2, {3} │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ @ instruction: 0xf1188195 │ │ │ │ - strtmi pc, [r8], -sp, lsr #26 │ │ │ │ - stc2l 1, cr15, [ip], #96 @ 0x60 │ │ │ │ + strtmi pc, [r8], -sp, asr #27 │ │ │ │ + stc2 1, cr15, [ip, #96] @ 0x60 │ │ │ │ andscs sl, r0, #114688 @ 0x1c000 │ │ │ │ movwcs r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf8ad9408 │ │ │ │ blt 0x1f0e1f8 │ │ │ │ andscc pc, lr, sp, lsr #17 │ │ │ │ - stc2l 2, cr15, [sl], #-456 @ 0xfffffe38 │ │ │ │ + stc2 2, cr15, [sl, #-456] @ 0xfffffe38 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ tstcs r1, r9, ror #2 │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ orrhi pc, lr, r0, asr #5 │ │ │ │ mulsvs r7, sp, r8 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ strbmi r8, [r2], -r9, ror #1 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vand d24, d0, d3 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs r8, {r0, r4, r7, r8, r9} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0x4619461a │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ands r2, r5, r1, lsl #8 │ │ │ │ - eorspl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + addvs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movtne pc, #1610 @ 0x64a @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d9, d0 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ strbmi r0, [r8], -sp, lsr #2 │ │ │ │ rscsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 1, 7, pc, cr4, cr12, {0} @ │ │ │ │ + @ instruction: 0xff84f11c │ │ │ │ vmax.s8 d4, d0, d16 │ │ │ │ - strcs pc, [r0], #-3253 @ 0xfffff34b │ │ │ │ + strcs pc, [r0], #-3413 @ 0xfffff2ab │ │ │ │ vmin.s8 q2, q0, q0 │ │ │ │ - blmi 0x1dc14d0 │ │ │ │ + blmi 0x1dc1750 │ │ │ │ blls 0x91c278 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r2, ror #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - cdp2 2, 14, cr15, cr2, cr1, {0} │ │ │ │ + @ instruction: 0xff82f201 │ │ │ │ rsbcs r4, lr, #34603008 @ 0x2100000 │ │ │ │ stmdage r7, {r1, r2, r9, sl, lr} │ │ │ │ vmax.s32 q10, q1, q2 │ │ │ │ - strbmi lr, [r0], -lr, ror #18 │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strbmi lr, [r0], -lr, lsl #20 │ │ │ │ + msreq (UNDEF: 96), r5 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff37ebe4 │ │ │ │ + blx 0x1b7ebe6 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ movweq lr, #35744 @ 0x8ba0 │ │ │ │ cdpcs 12, 0, cr1, cr0, cr4, {4} │ │ │ │ rschi pc, sl, r0 │ │ │ │ svclt 0x00a82b00 │ │ │ │ ble 0x193ae4 │ │ │ │ movwls r4, #13888 @ 0x3640 │ │ │ │ - cdp2 2, 2, cr15, cr6, cr2, {3} │ │ │ │ + cdp2 2, 12, cr15, cr6, cr2, {3} │ │ │ │ strmi r9, [r5], -r3, lsl #22 │ │ │ │ ldrdcs lr, [r1, -r6] │ │ │ │ adcmi r1, r9, #561152 @ 0x89000 │ │ │ │ sbchi pc, r9, r0, asr #4 │ │ │ │ bl 0x25c34c │ │ │ │ ldrmi r0, [r0], #-773 @ 0xfffffcfb │ │ │ │ andle r4, r3, #152, 4 @ 0x80000009 │ │ │ │ ldrmi r1, [r8, #2371] @ 0x943 │ │ │ │ sbchi pc, fp, r0, asr #1 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ svc 0x006cf7cd │ │ │ │ andcs r6, r0, #7536640 @ 0x730000 │ │ │ │ ldmdavs r3!, {r0, r2, r3, r4, sl, lr} │ │ │ │ ldrbpl r6, [sl, #-117] @ 0xffffff8b │ │ │ │ - blx 0x1e7e714 │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x67e716 │ │ │ │ + msreq (UNDEF: 96), r5 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr2, {0} │ │ │ │ + cdp2 2, 12, cr15, cr0, cr2, {0} │ │ │ │ vmax.s32 d20, d2, d16 │ │ │ │ - @ instruction: 0x4605fdfd │ │ │ │ + @ instruction: 0x4605fe9d │ │ │ │ movwcs lr, #6614 @ 0x19d6 │ │ │ │ addsmi r1, r8, #634880 @ 0x9b000 │ │ │ │ addshi pc, r9, r0, lsl #1 │ │ │ │ stmdbne r3!, {r4, r5, fp, sp, lr}^ │ │ │ │ addsmi r4, r8, #16, 8 @ 0x10000000 │ │ │ │ stmdbne r3, {r0, r1, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0c0429c │ │ │ │ @@ -51259,174 +51259,174 @@ │ │ │ │ @ instruction: 0xf7cd462a │ │ │ │ ldmdavs r3!, {r1, r2, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ ldmdavs r2!, {r8, sp} │ │ │ │ rsbsvs r4, r3, fp, lsr #8 │ │ │ │ ldmdavs r4!, {r0, r4, r6, r7, sl, ip, lr} │ │ │ │ andcs r2, r0, #1073741824 @ 0x40000000 │ │ │ │ vmax.s d20, d2, d8 │ │ │ │ - cdpne 13, 0, cr15, cr5, cr5, {4} │ │ │ │ + cdpne 14, 0, cr15, cr5, cr5, {1} │ │ │ │ smlabthi r6, r0, r2, pc @ │ │ │ │ cmncs fp, r2, lsr #12 │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ @ instruction: 0xf8ad2401 │ │ │ │ @ instruction: 0xf116401c │ │ │ │ - @ instruction: 0xf10dfddb │ │ │ │ + @ instruction: 0xf10dfe7b │ │ │ │ vqadd.s32 d16, d14, d14 │ │ │ │ - stmdbge r7, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r7, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r8], -lr, ror #4 │ │ │ │ - blx 0xfe67ecfe │ │ │ │ + ldc2 2, cr15, [r8], #-456 @ 0xfffffe38 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r5, ror #1 │ │ │ │ vmax.s d20, d2, d24 │ │ │ │ - stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ strtmi sl, [r1], -fp, lsr #30 │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xe725fc1f │ │ │ │ + @ instruction: 0xe725fcbf │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 q11, q2, #64 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ - vcgt.s8 d18, d10, d0 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + @ instruction: 0xf64a2300 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ vcge.s8 d16, d0, d18 │ │ │ │ @ instruction: 0xf11c12ef │ │ │ │ - ldr pc, [sp, -r3, lsr #28]! │ │ │ │ + ldr pc, [sp, -r3, asr #29]! │ │ │ │ ldrbtvc pc, [r0], #-578 @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ strls r4, [r6], -r0, asr #12 │ │ │ │ strbvc lr, [fp, #-2500] @ 0xfffff63c │ │ │ │ - blx 0xefeb90 │ │ │ │ + blx 0xff6feb90 │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ stmdage r6, {r8, r9, ip, pc} │ │ │ │ teqpcs r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6414633 │ │ │ │ vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d9, d4 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ @ instruction: 0xf11a012d │ │ │ │ - str pc, [sp, -r5, lsl #16] │ │ │ │ + str pc, [sp, -r5, lsr #17] │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ - vrhadd.s8 d16, d10, d29 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ tstls r0, r2, lsr r3 │ │ │ │ - bicsmi pc, r8, r9, asr #4 │ │ │ │ + msrvs R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 1, cr15, [r4, #112]! @ 0x70 │ │ │ │ + mrc2 1, 4, pc, cr4, cr12, {0} │ │ │ │ svclt 0x0000e711 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vmlal.s q11, d0, d0[2] │ │ │ │ - vhsub.s8 d16, d10, d29 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vrshr.s64 d23, d0, #64 │ │ │ │ + @ instruction: 0xf64a022d │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ andls r0, r0, #-939524096 @ 0xc8000000 │ │ │ │ - bicsmi pc, r8, r9, asr #4 │ │ │ │ + msrvs R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs pc, r9, #64, 4 │ │ │ │ - ldc2l 1, cr15, [lr, #112] @ 0x70 │ │ │ │ + mrc2 1, 3, pc, cr14, cr12, {0} │ │ │ │ @ instruction: 0xf04fe6fb │ │ │ │ @ instruction: 0x462233ff │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - ldc2 2, cr15, [sl], {1} │ │ │ │ + ldc2 2, cr15, [sl, #-4]! │ │ │ │ @ instruction: 0x4642e771 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xe743fc93 │ │ │ │ + smlaldx pc, r3, r3, sp @ │ │ │ │ strtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp 2, 14, cr15, cr10, cr1, {3} │ │ │ │ + svc 0x008af261 │ │ │ │ @ instruction: 0x462ae75f │ │ │ │ vmax.s32 q10, , │ │ │ │ - ldr lr, [r3, -r6, ror #29]! │ │ │ │ + ldr lr, [r3, -r6, lsl #31]! │ │ │ │ @ instruction: 0x4641461a │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - @ instruction: 0xf118fdd7 │ │ │ │ - @ instruction: 0xf644f9ad │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf118fe77 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ strmi r0, [r2], -pc, lsr #2 │ │ │ │ vmin.s8 d4, d2, d16 │ │ │ │ - @ instruction: 0x4621fd55 │ │ │ │ + @ instruction: 0x4621fdf5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - strb pc, [sl, -r7, asr #27] @ │ │ │ │ - stc2 2, cr15, [r0, #-212] @ 0xffffff2c │ │ │ │ + strb pc, [sl, -r7, ror #28] @ │ │ │ │ + stc2 2, cr15, [r0, #212]! @ 0xd4 │ │ │ │ vmax.s8 d20, d9, d2 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0xb93d9c │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, r5, #64, 4 │ │ │ │ - bicsmi pc, r8, r9, asr #4 │ │ │ │ + msrvs R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 1, cr15, [lr, #112] @ 0x70 │ │ │ │ + mcr2 1, 3, pc, cr14, cr12, {0} @ │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - ldrt pc, [r4], r3, lsl #18 @ │ │ │ │ - stc2l 2, cr15, [r8], #212 @ 0xd4 │ │ │ │ - bicspl pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + ldrt pc, [r4], r3, lsr #19 @ │ │ │ │ + stc2 2, cr15, [r8, #212] @ 0xd4 │ │ │ │ + tstpvc r8, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d9, d1 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ stmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ andls r4, r0, #72, 12 @ 0x4800000 │ │ │ │ addne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf11c4b1d │ │ │ │ - @ instruction: 0xe6a0fdb7 │ │ │ │ - ldc2l 2, cr15, [r4], {53} @ 0x35 │ │ │ │ + ssat pc, #1, r7, asr #28 @ │ │ │ │ + ldc2l 2, cr15, [r4, #-212]! @ 0xffffff2c │ │ │ │ vmax.s8 d20, d9, d2 │ │ │ │ - vsubw.s8 q11, q0, d0 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ movwls r0, #4909 @ 0x132d │ │ │ │ blmi 0x613df4 │ │ │ │ andls r6, r0, #1179648 @ 0x120000 │ │ │ │ addsne pc, fp, #64, 4 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - vqdmulh.s d31, d25, d27 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + sha1c.32 , , │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ @ instruction: 0x4628fb91 │ │ │ │ - @ instruction: 0xf8d4f26c │ │ │ │ + @ instruction: 0xf974f26c │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ smlabbcs r1, r4, lr, sl │ │ │ │ vmin.s8 d4, d1, d16 │ │ │ │ - ldrbt pc, [lr], -r9, asr #22 @ │ │ │ │ - eorvs pc, ip, r9, asr #4 │ │ │ │ + ldrbt pc, [lr], -r9, ror #23 @ │ │ │ │ + rsbsvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0xfe08044a │ │ │ │ vmax.s32 d20, d12, d24 │ │ │ │ - cdpcs 8, 0, cr15, cr0, cr3, {6} │ │ │ │ + @ instruction: 0x2e00f963 │ │ │ │ ldrbt sp, [r2], -pc, ror #3 │ │ │ │ - andsvs pc, ip, r9, asr #4 │ │ │ │ + rsbvc pc, r4, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blx 0x1d80462 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ svclt 0x0000e669 │ │ │ │ - eorseq sl, r2, r8, lsl #16 │ │ │ │ + eorseq sl, r2, r0, asr r9 │ │ │ │ movwvs pc, #578 @ 0x242 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb3ab781b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl} │ │ │ │ blle 0x5cd15c │ │ │ │ umullscc pc, r0, r4, r8 @ │ │ │ │ ldrdcs fp, [r1, -r3] │ │ │ │ orrseq pc, r8, #4, 2 │ │ │ │ strmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x1a7e9d2 │ │ │ │ + stc2 1, cr15, [r8], {24} │ │ │ │ blle 0x48c574 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ vqadd.s32 d19, d26, d4 │ │ │ │ - @ instruction: 0xf8c4fa83 │ │ │ │ + @ instruction: 0xf8c4fb23 │ │ │ │ @ instruction: 0xf11800a0 │ │ │ │ - @ instruction: 0xf8c4f90f │ │ │ │ + @ instruction: 0xf8c4f9af │ │ │ │ andcs r0, r0, r4, lsr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8c42306 │ │ │ │ mulcs r0, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -51453,60 +51453,60 @@ │ │ │ │ blle 0xb53004 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ mcrrne 6, 0, r4, sl, cr14 │ │ │ │ sbcshi pc, r4, r0 │ │ │ │ @ instruction: 0xf0002b06 │ │ │ │ bllt 0xfe6a2994 │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ - @ instruction: 0xf844f26c │ │ │ │ + @ instruction: 0xf8e4f26c │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ ldcvs 6, cr4, [r3, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ ldclvs 0, cr8, [r3], {231} @ 0xe7 │ │ │ │ ldrdcs pc, [r0], r4 @ │ │ │ │ addsmi r6, r1, #1638400 @ 0x190000 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdacs r0, {r3, r4, r8, fp, ip, sp, lr} │ │ │ │ rscshi pc, r9, r0 │ │ │ │ @ instruction: 0x909cf8d4 │ │ │ │ - blx 0x8fefe8 │ │ │ │ + blx 0xff0fefe8 │ │ │ │ ldrdcc pc, [ip], #-138 @ 0xffffff76 │ │ │ │ sub r6, r1, r8, lsl r0 │ │ │ │ vmax.s32 q10, q6, q4 │ │ │ │ - @ instruction: 0xf7fff827 │ │ │ │ + @ instruction: 0xf7fff8c7 │ │ │ │ blmi 0xfe300cf0 │ │ │ │ blls 0x21c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [r8], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x009cf8d4 │ │ │ │ - @ instruction: 0xf810f26c │ │ │ │ + @ instruction: 0xf8b0f26c │ │ │ │ andcc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf8d43094 │ │ │ │ @ instruction: 0x46929098 │ │ │ │ mlscc r4, r2, r8, pc @ │ │ │ │ strtvs lr, [r8], -r4, asr #19 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldclvs 0, cr8, [r7, #-532] @ 0xfffffdec │ │ │ │ - @ instruction: 0xf9eef0ce │ │ │ │ - @ instruction: 0xffe2f0cd │ │ │ │ + blx 0xfe3fe9d8 │ │ │ │ + @ instruction: 0xf882f0ce │ │ │ │ vhadd.s32 d25, d10, d5 │ │ │ │ - strmi pc, [r0], sp, ror #19 │ │ │ │ - @ instruction: 0xf87af118 │ │ │ │ + strmi pc, [r0], sp, lsl #21 │ │ │ │ + @ instruction: 0xf91af118 │ │ │ │ ldrtmi r9, [r3], -r5, lsl #20 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - cmppvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, r9, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x96004638 │ │ │ │ - blx 0xffa7eed2 │ │ │ │ + stc2 2, cr15, [r8], {2} │ │ │ │ @ instruction: 0xf946f7fd │ │ │ │ @ instruction: 0xf88a2300 │ │ │ │ adcvs r3, r3, r4, rrx │ │ │ │ @ instruction: 0x612b2301 │ │ │ │ @ instruction: 0x3094f8d4 │ │ │ │ vqdmulh.s d2, d0, d6 │ │ │ │ andge r8, r1, #193 @ 0xc1 │ │ │ │ @@ -51517,151 +51517,151 @@ │ │ │ │ andeq r2, r4, sp, asr r7 │ │ │ │ andeq r2, r4, pc, lsr r7 │ │ │ │ andeq r2, r4, r1, lsr #14 │ │ │ │ andeq r2, r4, r5, asr #12 │ │ │ │ blcs 0x5c994 │ │ │ │ stmdavs r0!, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ - vorr d16, d13, d11 │ │ │ │ - stmdacs r1, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vorr d16, d14, d11 │ │ │ │ + stmdacs r1, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf89dd156 │ │ │ │ @ instruction: 0xf7fe001b │ │ │ │ ldrb pc, [r9, r7, lsr #25] @ │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ @ instruction: 0xf88d2365 │ │ │ │ vqadd.s32 d19, d14, d11 │ │ │ │ - stmdacs r1, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #24902 @ 0x6146 │ │ │ │ addscc pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #52953088 @ 0x3280000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r4, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - @ instruction: 0xf9c2f26e │ │ │ │ + blx 0x18ff10c │ │ │ │ teqle r7, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xe7bb3094 │ │ │ │ @ instruction: 0xf10d2201 │ │ │ │ @ instruction: 0x4648011b │ │ │ │ - @ instruction: 0xff96f26d │ │ │ │ + @ instruction: 0xf836f26e │ │ │ │ @ instruction: 0xd12b2801 │ │ │ │ mulscc fp, sp, r8 │ │ │ │ rscle r2, r0, r4, ror #22 │ │ │ │ rscle r2, sp, r5, ror #22 │ │ │ │ @ instruction: 0xd12c2b61 │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ andcs lr, r1, #168, 14 @ 0x2a00000 │ │ │ │ tstpeq fp, sp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmncs r1, #72, 12 @ 0x4800000 │ │ │ │ andscc pc, fp, sp, lsl #17 │ │ │ │ - @ instruction: 0xf9a0f26e │ │ │ │ + blx 0x107f150 │ │ │ │ tstle r5, r1, lsl #16 │ │ │ │ @ instruction: 0xf8c42303 │ │ │ │ @ instruction: 0xe7993094 │ │ │ │ - vmax.s32 q10, , q4 │ │ │ │ - @ instruction: 0xe752ff79 │ │ │ │ + vmax.s32 q10, q6, q4 │ │ │ │ + smmul r2, r9, r8 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ blcs 0x12e4f4 │ │ │ │ @ instruction: 0xf8d4d12b │ │ │ │ - vqadd.s32 d16, d27, d8 │ │ │ │ - @ instruction: 0xf8d4ff6f │ │ │ │ - vqadd.s32 d16, d27, d12 │ │ │ │ - strb pc, [r4, -fp, ror #30] @ │ │ │ │ - vmax.s32 q10, , q4 │ │ │ │ - cdpcs 15, 0, cr15, cr0, cr7, {3} │ │ │ │ + vqadd.s32 d16, d28, d8 │ │ │ │ + @ instruction: 0xf8d4f80f │ │ │ │ + vqadd.s32 d16, d28, d12 │ │ │ │ + strb pc, [r4, -fp, lsl #16] @ │ │ │ │ + vmax.s32 q10, q6, q4 │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr7, {0} │ │ │ │ svcge 0x003ff47f │ │ │ │ vaba.s d30, d3, d27 │ │ │ │ - andcs pc, r0, pc, lsr #20 │ │ │ │ - bicsmi pc, r8, r9, asr #4 │ │ │ │ + andcs pc, r0, pc, asr #21 │ │ │ │ + msrvs R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r6, lsr #22 │ │ │ │ addcs pc, pc, #64, 4 │ │ │ │ - stc2l 2, cr15, [r4], #24 │ │ │ │ - adcsvs pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ + stc2 2, cr15, [r4, #24] │ │ │ │ + rscsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - bicsmi pc, r8, r9, asr #4 │ │ │ │ + msrvs R8_usr, r9 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d14 │ │ │ │ vqsub.s8 q1, q3, q1 │ │ │ │ - vfma.f32 , , │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 , , │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subcs pc, r1, #64, 4 │ │ │ │ vpadd.i8 d4, d6, d6 │ │ │ │ - sha1c.32 , , │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + @ instruction: 0xf649fd67 │ │ │ │ + vmlal.s q8, d0, d0[6] │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vqdmulh.s d4, d6, d15 │ │ │ │ - vfma.f32 d31, d25, d25 │ │ │ │ - vrshr.s64 q11, q4, #64 │ │ │ │ + @ instruction: 0xf649fd59 │ │ │ │ + vsubl.s8 q8, d0, d16 │ │ │ │ vhsub.s8 d16, d9, d29 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x29411c │ │ │ │ subscs pc, r3, #64, 4 │ │ │ │ - stc2 2, cr15, [sl], #24 │ │ │ │ + stc2l 2, cr15, [sl, #-24] @ 0xffffffe8 │ │ │ │ vhadd.s8 d18, d9, d0 │ │ │ │ - vsra.s64 q10, q4, #64 │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ blmi 0x142d24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d2, d22, d21 │ │ │ │ - svclt 0x0000fc9f │ │ │ │ + svclt 0x0000fd3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, lsl r8 │ │ │ │ + eorseq sl, r2, r4, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q8 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ - vrhadd.s32 d16, d2, d29 │ │ │ │ - teqplt r0, r9, lsr #31 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf6490ff0 │ │ │ │ + vsra.s64 d16, d24, #64 │ │ │ │ + vrhadd.s32 d16, d3, d29 │ │ │ │ + teqplt r0, r9, asr #16 @ p-variant is OBSOLETE │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8832201 │ │ │ │ blmi 0x88aaf0 │ │ │ │ ldrsbgt pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib ip, {r0, r4, r5, ip, lr, pc}^ │ │ │ │ bl 0xfe93b4c4 │ │ │ │ blcs 0x3834fc │ │ │ │ - vmul.i8 d29, d9, d15 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf649d91f │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ @ instruction: 0xf8dc032d │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ bl 0xd68d8 │ │ │ │ blgt 0x203914 │ │ │ │ andeq pc, lr, r5, asr #16 │ │ │ │ @ instruction: 0xf04f6061 │ │ │ │ adcvs r0, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x7323781b │ │ │ │ movwcs lr, #2524 @ 0x9dc │ │ │ │ @ instruction: 0xf8cc330d │ │ │ │ ldrbpl r3, [r1], #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 , , q8 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf649bd70 │ │ │ │ + vmlal.s q8, d16, d0[2] │ │ │ │ pop {r0, r2, r3, r5, r9} │ │ │ │ movwcs r4, #53360 @ 0xd070 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ vmax.s8 q2, , q8 │ │ │ │ - vpmin.s8 d27, d9, d7 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf649bab7 │ │ │ │ + vmla.f d16, d16, d0[2] │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ andcs r4, sp, #112 @ 0x70 │ │ │ │ vmax.s8 q2, , q8 │ │ │ │ - svclt 0x0000bb61 │ │ │ │ + svclt 0x0000bc01 │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0x2094f8d3 │ │ │ │ andle r2, r6, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -51675,15 +51675,15 @@ │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d3bd10 │ │ │ │ addmi r0, r8, #164 @ 0xa4 │ │ │ │ @ instruction: 0xf648d1f3 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstcs r2, sp, lsr #32 │ │ │ │ @ instruction: 0xf8c39201 │ │ │ │ @ instruction: 0xf7fc1094 │ │ │ │ stmdals r1, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7e8 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @@ -51696,33 +51696,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ addmi fp, r1, #131 @ 0x83 │ │ │ │ stmib sp, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ vhadd.s32 d19, d10, d0 │ │ │ │ - bls 0xc0b2c │ │ │ │ + bls 0xc0dac │ │ │ │ addmi r9, r2, #0, 22 │ │ │ │ andcs fp, r5, #8, 30 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r4, #0, 26 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addscs pc, r4, r3, asr #17 │ │ │ │ blx 0x1c00a00 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - rscvs pc, ip, r0, asr #4 │ │ │ │ + eorseq pc, r4, r0, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ blt 0x1800a20 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r8, sp} │ │ │ │ @@ -51733,18 +51733,18 @@ │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vbic.i32 d22, #1536 @ 0x00000600 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r1, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ - vrshl.s8 , q13, │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + @ instruction: 0xf649d5ea │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - svclt 0x0000bb39 │ │ │ │ + svclt 0x0000bbd9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs ip, {r0, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64bb1c4 │ │ │ │ @@ -51769,18 +51769,18 @@ │ │ │ │ vmla.f32 , , q12 │ │ │ │ vbic.i32 d22, #512 @ 0x00000200 │ │ │ │ @ instruction: 0xf64b2397 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, pc, r0, lsl #22 │ │ │ │ ldreq r6, [fp], #-2067 @ 0xfffff7ed │ │ │ │ - vqrshl.s8 , q6, │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + @ instruction: 0xf649d5dc │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf121002d │ │ │ │ - @ instruction: 0xe7d5faf1 │ │ │ │ + bfi pc, r1, (invalid: 23:21) @ │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ @ instruction: 0x4611b510 │ │ │ │ vmlavs.f64 d9, d2, d3 │ │ │ │ mulsgt r0, sp, r8 │ │ │ │ ldrd pc, [r8], #-130 @ 0xffffff7e @ │ │ │ │ @ instruction: 0xf8cd9a02 │ │ │ │ @ instruction: 0xf1bec008 │ │ │ │ @@ -51881,25 +51881,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscvc pc, r4, r9, asr #4 │ │ │ │ + eorne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mrc2 1, 5, pc, cr4, cr14, {7} │ │ │ │ + @ instruction: 0xff54f1fe │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3797 @ 0xed5 @ │ │ │ │ + movwcs pc, #3957 @ 0xf75 @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf86ef7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 1, cr15, [lr, #988]! @ 0x3dc │ │ │ │ + mcrlt 1, 2, pc, cr14, cr7, {7} @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ stmdblt r2!, {r1, r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -51910,25 +51910,25 @@ │ │ │ │ ldmdbvs fp, {r2, r3, r7, r8, r9} │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ ldrlt sp, [r0, #-1310]! @ 0xfffffae2 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscsvc pc, r8, r9, asr #4 │ │ │ │ + subne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mrc2 1, 3, pc, cr10, cr14, {7} │ │ │ │ + @ instruction: 0xff1af1fe │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - movwcs pc, #3739 @ 0xe9b @ │ │ │ │ + movwcs pc, #3899 @ 0xf3b @ │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ movwls r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf834f7ff │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 1, cr15, [r4, #-988]! @ 0xfffffc24 │ │ │ │ + mrclt 1, 0, APSR_nzcv, cr4, cr7, {7} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -51940,51 +51940,51 @@ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ bcs 0xc60e00 │ │ │ │ ldmdavc r9, {r0, r8, ip, lr, pc}^ │ │ │ │ bcs 0xcafb64 │ │ │ │ ldmdavc sl, {r2, r3, r4, ip, lr, pc} │ │ │ │ tstle r2, r1, lsr sl │ │ │ │ bcs 0xf20f14 │ │ │ │ - @ instruction: 0xf648d037 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vqadd.s8 d29, d9, d23 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ blmi 0xf01020 │ │ │ │ blls 0x99ce28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle fp, r0, lsl #6 │ │ │ │ andcs fp, r0, r6, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ bcs 0x60f48 │ │ │ │ vand , q9, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6480397 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ andcs r0, r1, #45 @ 0x2d │ │ │ │ @ instruction: 0xf7fc731a │ │ │ │ @ instruction: 0xe7def879 │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1032280 │ │ │ │ tstvc r9, #16 │ │ │ │ - bl 0xfe2ff794 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + stc 2, cr15, [sl], #-388 @ 0xfffffe7c │ │ │ │ + andsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf868f7fc │ │ │ │ addcs lr, r0, #53739520 @ 0x3340000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ vcgt.s32 d25, d1, d1 │ │ │ │ - blls 0xbdc24 │ │ │ │ + blls 0xbdea4 │ │ │ │ ldcne 4, cr2, [r8], {0} │ │ │ │ blge 0x10b674 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ @ instruction: 0xf1169004 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdals r4, {r0, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ bcs 0x60e50 │ │ │ │ bcs 0xf32aac │ │ │ │ blls 0x13750c │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3880 @ 0xfffff0d8 │ │ │ │ b 0x1437690 │ │ │ │ @@ -51998,101 +51998,101 @@ │ │ │ │ ldrb r3, [r9, r1] │ │ │ │ rsbsvc pc, r0, r2, asr #4 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ stmdblt r4!, {r2, r8, r9, ip, sp, lr} │ │ │ │ stmdbge r5, {r7, r9, sp} │ │ │ │ @ instruction: 0xf7cd3010 │ │ │ │ @ instruction: 0xf648e976 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fc002d │ │ │ │ str pc, [ip, r7, lsr #16] │ │ │ │ - mcr2 2, 6, pc, cr10, cr2, {3} @ │ │ │ │ + @ instruction: 0xff6af272 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r2, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cmnpvc r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldmdavs r4, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d36912 │ │ │ │ stmiane r0!, {r3, r5, r8, ip} │ │ │ │ ldmdale sl, {r3, r7, r9, lr} │ │ │ │ @ instruction: 0xf6454d11 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ stmib sp, {r1, r4, r5, r8}^ │ │ │ │ stclvs 3, cr2, [r8, #-0] │ │ │ │ - @ instruction: 0xf806f201 │ │ │ │ + @ instruction: 0xf8a6f201 │ │ │ │ fstmdbxvs r8!, {d25-d24} @ Deprecated │ │ │ │ @ instruction: 0x01a8f103 │ │ │ │ strtmi r9, [r1], #-2560 @ 0xfffff600 │ │ │ │ ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ @ instruction: 0xf649befd │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ andlt r0, r3, sp, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00eaf7fb │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ - teqpeq r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0f62201 │ │ │ │ - svclt 0x0000ba3b │ │ │ │ + svclt 0x0000badb │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56348 @ 0xdc1c │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r5], -r0, lsl #8 │ │ │ │ - mcr2 0, 4, pc, cr4, cr10, {7} @ │ │ │ │ - mcr2 0, 7, pc, cr0, cr6, {7} @ │ │ │ │ + @ instruction: 0xff24f0fa │ │ │ │ + @ instruction: 0xff80f0f6 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - mrc2 0, 3, pc, cr4, cr10, {7} │ │ │ │ - mrc2 0, 6, pc, cr0, cr6, {7} │ │ │ │ + @ instruction: 0xff14f0fa │ │ │ │ + @ instruction: 0xff70f0f6 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eoreq pc, r4, r9, asr #12 │ │ │ │ + rsbne pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vhsub.s d2, d13, d26 │ │ │ │ - svclt 0x0000fbeb │ │ │ │ - eorseq sl, r2, r0, ror #16 │ │ │ │ + svclt 0x0000fc8b │ │ │ │ + eorseq sl, r2, r8, lsr #19 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0fc0ff8 │ │ │ │ - vceq.f32 d31, d24, d17 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vmax.f32 , q4, │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0f9012d │ │ │ │ - @ instruction: 0xf649fb6d │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ + @ instruction: 0xf649fc0d │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0f94008 │ │ │ │ - svclt 0x0000bb65 │ │ │ │ + svclt 0x0000bc05 │ │ │ │ @ instruction: 0xf8d0460a │ │ │ │ strmi r1, [r3], -ip, lsl #1 │ │ │ │ @ instruction: 0xd1064291 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64b4770 │ │ │ │ @@ -52103,87 +52103,87 @@ │ │ │ │ mvnspl pc, fp, asr #4 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, pc} │ │ │ │ @ instruction: 0xf64bd0e8 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r7, r8, sp} │ │ │ │ strble r0, [r1, #1033]! @ 0x409 │ │ │ │ - addseq pc, r8, r9, asr #12 │ │ │ │ + rscne pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - ldmdalt r4, {r0, r5, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r4!, {r0, r5, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf641b0a6 │ │ │ │ vaddhn.i16 d20, q8, q10 │ │ │ │ blge 0xa042b8 │ │ │ │ stmdami sp!, {r0, r2, r9, sl, lr} │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ blvs 0x1811bc │ │ │ │ eorls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ - sbceq pc, r0, r9, asr #12 │ │ │ │ + andcs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vadd.i16 d22, d0, d19 │ │ │ │ - blls 0x82210 │ │ │ │ + blls 0x82490 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vadd.i64 d22, d2, d16 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s16 d18, d1, d10 │ │ │ │ - stmdavs r1!, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4628 │ │ │ │ - @ instruction: 0xf120ff1f │ │ │ │ - ldmiblt r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r2, #164]! @ 0xa4 │ │ │ │ + @ instruction: 0xf121ff1f │ │ │ │ + ldmiblt r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 1, 8, cr15, cr2, cr9, {1} │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ vadd.i32 d26, d1, d2 │ │ │ │ - stmdage r3, {r2, r4, r5, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9d4f241 │ │ │ │ + stmdage r3, {r2, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ + blx 0x1d7f9c8 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ vhsub.s8 d25, d1, d19 │ │ │ │ - @ instruction: 0xf7cdf895 │ │ │ │ - @ instruction: 0xf120fd23 │ │ │ │ - strmi pc, [r4], -fp, asr #31 │ │ │ │ + @ instruction: 0xf7cdf935 │ │ │ │ + @ instruction: 0xf121fd23 │ │ │ │ + strmi pc, [r4], -fp, ror #16 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ vhadd.s16 d16, d0, d29 │ │ │ │ - blls 0xc21a8 │ │ │ │ + blls 0xc2428 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ vmax.s d20, d2, d16 │ │ │ │ - strtmi pc, [r1], -r7, asr #27 │ │ │ │ + strtmi pc, [r1], -r7, ror #28 │ │ │ │ vhadd.s16 d18, d1, d10 │ │ │ │ - @ instruction: 0x4628f9d5 │ │ │ │ + @ instruction: 0x4628fa75 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ce4621 │ │ │ │ strtmi pc, [r0], -fp, ror #29 │ │ │ │ - @ instruction: 0xffaef120 │ │ │ │ + @ instruction: 0xf84ef121 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs fp, r1, r0, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64a0ff8 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vsra.s64 q8, q0, #64 │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ andcs r0, lr, #45 @ 0x2d │ │ │ │ - blx 0x67fa52 │ │ │ │ + blx 0xfee7fa52 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ umulllt r0, r3, r7, r3 │ │ │ │ @@ -52199,15 +52199,15 @@ │ │ │ │ @ instruction: 0x460bd1f6 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r3, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1e29301 │ │ │ │ - blls 0xc22a8 │ │ │ │ + blls 0xc2528 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r2, r1, lsl #6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -52241,46 +52241,46 @@ │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, r1, fp, lsr #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - orrseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + bicsne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, r9, asr #12 │ │ │ │ + teqpcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r0, ip, asr #12 │ │ │ │ + rscpl pc, r8, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000fa87 │ │ │ │ + svclt 0x0000fb27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vaddhn.i16 d16, q8, q12 │ │ │ │ umulllt r0, r2, r7, r4 │ │ │ │ tstcs r1, r0, lsl r2 │ │ │ │ @ instruction: 0xf1e22000 │ │ │ │ - eorvs pc, r0, fp, ror #16 │ │ │ │ - stc2 0, cr15, [r8], #-824 @ 0xfffffcc8 │ │ │ │ + eorvs pc, r0, fp, lsl #18 │ │ │ │ + stc2l 0, cr15, [r8], {206} @ 0xce │ │ │ │ andls fp, r1, r0, lsr #19 │ │ │ │ stmdavs r0!, {r0, r1, r8, sp} │ │ │ │ - blx 0xfefffa3e │ │ │ │ + mrrc2 1, 14, pc, lr, cr2 @ │ │ │ │ eorvs r9, r0, r1, lsl #18 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r1, r7, pc, pc @ │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ smlatbcs r2, r3, pc, pc @ │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x009cf7ff │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ce4010 │ │ │ │ - svclt 0x0000bc0f │ │ │ │ + svclt 0x0000bcaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db1c │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52292,21 +52292,21 @@ │ │ │ │ @ instruction: 0xf84c0e03 │ │ │ │ andcs lr, r0, r0 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvneq pc, r9, asr #12 │ │ │ │ + teqpcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r0, ip, asr #12 │ │ │ │ + rscpl pc, r8, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ rsbscs r4, ip, #1024 @ 0x400 │ │ │ │ - blx 0x97fc38 │ │ │ │ - eorseq sl, r2, r8, lsr #17 │ │ │ │ + blx 0xff17fc38 │ │ │ │ + ldrshteq sl, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9a550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf642db14 │ │ │ │ vsubw.s8 q8, q8, d24 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9} │ │ │ │ @@ -52314,21 +52314,21 @@ │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvneq pc, r9, asr #12 │ │ │ │ + teqpcs r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r0, ip, asr #12 │ │ │ │ + rscpl pc, r8, ip, asr #12 │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ addcs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9f8f23d │ │ │ │ - ldrhteq sl, [r2], -ip │ │ │ │ + blx 0xfe67fc90 │ │ │ │ + eorseq sl, r2, r4, lsl #20 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ strmi r6, [r2], r9, lsl #16 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ @ instruction: 0xf8de6a0e │ │ │ │ ldmib r6, {r5, ip, sp}^ │ │ │ │ @@ -52367,19 +52367,19 @@ │ │ │ │ @ instruction: 0x46054617 │ │ │ │ ldrbne r2, [r3, r0, lsl #12] │ │ │ │ stmdbls r3, {r0, r1, r8, r9, ip, pc} │ │ │ │ b 0x1414d54 │ │ │ │ @ instruction: 0xf10573e8 │ │ │ │ strls r0, [r0, -r8, asr #32] │ │ │ │ @ instruction: 0xf1259101 │ │ │ │ - strmi pc, [r3], r9, lsl #28 │ │ │ │ + strmi pc, [r3], r9, lsr #29 │ │ │ │ bvs 0xff130120 │ │ │ │ cmppeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r0], -r3 @ │ │ │ │ - stc2 1, cr15, [r8], {37} @ 0x25 │ │ │ │ + stc2 1, cr15, [r8], #148 @ 0x94 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ mulsle r0, fp, r5 │ │ │ │ bvs 0xfe714cdc │ │ │ │ @ instruction: 0xd1fb459b │ │ │ │ ldrdcc pc, [r8], -fp @ │ │ │ │ cmnlt fp, fp, lsl #5 │ │ │ │ eorvs pc, r8, fp, asr #17 │ │ │ │ @@ -52440,15 +52440,15 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [r2, -r2] │ │ │ │ smlabteq r4, r3, r9, lr │ │ │ │ ldmib r2, {r0, r8, r9, ip, pc}^ │ │ │ │ stmib r3, {r1, r8}^ │ │ │ │ ldmib r2, {r1, r2, r8}^ │ │ │ │ vrhadd.s d0, d3, d2 │ │ │ │ - @ instruction: 0xf04ff993 │ │ │ │ + @ instruction: 0xf04ffa33 │ │ │ │ @ instruction: 0xf1b04200 │ │ │ │ blls 0x84608 │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ blx 0x10f32f0 │ │ │ │ blx 0x1005a4 │ │ │ │ svclt 0x0058f101 │ │ │ │ tstmi r2, r1, lsr #6 │ │ │ │ @@ -52524,21 +52524,21 @@ │ │ │ │ andsmi r4, r9, r0, lsl r0 │ │ │ │ svclt 0x00144308 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addmi lr, r2, #47710208 @ 0x2d80000 │ │ │ │ svclt 0x0034418b │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0x2000e7b0 │ │ │ │ - bicseq pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + tstpcs r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d2, d21, d10 │ │ │ │ - svclt 0x0000fd69 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #288] @ 0x43818 │ │ │ │ addlt r7, r9, fp, lsr #23 │ │ │ │ blmi 0xfeb14f74 │ │ │ │ stceq 1, cr15, [r7], {160} @ 0xa0 │ │ │ │ @@ -52600,19 +52600,19 @@ │ │ │ │ rsbeq r0, r8, r8, rrx │ │ │ │ adceq r0, pc, r8, rrx │ │ │ │ addeq r0, r3, sp, lsl #1 │ │ │ │ addeq r0, r8, sl, lsr #1 │ │ │ │ umullseq r0, r5, ip, r0 │ │ │ │ addseq r0, r2, r3, lsr #1 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x1b03cb8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q1, , │ │ │ │ - @ instruction: 0x4610fcd5 │ │ │ │ + @ instruction: 0x4610fd75 │ │ │ │ blmi 0x19cbc14 │ │ │ │ blls 0x21d880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [r9], -r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52639,15 +52639,15 @@ │ │ │ │ andeq lr, lr, r2, lsr #20 │ │ │ │ tsteq r7, r5, lsr #20 │ │ │ │ b 0xfd79c │ │ │ │ b 0x1838c4 │ │ │ │ strb r0, [r0, r7, lsl #2] │ │ │ │ stmdbcs r0, {r4, r9, sl, lr} │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffccf232 │ │ │ │ + @ instruction: 0xf86cf233 │ │ │ │ ldr r1, [r8, r1, asr #15]! │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ b 0x14e3d80 │ │ │ │ @ instruction: 0xf0000305 │ │ │ │ blx 0xfeda3d8c │ │ │ │ stccs 0, cr15, [r0, #-532] @ 0xfffffdec │ │ │ │ blx 0xfecf7f68 │ │ │ │ @@ -52658,16 +52658,16 @@ │ │ │ │ tsteq r7, r5, asr #22 │ │ │ │ stmdbcs r0, {r0, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ msrhi SPSR_sx, r0 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - vmax.s d4, d2, d25 │ │ │ │ - @ instruction: 0xe792ff7d │ │ │ │ + vmax.s d4, d3, d25 │ │ │ │ + @ instruction: 0xe792f81d │ │ │ │ vqrdmulh.s d15, d7, d2 │ │ │ │ smlatbeq lr, r2, fp, pc @ │ │ │ │ movwcc pc, #23310 @ 0x5b0e @ │ │ │ │ usada8 sl, r9, r4, r4 │ │ │ │ @ instruction: 0xf00eba10 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ strb sp, [r9, r5, lsl #1] │ │ │ │ @@ -52708,15 +52708,15 @@ │ │ │ │ blx 0x11b3704 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa45 │ │ │ │ svclt 0x0000e739 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq sl, r2, ip, ror #17 │ │ │ │ + eorseq sl, r2, r4, lsr sl │ │ │ │ andseq pc, pc, lr │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf00eaf28 │ │ │ │ @ instruction: 0xf1ce0e3f │ │ │ │ @ instruction: 0xf1ae0120 │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ @@ -52739,15 +52739,15 @@ │ │ │ │ bl 0x1983a4c │ │ │ │ ldrbt r0, [ip], r7, lsl #2 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0x467280b6 │ │ │ │ b 0x17d5310 │ │ │ │ andle r0, r3, r7, lsl #2 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - mcr2 2, 4, pc, cr10, cr2, {1} @ │ │ │ │ + @ instruction: 0xff2af232 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ eoreq pc, r0, lr, lsr #3 │ │ │ │ eoreq pc, r0, #-2147483597 @ 0x80000033 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ @@ -52768,15 +52768,15 @@ │ │ │ │ strb r0, [r4], r0 │ │ │ │ rsble r2, sp, r0, lsl #18 │ │ │ │ tsteq r7, lr, asr sl │ │ │ │ @ instruction: 0x463b4672 │ │ │ │ andcs fp, r1, #4, 30 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ vmax.s d4, d2, d25 │ │ │ │ - strb pc, [r5, r1, lsr #29] @ │ │ │ │ + strb pc, [r5, r1, asr #30] @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ subsmi lr, r0, #187695104 @ 0xb300000 │ │ │ │ cmpeq r5, r5, ror #22 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe977fce │ │ │ │ strt r4, [sl], lr │ │ │ │ teqle r6, r0, lsl #18 │ │ │ │ @@ -52785,15 +52785,15 @@ │ │ │ │ suble r2, r4, r0, lsl #18 │ │ │ │ movweq lr, #31326 @ 0x7a5e │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf43f4629 │ │ │ │ @ instruction: 0x4672ae9c │ │ │ │ @ instruction: 0x4620463b │ │ │ │ vmax.s d4, d2, d25 │ │ │ │ - ldr pc, [r4], pc, lsr #28 │ │ │ │ + ldr pc, [r4], pc, asr #29 │ │ │ │ @ instruction: 0xf00eba50 │ │ │ │ stmiblt r1!, {r2, r8}^ │ │ │ │ str fp, [lr], r0, lsl #5 │ │ │ │ bfine r4, r0, #12, #6 │ │ │ │ stmdbcs r0, {r0, r1, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ b 0x14f7c64 │ │ │ │ andle r0, fp, r5, lsl #6 │ │ │ │ @@ -52801,57 +52801,57 @@ │ │ │ │ @ instruction: 0xf0a2fa92 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ blx 0xfecfd50c │ │ │ │ bcs 0x7fd20 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ @ instruction: 0x46394670 │ │ │ │ @ instruction: 0x4629e677 │ │ │ │ - mrc2 2, 4, pc, cr10, cr2, {1} │ │ │ │ + @ instruction: 0xff3af232 │ │ │ │ andlt lr, r0, #184, 12 @ 0xb800000 │ │ │ │ stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xff9fffa2 │ │ │ │ + stc2 1, cr15, [r6], {25} │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, sp, lr, pc} │ │ │ │ strtmi sl, [fp], -r2, lsl #16 │ │ │ │ str lr, [r0, -sp, asr #19] │ │ │ │ - blx 0xfeb7ffb6 │ │ │ │ + mcrr2 1, 1, pc, ip, cr9 @ │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0x4610e65d │ │ │ │ svceq 0x0000f1be │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {1} │ │ │ │ vmin.s q2, q1, │ │ │ │ - ldr pc, [r9], pc, asr #19 │ │ │ │ + ldr pc, [r9], pc, ror #20 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d2, d1 │ │ │ │ - @ instruction: 0x4608f9b9 │ │ │ │ + @ instruction: 0x4608fa59 │ │ │ │ @ instruction: 0xe64a4631 │ │ │ │ andseq pc, pc, lr │ │ │ │ eoreq pc, r0, r0, asr #3 │ │ │ │ @ instruction: 0xf000fa62 │ │ │ │ ldrbtmi lr, [r0], -r3, asr #12 │ │ │ │ @ instruction: 0xf1be4671 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0x4610ae3e │ │ │ │ - blx 0x464 │ │ │ │ + blx 0xfe800466 │ │ │ │ ldrbt r4, [sp], -r8, lsl #12 │ │ │ │ @ instruction: 0x46104671 │ │ │ │ svclt 0x00382901 │ │ │ │ vrhadd.s d2, d2, d1 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #16 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #18 @ │ │ │ │ bcs 0x7d470 │ │ │ │ blx 0xfe4f7e80 │ │ │ │ blx 0xfec7fe44 │ │ │ │ strt pc, [r8], -r0, lsl #1 │ │ │ │ @ instruction: 0xf0a5fa95 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strt r3, [r1], -r0, lsr #32 │ │ │ │ - @ instruction: 0xf834f272 │ │ │ │ + @ instruction: 0xf8d4f272 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, fp, sp} │ │ │ │ vhsub.s8 d18, d4, d1 │ │ │ │ blx 0xdc0ec │ │ │ │ andmi pc, fp, #0, 6 │ │ │ │ @ instruction: 0xf648d115 │ │ │ │ andmi r1, fp, #136, 2 @ 0x22 │ │ │ │ @ instruction: 0xf413d10a │ │ │ │ @@ -52868,31 +52868,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x1040ec │ │ │ │ adcscs pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - svclt 0x0000fabb │ │ │ │ - eorseq sl, r2, r4, lsl #18 │ │ │ │ + svclt 0x0000fb5b │ │ │ │ + eorseq sl, r2, ip, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9ae50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x104118 │ │ │ │ addmi pc, sl, #64, 4 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - svclt 0x0000faa5 │ │ │ │ - eorseq sl, r2, r0, lsr #18 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ + eorseq sl, r2, r8, ror #20 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ @ instruction: 0xf642cf70 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ stmibvs sl, {r0, r1, r4, sl, lr}^ │ │ │ │ @@ -52923,22 +52923,22 @@ │ │ │ │ mcrrne 11, 9, fp, sl, cr11 │ │ │ │ bllt 0xfe681cf4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9af00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x1841c8 │ │ │ │ sbcscc pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vhadd.s8 d9, d5, d0 │ │ │ │ - strmi pc, [sl], -sp, asr #20 │ │ │ │ + strmi pc, [sl], -sp, ror #21 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ addeq ip, ip, r2, ror #5 │ │ │ │ - eorseq sl, r2, r0, asr r9 │ │ │ │ + mlaseq r2, r8, sl, sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9af34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0x347cdc │ │ │ │ @ instruction: 0x3c00e9d4 │ │ │ │ ldrdpl pc, [r0], -ip @ │ │ │ │ eorvs r6, fp, sl, lsl sl │ │ │ │ @@ -52978,15 +52978,15 @@ │ │ │ │ andcs r6, r0, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ @ instruction: 0xf1004607 │ │ │ │ strtmi r0, [r8], -r8, asr #12 │ │ │ │ @ instruction: 0xf1244631 │ │ │ │ - bvs 0xfebc3b10 │ │ │ │ + bvs 0xfebc3d90 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ blcs 0x5e080 │ │ │ │ ldclvs 0, cr13, [sl, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0x46236013 │ │ │ │ ldrbvs r6, [sl, #-2274]! @ 0xfffff71e │ │ │ │ svcpl 0x0008f843 │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ @@ -53002,23 +53002,23 @@ │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ suble r2, fp, r0, lsl #26 │ │ │ │ strvs r6, [r2, #-2730] @ 0xfffff556 │ │ │ │ suble r2, r3, r0, lsl #20 │ │ │ │ adcvs r2, sl, #0, 4 │ │ │ │ tstcs r0, r8, lsr r2 │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - bl 0x1b807cc │ │ │ │ + stc 2, cr15, [ip], {96} @ 0x60 │ │ │ │ @ instruction: 0x612b9b01 │ │ │ │ bls 0x2556f4 │ │ │ │ cmppeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrdvs r1, [fp, #-123]! @ 0xffffff85 │ │ │ │ @ instruction: 0x61aa9b08 │ │ │ │ ldrbne r6, [fp, pc, lsr #6] │ │ │ │ @ instruction: 0xf12461eb │ │ │ │ - stmdbvc r2!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvc r2!, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r7, #2 │ │ │ │ svclt 0x00882a02 │ │ │ │ ldmdale r2, {r5, r9, sl, lr} │ │ │ │ strtmi r6, [r0], -r3, lsr #20 │ │ │ │ addsmi r6, ip, #5963776 @ 0x5b0000 │ │ │ │ and sp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf0027902 │ │ │ │ @@ -53055,24 +53055,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbne fp, [r4, r2, lsl #1] │ │ │ │ strtmi r3, [r3], -r8, asr #32 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ strls r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf8a6f125 │ │ │ │ + @ instruction: 0xf946f125 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0x7604e9d1 │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ adcmi r4, r6, #8, 12 @ 0x800000 │ │ │ │ adcmi fp, pc, #8, 30 │ │ │ │ blvs 0x3f8340 │ │ │ │ andsle r4, r1, r6, asr #10 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b2f125 │ │ │ │ + @ instruction: 0xf952f125 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -53102,15 +53102,15 @@ │ │ │ │ ldmib r3, {r0, r1, r3, r4, r9, fp, sp, lr}^ │ │ │ │ ldmib r3, {r2, r9, lr}^ │ │ │ │ addsmi r5, sl, #402653184 @ 0x18000000 │ │ │ │ adcmi fp, ip, #8, 30 │ │ │ │ @ instruction: 0xf04fd01f │ │ │ │ strbvs r3, [r3, #1023] @ 0x3ff │ │ │ │ vshl.s8 d18, d12, d12 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ stmdavc sl, {r1, r4, r5, r8, r9} │ │ │ │ movwcc pc, #11012 @ 0x2b04 @ │ │ │ │ cmplt pc, pc, lsl r9 @ │ │ │ │ @ instruction: 0xf1014606 │ │ │ │ strcs r0, [r0], #-1300 @ 0xfffffaec │ │ │ │ svcne 0x0004f855 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @@ -53145,15 +53145,15 @@ │ │ │ │ adcsmi r4, r1, #4, 4 @ 0x40000000 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ ldmdbne fp, {r2, r5, ip, lr, pc} │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ svclt 0x0028414a │ │ │ │ submi r2, r0, #1 │ │ │ │ strdcs r6, [ip, -r8] │ │ │ │ - mvnscc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqppl r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0xa213a │ │ │ │ ldmdbvc lr, {r1, r8, r9, ip, sp} │ │ │ │ ldrcc fp, [r4, #-334] @ 0xfffffeb2 │ │ │ │ @ instruction: 0xf8552400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ @@ -53253,20 +53253,20 @@ │ │ │ │ movwcs lr, #35264 @ 0x89c0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf00d6800 │ │ │ │ andcs fp, r0, r9, lsl #27 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r1, asr #5 │ │ │ │ - @ instruction: 0xffb8f204 │ │ │ │ - eorseq sl, r2, ip, asr r9 │ │ │ │ + @ instruction: 0xf858f205 │ │ │ │ + eorseq sl, r2, r4, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bvs 0x730474 │ │ │ │ @ instruction: 0x2c04e9d3 │ │ │ │ movw lr, #27091 @ 0x69d3 │ │ │ │ @@ -53385,23 +53385,23 @@ │ │ │ │ ldr r2, [r5, r1] │ │ │ │ svclt 0x00b442a8 │ │ │ │ andcs r2, r1, r0 │ │ │ │ adcmi lr, r8, #144, 14 @ 0x2400000 │ │ │ │ andcs fp, r0, ip, lsr #31 │ │ │ │ str r2, [fp, r1] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x1c4904 │ │ │ │ andsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d4, d0 │ │ │ │ - @ instruction: 0xf1b3feaf │ │ │ │ + @ instruction: 0xf1b3ff4f │ │ │ │ svclt 0x0018000d │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ svclt 0x0000e77a │ │ │ │ - eorseq sl, r2, ip, ror #18 │ │ │ │ + ldrhteq sl, [r2], -r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r0, #28] │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @@ -53618,20 +53618,20 @@ │ │ │ │ and r2, r0, ip, asr r1 │ │ │ │ bvs 0x8ccc78 │ │ │ │ eorvc r4, r1, r8, lsr #12 │ │ │ │ mvnvs r4, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x144614 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [r8], {4} │ │ │ │ - eorseq sl, r2, r8, lsl #19 │ │ │ │ + ldc2l 2, cr15, [r8, #-16]! │ │ │ │ + ldrsbteq sl, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r9, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ ldmib r5, {r0, r2, r3, r7, ip, sp, pc}^ │ │ │ │ andls r3, r9, r8, lsl #4 │ │ │ │ @@ -53849,15 +53849,15 @@ │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ movwmi r2, #42240 @ 0xa500 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strcs fp, [r0, #-3864] @ 0xfffff0e8 │ │ │ │ stmdavc r2!, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ vrhadd.s8 d18, d12, d12 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ blx 0x85862 │ │ │ │ ldmdbvc pc, {r1, r8, r9, ip, sp} @ │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ @ instruction: 0xf8543414 │ │ │ │ ldrtmi r1, [r0], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12517376 @ 0xbf0000 │ │ │ │ @@ -54124,21 +54124,21 @@ │ │ │ │ movwls r3, #36880 @ 0x9010 │ │ │ │ @ instruction: 0x3018f8de │ │ │ │ @ instruction: 0x0014f8de │ │ │ │ @ instruction: 0x101cf8de │ │ │ │ str r9, [sl, r7, lsl #6]! │ │ │ │ eorcs r6, r9, #176128 @ 0x2b000 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorne pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8e4f204 │ │ │ │ + @ instruction: 0xf984f204 │ │ │ │ mcr2 7, 1, pc, cr10, cr14, {7} @ │ │ │ │ - mlaseq r2, r8, r9, sl │ │ │ │ + eorseq sl, r2, r0, ror #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, ip, lsl #12 │ │ │ │ @ instruction: 0xf1014680 │ │ │ │ tstcc ip, r0, lsr #4 │ │ │ │ @@ -54308,21 +54308,21 @@ │ │ │ │ @ instruction: 0x301cf8da │ │ │ │ ldrdne lr, [r4], -sl │ │ │ │ ldmib r4, {r3, r8, r9, ip, pc}^ │ │ │ │ ldmib r4, {r1, r2, r9, sl, fp, pc}^ │ │ │ │ ldr r9, [r1, r4, lsl #24]! │ │ │ │ eorcs r6, r9, #176128 @ 0x2b000 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscpl pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff74f203 │ │ │ │ + @ instruction: 0xf814f204 │ │ │ │ ldc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ - eorseq sl, r2, r4, lsr #19 │ │ │ │ + eorseq sl, r2, ip, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9c4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs fp, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ stmdavc r3!, {r2, r3, r4, fp, sp, lr} │ │ │ │ andsle r2, r4, ip, lsr fp │ │ │ │ @@ -54368,20 +54368,20 @@ │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ blls 0x143604 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ andlt r6, r4, r3, lsr #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0xff0833a4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x105868 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s8 d5, d3, d2 │ │ │ │ - svclt 0x0000fefd │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + svclt 0x0000ff9d │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ cmpplt r0, r9, asr fp @ p-variant is OBSOLETE │ │ │ │ @@ -54417,15 +54417,15 @@ │ │ │ │ strbmi r6, [r0, #-2573]! @ 0xfffff5f3 │ │ │ │ ldrbmi fp, [sl, #3848] @ 0xf08 │ │ │ │ tstls r8, r9, asr #20 │ │ │ │ stmdavc r1!, {r0, r1, r2, r8, sl, ip, pc} │ │ │ │ ldmdbcs r0!, {r1, r2, r3, r6, ip, lr, pc} │ │ │ │ ldmdbcs r4!, {r0, r3, r4, r5, ip, lr, pc} │ │ │ │ andcs sp, ip, #44 @ 0x2c │ │ │ │ - mvnscc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqppl r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #6914 @ 0x1b02 @ │ │ │ │ bcs 0x638e8 │ │ │ │ @ instruction: 0xf104d0ae │ │ │ │ @ instruction: 0x46150314 │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ ldrtmi r1, [r8], -r4, lsl #30 │ │ │ │ @@ -54537,15 +54537,15 @@ │ │ │ │ @ instruction: 0xd1b62800 │ │ │ │ bvs 0x71fec8 │ │ │ │ ldrdcs lr, [r4, -r3] │ │ │ │ movweq lr, #27091 @ 0x69d3 │ │ │ │ svclt 0x00084299 │ │ │ │ andsle r4, ip, r2, lsl #5 │ │ │ │ tstcs ip, r2, lsr #16 │ │ │ │ - mvnscc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqppl r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x461d791b │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ movwcs r3, #1044 @ 0x414 │ │ │ │ svcne 0x0004f854 │ │ │ │ movwls r4, #5680 @ 0x1630 │ │ │ │ @@ -54615,20 +54615,20 @@ │ │ │ │ strtmi r9, [r8], -r3 │ │ │ │ mcr2 7, 5, pc, cr12, cr13, {7} @ │ │ │ │ strtmi r9, [r1], -r3, lsl #22 │ │ │ │ eorvs r4, r3, #40, 12 @ 0x2800000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ ldrdcs fp, [r0], -r1 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorcc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [lr, #-12] │ │ │ │ - eorseq sl, r2, r8, asr #19 │ │ │ │ + stc2 2, cr15, [lr, #12]! │ │ │ │ + eorseq sl, r2, r0, lsl fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, ip, asr #20 │ │ │ │ movweq pc, #4164 @ 0x1044 @ │ │ │ │ tstle r3, sp, lsl #22 │ │ │ │ @@ -55015,15 +55015,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00c8f00b │ │ │ │ tstcs r0, r2, ror #20 │ │ │ │ movwcs r6, #12706 @ 0x31a2 │ │ │ │ eorvc r2, r3, r0, asr #4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ vhadd.s16 q11, q7, │ │ │ │ - @ instruction: 0xf04febae │ │ │ │ + @ instruction: 0xf04fec4e │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xa03dd0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -55071,29 +55071,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ adclt r4, sp, r4, lsl #12 │ │ │ │ subscs r4, ip, #145408 @ 0x23800 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ @ instruction: 0x932b681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xf82824 │ │ │ │ + bl 0xff782824 │ │ │ │ blge 0xa20638 │ │ │ │ bcs 0x6af00 │ │ │ │ stcle 3, cr9, [r9, #-160] @ 0xffffff60 │ │ │ │ strtmi r2, [r3], -r8, lsr #32 │ │ │ │ blx 0x4e2c2 │ │ │ │ @ instruction: 0xf8c34202 │ │ │ │ @ instruction: 0x33281238 │ │ │ │ @ instruction: 0xd1fa4293 │ │ │ │ strtmi pc, [r0], #1284 @ 0x504 │ │ │ │ andshi pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cmpphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 q10, q6, │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmiavs sp!, {r2, r3, r5, r9, sl, lr} │ │ │ │ mulls r0, r4, r8 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ sbchi pc, r7, r0 │ │ │ │ andcs r9, ip, #7168 @ 0x1c00 │ │ │ │ andcc pc, r9, #2048 @ 0x800 │ │ │ │ @@ -55281,15 +55281,15 @@ │ │ │ │ ldrmi pc, [r8, #3499]! @ 0xdab │ │ │ │ stccs 1, cr13, [r0, #-988] @ 0xfffffc24 │ │ │ │ mcrge 4, 4, pc, cr4, cr15, {3} @ │ │ │ │ stmdavc r2!, {r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vpmax.s8 d2, d2, d5 │ │ │ │ @ instruction: 0xf64a802c │ │ │ │ - vrsra.s64 q8, q0, #64 │ │ │ │ + vorr.i32 d18, #2048 @ 0x00000800 │ │ │ │ bl 0x106ec0 │ │ │ │ @ instruction: 0xf04f03c2 │ │ │ │ @ instruction: 0xf04f38ff │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf04f8904 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @@ -55299,15 +55299,15 @@ │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fe8902 │ │ │ │ @ instruction: 0x2d00f923 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr14, cr15, {3} │ │ │ │ strcs lr, [r0], #-1962 @ 0xfffff856 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ ldrls sl, [r4], #-2069 @ 0xfffff7eb │ │ │ │ - ldmdb r4!, {r1, r2, r3, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x582bb4 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8f0f7fd │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ ldr sl, [r9, sp, asr #28] │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b6f7ff │ │ │ │ @@ -56487,15 +56487,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ bichi pc, sl, #0 │ │ │ │ movwcs r2, #14080 @ 0x3700 │ │ │ │ ldrtmi r2, [r9], -r0, asr #4 │ │ │ │ ldmdage r5, {r0, r1, r5, ip, sp, lr} │ │ │ │ andsls pc, r8, r4, asr #17 │ │ │ │ vaba.s16 d25, d13, d4 │ │ │ │ - ldrtmi lr, [r9], -lr, lsr #16 │ │ │ │ + ldrtmi lr, [r9], -lr, asr #17 │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf7fb32ff │ │ │ │ stccs 15, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ stcge 4, cr15, [r6, #-504] @ 0xfffffe08 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr2, cr14, {7} │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcs lr, r1, #133169152 @ 0x7f00000 │ │ │ │ @@ -57351,20 +57351,20 @@ │ │ │ │ @ instruction: 0xf94ef7fb │ │ │ │ @ instruction: 0x4642463b │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff54f7fb │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdae53 │ │ │ │ mulcs r0, pc, pc @ │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, asr #23 │ │ │ │ adccc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffaef200 │ │ │ │ - stc2l 2, cr15, [ip], #436 @ 0x1b4 │ │ │ │ + @ instruction: 0xf84ef201 │ │ │ │ + stc2 2, cr15, [ip, #436] @ 0x1b4 │ │ │ │ tsteq r0, r7, asr sl │ │ │ │ mvnscc pc, lr, lsl #2 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ b 0x148a274 │ │ │ │ @ instruction: 0xf008010c │ │ │ │ svclt 0x00180901 │ │ │ │ @@ -57380,19 +57380,19 @@ │ │ │ │ svclt 0x00180901 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf081d010 │ │ │ │ rsbvs r0, r1, #1073741824 @ 0x40000000 │ │ │ │ eorvc r2, r1, r1, lsr r1 │ │ │ │ blt 0xac62b8 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404baf │ │ │ │ andls r0, r0, r3, lsl #4 │ │ │ │ - @ instruction: 0xff74f200 │ │ │ │ + @ instruction: 0xf814f201 │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0xf1bebf08 │ │ │ │ @ instruction: 0xf0083fff │ │ │ │ svclt 0x00180801 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b0d10c │ │ │ │ @@ -57401,19 +57401,19 @@ │ │ │ │ bge 0x3454f4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ bge 0x2453fc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0x21276261 │ │ │ │ @ instruction: 0xf7ff7021 │ │ │ │ andcs fp, r0, r0, lsl #20 │ │ │ │ - tstpne r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mulls r0, fp, fp │ │ │ │ adceq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff4af200 │ │ │ │ + @ instruction: 0xffeaf200 │ │ │ │ bllt 0x66e3cc │ │ │ │ andne pc, r1, #133120 @ 0x20800 │ │ │ │ tstls r0, pc │ │ │ │ strbne r9, [r9, lr, lsl #4] │ │ │ │ strt r9, [fp], #273 @ 0x111 │ │ │ │ @ instruction: 0xf1411c5a │ │ │ │ ldr r0, [r5, #-768] @ 0xfffffd00 │ │ │ │ @@ -57427,15 +57427,15 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ bcs 0x50b64 │ │ │ │ stclge 4, cr15, [r5], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0x17d31e5a │ │ │ │ ldrbt r2, [sp], #0 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - @ instruction: 0xffc6f114 │ │ │ │ + @ instruction: 0xf866f115 │ │ │ │ blls 0xaa2a1c │ │ │ │ movwcc lr, #5255 @ 0x1487 │ │ │ │ bfine r4, sl, #12, #16 │ │ │ │ bvs 0xfe90174c │ │ │ │ bllt 0x200638c │ │ │ │ blcs 0x62a30 │ │ │ │ stmdacs r0, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @@ -57497,38 +57497,38 @@ │ │ │ │ ldrbmi r2, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf7fb4621 │ │ │ │ stccs 14, cr15, [r0, #-204] @ 0xffffff34 │ │ │ │ ldcge 4, cr15, [r2, #-500]! @ 0xfffffe0c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf7ff6a63 │ │ │ │ @ instruction: 0xf649bba4 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0xf8894c │ │ │ │ subvc pc, r6, #64, 4 │ │ │ │ vhadd.s8 d9, d0, d0 │ │ │ │ - strcs pc, [r0, -fp, lsl #29] │ │ │ │ + strcs pc, [r0, -fp, lsr #30] │ │ │ │ svclt 0x002cf7fd │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0xe08968 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 q3, q8, q6 │ │ │ │ - smusdxcs r1, sp, lr │ │ │ │ + smuadcs r1, sp, pc @ │ │ │ │ blt 0x14864c0 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ stmdbge lr, {r4, fp, sp, pc} │ │ │ │ - mcr2 1, 7, pc, cr12, cr4, {0} @ │ │ │ │ + @ instruction: 0xff8cf114 │ │ │ │ blls 0xaa2b70 │ │ │ │ bllt 0xff7c64d4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0xb48998 │ │ │ │ andvs pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d0, d0 │ │ │ │ - msrcs SPSR_sxc, #1616 @ 0x650 │ │ │ │ + msrcs SPSR_sxc, #5, 30 │ │ │ │ strtmi r6, [r1], -r0, lsr #4 │ │ │ │ eorvc sl, r3, r3, lsl r8 │ │ │ │ ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdacf3 │ │ │ │ @ instruction: 0xf1b2be3f │ │ │ │ svclt 0x00083fff │ │ │ │ @@ -57552,46 +57552,46 @@ │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1b2d12d │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b7 │ │ │ │ teqmi sl, #197 @ 0xc5 │ │ │ │ svcge 0x0048f47e │ │ │ │ @ instruction: 0xf649e483 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x288a28 │ │ │ │ adcsvc pc, r3, #64, 4 │ │ │ │ vhadd.s8 d9, d0, d0 │ │ │ │ - svclt 0x0000fe1d │ │ │ │ - mlaseq r2, r0, sl, sl │ │ │ │ - eorseq sl, r2, r8, lsl sl │ │ │ │ - mlaseq r2, ip, sl, sl │ │ │ │ - eorseq sl, r2, r0, lsl #20 │ │ │ │ - eorseq sl, r2, r0, ror #19 │ │ │ │ - eorseq sl, r2, r4, lsr #20 │ │ │ │ - eorseq sl, r2, ip, lsl #20 │ │ │ │ + svclt 0x0000febd │ │ │ │ + ldrsbteq sl, [r2], -r8 │ │ │ │ + eorseq sl, r2, r0, ror #22 │ │ │ │ + eorseq sl, r2, r4, ror #23 │ │ │ │ + eorseq sl, r2, r8, asr #22 │ │ │ │ + eorseq sl, r2, r8, lsr #22 │ │ │ │ + eorseq sl, r2, ip, ror #22 │ │ │ │ + eorseq sl, r2, r4, asr fp │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d18, d0, d0[3] │ │ │ │ blmi 0x448a5c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s8 d7, d0, d29 │ │ │ │ - msrcs SPSR_fsx, #3, 28 @ 0x30 │ │ │ │ + msrcs SPSR_fsx, #2608 @ 0xa30 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc7023 │ │ │ │ stccs 8, cr15, [r0, #-28] @ 0xffffffe4 │ │ │ │ ldcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ ldcllt 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdage r3, {r0, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47d2d00 │ │ │ │ @ instruction: 0xf7fdac87 │ │ │ │ @ instruction: 0xf7c7bdd3 │ │ │ │ @ instruction: 0xf7c7fe09 │ │ │ │ svclt 0x0000fe1d │ │ │ │ - eorseq sl, r2, ip, ror #19 │ │ │ │ + eorseq sl, r2, r4, lsr fp │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vrsra.s64 d16, d16, #64 │ │ │ │ umulllt r0, r3, r7, r3 │ │ │ │ @@ -57613,15 +57613,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bvs 0x16f7a50 │ │ │ │ bcc 0xa31b8 │ │ │ │ @ instruction: 0xf001fb02 │ │ │ │ mvnle r4, #96, 10 @ 0x18000000 │ │ │ │ movwls r4, #5728 @ 0x1660 │ │ │ │ - blx 0x584f1a │ │ │ │ + blx 0xfed84f1a │ │ │ │ strmi r9, [r2], -r1, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ andeq lr, r0, #208, 18 @ 0x340000 │ │ │ │ movwgt lr, #2513 @ 0x9d1 │ │ │ │ movtlt fp, #12762 @ 0x31da │ │ │ │ stmdale r9, {r5, r6, r8, sl, lr} │ │ │ │ addsmi sp, sl, #1006632960 @ 0x3c000000 │ │ │ │ @@ -57651,33 +57651,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ @ instruction: 0xf649b083 │ │ │ │ - vmvn.i32 , #255 @ 0x000000ff │ │ │ │ + @ instruction: 0xf2c02cb8 │ │ │ │ @ instruction: 0xf64a0c2d │ │ │ │ - vsubw.s8 q9, q8, d28 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ adccs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ vhadd.s8 d12, d0, d0 │ │ │ │ - svclt 0x0000fd4f │ │ │ │ + svclt 0x0000fdef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vshl.s64 d16, d16, #0 │ │ │ │ bvs 0x1b09d90 │ │ │ │ vrhadd.s8 d27, d16, d27 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf6490795 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vsubhn.i16 d18, q8, q12 │ │ │ │ strcs r0, [r0], #-1581 @ 0xfffff9d3 │ │ │ │ movweq lr, #63957 @ 0xf9d5 │ │ │ │ andeq pc, r4, r3, lsl #22 │ │ │ │ vtst.8 d22, d0, d27 │ │ │ │ ldrtmi r1, [r1], -pc, lsl #4 │ │ │ │ bvs 0x1b1a5bc │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ @@ -57708,23 +57708,23 @@ │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ subseq pc, r4, ip, asr #17 │ │ │ │ rsbcs pc, r0, ip, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - stcne 6, cr15, [r4], {73} @ 0x49 │ │ │ │ + stclcs 6, cr15, [ip], {73} @ 0x49 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ andcs r7, r0, r6, asr #5 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 2, cr15, [lr], {0} │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ + ldc2l 2, cr15, [lr, #-0] │ │ │ │ + eorseq sl, r2, r0, lsl #24 │ │ │ │ movseq pc, #69206016 @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ blvs 0x722f74 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsl #31 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -57734,61 +57734,61 @@ │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ strmi fp, [r4], -r0, ror #3 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stmibvs r0!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf105462a │ │ │ │ - vand d0, d7, d12 │ │ │ │ - rsccs pc, r6, #420 @ 0x1a4 │ │ │ │ + vand d0, d8, d12 │ │ │ │ + rsccs pc, r6, #589824 @ 0x90000 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x84cbc │ │ │ │ - strne pc, [ip], #1609 @ 0x649 │ │ │ │ + blt 0xfe884cbc │ │ │ │ + ldrbcs pc, [r4], #1609 @ 0x649 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #2048 @ 0x800 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - svclt 0x0000fc97 │ │ │ │ - ldrsbteq sl, [r2], -ip │ │ │ │ + svclt 0x0000fd37 │ │ │ │ + eorseq sl, r2, r4, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fa98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmibvs r0, {r0, r2, r9, sl, lr}^ │ │ │ │ mcr2 7, 5, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0x4604b1d8 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rsccs r6, lr, #1769472 @ 0x1b0000 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1054798 │ │ │ │ stmibvs r0!, {r2, r3, r4, r8}^ │ │ │ │ - @ instruction: 0xff92f207 │ │ │ │ + @ instruction: 0xf832f208 │ │ │ │ @ instruction: 0x462022f0 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1134030 │ │ │ │ - @ instruction: 0xf649b9c7 │ │ │ │ - vaddhn.i16 d17, q8, q6 │ │ │ │ + @ instruction: 0xf649ba67 │ │ │ │ + @ instruction: 0xf2c024d4 │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ blmi 0xc8da8 │ │ │ │ strls r2, [r0], #-749 @ 0xfffffd13 │ │ │ │ - mrrc2 2, 0, pc, lr, cr0 @ │ │ │ │ - eorseq sl, r2, ip, ror #21 │ │ │ │ + ldc2l 2, cr15, [lr] │ │ │ │ + eorseq sl, r2, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9fb08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46044b1d │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -57796,58 +57796,58 @@ │ │ │ │ strmi r2, [r3], -r0, lsl #4 │ │ │ │ andmi lr, r3, #3358720 @ 0x334000 │ │ │ │ vand , q8, q4 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ ldmdavs r5, {r0, r2, r4, r7, r9} │ │ │ │ vst1.8 {d20-d22}, [pc], r4 │ │ │ │ @ instruction: 0xf6497281 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ strmi r0, [r8, sp, lsr #2]! │ │ │ │ stmibvs r0!, {r0, r1, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xffecf207 │ │ │ │ + @ instruction: 0xf88cf208 │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf6499001 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf988f113 │ │ │ │ + blx 0xa84dac │ │ │ │ bmi 0x2af568 │ │ │ │ bls 0x1a29ac │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R9_fiq │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf958f26d │ │ │ │ + @ instruction: 0xf9f8f26d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fb94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ @ instruction: 0xf2c004b0 │ │ │ │ @ instruction: 0x46060497 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ bvs 0x1948490 │ │ │ │ strcs fp, [r0, #-771] @ 0xfffffcfd │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ movwcc pc, #23296 @ 0x5b00 @ │ │ │ │ ldmibvs r8, {r0, r8, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xffe8f207 │ │ │ │ + @ instruction: 0xf888f208 │ │ │ │ adcmi r6, fp, #405504 @ 0x63000 │ │ │ │ strdlt sp, [fp, r2] │ │ │ │ - strbtne pc, [r0], -r9, asr #12 @ │ │ │ │ + strtcs pc, [r8], r9, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r1], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1133501 │ │ │ │ - bvs 0x1946ef8 │ │ │ │ + bvs 0x1947178 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ @@ -57858,25 +57858,25 @@ │ │ │ │ @ instruction: 0xf7ff0497 │ │ │ │ bvs 0x1a0841c │ │ │ │ strcs fp, [r0, #-774] @ 0xfffffcfa │ │ │ │ ldmib r4, {r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ blx 0xd526a │ │ │ │ strcc r3, [r1, #-773] @ 0xfffffcfb │ │ │ │ vmul.i8 q3, q12, q4 │ │ │ │ - bvs 0x1946e7c │ │ │ │ + bvs 0x19470fc │ │ │ │ adcmi r4, fp, #100663296 @ 0x6000000 │ │ │ │ strdlt sp, [fp, r3] │ │ │ │ - strbne pc, [r0, -r9, asr #12]! @ │ │ │ │ + strcs pc, [r8, r9, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmib r4, {r8, sl, sp}^ │ │ │ │ vst4.8 {d19-d22}, [pc] │ │ │ │ ldrtmi r7, [r9], -sp, lsl #5 │ │ │ │ andcc pc, r5, r0, lsl #22 │ │ │ │ @ instruction: 0xf1133501 │ │ │ │ - bvs 0x1946e84 │ │ │ │ + bvs 0x1947104 │ │ │ │ mvnsle r4, #-805306359 @ 0xd0000009 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -57886,15 +57886,15 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ adcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrmi r9, [r8, r1] │ │ │ │ blvs 0x10eeab8 │ │ │ │ addmi r6, sl, #266240 @ 0x41000 │ │ │ │ strcs fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf8d0d020 │ │ │ │ bvs 0xff140b34 │ │ │ │ @@ -57910,19 +57910,19 @@ │ │ │ │ andeq lr, ip, #166912 @ 0x28c00 │ │ │ │ blvs 0xfe0e2078 │ │ │ │ orrvs pc, r0, #683671552 @ 0x28c00000 │ │ │ │ strcs r6, [r0], #-1571 @ 0xfffff9dd │ │ │ │ addvs pc, r0, #679477248 @ 0x28800000 │ │ │ │ orrvs r4, r2, #704643072 @ 0x2a000000 │ │ │ │ addne pc, r1, #64, 4 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf8acf113 │ │ │ │ + @ instruction: 0xf94cf113 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdgt pc, [r0], -r0 @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ @@ -57930,123 +57930,123 @@ │ │ │ │ bl 0xfeb9fd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q8, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ umulllt r0, r3, r5, r3 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ addsne pc, r1, #64, 4 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ ldrmi r9, [r8, r1, lsl #2] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdbls r1, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addsne pc, r3, #64, 4 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1134030 │ │ │ │ - svclt 0x0000b875 │ │ │ │ + svclt 0x0000b915 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9fd90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 d17, d12, #64 │ │ │ │ ldmdavs pc, {r0, r1, r2, r4, r7, r8, r9, sp} @ │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf642681b │ │ │ │ @ instruction: 0xf2c004b0 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r7 │ │ │ │ strtmi r7, [r0], -lr, asr #5 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6422500 │ │ │ │ @ instruction: 0xf2c01698 │ │ │ │ @ instruction: 0x47982697 │ │ │ │ strpl lr, [sp, #-2500] @ 0xfffff63c │ │ │ │ ldmdavs r3!, {r0, r1, r2, r3, r4, r5, r8, ip, sp, pc} │ │ │ │ eoreq pc, r5, r3, asr r8 @ │ │ │ │ @ instruction: 0xf7ff3501 │ │ │ │ adcmi pc, pc, #12864 @ 0x3240 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :256], r7 │ │ │ │ @ instruction: 0xf64972d2 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0x26000097 │ │ │ │ - @ instruction: 0xf83af113 │ │ │ │ + @ instruction: 0xf8daf113 │ │ │ │ stc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ movwlt r6, #14947 @ 0x3a63 │ │ │ │ movwpl lr, #63956 @ 0xf9d4 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ stmibvs r8!, {r0, r9, sl, ip, sp}^ │ │ │ │ - stc2l 2, cr15, [r6], #28 │ │ │ │ + stc2 2, cr15, [r6, #28] │ │ │ │ vmla.i8 q3, , q12 │ │ │ │ - bvs 0x1948130 │ │ │ │ + bvs 0x19483b0 │ │ │ │ mvnsle r4, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf649b18b │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vsubhn.i16 d18, q8, q12 │ │ │ │ strcs r0, [r0, #-1581] @ 0xfffff9d3 │ │ │ │ ldrdcc lr, [pc], -r4 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ blx 0x5a4fe │ │ │ │ strcc r3, [r1, #-5] │ │ │ │ - @ instruction: 0xf818f113 │ │ │ │ + @ instruction: 0xf8b8f113 │ │ │ │ addsmi r6, sp, #405504 @ 0x63000 │ │ │ │ strdcs sp, [r0], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - vmax.s32 d20, d8, d5 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #31 @ │ │ │ │ + vmax.s32 d20, d9, d5 │ │ │ │ + @ instruction: 0x4680f83d │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf5b580af │ │ │ │ svclt 0x00381f80 │ │ │ │ strne pc, [r0, #1103] @ 0x44f │ │ │ │ @ instruction: 0xf3002c00 │ │ │ │ mrcmi 0, 3, r8, cr12, cr9, {6} │ │ │ │ strbmi r4, [r6], #-1601 @ 0xfffff9bf │ │ │ │ vmin.s32 d4, d13, d16 │ │ │ │ - ldmdami sl!, {r0, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdami sl!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46411a76 │ │ │ │ - @ instruction: 0xfff6f22c │ │ │ │ + @ instruction: 0xf896f22d │ │ │ │ @ instruction: 0xf100fb08 │ │ │ │ addmi r1, sp, #140288 @ 0x22400 │ │ │ │ addshi pc, r0, r0, asr #1 │ │ │ │ ldrteq pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ andcs r4, lr, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf64261e6 │ │ │ │ vsubhn.i16 d17, q0, q8 │ │ │ │ @ instruction: 0x63212697 │ │ │ │ - ldc2l 1, cr15, [ip, #-60] @ 0xffffffc4 │ │ │ │ + ldc2l 1, cr15, [ip, #60]! @ 0x3c │ │ │ │ blcs 0x62d98 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbvs r4, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf906f22d │ │ │ │ + @ instruction: 0xf9a6f22d │ │ │ │ bl 0xfed8f694 │ │ │ │ @ instruction: 0xf0c00f48 │ │ │ │ bl 0xfe9a8f58 │ │ │ │ stmib r4, {r3, r8, r9}^ │ │ │ │ blvs 0x916118 │ │ │ │ adcseq pc, r0, r2, asr #12 │ │ │ │ addseq pc, r7, r0, asr #5 │ │ │ │ bl 0xfe923484 │ │ │ │ eorvs r0, r2, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf1126323 │ │ │ │ - bvs 0x1a487cc │ │ │ │ + bvs 0x1a48a4c │ │ │ │ blcs 0x62dd8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0907 │ │ │ │ svccs 0x00000903 │ │ │ │ stmibvs r2!, {r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ bvs 0xfe89a60c │ │ │ │ bvs 0x852124 │ │ │ │ @@ -58055,96 +58055,96 @@ │ │ │ │ blx 0x4cd5a │ │ │ │ strmi r2, [r6], -r5 │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ ldmdane r6!, {r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldmne r6!, {r1, r2, r5, r8, r9, fp, sp, lr} │ │ │ │ svceq 0x0003f1b9 │ │ │ │ bne 0xcbcd58 │ │ │ │ - ldc2 1, cr15, [r6, #-60]! @ 0xffffffc4 │ │ │ │ + ldc2l 1, cr15, [r6, #60] @ 0x3c │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf10f3501 │ │ │ │ - bvs 0x1948220 │ │ │ │ + bvs 0x19484a0 │ │ │ │ mvnle r4, pc, lsr #5 │ │ │ │ adceq pc, r8, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1006810 │ │ │ │ submi r0, r2, #-1073741817 @ 0xc0000007 │ │ │ │ strtvs r4, [r1], #-17 @ 0xffffffef │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - ldc2 1, cr15, [ip, #124] @ 0x7c │ │ │ │ + mrc2 1, 1, pc, cr12, cr15, {0} │ │ │ │ strmi r6, [r5], -r3, ror #20 │ │ │ │ bicslt r6, fp, r0, ror #7 │ │ │ │ stmiapl r9!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs pc, [r9, -r8, asr #4]! @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ and r2, r0, r0, lsl #12 │ │ │ │ @ instruction: 0x6c236be5 │ │ │ │ strpl pc, [r6, #-2819] @ 0xfffff4fd │ │ │ │ strtmi r3, [r8], -r1, lsl #12 │ │ │ │ - mcr2 1, 3, pc, cr0, cr2, {0} @ │ │ │ │ + @ instruction: 0xff00f112 │ │ │ │ strbmi r2, [r3], -r0, lsl #4 │ │ │ │ @ instruction: 0x46114638 │ │ │ │ - @ instruction: 0xf928f207 │ │ │ │ + @ instruction: 0xf9c8f207 │ │ │ │ bvs 0x1921558 │ │ │ │ mvnle r4, #-536870903 @ 0xe0000009 │ │ │ │ sbcmi pc, r8, r4, asr #4 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r1], #1008 @ 0x3f0 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf88af22d │ │ │ │ + @ instruction: 0xf92af22d │ │ │ │ strb r1, [r9, -r9, ror #20]! │ │ │ │ - blx 0xffa85226 │ │ │ │ + stc2 1, cr15, [r8], {18} │ │ │ │ @ instruction: 0xf04fb948 │ │ │ │ strb r7, [pc, -r0, lsl #10] │ │ │ │ andcs r6, lr, #224, 18 @ 0x380000 │ │ │ │ ldrmi r6, [r8], #-2849 @ 0xfffff4df │ │ │ │ - stc2l 1, cr15, [r8], {15} │ │ │ │ + stc2l 1, cr15, [r8, #-60]! @ 0xffffffc4 │ │ │ │ stmiaeq r6, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf876f22d │ │ │ │ + @ instruction: 0xf916f22d │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ bne 0x1d11604 │ │ │ │ @ instruction: 0xf1754293 │ │ │ │ svclt 0x00a80500 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xe732461d │ │ │ │ @ instruction: 0xe7a3463b │ │ │ │ vhadd.s d2, d12, d1 │ │ │ │ - @ instruction: 0xf649f8f3 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + @ instruction: 0xf649f993 │ │ │ │ + vaddhn.i16 d19, q0, q6 │ │ │ │ @ instruction: 0xf649042d │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ blmi 0x5892e4 │ │ │ │ subvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf9bef200 │ │ │ │ + blx 0x180563c │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ @ instruction: 0xf64912fd │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ vshr.s64 d16, d20, #64 │ │ │ │ swpls r2, r7, [r0] │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8b2f116 │ │ │ │ - msrne (UNDEF: 96), r9 │ │ │ │ + @ instruction: 0xf952f116 │ │ │ │ + @ instruction: 0x21a8f649 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, r9, asr #12 │ │ │ │ + rscscs pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ vhsub.s d3, d7, d5 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fd29 │ │ │ │ @ instruction: 0x009728ff │ │ │ │ addseq r2, r7, #0, 18 │ │ │ │ - eorseq sl, r2, r4, lsr #22 │ │ │ │ - ldrshteq sl, [r2], -ip │ │ │ │ - eorseq sl, r2, r4, lsl fp │ │ │ │ + eorseq sl, r2, ip, ror #24 │ │ │ │ + eorseq sl, r2, r4, asr #24 │ │ │ │ + eorseq sl, r2, ip, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ @ instruction: 0xf2c00cb0 │ │ │ │ stcvs 12, cr0, [r2, #-604] @ 0xfffffda4 │ │ │ │ @ instruction: 0xf8dcb082 │ │ │ │ @@ -58164,67 +58164,67 @@ │ │ │ │ @ instruction: 0xf642b12a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bne 0xfe299f30 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00b4010 │ │ │ │ @ instruction: 0xf649be97 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0f10 │ │ │ │ rsbcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf950f200 │ │ │ │ - eorseq sl, r2, r4, lsr fp │ │ │ │ + @ instruction: 0xf9f0f200 │ │ │ │ + eorseq sl, r2, ip, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vrsra.s64 d17, d12, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ vtst.8 d22, d0, d13 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrteq pc, [r0], #1602 @ 0x642 @ │ │ │ │ ldreq pc, [r7], #704 @ 0x2c0 │ │ │ │ rsbscc pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r5, r4, lsr #23 │ │ │ │ ldcne 6, cr15, [r8], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8dc2200 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ stcvs 0, cr1, [fp, #136] @ 0x88 │ │ │ │ @ instruction: 0x0114e9d1 │ │ │ │ addsmi r1, r9, #110592 @ 0x1b000 │ │ │ │ andcc sp, r1, #1677721600 @ 0x64000000 │ │ │ │ addsmi r4, r5, #28, 8 @ 0x1c000000 │ │ │ │ vand , q8, │ │ │ │ @ instruction: 0xf6493285 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ @ instruction: 0xf642012d │ │ │ │ vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf1120097 │ │ │ │ - strtmi pc, [r0], -fp, ror #28 │ │ │ │ + strtmi pc, [r0], -fp, lsl #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xd0fc4 │ │ │ │ addcc pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf8f6f200 │ │ │ │ - eorseq sl, r2, ip, asr #22 │ │ │ │ + @ instruction: 0xf996f200 │ │ │ │ + mlaseq r2, r4, ip, sl │ │ │ │ movseq pc, #69206016 @ 0x4200000 │ │ │ │ orrseq pc, r7, #192, 4 │ │ │ │ ldrdne lr, [fp], -r3 │ │ │ │ bvs 0xfe723948 │ │ │ │ addcs lr, r2, r0, lsr #23 │ │ │ │ bcc 0x8fb14 │ │ │ │ andseq pc, r3, r2, lsl #22 │ │ │ │ @@ -58613,15 +58613,15 @@ │ │ │ │ @ instruction: 0xf8c22000 │ │ │ │ eorcc r0, r8, #56, 4 @ 0x80000003 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ adcmi pc, r0, #4, 10 @ 0x1000000 │ │ │ │ ands pc, r8, #13762560 @ 0xd20000 │ │ │ │ svceq 0x0000f1be │ │ │ │ vqadd.s8 d29, d12, d22 │ │ │ │ - vqshl.s64 , q8, #0 │ │ │ │ + vbic.i32 d21, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x46700732 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ stmdaeq ip, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blcs 0xa7620 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ blcs 0xfd6a4 │ │ │ │ mvnslt sp, r5, asr #32 │ │ │ │ @@ -58693,20 +58693,20 @@ │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ strb r2, [r1, ip]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0xf6490332 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rscpl pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ + ldc2l 1, cr15, [r0, #1020] @ 0x3fc │ │ │ │ b 0x1436b9c │ │ │ │ stcls 14, cr3, [r2], {65} @ 0x41 │ │ │ │ mulgt ip, sp, r8 │ │ │ │ blx 0x80aa8c │ │ │ │ @ instruction: 0xf401fe8e │ │ │ │ b 0x1089d70 │ │ │ │ @ instruction: 0xf00c010e │ │ │ │ @@ -58804,19 +58804,19 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba0af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vrhadd.s8 d18, d12, d12 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ blx 0x8a5ce │ │ │ │ ldmdbhi fp, {r1, r8, r9, ip, sp} │ │ │ │ ldrle r0, [sp], #-1689 @ 0xfffff967 │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r3, lsl #22 │ │ │ │ ldrsbne pc, [r4], #129 @ 0x81 @ │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xd1041c93 │ │ │ │ stmiavc r1, {r0, r1, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [r8, r0, lsl #17] │ │ │ │ @@ -58832,15 +58832,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r3], #-3336 @ 0xfffff2f8 │ │ │ │ @ instruction: 0xf99321c0 │ │ │ │ @ instruction: 0xf642228c │ │ │ │ vqdmlal.s , d16, d0[2] │ │ │ │ blx 0x927c6 │ │ │ │ strb r3, [r7, r2]! │ │ │ │ - eorseq sl, r2, r4, ror fp │ │ │ │ + ldrhteq sl, [r2], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba0b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvc fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sl], -r2, lsl #1 │ │ │ │ blcs 0xdb198 │ │ │ │ blcc 0xffe94 │ │ │ │ @@ -58854,15 +58854,15 @@ │ │ │ │ ldmvc r5, {r0, r4, r6, r7, fp, ip, sp, lr} │ │ │ │ eorsle r4, ip, sp, lsl #5 │ │ │ │ @ instruction: 0xf04f2902 │ │ │ │ svclt 0x00880504 │ │ │ │ stmib sp, {r1, r8, fp, ip, sp}^ │ │ │ │ addmi r3, sp, r0, lsl #4 │ │ │ │ vmax.s32 d4, d12, d25 │ │ │ │ - @ instruction: 0xb1c8fa9f │ │ │ │ + biclt pc, r8, pc, lsr fp @ │ │ │ │ andne lr, r0, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0xf0037953 │ │ │ │ bne 0xff04a5e4 │ │ │ │ tstpcs r3, #12, 22 @ p-variant is OBSOLETE @ 0x3000 │ │ │ │ andcs pc, r0, ip, lsl #22 │ │ │ │ @ instruction: 0x33286159 │ │ │ │ @@ -58890,15 +58890,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ adcmi pc, sp, r4, lsl #10 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vqadd.s32 d19, d11, d24 │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000ffe9 │ │ │ │ tsteq r4, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d09902 │ │ │ │ @ instruction: 0x4323e04c │ │ │ │ svceq 0x0004f011 │ │ │ │ stceq 1, cr15, [r4], {14} │ │ │ │ @ instruction: 0xf8c0d124 │ │ │ │ @ instruction: 0xf001c04c │ │ │ │ @@ -58951,28 +58951,28 @@ │ │ │ │ ldrb r0, [lr, r2, lsl #4] │ │ │ │ ldrb r2, [ip, r3, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba0d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x10a004 │ │ │ │ subcs pc, lr, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1ff9000 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - eorseq sl, r2, r0, ror lr │ │ │ │ + svclt 0x0000fbcf │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #53232 @ 0xcff0 │ │ │ │ blx 0x135d7e │ │ │ │ tstls r1, r1, lsl #8 │ │ │ │ vadd.i32 d6, d28, d16 │ │ │ │ - stmdacs r1, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavc r3!, {r0, r2, r5, ip, lr, pc}^ │ │ │ │ strtle r0, [r2], #-1626 @ 0xfffff9a6 │ │ │ │ andne pc, r1, #201326595 @ 0xc000003 │ │ │ │ andsle r2, r0, r2, lsl #20 │ │ │ │ @ instruction: 0xf0129901 │ │ │ │ @ instruction: 0xd1250f01 │ │ │ │ svclt 0x00c82801 │ │ │ │ @@ -58996,22 +58996,22 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andlt r3, r9, #1073741824 @ 0x40000000 │ │ │ │ andlt r0, r2, r8, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscs pc, ip, r9, asr #12 │ │ │ │ + addcc pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vqsub.s64 q2, q11, q5 │ │ │ │ - svclt 0x0000fdbb │ │ │ │ - eorseq sl, r2, r4, lsl #29 │ │ │ │ + svclt 0x0000fe5b │ │ │ │ + eorseq sl, r2, ip, asr #31 │ │ │ │ rsble r2, r0, r0, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r5, ip, lsl #14 │ │ │ │ @ instruction: 0xf0012300 │ │ │ │ @@ -59102,74 +59102,74 @@ │ │ │ │ blx 0x10e0fa │ │ │ │ ldmdbvc r3, {r0, r8, ip, sp, lr, pc} │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ ldmdale r3, {r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ bne 0x6caa44 │ │ │ │ stmibvs r0, {r0, r1, r2, r3, r5} │ │ │ │ - subcs pc, r4, #76546048 @ 0x4900000 │ │ │ │ + addcc pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r1, r0, #8, 20 @ 0x8000 │ │ │ │ @ instruction: 0xf04f9001 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - cdp2 2, 12, cr15, cr10, cr11, {3} │ │ │ │ + @ instruction: 0xff6af26b │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmibvs r2, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf10f2180 │ │ │ │ - @ instruction: 0x4620f87f │ │ │ │ + @ instruction: 0x4620f91f │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd10 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vrshr.s64 d19, d4, #64 │ │ │ │ stmibvs r0, {r0, r2, r3, r5, r9} │ │ │ │ ldmvc r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ blcc 0x1364ec │ │ │ │ stmdbcs r2, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ ldc 8, cr13, [r2, #136] @ 0x88 │ │ │ │ subcs r7, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf6492201 │ │ │ │ - vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ addsmi r0, r8, sp, lsr #2 │ │ │ │ blvc 0x105450 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ strtmi r2, [r0], -r0, lsl #3 │ │ │ │ - cdp2 2, 9, cr15, cr4, cr11, {3} │ │ │ │ + @ instruction: 0xff34f26b │ │ │ │ ldmvs r0, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf6492201 │ │ │ │ - vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ orrcs r1, r0, r0 │ │ │ │ vmax.s32 d20, d11, d16 │ │ │ │ - ldr pc, [r9, r5, lsl #29]! │ │ │ │ + ldr pc, [r9, r5, lsr #30]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x10a30c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1ff320f │ │ │ │ - svclt 0x0000f9ab │ │ │ │ - mlaseq r2, ip, lr, sl │ │ │ │ + svclt 0x0000fa4b │ │ │ │ + eorseq sl, r2, r4, ror #31 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r9], r4, lsl #30 │ │ │ │ ldrbteq pc, [r0], -r0, lsl #2 @ │ │ │ │ stmdbvs sp, {r2, r4, r7, r8, ip, sp, pc} │ │ │ │ ldreq pc, [r4, -r1, lsl #2] │ │ │ │ movwle lr, #12295 @ 0x3007 │ │ │ │ - stc2l 2, cr15, [r8, #356]! @ 0x164 │ │ │ │ + mcr2 2, 4, pc, cr8, cr9, {2} @ │ │ │ │ ble 0x293e98 │ │ │ │ stmdavs r4!, {r1, r2, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r2, r4, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf10400aa │ │ │ │ @ instruction: 0x46380114 │ │ │ │ ldmible r0!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @@ -59192,20 +59192,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ andls r3, r0, r2, ror r2 │ │ │ │ - @ instruction: 0xf94cf1ff │ │ │ │ - ldrhteq sl, [r2], -r0 │ │ │ │ + @ instruction: 0xf9ecf1ff │ │ │ │ + ldrshteq sl, [r2], -r8 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ vaddw.s8 q9, q7, d0 │ │ │ │ ldrlt r3, [r0, #-336] @ 0xfffffeb0 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ streq pc, [r4], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf8cc64c4 │ │ │ │ b 0x140df40 │ │ │ │ @@ -59301,39 +59301,39 @@ │ │ │ │ stmiaeq r0, {sl, fp}^ │ │ │ │ andsgt pc, r2, r7, lsl #17 │ │ │ │ movwcs sp, #389 @ 0x185 │ │ │ │ @ instruction: 0xe7a9747b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xe77a469c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x58a57c │ │ │ │ sbcsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1ff9000 │ │ │ │ - andcs pc, r0, r3, ror r8 @ │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl r9 @ │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcvs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf868f1ff │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf908f1ff │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcs pc, r8, r9, asr #12 │ │ │ │ + adcscc pc, r0, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ vqsub.s64 q3, q11, q6 │ │ │ │ - @ instruction: 0xf649fb45 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf649fbe5 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ blmi 0x10a1c8 │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - blx 0xe869f6 │ │ │ │ - eorseq sl, r2, r8, asr #29 │ │ │ │ - ldrsbteq sl, [r2], -ip │ │ │ │ + blx 0xff6869f6 │ │ │ │ + eorseq fp, r2, r0, lsl r0 │ │ │ │ + eorseq fp, r2, r4, lsr #32 │ │ │ │ @ instruction: 0xf64cb510 │ │ │ │ vsra.s8 d23, d16, #2 │ │ │ │ stclvs 1, cr6, [r4], {255} @ 0xff │ │ │ │ @ instruction: 0xf8dd4319 │ │ │ │ stcne 0, cr14, [r3, #-32]! @ 0xffffffe0 │ │ │ │ eorvs r6, r1, r3, asr #9 │ │ │ │ stclvs 5, cr4, [r3], {114} @ 0x72 │ │ │ │ @@ -59795,19 +59795,19 @@ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ submi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ subcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrdgt pc, [ip], #-128 @ 0xffffff80 │ │ │ │ andcs lr, r0, pc │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, asr #22 │ │ │ │ eorsvs pc, r2, #64, 4 │ │ │ │ - ldc2 1, cr15, [r6], {254} @ 0xfe │ │ │ │ + ldc2 1, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ addsmi r9, sl, #9216 @ 0x2400 │ │ │ │ ldreq fp, [sl], #-3864 @ 0xfffff0e8 │ │ │ │ tstmi r1, #125 @ 0x7d │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0x61b2f041 │ │ │ │ b 0x13e3bac │ │ │ │ @ instruction: 0xf8cc0301 │ │ │ │ @@ -59874,15 +59874,15 @@ │ │ │ │ vst2. {d23-d26}, [r3 :64], r0 │ │ │ │ tstmi r3, #64, 6 │ │ │ │ andeq pc, r4, #12, 2 │ │ │ │ @ instruction: 0xf8cc64c2 │ │ │ │ @ instruction: 0xf8d03000 │ │ │ │ vst4.16 {d28-d31}, [pc], ip │ │ │ │ ldrb r2, [r0, -r0, asr #4]! │ │ │ │ - ldrshteq sl, [r2], -r0 │ │ │ │ + eorseq fp, r2, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba1bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stceq 0, cr15, [r7], {1} │ │ │ │ mla r4, sp, r8, pc @ │ │ │ │ svceq 0x0003f1bc │ │ │ │ @@ -60018,20 +60018,20 @@ │ │ │ │ b 0x11049f4 │ │ │ │ strbvs r0, [r3], #526 @ 0x20e │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ rscvc pc, r0, #66 @ 0x42 │ │ │ │ rscseq pc, r0, #66 @ 0x42 │ │ │ │ ldrb r6, [fp, -sl]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blmi 0x10b0b0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fe62af │ │ │ │ - svclt 0x0000fad9 │ │ │ │ - eorseq sl, r2, r8, lsl #30 │ │ │ │ + svclt 0x0000fb79 │ │ │ │ + eorseq fp, r2, r0, asr r0 │ │ │ │ @ instruction: 0xf8ddb510 │ │ │ │ @ instruction: 0xf1bcc008 │ │ │ │ svclt 0x00980fff │ │ │ │ asreq pc, pc, #8 @ │ │ │ │ blx 0xfe7810fc │ │ │ │ blx 0xfecc72d4 │ │ │ │ @ instruction: 0xf021f181 │ │ │ │ @@ -60506,20 +60506,20 @@ │ │ │ │ b 0x108f9fc │ │ │ │ tstmi r9, #-2147483648 @ 0x80000000 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andcc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff08f1fd │ │ │ │ - eorseq sl, r2, r0, lsr #30 │ │ │ │ + @ instruction: 0xffa8f1fd │ │ │ │ + eorseq fp, r2, r8, rrx │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba25b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ pkhbtmi r4, ip, r5, lsl #12 │ │ │ │ ldrmi r4, [ip], -r2, lsl #12 │ │ │ │ stmdbls ip, {r0, r1, r8, sl, fp, sp} │ │ │ │ @@ -60663,23 +60663,23 @@ │ │ │ │ vqadd.u32 q10, , │ │ │ │ ldr r0, [r5, r7, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba27fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blmi 0x1cbac4 │ │ │ │ subsne pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf1fd9000 │ │ │ │ - @ instruction: 0xf44ffdcf │ │ │ │ + @ instruction: 0xf44ffe6f │ │ │ │ ldr r7, [fp, r0, lsl #5] │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ svclt 0x0000e798 │ │ │ │ - eorseq sl, r2, ip, lsr #30 │ │ │ │ + eorseq fp, r2, r4, ror r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svccs 0x00006f07 │ │ │ │ ldmdbvs fp!, {r0, r1, r2, r4, r6, ip, lr, pc} │ │ │ │ addseq r6, fp, r2, asr #25 │ │ │ │ @@ -60718,15 +60718,15 @@ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463287f0 │ │ │ │ tstpeq r4, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ vmax.s16 q10, q4, q4 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4627d0d6 │ │ │ │ @ instruction: 0xf8c8e7e8 │ │ │ │ andcs r5, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf06f87f0 │ │ │ │ @@ -61014,15 +61014,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicsmi pc, r8, #10354688 @ 0x9e0000 │ │ │ │ bicsne pc, r8, #9502720 @ 0x910000 │ │ │ │ @@ -61362,15 +61362,15 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r7, [r7, r0, lsl #6]! │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ svclt 0x0000e7e4 │ │ │ │ stmdale fp, {r0, r1, r8, fp, sp} │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ fstmiaxeq r1, {d14} @ Deprecated │ │ │ │ tstcs lr, r3, lsl r6 │ │ │ │ mvncs pc, #220, 16 @ 0xdc0000 │ │ │ │ bllt 0x20a108 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3314 │ │ │ │ @@ -61430,15 +61430,15 @@ │ │ │ │ @ instruction: 0xf0434361 │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ stcne 3, cr0, [ip, #-640] @ 0xfffffd80 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf08c64c4 │ │ │ │ andvs r0, fp, r1, lsl #28 │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclvs 4, cr4, [r5], {158} @ 0x9e │ │ │ │ tsteq ip, r3, lsl #22 │ │ │ │ @ instruction: 0x3c02ea4f │ │ │ │ @ instruction: 0xf89e2301 │ │ │ │ @ instruction: 0xf89143d8 │ │ │ │ b 0x1351184 │ │ │ │ @@ -61546,15 +61546,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba35c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff34f7ff │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -61569,15 +61569,15 @@ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba361c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, sp, r0 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ bicscs pc, r8, #9568256 @ 0x920000 │ │ │ │ bicsne pc, r8, #144, 16 @ 0x900000 │ │ │ │ @@ -61596,15 +61596,15 @@ │ │ │ │ @ instruction: 0x4604c018 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ @ instruction: 0x461e4611 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib sp, {r1, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2304 │ │ │ │ @ instruction: 0xf64afed1 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ @ instruction: 0x46010332 │ │ │ │ @ instruction: 0xf893440b │ │ │ │ bllt 0xfe39140c │ │ │ │ teqeq r3, #57856 @ 0xe200 │ │ │ │ movwvc lr, #6723 @ 0x1a43 │ │ │ │ @ instruction: 0xf0439907 │ │ │ │ movwmi r7, #46032 @ 0xb3d0 │ │ │ │ @@ -61621,15 +61621,15 @@ │ │ │ │ stceq 1, cr15, [r4], {-0} │ │ │ │ msrmi SPSR_c, #67 @ 0x43 │ │ │ │ subgt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf443bf0c │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ tstmi r3, #160, 6 @ 0x80000002 │ │ │ │ @ instruction: 0xf64a6003 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ + vsubw.s8 q10, q8, d24 │ │ │ │ strmi r0, [fp], #-818 @ 0xfffffcce │ │ │ │ bicsne pc, r8, #9633792 @ 0x930000 │ │ │ │ sbcle r2, sp, r0, lsl #26 │ │ │ │ blcs 0x33130 │ │ │ │ sadd8mi fp, sl, ip │ │ │ │ bicsvc pc, r0, #79 @ 0x4f │ │ │ │ blls 0x242a04 │ │ │ │ @@ -61821,20 +61821,20 @@ │ │ │ │ rsbmi pc, r5, #66 @ 0x42 │ │ │ │ strbvs r1, [r1], #3353 @ 0xd19 │ │ │ │ andlt r6, r4, sl, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r2], {252} @ 0xfc │ │ │ │ - eorseq sl, r2, r8, asr pc │ │ │ │ + stc2l 1, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + eorseq fp, r2, r0, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4694469e │ │ │ │ blls 0x256c5c │ │ │ │ stmdbcs r4, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -61884,21 +61884,21 @@ │ │ │ │ orrne pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbvs r1, [r1], #3345 @ 0xd11 │ │ │ │ andlt r6, r4, r3, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ sbcscs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - mcrr2 1, 15, pc, r4, cr12 @ │ │ │ │ + stc2l 1, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq sl, r2, r4, ror #30 │ │ │ │ + eorseq fp, r2, ip, lsr #1 │ │ │ │ vld1.64 {d0-d1}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba3b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -62002,58 +62002,58 @@ │ │ │ │ andlt r6, r2, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blls 0x17bf2c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf649d118 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blcs 0xccfb0 │ │ │ │ blmi 0x940b94 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fc32c1 │ │ │ │ - andcs pc, r0, r5, asr fp @ │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0], -r5 │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sp, lsl fp │ │ │ │ andcs pc, r3, #64, 4 │ │ │ │ - blx 0x1309316 │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + blx 0xffb09316 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blcs 0xd4b30 │ │ │ │ blmi 0x680b48 │ │ │ │ adcscc pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1fc9000 │ │ │ │ - blmi 0x60b834 │ │ │ │ + blmi 0x60bab4 │ │ │ │ rsbvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1fc9000 │ │ │ │ - blmi 0x58b828 │ │ │ │ + blmi 0x58baa8 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ vhadd.s8 d28, d0, d0 │ │ │ │ @ instruction: 0xf1fc32c6 │ │ │ │ - fstmiaxvs r1, {d31-d53} @ Deprecated │ │ │ │ + fstmiaxvs r1, {d31-d133} @ Deprecated │ │ │ │ stcls 6, cr4, [r5], {99} @ 0x63 │ │ │ │ movne pc, #-536870900 @ 0xe000000c │ │ │ │ movwcc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0x43231d0a │ │ │ │ andvs r6, fp, r2, asr #9 │ │ │ │ @ instruction: 0xf649e760 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blmi 0x28d030 │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ vhadd.s8 d30, d0, d0 │ │ │ │ @ instruction: 0xf1fc32cb │ │ │ │ - svclt 0x0000fb17 │ │ │ │ - eorseq sl, r2, r8, lsl #31 │ │ │ │ - ldrsbteq sl, [r2], -r8 │ │ │ │ - ldrhteq sl, [r2], -r8 │ │ │ │ - eorseq sl, r2, r8, asr #31 │ │ │ │ - eorseq sl, r2, r0, lsr #31 │ │ │ │ - eorseq sl, r2, r0, ror pc │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ + ldrsbteq fp, [r2], -r0 │ │ │ │ + eorseq fp, r2, r0, lsr #2 │ │ │ │ + eorseq fp, r2, r0, lsl #2 │ │ │ │ + eorseq fp, r2, r0, lsl r1 │ │ │ │ + eorseq fp, r2, r8, ror #1 │ │ │ │ + ldrhteq fp, [r2], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ addlt r2, r2, r0, lsl #12 │ │ │ │ @@ -62149,19 +62149,19 @@ │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ subsle r4, r0, r3, ror r5 │ │ │ │ tstle r6, r1, ror r5 │ │ │ │ svclt 0x00084283 │ │ │ │ tstle r1, r1, ror #10 │ │ │ │ adcsle r4, r3, r2, ror r5 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x90d1fc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1fc2283 │ │ │ │ - @ instruction: 0xf8d6fa33 │ │ │ │ + @ instruction: 0xf8d6fad3 │ │ │ │ ldrbmi lr, [r3, #-0]! │ │ │ │ ldrbmi sp, [r2, #-238]! @ 0xffffff12 │ │ │ │ @ instruction: 0xf8cdd0a2 │ │ │ │ ldrbtmi ip, [r2], -r4 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldmib r6, {r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ @@ -62186,15 +62186,15 @@ │ │ │ │ @ instruction: 0xf7ff68b1 │ │ │ │ stmdavs fp!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvs fp!, {r0, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r8, r9, ip, pc}^ │ │ │ │ stmiavs r9!, {r1, r3, r5, fp, sp, lr} │ │ │ │ ldrmi lr, [ip, #1920] @ 0x780 │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ - eorseq sl, r2, r8, ror #31 │ │ │ │ + eorseq fp, r2, r0, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r2, r3, r4, lsl r4 │ │ │ │ @ instruction: 0x460e4690 │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ @@ -62225,15 +62225,15 @@ │ │ │ │ bicsle r3, r0, r1, lsl #28 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64a8ff0 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ bl 0x1cd340 │ │ │ │ movwcs r0, #134 @ 0x86 │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ addeq lr, r2, #1024 @ 0x400 │ │ │ │ mvncs pc, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r3, r8, asr #16 │ │ │ │ addsmi r3, r8, #335544320 @ 0x14000000 │ │ │ │ @@ -62300,22 +62300,22 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r4, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x18d458 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ subsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf904f1fc │ │ │ │ - cdp2 2, 4, cr15, cr2, cr8, {3} │ │ │ │ + @ instruction: 0xf9a4f1fc │ │ │ │ + cdp2 2, 14, cr15, cr2, cr8, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq sl, [r2], -r8 │ │ │ │ + eorseq fp, r2, r0, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba41c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ mcrne 6, 4, r4, cr11, cr12, {4} │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ mulspl ip, sp, r8 │ │ │ │ @@ -62582,19 +62582,19 @@ │ │ │ │ @ instruction: 0xf44f6cc2 │ │ │ │ vqdmlal.s q10, d14, d0[0] │ │ │ │ stcls 3, cr0, [r8], {240} @ 0xf0 │ │ │ │ movwmi lr, #51779 @ 0xca43 │ │ │ │ ldcne 3, cr4, [r4, #-140] @ 0xffffff74 │ │ │ │ andsvs r6, r3, r4, asr #9 │ │ │ │ andcs lr, r0, r6, asr #13 │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl fp │ │ │ │ rscmi pc, r4, #64, 4 │ │ │ │ - mrc2 1, 6, pc, cr0, cr11, {7} │ │ │ │ + @ instruction: 0xff70f1fb │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ vst1.16 {d30}, [pc :256], r6 │ │ │ │ strb r7, [r3, -r0, lsl #6] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ vst1.16 {d30-d32}, [pc :256], r5 │ │ │ │ str r7, [ip, -r0, lsl #4] │ │ │ │ strvc pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ @@ -62611,28 +62611,28 @@ │ │ │ │ strt r7, [r5], -r0, lsl #7 │ │ │ │ strvc pc, [r0, #1103] @ 0x44f │ │ │ │ vst1.16 {d30-d32}, [pc :64], r7 │ │ │ │ strbt r7, [lr], r0, lsl #5 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vst1.16 {d30}, [pc], ip │ │ │ │ ldr r7, [r9, -r0, lsl #7] │ │ │ │ - eorseq fp, r2, r8, lsl r0 │ │ │ │ + eorseq fp, r2, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba4684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x461a4615 │ │ │ │ blls 0x29eca4 │ │ │ │ @ instruction: 0xf89d9300 │ │ │ │ movwls r3, #4136 @ 0x1028 │ │ │ │ movwls r9, #11019 @ 0x2b0b │ │ │ │ mlascc r0, sp, r8, pc @ │ │ │ │ blls 0x2720b4 │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #128 @ 0x80 │ │ │ │ ldrmi r4, [r8], #-1050 @ 0xfffffbe6 │ │ │ │ ldrdgt pc, [ip], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0xf8922301 │ │ │ │ @ instruction: 0xf89023d8 │ │ │ │ @ instruction: 0x032813d8 │ │ │ │ @@ -62681,19 +62681,19 @@ │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ eoreq r0, lr, lr, lsr #32 │ │ │ │ addseq r0, r2, lr, lsr #32 │ │ │ │ eoreq r0, lr, r6, ror r0 │ │ │ │ rsbeq r0, r5, lr, lsr #32 │ │ │ │ eorseq r0, r9, r7, asr r0 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blmi 0xfe64da4c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1fb42aa │ │ │ │ - strbmi pc, [r0], -fp, lsl #28 @ │ │ │ │ + strbmi pc, [r0], -fp, lsr #29 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ vabdl.s8 , d15, d2 │ │ │ │ movwcs r3, #512 @ 0x200 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ ldmdavs sl, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ @@ -62835,15 +62835,15 @@ │ │ │ │ vmov.i32 d0, #128 @ 0x00000080 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr.i32 d0, #0 @ 0x00000000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorr d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r8, lsr #2 │ │ │ │ + eorseq fp, r2, r0, ror r2 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andcc pc, r0, #-268435444 @ 0xf000000c │ │ │ │ strls r2, [r4, -r0, lsl #6] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ @ instruction: 0xffd0f7fb │ │ │ │ @@ -63049,26 +63049,26 @@ │ │ │ │ strbteq r0, [r8], #116 @ 0x74 │ │ │ │ @ instruction: 0xf004b292 │ │ │ │ vst3.8 {d0-d2}, [r0], lr │ │ │ │ adcseq r0, r1, r0, lsl #1 │ │ │ │ movwmi r4, #8994 @ 0x2322 │ │ │ │ msreq CPSR_, r1 │ │ │ │ ldrt r4, [r9], sl, lsl #6 │ │ │ │ - @ instruction: 0xf872f268 │ │ │ │ + @ instruction: 0xf912f268 │ │ │ │ vbif d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbic d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vorn d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vbit d0, d0, d0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r0, lsr r0 │ │ │ │ - ldrhteq fp, [r2], -r0 │ │ │ │ + eorseq fp, r2, r8, ror r1 │ │ │ │ + ldrshteq fp, [r2], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ ldrmi fp, [r4], r0, lsl #10 │ │ │ │ @ instruction: 0xf06f4619 │ │ │ │ stclvs 2, cr0, [r3, #28] │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ orrseq r4, r3, sl, lsl r4 │ │ │ │ @@ -63078,16 +63078,16 @@ │ │ │ │ svclt 0x00154572 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r7, #134217731 @ 0x8000003 │ │ │ │ eorcc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ rsbmi pc, sl, #130 @ 0x82 │ │ │ │ @ instruction: 0xf85d600a │ │ │ │ andcs lr, r4, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf1104660 │ │ │ │ - svclt 0x0000bfa1 │ │ │ │ + @ instruction: 0xf1114660 │ │ │ │ + svclt 0x0000b841 │ │ │ │ ldmdale r9!, {r0, r2, r3, r4, r5, r6, fp, sp} │ │ │ │ ldmdble pc, {r0, r5, r6, fp, sp} @ │ │ │ │ msreq SPSR_x, #160, 2 @ 0x28 │ │ │ │ vhadd.s8 d18, d15, d1 │ │ │ │ @ instruction: 0xf6c011f0 │ │ │ │ blx 0x4dfe4 │ │ │ │ andsmi pc, r9, r3, lsl #6 │ │ │ │ @@ -63139,26 +63139,26 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmvs r3, {r8, sl, fp, ip, sp, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - ldc2l 1, cr15, [sl, #-944] @ 0xfffffc50 │ │ │ │ + ldc2l 1, cr15, [sl, #944]! @ 0x3b0 │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d22000 │ │ │ │ stmib r3, {r2, r3, lr, pc}^ │ │ │ │ stmdbls r1, {r8} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8ccd01a │ │ │ │ ldrb r3, [r7, r0] │ │ │ │ @ instruction: 0xf1019001 │ │ │ │ tstls r0, r8 │ │ │ │ - stc2l 1, cr15, [r4, #-944] @ 0xfffffc50 │ │ │ │ + stc2l 1, cr15, [r4, #944]! @ 0x3b0 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ ldmdbvs r1, {r3, ip, sp} │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ tstvs r3, r0, lsl #18 │ │ │ │ andlt r6, r3, r9, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -63260,15 +63260,15 @@ │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r6, r2, r4, lsl #29 │ │ │ │ ldmdavs fp, {r2, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ @ instruction: 0xf64a6cc3 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vsubhn.i16 d20, q8, q12 │ │ │ │ @ instruction: 0xf6420632 │ │ │ │ vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0x46052797 │ │ │ │ blhi 0xfe5c952c │ │ │ │ stmdavs r2!, {r5, fp, ip, sp, lr}^ │ │ │ │ b 0x142863c │ │ │ │ tstlt r8, #5373952 @ 0x520000 │ │ │ │ @@ -63298,15 +63298,15 @@ │ │ │ │ addsne r3, sl, r8, lsl #22 │ │ │ │ orrseq pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0xd1db429a │ │ │ │ stmdage ip, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r0, asr r2 │ │ │ │ vrhadd.s16 d18, d6, d0 │ │ │ │ - stmdavs r3!, {r3, r4, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r3, r4, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ addseq r8, fp, r8, ror r1 │ │ │ │ @ instruction: 0xf8d218f2 │ │ │ │ @ instruction: 0xf8999674 │ │ │ │ bcs 0x115fb0 │ │ │ │ bcs 0x181f68 │ │ │ │ @@ -63327,15 +63327,15 @@ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldrsb r8, [r3], #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ stmdage r2, {r0, r1, r3, fp, sp, lr} │ │ │ │ tstpeq r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ andvs r2, fp, r8, lsr #4 │ │ │ │ vrhadd.s16 d18, d6, d0 │ │ │ │ - stmdavs r3!, {r1, r2, r3, r4, r5, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r1, r2, r3, r4, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ movtne pc, #9155 @ 0x23c3 @ │ │ │ │ vqdmulh.s d2, d0, d4 │ │ │ │ bvs 0xfeaee4e4 │ │ │ │ orreq lr, r3, #6144 @ 0x1800 │ │ │ │ ldrbls pc, [r8, #2259] @ 0x8d3 @ │ │ │ │ bcs 0x68350 │ │ │ │ @ instruction: 0xf899d171 │ │ │ │ @@ -63365,15 +63365,15 @@ │ │ │ │ strtmi r0, [r8], -r8, lsl #17 │ │ │ │ @ instruction: 0xff6ef7fe │ │ │ │ @ instruction: 0xf8d84628 │ │ │ │ @ instruction: 0xf7fd161c │ │ │ │ eorcs pc, r8, #668 @ 0x29c │ │ │ │ stmdage ip, {r8, sp} │ │ │ │ ldrdhi pc, [r4], -r4 │ │ │ │ - b 0x1c8a99c │ │ │ │ + bl 0x48a99c │ │ │ │ blcs 0x682d4 │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ tstls r2, #-1073741820 @ 0xc0000004 │ │ │ │ stmdbvs r3!, {r2, r3, r8, fp, sp, pc} │ │ │ │ movwls sl, #51729 @ 0xca11 │ │ │ │ stmdbvs r3!, {r3, r5, r9, sl, lr}^ │ │ │ │ @@ -63408,26 +63408,26 @@ │ │ │ │ tstls r6, r7, lsl #6 │ │ │ │ blvc 0x30970c │ │ │ │ mrc2 7, 3, pc, cr14, cr14, {7} │ │ │ │ mulscc r3, r9, r8 │ │ │ │ addsle r2, r3, r1, lsl #22 │ │ │ │ svceq 0x00fdf013 │ │ │ │ mulcs r0, r6, r0 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscsne pc, r6, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf85cf1fb │ │ │ │ + @ instruction: 0xf8fcf1fb │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @ instruction: 0xffffffff │ │ │ │ ... │ │ │ │ andeq r0, r0, r2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, ip, asr #2 │ │ │ │ + mlaseq r2, r4, r2, fp │ │ │ │ stmdbcs r1, {r0, r3, r4, r6, r7, r9, sl, fp, ip} │ │ │ │ addshi pc, fp, r0, lsl #4 │ │ │ │ bcs 0x685b4 │ │ │ │ blcs 0x142654 │ │ │ │ svclt 0x001868a2 │ │ │ │ tstle r0, sl, lsl #6 │ │ │ │ tstls r2, r2, lsl #6 │ │ │ │ @@ -63483,53 +63483,53 @@ │ │ │ │ @ instruction: 0xf642b139 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ bvs 0x4d6c6c │ │ │ │ andcs lr, sl, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf06fe6e2 │ │ │ │ str r0, [r3], r1, lsl #4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x84e6dc │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ - @ instruction: 0xf1fa1289 │ │ │ │ - andcs pc, r0, r3, asr #31 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1fb1289 │ │ │ │ + andcs pc, r0, r3, ror #16 │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ rsbcs pc, ip, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffb8f1fa │ │ │ │ - ldc2l 2, cr15, [r6], #412 @ 0x19c │ │ │ │ + @ instruction: 0xf858f1fb │ │ │ │ + ldc2 2, cr15, [r6, #412] @ 0x19c │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x5ce70c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ - @ instruction: 0xf1fa12c1 │ │ │ │ - andcs pc, r0, fp, lsr #31 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1fb12c1 │ │ │ │ + andcs pc, r0, fp, asr #16 │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ adcscs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffa0f1fa │ │ │ │ + @ instruction: 0xf840f1fb │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x34e738 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ - @ instruction: 0xf1fa223e │ │ │ │ - @ instruction: 0xf649ff95 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf1fb223e │ │ │ │ + @ instruction: 0xf649f835 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ blmi 0x1ce354 │ │ │ │ addsne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - blx 0x1d0ab70 │ │ │ │ - eorseq fp, r2, r4, ror #2 │ │ │ │ - eorseq fp, r2, r8, ror #3 │ │ │ │ - eorseq fp, r2, ip, asr #2 │ │ │ │ - ldrhteq fp, [r2], -ip │ │ │ │ - eorseq fp, r2, r4, lsl r2 │ │ │ │ + blx 0x50ab72 │ │ │ │ + eorseq fp, r2, ip, lsr #5 │ │ │ │ + eorseq fp, r2, r0, lsr r3 │ │ │ │ + mlaseq r2, r4, r2, fp │ │ │ │ + eorseq fp, r2, r4, lsl #6 │ │ │ │ + eorseq fp, r2, ip, asr r3 │ │ │ │ tstlt fp, r3, asr r8 │ │ │ │ strb r6, [fp, #-2130]! @ 0xfffff7ae │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba54cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r0, ror #31 │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ @@ -63566,29 +63566,29 @@ │ │ │ │ mlagt r4, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ stcls 0, cr12, [sl], {4} │ │ │ │ mlagt ip, sp, r8, pc @ │ │ │ │ @ instruction: 0xf8cd9402 │ │ │ │ stcls 0, cr12, [ip], {12} │ │ │ │ mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ ldrdlt r1, [r5], -r8 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0000e79a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba5590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r0 │ │ │ │ ldmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r3, [r5], -r4, lsl #8 │ │ │ │ @ instruction: 0xff4cf7fd │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [r3], #-1570 @ 0xfffff9de │ │ │ │ @ instruction: 0xf8934628 │ │ │ │ pop {r3, r4, r6, r7, r8, r9, ip} │ │ │ │ @ instruction: 0xe77f4038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba55c4 │ │ │ │ @@ -63604,15 +63604,15 @@ │ │ │ │ vst2.16 {d20-d23}, [r3 :128], r1 │ │ │ │ vst2.32 {d17-d20}, [r3], r0 │ │ │ │ b 0x108f274 │ │ │ │ cps #3 │ │ │ │ strbvs r0, [r5], #1284 @ 0x504 │ │ │ │ bcc 0x17e020 │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r7, [r3], #-2145 @ 0xfffff79f │ │ │ │ bicspl pc, r8, #9633792 @ 0x930000 │ │ │ │ stmdavs r2!, {r0, r3, r5, r8, ip, sp, pc}^ │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdbmi r8, {r2, r3, r4, r5, r7, sl, sp, lr, pc} │ │ │ │ @@ -63733,15 +63733,15 @@ │ │ │ │ ldmib r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf1044200 │ │ │ │ addsmi r0, r1, #40, 2 │ │ │ │ mulvs r1, r8, pc @ │ │ │ │ teqphi r7, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - svc 0x008cf255 │ │ │ │ + stmda ip!, {r1, r2, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb6ee9 │ │ │ │ vhsub.s8 d16, d2, d0 │ │ │ │ vmla.i d21, d16, d0[4] │ │ │ │ blls 0x10e870 │ │ │ │ @ instruction: 0xf104600c │ │ │ │ strbtvs r0, [r9], r4, lsr #2 │ │ │ │ @ instruction: 0xf8c40111 │ │ │ │ @@ -63822,15 +63822,15 @@ │ │ │ │ movwmi lr, #2512 @ 0x9d0 │ │ │ │ eoreq pc, r8, #4, 2 │ │ │ │ svclt 0x0098429a │ │ │ │ vhadd.s8 d6, d0, d2 │ │ │ │ eorcs r8, r8, #141 @ 0x8d │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ strmi lr, [r6, -r7, asr #20] │ │ │ │ - mrc 2, 6, APSR_nzcv, cr10, cr5, {2} │ │ │ │ + svc 0x007af255 │ │ │ │ @ instruction: 0xf0476eeb │ │ │ │ vst1.16 {d20}, [r7 :128], r3 │ │ │ │ andsvs r1, ip, r0, lsl #15 │ │ │ │ msreq CPSR_s, #4, 2 │ │ │ │ @ instruction: 0xf88466eb │ │ │ │ @ instruction: 0xf8c49000 │ │ │ │ rscvs r8, r6, r4 │ │ │ │ @@ -63842,19 +63842,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf5b28ff0 │ │ │ │ andsle r6, r3, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ svcge 0x0002f43f │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xccec78 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1fa02ad │ │ │ │ - stmdacs r4, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r4, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ strmi r4, [r2], -r3, lsl #5 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ b 0x1248398 │ │ │ │ strbtvs r4, [r8], #1542 @ 0x606 │ │ │ │ strbtmi pc, [r3], -r6, asr #32 @ │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @@ -63894,15 +63894,15 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ blls 0x14d064 │ │ │ │ strb r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ @ instruction: 0x4604f9f5 │ │ │ │ svclt 0x0000e76d │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, ip, asr #4 │ │ │ │ + mlaseq r2, r4, r3, fp │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], pc, lsl #1 │ │ │ │ strcs r4, [r0], #-2862 @ 0xfffff4d2 │ │ │ │ ldrmi r4, [r7], -r9, lsl #13 │ │ │ │ @@ -63946,15 +63946,15 @@ │ │ │ │ stcls 3, cr8, [r7], {240} @ 0xf0 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r3, [r3], -r2, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9400 │ │ │ │ strb pc, [r0, pc, lsr #16]! @ │ │ │ │ - @ instruction: 0xf96cf267 │ │ │ │ + blx 0x38b2fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x461fb090 │ │ │ │ @ instruction: 0x46884b33 │ │ │ │ @@ -64004,15 +64004,15 @@ │ │ │ │ stcls 6, cr4, [r7], {50} @ 0x32 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi lr, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd9905 │ │ │ │ strls ip, [r0], #-12 │ │ │ │ mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f999 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r7], -lr, lsl #1 │ │ │ │ blmi 0xc202cc │ │ │ │ @@ -64058,15 +64058,15 @@ │ │ │ │ andls r4, r3, sl, lsr r6 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf04f3c00 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xff50f7fb │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000f88d │ │ │ │ + svclt 0x0000f92d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4616b091 │ │ │ │ blmi 0xde03a4 │ │ │ │ @@ -64119,15 +64119,15 @@ │ │ │ │ strtmi r9, [r8], -r7, lsl #24 │ │ │ │ @ instruction: 0xf04f9302 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9400 │ │ │ │ ldrb pc, [sp, r3, lsr #26] @ │ │ │ │ - @ instruction: 0xf812f267 │ │ │ │ + @ instruction: 0xf8b2f267 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ @ instruction: 0xf1a14bad │ │ │ │ @@ -64363,15 +64363,15 @@ │ │ │ │ @ instruction: 0x4652b23b │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ addseq r4, fp, r9, asr #12 │ │ │ │ @ instruction: 0x97104658 │ │ │ │ movwcs r4, #220 @ 0xdc │ │ │ │ ldrls fp, [r1], #-740 @ 0xfffffd1c │ │ │ │ vmax.s32 q15, q3, q13 │ │ │ │ - @ instruction: 0xf89dfe2b │ │ │ │ + @ instruction: 0xf89dfecb │ │ │ │ @ instruction: 0x46523010 │ │ │ │ strbmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrbmi r9, [r8], -r3, lsl #22 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ blx 0xfec8cfe2 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -64471,20 +64471,20 @@ │ │ │ │ tstcs lr, sl, lsr #12 │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ ldr pc, [fp, sp, asr #21]! │ │ │ │ @ instruction: 0xf7fa9303 │ │ │ │ stmdbvc r5!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r3, lsl #22]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x10f64c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1fa3233 │ │ │ │ - svclt 0x0000f80b │ │ │ │ - eorseq fp, r2, r4, ror #4 │ │ │ │ + svclt 0x0000f8ab │ │ │ │ + eorseq fp, r2, ip, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba63b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmdbvc fp, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ stceq 0, cr15, [r7], {3} │ │ │ │ @@ -64519,20 +64519,20 @@ │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bl 0xa0a88 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #3 │ │ │ │ strls r6, [r0, -r9, lsl #17] │ │ │ │ strtmi r4, [r1], -sl, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ ldrdcs lr, [r0], -r3 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbscs pc, ip, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xffaaf1f9 │ │ │ │ - eorseq fp, r2, r0, ror r2 │ │ │ │ + @ instruction: 0xf84af1fa │ │ │ │ + ldrhteq fp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ @ instruction: 0xe018f8dd │ │ │ │ @@ -64573,20 +64573,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subvc r2, fp, r3, lsl #6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ ldrb r7, [r1, fp, asr #32]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x10f7e4 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f9224e │ │ │ │ - svclt 0x0000ff3f │ │ │ │ - eorseq sl, r2, r0, ror lr │ │ │ │ + svclt 0x0000ffdf │ │ │ │ + ldrhteq sl, [r2], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0x46844a3e │ │ │ │ @ instruction: 0xf04f483e │ │ │ │ @@ -64620,19 +64620,19 @@ │ │ │ │ ldrmi sp, [lr, #2582] @ 0xa16 │ │ │ │ @ instruction: 0xf10ad1e9 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ blcs 0xd1bdc │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl fp │ │ │ │ andcc pc, r1, #268435460 @ 0x10000004 │ │ │ │ - mcr2 1, 7, pc, cr0, cr9, {7} @ │ │ │ │ + @ instruction: 0xff80f1f9 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ cmplt r2, r6, ror #12 │ │ │ │ @ instruction: 0xf04f4611 │ │ │ │ @ instruction: 0x466033ff │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf8d5fecb │ │ │ │ @@ -64646,19 +64646,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrsqrts.f32 q12, q11, q8 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, ip, ror r2 │ │ │ │ + eorseq fp, r2, r4, asr #7 │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ - eorseq fp, r2, r8, ror #5 │ │ │ │ + eorseq fp, r2, r0, lsr r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ b 0x8bb690 │ │ │ │ eorsmi r0, r3, r2, lsl #12 │ │ │ │ addsmi r4, lr, #24117248 @ 0x1700000 │ │ │ │ @@ -64719,41 +64719,41 @@ │ │ │ │ @ instruction: 0xf04fd0d4 │ │ │ │ @ instruction: 0x463a33ff │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ mcr2 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ ldclne 7, cr14, [r3], #-816 @ 0xfffffcd0 │ │ │ │ blcs 0xd8d70 │ │ │ │ @ instruction: 0x4610d1da │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blmi 0x473d7c │ │ │ │ sbcscs pc, r3, #268435460 @ 0x10000004 │ │ │ │ - mrc2 1, 0, pc, cr10, cr9, {7} │ │ │ │ + mrc2 1, 5, pc, cr10, cr9, {7} │ │ │ │ vld3.32 @ instruction: 0xf4a5fa95 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ adcpl pc, r4, #4, 10 @ 0x1000000 │ │ │ │ bl 0x5bdc4 │ │ │ │ ldmdavs r1, {r1, r7, r9}^ │ │ │ │ adcsle r2, r1, r0, lsl #18 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x4f5ef @ │ │ │ │ strls r4, [r0, #-1594] @ 0xfffff9c6 │ │ │ │ mcr2 7, 0, pc, cr0, cr15, {7} @ │ │ │ │ vabd.s32 d30, d22, d26 │ │ │ │ - svclt 0x0000fb45 │ │ │ │ - eorseq fp, r2, ip, ror r2 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ + eorseq fp, r2, r4, asr #7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ - ldrshteq fp, [r2], -ip │ │ │ │ + eorseq fp, r2, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba67c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf936f1eb │ │ │ │ + @ instruction: 0xf9d6f1eb │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r5, {r2, r3, r5, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0x612c0100 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @@ -64762,28 +64762,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r3], pc, lsl #1 │ │ │ │ ldrmi r4, [r4], -r8, lsl #13 │ │ │ │ @ instruction: 0xf6452100 │ │ │ │ vhsub.s8 q8, q2, q0 │ │ │ │ vmla.i d20, d16, d0[2] │ │ │ │ - vqadd.s16 d18, d20, d7 │ │ │ │ - vmax.f32 d30, d16, d2 │ │ │ │ + vqadd.s16 d18, d21, d7 │ │ │ │ + vadd.i8 d30, d0, d18 │ │ │ │ vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7fa0091 │ │ │ │ ldmmi r8, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4897 │ │ │ │ ldmmi r7, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf7fa4896 │ │ │ │ ldmmi r6, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf1132010 │ │ │ │ - @ instruction: 0xf642fd7b │ │ │ │ + @ instruction: 0xf642fe1b │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ vrshr.u64 d18, d7, #64 │ │ │ │ @ instruction: 0xf64f4340 │ │ │ │ andls r7, r9, #65280 @ 0xff00 │ │ │ │ vmov.i32 d23, #131 @ 0x00000083 │ │ │ │ @ instruction: 0xf8823300 │ │ │ │ vqadd.s8 d19, d21, d4 │ │ │ │ @@ -64924,17 +64924,17 @@ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ ands r8, r3, ip, lsl #8 │ │ │ │ umullseq r0, r1, r4, r0 │ │ │ │ addseq r0, r1, r8, lsl r1 │ │ │ │ umullseq r0, r1, ip, r1 │ │ │ │ addseq r0, r1, r0, lsr #4 │ │ │ │ addseq r0, r1, r4, lsr #5 │ │ │ │ - eorseq fp, r2, ip, lsl #6 │ │ │ │ - mlaseq r2, ip, ip, fp │ │ │ │ - eorseq fp, r2, ip, ror r2 │ │ │ │ + eorseq fp, r2, r4, asr r4 │ │ │ │ + eorseq fp, r2, r4, ror #27 │ │ │ │ + eorseq fp, r2, r4, asr #7 │ │ │ │ andcc r3, r4, r1, lsl #6 │ │ │ │ andle r2, r7, fp, lsl fp │ │ │ │ blx 0x9a98c4 │ │ │ │ ldrbeq pc, [r2, r2, lsl #4] @ │ │ │ │ ldmmi sp, {r1, r2, r4, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ cmnlt fp, sl, lsl r6 │ │ │ │ umullseq r4, sl, fp, r8 │ │ │ │ @@ -64956,23 +64956,23 @@ │ │ │ │ blx 0xd7d0e │ │ │ │ movwcc r6, #4099 @ 0x1003 │ │ │ │ ldmibvs r3!, {r0, r1, r4, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61b33301 │ │ │ │ stmib r7, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s16 d19, d4, d23 │ │ │ │ - strmi lr, [r3], -r0, lsl #28 │ │ │ │ + strmi lr, [r3], -r0, lsr #29 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdavs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ ldrbtmi pc, [pc], #-1028 @ 0x4f934 @ │ │ │ │ streq pc, [r6], #-68 @ 0xffffffbc │ │ │ │ ldmdbvc ip, {r2, r3, r4, sp, lr} │ │ │ │ streq pc, [r2], #-869 @ 0xfffffc9b │ │ │ │ vand d23, d14, d12 │ │ │ │ - vaddhn.i16 d17, q0, q0 │ │ │ │ + vmls.i d18, d0, d0[2] │ │ │ │ orrsvs r0, ip, r0, lsr r4 │ │ │ │ @ instruction: 0xf8c71b9b │ │ │ │ blvs 0xd1bbe4 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ andlt r6, pc, r3, lsr r3 @ │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -65046,19 +65046,19 @@ │ │ │ │ bfi r8, sl, #0, #14 │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r7, sl, r0, lsl #4 │ │ │ │ ldmdahi sl, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ bfi r8, sl, #0, #4 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xb0ff48 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f95262 │ │ │ │ - ldrmi pc, [ip], -sp, lsl #23 │ │ │ │ + ldrmi pc, [ip], -sp, lsr #24 │ │ │ │ str r4, [r1, r3, lsr #12] │ │ │ │ @ instruction: 0xf004789c │ │ │ │ blx 0x50aea │ │ │ │ stmiavc r4!, {r2, sl, sp, pc}^ │ │ │ │ streq pc, [pc], #-4 @ 0x4fab4 │ │ │ │ strge pc, [r4], #-2816 @ 0xfffff500 │ │ │ │ strbteq r7, [pc], -r5, ror #17 │ │ │ │ @@ -65084,22 +65084,22 @@ │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ strls r4, [r3, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf04fe74a │ │ │ │ strcs r3, [r0, #-1791] @ 0xfffff901 │ │ │ │ bl 0x261468 │ │ │ │ strls r0, [r3, #-2310] @ 0xfffff6fa │ │ │ │ andcs lr, r0, r7, lsr r6 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ adcpl pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x108c31e │ │ │ │ + blx 0xff88c31e │ │ │ │ addseq r2, r7, #40, 18 @ 0xa0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - mlaseq r2, ip, ip, fp │ │ │ │ + eorseq fp, r2, r4, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe8 │ │ │ │ vsubw.s8 q8, q8, d16 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavs r9, {r1, r9, sl, lr} │ │ │ │ @@ -65145,17 +65145,17 @@ │ │ │ │ stmib r4, {r5, r8, r9, ip, sp, lr}^ │ │ │ │ ldmib r4, {r1, r2, r3, r8, r9, sp}^ │ │ │ │ eorcs r3, r8, #6 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6d1e │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stc 2, cr15, [r4], {84} @ 0x54 │ │ │ │ + stc 2, cr15, [r4, #-336]! @ 0xfffffeb0 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ - rscscs pc, r8, #76546048 @ 0x4900000 │ │ │ │ + submi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ movweq pc, #53315 @ 0xd043 @ │ │ │ │ stmdbvc r3, {r0, r1, sp, lr} │ │ │ │ vrhadd.u32 d22, d17, d2 │ │ │ │ tstvc r3, r2, lsl #6 │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ @@ -65192,46 +65192,46 @@ │ │ │ │ stcvs 12, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ @ instruction: 0x3612e9d4 │ │ │ │ @ instruction: 0x46311af6 │ │ │ │ @ instruction: 0xf8fcf01d │ │ │ │ strmi r6, [r8], -r1, lsr #25 │ │ │ │ bvs 0xa7c0f4 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #8 │ │ │ │ - @ instruction: 0xff1af10e │ │ │ │ + @ instruction: 0xffbaf10e │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bfieq r6, fp, #16, #12 │ │ │ │ strtmi sp, [r0], -r5, lsl #8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ @ instruction: 0xf114b8cf │ │ │ │ - @ instruction: 0x4605f9bd │ │ │ │ + @ instruction: 0x4605fa5d │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ strdcs sp, [r1, -r3] │ │ │ │ @ instruction: 0xf6494633 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ vhsub.s32 d16, d5, d29 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bcs 0x5456c │ │ │ │ bne 0x1503e0c │ │ │ │ bne 0xfede15bc │ │ │ │ @ instruction: 0xf7c446b0 │ │ │ │ orrlt pc, r6, r1, ror #21 │ │ │ │ - ldmdbcc r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stclvs 5, cr2, [r6] │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ ldmdbne r3!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ strcc r5, [r4, #-2422] @ 0xfffff68a │ │ │ │ vmax.s32 d25, d5, d0 │ │ │ │ - strmi pc, [r8, #3491]! @ 0xda3 │ │ │ │ + strmi pc, [r8, #3651]! @ 0xe43 │ │ │ │ @ instruction: 0x4639d8f3 │ │ │ │ vhadd.s8 d18, d4, d10 │ │ │ │ - @ instruction: 0x4638fbb1 │ │ │ │ - @ instruction: 0xf990f114 │ │ │ │ + @ instruction: 0x4638fc51 │ │ │ │ + blx 0xc8c1a4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs lr, fp, lsl #4 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ blvs 0x94f0c8 │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ @@ -65249,28 +65249,28 @@ │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba6fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs r4, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xb12c4605 │ │ │ │ stmdavs r4!, {r5, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r6, #-936] @ 0xfffffc58 │ │ │ │ + stc2l 1, cr15, [r6, #936]! @ 0x3a8 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ blvc 0x80b440 │ │ │ │ rscvs r4, ip, r1, lsr #12 │ │ │ │ ldreq pc, [r0], r5, lsl #2 │ │ │ │ @ instruction: 0xf105612c │ │ │ │ stmibvs fp!, {r3, r4, r5, r6, sl} │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, r4, r5, lsl #2 │ │ │ │ stc 1, cr6, [r5, #940] @ 0x3ac │ │ │ │ vqdmulh.s16 d23, d4, d0 │ │ │ │ - @ instruction: 0xf854eba0 │ │ │ │ + @ instruction: 0xf854ec40 │ │ │ │ tstlt r8, r4, lsl #30 │ │ │ │ - @ instruction: 0xf986f1e0 │ │ │ │ + blx 0xa0c570 │ │ │ │ mvnsle r4, r6, lsr #5 │ │ │ │ movmi pc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf5056baa │ │ │ │ @ instruction: 0xf50541a4 │ │ │ │ cmnvs sl, #164 @ 0xa4 │ │ │ │ andcs r3, r0, #24 │ │ │ │ cmnvs sl, sl, ror #4 │ │ │ │ @@ -65295,20 +65295,20 @@ │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ movwcs lr, #59844 @ 0xe9c4 │ │ │ │ stmibvs r3!, {r3, r5, r9, sp} │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ blx 0xd6f7a │ │ │ │ mvnvs r4, r0 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - bl 0x160c7c8 │ │ │ │ + bl 0xffe0c7c8 │ │ │ │ subhi r2, r2, r0, lsl #4 │ │ │ │ stmdbvc r2, {r0, r1, r8, r9, sp} │ │ │ │ vhadd.u32 d23, d3, d5 │ │ │ │ @ instruction: 0xf6490202 │ │ │ │ - vrsra.s64 q9, q12, #64 │ │ │ │ + vqdmlal.s q10, d0, d0[0] │ │ │ │ tstvc r2, sp, lsr #6 │ │ │ │ andcs r6, r1, #-1073741792 @ 0xc0000020 │ │ │ │ blvs 0x928f18 │ │ │ │ tstmi r3, #170 @ 0xaa │ │ │ │ andcs r6, r0, r3, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -65324,15 +65324,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea666 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - bl 0x78c83c │ │ │ │ + bl 0xfef8c83c │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65350,21 +65350,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89874c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf92af1f9 │ │ │ │ + @ instruction: 0xf9caf1f9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + ldrshteq fp, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldrsbls pc, [ip, #-143] @ 0xffffff71 @ │ │ │ │ svchi 0x0070ee1d │ │ │ │ addslt r4, r5, r3, asr fp │ │ │ │ @@ -65375,65 +65375,65 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ stmibvs r3!, {r1, r2, r5, fp, ip}^ │ │ │ │ andmi pc, r3, r2, lsl #22 │ │ │ │ mvnvs r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf50069a3 │ │ │ │ movwcc r7, #4102 @ 0x1006 │ │ │ │ vrhadd.s16 d22, d20, d19 │ │ │ │ - stmdbvc r3, {r3, r4, r5, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbvc r3, {r3, r4, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi r2, [r5], -r2, lsl #4 │ │ │ │ movweq pc, #9058 @ 0x2362 @ │ │ │ │ ldmdbvc r3!, {r0, r1, r8, ip, sp, lr} │ │ │ │ andeq pc, r7, #3 │ │ │ │ rsble r2, sp, r2, lsl #20 │ │ │ │ svclt 0x00082a03 │ │ │ │ bleq 0x8c110 │ │ │ │ ldmib r4, {r0, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r6, lsl #6 │ │ │ │ @ instruction: 0x61a23201 │ │ │ │ blx 0xd8886 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ @ instruction: 0xf50061e3 │ │ │ │ vhadd.s16 d23, d4, d6 │ │ │ │ - @ instruction: 0x4604ea9a │ │ │ │ + @ instruction: 0x4604eb3a │ │ │ │ subcs r2, r0, #2 │ │ │ │ stmdbvc r3!, {r8, sp} │ │ │ │ movweq pc, #9056 @ 0x2360 @ │ │ │ │ @ instruction: 0x7123a803 │ │ │ │ - b 0xfe40c958 │ │ │ │ + bl 0xc0c958 │ │ │ │ ldrbmi r7, [r2], -fp, lsr #18 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ strvs lr, [r4, -r5, asr #19] │ │ │ │ biceq pc, r3, #-1409286143 @ 0xac000001 │ │ │ │ bleq 0xff34a958 │ │ │ │ movteq pc, #67 @ 0x43 @ │ │ │ │ movwcs r7, #4395 @ 0x112b │ │ │ │ @ instruction: 0xf108806b │ │ │ │ - cmppcs r0, r7, asr pc @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0, #-247] @ 0xffffff09 │ │ │ │ @ instruction: 0xf649a803 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ vst1.8 {d16-d19}, [fp :128]! │ │ │ │ - @ instruction: 0xf1087ba0 │ │ │ │ - stmdage r3, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrc2 2, 3, pc, cr0, cr4, {2} │ │ │ │ + @ instruction: 0xf1097ba0 │ │ │ │ + stmdage r3, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f254 │ │ │ │ movwcs r6, #4520 @ 0x11a8 │ │ │ │ stmiahi r3!, {r0, r1, r5, r6, pc} │ │ │ │ cmpcs r0, r2, asr r6 │ │ │ │ vld2.8 {d10-d11}, [r3], r3 │ │ │ │ smlsdcc r4, r2, r3, r7 │ │ │ │ bleq 0x14a988 │ │ │ │ cmnvs r7, r6, lsr #2 │ │ │ │ andlt pc, r4, r4, lsr #17 │ │ │ │ - @ instruction: 0xff38f108 │ │ │ │ + @ instruction: 0xffd8f108 │ │ │ │ stmdage r3, {r6, r8, sp} │ │ │ │ - addsvs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + rscvc pc, r0, #72351744 @ 0x4500000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xff46f108 │ │ │ │ + @ instruction: 0xffe6f108 │ │ │ │ vadd.i16 d26, d4, d3 │ │ │ │ - @ instruction: 0xf859fe53 │ │ │ │ + @ instruction: 0xf859fef3 │ │ │ │ movvs r3, r8 │ │ │ │ blmi 0x516c28 │ │ │ │ blls 0x52a0f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sp, r0, lsl #6 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -65441,22 +65441,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ @ instruction: 0xf04f7133 │ │ │ │ bvs 0x912cb8 │ │ │ │ eorvs r3, r3, #134217728 @ 0x8000000 │ │ │ │ andcs lr, r0, sp, lsl #15 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf874f1f9 │ │ │ │ - ldc2 2, cr15, [r2, #404]! @ 0x194 │ │ │ │ + @ instruction: 0xf914f1f9 │ │ │ │ + cdp2 2, 5, cr15, cr2, cr5, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + ldrshteq fp, [r2], -ip │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 14, 1, cr4, cr13, cr8, {1} │ │ │ │ @ instruction: 0x46915f70 │ │ │ │ @@ -65464,15 +65464,15 @@ │ │ │ │ smlabbcs r0, r8, r6, r4 │ │ │ │ stmdane r7!, {r2, r4, r5, r6, r8, fp, ip, lr} │ │ │ │ blx 0xea896 │ │ │ │ movwcc r4, #4099 @ 0x1003 │ │ │ │ stmibvs r3!, {r0, r1, r5, r6, r7, r8, sp, lr} │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0x61a33301 │ │ │ │ - b 0x18ca6c │ │ │ │ + b 0xfe98ca6c │ │ │ │ tstcs r2, r2, lsl #18 │ │ │ │ vmax.u32 d20, d1, d3 │ │ │ │ tstvc r2, r2, lsl #4 │ │ │ │ @ instruction: 0xf002793a │ │ │ │ stmdbcs r2, {r0, r1, r2, r8} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @@ -65490,21 +65490,21 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04283f0 │ │ │ │ teqvc sl, r0, lsl r2 │ │ │ │ bvs 0x89897c │ │ │ │ eorvs r4, r1, #285212672 @ 0x11000000 │ │ │ │ ldrdcs lr, [r0], -sp │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andseq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf812f1f9 │ │ │ │ + @ instruction: 0xf8b2f1f9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrhteq fp, [r2], -r4 │ │ │ │ + ldrshteq fp, [r2], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xee1d4a5d │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ stmdblt r9!, {r0, r2, r4, r6, r7, fp, ip, lr}^ │ │ │ │ @@ -65514,25 +65514,25 @@ │ │ │ │ svccs 0x0004f854 │ │ │ │ cmnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf5b33320 │ │ │ │ mvnsle r7, r0, lsl #30 │ │ │ │ strmi r4, [r6], -r8, lsl #13 │ │ │ │ vadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0xf64b8097 │ │ │ │ - vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ bl 0x110eb0 │ │ │ │ stmibvs r8!, {r7, r8, r9}^ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ @ instruction: 0xf1006f9f │ │ │ │ mvnvs r0, r1, lsl #6 │ │ │ │ addhi pc, r1, r0, lsl #5 │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stmib ip, {r2, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + b 0xb8cb5c │ │ │ │ strmi r7, [r4], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0632f01 │ │ │ │ addvc r0, r6, pc, ror r3 │ │ │ │ movweq pc, #9064 @ 0x2368 @ │ │ │ │ eorsle r7, ip, r3, lsl #2 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcle 0, cr7, [sp, #-780]! @ 0xfffffcf4 │ │ │ │ @@ -65541,15 +65541,15 @@ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mcrrne 9, 14, r6, r3, cr8 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x17e89ec │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ andpl pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - stmdb sl!, {r2, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x30cba0 │ │ │ │ movweq pc, #12296 @ 0x3008 @ │ │ │ │ @ instruction: 0xf1088882 │ │ │ │ b 0x1292260 │ │ │ │ strbmi r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ cmnpeq r8, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @@ -65588,23 +65588,23 @@ │ │ │ │ andlt r3, r3, ip, lsl r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50583f0 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - blx 0xffc0cca0 │ │ │ │ + blx 0xfe40cca2 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1507cc │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f80271 │ │ │ │ - svclt 0x0000ff4b │ │ │ │ + svclt 0x0000ffeb │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r8, ror #25 │ │ │ │ + eorseq fp, r2, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r1, -r8] │ │ │ │ @ instruction: 0xf7ff2000 │ │ │ │ bmi 0x20fff8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @@ -65761,20 +65761,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x110a78 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f802e7 │ │ │ │ - svclt 0x0000fdf5 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + svclt 0x0000fe95 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs fp, [r0, #-143] @ 0xffffff71 │ │ │ │ ldrmi r4, [r4], -r9, lsl #13 │ │ │ │ @@ -65849,19 +65849,19 @@ │ │ │ │ stmdbcs r1, {r0, r2, r8, fp, ip, sp} │ │ │ │ ldrtmi sp, [r9], -r9, lsl #16 │ │ │ │ @ instruction: 0xe7e06035 │ │ │ │ orrvs r2, r4, r1, lsl #2 │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ stmdbcs r0, {r1, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, asr #22 │ │ │ │ addcs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 1, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ + stc2l 1, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf84af00c │ │ │ │ @ instruction: 0xf8dde7bf │ │ │ │ @ instruction: 0x46d98014 │ │ │ │ bl 0x264028 │ │ │ │ cdp 1, 1, cr0, cr13, cr1, {4} │ │ │ │ blls 0x15c508 │ │ │ │ ldmpl r3!, {r0, r1, r3, r7, r8, sp, lr} │ │ │ │ @@ -65892,40 +65892,40 @@ │ │ │ │ andlt sp, pc, r7, lsr r1 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq pc, r8, r1, lsl #2 │ │ │ │ - @ instruction: 0xff5ef1fa │ │ │ │ + @ instruction: 0xfffef1fa │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strbmi sl, [r8], -r5, lsr #30 │ │ │ │ blx 0xff58e7be │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ @ instruction: 0xf1fb2101 │ │ │ │ - ldr pc, [fp, -pc, asr #16] │ │ │ │ + ldr pc, [fp, -pc, ror #17] │ │ │ │ andne pc, r8, r8, asr #17 │ │ │ │ andscc pc, ip, #13828096 @ 0xd30000 │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ movweq pc, #33032 @ 0x8108 @ │ │ │ │ @ instruction: 0xf50158b1 │ │ │ │ @ instruction: 0xf8c141a0 │ │ │ │ @ instruction: 0xe7bd321c │ │ │ │ ldr r4, [r9, r2, ror #13] │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1d0cc8 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f82265 │ │ │ │ - sha1m.32 , , │ │ │ │ - svclt 0x0000fa0b │ │ │ │ + vsub.f32 , , │ │ │ │ + svclt 0x0000faab │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r8, lsl sp │ │ │ │ + eorseq fp, r2, r0, ror #28 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65952,21 +65952,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - ldc2l 1, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 1, cr15, [r6, #-992] @ 0xfffffc20 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -65993,21 +65993,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - stc2 1, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 1, cr15, [r4], {248} @ 0xf8 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66034,21 +66034,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0xff50d1f6 │ │ │ │ + ldc2l 1, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66075,21 +66075,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0xfe08d29a │ │ │ │ + stc2 1, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ vnmls.f32 s8, s26, s13 │ │ │ │ ldmpl r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0x0c00eb01 │ │ │ │ mulcc r4, ip, r8 │ │ │ │ andeq pc, r7, #3 │ │ │ │ eorle r2, r7, r1, lsl #20 │ │ │ │ eorle r2, r5, r4, lsl #20 │ │ │ │ @@ -66116,83 +66116,83 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ andls r0, r0, r7, ror #5 │ │ │ │ - blx 0xc0d33e │ │ │ │ + blx 0xff40d33e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r0, lsl #26 │ │ │ │ + eorseq fp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 14, r0, fp, cr0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ stmib sp, {r2, r5, r6, fp, ip, lr}^ │ │ │ │ bl 0x15978c │ │ │ │ svcvs 0x00de0380 │ │ │ │ stmdbge r2, {r1, r2, r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - strmi pc, [r3], -r1, asr #28 │ │ │ │ + strmi pc, [r3], -r1, ror #29 │ │ │ │ @ instruction: 0x4618b1f0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf640bd70 │ │ │ │ - vsra.s64 d16, d17, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6400123 │ │ │ │ - vmla.i d16, d16, d1[2] │ │ │ │ + vaddl.s8 q9, d0, d9 │ │ │ │ movwls r0, #4131 @ 0x1023 │ │ │ │ - ldc2l 1, cr15, [lr], #-888 @ 0xfffffc88 │ │ │ │ + ldc2 1, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ ldrbvs sl, [r8, r2, lsl #18] │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - strmi pc, [r3], -r3, lsr #28 │ │ │ │ + strmi pc, [r3], -r3, asr #29 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mcrrne 9, 14, r6, r2, cr0 @ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ ble 0x1669368 │ │ │ │ ldrmi r2, [r9], -r8, lsr #4 │ │ │ │ andmi pc, r0, r2, lsl #22 │ │ │ │ andvc pc, r6, r0, lsl #10 │ │ │ │ - ldc 2, cr15, [sl], {83} @ 0x53 │ │ │ │ + ldc 2, cr15, [sl, #-332]! @ 0xfffffeb4 │ │ │ │ strmi r2, [r3], -r1, lsl #26 │ │ │ │ eoreq pc, r8, #79 @ 0x4f │ │ │ │ stmdbvc r1, {r1, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fb2ea │ │ │ │ vhadd.u32 d16, d2, d0 │ │ │ │ @ instruction: 0xf0010007 │ │ │ │ @ instruction: 0xf0610178 │ │ │ │ tstvc r9, fp, ror r1 │ │ │ │ vmin.u32 d20, d2, d9 │ │ │ │ subshi r2, r8, pc │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2529] @ 0xfffff61f │ │ │ │ @ instruction: 0x4630461a │ │ │ │ @ instruction: 0xf1de9301 │ │ │ │ - blls 0xd07d0 │ │ │ │ + blls 0xd0a50 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mcrrne 9, 14, r6, r8, cr1 @ │ │ │ │ svcvc 0x0000f5b1 │ │ │ │ ble 0x8e93cc │ │ │ │ strmi pc, [r1], #-2818 @ 0xfffff4fe │ │ │ │ movwls r2, #4352 @ 0x1100 │ │ │ │ andvc pc, r6, r4, lsl #10 │ │ │ │ - stcl 2, cr15, [r4], #-332 @ 0xfffffeb4 │ │ │ │ + stc 2, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf1039b01 │ │ │ │ ldmdbvc sl, {r3, r8} │ │ │ │ @ instruction: 0xf002805d │ │ │ │ @ instruction: 0xf0620278 │ │ │ │ tstvc sl, fp, ror r2 │ │ │ │ stmhi r2, {r0, r2, r6, pc} │ │ │ │ rsbvc pc, r1, #570425344 @ 0x22000000 │ │ │ │ @@ -66201,15 +66201,15 @@ │ │ │ │ ldmib sp, {r1, r7, pc}^ │ │ │ │ stmib r3, {r1, r9}^ │ │ │ │ tstvs sl, #536870912 @ 0x20000000 │ │ │ │ cmpvs sl, #55050240 @ 0x3480000 │ │ │ │ @ instruction: 0xf504e7c6 │ │ │ │ @ instruction: 0xf06f40ad │ │ │ │ eorscc r0, r8, r1, lsl #2 │ │ │ │ - cdp2 2, 2, cr15, cr4, cr4, {3} │ │ │ │ + cdp2 2, 12, cr15, cr4, cr4, {3} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba7eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldrbne r2, [r3, r0] │ │ │ │ @ instruction: 0xff54f7ff │ │ │ │ @@ -66418,23 +66418,23 @@ │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ smlsdls r1, r8, r4, r4 │ │ │ │ addcs r9, r0, r0 │ │ │ │ blx 0xffe0d05c │ │ │ │ ldrbmi r5, [r8], #-2344 @ 0xfffff6d8 │ │ │ │ blx 0xfe80eff8 │ │ │ │ andcs lr, r0, r3, lsr r7 │ │ │ │ - biccs pc, r0, r9, asr #12 │ │ │ │ + tstpmi r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf8d2f1f8 │ │ │ │ - cdp2 2, 1, cr15, cr0, cr4, {3} │ │ │ │ + @ instruction: 0xf972f1f8 │ │ │ │ + cdp2 2, 11, cr15, cr0, cr4, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq fp, r2, r8, lsr #26 │ │ │ │ + eorseq fp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba822c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp, #-960] @ 0xfffffc40 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ strbtmi r5, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ @@ -66467,15 +66467,15 @@ │ │ │ │ @ instruction: 0xf642003a │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ stmdacs ip, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ umullsne pc, r4, r1, r8 @ │ │ │ │ ldmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ sbchi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf64ab169 │ │ │ │ - vmla.f d19, d0, d0[4] │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ bl 0x91594 │ │ │ │ @ instruction: 0xf8d10180 │ │ │ │ stmdavs r8, {r2, r4, r6, r7, ip} │ │ │ │ @ instruction: 0xf0001c84 │ │ │ │ stmdacs r0, {r1, r2, r5, r6, r7, pc} │ │ │ │ tstcs r0, fp, lsl sl │ │ │ │ andlt r4, r2, r8, lsl #12 │ │ │ │ @@ -66559,19 +66559,19 @@ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ cmncs r8, #376 @ 0x178 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ blcs 0x61278 │ │ │ │ svcge 0x0073f47f │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x8916f0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ - @ instruction: 0xf1f72227 │ │ │ │ - stmdacs sl!, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf1f82227 │ │ │ │ + stmdacs sl!, {r0, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc fp!, {r0, r1, r4, r5, r8, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf63f2814 │ │ │ │ andcs sl, r1, #392 @ 0x188 │ │ │ │ orrvc pc, r7, #82837504 @ 0x4f00000 │ │ │ │ movweq pc, #37568 @ 0x92c0 @ │ │ │ │ andsmi r4, r3, r2, lsl #1 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @@ -66594,15 +66594,15 @@ │ │ │ │ stmdavs r9, {r0, r1, r3, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0x47a04611 │ │ │ │ ldmdacs r2, {r0, r1, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcge 0x0030f63f │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ str sl, [lr, -r2, lsl #30] │ │ │ │ - eorseq fp, r2, ip, lsr sp │ │ │ │ + eorseq fp, r2, r4, lsl #29 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ svclt 0x0000b985 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba84d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -66629,15 +66629,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fc75 │ │ │ │ + svclt 0x0000fd15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba855c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ stcls 3, cr9, [r7], {-0} │ │ │ │ @@ -66652,15 +66652,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fce7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba85b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 │ │ │ │ blls 0x275fc8 │ │ │ │ @@ -66676,15 +66676,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fc17 │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 │ │ │ │ blls 0x276028 │ │ │ │ @@ -66701,15 +66701,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba867c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f608c │ │ │ │ @@ -66727,15 +66727,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fbb1 │ │ │ │ + svclt 0x0000fc51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba86e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ ldrsbgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ blls 0x2f60f4 │ │ │ │ @@ -66754,99 +66754,99 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d4, d0 │ │ │ │ - svclt 0x0000fb7b │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0020f8cc │ │ │ │ blmi 0xfe7fd818 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, sp, lsl #16 │ │ │ │ addcs r9, r0, #-1610612736 @ 0xa0000000 │ │ │ │ @ instruction: 0x932d681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00d8f252 │ │ │ │ + ldmda r8!, {r0, r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ movmi pc, #4, 10 @ 0x1000000 │ │ │ │ andscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ blcs 0x76190 │ │ │ │ rscshi pc, r7, r0 │ │ │ │ - bpl 0xfea8eea0 │ │ │ │ + bvs 0xffc8eea0 │ │ │ │ beq 0xc0e08c │ │ │ │ vmax.s8 d20, d28, d16 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #37682 @ 0x9332 │ │ │ │ @ instruction: 0xf8939b04 │ │ │ │ @ instruction: 0xf1bbb000 │ │ │ │ @ instruction: 0xf0000f49 │ │ │ │ @ instruction: 0xf1bb82af │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ movwcs r8, #49871 @ 0xc2cf │ │ │ │ blx 0x1379da │ │ │ │ stmiane sl, {r0, r1, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbhi r2, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf14006d0 │ │ │ │ bls 0x171970 │ │ │ │ tstcs r1, r4 │ │ │ │ @ instruction: 0xf6497894 │ │ │ │ - vsubl.s8 , d16, d0 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ stccs 2, cr0, [r2], {45} @ 0x2d │ │ │ │ stccc 15, cr11, [r2], {136} @ 0x88 │ │ │ │ andlt r4, r0, #160 @ 0xa0 │ │ │ │ andls r0, r0, r0, asr #1 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - b 0x88fb2c │ │ │ │ + b 0x88fdac │ │ │ │ bls 0x2aed6c │ │ │ │ blx 0x11a222 │ │ │ │ ldmdbvc r9, {r0, r1, r3, r8, r9, sp} │ │ │ │ ldmibvc fp, {r1, r3, r4, r6, r8, fp, ip, sp, lr} │ │ │ │ movwls r9, #33029 @ 0x8105 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ blls 0x172000 │ │ │ │ - stmdbne ip, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcs r4, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andlt lr, r6, #3358720 @ 0x334000 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - blcs 0xfe88df3c │ │ │ │ + blcc 0xffa8df3c │ │ │ │ bleq 0xc4e11c │ │ │ │ @ instruction: 0xf8572400 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ strcc r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ blx 0xfe68f60e │ │ │ │ andls r4, r0, fp, asr r6 │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ vmin.s32 d20, d4, d16 │ │ │ │ - blls 0x1cfad8 │ │ │ │ + blls 0x1cfd58 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrbmi r1, [r3], sp, lsr #16 │ │ │ │ mvnle r4, r3, lsr #5 │ │ │ │ andlt lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmdbne r3, {r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ blls 0x17626c │ │ │ │ - stmibcs r0!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibcc r8!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ eorlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ - movwne pc, #49736 @ 0xc248 @ │ │ │ │ + cmppcs r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r4, r7, lsl #22] │ │ │ │ stccs 3, cr9, [r0], {7} │ │ │ │ strbmi fp, [fp], ip, lsl #30 │ │ │ │ @ instruction: 0xf85746d3 │ │ │ │ stmdbge sp, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ ldrbmi pc, [fp], -fp, ror #22 @ │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ - @ instruction: 0xf8faf264 │ │ │ │ + @ instruction: 0xf99af264 │ │ │ │ strcc r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ svclt 0x00a82800 │ │ │ │ addsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ @ instruction: 0xf8ddd1e7 │ │ │ │ @ instruction: 0xf1bbb02c │ │ │ │ vrecps.f32 d0, d0, d17 │ │ │ │ @ instruction: 0xf1bb8097 │ │ │ │ @@ -66860,46 +66860,46 @@ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ bmi 0x1071ea4 │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ strtmi r2, [r7], -r1, lsl #8 │ │ │ │ movwcs pc, #15105 @ 0x3b01 @ │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q10, d16, d0[1] │ │ │ │ vhsub.s32 d16, d4, d29 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ addsmi r9, pc, #8, 22 @ 0x2000 │ │ │ │ blls 0x187f98 │ │ │ │ - blcc 0xff38f028 │ │ │ │ + blpl 0x58f028 │ │ │ │ bleq 0xbce208 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ ldmdbeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ bl 0x2b8334 │ │ │ │ strtmi r0, [r3], #-2436 @ 0xfffff67c │ │ │ │ vpadd.i8 , , │ │ │ │ - vabdl.s8 q9, d16, d16 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ ldrmi r0, [r8], pc, lsr #14 │ │ │ │ svccc 0x0004f859 │ │ │ │ movwls r4, #1626 @ 0x65a │ │ │ │ stccs 1, cr2, [r0], {1} │ │ │ │ ldrtmi fp, [fp], -ip, lsl #30 │ │ │ │ @ instruction: 0x46304653 │ │ │ │ vshl.s32 d19, d1, d4 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ blcs 0x78378 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ ldrtmi r8, [r1], -ip, asr #2 │ │ │ │ - vhadd.s8 d18, d2, d10 │ │ │ │ - blls 0x191734 │ │ │ │ + vhadd.s8 d18, d3, d10 │ │ │ │ + blls 0x18f9b4 │ │ │ │ movwls r6, #18587 @ 0x489b │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ blmi 0x67d3c0 │ │ │ │ blls 0xbab7e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrdlt r8, [pc], -ip @ │ │ │ │ @@ -66912,41 +66912,41 @@ │ │ │ │ bls 0x172170 │ │ │ │ stmdbls r4, {r2, sl, sp} │ │ │ │ stmiavc r8, {r1, r4, r7, fp, ip, sp, lr}^ │ │ │ │ bcs 0xd9bcc │ │ │ │ bcc 0x1015d0 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #1 │ │ │ │ swpls r4, r4, [r1] │ │ │ │ - addcc pc, ip, #76546048 @ 0x4900000 │ │ │ │ + sbcsmi pc, r4, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ strls r0, [r0], #-228 @ 0xffffff1c │ │ │ │ - @ instruction: 0xf85ef264 │ │ │ │ + @ instruction: 0xf8fef264 │ │ │ │ strbvc lr, [r0, #2592]! @ 0xa20 │ │ │ │ svclt 0x0000e70b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r2, r0, asr lr │ │ │ │ + mlaseq r2, r8, pc, fp @ │ │ │ │ svceq 0x0052f1bb │ │ │ │ orrhi pc, r7, r0, lsl #4 │ │ │ │ svceq 0x004ef1bb │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ bls 0x158e7c │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ @ instruction: 0xf64b7023 │ │ │ │ - vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf4170232 │ │ │ │ @ instruction: 0xf3c75f00 │ │ │ │ svclt 0x00082382 │ │ │ │ @ instruction: 0xf0074686 │ │ │ │ bl 0xd1894 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf6491138 │ │ │ │ - vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ svclt 0x0018032d │ │ │ │ ldmdbeq fp!, {r1, r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ svclt 0x00182900 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ vmov.i32 d29, #61440 @ 0x0000f000 │ │ │ │ @ instruction: 0xf0033782 │ │ │ │ bl 0xd48bc │ │ │ │ @@ -66954,327 +66954,327 @@ │ │ │ │ @ instruction: 0xf8d7028c │ │ │ │ @ instruction: 0xf8d271d8 │ │ │ │ bcs 0x59db0 │ │ │ │ svccs 0x0000bf18 │ │ │ │ eorhi pc, r2, #64 @ 0x40 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 d19, d16, #64 │ │ │ │ + vrshr.s64 q10, q12, #64 │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - @ instruction: 0xf80ef264 │ │ │ │ + @ instruction: 0xf8aef264 │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [r1, -sp, lsr #16] │ │ │ │ vpadd.f32 d2, d0, d23 │ │ │ │ ldrtmi r8, [r1], -r3, lsr #4 │ │ │ │ strcc r2, [r1, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xff64f242 │ │ │ │ + @ instruction: 0xf804f243 │ │ │ │ mvnsle r2, r8, lsr #26 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ cmple r3, r0, lsl #24 │ │ │ │ blcs 0x784bc │ │ │ │ svcge 0x0063f43f │ │ │ │ blcs 0x784b0 │ │ │ │ svcge 0x005ff43f │ │ │ │ ldrtmi r9, [r3], -r4, lsl #16 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ ldreq pc, [r0, -r0, lsl #2] │ │ │ │ stmdbvs r5, {sl, sp} │ │ │ │ - rsccc pc, r4, r9, asr #12 │ │ │ │ + eorpl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf848f242 │ │ │ │ + @ instruction: 0xf8e8f242 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ stclne 1, cr11, [fp], #-692 @ 0xfffffd4c │ │ │ │ rscshi pc, r0, r0 │ │ │ │ - rsbvc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + adceq pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ tstcs r1, fp, lsr #12 │ │ │ │ - vmin.s32 d20, d3, d16 │ │ │ │ - strcc pc, [r1], #-4055 @ 0xfffff029 │ │ │ │ + vmin.s32 d20, d4, d16 │ │ │ │ + strcc pc, [r1], #-2167 @ 0xfffff789 │ │ │ │ @ instruction: 0xf43f45a3 │ │ │ │ shasxmi sl, r1, lr │ │ │ │ stccs 0, cr2, [r1], {44} @ 0x2c │ │ │ │ vqadd.s8 d29, d2, d2 │ │ │ │ - ldrtmi pc, [r3], -r1, ror #27 @ │ │ │ │ + ldrtmi pc, [r3], -r1, lsl #29 @ │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ @ instruction: 0xf6483401 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ vhadd.s8 d16, d2, d29 │ │ │ │ - strmi pc, [r3, #2085]! @ 0x825 │ │ │ │ + strmi pc, [r3, #2245]! @ 0x8c5 │ │ │ │ svcge 0x002bf43f │ │ │ │ eorcs r4, ip, r1, lsr r6 │ │ │ │ mvnle r2, r1, lsl #24 │ │ │ │ vtst.8 q11, q1, │ │ │ │ - ldrb pc, [r3, sp, asr #27] @ │ │ │ │ + ldrb pc, [r3, sp, ror #28] @ │ │ │ │ @ instruction: 0xf04007a7 │ │ │ │ stmdbeq r4!, {r4, r7, r8, pc} │ │ │ │ @ instruction: 0x4633d0b6 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - sbcscc pc, ip, r9, asr #12 │ │ │ │ + eorpl pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldrmi pc, [ip, -r4, asr #12] │ │ │ │ + strbpl pc, [r4, -r4, asr #12]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ vrshl.s8 d18, d0, d2 │ │ │ │ - and pc, r1, r7, lsl #16 │ │ │ │ + and pc, r1, r7, lsr #17 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ svclt 0x005c07e1 │ │ │ │ stmdaeq r4!, {r0, r8, sl, ip, sp}^ │ │ │ │ strbeq sp, [r2, r1, lsl #8]! │ │ │ │ @ instruction: 0x462bd5f6 │ │ │ │ tstcs r1, sl, lsr r6 │ │ │ │ - vmin.s32 d20, d3, d16 │ │ │ │ - stmdaeq r4!, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vmin.s32 d20, d4, d16 │ │ │ │ + stmdaeq r4!, {r0, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ strcc sp, [r1, #-150] @ 0xffffff6a │ │ │ │ @ instruction: 0xf1abe7f3 │ │ │ │ blcs 0x92678 │ │ │ │ sbchi pc, r6, r0, lsl #4 │ │ │ │ bls 0x159000 │ │ │ │ @ instruction: 0xf8523401 │ │ │ │ blcs 0x41da08 │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - subsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + adcpl pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ rsbsle r2, sp, r0, lsl #20 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ - vhsub.s32 d16, d3, d29 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + vmlal.s q10, d16, d0[1] │ │ │ │ + vhsub.s32 d16, d4, d29 │ │ │ │ + stmdacs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0005f1bb │ │ │ │ @ instruction: 0x81bbf200 │ │ │ │ @ instruction: 0xf1ab2701 │ │ │ │ @ instruction: 0xf1bb0b03 │ │ │ │ @ instruction: 0xf63f0f01 │ │ │ │ @ instruction: 0xf249ae9b │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ tstlt r4, pc, lsr #6 │ │ │ │ stmdbls r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ ldrtmi r1, [r0], -r2, lsr #27 │ │ │ │ strcc r3, [r1], #-1793 @ 0xfffff8ff │ │ │ │ eorcs pc, r2, r1, asr r8 @ │ │ │ │ ldmdahi r2, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vrshr.s64 d19, d28, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ vhsub.s32 d16, d3, d29 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stccs 6, cr14, [r7, #-512]! @ 0xfffffe00 │ │ │ │ svcge 0x003ff77f │ │ │ │ @ instruction: 0xf04007a3 │ │ │ │ stmdbeq r4!, {r1, r2, r3, r4, r8, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ @ instruction: 0xf1bbe78b │ │ │ │ @ instruction: 0xf0400f05 │ │ │ │ bls 0x171ff8 │ │ │ │ @ instruction: 0xf8521da3 │ │ │ │ @ instruction: 0xf0033023 │ │ │ │ stmdbcs r0!, {r4, r5, r8} │ │ │ │ msrhi CPSR_fs, r0 │ │ │ │ msrhi R11_usr, r0 │ │ │ │ - rsbscc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + adcsmi pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - eorscc pc, ip, r9, asr #12 │ │ │ │ + addmi pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00182900 │ │ │ │ @ instruction: 0xf0034602 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ blcs 0x3e064c │ │ │ │ @ instruction: 0xf64bbf9d │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ bl 0x91f1c │ │ │ │ @ instruction: 0xf6480183 │ │ │ │ - svclt 0x008c3370 │ │ │ │ + svclt 0x008c43b8 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ eorcc pc, ip, #13697024 @ 0xd10000 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ vcgt.s8 d18, d9, d0 │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf649032f │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ stccs 2, cr0, [r0], {45} @ 0x2d │ │ │ │ uadd16mi fp, r3, r8 │ │ │ │ - @ instruction: 0xff02f263 │ │ │ │ + @ instruction: 0xffa2f263 │ │ │ │ stmdacs r0, {r0, sl, ip, sp} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrt r2, [r3], -r1, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addscc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 15, cr15, cr4, cr3, {3} │ │ │ │ + @ instruction: 0xff94f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [r1, sp, lsr #16] │ │ │ │ andcs r4, r3, #53477376 @ 0x3300000 │ │ │ │ vrhadd.s8 d18, d9, d1 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d16, d1, d18 │ │ │ │ - str pc, [lr, -r9, asr #30] │ │ │ │ + str pc, [lr, -r9, ror #31] │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf6492401 │ │ │ │ - vrshr.s64 d19, d8, #64 │ │ │ │ + vmlal.s q10, d16, d0[4] │ │ │ │ strtmi r0, [r7], -sp, lsr #4 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr3, {3} │ │ │ │ + @ instruction: 0xff7cf263 │ │ │ │ svclt 0x00a82800 │ │ │ │ str r1, [pc], -sp, lsr #16 │ │ │ │ andseq pc, pc, #-1073741782 @ 0xc000002a │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldrsbmi fp, [r3], #34 @ 0x22 │ │ │ │ smuadeq r1, r3, r0 │ │ │ │ mcrge 4, 0, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf00be73e │ │ │ │ blcs 0x1f52aec │ │ │ │ svcge 0x003af43f │ │ │ │ ldrb r2, [fp, #1792]! @ 0x700 │ │ │ │ str r9, [r3, #3077]! @ 0xc05 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subcc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + addsmi pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 11, cr15, cr10, cr3, {3} │ │ │ │ + @ instruction: 0xff5af263 │ │ │ │ @ instruction: 0xf6499b04 │ │ │ │ - vorr.i16 , #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c04998 │ │ │ │ b 0x853fd4 │ │ │ │ ldrmi r7, [pc], -r0, ror #11 │ │ │ │ ldreq pc, [r8], #-259 @ 0xfffffefd │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ strbmi r2, [sl], -r1, lsl #2 │ │ │ │ smladxcc r8, r0, r6, r4 │ │ │ │ - cdp2 2, 10, cr15, cr6, cr3, {3} │ │ │ │ + @ instruction: 0xff46f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ adcsmi r1, ip, #2949120 @ 0x2d0000 │ │ │ │ movwcs sp, #496 @ 0x1f0 │ │ │ │ ldrb r9, [pc, #773]! @ 0x51e51 │ │ │ │ tstcs r1, r4, lsl #20 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #22 │ │ │ │ mulls r3, r2, r8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ bl 0x2ac1cc │ │ │ │ @ instruction: 0xf8cd040b │ │ │ │ bl 0xf5bb8 │ │ │ │ @ instruction: 0xf6490484 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q10, d16, d20 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r9}^ │ │ │ │ vabd.s32 d20, d3, d6 │ │ │ │ - b 0x891598 │ │ │ │ + b 0x891818 │ │ │ │ ldmdavs fp!, {r5, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ @ instruction: 0x462380b2 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbcc pc, r4, #76546048 @ 0x4900000 │ │ │ │ + adcmi pc, ip, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 7, cr15, cr8, cr3, {3} │ │ │ │ + @ instruction: 0xff18f263 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldcvc 8, cr1, [fp], #-180 @ 0xffffff4c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - rsbscc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + adcsmi pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 2, 6, cr15, cr10, cr3, {3} │ │ │ │ + @ instruction: 0xff0af263 │ │ │ │ svclt 0x00a82800 │ │ │ │ @ instruction: 0xf1b9182d │ │ │ │ andsle r0, sp, r0, lsl #30 │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ - blcc 0x1f8f4f0 │ │ │ │ + blmi 0xff18f4f0 │ │ │ │ bleq 0xbce6d0 │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x465af8bd │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d3, d16 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ stcge 4, cr15, [r4, #252]! @ 0xfc │ │ │ │ strcs r9, [r0], #-2820 @ 0xfffff4fc │ │ │ │ ldreq pc, [r4, -r3, lsl #2] │ │ │ │ streq lr, [r9, r7, lsl #22] │ │ │ │ - ldmdbcc ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibmi r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f857 │ │ │ │ strbmi sl, [r0], -sp, lsl #18 │ │ │ │ @ instruction: 0xf7f83401 │ │ │ │ @ instruction: 0x464af89b │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ vmin.s32 d20, d3, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdane sp!, {r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrtmi lr, [r3], -r6, lsl #11 │ │ │ │ tstcs r1, r7, lsl #4 │ │ │ │ - sbcscc pc, r4, r9, asr #12 │ │ │ │ + andspl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 2, 7, cr15, cr14, cr1, {2} │ │ │ │ + @ instruction: 0xff1ef241 │ │ │ │ strble r0, [r0], #-2021 @ 0xfffff81b │ │ │ │ @ instruction: 0xf57f07a0 │ │ │ │ movwcs sl, #7778 @ 0x1e62 │ │ │ │ @ instruction: 0x46194630 │ │ │ │ - andsmi pc, ip, #68, 12 @ 0x4400000 │ │ │ │ + rsbpl pc, r4, #68, 12 @ 0x4400000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - cdp2 2, 0, cr15, cr14, cr3, {3} │ │ │ │ + cdp2 2, 10, cr15, cr14, cr3, {3} │ │ │ │ ldmdbcs r0!, {r0, r1, r2, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d150 │ │ │ │ - vmlal.s , d0, d0[1] │ │ │ │ + vsubl.s8 q10, d16, d12 │ │ │ │ strbt r0, [r0], sp, lsr #4 │ │ │ │ - subcc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + addmi pc, r8, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdcs lr, [r1, -fp] │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q10, d16, d20 │ │ │ │ vhsub.s32 d16, d3, d29 │ │ │ │ - b 0x89147c │ │ │ │ + b 0x8916fc │ │ │ │ strt r7, [r6], #1504 @ 0x5e0 │ │ │ │ andcs lr, r2, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6492101 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ strcs r0, [r1, -sp, lsr #4] │ │ │ │ - stc2l 2, cr15, [r8, #396]! @ 0x18c │ │ │ │ + cdp2 2, 8, cr15, cr8, cr3, {3} │ │ │ │ svclt 0x00a82800 │ │ │ │ ldr r1, [fp, #-2093] @ 0xfffff7d3 │ │ │ │ ldmdavs ip, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ streq sl, [r2, r7, ror #27]! │ │ │ │ stmdbeq r4!, {r0, r1, r2, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ movwcs lr, #1573 @ 0x625 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andsmi pc, ip, #68, 12 @ 0x4400000 │ │ │ │ + rsbpl pc, r4, #68, 12 @ 0x4400000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - ldc2l 2, cr15, [r0, #396] @ 0x18c │ │ │ │ + cdp2 2, 7, cr15, cr0, cr3, {3} │ │ │ │ ldmdavs fp!, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + sbccs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ - stc2l 2, cr15, [r6, #396] @ 0x18c │ │ │ │ + cdp2 2, 6, cr15, cr6, cr3, {3} │ │ │ │ svclt 0x00a82800 │ │ │ │ strb r1, [ip, -sp, lsr #16] │ │ │ │ mrcge 6, 7, APSR_nzcv, cr10, cr15, {1} │ │ │ │ @ instruction: 0xf1bb2700 │ │ │ │ @ instruction: 0xf43f0f01 │ │ │ │ @ instruction: 0xe650ae58 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x2521d4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1f7423d │ │ │ │ - @ instruction: 0xf1bbfa47 │ │ │ │ + @ instruction: 0xf1bbfae7 │ │ │ │ svclt 0x00080f43 │ │ │ │ @ instruction: 0xf47f2701 │ │ │ │ ldrbmi sl, [r3], -fp, lsr #29 │ │ │ │ - vmax.s32 q15, , │ │ │ │ - svclt 0x0000ff7d │ │ │ │ - eorseq fp, r2, r4, ror lr │ │ │ │ + vmax.s32 q15, q2, │ │ │ │ + svclt 0x0000f81d │ │ │ │ + ldrhteq fp, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba8f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff0 │ │ │ │ addlt r7, r2, r9, lsl #16 │ │ │ │ stmdbcs r4, {r1, r9, sl, lr} │ │ │ │ stmdbcs r3, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @@ -67401,20 +67401,20 @@ │ │ │ │ stmdavc fp, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf8c5e7a2 │ │ │ │ ldrb r8, [r6, r4, lsr #32] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subsvs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf924f1f7 │ │ │ │ - eorseq fp, r2, r0, asr #29 │ │ │ │ + @ instruction: 0xf9c4f1f7 │ │ │ │ + eorseq ip, r2, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ vnmls.f32 s8, s27, s7 │ │ │ │ stmibvs r1, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8d0b08d │ │ │ │ @@ -67465,15 +67465,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-116] @ 0xffffff8c │ │ │ │ addhi pc, pc, r0 │ │ │ │ blx 0x11acee │ │ │ │ movwls fp, #33546 @ 0x830a │ │ │ │ movwne pc, #1602 @ 0x642 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d6 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #29490 @ 0x7332 │ │ │ │ stmdavc pc!, {r0, r1, r3, r5, r6, r7, fp, sp, lr} @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r6, fp, sp, lr} │ │ │ │ svccs 0x00499303 │ │ │ │ ldm pc, {r1, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq pc, r7, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ rscseq r0, lr, r1, asr r0 │ │ │ │ @@ -67621,15 +67621,15 @@ │ │ │ │ ldrsh sp, [r5, #6] │ │ │ │ andcs r6, r1, #2801664 @ 0x2ac000 │ │ │ │ andcs r6, r0, #-2147483594 @ 0x80000036 │ │ │ │ andsvs r6, sl, fp, lsl sl │ │ │ │ bcs 0xcbfe8 │ │ │ │ adcshi pc, r9, #0 │ │ │ │ vcgt.s8 d18, d12, d12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ blx 0x11279e │ │ │ │ ldmdbvc lr, {r0, r1, r2, r8, r9, ip} │ │ │ │ blx 0x11af0e │ │ │ │ @ instruction: 0xf8931307 │ │ │ │ cdpcs 0, 0, cr9, cr0, cr5, {0} │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf1052300 │ │ │ │ @@ -67803,19 +67803,19 @@ │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ blx 0x3781a6 │ │ │ │ @ instruction: 0xf892b203 │ │ │ │ @ instruction: 0xf000021c │ │ │ │ stmdacs r1, {r0, r1, r2} │ │ │ │ usada8eq r0, r3, r0, sp │ │ │ │ andcs sp, r0, r1, lsr #32 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x90004bbe │ │ │ │ eorvc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 1, 0, pc, cr0, cr6, {7} @ │ │ │ │ + mcr2 1, 5, pc, cr0, cr6, {7} @ │ │ │ │ movwcs r9, #51719 @ 0xca07 │ │ │ │ movwcs pc, #31491 @ 0x7b03 @ │ │ │ │ mulls r5, r3, r8 │ │ │ │ @ instruction: 0xf8d1e690 │ │ │ │ @ instruction: 0xf0400234 │ │ │ │ stmdacs r1, {r1, r8, r9, sl} │ │ │ │ eorsvc pc, r4, #12648448 @ 0xc10000 │ │ │ │ @@ -67916,15 +67916,15 @@ │ │ │ │ bl 0x1f0ab8 │ │ │ │ ldmvs r2, {r1, r7, r9} │ │ │ │ ldmibvs sl, {r1, r5, sp, lr}^ │ │ │ │ andeq pc, r1, #34 @ 0x22 │ │ │ │ stmdbcc r1, {r1, r3, r4, r6, r7, r8, sp, lr} │ │ │ │ @ instruction: 0xf105d2e0 │ │ │ │ @ instruction: 0xf64a0214 │ │ │ │ - vmlsl.s , d0, d0[4] │ │ │ │ + vsubhn.i16 d20, q8, q12 │ │ │ │ bl 0xd4038 │ │ │ │ movwcs r0, #648 @ 0x288 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ addeq lr, r3, r9, lsl #22 │ │ │ │ stcvc 2, cr3, [r1, #-16] │ │ │ │ stmdbcc r3, {r0, r4, r8, ip, sp, pc} │ │ │ │ stmdale sp, {r0, r8, fp, sp} │ │ │ │ @@ -67933,55 +67933,55 @@ │ │ │ │ @ instruction: 0xf8d10181 │ │ │ │ ldmdavs r1, {r3, r5, r6, r7, r8, r9} │ │ │ │ @ instruction: 0xf000fa0c │ │ │ │ stmdavs r1!, {r2, r3, r9, fp, sp, lr} │ │ │ │ eorvs r4, r1, r1, lsl #6 │ │ │ │ adcsmi r3, fp, #67108864 @ 0x4000000 │ │ │ │ ldrb sp, [r6], #486 @ 0x1e6 │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8912740 │ │ │ │ str r6, [sp, #772] @ 0x304 │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273c │ │ │ │ str r6, [r5, #724] @ 0x2d4 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #18 │ │ │ │ mcr2 7, 6, pc, cr8, cr6, {7} @ │ │ │ │ strtcs lr, [r2], #-1518 @ 0xfffffa12 │ │ │ │ stmibvs sl!, {r0, r1, r3, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ ldmibvs r2, {r0, r1, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf47f2b01 │ │ │ │ bcs 0xbdda0 │ │ │ │ ldcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcs r6, [r0, -fp, lsr #20]! │ │ │ │ bvs 0x1b2afa8 │ │ │ │ @ instruction: 0x6184f891 │ │ │ │ eorvs r7, fp, #47 @ 0x2f │ │ │ │ strtcs lr, [r4], #-1384 @ 0xfffffa98 │ │ │ │ vabd.s8 q15, q14, q11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0x273b0132 │ │ │ │ sbcvs pc, r8, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q7, q6 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ @ instruction: 0x273e0132 │ │ │ │ rscvs pc, ip, #9502720 @ 0x910000 │ │ │ │ vqrshl.s8 q15, q3, q6 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ smlaldxcs r0, r2, r2, r1 │ │ │ │ tstpvs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stmiavc r9!, {r1, r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #52543 @ 0xcd3f │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorvc r4, ip, r7, lsr #12 │ │ │ │ movwne pc, #19203 @ 0x4b03 @ │ │ │ │ ldmib r5, {r1, r2, r3, r4, r8, fp, ip, sp, lr}^ │ │ │ │ stmib r5, {r0, r1, r2, r8, r9, sp}^ │ │ │ │ bvs 0x1b1b480 │ │ │ │ ldr r6, [r5, #-555]! @ 0xfffffdd5 │ │ │ │ @@ -67996,15 +67996,15 @@ │ │ │ │ eorspl pc, r8, #208, 16 @ 0xd00000 │ │ │ │ eorcc r3, r8, r1, lsl #2 │ │ │ │ @ instruction: 0xf893458a │ │ │ │ bl 0x15f108 │ │ │ │ ldmvs fp, {r0, r1, r7, r8, r9} │ │ │ │ mvnle r6, fp, lsr #32 │ │ │ │ @ instruction: 0xe7144675 │ │ │ │ - ldrsbteq fp, [r2], -r0 │ │ │ │ + eorseq ip, r2, r8, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x000ff77f │ │ │ │ stcne 6, cr15, [r0], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf8d00e28 │ │ │ │ @ instruction: 0xf0433234 │ │ │ │ @@ -68014,15 +68014,15 @@ │ │ │ │ @ instruction: 0xf893b301 │ │ │ │ bl 0x35f148 │ │ │ │ ldmvs sl, {r0, r1, r7, r8, r9} │ │ │ │ eorscc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ tstcc r1, sl, lsl r0 │ │ │ │ strmi r3, [sl, #40] @ 0x28 │ │ │ │ ldrbt sp, [r0], r9, ror #3 │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf891273f │ │ │ │ strbt r6, [fp], #760 @ 0x2f8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ blge 0x1ad0604 │ │ │ │ bllt 0x2050908 │ │ │ │ @ instruction: 0xf7fb4610 │ │ │ │ @@ -68038,21 +68038,21 @@ │ │ │ │ mvnvs r6, r3, lsr #4 │ │ │ │ andsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf8cde465 │ │ │ │ ldrt r8, [fp], r8 │ │ │ │ @ instruction: 0xf7fb2108 │ │ │ │ @ instruction: 0x4603f991 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscsvs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - stc2 1, cr15, [sl], #-984 @ 0xfffffc28 │ │ │ │ + stc2l 1, cr15, [sl], {246} @ 0xf6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq fp, [r2], -ip │ │ │ │ + eorseq ip, r2, r4, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stmibvs r3, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ andls r2, r9, r0, lsl #22 │ │ │ │ vcgt.u8 d25, d0, d11 │ │ │ │ @@ -68075,15 +68075,15 @@ │ │ │ │ @ instruction: 0xf5b01c43 │ │ │ │ @ instruction: 0xf8ca7f00 │ │ │ │ vmov.i32 d3, #12 @ 0x0000000c │ │ │ │ blx 0x272fb2 │ │ │ │ eorcs sl, r8, #0 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vhadd.s16 d23, d1, d6 │ │ │ │ - @ instruction: 0xf896eda0 │ │ │ │ + @ instruction: 0xf896ee40 │ │ │ │ sbcvc r3, r3, fp, lsl r2 │ │ │ │ @ instruction: 0xf8968882 │ │ │ │ addvc r3, r3, sl, lsl r2 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andscc pc, sp, #9830400 @ 0x960000 │ │ │ │ movwcs lr, #14855 @ 0x3a07 │ │ │ │ addhi r4, r3, r3, lsl r3 │ │ │ │ @@ -68098,15 +68098,15 @@ │ │ │ │ addsmi r3, r3, #40, 6 @ 0xa0000000 │ │ │ │ blls 0x2c7214 │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8d3930a │ │ │ │ @ instruction: 0x46102218 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vhadd.s8 d24, d28, d7 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #33586 @ 0x8332 │ │ │ │ andls r2, r1, #0, 6 │ │ │ │ ldrmi r9, [r2], r1, lsl #20 │ │ │ │ andls r6, r1, #9568256 @ 0x920000 │ │ │ │ mulcs r0, sl, r8 │ │ │ │ ldrdls pc, [r4], -sl │ │ │ │ rsbsle r2, sp, r2, lsl #20 │ │ │ │ @@ -68262,15 +68262,15 @@ │ │ │ │ movwcs lr, #1893 @ 0x765 │ │ │ │ stmdbcs r0, {r1, r2, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0034f73f │ │ │ │ blls 0x2cca40 │ │ │ │ tstpeq r1, pc, rrx @ p-variant is OBSOLETE │ │ │ │ adcmi pc, sp, r3, lsl #10 │ │ │ │ vqadd.s32 d19, d2, d24 │ │ │ │ - svclt 0x0000fe0b │ │ │ │ + svclt 0x0000feab │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xa098f8df │ │ │ │ svcls 0x0070ee1d │ │ │ │ andvs pc, r9, sl, asr r8 @ │ │ │ │ @@ -68401,15 +68401,15 @@ │ │ │ │ @ instruction: 0xf04f943d │ │ │ │ ldrmi r0, [r6], -r0, lsl #8 │ │ │ │ ldrbeq r4, [fp, -ip, lsl #12] │ │ │ │ msrhi CPSR_x, #1073741824 @ 0x40000000 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ vqadd.s16 d16, d17, d4 │ │ │ │ - @ instruction: 0x4658eb14 │ │ │ │ + @ instruction: 0x4658ebb4 │ │ │ │ @ instruction: 0xffc0f7f2 │ │ │ │ @ instruction: 0xf7fe4658 │ │ │ │ ldrbmi pc, [r8], -fp, ror #30 @ │ │ │ │ blx 0x1810eea │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ @ instruction: 0xf8dbf82f │ │ │ │ blcs 0x5ef9c │ │ │ │ @@ -68437,15 +68437,15 @@ │ │ │ │ movwcc fp, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf882429e │ │ │ │ mvnle r0, r9, lsl r2 │ │ │ │ @ instruction: 0x43a4f50b │ │ │ │ teqcc r4, #128, 4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ vcge.s16 d25, d1, d6 │ │ │ │ - stmibvs r3!, {r2, r3, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + stmibvs r3!, {r2, r3, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf642b12b │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ bvs 0x4db9f8 │ │ │ │ @ instruction: 0x465a1a9b │ │ │ │ tstcc r2, #3325952 @ 0x32c000 │ │ │ │ @ instruction: 0xf8cb2100 │ │ │ │ mrc 0, 0, r1, cr13, cr12, {2} │ │ │ │ @@ -68540,30 +68540,30 @@ │ │ │ │ ldrtmi r0, [lr], -ip, lsl #20 │ │ │ │ ldmvc r9!, {r1, r3, r4, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xffaaf7fd │ │ │ │ subcs r6, r0, #8060928 @ 0x7b0000 │ │ │ │ ldmdage sp, {r8, sp} │ │ │ │ blmi 0x69117c │ │ │ │ vcgt.s16 d25, d1, d14 │ │ │ │ - subcs lr, r0, #4161536 @ 0x3f8000 │ │ │ │ + subcs lr, r0, #647168 @ 0x9e000 │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - ldmib r8!, {r0, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, ip, asr #4 │ │ │ │ + b 0xfe68fa78 │ │ │ │ + teqppl r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldcleq 1, cr15, [r4], #-52 @ 0xffffffcc │ │ │ │ blx 0x2dbe46 │ │ │ │ stmdbvc ip, {r2, r8, ip} │ │ │ │ stmibvc sl, {r0, r2, r3, r6, r8, fp, ip, sp, lr} │ │ │ │ stmdbeq r4, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ tstls r3, r9, lsl #18 │ │ │ │ addeq lr, r9, pc, asr #20 │ │ │ │ ldmdane r1!, {r1, r4, r7} │ │ │ │ strls r4, [pc], #-1120 @ 0x53160 │ │ │ │ vrshl.s32 d25, d13, d2 │ │ │ │ - @ instruction: 0xf8dbfbd7 │ │ │ │ + @ instruction: 0xf8dbfc77 │ │ │ │ @ instruction: 0x46383030 │ │ │ │ @ instruction: 0xf7f69315 │ │ │ │ @ instruction: 0x900bfbbb │ │ │ │ @ instruction: 0xf0012d00 │ │ │ │ blx 0x2f368a │ │ │ │ @ instruction: 0xf8dd0104 │ │ │ │ @ instruction: 0x46da8054 │ │ │ │ @@ -68818,19 +68818,19 @@ │ │ │ │ @ instruction: 0xf5b25240 │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ @ instruction: 0xf5b286a4 │ │ │ │ @ instruction: 0xf0005f00 │ │ │ │ bcs 0x75000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vmla.f d18, d16, d0[0] │ │ │ │ + vaddw.s8 q10, q0, d8 │ │ │ │ blmi 0xfec53a3c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f5221d │ │ │ │ - rsbsmi pc, r0, #304 @ 0x130 │ │ │ │ + rsbsmi pc, r0, #2864 @ 0xb30 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, sp} │ │ │ │ stc2 10, cr15, [r6], #600 @ 0x258 @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ stceq 0, cr15, [r1], {44} @ 0x2c │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ strbthi pc, [ip], -r0, lsl #4 @ │ │ │ │ @@ -68996,15 +68996,15 @@ │ │ │ │ blls 0x647d60 │ │ │ │ eorvs pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0012e00 │ │ │ │ ldmdbvs r4!, {r1, r2, r3, r5, r7, pc} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ ldmdavs r5!, {r1, r2, r5, r7, pc}^ │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq fp, r2, r8, asr #30 │ │ │ │ + mlaseq r2, r0, r0, ip │ │ │ │ stccs 8, cr6, [r0], {36} @ 0x24 │ │ │ │ addshi pc, sp, r1 │ │ │ │ ldrdcc lr, [r2, -r4] │ │ │ │ stmdavs r0!, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ mcr2 7, 1, pc, cr14, cr7, {7} @ │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, r1, pc, rrx │ │ │ │ @@ -69133,15 +69133,15 @@ │ │ │ │ bl 0xfead42b4 │ │ │ │ bl 0xd465c │ │ │ │ bl 0xfe91586c │ │ │ │ andcs r0, r0, r6, lsl #7 │ │ │ │ addpl pc, sp, lr, asr #5 │ │ │ │ stcne 6, cr15, [r0], {66} @ 0x42 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ - cdpcc 6, 6, cr15, cr0, cr10, {2} │ │ │ │ + cdpmi 6, 10, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ movwls r9, #45582 @ 0xb20e │ │ │ │ stmdbvs pc, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf8cd9411 │ │ │ │ stmib sp, {r3, r5, lr, pc}^ │ │ │ │ bl 0x30bab8 │ │ │ │ ldrtmi r0, [sl], -r5, lsl #13 │ │ │ │ @@ -69485,30 +69485,30 @@ │ │ │ │ strbmi r9, [r2], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9b4f7fb │ │ │ │ ldrbmi lr, [r8], -r3, lsl #14 │ │ │ │ @ instruction: 0xffcaf7fd │ │ │ │ ldreq r6, [r9, -fp, lsr #16] │ │ │ │ svcge 0x00a9f57e │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - @ instruction: 0xf916f110 │ │ │ │ + @ instruction: 0xf9b6f110 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf110afa2 │ │ │ │ - @ instruction: 0x4605f83b │ │ │ │ + @ instruction: 0x4605f8db │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603af9c │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ - andsmi pc, r4, r9, asr #12 │ │ │ │ + subspl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [ip], {63} @ 0x3f │ │ │ │ + ldc2 2, cr15, [ip, #-252]! @ 0xffffff04 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0x4629fa95 │ │ │ │ vhadd.s8 d18, d0, d10 │ │ │ │ - strtmi pc, [r8], -r5, asr #20 │ │ │ │ - @ instruction: 0xf824f110 │ │ │ │ + strtmi pc, [r8], -r5, ror #21 │ │ │ │ + @ instruction: 0xf8c4f110 │ │ │ │ svclt 0x0085f7fe │ │ │ │ @ instruction: 0xf43f2e00 │ │ │ │ blls 0x2bef98 │ │ │ │ @ instruction: 0xf1032002 │ │ │ │ movwcs r0, #1300 @ 0x514 │ │ │ │ @ instruction: 0xf852462a │ │ │ │ movwcc r1, #7940 @ 0x1f04 │ │ │ │ @@ -69693,15 +69693,15 @@ │ │ │ │ @ instruction: 0xf7fa4658 │ │ │ │ stmdbvs r3!, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r6, [r2], -r0, ror #18 │ │ │ │ ldmdavc fp, {r0, r5, r6, r7, fp, ip, sp, lr} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ blx 0xfe292308 │ │ │ │ bllt 0xffbd2328 │ │ │ │ - rsbcc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcmi pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ andls r9, r0, #126976 @ 0x1f000 │ │ │ │ ldmvs ip, {r3, r4, r6, r9, sl, lr} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blls 0x5261cc │ │ │ │ @@ -69727,15 +69727,15 @@ │ │ │ │ vpmax.s8 d15, d4, d7 │ │ │ │ svceq 0x0008ea13 │ │ │ │ b 0x288760 │ │ │ │ movwcs r0, #514 @ 0x202 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fa4652 │ │ │ │ @ instruction: 0xe7e9fefb │ │ │ │ - rsbcc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcmi pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24658 │ │ │ │ bls 0x860718 │ │ │ │ bls 0x838bd0 │ │ │ │ ldmvs ip, {r9, ip, pc} │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @@ -69757,19 +69757,19 @@ │ │ │ │ eorcs sl, r8, r8, lsl #26 │ │ │ │ movwlt pc, #11008 @ 0x2b00 @ │ │ │ │ andscc pc, ip, #9633792 @ 0x930000 │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ andle r2, ip, r1, lsl #22 │ │ │ │ mulle sl, ip, r7 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xff0d48e8 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f43291 │ │ │ │ - andcc pc, r1, #3024 @ 0xbd0 │ │ │ │ + andcc pc, r1, #372 @ 0x174 │ │ │ │ @ instruction: 0xd1e74291 │ │ │ │ stmdavc fp!, {r0, r2, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43e4598 │ │ │ │ bl 0x300108 │ │ │ │ vcgt.s8 d16, d21, d3 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldrt r5, [r1], #153 @ 0x99 │ │ │ │ @@ -69824,30 +69824,30 @@ │ │ │ │ @ instruction: 0xf57f712b │ │ │ │ movwcs sl, #2402 @ 0x962 │ │ │ │ strtmi r9, [r9], -sl, lsl #20 │ │ │ │ movwls r4, #1624 @ 0x658 │ │ │ │ mrc2 7, 1, pc, cr12, cr10, {7} │ │ │ │ ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46394610 │ │ │ │ - cdp2 1, 7, cr15, cr0, cr15, {0} │ │ │ │ + @ instruction: 0xff10f10f │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10facd7 │ │ │ │ - pkhbtmi pc, r0, r5, lsl #27 @ │ │ │ │ + @ instruction: 0x4680fe35 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0x4603acd1 │ │ │ │ tstcs r1, r4, lsl #4 │ │ │ │ - rsccc pc, ip, r9, asr #12 │ │ │ │ + eorspl pc, r4, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9f6f23f │ │ │ │ + blx 0xfe610e5c │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -pc, ror #31 @ │ │ │ │ - vhadd.s d2, d15, d10 │ │ │ │ - @ instruction: 0x4640ff9f │ │ │ │ - ldc2l 1, cr15, [lr, #-60]! @ 0xffffffc4 │ │ │ │ + vhadd.s8 d18, d0, d10 │ │ │ │ + @ instruction: 0x4640f83f │ │ │ │ + cdp2 1, 1, cr15, cr14, cr15, {0} │ │ │ │ ldclt 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ blx 0x1e12566 │ │ │ │ @ instruction: 0xf7fe4603 │ │ │ │ ldmdavc r3!, {r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ blx 0xa72614 │ │ │ │ @ instruction: 0xf018f803 │ │ │ │ @ instruction: 0xf0400f01 │ │ │ │ @@ -69890,30 +69890,30 @@ │ │ │ │ andeq r4, r5, r3, lsl #14 │ │ │ │ andeq r4, r5, r9, lsr #6 │ │ │ │ andeq r4, r5, r9, lsr #6 │ │ │ │ andeq r4, r5, r9, lsr #23 │ │ │ │ andeq r4, r5, r3, lsl #14 │ │ │ │ andeq r4, r5, r7, lsl r8 │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2l 1, cr15, [ip, #60]! @ 0x3c │ │ │ │ + cdp2 1, 8, cr15, cr12, cr15, {0} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf10fac6e │ │ │ │ - pkhbtmi pc, r0, r1, lsl #26 @ │ │ │ │ + @ instruction: 0x4680fdb1 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ strmi sl, [r3], -r8, ror #24 │ │ │ │ tstcs r1, sp, lsl r2 │ │ │ │ - rscscc pc, r4, r9, asr #12 │ │ │ │ + eorspl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf972f23f │ │ │ │ + blx 0x510f64 │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fc4658 │ │ │ │ strbmi pc, [r1], -fp, ror #30 @ │ │ │ │ vhadd.s d2, d15, d10 │ │ │ │ - @ instruction: 0x4640ff1b │ │ │ │ - ldc2l 1, cr15, [sl], #60 @ 0x3c │ │ │ │ + @ instruction: 0x4640ffbb │ │ │ │ + ldc2 1, cr15, [sl, #60] @ 0x3c │ │ │ │ mrrclt 7, 15, pc, r1, cr14 @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrsbtcs pc, [r0], -fp @ │ │ │ │ stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ ldrtmi lr, [r1], -sp, lsr #11 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @@ -69929,49 +69929,49 @@ │ │ │ │ stmdalt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf642826c │ │ │ │ vaddhn.i16 d17, q0, q0 │ │ │ │ bvs 0x89d930 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x614b98 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f40202 │ │ │ │ - @ instruction: 0xf8dbfd65 │ │ │ │ + @ instruction: 0xf8dbfe05 │ │ │ │ vhadd.s8 , , q6 │ │ │ │ vsubl.s8 q9, d14, d2 │ │ │ │ ldcne 2, cr3, [r8, #-416] @ 0xfffffe60 │ │ │ │ subeq pc, ip, fp, asr #17 │ │ │ │ blls 0x2ac76c │ │ │ │ @ instruction: 0xf64a781b │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54648 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ subsle r2, r4, r0, lsl #24 │ │ │ │ ldrbmi r6, [r8], -r4, asr #17 │ │ │ │ str r4, [lr], -r0, lsr #15 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf8ddb920 │ │ │ │ @ instruction: 0xf7fe8054 │ │ │ │ svclt 0x0000bde1 │ │ │ │ - eorseq fp, r2, r4, ror pc │ │ │ │ - eorseq fp, r2, r4, lsr pc │ │ │ │ + ldrhteq ip, [r2], -ip │ │ │ │ + eorseq ip, r2, ip, ror r0 │ │ │ │ vld1.64 {d0}, [r0 :64], r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrdcc pc, [ip], #-139 @ 0xffffff75 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbcc pc, r8, #-536870900 @ 0xe000000c │ │ │ │ @ instruction: 0xf8cb1d18 │ │ │ │ andsvs r0, sl, ip, asr #32 │ │ │ │ ldmdavc fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ - rsbcc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcmi pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ strtvs lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ strls r9, [r0, #-3359] @ 0xfffff2e1 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @@ -69983,41 +69983,41 @@ │ │ │ │ bl 0x31cb9c │ │ │ │ addspl r0, r9, r3, lsl #7 │ │ │ │ svclt 0x00fff7fe │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8e2f7f5 │ │ │ │ svclt 0x00ecf7fe │ │ │ │ @ instruction: 0xf64a2100 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ bl 0xd5084 │ │ │ │ stcls 2, cr0, [sp], #-524 @ 0xfffffdf4 │ │ │ │ ldrsbeq pc, [r4], #130 @ 0x82 @ │ │ │ │ bgt 0xb7f03c │ │ │ │ stccs 5, cr9, [r0], {-0} │ │ │ │ stmvs r4, {r1, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ mcrne 5, 6, lr, cr10, cr9, {5} │ │ │ │ blls 0x2a6040 │ │ │ │ ldmvc fp, {r0, r2, r3, r5, fp, sp, pc}^ │ │ │ │ ldmdage sp, {r0, ip, pc} │ │ │ │ ldrbmi r9, [r8], -r0 │ │ │ │ mcr2 7, 4, pc, cr0, cr8, {7} @ │ │ │ │ @ instruction: 0xf64ae5ad │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ stcls 2, cr0, [pc], #-200 @ 0x54730 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8d25600 │ │ │ │ bls 0x854b5c │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stmiavs r4, {r1, r5, r8, pc}^ │ │ │ │ sbfxmi r4, r8, #12, #1 │ │ │ │ @ instruction: 0xf64ae597 │ │ │ │ - vmlal.s , d0, d0[4] │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ bl 0xd50ec │ │ │ │ ldrbmi r0, [r8], -r3, lsl #5 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ ldmib sp, {r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x47a0231d │ │ │ │ blls 0xccde5c │ │ │ │ bls 0x8e619c │ │ │ │ @@ -70066,15 +70066,15 @@ │ │ │ │ blls 0xc394f4 │ │ │ │ svclt 0x00183b00 │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ movwls r9, #11040 @ 0x2b20 │ │ │ │ movwls r9, #2847 @ 0xb1f │ │ │ │ tstcs sp, #3620864 @ 0x374000 │ │ │ │ blx 0x18128e2 │ │ │ │ - msrcc SPSR_, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x43a8f64a │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r2], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8934658 │ │ │ │ @ instruction: 0xf7f913d8 │ │ │ │ ldr pc, [r8, #-3283] @ 0xfffff32d │ │ │ │ @ instruction: 0x46589b31 │ │ │ │ blcc 0x7ada8 │ │ │ │ @@ -70110,15 +70110,15 @@ │ │ │ │ @ instruction: 0xf8dbaf52 │ │ │ │ strmi r1, [r8], -r8, asr #32 │ │ │ │ @ instruction: 0xf642b129 │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ bvs 0x65d804 │ │ │ │ @ instruction: 0xf8db4408 │ │ │ │ bne 0x14dcae0 │ │ │ │ - @ instruction: 0xf8acf10a │ │ │ │ + @ instruction: 0xf94cf10a │ │ │ │ @ instruction: 0x3012e9db │ │ │ │ @ instruction: 0xf7fe1ac0 │ │ │ │ strtmi fp, [r1], -r5, lsl #31 │ │ │ │ @ instruction: 0xf7f44658 │ │ │ │ strb pc, [pc, #-4053] @ 0x539f3 @ │ │ │ │ adcmi r7, r3, #2818048 @ 0x2b0000 │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ @@ -70137,15 +70137,15 @@ │ │ │ │ ldrtmi lr, [r1], -pc, ror #8 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf866f7f5 │ │ │ │ mcrcs 5, 0, lr, cr0, cr10, {6} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrbmi r6, [r8], -r4, lsl #18 │ │ │ │ ldr r4, [r6], #1952 @ 0x7a0 │ │ │ │ - rsbcc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcmi pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbcc pc, [r4], #130 @ 0x82 @ │ │ │ │ str r9, [r6], #2593 @ 0xa21 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46584613 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ @@ -70201,96 +70201,96 @@ │ │ │ │ stmdbne r1, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ b 0x1122f0c │ │ │ │ @ instruction: 0xf8db4301 │ │ │ │ b 0x1118c40 │ │ │ │ andscs r3, r0, #134217728 @ 0x8000000 │ │ │ │ bicne lr, r0, #274432 @ 0x43000 │ │ │ │ andcs lr, r0, r2, ror #9 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsr fp │ │ │ │ rsbmi pc, ip, #268435460 @ 0x10000004 │ │ │ │ - blx 0x1191302 │ │ │ │ + blx 0xff991302 │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xd54ff0 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1f40256 │ │ │ │ - vpadd.i32 d31, d1, d25 │ │ │ │ - @ instruction: 0xf649f877 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vpadd.i32 , , │ │ │ │ + @ instruction: 0xf649f917 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ blmi 0xb94c10 │ │ │ │ eorcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ - cdp2 2, 1, cr15, cr4, cr11, {1} │ │ │ │ + cdp2 2, 11, cr15, cr4, cr11, {1} │ │ │ │ ldrbmi r9, [r8], -r9, lsl #22 │ │ │ │ @ instruction: 0xf7f46999 │ │ │ │ @ instruction: 0xf649ff01 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x994c34 │ │ │ │ rscscc pc, sp, #268435460 @ 0x10000004 │ │ │ │ - cdp2 2, 0, cr15, cr2, cr11, {1} │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 10, cr15, cr2, cr11, {1} │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r4, r9, asr #12 │ │ │ │ + adcspl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b1d │ │ │ │ vhsub.s32 , , │ │ │ │ - movwcs pc, #19957 @ 0x4df5 @ │ │ │ │ + movwcs pc, #20117 @ 0x4e95 @ │ │ │ │ subcc pc, ip, fp, asr #17 │ │ │ │ mrcle 0, 7, r6, cr15, cr2, {0} │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r4, r9, asr #12 │ │ │ │ + addpl pc, ip, r9, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d6 │ │ │ │ vqsub.s32 d6, d11, d30 │ │ │ │ - andcs pc, r0, r3, ror #27 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl #29 │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ sbcspl pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0xffc113ac │ │ │ │ + blx 0xfe4113ae │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x39509c │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1f45274 │ │ │ │ - andcs pc, r0, r3, ror #21 │ │ │ │ - teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, lsl #23 │ │ │ │ + cmnpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ rsccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff6913d8 │ │ │ │ - eorseq fp, r2, r0, lsr #30 │ │ │ │ - eorseq fp, r2, r4, lsr pc │ │ │ │ - ldrshteq fp, [r2], -ip │ │ │ │ - eorseq fp, r2, ip, lsl #30 │ │ │ │ - eorseq fp, r2, ip, lsl #31 │ │ │ │ - eorseq fp, r2, r0, ror #30 │ │ │ │ - eorseq fp, r2, r8, ror #29 │ │ │ │ + blx 0x1e913da │ │ │ │ + eorseq ip, r2, r8, rrx │ │ │ │ + eorseq ip, r2, ip, ror r0 │ │ │ │ + eorseq ip, r2, r4, asr #32 │ │ │ │ + eorseq ip, r2, r4, asr r0 │ │ │ │ + ldrsbteq ip, [r2], -r4 │ │ │ │ + eorseq ip, r2, r8, lsr #1 │ │ │ │ + eorseq ip, r2, r0, lsr r0 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strvc pc, [r9, #-1103] @ 0xfffffbb1 │ │ │ │ vmax.s8 d20, d0, d7 │ │ │ │ pkhtbmi r2, r8, sl, asr #32 │ │ │ │ - ldc2 1, cr15, [r4, #916] @ 0x394 │ │ │ │ + cdp2 1, 3, cr15, cr4, cr5, {7} │ │ │ │ tstcs r0, sl, lsr #12 │ │ │ │ vmax.s8 d20, d15, d4 │ │ │ │ - @ instruction: 0xf8dfec6a │ │ │ │ + @ instruction: 0xf8dfed0a │ │ │ │ andcs lr, r6, #224, 4 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf6495104 │ │ │ │ - vshl.s64 q10, q8, #0 │ │ │ │ + vbic.i32 d22, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf8c4052d │ │ │ │ ldm lr, {r2, r7, sp} │ │ │ │ @ instruction: 0xf8c40003 │ │ │ │ andcs r2, r2, #52, 2 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ stmibvc r6, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmpcs r4, r4, lsr r0 │ │ │ │ @@ -70347,91 +70347,91 @@ │ │ │ │ subcs ip, lr, #15728640 @ 0xf00000 │ │ │ │ muleq r3, ip, r8 │ │ │ │ andeq lr, r3, r6, lsl #17 │ │ │ │ msreq CPSR_f, lr, lsl #2 │ │ │ │ @ instruction: 0xf7bb4648 │ │ │ │ @ instruction: 0x462eea10 │ │ │ │ eorge pc, r2, #164, 16 @ 0xa40000 │ │ │ │ - bmi 0xfe79268c │ │ │ │ + bpl 0xff99268c │ │ │ │ beq 0xbd186c │ │ │ │ strvc lr, [pc, -r4, asr #19] │ │ │ │ subhi pc, r8, r4, asr #17 │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r5, lsr #17 │ │ │ │ + andcc pc, r1, r5, asr #18 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - @ instruction: 0x4603fcd7 │ │ │ │ + @ instruction: 0x4603fd77 │ │ │ │ blcs 0x6664c │ │ │ │ bl 0xfea0955c │ │ │ │ @ instruction: 0xf6490609 │ │ │ │ - vmlsl.s8 q10, d16, d20 │ │ │ │ + vmull.s , d16, d0[7] │ │ │ │ strbvs r0, [r6, sp, lsr #20]! │ │ │ │ addvc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf8c4462e │ │ │ │ mul r3, r0, r0 │ │ │ │ - @ instruction: 0xf88cf250 │ │ │ │ + @ instruction: 0xf92cf250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - ldc2 2, cr15, [lr], #316 @ 0x13c │ │ │ │ + ldc2l 2, cr15, [lr, #-316] @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0xfec926ec │ │ │ │ + bpl 0xffe926ec │ │ │ │ beq 0xbd18cc │ │ │ │ adcvs pc, r4, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - @ instruction: 0xf876f250 │ │ │ │ + @ instruction: 0xf916f250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - stc2 2, cr15, [r8], #316 @ 0x13c │ │ │ │ + stc2l 2, cr15, [r8, #-316] @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ - bmi 0xff092718 │ │ │ │ + bvs 0x292718 │ │ │ │ beq 0xbd18f8 │ │ │ │ sbcvs pc, ip, r4, asr #17 │ │ │ │ and r4, r3, lr, lsr #12 │ │ │ │ - @ instruction: 0xf860f250 │ │ │ │ + @ instruction: 0xf900f250 │ │ │ │ strmi r3, [r6], #-1 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - ldc2 2, cr15, [r2], {79} @ 0x4f │ │ │ │ + ldc2 2, cr15, [r2, #-316]! @ 0xfffffec4 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ streq lr, [r9], -r6, lsr #23 │ │ │ │ @ instruction: 0xf8c42336 │ │ │ │ @ instruction: 0xf64960f4 │ │ │ │ - @ instruction: 0xf2c04ad0 │ │ │ │ + vmov.i16 d22, #2048 @ 0x0800 │ │ │ │ strtmi r0, [lr], -sp, lsr #20 │ │ │ │ smlabtcc r8, r4, r8, pc @ │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r7, asr #16 │ │ │ │ + andcc pc, r1, r7, ror #17 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - @ instruction: 0x4603fc79 │ │ │ │ + @ instruction: 0x4603fd19 │ │ │ │ blcs 0x66708 │ │ │ │ bl 0xfea09618 │ │ │ │ @ instruction: 0xf6490609 │ │ │ │ - @ instruction: 0xf2c04ad8 │ │ │ │ + vmlsl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf8c40a2d │ │ │ │ @ instruction: 0x462e611c │ │ │ │ vhadd.s16 d30, d0, d3 │ │ │ │ - andcc pc, r1, r1, lsr r8 @ │ │ │ │ + ldrdcc pc, [r1], -r1 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #8 │ │ │ │ vmin.s8 d20, d15, d16 │ │ │ │ - strmi pc, [r3], -r3, ror #24 │ │ │ │ + strmi pc, [r3], -r3, lsl #26 │ │ │ │ blcs 0x66734 │ │ │ │ bl 0xfea09644 │ │ │ │ @ instruction: 0xf8c40609 │ │ │ │ @ instruction: 0xf6496144 │ │ │ │ - vmlsl.s q10, d16, d0[4] │ │ │ │ + vsubhn.i16 d22, q0, q12 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ - @ instruction: 0xf81cf250 │ │ │ │ + @ instruction: 0xf8bcf250 │ │ │ │ strmi r3, [r5], #-1 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcrr2 2, 4, pc, lr, cr15 @ │ │ │ │ + stc2l 2, cr15, [lr], #316 @ 0x13c │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xc094f8df │ │ │ │ strvc pc, [r9], -r4, lsl #10 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ streq lr, [r9, #-2981] @ 0xfffff45b │ │ │ │ cdpeq 1, 3, cr15, cr0, cr12, {0} │ │ │ │ @@ -70463,16 +70463,16 @@ │ │ │ │ @ instruction: 0xf8c28240 │ │ │ │ @ instruction: 0xf8c340b8 │ │ │ │ stmib r2, {r2, r3, r4, r8, r9}^ │ │ │ │ stmib r3, {r4, r5, r8, r9, sl, sp, lr}^ │ │ │ │ pop {r3, r6, r7, r8, ip} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000be79 │ │ │ │ - eorseq fp, r2, r0, lsr #31 │ │ │ │ - eorseq ip, r2, r8, lsl r0 │ │ │ │ + eorseq ip, r2, r8, ror #1 │ │ │ │ + eorseq ip, r2, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebac144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs r1, ip, lsl #12 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ bls 0xd4bb4 │ │ │ │ @@ -73037,21 +73037,21 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bl 0xedaa0 │ │ │ │ ldrtmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + cmppcc ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, r8, sl, asr #4 │ │ │ │ + mvncc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f14297 │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ umulleq r8, fp, sl, r8 │ │ │ │ addeq r8, fp, r2, asr r8 │ │ │ │ addeq r8, fp, r4, lsr r8 │ │ │ │ addeq r8, fp, r4, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -78523,20 +78523,20 @@ │ │ │ │ svcne 0x005cebbe │ │ │ │ ldrbtmi sp, [r3], -sp, asr #3 │ │ │ │ rsceq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bcs 0x91058 │ │ │ │ @ instruction: 0xe7cfd0d2 │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ subcs r0, sp, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000fa3f │ │ │ │ + svclt 0x0000fadf │ │ │ │ umulleq r3, fp, r6, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb3f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ movweq pc, #28705 @ 0x7021 @ │ │ │ │ rsceq pc, r0, r1 │ │ │ │ @@ -78571,20 +78571,20 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf043e7f0 │ │ │ │ ldrmi r0, [r3], -r3, ror #5 │ │ │ │ stmiacc r0!, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ eorseq pc, pc, r0, lsr r0 @ │ │ │ │ strdcs sp, [r0], -r4 │ │ │ │ - @ instruction: 0x21a8f24a │ │ │ │ + mvnscc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r5, lsl #4 │ │ │ │ - @ instruction: 0xf9e0f1ec │ │ │ │ - eorseq ip, r2, r0, asr #20 │ │ │ │ + blx 0xfe0995a8 │ │ │ │ + eorseq ip, r2, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb4004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ @@ -81629,31 +81629,31 @@ │ │ │ │ @ instruction: 0xf410d023 │ │ │ │ andsle r6, r3, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb6fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x3e0268 │ │ │ │ rscsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - movwcs pc, #2557 @ 0x9fd @ │ │ │ │ + movwcs pc, #2717 @ 0xa9d @ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b24770 │ │ │ │ rscsle r6, r5, r0, lsl #30 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ movwcs sp, #4574 @ 0x11de │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq ip, r2, r0, ror #20 │ │ │ │ + eorseq ip, r2, r8, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ blmi 0xaf1868 │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ ldrbtmi r5, [fp], #-3952 @ 0xfffff090 │ │ │ │ @@ -81758,23 +81758,23 @@ │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrrlt 7, 15, pc, r6, cr0 @ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldc2l 7, cr15, [r8, #988]! @ 0x3dc │ │ │ │ ldrb r9, [sp, r2, lsl #22] │ │ │ │ - @ instruction: 0x21a8f24a │ │ │ │ + mvnscc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ strbmi r7, [r8], -r3, lsr #5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f8f1e9 │ │ │ │ + @ instruction: 0xf998f1e9 │ │ │ │ addeq r0, fp, lr, asr r0 │ │ │ │ addeq pc, sl, ip, ror #31 │ │ │ │ - eorseq ip, r2, r8, ror sl │ │ │ │ + eorseq ip, r2, r0, asr #23 │ │ │ │ addeq r0, fp, ip, lsl #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0, -pc] │ │ │ │ svcpl 0x0070ee1d │ │ │ │ @@ -81829,22 +81829,22 @@ │ │ │ │ svceq 0x0008f017 │ │ │ │ svclt 0x000c4631 │ │ │ │ andcs r2, r5, #805306368 @ 0x30000000 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #-988]! @ 0xfffffc24 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x1a0588 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e99000 │ │ │ │ - svclt 0x0000f86d │ │ │ │ + svclt 0x0000f90d │ │ │ │ addeq pc, sl, lr, lsr pc @ │ │ │ │ strdeq pc, [sl], r4 │ │ │ │ - mlaseq r2, r0, sl, ip │ │ │ │ + ldrsbteq ip, [r2], -r8 │ │ │ │ addeq pc, sl, r0, ror pc @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7, -r3] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -81926,24 +81926,24 @@ │ │ │ │ ldmibne r3, {r0, r8, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7f4442a │ │ │ │ vmov.f32 d31, #-1.3125 @ 0xbfa80000 │ │ │ │ andcs r1, r3, #134217729 @ 0x8000001 │ │ │ │ ldr r7, [r7, r3, asr #1]! │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x22070c │ │ │ │ sbcvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000ffab │ │ │ │ + @ instruction: 0xf1e99000 │ │ │ │ + svclt 0x0000f84b │ │ │ │ addeq pc, sl, r8, asr #28 │ │ │ │ addeq pc, sl, r0, lsr #28 │ │ │ │ addeq pc, sl, ip, asr #27 │ │ │ │ addeq pc, sl, sl, lsr sp @ │ │ │ │ - eorseq ip, r2, r8, lsr #21 │ │ │ │ + ldrshteq ip, [r2], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ streq pc, [r7], #-3 │ │ │ │ stccs 0, cr11, [r2], {133} @ 0x85 │ │ │ │ @ instruction: 0x4615d974 │ │ │ │ @@ -82010,24 +82010,24 @@ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f7c4 │ │ │ │ ldrtmi lr, [r9], -lr, asr #15 │ │ │ │ @ instruction: 0xf7f99302 │ │ │ │ blls 0x11f8e0 │ │ │ │ vabd.s8 q15, q13, q4 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x22085c │ │ │ │ sbcsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000ff01 │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ addeq pc, sl, r8, asr #25 │ │ │ │ addeq pc, sl, r0, lsr #25 │ │ │ │ addeq pc, sl, r4, lsr #24 │ │ │ │ - eorseq ip, r2, r0, asr #21 │ │ │ │ + eorseq ip, r2, r8, lsl #24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r9, pc, ror ip │ │ │ │ eorgt pc, r4, #14614528 @ 0xdf0000 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ @@ -82151,15 +82151,15 @@ │ │ │ │ @ instruction: 0xf7f41a69 │ │ │ │ blmi 0x4a02dc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [lr], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0x4631e7bb │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xe79efc35 │ │ │ │ - blx 0xc9cf2e │ │ │ │ + blx 0xff49cf2e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, lsl fp @ │ │ │ │ addeq pc, sl, lr, asr #21 │ │ │ │ addeq pc, sl, r0, asr #21 │ │ │ │ addeq pc, sl, r2, lsr #21 │ │ │ │ addeq pc, sl, r0, asr sl @ │ │ │ │ addeq pc, sl, sl, lsr sl @ │ │ │ │ @@ -82368,15 +82368,15 @@ │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ msreq CPSR_f, #1073741826 @ 0x40000002 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ blx 0xfe81e902 │ │ │ │ andhi pc, r3, r0, lsl #17 │ │ │ │ vaba.s16 d30, d21, d27 │ │ │ │ - svclt 0x0000f97f │ │ │ │ + svclt 0x0000fa1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq pc, sl, r4, lsr r8 @ │ │ │ │ ldrdeq pc, [sl], sl │ │ │ │ umulleq pc, sl, r0, r7 @ │ │ │ │ addeq pc, sl, r2, lsl #15 │ │ │ │ addeq pc, sl, r4, asr #14 │ │ │ │ addeq pc, sl, r0, lsr #14 │ │ │ │ @@ -82433,20 +82433,20 @@ │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdalt sl!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x120ef8 │ │ │ │ subvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000fbb5 │ │ │ │ - ldrsbteq ip, [r2], -r8 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ + eorseq ip, r2, r0, lsr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r4, lsl #1 │ │ │ │ pkhbtmi r4, r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8dd9d0d │ │ │ │ @@ -82492,15 +82492,15 @@ │ │ │ │ strteq r6, [sp], #-2413 @ 0xfffff693 │ │ │ │ @ instruction: 0x4692d552 │ │ │ │ mrsls r2, R10_usr │ │ │ │ ldrmi r4, [r1], -r0, lsl #13 │ │ │ │ ldrmi r4, [fp], r0, ror #12 │ │ │ │ @ instruction: 0xf8b0f7fc │ │ │ │ andseq pc, r7, #0 │ │ │ │ - msrcs CPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x132348 │ │ │ │ bvs 0xfe8e1940 │ │ │ │ rscvs pc, r0, pc, asr #12 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subne lr, r5, r0, lsl #20 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @@ -82648,20 +82648,20 @@ │ │ │ │ bllt 0x71ed68 │ │ │ │ bllt 0x49ed6c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb7f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ blmi 0x121254 │ │ │ │ subcc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf1e89000 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ - eorseq ip, r2, r8, asr #22 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ + mlaseq r2, r0, ip, ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ strvc lr, [lr], #-2525 @ 0xfffff623 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @@ -82858,15 +82858,15 @@ │ │ │ │ mcrlt 7, 5, pc, cr14, cr4, {7} @ │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0x4620b971 │ │ │ │ mrscs r2, R9_usr │ │ │ │ ldc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ andseq pc, r7, #0 │ │ │ │ - msrcs CPSR_f, #76, 12 @ 0x4c00000 │ │ │ │ + cmnpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdmi pc, [r0], #131 @ 0x83 │ │ │ │ bvs 0xfeb0de64 │ │ │ │ movtne lr, #2635 @ 0xa4b │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ suble r2, r0, r0, lsl #20 │ │ │ │ @@ -82923,15 +82923,15 @@ │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ and pc, r5, r4, asr r8 @ │ │ │ │ @ instruction: 0xf8de9d0f │ │ │ │ ldmdbvs r6!, {r2, r6, sp, lr}^ │ │ │ │ ldrble r0, [r4, #-1078] @ 0xfffffbca │ │ │ │ @ instruction: 0xf0054691 │ │ │ │ @ instruction: 0xf64c0217 │ │ │ │ - vmull.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #255 @ 0x000000ff │ │ │ │ bl 0x3642b4 │ │ │ │ strmi r0, [r7], -r2, lsl #25 │ │ │ │ ldrdvs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8deb35e │ │ │ │ bls 0x3e129c │ │ │ │ subne lr, r5, #270336 @ 0x42000 │ │ │ │ streq lr, [lr, #-2977] @ 0xfffff45f │ │ │ │ @@ -83011,15 +83011,15 @@ │ │ │ │ andlt pc, r4, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r8, ror ip │ │ │ │ - eorseq ip, r2, r8, asr fp │ │ │ │ + eorseq ip, r2, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83040,15 +83040,15 @@ │ │ │ │ andlt pc, r4, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsl #24 │ │ │ │ - eorseq ip, r2, r8, asr fp │ │ │ │ + eorseq ip, r2, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb85c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83069,15 +83069,15 @@ │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, sl, r0, fp │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83098,15 +83098,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsl fp │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, lsl #26 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83118,15 +83118,15 @@ │ │ │ │ @ instruction: 0xf648b899 │ │ │ │ vmov.i32 d17, #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000ba45 │ │ │ │ @ instruction: 0x008aeab6 │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83147,15 +83147,15 @@ │ │ │ │ blx 0xfef9f54a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, asr sl │ │ │ │ - eorseq ip, r2, r8, lsl ip │ │ │ │ + eorseq ip, r2, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83176,15 +83176,15 @@ │ │ │ │ andlt pc, r4, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, ror #19 │ │ │ │ - eorseq ip, r2, r8, lsl ip │ │ │ │ + eorseq ip, r2, r0, ror #26 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ @ instruction: 0xf8dfef70 │ │ │ │ ldrbtmi ip, [ip], #64 @ 0x40 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, lr, asr r8 @ │ │ │ │ ldrdgt pc, [r4], #-140 @ 0xffffff74 │ │ │ │ @ instruction: 0xc014f8dc │ │ │ │ @@ -83196,15 +83196,15 @@ │ │ │ │ @ instruction: 0xf648bffd │ │ │ │ vmull.s8 , d16, d1 │ │ │ │ @ instruction: 0xf8cd0c05 │ │ │ │ @ instruction: 0xf85dc008 │ │ │ │ @ instruction: 0xf7ffeb04 │ │ │ │ svclt 0x0000b9a9 │ │ │ │ addeq lr, sl, lr, ror r9 │ │ │ │ - eorseq ip, r2, r8, lsl ip │ │ │ │ + eorseq ip, r2, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83225,15 +83225,15 @@ │ │ │ │ blx 0x89f682 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, lsr #18 │ │ │ │ - eorseq ip, r2, r8, ror ip │ │ │ │ + eorseq ip, r2, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb88a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83254,15 +83254,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, lsr #17 │ │ │ │ - eorseq ip, r2, r8, ror ip │ │ │ │ + eorseq ip, r2, r0, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb891c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83283,15 +83283,15 @@ │ │ │ │ blx 0xfeb9f768 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, lsr r8 │ │ │ │ - ldrsbteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83312,15 +83312,15 @@ │ │ │ │ blx 0xffe9f7de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r4, asr #15 │ │ │ │ - ldrsbteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83341,15 +83341,15 @@ │ │ │ │ blx 0xe9f850 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, asr r7 │ │ │ │ - eorseq ip, r2, r8, lsr sp │ │ │ │ + eorseq ip, r2, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83370,15 +83370,15 @@ │ │ │ │ blx 0xfe19f8c6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [sl], ip │ │ │ │ - eorseq ip, r2, r8, lsr sp │ │ │ │ + eorseq ip, r2, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83399,15 +83399,15 @@ │ │ │ │ @ instruction: 0xf9c4f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r8, ror #12 │ │ │ │ - mlaseq r2, r8, sp, ip │ │ │ │ + eorseq ip, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83428,15 +83428,15 @@ │ │ │ │ blx 0x49f9ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [sl], r4 │ │ │ │ - mlaseq r2, r8, sp, ip │ │ │ │ + eorseq ip, r2, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83457,15 +83457,15 @@ │ │ │ │ @ instruction: 0xf950f7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, r0, lsl #11 │ │ │ │ - ldrshteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {2} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83486,15 +83486,15 @@ │ │ │ │ blx 0xfe79fa94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, sl, ip, lsl #10 │ │ │ │ - ldrshteq ip, [r2], -r8 │ │ │ │ + eorseq ip, r2, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83517,15 +83517,15 @@ │ │ │ │ ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ umulleq lr, sl, r8, r4 │ │ │ │ - eorseq ip, r2, r8, asr lr │ │ │ │ + eorseq ip, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83548,15 +83548,15 @@ │ │ │ │ andlt pc, r4, r1, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsl r4 │ │ │ │ - eorseq ip, r2, r8, asr lr │ │ │ │ + eorseq ip, r2, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83579,15 +83579,15 @@ │ │ │ │ andlt pc, r4, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r0, lsr #7 │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83610,15 +83610,15 @@ │ │ │ │ andlt pc, r4, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsr #6 │ │ │ │ - ldrhteq ip, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83641,15 +83641,15 @@ │ │ │ │ andlt pc, r4, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r8, lsr #5 │ │ │ │ - eorseq ip, r2, r8, lsl pc │ │ │ │ + eorseq sp, r2, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83672,15 +83672,15 @@ │ │ │ │ andlt pc, r4, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr #4 │ │ │ │ - eorseq ip, r2, r8, lsl pc │ │ │ │ + eorseq sp, r2, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb8fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83703,15 +83703,15 @@ │ │ │ │ andlt pc, r4, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x008ae1b0 │ │ │ │ - eorseq ip, r2, r8, ror pc │ │ │ │ + eorseq sp, r2, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83734,15 +83734,15 @@ │ │ │ │ andlt pc, r4, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, r4, lsr r1 │ │ │ │ - eorseq ip, r2, r8, ror pc │ │ │ │ + eorseq sp, r2, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb909c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83765,15 +83765,15 @@ │ │ │ │ andlt pc, r4, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ strheq lr, [sl], r8 │ │ │ │ - ldrsbteq ip, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83796,15 +83796,15 @@ │ │ │ │ andlt pc, r4, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq lr, sl, ip, lsr r0 │ │ │ │ - ldrsbteq ip, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83827,15 +83827,15 @@ │ │ │ │ andlt pc, r4, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r0, asr #31 │ │ │ │ - eorseq sp, r2, r8, lsr r0 │ │ │ │ + eorseq sp, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83858,15 +83858,15 @@ │ │ │ │ @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, asr #30 │ │ │ │ - eorseq sp, r2, r8, lsr r0 │ │ │ │ + eorseq sp, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb928c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83889,15 +83889,15 @@ │ │ │ │ strdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r8, asr #29 │ │ │ │ - mlaseq r2, r8, r0, sp │ │ │ │ + eorseq sp, r2, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83920,15 +83920,15 @@ │ │ │ │ andlt pc, r4, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, ip, asr #28 │ │ │ │ - mlaseq r2, r8, r0, sp │ │ │ │ + eorseq sp, r2, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83951,15 +83951,15 @@ │ │ │ │ andlt pc, r4, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrdeq sp, [sl], r0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb9400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {3} │ │ │ │ addlt lr, r4, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -83982,15 +83982,15 @@ │ │ │ │ @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addeq sp, sl, r4, asr sp │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr #4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84024,15 +84024,15 @@ │ │ │ │ blx 0x20202fa │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa95 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8f │ │ │ │ ldrdeq sp, [sl], r8 │ │ │ │ - eorseq sp, r2, r8, asr r1 │ │ │ │ + eorseq sp, r2, r0, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdp 13, 1, cr4, cr13, cr3, {1} │ │ │ │ addlt r4, r1, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -84066,15 +84066,15 @@ │ │ │ │ ldc2l 7, cr15, [r4], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ @ instruction: 0x4620fa93 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ee4ff0 │ │ │ │ svclt 0x0000ba8d │ │ │ │ addeq sp, sl, r0, lsr ip │ │ │ │ - eorseq sp, r2, r8, asr r1 │ │ │ │ + eorseq sp, r2, r0, lsr #5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdgt pc, [r0], pc @ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @@ -84103,15 +84103,15 @@ │ │ │ │ @ instruction: 0xf968f7fe │ │ │ │ @ instruction: 0x46504631 │ │ │ │ blx 0xa042e │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0x4630fa97 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ blt 0xfe52040c │ │ │ │ - eorseq sp, r2, r8, asr r1 │ │ │ │ + eorseq sp, r2, r0, lsr #5 │ │ │ │ addeq sp, sl, r4, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x11d91c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcls 0, cr11, [r4], {137} @ 0x89 │ │ │ │ @@ -88647,15 +88647,15 @@ │ │ │ │ @ instruction: 0xb1a90101 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andeq pc, pc, r5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - cdp2 2, 6, cr15, cr14, cr15, {0} │ │ │ │ + @ instruction: 0xff0ef20f │ │ │ │ andsne lr, r5, r0, lsl #22 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmdble fp, {r2, fp, sp} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ stmiale r7!, {r0, r1, r2, r5, r8, sl, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ ldc2l 0, cr15, [r4], #-16 │ │ │ │ @@ -89135,20 +89135,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbe4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ adcne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xff56f1e1 │ │ │ │ + @ instruction: 0xfff6f1e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi fp, [r1], -r2, lsl #1 │ │ │ │ andsle r2, r4, r1, lsl #16 │ │ │ │ andle r2, ip, r2, lsl #16 │ │ │ │ @@ -89166,20 +89166,20 @@ │ │ │ │ stc2l 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x12782c │ │ │ │ sbcsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e19000 │ │ │ │ - svclt 0x0000ff1b │ │ │ │ - eorseq sp, r2, r4, asr #3 │ │ │ │ + svclt 0x0000ffbb │ │ │ │ + eorseq sp, r2, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbe590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdacs r3, {r2, r3, r9, sl, lr} │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {ip, sp, lr, pc} │ │ │ │ @@ -89207,20 +89207,20 @@ │ │ │ │ @ instruction: 0xf04fffd5 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ strtmi r3, [r1], -r1, lsl #6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x1278d0 │ │ │ │ rscvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1e19000 │ │ │ │ - svclt 0x0000fec9 │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ + eorseq sp, r2, ip, lsl r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sl], r6, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @@ -89299,15 +89299,15 @@ │ │ │ │ ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ blx 0xfe72556e │ │ │ │ blx 0xfe6a551a │ │ │ │ strmi r2, [r4], -r3, lsl #28 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vhadd.s8 , , q11 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0x128254 │ │ │ │ strmi r0, [r1], -r6, lsl #7 │ │ │ │ strtmi r4, [r8], -sl, asr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ blt 0xfa5548 │ │ │ │ @@ -89355,15 +89355,15 @@ │ │ │ │ ldr pc, [r3, -r5, asr #18]! │ │ │ │ strb r2, [ip, -r0, lsl #12]! │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf7e88098 │ │ │ │ ldrtmi pc, [r9], -r3, lsl #29 @ │ │ │ │ @ instruction: 0xf7f54680 │ │ │ │ vadd.i8 , , │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0x128334 │ │ │ │ strtmi r0, [r8], -r6, lsl #7 │ │ │ │ strbmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ @ instruction: 0xf7e94640 │ │ │ │ @ instruction: 0xe78bf8d9 │ │ │ │ cdp2 7, 13, cr15, cr6, cr8, {7} │ │ │ │ @@ -89433,15 +89433,15 @@ │ │ │ │ movwls r9, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf1b8e6bb │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0xf0039b02 │ │ │ │ movwls r0, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf7e99802 │ │ │ │ vpmax.s8 d31, d29, d5 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0x46020332 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x47986b5b │ │ │ │ stmdbls r3, {r1, r4, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ blx 0xfe4a575c │ │ │ │ ldr r4, [r7, -r1, lsl #13]! │ │ │ │ @@ -89472,39 +89472,39 @@ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf0039102 │ │ │ │ stmdbls r2, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 7, 0, cr14, cr1, cr10, {4} │ │ │ │ @ instruction: 0xf8bdbf04 │ │ │ │ movwls r3, #8200 @ 0x2008 │ │ │ │ vabd.s8 d30, d26, d30 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ blmi 0x5678fc │ │ │ │ eorscs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xff9ef218 │ │ │ │ - @ instruction: 0x21bcf24a │ │ │ │ + @ instruction: 0xf83ef219 │ │ │ │ + tstpmi r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscs pc, r0, sl, asr #4 │ │ │ │ + eorsmi pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0d │ │ │ │ - vqsub.s16 d7, d8, d0 │ │ │ │ - blls 0x1276b0 │ │ │ │ + vqsub.s16 d7, d9, d0 │ │ │ │ + blls 0x125930 │ │ │ │ @ instruction: 0xf0032600 │ │ │ │ @ instruction: 0xf04f02ff │ │ │ │ blx 0xfe8f447e │ │ │ │ movwls r3, #8707 @ 0x2203 │ │ │ │ movwls r4, #13331 @ 0x3413 │ │ │ │ svclt 0x0000e63d │ │ │ │ addeq r8, sl, r4, lsr #19 │ │ │ │ umulleq r8, sl, lr, r8 │ │ │ │ addeq r8, sl, sl, asr r8 │ │ │ │ umulleq r8, sl, r4, r7 │ │ │ │ addeq r8, sl, sl, ror #14 │ │ │ │ - eorseq sp, r2, r4, ror #3 │ │ │ │ + eorseq sp, r2, ip, lsr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0124616 │ │ │ │ @@ -89908,21 +89908,21 @@ │ │ │ │ @ instruction: 0xf7e8464d │ │ │ │ @ instruction: 0xe7acfcf1 │ │ │ │ @ instruction: 0x46444650 │ │ │ │ ldc2 7, cr15, [sl], {232} @ 0xe8 │ │ │ │ @ instruction: 0x464d4630 │ │ │ │ ldc2 7, cr15, [r6], {232} @ 0xe8 │ │ │ │ vabd.s8 d30, d26, d19 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe7fcc │ │ │ │ andpl pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [r6], #-96 @ 0xffffffa0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + ldc2l 2, cr15, [r6], {24} │ │ │ │ + eorseq sp, r2, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebbf12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ andls r4, r0, #148897792 @ 0x8e00000 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90441,21 +90441,21 @@ │ │ │ │ @ instruction: 0x4640e79f │ │ │ │ @ instruction: 0xf7e84635 │ │ │ │ @ instruction: 0x4658f873 │ │ │ │ @ instruction: 0xf870f7e8 │ │ │ │ ldrbmi r4, [r6], -r8, asr #12 │ │ │ │ @ instruction: 0xf86cf7e8 │ │ │ │ vaba.s8 d30, d26, d3 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe8820 │ │ │ │ rscpl pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf80cf218 │ │ │ │ - eorseq sp, r2, ip, lsl #4 │ │ │ │ + @ instruction: 0xf8acf218 │ │ │ │ + eorseq sp, r2, r4, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebbf980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andls r4, r1, #148897792 @ 0x8e00000 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -90642,21 +90642,21 @@ │ │ │ │ ldmdals r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ cdp2 7, 14, cr15, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7e79813 │ │ │ │ ldmdals r5, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 7, 13, cr15, cr10, cr7, {7} │ │ │ │ vaba.s8 q15, q5, q4 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe8b44 │ │ │ │ sbcvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 3, pc, cr10, cr7, {0} │ │ │ │ - eorseq sp, r2, r0, lsr #4 │ │ │ │ + @ instruction: 0xff1af217 │ │ │ │ + eorseq sp, r2, r8, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x4698b091 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ ldcls 6, cr4, [ip, #-92] @ 0xffffffa4 │ │ │ │ @@ -90819,21 +90819,21 @@ │ │ │ │ @ instruction: 0xf7e79e07 │ │ │ │ stmdals pc, {r0, r7, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldc2l 7, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e7980e │ │ │ │ stmdals sp, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ vaba.s8 q15, q5, │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe8e08 │ │ │ │ rsbsvs pc, r5, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-92] @ 0xffffffa4 │ │ │ │ - eorseq sp, r2, r0, lsr r2 │ │ │ │ + ldc2 2, cr15, [r8, #92]! @ 0x5c │ │ │ │ + eorseq sp, r2, r8, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b095 │ │ │ │ strmi r4, [r9], r6, lsl #12 │ │ │ │ stcls 6, cr4, [r2, #-92]! @ 0xffffffa4 │ │ │ │ @@ -90982,21 +90982,21 @@ │ │ │ │ @ instruction: 0xf7e7461c │ │ │ │ ldmdals r2, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r8], #-924 @ 0xfffffc64 │ │ │ │ @ instruction: 0xf7e79811 │ │ │ │ ldmdals r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #-924 @ 0xfffffc64 │ │ │ │ vaba.s8 q15, q5, q12 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0xe9094 │ │ │ │ adcsvs pc, fp, #64, 4 │ │ │ │ - blx 0xff525846 │ │ │ │ - eorseq sp, r2, r0, asr #4 │ │ │ │ + ldc2l 2, cr15, [r2], #-92 @ 0xffffffa4 │ │ │ │ + eorseq sp, r2, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc01f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ ldmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ strmi lr, [r4, #777]! @ 0x309 │ │ │ │ @@ -91024,15 +91024,15 @@ │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strls r4, [sl], #-1633 @ 0xfffff99f │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4010 │ │ │ │ svclt 0x0000be11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, asr r2 │ │ │ │ + mlaseq r2, r8, r3, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ addsmi r4, r1, #156, 12 @ 0x9c00000 │ │ │ │ @@ -91063,15 +91063,15 @@ │ │ │ │ stc2l 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, asr r2 │ │ │ │ + mlaseq r2, r8, r3, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc0328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldc 6, cr4, [pc, #600] @ 0x6938c │ │ │ │ @ instruction: 0xf04f7b0e │ │ │ │ bls 0x26c13c │ │ │ │ @@ -91317,21 +91317,21 @@ │ │ │ │ @ instruction: 0x462ae6d1 │ │ │ │ cdp2 7, 5, cr15, cr4, cr14, {7} │ │ │ │ svclt 0x0000e752 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7ee462a │ │ │ │ @ instruction: 0xe74bfdbd │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ blmi 0x1699d8 │ │ │ │ rscvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1df9000 │ │ │ │ - vceq.f32 , q6, │ │ │ │ - svclt 0x0000fb83 │ │ │ │ - eorseq sp, r2, ip, ror #4 │ │ │ │ + vceq.f32 , q14, │ │ │ │ + svclt 0x0000fc23 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x324bc4 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ @@ -91385,15 +91385,15 @@ │ │ │ │ @ instruction: 0xf8cd4610 │ │ │ │ @ instruction: 0xf7fec008 │ │ │ │ andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq sp, r2, r4, lsl #5 │ │ │ │ + eorseq sp, r2, ip, asr #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91483,15 +91483,15 @@ │ │ │ │ blx 0x18ebaa │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - eorseq sp, r2, r0, lsr #5 │ │ │ │ + eorseq sp, r2, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc09c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91504,25 +91504,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsr #5 │ │ │ │ + eorseq sp, r2, r8, ror #7 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc432 │ │ │ │ blls 0xf8854 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a79a0 │ │ │ │ ldclt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq sp, r2, r0, lsl r3 │ │ │ │ + eorseq sp, r2, r8, asr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91533,25 +91533,25 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb12e │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - eorseq sp, r2, r0, lsl r3 │ │ │ │ + eorseq sp, r2, r8, asr r4 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc4a6 │ │ │ │ blls 0xf88c8 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7a14 │ │ │ │ ldcllt 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - eorseq sp, r2, r0, lsl #7 │ │ │ │ + eorseq sp, r2, r8, asr #9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ ldrmi r3, [r2], r0, lsl #1 │ │ │ │ @ instruction: 0xf7e74689 │ │ │ │ @@ -91641,15 +91641,15 @@ │ │ │ │ blx 0x18ee22 │ │ │ │ stcls 4, cr12, [r5, #-56] @ 0xffffffc8 │ │ │ │ stcls 5, cr9, [r6, #-16] │ │ │ │ stcls 5, cr9, [r7, #-20] @ 0xffffffec │ │ │ │ strpl lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91662,15 +91662,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91683,25 +91683,25 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror #8 │ │ │ │ + eorseq sp, r2, r8, lsr #11 │ │ │ │ strmi fp, [r4], r0, lsl #10 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ movwls r9, #6657 @ 0x1a01 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ blx 0x3fc6fe │ │ │ │ blls 0xf8b20 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ bl 0x1a7c6c │ │ │ │ bllt 0xfeba7af4 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ movwls r4, #4874 @ 0x130a │ │ │ │ @@ -91712,15 +91712,15 @@ │ │ │ │ strtmi r9, [r2], -r8 │ │ │ │ strtmi r9, [r9], -r1, lsl #22 │ │ │ │ blx 0x3fb3fa │ │ │ │ @ instruction: 0xf8cdcc07 │ │ │ │ andlt ip, r3, r4, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ bllt 0xfe227b40 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91733,15 +91733,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, asr #10 │ │ │ │ + eorseq sp, r2, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91754,15 +91754,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ + ldrshteq sp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91775,15 +91775,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsr #12 │ │ │ │ + eorseq sp, r2, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91796,15 +91796,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r2, r0, r6, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91817,15 +91817,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, lsl #14 │ │ │ │ + eorseq sp, r2, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91838,15 +91838,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror r7 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91859,15 +91859,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, ror #15 │ │ │ │ + eorseq sp, r2, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc0fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -91880,15 +91880,15 @@ │ │ │ │ @ instruction: 0xf7fe9403 │ │ │ │ andlt pc, r6, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r0, asr r8 │ │ │ │ + mlaseq r2, r8, r9, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc0ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ blx 0xff927d9c │ │ │ │ @ instruction: 0xf7e64604 │ │ │ │ @@ -91923,15 +91923,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ @ instruction: 0xff08f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, asr #17 │ │ │ │ + eorseq sp, r2, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc10a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r0, lsl #8 │ │ │ │ @@ -91942,15 +91942,15 @@ │ │ │ │ @ instruction: 0x46106812 │ │ │ │ mcr2 7, 7, pc, cr2, cr13, {7} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, lsr r9 │ │ │ │ + eorseq sp, r2, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc10ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -91974,15 +91974,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf850f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r0, lsr #19 │ │ │ │ + eorseq sp, r2, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc116c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r0, ror #31 │ │ │ │ @ instruction: 0xf642b086 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46942397 │ │ │ │ @@ -92006,15 +92006,15 @@ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf810f7ff │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r4, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc11ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92042,15 +92042,15 @@ │ │ │ │ @ instruction: 0xf9eaf7fd │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92079,15 +92079,15 @@ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92117,15 +92117,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq sp, r2, r0, lsl sl │ │ │ │ + eorseq sp, r2, r8, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc13b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92149,16 +92149,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ andlt pc, r6, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, ip, lsr #20 │ │ │ │ - eorseq sp, r2, r4, lsl #5 │ │ │ │ + eorseq sp, r2, r4, ror fp │ │ │ │ + eorseq sp, r2, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ umulllt r2, r6, r7, r0 │ │ │ │ stmdavs r0, {r1, r3, r4, r7, r9, lr} │ │ │ │ @@ -92182,16 +92182,16 @@ │ │ │ │ @ instruction: 0xf7fdc008 │ │ │ │ strdlt pc, [r6], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r8, asr #20 │ │ │ │ - eorseq sp, r2, r4, lsl #5 │ │ │ │ + mlaseq r2, r0, fp, sp │ │ │ │ + eorseq sp, r2, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc14b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r8], -r0, ror #31 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi fp, r2, #134 @ 0x86 │ │ │ │ @@ -92221,15 +92221,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ + eorseq sp, r2, ip, lsr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34ef70 │ │ │ │ @@ -92243,15 +92243,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r3, ror #30 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba9d │ │ │ │ - eorseq sp, r2, r0, lsl #21 │ │ │ │ + eorseq sp, r2, r8, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92260,15 +92260,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bf3b │ │ │ │ - eorseq sp, r2, r0, lsl #21 │ │ │ │ + eorseq sp, r2, r8, asr #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ movwls r9, #15626 @ 0x3d0a │ │ │ │ @@ -92304,15 +92304,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ strtmi pc, [r0], -r9, ror #29 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000ba23 │ │ │ │ - mlaseq r2, ip, sl, sp │ │ │ │ + eorseq sp, r2, r4, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92321,15 +92321,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000bec1 │ │ │ │ - mlaseq r2, ip, sl, sp │ │ │ │ + eorseq sp, r2, r4, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r4, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ blls 0x34f100 │ │ │ │ @@ -92343,15 +92343,15 @@ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fdc004 │ │ │ │ @ instruction: 0x4620fe9b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e641f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [lr], -r6, lsl #6 │ │ │ │ @@ -92360,15 +92360,15 @@ │ │ │ │ @ instruction: 0xc018f8df │ │ │ │ strtmi r9, [fp], -r6 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ pop {r2, r3, r4, lr, pc} │ │ │ │ @ instruction: 0xf7fd41f0 │ │ │ │ svclt 0x0000be73 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc177c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7eb4614 │ │ │ │ mvnscs pc, #2277376 @ 0x22c000 │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ @@ -92406,15 +92406,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, ip, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ blx 0xfe3a85f0 │ │ │ │ mvnscs r9, #4096 @ 0x1000 │ │ │ │ @@ -92453,15 +92453,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ - eorseq sp, r2, r4, asr #22 │ │ │ │ + eorseq sp, r2, ip, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc18f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ cdp2 7, 3, cr15, cr0, cr5, {7} │ │ │ │ @ instruction: 0x46044632 │ │ │ │ @@ -92528,15 +92528,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeb28804 │ │ │ │ - ldrhteq sp, [r2], -r4 │ │ │ │ + ldrshteq sp, [r2], -ip │ │ │ │ @ instruction: 0x468cb530 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ ldmib sp, {r0, r1, sl, sp}^ │ │ │ │ @ instruction: 0x4322e305 │ │ │ │ movwls sp, #20749 @ 0x510d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -92548,15 +92548,15 @@ │ │ │ │ @ instruction: 0xf8df4660 │ │ │ │ @ instruction: 0x4672c018 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0xcc04fb0e │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe128854 │ │ │ │ - eorseq sp, r2, r4, lsr #24 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ blls 0x16d88c │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ subsmi r4, fp, #13631488 @ 0xd00000 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x6a8a8 │ │ │ │ b 0x37c0c0 │ │ │ │ blls 0x1ab08c │ │ │ │ @@ -92575,75 +92575,75 @@ │ │ │ │ strmi r2, [r6], r4, lsl #24 │ │ │ │ @ instruction: 0xc014f8df │ │ │ │ ldrcs r4, [ip], #-1570 @ 0xfffff9de │ │ │ │ blx 0x17c162 │ │ │ │ strls ip, [r6], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ bllt 0x13a88c0 │ │ │ │ - eorseq sp, r2, r4, lsr #24 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r2, r4, ip, sp │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf814f7fd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r4, asr #25 │ │ │ │ + eorseq sp, r2, ip, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xfff6f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], -pc @ │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffd8f7fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq sp, r2, r4, lsr #26 │ │ │ │ + eorseq sp, r2, ip, ror #28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r0], r7, lsl #1 │ │ │ │ strmi r4, [r9], r5, lsl #12 │ │ │ │ cdpls 3, 0, cr9, cr14, cr5, {0} │ │ │ │ @@ -92658,15 +92658,15 @@ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r4, [r1, -r3, lsr #12] │ │ │ │ strls r9, [r2, #-1536] @ 0xfffffa00 │ │ │ │ @ instruction: 0xffa6f7fc │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x000cf7e5 │ │ │ │ - eorseq sp, r2, r4, lsr #26 │ │ │ │ + eorseq sp, r2, ip, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92679,15 +92679,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r4, asr sp │ │ │ │ + mlaseq r2, ip, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92700,15 +92700,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r4, asr #27 │ │ │ │ + eorseq sp, r2, ip, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92721,15 +92721,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ @ instruction: 0xb006fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r4, lsr lr │ │ │ │ + eorseq sp, r2, ip, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92742,15 +92742,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r4, lsr #29 │ │ │ │ + eorseq sp, r2, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc1d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldceq 0, cr15, [ip], {79} @ 0x4f │ │ │ │ stmib sp, {r3, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], -r1, lsl #8 │ │ │ │ @@ -92763,15 +92763,15 @@ │ │ │ │ @ instruction: 0xf7fd9403 │ │ │ │ andlt pc, r6, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq sp, r2, r4, lsl pc │ │ │ │ + eorseq lr, r2, ip, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldcls 8, cr2, [r3, #-4] │ │ │ │ andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ @@ -92866,15 +92866,15 @@ │ │ │ │ blls 0x24ed00 │ │ │ │ eorsle r2, r4, r3, lsl #22 │ │ │ │ vfnmsne.f64 d9, d12, d7 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00982d03 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ - @ instruction: 0x13b8f24d │ │ │ │ + movwcc pc, #589 @ 0x24d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r6, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r4, #840] @ 0x348 │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ stmdbls r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andls r9, r3, #20, 20 @ 0x14000 │ │ │ │ @@ -92945,22 +92945,22 @@ │ │ │ │ strcc r1, [r4], #-2274 @ 0xfffff71e │ │ │ │ blx 0x1a8e34 │ │ │ │ stmiale r3!, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ @ instruction: 0x4640fcd3 │ │ │ │ ldc2l 7, cr15, [r0], {229} @ 0xe5 │ │ │ │ vmax.s8 q15, q13, q10 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf603002d │ │ │ │ @ instruction: 0xf6406314 │ │ │ │ vhsub.s16 , , q7 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ - eorseq sp, r2, r4, lsl #31 │ │ │ │ + svclt 0x0000fd0f │ │ │ │ + eorseq lr, r2, ip, asr #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ stmdacs r1, {r2, r9, sl, lr} │ │ │ │ ldmib sp, {r1, r2, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @@ -92974,15 +92974,15 @@ │ │ │ │ rschi pc, r5, r0 │ │ │ │ svclt 0x008c2e03 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f02 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d13, d2 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ bl 0x12bbd8 │ │ │ │ smlabbcs r0, r4, r2, r0 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf85280b6 │ │ │ │ strbmi r3, [r0], -r7, lsr #32 │ │ │ │ ldrbmi r9, [r2], -r7, lsl #24 │ │ │ │ @@ -93076,21 +93076,21 @@ │ │ │ │ stmiale r5!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf084e78f │ │ │ │ tstcs r1, r1, lsl #8 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr0, cr4, {6} │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ vmax.f32 q13, q5, q0 │ │ │ │ - vsra.s64 d18, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d4 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf503002d │ │ │ │ vst2.16 {d22-d25}, [pc :128], r7 │ │ │ │ vqsub.s16 q3, , q15 │ │ │ │ - vmlscs.f64 d15, d7, d25 │ │ │ │ + cdpcs 12, 0, cr15, cr7, cr9, {0} │ │ │ │ svcge 0x0023f67f │ │ │ │ @ instruction: 0xf63f2e27 │ │ │ │ @ instruction: 0xf642af20 │ │ │ │ vqdmlsl.s , d16, d20 │ │ │ │ @ instruction: 0xf7e52b97 │ │ │ │ @ instruction: 0x4607f97b │ │ │ │ andeq lr, r5, #9216 @ 0x2400 │ │ │ │ @@ -93127,15 +93127,15 @@ │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf898f7ed │ │ │ │ stmiale r8!, {r1, r2, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ stmdals r6, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0x19a90fe │ │ │ │ svclt 0x0000e723 │ │ │ │ - eorseq sp, r2, r0, ror #31 │ │ │ │ + eorseq lr, r2, r8, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc2378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stcls 12, cr9, [fp, #-40] @ 0xffffffd8 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ @@ -93153,15 +93153,15 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8df4663 │ │ │ │ strls ip, [r2], #-16 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ svclt 0x0000bc65 │ │ │ │ - eorseq lr, r2, ip, lsr r0 │ │ │ │ + eorseq lr, r2, r4, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc23e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], {216} @ 0xd8 │ │ │ │ mrc 6, 0, r4, cr13, cr13, {0} │ │ │ │ @ instruction: 0x46063f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @@ -93258,20 +93258,20 @@ │ │ │ │ andvs r5, r4, #1572864 @ 0x180000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ - vrsra.s64 d17, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vbic.i32 q10, #4 @ 0x00000004 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbccs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xff14f1dd │ │ │ │ + @ instruction: 0xffb4f1dd │ │ │ │ addeq r4, sl, lr, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ @ instruction: 0xee1d492b │ │ │ │ @@ -94756,221 +94756,221 @@ │ │ │ │ addeq r3, sl, r8, lsl #10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc3cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ - @ instruction: 0xf44ffeb7 │ │ │ │ + @ instruction: 0xf44fff57 │ │ │ │ biccs r7, r2, r0, asr #5 │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ - mcrrne 12, 7, pc, r3, cr13 @ │ │ │ │ + mcrrne 13, 1, pc, r3, cr13 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ vhadd.s8 d29, d9, d8 │ │ │ │ - vsra.s64 d18, d24, #64 │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ andls r0, r1, pc, lsr #2 │ │ │ │ - blx 0xe2939e │ │ │ │ + blx 0xff62939e │ │ │ │ cmplt r8, r3, lsl #12 │ │ │ │ andlt r4, r4, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d9, d11, d3 │ │ │ │ - strmi pc, [r1], -r5, lsr #19 │ │ │ │ + strmi pc, [r1], -r5, asr #20 │ │ │ │ stmdavs sl, {r0, fp, ip, pc} │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldc2 2, cr15, [r6, #260]! @ 0x104 │ │ │ │ + cdp2 2, 5, cr15, cr6, cr1, {2} │ │ │ │ ldrdcs lr, [r1, -sp] │ │ │ │ andvs r9, sl, r3, lsl #22 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ addlt r6, r6, r0, asr #17 │ │ │ │ stmdacs r0, {r2, r3, r9, sl, lr} │ │ │ │ ldmib r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ b 0x14b136c │ │ │ │ tstle lr, r2, lsl #24 │ │ │ │ movwls fp, #20788 @ 0x5134 │ │ │ │ - @ instruction: 0xf9aef238 │ │ │ │ + blx 0x1429448 │ │ │ │ andcc r9, r1, r5, lsl #22 │ │ │ │ ldmvs r8, {r5, sp, lr}^ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mrcmi 13, 0, fp, cr12, cr0, {3} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ ldrmi r9, [r9], -r3, lsl #4 │ │ │ │ vhadd.s8 d25, d10, d1 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d20, d8, #64 │ │ │ │ ldmdbne r0!, {r0, r2, r3, r5, r9}^ │ │ │ │ andcs r9, r1, #0, 4 │ │ │ │ - @ instruction: 0xffdaf248 │ │ │ │ + @ instruction: 0xf87af249 │ │ │ │ andcc fp, r1, r4, lsr #2 │ │ │ │ svclt 0x00282840 │ │ │ │ eorvs r2, r0, r0, asr #32 │ │ │ │ andlt r1, r6, r0, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ cdp 8, 1, cr4, cr13, cr9, {0} │ │ │ │ movtcs r5, #3952 @ 0xf70 │ │ │ │ - cmppcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstls r0, r6, lsl #12 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ - vshl.s8 d20, d24, d8 │ │ │ │ - stccs 15, cr15, [r0], {183} @ 0xb7 │ │ │ │ + vshl.s8 d20, d24, d9 │ │ │ │ + stccs 8, cr15, [r0], {87} @ 0x57 │ │ │ │ andcc sp, r1, r0, ror #1 │ │ │ │ ldrb r6, [sp, r0, lsr #32] │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc3dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x8b0b24 │ │ │ │ eorcs fp, r0, #141 @ 0x8d │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc 2, cr15, [r6], {55} @ 0x37 │ │ │ │ - @ instruction: 0xff34f23f │ │ │ │ + stc 2, cr15, [r6, #-220]! @ 0xffffff24 │ │ │ │ + @ instruction: 0xffd4f23f │ │ │ │ ldrmi r2, [r9], -r0, lsr #6 │ │ │ │ andls r2, r1, r1, lsl #4 │ │ │ │ - subscc pc, ip, sl, asr #4 │ │ │ │ + adcmi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdage r3, {ip, pc} │ │ │ │ - @ instruction: 0xff90f248 │ │ │ │ + @ instruction: 0xf830f249 │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ @ instruction: 0xf649ff49 │ │ │ │ vsubw.s8 , q0, d8 │ │ │ │ mulsvs r8, r7, r3 │ │ │ │ blmi 0x499248 │ │ │ │ blls 0x346cb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf900f20b │ │ │ │ + @ instruction: 0xf9a0f20b │ │ │ │ vadd.i64 d6, d8, d0 │ │ │ │ - stmdbge r3, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r3, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - @ instruction: 0xe7e0fe35 │ │ │ │ - @ instruction: 0xffd8f248 │ │ │ │ + ubfx pc, r5, #29, #1 │ │ │ │ + @ instruction: 0xf878f249 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc3e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xfe27097c │ │ │ │ eorcs fp, r8, #174 @ 0xae │ │ │ │ ldrbvs pc, [r8, #587]! @ 0x24b @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ bl 0x3b50ac │ │ │ │ ldmdavs fp, {r1} │ │ │ │ @ instruction: 0xf04f932d │ │ │ │ vcgt.s d0, d7, d0 │ │ │ │ - eorcs lr, r0, #13824 @ 0x3600 │ │ │ │ + eorcs lr, r0, #54784 @ 0xd600 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - ldc 2, cr15, [r0], #-220 @ 0xffffff24 │ │ │ │ + ldcl 2, cr15, [r0], {55} @ 0x37 │ │ │ │ blcs 0x86d74 │ │ │ │ addshi pc, sl, r0 │ │ │ │ - mrc2 2, 6, pc, cr10, cr15, {1} │ │ │ │ + @ instruction: 0xff7af23f │ │ │ │ strpl pc, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - mvncc pc, #-1610612732 @ 0xa0000004 │ │ │ │ + msrpl CPSR_fs, #-1610612732 @ 0xa0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ nopcs {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmdage r5!, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff32f248 │ │ │ │ + @ instruction: 0xffd2f248 │ │ │ │ @ instruction: 0xf7ffa825 │ │ │ │ rsbvs pc, r0, fp, ror #29 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andls r8, r5, r6, asr #1 │ │ │ │ - @ instruction: 0xff54f244 │ │ │ │ + @ instruction: 0xfff4f244 │ │ │ │ stmdals r5, {r0, r9, sl, lr} │ │ │ │ smlatbls r5, r1, r0, r6 │ │ │ │ - blx 0xfefa95ae │ │ │ │ + mrrc2 2, 2, pc, ip, cr7 @ │ │ │ │ blvc 0x1a28390 │ │ │ │ andls r2, r0, r2, lsl #6 │ │ │ │ stmdbls r5, {r0, r2, r9, sp} │ │ │ │ stc 0, cr2, [sp] │ │ │ │ vqdmulh.s d23, d5, d2 │ │ │ │ - vpmax.s8 d31, d16, d11 │ │ │ │ + vqdmulh.s d31, d0, d27 │ │ │ │ vorr.i32 , #2048 @ 0x00000800 │ │ │ │ mulsvs r8, r1, r3 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xa15f8095 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq sl, sp, r9, lr │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0x2328a814 │ │ │ │ vcgt.s d9, d7, d12 │ │ │ │ - @ instruction: 0xf64aebec │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64aec8c │ │ │ │ + vaddw.s8 q11, q8, d16 │ │ │ │ vrhadd.s8 d16, d10, d31 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ vhadd.s32 d0, d7, d29 │ │ │ │ - strmi pc, [r3], -r3, lsr #21 │ │ │ │ + strmi pc, [r3], -r3, asr #22 │ │ │ │ andcs fp, r1, #88, 2 │ │ │ │ ldmdage r4, {r6, r8, sp} │ │ │ │ vcgt.s32 d9, d6, d5 │ │ │ │ - strmi pc, [r6], -r7, asr #26 │ │ │ │ + strmi pc, [r6], -r7, ror #27 │ │ │ │ vadd.i32 d9, d6, d5 │ │ │ │ - mcrcs 8, 0, pc, cr1, cr5, {7} @ │ │ │ │ + @ instruction: 0x2e01f995 │ │ │ │ andcs sp, r0, #61 @ 0x3d │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vcgt.s d2, d15, d13 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, ip, pc} │ │ │ │ stmdbge r6, {r0, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs r2, #1 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ - mrc2 2, 4, pc, cr10, cr14, {1} │ │ │ │ + @ instruction: 0xff3af23e │ │ │ │ vst2.8 {d25,d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ blx 0xfe8ad5d2 │ │ │ │ stmne r9, {r0, r1, r8, sl, ip} │ │ │ │ strpl pc, [r0, #-2819] @ 0xfffff4fd │ │ │ │ strbvc lr, [r2, #2885]! @ 0xb45 │ │ │ │ ldrne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stmdavs r3!, {r0, r9, sp}^ │ │ │ │ @ instruction: 0x2128a80a │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ ldrmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 2, cr15, [sl, #152]! @ 0x98 │ │ │ │ + cdp2 2, 5, cr15, cr10, cr6, {1} │ │ │ │ ldmdavs sl, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, pc, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8bdbd70 │ │ │ │ ldr r2, [pc, r2, rrx]! │ │ │ │ - adccc pc, r4, sl, asr #4 │ │ │ │ + rscmi pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + mrc2 0, 0, pc, cr0, cr2, {7} │ │ │ │ stmdage r6, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ - @ instruction: 0xff74f23a │ │ │ │ + @ instruction: 0xf814f23b │ │ │ │ strne lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmneq r8, r6, lsl #20 │ │ │ │ bne 0x172d35c │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r5, r0, ror #22 │ │ │ │ @@ -94980,31 +94980,31 @@ │ │ │ │ stmdbls r7, {} @ │ │ │ │ strcs pc, [ip, #-2978] @ 0xfffff45e │ │ │ │ b 0x106d150 │ │ │ │ sbcseq r7, fp, r3, asr r0 │ │ │ │ strpl pc, [r1, #-2828] @ 0xfffff4f4 │ │ │ │ bl 0x11b31a0 │ │ │ │ str r0, [pc, r0, lsl #10]! │ │ │ │ - @ instruction: 0xf804f20b │ │ │ │ - vadd.i64 d6, d7, d0 │ │ │ │ - stmdbge r5!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8a4f20b │ │ │ │ + vadd.i64 d6, d8, d0 │ │ │ │ + stmdbge r5!, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vaddl.s8 q10, d0, d20 │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ @ instruction: 0xf0f2002d │ │ │ │ - stmdavs r0!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf872f226 │ │ │ │ + stmdavs r0!, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf912f226 │ │ │ │ rsbvs r2, r3, r0, lsl #6 │ │ │ │ vabd.s8 d30, d24, d24 │ │ │ │ - @ instruction: 0xf20afed7 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff5ef237 │ │ │ │ + vrecps.f32 , , │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfffef237 │ │ │ │ strmi sl, [r2], -r5, lsr #18 │ │ │ │ - rscscc pc, r0, sl, asr #4 │ │ │ │ + eorspl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 0, cr15, [r4, #968] @ 0x3c8 │ │ │ │ svclt 0x0000e798 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ bmi 0x1ac1fc8 │ │ │ │ andeq r0, r0, r1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ @@ -95012,19 +95012,19 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vsubl.s8 , d0, d8 │ │ │ │ umulllt r2, r3, r7, r2 │ │ │ │ ldrd pc, [r0], -r2 │ │ │ │ svceq 0x0000f1be │ │ │ │ strmi sp, [r3], -r9 │ │ │ │ - rsbmi pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + adcspl pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #2 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - andlt pc, r3, r9, asr #25 │ │ │ │ + andlt pc, r3, r9, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -95036,15 +95036,15 @@ │ │ │ │ @ instruction: 0x9327681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi r6, [lr], -r3, lsr #16 │ │ │ │ blcs 0x7e97c │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0x001af8b9 │ │ │ │ @ instruction: 0xf1cd2120 │ │ │ │ - andls pc, r3, r7, lsl sp @ │ │ │ │ + @ instruction: 0x9003fdb7 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b981e1 │ │ │ │ @ instruction: 0xf1bee01a │ │ │ │ eorsle r0, r7, r0, lsl #30 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ andcs sl, r0, #112, 30 @ 0x1c0 │ │ │ │ ldmdaeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -95072,22 +95072,22 @@ │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r6, r2, lsl #2 │ │ │ │ @ instruction: 0xf8434596 │ │ │ │ ldmle fp, {r5, r8, r9, fp, ip}^ │ │ │ │ bcs 0x87054 │ │ │ │ ldrmi sp, [r0], -sp, asr #32 │ │ │ │ vhsub.s16 d9, d13, d2 │ │ │ │ - @ instruction: 0xf8b9fafb │ │ │ │ + @ instruction: 0xf8b9fb9b │ │ │ │ bls 0xf9044 │ │ │ │ suble r2, r1, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrbtmi r2, [fp], #-1536 @ 0xfffffa00 │ │ │ │ vtst.8 d22, d10, d11 │ │ │ │ - vmull.s8 q10, d16, d4 │ │ │ │ + vqdmulh.s d21, d16, d0[3] │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ @ instruction: 0xf8cda014 │ │ │ │ pkhbtmi ip, r0, r0 │ │ │ │ andne pc, r3, sl, asr r8 @ │ │ │ │ @ instruction: 0x46924637 │ │ │ │ strls r4, [r2], #-1716 @ 0xfffff94c │ │ │ │ blmi 0x1ba503c │ │ │ │ @@ -95103,42 +95103,42 @@ │ │ │ │ smlabbcs r0, fp, r8, r8 │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ @ instruction: 0xf7ffb29c │ │ │ │ @ instruction: 0x463bfd7d │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ ldrbmi r9, [r0], -r4, lsl #20 │ │ │ │ vrhadd.s8 d18, d8, d1 │ │ │ │ - blls 0x12c0c0 │ │ │ │ + blls 0x12c340 │ │ │ │ ldrdge pc, [r0], -r3 │ │ │ │ @ instruction: 0x301af8b9 │ │ │ │ ldmle r6, {r0, r1, r4, r5, r7, r9, lr}^ │ │ │ │ ldrbmi r9, [r2], -r2, lsl #24 │ │ │ │ vmin.s16 d4, d13, d0 │ │ │ │ - stmdavs r7!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r7!, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x4638813c │ │ │ │ - blx 0xfeb298ec │ │ │ │ + blx 0x13298ee │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8b9a81e │ │ │ │ vqadd.s64 d8, d7, d10 │ │ │ │ - vpmin.s8 q15, , q0 │ │ │ │ + vpmin.s8 q15, , q8 │ │ │ │ vrshr.s64 q11, q12, #64 │ │ │ │ ldc 2, cr2, [pc, #604] @ 0x6d2ec │ │ │ │ movwcs r7, #2887 @ 0xb47 │ │ │ │ ldmdavs r1, {r2, r9, ip, pc} │ │ │ │ tstcc sl, #3358720 @ 0x334000 │ │ │ │ tstcc ip, #3358720 @ 0x334000 │ │ │ │ blvc 0x8286d8 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmib sp, {r0, r1, r6, r8, pc}^ │ │ │ │ andcs r3, r1, ip, lsl #6 │ │ │ │ movwcc lr, #59853 @ 0xe9cd │ │ │ │ ldrmi sl, [r9], -ip, lsl #22 │ │ │ │ vcgt.s d9, d14, d2 │ │ │ │ - blls 0x3ac4f4 │ │ │ │ + blls 0x3ac774 │ │ │ │ strbmi pc, [sl, #-1103] @ 0xfffffbb1 @ │ │ │ │ ldrcc pc, [sl, #1731] @ 0x6c3 │ │ │ │ ldrdne lr, [sp], -sp │ │ │ │ andcc pc, r5, #166912 @ 0x28c00 │ │ │ │ blx 0x1b3142 │ │ │ │ bl 0x10f58dc │ │ │ │ stmib sp, {r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -95148,43 +95148,43 @@ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b82324 │ │ │ │ rsble r0, r9, r0, lsl #30 │ │ │ │ ldrmi r9, [sp], -r3, lsl #22 │ │ │ │ bl 0x13eb64 │ │ │ │ @ instruction: 0xf8da1648 │ │ │ │ cmnlt r0, r8, lsl r0 │ │ │ │ - mrc2 2, 6, pc, cr14, cr7, {1} │ │ │ │ + @ instruction: 0xff7ef237 │ │ │ │ tstcc r1, #31744 @ 0x7c00 │ │ │ │ tstls pc, #50331648 @ 0x3000000 │ │ │ │ movwcc r9, #6948 @ 0x1b24 │ │ │ │ blls 0x9d1da8 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf10a9325 │ │ │ │ ldrbmi r0, [r6, #-2592] @ 0xfffff5e0 │ │ │ │ ldrtmi sp, [fp], -fp, ror #3 │ │ │ │ andcs sl, r1, #1966080 @ 0x1e0000 │ │ │ │ vrhadd.s32 d2, d6, d16 │ │ │ │ - blls 0x16c168 │ │ │ │ + blls 0x16c3e8 │ │ │ │ svcge 0x0070ee1d │ │ │ │ @ instruction: 0xb1ef699f │ │ │ │ cdpls 2, 0, cr2, cr3, cr0, {0} │ │ │ │ @ instruction: 0x4617465b │ │ │ │ svcge 0x0070ee1d │ │ │ │ andscc lr, sl, #3358720 @ 0x334000 │ │ │ │ ldmibvs r3!, {r4, r8, sp}^ │ │ │ │ tstls ip, #268435456 @ 0x10000000 │ │ │ │ stmdavs r3!, {r1, r3, r4, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbsgt pc, r4, sp, asr #17 │ │ │ │ - blx 0xffda99fe │ │ │ │ + ldc2 2, cr15, [r4], {38} @ 0x26 │ │ │ │ @ instruction: 0x463069b6 │ │ │ │ - mcr2 2, 5, pc, cr12, cr7, {1} @ │ │ │ │ + @ instruction: 0xff4cf237 │ │ │ │ mcrrne 8, 6, r6, r1, cr3 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xffb29a12 │ │ │ │ + stc2 2, cr15, [sl], {38} @ 0x26 │ │ │ │ strbmi r1, [r3, #-3195] @ 0xfffff385 │ │ │ │ blvs 0xfeb21230 │ │ │ │ strtmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50780bd │ │ │ │ ldrmi r5, [pc], -r5, lsr #4 │ │ │ │ andscc r4, r8, #12, 22 @ 0x3000 │ │ │ │ @@ -95200,90 +95200,90 @@ │ │ │ │ addeq r3, sl, r0 │ │ │ │ addeq r2, sl, sl, ror pc │ │ │ │ addeq r2, sl, ip, asr #30 │ │ │ │ ldrdeq r2, [sl], r0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdage lr, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x21202201 │ │ │ │ - blx 0xfef29a72 │ │ │ │ + mrrc2 2, 2, pc, sl, cr6 @ │ │ │ │ @ instruction: 0xf6424b82 │ │ │ │ strtmi r1, [r8], #1367 @ 0x557 │ │ │ │ blvc 0x2028860 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0x2600a81a │ │ │ │ blvc 0x7a8828 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ bl 0x152a68 │ │ │ │ ldmhi fp, {r3, r6, r8, r9} │ │ │ │ tstls sl, #1526726656 @ 0x5b000000 │ │ │ │ vadd.i32 q3, q3, │ │ │ │ - andcs pc, r1, #164864 @ 0x28400 │ │ │ │ + andcs pc, r1, #16640 @ 0x4100 │ │ │ │ stmdavs r3!, {r0, r4, r9, sl, lr}^ │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe6a9ab6 │ │ │ │ + ldc2 2, cr15, [r8], #-152 @ 0xffffff68 │ │ │ │ @ instruction: 0xf8b94b72 │ │ │ │ @ instruction: 0x4631201a │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strtmi r9, [sl], #-2050 @ 0xfffff7fe │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ ldmhi sp, {r3, r4, r5, r9, sp} │ │ │ │ - ldmdb r4!, {r0, r1, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x5a9b18 │ │ │ │ stmdals r3, {r0, r1, r2, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7ff9607 │ │ │ │ blls 0x1ac434 │ │ │ │ @ instruction: 0xf8dd4607 │ │ │ │ @ instruction: 0x960c801c │ │ │ │ @ instruction: 0xf1086819 │ │ │ │ strtmi r0, [fp], #-824 @ 0xfffffcc8 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, r9, ip, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ andcs sl, r1, r8, lsl #18 │ │ │ │ strvs lr, [r8], -sp, asr #19 │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - ldc2 2, cr15, [r4], #-248 @ 0xffffff08 │ │ │ │ + ldc2l 2, cr15, [r4], {62} @ 0x3e │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6c3464a │ │ │ │ ldmib sp, {r1, r3, r4, r7, r9, sl, ip, sp}^ │ │ │ │ blx 0xfe92d6a6 │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp}^ │ │ │ │ andcs pc, r0, #6144 @ 0x1800 │ │ │ │ rscvc lr, r1, #67584 @ 0x10800 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - blx 0xffea9b92 │ │ │ │ + ldc2 2, cr15, [r8], {63} @ 0x3f │ │ │ │ @ instruction: 0xf0ed9010 │ │ │ │ - movwcs pc, #2693 @ 0xa85 @ │ │ │ │ + movwcs pc, #2853 @ 0xb25 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, ip, pc}^ │ │ │ │ andcs fp, r1, #20, 6 @ 0x50000000 │ │ │ │ teqcs r8, r3, lsr #18 │ │ │ │ @ instruction: 0x26009318 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andsls r6, r1, r3, ror #18 │ │ │ │ @ instruction: 0xf1439319 │ │ │ │ stmdals r2, {r8, r9} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r8, sp, lr}^ │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x96179516 │ │ │ │ - blx 0x10a9b66 │ │ │ │ + blx 0xff8a9b66 │ │ │ │ strbmi r6, [r1], -r3, ror #16 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xf29b72 │ │ │ │ + blx 0xff729b72 │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ andcs r4, r1, #88, 12 @ 0x5800000 │ │ │ │ - blx 0xda9b7e │ │ │ │ + blx 0xff5a9b7e │ │ │ │ vadd.i16 q3, , q8 │ │ │ │ - blmi 0x10aba60 │ │ │ │ + blmi 0x10abce0 │ │ │ │ blls 0xa47358 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ eorlt r9, r9, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe929a38 │ │ │ │ + bllt 0x1129a38 │ │ │ │ @ instruction: 0xe737461f │ │ │ │ blcs 0x87498 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r9, ip, asr r1 │ │ │ │ @@ -95291,15 +95291,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmib sp, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r1, [r8], -ip, lsl #2 │ │ │ │ smlabtne lr, sp, r9, lr │ │ │ │ vcgt.s d9, d10, d2 │ │ │ │ - ldmib sp, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d22,d24,d26,d28}, [pc], lr │ │ │ │ @ instruction: 0xf6c3454a │ │ │ │ bls 0x37a9b8 │ │ │ │ cmneq r3, r8, asr #2 │ │ │ │ b 0x10741c4 │ │ │ │ bl 0x18856b4 │ │ │ │ ldmne fp, {r0}^ │ │ │ │ @@ -95311,15 +95311,15 @@ │ │ │ │ andcc pc, r5, #165888 @ 0x28800 │ │ │ │ stmdals sp, {r0, r1, r3, r4, fp, ip} │ │ │ │ andcs pc, r0, #5120 @ 0x1400 │ │ │ │ andeq lr, r1, #67584 @ 0x10800 │ │ │ │ stmdage r8, {r0, r3, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - ldc2 2, cr15, [r8], #232 @ 0xe8 │ │ │ │ + ldc2l 2, cr15, [r8, #-232] @ 0xffffff18 │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ strbmi pc, [sl], -pc, asr #8 @ │ │ │ │ ldrcc pc, [sl], r3, asr #13 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ b 0x1073d14 │ │ │ │ bl 0x18856f0 │ │ │ │ ldmne fp, {r1}^ │ │ │ │ @@ -95329,38 +95329,38 @@ │ │ │ │ ldrdeq r0, [r9], #8 │ │ │ │ cmpvc r3, r1, asr #20 │ │ │ │ blx 0xfe953fea │ │ │ │ ldmdane fp, {r1, r2, r9, ip, sp} │ │ │ │ blx 0x2133f6 │ │ │ │ bl 0x10f5bd4 │ │ │ │ ldrb r0, [r9, -r1, lsl #4] │ │ │ │ - stc2 2, cr15, [lr], #-288 @ 0xfffffee0 │ │ │ │ + stc2l 2, cr15, [lr], {72} @ 0x48 │ │ │ │ ... │ │ │ │ addeq r2, sl, r0, lsl #27 │ │ │ │ addeq r2, sl, r0, asr #26 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc45f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vaddhn.i16 d21, q0, q4 │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ tstlt r8, r0, lsr #16 │ │ │ │ - stc2 2, cr15, [sl, #148]! @ 0x94 │ │ │ │ + cdp2 2, 4, cr15, cr10, cr5, {1} │ │ │ │ eorvs r2, r3, r0, lsl #6 │ │ │ │ cmppcc r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrrne 8, 1, r6, r2, cr8 │ │ │ │ stmiavs r1!, {r0, r1, r2, ip, lr, pc} │ │ │ │ - vcgt.s8 d25, d4, d1 │ │ │ │ - blls 0xed200 │ │ │ │ + vcgt.s8 d25, d5, d1 │ │ │ │ + blls 0xeb480 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmdavs r0!, {r1, r3, r4, sp, lr}^ │ │ │ │ vorr d11, d5, d8 │ │ │ │ - movwcs pc, #3477 @ 0xd95 @ │ │ │ │ + movwcs pc, #3637 @ 0xe35 @ │ │ │ │ andlt r6, r2, r3, rrx │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -95370,39 +95370,39 @@ │ │ │ │ vaddhn.i16 d21, q0, q8 │ │ │ │ umulllt r2, r2, r7, r4 @ │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d10, d0 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf7ce002d │ │ │ │ bicslt pc, r8, r9, asr #31 │ │ │ │ - blx 0xb297d4 │ │ │ │ + blx 0xff3297d4 │ │ │ │ vcge.s8 d18, d14, d11 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vand d16, d10, d18 │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - @ instruction: 0x41bcf64b │ │ │ │ + tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xff7a97f2 │ │ │ │ + ldc2l 0, cr15, [ip], #-832 @ 0xfffffcc0 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strtmi pc, [r8], #586 @ 0x24a │ │ │ │ + ldrbtpl pc, [r0], #586 @ 0x24a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + movwcc pc, #49742 @ 0xc24e @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrsmi pc, r4, sl, asr #4 │ │ │ │ + bicspl pc, ip, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-538 @ 0xfffffde6 │ │ │ │ - mcr2 1, 3, pc, cr10, cr11, {6} @ │ │ │ │ + @ instruction: 0xff0af1db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebc46ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrdcs pc, [ip], r0 │ │ │ │ bcs 0x99708 │ │ │ │ @ instruction: 0xf8d0d13a │ │ │ │ @@ -95416,22 +95416,22 @@ │ │ │ │ @ instruction: 0xf04ebf08 │ │ │ │ ldmvs fp, {r0, r9, sl, fp} │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf012685a │ │ │ │ @ instruction: 0xd1270c10 │ │ │ │ ldrble r0, [r4, #1682]! @ 0x692 │ │ │ │ - bicsne pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + tstpcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd4660 │ │ │ │ @ instruction: 0xf1dbc000 │ │ │ │ - @ instruction: 0xf1befe31 │ │ │ │ + @ instruction: 0xf1befed1 │ │ │ │ andle r0, fp, r0, lsl #30 │ │ │ │ vst2.8 {d22-d23}, [pc :128], r9 │ │ │ │ @ instruction: 0xf6cf427c │ │ │ │ vqsub.s8 , q8, │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ andmi r0, sl, r4, lsl #6 │ │ │ │ eorvs r4, fp, r3, lsl r3 │ │ │ │ @@ -95454,15 +95454,15 @@ │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ @ instruction: 0x46685536 │ │ │ │ stmib sp, {r4, r5, r8, sl, ip, sp}^ │ │ │ │ eorcs r2, r0, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0x9c104b4d │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00a8f236 │ │ │ │ + stmda r8, {r0, r1, r2, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ cdpeq 1, 3, cr15, cr8, cr13, {0} │ │ │ │ strls r4, [r6, #-1772] @ 0xfffff914 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ ldm lr, {r9, sp} │ │ │ │ stm ip, {r0, r1} │ │ │ │ strtmi r0, [r8], -r3 │ │ │ │ @@ -95508,15 +95508,15 @@ │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d14 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xff76f0f7 │ │ │ │ + @ instruction: 0xf816f0f8 │ │ │ │ ldmdavs sl, {r0, r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, sp, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95528,15 +95528,15 @@ │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ strcc r6, [r1, #-823] @ 0xfffffcc9 │ │ │ │ ldrbmi lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0xf505fb03 │ │ │ │ ldrpl lr, [r5, #-2639]! @ 0xfffff5b1 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - svclt 0x0000fa9f │ │ │ │ + svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrseq r6, r3, #1081344 @ 0x108000 │ │ │ │ stmdavs r2, {r0, r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, #7 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -95583,93 +95583,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r8], sl, lsl #1 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0f64616 │ │ │ │ - cmpplt r0, r3, lsr #26 @ p-variant is OBSOLETE │ │ │ │ + smlalbtlt pc, r0, r3, sp @ │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x0691681a │ │ │ │ ldrbeq sp, [r2, #1065] @ 0x429 │ │ │ │ andlt sp, sl, sl, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0f69306 │ │ │ │ - @ instruction: 0x4601fc35 │ │ │ │ + @ instruction: 0x4601fcd5 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ andls r9, r6, r6, lsl #22 │ │ │ │ ldmdavs fp, {r6, r9, sl, lr} │ │ │ │ svccc 0x0000f413 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d18-d21}, [pc], r0 │ │ │ │ addseq r2, fp, #128, 4 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @ instruction: 0xf7a42200 │ │ │ │ stmdals r6, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0f641f0 │ │ │ │ - movwls fp, #39965 @ 0x9c1d │ │ │ │ + movwls fp, #40125 @ 0x9cbd │ │ │ │ ldmibvs r2!, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ sbcmi pc, r0, #216, 16 @ 0xd80000 │ │ │ │ blvc 0x128e98 │ │ │ │ andls r4, r8, #49283072 @ 0x2f00000 │ │ │ │ @ instruction: 0x5604e9d6 │ │ │ │ blvc 0x228e8c │ │ │ │ @ instruction: 0xff92f7a6 │ │ │ │ blvc 0x228ed4 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ andvs lr, r4, sp, asr #19 │ │ │ │ - sbcmi pc, ip, sl, asr #4 │ │ │ │ + andsvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strls r9, [r2, -r3, lsl #10] │ │ │ │ blvc 0xa8eac │ │ │ │ - ldc2 0, cr15, [sl], #-984 @ 0xfffffc28 │ │ │ │ + ldc2l 0, cr15, [sl], {246} @ 0xf6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x0000e7b1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc4a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x771854 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstle pc, r3, lsl #5 │ │ │ │ tstcs r0, r8, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0a950d1 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8bcf0ff │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf95cf0ff │ │ │ │ andlt fp, r3, r8, ror r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf0a9bd00 │ │ │ │ - @ instruction: 0xf0fffaa5 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0fffb45 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andlt sp, r3, pc, ror #1 │ │ │ │ bl 0x1aba54 │ │ │ │ - ldmlt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorpl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + rsbsvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1db2203 │ │ │ │ - svclt 0x0000fc5b │ │ │ │ + svclt 0x0000fcfb │ │ │ │ addeq r2, sl, r2, lsl r3 │ │ │ │ addeq r2, sl, r4, lsr r4 │ │ │ │ - ldrshteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r4, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strmi r6, [r5], -fp, asr #19 │ │ │ │ @@ -95719,51 +95719,51 @@ │ │ │ │ stmdbvs r3!, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x0058039b │ │ │ │ strle r6, [r4, #-2086] @ 0xfffff7da │ │ │ │ strtmi r6, [r8], -fp, lsr #28 │ │ │ │ @ instruction: 0x47986fdb │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf0f62100 │ │ │ │ - stmdacs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibvs r3!, {r0, r1, r4, r6, r7, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ @ instruction: 0xf7a6461f │ │ │ │ @ instruction: 0x4632febd │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - rsbpl pc, r8, sl, asr #4 │ │ │ │ + adcsvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1ba9df2 │ │ │ │ + stc2 0, cr15, [ip], {246} @ 0xf6 │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ tstlt fp, #588 @ 0x24c │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xe7b94798 │ │ │ │ cmnpvs sl, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8faa0 │ │ │ │ ldmdavs r3!, {r0, r1, r2, r5, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1049]! @ 0x419 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ - eorspl pc, ip, sl, asr #4 │ │ │ │ + addvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1529e26 │ │ │ │ + blx 0xffd29e26 │ │ │ │ @ instruction: 0xe79a6838 │ │ │ │ sbcscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xd1a83301 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ strtmi r0, [r8], -r1, lsl #6 │ │ │ │ sbcscc pc, r0, #12910592 @ 0xc50000 │ │ │ │ stc2 0, cr15, [sl, #-0] │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, ip, sl, asr #4 │ │ │ │ + adcvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vqsub.s16 , q9, │ │ │ │ - svclt 0x0000fe85 │ │ │ │ - eorseq lr, r2, r8, lsl r2 │ │ │ │ + svclt 0x0000ff25 │ │ │ │ + eorseq lr, r2, r0, ror #6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ addslt r4, fp, pc, lsr #23 │ │ │ │ ldmdavs fp, {r0, r1, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @@ -95932,38 +95932,38 @@ │ │ │ │ vhadd.s8 , , │ │ │ │ vbic.i32 q11, #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ ldmdavs fp, {r3, r8, r9, fp, ip, pc} │ │ │ │ strble r0, [r2, #1053] @ 0x41d │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - rscpl pc, r0, sl, asr #4 │ │ │ │ + eorvc pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9cef0f6 │ │ │ │ + blx 0x1c2a12c │ │ │ │ svclt 0x0000e7b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf0004650 │ │ │ │ @ instruction: 0xf8dafb89 │ │ │ │ @ instruction: 0x4680327c │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ bge 0x4199fc │ │ │ │ @ instruction: 0x46504639 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ blx 0xfedabd7a │ │ │ │ @ instruction: 0xf8ddbb28 │ │ │ │ @ instruction: 0xe7178038 │ │ │ │ - @ instruction: 0xf834f0a9 │ │ │ │ + @ instruction: 0xf8d4f0a9 │ │ │ │ @ instruction: 0xf8cdab0e │ │ │ │ smladxls ip, r8, r0, r8 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ ldrbmi r0, [r0], -pc │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ blx 0x18a9dbe │ │ │ │ @ instruction: 0xf0a94604 │ │ │ │ - @ instruction: 0xf8daf83b │ │ │ │ + @ instruction: 0xf8daf8db │ │ │ │ bl 0x13a73c │ │ │ │ subsvs r0, r7, r6, asr #5 │ │ │ │ eorsmi pc, r6, r3, asr #16 │ │ │ │ @ instruction: 0xf8dae736 │ │ │ │ @ instruction: 0x462342d0 │ │ │ │ andle r1, r8, r2, ror #24 │ │ │ │ @ instruction: 0xf6ff2b00 │ │ │ │ @@ -95971,55 +95971,55 @@ │ │ │ │ @ instruction: 0xf8dae673 │ │ │ │ @ instruction: 0x461c32d0 │ │ │ │ @ instruction: 0x46d3e7f6 │ │ │ │ strcc pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf8dbe679 │ │ │ │ @ instruction: 0x4632101c │ │ │ │ vmla.i8 q11, q13, │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf0f6002d │ │ │ │ - strb pc, [r8, -r1, lsl #19]! @ │ │ │ │ + strb pc, [r8, -r1, lsr #20]! @ │ │ │ │ addcc pc, r4, #14352384 @ 0xdb0000 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdbvs sl, {r0, r2, r3, r7, r9, sl, fp, sp, pc}^ │ │ │ │ sbceq pc, r0, #34 @ 0x22 │ │ │ │ ldmibvs fp, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ vmax.s8 d30, d23, d4 │ │ │ │ - vrecps.f32 d31, d10, d5 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vrecps.f32 d31, d26, d21 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0x46ded4 │ │ │ │ andscc pc, lr, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2], #72 @ 0x48 │ │ │ │ + ldc2l 2, cr15, [r2, #-72] @ 0xffffffb8 │ │ │ │ blx 0xa2bcb4 │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addspl pc, ip, sl, asr #4 │ │ │ │ + rscvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vhsub.s16 q1, q1, q15 │ │ │ │ - @ instruction: 0xf24afca3 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vadd.f32 , q5, │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ blmi 0x16df0c │ │ │ │ rsbvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [r6], {18} │ │ │ │ - eorseq lr, r2, r4, asr #4 │ │ │ │ - eorseq lr, r2, r4, lsr #4 │ │ │ │ - eorseq lr, r2, r0, lsr r2 │ │ │ │ + ldc2 2, cr15, [r6, #-72]! @ 0xffffffb8 │ │ │ │ + eorseq lr, r2, ip, lsl #7 │ │ │ │ + eorseq lr, r2, ip, ror #6 │ │ │ │ + eorseq lr, r2, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ vhadd.s16 d3, d22, d24 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strdlt pc, [r3], -sp │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ @@ -96104,26 +96104,26 @@ │ │ │ │ bge 0x292000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ blx 0x202bfe4 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ addle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ vpmax.s8 , , │ │ │ │ - svclt 0x0000fe1f │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ blmi 0xfe31a280 │ │ │ │ andls r2, r4, r0, lsl #2 │ │ │ │ smlatbls fp, r8, r0, r3 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf81ef216 │ │ │ │ + @ instruction: 0xf8bef216 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0x46048097 │ │ │ │ @ instruction: 0xf8a2f7a5 │ │ │ │ vnmls.f64 d4, d29, d2 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #4, 20 @ 0x4000 │ │ │ │ @@ -96205,61 +96205,61 @@ │ │ │ │ @ instruction: 0xf7ff2312 │ │ │ │ @ instruction: 0x4601fa15 │ │ │ │ ldmib sp, {r3, r4, r5, r8, ip, sp, pc}^ │ │ │ │ bl 0xfa998 │ │ │ │ sbcsvs r0, sp, r3, asr #7 │ │ │ │ eorseq pc, r7, r2, asr #16 │ │ │ │ @ instruction: 0xf0a8e7a8 │ │ │ │ - blge 0x42da54 │ │ │ │ + blge 0x42dcd4 │ │ │ │ stm sp, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ stmdals r4, {r0, r1, r2, r3} │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ @ instruction: 0xf960f007 │ │ │ │ @ instruction: 0xf0a89008 │ │ │ │ - stmdbls r8, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vaba.s8 d30, d26, d15 │ │ │ │ - vabal.s8 , d0, d24 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vrshl.s8 d16, d29, d10 │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ blmi 0x8ee670 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xfff8f1da │ │ │ │ + @ instruction: 0xf898f1db │ │ │ │ cmnpvs lr, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x90240 │ │ │ │ @ instruction: 0xf64bd09a │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r3, #1051] @ 0x41b │ │ │ │ vmax.s8 d20, d10, d26 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ tstls r9, sp, lsr #32 │ │ │ │ - @ instruction: 0xff7ef0f5 │ │ │ │ + @ instruction: 0xf81ef0f6 │ │ │ │ str r9, [r9, r9, lsl #18] │ │ │ │ - ldc2 2, cr15, [lr, #-284] @ 0xfffffee4 │ │ │ │ - eorsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + ldc2 2, cr15, [lr, #284]! @ 0x11c │ │ │ │ + addvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x376b60 │ │ │ │ - @ instruction: 0xffd0f1da │ │ │ │ - eorvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf870f1db │ │ │ │ + rsbsvc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ - @ instruction: 0xf1da222d │ │ │ │ - @ instruction: 0xf7a2ffc1 │ │ │ │ + @ instruction: 0xf1db222d │ │ │ │ + @ instruction: 0xf7a2f861 │ │ │ │ svclt 0x0000f81f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addeq r1, sl, r2, ror fp │ │ │ │ - eorseq lr, r2, ip, asr r2 │ │ │ │ + eorseq lr, r2, r4, lsr #7 │ │ │ │ stcne 6, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ @ instruction: 0x4603b510 │ │ │ │ @ instruction: 0xf8dc4696 │ │ │ │ mrslt ip, (UNDEF: 0) │ │ │ │ @ instruction: 0xf1014460 │ │ │ │ ldmibvs ip, {r2, r3, r5, r9}^ │ │ │ │ @@ -96282,15 +96282,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebc54ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf2274 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - @ instruction: 0xf8e0f0f5 │ │ │ │ + @ instruction: 0xf980f0f5 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ cmnpvc r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -96298,39 +96298,39 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ tstlt fp, fp, lsl sl │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - @ instruction: 0xf8c0f0f5 │ │ │ │ + @ instruction: 0xf960f0f5 │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ bcs 0x9ae78 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ rscsne pc, r4, fp, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r8], #952 @ 0x3b8 │ │ │ │ + stc2l 0, cr15, [r8, #-952] @ 0xfffffc48 │ │ │ │ vabd.s8 q15, q13, │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ blmi 0x12e408 │ │ │ │ vhsub.s16 q1, q1, │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000fab9 │ │ │ │ strdeq r1, [sl], r2 │ │ │ │ - eorseq lr, r2, r4, ror r2 │ │ │ │ + ldrhteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebc556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ ldmdavc sl, {r2, r9, sl, lr} │ │ │ │ @@ -96339,56 +96339,56 @@ │ │ │ │ ldrdlt r6, [r9, #129]! @ 0x81 │ │ │ │ @ instruction: 0xb3a96911 │ │ │ │ teqlt r1, #593920 @ 0x91000 │ │ │ │ movwls r6, #6290 @ 0x1892 │ │ │ │ blls 0xc01dc │ │ │ │ andsvc r2, sl, r1, lsl #4 │ │ │ │ andeq pc, r8, r8, asr #4 │ │ │ │ - blx 0x22aad8 │ │ │ │ + blx 0xfea2aad8 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ rsbcc pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xff44f010 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r0, sl, asr #4 │ │ │ │ + sbcsvc pc, r8, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vhsub.s16 d4, d2, d21 │ │ │ │ - vmul.i8 , q13, │ │ │ │ - vsra.s64 d20, d20, #64 │ │ │ │ - vrhadd.s8 d16, d10, d29 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vpmin.s8 , q5, │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ blmi 0x2ae4a8 │ │ │ │ eormi pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf9c8f212 │ │ │ │ - @ instruction: 0x41b4f24a │ │ │ │ + blx 0x1aaac44 │ │ │ │ + mvnspl pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvs pc, r8, sl, asr #4 │ │ │ │ + rscsvc pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s16 d4, d2, d22 │ │ │ │ - svclt 0x0000f9bb │ │ │ │ - eorseq lr, r2, r4, lsl #5 │ │ │ │ + svclt 0x0000fa5b │ │ │ │ + eorseq lr, r2, ip, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf0109001 │ │ │ │ stmdals r1, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppeq r5, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r5, sl, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf0f5eb04 │ │ │ │ - svclt 0x0000b865 │ │ │ │ + svclt 0x0000b905 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x00144219 │ │ │ │ andcs r2, r0, r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ @@ -96416,15 +96416,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vadd.f32 d17, d23, d28 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc56e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d0 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ @@ -96440,57 +96440,57 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r8, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ - vrhadd.s8 d27, d26, d10 │ │ │ │ - @ instruction: 0xf2c06cf4 │ │ │ │ + @ instruction: 0xf64ab18a │ │ │ │ + vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf24e0c2d │ │ │ │ - vrsra.s64 d18, d8, #64 │ │ │ │ - vcge.s8 d16, d10, d18 │ │ │ │ - vsra.s64 q11, q4, #64 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + @ instruction: 0xf64a0332 │ │ │ │ + vaddw.s8 q8, q0, d16 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf1dac000 │ │ │ │ - andcs pc, r5, #720 @ 0x2d0 │ │ │ │ + andcs pc, r5, #3280 @ 0xcd0 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ sbcscs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xffc6f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - smlabtcs r0, r3, ip, pc @ │ │ │ │ + tstpcs r0, r3, ror #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4608fdfd │ │ │ │ + @ instruction: 0x4608fe9d │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - tstpcs r0, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, lsl #24 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc57d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r3, lsl #25 │ │ │ │ + strmi pc, [r8], -r3, lsr #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x7e844 │ │ │ │ @@ -96520,40 +96520,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - andcs pc, r0, #6619136 @ 0x650000 │ │ │ │ + andcs pc, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - @ instruction: 0x4610f855 │ │ │ │ + @ instruction: 0x4610f8f5 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc58b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - andcs pc, r0, #9633792 @ 0x930000 │ │ │ │ + andcs pc, r0, #835584 @ 0xcc000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc58d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - ldrmi pc, [r0], -r3, lsl #17 │ │ │ │ + ldrmi pc, [r0], -r3, lsr #18 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc58f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -96564,25 +96564,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129d58 │ │ │ │ blvc 0x1a9d5c │ │ │ │ - ldc2 0, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + cdp2 0, 5, cr15, cr14, cr14, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d7, d0 │ │ │ │ - svclt 0x0000fa73 │ │ │ │ + svclt 0x0000fb13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebc5968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5a9df0 │ │ │ │ @@ -96591,25 +96591,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0x129dc8 │ │ │ │ blvc 0x1a9dcc │ │ │ │ - ldc2 0, cr15, [r6, #952]! @ 0x3b8 │ │ │ │ + cdp2 0, 5, cr15, cr6, cr14, {7} │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d7, d0 │ │ │ │ - svclt 0x0000fa3b │ │ │ │ + svclt 0x0000fadb │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ blx 0xfec9abf4 │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe49ac40 │ │ │ │ blx 0xfeceae64 │ │ │ │ @@ -96640,31 +96640,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q0, q12, q12 │ │ │ │ - strbne pc, [r1, r1, lsr #16] @ │ │ │ │ + strbne pc, [r1, r1, asr #17] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q0, , q12 │ │ │ │ - movwcs pc, #4057 @ 0xfd9 @ │ │ │ │ + vrecps.f32 q0, q12, q12 │ │ │ │ + movwcs pc, #2169 @ 0x879 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q0, , q12 │ │ │ │ - @ instruction: 0x17c1ffdd │ │ │ │ + vrecps.f32 q0, q12, q12 │ │ │ │ + @ instruction: 0x17c1f87d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebc5ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -97700,15 +97700,15 @@ │ │ │ │ stceq 1, cr15, [r8], {2} │ │ │ │ ldmne r0!, {r0, r1, r3, r4, r6, r8, r9, fp, ip} │ │ │ │ sbcseq r2, fp, r0, lsl #2 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ svclt 0x00d84564 │ │ │ │ andlt r2, r2, r8, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xffcac2c4 │ │ │ │ + bllt 0xfe4ac2c4 │ │ │ │ vbic.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, r9, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ ldrmi r0, [ip], -r1, lsl #28 │ │ │ │ biceq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -102135,43 +102135,43 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xe7bfd1fa │ │ │ │ svchi 0x005bf3bf │ │ │ │ subsgt pc, r0, r5, asr #17 │ │ │ │ tstle r2, r1, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2411 @ 0xfffff695 │ │ │ │ @ instruction: 0xf64bd4e8 │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q10, d16, d4 │ │ │ │ vhsub.s8 d16, d14, d29 │ │ │ │ - vrsra.s64 d18, d16, #64 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1d53247 │ │ │ │ - bl 0xb24b4 │ │ │ │ + bl 0xb2734 │ │ │ │ stmibvs r2, {r0, r6, r8, r9}^ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7fa441a │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r0, [sl, r2, lsl #2]! │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vrsra.s64 d18, d16, #64 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf64b0332 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, r8, asr r2 │ │ │ │ - @ instruction: 0xf962f1d5 │ │ │ │ + blx 0x130648 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcb0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ stmdbvs r6, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - @ instruction: 0xffa8f0a2 │ │ │ │ + @ instruction: 0xf848f0a3 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ bcs 0x97c94 │ │ │ │ rschi pc, r5, r0, asr #32 │ │ │ │ @@ -102226,15 +102226,15 @@ │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ b 0xfe1058a8 │ │ │ │ @ instruction: 0xf0f14212 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000d06a │ │ │ │ addhi pc, r8, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle r0, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d26 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ @@ -102297,30 +102297,30 @@ │ │ │ │ adcle r2, r2, r0, lsl #28 │ │ │ │ @ instruction: 0xf0014630 │ │ │ │ @ instruction: 0xf8d6fde7 │ │ │ │ mcrcs 2, 0, r6, cr0, cr4, {3} │ │ │ │ @ instruction: 0xe79ad1f8 │ │ │ │ blcs 0x8e1ac │ │ │ │ @ instruction: 0xe79fd1fc │ │ │ │ - cdp2 0, 9, cr15, cr12, cr2, {5} │ │ │ │ + @ instruction: 0xff3cf0a2 │ │ │ │ eoreq pc, r8, r5, lsl #2 │ │ │ │ msrpl R8_fiq, r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - stc2 0, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ + mcr2 0, 2, pc, cr2, cr4, {7} @ │ │ │ │ @ instruction: 0xf413696b │ │ │ │ @ instruction: 0xf43f3600 │ │ │ │ ldrb sl, [ip, sp, ror #30] │ │ │ │ addseq r9, r7, #96, 26 @ 0x1800 │ │ │ │ tstppl sp, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf0f14200 │ │ │ │ - svclt 0x0000b8db │ │ │ │ + svclt 0x0000b97b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ @@ -102342,15 +102342,15 @@ │ │ │ │ @ instruction: 0x4620b134 │ │ │ │ stc2 0, cr15, [lr, #4] │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xf970f0f1 │ │ │ │ + blx 0x4b05a0 │ │ │ │ msrpl CPSR_f, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2499 @ 0xfffff63d │ │ │ │ stc2l 7, cr15, [lr], {212} @ 0xd4 │ │ │ │ vtbl.8 d4, {d15-d18}, d18 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstcc r1, r0, lsl #30 │ │ │ │ @@ -102365,33 +102365,33 @@ │ │ │ │ vorr.i32 q11, #3072 @ 0x00000c00 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf64bd5a6 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf0ef002d │ │ │ │ - @ instruction: 0xe79fff59 │ │ │ │ - msrcc R12_usr, fp │ │ │ │ + @ instruction: 0xe79ffff9 │ │ │ │ + msrmi (UNDEF: 108), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r8, fp, asr #12 │ │ │ │ + sbcsmi pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d10 │ │ │ │ vhsub.s8 d3, d12, d9 │ │ │ │ - @ instruction: 0xf64bfa99 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + @ instruction: 0xf64bfb39 │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d16, d0[0] │ │ │ │ blmi 0x174320 │ │ │ │ andcc pc, r7, #64, 4 │ │ │ │ - blx 0xfe3b0aa4 │ │ │ │ + blx 0xbb0aa6 │ │ │ │ addeq fp, r9, r8, lsl sl │ │ │ │ addseq r9, r7, #92, 26 @ 0x1700 │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ + eorseq lr, r2, r0, lsl r4 │ │ │ │ teqppl r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, fp, #634880 @ 0x9b000 │ │ │ │ tstcs r0, r4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x0064f7ff │ │ │ │ @@ -102421,16 +102421,16 @@ │ │ │ │ bl 0xfebcb4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ blmi 0x1d18f0c │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2 0, cr15, [r4, #648]! @ 0x288 │ │ │ │ - stc2 0, cr15, [r2, #648]! @ 0x288 │ │ │ │ + cdp2 0, 4, cr15, cr4, cr2, {5} │ │ │ │ + cdp2 0, 4, cr15, cr2, cr2, {5} │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf1431852 │ │ │ │ stmib r4, {r8, r9}^ │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ @ instruction: 0xf010f9f7 │ │ │ │ @@ -102449,15 +102449,15 @@ │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ blcs 0x74f74 │ │ │ │ addhi pc, r5, r0, asr #32 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ msrpl R8_fiq, r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strteq pc, [r8], -r4, lsl #2 │ │ │ │ - blx 0x1fb075a │ │ │ │ + ldc2 0, cr15, [ip], {244} @ 0xf4 │ │ │ │ blvs 0xfe8ce914 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ @@ -102502,74 +102502,74 @@ │ │ │ │ blx 0x80f8a │ │ │ │ @ instruction: 0xf649f202 │ │ │ │ vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ b 0xfe0fc6a8 │ │ │ │ blx 0xc0d9a │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ - @ instruction: 0xf8eaf0f1 │ │ │ │ + @ instruction: 0xf98af0f1 │ │ │ │ ldmiblt fp!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r3, lsr #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ @ instruction: 0x0782f951 │ │ │ │ svcge 0x0076f57f │ │ │ │ - msrcc R12_usr, fp │ │ │ │ + msrmi (UNDEF: 108), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, fp, asr #12 │ │ │ │ + eorpl pc, r0, fp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, r6, #15360 @ 0x3c00 │ │ │ │ - @ instruction: 0xf976f20c │ │ │ │ - ldc2l 0, cr15, [lr], {162} @ 0xa2 │ │ │ │ + blx 0x630cd0 │ │ │ │ + ldc2l 0, cr15, [lr, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0f42197 │ │ │ │ - @ instruction: 0x9c00fbe5 │ │ │ │ + stcls 12, cr15, [r0], {133} @ 0x85 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ - @ instruction: 0xf64bfbbf │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + @ instruction: 0xf64bfc5f │ │ │ │ + vmla.f d20, d0, d0[7] │ │ │ │ @ instruction: 0xf64b012d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0x134580 │ │ │ │ vqsub.s8 q1, q6, │ │ │ │ - svclt 0x0000f95d │ │ │ │ + svclt 0x0000f9fd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror #5 │ │ │ │ + eorseq lr, r2, r0, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r8], r2, lsl #1 │ │ │ │ ldrmi r2, [r7], -r0, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], #648 @ 0x288 │ │ │ │ + ldc2l 0, cr15, [r4, #-648] @ 0xfffffd78 │ │ │ │ eorpl pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2 0, cr15, [r0, #976]! @ 0x3d0 │ │ │ │ + mrc2 0, 2, pc, cr0, cr4, {7} │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a07600 │ │ │ │ @ instruction: 0xf0f40528 │ │ │ │ - strmi pc, [r4], -r5, asr #27 │ │ │ │ + strmi pc, [r4], -r5, ror #28 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3295 @ 0xcdf @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ - ldc2 0, cr15, [r0, #976]! @ 0x3d0 │ │ │ │ + mrc2 0, 2, pc, cr0, cr4, {7} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [sp], #496 @ 0x1f0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -102600,36 +102600,36 @@ │ │ │ │ beq 0xb0704 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0a28ff0 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf98cf7d4 │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ @ instruction: 0xf649464b │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f46900 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r0, ror #1 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06900 │ │ │ │ @ instruction: 0xf0f40828 │ │ │ │ - strmi pc, [r4], -fp, asr #26 │ │ │ │ + strmi pc, [r4], -fp, ror #27 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ strteq pc, [r8], #-416 @ 0xfffffe60 │ │ │ │ andsle r4, ip, r3, asr #11 │ │ │ │ tstcs r1, r0, asr #12 │ │ │ │ stc2l 7, cr15, [r6], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwvs lr, #2509 @ 0x9cd │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ - ldc2 0, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ + ldc2l 0, cr15, [r8, #976] @ 0x3d0 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ blcs 0x85ec0 │ │ │ │ ldrbmi sp, [ip, #-53] @ 0xffffffcb │ │ │ │ movwls sp, #8198 @ 0x2006 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf1a39b02 │ │ │ │ strb r0, [r9, r8, lsr #8]! │ │ │ │ @@ -102667,309 +102667,309 @@ │ │ │ │ svclt 0x0000e7c3 │ │ │ │ bicscs pc, ip, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x8e74c │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - rscscs pc, r4, lr, asr #4 │ │ │ │ + eorsmi pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stmialt r4, {r0, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r4!, {r0, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcb900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r4, [r4], -r9, asr #20 │ │ │ │ orrvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0x41bcf64b │ │ │ │ + tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - vpadd.i8 d31, d10, d17 │ │ │ │ - vrshr.s64 d20, d0, #64 │ │ │ │ + vpadd.i8 , q13, │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf644022d │ │ │ │ vorr.i32 , #2304 @ 0x00000900 │ │ │ │ movwvs r0, #8967 @ 0x2307 │ │ │ │ vcgt.s8 d22, d30, d3 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ vhsub.s8 d16, d14, d6 │ │ │ │ vorr.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf64b0306 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vmla.f d21, d0, d0[3] │ │ │ │ stmib r0, {r0, r2, r3, r5, r8}^ │ │ │ │ vcgt.s8 d18, d5, d15 │ │ │ │ vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6490207 │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ strbvs r2, [r2], #-919 @ 0xfffffc69 │ │ │ │ sbcsvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strbvs r6, [r2, #-1411] @ 0xfffffa7d │ │ │ │ teqpeq r1, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf6444620 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ @ instruction: 0xf0cc0207 │ │ │ │ - andcs pc, r0, #19456 @ 0x4c00 │ │ │ │ + andcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b2201 │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ vrsra.s64 q9, , #64 │ │ │ │ vcgt.s8 d16, d14, d7 │ │ │ │ - vmlal.s q8, d16, d0[4] │ │ │ │ + vsubl.s8 q9, d0, d24 │ │ │ │ movwls r0, #560 @ 0x230 │ │ │ │ cmppcs r5, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ @ instruction: 0xf0ca9105 │ │ │ │ - stmdbls r5, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vmov.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - strtmi pc, [r0], -r9, lsr #29 │ │ │ │ - teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + strtmi pc, [r0], -r9, asr #30 │ │ │ │ + orrpl pc, r0, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ msrne CPSR_fsc, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ adcsne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vmlal.s q10, d0, d0[1] │ │ │ │ + vsubl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0x4620fe91 │ │ │ │ - cmnpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + qasxmi pc, r0, r1 @ │ │ │ │ + @ instruction: 0x51bcf64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwcs pc, #22084 @ 0x5644 @ │ │ │ │ movweq pc, #29376 @ 0x72c0 @ │ │ │ │ rsceq pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0cc9105 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b4620 │ │ │ │ - vsubl.s8 q10, d16, d4 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ andlt r0, r6, sp, lsr #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 7, cr15, cr6, cr12, {6} │ │ │ │ - eorseq lr, r2, r8, lsr #6 │ │ │ │ + svclt 0x0016f0cc │ │ │ │ + eorseq lr, r2, r0, ror r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcba3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r8, lsr #26 │ │ │ │ teqcs lr, #24117248 @ 0x1700000 │ │ │ │ - rscscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64b9500 │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf0c9012d │ │ │ │ - @ instruction: 0xf64bfa03 │ │ │ │ - vmla.f d20, d16, d0[1] │ │ │ │ + @ instruction: 0xf64bfaa3 │ │ │ │ + vaddw.s8 q11, q0, d12 │ │ │ │ strmi r0, [r6], -sp, lsr #2 │ │ │ │ - vmax.s32 d4, d15, d16 │ │ │ │ - ldmdblt r8, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + vmax.s d4, d0, d16 │ │ │ │ + ldmdblt r8, {r0, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0x11b4f642 │ │ │ │ + mvnscs pc, r2, asr #12 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmax.s32 d4, d15, d16 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnvs r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ movweq pc, #49413 @ 0xc105 @ │ │ │ │ @ instruction: 0x463822bf │ │ │ │ - stclmi 6, cr15, [ip], {75} @ 0x4b │ │ │ │ + ldcvs 6, cr15, [r4], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - mvnscc pc, fp, asr #12 │ │ │ │ + teqppl r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strgt lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1eb0c7e │ │ │ │ + ldc2 0, cr15, [r8], {234} @ 0xea │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #45056 @ 0xb000 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0x7e00f9a9 │ │ │ │ + vmlsvc.f32 s30, s0, s18 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ @ instruction: 0xf64b233e │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf986f0c9 │ │ │ │ + blx 0xa30c80 │ │ │ │ andlt r6, r2, r4, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - movwcs pc, #2403 @ 0x963 @ │ │ │ │ + movwcs pc, #2563 @ 0xa03 @ │ │ │ │ andlt r6, r3, r3, asr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - stmibvs r0, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r0, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcbc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ @ instruction: 0xf64b233e │ │ │ │ - vsra.s64 d20, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rscscc pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorspl pc, r8, #78643200 @ 0x4b00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf91af0c9 │ │ │ │ + @ instruction: 0xf9baf0c9 │ │ │ │ teqppl r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvc r7, ip, r4, lsl #12 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ ldrdgt pc, [r8], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6862c4 │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64b0200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - strmi pc, [r4], r9, ror #17 │ │ │ │ + strmi pc, [r4], r9, lsl #19 │ │ │ │ bge 0x106328 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrdmi pc, [r0], -ip @ │ │ │ │ @ instruction: 0xf0dc9402 │ │ │ │ - blmi 0x2f2de8 │ │ │ │ + blmi 0x2f3068 │ │ │ │ blls 0x14eb18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8b4f241 │ │ │ │ + @ instruction: 0xf954f241 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcbce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrdgt pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ bmi 0x6c6344 │ │ │ │ teqcs lr, #14680064 @ 0xe00000 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64b0200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - andcs pc, r0, #11075584 @ 0xa90000 │ │ │ │ + andcs pc, r0, #1196032 @ 0x124000 │ │ │ │ andls r4, r2, #7340032 @ 0x700000 │ │ │ │ strtmi r4, [r9], -r3, lsr #12 │ │ │ │ bge 0x1063e4 │ │ │ │ - @ instruction: 0xf890f0dc │ │ │ │ + @ instruction: 0xf930f0dc │ │ │ │ blls 0x120f4c │ │ │ │ blmi 0x2cd41c │ │ │ │ blls 0x14eb9c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf872f241 │ │ │ │ + @ instruction: 0xf912f241 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbd64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ teqcs lr, #86016 @ 0x15000 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf649f871 │ │ │ │ + @ instruction: 0xf649f911 │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ andsvc r9, sl, r3 │ │ │ │ stc2l 0, cr15, [r2], #-0 │ │ │ │ blx 0xff632b98 │ │ │ │ andcs r9, r1, #196608 @ 0x30000 │ │ │ │ movwne lr, #31184 @ 0x79d0 │ │ │ │ @@ -102977,234 +102977,234 @@ │ │ │ │ @ instruction: 0xf7cefd27 │ │ │ │ andcs pc, r0, r9, lsl #20 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcbdd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs lr, #61440 @ 0xf000 │ │ │ │ - @ instruction: 0x41b8f64b │ │ │ │ + tstpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64b9200 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - stmdbvs r1, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - adcsne pc, r4, #69206016 @ 0x4200000 │ │ │ │ + stmdbvs r1, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + rscscs pc, ip, #69206016 @ 0x4200000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - bicmi pc, r4, #78643200 @ 0x4b00000 │ │ │ │ + movwvs pc, #50763 @ 0xc64b @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x00142901 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf1cceb04 │ │ │ │ - svclt 0x0000bdf9 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ + svclt 0x0000be99 │ │ │ │ + eorseq lr, r2, r8, lsl #9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x1300dc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ blmi 0xff3a0eac │ │ │ │ eorcs r2, r4, #0, 2 │ │ │ │ stmdage fp, {r1, r2, r9, sl, lr} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ ldmdavs fp, {r1, r3, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f931d │ │ │ │ vcgt.s32 d0, d15, d0 │ │ │ │ - stmdbge r4, {r3, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r3, r8, sl, fp, sp, lr, pc} │ │ │ │ sbcvc pc, sp, r4, asr #12 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ mrc2 7, 4, pc, cr4, cr3, {6} │ │ │ │ ldrtmi r9, [r0], -r4, lsl #24 │ │ │ │ - mvnmi pc, fp, asr #12 │ │ │ │ + teqpvs r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf948f1d0 │ │ │ │ + @ instruction: 0xf9e8f1d0 │ │ │ │ @ instruction: 0xf952f7d4 │ │ │ │ @ instruction: 0xf7d44605 │ │ │ │ strtmi pc, [sl], -r9, lsr #19 │ │ │ │ @ instruction: 0xf64b4603 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf93af1d0 │ │ │ │ - msrpl R12_usr, fp │ │ │ │ + @ instruction: 0xf9daf1d0 │ │ │ │ + msrvs (UNDEF: 108), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf932f1d0 │ │ │ │ + @ instruction: 0xf9d2f1d0 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ strtmi r9, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xfff0f200 │ │ │ │ + @ instruction: 0xf890f201 │ │ │ │ strmi r9, [r2], -r7, lsl #22 │ │ │ │ - cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - stmdals r5, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - vmax.s8 d4, d0, d17 │ │ │ │ - blls 0x234c54 │ │ │ │ + stmdals r5, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + vmax.s8 d4, d1, d17 │ │ │ │ + blls 0x232ed4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strmi r8, [r2], -r5, ror #2 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - @ instruction: 0x9d0af90f │ │ │ │ + @ instruction: 0x9d0af9af │ │ │ │ stmdaeq r4!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ blx 0x286576 │ │ │ │ - vhadd.s8 d15, d0, d5 │ │ │ │ - strtmi pc, [sl], -fp, asr #31 │ │ │ │ + vhadd.s8 d15, d1, d5 │ │ │ │ + strtmi pc, [sl], -fp, ror #16 │ │ │ │ @ instruction: 0xf64b4603 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf8fef1d0 │ │ │ │ + @ instruction: 0xf99ef1d0 │ │ │ │ strtmi r9, [r1], -r8, lsl #20 │ │ │ │ blx 0x29951a │ │ │ │ - vhadd.s8 d15, d0, d2 │ │ │ │ - svcls 0x0009ffbb │ │ │ │ + vhadd.s8 d15, d1, d2 │ │ │ │ + svcls 0x0009f85b │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf007fb08 │ │ │ │ - @ instruction: 0xffb4f200 │ │ │ │ + @ instruction: 0xf854f201 │ │ │ │ strmi r9, [r4], -r2, lsl #20 │ │ │ │ blls 0x26cdbc │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r8, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8e4f1d0 │ │ │ │ + @ instruction: 0xf984f1d0 │ │ │ │ blcs 0x9b958 │ │ │ │ tstphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64b2300 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ strtmi r0, [r2], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf8d4f1d0 │ │ │ │ + @ instruction: 0xf974f1d0 │ │ │ │ movwcs r9, #2570 @ 0xa0a │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d22, d16, d0[6] │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - strcs pc, [r0, #-2251] @ 0xfffff735 │ │ │ │ + strcs pc, [r0, #-2411] @ 0xfffff695 │ │ │ │ @ instruction: 0x2708e9dd │ │ │ │ stcge 6, cr4, [fp, #-172] @ 0xffffff54 │ │ │ │ strls r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ - bicpl pc, r4, fp, asr #12 │ │ │ │ + tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d09700 │ │ │ │ - stmdbge fp, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge fp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ eorspl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - @ instruction: 0xff44f0f0 │ │ │ │ + @ instruction: 0xffe4f0f0 │ │ │ │ stcgt 12, cr10, [pc, #-80] @ 0x74d4c │ │ │ │ strmi ip, [r7], -pc, lsl #8 │ │ │ │ strgt ip, [pc], #-3343 @ 0x74da4 │ │ │ │ eorvs r6, r3, fp, lsr #16 │ │ │ │ rsbsle r2, r9, r0, lsl #30 │ │ │ │ bvc 0xfe4b05cc │ │ │ │ blvs 0x1b30430 │ │ │ │ @ instruction: 0x4630463b │ │ │ │ blpl 0x1a7089c │ │ │ │ bvc 0x5f0534 │ │ │ │ - mvnspl pc, fp, asr #12 │ │ │ │ + cmppvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x130400 │ │ │ │ blmi 0x1a708b0 │ │ │ │ bcs 0xfe4b0630 │ │ │ │ blvc 0x1f07e8 │ │ │ │ blvc 0x230678 │ │ │ │ blvc 0xb0414 │ │ │ │ - @ instruction: 0xf890f1d0 │ │ │ │ - @ instruction: 0xf0efa81a │ │ │ │ - mrc 15, 5, APSR_nzcv, cr0, cr9, {5} │ │ │ │ + @ instruction: 0xf930f1d0 │ │ │ │ + @ instruction: 0xf0f0a81a │ │ │ │ + mrc 8, 5, APSR_nzcv, cr0, cr9, {2} │ │ │ │ ldmdage sl, {r6, r8, r9, fp, pc} │ │ │ │ - @ instruction: 0xffa2f0ef │ │ │ │ + @ instruction: 0xf842f0f0 │ │ │ │ blvc 0xb08d4 │ │ │ │ ldmdage sl, {r1, r3, r8, sp} │ │ │ │ bleq 0x10b06e0 │ │ │ │ bleq 0x12708d4 │ │ │ │ blx 0x4b09cc │ │ │ │ andscs fp, pc, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0ef221b │ │ │ │ - strmi pc, [r4], -pc, lsr #30 │ │ │ │ - @ instruction: 0xf0efa81a │ │ │ │ - cdp 15, 11, cr15, cr4, cr11, {6} │ │ │ │ + strmi pc, [r4], -pc, asr #31 │ │ │ │ + @ instruction: 0xf0f0a81a │ │ │ │ + cdp 8, 11, cr15, cr4, cr11, {3} │ │ │ │ vneg.f64 d16, d0 │ │ │ │ @ instruction: 0xd60dfa10 │ │ │ │ blvs 0x13049c │ │ │ │ - teqpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r0, fp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ blvc 0x2306b8 │ │ │ │ blcs 0x66ff88 │ │ │ │ - @ instruction: 0xf862f1d0 │ │ │ │ + @ instruction: 0xf902f1d0 │ │ │ │ @ instruction: 0xf1c54620 │ │ │ │ - ldmdage r7, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff88f0ef │ │ │ │ + ldmdage r7, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf828f0f0 │ │ │ │ blhi 0x10b0910 │ │ │ │ - @ instruction: 0xf0efa817 │ │ │ │ - ldmdage r7, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0f0a817 │ │ │ │ + ldmdage r7, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ bleq 0x10b073c │ │ │ │ bleq 0xff0b0950 │ │ │ │ bcc 0x4b06a4 │ │ │ │ svclt 0x00332b0b │ │ │ │ andcs r2, r3, #1879048194 @ 0x70000002 │ │ │ │ tstcs r0, sl, lsl #2 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr15, {7} │ │ │ │ + @ instruction: 0xff9ef0ef │ │ │ │ ldmdage r7, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff9af0ef │ │ │ │ + @ instruction: 0xf83af0f0 │ │ │ │ bleq 0x10b0950 │ │ │ │ blx 0x4b0a48 │ │ │ │ @ instruction: 0xf64bd609 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d23, d28, #64 │ │ │ │ mrrc 1, 2, r0, r3, cr13 │ │ │ │ @ instruction: 0x46302b10 │ │ │ │ @ instruction: 0xf1d09400 │ │ │ │ - @ instruction: 0x4620f835 │ │ │ │ - ldc2l 1, cr15, [r4], {197} @ 0xc5 │ │ │ │ + @ instruction: 0x4620f8d5 │ │ │ │ + ldc2l 1, cr15, [r4, #-788]! @ 0xfffffcec │ │ │ │ ldcmi 8, cr10, [r1], #-44 @ 0xffffffd4 │ │ │ │ - @ instruction: 0xff4ef0f0 │ │ │ │ + @ instruction: 0xffeef0f0 │ │ │ │ @ instruction: 0xf64b4630 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1d0012d │ │ │ │ - stmdavs r2!, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x61b8f64b │ │ │ │ + stmdavs r2!, {r0, r1, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + tstpeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r0, fp, asr #12 │ │ │ │ + stmdavs r2!, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + tstpeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d04630 │ │ │ │ - vtst.8 d31, d0, d7 │ │ │ │ + vtst.8 d31, d16, d23 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs sl, {r0, r4, r7, r8, r9} │ │ │ │ rsble r2, pc, r0, lsl #20 │ │ │ │ ldrmi r2, [r3], -r0, lsl #8 │ │ │ │ strtmi r4, [r2], -r5, lsr #12 │ │ │ │ rscsne pc, r8, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3440a │ │ │ │ strmi r1, [sp], #-764 @ 0xfffffd04 │ │ │ │ movwne pc, #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0xf8d3440c │ │ │ │ blcs 0x818d4 │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - mvnvs pc, fp, asr #12 │ │ │ │ + teqpeq r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfff8f1cf │ │ │ │ + @ instruction: 0xf898f1d0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - tstpvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfff0f1cf │ │ │ │ + @ instruction: 0xf890f1d0 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - msrvc R8_usr, fp │ │ │ │ + msreq (UNDEF: 104), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe8f1cf │ │ │ │ + @ instruction: 0xf888f1d0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, lr, r3, asr #2 │ │ │ │ blhi 0x13023c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -103215,35 +103215,35 @@ │ │ │ │ subsmi r0, r9, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq r9, r7, #92, 26 @ 0x1700 │ │ │ │ bvs 0x1f06e4 │ │ │ │ bcc 0xfe4b0790 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ blvc 0x1a70a5c │ │ │ │ - msrpl (UNDEF: 104), fp │ │ │ │ + asrsvs pc, fp, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ blvs 0x1a30a68 │ │ │ │ blpl 0x2709a4 │ │ │ │ blpl 0xb05c4 │ │ │ │ - @ instruction: 0xffb8f1cf │ │ │ │ + @ instruction: 0xf858f1d0 │ │ │ │ strbt r9, [r2], sl, lsl #20 │ │ │ │ bvc 0x1f0710 │ │ │ │ @ instruction: 0xf64b4602 │ │ │ │ - vmla.f d21, d0, d0[6] │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #2 │ │ │ │ blvs 0x1a70a8c │ │ │ │ bcc 0xfe4b07cc │ │ │ │ blvc 0x1a70a94 │ │ │ │ blpl 0x2709d0 │ │ │ │ blpl 0xb05f0 │ │ │ │ - @ instruction: 0xffa2f1cf │ │ │ │ + @ instruction: 0xf842f1d0 │ │ │ │ ldr r9, [r1], sl, lsl #26 │ │ │ │ @ instruction: 0x46154614 │ │ │ │ vaba.s8 d30, d16, d13 │ │ │ │ - svclt 0x0000fe35 │ │ │ │ + svclt 0x0000fed5 │ │ │ │ ldrdcc lr, [r0], -r2 │ │ │ │ movwcc fp, #5136 @ 0x1410 │ │ │ │ ldmvs r3, {r0, r1, r4, sp, lr} │ │ │ │ strtmi r6, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ blhi 0x28d124 │ │ │ │ addsvs r4, r3, r3, lsl #8 │ │ │ │ blhi 0x34f32c │ │ │ │ @@ -103262,69 +103262,69 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0x460c2297 │ │ │ │ - cmnpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51bcf64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x183136c │ │ │ │ - teqpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x3136c │ │ │ │ + orreq pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff58f1cf │ │ │ │ - cmppmi ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xfff8f1cf │ │ │ │ + @ instruction: 0x53a4f648 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - subpl pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + addvs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmppvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff46f1cf │ │ │ │ + @ instruction: 0xffe6f1cf │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ strb r4, [sp, #56] @ 0x38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcc288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf9e0f7f8 │ │ │ │ adcseq pc, r4, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - cmnpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51bcf64b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xbb13d0 │ │ │ │ - teqpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff3b13d0 │ │ │ │ + orreq pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff26f1cf │ │ │ │ - cmppmi ip, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xffc6f1cf │ │ │ │ + @ instruction: 0x53a4f648 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - subpl pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + addvs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ stccs 6, cr4, [r0, #-128] @ 0xffffff80 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - cmppvc r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, ip, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff14f1cf │ │ │ │ + @ instruction: 0xffb4f1cf │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ ldr r4, [fp, #56] @ 0x38 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ blmi 0xb59d18 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - @ instruction: 0xffa8f20e │ │ │ │ + @ instruction: 0xf848f20f │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ blmi 0xa295dc │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf7da58e8 │ │ │ │ blmi 0x974a18 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ @@ -103348,22 +103348,22 @@ │ │ │ │ @ instruction: 0xf7dd5828 │ │ │ │ strmi pc, [r4], -r1, lsr #29 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cmppcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ + @ instruction: 0x43a4f24e │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 108), fp │ │ │ │ + @ instruction: 0x01b4f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvc pc, r8, fp, asr #12 │ │ │ │ + sbcseq pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fb8f │ │ │ │ addeq sl, r9, r0, ror #28 │ │ │ │ addeq sl, r9, r4, asr #28 │ │ │ │ addeq sl, r9, r6, lsr lr │ │ │ │ addeq sl, r9, r8, lsl #28 │ │ │ │ strdeq sl, [r9], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmibvs r4, {r1, r8, fp, ip, sp}^ │ │ │ │ @@ -103469,23 +103469,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d0, d16 │ │ │ │ - @ instruction: 0xf64bfc61 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vadd.f32 d31, d12, d1 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ blmi 0x13543c │ │ │ │ vqsub.s8 d2, d27, d25 │ │ │ │ - svclt 0x0000f9ff │ │ │ │ + svclt 0x0000fa9f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r2, ip, ror #6 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcc5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @@ -103543,15 +103543,15 @@ │ │ │ │ movwcs r2, #796 @ 0x31c │ │ │ │ andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ bmi 0x20194ac │ │ │ │ ldmdavs r2, {r1, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf04f9211 │ │ │ │ stmib sp, {r9}^ │ │ │ │ @ instruction: 0xf0a1330f │ │ │ │ - bge 0x4b4824 │ │ │ │ + bge 0x4b4aa4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f003 │ │ │ │ strmi r9, [r3], -r6, lsl #20 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vaddw.u8 q12, q9, d27 │ │ │ │ bcs 0x75cd8 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ @@ -103767,56 +103767,56 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xe66558d0 │ │ │ │ andeq pc, r8, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r9, r1, #1610612736 @ 0x60000000 │ │ │ │ ldrb r9, [r3], -pc, lsl #4 │ │ │ │ tstcs r0, r7, lsl #16 │ │ │ │ - ldc2l 0, cr15, [lr], #952 @ 0x3b8 │ │ │ │ + ldc2 0, cr15, [lr, #952] @ 0x3b8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf0eeaf6b │ │ │ │ - strmi pc, [r7], -r3, lsr #24 │ │ │ │ + strmi pc, [r7], -r3, asr #25 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blmi 0x1f615c8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, r9, asr r8 @ │ │ │ │ stccs 13, cr6, [r0, #-884] @ 0xfffffc8c │ │ │ │ cmpphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8da441d │ │ │ │ bne 0xffb418c8 │ │ │ │ stmib sp, {r1, r4, r6, r7, r9, fp, ip}^ │ │ │ │ blls 0x1be46c │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - rsceq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + eorcs pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf80cf240 │ │ │ │ + @ instruction: 0xf8acf240 │ │ │ │ tstcs r1, ip, ror #22 │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ - vrshr.s64 q8, q10, #64 │ │ │ │ + vmvn.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf859022d │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldc 6, cr3, [r3, #720] @ 0x2d0 │ │ │ │ vstr d7, [sp] │ │ │ │ - vqdmulh.s d7, d15, d0 │ │ │ │ - blmi 0x1975878 │ │ │ │ + vqdmulh.s d23, d0, d0 │ │ │ │ + blmi 0x1973af8 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ ldrbtmi r1, [fp], #-28 @ 0xffffffe4 │ │ │ │ @ instruction: 0xf859681b │ │ │ │ @ instruction: 0xf5033003 │ │ │ │ @ instruction: 0xf8b343a0 │ │ │ │ @ instruction: 0x464282b4 │ │ │ │ ldc2 7, cr15, [r6, #-632] @ 0xfffffd88 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ rsbsle r2, lr, r0, lsl #16 │ │ │ │ - eorne pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + rsbcs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x26004b58 │ │ │ │ strls r9, [r7, #-518] @ 0xfffffdfa │ │ │ │ strcc lr, [r1], -r2 │ │ │ │ ldclle 2, cr4, [r1, #-704]! @ 0xfffffd40 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf8596812 │ │ │ │ @@ -103827,16 +103827,16 @@ │ │ │ │ @ instruction: 0xf501d2ef │ │ │ │ tstcs r8, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf8d14638 │ │ │ │ @ instruction: 0x210126b4 │ │ │ │ @ instruction: 0x2c06fb03 │ │ │ │ vldr s18, [ip, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ - vqdmulh.s d7, d15, d0 │ │ │ │ - @ instruction: 0xf8daffbb │ │ │ │ + vqdmulh.s d23, d0, d0 │ │ │ │ + @ instruction: 0xf8daf85b │ │ │ │ bl 0xfe9b9988 │ │ │ │ ldrtmi r0, [r8], -r8, lsl #4 │ │ │ │ strtmi r4, [r8], r1, asr #8 │ │ │ │ stc2l 7, cr15, [r0], #632 @ 0x278 │ │ │ │ @ instruction: 0x001af8ba │ │ │ │ ldrb r4, [r2, r0, asr #22] │ │ │ │ @ instruction: 0xf64b4a40 │ │ │ │ @@ -103854,39 +103854,39 @@ │ │ │ │ suble r1, r1, r1, asr ip │ │ │ │ @ instruction: 0xf0403203 │ │ │ │ @ instruction: 0xf64b8138 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ mcrge 4, 0, pc, cr2, cr15, {1} @ │ │ │ │ - adceq pc, r4, ip, asr #4 │ │ │ │ + rscne pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfee31d3e │ │ │ │ + mrrc2 0, 14, pc, r6, cr14 @ │ │ │ │ vqrshl.s8 q15, q13, │ │ │ │ vbic.i32 q11, #1024 @ 0x00000400 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64badf7 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041e │ │ │ │ @ instruction: 0xf8daadef │ │ │ │ @ instruction: 0x4651301c │ │ │ │ - @ instruction: 0xf64b9a07 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vpmax.s8 d25, d12, d7 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - strb pc, [r3, #2971]! @ 0xb9b @ │ │ │ │ + strb pc, [r3, #3131]! @ 0xc3b @ │ │ │ │ blls 0x19cddc │ │ │ │ @ instruction: 0xf0c04598 │ │ │ │ blls 0x155c3c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ ldrtmi r8, [r9], -r7, asr #1 │ │ │ │ vhadd.s16 d2, d14, d10 │ │ │ │ - ldrtmi pc, [r8], -sp, ror #26 @ │ │ │ │ - blx 0x13b1d96 │ │ │ │ + ldrtmi pc, [r8], -sp, lsl #28 @ │ │ │ │ + blx 0xffbb1d96 │ │ │ │ strtmi lr, [ip], -lr, lsl #13 │ │ │ │ @ instruction: 0xe6734691 │ │ │ │ @ instruction: 0xf64b683a │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r7, sl, sp} │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf01380d9 │ │ │ │ @@ -103904,32 +103904,32 @@ │ │ │ │ addeq sl, r9, lr, ror #13 │ │ │ │ addeq sl, r9, r2, asr #13 │ │ │ │ addeq sl, r9, sl, lsl #13 │ │ │ │ addeq sl, r9, lr, lsr #12 │ │ │ │ addeq sl, r9, r2, ror #10 │ │ │ │ strtmi r9, [r0], -r8, lsl #24 │ │ │ │ stc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf9ecf0a1 │ │ │ │ + blx 0xfe3b1cc8 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf7f832d0 │ │ │ │ vmla.f32 d31, d11, d21 │ │ │ │ vbic.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baeac │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ vceq.f32 d26, d28, d20 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ - @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ + vrhadd.s8 d16, d12, d29 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - blmi 0x19b475c │ │ │ │ + blmi 0x19b49dc │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdbls pc, {r5, r8, sl, sp, lr, pc} @ │ │ │ │ vmls.i8 d18, d0, d1 │ │ │ │ @ instruction: 0xf64b80b2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ umaalne r2, r9, r7, r3 │ │ │ │ @@ -103954,94 +103954,94 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ stmib sl, {r8, r9, sp}^ │ │ │ │ strb r2, [r1, #-784] @ 0xfffffcf0 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strt r5, [lr], r3, lsl #6 │ │ │ │ andscs r4, pc, #61865984 @ 0x3b00000 │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ vhadd.s16 d0, d13, d29 │ │ │ │ - blls 0x1b5788 │ │ │ │ + blls 0x1b5a08 │ │ │ │ @ instruction: 0x101cf8da │ │ │ │ bl 0xfe9473fc │ │ │ │ strbmi r0, [r1], #-520 @ 0xfffffdf8 │ │ │ │ blx 0xff8b399e │ │ │ │ vabd.s8 q15, , │ │ │ │ vbic.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64bae61 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - @ instruction: 0xf64bae59 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ - @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf24cae59 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ + vrhadd.s8 d16, d12, d29 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - strb pc, [sp], -fp, asr #21 @ │ │ │ │ + strb pc, [sp], -fp, ror #22 @ │ │ │ │ tstcs r1, r3, lsl #28 │ │ │ │ vmin.s8 d20, d12, d24 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q9, d16, d20 │ │ │ │ ldrtmi r0, [r3], -sp, lsr #4 │ │ │ │ - mcr2 2, 4, pc, cr12, cr15, {1} @ │ │ │ │ + @ instruction: 0xff2cf23f │ │ │ │ @ instruction: 0xf43f08b6 │ │ │ │ @ instruction: 0xf649af2c │ │ │ │ - vmov.i16 d19, #8 @ 0x0008 │ │ │ │ + vmul.i d20, d0, d0[4] │ │ │ │ bl 0x1b7c34 │ │ │ │ stmdavs fp!, {r1, r2, r7, r9, sl} │ │ │ │ movwls r4, #1602 @ 0x642 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1592] @ 0xfffff9c8 │ │ │ │ - mrc2 2, 3, pc, cr10, cr15, {1} │ │ │ │ + @ instruction: 0xff1af23f │ │ │ │ ldrhle r4, [r4, #37]! @ 0x25 │ │ │ │ vaba.s8 d30, d12, d9 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - str pc, [sl, -r5, lsr #21]! │ │ │ │ + str pc, [sl, -r5, asr #22]! │ │ │ │ rsbsvs pc, r2, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x97bfc │ │ │ │ svcge 0x001ff43f │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - @ instruction: 0xf64baf1c │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - @ instruction: 0xf64b012d │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vrecps.f32 d26, d12, d12 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ + vrhadd.s8 d16, d12, d29 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf0ee002d │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs lr, r0, pc, lsl #14 │ │ │ │ - msrvc (UNDEF: 108), fp │ │ │ │ + @ instruction: 0x01b4f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsl #22 │ │ │ │ addne pc, r3, #64, 4 │ │ │ │ - blx 0xffa32338 │ │ │ │ - @ instruction: 0xf824f240 │ │ │ │ - subseq pc, r8, ip, asr #4 │ │ │ │ + blx 0xfe23233a │ │ │ │ + @ instruction: 0xf8c4f240 │ │ │ │ + adcne pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1f31fb4 │ │ │ │ - @ instruction: 0xf64be758 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + blx 0x731fb6 │ │ │ │ + vaba.s8 q15, q6, q4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vshr.s64 d17, d0, #64 │ │ │ │ blmi 0x175cc4 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 2, cr15, [sl, #40]! @ 0x28 │ │ │ │ + cdp2 2, 5, cr15, cr10, cr10, {0} │ │ │ │ ldrdeq sl, [r9], sl @ │ │ │ │ - mlaseq r2, r4, r3, lr │ │ │ │ - eorseq lr, r2, r8, lsl #7 │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcce2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xaf9b74 │ │ │ │ strmi fp, [lr], -r8, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf0a10300 │ │ │ │ - ldrtmi pc, [r0], -sp, lsl #18 @ │ │ │ │ + ldrtmi pc, [r0], -sp, lsr #19 @ │ │ │ │ mrc2 7, 2, pc, cr10, cr2, {6} │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ blmi 0x8b49a8 │ │ │ │ blls 0x24fcc8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @@ -104069,16 +104069,16 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ffaf │ │ │ │ + vmla.f32 , q0, q8 │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ movwcc r3, #33288 @ 0x8208 │ │ │ │ blne 0x2b3e00 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ @@ -104105,30 +104105,30 @@ │ │ │ │ @ instruction: 0xf79a4010 │ │ │ │ @ instruction: 0xf8c0ba15 │ │ │ │ ldrmi ip, [ip], r8, lsr #32 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - movcc pc, #-536870908 @ 0xe0000004 │ │ │ │ + mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b8f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r8, ip, asr #4 │ │ │ │ + sbcscs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - stc2 2, cr15, [r4, #-40] @ 0xffffffd8 │ │ │ │ - movcc pc, #-536870908 @ 0xe0000004 │ │ │ │ + stc2 2, cr15, [r4, #40]! @ 0x28 │ │ │ │ + mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b8f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, ip, asr #4 │ │ │ │ + rscscs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r4], #40 @ 0x28 │ │ │ │ + ldc2 2, cr15, [r4, #40] @ 0x28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdhi pc, [r0], -r1 │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ ldrsbtcc pc, [r8], -r8 @ │ │ │ │ @@ -104207,28 +104207,28 @@ │ │ │ │ strbmi r1, [r8], -r1, ror #22 │ │ │ │ subsmi r4, pc, #956301312 @ 0x39000000 │ │ │ │ movwls r4, #9786 @ 0x263a │ │ │ │ stmdb r6, {r1, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r9, [r9], #2818 @ 0xb02 │ │ │ │ ldrmi r1, [lr], #-2788 @ 0xfffff51c │ │ │ │ ldr r9, [r2, r3, lsl #22]! │ │ │ │ - cmnpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b8f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r0, ip, asr #4 │ │ │ │ + eorcc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ vqsub.s8 d7, d26, d3 │ │ │ │ - vfma.f32 d31, d12, d27 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vfma.f32 , q14, │ │ │ │ + vsra.s64 d18, d24, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xf5fdc │ │ │ │ eorne pc, r7, #64, 4 │ │ │ │ - stc2 2, cr15, [lr], #-40 @ 0xffffffd8 │ │ │ │ - eorseq lr, r2, ip, lsr #7 │ │ │ │ + stc2l 2, cr15, [lr], {10} │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnpl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs fp, {r1, r6, fp, sp, lr} │ │ │ │ @@ -104396,41 +104396,41 @@ │ │ │ │ @ instruction: 0xf6426f70 │ │ │ │ vqdmlsl.s , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-2967 @ 0xfffff469 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xe72c675a │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ stmdavs r0!, {r0, r1, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf814f0ee │ │ │ │ + @ instruction: 0xf8b4f0ee │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ - @ instruction: 0xff3af0ed │ │ │ │ + @ instruction: 0xffdaf0ed │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0db │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - eorscs pc, r0, ip, asr #4 │ │ │ │ + rsbscc pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe7b2a8a │ │ │ │ + ldc2 2, cr15, [ip], #-116 @ 0xffffff8c │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ blx 0xfeb340a4 │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - subcs pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + addcc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s d4, d15, d24 │ │ │ │ - strtmi pc, [r2], -r5, lsr #22 │ │ │ │ + strtmi pc, [r2], -r5, asr #23 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf8daf79e │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - @ instruction: 0xf930f21e │ │ │ │ + @ instruction: 0xf9d0f21e │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - svclt 0x000cf0ed │ │ │ │ + svclt 0x00acf0ed │ │ │ │ @ instruction: 0xf7da6920 │ │ │ │ blmi 0x5f56e8 │ │ │ │ ldrbtmi r9, [fp], #-2563 @ 0xfffff5fd │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ movwls lr, #22366 @ 0x575e │ │ │ │ stc2l 7, cr15, [ip, #-860] @ 0xfffffca4 │ │ │ │ @@ -104553,15 +104553,15 @@ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ ldrtmi pc, [r3], -r7, lsr #22 @ │ │ │ │ @ instruction: 0xf10d4604 │ │ │ │ strtmi r0, [r9], -fp, lsl #4 │ │ │ │ @ instruction: 0xf88d4640 │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7dbfc51 │ │ │ │ - blx 0xffab2d66 │ │ │ │ + stc2 2, cr15, [r8], {63} @ 0x3f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ @@ -104592,15 +104592,15 @@ │ │ │ │ ldrtmi pc, [r3], -pc, lsl #22 @ │ │ │ │ @ instruction: 0xf10d4684 │ │ │ │ strtmi r0, [r0], -sl, lsl #4 │ │ │ │ strbtmi r4, [r4], -r9, lsr #12 │ │ │ │ andgt pc, sl, sp, lsr #17 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ vaba.s q7, , │ │ │ │ - svclt 0x0000fb9b │ │ │ │ + svclt 0x0000fc3b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r4, lsl #1 │ │ │ │ @ instruction: 0x46154b1d │ │ │ │ @@ -104628,15 +104628,15 @@ │ │ │ │ @ instruction: 0xf0020240 │ │ │ │ ldrtmi pc, [r3], -r3, ror #21 @ │ │ │ │ bge 0x107f90 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ @ instruction: 0xe7d7fbbb │ │ │ │ - blx 0x1532e92 │ │ │ │ + blx 0xffd32e92 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r6, lsl #1 │ │ │ │ blvc 0x971c2c │ │ │ │ @@ -104669,15 +104669,15 @@ │ │ │ │ blx 0xfecb2624 │ │ │ │ @ instruction: 0x460c4633 │ │ │ │ strtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ blx 0x1b3462e │ │ │ │ vaba.s q7, , q1 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000fba1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcd850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ @@ -104690,30 +104690,30 @@ │ │ │ │ @ instruction: 0xf8d0bd83 │ │ │ │ bl 0x56e718 │ │ │ │ tstle r7, lr, lsl #30 │ │ │ │ @ instruction: 0x0c03eb02 │ │ │ │ svceq 0x0020f1bc │ │ │ │ @ instruction: 0xf1cebf98 │ │ │ │ stmible sl!, {r8, r9}^ │ │ │ │ - movcc pc, #-536870908 @ 0xe0000004 │ │ │ │ + mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b8f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, ip, asr #4 │ │ │ │ + rscscs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf870f20a │ │ │ │ - movcc pc, #-536870908 @ 0xe0000004 │ │ │ │ + @ instruction: 0xf910f20a │ │ │ │ + mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21b8f24c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r8, ip, asr #4 │ │ │ │ + sbcscs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addne pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf860f20a │ │ │ │ + @ instruction: 0xf900f20a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcd8d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ andeq pc, r7, r2, lsl r0 @ │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ vst2.8 {d2-d5}, [r2], r0 │ │ │ │ @@ -104768,20 +104768,20 @@ │ │ │ │ @ instruction: 0xf1bc448c │ │ │ │ svclt 0x00980f10 │ │ │ │ stmible r9, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [sl], #-162 @ 0xffffff5e │ │ │ │ svclt 0x00182a10 │ │ │ │ bfi r1, ip, (invalid: 20:3) │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vrsra.s64 d19, d28, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ vcge.s8 d16, d12, d18 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1d29000 │ │ │ │ - svclt 0x0000fcef │ │ │ │ + svclt 0x0000fd8f │ │ │ │ movweq pc, #28672 @ 0x7000 @ │ │ │ │ ldmibmi r0!, {r0, r2, r3, r5, r8, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r7, r0, lsr #32 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r7}^ │ │ │ │ andcc fp, r8, pc, ror ip │ │ │ │ ldmdavc pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @@ -104828,15 +104828,15 @@ │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x14398c0 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ bls 0x1aac0c │ │ │ │ - @ instruction: 0xf9d2f0a3 │ │ │ │ + blx 0x1d32b44 │ │ │ │ muleq r0, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcdac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ addlt r6, r2, r2, lsl #28 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -104891,19 +104891,19 @@ │ │ │ │ @ instruction: 0xf001b300 │ │ │ │ blcs 0xb75a8 │ │ │ │ @ instruction: 0xf001d01e │ │ │ │ blcs 0x1375c0 │ │ │ │ @ instruction: 0xf001d02d │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r8} │ │ │ │ vhadd.s8 d29, d12, d10 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0xbf6e6c │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - blx 0xfff3310e │ │ │ │ + ldc2 1, cr15, [sl], {210} @ 0xd2 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bllt 0xfeb50a3c │ │ │ │ ldrtmi r9, [r0], -ip, lsl #18 │ │ │ │ stc2 7, cr15, [r2, #988]! @ 0x3dc │ │ │ │ strb r8, [r4, ip] │ │ │ │ cdpne 2, 4, cr0, cr8, cr4, {1} │ │ │ │ @@ -104934,20 +104934,20 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98ab4 │ │ │ │ @ instruction: 0xf64bd0c2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051]! @ 0x41b │ │ │ │ strtmi r9, [r9], -ip, lsl #20 │ │ │ │ - rsbcs pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x11b2e1e │ │ │ │ + blx 0xff9b2e1e │ │ │ │ svclt 0x0000e7b2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfebcaa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ stmib sp, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ blmi 0x173f6e0 │ │ │ │ @@ -105020,35 +105020,35 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf64be78a │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r9, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74658 │ │ │ │ @ instruction: 0x2000fcb5 │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ - blx 0xffeb3310 │ │ │ │ - @ instruction: 0xf836f23f │ │ │ │ + blx 0xfe6b3312 │ │ │ │ + @ instruction: 0xf8d6f23f │ │ │ │ cmppvs lr, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x98c44 │ │ │ │ @ instruction: 0xf64bd0e7 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ @ instruction: 0x46299a19 │ │ │ │ - addscs pc, r4, ip, asr #4 │ │ │ │ + sbcscc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x1fb2fac │ │ │ │ + blx 0x7b2fae │ │ │ │ svclt 0x0000e7d7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, ror #7 │ │ │ │ + eorseq lr, r2, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcde10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ ldrbeq sp, [r4, #1] │ │ │ │ blcc 0xec08c │ │ │ │ @@ -105069,15 +105069,15 @@ │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ b 0x1439c80 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x76ca0 │ │ │ │ svceq 0x0001ea1c │ │ │ │ blls 0x12afcc │ │ │ │ - @ instruction: 0xfff0f0a2 │ │ │ │ + @ instruction: 0xf890f0a3 │ │ │ │ @ instruction: 0xf7f79902 │ │ │ │ svclt 0x0000fc4d │ │ │ │ muleq r0, r8, r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -105158,43 +105158,43 @@ │ │ │ │ svcvs 0x0000e850 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r0, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr4, cr4, {7} │ │ │ │ ldrb r7, [r9, -ip, asr #1]! │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x6f7298 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d232ba │ │ │ │ - @ instruction: 0xf64bf9e5 │ │ │ │ + @ instruction: 0xf64bfa85 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdbls ip, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ vqdmulh.s d31, d27, d13 │ │ │ │ vqdmlal.s q11, d0, d2[4] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ bls 0x3ac5d4 │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf0ed002d │ │ │ │ - strb pc, [r4, r1, ror #18]! @ │ │ │ │ + strb pc, [r4, r1, lsl #20]! @ │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1772f0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d232cd │ │ │ │ - svclt 0x0000f9b9 │ │ │ │ + svclt 0x0000fa59 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrvs 6, 0, r4, cr3, cr13, {0} │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d34614 │ │ │ │ @@ -105306,19 +105306,19 @@ │ │ │ │ @ instruction: 0xe74adcf6 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x9108c │ │ │ │ ldmdbls r3, {r4, r5, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f74638 │ │ │ │ andcs pc, r0, r9, ror sl @ │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, asr #22 │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf8bcf1d2 │ │ │ │ + @ instruction: 0xf95cf1d2 │ │ │ │ stmdacc r5, {r2, fp, ip, pc} │ │ │ │ svclt 0x00982802 │ │ │ │ ldmdale r2!, {r0, r3, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf8030a22 │ │ │ │ b 0x1109c58 │ │ │ │ beq 0xa8f86c │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @@ -105368,42 +105368,42 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x9917c │ │ │ │ @ instruction: 0xf64bd087 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r0, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46319a13 │ │ │ │ - rsccs pc, r8, ip, asr #4 │ │ │ │ + eorsmi pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xffe0f0ec │ │ │ │ + @ instruction: 0xf880f0ed │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andmi pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf838f1d2 │ │ │ │ + @ instruction: 0xf8d8f1d2 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, lsl #8 │ │ │ │ + eorseq lr, r2, r8, asr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf649b08b │ │ │ │ vmull.s , d0, d0[5] │ │ │ │ @ instruction: 0x46062a97 │ │ │ │ ldrmi r4, [r1], r8, lsl #13 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ movwls r0, #29632 @ 0x73c0 │ │ │ │ - movteq pc, #22090 @ 0x564a @ │ │ │ │ + orrne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff6cf0f1 │ │ │ │ + @ instruction: 0xf80cf0f2 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addhi pc, r6, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ b 0x9115b0 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [sp, #-1872] @ 0xfffff8b0 │ │ │ │ @@ -105429,228 +105429,228 @@ │ │ │ │ ldmdble r7, {r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ @ instruction: 0xe7c01c7e │ │ │ │ teqle sl, sl, asr #10 │ │ │ │ rscsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3377 @ 0xd31 @ │ │ │ │ + movwcs pc, #3537 @ 0xdd1 @ │ │ │ │ @ instruction: 0x61264620 │ │ │ │ @ instruction: 0xf6496163 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - strb pc, [r5, r9, lsr #24]! @ │ │ │ │ + strb pc, [r5, r9, asr #25]! @ │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - cdpne 13, 7, cr15, cr3, cr1, {1} │ │ │ │ + cdpne 13, 7, cr15, cr3, cr1, {6} │ │ │ │ @ instruction: 0x61a34620 │ │ │ │ @ instruction: 0xf8c44651 │ │ │ │ @ instruction: 0xf0f1b01c │ │ │ │ - bls 0x1f62b8 │ │ │ │ + bls 0x1f6538 │ │ │ │ movweq pc, #32773 @ 0x8005 @ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ blcs 0x975ac │ │ │ │ ldrsbtcs sp, [r8], -r0 │ │ │ │ - blx 0xfe2b396c │ │ │ │ + blx 0xab396e │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ - stc2 0, cr15, [r2], {241} @ 0xf1 │ │ │ │ + stc2 0, cr15, [r2], #964 @ 0x3c4 │ │ │ │ @ instruction: 0x4651e7be │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43205 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ - ldc2l 0, cr15, [r6], #964 @ 0x3c4 │ │ │ │ + ldc2 0, cr15, [r6, #964] @ 0x3c4 │ │ │ │ bls 0x21dea8 │ │ │ │ ldmdale ip, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0ec1008 │ │ │ │ - @ instruction: 0xe76ef937 │ │ │ │ + @ instruction: 0xe76ef9d7 │ │ │ │ svceq 0x0008f019 │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ andlt r9, fp, r4, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ usub8mi r8, r1, r0 │ │ │ │ @ instruction: 0xf0f14620 │ │ │ │ - stmdbls r8, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r8, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, r8, r4, lsr #3 │ │ │ │ - @ instruction: 0xf91ef0ec │ │ │ │ + @ instruction: 0xf9bef0ec │ │ │ │ mlascs r8, r0, r7, lr │ │ │ │ @ instruction: 0xf1c39305 │ │ │ │ - blls 0x1f5c00 │ │ │ │ + blls 0x1f5e80 │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ blcc 0xbf94c │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ orrvs r3, r3, r8 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ cmpvs r3, r8, lsr #32 │ │ │ │ - blx 0xff0336ca │ │ │ │ + mrrc2 0, 15, pc, lr, cr1 @ │ │ │ │ @ instruction: 0xf4bf45b8 │ │ │ │ qsub16mi sl, r0, r8 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r2], #964 @ 0x3c4 │ │ │ │ + ldc2l 0, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0x6123b014 │ │ │ │ - blx 0xfeab36f6 │ │ │ │ + mcrr2 0, 15, pc, r8, cr1 @ │ │ │ │ @ instruction: 0xf1c32038 │ │ │ │ - movwcs pc, #2589 @ 0xa1d @ │ │ │ │ + movwcs pc, #2749 @ 0xabd @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ addvs r3, r5, #8 │ │ │ │ - blx 0xfe6b3716 │ │ │ │ + ldc2 0, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ cdpne 7, 7, cr14, cr3, cr14, {5} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf649b01c │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0x61a32197 │ │ │ │ @ instruction: 0xf0f19205 │ │ │ │ - bls 0x1f6198 │ │ │ │ + bls 0x1f6418 │ │ │ │ @ instruction: 0xf63f45b8 │ │ │ │ @ instruction: 0xf0c0af0a │ │ │ │ @ instruction: 0x072b80d1 │ │ │ │ bfi sp, sl, #11, #15 │ │ │ │ svclt 0x00480728 │ │ │ │ ldrle r6, [r5], #677 @ 0x2a5 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fc75 │ │ │ │ + @ instruction: 0xf1a4fd15 │ │ │ │ @ instruction: 0xf64a0008 │ │ │ │ - vmla.f d16, d0, d1[1] │ │ │ │ + vaddw.s8 , q8, d5 │ │ │ │ @ instruction: 0xf0ec0123 │ │ │ │ - @ instruction: 0xe785f8b9 │ │ │ │ + @ instruction: 0xe785f959 │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3173 @ 0xc65 @ │ │ │ │ + movwcs pc, #3333 @ 0xd05 @ │ │ │ │ cmnvs r3, r0, lsr #12 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - @ instruction: 0x0729fb5b │ │ │ │ + @ instruction: 0x0729fbfb │ │ │ │ svcge 0x0070f57f │ │ │ │ cdpcs 7, 0, cr14, cr0, cr14, {5} │ │ │ │ @ instruction: 0xf1b8d161 │ │ │ │ strdle r3, [r9, -pc]! │ │ │ │ @ instruction: 0xf1c32038 │ │ │ │ - movwcs pc, #2503 @ 0x9c7 @ │ │ │ │ + movwcs pc, #2663 @ 0xa67 @ │ │ │ │ @ instruction: 0xf6496186 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ stmib r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ subvs r3, r3, #458752 @ 0x70000 │ │ │ │ @ instruction: 0xf8c03008 │ │ │ │ @ instruction: 0xf0f19028 │ │ │ │ - ldrb pc, [r7, -r1, asr #22] @ │ │ │ │ + ldrb pc, [r7, -r1, ror #23] @ │ │ │ │ teqle r7, r0, lsl #22 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf9b2f1c3 │ │ │ │ + blx 0x1533b18 │ │ │ │ bls 0x148c1c │ │ │ │ tstpeq r1, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcc r6, r8, r7, lsl #4 │ │ │ │ @ instruction: 0xf6496101 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ tstvs sl, #-1073741787 @ 0xc0000025 │ │ │ │ bicsvs r2, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0f1625a │ │ │ │ - ldr pc, [pc, -r9, lsr #22]! │ │ │ │ + ldr pc, [pc, -r9, asr #23]! │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andls r2, r0, #0, 6 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19301 │ │ │ │ - @ instruction: 0x4604fe13 │ │ │ │ + @ instruction: 0x4604feb3 │ │ │ │ sbcle r2, r7, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1c4 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - movwcs pc, #3087 @ 0xc0f @ │ │ │ │ + movwcs pc, #3247 @ 0xcaf @ │ │ │ │ @ instruction: 0xf6494620 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0x61262197 │ │ │ │ @ instruction: 0xf0f16163 │ │ │ │ - ldr pc, [sp, -r7, lsl #22] │ │ │ │ + ldr pc, [sp, -r7, lsr #23] │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf97af1c3 │ │ │ │ + blx 0x733b88 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0f13008 │ │ │ │ - bls 0x17606c │ │ │ │ + bls 0x1762ec │ │ │ │ mrcne 7, 3, lr, cr2, cr4, {5} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - @ instruction: 0x4605fddf │ │ │ │ + @ instruction: 0x4605fe7f │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ ldrmi r6, [r9, #2691] @ 0xa83 │ │ │ │ @ instruction: 0xf649d18d │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1b8fbdb │ │ │ │ + @ instruction: 0xf1b8fc7b │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ strls r0, [r1], #-513 @ 0xfffffdff │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f19200 │ │ │ │ - strmi pc, [r4], -r5, asr #27 │ │ │ │ + strmi pc, [r4], -r5, ror #28 │ │ │ │ movwcs fp, #2928 @ 0xb70 │ │ │ │ andshi pc, r8, r5, asr #17 │ │ │ │ strtmi r6, [r8], -fp, ror #3 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - blx 0xff1338c0 │ │ │ │ + blx 0x19338c2 │ │ │ │ @ instruction: 0xf108e6d8 │ │ │ │ strtmi r0, [r0], -r1, lsl #6 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ msrpl (UNDEF: 100), r9 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0f16123 │ │ │ │ - @ instruction: 0xe72efab5 │ │ │ │ + @ instruction: 0xe72efb55 │ │ │ │ andls r2, r3, #56 @ 0x38 │ │ │ │ - @ instruction: 0xf928f1c3 │ │ │ │ + @ instruction: 0xf9c8f1c3 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ andvs r0, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf6496302 │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf8c02197 │ │ │ │ @ instruction: 0xf8c0b01c │ │ │ │ andcc fp, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf0f16103 │ │ │ │ - @ instruction: 0xe718fa9f │ │ │ │ + @ instruction: 0xe718fb3f │ │ │ │ ldrmi r6, [r9, #2723] @ 0xaa3 │ │ │ │ @ instruction: 0xf649d1cd │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12197 │ │ │ │ - @ instruction: 0xf1a4fb93 │ │ │ │ + @ instruction: 0xf1a4fc33 │ │ │ │ ldmib r4, {r3}^ │ │ │ │ stmib r5, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64a2306 │ │ │ │ - vmla.f d16, d0, d1[1] │ │ │ │ - @ instruction: 0xf0eb0123 │ │ │ │ - sbfx pc, r3, #31, #31 │ │ │ │ + vaddw.s8 , q8, d5 │ │ │ │ + @ instruction: 0xf0ec0123 │ │ │ │ + @ instruction: 0xe7bef873 │ │ │ │ mcrlt 7, 4, pc, cr6, cr6, {7} @ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsbscs pc, pc, r0, lsl #17 │ │ │ │ stmdalt sl, {r2, r3, r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s22 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ blcs 0xe3ab8 │ │ │ │ @@ -105667,68 +105667,68 @@ │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ @ instruction: 0xf09f38ff │ │ │ │ - @ instruction: 0xf04ffc0f │ │ │ │ + @ instruction: 0xf04ffcaf │ │ │ │ andcs r3, r0, #4177920 @ 0x3fc000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf6498900 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - strmi pc, [r4], -r1, asr #26 │ │ │ │ + strmi pc, [r4], -r1, ror #27 │ │ │ │ ands fp, r2, r0, lsr r9 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ + ldc2l 0, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ cmnlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #19 │ │ │ │ stmdbvs r1!, {r0, r1, r5, r7, r9, fp, sp, lr} │ │ │ │ strmi r3, [r8, r1, lsl #4]! │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ stmdbcs r0, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf09fd0ec │ │ │ │ - strtmi pc, [r0], -r1, lsl #24 │ │ │ │ + strtmi pc, [r0], -r1, lsr #25 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ movwcs fp, #32910 @ 0x808e │ │ │ │ vrhadd.s8 d18, d12, d1 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmlal.s q10, d0, d0[7] │ │ │ │ @ instruction: 0xf645022d │ │ │ │ - vaddhn.i16 d22, q8, q0 │ │ │ │ + vmls.i d23, d16, d0[2] │ │ │ │ movwls r0, #13362 @ 0x3432 │ │ │ │ strmi r9, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf6449205 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ strls r0, [r2], #-562 @ 0xfffffdce │ │ │ │ vhsub.s8 d25, d12, d4 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vrshr.s64 d20, d20, #64 │ │ │ │ andls r0, r0, #-805306366 @ 0xd0000002 │ │ │ │ - andscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + subsmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf904f23e │ │ │ │ + @ instruction: 0xf9a4f23e │ │ │ │ bcc 0x737c0 │ │ │ │ - blx 0xfedb3906 │ │ │ │ + mrrc2 0, 9, pc, r4, cr15 @ │ │ │ │ blcc 0x737c8 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ blge 0xb1dd0 │ │ │ │ - stc2l 0, cr15, [r6], #964 @ 0x3c4 │ │ │ │ + stc2 0, cr15, [r6, #964] @ 0x3c4 │ │ │ │ eorsle r2, r9, r0, lsl #16 │ │ │ │ - strcc pc, [ip, -ip, asr #4]! │ │ │ │ + ldrbmi pc, [r4, -ip, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ movwcs r6, #35490 @ 0x8aa2 │ │ │ │ @ instruction: 0xf01269a0 │ │ │ │ stmdbvs r6!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf0122172 │ │ │ │ @@ -105743,84 +105743,84 @@ │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ ldrtmi lr, [sl], -fp, lsl #4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andls r9, r4, r6, lsl #6 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ strls r9, [r5, #-1289] @ 0xfffffaf7 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8c2f23e │ │ │ │ + @ instruction: 0xf962f23e │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0f1ab00 │ │ │ │ - strmi pc, [r4], -fp, asr #25 │ │ │ │ + strmi pc, [r4], -fp, ror #26 │ │ │ │ bicle r2, fp, r0, lsl #16 │ │ │ │ pop {r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf09f4df0 │ │ │ │ - svclt 0x0000bb7d │ │ │ │ + svclt 0x0000bc1d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebce92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0xf0f12097 │ │ │ │ - @ instruction: 0xb140fc91 │ │ │ │ + cmpplt r0, r1, lsr sp @ p-variant is OBSOLETE │ │ │ │ andlt r6, r4, r0, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - hvclt 4031 @ 0xfbf │ │ │ │ + cmpplt r0, pc, lsl ip @ p-variant is OBSOLETE │ │ │ │ andlt r2, r4, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsl sp │ │ │ │ - blx 0xf339fa │ │ │ │ + blx 0xff7339fa │ │ │ │ strtmi r9, [r2], -r3, lsl #22 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ + stc2 0, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ cmplt r0, r4, lsl #12 │ │ │ │ - blx 0x1133a16 │ │ │ │ + blx 0xff933a16 │ │ │ │ andlt r6, r4, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf09fbd10 │ │ │ │ - @ instruction: 0xe7d9fb37 │ │ │ │ + @ instruction: 0xe7d9fbd7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebce9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ tstle sl, #268435464 @ 0x10000008 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ - blx 0x1333a4a │ │ │ │ + blx 0xffb33a4a │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf0f11300 │ │ │ │ - blx 0xfecb68f8 │ │ │ │ + blx 0xfecb6b78 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d12, d0 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ blmi 0xf78c0 │ │ │ │ andvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffbcf208 │ │ │ │ - eorseq lr, r2, r0, lsl r4 │ │ │ │ + @ instruction: 0xf85cf209 │ │ │ │ + eorseq lr, r2, r8, asr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed853 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ @@ -105830,15 +105830,15 @@ │ │ │ │ bcs 0x8928c │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r7], -lr, asr #2 │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f443c │ │ │ │ - b 0x1b6464 │ │ │ │ + b 0x1b66e4 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf649d32a │ │ │ │ vqdmlsl.s , d0, d0[5] │ │ │ │ @ instruction: 0xf10a2797 │ │ │ │ strd r3, [sl], -pc @ │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ @@ -105847,78 +105847,78 @@ │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ blne 0xb6c4ec │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f11900 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x778c0 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q14, q8 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ blmi 0x5f799c │ │ │ │ subcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff4ef208 │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffeef208 │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccc pc, r4, ip, asr #4 │ │ │ │ + rscmi pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0f │ │ │ │ vqsub.s8 d7, d8, d2 │ │ │ │ - vmax.f32 , q6, │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vmax.f32 , q14, │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ blmi 0x2b79d0 │ │ │ │ subcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff34f208 │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffd4f208 │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, r0, ip, asr #4 │ │ │ │ + sbcmi pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s8 q1, q4, q3 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ - eorseq lr, r2, r8, lsr #8 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ + eorseq lr, r2, r0, ror r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ - @ instruction: 0xf928f23a │ │ │ │ + @ instruction: 0xf9c8f23a │ │ │ │ @ instruction: 0xf09f4606 │ │ │ │ - vpmin.s8 , q1, │ │ │ │ + vpadd.i8 d31, d2, d15 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf04f0395 │ │ │ │ @ instruction: 0xf6490900 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ ldmvs ip, {r0, r1, r2, r4, r7, sp} │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00ad45b0 │ │ │ │ rsbsmi r4, r3, #37 @ 0x25 │ │ │ │ blne 0xb879fc │ │ │ │ @ instruction: 0xf106bfb6 │ │ │ │ @ instruction: 0xf10434ff │ │ │ │ stmdbne r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, ip, sp}^ │ │ │ │ strbmi r4, [fp], -sl, lsr #12 │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1a33d66 │ │ │ │ + stc2 0, cr15, [r6], {241} @ 0xf1 │ │ │ │ ldmib r0, {r6, r8, ip, sp, pc}^ │ │ │ │ bvs 0xfe2405c0 │ │ │ │ @ instruction: 0xf17342a2 │ │ │ │ @ instruction: 0xd3250300 │ │ │ │ strle r0, [sl], #-1979 @ 0xfffff845 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -105933,48 +105933,48 @@ │ │ │ │ @ instruction: 0xf0172397 │ │ │ │ @ instruction: 0xf1040f05 │ │ │ │ svclt 0x00140101 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ ldmdavs r8, {r0, r3, r6, r8, r9, fp, ip} │ │ │ │ andlt r4, r3, r8, lsr #8 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrclt 2, 3, pc, r4, cr10 @ │ │ │ │ + ldcllt 2, cr15, [r4], #232 @ 0xe8 │ │ │ │ ldrmi r3, [r0, #2056]! @ 0x808 │ │ │ │ and sp, ip, r3, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, r9, fp, sp, lr} │ │ │ │ andcc r4, r8, pc, lsl r3 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmdbmi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x12b3dde │ │ │ │ + blx 0xffab3dde │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ vabd.s8 q15, q14, q4 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0xf7ae4 │ │ │ │ addcs pc, r2, #64, 4 │ │ │ │ - cdp2 2, 10, cr15, cr10, cr8, {0} │ │ │ │ - eorseq lr, r2, r0, asr #8 │ │ │ │ + @ instruction: 0xff4af208 │ │ │ │ + eorseq lr, r2, r8, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ mcrne 6, 0, r4, cr2, cr0, {4} │ │ │ │ @ instruction: 0xf388fab8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdbeq fp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf000429a │ │ │ │ strmi r8, [lr], -ip, asr #1 │ │ │ │ strmi r2, [r1], r0, lsl #10 │ │ │ │ - @ instruction: 0xf9c2f09f │ │ │ │ + blx 0x1933ce8 │ │ │ │ rsbpl pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffe33e44 │ │ │ │ + blx 0xfe633e46 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ strbteq r6, [r1], r4, lsl #21 │ │ │ │ @ instruction: 0xf014d57c │ │ │ │ eorle r0, r1, r2, lsl #14 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d9d067 │ │ │ │ @ instruction: 0xf8d33060 │ │ │ │ @@ -105982,21 +105982,21 @@ │ │ │ │ rsble r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf7d04640 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0d05b │ │ │ │ vshr.u8 d26, d4, #6 │ │ │ │ @ instruction: 0xf10a3a80 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - ldrbmi pc, [r0], -pc, lsr #19 @ │ │ │ │ + ldrbmi pc, [r0], -pc, asr #20 @ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf86af23a │ │ │ │ + @ instruction: 0xf90af23a │ │ │ │ mvnpl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmvs r9, {r1, r9, sl, lr} │ │ │ │ addsmi r4, r0, #72, 4 @ 0x80000004 │ │ │ │ subsmi sp, r3, #372736 @ 0x5b000 │ │ │ │ andsmi r4, lr, r5, lsl r6 │ │ │ │ rsbsle r2, pc, r0, lsl #20 │ │ │ │ @@ -106016,32 +106016,32 @@ │ │ │ │ blx 0xfe0b64a8 │ │ │ │ ldmdble pc, {r0, r1, r5, r7, r8, sl, lr}^ @ │ │ │ │ @ instruction: 0xf04f1935 │ │ │ │ stmdals r3, {fp} │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0f18004 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bvs 0xfe12bee0 │ │ │ │ @ instruction: 0x06d24317 │ │ │ │ stmdbls r6, {r0, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andcs r4, r2, #70254592 @ 0x4300000 │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ streq pc, [r2, -r7, asr #32] │ │ │ │ blx 0xffe35b60 │ │ │ │ @ instruction: 0xf04fe7d7 │ │ │ │ @ instruction: 0xf09f0a01 │ │ │ │ - @ instruction: 0x4650f957 │ │ │ │ + @ instruction: 0x4650f9f7 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ beq 0xb3cc4 │ │ │ │ - @ instruction: 0xf948f09f │ │ │ │ + @ instruction: 0xf9e8f09f │ │ │ │ andlt r4, r9, r0, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdmi r8, [lr], -r0 │ │ │ │ bne 0x1cc9454 │ │ │ │ @@ -106058,40 +106058,40 @@ │ │ │ │ @ instruction: 0xf007bf54 │ │ │ │ @ instruction: 0xf0470707 │ │ │ │ @ instruction: 0xf6490701 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0x463a2397 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ vqshl.s64 d4, d16, d10 │ │ │ │ - @ instruction: 0xe764fb5b │ │ │ │ + @ instruction: 0xe764fbfb │ │ │ │ strb r9, [r7, r7, lsl #26]! │ │ │ │ beq 0xf3d34 │ │ │ │ vabd.s8 q15, q14, │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ blmi 0xf7cc0 │ │ │ │ addscs pc, fp, #64, 4 │ │ │ │ - ldc2 2, cr15, [ip, #32]! │ │ │ │ - eorseq lr, r2, r0, asr r4 │ │ │ │ + cdp2 2, 5, cr15, cr12, cr8, {0} │ │ │ │ + mlaseq r2, r8, r5, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcee20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ andle r2, r3, r1, lsl #16 │ │ │ │ svclt 0x00182802 │ │ │ │ andle r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0xfee34486 │ │ │ │ + mrrc2 2, 0, pc, r6, cr12 @ │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ svclt 0x0000fc41 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r4, r4, asr #28 │ │ │ │ @@ -106103,19 +106103,19 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x468087f0 │ │ │ │ @ instruction: 0xf6494692 │ │ │ │ vmlsl.s , d0, d0[5] │ │ │ │ vmin.s8 d18, d18, d7 │ │ │ │ vqdmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0xf09f0795 │ │ │ │ - strcs pc, [r0, #-2271] @ 0xfffff721 │ │ │ │ + strcs pc, [r0, #-2431] @ 0xfffff681 │ │ │ │ strbmi r4, [r2], -r1, lsl #13 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9dcf0f1 │ │ │ │ + blx 0x1fb4078 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldrmi r2, [r0, #774] @ 0x306 │ │ │ │ movweq lr, #15221 @ 0x3b75 │ │ │ │ @ instruction: 0xf8dcd33e │ │ │ │ b 0xafbd8c │ │ │ │ @ instruction: 0xf0330301 │ │ │ │ @@ -106126,28 +106126,28 @@ │ │ │ │ cmnplt r8, #2768 @ p-variant is OBSOLETE @ 0xad0 │ │ │ │ bl 0xfe991fd0 │ │ │ │ subsmi r0, r1, #8, 6 @ 0x20000000 │ │ │ │ eorle r4, r6, #-1342177272 @ 0xb0000008 │ │ │ │ @ instruction: 0xf1b92001 │ │ │ │ strdle r3, [r0, #255] @ 0xff │ │ │ │ @ instruction: 0xf09f9003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmib ip, {r0, r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r2, r2, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ @ instruction: 0xf102d2f0 │ │ │ │ strb r0, [r8, r1, lsl #16] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf09fd1eb │ │ │ │ - @ instruction: 0xf649f869 │ │ │ │ + @ instruction: 0xf649f909 │ │ │ │ vmla.i d21, d0, d0[5] │ │ │ │ @ instruction: 0x46422097 │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0f14500 │ │ │ │ - @ instruction: 0xb148f99d │ │ │ │ + cmpplt r8, sp, lsr sl @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ bl 0xfeab1c34 │ │ │ │ ldr r0, [r0, r2, lsl #16]! │ │ │ │ ldrb r2, [r4, r0] │ │ │ │ ldrb r4, [r5, r8, asr #12] │ │ │ │ str fp, [r5, r1, lsl #2] │ │ │ │ @@ -106156,55 +106156,55 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebcef64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf09f4616 │ │ │ │ - @ instruction: 0xf649f83d │ │ │ │ + @ instruction: 0xf649f8dd │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r5, r9, fp, ip} │ │ │ │ ldmdale r5!, {r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x46112210 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ ldm r4, {r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ stm r5, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf09f000f │ │ │ │ - @ instruction: 0x4628f83b │ │ │ │ + @ instruction: 0x4628f8db │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - @ instruction: 0xf830f09f │ │ │ │ + @ instruction: 0xf8d0f09f │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ blx 0xfea35daa │ │ │ │ msrvs SPSR_sx, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0x99e48 │ │ │ │ @ instruction: 0xf64bd0f4 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [sp, #1051]! @ 0x41b │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0ec002d │ │ │ │ - @ instruction: 0xe7e5f97b │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xe7e5fa1b │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscscc pc, ip, ip, asr #4 │ │ │ │ + subpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccs r4, lr, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [ip], #32 │ │ │ │ - eorseq lr, r2, r0, ror #8 │ │ │ │ + ldc2l 2, cr15, [ip, #-32] @ 0xffffffe0 │ │ │ │ + eorseq lr, r2, r8, lsr #11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldmdbmi r5, {r3, r7, r9, sl, lr}^ │ │ │ │ ldmdbeq sp, {r1, r2, r3, r7, ip, sp, pc}^ │ │ │ │ tstls sp, r9, lsl #16 │ │ │ │ @@ -106281,23 +106281,23 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmiavs r4!, {r1, r2, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46214630 │ │ │ │ ldm r4, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strcc r2, [r8], #-895 @ 0xfffffc81 │ │ │ │ ldrsbeq lr, [pc, #-132] @ 0x77ee0 │ │ │ │ andcs lr, r0, r9, asr #15 │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - @ instruction: 0xf91ef1d1 │ │ │ │ - mrc2 2, 2, pc, cr12, cr13, {1} │ │ │ │ + @ instruction: 0xf9bef1d1 │ │ │ │ + mrc2 2, 7, pc, cr12, cr13, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r8, ror r4 │ │ │ │ + eorseq lr, r2, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebcf194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ streq pc, [r7], #-2 │ │ │ │ movweq pc, #28706 @ 0x7022 @ │ │ │ │ strmi r4, [r1], -sl, lsl #12 │ │ │ │ @@ -106328,15 +106328,15 @@ │ │ │ │ blmi 0x248c4c │ │ │ │ blls 0x1d2078 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 0, pc, cr8, cr13, {1} @ │ │ │ │ + mcr2 2, 5, pc, cr8, cr13, {1} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r5, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ @@ -106379,25 +106379,25 @@ │ │ │ │ b 0x1088908 │ │ │ │ strb r4, [r5, r1, lsl #6] │ │ │ │ stmdavs fp, {r1, r3, fp, sp, lr}^ │ │ │ │ strmi lr, [r8], -r2, asr #15 │ │ │ │ blx 0x1f360e2 │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ @ instruction: 0x2000e7bc │ │ │ │ - cmppcs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf85af1d1 │ │ │ │ + @ instruction: 0xf8faf1d1 │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff9903 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ str r4, [r9, fp, lsl #12]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ mcrvs 6, 1, r4, cr10, cr14, {0} │ │ │ │ @ instruction: 0xf8d29808 │ │ │ │ @@ -106443,21 +106443,21 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8e5c │ │ │ │ blx 0x2341e0 │ │ │ │ blx 0xa349ec │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b44318 │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x1786ac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf1d012db │ │ │ │ - svclt 0x0000ffdb │ │ │ │ + @ instruction: 0xf1d112db │ │ │ │ + svclt 0x0000f87b │ │ │ │ muleq r0, r8, r0 │ │ │ │ - mlaseq r2, r4, r4, lr │ │ │ │ + ldrsbteq lr, [r2], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r0, ror #31 │ │ │ │ addlt r0, r4, r4, asr r9 │ │ │ │ stmdals r8, {r1, r3, r5, r9, sl, fp, sp, lr} │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106497,28 +106497,28 @@ │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ blx 0x9b8f34 │ │ │ │ blx 0x2342b8 │ │ │ │ blx 0xa34ac4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ addlt r4, r0, #24, 6 @ 0x60000000 │ │ │ │ vabd.s8 q15, q14, q1 │ │ │ │ - vmla.f d18, d0, d0[3] │ │ │ │ + vsra.s64 d19, d4, #64 │ │ │ │ blmi 0x338784 │ │ │ │ sbcsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xff6ef1d0 │ │ │ │ + @ instruction: 0xf80ef1d1 │ │ │ │ ldr r8, [r5, r8, lsl #16]! │ │ │ │ strtmi r4, [r8], -sl, lsl #12 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ addlt pc, r0, #1296 @ 0x510 │ │ │ │ @ instruction: 0xf851e7ae │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ str r2, [r9, pc]! │ │ │ │ muleq r0, r8, r0 │ │ │ │ - eorseq lr, r2, r0, lsr #9 │ │ │ │ + eorseq lr, r2, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd8 │ │ │ │ vmin.s8 d20, d2, d10 │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ umulllt r0, r7, r5, r3 │ │ │ │ @@ -106534,15 +106534,15 @@ │ │ │ │ @ instruction: 0x2c00d90c │ │ │ │ blls 0x3ac450 │ │ │ │ tstcs r0, r1 │ │ │ │ andlt r6, r7, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x33bcf24e │ │ │ │ + movwpl pc, #16974 @ 0x424e @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ tstls r3, r8, lsl #12 │ │ │ │ @ instruction: 0xf8d39205 │ │ │ │ movwls r3, #16668 @ 0x411c │ │ │ │ @ instruction: 0xf9d6f7ff │ │ │ │ stmdbls r3, {r2, r8, r9, fp, ip, pc} │ │ │ │ @@ -106565,30 +106565,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5a59c0d │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - andcs pc, r0, sp, lsl ip @ │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2000fcbd │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ rscscs pc, fp, #64, 4 │ │ │ │ - mcr2 1, 7, pc, cr4, cr0, {6} @ │ │ │ │ - eorsmi pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xff84f1d0 │ │ │ │ + rsbspl pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d03219 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ - eorseq lr, r2, r0, asr #9 │ │ │ │ - eorseq lr, r2, ip, lsr #9 │ │ │ │ + svclt 0x0000ff75 │ │ │ │ + eorseq lr, r2, r8, lsl #12 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vqdmulh.s d21, d16, d0[4] │ │ │ │ @ instruction: 0x46150c95 │ │ │ │ addlt r4, r6, sl, lsl r6 │ │ │ │ @@ -106600,16 +106600,16 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r6, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ ldmdacc r0!, {r0, r1, r3, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0a19400 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ - vrsra.s64 d19, d28, #64 │ │ │ │ + vfma.f32 , q7, │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ bl 0x139138 │ │ │ │ strmi r0, [r8], -r2, lsl #7 │ │ │ │ andls r9, r5, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x311cf8d3 │ │ │ │ @ instruction: 0xf7ff9304 │ │ │ │ blls 0x1b69c8 │ │ │ │ andmi r9, r3, #49152 @ 0xc000 │ │ │ │ @@ -106629,28 +106629,28 @@ │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andlt r4, r6, r8, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x2f8994 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1d022fb │ │ │ │ - vceq.f32 , q6, │ │ │ │ - vmvn.i32 d20, #262144 @ 0x00040000 │ │ │ │ + vmax.f32 d31, d12, d7 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d12 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ blmi 0x1789b0 │ │ │ │ subvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 1, 2, pc, cr8, cr0, {6} │ │ │ │ - eorseq lr, r2, r0, asr #9 │ │ │ │ - eorseq lr, r2, r4, ror #9 │ │ │ │ + mrc2 1, 7, pc, cr8, cr0, {6} │ │ │ │ + eorseq lr, r2, r8, lsl #12 │ │ │ │ + eorseq lr, r2, ip, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebcf718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0x460b5236 │ │ │ │ @ instruction: 0x6e123a30 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @@ -106672,15 +106672,15 @@ │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ svclt 0x00884299 │ │ │ │ stmdble r7, {r0, r8, r9, sp} │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ strls r3, [r0], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x123480e │ │ │ │ + blx 0xffa3480e │ │ │ │ andls r4, r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7ff9102 │ │ │ │ ldmib sp, {r0, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0101202 │ │ │ │ tstle r5, r4, lsl #30 │ │ │ │ biceq pc, r0, #192, 6 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -106707,30 +106707,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q9, q8 │ │ │ │ vmull.s , d16, d0[4] │ │ │ │ @ instruction: 0x460e0a95 │ │ │ │ @ instruction: 0xf09e4605 │ │ │ │ - @ instruction: 0xf04ffc27 │ │ │ │ + @ instruction: 0xf04ffcc7 │ │ │ │ @ instruction: 0xf8da0900 │ │ │ │ strbmi r2, [fp], -r8 │ │ │ │ andeq pc, ip, fp, lsl #2 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ b 0x1a0867c │ │ │ │ strtmi r0, [sl], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0f09600 │ │ │ │ - @ instruction: 0x4604fd1d │ │ │ │ + @ instruction: 0x4604fdbd │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -fp, asr #12 │ │ │ │ stmdbvs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r2, #-960]! @ 0xfffffc40 │ │ │ │ + ldc2l 0, cr15, [r2, #960] @ 0x3c0 │ │ │ │ @ instruction: 0xf10b4607 │ │ │ │ movwls r0, #8972 @ 0x230c │ │ │ │ - movteq pc, #22090 @ 0x564a @ │ │ │ │ + orrne pc, r5, #77594624 @ 0x4a00000 │ │ │ │ msreq CPSR_xc, #192, 4 │ │ │ │ ldmib r4, {r0, r1, r8, r9, ip, pc}^ │ │ │ │ andcs r3, r0, r4, lsl #4 │ │ │ │ ldrdgt lr, [r6, -r4] │ │ │ │ ldrmi r4, [lr], fp, lsr #5 │ │ │ │ bleq 0xb4c30 │ │ │ │ strbmi sp, [r6, #-804]! @ 0xfffffcdc │ │ │ │ @@ -106741,49 +106741,49 @@ │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uqasxmi fp, r2, r8 │ │ │ │ andcc r4, r1, #32, 8 @ 0x20000000 │ │ │ │ bl 0xfe900a90 │ │ │ │ sbcsmi r0, sl, lr, lsl #4 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - svc 0x0044f22b │ │ │ │ + svc 0x00e4f22b │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ adcle r2, r5, r0, lsl #30 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #18 │ │ │ │ - ldc2l 0, cr15, [ip], #960 @ 0x3c0 │ │ │ │ + ldc2 0, cr15, [ip, #960] @ 0x3c0 │ │ │ │ ldrb r4, [r0, r7, lsl #12] │ │ │ │ @ instruction: 0xf8da1ae8 │ │ │ │ bl 0x19046cc │ │ │ │ @ instruction: 0xf1c30242 │ │ │ │ sbcsmi r0, r8, r0, lsr #28 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {5} │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ blx 0x8a196 │ │ │ │ strb pc, [fp, r8] @ │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - blx 0xff334aa8 │ │ │ │ + blx 0x1b34aaa │ │ │ │ @ instruction: 0xf1a49903 │ │ │ │ @ instruction: 0xf0ea0008 │ │ │ │ - bfi pc, r1, (invalid: 30:19) @ │ │ │ │ + @ instruction: 0xe7d3ffb1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebcf8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmdale r2!, {r3, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ vrshr.s64 q11, q6, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtle r4, #53898 @ 0xd28a │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ @ instruction: 0xf09e4606 │ │ │ │ - blls 0xb75a0 │ │ │ │ + blls 0xb7820 │ │ │ │ rscpl pc, r0, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ svceq 0x0002f014 │ │ │ │ svclt 0x00189901 │ │ │ │ ldreq pc, [r0], #-68 @ 0xffffffbc │ │ │ │ ldmvs r2, {r3, r4, r7, r8, r9, sl} │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -106806,34 +106806,34 @@ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [sl], -r8, ror #1 │ │ │ │ andcs r4, r0, r1, lsr r6 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4070 │ │ │ │ vceq.f32 d27, d28, d17 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ blmi 0x438860 │ │ │ │ rscsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffecf207 │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf88cf208 │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r8, ip, asr #4 │ │ │ │ + adcspl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ - vhsub.s8 , , │ │ │ │ - vrecps.f32 , q14, │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vhsub.s8 , q12, │ │ │ │ + vtst.8 , q6, │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ blmi 0xf8894 │ │ │ │ sbcsne pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xffd2f207 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + @ instruction: 0xf872f208 │ │ │ │ + eorseq lr, r2, ip, lsr r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ msrpl SPSR_s, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi fp, [lr], -r4, lsl #1 │ │ │ │ @@ -106844,69 +106844,69 @@ │ │ │ │ beq 0xb4958 │ │ │ │ ldrbmi r4, [r3], -r9, lsr #16 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ b 0x292b1c │ │ │ │ strls r0, [r0], #-1029 @ 0xfffffbfb │ │ │ │ strtmi r0, [r2], -sp, lsr #3 │ │ │ │ stmdbeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [sl], {240} @ 0xf0 │ │ │ │ + ldc2 0, cr15, [sl], #960 @ 0x3c0 │ │ │ │ ldmdavs fp!, {r7, r8, ip, sp, pc}^ │ │ │ │ streq lr, [r9], #-2980 @ 0xfffff45c │ │ │ │ sbcsmi r3, ip, r8, lsr #32 │ │ │ │ andeq pc, r4, r6, lsl #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, r2, lsr #12 │ │ │ │ strls r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ @ instruction: 0xf0f04815 │ │ │ │ teqplt r8, sp @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - stmdals r3, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt sl, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bfi r6, r9, #1, #5 │ │ │ │ b 0x1a78f48 │ │ │ │ eorscc r0, r0, r5, lsl #10 │ │ │ │ - @ instruction: 0xff92f1c1 │ │ │ │ + @ instruction: 0xf832f1c2 │ │ │ │ andvs r4, r5, #12, 18 @ 0x30000 │ │ │ │ eorge pc, r4, r0, asr #17 │ │ │ │ bls 0x232f9c │ │ │ │ andls r3, r3, r8 │ │ │ │ - @ instruction: 0xf8eef0f0 │ │ │ │ + @ instruction: 0xf98ef0f0 │ │ │ │ strb r9, [r5, r3, lsl #16]! │ │ │ │ - cmppcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r4, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, ip, ip, asr #4 │ │ │ │ + rscpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ - vhsub.s8 d3, d23, d2 │ │ │ │ - svclt 0x0000ff65 │ │ │ │ + vhsub.s8 d3, d24, d2 │ │ │ │ + svclt 0x0000f805 │ │ │ │ addseq r9, r7, #112, 26 @ 0x1c00 │ │ │ │ - eorseq lr, r2, r4, lsl #10 │ │ │ │ + eorseq lr, r2, ip, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ umaalmi pc, r0, sp, r8 @ │ │ │ │ @ instruction: 0xf09e9003 │ │ │ │ - vmlacs.f32 s30, s1, s2 │ │ │ │ + vmlacs.f64 d15, d0, d17 │ │ │ │ vhadd.s8 , q1, │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf6490395 │ │ │ │ vmull.s , d0, d0[5] │ │ │ │ @ instruction: 0xf6492a97 │ │ │ │ @ instruction: 0xf2c06bb4 │ │ │ │ vpadd.i8 d18, d28, d7 │ │ │ │ - vrshr.s64 d20, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf04f9008 │ │ │ │ @ instruction: 0xf8cd38ff │ │ │ │ andls sl, r5, #8 │ │ │ │ usada8eq sl, sp, r0, lr │ │ │ │ @ instruction: 0xf1b8d47f │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ @@ -106914,63 +106914,63 @@ │ │ │ │ ldrbmi r4, [r2], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf7fb2000 │ │ │ │ @ instruction: 0xf8dbfdd1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ strtmi r4, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x46524639 │ │ │ │ - @ instruction: 0xf94cf234 │ │ │ │ + @ instruction: 0xf9ecf234 │ │ │ │ @ instruction: 0xd12d4550 │ │ │ │ ldrbmi r4, [r5], #-1111 @ 0xfffffba9 │ │ │ │ @ instruction: 0x060aebb6 │ │ │ │ b 0x2ecaac │ │ │ │ movwcs r0, #2565 @ 0xa05 │ │ │ │ ldrbmi r9, [r2], -r2, lsl #16 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ - blx 0x2034d32 │ │ │ │ + ldc2 0, cr15, [lr], {240} @ 0xf0 │ │ │ │ bvs 0xfe0e5774 │ │ │ │ strble r0, [r4, #-1800] @ 0xfffff8f8 │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ svclt 0x002842b3 │ │ │ │ @ instruction: 0x469a4633 │ │ │ │ bicle r2, sl, r0, lsl #24 │ │ │ │ ldrble r0, [sl], #-1995 @ 0xfffff835 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ @ instruction: 0xf8dbd077 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ tstls r1, r0, asr #12 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #8 │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf90ef234 │ │ │ │ + @ instruction: 0xf9aef234 │ │ │ │ sbcsle r4, r1, r0, asr r5 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ vmax.s q2, , q0 │ │ │ │ - @ instruction: 0xf09efe71 │ │ │ │ - ldrtmi pc, [r0], -pc, lsr #20 @ │ │ │ │ + @ instruction: 0xf09eff11 │ │ │ │ + ldrtmi pc, [r0], -pc, asr #21 @ │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x11b4c50 │ │ │ │ + blx 0xff9b4c50 │ │ │ │ mulls r4, r8, r9 │ │ │ │ - blx 0x2b4c58 │ │ │ │ + blx 0xfeab4c58 │ │ │ │ ldrbmi r9, [r2], -r4, lsl #16 │ │ │ │ strmi r9, [r3], -r1 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf0f09802 │ │ │ │ - msrlt LR_irq, sp │ │ │ │ + ldrdlt pc, [r0, -sp]! │ │ │ │ @ instruction: 0xf09e9004 │ │ │ │ - stmdals r4, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r4, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09ee7b9 │ │ │ │ - @ instruction: 0xf04ffa0d │ │ │ │ + @ instruction: 0xf04ffaad │ │ │ │ @ instruction: 0xf1b836ff │ │ │ │ ldrshle r3, [r3, #255] @ 0xff │ │ │ │ - blx 0x234c88 │ │ │ │ + blx 0xfea34c88 │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ @@ -106986,23 +106986,23 @@ │ │ │ │ @ instruction: 0x4629b1ba │ │ │ │ @ instruction: 0xf8db4790 │ │ │ │ ldrbmi r1, [r2], -r0 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #8 │ │ │ │ bl 0xfe3b68c0 │ │ │ │ stmdals r5, {r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrhadd.s d2, d7, d1 │ │ │ │ - @ instruction: 0x4680fcbd │ │ │ │ + pkhtbmi pc, r0, sp, asr #26 @ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x005bf47f │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x4628e79d │ │ │ │ @ instruction: 0x4628e7d9 │ │ │ │ stmdals r5, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s d4, d7, d17 │ │ │ │ - strmi pc, [r0], sp, lsr #25 │ │ │ │ + strmi pc, [r0], sp, asr #26 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ svcge 0x007ff47f │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcfca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @@ -107183,15 +107183,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff5af23c │ │ │ │ + @ instruction: 0xfffaf23c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebcff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ teqppl r6, r1, lsr #11 @ p-variant is OBSOLETE │ │ │ │ @@ -107206,15 +107206,15 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff2cf23c │ │ │ │ + @ instruction: 0xffccf23c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {54} @ 0x36 │ │ │ │ ldrmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0xf89d3830 │ │ │ │ strls r2, [r1], #-4 │ │ │ │ @ instruction: 0xf7fdbc10 │ │ │ │ @@ -107349,15 +107349,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 d11, d12, d0 │ │ │ │ - svclt 0x0000fe0f │ │ │ │ + svclt 0x0000feaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc49 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ svclt 0x0000bc71 │ │ │ │ @@ -107624,15 +107624,15 @@ │ │ │ │ ldmib sp, {r0, r1, r2, r3}^ │ │ │ │ stm sp, {r3, r8} │ │ │ │ @ instruction: 0xf5ab0003 │ │ │ │ stmdbls r5, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwcs lr, #2526 @ 0x9de │ │ │ │ @ instruction: 0xf7fd3830 │ │ │ │ ldrb pc, [r4, r9, lsl #22] @ │ │ │ │ - blx 0xffab5d5a │ │ │ │ + stc2 2, cr15, [r8], {60} @ 0x3c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd0674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ @@ -113653,20 +113653,20 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x7f290 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2d7ef0 │ │ │ │ + b 0x2d8030 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd64a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - ldc2l 1, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + mrc2 1, 3, pc, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @@ -113712,68 +113712,68 @@ │ │ │ │ cmpeq fp, #4, 6 @ 0x10000000 │ │ │ │ b 0x1140098 │ │ │ │ stmdb r0, {r0, r4, r6, r7, r8, r9, lr}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - eorpl pc, r0, lr, asr #4 │ │ │ │ + rsbvs pc, r8, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blt 0x1ebb688 │ │ │ │ + bllt 0x6bb688 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vabal.s8 , d0, d16 │ │ │ │ + vmls.f d22, d0, d0[6] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - stc2l 0, cr15, [r0], #760 @ 0x2f8 │ │ │ │ + stc2 0, cr15, [r0, #760] @ 0x2f8 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - @ instruction: 0xf105fcd1 │ │ │ │ + @ instruction: 0xf105fd71 │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, q4, │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0be0132 │ │ │ │ - @ instruction: 0xf105fcc1 │ │ │ │ + @ instruction: 0xf105fd61 │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d8, d5 │ │ │ │ - vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ vhsub.s8 d16, d8, d29 │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - @ instruction: 0xf106fcb1 │ │ │ │ + @ instruction: 0xf106fd51 │ │ │ │ strmi r0, [r0], r0, asr #5 │ │ │ │ @ instruction: 0x51adf241 │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0bb4638 │ │ │ │ - ldrtmi pc, [r8], -r5, lsl #18 @ │ │ │ │ + ldrtmi pc, [r8], -r5, lsr #19 @ │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0b92206 │ │ │ │ - movwcs pc, #4013 @ 0xfad @ │ │ │ │ + @ instruction: 0xf0ba2206 │ │ │ │ + movwcs pc, #2125 @ 0x84d @ │ │ │ │ @ instruction: 0x36c44619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ sbceq pc, sp, #64, 4 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf95af0bc │ │ │ │ + @ instruction: 0xf9faf0bc │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d0, d7 │ │ │ │ vsubw.s8 q11, q0, d5 │ │ │ │ strbvs r0, [r2, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf64f66e3 │ │ │ │ @@ -113802,33 +113802,33 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd66e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9f4f1c3 │ │ │ │ + blx 0xfe5bbc04 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s32 d4, d5, d24 │ │ │ │ - @ instruction: 0xf646f915 │ │ │ │ - vmla.f d17, d0, d0[4] │ │ │ │ + @ instruction: 0xf646f9b5 │ │ │ │ + vaddw.s8 q9, q8, d24 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - rscmi pc, ip, ip, asr #4 │ │ │ │ + eorsvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xfe2bbc2c │ │ │ │ + blx 0xabbc2e │ │ │ │ @ instruction: 0xf0be4606 │ │ │ │ - @ instruction: 0x4605fcdb │ │ │ │ + @ instruction: 0x4605fd7b │ │ │ │ @ instruction: 0xf1c34620 │ │ │ │ - @ instruction: 0x4630fb1d │ │ │ │ - @ instruction: 0xf988f1bb │ │ │ │ + @ instruction: 0x4630fbbd │ │ │ │ + blx 0xabbc24 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmla.i8 d22, d0, d8 │ │ │ │ b 0x78658c │ │ │ │ tstle r5, r0, lsl #30 │ │ │ │ @@ -113871,21 +113871,21 @@ │ │ │ │ ldrtmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ stmdals r0, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0094621 │ │ │ │ addmi pc, sp, #11712 @ 0x2dc0 │ │ │ │ addmi fp, r6, #8, 30 │ │ │ │ vqadd.s8 , q14, q7 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ blmi 0xff6c4 │ │ │ │ vqsub.s8 q1, , q6 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000f95b │ │ │ │ + eorseq lr, r2, ip, lsr r8 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ cmplt r1, r0, lsl #30 │ │ │ │ cdpcs 8, 15, cr15, cr0, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr4, cr0, {6} │ │ │ │ @@ -113897,166 +113897,166 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c15 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0be3410 │ │ │ │ - strmi pc, [r6], -r5, lsl #23 │ │ │ │ + strmi pc, [r6], -r5, lsr #24 │ │ │ │ strls r2, [r0], #-834 @ 0xfffffcbe │ │ │ │ - subeq pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + addsne pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1ebb992 │ │ │ │ + ldc2 0, cr15, [r8], {190} @ 0xbe │ │ │ │ adcspl pc, ip, r6, asr #17 │ │ │ │ tstlt fp, fp, ror #16 │ │ │ │ addscc pc, ip, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, asr r5 │ │ │ │ + mlaseq r2, ip, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd68c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #12, 20 @ 0xc000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fac1 │ │ │ │ + @ instruction: 0xf500fb61 │ │ │ │ @ instruction: 0xf89030b0 │ │ │ │ andlt r0, r3, r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd690c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #57344 @ 0xe000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa9d │ │ │ │ + @ instruction: 0xf500fb3d │ │ │ │ ldrhcc r3, [r0], r0 │ │ │ │ stceq 8, cr15, [r8], {80} @ 0x50 │ │ │ │ subvs pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd695c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa75 │ │ │ │ + @ instruction: 0xf500fb15 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ - eorpl pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + rsbsvs pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - eorpl pc, r4, ip, asr #4 │ │ │ │ + rsbvs pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f013 │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd69c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa43 │ │ │ │ + @ instruction: 0xf500fae3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt r3, r0, lsl #30 │ │ │ │ mrceq 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd00 │ │ │ │ andlt r0, r3, ip, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd6a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa11 │ │ │ │ + @ instruction: 0xf500fab1 │ │ │ │ @ instruction: 0xf8d030b0 │ │ │ │ orrseq r3, sl, r8, lsl #1 │ │ │ │ @ instruction: 0xf013d414 │ │ │ │ vmax.f32 d16, d28, d0 │ │ │ │ - vorr.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 q11, q8, d16 │ │ │ │ vcgt.s8 d16, d12, d29 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ svclt 0x0008002d │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - eorspl pc, r0, ip, asr #4 │ │ │ │ + rsbsvs pc, r8, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9d0f0be │ │ │ │ + blx 0x1cbbbc0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cdpmi 8, 15, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802ef4 │ │ │ │ andlt r3, r2, r1, lsl #30 │ │ │ │ @@ -114070,97 +114070,97 @@ │ │ │ │ @ instruction: 0xf8c03f01 │ │ │ │ andlt r4, r2, ip, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf98ef0be │ │ │ │ + blx 0xc3bc44 │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3]! │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5004200 │ │ │ │ stmib r3, {r4, r5, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8832122 │ │ │ │ andlt r4, r2, r2, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r4, [ip, r0, lsl #4]! │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460d4c1d │ │ │ │ vmin.s8 d20, d12, d6 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf0be9400 │ │ │ │ - orrlt pc, sp, fp, asr r9 @ │ │ │ │ + strdlt pc, [sp, fp] │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ movwvc pc, #67 @ 0x43 @ │ │ │ │ addcc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vmin.s8 d20, d12, d16 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d22, d16, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsmi pc, r9, #64, 4 │ │ │ │ - blx 0xffa3bd74 │ │ │ │ + blx 0xfe23bd76 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #139264 @ 0x22000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - andcs pc, r0, #376832 @ 0x5c000 │ │ │ │ + andcs pc, r0, #2998272 @ 0x2dc000 │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vqdmlal.s q8, d0, d1[1] │ │ │ │ + vsubw.s8 , q8, d5 │ │ │ │ @ instruction: 0xf6400323 │ │ │ │ - vbic.i32 q8, #13 @ 0x0000000d │ │ │ │ + vsra.s64 d17, d29, #64 │ │ │ │ @ instruction: 0xf64e0123 │ │ │ │ - vaddl.s8 q10, d16, d29 │ │ │ │ + vmla.i d21, d16, d1[7] │ │ │ │ @ instruction: 0xf1af0022 │ │ │ │ - @ instruction: 0xf504fd01 │ │ │ │ + @ instruction: 0xf504fda1 │ │ │ │ @ instruction: 0xf50433b0 │ │ │ │ andcs r3, r0, #-1308622848 @ 0xb2000000 │ │ │ │ - bicpl pc, r0, ip, asr #4 │ │ │ │ + tstpvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscseq pc, r0, r3, asr #17 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ eorcs lr, fp, #196, 18 @ 0x310000 │ │ │ │ eorpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mvnsne pc, r3, asr #17 │ │ │ │ @@ -114170,75 +114170,75 @@ │ │ │ │ andne pc, r1, #79 @ 0x4f │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebd6cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8c7 │ │ │ │ + @ instruction: 0xf500f967 │ │ │ │ @ instruction: 0xf8d636b0 │ │ │ │ @ instruction: 0xf1b000f0 │ │ │ │ - @ instruction: 0xf8d6fb55 │ │ │ │ + @ instruction: 0xf8d6fbf5 │ │ │ │ biclt r0, r0, ip, lsr #9 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1ba5502 │ │ │ │ - strtmi pc, [r0], -r3, lsr #29 │ │ │ │ + strtmi pc, [r0], -r3, asr #30 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1ba2202 │ │ │ │ - @ instruction: 0xf8d6fe95 │ │ │ │ + @ instruction: 0xf8d6ff35 │ │ │ │ ldrhlt r0, [r8, #64] @ 0x40 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1ba5502 │ │ │ │ - strtmi pc, [r0], -r7, lsl #29 │ │ │ │ + strtmi pc, [r0], -r7, lsr #30 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 1, 3, APSR_nzcv, cr6, cr10, {5} │ │ │ │ + svclt 0x0016f1ba │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd6d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #188416 @ 0x2e000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf864f0be │ │ │ │ + @ instruction: 0xf904f0be │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppvs fp, #0, 10 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0000f890 │ │ │ │ adcscs pc, r8, #13828096 @ 0xd30000 │ │ │ │ stceq 0, cr15, [r0], {2} │ │ │ │ movwcs fp, #16849 @ 0x41d1 │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ @@ -114271,38 +114271,38 @@ │ │ │ │ tstmi r3, #16, 4 │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0x61a32301 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf793d0cc │ │ │ │ ldrdvs pc, [r0, r9]! │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcmi 0, cr11, [r9], #520 @ 0x208 │ │ │ │ @ instruction: 0xf0be4605 │ │ │ │ - tstpcs fp, #868352 @ p-variant is OBSOLETE @ 0xd4000 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + tstpcs fp, #3489792 @ p-variant is OBSOLETE @ 0x354000 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0be012d │ │ │ │ - strmi pc, [r3], -r9, lsl #17 │ │ │ │ + strmi pc, [r3], -r9, lsr #18 │ │ │ │ stccc 6, cr4, [r0], #-160 @ 0xffffff60 │ │ │ │ ldrsbtcc pc, [ip], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ strls r2, [r0], #-795 @ 0xfffffce5 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ - @ instruction: 0xf0bd012d │ │ │ │ - @ instruction: 0xf500ffe5 │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ + @ instruction: 0xf0be012d │ │ │ │ + @ instruction: 0xf500f885 │ │ │ │ addscc r3, r0, #176, 4 │ │ │ │ ldmdb r2, {r2, r9, sl, lr}^ │ │ │ │ ldreq r3, [lr], -r2, lsl #2 │ │ │ │ addshi pc, r3, r0, asr #2 │ │ │ │ eoreq pc, r0, r3, asr #32 │ │ │ │ svclt 0x005501df │ │ │ │ @ instruction: 0xf0434603 │ │ │ │ @@ -114346,41 +114346,41 @@ │ │ │ │ @ instruction: 0x46902297 │ │ │ │ ldmdavc r2, {r1, r3, r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @ instruction: 0xf64bb92a │ │ │ │ vmlal.s q9, d16, d0[4] │ │ │ │ ldmdavc r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ movtcs fp, #53650 @ 0xd192 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff74f0bd │ │ │ │ + @ instruction: 0xf814f0be │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfee3c06c │ │ │ │ + blx 0x163c06e │ │ │ │ rsbcc pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef013 │ │ │ │ cmpphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #24 │ │ │ │ addshi pc, ip, r0, lsl #2 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ adcshi pc, r4, r0 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - ldmdbmi lr, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi lr, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b941f0 │ │ │ │ - bicseq fp, lr, pc, lsl #21 │ │ │ │ + bicseq fp, lr, pc, lsr #22 │ │ │ │ svcge 0x0075f57f │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ ldrble r0, [ip, #-414] @ 0xfffffe62 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ addcs pc, r0, #14024704 @ 0xd60000 │ │ │ │ svceq 0x000ef012 │ │ │ │ @@ -114432,76 +114432,76 @@ │ │ │ │ @ instruction: 0xf5042297 │ │ │ │ ldmdavc r0, {r4, r5, r7, r9, sl, ip, sp} │ │ │ │ adcle r2, sl, r0, lsl #16 │ │ │ │ teqpcs r8, #14024704 @ p-variant is OBSOLETE @ 0xd60000 │ │ │ │ svcvs 0x0060f012 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ vrhadd.s8 d29, d28, d19 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ blmi 0x7bff88 │ │ │ │ adcvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - mrrc2 2, 0, pc, r8, cr0 @ │ │ │ │ + ldc2l 2, cr15, [r8] │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ ldrcc r2, [r0], #769 @ 0x301 │ │ │ │ andcc pc, r5, #8781824 @ 0x860000 │ │ │ │ movtcs r4, #54824 @ 0xd628 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - ldmdbmi r2, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f6f0b9 │ │ │ │ + ldmdbmi r2, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe63c1ec │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ vsubl.s8 q9, d20, d0 │ │ │ │ orrsmi r0, sl, #0, 4 │ │ │ │ svcge 0x004cf47f │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - stmdbmi r7, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9def0b9 │ │ │ │ + stmdbmi r7, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x203c21c │ │ │ │ svclt 0x0000e73a │ │ │ │ - eorseq lr, r2, r8, lsr #14 │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ - eorseq lr, r2, r0, lsr r8 │ │ │ │ - eorseq lr, r2, ip, lsr r7 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsl #16 │ │ │ │ + eorseq lr, r2, r0, ror r8 │ │ │ │ + eorseq lr, r2, ip, lsr #17 │ │ │ │ + eorseq lr, r2, r8, ror r9 │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ + eorseq lr, r2, r8, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr #18 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ vhsub.s8 d16, d12, d7 │ │ │ │ - vaddw.s8 , q0, d20 │ │ │ │ + vmla.f d22, d0, d0[7] │ │ │ │ @ instruction: 0xf0c0012d │ │ │ │ - qsaxmi pc, r8, r5 @ │ │ │ │ - subsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + qsub8mi pc, r8, r5 @ │ │ │ │ + adcvc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrpl R12_usr, ip │ │ │ │ + msrvs (UNDEF: 108), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xcbc28c │ │ │ │ + blx 0xff4bc28c │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ blcs 0x8efb4 │ │ │ │ andcs sp, r1, #90112 @ 0x16000 │ │ │ │ @ instruction: 0xf8864628 │ │ │ │ @ instruction: 0xf64f2202 │ │ │ │ vorr.i32 d17, #3328 @ 0x00000d00 │ │ │ │ vcgt.s8 d16, d15, d7 │ │ │ │ vrshr.s64 d22, d25, #64 │ │ │ │ vhsub.s8 d16, d12, d7 │ │ │ │ - vsra.s64 d22, d0, #64 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf0c0012d │ │ │ │ - @ instruction: 0xf504ff31 │ │ │ │ + @ instruction: 0xf504ffd1 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f0199 │ │ │ │ @ instruction: 0xf8d6aeb7 │ │ │ │ vst1.32 {d2-d5}, [r2], r0 │ │ │ │ @ instruction: 0xf5b22270 │ │ │ │ svclt 0x00082f70 │ │ │ │ @@ -114514,21 +114514,21 @@ │ │ │ │ ldmdblt sl!, {r1, r4, fp, ip, sp, lr} │ │ │ │ rsccs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ bcs 0x9e048 │ │ │ │ mcrge 4, 6, pc, cr13, cr15, {1} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d8, d0 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + vsubl.s8 , d16, d24 │ │ │ │ vhsub.s8 d16, d6, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d20, d16, d0[3] │ │ │ │ @ instruction: 0xf0bd0132 │ │ │ │ - @ instruction: 0xf107fe25 │ │ │ │ + @ instruction: 0xf107fec5 │ │ │ │ @ instruction: 0xf0b9010c │ │ │ │ - @ instruction: 0xf504f967 │ │ │ │ + @ instruction: 0xf504fa07 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf898e6b5 │ │ │ │ andcs r3, r1, #0 │ │ │ │ andcs pc, r4, #8781824 @ 0x860000 │ │ │ │ @ instruction: 0xf64bb93b │ │ │ │ vqdmlal.s q9, d16, d0[4] │ │ │ │ @@ -114537,85 +114537,85 @@ │ │ │ │ @ instruction: 0xf8d6aea3 │ │ │ │ orrcs r2, r0, #136 @ 0x88 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b34013 │ │ │ │ @ instruction: 0xf43f7f80 │ │ │ │ movtcs sl, #56985 @ 0xde99 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbeq pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + adcne pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrcc pc, r4, r6, asr #4 │ │ │ │ + bicmi pc, ip, r6, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [r6, #756]! @ 0x2f4 │ │ │ │ + mrc2 0, 4, pc, cr6, cr13, {5} │ │ │ │ @ instruction: 0xf0b94912 │ │ │ │ - @ instruction: 0xe687f939 │ │ │ │ + pkhtb pc, r7, r9, asr #19 @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldr sl, [r3, -r0, asr #29] │ │ │ │ movtcc pc, #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0xf47f0f1b │ │ │ │ vceq.f32 q13, q14, │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x2c015c │ │ │ │ subpl pc, r4, #64, 4 │ │ │ │ - blx 0x1c3c8b2 │ │ │ │ + stc2 2, cr15, [lr], {-0} │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ orrscc r4, r0, #3, 30 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrmi lr, [pc], -pc, ror #12 │ │ │ │ svclt 0x0000e6bc │ │ │ │ - eorseq lr, r2, r4, ror #14 │ │ │ │ - eorseq lr, r2, r0, lsr #15 │ │ │ │ - eorseq lr, r2, ip, lsr r7 │ │ │ │ + eorseq lr, r2, ip, lsr #17 │ │ │ │ + eorseq lr, r2, r8, ror #17 │ │ │ │ + eorseq lr, r2, r4, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldclmi 0, cr11, [r0], {133} @ 0x85 │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ vmax.s8 d20, d12, d14 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r4, #756]! @ 0x2f4 │ │ │ │ + mrc2 0, 2, pc, cr4, cr13, {5} │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf0bd3420 │ │ │ │ - tstpcs fp, #3568 @ p-variant is OBSOLETE @ 0xdf0 │ │ │ │ + tstpcs fp, #508 @ p-variant is OBSOLETE @ 0x1fc │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf507012d │ │ │ │ @ instruction: 0xf0bd5536 │ │ │ │ - @ instruction: 0xf64bfe31 │ │ │ │ + @ instruction: 0xf64bfed1 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ ldmdavs fp, {r4, r5, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4824b │ │ │ │ tstlt r3, r8, asr #1 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ @ instruction: 0xf5074798 │ │ │ │ @ instruction: 0x210034b0 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf5070201 │ │ │ │ vmax.s32 d4, d20, d16 │ │ │ │ - @ instruction: 0xf8d4e9e4 │ │ │ │ + @ instruction: 0xf8d4ea84 │ │ │ │ @ instruction: 0x463a00f0 │ │ │ │ cmpppl r5, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r7, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8e4f1b0 │ │ │ │ + @ instruction: 0xf984f1b0 │ │ │ │ ldrsbteq pc, [r0], #132 @ 0x84 @ │ │ │ │ vmin.s8 d20, d15, d26 │ │ │ │ vsra.s64 d21, d13, #64 │ │ │ │ @ instruction: 0xf1b00107 │ │ │ │ - @ instruction: 0xf8d4f8db │ │ │ │ + @ instruction: 0xf8d4f97b │ │ │ │ @ instruction: 0xf8c623cc │ │ │ │ @ instruction: 0xf5072df8 │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf5033ca0 │ │ │ │ @ instruction: 0xf8d4625b │ │ │ │ @ instruction: 0xf8c6e260 │ │ │ │ @ instruction: 0xf8d4ee14 │ │ │ │ @@ -114748,23 +114748,23 @@ │ │ │ │ stmdavs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ ldrle r0, [r7, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x46410092 │ │ │ │ @ instruction: 0x0090f8d4 │ │ │ │ vcgt.s32 d9, d4, d2 │ │ │ │ - @ instruction: 0xf8d4e8b8 │ │ │ │ + @ instruction: 0xf8d4e958 │ │ │ │ strbmi r2, [r1], -ip, lsl #4 │ │ │ │ @ instruction: 0x0094f8d4 │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - @ instruction: 0xf8d4e8b0 │ │ │ │ + @ instruction: 0xf8d4e950 │ │ │ │ @ instruction: 0xf8d4220c │ │ │ │ @ instruction: 0x46410098 │ │ │ │ vqadd.s32 d0, d20, d2 │ │ │ │ - blls 0x13a678 │ │ │ │ + blls 0x13a8f8 │ │ │ │ andscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf50380ad │ │ │ │ andcs r3, r0, #160, 6 @ 0x80000002 │ │ │ │ eorcs lr, r7, #196, 18 @ 0x310000 │ │ │ │ eorcs lr, pc, #196, 18 @ 0x310000 │ │ │ │ eorscs lr, r1, #196, 18 @ 0x310000 │ │ │ │ @@ -114775,15 +114775,15 @@ │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ svclt 0x0000e00e │ │ │ │ ... │ │ │ │ andeq r0, r0, r5 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ strdeq pc, [r1], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ stmib r4, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf5053336 │ │ │ │ vhadd.s8 , q0, q1 │ │ │ │ strcs r1, [r1], #-769 @ 0xfffffcff │ │ │ │ cdpcc 8, 13, cr15, cr3, cr6, {5} │ │ │ │ @ instruction: 0xf8863008 │ │ │ │ @ instruction: 0xf8864ed1 │ │ │ │ @@ -114847,111 +114847,111 @@ │ │ │ │ ldrtmi pc, [r8], -sp, lsr #31 @ │ │ │ │ cdp2 0, 14, cr15, cr10, cr4, {0} │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 0, cr15, [r6], {14} │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrsbteq pc, [r4], r4 @ │ │ │ │ - vcgt.s32 d9, d3, d2 │ │ │ │ - @ instruction: 0xf8d4efee │ │ │ │ + vcgt.s32 d9, d4, d2 │ │ │ │ + @ instruction: 0xf8d4e88e │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ ldrsbteq pc, [r8], r4 @ │ │ │ │ - vqadd.s32 d0, d19, d2 │ │ │ │ - blls 0x13c4f4 │ │ │ │ + vqadd.s32 d0, d20, d2 │ │ │ │ + blls 0x13a774 │ │ │ │ @ instruction: 0xf8d4e741 │ │ │ │ ldrsbeq r0, [r2], r0 @ │ │ │ │ - vrhadd.s32 d2, d3, d0 │ │ │ │ - @ instruction: 0xf8d4efde │ │ │ │ + vrhadd.s32 d2, d4, d0 │ │ │ │ + @ instruction: 0xf8d4e87e │ │ │ │ @ instruction: 0xf8d42214 │ │ │ │ ldrdcs r0, [r0, -r4] │ │ │ │ - vqadd.s32 d0, d19, d2 │ │ │ │ - smmls r5, r6, pc, lr @ │ │ │ │ + vqadd.s32 d0, d20, d2 │ │ │ │ + @ instruction: 0xe755e876 │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ ldrdeq pc, [r4], r4 @ │ │ │ │ - vcgt.s32 d9, d3, d2 │ │ │ │ - @ instruction: 0xf8d4efce │ │ │ │ + vcgt.s32 d9, d4, d2 │ │ │ │ + @ instruction: 0xf8d4e86e │ │ │ │ tstcs r0, ip, lsl #4 │ │ │ │ ldrdeq pc, [ip], r4 @ │ │ │ │ - vqadd.s32 d0, d19, d2 │ │ │ │ - blls 0x13c4b4 │ │ │ │ + vqadd.s32 d0, d20, d2 │ │ │ │ + blls 0x13a734 │ │ │ │ adccc pc, r0, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf8523290 │ │ │ │ ldreq r2, [r0, r4, lsl #24] │ │ │ │ svcge 0x0016f57f │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ addseq r0, r2, r8, lsr #1 │ │ │ │ - svc 0x00b4f223 │ │ │ │ + ldmda r4, {r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ andcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldrsbteq pc, [r0], r4 @ │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - svc 0x00acf223 │ │ │ │ + stmda ip, {r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ str r9, [r3, -r2, lsl #22] │ │ │ │ @ instruction: 0x63bef24b │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa2648 │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x33b1f507 │ │ │ │ - addsvs pc, r4, ip, asr #4 │ │ │ │ + sbcsvc pc, ip, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ - ldc2l 0, cr15, [r6, #-908]! @ 0xfffffc74 │ │ │ │ + cdp2 0, 1, cr15, cr6, cr3, {7} │ │ │ │ svclt 0x0000e599 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ vqadd.s8 d27, d30, d7 │ │ │ │ - vabdl.s8 , d0, d16 │ │ │ │ + vqdmlsl.s q11, d0, d0[6] │ │ │ │ @ instruction: 0x460c0732 │ │ │ │ bvc 0xffdbda44 │ │ │ │ andls r2, r9, #1811939328 @ 0x6c000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0bd4683 │ │ │ │ - @ instruction: 0xf500fb11 │ │ │ │ + @ instruction: 0xf500fbb1 │ │ │ │ @ instruction: 0xf8955500 │ │ │ │ cdpcs 15, 0, cr6, cr0, cr0, {0} │ │ │ │ rsbshi pc, r3, #64 @ 0x40 │ │ │ │ bpl 0xe3da58 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [r0, -ip, asr #12] │ │ │ │ + ldrbne pc, [r8, -ip, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ - blne 0x5bdf88 │ │ │ │ + blcs 0x17bdf88 │ │ │ │ bleq 0xbfd16c │ │ │ │ - stmdbcs r8!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbcc r0!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r2!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10a4680 │ │ │ │ teqcc r0, #44, 20 @ 0x2c000 │ │ │ │ ldrtmi r9, [r2], -sl, lsl #6 │ │ │ │ svccc 0x0004f85a │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0x183ca0a │ │ │ │ + blx 0x3ca0a │ │ │ │ movweq pc, #12294 @ 0x3006 @ │ │ │ │ ldrbmi r2, [r9], -r3, lsl #22 │ │ │ │ svclt 0x00084620 │ │ │ │ strcc r4, [r1], -r9, asr #12 │ │ │ │ - blx 0x15bca1e │ │ │ │ + blx 0xffdbca1e │ │ │ │ mvnle r2, r0, lsl lr │ │ │ │ bcc 0xfe8bdabc │ │ │ │ beq 0xfe4bcad4 │ │ │ │ tstcc r2, sl, asr r9 │ │ │ │ @ instruction: 0xf1400618 │ │ │ │ @ instruction: 0xf8d58226 │ │ │ │ @ instruction: 0x07893fd0 │ │ │ │ svceq 0x00dcf8d5 │ │ │ │ vrecps.f32 , , q4 │ │ │ │ - @ instruction: 0xf00321a0 │ │ │ │ + @ instruction: 0xf00331e8 │ │ │ │ @ instruction: 0xf8d54200 │ │ │ │ @ instruction: 0xf8d53fc8 │ │ │ │ svclt 0x0058cfe0 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ subvc lr, r3, #270336 @ 0x42000 │ │ │ │ svccc 0x00d8f8d5 │ │ │ │ sbcvs lr, r3, #270336 @ 0x42000 │ │ │ │ @@ -114973,37 +114973,37 @@ │ │ │ │ ldclmi 4, cr15, [ip], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ addvc lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf8d3d50c │ │ │ │ vqdmulh.s d16, d12, d8 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmull.s8 q11, d16, d28 │ │ │ │ + @ instruction: 0xf2c07cf4 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, sl, fp} │ │ │ │ uqadd16mi fp, r1, r8 │ │ │ │ andeq pc, r8, r2, asr #7 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d38093 │ │ │ │ - vqdmulh.s d19, d12, d8 │ │ │ │ - vmla.i d22, d16, d0[2] │ │ │ │ + @ instruction: 0xf64c3b08 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf503002d │ │ │ │ bl 0x1dd4ac │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf0133db4 │ │ │ │ - vmax.f32 d16, d12, d1 │ │ │ │ - vrsra.s64 q11, q4, #64 │ │ │ │ + @ instruction: 0xf64c0f01 │ │ │ │ + vsubw.s8 q8, q0, d16 │ │ │ │ svclt 0x0018032d │ │ │ │ bcs 0x91f90 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ @ instruction: 0xf64c4f80 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d0, d0[5] │ │ │ │ svclt 0x000c012d │ │ │ │ subscs r2, sl, sp, lsr #32 │ │ │ │ svcpl 0x0000f012 │ │ │ │ svclt 0x000c9000 │ │ │ │ subcs r2, r3, sp, lsr #32 │ │ │ │ svcpl 0x0080f012 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @@ -115011,104 +115011,104 @@ │ │ │ │ @ instruction: 0xf0120c56 │ │ │ │ @ instruction: 0xf8cd7f80 │ │ │ │ andls ip, r1, r8 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c41 │ │ │ │ @ instruction: 0x46200c54 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xfeebcb54 │ │ │ │ + blx 0x16bcb56 │ │ │ │ orrseq r9, sl, #9216 @ 0x2400 │ │ │ │ orrhi pc, r6, r0, asr #2 │ │ │ │ bcc 0xfecbdc04 │ │ │ │ rsbcc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x000ef013 │ │ │ │ andhi pc, r5, #64 @ 0x40 │ │ │ │ eorle r0, r0, fp, lsl r7 │ │ │ │ ldmdbvs fp, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1abe12c │ │ │ │ + blne 0xfecbe12c │ │ │ │ bleq 0xbfd300 │ │ │ │ stmdaeq sl!, {r8, sl, sp}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ @ instruction: 0x46204659 │ │ │ │ movtne lr, #11011 @ 0x2b03 │ │ │ │ bicsvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, #9216 @ 0x2400 │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ stmib sp, {r1, r4, r6, fp, sp, lr}^ │ │ │ │ andls r3, r1, #4, 4 @ 0x40000000 │ │ │ │ mrrcne 0, 6, r0, r7, cr10 │ │ │ │ strls r9, [r0, -r2, lsl #10] │ │ │ │ @ instruction: 0xf0df3501 │ │ │ │ - adcsmi pc, r5, #569344 @ 0x8b000 │ │ │ │ + adcsmi pc, r5, #44032 @ 0xac00 │ │ │ │ stmdals sl, {r0, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf840f00d │ │ │ │ - cmppeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrne pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x203cbc8 │ │ │ │ + blx 0x83cbca │ │ │ │ movwcc pc, #2266 @ 0x8da @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 74) @ │ │ │ │ rsbcc pc, r4, #14286848 @ 0xda0000 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ stmdapl r0, {r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8d8012d │ │ │ │ andslt r2, r7, r4, asr fp │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x19bcbfc │ │ │ │ - tstpcc r4, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ + bllt 0x1bcbfc │ │ │ │ + cmppmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vbic.i32 q15, #-1426063360 @ 0xab000000 │ │ │ │ movwls r0, #58241 @ 0xe381 │ │ │ │ svclt 0x00181ede │ │ │ │ stmdals pc, {r0, r9, sl, sp} @ │ │ │ │ bcs 0xfeb7e1c4 │ │ │ │ bcs 0xfeb3e3c8 │ │ │ │ cdp2 0, 5, cr15, cr2, cr8, {0} │ │ │ │ cmppvs fp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ strtmi r9, [r0], -sp, lsl #2 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + msreq R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blcs 0xabd1d8 │ │ │ │ + blcc 0x1cbd1d8 │ │ │ │ bleq 0xd3d3bc │ │ │ │ - ldmdbne r4, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbcs ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmib r3, {r8, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf0df2350 │ │ │ │ - blls 0x3bf1c4 │ │ │ │ + blls 0x3bf444 │ │ │ │ @ instruction: 0xf503950b │ │ │ │ @ instruction: 0xf1085837 │ │ │ │ ldcne 8, cr0, [fp], #160 @ 0xa0 │ │ │ │ blvc 0x13bf40 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - vabd.s8 d19, d12, d1 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + @ instruction: 0xf64c3701 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ blx 0x300da6 │ │ │ │ stc 3, cr15, [sp, #12] │ │ │ │ @ instruction: 0xf1087b00 │ │ │ │ @ instruction: 0xf1b30808 │ │ │ │ svclt 0x00943f55 │ │ │ │ @ instruction: 0x464d465d │ │ │ │ @ instruction: 0xf0df9502 │ │ │ │ - svccs 0x001ffa1f │ │ │ │ + svccs 0x001ffabf │ │ │ │ stcls 1, cr13, [fp, #-916] @ 0xfffffc6c │ │ │ │ - vmax.s8 d20, d12, d16 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + @ instruction: 0xf64c4620 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf505012d │ │ │ │ ldmib r7, {r0, r1, r3, r4, r6, r8, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf507234e │ │ │ │ @ instruction: 0xf0df3799 │ │ │ │ - @ instruction: 0xf8d7fa0f │ │ │ │ + @ instruction: 0xf8d7faaf │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ andsmi r7, lr, #64, 6 │ │ │ │ bichi pc, sl, r0, asr #32 │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ stmdals sl, {r1, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x9e0a2900 │ │ │ │ eorcs fp, sp, #172, 30 @ 0x2b0 │ │ │ │ subeq r2, r9, lr, asr #4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ addeq r2, r7, sp, lsr #2 │ │ │ │ @@ -115119,99 +115119,99 @@ │ │ │ │ andne lr, r1, sp, asr #19 │ │ │ │ ldrbcs fp, [r6], -ip, asr #30 │ │ │ │ andls r2, r5, #47185920 @ 0x2d00000 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x004c6303 │ │ │ │ ldrbcs r2, [r4, -r8, ror #14]! │ │ │ │ @ instruction: 0x46209b10 │ │ │ │ - vpmax.s8 d25, d12, d10 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64c9a0a │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ strls r0, [r6, -sp, lsr #2] │ │ │ │ - @ instruction: 0xf9daf0df │ │ │ │ + blx 0x1f3cd10 │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ tstls r0, #176, 6 @ 0xc0000002 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ @ instruction: 0xf8d5d017 │ │ │ │ @ instruction: 0xf8d52ff0 │ │ │ │ @ instruction: 0x07963ff4 │ │ │ │ cmpcs sl, ip, asr #30 │ │ │ │ ldrbeq r2, [r0, sp, lsr #2] │ │ │ │ subscs fp, r3, ip, asr #30 │ │ │ │ stmib sp, {r0, r2, r3, r5, sp}^ │ │ │ │ strtmi r1, [r0], -r0 │ │ │ │ - teqpvc r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf9bcf0df │ │ │ │ + blx 0x17bcd4c │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [pc, -r8, lsl #5] │ │ │ │ msrhi SPSR_fsc, r0, asr #32 │ │ │ │ stmdbls sp, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ blls 0x3c1f5c │ │ │ │ vmax.f32 , q6, │ │ │ │ - vqsub.s8 d22, d25, d20 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vqsub.s8 , , q14 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ vsubl.s8 q8, d0, d29 │ │ │ │ ldreq r0, [r8, #-559] @ 0xfffffdd1 │ │ │ │ svclt 0x004b4620 │ │ │ │ - @ instruction: 0x63b8f24c │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + movweq pc, #1612 @ 0x64c @ │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x004b0489 │ │ │ │ - bicvs pc, r0, ip, asr #4 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + tstpeq r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ @ instruction: 0xf0df0132 │ │ │ │ - blls 0x2ff064 │ │ │ │ + blls 0x2ff2e4 │ │ │ │ svclt 0x005c039f │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ teqphi r5, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ blx 0x16bca7a │ │ │ │ stmdacs r0, {r1, r4, ip, pc} │ │ │ │ msrhi CPSR_fc, r0, asr #32 │ │ │ │ ldrtmi r9, [r0], -pc, lsl #28 │ │ │ │ cdp2 0, 15, cr15, cr6, cr12, {0} │ │ │ │ ldrtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xff08f00c │ │ │ │ @ instruction: 0x4603463a │ │ │ │ - msrvc (UNDEF: 108), ip │ │ │ │ + @ instruction: 0x01b4f64c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0df4620 │ │ │ │ - blls 0x4bf020 │ │ │ │ + blls 0x4bf2a0 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ orrhi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8d39b10 │ │ │ │ ldreq r3, [r8, -r4, lsl #5] │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ vqdmulh.s d25, d8, d12 │ │ │ │ - vqdmlal.s q9, d0, d24 │ │ │ │ + vbic.i16 , #0 @ 0x0000 │ │ │ │ @ instruction: 0x9e120932 │ │ │ │ bpl 0x1c3dea8 │ │ │ │ - ldmdane r4, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdacs ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8, ip, asr #4] @ │ │ │ │ + strne pc, [r0, -ip, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ beq 0x4bced8 │ │ │ │ blvc 0x13c11c │ │ │ │ ldc 6, cr4, [sl, #200] @ 0xc8 │ │ │ │ ldrtmi r6, [r9], -r0, lsl #22 │ │ │ │ ldrbeq r4, [r3, r0, lsr #12]! │ │ │ │ blvc 0xbc0f8 │ │ │ │ blvs 0x13c0fc │ │ │ │ rschi pc, r3, r0, asr #2 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ @ instruction: 0xf0df9010 │ │ │ │ - @ instruction: 0xf50af939 │ │ │ │ + @ instruction: 0xf50af9d9 │ │ │ │ vmulcs.f32 s14, s1, s0 │ │ │ │ blls 0x4b5280 │ │ │ │ addcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -115224,26 +115224,26 @@ │ │ │ │ addseq r4, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf000d575 │ │ │ │ blcs 0x601794 │ │ │ │ @ instruction: 0xf505d071 │ │ │ │ @ instruction: 0xf853538f │ │ │ │ ldrbeq r3, [pc, r8, lsl #24] │ │ │ │ vmax.f32 , q6, q2 │ │ │ │ - vrsra.s64 d22, d16, #64 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ strbtle r0, [sl], #-813 @ 0xfffffcd3 │ │ │ │ - @ instruction: 0x63acf24c │ │ │ │ + mvnsvc pc, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstcs fp, #101 @ 0x65 │ │ │ │ @ instruction: 0xf8cd4658 │ │ │ │ vhadd.s8 d26, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0bd012d │ │ │ │ - @ instruction: 0xf500f889 │ │ │ │ + @ instruction: 0xf500f929 │ │ │ │ @ instruction: 0xf5005500 │ │ │ │ andls r5, ip, r6, lsr r3 │ │ │ │ movwls r3, #62256 @ 0xf330 │ │ │ │ movcc pc, #20971520 @ 0x1400000 │ │ │ │ svccs 0x00d4f8d5 │ │ │ │ blx 0xfed0d9b0 │ │ │ │ @ instruction: 0xf853f282 │ │ │ │ @@ -115278,15 +115278,15 @@ │ │ │ │ mrcge 6, 2, APSR_nzcv, cr7, cr15, {1} │ │ │ │ streq lr, [r3, r7, lsl #22] │ │ │ │ movtcc pc, #2263 @ 0x8d7 @ │ │ │ │ cdpne 3, 13, cr9, cr14, cr14, {0} │ │ │ │ @ instruction: 0x2601bf18 │ │ │ │ strtcs lr, [r0], -sp, asr #12 │ │ │ │ vqrshl.s8 q15, q13, │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ bcs 0x818c4 │ │ │ │ svclt 0x00ac9304 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ @ instruction: 0xf012215a │ │ │ │ tstls r0, r0, lsl #30 │ │ │ │ @@ -115301,47 +115301,47 @@ │ │ │ │ smlabbls r5, r0, r1, r0 │ │ │ │ cmpcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122154 │ │ │ │ tstls r3, r0, lsl pc │ │ │ │ svclt 0x000c4620 │ │ │ │ @ instruction: 0x2120211a │ │ │ │ @ instruction: 0xf64c9106 │ │ │ │ - vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf0df012d │ │ │ │ - ldr pc, [r7, #2161]! @ 0x871 │ │ │ │ + ldr pc, [r7, #2321]! @ 0x911 │ │ │ │ @ instruction: 0xf5039b0c │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ bcs 0x8b834 │ │ │ │ mcrge 4, 0, pc, cr15, cr15, {3} @ │ │ │ │ blcc 0x2befc8 │ │ │ │ cmppvc r0, #12582912 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldccc 8, cr15, [r4, #844]! @ 0x34c │ │ │ │ @ instruction: 0xf00343db │ │ │ │ movwls r0, #58113 @ 0xe301 │ │ │ │ @ instruction: 0xf8cde601 │ │ │ │ @ instruction: 0x36018010 │ │ │ │ bvc 0xfe0be0c4 │ │ │ │ - @ instruction: 0xf854f0df │ │ │ │ - vabd.s8 d30, d12, d6 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf8f4f0df │ │ │ │ + @ instruction: 0xf64ce706 │ │ │ │ + vaddw.s8 q8, q8, d16 │ │ │ │ strtmi r0, [r0], -sp, lsr #2 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0df4ff0 │ │ │ │ - blls 0x32eddc │ │ │ │ - vmax.s8 d20, d12, d16 │ │ │ │ - vmla.f d23, d0, d0[3] │ │ │ │ + blls 0x32f05c │ │ │ │ + @ instruction: 0xf64c4620 │ │ │ │ + vsra.s64 d16, d4, #64 │ │ │ │ vaddw.u8 q8, , d29 │ │ │ │ @ instruction: 0xf0df2281 │ │ │ │ - @ instruction: 0xe687f83f │ │ │ │ + pkhtb pc, r7, pc, asr #17 @ │ │ │ │ orrpl pc, pc, #20971520 @ 0x1400000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x004b07d8 │ │ │ │ - movsvs pc, #76, 4 @ 0xc0000004 │ │ │ │ - @ instruction: 0x63acf24c │ │ │ │ + mvnsvc pc, #76, 4 @ 0xc0000004 │ │ │ │ + mvnsvc pc, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf8d5e62a │ │ │ │ @ instruction: 0x079d3ff0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ mrrc2 0, 0, pc, r4, cr8 @ │ │ │ │ @@ -115352,40 +115352,40 @@ │ │ │ │ strmi pc, [r3], sp, asr #24 │ │ │ │ tsteq r0, r1 │ │ │ │ vsub.i8 q1, q0, │ │ │ │ strbmi r8, [r0, #-430] @ 0xfffffe52 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ @ instruction: 0xf77f0c02 │ │ │ │ blls 0x3ac8b4 │ │ │ │ - ldrbvc pc, [ip, ip, asr #4]! @ │ │ │ │ + strbne pc, [r4, -ip, asr #12] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ ldmdbeq sl!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bmi 0xff0be144 │ │ │ │ - mvnsvc pc, ip, asr #4 │ │ │ │ + teqpne r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bne 0x37b96c │ │ │ │ @ instruction: 0x0c09e9cd │ │ │ │ ldmib sp, {r0, r1, r3, r8, ip, pc}^ │ │ │ │ strbmi r2, [r3], -sl, lsl #2 │ │ │ │ - @ instruction: 0xf0de4620 │ │ │ │ - @ instruction: 0xf1bbfff9 │ │ │ │ + @ instruction: 0xf0df4620 │ │ │ │ + @ instruction: 0xf1bbf899 │ │ │ │ blle 0x68495c │ │ │ │ @ instruction: 0x465e4655 │ │ │ │ cdpcc 0, 0, cr14, cr1, cr7, {0} │ │ │ │ @ instruction: 0x46393d10 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ - @ instruction: 0xf0de9008 │ │ │ │ - ldmib r5, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0df9008 │ │ │ │ + ldmib r5, {r0, r1, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib r5, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ cdpcs 1, 0, cr0, cr0, cr0, {0} │ │ │ │ smlattcs sl, pc, r1, sp │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ - @ instruction: 0xf0de4639 │ │ │ │ - blls 0x300d04 │ │ │ │ + @ instruction: 0xf0df4639 │ │ │ │ + blls 0x2fef84 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ bvc 0xfe0be1c0 │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf8d5e6a6 │ │ │ │ @ instruction: 0x07de3ff0 │ │ │ │ mcrge 5, 3, pc, cr12, cr15, {3} @ │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ @@ -115400,103 +115400,103 @@ │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ bleq 0xbcf10 │ │ │ │ adcsmi pc, r7, #12582912 @ 0xc00000 │ │ │ │ movweq pc, #12288 @ 0x3000 @ │ │ │ │ submi fp, fp, #88, 30 @ 0x160 │ │ │ │ movwcc r3, #4632 @ 0x1218 │ │ │ │ vmax.s8 d20, d26, d1 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ b 0x14412a8 │ │ │ │ vstmiane r3, {s1-s131} │ │ │ │ @ instruction: 0x0320ea13 │ │ │ │ @ instruction: 0x4603bf38 │ │ │ │ eorls pc, ip, sp, asr #17 │ │ │ │ - addsvc pc, r0, ip, asr #4 │ │ │ │ + sbcseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd109b │ │ │ │ ldrls r9, [r4, #-84] @ 0xffffffac │ │ │ │ sbceq lr, r3, #2048 @ 0x800 │ │ │ │ ldrmi r3, [r0], r1, lsl #6 │ │ │ │ addseq r9, fp, r1, lsl r0 │ │ │ │ movwls r9, #53513 @ 0xd109 │ │ │ │ svceq 0x0010f1bb │ │ │ │ sbchi pc, r8, r0 │ │ │ │ @ instruction: 0x465a9911 │ │ │ │ - @ instruction: 0xf0de4620 │ │ │ │ - stcls 15, cr15, [fp, #-556] @ 0xfffffdd4 │ │ │ │ + @ instruction: 0xf0df4620 │ │ │ │ + stcls 8, cr15, [fp, #-172] @ 0xffffff54 │ │ │ │ @ instruction: 0xf0002d01 │ │ │ │ mcrne 0, 5, r8, cr11, cr11, {4} │ │ │ │ vadd.f32 d2, d0, d1 │ │ │ │ @ instruction: 0xf00b8085 │ │ │ │ @ instruction: 0xf1ac0c07 │ │ │ │ blx 0xfef83e68 │ │ │ │ b 0x1480080 │ │ │ │ blls 0x347fc4 │ │ │ │ - ldmibvc r8, {r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmibeq r0!, {r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrcne 13, 0, r9, pc, cr13 @ │ │ │ │ @ instruction: 0xf8cd4646 │ │ │ │ adcmi ip, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0x4652bfb4 │ │ │ │ stccs 2, cr2, [r4, #-64] @ 0xffffffc0 │ │ │ │ tsteq r2, r6, ror r9 │ │ │ │ blls 0x2f4ec0 │ │ │ │ stmib sp, {r2, r8, sl, fp, ip, sp}^ │ │ │ │ strbmi r0, [r9], -r0, lsl #2 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff60f0de │ │ │ │ + @ instruction: 0xf800f0df │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf008100e │ │ │ │ blx 0xfecbfcb0 │ │ │ │ ldmdbeq fp, {r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ usada8 sp, r3, r3, r9 │ │ │ │ ldrdgt pc, [r8], -sp @ │ │ │ │ - strcs pc, [r8, -r8, asr #4]! │ │ │ │ + ldrbcc pc, [r0, -r8, asr #4]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ - ldrne pc, [r4, #-1608] @ 0xfffff9b8 │ │ │ │ + ldrbcs pc, [ip, #-1608] @ 0xfffff9b8 @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ bleq 0xfd2e4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ shadd16mi fp, r9, r4 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - vrhadd.s8 d25, d12, d2 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64c9102 │ │ │ │ + vmla.f d16, d16, d0[4] │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108ff3b │ │ │ │ + @ instruction: 0xf108ffdb │ │ │ │ @ instruction: 0xf1bb0820 │ │ │ │ @ instruction: 0xd1a10f11 │ │ │ │ ldrdls pc, [ip], -sp @ │ │ │ │ @ instruction: 0xf8dd462b │ │ │ │ ldcls 0, cr8, [r4, #-336] @ 0xfffffeb0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ bls 0x3b54b0 │ │ │ │ - strtvc pc, [r4], ip, asr #4 │ │ │ │ + strbteq pc, [ip], ip, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf5029509 │ │ │ │ strtmi r5, [r5], -lr, ror #18 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ and r4, sl, ip, lsl r6 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0de9704 │ │ │ │ - @ instruction: 0xf1b8ff1b │ │ │ │ + @ instruction: 0xf1b8ffbb │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ @ instruction: 0xf50980ab │ │ │ │ @ instruction: 0xed997980 │ │ │ │ strbmi r7, [r2], -r0, lsl #22 │ │ │ │ blge 0x13b68c │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svceq 0x0001f018 │ │ │ │ blge 0xbb668 │ │ │ │ blvc 0x13c56c │ │ │ │ strls sp, [r4], #-486 @ 0xfffffe1a │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff02f0de │ │ │ │ + @ instruction: 0xffa2f0de │ │ │ │ svclt 0x0000e7e9 │ │ │ │ - eorseq lr, r2, ip, lsl #17 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ stmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ adccs pc, fp, #77594624 @ 0x4a00000 │ │ │ │ adccs pc, sl, #211812352 @ 0xca00000 │ │ │ │ stc2 11, cr15, [fp], {2} @ │ │ │ │ stccc 1, cr15, [sl], #48 @ 0x30 │ │ │ │ svccc 0x0055f1bc │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @@ -115513,73 +115513,73 @@ │ │ │ │ @ instruction: 0xe75e1c5c │ │ │ │ ble 0x388340 │ │ │ │ bleq 0xfd3c8 │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bb465a │ │ │ │ subsle r0, r9, r0, lsl pc │ │ │ │ @ instruction: 0x46209911 │ │ │ │ - mcr2 0, 6, pc, cr12, cr14, {6} @ │ │ │ │ + @ instruction: 0xff6cf0de │ │ │ │ @ instruction: 0xf8dde743 │ │ │ │ strb ip, [ip, -ip, asr #32] │ │ │ │ - vmax.s8 d20, d12, d16 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf64c4620 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - blls 0x380acc │ │ │ │ + blls 0x380d4c │ │ │ │ ble 0xffd08330 │ │ │ │ @ instruction: 0x46999d14 │ │ │ │ - vqdmulh.s d25, d12, d12 │ │ │ │ - @ instruction: 0xf2c076bc │ │ │ │ + @ instruction: 0xf64c9b0c │ │ │ │ + vsubhn.i16 d17, q0, q2 │ │ │ │ @ instruction: 0xf8dd062d │ │ │ │ @ instruction: 0xf5038048 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r8, r9, ip, lr}^ │ │ │ │ tstcc r0, #37748736 @ 0x2400000 │ │ │ │ - ldrbne pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrcs pc, [r8], sl, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ blne 0x2fbc00 │ │ │ │ strbmi r9, [r2], -r9, lsl #18 │ │ │ │ @ instruction: 0xf0de4620 │ │ │ │ - @ instruction: 0xf1b9fea5 │ │ │ │ + @ instruction: 0xf1b9ff45 │ │ │ │ blle 0x904c04 │ │ │ │ - bvc 0xff1bd938 │ │ │ │ + bne 0x3be938 │ │ │ │ beq 0xbfdb0c │ │ │ │ @ instruction: 0x464f465d │ │ │ │ svccc 0x0001e006 │ │ │ │ @ instruction: 0x96023d10 │ │ │ │ blvc 0xbc650 │ │ │ │ - mrc2 0, 4, pc, cr4, cr14, {6} │ │ │ │ + @ instruction: 0xff34f0de │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ blvc 0xbc680 │ │ │ │ mvnsle r2, r0, lsl #30 │ │ │ │ - msrcs R8_fiq, r8 │ │ │ │ + cmnpcc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ blvc 0xbc670 │ │ │ │ - vrhadd.s8 d25, d12, d2 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + @ instruction: 0xf64c9102 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0de012d │ │ │ │ - @ instruction: 0xf108fe7f │ │ │ │ + @ instruction: 0xf108ff1f │ │ │ │ @ instruction: 0xf50b0801 │ │ │ │ @ instruction: 0xf1b87b80 │ │ │ │ bicle r0, sp, r0, lsr #30 │ │ │ │ strb r9, [r0, #-3338] @ 0xfffff2f6 │ │ │ │ - vmax.s8 d20, d12, d16 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + @ instruction: 0xf64c4620 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ strtmi r0, [r9], sp, lsr #2 │ │ │ │ @ instruction: 0xf0de9d14 │ │ │ │ - str pc, [pc, sp, ror #28]! │ │ │ │ + str pc, [pc, sp, lsl #30]! │ │ │ │ stcls 6, cr4, [r9, #-176] @ 0xffffff50 │ │ │ │ @ instruction: 0xf04fe533 │ │ │ │ ldrb r0, [r4], -r3, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd8284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe43d77e │ │ │ │ + stc2 1, cr15, [lr], #-740 @ 0xfffffd1c │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa74a4 │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ subvs r3, r2, ip, lsr #9 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115593,15 +115593,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd82dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andscs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x193d7d6 │ │ │ │ + stc2 1, cr15, [r2], {185} @ 0xb9 │ │ │ │ ldccc 5, cr15, [r0], #16 │ │ │ │ bls 0xa74fc │ │ │ │ @ instruction: 0xf8dc6001 │ │ │ │ strhvs r3, [r2], #-64 @ 0xffffffc0 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50460da │ │ │ │ @@ -115615,20 +115615,20 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0xff2ed350 │ │ │ │ @ instruction: 0x460c231b │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf500fd87 │ │ │ │ + @ instruction: 0xf500fe27 │ │ │ │ @ instruction: 0x460533b0 │ │ │ │ strpl pc, [r0], -r0, lsl #10 │ │ │ │ eorne lr, r2, #3457024 @ 0x34c000 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svceq 0x004b6818 │ │ │ │ b 0x1144d9c │ │ │ │ @@ -115765,15 +115765,15 @@ │ │ │ │ @ instruction: 0xf8c63efc │ │ │ │ strdlt r4, [r4], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - msrpl CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ + msrvs SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, r3, lsl #22 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andscs r2, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8d13030 │ │ │ │ andlt r1, r4, r4, ror #7 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -115787,50 +115787,50 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baed5 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ @ instruction: 0xf505aecd │ │ │ │ @ instruction: 0xf64c33b1 │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ tstls r3, sp, lsr #32 │ │ │ │ cmncs ip, #3457024 @ 0x34c000 │ │ │ │ @ instruction: 0xf0e29400 │ │ │ │ - stmdbls r3, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000e6be │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b14 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - cdp2 1, 12, cr15, cr12, cr7, {6} │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + @ instruction: 0xff6cf1c7 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbceq pc, r8, ip, asr #12 │ │ │ │ + andscs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d14 │ │ │ │ @ instruction: 0xf1ff2252 │ │ │ │ - vmla.i8 d31, d28, d25 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vpmax.s8 , q6, │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ blmi 0x281500 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf99cf1ff │ │ │ │ + blx 0xfbdc50 │ │ │ │ andeq r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ andmi r0, r0, pc │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ - eorseq lr, r2, r8, ror #17 │ │ │ │ - eorseq lr, r2, ip, asr #17 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ + eorseq lr, r2, r0, lsr sl │ │ │ │ + eorseq lr, r2, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebd8678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1f40ff8 │ │ │ │ - b 0x1100eb0 │ │ │ │ + b 0x1101130 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ ldrsbeq lr, [ip, #-144]! @ 0xffffff70 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -115842,15 +115842,15 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ teqcs sl, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xf988f1f5 │ │ │ │ + blx 0xabdca8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe733ce8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -115881,56 +115881,56 @@ │ │ │ │ @ instruction: 0xf8d3d004 │ │ │ │ @ instruction: 0xf0122284 │ │ │ │ andsle r0, r8, pc, lsl #4 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl], {0} │ │ │ │ tstlt r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf0dd4628 │ │ │ │ - ldrb pc, [r3, fp, lsl #30] @ │ │ │ │ + ldrb pc, [r3, fp, lsr #31] @ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ ldc2 0, cr15, [sl] │ │ │ │ stmdbcs r0, {r8, fp, ip, pc} │ │ │ │ @ instruction: 0x4669d1f4 │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ stmdbls r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r5, r0, lsl #18 │ │ │ │ strtmi lr, [r0], -ip, ror #15 │ │ │ │ movseq pc, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - mvneq pc, ip, asr #12 │ │ │ │ + msrcs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff64f0bd │ │ │ │ + @ instruction: 0xf804f0be │ │ │ │ vaba.s q7, q10, q5 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcmi 0x0034b08b │ │ │ │ ldmdbmi r4!, {r3, r7, r9, sl, lr} │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, -sp, lsr #4] │ │ │ │ stmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0bc012d │ │ │ │ - @ instruction: 0x4605fb3f │ │ │ │ + @ instruction: 0x4605fbdf │ │ │ │ ldrtcc pc, [r0], #1285 @ 0x505 @ │ │ │ │ @ instruction: 0xf0bc4630 │ │ │ │ - tstpcs fp, #26880 @ p-variant is OBSOLETE @ 0x6900 │ │ │ │ + tstpcs fp, #576 @ p-variant is OBSOLETE @ 0x240 │ │ │ │ eoreq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - movwcs pc, #3003 @ 0xbbb @ │ │ │ │ + movwcs pc, #3163 @ 0xc5b @ │ │ │ │ @ instruction: 0xf8949308 │ │ │ │ blcs 0x8df70 │ │ │ │ rsbshi pc, r1, #64 @ 0x40 │ │ │ │ ldrcc pc, [r2, r5, lsl #10]! │ │ │ │ ldmib r7, {r0, r7, r9, sl, lr}^ │ │ │ │ tstmi r3, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf505d111 │ │ │ │ @@ -115942,28 +115942,28 @@ │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmdbge r8, {r1, r3, r4, r5, r8, r9, sp} │ │ │ │ @ instruction: 0xf7904630 │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4640b1f1 │ │ │ │ - mrc2 0, 4, pc, cr0, cr13, {6} │ │ │ │ + @ instruction: 0xff30f0dd │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r6, #64 @ 0x40 │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ blcc 0xfe733e90 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, lsl #14 │ │ │ │ + eorseq lr, r2, r0, asr r8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strtmi sl, [r8], -r8, lsl #18 │ │ │ │ @ instruction: 0xff24f7ff │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf505d1d9 │ │ │ │ @ instruction: 0xf50531b1 │ │ │ │ @ instruction: 0x910232b0 │ │ │ │ @@ -116163,51 +116163,51 @@ │ │ │ │ bcs 0x8a1ec │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ teqle sp, r8, lsr #18 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ smlabtcs r4, r9, r1, r8 │ │ │ │ andls r4, r2, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14001db │ │ │ │ - @ instruction: 0xf1b881b0 │ │ │ │ - tstpcs r4, pc, ror pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1b981b0 │ │ │ │ + tstpcs r4, pc, lsl r8 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r4, r4, asr #17 │ │ │ │ - @ instruction: 0xf1b89802 │ │ │ │ - @ instruction: 0xf505ff79 │ │ │ │ + @ instruction: 0xf1b99802 │ │ │ │ + @ instruction: 0xf505f819 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ adceq pc, ip, r4, asr #17 │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf1400799 │ │ │ │ smlatbcs r4, lr, r1, r8 │ │ │ │ - @ instruction: 0xf1b89802 │ │ │ │ - tstpcs r4, fp, ror #30 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf1b99802 │ │ │ │ + tstpcs r4, fp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ adceq pc, r8, r4, asr #17 │ │ │ │ - @ instruction: 0xf1b89802 │ │ │ │ - @ instruction: 0xf8d4ff65 │ │ │ │ + @ instruction: 0xf1b99802 │ │ │ │ + @ instruction: 0xf8d4f805 │ │ │ │ @ instruction: 0xf8c42210 │ │ │ │ bcs 0x41cd8 │ │ │ │ @ instruction: 0x81b1f200 │ │ │ │ ldrmi fp, [r0], -r2, ror #2 │ │ │ │ @ instruction: 0xf1b82104 │ │ │ │ - tstpcs r4, r9, asr pc @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r4, -r9] │ │ │ │ adcseq pc, r4, r4, asr #17 │ │ │ │ andseq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xff52f1b8 │ │ │ │ + @ instruction: 0xfff2f1b8 │ │ │ │ adcseq pc, r8, r4, asr #17 │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svceq 0x0002f01c │ │ │ │ @ instruction: 0xf8d4d016 │ │ │ │ bcs 0x4a29c │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ ldrmi fp, [r0], -r2, lsl #3 │ │ │ │ andls r2, r2, #4, 2 │ │ │ │ - @ instruction: 0xff3ef1b8 │ │ │ │ + @ instruction: 0xffdef1b8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ stmdals r2, {r4, r6, r7} │ │ │ │ - @ instruction: 0xff38f1b8 │ │ │ │ + @ instruction: 0xffd8f1b8 │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ sbcseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0x3c22e9d2 │ │ │ │ svclt 0x0044009a │ │ │ │ adcscc pc, r0, #20971520 @ 0x1400000 │ │ │ │ tstpeq r1, ip, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00484628 │ │ │ │ @@ -116241,30 +116241,30 @@ │ │ │ │ teqcs sl, #3260416 @ 0x31c000 │ │ │ │ blx 0xfe53f93a │ │ │ │ stmdbcs r0, {r3, r8, fp, ip, pc} │ │ │ │ stcge 4, cr15, [pc, #508]! @ 0x81cfc │ │ │ │ @ instruction: 0xf507e5cc │ │ │ │ vst2.8 {d23-d26}, [pc], r3 │ │ │ │ strbmi r6, [r0], -ip, asr #5 │ │ │ │ - strbteq pc, [r4], #1612 @ 0x64c @ │ │ │ │ + strtcs pc, [ip], #-1612 @ 0xfffff9b4 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0dd9400 │ │ │ │ - ldr pc, [pc, #2641] @ 0x82575 │ │ │ │ + ldr pc, [pc, #2801] @ 0x82615 │ │ │ │ andcs pc, r3, #148, 16 @ 0x940000 │ │ │ │ @ instruction: 0xf43f428a │ │ │ │ blmi 0xfeced270 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcsvs pc, fp, #64, 4 │ │ │ │ - blx 0xfbdec0 │ │ │ │ + blx 0xff7bdec0 │ │ │ │ stmdacs r0, {r1, r3, r7, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4d14d │ │ │ │ andls r2, r7, #96, 4 │ │ │ │ cmnpcs r0, #212, 16 @ p-variant is OBSOLETE @ 0xd40000 │ │ │ │ bne 0xff0bea6c │ │ │ │ cdpeq 4, 7, cr15, cr0, cr2, {1} │ │ │ │ sbccs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @@ -116291,20 +116291,20 @@ │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf0220260 │ │ │ │ @ instruction: 0xf8c402f0 │ │ │ │ stmdbcs r0, {r3, r5, r6, r9, sp} │ │ │ │ mrcge 4, 0, APSR_nzcv, cr9, cr15, {3} │ │ │ │ blmi 0xfe2fb260 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d18, d8, #64 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ rscvs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf9ecf0dd │ │ │ │ + blx 0xfe3bdf60 │ │ │ │ vbic.i32 d30, #12189696 @ 0x00ba0000 │ │ │ │ ldrb r1, [r6, #2752]! @ 0xac0 │ │ │ │ rsbsvs pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0xf0229807 │ │ │ │ @ instruction: 0xf8c402ff │ │ │ │ @ instruction: 0xf8d42264 │ │ │ │ @ instruction: 0xf0222268 │ │ │ │ @@ -116320,26 +116320,26 @@ │ │ │ │ andcs lr, r3, #192, 18 @ 0x300000 │ │ │ │ svcge 0x0006f47f │ │ │ │ stmdbcs r0, {r8, r9, sl, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ strtmi lr, [r8], -sp, lsl #13 │ │ │ │ @ instruction: 0xffcef001 │ │ │ │ @ instruction: 0xf1b82010 │ │ │ │ - movwcs pc, #3509 @ 0xdb5 @ │ │ │ │ + movwcs pc, #3669 @ 0xe55 @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vorr.i32 , #1280 @ 0x00000500 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ strtcc pc, [ip], #2260 @ 0x8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf10760da │ │ │ │ @ instruction: 0xf8c403ac │ │ │ │ sbcvs r0, r3, ip, lsr #9 │ │ │ │ @ instruction: 0xf1b82010 │ │ │ │ - movwcs pc, #3487 @ 0xd9f @ │ │ │ │ + movwcs pc, #3647 @ 0xe3f @ │ │ │ │ @ instruction: 0xf6436043 │ │ │ │ vsubw.s8 , q8, d25 │ │ │ │ andvs r0, r3, r8, lsl #6 │ │ │ │ ldrtcc pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @@ -116372,163 +116372,163 @@ │ │ │ │ @ instruction: 0xf0202217 │ │ │ │ @ instruction: 0xf8c4000f │ │ │ │ @ instruction: 0xf8c42264 │ │ │ │ @ instruction: 0xf1bb0268 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldrb sl, [r4, #-3404]! @ 0xfffff2b4 │ │ │ │ @ instruction: 0x46404b37 │ │ │ │ - ldrbtne pc, [ip], #1612 @ 0x64c @ │ │ │ │ + strbcc pc, [r4], #-1612 @ 0xfffff9b4 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ subeq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf948f0dd │ │ │ │ + @ instruction: 0xf9e8f0dd │ │ │ │ @ instruction: 0xf1b8e496 │ │ │ │ - smlabtcs r4, pc, sp, pc @ │ │ │ │ + tstpcs r4, pc, ror #28 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf1b89802 │ │ │ │ - smlabtcs r4, r9, sp, pc @ │ │ │ │ + tstpcs r4, r9, ror #28 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf1b89802 │ │ │ │ - @ instruction: 0xf8c4fdc3 │ │ │ │ + @ instruction: 0xf8c4fe63 │ │ │ │ @ instruction: 0xf8d40098 │ │ │ │ @ instruction: 0xe65c2210 │ │ │ │ strbmi r4, [r0], -r5, lsr #22 │ │ │ │ - ldrtne pc, [r8], #1612 @ 0x64c @ │ │ │ │ + strcc pc, [r0], #-1612 @ 0xfffff9b4 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r0, #3358720 @ 0x334000 │ │ │ │ eoreq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf924f0dd │ │ │ │ + @ instruction: 0xf9c4f0dd │ │ │ │ blmi 0x7faf48 │ │ │ │ @ instruction: 0xf64c4640 │ │ │ │ - @ instruction: 0xf2c014d8 │ │ │ │ + vaddhn.i16 d19, q0, q8 │ │ │ │ vshl.s8 d16, d29, d12 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf0dd0237 │ │ │ │ - strbt pc, [r1], #-2323 @ 0xfffff6ed @ │ │ │ │ - @ instruction: 0xff4af233 │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + strbt pc, [r1], #-2483 @ 0xfffff64d @ │ │ │ │ + @ instruction: 0xffeaf233 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r4, ip, asr #12 │ │ │ │ + sbccs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ @ instruction: 0xf1fe72dc │ │ │ │ - sha1c.32 , q14, │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vadd.f32 d31, d28, d7 │ │ │ │ + vmla.f d22, d0, d0[0] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x301e84 │ │ │ │ addseq pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [sl], {254} @ 0xfe │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + ldc2l 1, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ + cmppvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscs pc, r8, ip, asr #12 │ │ │ │ + rsbcc pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ @ instruction: 0xf1fe0296 │ │ │ │ - svclt 0x0000fccd │ │ │ │ - eorseq lr, r2, r4, lsl r9 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + eorseq lr, r2, ip, asr sl │ │ │ │ + eorseq lr, r2, r0, ror sl │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebd900c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x86e050 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s32 d0, d2, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r3, r4, sl, fp, sp, lr, pc}^ │ │ │ │ subvs pc, sp, pc, asr #4 │ │ │ │ andeq pc, r7, r0, asr #5 │ │ │ │ blcs 0x9bebc │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ - rscmi pc, ip, ip, asr #4 │ │ │ │ + eorsvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vcgt.s8 d25, d12, d9 │ │ │ │ - vmlal.s q10, d16, d0[4] │ │ │ │ + vsubl.s8 q11, d0, d24 │ │ │ │ strls r0, [fp], #-557 @ 0xfffffdd3 │ │ │ │ @ instruction: 0xf64f9201 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ andls r0, r4, #1879048192 @ 0x70000000 │ │ │ │ - stc2l 1, cr15, [sl, #764]! @ 0x2fc │ │ │ │ + mcr2 1, 4, pc, cr10, cr15, {5} @ │ │ │ │ strbtmi r9, [r8], -r0 │ │ │ │ - stc2 0, cr15, [ip, #-748] @ 0xfffffd14 │ │ │ │ + stc2 0, cr15, [ip, #748]! @ 0x2ec │ │ │ │ @ instruction: 0xf1b89800 │ │ │ │ - blmi 0x301224 │ │ │ │ + blmi 0x3014a4 │ │ │ │ blls 0x3dbedc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 6, pc, cr2, cr3, {1} │ │ │ │ + @ instruction: 0xff72f233 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q9, q8, d4 │ │ │ │ @ instruction: 0xf64c0332 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ andcs r0, sl, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1c79000 │ │ │ │ - svclt 0x0000f97b │ │ │ │ + svclt 0x0000fa1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x102394 │ │ │ │ andls r2, r0, pc, lsl #4 │ │ │ │ - @ instruction: 0xf968f1c7 │ │ │ │ - eorseq lr, r2, r4, asr r9 │ │ │ │ + blx 0x2be604 │ │ │ │ + mlaseq r2, ip, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd90f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x1023bc │ │ │ │ andls r2, r0, r4, lsl r2 │ │ │ │ - @ instruction: 0xf954f1c7 │ │ │ │ - eorseq lr, r2, ip, ror #18 │ │ │ │ + @ instruction: 0xf9f4f1c7 │ │ │ │ + ldrhteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebd911c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ blmi 0x1023e4 │ │ │ │ andls r2, r0, r9, lsl r2 │ │ │ │ - @ instruction: 0xf940f1c7 │ │ │ │ - eorseq lr, r2, r4, lsl #19 │ │ │ │ + @ instruction: 0xf9e0f1c7 │ │ │ │ + eorseq lr, r2, ip, asr #21 │ │ │ │ andeq pc, r7, #34 @ 0x22 │ │ │ │ stclt 0, cr15, [r0, #-16] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42a │ │ │ │ ldmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310ba4 │ │ │ │ @ instruction: 0xf64ed823 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85072c7 │ │ │ │ ldrbeq r2, [r2, #50] @ 0x32 │ │ │ │ andcs sp, r0, lr, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -116561,15 +116561,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ bllt 0x10a53c │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x310848 │ │ │ │ @ instruction: 0xf64ed80c │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ bcs 0x14a0a0 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ rscsle r2, r6, r0, lsl #22 │ │ │ │ @@ -116585,15 +116585,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3108a8 │ │ │ │ @ instruction: 0xf64ed80a │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vmla.f d18, d16, d0[6] │ │ │ │ @ instruction: 0xf8510132 │ │ │ │ ldmiblt r2!, {r1, r5, sp} │ │ │ │ ldclcs 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ strle r0, [r6, #-1362]! @ 0xfffffaae │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ ldreq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -116627,15 +116627,15 @@ │ │ │ │ bllt 0x146ffc │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb5b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x482d88 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64e2301 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ @ instruction: 0xf5033023 │ │ │ │ @ instruction: 0xf85073c7 │ │ │ │ @ instruction: 0xf0000033 │ │ │ │ stmdacs r0, {r6} │ │ │ │ andcs fp, ip, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -116658,15 +116658,15 @@ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf890bb03 │ │ │ │ bllt 0x174e6c0 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x310dcc │ │ │ │ movwcs fp, #8079 @ 0x1f8f │ │ │ │ - adcne pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + rsccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ bicvc pc, r7, #12582912 @ 0xc00000 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r2, r0, #12 │ │ │ │ @@ -116687,15 +116687,15 @@ │ │ │ │ svcmi 0x0070f413 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r4, pc, #16384 @ 0x4000 │ │ │ │ stclt 0, cr15, [lr, #-28] @ 0xffffffe4 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsl fp │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r8, r0, lsl #10 │ │ │ │ @@ -116740,16 +116740,16 @@ │ │ │ │ bcs 0xff4c05cc │ │ │ │ b 0xff5c05d0 │ │ │ │ @ instruction: 0xf649d817 │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64f2297 │ │ │ │ @ instruction: 0xf8327cff │ │ │ │ strbmi r1, [r1, #-17]! @ 0xffffffef │ │ │ │ - @ instruction: 0xf64ed00d │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d29, d15, d13 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ bl 0x102bac │ │ │ │ movwls r1, #4609 @ 0x1201 │ │ │ │ @ instruction: 0x47906892 │ │ │ │ @ instruction: 0xf5039b01 │ │ │ │ stmdb r3, {r1, r2, r3, r4, r8, r9, sp, lr}^ │ │ │ │ andlt r0, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -116817,21 +116817,21 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ orrvc pc, lr, #12582912 @ 0xc00000 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd08 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ blmi 0x1024d0 │ │ │ │ rsbsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9b4f1fe │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + blx 0x15bec1c │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ tstpeq pc, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ @@ -116903,15 +116903,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdblt r4, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r4!, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185e04 │ │ │ │ @@ -116935,15 +116935,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, sl, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi sl, #11 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmialt r4, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r4!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185e84 │ │ │ │ @@ -116968,15 +116968,15 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r8, ror #9 │ │ │ │ strbtne pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmlt r2, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ + stmdblt r2!, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrscc pc, sl, r0, lsl #10 │ │ │ │ bicscc fp, r0, r0, lsl r5 │ │ │ │ @ instruction: 0xf8512401 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ @ instruction: 0xf1a121c4 │ │ │ │ @ instruction: 0xf1c10c20 │ │ │ │ blx 0x185f08 │ │ │ │ @@ -117001,25 +117001,25 @@ │ │ │ │ @ instruction: 0xf8d0d009 │ │ │ │ andmi r1, fp, r0, lsl #10 │ │ │ │ strne pc, [r4, #-2256] @ 0xfffff730 │ │ │ │ tstmi r3, #10 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r0, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt r0!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d416 │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x311350 │ │ │ │ - @ instruction: 0xf64ed80c │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d15, d12 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ bl 0x102fe4 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -117033,16 +117033,16 @@ │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3113ac │ │ │ │ - @ instruction: 0xf64ed80b │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d15, d11 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ bl 0x103040 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117069,16 +117069,16 @@ │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31143c │ │ │ │ - @ instruction: 0xf64ed80b │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 d29, d15, d11 │ │ │ │ + vrshr.s64 d16, d24, #64 │ │ │ │ bl 0x1030d0 │ │ │ │ ldclvs 2, cr0, [r3, #-524] @ 0xfffffdf4 │ │ │ │ @ instruction: 0xf8d0b9a3 │ │ │ │ @ instruction: 0x07db34f0 │ │ │ │ @ instruction: 0xf8d0d524 │ │ │ │ @ instruction: 0xf00008c8 │ │ │ │ stmdacs r0, {r6} │ │ │ │ @@ -117108,15 +117108,15 @@ │ │ │ │ stmdbcs r0, {r2, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ blcs 0x8edc8 │ │ │ │ @ instruction: 0xf8d0d178 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x483510 │ │ │ │ stmdale r2!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - ldclvc 6, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + ldceq 2, cr15, [r8], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb73 │ │ │ │ vsri.64 , q8, #61 │ │ │ │ @ instruction: 0xf0830340 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ @@ -117138,16 +117138,16 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64ed8e5 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 , , │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x1435e4 │ │ │ │ ldclvs 3, cr0, [fp, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ bicsle r2, sl, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117185,16 +117185,16 @@ │ │ │ │ cmnle sp, r0, lsl #30 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x311208 │ │ │ │ @ instruction: 0xf04fbf8f │ │ │ │ - @ instruction: 0xf64e0c01 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf24f0c01 │ │ │ │ + @ instruction: 0xf2c004b8 │ │ │ │ bl 0x183aa0 │ │ │ │ svclt 0x00980482 │ │ │ │ ldrsbgt pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ ldrsble r0, [sp], #-250 @ 0xffffff06 │ │ │ │ strvc pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ rsbsle r2, r0, r0, lsl #24 │ │ │ │ @ instruction: 0xf000291f │ │ │ │ @@ -117320,16 +117320,16 @@ │ │ │ │ @ instruction: 0xf8b44606 │ │ │ │ blcs 0xf91714 │ │ │ │ @ instruction: 0xf649d859 │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf64ed04f │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vhadd.s8 , , │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x1438bc │ │ │ │ ldmvs fp, {r1, r8, r9, ip} │ │ │ │ @ instruction: 0x46054798 │ │ │ │ ldrtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf504fecb │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r8, r9, sp, lr} │ │ │ │ @@ -117389,15 +117389,15 @@ │ │ │ │ andle r0, r9, r1, lsl #2 │ │ │ │ strne pc, [r0, #-2262] @ 0xfffff72a │ │ │ │ @ instruction: 0xf8d6400a │ │ │ │ andmi r1, pc, r4, lsl #10 │ │ │ │ svclt 0x0014433a │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b89303 │ │ │ │ - blls 0x1821e4 │ │ │ │ + blls 0x182464 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebd9f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf89d0fe8 │ │ │ │ @ instruction: 0x46076018 │ │ │ │ @ instruction: 0x46314615 │ │ │ │ @@ -117407,16 +117407,16 @@ │ │ │ │ addsmi r2, sl, #208, 20 @ 0xd0000 │ │ │ │ blcs 0xfb6d90 │ │ │ │ @ instruction: 0xf649d83a │ │ │ │ vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8322297 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - @ instruction: 0xf64ed030 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vqadd.s8 d29, d15, d16 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x143a18 │ │ │ │ ldrtmi r1, [r8], -r2, lsl #6 │ │ │ │ @ instruction: 0x4798689b │ │ │ │ ldmibeq r8, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmibne ip, {r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrmi pc, [r8, #-879] @ 0xfffffc91 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ @@ -117480,21 +117480,21 @@ │ │ │ │ @ instruction: 0xf8c60205 │ │ │ │ ldrdlt r2, [r3], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64cbdf0 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ blmi 0x102f2c │ │ │ │ rsbsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 1, cr15, [r6], {253} @ 0xfd │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + stc2 1, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + eorseq pc, r2, r8, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @ instruction: 0xf890339a │ │ │ │ bicscc r1, r0, #248, 8 @ 0xf8000000 │ │ │ │ @ instruction: 0xf001b083 │ │ │ │ @@ -117692,15 +117692,15 @@ │ │ │ │ bcs 0xb8604 │ │ │ │ @ instruction: 0xf890d13e │ │ │ │ blcs 0x8f6e8 │ │ │ │ @ instruction: 0xf8d0d165 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ blcc 0x483e30 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - cmnpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01b8f24f │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ stmdblt r3!, {r0, r1, r3, r6, r8, sl, fp, sp, lr}^ │ │ │ │ ldrbtne pc, [r0], #2256 @ 0x8d0 @ │ │ │ │ strle r0, [r8, #-1801] @ 0xfffff8f7 │ │ │ │ bcs 0xbb258 │ │ │ │ @ instruction: 0xf890d135 │ │ │ │ @@ -117710,16 +117710,16 @@ │ │ │ │ bcc 0x483a64 │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmiaeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf64e4770 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vaba.s8 q10, , q8 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x143ed4 │ │ │ │ ldclvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ bcs 0x16fe7c │ │ │ │ andcs sp, r0, sl, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ @@ -117756,15 +117756,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f7e8 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x483f30 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldclvc 6, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + ldceq 2, cr15, [r8], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065d4 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117784,16 +117784,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f85c │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64ed8e6 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 , , q11 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x143ffc │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117828,15 +117828,15 @@ │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf890d155 │ │ │ │ blcs 0x8f908 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ @ instruction: 0xf0011168 │ │ │ │ blcc 0x484050 │ │ │ │ ldmdale pc, {r1, r3, r8, r9, fp, sp} @ │ │ │ │ - ldclvc 6, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ + ldceq 2, cr15, [r8], #316 @ 0x13c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbcc pc, [r4], #-140 @ 0xffffff74 @ │ │ │ │ @ instruction: 0xf890bb53 │ │ │ │ vsri.64 q14, q8, #52 │ │ │ │ b 0x5065f4 │ │ │ │ eorle r0, r3, ip, lsl #30 │ │ │ │ @@ -117856,16 +117856,16 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf890d1e1 │ │ │ │ bllt 0xfe94f97c │ │ │ │ ldrdne pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - @ instruction: 0xf64ed8e6 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vadd.i8 , , q11 │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ bl 0x14411c │ │ │ │ ldclvs 3, cr0, [r9, #-516] @ 0xfffffdfc │ │ │ │ sbcsle r2, r9, r0, lsl #18 │ │ │ │ bicsle r2, fp, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -117903,15 +117903,15 @@ │ │ │ │ ldmdavs r2, {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdbcs r0, {r9} │ │ │ │ andcs sp, r1, r1, rrx │ │ │ │ movwcs sl, #2306 @ 0x902 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ - blx 0xffabfda8 │ │ │ │ + blx 0xfe2bfdaa │ │ │ │ @ instruction: 0xf44f9c02 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ bls 0x15037c │ │ │ │ strmi pc, [r3], -r4, lsr #23 │ │ │ │ strvs pc, [r2], -r3, lsl #22 │ │ │ │ stmiane r4!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ strbtvc lr, [r3], r6, asr #22 │ │ │ │ @@ -117951,15 +117951,15 @@ │ │ │ │ andlt sp, r9, r1, asr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdage r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - blx 0xfe83fe5a │ │ │ │ + ldc2 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0x2604e9dd │ │ │ │ submi pc, sl, pc, asr #8 │ │ │ │ addscc pc, sl, r3, asr #13 │ │ │ │ svcls 0x00039c02 │ │ │ │ cmpeq r3, r1, ror r1 │ │ │ │ b 0x10ca04c │ │ │ │ bl 0x18dbd2c │ │ │ │ @@ -117984,17 +117984,17 @@ │ │ │ │ strne pc, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf8d5400b │ │ │ │ b 0x388a48 │ │ │ │ b 0x1546640 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf0b89201 │ │ │ │ - bls 0x101898 │ │ │ │ + bls 0x101b18 │ │ │ │ vaba.s d14, d18, d15 │ │ │ │ - svclt 0x0000faf3 │ │ │ │ + svclt 0x0000fb93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebda860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xff2ef7ff │ │ │ │ @@ -118340,32 +118340,32 @@ │ │ │ │ svclt 0x00080201 │ │ │ │ andle r4, r9, r1, lsl r6 │ │ │ │ strcs pc, [r0, #-2259] @ 0xfffff72d │ │ │ │ @ instruction: 0xf8d34011 │ │ │ │ andsmi r2, r5, r4, lsl #10 │ │ │ │ svclt 0x0014430d │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [sl, #732] @ 0x2dc │ │ │ │ + mcr2 0, 3, pc, cr10, cr7, {5} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrcc pc, [r1, r0, lsl #10]! │ │ │ │ ldmdapl r6!, {r8, sl, ip, sp, lr, pc} │ │ │ │ mvnscs r2, sl, ror r2 │ │ │ │ rsbspl pc, r8, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - ldrbtvc pc, [r0], #-1614 @ 0xfffff9b2 @ │ │ │ │ + ldrteq pc, [r8], #591 @ 0x24f @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldmdbpl r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ vmax.s32 d2, d0, d0 │ │ │ │ - andcs lr, r0, #132, 24 @ 0x8400 │ │ │ │ + andcs lr, r0, #36, 26 @ 0x900 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdahi r5!, {r1, r3, r4, r5, r6, r8, r9, sp} │ │ │ │ ldmdale r8!, {r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ strbmi r6, [r0], -r3, ror #16 │ │ │ │ @ instruction: 0xb1d84798 │ │ │ │ andseq pc, pc, #5 │ │ │ │ @@ -118391,21 +118391,21 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdne pc, [r0, #135]! @ 0x87 │ │ │ │ @ instruction: 0xf8d74311 │ │ │ │ @ instruction: 0xf8c721e4 │ │ │ │ tstmi sl, #224, 2 @ 0x38 │ │ │ │ mvncs pc, r7, asr #17 │ │ │ │ @ instruction: 0xf64ce7e6 │ │ │ │ - vsra.s64 d19, d4, #64 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ blmi 0x103d68 │ │ │ │ @ instruction: 0xf1fc22cc │ │ │ │ - svclt 0x0000fd69 │ │ │ │ - eorseq pc, r2, r4 │ │ │ │ + svclt 0x0000fe09 │ │ │ │ + eorseq pc, r2, ip, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdaec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ blx 0xfffc1cd2 │ │ │ │ ldrcc pc, [sl, #1286] @ 0x506 │ │ │ │ svcvs 0x00ab3550 │ │ │ │ @@ -118551,15 +118551,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, sp, lsl #6 │ │ │ │ stmib r3, {r8, sp}^ │ │ │ │ ldreq r0, [fp, r0, lsl #2]! │ │ │ │ @ instruction: 0xb12ad506 │ │ │ │ ldrdcs r0, [r0, -r2] │ │ │ │ andvs pc, lr, r5, lsl #10 │ │ │ │ - b 0x407a8 │ │ │ │ + bl 0xfe8407a8 │ │ │ │ ldrbcc pc, [r8], #2261 @ 0x8d5 @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ ldrbcc pc, [r8], #2245 @ 0x8c5 @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ @@ -118630,16 +118630,16 @@ │ │ │ │ svcvs 0x0040f013 │ │ │ │ @ instruction: 0xf003d042 │ │ │ │ @ instruction: 0xf1b36370 │ │ │ │ eorsle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ andne pc, pc, sp, lsl #4 │ │ │ │ vmin.s32 d2, d0, d0 │ │ │ │ - @ instruction: 0xf64cea62 │ │ │ │ - vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf64ceb02 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ movtls r0, #9005 @ 0x232d │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ @ instruction: 0xf5083171 │ │ │ │ andcs r3, lr, #-1006632958 @ 0xc4000002 │ │ │ │ tstpne pc, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabbcs lr, sp, r8, pc @ │ │ │ │ smlatbne ip, sp, r8, pc @ │ │ │ │ @@ -118655,15 +118655,15 @@ │ │ │ │ @ instruction: 0x964e437a │ │ │ │ cmnls r1, #603979777 @ 0x24000001 │ │ │ │ @ instruction: 0xf88d2304 │ │ │ │ vand d19, d2, d1 │ │ │ │ vqdmlal.s , d0, d1[2] │ │ │ │ cmpls r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf64c936b │ │ │ │ - vqdmlal.s q10, d0, d0[5] │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ cmpls sl, #-1275068416 @ 0xb4000000 │ │ │ │ stc2 0, cr15, [r8, #20]! │ │ │ │ adccc pc, r0, #13959168 @ 0xd50000 │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ movwcs pc, #13251 @ 0x33c3 @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [r8, #-2009] @ 0xfffff827 │ │ │ │ @@ -118687,34 +118687,34 @@ │ │ │ │ @ instruction: 0xf50d4640 │ │ │ │ pop {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf0054ff0 │ │ │ │ @ instruction: 0xf44fbb1f │ │ │ │ strdcs r7, [r0, -r0] │ │ │ │ @ instruction: 0xf640a842 │ │ │ │ vshl.s32 d1, d15, d0 │ │ │ │ - @ instruction: 0xf508e9f0 │ │ │ │ + @ instruction: 0xf508ea90 │ │ │ │ @ instruction: 0x46033cb1 │ │ │ │ ssatcs r2, #11, r0, lsl #14 │ │ │ │ ldrbmi pc, [sl, #-1600]! @ 0xfffff9c0 @ │ │ │ │ ldrdlt pc, [r8, #140]! @ 0x8c │ │ │ │ addshi r2, ip, ip │ │ │ │ @ instruction: 0xf8a32106 │ │ │ │ @ instruction: 0xf04f40c4 │ │ │ │ @ instruction: 0xf8dc0901 │ │ │ │ @ instruction: 0xf04f41e0 │ │ │ │ tstvs ip, #28672 @ 0x7000 │ │ │ │ - eorsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsbspl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ addsmi pc, r0, r3, asr #17 │ │ │ │ ldrdmi pc, [r4, #140]! @ 0x8c │ │ │ │ - cdpmi 6, 4, cr15, cr8, cr12, {2} │ │ │ │ + cdppl 6, 9, cr15, cr0, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ addsmi pc, r4, r3, asr #17 │ │ │ │ ldrdmi pc, [ip, #140]! @ 0x8c │ │ │ │ - ldcmi 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ + stcpl 6, cr15, [r4], {76} @ 0x4c │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ orrsvc r6, r8, sl, lsl r0 │ │ │ │ @ instruction: 0xf8832205 │ │ │ │ strbmi r0, [r0], -r6, asr #1 │ │ │ │ @ instruction: 0xf8837259 │ │ │ │ ldrmi r1, [r9], -r9, rrx │ │ │ │ strvc lr, [r4], -r3, asr #19 │ │ │ │ @@ -118731,15 +118731,15 @@ │ │ │ │ adcmi pc, r4, r3, asr #17 │ │ │ │ smlabtmi r4, r3, r8, pc @ │ │ │ │ rsbgt pc, r0, r3, asr #17 │ │ │ │ stcmi 6, cr15, [r9], {64} @ 0x40 │ │ │ │ stccc 2, cr15, [r3], {192} @ 0xc0 │ │ │ │ rsbgt pc, r5, r3, asr #17 │ │ │ │ sbc pc, r0, r3, asr #17 │ │ │ │ - cdpmi 6, 5, cr15, cr0, cr12, {2} │ │ │ │ + cdppl 6, 9, cr15, cr8, cr12, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ smlawtgt r5, r3, r8, pc @ │ │ │ │ smlawt r0, r3, r8, pc @ │ │ │ │ smlawbge r9, r3, r8, pc @ │ │ │ │ strbls lr, [fp, -r3, asr #19] │ │ │ │ teqpvs r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ teqppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -118748,15 +118748,15 @@ │ │ │ │ msrmi SPSR_s, r3, asr #17 │ │ │ │ streq pc, [pc], #-79 @ 0x84224 │ │ │ │ orrmi pc, r4, r3, lsl #17 │ │ │ │ streq pc, [r9], #-79 @ 0xffffffb1 │ │ │ │ orrmi pc, r6, r3, lsl #17 │ │ │ │ stmib r3, {r0, r1, r2, r3, r4, r5, r6, r7, sl, sp}^ │ │ │ │ @ instruction: 0xf64c5464 │ │ │ │ - @ instruction: 0xf2c034f4 │ │ │ │ + vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf6404180 │ │ │ │ @ instruction: 0xf8c3444f │ │ │ │ vand d20, d19, d12 │ │ │ │ vaddhn.i16 d19, q8, │ │ │ │ @ instruction: 0xf8c30408 │ │ │ │ vrhadd.s8 q10, , q2 │ │ │ │ @@ -118770,23 +118770,23 @@ │ │ │ │ andcs r4, r2, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0xf508fcd1 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x0000e6d6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ - eorseq pc, r2, r0, lsl r9 @ │ │ │ │ + eorseq pc, r2, r8, lsl fp @ │ │ │ │ + eorseq pc, r2, r8, asr sl @ │ │ │ │ ldrtcc pc, [r1], r8, lsl #10 @ │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ vtst.32 d10, d0, d3 │ │ │ │ - tstcs r1, r0, asr #18 │ │ │ │ + smlattcs r1, r0, r9, lr │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstls r5, r0, asr #12 │ │ │ │ - mvncc pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqppl r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ tstls r2, #2867200 @ 0x2bc000 │ │ │ │ movwmi pc, #38464 @ 0x9640 @ │ │ │ │ movwcc pc, #12992 @ 0x32c0 @ │ │ │ │ @ instruction: 0xf8cd9216 │ │ │ │ vst4.16 {d19-d22}, [pc]! │ │ │ │ @ instruction: 0x9320639b │ │ │ │ @@ -118811,15 +118811,15 @@ │ │ │ │ @ instruction: 0x4640a912 │ │ │ │ blx 0xb40334 │ │ │ │ andscs r4, r7, #2457600 @ 0x258000 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ subscs pc, r9, #31488 @ 0x7b00 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vhadd.s32 d0, d16, d31 │ │ │ │ - @ instruction: 0xf895e8f8 │ │ │ │ + @ instruction: 0xf895e998 │ │ │ │ stmdbge sl!, {r0, r1, r3, r7, sp} │ │ │ │ @ instruction: 0xf0124640 │ │ │ │ @ instruction: 0xf6400f01 │ │ │ │ svclt 0x000c434f │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vcge.s8 d25, d3, d17 │ │ │ │ @@ -118831,15 +118831,15 @@ │ │ │ │ vcge.s8 d25, d3, d28 │ │ │ │ vsubw.s8 , q8, d25 │ │ │ │ teqls sp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf88d230d │ │ │ │ @ instruction: 0xf64030ae │ │ │ │ @ instruction: 0xf8ad130f │ │ │ │ @ instruction: 0xf64c30ac │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x932a032d │ │ │ │ @ instruction: 0xf9f2f005 │ │ │ │ @ instruction: 0xf3c36fb3 │ │ │ │ movwls r2, #21444 @ 0x53c4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ strcs r8, [r0], -r4, ror #1 │ │ │ │ addcs pc, r9, r3, asr #4 │ │ │ │ @@ -118861,39 +118861,39 @@ │ │ │ │ vsubw.s8 , q0, d5 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ mvneq pc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ vcgt.s8 d25, d2, d6 │ │ │ │ vsubw.s8 q9, q8, d9 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - mvnscc pc, #76, 12 @ 0x4c00000 │ │ │ │ + movtpl pc, #17996 @ 0x464c @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64c930c │ │ │ │ - vsubw.s8 q10, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ movwls r0, #54061 @ 0xd32d │ │ │ │ - tstpmi r8, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + msrpl SPSR_, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc lr, lr, sp, asr #19 │ │ │ │ stmdals ip, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x2c0b1a │ │ │ │ + blx 0xfeac0b1a │ │ │ │ @ instruction: 0x46044631 │ │ │ │ @ instruction: 0xf1bd980d │ │ │ │ - ldrtmi pc, [r1], -r3, lsl #22 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #23 @ │ │ │ │ stmdals lr, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x40b2c │ │ │ │ + blx 0xfe840b2e │ │ │ │ @ instruction: 0x46814631 │ │ │ │ - eormi pc, r4, ip, asr #12 │ │ │ │ + rsbpl pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ beq 0x100584 │ │ │ │ - blx 0xffdc0b40 │ │ │ │ + blx 0xfe5c0b42 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ smlabbcs r0, r0, r6, r4 │ │ │ │ @ instruction: 0xf04fa842 │ │ │ │ vqdmulh.s32 d0, d0, d14 │ │ │ │ - bls 0x47e5f0 │ │ │ │ + bls 0x47e870 │ │ │ │ ldmeq r3!, {r4, r8, fp, ip, pc}^ │ │ │ │ cmncs fp, sp, asr #19 │ │ │ │ stceq 0, cr15, [r7], {6} │ │ │ │ @ instruction: 0xf0439154 │ │ │ │ stmdbls sl, {r3, r9, sl, fp} │ │ │ │ movweq pc, #49219 @ 0xc043 @ │ │ │ │ ldrbmi r9, [r6], #-1025 @ 0xfffffbff │ │ │ │ @@ -118943,29 +118943,29 @@ │ │ │ │ ldmdbge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ eorlt pc, sp, #9240576 @ 0x8d0000 │ │ │ │ stmibge sp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9785 │ │ │ │ ldrls r8, [sp, r8, lsr #4] │ │ │ │ @ instruction: 0xf005949f │ │ │ │ strbmi pc, [r0], -pc, ror #22 @ │ │ │ │ - @ instruction: 0xf980f1b6 │ │ │ │ + blx 0x8c0c20 │ │ │ │ @ instruction: 0xf1b69803 │ │ │ │ - stmdals r2, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf97af1b6 │ │ │ │ + stmdals r2, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x740c2c │ │ │ │ @ instruction: 0xf1b69801 │ │ │ │ - blls 0x202b38 │ │ │ │ + blls 0x202db8 │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ @ instruction: 0xf8ddaf5d │ │ │ │ @ instruction: 0xf5088010 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ vqrshl.s64 q7, , │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - eorseq pc, r2, r0, lsl r0 @ │ │ │ │ - eorseq pc, r2, r0, ror r0 @ │ │ │ │ + svclt 0x0000fc01 │ │ │ │ + eorseq pc, r2, r8, asr r1 @ │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -119055,15 +119055,15 @@ │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x485378 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf64f2301 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119085,22 +119085,22 @@ │ │ │ │ stcle 8, cr2, [ip], {1} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r6, r0, #128, 4 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf079c000 │ │ │ │ - @ instruction: 0xf64cfd95 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + @ instruction: 0xf64cfe33 │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ blmi 0x104844 │ │ │ │ - @ instruction: 0xf1fb223d │ │ │ │ - svclt 0x0000fffb │ │ │ │ - eorseq pc, r2, ip, asr sl @ │ │ │ │ + @ instruction: 0xf1fc223d │ │ │ │ + svclt 0x0000f89b │ │ │ │ + eorseq pc, r2, r4, lsr #23 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ teqcs r6, r3 @ │ │ │ │ ldrtle r0, [fp], #-1555 @ 0xfffff9ed │ │ │ │ strlt r0, [r0, #-3667] @ 0xfffff1ad │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r7], #-145 @ 0xffffff6f │ │ │ │ strtle r0, [fp], #-2009 @ 0xfffff827 │ │ │ │ @@ -119142,15 +119142,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31309c │ │ │ │ @ instruction: 0xf64fd811 │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0x1108f4 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2. {d0-d1}, [r0], r8 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -119169,15 +119169,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313508 │ │ │ │ @ instruction: 0xf64fd81b │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1041b4 │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf88ec │ │ │ │ blcs 0x17bd2c │ │ │ │ @@ -119215,15 +119215,15 @@ │ │ │ │ strtle r0, [r6], #-1561 @ 0xfffff9e7 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3135c0 │ │ │ │ @ instruction: 0xf64fd81b │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r3, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf0049301 │ │ │ │ blls 0x1040fc │ │ │ │ svcvs 0x0000f010 │ │ │ │ blcs 0xf89a4 │ │ │ │ blcs 0x17bde4 │ │ │ │ @@ -119260,15 +119260,15 @@ │ │ │ │ strble r0, [r9], #-1563 @ 0xfffff9e5 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x313674 │ │ │ │ @ instruction: 0xf64fd841 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blx 0xfed0cad0 │ │ │ │ stmdbeq sp!, {r1, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmiacc r8!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r1, #32, 12 @ 0x2000000 │ │ │ │ strcc pc, [r0], -r3, asr #7 │ │ │ │ ldc2l 0, cr15, [r8, #-16]! │ │ │ │ @@ -119331,15 +119331,15 @@ │ │ │ │ adcshi pc, r9, r0, asr #32 │ │ │ │ svcmi 0x0018f8d3 │ │ │ │ ldceq 0, cr15, [pc], {4} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ stmdale r5, {r0, sl, fp} │ │ │ │ - ldrtcs pc, [r0], #-1615 @ 0xfffff9b1 @ │ │ │ │ + ldrbtcc pc, [r8], #-1615 @ 0xfffff9b1 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ eorgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d380aa │ │ │ │ strcs r2, [r0, #-3564] @ 0xfffff214 │ │ │ │ @ instruction: 0xf5014614 │ │ │ │ andscc r4, r4, #-1879048183 @ 0x90000009 │ │ │ │ @@ -119402,15 +119402,15 @@ │ │ │ │ @ instruction: 0xf8938089 │ │ │ │ bcs 0x9085c │ │ │ │ addshi pc, r5, r0, asr #32 │ │ │ │ svccs 0x0018f8d3 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x3134ac │ │ │ │ @ instruction: 0xf64fd813 │ │ │ │ - vmvn.i32 d18, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ @ instruction: 0xf85c0c32 │ │ │ │ bcs 0x10cd04 │ │ │ │ ldcle 0, cr13, [pc], #-440 @ 0x84ac8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf000808e │ │ │ │ @ instruction: 0xf0016000 │ │ │ │ stmdbcs r0, {r2, r8} │ │ │ │ @@ -119525,15 +119525,15 @@ │ │ │ │ cdpeq 0, 1, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf1ae4625 │ │ │ │ stccs 4, cr0, [sl], {16} │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - cdpcs 6, 3, cr15, cr0, cr15, {2} │ │ │ │ + cdpcc 6, 7, cr15, cr8, cr15, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eor pc, r4, lr, asr r8 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ b 0x1479320 │ │ │ │ addseq r6, r4, r2, asr lr │ │ │ │ @ instruction: 0x1ec3ea4e │ │ │ │ @ instruction: 0xf01ed461 │ │ │ │ @@ -119600,15 +119600,15 @@ │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #59987 @ 0xea53 │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf8d1d115 │ │ │ │ ldrmi r3, [sp], -r8, ror #2 │ │ │ │ @ instruction: 0xf64fe77c │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ blcs 0x151020 │ │ │ │ svcge 0x005cf43f │ │ │ │ bicle r2, r7, r1, lsl #22 │ │ │ │ vst1.16 {d14}, [r3 :256], r5 │ │ │ │ @ instruction: 0x432b2380 │ │ │ │ svcge 0x0053f43f │ │ │ │ @@ -119652,20 +119652,20 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ tstcs fp, #155648 @ 0x26000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500fdfd │ │ │ │ + @ instruction: 0xf500fe9d │ │ │ │ @ instruction: 0xf5035300 │ │ │ │ @ instruction: 0xf85252b3 │ │ │ │ ldreq r2, [r1], #-3080 @ 0xfffff3f8 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -119690,26 +119690,26 @@ │ │ │ │ @ instruction: 0xe7d2d1f5 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr3, {6} │ │ │ │ strble r0, [lr, #658] @ 0x292 │ │ │ │ @ instruction: 0xf893e7e7 │ │ │ │ bcs 0x90cec │ │ │ │ @ instruction: 0xf8d3d1eb │ │ │ │ strb r4, [r5, ip, ror #27]! │ │ │ │ - eorseq pc, r2, r4, ror sl @ │ │ │ │ + ldrhteq pc, [r2], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0b8022d │ │ │ │ - @ instruction: 0xf500fda5 │ │ │ │ + @ instruction: 0xf500fe45 │ │ │ │ @ instruction: 0x33205359 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r9], #-1051 @ 0xfffffbe5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119720,26 +119720,26 @@ │ │ │ │ rscle r2, sp, r0, lsl #16 │ │ │ │ strtmi r2, [r1], -r0, lsl #8 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldccs 1, cr13, [r0], {229} @ 0xe5 │ │ │ │ @ instruction: 0xe7e1d1f5 │ │ │ │ - eorseq pc, r2, r4, ror sl @ │ │ │ │ + ldrhteq pc, [r2], -ip @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ bmi 0x10d6990 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r8, #-736]! @ 0xfffffd20 │ │ │ │ + mcr2 0, 0, pc, cr8, cr8, {5} @ │ │ │ │ addne pc, ip, #212, 16 @ 0xd40000 │ │ │ │ teqppl r6, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqcc r0, #2097152 @ 0x200000 │ │ │ │ stmdbvs r8, {r0, r3, r5, r6, r8, ip, sp, pc}^ │ │ │ │ streq r4, [r5], r6, lsl #12 │ │ │ │ andlt sp, r6, r4, asr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -119790,15 +119790,15 @@ │ │ │ │ smlabbcs r4, sl, r8, r6 │ │ │ │ eorcs r6, r2, #26 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x111d3e8 │ │ │ │ @ instruction: 0xf7ff1284 │ │ │ │ svclt 0x0000fa67 │ │ │ │ ... │ │ │ │ - eorseq pc, r2, r4, ror sl @ │ │ │ │ + ldrhteq pc, [r2], -ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdc490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4605fa1f │ │ │ │ strmi r4, [lr], -r0, lsr #12 │ │ │ │ @@ -119807,15 +119807,15 @@ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ svclt 0x00b82d01 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #10 │ │ │ │ tstcs r7, r0, lsl #10 │ │ │ │ ldceq 8, cr15, [r8, #784]! @ 0x310 │ │ │ │ stc 6, cr4, [r3, #128] @ 0x80 │ │ │ │ movwcs r7, #2816 @ 0xb00 │ │ │ │ - @ instruction: 0xffeef078 │ │ │ │ + @ instruction: 0xf88cf079 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdc4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa2f │ │ │ │ @@ -119824,15 +119824,15 @@ │ │ │ │ tstlt fp, r3, lsl #24 │ │ │ │ strvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf5002240 │ │ │ │ strhcs r3, [r0, -r0] │ │ │ │ vqshl.s16 d20, d0, d2 │ │ │ │ - svclt 0x0000bdf9 │ │ │ │ + svclt 0x0000be99 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdc51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bl 0x892c4 │ │ │ │ vhsub.s8 q8, , │ │ │ │ vfma.f32 q10, , q0 │ │ │ │ ldrdeq r4, [ip], r0 │ │ │ │ @@ -119860,29 +119860,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [sl, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf64cbf44 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d23, d0, d0[0] │ │ │ │ strble r0, [fp, #45]! @ 0x2d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4070 │ │ │ │ - @ instruction: 0xf3c3be9f │ │ │ │ + @ instruction: 0xf3c3bf3f │ │ │ │ blcs 0x8a0c4 │ │ │ │ blcs 0x3b9744 │ │ │ │ tstpeq r3, r6, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movscc pc, #4, 10 @ 0x1000000 │ │ │ │ tstcc r2, r8, lsl #30 │ │ │ │ strtmi r2, [fp], #-544 @ 0xfffffde0 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r0!, {r1, r2, r3, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorsvs pc, r0, ip, asr #12 │ │ │ │ + rsbsvc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdc5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe1093b4 │ │ │ │ stmibvc ip, {r1, r6, sl, fp} │ │ │ │ @@ -119925,15 +119925,15 @@ │ │ │ │ bl 0xfebdc68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0], #-4080 @ 0xfffff010 │ │ │ │ strmi r2, [r5], -r0, lsr #2 │ │ │ │ @ instruction: 0xf9d2f78e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ - ldmda lr!, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldm lr, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldccs 15, cr15, [r0], {49} @ 0x31 │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -119984,29 +119984,29 @@ │ │ │ │ blcc 0xff901e8c │ │ │ │ bleq 0x2c207c │ │ │ │ stmdane r1, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blne 0x17fcbc │ │ │ │ strbne pc, [r5], -r4, asr #12 @ │ │ │ │ streq pc, [r8], -r0, asr #5 │ │ │ │ - blvs 0xfeec2ec4 │ │ │ │ + bleq 0xc1ec8 │ │ │ │ bleq 0xc02098 │ │ │ │ ldrtmi r2, [r9], r0, lsl #8 │ │ │ │ @ instruction: 0xf64cab06 │ │ │ │ - vmull.s8 q11, d16, d24 │ │ │ │ + @ instruction: 0xf2c07cf0 │ │ │ │ movwls r0, #7213 @ 0x1c2d │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ stmdals r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x10c1ca4 │ │ │ │ + blx 0xff8c1ca4 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1bc4658 │ │ │ │ - adcscs pc, fp, #241664 @ 0x3b000 │ │ │ │ + adcscs pc, fp, #897024 @ 0xdb000 │ │ │ │ tstcs r0, r7, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - svc 0x00acf21e │ │ │ │ + stmda ip, {r0, r1, r2, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r9, r2, #3072 @ 0xc00 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x188614 │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ @@ -120029,37 +120029,37 @@ │ │ │ │ strls r4, [r6, #-833] @ 0xfffffcbf │ │ │ │ ldrls r9, [r7], -sp, lsl #6 │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x962f971e │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xffcc1650 │ │ │ │ @ instruction: 0xf1b54628 │ │ │ │ - ldrtmi pc, [r8], -r1, lsl #18 @ │ │ │ │ - @ instruction: 0xf8fef1b5 │ │ │ │ + ldrtmi pc, [r8], -r1, lsr #19 @ │ │ │ │ + @ instruction: 0xf99ef1b5 │ │ │ │ @ instruction: 0xd1ad4554 │ │ │ │ ldrbvs pc, [r4, pc, asr #8]! @ │ │ │ │ - blvs 0xff2c2f88 │ │ │ │ + bleq 0x4c1f8c │ │ │ │ bleq 0xc0215c │ │ │ │ - @ instruction: 0xf64c46b9 │ │ │ │ - @ instruction: 0xf2c06ad8 │ │ │ │ + vmin.s8 d20, d29, d25 │ │ │ │ + vmlsl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf8cd0a2d │ │ │ │ strcs fp, [r0], #-16 │ │ │ │ blvs 0x1201f80 │ │ │ │ bleq 0x2c2174 │ │ │ │ vmin.s8 d20, d4, d23 │ │ │ │ vaddl.s8 q11, d16, d13 │ │ │ │ andls r0, r3, r8 │ │ │ │ stmdals r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d6f1bc │ │ │ │ + blx 0x1e41d78 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1bc4650 │ │ │ │ - adcscs pc, fp, #3424256 @ 0x344000 │ │ │ │ + adcscs pc, fp, #462848 @ 0x71000 │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ - svc 0x0042f21e │ │ │ │ + svc 0x00e2f21e │ │ │ │ ldmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ blls 0x1486e4 │ │ │ │ andscs pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d9209 │ │ │ │ eorls r2, r1, #127 @ 0x7f │ │ │ │ andsmi pc, lr, sp, lsl #17 │ │ │ │ @@ -120082,105 +120082,105 @@ │ │ │ │ ldrls r9, [r7, -r5, lsr #6] │ │ │ │ rsbhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x972f951e │ │ │ │ sbclt pc, r4, sp, asr #17 │ │ │ │ sbchi pc, ip, sp, asr #17 │ │ │ │ blx 0xfe241724 │ │ │ │ @ instruction: 0xf1b54630 │ │ │ │ - @ instruction: 0x4628f897 │ │ │ │ - @ instruction: 0xf894f1b5 │ │ │ │ + @ instruction: 0x4628f937 │ │ │ │ + @ instruction: 0xf934f1b5 │ │ │ │ addsmi r9, ip, #2048 @ 0x800 │ │ │ │ blmi 0x2fc5d8 │ │ │ │ blls 0xe5f794 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ mlaslt r9, r2, r0, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r2, r0, sl, pc @ │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ vaba.s16 d2, d14, d0 │ │ │ │ - @ instruction: 0xf8ddeee2 │ │ │ │ + @ instruction: 0xf8ddef82 │ │ │ │ stmdbge r6, {pc} │ │ │ │ strbmi r2, [r0], -lr, lsl #4 │ │ │ │ @ instruction: 0xf88d9512 │ │ │ │ @ instruction: 0xf64c201c │ │ │ │ - vqdmlal.s q11, d0, d0[6] │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ adccs r0, sl, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6449306 │ │ │ │ vmls.f d17, d0, d1[1] │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ ldrls r7, [r7, #-522] @ 0xfffffdf6 │ │ │ │ @ instruction: 0xfff2f003 │ │ │ │ rsbcc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldreq r2, [r9], #-1536 @ 0xfffffa00 │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0x4631225a │ │ │ │ andseq pc, lr, sp, lsl #2 │ │ │ │ - mrc 2, 5, APSR_nzcv, cr14, cr14, {0} │ │ │ │ + svc 0x005ef21e │ │ │ │ rsbscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strbmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r9, #8978 @ 0x2312 │ │ │ │ @ instruction: 0xf88d970a │ │ │ │ @ instruction: 0x23a83021 │ │ │ │ movwls r9, #46611 @ 0xb613 │ │ │ │ - cmnpvs r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + @ instruction: 0x73b8f64c │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ movwls r9, #25879 @ 0x6517 │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ @ instruction: 0xffcef003 │ │ │ │ movwcc pc, #35028 @ 0x88d4 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #2272 @ 0x8e0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ @ instruction: 0xf644001e │ │ │ │ vmls.f d17, d0, d1[1] │ │ │ │ vrshl.s16 d0, d8, d14 │ │ │ │ - @ instruction: 0xf8d4ee96 │ │ │ │ + @ instruction: 0xf8d4ef36 │ │ │ │ andscs r3, r0, r4, ror r2 │ │ │ │ vrhadd.s8 d18, d16, d24 │ │ │ │ stmib sp, {r1, r2, r3, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r3, r8}^ │ │ │ │ stmdbge r6, {r1, r5, r8} │ │ │ │ andscs pc, ip, sp, lsr #17 │ │ │ │ rsbscs pc, ip, sp, lsr #17 │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ @ instruction: 0xf64c9312 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d16, d0[1] │ │ │ │ ldrls r0, [r7, #-813] @ 0xfffffcd3 │ │ │ │ movwcs r9, #4870 @ 0x1306 │ │ │ │ @ instruction: 0xf88d952f │ │ │ │ @ instruction: 0xf64c3021 │ │ │ │ - vsubw.s8 q11, q8, d8 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ tstls lr, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf9f0f004 │ │ │ │ stmdbmi sp, {r0, r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r1, r9, sp} │ │ │ │ @ instruction: 0xf9eaf004 │ │ │ │ stmdbmi fp, {r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdals r0, {r0, r9, sp} │ │ │ │ @ instruction: 0xf9e4f004 │ │ │ │ vmin.s q7, q0, │ │ │ │ - @ instruction: 0xf64cf9ed │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + @ instruction: 0xf64cfa8d │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x185924 │ │ │ │ addsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff8af1fa │ │ │ │ - eorseq r0, r3, r0, ror r2 │ │ │ │ - eorseq r0, r3, r0, lsl r2 │ │ │ │ - eorseq pc, r2, ip, ror sl @ │ │ │ │ + @ instruction: 0xf82af1fb │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ + eorseq r0, r3, r8, asr r3 │ │ │ │ + eorseq pc, r2, r4, asr #23 │ │ │ │ @ instruction: 0xf8d0b500 │ │ │ │ @ instruction: 0xf8d1e000 │ │ │ │ stmdavs r3, {lr, pc}^ │ │ │ │ ldrbmi r6, [r4, #2122]! @ 0x84a │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ strbmi sp, [r6, #773]! @ 0x305 │ │ │ │ @@ -120696,20 +120696,20 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ andls r0, r0, sp, lsr #2 │ │ │ │ rsbcc pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf878f1c3 │ │ │ │ + @ instruction: 0xf918f1c3 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bc33 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldccc 5, cr15, [sl], {0} │ │ │ │ @@ -120739,41 +120739,41 @@ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ stmib r4, {r0, r1, r9, fp, sp, pc}^ │ │ │ │ smlabbcs r8, r8, r1, r0 │ │ │ │ stmdage r4, {r0, r5, r8, r9, fp, lr} │ │ │ │ blvc 0x1c1788 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cdp2 0, 14, cr15, cr0, cr1, {7} │ │ │ │ + @ instruction: 0xff80f0e1 │ │ │ │ svclt 0x00a82800 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ blmi 0x73cda4 │ │ │ │ blls 0x2601d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ stmdals r3, {r3, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf8a2f0d9 │ │ │ │ + @ instruction: 0xf942f0d9 │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c42100 │ │ │ │ strb r3, [r0, r4, lsr #4]! │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf0d89101 │ │ │ │ - stmdbls r1, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d2 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ - @ instruction: 0xf0dd002d │ │ │ │ - @ instruction: 0xe7e8ff97 │ │ │ │ - ldc2 2, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ + @ instruction: 0xf0de002d │ │ │ │ + @ instruction: 0xe7e8f837 │ │ │ │ + ldc2l 2, cr15, [r8, #188] @ 0xbc │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdd3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ @@ -120805,42 +120805,42 @@ │ │ │ │ strtcs pc, [r4], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ andlt sp, r4, r7, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4604bd10 │ │ │ │ - blx 0xff942606 │ │ │ │ + stc2 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf0079003 │ │ │ │ stmdals r3, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0074010 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmlal.s , d0, d0[5] │ │ │ │ + vhsub.s8 d16, d13, d29 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ sbcvc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf1c24b01 │ │ │ │ - svclt 0x0000ff8b │ │ │ │ - eorseq r0, r3, r0, asr #6 │ │ │ │ + @ instruction: 0xf1c34b01 │ │ │ │ + svclt 0x0000f82b │ │ │ │ + eorseq r0, r3, r8, lsl #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ - blx 0x2c2656 │ │ │ │ + blx 0xfeac2656 │ │ │ │ @ instruction: 0xf5a64604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0xf7fb3830 │ │ │ │ movwcs pc, #2283 @ 0x8eb @ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1f04620 │ │ │ │ - andcs pc, r0, #225280 @ 0x37000 │ │ │ │ + andcs pc, r0, #880640 @ 0xd7000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdd4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @@ -120895,22 +120895,22 @@ │ │ │ │ addlt r3, r5, r0, asr r1 │ │ │ │ ldrsbne pc, [r0, #129] @ 0x81 @ │ │ │ │ @ instruction: 0xf0019003 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0xd6d2c │ │ │ │ tstmi sl, #17 │ │ │ │ andls r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - stc2 0, cr15, [lr, #-576] @ 0xfffffdc0 │ │ │ │ + stc2 0, cr15, [lr, #576]! @ 0x240 │ │ │ │ ldmib sp, {r0, r1, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf5a02101 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ @ instruction: 0xf87cf7ee │ │ │ │ @ instruction: 0xf85db005 │ │ │ │ @ instruction: 0xf090eb04 │ │ │ │ - svclt 0x0000bd17 │ │ │ │ + svclt 0x0000bdb7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebdd5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, r7, lsr sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -120942,21 +120942,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdavs r6, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ vmin.s16 d4, d14, d16 │ │ │ │ - mcrrne 13, 1, pc, r2, cr11 @ │ │ │ │ + mcrrne 13, 11, pc, r2, cr11 @ │ │ │ │ strbteq pc, [r1], #-256 @ 0xffffff00 @ │ │ │ │ @ instruction: 0xb32d9200 │ │ │ │ strtmi r9, [r8], -r1 │ │ │ │ - ldc2 2, cr15, [r2, #-120] @ 0xffffff88 │ │ │ │ + ldc2 2, cr15, [r2, #120]! @ 0x78 │ │ │ │ strtmi r4, [r0], #-1664 @ 0xfffff980 │ │ │ │ - @ instruction: 0xf964f1b4 │ │ │ │ + blx 0x1c2b78 │ │ │ │ rsbcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmne r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp 7, 6, cr15, cr4, cr9, {4} │ │ │ │ ldrtmi r9, [r1], -r0, lsl #20 │ │ │ │ eorvs r4, r7, r8, lsr r6 │ │ │ │ cdp 7, 5, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ @@ -120965,15 +120965,15 @@ │ │ │ │ @ instruction: 0x4620ee58 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf1b44620 │ │ │ │ - strmi pc, [r4], -r3, asr #18 │ │ │ │ + strmi pc, [r4], -r3, ror #19 │ │ │ │ ldrtmi r2, [r9], -r0, ror #4 │ │ │ │ @ instruction: 0xf7891885 │ │ │ │ bls 0xc1e08 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf7896025 │ │ │ │ @ instruction: 0x4620ee3e │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -120999,15 +120999,15 @@ │ │ │ │ eorle r0, r2, r2, lsl #14 │ │ │ │ addvs pc, r0, r0, asr #8 │ │ │ │ @ instruction: 0x612061a3 │ │ │ │ adcscc pc, r0, r5, lsl #10 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ strdlt r0, [r4], -r0 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x11c2c18 │ │ │ │ + blt 0xff9c2c18 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bl 0xfee20c14 │ │ │ │ svclt 0x00180e03 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svclt 0x00184594 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -121018,54 +121018,54 @@ │ │ │ │ @ instruction: 0x61a36f82 │ │ │ │ blvs 0xfe97ad18 │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ blcs 0xa1b3c │ │ │ │ stcvs 0, cr13, [r3, #-256]! @ 0xffffff00 │ │ │ │ bicsle r2, r3, r0, lsl #22 │ │ │ │ blcs 0xa1848 │ │ │ │ - @ instruction: 0xf64cd1d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vand , , q0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vshr.s64 d17, d4, #64 │ │ │ │ blmi 0x906684 │ │ │ │ sbcspl pc, r3, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf8daf1fa │ │ │ │ + @ instruction: 0xf97af1fa │ │ │ │ cdpcs 8, 0, cr6, cr2, cr6, {7} │ │ │ │ @ instruction: 0xf505d01d │ │ │ │ @ instruction: 0xf08e3cb0 │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ @ instruction: 0xf81c0c90 │ │ │ │ b 0x839604 │ │ │ │ adcle r0, lr, ip, lsl #30 │ │ │ │ @ instruction: 0xf505e7cd │ │ │ │ stmib sp, {r4, r5, r7, ip, sp}^ │ │ │ │ tstls r1, r2, lsl #6 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xf906f1a9 │ │ │ │ + @ instruction: 0xf9a6f1a9 │ │ │ │ ldmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstlt r0, r1, lsl #4 │ │ │ │ streq r6, [r0], -r0, lsl #18 │ │ │ │ stmdbvs r0!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bce78c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ ldccc 5, cr15, [r0], #20 │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ svceq 0x0001f01c │ │ │ │ str sp, [lr, pc, lsr #3] │ │ │ │ blcs 0xa19c4 │ │ │ │ @ instruction: 0xe7c0d1bb │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eoreq pc, ip, sp, asr #4 │ │ │ │ + rsbsne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf1fa5288 │ │ │ │ - svclt 0x0000f89b │ │ │ │ - eorseq r0, r3, ip, asr #6 │ │ │ │ + svclt 0x0000f93b │ │ │ │ + mlaseq r3, r4, r4, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvc ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmdbvc fp, {r1, r2, r9, sl, lr} │ │ │ │ stmdbvs r8, {r2, r7, ip, sp, pc} │ │ │ │ b 0x1187208 │ │ │ │ @@ -121078,15 +121078,15 @@ │ │ │ │ b 0x118a694 │ │ │ │ smlalbtle r3, r7, r3, r4 │ │ │ │ strmi r6, [sp], -sl, lsl #19 │ │ │ │ andeq lr, r9, r1, asr #19 │ │ │ │ eorle r2, r6, r1, lsl #20 │ │ │ │ eorle r2, r2, r2, lsl #20 │ │ │ │ strtmi fp, [r8], -r2, lsr #23 │ │ │ │ - orreq pc, ip, sp, asr #4 │ │ │ │ + bicsne pc, r4, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ bls 0x186228 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xff28f7ff │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @@ -121104,28 +121104,28 @@ │ │ │ │ strls r4, [r0], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xff0cf7ff │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ strdls r5, [r0], -r9 │ │ │ │ - stc2l 1, cr15, [r8, #-776] @ 0xfffffcf8 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + stc2l 1, cr15, [r8, #776]! @ 0x308 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, sp, asr #4 │ │ │ │ + adcsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1fa52e4 │ │ │ │ - svclt 0x0000f825 │ │ │ │ - eorseq r0, r3, r0, lsl #7 │ │ │ │ - eorseq r0, r3, r4, ror #6 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ + eorseq r0, r3, r8, asr #9 │ │ │ │ + eorseq r0, r3, ip, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdd954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmibvc ip, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmibvc sl, {r1, r2, r9, sl, lr}^ │ │ │ │ bvc 0x1372970 │ │ │ │ rsceq r4, r4, sp, lsl #12 │ │ │ │ @@ -121158,15 +121158,15 @@ │ │ │ │ movwcs sp, #1027 @ 0x403 │ │ │ │ movwcc lr, #39365 @ 0x99c5 │ │ │ │ @ instruction: 0xf506e7e3 │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf41332e0 │ │ │ │ rscsle r6, r4, r0, ror pc │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf7ff0130 │ │ │ │ bvs 0xfeb860ec │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ stmib r0, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ b 0x144f828 │ │ │ │ stmib r0, {r0, r1, r4, r6, r7, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r4, r9, sp}^ │ │ │ │ @@ -121193,47 +121193,47 @@ │ │ │ │ vst4.32 {d20-d23}, [r0], r0 │ │ │ │ andvs r4, r8, #0 │ │ │ │ movwls sp, #1339 @ 0x53b │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ @ instruction: 0xe796fe53 │ │ │ │ vmax.s8 d20, d13, d8 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf7ff012d │ │ │ │ stmdbvc r3, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ blcs 0x41808c │ │ │ │ movwcc sp, #6159 @ 0x180f │ │ │ │ stmibvs r3, {r0, r1, r6, r8, ip, sp, lr}^ │ │ │ │ addeq pc, r0, #4, 2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r3 :64], r3 │ │ │ │ bicvs r5, r3, r0, lsl #6 │ │ │ │ movwcs r9, #8704 @ 0x2200 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ - @ instruction: 0xf64ce775 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaba.s8 q15, , │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ blmi 0x446970 │ │ │ │ andsvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff64f1f9 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + @ instruction: 0xf804f1fa │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adceq pc, r8, sp, asr #4 │ │ │ │ + rscsne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b08 │ │ │ │ @ instruction: 0xf1f9621e │ │ │ │ - @ instruction: 0xf64cff57 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ blmi 0x1069a4 │ │ │ │ subvs pc, lr, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff4af1f9 │ │ │ │ - mlaseq r3, ip, r3, r0 │ │ │ │ + @ instruction: 0xffeaf1f9 │ │ │ │ + eorseq r0, r3, r4, ror #9 │ │ │ │ @ instruction: 0xf413690b │ │ │ │ svclt 0x00016fa0 │ │ │ │ adcscc pc, r0, #8388608 @ 0x800000 │ │ │ │ ldrsbtcc pc, [ip], #130 @ 0x82 @ │ │ │ │ @ instruction: 0xf8c23301 │ │ │ │ strdcs r3, [r0, -ip] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121262,22 +121262,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x106a54 │ │ │ │ @ instruction: 0xf1f9224f │ │ │ │ - svclt 0x0000fef3 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000ff93 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0x4604b510 │ │ │ │ rsbeq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmdacs r0!, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eorcs fp, r0, r8, lsr #30 │ │ │ │ @@ -121540,15 +121540,15 @@ │ │ │ │ andmi pc, r0, r0, asr #32 │ │ │ │ movtlt lr, #8197 @ 0x2005 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf8c4400b │ │ │ │ @ instruction: 0xf8c40418 │ │ │ │ @ instruction: 0xf0e5341c │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5a4d05e │ │ │ │ ldccc 4, cr5, [r0], #-216 @ 0xffffff28 │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ cdp2 0, 1, cr15, cr12, cr6, {0} │ │ │ │ @ instruction: 0xf0064620 │ │ │ │ @ instruction: 0xf8d5fe55 │ │ │ │ @@ -121589,22 +121589,22 @@ │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ ldr r4, [r4, fp] │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ str r4, [ip, fp] │ │ │ │ - andseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + rsbne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ blmi 0xe36d4 │ │ │ │ - @ instruction: 0xf97af1c2 │ │ │ │ - ldrsbteq r0, [r3], -r4 │ │ │ │ + blx 0x7435cc │ │ │ │ + eorseq r0, r3, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebde0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x87098 │ │ │ │ addlt r7, r3, r9, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 4, cr2, [sp, #96] @ 0x60 │ │ │ │ @@ -121696,32 +121696,32 @@ │ │ │ │ smlabtle r4, r0, r8, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd08 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vadd.f32 d27, d13, d8 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x107120 │ │ │ │ @ instruction: 0xf1f92242 │ │ │ │ - svclt 0x0000fb8d │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + svclt 0x0000fc2d │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315cd8 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107970 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121734,15 +121734,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31592c │ │ │ │ vtst.8 d29, d0, d0 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x147dc4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf1a000c0 │ │ │ │ blx 0xfec8710c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121756,15 +121756,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315d84 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107a1c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r6, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -121777,15 +121777,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315dd8 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7670 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x1534ac │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ @@ -121799,15 +121799,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315e30 │ │ │ │ vtst.8 d29, d0, d2 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107ac8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd3504 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -121822,15 +121822,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315a8c │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x147f24 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0x113560 │ │ │ │ @ instruction: 0xf8d0d103 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ andcs sp, r0, r8, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -121844,15 +121844,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315ee4 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107b7c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1535b8 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121867,15 +121867,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x315f40 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107bd8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153614 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -121890,15 +121890,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315b9c │ │ │ │ vadd.i8 d29, d0, d8 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x148034 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xb1ab30c0 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -121919,15 +121919,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xd53904 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316010 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 q10, #2303 @ 0x000008ff │ │ │ │ bl 0x38a4a8 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ blcs 0x1536e4 │ │ │ │ @ instruction: 0xf500d10a │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -121946,15 +121946,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x153970 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31607c │ │ │ │ vtst.8 d29, d0, d0 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x107d14 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x153750 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmib r0, {r0, r6, sp, lr}^ │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -121970,15 +121970,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50f9d0 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315cdc │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7974 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f7b0 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -121995,15 +121995,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa34 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315d40 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc79d8 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f814 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122020,15 +122020,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fa98 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315da4 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7a3c │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f878 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122045,15 +122045,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fafc │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315e08 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7aa0 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14f8dc │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122069,15 +122069,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487ea4 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ tsteq fp, r8, lsr #8 │ │ │ │ @@ -122093,15 +122093,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487f04 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], -ip, lsr #8 │ │ │ │ @@ -122117,15 +122117,15 @@ │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ ldrle r0, [sl], #-1546 @ 0xfffff9f6 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b9e3 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x487f64 │ │ │ │ ldmdale r0, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, #64, 4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ tstle r6, r2, lsl #22 │ │ │ │ smlalbtvc pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ ldrbeq r3, [fp], #792 @ 0x318 │ │ │ │ @@ -122142,15 +122142,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fc80 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315f8c │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7c24 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fa60 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122167,15 +122167,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fce4 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x315ff0 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7c88 │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fac4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122192,15 +122192,15 @@ │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ bllt 0x50fd48 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316054 │ │ │ │ vadd.i8 d29, d0, d14 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7cec │ │ │ │ @ instruction: 0xf8d10182 │ │ │ │ bcs 0x14fb28 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movtvc pc, #963 @ 0x3c3 @ │ │ │ │ @@ -122217,15 +122217,15 @@ │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3164b8 │ │ │ │ vtst.8 d29, d0, d6 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #8 @ 0x00000008 │ │ │ │ bl 0xc7d50 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0xd3b8c │ │ │ │ andcs sp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ @@ -122249,15 +122249,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x34c7e8 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9ca │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488174 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ @ instruction: 0xf500b1da │ │ │ │ @ instruction: 0x30503099 │ │ │ │ streq pc, [fp], #2192 @ 0x890 │ │ │ │ bfine r4, r8, (invalid: 6:1) │ │ │ │ @@ -122281,15 +122281,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x114c868 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0bb03 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x4885f4 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ @ instruction: 0xf8d0b94a │ │ │ │ strbeq r1, [sl, -ip, asr #2] │ │ │ │ @ instruction: 0xf503d505 │ │ │ │ @@ -122337,15 +122337,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x92f48 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x92fb0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122361,15 +122361,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488334 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122390,15 +122390,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebded20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf9a0f05d │ │ │ │ + blx 0x1043ca8 │ │ │ │ blls 0xd1bcc │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c055a │ │ │ │ @@ -122414,15 +122414,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488408 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122443,15 +122443,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdedf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf936f05d │ │ │ │ + @ instruction: 0xf9d4f05d │ │ │ │ blls 0xd1ca0 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122467,15 +122467,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4884dc │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122496,15 +122496,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdeec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8ccf05d │ │ │ │ + @ instruction: 0xf96af05d │ │ │ │ blls 0xd1d74 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c059a │ │ │ │ @@ -122520,15 +122520,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x4885b0 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122549,15 +122549,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdef9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xf862f05d │ │ │ │ + @ instruction: 0xf900f05d │ │ │ │ blls 0xd1e48 │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122573,15 +122573,15 @@ │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ strtle r0, [fp], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b9b2 │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488684 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ andcs fp, r0, sl, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -122602,15 +122602,15 @@ │ │ │ │ ldrble r0, [sl, #2002] @ 0x7d2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebdf070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - @ instruction: 0xfff8f05c │ │ │ │ + @ instruction: 0xf896f05d │ │ │ │ blls 0xd1f1c │ │ │ │ andcs fp, r2, #8, 30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r3, #8, 30 │ │ │ │ subscc sp, r6, #-1073741821 @ 0xc0000003 │ │ │ │ eorscc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004c015a │ │ │ │ @@ -122647,15 +122647,15 @@ │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ bcs 0x93420 │ │ │ │ @ instruction: 0xf8d0d1dd │ │ │ │ bl 0x93488 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ ldrbeq r2, [r2, r4, lsl #26] │ │ │ │ ubfx sp, r5, #11, #3 │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrdcs pc, [r0], #129 @ 0x81 │ │ │ │ sbcsle r2, r8, r0, lsl #20 │ │ │ │ sbcle r2, r8, r1, lsl #20 │ │ │ │ bicsle r2, r8, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -122678,15 +122678,15 @@ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x316be8 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], #129 @ 0x81 │ │ │ │ b 0xfe119828 │ │ │ │ @ instruction: 0xf012020c │ │ │ │ eorle r0, r2, r1, lsl #30 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -122716,33 +122716,33 @@ │ │ │ │ tstcs r1, r9, lsl #2 │ │ │ │ @ instruction: 0xf8d0e7c7 │ │ │ │ bl 0x97598 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldr r4, [ip, fp, lsl #12]! │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorne pc, r4, sp, asr #4 │ │ │ │ + rsbcs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1f8224d │ │ │ │ - svclt 0x0000fb95 │ │ │ │ - eorseq r0, r3, ip, lsl r4 │ │ │ │ + svclt 0x0000fc35 │ │ │ │ + eorseq r0, r3, r4, ror #10 │ │ │ │ addscc pc, r9, #0, 10 │ │ │ │ rsccc r4, r0, #3145728 @ 0x300000 │ │ │ │ stcne 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svceq 0x0080f011 │ │ │ │ @ instruction: 0xf890d137 │ │ │ │ stmiblt r0, {r4, r6, r8}^ │ │ │ │ ldrdeq pc, [r8, #-131]! @ 0xffffff7d │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdacs sl, {r4, fp, ip, sp} │ │ │ │ vadd.i8 d29, d0, d16 │ │ │ │ - vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 q10, #2303 @ 0x000008ff │ │ │ │ bl 0x38b164 │ │ │ │ @ instruction: 0xf8dc0c80 │ │ │ │ cmnlt r0, r0, asr #1 │ │ │ │ tstle r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -122770,15 +122770,15 @@ │ │ │ │ vdiveq.f64 d14, d12, d0 │ │ │ │ stc 8, cr15, [r4, #-888] @ 0xfffffc88 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf1bcd01b │ │ │ │ stmib sp, {r8}^ │ │ │ │ svclt 0x00182000 │ │ │ │ @ instruction: 0xf05c2101 │ │ │ │ - stmdacs r5!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r5!, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r0, r1, ip, lr, pc} │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ bl 0x150544 │ │ │ │ @ instruction: 0xf8d101c1 │ │ │ │ strheq r1, [r9], #36 @ 0x24 │ │ │ │ @@ -122812,21 +122812,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, #8, 26 @ 0x200 │ │ │ │ stmib ip, {r8, r9, sp}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xff6449c0 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + blx 0x1e449c2 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa252c │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122837,22 +122837,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x1082f4 │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fb43 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ bicslt r6, r3, fp, lsl #23 │ │ │ │ bl 0xa2594 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122863,22 +122863,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ and pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10835c │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000fa6f │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fb0f │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c2a4 │ │ │ │ stmiavs ip, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ bl 0xb4d14 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -122890,21 +122890,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r0, lsl sp │ │ │ │ @ instruction: 0xf8cc2300 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0xf44af8 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + blx 0xff744af8 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0220ff8 │ │ │ │ blvs 0xfe30b3ac │ │ │ │ stmiavs ip, {r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmlaeq.f64 d14, d2, d0 │ │ │ │ @@ -122917,21 +122917,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf840bd10 │ │ │ │ @ instruction: 0xf8cec002 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - blx 0x1c4b64 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + blx 0xfe9c4b64 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34c378 │ │ │ │ stmiavs ip, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ @@ -122943,32 +122943,32 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r5, #194 @ 0xc2 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10849c │ │ │ │ @ instruction: 0xf1f8224f │ │ │ │ - svclt 0x0000f9cf │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fa6f │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [r9], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317054 │ │ │ │ vadd.i8 d29, d0, d12 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x108cec │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r6, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8, #832] @ 0x340 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ strteq pc, [r8], #2256 @ 0x8d0 │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -122998,15 +122998,15 @@ │ │ │ │ ldreq fp, [r3], -fp, lsr #3 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ stmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3170ec │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x108d84 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1547c0 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ stmdacs r0, {r3, r4, r8, r9} │ │ │ │ @@ -123021,15 +123021,15 @@ │ │ │ │ @ instruction: 0x061bd415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r4, r6, r8, ip, sp}^ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317148 │ │ │ │ vadd.i8 d29, d0, d13 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x108de0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0xd481c │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.32 {d0-d2}, [r0 :128], r8 │ │ │ │ @@ -123065,21 +123065,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8dcf1f8 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xf97cf1f8 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdf7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, sl, lsl #25 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ ldrdne pc, [r0, #-140] @ 0xffffff74 │ │ │ │ @@ -123102,32 +123102,32 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf892f1f8 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xf932f1f8 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc fp, #0, 10 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ @ instruction: 0xf890bb49 │ │ │ │ ldmiblt r2!, {r4, r6, r8, sp} │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x316ed0 │ │ │ │ addseq sp, r2, pc, lsl r8 │ │ │ │ - ldccc 2, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ + ldclmi 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3347 @ 0xd13 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8d0e006 │ │ │ │ @@ -123166,15 +123166,15 @@ │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ @ instruction: 0xf8d0b96a │ │ │ │ @ instruction: 0xf0022168 │ │ │ │ bcc 0x488fc4 │ │ │ │ svclt 0x009e2a0a │ │ │ │ vqadd.s8 d16, d16, d2 │ │ │ │ - vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 q10, #2303 @ 0x000008ff │ │ │ │ ldmle pc, {r0, r1, r4, r5, sl, fp}^ @ │ │ │ │ @ instruction: 0xf8d0e7a7 │ │ │ │ str r2, [sp, r8, asr #2]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [sl], -r8, lsl #24 │ │ │ │ @ instruction: 0xf890d428 │ │ │ │ @@ -123217,15 +123217,15 @@ │ │ │ │ strtcc pc, [ip], #-2256 @ 0xfffff730 │ │ │ │ svclt 0x005804da │ │ │ │ strble r2, [r4, #7] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ addseq fp, r2, r0, lsl #26 │ │ │ │ - ldccc 2, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ + ldclmi 2, cr15, [r8], #-256 @ 0xffffff00 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ ldrd pc, [r0], #142 @ 0x8e │ │ │ │ svceq 0x0001f1be │ │ │ │ ldrmi sp, [r4], #3496 @ 0xda8 │ │ │ │ ldrdcs pc, [r0], #140 @ 0x8c │ │ │ │ bicsle r2, lr, r3, lsl #20 │ │ │ │ @@ -123234,15 +123234,15 @@ │ │ │ │ @ instruction: 0xf8d131b0 │ │ │ │ @ instruction: 0xf0111090 │ │ │ │ strdle r0, [ip, r0]! @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q0, q8 │ │ │ │ - vmvn.i32 d19, #255 @ 0x000000ff │ │ │ │ + vmvn.i32 q10, #2303 @ 0x000008ff │ │ │ │ addseq r0, r2, r3, lsr ip │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @@ -123268,21 +123268,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff46f1f7 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xffe6f1f7 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebdfb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0x460c3c9a │ │ │ │ @ instruction: 0xf04f4619 │ │ │ │ @ instruction: 0xf8dc0e00 │ │ │ │ @@ -123309,21 +123309,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5042 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - mrc2 1, 7, pc, cr4, cr7, {7} │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xff94f1f7 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2cf0 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123331,21 +123331,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - mcr2 1, 6, pc, cr8, cr7, {7} @ │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + @ instruction: 0xff68f1f7 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469e0ff8 │ │ │ │ orrslt r6, fp, fp, lsl #23 │ │ │ │ bl 0xa2d48 │ │ │ │ stccs 12, cr0, [r1], {3} │ │ │ │ @@ -123353,21 +123353,21 @@ │ │ │ │ svclt 0x00580689 │ │ │ │ strle r5, [r2, #-194] @ 0xffffff3e │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ andcs lr, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - mrc2 1, 4, pc, cr12, cr7, {7} │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + @ instruction: 0xff3cf1f7 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdfc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ ldrsbne pc, [r8], #140 @ 0x8c @ │ │ │ │ strle r0, [r8], #-460 @ 0xfffffe34 │ │ │ │ @@ -123393,34 +123393,34 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movtvc pc, #961 @ 0x3c1 @ │ │ │ │ @ instruction: 0xf002b11b │ │ │ │ movwcs r0, #567 @ 0x237 │ │ │ │ @ instruction: 0xf002e7d7 │ │ │ │ ldrb r0, [r4, r7, lsl #4] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - mcr2 1, 2, pc, cr12, cr7, {7} @ │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + mcr2 1, 7, pc, cr12, cr7, {7} @ │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf8d0b1fb │ │ │ │ ldrbeq r3, [r9], #-1068 @ 0xfffffbd4 │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155058 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x317764 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x1093fc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154e38 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123439,15 +123439,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x1550c4 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3177d0 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x109468 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154ea4 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123466,15 +123466,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x155130 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31783c │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x1094d4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154f10 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123493,15 +123493,15 @@ │ │ │ │ @ instruction: 0x0613d41b │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0x15519c │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x3178a8 │ │ │ │ vtst.8 d29, d0, d4 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x109540 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x154f7c │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ @@ -123536,25 +123536,25 @@ │ │ │ │ strble ip, [fp, #2]! │ │ │ │ andgt pc, r2, r0, asr #16 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d0 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ pop {r0, r2, r3, r5} │ │ │ │ @ instruction: 0x46614010 │ │ │ │ - stmiblt r4!, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + blt 0xfe1c5094 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [r6, #-988]! @ 0xfffffc24 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + stc2l 1, cr15, [r6, #988] @ 0x3dc │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebdff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff8 │ │ │ │ teqlt r3, #142336 @ 0x22c00 │ │ │ │ bl 0xa308c │ │ │ │ stccs 14, cr0, [r1], {3} │ │ │ │ @@ -123571,22 +123571,22 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r5, [ip, #2244] @ 0x8c4 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ strdpl sp, [r2], #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x108e6c │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebdffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x469c0ff0 │ │ │ │ blcs 0xa3c04 │ │ │ │ @ instruction: 0xf8d1d03e │ │ │ │ stmiane r4, {r2, r3, sp, lr, pc}^ │ │ │ │ @@ -123616,21 +123616,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strle r0, [r4, #-174] @ 0xffffff52 │ │ │ │ strle r0, [r2, #-429] @ 0xfffffe53 │ │ │ │ svceq 0x0001f1be │ │ │ │ pkhtbeq sp, r9, sl, asr #1 │ │ │ │ ubfx sp, r8, #9, #14 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - stc2 1, cr15, [lr], {247} @ 0xf7 │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + stc2 1, cr15, [lr, #-988]! @ 0xfffffc24 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe007c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf10c3c99 │ │ │ │ @ instruction: 0xf85c0ce0 │ │ │ │ @ instruction: 0xf01ccc08 │ │ │ │ @@ -123670,25 +123670,25 @@ │ │ │ │ @ instruction: 0xf41ee028 │ │ │ │ tstle r6, r0, ror #30 │ │ │ │ stmdbcs r6, {r0, r3, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf423bf18 │ │ │ │ tstle r0, lr, ror r3 │ │ │ │ teqpvs r2, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - @ instruction: 0xf64cd10e │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vrhadd.s8 d29, d13, d14 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x1c8ff8 │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - @ instruction: 0xf1bcfc21 │ │ │ │ + @ instruction: 0xf1bcfcc1 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ pkhbtmi r3, lr, r9, lsl #25 │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @ instruction: 0xf85c6b89 │ │ │ │ @@ -123718,22 +123718,22 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subpl fp, r2, r0, lsl sp │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd10 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 d27, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x1090b8 │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fc61 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xe010f8d1 │ │ │ │ svceq 0x0010f01e │ │ │ │ stclvs 1, cr13, [ip, #-84] @ 0xffffffac │ │ │ │ @@ -123747,22 +123747,22 @@ │ │ │ │ bcs 0xdd364 │ │ │ │ @ instruction: 0xf01ed002 │ │ │ │ andle r0, r0, r0, lsr #30 │ │ │ │ andcs r6, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - @ instruction: 0xf64c81f0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vand q12, , q8 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10912c │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fb87 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fc27 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebe028c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0xfe34d074 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -123771,22 +123771,22 @@ │ │ │ │ smlabtle r4, r0, r8, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd08 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vadd.f32 d27, d13, d8 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10918c │ │ │ │ @ instruction: 0xf1f72242 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + svclt 0x0000fbf7 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe02ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs sp, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r2, lr, lsl r6 │ │ │ │ strmi r4, [fp], -r4, lsl #12 │ │ │ │ andle r2, r2, r1, lsl #26 │ │ │ │ @@ -123803,22 +123803,22 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ smlalbblt r6, r3, fp, fp │ │ │ │ andlt r5, r2, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf64cbd70 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f32 , , q8 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10920c │ │ │ │ @ instruction: 0xf1f7224f │ │ │ │ - svclt 0x0000fb17 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ @ instruction: 0xf012690a │ │ │ │ @ instruction: 0xd1280f10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe0374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff8 │ │ │ │ @ instruction: 0xf1bee050 │ │ │ │ @@ -123837,21 +123837,21 @@ │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, r2, #1024 @ 0x400 │ │ │ │ - blx 0xff5c59c0 │ │ │ │ - eorseq r0, r3, r4, ror #7 │ │ │ │ + blx 0x1dc59c2 │ │ │ │ + eorseq r0, r3, ip, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x955f4 │ │ │ │ @@ -123886,15 +123886,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1a600f0 │ │ │ │ - strmi pc, [r5], -r1, asr #21 │ │ │ │ + strmi pc, [r5], -r1, ror #22 │ │ │ │ stmdbvs r3, {r5, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ strmi r4, [r9], r2, lsl #13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -123959,15 +123959,15 @@ │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf8d630f8 │ │ │ │ ldmne sp, {r4, r5, r6, r7} │ │ │ │ andge pc, r2, r3, asr r8 @ │ │ │ │ ldrdls pc, [r4], -r5 │ │ │ │ - blx 0xc45a50 │ │ │ │ + blx 0xff445a50 │ │ │ │ @ instruction: 0x46054652 │ │ │ │ strbmi r4, [fp], -r1, lsl #12 │ │ │ │ stccs 6, cr4, [r0, #-352] @ 0xfffffea0 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1], #-252 @ 0xffffff04 │ │ │ │ adcmi r4, r3, #168, 12 @ 0xa800000 │ │ │ │ strbmi sp, [r0], -lr, asr #25 │ │ │ │ @@ -123981,67 +123981,67 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrtcc pc, [r0], #1280 @ 0x500 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6462700 │ │ │ │ vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ - @ instruction: 0xf1a670fc │ │ │ │ - @ instruction: 0xf8d4ff93 │ │ │ │ + @ instruction: 0xf1a770fc │ │ │ │ + @ instruction: 0xf8d4f833 │ │ │ │ orrslt r5, sp, #252 @ 0xfc │ │ │ │ strtmi r2, [r8], -r8, lsl #2 │ │ │ │ - blx 0xf45ae4 │ │ │ │ + blx 0xff745ae4 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f4 │ │ │ │ - blx 0xdc5af0 │ │ │ │ + blx 0xff5c5af0 │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ @ instruction: 0x462800f8 │ │ │ │ - blx 0xc45afc │ │ │ │ + blx 0xff445afc │ │ │ │ @ instruction: 0xf8c42108 │ │ │ │ strtmi r0, [r8], -r0, lsl #2 │ │ │ │ - blx 0xac5b08 │ │ │ │ + blx 0xff2c5b08 │ │ │ │ @ instruction: 0xf8c44632 │ │ │ │ @ instruction: 0xf6450104 │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ - @ instruction: 0xf1a670fc │ │ │ │ - @ instruction: 0xf8d4ff6b │ │ │ │ + @ instruction: 0xf1a770fc │ │ │ │ + @ instruction: 0xf8d4f80b │ │ │ │ adcmi r1, r9, #252 @ 0xfc │ │ │ │ @ instruction: 0xf8d4d12a │ │ │ │ @ instruction: 0xf64500f4 │ │ │ │ vsubw.s8 q8, q8, d1 │ │ │ │ andcs r0, r8, #8, 6 @ 0x20000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + blt 0xfe645c70 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib r4, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r6, r8}^ │ │ │ │ @ instruction: 0xf645553d │ │ │ │ vsra.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf8d40108 │ │ │ │ @ instruction: 0xf8c400f0 │ │ │ │ @ instruction: 0xf8c45108 │ │ │ │ @ instruction: 0xf1a650fc │ │ │ │ - @ instruction: 0xf8d4ff49 │ │ │ │ + @ instruction: 0xf8d4ffe9 │ │ │ │ stmdblt fp, {r2, r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r4, sp, asr #4 │ │ │ │ + adcscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1f7728e │ │ │ │ - svclt 0x0000f959 │ │ │ │ - eorseq r0, r3, ip, lsr #8 │ │ │ │ + svclt 0x0000f9f9 │ │ │ │ + eorseq r0, r3, r4, ror r5 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf890b12b │ │ │ │ vmla.f q8, q0, d2[2] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @ instruction: 0xf8904770 │ │ │ │ vmla.f q8, q0, d2[6] │ │ │ │ movwcs r1, #128 @ 0x80 │ │ │ │ @@ -124052,22 +124052,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsne pc, r8, sp, asr #4 │ │ │ │ + rsccs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1f77233 │ │ │ │ - svclt 0x0000f925 │ │ │ │ - eorseq r0, r3, r0, asr #8 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ + eorseq r0, r3, r8, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r8, #0, 10 │ │ │ │ strne pc, [r0, #-2259]! @ 0xfffff72d │ │ │ │ @@ -124127,22 +124127,22 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ subpl pc, r5, #0, 10 │ │ │ │ cdppl 5, 0, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf8d33220 │ │ │ │ ldr ip, [fp, r8, lsr #10]! │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcseq pc, ip, r5, asr #4 │ │ │ │ + andcs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1f722b8 │ │ │ │ - svclt 0x0000f88f │ │ │ │ - eorseq r0, r3, ip, asr r4 │ │ │ │ + svclt 0x0000f92f │ │ │ │ + eorseq r0, r3, r4, lsr #11 │ │ │ │ subcs pc, r0, #144, 16 @ 0x900000 │ │ │ │ andeq pc, r1, #2 │ │ │ │ svclt 0x0094f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe0888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @@ -124167,27 +124167,27 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0054070 │ │ │ │ @ instruction: 0xf505bbc1 │ │ │ │ subcs r5, r0, #72 @ 0x48 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andscc r2, r0, r0, lsl #2 │ │ │ │ - svc 0x0016f21a │ │ │ │ + svc 0x00b6f21a │ │ │ │ msrpl CPSR_sc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xa7770 │ │ │ │ strb sp, [r9, r3, ror #1]! │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5002100 │ │ │ │ vqadd.s16 q3, q5, q7 │ │ │ │ - @ instruction: 0xf505ef08 │ │ │ │ + @ instruction: 0xf505efa8 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r7 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ vhadd.s16 d3, d10, d16 │ │ │ │ - orrscs lr, pc, r0, lsl #30 │ │ │ │ + orrscs lr, pc, r0, lsr #31 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ b 0x247b38 │ │ │ │ ldreq r0, [r3, r4, lsl #4] │ │ │ │ ldrb sp, [r4, r3, asr #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe0944 │ │ │ │ @@ -124226,15 +124226,15 @@ │ │ │ │ @ instruction: 0xf1b92260 │ │ │ │ movwls r0, #53247 @ 0xcfff │ │ │ │ ldmdbvc r3!, {r1, r2, r3, fp, sp, pc} │ │ │ │ svclt 0x000b9304 │ │ │ │ strbmi r4, [fp], -ip, lsl #12 │ │ │ │ strbmi r2, [ip], -r7, lsl #6 │ │ │ │ vcgt.s16 d9, d10, d6 │ │ │ │ - ldmib r6, {r1, r5, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmib r6, {r1, r6, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0051503 │ │ │ │ cmnlt r9, r0, lsr #32 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ stmdbcs r1, {r2, r3, r5, r6, r7, r8, pc} │ │ │ │ rschi pc, r2, r0 │ │ │ │ @ instruction: 0xf0402902 │ │ │ │ blls 0x1a9e64 │ │ │ │ @@ -124349,27 +124349,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ blcs 0xb05d0 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ vmax.f32 d2, d0, d7 │ │ │ │ vhadd.s8 d24, d16, d24 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x14a6a0 │ │ │ │ ldmdbvs r2!, {r0, r1, r2, r7, r8, r9, sl}^ │ │ │ │ ldrsbne pc, [r0, #-135]! @ 0xffffff79 @ │ │ │ │ tsteq r1, r2, lsr sl │ │ │ │ svcge 0x0040f43f │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, r0, sp, asr #4 │ │ │ │ + sbcscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movvc pc, #12582912 @ 0xc00000 │ │ │ │ sbcsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - mcr2 1, 6, pc, cr6, cr6, {7} @ │ │ │ │ + @ instruction: 0xff66f1f6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ strble r0, [lr], #-1623 @ 0xfffff9a9 │ │ │ │ lslscc pc, r8, #10 @ │ │ │ │ @ instruction: 0xf8513190 │ │ │ │ addeq r1, r8, r8, lsl #24 │ │ │ │ svcge 0x0047f57f │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @@ -124398,34 +124398,34 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ eorcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andsls r9, lr, #36, 4 @ 0x40000002 │ │ │ │ tsteq ip, sp, asr #19 │ │ │ │ @ instruction: 0x4629e716 │ │ │ │ @ instruction: 0xf7fc4640 │ │ │ │ smlsld pc, r2, pc, lr @ │ │ │ │ - @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ blmi 0x1849f50 │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1bf7247 │ │ │ │ - blvs 0xfed088cc │ │ │ │ + blvs 0xfed08b4c │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ blvs 0xffcf5680 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ ldcvs 14, cr10, [r1], #-944 @ 0xfffffc50 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ strbt sl, [sl], r8, ror #29 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ - @ instruction: 0xf64caece │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vceq.f32 q13, , q7 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ blmi 0x14c9b8c │ │ │ │ addsvs pc, pc, #68157440 @ 0x4100000 │ │ │ │ - mrc2 1, 2, pc, cr6, cr6, {7} │ │ │ │ + mrc2 1, 7, pc, cr6, cr6, {7} │ │ │ │ adcscc pc, r0, #8, 10 @ 0x2000000 │ │ │ │ ldrdeq pc, [r8], r2 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r1, r0, r0, lsl #4 │ │ │ │ andeq pc, lr, #-1073741784 @ 0xc0000028 │ │ │ │ svcvc 0x0080f1b0 │ │ │ │ mcrge 4, 5, pc, cr4, cr15, {3} @ │ │ │ │ @@ -124433,79 +124433,79 @@ │ │ │ │ strb sl, [r0, r1, ror #30]! │ │ │ │ @ instruction: 0xf53f0653 │ │ │ │ @ instruction: 0xf508aec6 │ │ │ │ @ instruction: 0x319031b0 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ strle r0, [r2], #139 @ 0x8b │ │ │ │ andcs lr, r0, ip, asr #13 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, ip, lsr fp │ │ │ │ sbcvs pc, pc, #68157440 @ 0x4100000 │ │ │ │ - blx 0x11c622e │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + blx 0xff9c622e │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6414b37 │ │ │ │ andls r6, r0, r8, lsr #5 │ │ │ │ - blx 0xf46242 │ │ │ │ - @ instruction: 0xf878f22c │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + blx 0xff746242 │ │ │ │ + @ instruction: 0xf918f22c │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subscc pc, ip, sp, asr #4 │ │ │ │ + adcmi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b30 │ │ │ │ @ instruction: 0xf1f662f8 │ │ │ │ - @ instruction: 0xf64cfe15 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf24dfeb5 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ blmi 0xb09c28 │ │ │ │ addvs pc, r7, #68157440 @ 0x4100000 │ │ │ │ - mcr2 1, 0, pc, cr8, cr6, {7} @ │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + mcr2 1, 5, pc, cr8, cr6, {7} @ │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcs pc, r8, sp, asr #4 │ │ │ │ + sbcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b23 │ │ │ │ @ instruction: 0xf1f662a5 │ │ │ │ - @ instruction: 0xf64cfdfb │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf24dfe9b │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ blmi 0x7c9c5c │ │ │ │ adcvs pc, r1, #68157440 @ 0x4100000 │ │ │ │ - stc2l 1, cr15, [lr, #984]! @ 0x3d8 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + mcr2 1, 4, pc, cr14, cr6, {7} @ │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscne pc, r8, sp, asr #4 │ │ │ │ + eorscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b16 │ │ │ │ @ instruction: 0xf1f66285 │ │ │ │ - @ instruction: 0xf64cfde1 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vceq.f32 d31, d29, d1 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ blmi 0x489c90 │ │ │ │ addvs pc, r3, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 1, cr15, [r4, #984] @ 0x3d8 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + mrc2 1, 3, pc, cr4, cr6, {7} │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, ip, sp, asr #4 │ │ │ │ + rscscc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ @ instruction: 0xf1f662db │ │ │ │ - @ instruction: 0xf64cfdc7 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vceq.f32 , , │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ blmi 0x149cc4 │ │ │ │ rscspl pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - eorseq r0, r3, r8, lsl #9 │ │ │ │ - eorseq r0, r3, r0, ror r4 │ │ │ │ + mrc2 1, 2, pc, cr10, cr6, {7} │ │ │ │ + ldrsbteq r0, [r3], -r0 │ │ │ │ + ldrhteq r0, [r3], -r8 │ │ │ │ ldrblt fp, [r8, #474]! @ 0x1da │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r2, [r6], -r0, lsl #10 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @@ -124537,44 +124537,44 @@ │ │ │ │ strtmi sp, [fp], -r3, rrx │ │ │ │ strbmi r9, [sp], -r0, lsl #24 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bleq 0xfeb45dec │ │ │ │ bllt 0xbdb718 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ vadd.i16 d6, d10, d16 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108d03a │ │ │ │ strbtcc r0, [r0], #-2049 @ 0xfffff7ff │ │ │ │ ldmle r2!, {r0, r6, r7, r8, sl, lr}^ │ │ │ │ strtmi r4, [r9], fp, asr #12 │ │ │ │ @ instruction: 0xf1b9461d │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1b44648 │ │ │ │ - blls 0x108e54 │ │ │ │ + blls 0x1090d4 │ │ │ │ @ instruction: 0xf10a3701 │ │ │ │ adcsmi r0, fp, #24, 20 @ 0x18000 │ │ │ │ ldrdlt sp, [r3], -r4 │ │ │ │ blhi 0x144fe4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ - stc2l 1, cr15, [r2], #720 @ 0x2d0 │ │ │ │ + stc2 1, cr15, [r2, #720] @ 0x2d0 │ │ │ │ sbcsle r2, r3, r0, lsl #16 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ blvs 0x1c4424 │ │ │ │ stc 5, cr4, [r4, #772] @ 0x304 │ │ │ │ ldmible r7, {r2, r3, r8, r9, fp, pc}^ │ │ │ │ svcne 0x0060f854 │ │ │ │ @ instruction: 0xf1b44628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dad1f0 │ │ │ │ stmdavs r0!, {ip} │ │ │ │ - stc2 2, cr15, [r0, #-104] @ 0xffffff98 │ │ │ │ + stc2 2, cr15, [r0, #104]! @ 0x68 │ │ │ │ bicle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x6126464b │ │ │ │ ldrmi r4, [sp], -r9, lsr #13 │ │ │ │ cmnvs r3, sl, lsr #7 │ │ │ │ movwcs lr, #51668 @ 0xc9d4 │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da400a │ │ │ │ @@ -124590,23 +124590,23 @@ │ │ │ │ mulscc ip, sl, r8 │ │ │ │ @ instruction: 0xf10ab9b3 │ │ │ │ adcsmi r0, sl, #48, 20 @ 0x30000 │ │ │ │ @ instruction: 0xf89ad0b3 │ │ │ │ blcs 0x95d98 │ │ │ │ @ instruction: 0xf8dad0f0 │ │ │ │ @ instruction: 0xf1b40000 │ │ │ │ - @ instruction: 0x4681fab9 │ │ │ │ + pkhtbmi pc, r1, r9, asr #22 @ │ │ │ │ orrle r2, r4, r0, lsl #26 │ │ │ │ mulcs r0, fp, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x0018f8da │ │ │ │ @ instruction: 0xf1b44627 │ │ │ │ - @ instruction: 0xf10afaa9 │ │ │ │ + @ instruction: 0xf10afb49 │ │ │ │ pkhbtmi r0, r1, r8, lsl #20 │ │ │ │ svclt 0x0000e78b │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0x145284 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -124655,20 +124655,20 @@ │ │ │ │ @ instruction: 0xf1400719 │ │ │ │ ldclmi 4, cr8, [r2], #-380 @ 0xfffffe84 │ │ │ │ bcc 0xfecc72b4 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ tstcs r0, ip, asr r2 │ │ │ │ eorpl pc, r4, sp, lsl #4 │ │ │ │ strvs pc, [r4, #1284] @ 0x504 │ │ │ │ - bl 0x11c6704 │ │ │ │ + bl 0xff9c6704 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ vrshl.s8 d19, d25, d0 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ vrshl.s8 d19, d23, d13 │ │ │ │ - vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q8, d4 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ @ instruction: 0xf50d3520 │ │ │ │ ldmib sl, {r2, r5, r7, r8, sp, lr}^ │ │ │ │ stmib r6, {r1, r3, r5, r6, r7, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r8], -r2, lsl #6 │ │ │ │ msrcs CPSR_sc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @@ -124726,18 +124726,18 @@ │ │ │ │ @ instruction: 0xf50b86e7 │ │ │ │ @ instruction: 0xf50d33b0 │ │ │ │ @ instruction: 0xf8d366a9 │ │ │ │ strteq r4, [r5], #-136 @ 0xffffff78 │ │ │ │ subscs sp, r9, #205520896 @ 0xc400000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s16 d0, d10, d17 │ │ │ │ - eoreq lr, r4, #184, 20 @ 0xb8000 │ │ │ │ + eoreq lr, r4, #88, 22 @ 0x16000 │ │ │ │ addsvs pc, r9, pc, asr #8 │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ - cmppeq r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #62016 @ 0xf240 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ movweq pc, #16463 @ 0x404f @ │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ mvnseq pc, #79 @ 0x4f │ │ │ │ @@ -124745,16 +124745,16 @@ │ │ │ │ orrsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ movweq lr, #22982 @ 0x59c6 │ │ │ │ @ instruction: 0xf6484658 │ │ │ │ vorr.i32 , #2304 @ 0x00000900 │ │ │ │ rsbsvs r0, r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf44fbf44 │ │ │ │ @ instruction: 0xf8464301 │ │ │ │ - vfma.f32 d19, d13, d8 │ │ │ │ - @ instruction: 0xf50bff8b │ │ │ │ + vfma.f32 d19, d14, d8 │ │ │ │ + @ instruction: 0xf50bf82b │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0x03224088 │ │ │ │ ldrhi pc, [ip], r1, lsl #2 │ │ │ │ setend be │ │ │ │ adceq r8, r7, #149946368 @ 0x8f00000 │ │ │ │ ldrbthi pc, [ip], -r1, lsl #2 @ │ │ │ │ @ instruction: 0xf10105e5 │ │ │ │ @@ -124762,23 +124762,23 @@ │ │ │ │ strthi pc, [r6], -r1, lsl #2 │ │ │ │ setend be │ │ │ │ eoreq r8, r2, #26214400 @ 0x1900000 │ │ │ │ strhi pc, [sl], -r1, lsl #2 │ │ │ │ movtcc pc, #2266 @ 0x8da @ │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ strd r8, [r9], -r9 │ │ │ │ - eorseq r0, r3, r0, asr #9 │ │ │ │ - eorseq r0, r3, r0, lsl #17 │ │ │ │ - eorseq r0, r3, r0, asr #27 │ │ │ │ - eorseq r2, r3, r8, lsr #24 │ │ │ │ - eorseq r2, r3, r8, lsr #27 │ │ │ │ + eorseq r0, r3, r8, lsl #12 │ │ │ │ + eorseq r0, r3, r8, asr #19 │ │ │ │ + eorseq r0, r3, r8, lsl #30 │ │ │ │ + eorseq r2, r3, r0, ror sp │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r0], #40 @ 0x28 │ │ │ │ - b 0x18468d0 │ │ │ │ + b 0x468d0 │ │ │ │ ldcmi 8, cr15, [r8], {70} @ 0x46 │ │ │ │ strtvc pc, [r2], #-1103 @ 0xfffffbb1 │ │ │ │ strcs r6, [r5], #-308 @ 0xfffffecc │ │ │ │ rscsmi pc, lr, r6, lsl #17 │ │ │ │ strbne pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strcs r9, [r8, #1033]! @ 0x409 │ │ │ │ @@ -124788,15 +124788,15 @@ │ │ │ │ @ instruction: 0x33b1f50b │ │ │ │ ldc 8, cr15, [pc], {6} │ │ │ │ sub pc, r1, r6, lsl #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ adc pc, r1, r6, lsl #17 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlabb r1, r6, r8, pc @ │ │ │ │ - ldmdaeq r8, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiane r0!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stcvc 8, cr15, [r4], #-24 @ 0xffffffe8 │ │ │ │ eorsvc pc, ip, r6, lsl #17 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addsvc pc, ip, r6, lsl #17 │ │ │ │ @ instruction: 0xf8862100 │ │ │ │ @ instruction: 0xf5a670fc │ │ │ │ @@ -124812,15 +124812,15 @@ │ │ │ │ @ instruction: 0xf886510c │ │ │ │ vqadd.s8 d28, d6, d30 │ │ │ │ vmull.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf8860c08 │ │ │ │ @ instruction: 0xf8c6909e │ │ │ │ @ instruction: 0xf04fc024 │ │ │ │ @ instruction: 0xf64d0906 │ │ │ │ - vqdmulh.s d16, d0, d0[4] │ │ │ │ + vmull.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8860c2d │ │ │ │ vand , , q7 │ │ │ │ vorr.i16 d16, #5 @ 0x0005 │ │ │ │ @ instruction: 0xf8c60908 │ │ │ │ @ instruction: 0xf8c6c038 │ │ │ │ @ instruction: 0xf8c6c098 │ │ │ │ @ instruction: 0xf8c6c0f8 │ │ │ │ @@ -124832,15 +124832,15 @@ │ │ │ │ stmib r6, {r0, r6, r7, r8, sp, lr, pc}^ │ │ │ │ stmib r6, {r1, r3, r4, r6, r8, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c63572 │ │ │ │ @ instruction: 0xf886c1b8 │ │ │ │ @ instruction: 0xf88671bc │ │ │ │ @ instruction: 0x461c41be │ │ │ │ blhi 0x145774 │ │ │ │ - stmib r2!, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0xfe1469c8 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf8800207 │ │ │ │ @ instruction: 0xf8da2069 │ │ │ │ vst2. {d18-d21}, [pc], r8 │ │ │ │ @ instruction: 0xf8c07122 │ │ │ │ @ instruction: 0xf04f9048 │ │ │ │ orrvs r0, r1, #768 @ 0x300 │ │ │ │ @@ -124854,112 +124854,112 @@ │ │ │ │ cmpvs sp, r2, lsl #8 │ │ │ │ stmdbcs r9!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r8, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ rsbhi pc, r0, r3, asr #17 │ │ │ │ rsbvc pc, r4, r3, lsl #17 │ │ │ │ @ instruction: 0xf883675d │ │ │ │ @ instruction: 0xf64dc0c7 │ │ │ │ - vqdmulh.s d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf2c01cb0 │ │ │ │ sbcsvs r0, ip, sp, lsr #24 │ │ │ │ sbcmi pc, ip, r3, asr #17 │ │ │ │ strvs pc, [r0], #1103 @ 0x44f │ │ │ │ andgt pc, r0, r3, asr #17 │ │ │ │ - ldcleq 6, cr15, [r4], #-308 @ 0xfffffecc │ │ │ │ + ldcne 6, cr15, [ip], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3611c │ │ │ │ vst4. {d28-d31}, [pc], r0 │ │ │ │ @ instruction: 0xf8c37488 │ │ │ │ ldrvs r9, [ip, -r4, lsl #2] │ │ │ │ ldrmi pc, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ blhi 0x3c57f4 │ │ │ │ @ instruction: 0xf64061dc │ │ │ │ stc 4, cr4, [r3, #112] @ 0x70 │ │ │ │ @ instruction: 0xf8c38b24 │ │ │ │ vqadd.s16 q2, q13, q6 │ │ │ │ - @ instruction: 0xf5a6e996 │ │ │ │ + @ instruction: 0xf5a6ea36 │ │ │ │ @ instruction: 0xf5a66395 │ │ │ │ vst3.32 {d23-d25}, [pc :128], r4 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ andhi pc, r0, r3, asr #17 │ │ │ │ stmvs r9, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ cmpvs sp, pc, lsl r1 │ │ │ │ blhi 0x3c5834 │ │ │ │ - ldmdb ip!, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0x7c6a94 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ stmib r4, {r0, r1, r4, r9, sl, lr}^ │ │ │ │ movwcs r3, #5428 @ 0x1534 │ │ │ │ @ instruction: 0xf8847263 │ │ │ │ vmla.i32 d3, d6, d9[1] │ │ │ │ strbtvs r4, [r3], r3, asr #32 │ │ │ │ strbvs r2, [r3, -sl, lsr #7]! │ │ │ │ movwcc pc, #12864 @ 0x3240 @ │ │ │ │ rsbcc pc, r7, r4, lsr #17 │ │ │ │ movwmi pc, #58944 @ 0xe640 @ │ │ │ │ @ instruction: 0xf64d67e3 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ teqpcc r9, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf8c46463 │ │ │ │ @ instruction: 0xf64d30a4 │ │ │ │ - vsubw.s8 q8, q8, d4 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ - orreq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + bicsne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f50b │ │ │ │ strcs lr, [r4, #-2500] @ 0xfffff63c │ │ │ │ ldc 1, cr7, [r3, #156] @ 0x9c │ │ │ │ @ instruction: 0x67227b74 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcvc pc, r4, r4, lsl #17 │ │ │ │ blvc 0x3c58b0 │ │ │ │ blvc 0x9c58b4 │ │ │ │ sbccs pc, r9, r4, lsl #17 │ │ │ │ @ instruction: 0xf8c4225b │ │ │ │ vrhadd.s16 d9, d10, d4 │ │ │ │ - @ instruction: 0xf8c8e93a │ │ │ │ + @ instruction: 0xf8c8e9da │ │ │ │ @ instruction: 0xf5a69044 │ │ │ │ subscs r7, fp, #1998848 @ 0x1e8000 │ │ │ │ vaddw.s32 q1, q3, d0 │ │ │ │ @ instruction: 0xf04f30e3 │ │ │ │ tstcs r0, #768 @ 0x300 │ │ │ │ andgt pc, r9, r8, lsl #17 │ │ │ │ strcc lr, [r4, #-2504] @ 0xfffff638 │ │ │ │ - orrseq pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + bicsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andvc pc, r4, r8, lsl #17 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ - stmdb r0!, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmib r0, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c92310 │ │ │ │ @ instruction: 0xf8da3010 │ │ │ │ subscs r3, fp, #12, 4 @ 0xc0000000 │ │ │ │ andspl pc, r4, r9, asr #17 │ │ │ │ strbvc pc, [r2, #-1446]! @ 0xfffffa5a @ │ │ │ │ tstpeq r4, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r3, r6, lsr #5 │ │ │ │ andne pc, r9, r9, lsl #17 │ │ │ │ andseq r2, fp, #0, 2 │ │ │ │ andvc pc, r4, r9, lsl #17 │ │ │ │ eorscc pc, r0, r9, asr #17 │ │ │ │ - orrseq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + mvnne pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - stmdb r2, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + stmib r2!, {r1, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ andscs pc, r0, #14286848 @ 0xda0000 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ strcs r6, [r0, sl, lsr #6]! │ │ │ │ tstcs r3, fp, lsr #2 │ │ │ │ vrhadd.s8 q11, q0, │ │ │ │ @ instruction: 0x812f4704 │ │ │ │ - streq pc, [r4, sp, asr #12]! │ │ │ │ + strbne pc, [ip, sp, asr #12]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf50b602f │ │ │ │ bmi 0xff3d7a08 │ │ │ │ movwcs r3, #9616 @ 0x2590 │ │ │ │ @ instruction: 0xf7ffa8b8 │ │ │ │ @ instruction: 0xf855fc8b │ │ │ │ bleq 0xfe555378 │ │ │ │ @@ -125010,21 +125010,21 @@ │ │ │ │ vmlal.u8 q11, d3, d0 │ │ │ │ ldmib r2, {r6, r7, r8, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b8471e │ │ │ │ @ instruction: 0xf0410f00 │ │ │ │ subscs r8, sl, #212, 2 @ 0x35 │ │ │ │ @ instruction: 0xf1a64641 │ │ │ │ vhadd.s16 d0, d10, d18 │ │ │ │ - movwcs lr, #18560 @ 0x4880 │ │ │ │ + movwcs lr, #18720 @ 0x4920 │ │ │ │ strmi lr, [r2, -r6, asr #19] │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623e8 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ teqvs r3, r2 @ │ │ │ │ - movwne pc, #17997 @ 0x464d @ │ │ │ │ + movtcs pc, #50765 @ 0xc64d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ tstcs r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf8c622a8 │ │ │ │ stmdb r6, {r4, pc}^ │ │ │ │ @@ -125034,17 +125034,17 @@ │ │ │ │ movscc pc, #46137344 @ 0x2c00000 │ │ │ │ ldrdcs pc, [ip], r3 │ │ │ │ @ instruction: 0xf10107d3 │ │ │ │ @ instruction: 0xf5a681ec │ │ │ │ subscs r7, ip, #164, 8 @ 0xa4000000 │ │ │ │ @ instruction: 0xf5a62100 │ │ │ │ @ instruction: 0xf64d70a2 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vsubw.s8 q9, q8, d8 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ - stmda sl, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + stmia sl!, {r1, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8469b09 │ │ │ │ @ instruction: 0xf44f3cf4 │ │ │ │ @ instruction: 0xf8da7c32 │ │ │ │ @ instruction: 0xf64033d8 │ │ │ │ @ instruction: 0x63234e1d │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ rscvs r9, r3, r6, lsl #18 │ │ │ │ @@ -125160,18 +125160,18 @@ │ │ │ │ sbccc pc, ip, #14286848 @ 0xda0000 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8dad104 │ │ │ │ @ instruction: 0xf4133370 │ │ │ │ andsle r2, r2, r0, ror pc │ │ │ │ @ instruction: 0xf5044c04 │ │ │ │ and r7, r7, r0, lsl r5 │ │ │ │ - eorseq r4, r3, r8, asr #4 │ │ │ │ - mlaseq r3, r8, r3, r4 │ │ │ │ - eorseq r4, r3, r0, lsr fp │ │ │ │ - eorseq r7, r3, r0, lsl r1 │ │ │ │ + mlaseq r3, r0, r3, r4 │ │ │ │ + eorseq r4, r3, r0, ror #9 │ │ │ │ + eorseq r4, r3, r8, ror ip │ │ │ │ + eorseq r7, r3, r8, asr r2 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, ip, #7274496 @ 0x6f0000 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ @ instruction: 0xf41332e8 │ │ │ │ teqle r3, r0, ror pc │ │ │ │ msrcc SPSR_f, #14286848 @ 0xda0000 │ │ │ │ @@ -125206,169 +125206,169 @@ │ │ │ │ @ instruction: 0xf50d64a4 │ │ │ │ strtmi r6, [r1], -ip, ror #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf826f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x0000e647 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r4, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, lsl sp │ │ │ │ - eorseq r7, r3, r0, asr r3 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, asr lr │ │ │ │ + mlaseq r3, r8, r4, r7 │ │ │ │ @ instruction: 0xf5044c08 │ │ │ │ strtmi r7, [r1], -r8, lsr #10 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf812f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ ldmibcc r0!, {r0, r1, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r9 │ │ │ │ @ instruction: 0xf57f01da │ │ │ │ ldrd sl, [r1], -r7 │ │ │ │ - eorseq r1, r3, r0, ror #3 │ │ │ │ + eorseq r1, r3, r8, lsr #6 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc7b9c │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d25, d24 │ │ │ │ - @ instruction: 0x2701eed2 │ │ │ │ + smlsdxcs r1, r2, pc, lr @ │ │ │ │ movwcs r2, #4624 @ 0x1210 │ │ │ │ andsvc lr, r1, #3244032 @ 0x318000 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ eorvc lr, r9, #3244032 @ 0x318000 │ │ │ │ - rscmi pc, ip, sp, asr #4 │ │ │ │ + eorsvs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subvc lr, r1, #3244032 @ 0x318000 │ │ │ │ ldccc 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - ldrvc pc, [ip, #-589]! @ 0xfffffdb3 │ │ │ │ + streq pc, [r4, #1613] @ 0x64d │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ ldccs 8, cr15, [r8], {70} @ 0x46 │ │ │ │ @ instruction: 0xf826469e │ │ │ │ @ instruction: 0xf04f3c22 │ │ │ │ ldrbhi r0, [r3, r2, lsl #4]! │ │ │ │ - ldrmi pc, [r0], #589 @ 0x24d │ │ │ │ + ldrbpl pc, [r8], #589 @ 0x24d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ subne pc, r1, r6, lsl #17 │ │ │ │ addscc pc, lr, r6, lsr #17 │ │ │ │ - bicsmi pc, r0, sp, asr #4 │ │ │ │ + tstpvs r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscscc pc, lr, r6, lsr #17 │ │ │ │ adccs pc, r1, r6, lsl #17 │ │ │ │ - movtmi pc, #16973 @ 0x424d @ │ │ │ │ + orrpl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - cmppmi r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrspl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ smlabbcs r1, r6, r8, pc @ │ │ │ │ vcge.s8 d22, d29, d19 │ │ │ │ - vrshr.s64 d20, d20, #64 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ tstls r4, sp, lsr #4 │ │ │ │ @ instruction: 0xf6469203 │ │ │ │ vbic.i32 d18, #3328 @ 0x00000d00 │ │ │ │ andls r0, r5, r8, lsl #6 │ │ │ │ vcgt.s8 d25, d13, d0 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmov.i32 q11, #1024 @ 0x00000400 │ │ │ │ ldrbvs r0, [r3, sp, lsr #4]! │ │ │ │ sbcscc pc, ip, r6, asr #17 │ │ │ │ - msrpl R8_fiq, sp │ │ │ │ + cmnpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ teqpcc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldchi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ - msrmi SPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x53acf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ subhi pc, ip, r6, asr #17 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ - subpl pc, r4, sp, asr #4 │ │ │ │ + addvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adchi pc, ip, r6, asr #17 │ │ │ │ smlabthi ip, r6, r8, pc @ │ │ │ │ - cmnpmi r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + @ instruction: 0x53bcf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rscscc pc, r8, r6, asr #17 │ │ │ │ - movmi pc, #-805306364 @ 0xd0000004 │ │ │ │ + mvnpl pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d2 │ │ │ │ - vrsra.s64 q10, q14, #64 │ │ │ │ + vqdmlal.s q11, d0, d0[1] │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ vhsub.s8 d25, d13, d7 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d22, d12, #64 │ │ │ │ tstls r8, sp, lsr #6 │ │ │ │ vhadd.s8 d25, d13, d9 │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + vsubl.s8 q11, d16, d28 │ │ │ │ movwls r0, #41517 @ 0xa22d │ │ │ │ vhsub.s8 d25, d13, d11 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ ldrls r0, [pc, #-301] @ 0x8a76b │ │ │ │ vrhadd.s8 d25, d13, d12 │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ vhadd.s8 d16, d13, d29 │ │ │ │ - vrsra.s64 d21, d16, #64 │ │ │ │ + vrsra.s64 q11, q12, #64 │ │ │ │ andls r0, sp, sp, lsr #6 │ │ │ │ vcgt.s8 d25, d13, d14 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ andls r0, pc, #1073741835 @ 0x4000000b │ │ │ │ vand d25, d13, d0 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d13, d29 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #2048 @ 0x00000800 │ │ │ │ andsls r0, r1, sp, lsr #6 │ │ │ │ vcge.s8 d25, d13, d2 │ │ │ │ - vsubl.s8 q11, d0, d28 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d22, d0, d0[2] │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ andsls r0, r3, #1073741835 @ 0x4000000b │ │ │ │ vand d25, d13, d4 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ vhadd.s8 d16, d13, d29 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ andsls r0, r5, sp, lsr #6 │ │ │ │ vcge.s8 d25, d13, d6 │ │ │ │ - vsubl.s8 q11, d16, d12 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vaddw.s8 q11, q8, d16 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ andsls r0, r7, #1073741835 @ 0x4000000b │ │ │ │ vand d25, d13, d8 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ - vhadd.s8 d16, d13, d29 │ │ │ │ - vrsra.s64 q11, q0, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + @ instruction: 0xf64d002d │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ andsls r0, r9, sp, lsr #6 │ │ │ │ @ instruction: 0xf50d931a │ │ │ │ - vhadd.s8 d22, d29, d20 │ │ │ │ - vmlal.s q11, d16, d0[7] │ │ │ │ + @ instruction: 0xf64d60a4 │ │ │ │ + vmvn.i32 d16, #1024 @ 0x00000400 │ │ │ │ andls r0, r1, sp, lsr #4 │ │ │ │ - tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstls ip, fp, lsl r2 │ │ │ │ - msrvc CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + msreq SPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rsbseq pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, lr, #1946157056 @ 0x74000000 │ │ │ │ - strbvc pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + ldreq pc, [r0, #1613] @ 0x64d │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - vrshl.s8 d25, d16, d13 │ │ │ │ - vorr.i32 , #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64d9520 │ │ │ │ + vabal.s8 q8, d16, d16 │ │ │ │ strls r0, [r1, #-1325]! @ 0xfffffad3 │ │ │ │ - strbvc pc, [r8, #-589]! @ 0xfffffdb3 @ │ │ │ │ + ldreq pc, [r0, #1613]! @ 0x64d │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - vrshl.s8 d25, d18, d13 │ │ │ │ - vbic.i32 , #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64d9522 │ │ │ │ + vmls.f d16, d16, d0[0] │ │ │ │ strls r0, [r3, #-1325]! @ 0xfffffad3 │ │ │ │ - strvc pc, [r8, #589] @ 0x24d │ │ │ │ + ldrbeq pc, [r0, #1613] @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - vrshl.s8 d25, d20, d13 │ │ │ │ - vshl.s64 d23, d0, #0 │ │ │ │ + @ instruction: 0xf64d9524 │ │ │ │ + vshl.s64 q8, q4, #0 │ │ │ │ strls r0, [r5, #-1325]! @ 0xfffffad3 │ │ │ │ - ldrvc pc, [r8, #589] @ 0x24d │ │ │ │ + strbeq pc, [r0, #1613]! @ 0x64d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ - vrshl.s8 d25, d22, d13 │ │ │ │ - vabal.s8 , d16, d20 │ │ │ │ + @ instruction: 0xf64d9526 │ │ │ │ + vmls.f d16, d16, d0[7] │ │ │ │ strls r0, [r7, #-1325]! @ 0xfffffad3 │ │ │ │ ldc 6, cr4, [sl, #468] @ 0x1d4 │ │ │ │ vqdmulh.s d23, d16, d16 │ │ │ │ @ instruction: 0xf8c63c07 │ │ │ │ tstcs r3, #88, 2 │ │ │ │ @ instruction: 0x212b9c02 │ │ │ │ blvc 0x145fd4 │ │ │ │ @@ -125734,15 +125734,15 @@ │ │ │ │ @ instruction: 0xf8c62402 │ │ │ │ shasxmi r5, sp, r8 │ │ │ │ svc 0x0041f886 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 1, cr15, cr14, cr6, {5} │ │ │ │ cdpvc 8, 2, cr15, cr8, cr6, {6} │ │ │ │ svclt 0x0000e002 │ │ │ │ - eorseq r1, r3, r0, lsl #9 │ │ │ │ + eorseq r1, r3, r8, asr #11 │ │ │ │ @ instruction: 0xf8c69f00 │ │ │ │ @ instruction: 0x46777e5c │ │ │ │ cdp 8, 7, cr15, cr14, cr6, {5} │ │ │ │ cdp 8, 13, cr15, cr14, cr6, {5} │ │ │ │ svc 0x003ef8a6 │ │ │ │ cdppl 5, 9, cr15, cr15, cr13, {0} │ │ │ │ blvc 0xff9c65fc │ │ │ │ @@ -125793,46 +125793,46 @@ │ │ │ │ movwls r6, #25472 @ 0x6380 │ │ │ │ @ instruction: 0xf50d9c01 │ │ │ │ svcls 0x000055aa │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fe3460 │ │ │ │ adcmi pc, ip, #144384 @ 0x23400 │ │ │ │ vand , , q12 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf2c05498 │ │ │ │ @ instruction: 0xf5040433 │ │ │ │ strls r5, [r0, -r1, lsl #11] │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fe3460 │ │ │ │ adcmi pc, r5, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0xf8dad1f8 │ │ │ │ strls r3, [r0, -r0, lsl #5] │ │ │ │ svceq 0x00e0f013 │ │ │ │ addshi pc, r8, r1, asr #32 │ │ │ │ stcvc 4, cr15, [r1], #444 @ 0x1bc │ │ │ │ @ instruction: 0xa018f8dd │ │ │ │ - vmax.f32 d25, d13, d0 │ │ │ │ - vmul.f d23, d16, d0[2] │ │ │ │ + @ instruction: 0xf64d9f00 │ │ │ │ + vorr.i16 d17, #0 @ 0x0000 │ │ │ │ strcs r0, [r4, #-2349] @ 0xfffff6d3 │ │ │ │ strtvc pc, [r4], #1446 @ 0x5a6 │ │ │ │ stmdaeq ip, {r1, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 1, cr15, [r4], {182} @ 0xb6 │ │ │ │ + stc2l 1, cr15, [r4, #-728]! @ 0xfffffd28 │ │ │ │ @ instruction: 0x4606225b │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0xe4791c │ │ │ │ + b 0xff64791c │ │ │ │ ldrbmi r2, [r1], -pc, lsl #6 │ │ │ │ @ instruction: 0x71234658 │ │ │ │ strdvc r2, [r5, pc]! │ │ │ │ rsbvc r3, r3, #4194304 @ 0x400000 │ │ │ │ eorvs r2, r6, r0, lsl r3 │ │ │ │ @ instruction: 0x23a86123 │ │ │ │ cmnvs r3, r7, ror #8 │ │ │ │ blx 0x14490d2 │ │ │ │ @ instruction: 0xf1af4630 │ │ │ │ - vldrcs d15, [r0, #-724] @ 0xfffffd2c │ │ │ │ + ldccs 12, cr15, [r0, #-340] @ 0xfffffeac │ │ │ │ @ instruction: 0xf50bd1e0 │ │ │ │ orrscc r3, r0, #176, 6 @ 0xc0000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57e00df │ │ │ │ @ instruction: 0xf50baf12 │ │ │ │ @ instruction: 0xf50b32b1 │ │ │ │ andls r3, r7, #176, 20 @ 0xb0000 │ │ │ │ @@ -125841,15 +125841,15 @@ │ │ │ │ subscc pc, r4, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf048803f │ │ │ │ @ instruction: 0xf50d4800 │ │ │ │ vst1.32 {d22-d24}, [pc :128], r9 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ eoreq pc, r8, r6, lsr #3 │ │ │ │ - b 0xc7988 │ │ │ │ + b 0xfe8c7988 │ │ │ │ @ instruction: 0xf806230f │ │ │ │ ldrbcs r3, [r0, #3108]! @ 0xc24 │ │ │ │ addscc pc, ip, r6, lsl #17 │ │ │ │ teqpvs sp, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ smladxcs r1, r3, r1, r6 │ │ │ │ vst1.8 {d22}, [pc :256], r3 │ │ │ │ ldrtvs r2, [r3], #896 @ 0x380 │ │ │ │ @@ -125865,28 +125865,28 @@ │ │ │ │ smlabbcc r1, r6, r8, pc @ │ │ │ │ movwpl pc, #16960 @ 0x4240 @ │ │ │ │ adccc pc, r0, r6, lsr #17 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ adccc pc, r8, r6, asr #17 │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrne CPSR_, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ tstpcs r9, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ subscs r6, ip, #-1073741764 @ 0xc000003c │ │ │ │ sbcscc pc, ip, r6, asr #17 │ │ │ │ - mvnvc pc, #-805306364 @ 0xd0000004 │ │ │ │ + msrne CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - vcge.s8 d22, d29, d19 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf64d63b3 │ │ │ │ + vbic.i32 d17, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ - vqadd.s8 d19, d29, d8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64d3098 │ │ │ │ + vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ blls 0x2575a0 │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf5a6c0d0 │ │ │ │ @ instruction: 0xf84670a2 │ │ │ │ @ instruction: 0xf5a65c14 │ │ │ │ ldrbtvs r7, [r5], #1188 @ 0x4a4 │ │ │ │ @@ -125897,30 +125897,30 @@ │ │ │ │ @ instruction: 0xf8c66477 │ │ │ │ stmib r6, {r2, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0xed868932 │ │ │ │ @ instruction: 0xf8c67b1a │ │ │ │ @ instruction: 0xf8c6e118 │ │ │ │ stmib r6, {r4, r5, r8, lr, pc}^ │ │ │ │ vmla.i16 q4, , q5 │ │ │ │ - blls 0x28584c │ │ │ │ + blls 0x285acc │ │ │ │ strtmi r7, [r1], -r7, ror #4 │ │ │ │ ldrbmi r6, [r8], -r5, ror #2 │ │ │ │ strcs r6, [r2, #-3995] @ 0xfffff065 │ │ │ │ ldrbvs pc, [r4, sp, lsl #10] @ │ │ │ │ biccs pc, r4, #201326595 @ 0xc000003 │ │ │ │ vst2.8 {d22-d25}, [pc :128], r3 │ │ │ │ @ instruction: 0x63a3630c │ │ │ │ mvncs pc, #1610612740 @ 0x60000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ ldclcc 8, cr15, [ip], #280 @ 0x118 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwpl lr, #14788 @ 0x39c4 │ │ │ │ @ instruction: 0xf50d2300 │ │ │ │ cmnvs r3, #692060160 @ 0x29400000 │ │ │ │ - movweq pc, #1613 @ 0x64d @ │ │ │ │ + movtne pc, #34381 @ 0x864d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ @ instruction: 0xf7fe3005 │ │ │ │ @ instruction: 0xf1a5fa8f │ │ │ │ ldrmi r0, [ip], -r8, lsl #6 │ │ │ │ @@ -125949,15 +125949,15 @@ │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0x17c92b4 │ │ │ │ mvnsle r4, r7, lsr #5 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf5050028 │ │ │ │ vqrshl.s16 d7, d28, d25 │ │ │ │ - @ instruction: 0xf8dae92a │ │ │ │ + @ instruction: 0xf8dae9ca │ │ │ │ @ instruction: 0xf8c633d8 │ │ │ │ vst4.8 {d19,d21,d23,d25}, [pc :128], r8 │ │ │ │ @ instruction: 0xf8c67332 │ │ │ │ @ instruction: 0xf6483130 │ │ │ │ vbic.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8c60308 │ │ │ │ @ instruction: 0xf50b3144 │ │ │ │ @@ -125988,26 +125988,26 @@ │ │ │ │ tstcs r0, #161 @ 0xa1 │ │ │ │ @ instruction: 0xf8c664b3 │ │ │ │ orrcs r3, r0, #168 @ 0xa8 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ @ instruction: 0x63aef44f │ │ │ │ movwcs r6, #307 @ 0x133 │ │ │ │ sbccc pc, ip, r6, asr #17 │ │ │ │ - movweq pc, #50765 @ 0xc64d @ │ │ │ │ + cmppne r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ - tstpeq r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d63b3 │ │ │ │ - vsubw.s8 q8, q0, d16 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf6403098 │ │ │ │ @ instruction: 0xf8a6430f │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vsubw.s8 q8, q0, d20 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ stmib r6, {r3, r4, r5, r6, r7, ip, sp}^ │ │ │ │ @ instruction: 0xf8c6011a │ │ │ │ strtmi r2, [r1], -ip, asr #2 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ @ instruction: 0xf9e0f7fe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @@ -126016,92 +126016,92 @@ │ │ │ │ addseq r3, sp, r8, lsl #24 │ │ │ │ ldcge 5, cr15, [r2, #504]! @ 0x1f8 │ │ │ │ @ instruction: 0x4658019c │ │ │ │ stmdbmi r5, {r2, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4905 │ │ │ │ @ instruction: 0xf7fef9cf │ │ │ │ svclt 0x0000bdac │ │ │ │ - eorseq r1, r3, r8, ror #14 │ │ │ │ - eorseq r2, r3, r8, lsl #9 │ │ │ │ - eorseq r2, r3, r8, ror #21 │ │ │ │ - eorseq r2, r3, r8, asr #22 │ │ │ │ + ldrhteq r1, [r3], -r0 │ │ │ │ + ldrsbteq r2, [r3], -r0 │ │ │ │ + eorseq r2, r3, r0, lsr ip │ │ │ │ + mlaseq r3, r0, ip, r2 │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc8820 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf04f0028 │ │ │ │ vadd.i16 d0, d9, d2 │ │ │ │ - @ instruction: 0xf04fe890 │ │ │ │ + @ instruction: 0xf04fe930 │ │ │ │ adccs r0, r8, #16, 18 @ 0x40000 │ │ │ │ strcc pc, [r1, -r0, asr #4] │ │ │ │ ldccs 8, cr15, [r4], {70} @ 0x46 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ stcvc 8, cr15, [r2], #-152 @ 0xffffff68 │ │ │ │ - orrcc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + bicsmi pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf84687f7 │ │ │ │ @ instruction: 0xf24d3c28 │ │ │ │ - vshr.s64 d19, d24, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ ldrbtvs r0, [r2], #45 @ 0x2d │ │ │ │ addsvc pc, lr, r6, lsr #17 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ adccs pc, ip, r6, asr #17 │ │ │ │ - strbcc pc, [r4, #589] @ 0x24d @ │ │ │ │ + strpl pc, [ip, #-589] @ 0xfffffdb3 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ rscsvc pc, lr, r6, lsr #17 │ │ │ │ smlabtcs ip, r6, r8, pc @ │ │ │ │ strtvs pc, [r4], #1293 @ 0x50d │ │ │ │ subcc pc, r1, r6, lsl #17 │ │ │ │ - orrscc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + bicsmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ smlabbne r1, r6, r8, pc @ │ │ │ │ @ instruction: 0xf64663b3 │ │ │ │ vbic.i32 d18, #9 @ 0x00000009 │ │ │ │ andls r0, r2, r8, lsl #2 │ │ │ │ vand q11, , │ │ │ │ - vrsra.s64 d19, d12, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[5] │ │ │ │ @ instruction: 0xf8c6032d │ │ │ │ @ instruction: 0xf8c610dc │ │ │ │ vqadd.s8 d19, d29, d8 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strls r0, [r3, #-45] @ 0xffffffd3 │ │ │ │ vhadd.s8 d25, d13, d5 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q10, d16, d0[7] │ │ │ │ stmdb r6, {r0, r2, r3, r5, r8, r9}^ │ │ │ │ @ instruction: 0xf8c68907 │ │ │ │ vqadd.s8 , , q12 │ │ │ │ - vmls.f d19, d16, d0[6] │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ stmib r6, {r0, r2, r3, r5, r8, sl}^ │ │ │ │ strls r8, [r6, #-2321] @ 0xfffff6ef │ │ │ │ - @ instruction: 0x33acf24d │ │ │ │ + mvnsmi pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ adchi pc, r1, r6, lsl #17 │ │ │ │ vcgt.s8 d25, d13, d1 │ │ │ │ - vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ + vmls.f d21, d0, d0[4] │ │ │ │ stmib r6, {r0, r2, r3, r5, r8, sl}^ │ │ │ │ stmib r6, {r0, r3, r5, r8, fp, pc}^ │ │ │ │ vmla.i8 q12, , │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vorr.i32 d21, #2048 @ 0x00000800 │ │ │ │ movwls r0, #17197 @ 0x432d │ │ │ │ - movwmi pc, #589 @ 0x24d @ │ │ │ │ + movtpl pc, #33357 @ 0x824d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcgt.s8 d25, d13, d7 │ │ │ │ - vsubw.s8 q10, q0, d20 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ strls r0, [r8, #-813] @ 0xfffffcd3 │ │ │ │ blvc 0xff046b54 │ │ │ │ stccc 2, cr15, [r2], {64} @ 0x40 │ │ │ │ vshl.s8 d25, d0, d13 │ │ │ │ - vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ strls r0, [sl], #-1069 @ 0xfffffbd3 │ │ │ │ blvc 0x146b18 │ │ │ │ - cdpcc 2, 15, cr15, cr4, cr13, {2} │ │ │ │ + cdppl 2, 3, cr15, cr12, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ blvc 0xff0c6b74 │ │ │ │ @ instruction: 0xf24d9c01 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8c6002d │ │ │ │ stc 1, cr4, [r6, #352] @ 0x160 │ │ │ │ @ instruction: 0xf50d7b1a │ │ │ │ ldc 5, cr6, [sl, #200] @ 0xc8 │ │ │ │ @ instruction: 0x9c027bc2 │ │ │ │ @ instruction: 0x41b8f8c6 │ │ │ │ blvc 0xd46b48 │ │ │ │ @@ -126268,32 +126268,32 @@ │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ ldmibmi r4, {r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7feffdb │ │ │ │ adcscs fp, r9, #42, 30 @ 0xa8 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ vhadd.s16 d0, d8, d17 │ │ │ │ - ldrtvs lr, [r4], ip, lsr #29 │ │ │ │ + ldrtvs lr, [r4], ip, asr #30 │ │ │ │ vmin.u32 q11, , │ │ │ │ vmov.i32 d16, #15794176 @ 0x00f10000 │ │ │ │ movwcs r0, #5899 @ 0x170b │ │ │ │ @ instruction: 0xf806433c │ │ │ │ ldrbtvs r3, [r3], #-3104 @ 0xfffff3e0 │ │ │ │ adcsvs r2, r4, r0, lsl r3 │ │ │ │ ldccc 8, cr15, [r8], {70} @ 0x46 │ │ │ │ @ instruction: 0x23a864b3 │ │ │ │ ldccc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ movwcs r6, #13555 @ 0x34f3 │ │ │ │ stccc 8, cr15, [r2], #-24 @ 0xffffffe8 │ │ │ │ - movwne pc, #17997 @ 0x464d @ │ │ │ │ + movtcs pc, #50765 @ 0xc64d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ stccc 8, cr15, [r4], #-152 @ 0xffffff68 │ │ │ │ - movwne pc, #50765 @ 0xc64d @ │ │ │ │ + cmppcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d22, d16, d19 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ @ instruction: 0xf8c61303 │ │ │ │ stccs 0, cr3, [r0, #-244] @ 0xffffff0c │ │ │ │ strhi pc, [lr, #-0]! │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ @@ -126333,15 +126333,15 @@ │ │ │ │ @ instruction: 0xff5ef7fd │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ @ instruction: 0xf50d0028 │ │ │ │ vshl.s16 d6, d20, d24 │ │ │ │ - @ instruction: 0xf50dee2a │ │ │ │ + @ instruction: 0xf50deeca │ │ │ │ @ instruction: 0xf8da65c8 │ │ │ │ adcsvs r3, r3, r0, lsl #9 │ │ │ │ @ instruction: 0xf8062301 │ │ │ │ @ instruction: 0xf8063c23 │ │ │ │ @ instruction: 0xf8863c1f │ │ │ │ @ instruction: 0xf886303d │ │ │ │ @ instruction: 0xf8863041 │ │ │ │ @@ -126356,25 +126356,25 @@ │ │ │ │ stccc 8, cr15, [r1], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623fc │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ @ instruction: 0xf846738c │ │ │ │ mvnscs r3, #8, 24 @ 0x800 │ │ │ │ biccs r6, r0, #-218103808 @ 0xf3000000 │ │ │ │ adccc pc, ip, r6, asr #17 │ │ │ │ - mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ + msrcs CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ stccc 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ msrcs CPSR_c, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf64d61f3 │ │ │ │ - vqdmlal.s q8, d16, d0[7] │ │ │ │ + vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x63b3032d │ │ │ │ movwmi pc, #12864 @ 0x3240 @ │ │ │ │ eorscc pc, pc, r6, lsr #17 │ │ │ │ - mvnseq pc, #80740352 @ 0x4d00000 │ │ │ │ + movtcs pc, #1613 @ 0x64d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addscc pc, r8, r6, asr #17 │ │ │ │ movwvs pc, #12864 @ 0x3240 @ │ │ │ │ addscc pc, pc, r6, lsr #17 │ │ │ │ ldrbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #1, 30 │ │ │ │ @@ -126383,50 +126383,50 @@ │ │ │ │ @ instruction: 0xf0400ff0 │ │ │ │ @ instruction: 0xf50b8409 │ │ │ │ ldmib r2, {r4, r5, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fe3222 │ │ │ │ subscs fp, ip, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r3], #-36 @ 0xffffffdc │ │ │ │ - stcl 2, cr15, [r4, #96] @ 0x60 │ │ │ │ + mcr 2, 3, pc, cr4, cr8, {0} @ │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf50d4a20 │ │ │ │ @ instruction: 0xf80660a4 │ │ │ │ strcs r4, [r2, #-3105] @ 0xfffff3df │ │ │ │ @ instruction: 0xf8062405 │ │ │ │ @ instruction: 0xf44f4c1f │ │ │ │ stmdb r6, {r7, sl, sp, lr}^ │ │ │ │ strtcs r5, [r8], #1031 @ 0x407 │ │ │ │ ldcmi 8, cr15, [r4], {70} @ 0x46 │ │ │ │ ldrmi pc, [sl], #-1600 @ 0xfffff9c0 │ │ │ │ stcmi 8, cr15, [ip], {70} @ 0x46 │ │ │ │ - ldrbeq pc, [r4], #1613 @ 0x64d @ │ │ │ │ + ldrcs pc, [ip], #-1613 @ 0xfffff9b3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ stcmi 8, cr15, [r8], #-280 @ 0xfffffee8 │ │ │ │ strbcs pc, [r1], #-1606 @ 0xfffff9ba @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fe6234 │ │ │ │ @ instruction: 0xf50df943 │ │ │ │ ldrbmi r6, [r8], -r4, lsr #3 │ │ │ │ mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ eorcc lr, r2, #3440640 @ 0x348000 │ │ │ │ stclt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - eorseq r0, r3, r0, ror #17 │ │ │ │ - ldrshteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, ror r2 │ │ │ │ - eorseq r6, r3, r0, asr r4 │ │ │ │ - ldrsbteq r6, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, ror r7 │ │ │ │ - eorseq r2, r3, r8, lsr #23 │ │ │ │ - eorseq r2, r3, r8, ror #6 │ │ │ │ - eorseq r2, r3, r8, lsr #5 │ │ │ │ - eorseq r2, r3, r8, lsl #6 │ │ │ │ - eorseq r2, r3, r8, asr #4 │ │ │ │ - mlaseq r3, r8, r6, r4 │ │ │ │ + eorseq r0, r3, r8, lsr #20 │ │ │ │ + eorseq r6, r3, r8, lsr r2 │ │ │ │ + ldrhteq r6, [r3], -r8 │ │ │ │ + mlaseq r3, r8, r5, r6 │ │ │ │ + eorseq r6, r3, r8, lsl r7 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ + ldrhteq r2, [r3], -r0 │ │ │ │ + ldrshteq r2, [r3], -r0 │ │ │ │ + eorseq r2, r3, r0, asr r4 │ │ │ │ + mlaseq r3, r0, r3, r2 │ │ │ │ + eorseq r4, r3, r0, ror #15 │ │ │ │ @ instruction: 0x465849d2 │ │ │ │ mcr2 7, 5, pc, cr2, cr13, {7} @ │ │ │ │ rscscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [pc, #248]! @ 0x8bb34 │ │ │ │ @ instruction: 0xf5044cce │ │ │ │ @ instruction: 0x46217590 │ │ │ │ @@ -126474,15 +126474,15 @@ │ │ │ │ @ instruction: 0xf7fed1f8 │ │ │ │ stmibmi r9!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ @ instruction: 0xf7fefe3f │ │ │ │ subscs fp, ip, #148, 26 @ 0x2500 │ │ │ │ @ instruction: 0xf1a62100 │ │ │ │ strcs r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - stc 2, cr15, [lr, #-96] @ 0xffffffa0 │ │ │ │ + stc 2, cr15, [lr, #96]! @ 0x60 │ │ │ │ rscsvs r2, r3, r0, lsl #6 │ │ │ │ teqpcs r5, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ @ instruction: 0xf89a61f3 │ │ │ │ @ instruction: 0xf50d348c │ │ │ │ adcsvs r6, r3, r4, lsr #3 │ │ │ │ @ instruction: 0xf8062304 │ │ │ │ @@ -126490,15 +126490,15 @@ │ │ │ │ movwmi lr, #31046 @ 0x7946 │ │ │ │ ldcmi 6, cr4, [sl], {88} @ 0x58 │ │ │ │ @ instruction: 0xf84623a8 │ │ │ │ vfma.f32 d19, d0, d4 │ │ │ │ @ instruction: 0xf5041303 │ │ │ │ @ instruction: 0xf82665b4 │ │ │ │ @ instruction: 0xf64d3c21 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vrsra.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf7fd3c28 │ │ │ │ @ instruction: 0x4621fe11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ mcr2 7, 0, pc, cr12, cr13, {7} @ │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ @ instruction: 0xf5044c8e │ │ │ │ @@ -126630,51 +126630,51 @@ │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ movscc pc, #46137344 @ 0x2c00000 │ │ │ │ ldrdmi pc, [r8], r3 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r4, [r8], -r6, lsr #18 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mlaseq r3, r0, r6, r6 │ │ │ │ - ldrshteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, lsl r8 │ │ │ │ - eorseq r6, r3, r0, ror r8 │ │ │ │ - ldrsbteq r6, [r3], -r0 │ │ │ │ - ldrhteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, lsl fp │ │ │ │ - ldrsbteq r6, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, lsr r6 │ │ │ │ - eorseq r5, r3, r0, lsr r7 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, ror r6 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl r6 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ - ldrshteq r4, [r3], -r0 │ │ │ │ - mlaseq r3, r0, lr, r4 │ │ │ │ - eorseq r4, r3, r0, ror sp │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ - eorseq r4, r3, r0, ror sl │ │ │ │ - eorseq r4, r3, r0, lsl sl │ │ │ │ - eorseq r4, r3, r8, ror r2 │ │ │ │ - eorseq r4, r3, r8, rrx │ │ │ │ - eorseq r4, r3, r8 │ │ │ │ - eorseq r3, r3, r8, lsr #31 │ │ │ │ + ldrsbteq r6, [r3], -r8 │ │ │ │ + eorseq r6, r3, r8, lsr r8 │ │ │ │ + eorseq r6, r3, r8, asr r9 │ │ │ │ + ldrhteq r6, [r3], -r8 │ │ │ │ + eorseq r6, r3, r8, lsl sl │ │ │ │ + ldrshteq r6, [r3], -r8 │ │ │ │ + eorseq r6, r3, r8, asr ip │ │ │ │ + eorseq r7, r3, r8, lsl r0 │ │ │ │ + eorseq r6, r3, r8, ror r7 │ │ │ │ + eorseq r5, r3, r8, ror r8 │ │ │ │ + eorseq r5, r3, r8, lsl lr │ │ │ │ + ldrhteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, lsl r8 │ │ │ │ + ldrshteq r5, [r3], -r8 │ │ │ │ + eorseq r5, r3, r8, asr r7 │ │ │ │ + eorseq r5, r3, r8, lsr r3 │ │ │ │ + eorseq r5, r3, r8, lsr r0 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsl ip │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, asr fp │ │ │ │ + eorseq r4, r3, r0, asr #7 │ │ │ │ ldrhteq r4, [r3], -r0 │ │ │ │ - ldrsbteq r4, [r3], -r0 │ │ │ │ - eorseq r2, r3, r8, lsr #24 │ │ │ │ - eorseq r3, r3, r8, ror #8 │ │ │ │ - eorseq r3, r3, r8, asr #12 │ │ │ │ - eorseq r3, r3, r8, asr #24 │ │ │ │ - eorseq r3, r3, r8, lsr #19 │ │ │ │ - eorseq r3, r3, r8, asr #18 │ │ │ │ - eorseq r3, r3, r8, lsl #17 │ │ │ │ - eorseq r3, r3, r8, ror #17 │ │ │ │ - eorseq r3, r3, r8, lsr #16 │ │ │ │ + eorseq r4, r3, r0, asr r1 │ │ │ │ + ldrshteq r4, [r3], -r0 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsl r9 │ │ │ │ + eorseq r2, r3, r0, ror sp │ │ │ │ + ldrhteq r3, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r7, r3 │ │ │ │ + mlaseq r3, r0, sp, r3 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + mlaseq r3, r0, sl, r3 │ │ │ │ + ldrsbteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, lsr sl │ │ │ │ + eorseq r3, r3, r0, ror r9 │ │ │ │ ldmibmi r6, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x465849d5 │ │ │ │ stc2 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ ldmlt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465849d3 │ │ │ │ stc2 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ @@ -126714,103 +126714,103 @@ │ │ │ │ blge 0xfe28e2ac │ │ │ │ eorne pc, r9, r5, asr #12 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ teqppl r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ adcmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stceq 6, cr15, [ip], #308 @ 0x134 │ │ │ │ + ldclne 6, cr15, [r4], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfe8b0ad0 │ │ │ │ andcs lr, r3, sp, asr #19 │ │ │ │ tstls r5, r1, lsl #6 │ │ │ │ eorge pc, r0, sp, asr #17 │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ strbvc pc, [sl, -r6, lsr #11] @ │ │ │ │ vld1.16 {d20-d22}, [pc], r9 │ │ │ │ stmdals sl, {r3, r6, r9, fp, ip, sp, lr} │ │ │ │ stmeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldc2 1, cr15, [ip, #724] @ 0x2d4 │ │ │ │ + mrc2 1, 1, pc, cr12, cr5, {5} │ │ │ │ @ instruction: 0x46042259 │ │ │ │ bl 0x214304 │ │ │ │ vaddl.u8 q8, d9, d10 │ │ │ │ vrshl.s16 q0, q1, q4 │ │ │ │ - bls 0x206b40 │ │ │ │ + bls 0x206dc0 │ │ │ │ @ instruction: 0xf0459b04 │ │ │ │ stmdbls r3, {r3, r8, sl} │ │ │ │ blne 0x706858 │ │ │ │ vst3.32 {d22-d24}, [pc :256], sl │ │ │ │ eorsvs r6, ip, r0, lsr #21 │ │ │ │ ldrbtvs r7, [fp], #-445 @ 0xfffffe43 │ │ │ │ ldrbtvs r2, [r9], #1020 @ 0x3fc │ │ │ │ movwge lr, #18887 @ 0x49c7 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, fp, r0, lsl #18 │ │ │ │ @ instruction: 0xf8879802 │ │ │ │ @ instruction: 0xf887b008 │ │ │ │ @ instruction: 0xf7fd8009 │ │ │ │ @ instruction: 0x4620fc17 │ │ │ │ - ldc2l 1, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ + ldc2 1, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ ldrtvc pc, [r2], #-1446 @ 0xfffffa5a @ │ │ │ │ @ instruction: 0xf64d4649 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf109002d │ │ │ │ @ instruction: 0xf1b50901 │ │ │ │ - @ instruction: 0xf46ffd69 │ │ │ │ + @ instruction: 0xf46ffe09 │ │ │ │ @ instruction: 0x46077330 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vtst.16 , q12, q8 │ │ │ │ - bls 0x206adc │ │ │ │ + bls 0x206d5c │ │ │ │ vmla.i8 d25, d0, d3 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x1a8910 │ │ │ │ @ instruction: 0x71a56463 │ │ │ │ strtvs r2, [r2], #1532 @ 0x5fc │ │ │ │ @ instruction: 0xf88464e1 │ │ │ │ ldmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8c41001 │ │ │ │ cmnvs r5, r0, lsl r0 │ │ │ │ @ instruction: 0xf7fd6027 │ │ │ │ ldrtmi pc, [r8], -r9, ror #23 @ │ │ │ │ - mrrc2 1, 10, pc, r0, cr14 @ │ │ │ │ + ldc2l 1, cr15, [r0], #696 @ 0x2b8 │ │ │ │ @ instruction: 0xf8d39b08 │ │ │ │ blcs 0x8987e0 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ andscc pc, r0, #14286848 @ 0xda0000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f808b │ │ │ │ blge 0xfe28e3d0 │ │ │ │ teqppl r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r8, r0, r2, pc @ │ │ │ │ adcmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - adcseq pc, ip, sp, asr #12 │ │ │ │ + andcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ blge 0xfe8b0bec │ │ │ │ smlabtcs r3, sp, r9, lr │ │ │ │ @ instruction: 0xf8cd9301 │ │ │ │ andls sl, r8, r4, lsl r0 │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ stmdals r8, {r0, r3, r6, r9, sl, lr} │ │ │ │ stmdavc sl, {r1, r2, r5, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ beq 0xfe186948 │ │ │ │ - ldc2 1, cr15, [r2, #-724] @ 0xfffffd2c │ │ │ │ + ldc2 1, cr15, [r2, #724]! @ 0x2d4 │ │ │ │ mcrrvc 4, 6, pc, r8, cr15 @ │ │ │ │ subscs r4, r9, #4, 12 @ 0x400000 │ │ │ │ andeq lr, ip, r6, lsl #22 │ │ │ │ vaddw.u8 q9, , d0 │ │ │ │ vabd.s16 q0, q4, q1 │ │ │ │ - b 0x1486a28 │ │ │ │ + b 0x1486ca8 │ │ │ │ bls 0x151490 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf0459b04 │ │ │ │ @ instruction: 0xf8c80504 │ │ │ │ vst4.16 {d18-d21}, [pc], ip │ │ │ │ stmdbls r0, {r7, r8, r9, fp, sp, lr} │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ @@ -126820,37 +126820,37 @@ │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ andvc pc, r6, r8, lsl #17 │ │ │ │ andcc pc, r4, r8, lsr #17 │ │ │ │ andpl pc, r8, r8, lsl #17 │ │ │ │ andge pc, r9, r8, lsl #17 │ │ │ │ blx 0xfe24a05e │ │ │ │ @ instruction: 0xf1ae4620 │ │ │ │ - @ instruction: 0xf5a6fbed │ │ │ │ + @ instruction: 0xf5a6fc8d │ │ │ │ @ instruction: 0x46497432 │ │ │ │ - sbceq pc, r8, sp, asr #12 │ │ │ │ + andscs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r8], {181} @ 0xb5 │ │ │ │ + ldc2l 1, cr15, [r8, #-724]! @ 0xfffffd2c │ │ │ │ cdpvc 4, 3, cr15, cr0, cr15, {3} │ │ │ │ subscs r4, r9, #128, 12 @ 0x8000000 │ │ │ │ andeq lr, lr, r6, lsl #22 │ │ │ │ vrhadd.s16 d2, d8, d0 │ │ │ │ - bls 0x1869b8 │ │ │ │ + bls 0x186c38 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r4, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #9 │ │ │ │ ldmib sp, {r1, r5, r6, r7, sl, sp, lr}^ │ │ │ │ @ instruction: 0x71a71001 │ │ │ │ @ instruction: 0xf8c47225 │ │ │ │ @ instruction: 0xf8c4b010 │ │ │ │ @ instruction: 0xf7fd8000 │ │ │ │ @ instruction: 0x4640fb59 │ │ │ │ - blx 0xff0c8782 │ │ │ │ + stc2l 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ @ instruction: 0xf8d39b05 │ │ │ │ blcs 0x898910 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r1, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ adcscc pc, r0, #46137344 @ 0x2c00000 │ │ │ │ @@ -126868,44 +126868,44 @@ │ │ │ │ strtmi r6, [r1], -r8, lsr #11 │ │ │ │ strbtcc r4, [r0], #-1624 @ 0xfffff9a8 │ │ │ │ blx 0xbca112 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ svclt 0x002af7fd │ │ │ │ subscs r2, sl, #0, 2 │ │ │ │ eoreq pc, r2, r6, lsr #3 │ │ │ │ - ldmib sl!, {r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + b 0xfe748990 │ │ │ │ @ instruction: 0x61a4f50d │ │ │ │ @ instruction: 0xf64d4658 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vrsra.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf2403c28 │ │ │ │ @ instruction: 0xf826230f │ │ │ │ movwcs r3, #19492 @ 0x4c24 │ │ │ │ stccc 8, cr15, [r0], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xf84623f0 │ │ │ │ @ instruction: 0xf44f3c14 │ │ │ │ teqvs r3, ip, lsr r3 │ │ │ │ blx 0x34a156 │ │ │ │ ldmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq r3, r3, r8, ror #14 │ │ │ │ - eorseq r3, r3, r8, asr #15 │ │ │ │ - eorseq r3, r3, r8, lsr #13 │ │ │ │ - eorseq r3, r3, r8, lsl #14 │ │ │ │ - eorseq r0, r3, r0, lsl #23 │ │ │ │ - eorseq r0, r3, r0, asr #12 │ │ │ │ - ldrshteq r4, [r3], -r8 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - mlaseq r3, r0, r0, r6 │ │ │ │ - eorseq r2, r3, r8, lsr #30 │ │ │ │ + ldrhteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, lsl r9 │ │ │ │ + ldrshteq r3, [r3], -r0 │ │ │ │ + eorseq r3, r3, r0, asr r8 │ │ │ │ + eorseq r0, r3, r8, asr #25 │ │ │ │ + eorseq r0, r3, r8, lsl #15 │ │ │ │ + eorseq r4, r3, r0, asr #10 │ │ │ │ + eorseq r5, r3, r8, lsl lr │ │ │ │ + ldrsbteq r6, [r3], -r8 │ │ │ │ + eorseq r3, r3, r0, ror r0 │ │ │ │ stmdami r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00bff7fe │ │ │ │ stmdbmi r9, {r3, r4, r6, r9, sl, lr}^ │ │ │ │ blx 0xffbca190 │ │ │ │ - vmin.s8 q10, q2, q4 │ │ │ │ - vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6444658 │ │ │ │ + vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7fd0133 │ │ │ │ @ instruction: 0xf7fffae5 │ │ │ │ stmdbmi r4, {r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fd4658 │ │ │ │ str pc, [r8], #2783 @ 0xadf │ │ │ │ svcls 0x00004c42 │ │ │ │ ldrvc pc, [r0, #1284] @ 0x504 │ │ │ │ @@ -126918,19 +126918,19 @@ │ │ │ │ strtvs pc, [r9], sp, lsl #10 │ │ │ │ bcc 0xfecc960c │ │ │ │ strvs pc, [r5, #1293]! @ 0x50d │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ @ instruction: 0xf5a6b861 │ │ │ │ adcscs r7, ip, #164, 18 @ 0x290000 │ │ │ │ adcvc pc, r2, r6, lsr #11 │ │ │ │ - @ instruction: 0x73b4f24d │ │ │ │ + mvnseq pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strbvs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ - stmib lr, {r3, r4, r9, ip, sp, lr, pc} │ │ │ │ + b 0xc48a68 │ │ │ │ andshi pc, r4, r9, asr #17 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ andcc pc, r9, r9, lsl #17 │ │ │ │ ldcpl 8, cr15, [r8], #280 @ 0x118 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ stclcc 8, cr15, [r1], #24 │ │ │ │ @ instruction: 0xf8462310 │ │ │ │ @@ -126946,41 +126946,41 @@ │ │ │ │ @ instruction: 0xf806230c │ │ │ │ mvnscs r3, #58112 @ 0xe300 │ │ │ │ ldclcc 8, cr15, [r4], {70} @ 0x46 │ │ │ │ @ instruction: 0xf8462300 │ │ │ │ @ instruction: 0xf44f3cb4 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0xf8c93300 │ │ │ │ - vhadd.s8 d19, d13, d4 │ │ │ │ - vqdmlal.s , d16, d0[0] │ │ │ │ + @ instruction: 0xf64d3004 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf846032d │ │ │ │ @ instruction: 0xf7fd3ce8 │ │ │ │ @ instruction: 0xf50dfa7f │ │ │ │ ldrbmi r6, [r8], -ip, lsl #3 │ │ │ │ blx 0x1f4a274 │ │ │ │ mcrlt 7, 7, pc, cr2, cr14, {7} @ │ │ │ │ - ldc2l 2, cr15, [r8], {41} @ 0x29 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + ldc2l 2, cr15, [r8, #-164]! @ 0xffffff5c │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r8, sp, asr #12 │ │ │ │ + rsbcs pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b0b │ │ │ │ @ instruction: 0xf1f4429c │ │ │ │ - @ instruction: 0xf64cfa75 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vpadd.i8 d31, d13, d5 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1cc368 │ │ │ │ eorscc pc, r2, #68157440 @ 0x4100000 │ │ │ │ - blx 0x1ac8a8c │ │ │ │ - ldrhteq r4, [r3], -r0 │ │ │ │ - eorseq r6, r3, r0, ror lr │ │ │ │ - eorseq r1, r3, r8, asr #12 │ │ │ │ - eorseq r2, r3, r8, lsl #24 │ │ │ │ - blt 0xfe94895c │ │ │ │ + blx 0x2c8a8e │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + ldrhteq r6, [r3], -r8 │ │ │ │ + mlaseq r3, r0, r7, r1 │ │ │ │ + eorseq r2, r3, r0, asr sp │ │ │ │ + bllt 0x114895c │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf8d05218 │ │ │ │ @ instruction: 0xf0031168 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x115cb88 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -127126,25 +127126,25 @@ │ │ │ │ @ instruction: 0x061220d8 │ │ │ │ addshi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf1ae80cc │ │ │ │ stmdbcs sl, {r4, r8} │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - eorscc pc, r0, #64, 4 │ │ │ │ + rsbsmi pc, r8, #64, 4 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ cmnle sp, r3, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x06d16812 │ │ │ │ addshi pc, r8, r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1445]! @ 0xfffffa5b │ │ │ │ - mvncs pc, sp, asr #12 │ │ │ │ + msrmi R12_fiq, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46283d30 │ │ │ │ stc2l 7, cr15, [lr, #-728]! @ 0xfffffd28 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r8], #-8 │ │ │ │ eormi r4, r2, r2, ror r0 │ │ │ │ @@ -127186,19 +127186,19 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ svclt 0x005c051b │ │ │ │ andeq lr, r6, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf57f4022 │ │ │ │ blmi 0xff8378 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - addscs pc, r8, sp, asr #12 │ │ │ │ + rsccc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - ldc2l 0, cr15, [ip, #-860] @ 0xfffffca4 │ │ │ │ + ldc2l 0, cr15, [ip, #860]! @ 0x35c │ │ │ │ ldrdeq pc, [r8, #-133]! @ 0xffffff7b │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ strb r4, [r1, -r2, lsr #32] │ │ │ │ ldreq pc, [pc], #-36 @ 0x8c648 │ │ │ │ sbcsle r2, sl, r3, lsl #22 │ │ │ │ ldccc 5, cr15, [r9], {5} │ │ │ │ stcleq 1, cr15, [r0], #48 @ 0x30 │ │ │ │ @@ -127211,61 +127211,61 @@ │ │ │ │ b 0xfe20cc10 │ │ │ │ eormi r0, r2, r0, lsl #4 │ │ │ │ svcge 0x0028f43f │ │ │ │ @ instruction: 0xf64be76e │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ strble r0, [sp, #1746]! @ 0x6d2 │ │ │ │ - msrne (UNDEF: 96), sp │ │ │ │ + @ instruction: 0x21a8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + sbccs pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ svclt 0x00182b01 │ │ │ │ blmi 0x79dee4 │ │ │ │ andeq pc, pc, #0 │ │ │ │ andeq pc, pc, r6 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ andls r6, r0, r8, ror #23 │ │ │ │ - sbccs pc, ip, sp, asr #12 │ │ │ │ + andsmi pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r8, #-860] @ 0xfffffca4 │ │ │ │ + ldc2 0, cr15, [r8, #860]! @ 0x35c │ │ │ │ @ instruction: 0xf8d5e7d0 │ │ │ │ vmla.f q9, q1, d0[2] │ │ │ │ ldr r0, [fp, -r1, lsl #5]! │ │ │ │ - orrne pc, r0, sp, asr #12 │ │ │ │ + biccs pc, r8, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64de7e3 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[5] │ │ │ │ stmib sp, {r0, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0d72302 │ │ │ │ - ldmib sp, {r0, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r5, -r2, lsl #6] │ │ │ │ - rscsne pc, r0, sp, asr #12 │ │ │ │ + eorscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0d79302 │ │ │ │ - blls 0x14bae8 │ │ │ │ + blls 0x14bd68 │ │ │ │ @ instruction: 0xf64de75c │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ movwls r0, #8237 @ 0x202d │ │ │ │ - ldc2l 0, cr15, [r2], #860 @ 0x35c │ │ │ │ + ldc2 0, cr15, [r2, #860] @ 0x35c │ │ │ │ strb r9, [r3, -r2, lsl #22]! │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + ldrshteq r7, [r3], -r8 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vhadd.s8 d18, d13, d0 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ blmi 0x14cbe8 │ │ │ │ rsbeq pc, ip, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000fd3d │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + svclt 0x0000fddd │ │ │ │ + eorseq r7, r3, r8, lsr r5 │ │ │ │ cmplt r1, r3, lsl #12 │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5004770 │ │ │ │ rsccc r3, r0, #-1879048183 @ 0x90000009 │ │ │ │ @@ -127275,53 +127275,53 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe3974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r1, r3, r8, asr sp │ │ │ │ svclt 0x00183900 │ │ │ │ andls r2, r1, r1, lsl #2 │ │ │ │ - blx 0x1dc88ee │ │ │ │ + ldc2 0, cr15, [r2], {88} @ 0x58 │ │ │ │ blls 0xd6824 │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ stmdacs lr!, {r2, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ mrscs sp, (UNDEF: 1) │ │ │ │ biceq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrdeq lr, [ip, r3]! │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - cmppne r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + orrscs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subne pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - cmppne r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + orrscs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ orrne pc, r0, #134217731 @ 0x8000003 │ │ │ │ ldrbeq fp, [r2, #-2387] @ 0xfffff6ad │ │ │ │ ldrmi fp, [r8], -lr, asr #30 │ │ │ │ subvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi pc, r1, r1, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - cmppne r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + orrscs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ svclt 0x004e065b │ │ │ │ subvs pc, r1, r1, asr #7 │ │ │ │ addvc pc, r0, r0, asr #6 │ │ │ │ andeq pc, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -127333,15 +127333,15 @@ │ │ │ │ ldcls 0, cr11, [r2], {137} @ 0x89 │ │ │ │ umaalpl pc, ip, sp, r8 @ │ │ │ │ svclt 0x00082c31 │ │ │ │ ldrdcs lr, [lr, #144]! @ 0x90 │ │ │ │ bichi pc, lr, r0 │ │ │ │ @ instruction: 0xf0002c30 │ │ │ │ vand d24, d26, d25 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ vaddl.u8 q10, d4, d20 │ │ │ │ vmul.i q8, q10, d1[0] │ │ │ │ @ instruction: 0xf1082e80 │ │ │ │ bl 0x8d248 │ │ │ │ @ instruction: 0xf85001c2 │ │ │ │ stmdavs r9, {r1, r4, r5, sp}^ │ │ │ │ @@ -127401,15 +127401,15 @@ │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf3c20f93 │ │ │ │ blcc 0xded84 │ │ │ │ blpl 0xff0c987c │ │ │ │ @ instruction: 0xf3c12b02 │ │ │ │ svclt 0x008f2a80 │ │ │ │ @ instruction: 0xf6462603 │ │ │ │ - vsubhn.i16 d17, q0, q0 │ │ │ │ + vmlsl.s q9, d0, d0[2] │ │ │ │ bl 0x20e254 │ │ │ │ vrsubhn.i16 d16, q9, │ │ │ │ movwls r7, #13057 @ 0x3301 │ │ │ │ movwvs pc, #961 @ 0x3c1 @ │ │ │ │ svclt 0x00989304 │ │ │ │ blvs 0x2cacf4 │ │ │ │ movweq pc, #28673 @ 0x7001 @ │ │ │ │ @@ -127562,15 +127562,15 @@ │ │ │ │ bicvs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstpeq r0, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [lr], r6, lsr #8 @ │ │ │ │ rsbspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ rsbeq pc, pc, #192, 4 │ │ │ │ ldrbtpl pc, [ip], -r6, lsr #8 @ │ │ │ │ teqmi r2, #58 @ 0x3a │ │ │ │ - ldrbne pc, [r0], -sl, asr #4 @ │ │ │ │ + ldrcs pc, [r8], sl, asr #4 │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ eormi pc, r4, r6, asr r8 @ │ │ │ │ cdpcs 3, 8, cr15, cr0, cr4, {6} │ │ │ │ stmiaeq r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ smladxls r1, sl, r6, lr │ │ │ │ @ instruction: 0xf500e6dd │ │ │ │ @ instruction: 0xf508389a │ │ │ │ @@ -127709,21 +127709,21 @@ │ │ │ │ tstle r2, r0, lsl #30 │ │ │ │ svceq 0x0070f416 │ │ │ │ vmla.f , q10, d2[5] │ │ │ │ stccs 4, cr1, [r1], {3} │ │ │ │ svcge 0x0043f63f │ │ │ │ teqeq r4, r4, lsl r9 │ │ │ │ svcge 0x003ff57f │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcc pc, r8, sp, asr #12 │ │ │ │ + subsmi pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d18, d20 │ │ │ │ @ instruction: 0xf1f352de │ │ │ │ - mcrls 12, 0, pc, cr6, cr1, {4} @ │ │ │ │ + mcrls 13, 0, pc, cr6, cr1, {1} @ │ │ │ │ eorsle r2, fp, r0, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ addscc pc, sl, r0, lsl #10 │ │ │ │ eorcs r9, r7, r7 │ │ │ │ ldmib r6, {r0, r1, r2, r9, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf004644a │ │ │ │ @@ -127878,27 +127878,27 @@ │ │ │ │ ldrtmi r4, [r4], -r8, asr #12 │ │ │ │ @ instruction: 0x2600e673 │ │ │ │ @ instruction: 0xe6704634 │ │ │ │ strcs r4, [r2], -r8, asr #12 │ │ │ │ strbt r2, [ip], -r0, lsl #8 │ │ │ │ strcs r2, [r0], #-1538 @ 0xfffff9fe │ │ │ │ svclt 0x0000e669 │ │ │ │ - eorseq r7, r3, r4, lsl r4 │ │ │ │ + eorseq r7, r3, ip, asr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ mvncc r4, #2097152 @ 0x200000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svceq 0x0080f013 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r1, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02509 │ │ │ │ stmdbcc r0, {r3, r4, r6, r8, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - mcrlt 0, 5, pc, cr6, cr7, {2} @ │ │ │ │ + svclt 0x0044f057 │ │ │ │ tstcs r0, sl, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -127930,30 +127930,30 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d2, d2 │ │ │ │ andls r7, r0, lr, lsr #4 │ │ │ │ - @ instruction: 0xfff0f1bb │ │ │ │ - eorseq r7, r3, r8, lsr #8 │ │ │ │ + @ instruction: 0xf890f1bc │ │ │ │ + eorseq r7, r3, r0, ror r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbne pc, [r8], #131 @ 0x83 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf890b9d9 │ │ │ │ ldmiblt r3, {r4, r6, r8, ip, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31be3c │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - eorscc pc, r0, #64, 4 │ │ │ │ + rsbsmi pc, r8, #64, 4 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2bf98 │ │ │ │ @ instruction: 0xf7ff10c0 │ │ │ │ @ instruction: 0xf8d0bf73 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf7ff0181 │ │ │ │ @@ -127978,15 +127978,15 @@ │ │ │ │ @ instruction: 0xf5000710 │ │ │ │ tsteq sl, r7, lsr r6 │ │ │ │ cmppvs lr, #0, 10 @ p-variant is OBSOLETE │ │ │ │ teqeq pc, r0, lsr #12 │ │ │ │ ldrmi r4, [r6], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0x463a4618 │ │ │ │ vrhadd.s16 d2, d7, d0 │ │ │ │ - @ instruction: 0xf500e950 │ │ │ │ + @ instruction: 0xf500e9f0 │ │ │ │ adcsmi r7, r3, #128, 6 │ │ │ │ @ instruction: 0xf015d1f6 │ │ │ │ svclt 0x00080c03 │ │ │ │ andsle r4, r6, r6, ror #13 │ │ │ │ movwne lr, #51791 @ 0xca4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ @@ -128012,28 +128012,28 @@ │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ andcc r0, r8, r0, lsl #24 │ │ │ │ adcmi r4, r0, #241172480 @ 0xe600000 │ │ │ │ andcs sp, r0, ip, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcc pc, r0, sp, asr #12 │ │ │ │ + rsbmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf1f3724c │ │ │ │ - @ instruction: 0xf64cfa33 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ blmi 0x10d3ec │ │ │ │ subvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ - blx 0xa49b0c │ │ │ │ - eorseq r7, r3, r8, lsr r4 │ │ │ │ + blx 0xff249b0c │ │ │ │ + eorseq r7, r3, r0, lsl #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe454c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ orrscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r3, r0, ror #3 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @@ -128042,15 +128042,15 @@ │ │ │ │ cmple r9, r0, lsl #18 │ │ │ │ @ instruction: 0x2150f890 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x31bbc0 │ │ │ │ smlabbcs r1, pc, pc, fp @ │ │ │ │ - teqpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ @ instruction: 0xf8d1bf98 │ │ │ │ @ instruction: 0xf89410c0 │ │ │ │ strtmi r2, [r0], -r0, asr #4 │ │ │ │ @ instruction: 0xf0029301 │ │ │ │ tstls r0, r1, lsl #4 │ │ │ │ @@ -128091,22 +128091,22 @@ │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ str r0, [ip, r1, lsl #2]! │ │ │ │ strtmi r1, [r0], -r1, asr #24 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ - @ instruction: 0xf64cbefb │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf24dbefb │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ blmi 0x10d510 │ │ │ │ @ instruction: 0xf1f3224f │ │ │ │ - svclt 0x0000f995 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460d3399 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d34616 │ │ │ │ @@ -128115,15 +128115,15 @@ │ │ │ │ @ instruction: 0xf890d149 │ │ │ │ blcs 0x999d4 │ │ │ │ @ instruction: 0xf8d0d140 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48e11c │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d0, d1 │ │ │ │ - vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q10, #2048 @ 0x00000800 │ │ │ │ bl 0x10dd7c │ │ │ │ svclt 0x00980283 │ │ │ │ ldrdne pc, [r0], #130 @ 0x82 │ │ │ │ subcs pc, r0, #148, 16 @ 0x940000 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0xf870f7fc │ │ │ │ @@ -128156,21 +128156,21 @@ │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ bicmi r1, r9, #4, 26 @ 0x100 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ mcrrne 7, 11, lr, r1, cr12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr15, {7} │ │ │ │ - mvnsvc pc, ip, asr #12 │ │ │ │ + teqpne r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsne pc, r4, sp, asr #4 │ │ │ │ + subscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf914f1f3 │ │ │ │ - eorseq r0, r3, r8, asr #7 │ │ │ │ + @ instruction: 0xf9b4f1f3 │ │ │ │ + eorseq r0, r3, r0, lsl r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x469e3c9a │ │ │ │ ldmib ip, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x071ec334 │ │ │ │ @@ -128211,20 +128211,20 @@ │ │ │ │ ldrbtmi r0, [r4], -lr │ │ │ │ @ instruction: 0xf8934696 │ │ │ │ @ instruction: 0xf0022240 │ │ │ │ andmi r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst4.32 {d29-d32}, [pc :256]! │ │ │ │ mrscs r5, R8_usr │ │ │ │ subsvs pc, lr, r3, lsl #10 │ │ │ │ - vcgt.s16 d9, d6, d0 │ │ │ │ - blls 0xc9420 │ │ │ │ + vcgt.s16 d9, d7, d0 │ │ │ │ + blls 0xc76a0 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ eorcc r5, r0, r7, lsr r0 │ │ │ │ - svc 0x0072f216 │ │ │ │ + ldmda r2, {r0, r1, r2, r4, r9, ip, sp, lr, pc} │ │ │ │ orrscs r9, pc, r0, lsl #16 │ │ │ │ smlabteq r0, r0, r6, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00040f0 │ │ │ │ @ instruction: 0x4696b971 │ │ │ │ bcs 0x115020 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ @@ -128464,73 +128464,73 @@ │ │ │ │ bl 0x1cbb78 │ │ │ │ ldcllt 0, cr15, [r6, #-28] @ 0xffffffe4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vrsra.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ andscs r0, r0, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1bb9000 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ + svclt 0x0000fc63 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x10df04 │ │ │ │ andls r2, r0, r5, lsl r2 │ │ │ │ - blx 0xfecca146 │ │ │ │ - eorseq r8, r3, r4, lsl #9 │ │ │ │ + mrrc2 1, 11, pc, r0, cr11 @ │ │ │ │ + eorseq r8, r3, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x10df2c │ │ │ │ andls r2, r0, sl, lsl r2 │ │ │ │ - blx 0xfe7ca16e │ │ │ │ - mlaseq r3, r8, r4, r8 │ │ │ │ + ldc2 1, cr15, [ip], #-748 @ 0xfffffd14 │ │ │ │ + eorseq r8, r3, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x10df54 │ │ │ │ andls r2, r0, pc, lsl r2 │ │ │ │ - blx 0xfe2ca196 │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + stc2 1, cr15, [r8], #-748 @ 0xfffffd14 │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 q8, q8, #64 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ blmi 0x10df7c │ │ │ │ andls r2, r0, r4, lsr #4 │ │ │ │ - blx 0x1dca1be │ │ │ │ - eorseq r8, r3, r8, asr #9 │ │ │ │ + ldc2 1, cr15, [r4], {187} @ 0xbb │ │ │ │ + eorseq r8, r3, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebe4cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #12, 12 @ 0xc00000 │ │ │ │ - mvnmi pc, r8, asr #4 │ │ │ │ + msrvs R8_fiq, r8 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0b0012d │ │ │ │ - @ instruction: 0xf500f8b1 │ │ │ │ + @ instruction: 0xf500f951 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ orrlt r1, r1, r0, lsl #30 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ subsvs pc, fp, r0, lsl #10 │ │ │ │ sbceq lr, r3, #0, 22 │ │ │ │ eorseq pc, r3, r0, asr r8 @ │ │ │ │ andlt r6, r2, r1, asr r8 │ │ │ │ @@ -128545,22 +128545,22 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ - rscmi pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + eorvs pc, r8, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r2, r0, #1811939328 @ 0x6c000000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf874f0b0 │ │ │ │ + @ instruction: 0xf914f0b0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ svccc 0x0000f890 │ │ │ │ @ instruction: 0xf8c0b16b │ │ │ │ @ instruction: 0xf8c04df0 │ │ │ │ strdlt r5, [r3], -r4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -128579,21 +128579,21 @@ │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d8, d11 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf832f0b0 │ │ │ │ + @ instruction: 0xf8d2f0b0 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ svcne 0x0000f893 │ │ │ │ @ instruction: 0xf8d3b159 │ │ │ │ @ instruction: 0xf8d30ee8 │ │ │ │ andlt r1, r3, ip, ror #29 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128606,34 +128606,34 @@ │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0x0150f890 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebe4e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vmls.i d20, d16, d0[6] │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf7f43410 │ │ │ │ adcmi pc, ip, #13565952 @ 0xcf0000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe4e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #88, 20 @ 0x58000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ - @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500ffe3 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0b0022d │ │ │ │ + @ instruction: 0xf500f883 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8df70 │ │ │ │ @ instruction: 0x46187b3a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -128708,56 +128708,56 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strbtmi pc, [r8], #584 @ 0x248 @ │ │ │ │ + ldrtvs pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460f │ │ │ │ tstcs fp, #104, 4 @ 0x80000006 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [r6], -sp, lsr #4 │ │ │ │ - @ instruction: 0xffb0f0af │ │ │ │ + @ instruction: 0xf850f0b0 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46300378 │ │ │ │ vcgt.s8 d25, d8, d0 │ │ │ │ - vmlal.s q8, d0, d0[2] │ │ │ │ + vrshr.s64 d17, d0, #64 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa0f0af │ │ │ │ + @ instruction: 0xf840f0b0 │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf8c070bc │ │ │ │ andlt r4, r3, r8, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #237568 @ 0x3a000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500feeb │ │ │ │ + @ instruction: 0xf500ff8b │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e160 │ │ │ │ ldrmi r7, [r8], -r2, lsr #22 │ │ │ │ blvs 0x949520 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addeq pc, r2, #66 @ 0x42 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ @@ -128802,26 +128802,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #64, 20 @ 0x40000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fe6b │ │ │ │ + @ instruction: 0xf500ff0b │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x8e260 │ │ │ │ ldrmi r7, [r8], -r8, lsr #22 │ │ │ │ blvs 0xac9620 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ @ instruction: 0xf0422108 │ │ │ │ @ instruction: 0xf8c30288 │ │ │ │ @@ -128872,26 +128872,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #319488 @ 0x4e000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fddf │ │ │ │ + @ instruction: 0xf500fe7f │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e378 │ │ │ │ @ instruction: 0x46187b32 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xcc9740 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -128956,26 +128956,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r0, r0, r0, lsr r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe53d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #72, 20 @ 0x48000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fd37 │ │ │ │ + @ instruction: 0xf500fdd7 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e4c8 │ │ │ │ ldrmi r7, [r8], -lr, lsr #22 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ blvs 0xbc9890 │ │ │ │ addmi pc, r0, #66 @ 0x42 │ │ │ │ @@ -129034,26 +129034,26 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstcs r1, r1, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r0, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsl #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #80, 20 @ 0x50000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0af022d │ │ │ │ - @ instruction: 0xf500fc9b │ │ │ │ + @ instruction: 0xf500fd3b │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x8e600 │ │ │ │ @ instruction: 0x46187b36 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addmi pc, r2, #66 @ 0x42 │ │ │ │ addeq pc, r0, #66 @ 0x42 │ │ │ │ @@ -129120,15 +129120,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ eorcs r2, r3, r2, lsr r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ teqeq r1, r2, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8, asr #10 │ │ │ │ + mlaseq r3, r0, r6, r8 │ │ │ │ orrscc pc, sl, #0, 10 │ │ │ │ blvs 0xff75b328 │ │ │ │ ldrsbtle r0, [r8], -fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebe5674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @@ -129175,22 +129175,22 @@ │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ stm r5, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strtmi r0, [r8], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x53a8f248 │ │ │ │ + mvnsvs pc, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + addscs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf91af1f2 │ │ │ │ + @ instruction: 0xf9baf1f2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ stcmi 0, cr11, [r3], #596 @ 0x254 │ │ │ │ strmi sl, [sp], -lr, lsl #30 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ @@ -129200,15 +129200,15 @@ │ │ │ │ @ instruction: 0xf1b82300 │ │ │ │ andls r0, r5, r1, lsr pc │ │ │ │ stmib r7, {r1, r2, r3, r8, r9, ip, pc}^ │ │ │ │ rscsvs r3, fp, r1, lsl #6 │ │ │ │ bicshi pc, r7, r0 │ │ │ │ svceq 0x0030f1b8 │ │ │ │ subhi pc, ip, #0 │ │ │ │ - blne 0x14caec8 │ │ │ │ + blcs 0xfe6caec8 │ │ │ │ bleq 0xd4b0a4 │ │ │ │ eorcs pc, r8, fp, asr r8 @ │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ bl 0xdaf70 │ │ │ │ @ instruction: 0xf85501c2 │ │ │ │ movwls r3, #36914 @ 0x9032 │ │ │ │ movwls r6, #43083 @ 0xa84b │ │ │ │ @@ -129435,15 +129435,15 @@ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080a4 │ │ │ │ b 0xfe18e944 │ │ │ │ @ instruction: 0xf0000080 │ │ │ │ submi r0, r4, ip │ │ │ │ @ instruction: 0xf8d1e666 │ │ │ │ vcge.s8 d19, d26, d24 │ │ │ │ - vorr.i16 , #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c02b98 │ │ │ │ movwls r0, #39730 @ 0x9b32 │ │ │ │ @ instruction: 0x33bcf8d1 │ │ │ │ ldrt r9, [r1], -sl, lsl #6 │ │ │ │ svclt 0x00c84298 │ │ │ │ stclle 6, cr4, [ip], #128 @ 0x80 │ │ │ │ ldrbmi lr, [r1], -r7, ror #15 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @@ -129495,15 +129495,15 @@ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf080fd1f │ │ │ │ vst1.8 {d0[0]}, [r4], r1 │ │ │ │ vshl.u32 d16, d0, d16 │ │ │ │ @ instruction: 0xf8d5741c │ │ │ │ strb r2, [fp, -r0, asr #4]! │ │ │ │ biccc pc, r0, #13697024 @ 0xd10000 │ │ │ │ - blne 0x14cb364 │ │ │ │ + blcs 0xfe6cb364 │ │ │ │ bleq 0xd4b540 │ │ │ │ biccs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrdne lr, [lr], #145 @ 0x91 @ │ │ │ │ bicseq pc, lr, #587202560 @ 0x23000000 │ │ │ │ cmnppl ip, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ andeq pc, r0, #96, 6 @ 0x80000001 │ │ │ │ vst1.8 {d25-d28}, [pc], sl │ │ │ │ @@ -129551,15 +129551,15 @@ │ │ │ │ tstmi r3, #92, 12 @ 0x5c00000 │ │ │ │ ldr sp, [sp], -sl, asr #3 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d6fd29 │ │ │ │ subeq r3, r6, #112, 24 @ 0x7000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr1, cr15, {3} │ │ │ │ vabd.s32 q7, , q10 │ │ │ │ - svclt 0x0000f88f │ │ │ │ + svclt 0x0000f92f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ ldrmi fp, [r6], r7, lsl #1 │ │ │ │ strmi r4, [r4], -r5, lsr #18 │ │ │ │ @ instruction: 0xf8dc461d │ │ │ │ @@ -129594,15 +129594,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ tstpeq r8, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dce7cd │ │ │ │ @ instruction: 0xf0022428 │ │ │ │ addseq r0, r2, #268435456 @ 0x10000000 │ │ │ │ vaba.s32 q7, , q1 │ │ │ │ - svclt 0x0000f839 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, asr #31 │ │ │ │ addlt r4, fp, ip, lsr #24 │ │ │ │ stmdavs r4!, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ @@ -129643,16 +129643,16 @@ │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrble r0, [r2], #1353 @ 0x549 │ │ │ │ movweq pc, #8323 @ 0x2083 @ │ │ │ │ - vabd.s32 q7, q11, │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ + vabd.s32 q7, , │ │ │ │ + svclt 0x0000f875 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrcc pc, [r9, r1, lsl #10] │ │ │ │ stcge 0, cr11, [r6], {140} @ 0x8c │ │ │ │ @@ -129669,15 +129669,15 @@ │ │ │ │ @ instruction: 0xf891d161 │ │ │ │ blcs 0x9b21c │ │ │ │ @ instruction: 0xf8d1d158 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48f964 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d8 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x10f5c4 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf857fd1f │ │ │ │ vmull.u8 q14, d12, d8 │ │ │ │ vmla.f q11, q6, d0[0] │ │ │ │ @@ -129750,15 +129750,15 @@ │ │ │ │ bvs 0x75bcdc │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ svclt 0x000c433b │ │ │ │ ldrmi r2, [r7], -r1, lsl #14 │ │ │ │ @ instruction: 0xe78801ff │ │ │ │ ldrle r0, [r0, #841] @ 0x349 │ │ │ │ vaba.s32 q7, q11, q4 │ │ │ │ - svclt 0x0000ff01 │ │ │ │ + svclt 0x0000ffa1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ movtvc pc, #962 @ 0x3c2 @ │ │ │ │ orrseq fp, r3, fp, asr #2 │ │ │ │ @ instruction: 0xf8d0d407 │ │ │ │ bicmi r0, r0, #40, 8 @ 0x28000000 │ │ │ │ @@ -129781,15 +129781,15 @@ │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ blcs 0x9b3dc │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ blcc 0x48fb24 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrshl.s8 d18, d1, d8 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ bl 0x10f784 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x46296955 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4629f919 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ @ instruction: 0xf916f7fe │ │ │ │ @@ -129824,15 +129824,15 @@ │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r2, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ blx 0xccf56 │ │ │ │ vabd.s32 q7, q11, │ │ │ │ - svclt 0x0000fe6d │ │ │ │ + svclt 0x0000ff0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe616c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52eb4 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129843,15 +129843,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dbe4 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - adcpl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf89cf7fe │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129876,15 +129876,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - cdp2 2, 0, cr15, cr4, cr6, {1} │ │ │ │ + cdp2 2, 10, cr15, cr4, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe623c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129904,15 +129904,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [ip, #152] @ 0x98 │ │ │ │ + cdp2 2, 6, cr15, cr12, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe62ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc52ff4 │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ @@ -129923,15 +129923,15 @@ │ │ │ │ teqle pc, r0, lsl #26 │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ teqle r6, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x31dd24 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - adcpl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + rscsvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmdbvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xfffcf7fd │ │ │ │ andls r4, r1, r9, lsr #12 │ │ │ │ strtmi sl, [r0], -r2, lsl #26 │ │ │ │ @@ -129956,15 +129956,15 @@ │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strb r0, [r5, r1, lsl #10] │ │ │ │ - stc2l 2, cr15, [r4, #-152]! @ 0xffffff68 │ │ │ │ + cdp2 2, 0, cr15, cr4, cr6, {1} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe637c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0x46044b16 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -129984,15 +129984,15 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [ip, #-152]! @ 0xffffff68 │ │ │ │ + stc2l 2, cr15, [ip, #152] @ 0x98 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe63ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ @ instruction: 0x46044b17 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -130013,15 +130013,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 , q3, q8 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fd93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svcgt 0x0008f8d3 │ │ │ │ svccs 0x0010f8d3 │ │ │ │ svc 0x0014f8d3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @@ -135260,15 +135260,15 @@ │ │ │ │ addshi pc, lr, r0 │ │ │ │ svcpl 0x0080f01c │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ adcscc r3, r0, #-1610612727 @ 0xa0000009 │ │ │ │ vst1.8 {d6-d7}, [r2 :64], r2 │ │ │ │ @ instruction: 0x432a6260 │ │ │ │ vqadd.s8 , q5, q6 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf8d20232 │ │ │ │ vaddw.u8 q9, q1, d0 │ │ │ │ bcs 0x114f7c │ │ │ │ mrcne 0, 2, sp, cr4, cr2, {2} │ │ │ │ @ instruction: 0xf2002c02 │ │ │ │ bcs 0x174a6c │ │ │ │ @ instruction: 0xf01cd073 │ │ │ │ @@ -135328,19 +135328,19 @@ │ │ │ │ andsvs r0, sl, pc, lsr r2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebdf0 │ │ │ │ adcle r0, r7, r0, lsl #30 │ │ │ │ ldrdcs lr, [r0], -r4 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ adccc pc, sp, #64, 4 │ │ │ │ - mrc2 1, 0, pc, cr6, cr4, {5} │ │ │ │ + mrc2 1, 5, pc, cr6, cr4, {5} │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f433a │ │ │ │ strb sl, [r3, r8, ror #30] │ │ │ │ bfi r2, r8, #0, #29 │ │ │ │ mlaeq r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ bfi r0, r0, #0, #23 │ │ │ │ @@ -135369,30 +135369,30 @@ │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmibvs r8, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ vmul.i8 d29, d29, d13 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 q9, q2, #64 │ │ │ │ blmi 0x1c546e0 │ │ │ │ subsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8acf1ec │ │ │ │ + @ instruction: 0xf94cf1ec │ │ │ │ stmdacs r3, {r3, r6, r7, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf040bf98 │ │ │ │ stmible sl, {r2, r3} │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addne pc, ip, lr, asr #12 │ │ │ │ + sbcscs pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b65 │ │ │ │ @ instruction: 0xf1ec7259 │ │ │ │ - mlacs r8, r9, r8, pc @ │ │ │ │ + eorcs pc, r8, r9, lsr r9 @ │ │ │ │ stmibvs r8, {r0, r1, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x19b76c │ │ │ │ addshi pc, r6, r0, lsl #4 │ │ │ │ rsble r1, sl, r2, asr #24 │ │ │ │ eoreq pc, r4, r0, asr #32 │ │ │ │ andscs lr, r9, r1, ror r7 │ │ │ │ eorcs lr, r1, pc, ror #14 │ │ │ │ @@ -135438,89 +135438,89 @@ │ │ │ │ @ instruction: 0x200ee7b2 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ vaba.s8 d30, d0, d15 │ │ │ │ str r4, [fp, r9]! │ │ │ │ str r2, [r9, pc]! │ │ │ │ str r2, [r7, r1]! │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ blmi 0xbd4bec │ │ │ │ subsvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - eorcs pc, r3, fp, lsr sp @ │ │ │ │ + ldrdcs pc, [r3], -fp @ │ │ │ │ andscs lr, fp, r7, lsl #14 │ │ │ │ eorcs lr, fp, r5, lsl #14 │ │ │ │ vst1.8 {d14}, [lr], r3 │ │ │ │ b 0x1820154 │ │ │ │ @ instruction: 0xf43f0e06 │ │ │ │ @ instruction: 0xe6e1aeb5 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, lr, asr #12 │ │ │ │ + adcscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ @ instruction: 0xf1ec725a │ │ │ │ - @ instruction: 0xf77bf80b │ │ │ │ + @ instruction: 0xf77bf8ab │ │ │ │ vadd.f32 d31, d29, d27 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ blmi 0x654840 │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xfffcf1eb │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf89cf1ec │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, lr, asr #12 │ │ │ │ + adcscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d0 │ │ │ │ - @ instruction: 0xf1eb329f │ │ │ │ - vmax.f32 , , │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + @ instruction: 0xf1ec329f │ │ │ │ + vadd.i8 d31, d29, d15 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ + vshr.s64 d18, d16, #64 │ │ │ │ blmi 0x314874 │ │ │ │ rsbscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xffe2f1eb │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf882f1ec │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, lr, asr #12 │ │ │ │ + adcscs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ - @ instruction: 0xf1eb7256 │ │ │ │ - svclt 0x0000ffd5 │ │ │ │ - eorseq r8, r3, r8, lsl #12 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r8, lsl r6 │ │ │ │ + @ instruction: 0xf1ec7256 │ │ │ │ + svclt 0x0000f875 │ │ │ │ + eorseq r8, r3, r0, asr r7 │ │ │ │ + eorseq r8, r3, r0, asr #14 │ │ │ │ + eorseq r8, r3, r0, ror #14 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf500b08b │ │ │ │ @ instruction: 0x46805636 │ │ │ │ @ instruction: 0x46303630 │ │ │ │ strpl pc, [r0], #-1288 @ 0xfffffaf8 │ │ │ │ ldrmi r9, [r1], r4, lsl #6 │ │ │ │ @ instruction: 0x91034bb6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ - @ instruction: 0xf504fd15 │ │ │ │ + @ instruction: 0xf504fdb3 │ │ │ │ strmi r3, [r2], -r0, lsr #7 │ │ │ │ @ instruction: 0xf8533390 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ blcs 0x99738 │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ svccc 0x0000f894 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d480be │ │ │ │ @ instruction: 0xf0033f18 │ │ │ │ blcc 0x4954cc │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d8, d1 │ │ │ │ - vmla.f d21, d16, d0[6] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ bl 0xd4d2c │ │ │ │ svclt 0x00980183 │ │ │ │ @ instruction: 0xf1b96c0b │ │ │ │ @ instruction: 0xf0000f02 │ │ │ │ @ instruction: 0xf50480af │ │ │ │ @ instruction: 0xf85151db │ │ │ │ streq r1, [r9], #3080 @ 0xc08 │ │ │ │ @@ -135586,15 +135586,15 @@ │ │ │ │ @ instruction: 0xf1bb80c7 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmib sp, {r1, r3, r6, r8, pc}^ │ │ │ │ b 0x10d9584 │ │ │ │ @ instruction: 0xf04b1b83 │ │ │ │ @ instruction: 0xf44b4b16 │ │ │ │ vqdmulh.s d21, d10, d0 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf8950132 │ │ │ │ @ instruction: 0xf1b93028 │ │ │ │ @ instruction: 0xf8510f01 │ │ │ │ b 0x1458a3c │ │ │ │ @ instruction: 0xf3c11343 │ │ │ │ b 0x115d09c │ │ │ │ @ instruction: 0xf0002301 │ │ │ │ @@ -135602,15 +135602,15 @@ │ │ │ │ ldrbpl pc, [fp], #1284 @ 0x504 @ │ │ │ │ strbpl pc, [r0, #-1288] @ 0xfffffaf8 @ │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r9, [r0], -r3, lsl #20 │ │ │ │ ldrbmi r6, [sl], -r2, lsr #32 │ │ │ │ @ instruction: 0xf8c56066 │ │ │ │ @ instruction: 0xf069cb68 │ │ │ │ - @ instruction: 0xf8d4fc73 │ │ │ │ + @ instruction: 0xf8d4fd11 │ │ │ │ @ instruction: 0xf3c77ef8 │ │ │ │ strb r0, [ip, -r1, lsl #7] │ │ │ │ tstcs r0, pc, ror #16 │ │ │ │ svccs 0x00039105 │ │ │ │ svcge 0x0059f67f │ │ │ │ @ instruction: 0xf0402f04 │ │ │ │ @ instruction: 0xf50880d8 │ │ │ │ @@ -135636,15 +135636,15 @@ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ blls 0x2bb24c │ │ │ │ @ instruction: 0xf8954684 │ │ │ │ @ instruction: 0xf1091025 │ │ │ │ b 0x1164640 │ │ │ │ vcgt.s8 , q4, q1 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [sl], #-563 @ 0xfffffdcd │ │ │ │ streq pc, [r2, -r9, lsr #3] │ │ │ │ umullscs pc, ip, r2, r8 @ │ │ │ │ andeq lr, fp, #270336 @ 0x42000 │ │ │ │ blne 0xff10f36c │ │ │ │ mlane r4, r5, r8, pc @ │ │ │ │ cmppvs fp, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -135718,59 +135718,59 @@ │ │ │ │ @ instruction: 0xf44caf16 │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ blls 0x20e7c8 │ │ │ │ orrne lr, r3, r1, asr #20 │ │ │ │ tstpmi r1, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ bleq 0xcf498 │ │ │ │ strdcs lr, [r0], -r7 │ │ │ │ - asrsne pc, lr, #12 @ │ │ │ │ + mvnscs pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, r3, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - @ instruction: 0xf64efb0b │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64efbab │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ blmi 0x894c68 │ │ │ │ @ instruction: 0xf1eb229c │ │ │ │ - @ instruction: 0xf64efde9 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64efe89 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x714c80 │ │ │ │ @ instruction: 0xf1eb2296 │ │ │ │ - @ instruction: 0xf64efddd │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64efe7d │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ blmi 0x594c98 │ │ │ │ @ instruction: 0xf1eb2297 │ │ │ │ - @ instruction: 0xf64efdd1 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64efe71 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x414cb0 │ │ │ │ @ instruction: 0xf1eb229a │ │ │ │ - @ instruction: 0xf64efdc5 │ │ │ │ - vsra.s64 d17, d16, #64 │ │ │ │ + @ instruction: 0xf64efe65 │ │ │ │ + vsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d18, d0, d0[6] │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0x2d4cc8 │ │ │ │ @ instruction: 0xf1eb223b │ │ │ │ - @ instruction: 0x2000fdb9 │ │ │ │ - asrsne pc, lr, #12 @ │ │ │ │ + andcs pc, r0, r9, asr lr @ │ │ │ │ + mvnscs pc, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsccs r4, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - svclt 0x0000fac5 │ │ │ │ - eorseq r8, r3, r4, asr r6 │ │ │ │ - eorseq r8, r3, ip, ror #12 │ │ │ │ - eorseq r8, r3, r0, lsr #13 │ │ │ │ - eorseq r8, r3, ip, lsl #13 │ │ │ │ - cmppne r0, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + svclt 0x0000fb65 │ │ │ │ + mlaseq r3, ip, r7, r8 │ │ │ │ + ldrhteq r8, [r3], -r4 │ │ │ │ + eorseq r8, r3, r8, ror #15 │ │ │ │ + ldrsbteq r8, [r3], -r4 │ │ │ │ + orrscs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r0, -r3] │ │ │ │ sbceq pc, r1, #134217731 @ 0x8000003 │ │ │ │ suble r2, sp, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebebe5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -135820,90 +135820,90 @@ │ │ │ │ blx 0xff8d2afc │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ blmi 0x5a65a0 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ pkhbtmi r2, r0, fp, lsl #6 │ │ │ │ - @ instruction: 0xff8ef0a8 │ │ │ │ + @ instruction: 0xf82ef0a9 │ │ │ │ strmi r2, [r4], -ip, lsr #4 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ - bl 0xffa51594 │ │ │ │ + stc 2, cr15, [r6], {15} │ │ │ │ @ instruction: 0x46409912 │ │ │ │ blx 0x7d2ce2 │ │ │ │ ldrtmi r4, [fp], -r0, lsr #12 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #8 │ │ │ │ strtmi r9, [r9], -r2, lsl #8 │ │ │ │ strls sl, [r0], #-3074 @ 0xfffff3fe │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebebf84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x598c4c │ │ │ │ @ instruction: 0x4604b093 │ │ │ │ strmi r2, [lr], -ip, lsr #4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xff0d15e0 │ │ │ │ + stcl 2, cr15, [r0], #-60 @ 0xffffffc4 │ │ │ │ movwcs r4, #9760 @ 0x2620 │ │ │ │ @ instruction: 0xf0699304 │ │ │ │ - andcs pc, r0, #331776 @ 0x51000 │ │ │ │ + andcs pc, r0, #978944 @ 0xef000 │ │ │ │ blge 0x1665c8 │ │ │ │ @ instruction: 0xf8c4a904 │ │ │ │ @ instruction: 0xf8c42db4 │ │ │ │ @ instruction: 0x46026db0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf04ffb15 │ │ │ │ @ instruction: 0xf8c4420a │ │ │ │ movwcs r0, #3512 @ 0xdb8 │ │ │ │ strtmi r2, [r0], -r3, lsl #2 │ │ │ │ @ instruction: 0xf0699500 │ │ │ │ - svclt 0x0000fa67 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebebfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ blmi 0x666668 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r3, {r2, r3, r5, r9, sp} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xfe3d1648 │ │ │ │ + stc 2, cr15, [ip], #-60 @ 0xffffffc4 │ │ │ │ bmi 0x4e0210 │ │ │ │ tstcs r5, ip, lsl #30 │ │ │ │ tstcs fp, #-2147483647 @ 0x80000001 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ vrhadd.s8 d25, d12, d2 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ strcs r0, [r3, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf0a89509 │ │ │ │ - ldmdbls r6, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbls r6, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7e0ac02 │ │ │ │ movwcs pc, #2731 @ 0xaab @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebec060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xff50f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ @@ -135925,30 +135925,30 @@ │ │ │ │ bl 0xcbe90 │ │ │ │ ldrdne r7, [r0], #-0 │ │ │ │ orrvc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ ldmdale r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bicvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + movweq pc, #34376 @ 0x8648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, r0, lr, asr #12 │ │ │ │ + sbcscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, r2, #64, 4 │ │ │ │ - mrrc2 1, 14, pc, r0, cr11 @ │ │ │ │ - bicvs pc, r0, #72, 4 @ 0x80000004 │ │ │ │ + ldc2l 1, cr15, [r0], #940 @ 0x3ac │ │ │ │ + movweq pc, #34376 @ 0x8648 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adccs pc, r4, lr, asr #12 │ │ │ │ + rsccc pc, ip, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ subscc pc, lr, #64, 4 │ │ │ │ - mcrr2 1, 14, pc, r0, cr11 @ │ │ │ │ + stc2l 1, cr15, [r0], #940 @ 0x3ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi fp, [r0], -r3, lsl #1 │ │ │ │ @ instruction: 0xf89d6825 │ │ │ │ stmdblt r5, {r3, r4, sp}^ │ │ │ │ @@ -135958,15 +135958,15 @@ │ │ │ │ stmdane r0, {r0, r1, r3, r4, r6, r8, lr} │ │ │ │ blne 0x13e54a8 │ │ │ │ vsubw.u8 , , d2 │ │ │ │ @ instruction: 0xf04f234a │ │ │ │ subseq r6, r9, r0, lsl #1 │ │ │ │ orrpl pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffd8f1e0 │ │ │ │ + @ instruction: 0xf878f1e1 │ │ │ │ @ instruction: 0xf44f1c43 │ │ │ │ vbic.i32 q10, #15 @ 0x0000000f │ │ │ │ andcs r0, r0, pc, lsl #2 │ │ │ │ bicne lr, r3, r1, lsl #20 │ │ │ │ stmdaeq fp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ eorvs r0, r5, r8, asr #15 │ │ │ │ smlabbcs r0, r3, r4, pc @ │ │ │ │ @@ -135975,15 +135975,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ andcs pc, r0, pc, asr #8 │ │ │ │ subseq r9, r9, r1, lsl #4 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffb6f1e0 │ │ │ │ + @ instruction: 0xf856f1e1 │ │ │ │ andcs r1, r0, r1, asr #24 │ │ │ │ vst1.64 {d0-d3}, [r1], r9 │ │ │ │ stccs 1, cr2, [r0, #-508] @ 0xfffffe04 │ │ │ │ stclne 0, cr13, [fp], #-892 @ 0xfffffc84 │ │ │ │ orrvc lr, r1, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ orrseq lr, r1, #323584 @ 0x4f000 │ │ │ │ @@ -136072,22 +136072,22 @@ │ │ │ │ subcs pc, sl, r3, asr #7 │ │ │ │ andvs pc, r0, r0, lsl #9 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ subeq r3, r0, r1 │ │ │ │ vqshl.u64 d30, d7, #3 │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r3], r7 │ │ │ │ ldrb r7, [r7, r0, lsl #1] │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccs pc, r8, lr, asr #12 │ │ │ │ + andsmi pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1eb327a │ │ │ │ - svclt 0x0000fb2d │ │ │ │ - ldrsbteq r8, [r3], -r8 │ │ │ │ + svclt 0x0000fbcd │ │ │ │ + eorseq r8, r3, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x46154b37 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -136139,15 +136139,15 @@ │ │ │ │ ldmdblt r4, {r1, r2, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdahi r2!, {r0, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ strtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7a64618 │ │ │ │ ldrb pc, [sl, pc, ror #19] @ │ │ │ │ - stc2 2, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ + stc2 2, cr15, [r8, #128]! @ 0x80 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebec434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x14d919c │ │ │ │ strmi fp, [ip], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @@ -136219,23 +136219,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #3 @ │ │ │ │ mvnsmi pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf64fe79a │ │ │ │ @ instruction: 0xf6c772ff │ │ │ │ vqsub.u32 , q1, │ │ │ │ @ instruction: 0xe793031e │ │ │ │ - stc2l 2, cr15, [r8], #-128 @ 0xffffff80 │ │ │ │ + stc2 2, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ blmi 0x195828 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b322a6 │ │ │ │ - svclt 0x0000ff1d │ │ │ │ + svclt 0x0000ffbd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r0, asr #16 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -136325,15 +136325,15 @@ │ │ │ │ addlt r5, r3, r1, asr #8 │ │ │ │ submi r6, fp, r3, lsr #16 │ │ │ │ @ instruction: 0xf412401a │ │ │ │ andsle r0, fp, r0, asr #30 │ │ │ │ orrpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ blcs 0x12410c │ │ │ │ strcs fp, [r0, #-3983] @ 0xfffff071 │ │ │ │ - strbvs pc, [r0, #584] @ 0x248 @ │ │ │ │ + streq pc, [r8, #-1608] @ 0xfffff9b8 │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stcvs 15, cr11, [sp], #608 @ 0x260 │ │ │ │ addpl pc, sl, r3, lsl #17 │ │ │ │ addspl pc, ip, r3, lsl #17 │ │ │ │ adcpl pc, lr, r3, lsl #17 │ │ │ │ @@ -136575,185 +136575,185 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0xffe5377c │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d8, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf648d81b │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aa08 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - ldc2 1, cr15, [sl], #-716 @ 0xfffffd34 │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + ldc2l 1, cr15, [sl], {179} @ 0xb3 │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ addlt fp, r9, #130 @ 0x82 │ │ │ │ addlt r3, r0, #44, 4 @ 0xc0000002 │ │ │ │ blx 0xfee537f4 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d8, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf648d81b │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aa80 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0x5208a │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + ldc2 1, cr15, [lr], {179} @ 0xb3 │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0xfecd3868 │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d8, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf648d81b │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16aaf4 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0xff1d20fe │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + stc2l 1, cr15, [r4], #-716 @ 0xfffffd34 │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ subpl pc, r2, #8388608 @ 0x800000 │ │ │ │ andcc fp, r8, #130 @ 0x82 │ │ │ │ blx 0x13538dc │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d8, d11 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf648d81b │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5040333 │ │ │ │ bl 0x16ab68 │ │ │ │ @ instruction: 0xf8540380 │ │ │ │ ldclvs 12, cr2, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8444053 │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0xfe352172 │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + stc2 1, cr15, [sl], #-716 @ 0xfffffd34 │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebeccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ @ instruction: 0x3001fab9 │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ - vpmax.s8 d25, d8, d4 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf6489a04 │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a3e4 │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0x13d21ee │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + blx 0xffbd21ee │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebecd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5049c04 │ │ │ │ @ instruction: 0xf10c5c42 │ │ │ │ @ instruction: 0xf8cd0c08 │ │ │ │ @ instruction: 0xf7a3c000 │ │ │ │ andcc pc, r1, r7, lsr #20 │ │ │ │ ldmdale ip, {r0, r1, fp, sp} │ │ │ │ - vpmax.s8 d25, d8, d4 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + @ instruction: 0xf6489a04 │ │ │ │ + vsubw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf5020333 │ │ │ │ bl 0x16a460 │ │ │ │ @ instruction: 0xf8520380 │ │ │ │ ldclvs 12, cr1, [fp, #-32] @ 0xffffffe0 │ │ │ │ movwvc lr, #14977 @ 0x3a81 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf842404b │ │ │ │ andlt r3, r2, r8, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subne pc, fp, #64, 4 │ │ │ │ - blx 0x45226a │ │ │ │ - eorseq r8, r3, r4, lsr #14 │ │ │ │ + blx 0xfec5226a │ │ │ │ + eorseq r8, r3, ip, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebecda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7a00ff8 │ │ │ │ tstpcs r0, sp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -137863,23 +137863,23 @@ │ │ │ │ @ instruction: 0xb1200001 │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ rscsmi pc, r8, r3, asr #8 │ │ │ │ vst1.32 {d14}, [r3 :128], r0 │ │ │ │ vst2.8 {d20-d23}, [r3], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe799007f │ │ │ │ - @ instruction: 0xff90f21e │ │ │ │ + @ instruction: 0xf830f21f │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ blmi 0x1971d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b222a6 │ │ │ │ - svclt 0x0000fa45 │ │ │ │ + svclt 0x0000fae5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r0, asr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000ba77 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebedf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -137966,22 +137966,22 @@ │ │ │ │ vst2. {d20-d23}, [r3 :256] │ │ │ │ ldr r0, [r3, r0, ror #7] │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ rscvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ ldrbcc pc, [pc, #79]! @ 0x96ef7 @ │ │ │ │ tstpeq lr, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vabd.s16 d14, d30, d10 │ │ │ │ - andcs pc, r0, r3, asr #29 │ │ │ │ - cmnpcs r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r3, ror #30 │ │ │ │ + @ instruction: 0x31bcf64e │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ adccs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xf978f1b2 │ │ │ │ + blx 0x6d3590 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r0, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xe1ae60 │ │ │ │ addlt fp, r0, #134 @ 0x86 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @@ -138031,15 +138031,15 @@ │ │ │ │ @ instruction: 0xf7a48023 │ │ │ │ bfc pc, (invalid: 20:12) @ │ │ │ │ @ instruction: 0x46214618 │ │ │ │ blx 0x154e3a │ │ │ │ blvc 0x9287b8 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ bfi r4, r8, (invalid: 12:2) │ │ │ │ - mcr2 2, 2, pc, cr0, cr14, {0} @ │ │ │ │ + mcr2 2, 7, pc, cr0, cr14, {0} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b8bb │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b8b7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebee1d4 │ │ │ │ @@ -138102,25 +138102,25 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r6, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmiblt r2!, {r2, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ vaba.s16 d14, d30, d25 │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ + svclt 0x0000fe53 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ble 0x6a10dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebee2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ bl 0x15f0f4 │ │ │ │ @ instruction: 0xf1de0141 │ │ │ │ - andcc pc, r1, r5, lsl #30 │ │ │ │ + andcc pc, r1, r5, lsr #31 │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -138388,22 +138388,22 @@ │ │ │ │ ldrsheq sp, [r3, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs r4, [r2], #-794 @ 0xfffffce6 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr6, {3} │ │ │ │ + @ instruction: 0xff4cf066 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ blmi 0x157a0c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b15251 │ │ │ │ - svclt 0x0000fe2b │ │ │ │ - eorseq r8, r3, r0, asr #14 │ │ │ │ + svclt 0x0000fecb │ │ │ │ + eorseq r8, r3, r8, lsl #17 │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ blt 0x455548 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebee778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bcc 0xdb540 │ │ │ │ andmi fp, sl, #130 @ 0x82 │ │ │ │ @@ -138424,25 +138424,25 @@ │ │ │ │ strmi r6, [r8], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x460abd10 │ │ │ │ tstcs r1, r7 │ │ │ │ - blx 0x12d37e4 │ │ │ │ + blx 0xffad37e4 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svceq 0x0008f010 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ - blx 0xdd380c │ │ │ │ + blx 0xff5d380c │ │ │ │ svclt 0x0000e7ea │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bpl 0xe54c9c │ │ │ │ ldrbvs pc, [ip, -pc, asr #8]! @ │ │ │ │ @@ -138473,30 +138473,30 @@ │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ subeq r0, sp, #-805306364 @ 0xd0000004 │ │ │ │ andseq r0, r2, ip, lsr #1 │ │ │ │ movwcs r0, #4114 @ 0x1012 │ │ │ │ ldrsbtne pc, [ip], -fp @ │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - mcr2 0, 1, pc, cr2, cr13, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr2, cr13, {4} @ │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8117 │ │ │ │ stmdavs r0, {r3, r4, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0xc5eb8 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r9 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5abd059 │ │ │ │ @ instruction: 0x465a5336 │ │ │ │ rsbmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffecf09e │ │ │ │ + @ instruction: 0xf88cf09f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r5, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -138519,44 +138519,44 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108122 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #-1073741819 @ 0xc0000005 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ - msrvc SPSR_s, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03acf648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1b112c7 │ │ │ │ - addlt pc, r2, #2368 @ 0x940 │ │ │ │ + addlt pc, r2, #12608 @ 0x3140 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184540 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ @ instruction: 0xf8db80b0 │ │ │ │ tstcs r1, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822005 │ │ │ │ - @ instruction: 0x4658f971 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr2, {4} │ │ │ │ + @ instruction: 0x4658fa11 │ │ │ │ + cdp2 0, 13, cr15, cr6, cr2, {4} │ │ │ │ @ instruction: 0xf50be754 │ │ │ │ movwcs r3, #5272 @ 0x1498 │ │ │ │ teqpcc r0, #132, 16 @ p-variant is OBSOLETE @ 0x840000 │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf8db80c2 │ │ │ │ @ instruction: 0xf5b1101c │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a1809d │ │ │ │ blcc 0xe0578 │ │ │ │ ldmdale pc, {r0, r2, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ mrcpl 3, 2, r4, cr14, cr2, {2} │ │ │ │ @ instruction: 0x46504736 │ │ │ │ - @ instruction: 0xf9b8f07a │ │ │ │ + blx 0x16d39b4 │ │ │ │ @ instruction: 0x2151f89b │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r2, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0xf8cb4413 │ │ │ │ @ instruction: 0xe7d2303c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ @@ -138620,34 +138620,34 @@ │ │ │ │ andeq r7, r9, sp, asr #17 │ │ │ │ @ instruction: 0xf7d64650 │ │ │ │ @ instruction: 0xe758fb95 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf8dbaef6 │ │ │ │ tstcs r2, ip, lsr r0 │ │ │ │ @ instruction: 0xf0822004 │ │ │ │ - strb pc, [lr, -r1, asr #17] @ │ │ │ │ + strb pc, [lr, -r1, ror #18] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldrbmi r3, [r8], -r4, lsl #6 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ @ instruction: 0xf8db9303 │ │ │ │ movwls r3, #8208 @ 0x2010 │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ @ instruction: 0xf8db9301 │ │ │ │ movwls r3, #8 │ │ │ │ movwcs lr, #2523 @ 0x9db │ │ │ │ - blx 0xfe353b68 │ │ │ │ + blx 0xb53b6a │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r3, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf8dbe72f │ │ │ │ @ instruction: 0x4618103c │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6], {157} @ 0x9d │ │ │ │ + ldc2l 0, cr15, [r6, #-628]! @ 0xfffffd8c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8dbaf34 │ │ │ │ stmdavs r1, {r3, r4, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061d │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @@ -138659,70 +138659,70 @@ │ │ │ │ blx 0x1ad5948 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8db8092 │ │ │ │ @ instruction: 0xf8cb35e0 │ │ │ │ strb r3, [sl, -r0] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0, #876]! @ 0x36c │ │ │ │ - @ instruction: 0xf872f082 │ │ │ │ + @ instruction: 0xf912f082 │ │ │ │ strdcs lr, [r2, -pc] │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdpl pc, [r8], -fp │ │ │ │ @ instruction: 0x4600e9db │ │ │ │ - blx 0xad3b9c │ │ │ │ + blx 0xff2d3b9c │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf7ff4658 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcpl 0x0000e850 │ │ │ │ smlatble r3, r5, r2, r4 │ │ │ │ movwvs lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blx 0xad3bc8 │ │ │ │ + blx 0xff2d3bc8 │ │ │ │ submi r1, r1, #96, 22 @ 0x18000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ ldrbmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ blne 0x19d6cb0 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf8cb34ff │ │ │ │ ldr r4, [r0, -r0] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ - ldc2l 0, cr15, [r2], #-628 @ 0xfffffd8c │ │ │ │ + ldc2 0, cr15, [r2, #-628] @ 0xfffffd8c │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldrdmi pc, [r4], -fp │ │ │ │ stmdavs r5, {r0, r8, r9, sp} │ │ │ │ stmdavs r6, {r3, r9, sp}^ │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r6], #-628 @ 0xfffffd8c │ │ │ │ + stc2 0, cr15, [r6, #-628] @ 0xfffffd8c │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdavs r4, {r0, r1, fp, sp, lr}^ │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e4f07f │ │ │ │ + blx 0xfe1d3c24 │ │ │ │ ldrdne pc, [r8], -fp │ │ │ │ ldrbmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ strcc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ svchi 0x005bf3bf │ │ │ │ rsbsne lr, pc, #208, 16 @ 0xd00000 │ │ │ │ svclt 0x000842b2 │ │ │ │ smlatble r4, r9, r2, r4 │ │ │ │ ldrbtcc lr, [ip], #-2240 @ 0xfffff740 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q10, #1 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf07f1206 │ │ │ │ - movwcs pc, #2525 @ 0x9dd @ │ │ │ │ + movwcs pc, #2685 @ 0xa7d @ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ bls 0x2693cc │ │ │ │ svclt 0x00084296 │ │ │ │ @ instruction: 0xf04f428d │ │ │ │ svclt 0x00145200 │ │ │ │ tstcs r1, r9, lsl r6 │ │ │ │ @ instruction: 0xf7f40749 │ │ │ │ @@ -138738,40 +138738,40 @@ │ │ │ │ @ instruction: 0xf8cb45d8 │ │ │ │ @ instruction: 0xe6cc35dc │ │ │ │ @ instruction: 0x3151f89b │ │ │ │ @ instruction: 0xf8db2104 │ │ │ │ @ instruction: 0x4608203c │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #8964 @ 0x2304 │ │ │ │ - @ instruction: 0xf0811ad2 │ │ │ │ - @ instruction: 0xe660ffd3 │ │ │ │ + @ instruction: 0xf0821ad2 │ │ │ │ + @ instruction: 0xe660f873 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ @ instruction: 0xf010fe2b │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - @ instruction: 0xffc6f081 │ │ │ │ + @ instruction: 0xf866f082 │ │ │ │ @ instruction: 0xf89be697 │ │ │ │ blcs 0xa402c │ │ │ │ ldrsbtcc pc, [ip], -fp @ │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe7602fc │ │ │ │ eorscc pc, ip, fp, asr #17 │ │ │ │ andcs lr, r8, r7, asr #12 │ │ │ │ - @ instruction: 0xff56f081 │ │ │ │ + @ instruction: 0xfff6f081 │ │ │ │ @ instruction: 0xf07fe643 │ │ │ │ - str pc, [r4], fp, lsl #19 │ │ │ │ + str pc, [r4], fp, lsr #20 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - teqpcc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8caf095 │ │ │ │ + @ instruction: 0xf96af095 │ │ │ │ @ instruction: 0xf800f779 │ │ │ │ - rsccs pc, ip, lr, asr #12 │ │ │ │ + eorsmi pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xff9d3e58 │ │ │ │ + blx 0xfe1d3e5a │ │ │ │ svclt 0x0000e6b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebeed34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bvs 0xfe3dbadc │ │ │ │ @ instruction: 0xf5044604 │ │ │ │ stmibvs pc, {sl, ip, lr}^ @ │ │ │ │ @@ -138786,15 +138786,15 @@ │ │ │ │ blx 0xffcd5b3a │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ ldrtmi r5, [r0], -ip, ror #27 │ │ │ │ stclvc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldccc 8, cr15, [r0, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf8c46933 │ │ │ │ @ instruction: 0xf07b3dd8 │ │ │ │ - smlaltblt pc, r8, fp, ip @ │ │ │ │ + cmpplt r8, fp, asr #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c46e73 │ │ │ │ svcvs 0x00733dcc │ │ │ │ ldclcc 8, cr15, [r0, #784] @ 0x310 │ │ │ │ svcvs 0x00b3b15b │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -138803,29 +138803,29 @@ │ │ │ │ svcvs 0x0033bdf8 │ │ │ │ ldclcc 8, cr15, [r4, #784] @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ - rscmi pc, r8, ip, asr #4 │ │ │ │ + eorsvs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeedd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vcge.s8 d18, d8, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648231b │ │ │ │ + vsra.s64 d16, d24, #64 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf834f0a6 │ │ │ │ + @ instruction: 0xf8d4f0a6 │ │ │ │ movscc pc, #0, 10 │ │ │ │ @ instruction: 0xf8d34619 │ │ │ │ @ instruction: 0xf4122088 │ │ │ │ @ instruction: 0xf3c25f00 │ │ │ │ @ instruction: 0xf3c22340 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ vaddl.u8 q8, d18, d0 │ │ │ │ @@ -138886,22 +138886,22 @@ │ │ │ │ @ instruction: 0xf412e7ca │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebeef08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vcge.s8 d18, d8, d11 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf648231b │ │ │ │ + vsra.s64 d16, d24, #64 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff9cf0a5 │ │ │ │ + @ instruction: 0xf83cf0a6 │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ msrcc SPSR_, #13762560 @ 0xd20000 │ │ │ │ rscseq pc, r0, r3, lsl r0 @ │ │ │ │ @ instruction: 0xf013d004 │ │ │ │ svclt 0x00140fe0 │ │ │ │ andcs r2, r1, r3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @@ -138920,76 +138920,76 @@ │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ andlt r0, r3, r0, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ svclt 0x009f281b │ │ │ │ - cmnpvc r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0x03b8f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - cmnpvc r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0x03b8f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ strtle r0, [r3], #-472 @ 0xfffffe28 │ │ │ │ ldrle r0, [r1], #-1817 @ 0xfffff8e7 │ │ │ │ strtle r0, [r7], #-1946 @ 0xfffff866 │ │ │ │ svcpl 0x0000f413 │ │ │ │ - cmnpcc r4, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ + @ instruction: 0x43bcf64e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbscc pc, r8, lr, asr #12 │ │ │ │ + sbcmi pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svceq 0x0080f013 │ │ │ │ - msrcc SPSR_s, #81788928 @ 0x4e00000 │ │ │ │ + @ instruction: 0x43acf64e │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbcc pc, ip, lr, asr #12 │ │ │ │ + adcsmi pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sadd16mi fp, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbcc pc, r0, lr, asr #12 │ │ │ │ + adcmi pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbscc pc, r0, lr, asr #12 │ │ │ │ + adcsmi pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r3, {r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ cdp 0, 1, cr11, cr13, cr7, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01b8f648 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ tstls r0, r0, lsr #16 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 15, cr15, cr6, cr5, {5} │ │ │ │ + @ instruction: 0xff96f0a5 │ │ │ │ adcscc pc, r0, r0, lsl #10 │ │ │ │ ldrdmi pc, [r8], r0 │ │ │ │ strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ cmple r7, r0, lsl #24 │ │ │ │ - mcr2 2, 4, pc, cr14, cr9, {0} @ │ │ │ │ + @ instruction: 0xff2ef219 │ │ │ │ ldrtvs pc, [r4], r9, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ bicvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldc 2, cr4, [pc, #276] @ 0x97fb8 │ │ │ │ @ instruction: 0xf4257b2c │ │ │ │ @ instruction: 0xf0254570 │ │ │ │ @@ -138999,46 +138999,46 @@ │ │ │ │ @ instruction: 0x232218e8 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ adcmi r9, sl, #1073741825 @ 0x40000001 │ │ │ │ teqcs r2, #136, 30 @ 0x220 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andcs r9, r3, #0, 4 │ │ │ │ vmax.s16 d4, d10, d7 │ │ │ │ - stmdbls r5, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ eorsle r1, r2, r3, asr #24 │ │ │ │ svclt 0x001842b8 │ │ │ │ andle r4, r8, r0, lsr #12 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ tstls r5, r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ vhsub.s16 d2, d10, d1 │ │ │ │ - stmdbls r5, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbcc r1, {r7, r8, fp, ip, sp, pc} │ │ │ │ andcs r2, sp, #8, 6 @ 0x20000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #6 │ │ │ │ blx 0xffbd5e9e │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addscc pc, r8, lr, asr #12 │ │ │ │ + rscmi pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mcr2 7, 3, pc, cr10, cr8, {3} @ │ │ │ │ @ instruction: 0xf1ed2001 │ │ │ │ - @ instruction: 0xf64ef861 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64ef901 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf778002d │ │ │ │ andcs pc, r1, r1, ror #28 │ │ │ │ - @ instruction: 0xf858f1ed │ │ │ │ + @ instruction: 0xf8f8f1ed │ │ │ │ ... │ │ │ │ addeq r8, r7, r4, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebef168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ svcne 0x000b4604 │ │ │ │ @@ -139053,28 +139053,28 @@ │ │ │ │ andlt r6, r2, r3, ror #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi r4, [r0, -r0, lsl #16]! │ │ │ │ - eorseq r8, r3, r4, lsl #16 │ │ │ │ + eorseq r8, r3, ip, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r4, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sp], #-1672 @ 0xfffff978 │ │ │ │ addlt r6, r5, sp, lsr #16 │ │ │ │ ldrmi r4, [r2], r4, lsl #12 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf07b00bc │ │ │ │ - @ instruction: 0x4607fa79 │ │ │ │ + @ instruction: 0x4607fb19 │ │ │ │ strvs lr, [r0, #-2520] @ 0xfffff628 │ │ │ │ stmdacs r0, {r0, r1, r7, r9, sl, lr} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0x46201e3a │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ tstpeq r1, r6 @ p-variant is OBSOLETE │ │ │ │ @@ -139143,19 +139143,19 @@ │ │ │ │ ldrdcc pc, [r4], -r8 │ │ │ │ svclt 0x0048015a │ │ │ │ ldrdpl pc, [r8], -r8 │ │ │ │ andge pc, r0, r4, asr #17 │ │ │ │ movwcs lr, #6084 @ 0x17c4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf09d4618 │ │ │ │ - orrslt pc, r0, r5, ror #17 │ │ │ │ + orrslt pc, r0, r5, lsl #19 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ stmdavs r6, {r2, r9, sp} │ │ │ │ @ instruction: 0xf09d4618 │ │ │ │ - ldrsblt pc, [r0, #-141] @ 0xffffff73 @ │ │ │ │ + cmpplt r0, sp, ror r9 @ p-variant is OBSOLETE │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ cmncs r7, #96, 14 @ 0x1800000 │ │ │ │ orrsvc pc, r0, #216006656 @ 0xce00000 │ │ │ │ rsbseq pc, r7, #1879048196 @ 0x70000004 │ │ │ │ adccc pc, r0, #-536870900 @ 0xe000000c │ │ │ │ ldrdcs lr, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -139174,15 +139174,15 @@ │ │ │ │ strmi r0, [pc], -r0, lsl #6 │ │ │ │ ldrmi r6, [r1], -r4, asr #32 │ │ │ │ ldrmi r6, [r6], -r4 │ │ │ │ sbcvs r6, r4, r4, lsl #1 │ │ │ │ stmdage r2, {r2, r8, sp, lr} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0819404 │ │ │ │ - blge 0x15641c │ │ │ │ + blge 0x15669c │ │ │ │ adcvs ip, r8, r7, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r9, ror #1 │ │ │ │ ldmdavs fp!, {r1, r3, r5, r8, sp, lr} │ │ │ │ eorvs r6, sl, #3276800 @ 0x320000 │ │ │ │ ldmdavs r2!, {r0, r8, r9, ip, pc}^ │ │ │ │ ldmvs r2!, {r1, r3, r5, r6, r9, sp, lr} │ │ │ │ ldmvs r2!, {r1, r3, r5, r7, r9, sp, lr}^ │ │ │ │ @@ -139239,30 +139239,30 @@ │ │ │ │ mvnseq pc, r5, asr #17 │ │ │ │ movwvc pc, #9477 @ 0x2505 @ │ │ │ │ @ instruction: 0xf8c56eb2 │ │ │ │ mrcvs 1, 7, r2, cr2, cr8, {7} │ │ │ │ mvnscs pc, r5, asr #17 │ │ │ │ @ instruction: 0xf8c56f32 │ │ │ │ ldr r2, [r7, r0, lsl #4]! │ │ │ │ - stc2l 2, cr15, [lr], {29} │ │ │ │ + stc2l 2, cr15, [lr, #-116]! @ 0xffffff8c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x131c050 │ │ │ │ strmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #13631488 @ 0xd00000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmdb lr!, {r2, r3, r9, ip, sp, lr, pc} │ │ │ │ + stmib lr, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf080a801 │ │ │ │ - stmdage r1, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff8cf080 │ │ │ │ + stmdage r1, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf82cf081 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -139308,87 +139308,87 @@ │ │ │ │ tstpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ @ instruction: 0xf8d56693 │ │ │ │ @ instruction: 0x66d331fc │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x46216713 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - @ instruction: 0xffd6f080 │ │ │ │ + @ instruction: 0xf876f081 │ │ │ │ blmi 0x2e03b4 │ │ │ │ blls 0x8f2420 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 d11, d13, d16 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x461d6b58 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ - @ instruction: 0xff52f080 │ │ │ │ + @ instruction: 0xfff2f080 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ bllt 0xb7247c │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ - @ instruction: 0xf09c2003 │ │ │ │ - @ instruction: 0xb1b8ff63 │ │ │ │ + @ instruction: 0xf09d2003 │ │ │ │ + @ instruction: 0xb1b8f803 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf7ff9003 │ │ │ │ blls 0x197e90 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ ldc2 7, cr15, [lr, #1020]! @ 0x3fc │ │ │ │ andlt fp, r4, r0, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1cd4660 │ │ │ │ + ldclt 0, cr15, [r0], {129} @ 0x81 │ │ │ │ cmppvs r4, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ blcs 0xba4d4 │ │ │ │ @ instruction: 0xf64bd0d2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [fp, #1051] @ 0x41b │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ @ instruction: 0xf64e4629 │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - @ instruction: 0xe7c1fe33 │ │ │ │ + @ instruction: 0xe7c1fed3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ stcls 6, cr4, [ip, #-576] @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0806b68 │ │ │ │ - @ instruction: 0xf64bfef9 │ │ │ │ + @ instruction: 0xf64bff99 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf5a02397 │ │ │ │ @ instruction: 0xf024745e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2955 @ 0xb8b │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xff0af09c │ │ │ │ + @ instruction: 0xffaaf09c │ │ │ │ @ instruction: 0x4641b318 │ │ │ │ andls r2, r3, r0, lsl #5 │ │ │ │ mrc 7, 2, APSR_nzcv, cr0, cr7, {3} │ │ │ │ strbmi r9, [r9], -r3, lsl #22 │ │ │ │ orrcc r4, r0, #44040192 @ 0x2a00000 │ │ │ │ ldrmi r9, [r8], -r3, lsl #6 │ │ │ │ mrc2 7, 1, pc, cr8, cr15, {7} │ │ │ │ @@ -139402,46 +139402,46 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463083f0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf08143f0 │ │ │ │ - vqdmulh.s d27, d11, d11 │ │ │ │ + vqdmulh.s d27, d27, d27 │ │ │ │ vorr.i32 q11, #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r6, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4622d5bf │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ - rscmi pc, r0, lr, asr #12 │ │ │ │ + eorvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - stc2l 0, cr15, [lr, #812] @ 0x32c │ │ │ │ + cdp2 0, 6, cr15, cr14, cr11, {6} │ │ │ │ svclt 0x0000e7b5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ blvs 0x11a13cc │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0763bb3b │ │ │ │ andcs sp, fp, ip │ │ │ │ - blx 0x654784 │ │ │ │ + blx 0xfee54784 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621723e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, ror #1 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vld4. {d29,d31,d33,d35}, [pc :128], r3 │ │ │ │ mrscs r7, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139451,37 +139451,37 @@ │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ strmi sp, [r1], -r9, asr #11 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ - andspl pc, r0, lr, asr #12 │ │ │ │ + subsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ + cdp2 0, 1, cr15, cr14, cr11, {6} │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebef800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ blvs 0x11a146c │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ strbeq fp, [r3, -r3, asr #22]! │ │ │ │ andcs sp, fp, ip │ │ │ │ - @ instruction: 0xf9c6f081 │ │ │ │ + blx 0x1a54824 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4621725e │ │ │ │ @ instruction: 0xf09c4618 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e9 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ mcr2 7, 1, pc, cr8, cr15, {7} @ │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -139492,25 +139492,25 @@ │ │ │ │ blcs 0xba6e0 │ │ │ │ @ instruction: 0xf64bd0cf │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r8, #1050] @ 0x41a │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf64e2300 │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf0cb002d │ │ │ │ - ldr pc, [lr, sp, lsr #26]! │ │ │ │ + ldr pc, [lr, sp, asr #27]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebef8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ andls r2, r1, r0, ror #4 │ │ │ │ @ instruction: 0xf09c2003 │ │ │ │ - stmdbls r1, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ msrmi SPSR_s, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6ce2277 │ │ │ │ @ instruction: 0xf04f7290 │ │ │ │ @ instruction: 0xf6ce0cad │ │ │ │ mulsvs r9, r0, ip │ │ │ │ @@ -139547,40 +139547,40 @@ │ │ │ │ strbvs r6, [r1, #-1282] @ 0xfffffafe │ │ │ │ andlt r6, r3, r3, lsl #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vadd.f32 d27, d9, d0 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vsubw.s8 q10, q8, d28 │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vmla.f d21, d0, d0[7] │ │ │ │ + vsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ @ instruction: 0xf1e8720c │ │ │ │ - svclt 0x0000f803 │ │ │ │ - rsbscc pc, r4, r9, asr #4 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ + adcsmi pc, ip, r9, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebef9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x13d4a64 │ │ │ │ + blx 0xffbd4a64 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andls fp, r3, r0, lsr sp │ │ │ │ @ instruction: 0xf900f77b │ │ │ │ @@ -139595,21 +139595,21 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d231b │ │ │ │ vmin.s8 d20, d12, d4 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vrhadd.s8 d16, d9, d29 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ andls r0, r0, #805306371 @ 0x30000003 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x554ad8 │ │ │ │ + blx 0xfed54ad8 │ │ │ │ biclt r4, ip, r3, lsl #12 │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 12) │ │ │ │ @ instruction: 0xf77b9303 │ │ │ │ stmdavs sl!, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmiblt r8, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ @@ -139629,21 +139629,21 @@ │ │ │ │ @ instruction: 0xe7e1ba12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefaa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ vmax.s8 d20, d9, d14 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 q10, q2, #64 │ │ │ │ vqsub.s8 d16, d12, d19 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9cef0a5 │ │ │ │ + blx 0x1c54b60 │ │ │ │ movscc pc, #0, 10 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ svceq 0x000ef013 │ │ │ │ tstcs r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r3, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf500dc2b │ │ │ │ @ instruction: 0xf50032b0 │ │ │ │ @@ -139687,23 +139687,23 @@ │ │ │ │ @ instruction: 0xf806f7f5 │ │ │ │ ldr r2, [ip, r4]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #6291456 @ 0x600000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmdavs r8!, {r0, r2, r3, r5, r9} │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf956f0a5 │ │ │ │ + @ instruction: 0xf9f6f0a5 │ │ │ │ @ instruction: 0xf4126922 │ │ │ │ tstle sl, r4, lsl #30 │ │ │ │ movscc pc, #0, 10 │ │ │ │ orrscc r4, r0, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf85368e1 │ │ │ │ orrseq r3, r8, r8, lsl #24 │ │ │ │ stmdbcs r1, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @@ -139719,24 +139719,24 @@ │ │ │ │ ldreq r6, [r2], fp, ror #18 │ │ │ │ andeq pc, r4, r5, lsl #2 │ │ │ │ subcs fp, r0, #72, 30 @ 0x120 │ │ │ │ tstpeq r1, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00586169 │ │ │ │ movwls r2, #12832 @ 0x3220 │ │ │ │ @ instruction: 0xf64e6821 │ │ │ │ - @ instruction: 0xf2c05494 │ │ │ │ + @ instruction: 0xf2c064dc │ │ │ │ strls r0, [r1], #-1069 @ 0xfffffbd3 │ │ │ │ stmdbvs fp!, {r0, r1, r3, sp, lr, pc}^ │ │ │ │ - orrspl pc, r4, lr, asr #12 │ │ │ │ + bicsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mrrcne 1, 0, r9, r9, cr1 @ │ │ │ │ subcs r6, r0, #1073741850 @ 0x4000001a │ │ │ │ stmdavs r1!, {r3, r5, r8, sl, fp, ip} │ │ │ │ vcgt.s8 d25, d14, d3 │ │ │ │ - vmls.i d16, d16, d0[4] │ │ │ │ + vaddhn.i16 d18, q0, q12 │ │ │ │ strls r0, [r0], #-1072 @ 0xfffffbd0 │ │ │ │ stc2 7, cr15, [sl, #668] @ 0x29c │ │ │ │ adcscc pc, r0, #29360128 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8d29b03 │ │ │ │ @ instruction: 0xf8422120 │ │ │ │ andlt r6, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -139745,25 +139745,25 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0a5012d │ │ │ │ - ldrdlt pc, [r4, pc] │ │ │ │ + orrlt pc, r4, pc, ror r9 @ │ │ │ │ blmi 0x520ab0 │ │ │ │ blls 0x172b1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139772,34 +139772,34 @@ │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ movwls r3, #11092 @ 0x2b54 │ │ │ │ @ instruction: 0xff88f77a │ │ │ │ blls 0x144f20 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18e4628 │ │ │ │ - andcs pc, r4, r5, ror #16 │ │ │ │ + andcs pc, r4, r5, lsl #18 │ │ │ │ vaba.s16 q7, , │ │ │ │ - svclt 0x0000f8a1 │ │ │ │ + svclt 0x0000f941 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebefd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #573440 @ 0x8c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0a5012d │ │ │ │ - msrlt CPSR_fs, #9895936 @ 0x970000 │ │ │ │ + msrlt CPSR_fs, #901120 @ 0xdc000 │ │ │ │ svclt 0x00182c01 │ │ │ │ andle r2, pc, r0 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, r7, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -139809,41 +139809,41 @@ │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ mrccc 8, 0, APSR_nzcv, cr8, cr0, {6} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, sp, lsr pc @ p-variant is OBSOLETE │ │ │ │ blt 0x77f780 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - @ instruction: 0xf81af18e │ │ │ │ + @ instruction: 0xf8baf18e │ │ │ │ ldrb r2, [sp, r4] │ │ │ │ adcmi pc, r0, r0, lsl #10 │ │ │ │ ldclcc 8, cr15, [r8, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x14cf58 │ │ │ │ movwls fp, #10779 @ 0x2a1b │ │ │ │ vabd.s16 q7, , │ │ │ │ - svclt 0x0000f849 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [r7], -r8, lsl #1 │ │ │ │ - strcc pc, [ip], #585 @ 0x249 │ │ │ │ + ldrbmi pc, [r4], #585 @ 0x249 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ strmi r9, [r8], r0, lsl #8 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf83ef0a5 │ │ │ │ + @ instruction: 0xf8def0a5 │ │ │ │ ldrcc pc, [r0, #1280]! @ 0x500 │ │ │ │ @ instruction: 0xf8d54606 │ │ │ │ @ instruction: 0xf8d53120 │ │ │ │ @ instruction: 0xf85300f0 │ │ │ │ @ instruction: 0xf7f31027 │ │ │ │ strmi pc, [r3], -r5, ror #22 │ │ │ │ stmiavs r2, {r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @@ -139854,15 +139854,15 @@ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ blx 0xfe956be0 │ │ │ │ @ instruction: 0xf77a9004 │ │ │ │ tstplt r0, r3, ror #29 @ p-variant is OBSOLETE │ │ │ │ blt 0x77f83c │ │ │ │ andcs r9, r4, #4, 6 @ 0x10000000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc0f18d │ │ │ │ + @ instruction: 0xf860f18e │ │ │ │ blmi 0xca0c4c │ │ │ │ blls 0x272ca8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -139875,16 +139875,16 @@ │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf77a0104 │ │ │ │ msrlt R8_fiq, fp │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ blt 0x7874c8 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdbge r4, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf18d4640 │ │ │ │ - mulcs r8, r5, pc @ │ │ │ │ + @ instruction: 0xf18e4640 │ │ │ │ + andcs pc, r8, r5, lsr r8 @ │ │ │ │ @ instruction: 0x4638e7d3 │ │ │ │ @ instruction: 0xf7f09303 │ │ │ │ blls 0x197df8 │ │ │ │ svceq 0x0004f011 │ │ │ │ @ instruction: 0xf506d0de │ │ │ │ @ instruction: 0xf5005000 │ │ │ │ addscc r3, r0, #160, 4 │ │ │ │ @@ -139902,45 +139902,45 @@ │ │ │ │ blx 0xffed6ca8 │ │ │ │ strb r4, [r2, r3, lsl #12] │ │ │ │ ldrsbteq pc, [r0], #133 @ 0x85 @ │ │ │ │ blx 0xffd56cb4 │ │ │ │ ldr r4, [ip, r3, lsl #12]! │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ - vabd.s16 q7, q14, │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + vabd.s16 q7, , │ │ │ │ + svclt 0x0000f83f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebeff08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ vmin.s8 d20, d9, d6 │ │ │ │ - vabal.s8 , d16, d12 │ │ │ │ + vshl.s64 q10, q2, #0 │ │ │ │ bmi 0x151a1e8 │ │ │ │ strls r2, [r0, #-795] @ 0xfffffce5 │ │ │ │ vmax.s8 d20, d12, d15 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ - @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0x4604ff95 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0a5022d │ │ │ │ + @ instruction: 0x4604f835 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ mcrcs 0, 0, r3, cr3, cr0, {1} │ │ │ │ blne 0x2d709c │ │ │ │ stmdbcc r0, {r0, r2, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf006e8df │ │ │ │ mcrrne 6, 0, r4, fp, cr4 │ │ │ │ stclcs 1, cr6, [ip, #-344]! @ 0xfffffea8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf884f04c │ │ │ │ + @ instruction: 0xf922f04c │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ strbeq lr, [r6, #2821] @ 0xb05 │ │ │ │ strtcc lr, [r2], #-2516 @ 0xfffff62c │ │ │ │ @ instruction: 0xf1c26baa │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1a7608 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -139962,18 +139962,18 @@ │ │ │ │ bl 0xa5340 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, fp, lsl #28 @ p-variant is OBSOLETE │ │ │ │ blt 0x77f9e4 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - cdp2 1, 14, cr15, cr8, cr13, {4} │ │ │ │ + @ instruction: 0xff88f18d │ │ │ │ ldrb r2, [r6, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf842f04c │ │ │ │ + @ instruction: 0xf8e0f04c │ │ │ │ @ instruction: 0xf504e7bc │ │ │ │ @ instruction: 0xf8d434b0 │ │ │ │ ldreq r3, [sp], -r8, lsl #1 │ │ │ │ vrshl.s8 , q5, │ │ │ │ bl 0xa534c │ │ │ │ strb r0, [r0, r1, lsl #1]! │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ @@ -139989,36 +139989,36 @@ │ │ │ │ strb r0, [sl, r1, lsl #1] │ │ │ │ ldrtcc pc, [r0], #1284 @ 0x504 @ │ │ │ │ umullcc pc, fp, r4, r8 @ │ │ │ │ strle r0, [r9, #2011]! @ 0x7db │ │ │ │ cmppcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf04be7bf │ │ │ │ - ldrdls pc, [r2], -r7 │ │ │ │ + andls pc, r2, r5, ror pc @ │ │ │ │ stc2l 7, cr15, [sl, #488] @ 0x1e8 │ │ │ │ sbcle r2, r0, r0, lsl #16 │ │ │ │ vaba.s16 d14, d28, d28 │ │ │ │ - svclt 0x0000feeb │ │ │ │ + svclt 0x0000ff8b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1261568 @ 0x134000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f910b │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - @ instruction: 0xf500fee1 │ │ │ │ + @ instruction: 0xf500ff81 │ │ │ │ @ instruction: 0xf8d333b0 │ │ │ │ @ instruction: 0xf0133260 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ mcrrle 2, 10, r4, lr, cr2 │ │ │ │ lslscc pc, r0, #10 @ │ │ │ │ ldcpl 5, cr15, [r6], #-0 │ │ │ │ @@ -140054,57 +140054,57 @@ │ │ │ │ uhadd16mi fp, r2, r8 │ │ │ │ stmdbge r6, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ svclt 0x001cba1a │ │ │ │ ldrmi r4, [r4], -r3, ror #12 │ │ │ │ stmib sp, {r4, r9, sp}^ │ │ │ │ @ instruction: 0xf18d3407 │ │ │ │ - andscs pc, r0, r1, lsr lr @ │ │ │ │ + @ instruction: 0x2010fed1 │ │ │ │ stmdaeq r3!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ sbceq lr, r4, r0, lsl #22 │ │ │ │ rsbpl pc, lr, r0, lsl #10 │ │ │ │ movwcs lr, #18896 @ 0x49d0 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldc2 7, cr15, [sl, #-488]! @ 0xfffffe18 │ │ │ │ ldmib sp, {r3, r5, r8, ip, sp, pc}^ │ │ │ │ blt 0x521b90 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ andcs r3, r8, #4, 4 @ 0x40000000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - cdp2 1, 1, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 1, 11, cr15, cr4, cr13, {4} │ │ │ │ str r2, [r2, r8]! │ │ │ │ @ instruction: 0xf7f44660 │ │ │ │ mulls r4, r1, ip │ │ │ │ stc2 7, cr15, [r6, #-488]! @ 0xfffffe18 │ │ │ │ blls 0x1c53e4 │ │ │ │ movwls fp, #18971 @ 0x4a1b │ │ │ │ stmdbge r4, {r2, r9, sp} │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ - andcs pc, r4, r3, lsl #28 │ │ │ │ + andcs pc, r4, r3, lsr #29 │ │ │ │ vaba.s16 d14, d28, d1 │ │ │ │ - svclt 0x0000fe3f │ │ │ │ + svclt 0x0000fedf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf01c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - addcc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #1097728 @ 0x10c000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf0a4012d │ │ │ │ - stccs 14, cr15, [pc], {53} @ 0x35 │ │ │ │ + stccs 14, cr15, [pc], {213} @ 0xd5 │ │ │ │ ldccs 13, cr13, [r9], {90} @ 0x5a │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xecd048 │ │ │ │ blls 0x173078 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -140141,43 +140141,43 @@ │ │ │ │ movwmi r0, #47442 @ 0xb952 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ tstplt r0, r5, lsr #25 @ p-variant is OBSOLETE │ │ │ │ blt 0x77fcb0 │ │ │ │ andcs r9, r4, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ - stc2 1, cr15, [r2, #564] @ 0x234 │ │ │ │ + cdp2 1, 2, cr15, cr2, cr13, {4} │ │ │ │ str r2, [r8, r4]! │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ addeq lr, r4, r0, lsl #22 │ │ │ │ ldccc 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ @ instruction: 0xf77a9302 │ │ │ │ stmdacs r0, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strb sp, [r9, sp, ror #1]! │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf7f33030 │ │ │ │ strdls pc, [r2], -fp │ │ │ │ stc2 7, cr15, [r6], {122} @ 0x7a │ │ │ │ rscle r2, r2, r0, lsl #16 │ │ │ │ vaba.s16 q7, q14, q7 │ │ │ │ - svclt 0x0000fda7 │ │ │ │ + svclt 0x0000fe47 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf02f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #13631488 @ 0xd00000 │ │ │ │ vmin.s8 d20, d9, d4 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q2, #64 │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [r2, #656]! @ 0x290 │ │ │ │ + cdp2 0, 4, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf77a4606 │ │ │ │ stmdavs r9!, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ blt 0x305530 │ │ │ │ svclt 0x00042c0f │ │ │ │ tstpeq r1, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #1286 @ 0x506 @ │ │ │ │ stcle 0, cr13, [ip, #-104] @ 0xffffff98 │ │ │ │ @@ -140223,28 +140223,28 @@ │ │ │ │ ldrshtcc r3, [r0], -pc │ │ │ │ @ instruction: 0xf8b2f7f3 │ │ │ │ svclt 0x0000e7ca │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf03f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18c0ff0 │ │ │ │ - @ instruction: 0x4604fd73 │ │ │ │ - ldc2l 1, cr15, [r0, #-560]! @ 0xfffffdd0 │ │ │ │ + @ instruction: 0x4604fe13 │ │ │ │ + cdp2 1, 1, cr15, cr0, cr12, {4} │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - cdp2 1, 15, cr15, cr12, cr10, {5} │ │ │ │ + @ instruction: 0xff9cf1aa │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1aa4630 │ │ │ │ - @ instruction: 0x4628fcbb │ │ │ │ - @ instruction: 0xffecf18c │ │ │ │ + @ instruction: 0x4628fd5b │ │ │ │ + @ instruction: 0xf88cf18d │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf18c4070 │ │ │ │ - strtmi fp, [r0], -r7, ror #31 │ │ │ │ + @ instruction: 0xf18d4070 │ │ │ │ + strtmi fp, [r0], -r7, lsl #17 │ │ │ │ cdp2 7, 11, cr15, cr4, cr7, {5} │ │ │ │ blcs 0xb33e4 │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ cdp2 7, 12, cr15, cr6, cr7, {5} │ │ │ │ blcs 0xb3410 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ cdp2 7, 5, cr15, cr10, cr7, {5} │ │ │ │ @@ -140264,45 +140264,45 @@ │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ movwcc pc, #2262 @ 0x8d6 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d6d005 │ │ │ │ @ instruction: 0xf4133264 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ vqadd.s8 d24, d25, d10 │ │ │ │ - vabdl.s8 , d16, d12 │ │ │ │ + vqshl.s64 q10, q2, #0 │ │ │ │ smladxls r0, r3, r7, r0 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbhi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ldc2l 0, cr15, [r4], {164} @ 0xa4 │ │ │ │ + ldc2l 0, cr15, [r4, #-656]! @ 0xfffffd70 │ │ │ │ ldrtcc pc, [r0], r0, lsl #10 @ │ │ │ │ strls r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf8d69508 │ │ │ │ @ instruction: 0xf19700f0 │ │ │ │ - @ instruction: 0xf506f8f3 │ │ │ │ + @ instruction: 0xf506f993 │ │ │ │ strmi r7, [r1], r6, lsl #3 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf64ea804 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d23, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64e032d │ │ │ │ - vsubl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf7a7022d │ │ │ │ ldrdcs pc, [r4, -r3] │ │ │ │ @ instruction: 0xf1a14648 │ │ │ │ - bge 0x197e28 │ │ │ │ + bge 0x1980a8 │ │ │ │ smlawteq r0, r6, r8, pc @ │ │ │ │ orrne pc, r1, r8, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldrsbteq pc, [r0], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0xf810f197 │ │ │ │ + @ instruction: 0xf8b0f197 │ │ │ │ @ instruction: 0xf7a7a804 │ │ │ │ @ instruction: 0xf506f967 │ │ │ │ strtmi r7, [r0], -r6, lsl #7 │ │ │ │ vrshl.s8 d25, d0, d8 │ │ │ │ vrshr.s64 d23, d1, #64 │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vaddw.s8 , q8, d25 │ │ │ │ @@ -140331,59 +140331,59 @@ │ │ │ │ @ instruction: 0xf0122260 │ │ │ │ @ instruction: 0xf040080e │ │ │ │ @ instruction: 0x071180d9 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64eaf6f │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ @ instruction: 0xf648f95d │ │ │ │ vsubl.s8 q8, d0, d13 │ │ │ │ strmi r0, [r3], -r9, lsl #4 │ │ │ │ strtmi r9, [r0], -r0, lsl #10 │ │ │ │ mvnscs pc, r8, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0xfe8d726a │ │ │ │ @ instruction: 0xf649e75a │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ ldmdavc fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64eaf5e │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ strcs pc, [r0, #-2369] @ 0xfffff6bf │ │ │ │ vmax.s8 d20, d8, d3 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ msrcs (UNDEF: 105), r8 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7a79500 │ │ │ │ strb pc, [r8, -r3, lsl #23] @ │ │ │ │ tstcs fp, #0, 14 │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ @ instruction: 0xf8d4012d │ │ │ │ @ instruction: 0xf0a4826c │ │ │ │ - @ instruction: 0xf500fc21 │ │ │ │ + @ instruction: 0xf500fcc1 │ │ │ │ @ instruction: 0xf50031b0 │ │ │ │ @ instruction: 0xf5003ab0 │ │ │ │ @ instruction: 0xf8cd36af │ │ │ │ @ instruction: 0xf5018000 │ │ │ │ stmdage r3, {r1, r3, r5, r7, r8, ip, sp, lr} │ │ │ │ - msrvs CPSR_f, #81788928 @ 0x4e00000 │ │ │ │ + cmnpvc r0, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorsvs pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + addvc pc, r4, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ vmax.s8 d20, d30, d24 │ │ │ │ - vmul.f d16, d16, d0[4] │ │ │ │ + vqdmlal.s q9, d0, d24 │ │ │ │ @ instruction: 0xf1070930 │ │ │ │ @ instruction: 0xf50a0534 │ │ │ │ @ instruction: 0xf5067aaa │ │ │ │ @ instruction: 0x377476d8 │ │ │ │ @ instruction: 0xf818f7a7 │ │ │ │ strcc lr, [r8, #-2] │ │ │ │ andsle r4, ip, pc, lsr #5 │ │ │ │ @@ -140407,76 +140407,76 @@ │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ vrshr.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf6480209 │ │ │ │ vsra.s64 q10, , #64 │ │ │ │ strls r0, [r0, #-265] @ 0xfffffef7 │ │ │ │ blx 0x7d7372 │ │ │ │ @ instruction: 0xf64ee73f │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf7a7002d │ │ │ │ strls pc, [r0], -r5, asr #17 │ │ │ │ @ instruction: 0xf6484603 │ │ │ │ vrshr.s64 d16, d5, #64 │ │ │ │ strtmi r0, [r0], -r9, lsl #4 │ │ │ │ msrvs (UNDEF: 101), r8 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0x2d739a │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ ldrtcc pc, [r0], r4, lsl #10 @ │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe74aaebb │ │ │ │ - adcspl pc, ip, lr, asr #12 │ │ │ │ + andvc pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f7a7 │ │ │ │ @ instruction: 0xf8cd4603 │ │ │ │ strtmi r8, [r0], -r0 │ │ │ │ addseq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ msrvs (UNDEF: 101), r8 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ blx 0xffb573d4 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ strbne pc, [r0, #963] @ 0x3c3 @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe72eae9f │ │ │ │ - adcpl pc, ip, lr, asr #12 │ │ │ │ + rscsvs pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf88cf7a7 │ │ │ │ strmi r9, [r3], -r0, lsl #14 │ │ │ │ vabd.s16 q7, q14, │ │ │ │ - svclt 0x0000fb6d │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebf076c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - andmi pc, r0, r9, asr #4 │ │ │ │ + subpl pc, r8, r9, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrvc pc, [r8, #1284] @ 0x504 │ │ │ │ - @ instruction: 0xf97ef0a4 │ │ │ │ + blx 0x855814 │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ ldc2 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r9, r3, r4, lsr r4 │ │ │ │ + eorseq r9, r3, ip, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf07ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fb4d │ │ │ │ + @ instruction: 0xf500fbed │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x9989c │ │ │ │ ldrmi r7, [r8], -sp, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ stc 3, cr2, [r1, #448] @ 0x1c0 │ │ │ │ @@ -140486,56 +140486,56 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fb13 │ │ │ │ + @ instruction: 0xf500fbb3 │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x99908 │ │ │ │ @ instruction: 0xf5007b0f │ │ │ │ @ instruction: 0xf64e30b1 │ │ │ │ - vrshr.s64 d22, d4, #64 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8c1022d │ │ │ │ cmncs r0, #244, 2 @ 0x3d │ │ │ │ ldrdcs pc, [r8], r1 │ │ │ │ addcs pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r1, asr #17 │ │ │ │ blvc 0x1cd4c6c │ │ │ │ bicscc pc, r8, #12648448 @ 0xc10000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fad7 │ │ │ │ + @ instruction: 0xf500fb77 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 1, cr3, [pc, #708] @ 0x99988 │ │ │ │ ldrmi r7, [r8], -lr, lsl #22 │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ addpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ addcs pc, r8, r3, asr #17 │ │ │ │ blvc 0x1cd4cdc │ │ │ │ @@ -140548,30 +140548,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #122880 @ 0x1e000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fa97 │ │ │ │ + @ instruction: 0xf500fb37 │ │ │ │ ldc 1, cr3, [pc, #704] @ 0x99a00 │ │ │ │ @ instruction: 0xf5007b13 │ │ │ │ @ instruction: 0xf64e30b1 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf8c1032d │ │ │ │ @ instruction: 0xf8d131f4 │ │ │ │ vst4.32 {d19-d22}, [r3], r8 │ │ │ │ @ instruction: 0xf0432384 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stc 0, cr3, [r0, #544] @ 0x220 │ │ │ │ cmncs r8, #112, 22 @ 0x1c000 │ │ │ │ @@ -140584,30 +140584,30 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf09a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500fa4f │ │ │ │ + @ instruction: 0xf500faef │ │ │ │ ldc 2, cr3, [pc, #704] @ 0x99a90 │ │ │ │ @ instruction: 0xf5007b21 │ │ │ │ @ instruction: 0xf64e30b1 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf8c2012d │ │ │ │ vand , , q10 │ │ │ │ vrsra.s64 d16, d0, #60 │ │ │ │ @ instruction: 0xf8d21301 │ │ │ │ vst4.32 {d17-d20}, [r1], r8 │ │ │ │ @ instruction: 0xf8c22142 │ │ │ │ stc 0, cr1, [r0, #544] @ 0x220 │ │ │ │ @@ -140634,30 +140634,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f9eb │ │ │ │ + @ instruction: 0xf500fa8b │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99b58 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ - @ instruction: 0xf64e30b1 │ │ │ │ - vrshr.s64 d22, d28, #64 │ │ │ │ + vqadd.s8 d19, d31, d17 │ │ │ │ + vsubl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ strdcs r2, [r0, -r4] │ │ │ │ ldrdcs pc, [r8], r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ blvs 0xc94f34 │ │ │ │ addeq pc, r9, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r4, #66 @ 0x42 │ │ │ │ @@ -140720,30 +140720,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf0bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #84, 20 @ 0x54000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f93b │ │ │ │ + @ instruction: 0xf500f9db │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99cb8 │ │ │ │ @ instruction: 0xf5007b37 │ │ │ │ - @ instruction: 0xf64e30b1 │ │ │ │ - vmla.f d22, d16, d0[3] │ │ │ │ + vqadd.s8 d19, d31, d17 │ │ │ │ + vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8d3012d │ │ │ │ vhadd.s8 d20, d18, d8 │ │ │ │ vrshr.s64 d16, d21, #60 │ │ │ │ @ instruction: 0xf8c31201 │ │ │ │ vand , q12, q10 │ │ │ │ vaddw.s8 q8, q1, d4 │ │ │ │ @ instruction: 0x43210134 │ │ │ │ @@ -140808,30 +140808,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x01222100 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a4022d │ │ │ │ - @ instruction: 0xf500f887 │ │ │ │ + @ instruction: 0xf500f927 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99e20 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ - @ instruction: 0xf64e30b1 │ │ │ │ - vrshr.s64 q11, q4, #64 │ │ │ │ + vqadd.s8 d19, d31, d17 │ │ │ │ + vsubl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99da0 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140896,30 +140896,30 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf0e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #335872 @ 0x52000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ - @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500ffd7 │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0a4022d │ │ │ │ + @ instruction: 0xf500f877 │ │ │ │ ldc 3, cr3, [pc, #704] @ 0x99f80 │ │ │ │ @ instruction: 0xf5007b35 │ │ │ │ - @ instruction: 0xf64e30b1 │ │ │ │ - vrshr.s64 q11, q4, #64 │ │ │ │ + vqadd.s8 d19, d31, d17 │ │ │ │ + vsubl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ vand q9, q9, q10 │ │ │ │ vsra.s64 d16, d20, #60 │ │ │ │ @ instruction: 0xf8d31101 │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x99f00 │ │ │ │ @ instruction: 0xf4426b2f │ │ │ │ @ instruction: 0xf0421250 │ │ │ │ @@ -140984,33 +140984,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x11231111 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r2, r0, #1073741828 @ 0x40000004 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r0, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf0ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, sp, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r3, cr2 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0a30400 │ │ │ │ - @ instruction: 0xf500ff21 │ │ │ │ + @ instruction: 0xf500ffc1 │ │ │ │ @ instruction: 0x460433b0 │ │ │ │ blvc 0xd954ac │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ - rscvs pc, r4, #81788928 @ 0x4e00000 │ │ │ │ + eoreq pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ mvnscs pc, r3, asr #17 │ │ │ │ @ instruction: 0xf8d32100 │ │ │ │ vst4.32 {d18-d21}, [r2], r8 │ │ │ │ @ instruction: 0xf0422242 │ │ │ │ @ instruction: 0xf8c30201 │ │ │ │ stc 0, cr2, [r0, #544] @ 0x220 │ │ │ │ @@ -141032,51 +141032,51 @@ │ │ │ │ rsbcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andcs pc, pc, #34 @ 0x22 │ │ │ │ rscseq pc, r0, #34 @ 0x22 │ │ │ │ andcs pc, r1, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ rsbcs pc, r0, #12779520 @ 0xc30000 │ │ │ │ vqsub.s8 q1, q5, q5 │ │ │ │ - @ instruction: 0x4620eb3c │ │ │ │ + @ instruction: 0x4620ebdc │ │ │ │ vmla.i8 d26, d0, d2 │ │ │ │ ldrbtcs r4, [ip], #652 @ 0x28c │ │ │ │ @ instruction: 0xf64e9210 │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrsra.s64 d17, d4, #64 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ movwls r5, #8209 @ 0x2011 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf8ad9407 │ │ │ │ @ instruction: 0xf7ef300c │ │ │ │ blmi 0x459014 │ │ │ │ blls 0x773f44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 4, pc, cr14, cr11, {0} │ │ │ │ + @ instruction: 0xff3ef21b │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf111c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #323584 @ 0x4f000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fe95 │ │ │ │ + @ instruction: 0xf500ff35 │ │ │ │ @ instruction: 0xf5003cb0 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a210 │ │ │ │ @ instruction: 0xf8dc7b2a │ │ │ │ ldc 0, cr2, [pc, #544] @ 0x9a174 │ │ │ │ @ instruction: 0xf0426b2a │ │ │ │ stmdbmi r3, {r9, lr}^ │ │ │ │ @@ -141140,58 +141140,58 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r1, lsl r2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstmi r5, r0, lsl #16 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - eorseq r9, r3, r0, ror r5 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2l 0, cr15, [r8, #652]! @ 0x28c │ │ │ │ + cdp2 0, 8, cr15, cr8, cr3, {5} │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff3af7ff │ │ │ │ @ instruction: 0x33b1f504 │ │ │ │ ldmib r1, {r0, r1, r2, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ andlt r0, r3, r8, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf12d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #434176 @ 0x6a000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldreq pc, [r0], r3, asr #4 │ │ │ │ strne pc, [r3], -r4, asr #5 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fdb3 │ │ │ │ + @ instruction: 0xf500fe53 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 4, cr3, [pc, #708] @ 0x9a3d0 │ │ │ │ - @ instruction: 0xf64e7b3c │ │ │ │ - vrshr.s64 q11, q8, #64 │ │ │ │ + vpadd.i8 d23, d15, d28 │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf50021f4 │ │ │ │ @ instruction: 0xf8d33eb2 │ │ │ │ ldrbcs r2, [r8, #-136]! @ 0xffffff78 │ │ │ │ strbeq pc, [r5, #704] @ 0x2c0 @ │ │ │ │ bleq 0xe557a8 │ │ │ │ eormi pc, r4, #66 @ 0x42 │ │ │ │ @@ -141276,33 +141276,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r2, r0, r1, lsl r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 9) │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - mlaseq r3, r0, r6, r9 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + ldrsbteq r9, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf149c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #462848 @ 0x71000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrvc pc, [r2], -pc, asr #8 │ │ │ │ streq pc, [r4], -sl, asr #5 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500fcd1 │ │ │ │ + @ instruction: 0xf500fd71 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9a594 │ │ │ │ - @ instruction: 0xf64e7b43 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmlal.s q8, d0, d0[2] │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf5007088 │ │ │ │ @ instruction: 0xf8c335b2 │ │ │ │ @ instruction: 0x462c21f4 │ │ │ │ @ instruction: 0xf8c3433e │ │ │ │ stc 0, cr6, [ip, #544] @ 0x220 │ │ │ │ @ instruction: 0xf44f7b70 │ │ │ │ @@ -141394,33 +141394,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andseq r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ beq 0x9a46c │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + eorseq r9, r3, r8, lsr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1e86690 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vrhadd.s8 d16, d3, d29 │ │ │ │ vmvn.i16 q8, #69 @ 0x0045 │ │ │ │ andls r1, r0, #131072 @ 0x20000 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff8d6736 │ │ │ │ + stc2 0, cr15, [r0], {163} @ 0xa3 │ │ │ │ movscc pc, #0, 10 │ │ │ │ ldccc 5, cr15, [r1] │ │ │ │ blvc 0x1255b30 │ │ │ │ - andsvc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + subseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrdvs pc, [ip], r3 │ │ │ │ ldrcc pc, [r2, #1280]! @ 0x500 │ │ │ │ ldrdvc pc, [r8], r3 │ │ │ │ cdpvc 6, 1, cr15, cr3, cr0, {2} │ │ │ │ cdpne 2, 1, cr15, cr1, cr0, {6} │ │ │ │ ldreq pc, [r0], -r6, asr #32 │ │ │ │ @@ -141518,29 +141518,29 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - ldrhteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x1f86888 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d20, d16, d0[4] │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ vmlal.s8 q9, d1, d18 │ │ │ │ andls r0, r0, #1114112 @ 0x110000 │ │ │ │ - sbcmi pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff9d692c │ │ │ │ + blx 0xfe1d692e │ │ │ │ adcscc pc, r0, #0, 10 │ │ │ │ ldrtcc pc, [r1], #1280 @ 0x500 @ │ │ │ │ blvc 0x1255d28 │ │ │ │ ldc 6, cr4, [pc, #76] @ 0x9a6fc │ │ │ │ @ instruction: 0xf8d26b47 │ │ │ │ vhadd.s8 d21, d17, d12 │ │ │ │ vorr.i32 d17, #285212672 @ 0x11000000 │ │ │ │ @@ -141645,33 +141645,33 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbeq r0, {r0, r1} │ │ │ │ andeq r0, r0, r0 │ │ │ │ tsteq r1, r1, lsr r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - eorseq r9, r3, r0, lsl fp │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + eorseq r9, r3, r8, asr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #487424 @ 0x77000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbpl pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ strne pc, [pc], #-708 @ 0x9a898 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500f9e1 │ │ │ │ + @ instruction: 0xf500fa81 │ │ │ │ @ instruction: 0xf50033b0 │ │ │ │ ldc 12, cr3, [pc, #708] @ 0x9ab74 │ │ │ │ - @ instruction: 0xf64e7b45 │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmlal.s q8, d0, d0[6] │ │ │ │ @ instruction: 0xf8d3022d │ │ │ │ @ instruction: 0xf500608c │ │ │ │ @ instruction: 0xf8d335b2 │ │ │ │ @ instruction: 0xf6407088 │ │ │ │ vmov.i8 d23, #3 @ 0x03 │ │ │ │ @ instruction: 0xf0461e11 │ │ │ │ @ instruction: 0xf8c30610 │ │ │ │ @@ -141768,16 +141768,16 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andne r1, r1, r2, asr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ - ldrhteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ movscc pc, #0, 10 │ │ │ │ tstcs pc, r0, lsl r5 @ │ │ │ │ mvnseq pc, r0, asr #5 │ │ │ │ stcpl 4, cr15, [r9], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r1], {193} @ 0xc1 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ adcscc pc, r1, r0, lsl #10 │ │ │ │ @@ -141851,23 +141851,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf1da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #503808 @ 0x7b000 │ │ │ │ - mvnmi pc, ip, asr #4 │ │ │ │ + msrvs R8_fiq, ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q10, d16, d0[2] │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0a3022d │ │ │ │ - @ instruction: 0xf500f851 │ │ │ │ + @ instruction: 0xf500f8f1 │ │ │ │ ldc 4, cr3, [pc, #704] @ 0x9ae8c │ │ │ │ - @ instruction: 0xf64e7b4a │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vqdmulh.s , , q5 │ │ │ │ + vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ subcs r0, r3, #-1275068416 @ 0xb4000000 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ cdpcc 5, 11, cr15, cr2, cr0, {0} │ │ │ │ mvnscc pc, r4, asr #17 │ │ │ │ @ instruction: 0x33b1f500 │ │ │ │ ldrdpl pc, [r8], r4 │ │ │ │ tstpeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -141971,15 +141971,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r1, r1, r1, lsr #2 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrsmi r3, (UNDEF: 1) │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r9, r3, r4, ror #10 │ │ │ │ + eorseq r9, r3, ip, lsr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf1fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -147771,16 +147771,16 @@ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #720]! @ 0x2d0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - vadd.i8 d19, d10, d1 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a3801 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ addlt r0, r7, r3, lsr r3 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ eormi pc, r0, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [r4, #700] @ 0x2bc │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r0, r2, ip, pc} │ │ │ │ @@ -147798,15 +147798,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cad0 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdavs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [lr, #700] @ 0x2bc │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147825,15 +147825,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cb3c │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #-700]! @ 0xfffffd44 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -147852,15 +147852,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf7b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461d0fd0 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ bl 0x18cba8 │ │ │ │ strmi r0, [pc], -r0, lsl #7 │ │ │ │ ldmdbvs ip, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldc2 7, cr15, [r2, #-700]! @ 0xfffffd44 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -148003,15 +148003,15 @@ │ │ │ │ strtmi r4, [r6], ip, lsr #13 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ @ instruction: 0xf8cd9b07 │ │ │ │ @ instruction: 0xf8cdc010 │ │ │ │ pop {r2, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf7c74070 │ │ │ │ svclt 0x0000b9b9 │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, lsr r9 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #26 │ │ │ │ addsmi r4, sp, #24117248 @ 0x1700000 │ │ │ │ b 0x1487424 │ │ │ │ blls 0x23ff98 │ │ │ │ bl 0x1d87c30 │ │ │ │ ble 0x3e3c44 │ │ │ │ @@ -148022,15 +148022,15 @@ │ │ │ │ strls r4, [r7], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmiblt sl, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls r4, [r5], #-1555 @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c840f0 │ │ │ │ svclt 0x0000ba21 │ │ │ │ - eorseq sl, r3, r0, ror #16 │ │ │ │ + eorseq sl, r3, r8, lsr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3b2690 │ │ │ │ bls 0x2dfc54 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ adcsmi r9, r4, #9216 @ 0x2400 │ │ │ │ @@ -148044,15 +148044,15 @@ │ │ │ │ @ instruction: 0xf7c741f0 │ │ │ │ @ instruction: 0xed9fb971 │ │ │ │ vstr d7, [sp, #16] │ │ │ │ pop {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000bc71 │ │ │ │ ... │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, lsl sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x2b0eb8 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ svcls 0x000917dc │ │ │ │ svclt 0x000842b4 │ │ │ │ andle r4, sp, fp, lsr #5 │ │ │ │ @@ -148063,15 +148063,15 @@ │ │ │ │ strls lr, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r6, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smladls r6, r3, r6, r4 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf7c841f0 │ │ │ │ svclt 0x0000b9cd │ │ │ │ - eorseq sl, r3, r0, asr #18 │ │ │ │ + eorseq sl, r3, r8, lsl #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x3c891c │ │ │ │ ldmib sp, {sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0x1499d1c │ │ │ │ adcmi r7, r3, #236, 6 @ 0xb0000003 │ │ │ │ ldrbmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ @@ -148085,35 +148085,35 @@ │ │ │ │ @ instruction: 0xf7c743f0 │ │ │ │ @ instruction: 0xf11eb91d │ │ │ │ movwls r3, #29695 @ 0x73ff │ │ │ │ ldrbtcc pc, [pc], #324 @ 0xa0d34 @ │ │ │ │ pop {r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf7c943f0 │ │ │ │ svclt 0x0000bcad │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ @ instruction: 0xf04f4b06 │ │ │ │ blx 0x3a3dbe │ │ │ │ strmi r3, [r8], -r0, lsl #24 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf7c7c008 │ │ │ │ svclt 0x0000b903 │ │ │ │ - eorseq sl, r3, r0, lsr #20 │ │ │ │ + eorseq sl, r3, r8, ror #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x120d000 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ strvs lr, [r8, #-2525]! @ 0xfffff623 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xff2dd5a0 │ │ │ │ + stcl 2, cr15, [r8], #-12 │ │ │ │ blmi 0x10295b8 │ │ │ │ movwls r4, #37026 @ 0x90a2 │ │ │ │ tstls r0, #1610612745 @ 0x60000009 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ tsteq r1, r5, ror fp │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ @@ -148167,29 +148167,29 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stcls 6, cr4, [fp], #-128 @ 0xffffff80 │ │ │ │ ldrtmi r9, [sl], -sl, lsr #22 │ │ │ │ strls r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ @ instruction: 0xf8fef7c8 │ │ │ │ vabd.s16 q7, q10, q10 │ │ │ │ - svclt 0x0000fed7 │ │ │ │ + svclt 0x0000ff77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r3, r0, sl, sl │ │ │ │ + ldrsbteq sl, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x110d130 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ strtpl lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xcdd6d0 │ │ │ │ + bl 0xff4dd6d0 │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -148239,72 +148239,72 @@ │ │ │ │ stcge 4, cr9, [r4], {1} │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ strmi pc, [r8], #-2818 @ 0xfffff4fe │ │ │ │ strls r9, [r2], #-2602 @ 0xfffff5d6 │ │ │ │ @ instruction: 0xffe0f7c6 │ │ │ │ vaba.s16 q7, q10, │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r3, r8, sl, sl │ │ │ │ + eorseq sl, r3, r0, ror #23 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2832 │ │ │ │ blls 0x192004 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xff4deef4 │ │ │ │ - eorseq sl, r3, r0, lsr #21 │ │ │ │ + eorseq sl, r3, r8, ror #23 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b285a │ │ │ │ blls 0x19202c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfefdef1c │ │ │ │ - eorseq sl, r3, r0, lsl fp │ │ │ │ + eorseq sl, r3, r8, asr ip │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2882 │ │ │ │ blls 0x192054 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfeadef44 │ │ │ │ - eorseq sl, r3, r0, lsl #23 │ │ │ │ + eorseq sl, r3, r8, asr #25 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b28aa │ │ │ │ blls 0x19207c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe5def6c │ │ │ │ - ldrshteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, lsr sp │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b28d2 │ │ │ │ blls 0x1920a4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ bllt 0xfe0def94 │ │ │ │ - eorseq sl, r3, r0, ror #24 │ │ │ │ + eorseq sl, r3, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd2a8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148315,15 +148315,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf82d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd2f4 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4510 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148337,15 +148337,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf831c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232970 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148360,15 +148360,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x2329cc │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148383,15 +148383,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf83d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232a28 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148406,15 +148406,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ bls 0x232a84 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - bicsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + tstpne r8, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ @@ -148423,42 +148423,42 @@ │ │ │ │ cdp2 7, 14, cr15, cr10, cr5, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d10, d1 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a4611 │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 12, cr15, cr4, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d10, d1 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a4611 │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ ldclt 4, cr9, [r0], {1} │ │ │ │ cdplt 7, 10, cr15, cr10, cr5, {6} │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d10, d1 │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf64a4611 │ │ │ │ + vmov.i32 d17, #2048 @ 0x00000800 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @@ -148507,15 +148507,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x1b5f2e6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq sl, r3, r0, ror #26 │ │ │ │ + eorseq sl, r3, r8, lsr #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148560,15 +148560,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0xdf3ba │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrsbteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r8, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf86b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff64f7ae │ │ │ │ @@ -148598,15 +148598,15 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0xfeddf450 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq sl, r3, r0, asr #28 │ │ │ │ + eorseq sl, r3, r8, lsl #31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r2, [r9], r8 │ │ │ │ stcls 6, cr4, [sl], {144} @ 0x90 │ │ │ │ @@ -148651,60 +148651,60 @@ │ │ │ │ strls r4, [r1], #-1544 @ 0xfffff9f8 │ │ │ │ msreq R8_usr, r3 │ │ │ │ blx 0x135f524 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrhteq sl, [r3], -r0 │ │ │ │ + ldrshteq sl, [r3], -r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2e9a │ │ │ │ blls 0x19266c │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmlt ip, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - eorseq sl, r3, r0, lsr #30 │ │ │ │ + eorseq fp, r3, r8, rrx │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2ec2 │ │ │ │ blls 0x192694 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmlt r8, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mlaseq r3, r0, pc, sl @ │ │ │ │ + ldrsbteq fp, [r3], -r8 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2eea │ │ │ │ blls 0x1926bc │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdalt r4!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq fp, r3, r0 │ │ │ │ + eorseq fp, r3, r8, asr #2 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b2f12 │ │ │ │ blls 0x1926e4 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmdalt r0!, {r0, r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - eorseq fp, r3, r0, ror r0 │ │ │ │ + ldrhteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf88c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd8e8 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4910 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148715,15 +148715,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd934 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4920 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148734,15 +148734,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf895c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd980 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4930 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148753,15 +148753,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf89a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cd9cc │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4940 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148772,15 +148772,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf89f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], r8, ror #31 │ │ │ │ - ldclvc 2, cr15, [r0], {74} @ 0x4a │ │ │ │ + ldcne 6, cr15, [r8], {74} @ 0x4a │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3cda18 │ │ │ │ strmi r0, [r8], -lr, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ @ instruction: 0xf04f4950 │ │ │ │ movwls r0, #3072 @ 0xc00 │ │ │ │ @@ -148796,159 +148796,159 @@ │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b30b6 │ │ │ │ blls 0x192888 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x008ef7c6 │ │ │ │ - eorseq fp, r3, r0, lsr r1 │ │ │ │ + eorseq fp, r3, r8, ror r2 │ │ │ │ ldrdgt pc, [r0], -pc @ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ stcls 4, cr2, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blx 0x1b30de │ │ │ │ blls 0x1928b0 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x007af7c6 │ │ │ │ - eorseq fp, r3, r4, lsl #3 │ │ │ │ + eorseq fp, r3, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa926 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x005cf7c6 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de025e │ │ │ │ - svclt 0x0000ff59 │ │ │ │ - ldrsbteq fp, [r3], -r8 │ │ │ │ - eorseq fp, r3, r8, ror #3 │ │ │ │ + svclt 0x0000fff9 │ │ │ │ + eorseq fp, r3, r0, lsr #6 │ │ │ │ + eorseq fp, r3, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa982 │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x002ef7c6 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de02a6 │ │ │ │ - svclt 0x0000ff2b │ │ │ │ - eorseq fp, r3, r8, asr r2 │ │ │ │ - eorseq fp, r3, r8, ror #4 │ │ │ │ + svclt 0x0000ffcb │ │ │ │ + eorseq fp, r3, r0, lsr #7 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aa9de │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0000f7c6 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de02ee │ │ │ │ - svclt 0x0000fefd │ │ │ │ - ldrsbteq fp, [r3], -r8 │ │ │ │ - eorseq fp, r3, r8, ror #5 │ │ │ │ + svclt 0x0000ff9d │ │ │ │ + eorseq fp, r3, r0, lsr #8 │ │ │ │ + eorseq fp, r3, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1be │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldrsbtgt pc, [r4], -pc @ │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ blx 0x1aaa3a │ │ │ │ strls ip, [r3], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 7, 13, cr15, cr2, cr6, {6} │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de1236 │ │ │ │ - svclt 0x0000fecf │ │ │ │ - eorseq fp, r3, ip, lsr r3 │ │ │ │ - eorseq fp, r3, ip, asr #6 │ │ │ │ + svclt 0x0000ff6f │ │ │ │ + eorseq fp, r3, r4, lsl #9 │ │ │ │ + mlaseq r3, r4, r4, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c8626 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x205f940 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de1245 │ │ │ │ - svclt 0x0000fea5 │ │ │ │ - eorseq fp, r3, r0, lsr #7 │ │ │ │ - ldrhteq fp, [r3], -r0 │ │ │ │ + svclt 0x0000ff45 │ │ │ │ + eorseq fp, r3, r8, ror #9 │ │ │ │ + ldrshteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c867a │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ blt 0x15df994 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de1259 │ │ │ │ - svclt 0x0000fe7b │ │ │ │ - eorseq fp, r3, r4, lsl #8 │ │ │ │ - eorseq fp, r3, r4, lsl r4 │ │ │ │ + svclt 0x0000ff1b │ │ │ │ + eorseq fp, r3, ip, asr #10 │ │ │ │ + eorseq fp, r3, ip, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148958,22 +148958,22 @@ │ │ │ │ blls 0x1d1adc │ │ │ │ @ instruction: 0xf97cf7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscs pc, r4, pc, asr #4 │ │ │ │ + rsbscc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1de6216 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ - eorseq fp, r3, r8, ror #8 │ │ │ │ + svclt 0x0000fee7 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf8d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldmiblt r8!, {r1, r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf8cd4608 │ │ │ │ ldrmi lr, [r1], -r0 │ │ │ │ @@ -148983,22 +148983,22 @@ │ │ │ │ blls 0x1d1b40 │ │ │ │ @ instruction: 0xf94af7c5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscs pc, r4, pc, asr #4 │ │ │ │ + rsbscc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de1268 │ │ │ │ - svclt 0x0000fe15 │ │ │ │ - eorseq fp, r3, r8, ror r4 │ │ │ │ + svclt 0x0000feb5 │ │ │ │ + eorseq fp, r3, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r0, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @@ -149006,23 +149006,23 @@ │ │ │ │ @ instruction: 0xf7c87b00 │ │ │ │ andlt pc, r4, r3, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ blmi 0x1a1c68 │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 1, cr15, [r8, #888]! @ 0x378 │ │ │ │ + mcr2 1, 4, pc, cr8, cr14, {6} @ │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r3, r8, lsl #9 │ │ │ │ + ldrsbteq fp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blls 0x23364c │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ ldc 1, cr13, [pc, #116] @ 0xa1c58 │ │ │ │ @@ -149037,23 +149037,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46084614 │ │ │ │ stcmi 6, cr4, [fp], {33} @ 0x21 │ │ │ │ strls r4, [r6], #-1634 @ 0xfffff99e │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, r3, lsl #19 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff15e2d0 │ │ │ │ + blx 0x195e2d2 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - mlaseq r3, r8, r4, fp │ │ │ │ - ldrhteq fp, [r3], -r4 │ │ │ │ + eorseq fp, r3, r0, ror #11 │ │ │ │ + ldrshteq fp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, lr, lsl #13 │ │ │ │ blls 0x22bc60 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -149071,107 +149071,107 @@ │ │ │ │ @ instruction: 0x46724611 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ @ instruction: 0x4c0cfb0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7c64010 │ │ │ │ andcs fp, r0, pc, lsr r9 │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x205e358 │ │ │ │ + blx 0x85e35a │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq fp, r3, r4, asr #9 │ │ │ │ - ldrshteq fp, [r3], -ip │ │ │ │ + eorseq fp, r3, ip, lsl #12 │ │ │ │ + eorseq fp, r3, r4, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c88fa │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt r4, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de12cf │ │ │ │ - svclt 0x0000fd3b │ │ │ │ - eorseq fp, r3, ip, lsl #10 │ │ │ │ - eorseq fp, r3, ip, lsl r5 │ │ │ │ + svclt 0x0000fddb │ │ │ │ + eorseq fp, r3, r4, asr r6 │ │ │ │ + eorseq fp, r3, r4, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c894e │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt sl!, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de220a │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - eorseq fp, r3, r0, ror r5 │ │ │ │ - eorseq fp, r3, r0, lsl #11 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ + ldrhteq fp, [r3], -r8 │ │ │ │ + eorseq fp, r3, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c89a2 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmialt r0, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de224e │ │ │ │ - svclt 0x0000fce7 │ │ │ │ - ldrsbteq fp, [r3], -r4 │ │ │ │ - eorseq fp, r3, r4, ror #11 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ + eorseq fp, r3, ip, lsl r7 │ │ │ │ + eorseq fp, r3, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebf8fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46860ff8 │ │ │ │ stmdale sp, {r1, fp, sp} │ │ │ │ ldrsbtgt pc, [r8], -pc @ │ │ │ │ @ instruction: 0x4608241c │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ blx 0x1c89f6 │ │ │ │ strls ip, [r2], #-1038 @ 0xfffffbf2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt r6, {r1, r2, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorcs pc, r4, pc, asr #4 │ │ │ │ + rsbcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de2289 │ │ │ │ - svclt 0x0000fcbd │ │ │ │ - eorseq fp, r3, r8, lsr r6 │ │ │ │ - eorseq fp, r3, r8, asr #12 │ │ │ │ + svclt 0x0000fd5d │ │ │ │ + eorseq fp, r3, r0, lsl #15 │ │ │ │ + mlaseq r3, r0, r7, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf9024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -149225,22 +149225,22 @@ │ │ │ │ blls 0x1a4f1c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff64f7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r4, pc, asr #4 │ │ │ │ + addcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de229e │ │ │ │ - svclt 0x0000fc31 │ │ │ │ - mlaseq r3, ip, r6, fp │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ + eorseq fp, r3, r4, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebf9138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstle r7, r2, lsl #16 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ @@ -149250,22 +149250,22 @@ │ │ │ │ blls 0x1a4f80 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff32f7c4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - tstpcs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subcs pc, r4, pc, asr #4 │ │ │ │ + addcc pc, ip, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1de22a6 │ │ │ │ - svclt 0x0000fbff │ │ │ │ - eorseq fp, r3, ip, lsr #13 │ │ │ │ + svclt 0x0000fc9f │ │ │ │ + ldrshteq fp, [r3], -r4 │ │ │ │ svceq 0x0001f011 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ rscscs fp, pc, #20, 30 @ 0x50 │ │ │ │ streq r2, [fp, r0, lsl #4] │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ smlsldxeq r4, fp, pc, r2 @ │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ @@ -149333,22 +149333,22 @@ │ │ │ │ stmibvs r2, {r2, r3, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r8, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppeq r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + movne pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs r4, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, ip, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, pc, asr #4 │ │ │ │ + adcscc pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x165e85a │ │ │ │ + blx 0xffe5e85a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebf92e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x4603c05c │ │ │ │ svccc 0x00fff1bc │ │ │ │ @ instruction: 0x4608d017 │ │ │ │ @@ -149360,21 +149360,21 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #164864 @ 0x28400 │ │ │ │ pop {r0, r3, r4, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ pop {r0, r2, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7b34008 │ │ │ │ vmla.i8 , , │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ blmi 0x1221f0 │ │ │ │ andne pc, r7, #64, 4 │ │ │ │ - blx 0x9de8be │ │ │ │ - eorseq fp, r3, r0, ror r8 │ │ │ │ + blx 0xff1de8be │ │ │ │ + ldrhteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebf9350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r5, r7, r3 │ │ │ │ tstls r3, ip, lsl r8 │ │ │ │ @@ -150640,15 +150640,15 @@ │ │ │ │ usada8vs r5, sp, pc, r0 @ │ │ │ │ strcc pc, [r0, #1294]! @ 0x50e │ │ │ │ @ instruction: 0xf8553590 │ │ │ │ strteq r5, [sp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf041bf48 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ vhadd.s8 d24, d26, d13 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vshl.s64 d18, d8, #0 │ │ │ │ @ instruction: 0xf8c00532 │ │ │ │ @ instruction: 0xf855108c │ │ │ │ vaddl.u8 , d2, d17 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ vshr.u64 d21, d4, #62 │ │ │ │ @ instruction: 0xf0012580 │ │ │ │ @ instruction: 0xf8c00103 │ │ │ │ @@ -150980,19 +150980,19 @@ │ │ │ │ @ instruction: 0xf7b140f8 │ │ │ │ svclt 0x0000bc8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebfac70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ blmi 0x123f38 │ │ │ │ strdls r2, [r0], -fp │ │ │ │ - blx 0xfe660122 │ │ │ │ - mlaseq r3, r8, r8, fp │ │ │ │ + ldc2 1, cr15, [r6], #-660 @ 0xfffffd6c │ │ │ │ + eorseq fp, r3, r0, ror #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebfac98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r2!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ @@ -151315,428 +151315,473 @@ │ │ │ │ strmi r0, [r3], #-0 │ │ │ │ ldcleq 8, cr15, [r0, #324]! @ 0x144 │ │ │ │ ldmiblt r4, {r0, r2, r3, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdeq fp, [r6], r8 │ │ │ │ beq 0xfe3913b0 │ │ │ │ cdpne 3, 8, cr15, cr1, cr1, {6} │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ stceq 0, cr15, [pc], {1} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - stmib r0, {r0, r9, ip}^ │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + stmib r0, {r9, ip, lr}^ │ │ │ │ vsubw.u8 q14, , d3 │ │ │ │ - cmpvs r2, r3, lsl #6 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + vsubw.u8 q9, , d3 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + addvs r2, r1, r0, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - bl 0x130408 │ │ │ │ - subseq r0, fp, ip, asr #4 │ │ │ │ - stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + vqdmulh.s q9, , d2[0] │ │ │ │ + addsmi r3, sl, r3, lsl #2 │ │ │ │ + bl 0x17c204 │ │ │ │ + stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + beq 0xfe377124 │ │ │ │ + stc2 10, cr15, [r2], {12} @ │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - beq 0xfe36c820 │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf0034242 │ │ │ │ - vorr.i32 d16, #39936 @ 0x00009c00 │ │ │ │ - movwmi r1, #45441 @ 0xb181 │ │ │ │ - addvs r0, r3, r2, asr r0 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + bl 0x134c60 │ │ │ │ + addvs r0, r3, ip, asr #4 │ │ │ │ + andcs r6, r0, r2, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x1866474 │ │ │ │ - bleq 0xff363250 │ │ │ │ + blx 0x1866478 │ │ │ │ + bleq 0xff363254 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmlal.u , d17, d3[2] │ │ │ │ - vmlal.u , d17, d0[0] │ │ │ │ - addvs r2, r2, r3, lsl #24 │ │ │ │ + vsubl.u8 q9, d1, d3 │ │ │ │ + smlalbtvs r5, r2, r0, ip │ │ │ │ vshr.u64 d16, d11, #63 │ │ │ │ @ instruction: 0xf8c03203 │ │ │ │ - vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ orrvs r4, r3, r3, lsl #2 │ │ │ │ andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf0012201 │ │ │ │ - movwcs r0, #3087 @ 0xc0f │ │ │ │ - @ instruction: 0xf8c06082 │ │ │ │ + @ instruction: 0xf0012300 │ │ │ │ + andcs r0, r1, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf8c061c3 │ │ │ │ vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ - andvs r3, r2, r3, lsl #24 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + stmib r0, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + addvs r1, r2, r1, lsl #6 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ andsgt pc, r0, r0, asr #17 │ │ │ │ - smlabtne r1, r1, r3, pc @ │ │ │ │ - bicvs r6, r3, r3, asr #32 │ │ │ │ - orrvs r6, r1, r2, asr #1 │ │ │ │ + sbcvs r6, r1, r3, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stc2 10, cr15, [r1], {95} @ 0x5f @ │ │ │ │ subcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf8c02301 │ │ │ │ - addvs ip, r2, r4, lsl r0 │ │ │ │ - stccs 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + orrcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - subvs r6, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + stmib r0, {r0, r3, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + cmpvs r1, r3, lsl #4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x1164b50 │ │ │ │ + b 0x1164b54 │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe39155c │ │ │ │ - andne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + beq 0xfe391560 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - vsubl.u8 q10, d1, d3 │ │ │ │ - @ instruction: 0xf04f1181 │ │ │ │ - movwmi r0, #48641 @ 0xbe01 │ │ │ │ - @ instruction: 0x2c02e9c0 │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x1174588 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + and pc, ip, r0, asr #17 │ │ │ │ mrsvs r2, R11_usr │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - @ instruction: 0xf8c06103 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vsubw.u8 q10, , d3 │ │ │ │ - stmib r0, {r0, r1, r8, sp}^ │ │ │ │ - sbcvs r2, r1, r0, lsl #6 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf8c06002 │ │ │ │ + vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ + vsubl.u8 q9, d1, d3 │ │ │ │ + sbcvs r4, r2, r3, lsl #2 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf04f4203 │ │ │ │ - bicvs r0, r3, r1, lsl #24 │ │ │ │ + @ instruction: 0xf04f52c0 │ │ │ │ + orrvs r0, r3, r1, lsl #24 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + bicvs r5, r3, r0, asr #4 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf0016042 │ │ │ │ + @ instruction: 0xf8c0020f │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + cmpvs r2, r3, lsl #2 │ │ │ │ + smlabtcc r3, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vsubw.u8 q9, , d0 │ │ │ │ + @ instruction: 0xf00152c0 │ │ │ │ + addvs r0, r2, pc, lsl #24 │ │ │ │ + vaddw.u8 q11, , d3 │ │ │ │ + bicvs r4, r3, r3, lsl #4 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + smlabtcs r3, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + @ instruction: 0xf001090b │ │ │ │ + @ instruction: 0xf003020f │ │ │ │ + @ instruction: 0xf04f03f0 │ │ │ │ + tstmi r3, #256 @ 0x100 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ + subpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - orrvs r3, r3, r3, lsl #4 │ │ │ │ - movtpl pc, #961 @ 0x3c1 @ │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + @ instruction: 0xf8c04303 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + subvs r3, r2, r3, lsl #2 │ │ │ │ + smlabtcc r3, r0, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + @ instruction: 0xf001090b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + andcs r0, r0, #240, 6 @ 0xc0000003 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + smlalbtvs r5, r3, r0, ip │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - subvs r6, r3, r2, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + andcs r3, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - @ instruction: 0xf0014c03 │ │ │ │ - @ instruction: 0xf8c0020f │ │ │ │ - orrvs ip, r3, ip │ │ │ │ - stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - @ instruction: 0xf8c03103 │ │ │ │ - tstvs r1, r8 │ │ │ │ - movwcc lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, asr #2 │ │ │ │ + blx 0x18666e0 │ │ │ │ + bleq 0xff3a34c0 │ │ │ │ + rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movwvs pc, #1027 @ 0x403 @ │ │ │ │ + vmov.i32 q10, #147 @ 0x00000093 │ │ │ │ + strlt r5, [r0, #-3072] @ 0xfffff400 │ │ │ │ + @ instruction: 0xf413b2d2 │ │ │ │ + @ instruction: 0xf8c06e40 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 q10, d1, d3 │ │ │ │ + andle r2, lr, r3, lsl #2 │ │ │ │ + @ instruction: 0xf8c009db │ │ │ │ + tstvs r3, r4 │ │ │ │ + @ instruction: 0xf0426081 │ │ │ │ + sbcvs r0, r2, r0, lsl #5 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + beq 0x793704 │ │ │ │ + ands pc, r0, r0, asr #17 │ │ │ │ + smlabtgt r1, r0, r9, lr │ │ │ │ + stmiale lr!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf851a101 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq r4, sl, pc, ror #5 │ │ │ │ + andeq r4, sl, r5, asr r3 │ │ │ │ + andeq r4, sl, sp, lsr r3 │ │ │ │ + andeq r4, sl, r5, lsr #6 │ │ │ │ + movwcc pc, #4175 @ 0x104f @ │ │ │ │ + vqdmulh.s d15, d2, d3 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - mvnseq pc, #3 │ │ │ │ - vsubl.u8 q9, d1, d1 │ │ │ │ - b 0x1177a54 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ - stclpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - smlalbtpl pc, r0, r1, r3 @ │ │ │ │ - @ instruction: 0xf8c06143 │ │ │ │ - tstvs r2, r8 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ + movwcs pc, #4175 @ 0x104f @ │ │ │ │ + vqdmulh.s d15, d2, d3 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - stmdbeq fp, {r8, sl, ip, sp, pc} │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - mvnseq pc, #3 │ │ │ │ - vsubl.u8 q9, d1, d0 │ │ │ │ - b 0x1177a94 │ │ │ │ - @ instruction: 0xf8c0030c │ │ │ │ - cmpvs r3, ip │ │ │ │ - bicpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - subvs r3, r2, r3, lsl #2 │ │ │ │ - smlabbvs r1, r3, r0, r6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - blx 0x18666e0 │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33d23c │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1490e38 │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - @ instruction: 0xf1bc5e00 │ │ │ │ - stmdale r3!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [ip], -r4, lsl #4 │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - sbcvs r2, r3, r0, lsl #4 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ - smlabtcs r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #2 │ │ │ │ + andmi lr, r2, #2048 @ 0x800 │ │ │ │ + andcs r6, r0, r2, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldclt 12, cr0, [r0, #-0] │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r8, r0, lsl #4]! │ │ │ │ - andcs pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - strb r2, [r2, r0, lsl #4]! │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - @ instruction: 0xe7de09d2 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb530 │ │ │ │ + bl 0xfebfb574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r4, [r4], sp │ │ │ │ @ instruction: 0xf890b11c │ │ │ │ ldrdlt r2, [r2, #-14] │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbvs r3, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - blcs 0xf5b74 │ │ │ │ + blcs 0xf5bb8 │ │ │ │ @ instruction: 0xf642d12a │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mlacs r2, r7, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ ldmdavs sp, {r0, r1, r9, ip, pc} │ │ │ │ - ldc2 7, cr15, [r8], {172} @ 0xac │ │ │ │ + ldc2l 7, cr15, [r6], #-688 @ 0xfffffd50 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x17413c │ │ │ │ + bls 0x174180 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c585b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x1649d0 │ │ │ │ + bl 0x164a14 │ │ │ │ strtmi r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffb0f7ac │ │ │ │ + @ instruction: 0xff8ef7ac │ │ │ │ strtmi r2, [r0], -r2, lsl #6 │ │ │ │ strdlt r6, [r4], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, pc, asr #4 │ │ │ │ + andmi pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b03 │ │ │ │ @ instruction: 0xf1dc124f │ │ │ │ - svclt 0x0000f9df │ │ │ │ - addeq fp, r6, r8, ror #23 │ │ │ │ - ldrhteq fp, [r3], -r0 │ │ │ │ + svclt 0x0000fa5d │ │ │ │ + addeq fp, r6, r4, lsr #23 │ │ │ │ + ldrshteq fp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb5e0 │ │ │ │ + bl 0xfebfb624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ab9101 │ │ │ │ - stmdbls r1, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b19000 │ │ │ │ - bls 0xe2c10 │ │ │ │ + bls 0xe2bcc │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ - svclt 0x0000ba5f │ │ │ │ + svclt 0x0000ba3d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb614 │ │ │ │ + bl 0xfebfb658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], sp │ │ │ │ - bllt 0x1775c38 │ │ │ │ + bllt 0x1775c7c │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ smullseq pc, pc, r5, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs r6!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - ldc2 7, cr15, [r2], #-688 @ 0xfffffd50 │ │ │ │ + ldc2 7, cr15, [r0], {172} @ 0xac │ │ │ │ @ instruction: 0xee1d4a1d │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane ip, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0], #-3436 @ 0xfffff294 │ │ │ │ - @ instruction: 0xff4cf7ac │ │ │ │ + @ instruction: 0xff2af7ac │ │ │ │ rscvs r2, fp, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf7ab30de │ │ │ │ - @ instruction: 0xf44fff83 │ │ │ │ + @ instruction: 0xf44fff61 │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf7b46821 │ │ │ │ - ldrtmi pc, [r1], -sp, lsr #18 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsl #18 @ │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0xf7b433ff │ │ │ │ - stmdavs r1!, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b44630 │ │ │ │ - @ instruction: 0xe7b9f9bf │ │ │ │ - addeq fp, r6, lr, lsl fp │ │ │ │ + @ instruction: 0xe7b9f99d │ │ │ │ + ldrdeq fp, [r6], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfb6c4 │ │ │ │ + bl 0xfebfb708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0ff8 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7b04604 │ │ │ │ - @ instruction: 0xf649fff9 │ │ │ │ + @ instruction: 0xf649ffd7 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46212397 │ │ │ │ ldcvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xff8cf7b0 │ │ │ │ + @ instruction: 0xff6af7b0 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf7b14010 │ │ │ │ - svclt 0x0000b84f │ │ │ │ - blx 0x1866928 │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33d484 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + svclt 0x0000b82d │ │ │ │ + sbclt r0, sl, #180224 @ 0x2c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + bleq 0xff335198 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - strlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x1491080 │ │ │ │ - @ instruction: 0xf1bc2c12 │ │ │ │ - stmdale r6!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldmdbne pc, {r2, r9} @ │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - @ instruction: 0xf04f2200 │ │ │ │ - vmull.u8 q8, d1, d1 │ │ │ │ - sbcvs r4, r3, r3, lsl #2 │ │ │ │ - @ instruction: 0xf8c02300 │ │ │ │ - mrsvs ip, (UNDEF: 2) │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + stmib r0, {r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf0431c01 │ │ │ │ + sbcvs r0, r3, r0, lsl #7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd00 │ │ │ │ - andcs r3, r0, #256 @ 0x100 │ │ │ │ - vqrdmulh.s d15, d3, d12 │ │ │ │ - @ instruction: 0xf04fe7e5 │ │ │ │ - andcs r2, r0, #256 @ 0x100 │ │ │ │ - vqrdmulh.s d15, d3, d12 │ │ │ │ - @ instruction: 0xf043e7df │ │ │ │ - ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7db │ │ │ │ - blx 0x18669a4 │ │ │ │ - @ instruction: 0xf403fc81 │ │ │ │ - bleq 0xff33d500 │ │ │ │ + beq 0x536344 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + @ instruction: 0x1c01e9c0 │ │ │ │ + stmiale lr!, {r0, r1, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf851a101 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq r4, sl, pc, ror #10 │ │ │ │ + ldrdeq r4, [sl], -r5 │ │ │ │ + @ instruction: 0x000a45bd │ │ │ │ + andeq r4, sl, r5, lsr #11 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + blx 0x1866a1c │ │ │ │ + bleq 0xff3637f8 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ - ldrlt r4, [r0, #-90] @ 0xffffffa6 │ │ │ │ - b 0x14910fc │ │ │ │ - vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ - @ instruction: 0xf1bc5e00 │ │ │ │ - stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - vsubl.u8 q9, d1, d0 │ │ │ │ - sbcvs r2, r3, r3, lsl #2 │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ - mrsvs r2, LR_svc │ │ │ │ - smlabtcc r1, r0, r9, lr │ │ │ │ + vmov.i32 q10, #154 @ 0x0000009a │ │ │ │ + sbcslt r5, fp, #0, 24 │ │ │ │ + andgt pc, r0, r0, asr #17 │ │ │ │ + smlabtcs r3, r1, r3, pc @ │ │ │ │ + mcrrvs 4, 1, pc, r0, cr2 @ │ │ │ │ + ldmibeq r2, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + stmib r0, {r1, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf043c101 │ │ │ │ + sbcvs r0, r3, r0, lsl #7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf04fbd10 │ │ │ │ - blx 0x130dd6 │ │ │ │ - andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf04fe7e9 │ │ │ │ - blx 0x12cde2 │ │ │ │ - andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf043e7e3 │ │ │ │ - ldmibeq r2, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7df │ │ │ │ + beq 0x5363f8 │ │ │ │ + andsgt pc, r0, r0, asr #17 │ │ │ │ + smlabtgt r1, r0, r9, lr │ │ │ │ + stmiale lr!, {r0, r1, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf851a101 │ │ │ │ + svclt 0x0000f022 │ │ │ │ + andeq r4, sl, r3, lsr #12 │ │ │ │ + andeq r4, sl, r9, lsl #13 │ │ │ │ + andeq r4, sl, r1, ror r6 │ │ │ │ + andeq r4, sl, r9, asr r6 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmdbvs r2, {r1, fp, sp, lr}^ │ │ │ │ strle r0, [r6, #-1043] @ 0xfffffbed │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe828 │ │ │ │ + blvs 0xff2fe8dc │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123b98 │ │ │ │ - bls 0xac658 │ │ │ │ + blls 0x123ae4 │ │ │ │ + bls 0xac70c │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -151748,148 +151793,148 @@ │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 0, cr11, [r4, #520] @ 0x208 │ │ │ │ - blvs 0xff2fe888 │ │ │ │ + blvs 0xff2fe93c │ │ │ │ andls r1, r1, r2, lsl fp │ │ │ │ @ instruction: 0xf7fd9200 │ │ │ │ - blls 0x123b38 │ │ │ │ - bls 0xac6ac │ │ │ │ + blls 0x123a84 │ │ │ │ + bls 0xac760 │ │ │ │ smullsvs r6, r8, r9, sp │ │ │ │ ldrbvs r4, [r9, #1041] @ 0x411 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfb8b4 │ │ │ │ + bl 0xfebfb968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, lsl #27 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - mcrr2 7, 13, pc, lr, cr1 @ │ │ │ │ + blx 0xffde26c2 │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - blx 0xfe3e25b8 │ │ │ │ + blx 0xd6266c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #1004]! @ 0x3ec │ │ │ │ + stcvs 12, cr15, [r3, #644]! @ 0x284 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x1c625d8 │ │ │ │ + blx 0x5e268c │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x462a2397 │ │ │ │ - blvs 0xff6f5f9c │ │ │ │ - stc2l 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ + blvs 0xff6f6050 │ │ │ │ + stc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - movwcs pc, #10857 @ 0x2a69 @ │ │ │ │ + movwcs pc, #10767 @ 0x2a0f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stcvs 12, cr15, [r3, #796]! @ 0x31c │ │ │ │ + stcvs 12, cr15, [r3, #436]! @ 0x1b4 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7b865e3 │ │ │ │ - strb pc, [r7, r9, asr #20] @ │ │ │ │ + strb pc, [r7, pc, ror #19] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfb968 │ │ │ │ + bl 0xfebfba1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8904611 │ │ │ │ ldrdlt r2, [r4], sp │ │ │ │ - bllt 0x1135f8c │ │ │ │ - bcs 0x1bea88 │ │ │ │ + bllt 0x1136040 │ │ │ │ + bcs 0x1beb3c │ │ │ │ stmdale r6, {r0, r3, ip, lr, pc} │ │ │ │ eorsle r2, fp, r3, lsl #20 │ │ │ │ andlt r4, r4, sl, lsl r6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bcs 0x41e5c4 │ │ │ │ + bcs 0x41e678 │ │ │ │ @ instruction: 0xf649d134 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fd6bc9 │ │ │ │ - blls 0x1a3a18 │ │ │ │ + blls 0x1a3964 │ │ │ │ ldrmi r6, [sl], #-3490 @ 0xfffff25e │ │ │ │ @ instruction: 0xf7b865e2 │ │ │ │ - movwcs pc, #10787 @ 0x2a23 @ │ │ │ │ + movwcs pc, #10697 @ 0x29c9 @ │ │ │ │ andlt r6, r4, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd10 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461a2197 │ │ │ │ - blvs 0xff3093e8 │ │ │ │ - stc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ - blls 0x17fe6c │ │ │ │ + blvs 0xff30949c │ │ │ │ + stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ + blls 0x17ff20 │ │ │ │ rscvs r2, r1, r3, lsl #2 │ │ │ │ strbvs r4, [r2, #1050]! @ 0x41a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - blmi 0x164cc0 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x164d74 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1a45266 │ │ │ │ - svclt 0x0000fcd1 │ │ │ │ - eorseq fp, r3, r4, asr #17 │ │ │ │ + svclt 0x0000fd17 │ │ │ │ + eorseq fp, r3, ip, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfba24 │ │ │ │ + bl 0xfebfbad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ - blcs 0xa9734 │ │ │ │ + blcs 0xa97e8 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ @ instruction: 0xf1bcc0d9 │ │ │ │ andle r0, r4, r0, lsl #30 │ │ │ │ ldreq r6, [r2, sl, lsl #16] │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ stmvs r3, {r0, r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stcvs 6, cr4, [r2, #16] │ │ │ │ - bne 0xfe736088 │ │ │ │ + bne 0xfe73613c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fc3d │ │ │ │ + @ instruction: 0xf894fbe3 │ │ │ │ @ instruction: 0xf08000d9 │ │ │ │ @ instruction: 0xf7ac0001 │ │ │ │ - @ instruction: 0xf642fa19 │ │ │ │ + @ instruction: 0xf642f9bf │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d16, d7 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - ldc2 7, cr15, [sl], #716 @ 0x2cc │ │ │ │ + stc2l 7, cr15, [r0], #-716 @ 0xfffffd34 │ │ │ │ @ instruction: 0xf8946da2 │ │ │ │ stmdavs fp!, {r0, r3, r4, r6, r7} │ │ │ │ tstpeq r3, r2 @ p-variant is OBSOLETE │ │ │ │ - bne 0x176d094 │ │ │ │ + bne 0x176d148 │ │ │ │ svclt 0x000c4290 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0x46204419 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -151900,336 +151945,336 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, lr, lsl #16 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ab4690 │ │ │ │ - cdpcs 13, 0, cr15, cr15, cr7, {1} │ │ │ │ + cdpcs 12, 0, cr15, cr15, cr13, {6} │ │ │ │ teqle lr, r5, lsl #12 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffde28ee │ │ │ │ + blx 0xfe7629a2 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt fp, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf897fda1 │ │ │ │ + @ instruction: 0xf897fd47 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x3fe9a0 │ │ │ │ + blcs 0x3fea54 │ │ │ │ strtmi sp, [r8], -lr, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ rscle r2, r4, r0, lsl #22 │ │ │ │ andeq pc, r1, #200, 2 @ 0x32 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b00092 │ │ │ │ - @ instruction: 0xe7dcfd7f │ │ │ │ + ldrb pc, [ip, r5, lsr #26] @ │ │ │ │ vmlsl.s8 , d8, d15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - ldc2l 7, cr15, [r6, #-704]! @ 0xfffffd40 │ │ │ │ + ldc2 7, cr15, [ip, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf649e7d3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01026 │ │ │ │ - strb pc, [r1, r7, lsl #26] @ │ │ │ │ - blcs 0xbee04 │ │ │ │ - bmi 0x3d8cb0 │ │ │ │ + strb pc, [r1, sp, lsr #25] @ │ │ │ │ + blcs 0xbeeb8 │ │ │ │ + bmi 0x3d8d64 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x0018f851 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - stc2 7, cr15, [sl], #688 @ 0x2b0 │ │ │ │ + mrrc2 7, 10, pc, r0, cr12 @ │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - ldrdeq fp, [r6], ip │ │ │ │ + addeq fp, r6, r8, lsr #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdvs pc, [ip], r0 │ │ │ │ @ instruction: 0xf006b082 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf8d0d86c │ │ │ │ strmi r5, [pc], -r8, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf7ab6504 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #25 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #24 @ │ │ │ │ @ instruction: 0xf0454682 │ │ │ │ @ instruction: 0xf7b00503 │ │ │ │ - @ instruction: 0xf7abfcc9 │ │ │ │ - @ instruction: 0xf1b8fc9d │ │ │ │ + @ instruction: 0xf7abfc6f │ │ │ │ + @ instruction: 0xf1b8fc43 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6284 │ │ │ │ + blcs 0xb6338 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfb69 │ │ │ │ - @ instruction: 0xf1b9fc8d │ │ │ │ + @ instruction: 0xf7abfb0f │ │ │ │ + @ instruction: 0xf1b9fc33 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb62a4 │ │ │ │ + blcs 0xb6358 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf7abfb59 │ │ │ │ - @ instruction: 0xf8d4fcb1 │ │ │ │ + @ instruction: 0xf7abfaff │ │ │ │ + @ instruction: 0xf8d4fc57 │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ svclt 0x00072b10 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ - mrc2 7, 7, pc, cr8, cr7, {5} │ │ │ │ + mrc2 7, 4, pc, cr14, cr7, {5} │ │ │ │ @ instruction: 0x462b4917 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strbmi r6, [r8], -r9, lsl #16 │ │ │ │ strcs r5, [r0], #-2145 @ 0xfffff79f │ │ │ │ ldrbmi r9, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - @ instruction: 0xffc6f7bb │ │ │ │ + @ instruction: 0xff6cf7bb │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01028 │ │ │ │ - @ instruction: 0xf7abfc7b │ │ │ │ - @ instruction: 0xf1b9fc4f │ │ │ │ + @ instruction: 0xf7abfc21 │ │ │ │ + @ instruction: 0xf1b9fbf5 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf649d0c1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b01029 │ │ │ │ - strb pc, [r2, sp, ror #24] @ │ │ │ │ - stc2 7, cr15, [sl], #-428 @ 0xfffffe54 │ │ │ │ - addeq fp, r6, r2, lsl r5 │ │ │ │ + bfi pc, r3, (invalid: 24:2) @ │ │ │ │ + blx 0xff4e290e │ │ │ │ + addeq fp, r6, lr, asr r4 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbcd0 │ │ │ │ + bl 0xfebfbd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r5], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x123b78 │ │ │ │ - bcs 0x4762f8 │ │ │ │ + bls 0x123ac4 │ │ │ │ + bcs 0x4763ac │ │ │ │ @ instruction: 0xf895d131 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6394 │ │ │ │ + blcs 0xb6448 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649faf1 │ │ │ │ + @ instruction: 0xf649fa97 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - blvs 0xff6ad964 │ │ │ │ + blvs 0xff6ada18 │ │ │ │ @ instruction: 0xf06f2103 │ │ │ │ rscvs r0, r9, r1, lsl #4 │ │ │ │ @ instruction: 0xf7b24621 │ │ │ │ - strtmi pc, [r1], -r1, lsr #20 │ │ │ │ + strtmi pc, [r1], -r7, asr #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x7e29e8 │ │ │ │ + @ instruction: 0xf9c2f7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0x1962a02 │ │ │ │ + blx 0x2e2ab6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [fp, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0], {176} @ 0xb0 │ │ │ │ + blx 0xfee62ad6 │ │ │ │ ldrb r9, [r0, r1, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbd84 │ │ │ │ + bl 0xfebfbe38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ab9201 │ │ │ │ - bls 0x123ac4 │ │ │ │ - bcs 0x4763b0 │ │ │ │ + bls 0x123a10 │ │ │ │ + bcs 0x476464 │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6428 │ │ │ │ + blcs 0xb64dc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa97 │ │ │ │ + @ instruction: 0xf649fa3d │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0x15497c8 │ │ │ │ + bne 0x154987c │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ - blvs 0xfe6f57f4 │ │ │ │ - blx 0xfe2e2bc4 │ │ │ │ + blvs 0xfe6f58a8 │ │ │ │ + blx 0xc62c78 │ │ │ │ tstcs r3, r1, lsl #22 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ strtmi r6, [r9], -r1, ror #1 │ │ │ │ @ instruction: 0xf7b26bd8 │ │ │ │ - @ instruction: 0x4629f9bb │ │ │ │ + strtmi pc, [r9], -r1, ror #18 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9b6f7b2 │ │ │ │ + @ instruction: 0xf95cf7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - blx 0xfffe2acc │ │ │ │ + blx 0xfe962b80 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd30 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ movwls r2, #5015 @ 0x1397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xfeb62aee │ │ │ │ + blx 0x14e2ba2 │ │ │ │ strb r9, [r4, r1, lsl #22] │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ svceq 0x001b30e0 │ │ │ │ @ instruction: 0xf8d0d04f │ │ │ │ vshr.u64 q9, q0, #62 │ │ │ │ - bcs 0xa9744 │ │ │ │ + bcs 0xa97f8 │ │ │ │ ldrblt sp, [r0, #329]! @ 0x149 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x4a58a8 │ │ │ │ + blcs 0x4a595c │ │ │ │ @ instruction: 0xf642d04b │ │ │ │ vabdl.s8 , d16, d20 │ │ │ │ stmdavs sl!, {r0, r1, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf7ab9203 │ │ │ │ - bls 0x1a39e4 │ │ │ │ - bcs 0x476490 │ │ │ │ + bls 0x1a3930 │ │ │ │ + bcs 0x476544 │ │ │ │ @ instruction: 0xf894d134 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb6508 │ │ │ │ + blcs 0xb65bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf649fa27 │ │ │ │ + @ instruction: 0xf649f9cd │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - blvs 0xff6adaf8 │ │ │ │ + blvs 0xff6adbac │ │ │ │ andcs r4, r3, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf06f60e2 │ │ │ │ @ instruction: 0xf7b20201 │ │ │ │ - @ instruction: 0x4629f957 │ │ │ │ + @ instruction: 0x4629f8fd │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf952f7b2 │ │ │ │ + @ instruction: 0xf8f8f7b2 │ │ │ │ ldmdavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ - blx 0xfe7e2b8c │ │ │ │ + blx 0x1162c40 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbvs r2, [r3, #1]! │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - blls 0x1a3a08 │ │ │ │ + blls 0x1a3954 │ │ │ │ @ instruction: 0xf8d0e7cd │ │ │ │ - blcs 0xf1024 │ │ │ │ + blcs 0xf10d8 │ │ │ │ @ instruction: 0xf890dcaf │ │ │ │ - blcs 0xb0f58 │ │ │ │ + blcs 0xb100c │ │ │ │ @ instruction: 0xf642d0ab │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ stmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andls r4, r3, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf7ab681e │ │ │ │ - stmdbmi sl, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbmi sl, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r9, [r9], #-2563 @ 0xfffff5fd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ @ instruction: 0xf8cd0f9c │ │ │ │ @ instruction: 0xf7acc000 │ │ │ │ - @ instruction: 0xe790fad9 │ │ │ │ - addeq fp, r6, sl, lsr r2 │ │ │ │ + @ instruction: 0xe790fa7f │ │ │ │ + addeq fp, r6, r6, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfbf58 │ │ │ │ + bl 0xfebfc00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs pc, {r3, r4, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0xf7ab4605 │ │ │ │ - svccs 0x000ffae1 │ │ │ │ + svccs 0x000ffa87 │ │ │ │ tstle fp, r6, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9aef7fd │ │ │ │ + @ instruction: 0xf954f7fd │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ eorle r2, lr, sp, lsl #22 │ │ │ │ ldmiblt r3, {r0, r1, r5, fp, sp, lr} │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xff9e2c78 │ │ │ │ + blx 0xfe362d2c │ │ │ │ stmdbvs r3!, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ab9303 │ │ │ │ - blls 0x1a3898 │ │ │ │ - blcs 0x4765e4 │ │ │ │ + blls 0x1a37e4 │ │ │ │ + blcs 0x476698 │ │ │ │ @ instruction: 0xf895d12c │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ - blcs 0xb66b8 │ │ │ │ + blcs 0xb676c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16d9fc │ │ │ │ + ldmib r4, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16dab0 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ stclmi 0, cr15, [r6, #-12] │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r9, sl, sp}^ │ │ │ │ sbcle r2, sp, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @@ -152237,66 +152282,66 @@ │ │ │ │ @ instruction: 0xf851681b │ │ │ │ ldmpl r7, {r3, r4, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrtmi r4, [r7], #-1083 @ 0xfffffbc5 │ │ │ │ @ instruction: 0xf7ac9700 │ │ │ │ - ldr pc, [r5, sp, ror #20]! │ │ │ │ + @ instruction: 0xe7b5fa13 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfea62cf4 │ │ │ │ - bcs 0xded84 │ │ │ │ + blx 0x13e2da8 │ │ │ │ + bcs 0xdee38 │ │ │ │ @ instruction: 0x4639d03b │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - and pc, r7, pc, asr #31 │ │ │ │ + and pc, r7, r5, ror pc @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - @ instruction: 0xffe8f7b0 │ │ │ │ + @ instruction: 0xff8ef7b0 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b0b1c3 │ │ │ │ - ldrtmi pc, [r0], -pc, asr #21 @ │ │ │ │ + @ instruction: 0x4630fa75 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0xd4638 │ │ │ │ + bcs 0xd46ec │ │ │ │ ldrtmi sp, [r9], -ip, ror #1 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - strb pc, [r7, pc, lsl #26]! @ │ │ │ │ + @ instruction: 0xe7e7fcb5 │ │ │ │ ldrmi fp, [r1], -r2, lsl #19 │ │ │ │ @ instruction: 0xf7b04638 │ │ │ │ - @ instruction: 0xe7e1fa93 │ │ │ │ - blx 0x762d56 │ │ │ │ + @ instruction: 0xe7e1fa39 │ │ │ │ + blx 0xff0e2e08 │ │ │ │ andlt r4, r5, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 7, 2, pc, cr6, cr0, {5} │ │ │ │ + ldc2l 7, cr15, [ip, #704]! @ 0x2c0 │ │ │ │ @ instruction: 0xf7abe7d0 │ │ │ │ - @ instruction: 0xf649fa3b │ │ │ │ + @ instruction: 0xf649f9e1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {5} │ │ │ │ - stc2l 7, cr15, [ip], #704 @ 0x2c0 │ │ │ │ + ldc2 7, cr15, [r2], {176} @ 0xb0 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - strtmi pc, [sl], -r5, asr #28 │ │ │ │ + strtmi pc, [sl], -fp, ror #27 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff5e2d9e │ │ │ │ + blx 0x1f62e52 │ │ │ │ svclt 0x0000e7ba │ │ │ │ - addeq fp, r6, r2, ror #2 │ │ │ │ + addeq fp, r6, lr, lsr #1 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x131afc │ │ │ │ + blcs 0x131bb0 │ │ │ │ ldrblt sp, [r0, #-2388]! @ 0xfffff6ac │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr3, {1} │ │ │ │ svceq 0x000df1be │ │ │ │ @@ -152304,134 +152349,134 @@ │ │ │ │ strmi r6, [r5], -r9, asr #16 │ │ │ │ suble r2, r8, r4, lsl #18 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf03dd030 │ │ │ │ - cmpplt r8, #240640 @ p-variant is OBSOLETE @ 0x3ac00 │ │ │ │ + cmpplt r8, #12544 @ p-variant is OBSOLETE @ 0x3100 │ │ │ │ movwls r6, #6179 @ 0x1823 │ │ │ │ - @ instruction: 0xf9faf7ab │ │ │ │ + @ instruction: 0xf9a0f7ab │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x476758 │ │ │ │ + blcs 0x47680c │ │ │ │ @ instruction: 0xf895d138 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c6f7fd │ │ │ │ + @ instruction: 0xf86cf7fd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46316b90 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xfff8f7b1 │ │ │ │ + @ instruction: 0xff9ef7b1 │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7abd00c │ │ │ │ - @ instruction: 0xf642fe99 │ │ │ │ + @ instruction: 0xf642fe3f │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf982f7b3 │ │ │ │ + @ instruction: 0xf928f7b3 │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #6000 @ 0x1770 │ │ │ │ - @ instruction: 0xf9bef7ab │ │ │ │ + @ instruction: 0xf964f7ab │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf9dcf7b0 │ │ │ │ + @ instruction: 0xf982f7b0 │ │ │ │ strb r9, [r7, r1, lsl #20] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6424f31 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ ldcmi 6, cr2, [r0, #-604]! @ 0xfffffda4 │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf7aa6830 │ │ │ │ - strbmi pc, [r4, #-3929] @ 0xfffff0a7 @ │ │ │ │ + strbmi pc, [r4, #-3839] @ 0xfffff101 @ │ │ │ │ svceq 0x0004f845 │ │ │ │ @ instruction: 0xf649d1f5 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ vst3.32 {d18-d20}, [pc :64], r7 │ │ │ │ ldmdavs r0!, {r1, r2, r8, ip, sp, lr} │ │ │ │ - sbcscs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + andsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff48f7aa │ │ │ │ + cdp2 7, 14, cr15, cr14, cr10, {5} │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vrshr.s64 q9, q2, #64 │ │ │ │ + vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64a3 │ │ │ │ - @ instruction: 0xf44fff3d │ │ │ │ + @ instruction: 0xf44ffee3 │ │ │ │ strmi r7, [r3], -r7, lsl #2 │ │ │ │ - subvc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + addseq pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff32f7aa │ │ │ │ + cdp2 7, 13, cr15, cr8, cr10, {5} │ │ │ │ tstpvc r9, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d15, d3 │ │ │ │ - vrshr.s64 q9, q4, #64 │ │ │ │ + vsubl.s8 q10, d0, d16 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf7aa64e3 │ │ │ │ - @ instruction: 0xf44fff27 │ │ │ │ + @ instruction: 0xf44ffecd │ │ │ │ strmi r5, [r3], -r6, asr #2 │ │ │ │ - sbcscs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eormi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - @ instruction: 0xff7af7aa │ │ │ │ - rsccs pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + @ instruction: 0xff20f7aa │ │ │ │ + eorsmi pc, r4, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d3, d3 │ │ │ │ ldmdavs r0!, {r3, r7, r8, ip} │ │ │ │ @ instruction: 0xf7aa6523 │ │ │ │ - strbvs pc, [r0, #-3951]! @ 0xfffff091 @ │ │ │ │ + strbvs pc, [r0, #-3861]! @ 0xfffff0eb @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r8, lsl sl │ │ │ │ addseq r9, r7, #240, 26 @ 0x3c00 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x147c178 │ │ │ │ + b 0x147c22c │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0xa84cc │ │ │ │ + bcc 0xa8580 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe135a20 │ │ │ │ + b 0xfe135ad4 │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x149f0ac │ │ │ │ + b 0x149f160 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x149f0a0 │ │ │ │ + b 0x149f154 │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1182108 │ │ │ │ + b 0x11821bc │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ ldmdblt sl, {r0, r3, r4, r9, sl, lr}^ │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ andcs lr, ip, #270336 @ 0x42000 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andvs lr, ip, r2, asr #20 │ │ │ │ @@ -152439,40 +152484,40 @@ │ │ │ │ eorsle r2, r9, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ ldrlt sp, [r0, #-247]! @ 0xffffff09 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ @ instruction: 0xf1ae25ff │ │ │ │ @ instruction: 0xf1ce0220 │ │ │ │ - blx 0x1e61cc │ │ │ │ - blx 0xa21958 │ │ │ │ - blx 0x222164 │ │ │ │ + blx 0x1e6280 │ │ │ │ + blx 0xa21a0c │ │ │ │ + blx 0x222218 │ │ │ │ msrmi CPSR_x, #14, 28 @ 0xe0 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ movwcc r4, #4881 @ 0x1311 │ │ │ │ andsle r2, sl, r8, lsl #22 │ │ │ │ addsmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x000cea12 │ │ │ │ @ instruction: 0xe7e5d0f7 │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x14938e0 │ │ │ │ - b 0x147ddac │ │ │ │ + b 0x1493994 │ │ │ │ + b 0x147de60 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ addsmi r4, r0, #0, 6 │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ andcs lr, r0, #41680896 @ 0x27c0000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1476f70 │ │ │ │ + b 0x1477024 │ │ │ │ @ instruction: 0xf01c410c │ │ │ │ @ instruction: 0xf4010f80 │ │ │ │ svclt 0x0018117c │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, r8, lsr r1 │ │ │ │ cmnppl pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152486,167 +152531,167 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ - stc2 7, cr15, [r4, #672] @ 0x2a0 │ │ │ │ + stc2 7, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ stmib r3, {r0, r3, r4, r6, r7, r8, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0x669a011b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andle r2, r9, r1, lsl #20 │ │ │ │ tstle pc, r4, lsl #20 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - stmdalt r4!, {r0, r1, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00caf7b2 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ - svclt 0x00d4f7b2 │ │ │ │ + svclt 0x007af7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebfc458 │ │ │ │ + bl 0xfebfc50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - blmi 0x125720 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x1257d4 │ │ │ │ @ instruction: 0x900022ba │ │ │ │ - @ instruction: 0xffa2f1a3 │ │ │ │ - eorseq fp, r3, r0, lsl r9 │ │ │ │ + @ instruction: 0xffe8f1a3 │ │ │ │ + eorseq fp, r3, r8, asr sl │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - svclt 0x002af7fc │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr12, {7} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf7b01022 │ │ │ │ - svclt 0x0000b871 │ │ │ │ + svclt 0x0000b817 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc4a8 │ │ │ │ + bl 0xfebfc55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7ab2100 │ │ │ │ - stmdbls r1, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xb6ad4 │ │ │ │ + @ instruction: 0xf7aa2100 │ │ │ │ + stmdbls r1, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bls 0xb6b88 │ │ │ │ tstle r9, pc, lsl #18 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ stcvs 6, cr4, [r3, #128]! @ 0x80 │ │ │ │ strtmi r2, [r9], -r0, lsl #18 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ andeq lr, r3, #165888 @ 0x28800 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - mrc2 7, 7, pc, cr14, cr12, {7} │ │ │ │ + mcr2 7, 5, pc, cr4, cr12, {7} @ │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r1, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8a2f7b0 │ │ │ │ + @ instruction: 0xf848f7b0 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc524 │ │ │ │ + bl 0xfebfc5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ rsbmi fp, sp, #49152 @ 0xc000 │ │ │ │ umlalscs pc, lr, r6, r8 @ │ │ │ │ smlattlt sl, r1, r8, r6 │ │ │ │ andle r2, r9, sp, lsl #18 │ │ │ │ ldrtmi r6, [r0], -r2, lsr #16 │ │ │ │ svclt 0x00182a00 │ │ │ │ andlt r4, r4, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a4f7ff │ │ │ │ - bcs 0xbf4e4 │ │ │ │ - bllt 0xf99728 │ │ │ │ + bcs 0xbf598 │ │ │ │ + bllt 0xf997dc │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - @ instruction: 0xf649ffe3 │ │ │ │ + @ instruction: 0xf649ff89 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ mulls r2, r7, r2 │ │ │ │ @ instruction: 0x462a6b51 │ │ │ │ - @ instruction: 0xf86af7b0 │ │ │ │ + @ instruction: 0xf810f7b0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r2, {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0018f851 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa8f7ab │ │ │ │ + @ instruction: 0xff4ef7ab │ │ │ │ strb r6, [r9, r1, ror #17] │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - blvs 0x10a5a10 │ │ │ │ + blvs 0x10a5ac4 │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x0018f851 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xff8af7ab │ │ │ │ + @ instruction: 0xff30f7ab │ │ │ │ str r6, [fp, r1, ror #17]! │ │ │ │ - addeq sl, r6, r4, ror #23 │ │ │ │ - addeq sl, r6, r6, lsr #23 │ │ │ │ + addeq sl, r6, r0, lsr fp │ │ │ │ + strdeq sl, [r6], r2 │ │ │ │ ldrmi r4, [r1], -ip, lsl #13 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd01e │ │ │ │ svclt 0x00180f0d │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf649d007 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - @ instruction: 0xf8d0bd9f │ │ │ │ + @ instruction: 0xf8d0bd45 │ │ │ │ @ instruction: 0xf01330d0 │ │ │ │ @ instruction: 0xf6490f80 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ svclt 0x00142397 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ eoreq pc, ip, r3, asr r8 @ │ │ │ │ - stclt 7, cr15, [lr, #708] @ 0x2c4 │ │ │ │ + ldclt 7, cr15, [r4, #-708]! @ 0xfffffd3c │ │ │ │ smullscs pc, r9, r0, r8 @ │ │ │ │ sbcvs r2, r3, r3, lsl #6 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf64965c3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bcs 0xae2b0 │ │ │ │ + bcs 0xae364 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf8530201 │ │ │ │ @ instruction: 0xf7b1002c │ │ │ │ - svclt 0x0000bd79 │ │ │ │ + svclt 0x0000bd1f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, fp, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ orrslt r4, r3, r5, lsl r6 │ │ │ │ @@ -152657,62 +152702,62 @@ │ │ │ │ svclt 0x00aef7ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x1251a8 │ │ │ │ + blls 0x1250f4 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ tstle r0, pc, lsl #22 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - blcs 0xb6dc4 │ │ │ │ + blcs 0xb6e78 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - ldmib r4, {r0, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x16e0ec │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x16e1a0 │ │ │ │ ldm pc, {r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ stmdacs r1!, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6490b11 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [lr, r9, asr #30]! @ │ │ │ │ + strb pc, [lr, pc, ror #29]! @ │ │ │ │ ldrtmi fp, [r1], -sl, asr #6 │ │ │ │ @ instruction: 0xf7b14630 │ │ │ │ - and pc, r7, r3, ror ip @ │ │ │ │ + and pc, r7, r9, lsl ip @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084631 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - stc2 7, cr15, [ip], {176} @ 0xb0 │ │ │ │ + ldc2 7, cr15, [r2], #-704 @ 0xfffffd40 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7afb17b │ │ │ │ - @ instruction: 0xe7b5ff73 │ │ │ │ + @ instruction: 0xe7b5ff19 │ │ │ │ rscsle r2, r5, r0, lsl #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9bcf7b0 │ │ │ │ + @ instruction: 0xf962f7b0 │ │ │ │ ldmdblt sl!, {r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - @ instruction: 0xff40f7af │ │ │ │ + cdp2 7, 14, cr15, cr6, cr15, {5} │ │ │ │ @ instruction: 0xf7afe7ea │ │ │ │ - str pc, [r5, r7, asr #31]! │ │ │ │ + str pc, [r5, sp, ror #30]! │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x3e3406 │ │ │ │ + blx 0xfed634b8 │ │ │ │ @ instruction: 0xf7aae7e2 │ │ │ │ - @ instruction: 0xf649fef1 │ │ │ │ + @ instruction: 0xf649fe97 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r2, pc, #1543503874 @ 0x5c000002 │ │ │ │ ldcvs 6, cr4, [r9], {7} │ │ │ │ - @ instruction: 0xf9a2f7b0 │ │ │ │ + @ instruction: 0xf948f7b0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7b02201 │ │ │ │ - @ instruction: 0x463afafb │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #21 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf88af7b0 │ │ │ │ + @ instruction: 0xf830f7b0 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d20, d2 │ │ │ │ @@ -152721,48 +152766,48 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x469881f0 │ │ │ │ movwls r6, #2187 @ 0x88b │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0xe50a8 │ │ │ │ - blcs 0x476dcc │ │ │ │ + blls 0xe4ff4 │ │ │ │ + blcs 0x476e80 │ │ │ │ @ instruction: 0xf896d136 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb6e68 │ │ │ │ + blcs 0xb6f1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r2!, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b100d2 │ │ │ │ - strtmi pc, [r9], -r3, lsl #24 │ │ │ │ + strtmi pc, [r9], -r9, lsr #23 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ - blcs 0x47f770 │ │ │ │ + blcs 0x47f824 │ │ │ │ movwls sp, #4112 @ 0x1010 │ │ │ │ - cdp2 7, 10, cr15, cr0, cr10, {5} │ │ │ │ + cdp2 7, 4, cr15, cr6, cr10, {5} │ │ │ │ @ instruction: 0xf6499b01 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r0, r7, r1 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - cdp2 7, 12, cr15, cr0, cr15, {5} │ │ │ │ + cdp2 7, 6, cr15, cr6, cr15, {5} │ │ │ │ strtmi r9, [r9], -r0, lsl #20 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - cdp2 7, 10, cr15, cr4, cr15, {5} │ │ │ │ + cdp2 7, 4, cr15, cr10, cr15, {5} │ │ │ │ svclt 0x0000e7c9 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlalbblt r7, r3, r0, r3 │ │ │ │ msreq SPSR_sc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ @@ -152781,40 +152826,40 @@ │ │ │ │ addvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0x4618e772 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc8a4 │ │ │ │ + bl 0xfebfc958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ ldmdblt r1!, {r0, r8, sp}^ │ │ │ │ @ instruction: 0x4601b1f2 │ │ │ │ andls r2, r1, r4, lsl #4 │ │ │ │ - cdp2 7, 12, cr15, cr4, cr15, {5} │ │ │ │ + cdp2 7, 6, cr15, cr10, cr15, {5} │ │ │ │ strmi r9, [r2], -r1, lsl #16 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4030 │ │ │ │ cdpne 14, 5, cr11, cr9, cr15, {4} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ @ instruction: 0xf1c3d0ef │ │ │ │ strmi r0, [r1], -r1, lsl #4 │ │ │ │ addseq r9, r2, r1 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr15, {5} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr15, {5} │ │ │ │ strb r9, [r6, r1, lsl #16]! │ │ │ │ @ instruction: 0x4601b21a │ │ │ │ addseq r9, r2, r1 │ │ │ │ @ instruction: 0xf7af4252 │ │ │ │ - stmdals r1, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7dd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r4, ip, lsl #1 │ │ │ │ @@ -152822,68 +152867,68 @@ │ │ │ │ ldmdale pc!, {r0, r2, r4, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf8d0469a │ │ │ │ strmi r3, [sp], -r8, lsl #1 │ │ │ │ vst1.8 {d25-d28}, [r3], r3 │ │ │ │ strmi r6, [r4], -r4, lsl #6 │ │ │ │ movweq pc, #12355 @ 0x3043 @ │ │ │ │ @ instruction: 0xf7aa9302 │ │ │ │ - @ instruction: 0x4629fdf3 │ │ │ │ + @ instruction: 0x4629fd99 │ │ │ │ @ instruction: 0xf7af4680 │ │ │ │ - @ instruction: 0xf7aafe19 │ │ │ │ - strmi pc, [r7], -r1, lsr #28 │ │ │ │ - stc2l 7, cr15, [sl, #680]! @ 0x2a8 │ │ │ │ + @ instruction: 0xf7aafdbf │ │ │ │ + strmi pc, [r7], -r7, asr #27 │ │ │ │ + ldc2 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - ldmdbmi r4, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r4, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ ldmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdapl r1, {r1, r9, ip, sp}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf938f7bb │ │ │ │ + @ instruction: 0xf8def7bb │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ - blcs 0x4b706c │ │ │ │ + blcs 0x4b7120 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7b74630 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #17 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #16 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr15, {7} @ │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr4, cr15, {7} @ │ │ │ │ - stc2 7, cr15, [r8, #424]! @ 0x1a8 │ │ │ │ - strdeq sl, [r6], lr │ │ │ │ + stc2l 7, cr15, [lr, #-424] @ 0xfffffe58 │ │ │ │ + addeq sl, r6, sl, asr #14 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9c8 │ │ │ │ + bl 0xfebfca7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7ff9301 │ │ │ │ - blls 0x124e44 │ │ │ │ + blls 0x124ef8 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdavs r3!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - bls 0x125080 │ │ │ │ + bls 0x124fcc │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ stc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -152897,119 +152942,119 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x11696e0 │ │ │ │ + b 0x1169794 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167a00 │ │ │ │ + b 0x1167ab4 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdavs fp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4da8 │ │ │ │ + blls 0x1a4cf4 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ teqle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb7164 │ │ │ │ + blcs 0xb7218 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4d84 │ │ │ │ + blls 0x1a4cd0 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ teqle r4, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ - blcs 0xb71c8 │ │ │ │ + blcs 0xb727c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b3a3 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - blx 0xfe4637c8 │ │ │ │ + blx 0xde387c │ │ │ │ @ instruction: 0x462a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0xfe2e37dc │ │ │ │ + blx 0xc63890 │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r9, ror #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [ip, #-700] @ 0xfffffd44 │ │ │ │ + stc2l 7, cr15, [r2], {175} @ 0xaf │ │ │ │ @ instruction: 0xf649e7c1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ - @ instruction: 0xff9af7af │ │ │ │ - blls 0x16e1b0 │ │ │ │ + @ instruction: 0xff40f7af │ │ │ │ + blls 0x16e264 │ │ │ │ andls r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0x46324630 │ │ │ │ - blx 0x1663840 │ │ │ │ + @ instruction: 0xf9fcf7b1 │ │ │ │ svclt 0x0000e7cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcba0 │ │ │ │ + bl 0xfebfcc54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [ip], -fp, lsl #16 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - ldc2 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ + stc2l 7, cr15, [r2], #-680 @ 0xfffffd58 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1222b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe2e39c2 │ │ │ │ + blx 0xc63a76 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8bef7b2 │ │ │ │ + @ instruction: 0xf864f7b2 │ │ │ │ strtmi r6, [r9], -r2, ror #16 │ │ │ │ ldreq r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr15, {5} │ │ │ │ + cdp2 7, 1, cr15, cr12, cr15, {5} │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r3, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7ddfcb7 │ │ │ │ + @ instruction: 0xe7ddfc5d │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -153017,50 +153062,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, fp, asr #17 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ strmi r9, [r6], -r1, lsl #6 │ │ │ │ @ instruction: 0xf7aa4680 │ │ │ │ - blls 0x124c08 │ │ │ │ - blcs 0x47726c │ │ │ │ + blls 0x124b54 │ │ │ │ + blcs 0x477320 │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ - blcs 0xb7308 │ │ │ │ + blcs 0xb73bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x0000b383 │ │ │ │ svclt 0x00144629 │ │ │ │ andscs r4, pc, #60817408 @ 0x3a00000 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0xf642f9d1 │ │ │ │ + @ instruction: 0xf642f977 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ stmiavs r0!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ tstls r1, r9, lsl r8 │ │ │ │ - @ instruction: 0xf908f7ab │ │ │ │ + @ instruction: 0xf8aef7ab │ │ │ │ strmi r9, [r3], -r1, lsl #18 │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ strbmi r4, [r0], -r8, asr #15 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ stc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - stmdbvs r3!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7af4628 │ │ │ │ - ldrb pc, [r0, r1, ror #29] @ │ │ │ │ + ldrb pc, [r0, r7, lsl #29] @ │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ smlawblt r3, r0, r3, r7 │ │ │ │ subsvs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrmi lr, [r8], -ip, lsl #15 │ │ │ │ @@ -153081,132 +153126,132 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x11699c0 │ │ │ │ + b 0x1169a74 │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - b 0x1167ce0 │ │ │ │ + b 0x1167d94 │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r1, lsl #6 │ │ │ │ strmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xff463a3a │ │ │ │ + blx 0x1de3aee │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x4773b0 │ │ │ │ + blcs 0x477464 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe763b9c │ │ │ │ + blx 0x10e3c50 │ │ │ │ movwls r6, #6307 @ 0x18a3 │ │ │ │ - blx 0xfefe3a5e │ │ │ │ + blx 0x1963b12 │ │ │ │ strmi r9, [r0], r1, lsl #22 │ │ │ │ teqle r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe2e3bc0 │ │ │ │ - ldc2 7, cr15, [r4], {170} @ 0xaa │ │ │ │ + blx 0xc63c74 │ │ │ │ + blx 0xfef63b32 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ stmdavs r9, {r0, ip, pc} │ │ │ │ - ldc2 7, cr15, [r2], #-700 @ 0xfffffd44 │ │ │ │ + blx 0xff6e3b5a │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrtmi r4, [r8], -r8, asr #15 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0xfffe3bfa │ │ │ │ + blx 0xfffe3cae │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64983f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - strb pc, [r3, pc, lsr #23] @ │ │ │ │ + @ instruction: 0xe7c3fb55 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xfea63af2 │ │ │ │ + blx 0x13e3ba6 │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1bc3434 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - b 0x1169ac8 │ │ │ │ + b 0x1169b7c │ │ │ │ bicsmi r0, fp, #132, 6 @ 0x10000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1167de8 │ │ │ │ + b 0x1167e9c │ │ │ │ bicsmi r7, fp, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r0], r1, lsl #6 │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ - blx 0x1363b42 │ │ │ │ + blx 0xffce3bf4 │ │ │ │ strmi r9, [r1], -r1, lsl #22 │ │ │ │ - blcs 0x4774bc │ │ │ │ + blcs 0x477570 │ │ │ │ @ instruction: 0xf895d130 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x663ca4 │ │ │ │ + @ instruction: 0xf9bcf7fc │ │ │ │ andls r6, r1, #10616832 @ 0xa20000 │ │ │ │ - blx 0xee3b66 │ │ │ │ + blx 0xff863c18 │ │ │ │ strmi r9, [r3], -r1, lsl #20 │ │ │ │ @ instruction: 0xd1282a0f │ │ │ │ smullscs pc, r9, r6, r8 @ │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - bcs 0xca8d4 │ │ │ │ + bcs 0xca988 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - blls 0x1244e8 │ │ │ │ + blls 0x124434 │ │ │ │ @ instruction: 0x4639461a │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, lsl #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0xe63bd2 │ │ │ │ + blx 0xff7e3c84 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0xbe3be6 │ │ │ │ + blx 0xff563c98 │ │ │ │ ldrb r9, [r7, r1, lsl #22] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullsvs pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ @@ -153225,29 +153270,29 @@ │ │ │ │ vstmiami r5, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ strmi r6, [ip], -sp, lsl #17 │ │ │ │ @ instruction: 0x4693461e │ │ │ │ @ instruction: 0xf7aa4607 │ │ │ │ - vstrcs s30, [pc, #-820] @ 0xa5a60 │ │ │ │ + vstrcs s30, [pc, #-460] @ 0xa5c7c │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf897d175 │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf99af7fc │ │ │ │ + @ instruction: 0xf940f7fc │ │ │ │ @ instruction: 0xf7aa6865 │ │ │ │ - @ instruction: 0x4681fabd │ │ │ │ + strmi pc, [r1], r3, ror #20 │ │ │ │ cmple r0, pc, lsl #26 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98af7fc │ │ │ │ + @ instruction: 0xf930f7fc │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldreq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ ldreq pc, [r1, #704] @ 0x2c0 │ │ │ │ svcge 0x0070ee1d │ │ │ │ ldmdavs r3!, {r2, r3, r5, r9, fp, lr} │ │ │ │ @@ -153255,163 +153300,163 @@ │ │ │ │ andcs pc, r2, sl, asr r8 @ │ │ │ │ andeq lr, r2, r9, lsl #22 │ │ │ │ andls r4, r1, r3, lsl r4 │ │ │ │ @ instruction: 0xf1bb4442 │ │ │ │ andsle r0, r5, r0, lsl #30 │ │ │ │ ldrdeq pc, [r0, -r5]! │ │ │ │ andls r4, r0, #606208 @ 0x94000 │ │ │ │ - blx 0xfe9e3cb8 │ │ │ │ + blx 0x1363d6c │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4642 │ │ │ │ andcs pc, r1, pc, ror #21 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdeq pc, [r4, r5]! │ │ │ │ andls r4, r0, #442368 @ 0x6c000 │ │ │ │ - blx 0xfe463ce4 │ │ │ │ + blx 0xde3d98 │ │ │ │ @ instruction: 0xf649e7e8 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - @ instruction: 0x2e00fa9b │ │ │ │ - blmi 0x61a150 │ │ │ │ + vmlscs.f32 s30, s0, s2 │ │ │ │ + blmi 0x61a204 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c4692 │ │ │ │ vbic.i32 d16, #786432 @ 0x000c0000 │ │ │ │ ldmpl r3, {r0, r4, r7, r8, sl}^ │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf8d56831 │ │ │ │ strmi r0, [fp], #-288 @ 0xfffffee0 │ │ │ │ orrsvc pc, r0, r5, lsl #10 │ │ │ │ - blx 0x1ae3d30 │ │ │ │ + blx 0x463de4 │ │ │ │ @ instruction: 0xf649e7ae │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7af1025 │ │ │ │ - @ instruction: 0xe789fa75 │ │ │ │ - addeq sl, r6, ip, ror r1 │ │ │ │ + usad8 r9, fp, sl │ │ │ │ + addeq sl, r6, r8, asr #1 │ │ │ │ addseq ip, r1, ip, asr r9 │ │ │ │ addseq ip, r1, r0, ror #19 │ │ │ │ - addeq sl, r6, r8, lsl #2 │ │ │ │ + addeq sl, r6, r4, asr r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x1169d34 │ │ │ │ + b 0x1169de8 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1168054 │ │ │ │ + b 0x1168108 │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ strmi r9, [r5], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7aa4606 │ │ │ │ - blls 0x1a4758 │ │ │ │ + blls 0x1a46a4 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ cmple sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb77b4 │ │ │ │ + blcs 0xb7868 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - stmiavs r3!, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7aa9303 │ │ │ │ - blls 0x1a4734 │ │ │ │ - blcs 0x47792c │ │ │ │ + blls 0x1a4680 │ │ │ │ + blcs 0x4779e0 │ │ │ │ @ instruction: 0xf896d145 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb77f8 │ │ │ │ + blcs 0xb78ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf7aaf8cf │ │ │ │ - @ instruction: 0xf642f9f3 │ │ │ │ + @ instruction: 0xf7aaf875 │ │ │ │ + @ instruction: 0xf642f999 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ andls r7, r3, fp, lsl #4 │ │ │ │ @ instruction: 0xf7b26819 │ │ │ │ - blmi 0x7e4408 │ │ │ │ + blmi 0x7e4354 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldmdane r3, {r0, r8, r9, ip, pc} │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ tstpvc sl, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf9e6f7ab │ │ │ │ + @ instruction: 0xf98cf7ab │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r1, lsr sl @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf9e4f7af │ │ │ │ + @ instruction: 0xf98af7af │ │ │ │ @ instruction: 0xf649e7b1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - sbfx pc, fp, #19, #27 │ │ │ │ - addeq sl, r6, r2 │ │ │ │ + ldr pc, [sl, r1, lsl #19]! │ │ │ │ + addeq r9, r6, lr, asr #30 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd1f0 │ │ │ │ + bl 0xfebfd2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7aa9301 │ │ │ │ - blls 0x124654 │ │ │ │ + blls 0x1245a0 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb7898 │ │ │ │ + blcs 0xb794c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0x4629f85f │ │ │ │ + strtmi pc, [r9], -r5, lsl #16 │ │ │ │ eorcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf996f7b4 │ │ │ │ + @ instruction: 0xf93cf7b4 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ ldrdcs pc, [r1], -pc @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - @ instruction: 0xe7e2f993 │ │ │ │ + @ instruction: 0xe7e2f939 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r4, lsl #26 │ │ │ │ ldrdmi pc, [r0, -r4] │ │ │ │ ldclcs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @@ -153420,383 +153465,383 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461f83f0 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r1], r3, lsl #6 │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ - @ instruction: 0xf946f7aa │ │ │ │ + @ instruction: 0xf8ecf7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x4778c0 │ │ │ │ + blcs 0x477974 │ │ │ │ @ instruction: 0xf895d161 │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf812f7fc │ │ │ │ + @ instruction: 0xffb8f7fb │ │ │ │ movwls r6, #14499 @ 0x38a3 │ │ │ │ - @ instruction: 0xf934f7aa │ │ │ │ + @ instruction: 0xf8daf7aa │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x4778e0 │ │ │ │ + blcs 0x477994 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf800f7fc │ │ │ │ + @ instruction: 0xffa6f7fb │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - ldc2l 7, cr15, [sl, #680] @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2282 @ 0xfffff716 │ │ │ │ stmib sp, {r0, r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf500d015 │ │ │ │ @ instruction: 0xf8d0712b │ │ │ │ @ instruction: 0xf7ab02ac │ │ │ │ - @ instruction: 0x4640f919 │ │ │ │ + @ instruction: 0x4640f8bf │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50083f0 │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ @ instruction: 0xf7ab0330 │ │ │ │ - strb pc, [r8, r3, lsl #18]! @ │ │ │ │ + strb pc, [r8, r9, lsr #17]! @ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf910f7af │ │ │ │ + @ instruction: 0xf8b6f7af │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r4], #708 @ 0x2c4 │ │ │ │ + ldc2 7, cr15, [sl], {177} @ 0xb1 │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ldr pc, [sp, r1, lsl #18] │ │ │ │ + ldr pc, [sp, r7, lsr #17] │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2], {177} @ 0xb1 │ │ │ │ + stc2l 7, cr15, [r8], #-708 @ 0xfffffd3c │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r9, r6, lr, ror #28 │ │ │ │ + @ instruction: 0x00869dba │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfd3b0 │ │ │ │ + bl 0xfebfd464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r6, [sp], -fp, asr #16 │ │ │ │ movwls r4, #5636 @ 0x1604 │ │ │ │ - @ instruction: 0xf8b4f7aa │ │ │ │ + @ instruction: 0xf85af7aa │ │ │ │ strmi r9, [r6], -r1, lsl #22 │ │ │ │ cmple r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff80f7fb │ │ │ │ + @ instruction: 0xff26f7fb │ │ │ │ andls r6, r1, #11141120 @ 0xaa0000 │ │ │ │ - @ instruction: 0xf8a2f7aa │ │ │ │ - bcs 0x48c9f0 │ │ │ │ + @ instruction: 0xf848f7aa │ │ │ │ + bcs 0x48caa4 │ │ │ │ @ instruction: 0xf894d14b │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff6ef7fb │ │ │ │ + @ instruction: 0xff14f7fb │ │ │ │ ldrmi r9, [sl], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf84cf7b0 │ │ │ │ + @ instruction: 0xfff2f7af │ │ │ │ andls r6, r1, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xf88af7aa │ │ │ │ - bcs 0x48ca20 │ │ │ │ + @ instruction: 0xf830f7aa │ │ │ │ + bcs 0x48cad4 │ │ │ │ @ instruction: 0xf894d128 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff56f7fb │ │ │ │ + mrc2 7, 7, pc, cr12, cr11, {7} │ │ │ │ ldrmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - @ instruction: 0xf944f7af │ │ │ │ + @ instruction: 0xf8eaf7af │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7af1023 │ │ │ │ - ldr pc, [r7, r9, lsl #17]! │ │ │ │ + ldr pc, [r7, pc, lsr #16]! │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519001 │ │ │ │ @ instruction: 0xf7af1022 │ │ │ │ - blls 0x124480 │ │ │ │ + blls 0x1243cc │ │ │ │ @ instruction: 0xf649e7d7 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r1, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf874f7af │ │ │ │ + @ instruction: 0xf81af7af │ │ │ │ ldr r9, [r4, r1, lsl #22]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r2, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4690 │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ - @ instruction: 0xf836f7aa │ │ │ │ + @ instruction: 0xffdcf7a9 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff02f7fb │ │ │ │ + mcr2 7, 5, pc, cr8, cr11, {7} @ │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - @ instruction: 0xf824f7aa │ │ │ │ + @ instruction: 0xffcaf7a9 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89580cc │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7b98 │ │ │ │ + blcs 0xb7c4c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1bafeef │ │ │ │ + @ instruction: 0xf1bafe95 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf7af4620 │ │ │ │ - @ instruction: 0xf1b9fd89 │ │ │ │ + @ instruction: 0xf1b9fd2f │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - ldrtmi pc, [sl], -r1, lsl #27 @ │ │ │ │ + ldrtmi pc, [sl], -r7, lsr #26 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xffbef7af │ │ │ │ + @ instruction: 0xff64f7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, asr r8 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfed64226 │ │ │ │ + blx 0x16e42da │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf7b14638 │ │ │ │ - ldrtmi pc, [sl], -fp, lsr #23 @ │ │ │ │ + @ instruction: 0x463afb51 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff98f7af │ │ │ │ + @ instruction: 0xff3ef7af │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf7a9800c │ │ │ │ - @ instruction: 0x4607ffd3 │ │ │ │ + @ instruction: 0x4607ff79 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr14, cr11, {7} │ │ │ │ + mcr2 7, 2, pc, cr4, cr11, {7} @ │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r2, {r0, r2, r3, r5, r6, r8, ip, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - @ instruction: 0xffbef7aa │ │ │ │ + @ instruction: 0xff64f7aa │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, r9, lsl #16 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf7a968f7 │ │ │ │ - pkhbtmi pc, r0, r7, lsl #31 @ │ │ │ │ + @ instruction: 0x4680ff3d │ │ │ │ cmple r2, pc, lsl #30 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 3, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr10, cr11, {7} @ │ │ │ │ movwls r6, #14387 @ 0x3833 │ │ │ │ - @ instruction: 0xff86f7a9 │ │ │ │ + @ instruction: 0xff2cf7a9 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ cmple r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ - @ instruction: 0xff76f7a9 │ │ │ │ + ldc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + @ instruction: 0xff1cf7a9 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf7af9003 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r4, [r0], -r0 │ │ │ │ - @ instruction: 0xff06f7b0 │ │ │ │ + mcr2 7, 5, pc, cr12, cr0, {5} @ │ │ │ │ @ instruction: 0x464268f1 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ strtmi pc, [r8], -r7, asr #31 │ │ │ │ @ instruction: 0x463a6831 │ │ │ │ @ instruction: 0xffc2f7fe │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe734ff75 │ │ │ │ + udiv r4, fp, pc │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff6cf7ae │ │ │ │ + @ instruction: 0xff12f7ae │ │ │ │ @ instruction: 0xf649e718 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1027 │ │ │ │ - str pc, [sp, r3, ror #30]! │ │ │ │ + str pc, [sp, r9, lsl #30]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff5af7ae │ │ │ │ + @ instruction: 0xff00f7ae │ │ │ │ @ instruction: 0xf649e76a │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - sbfx pc, r1, #30, #14 │ │ │ │ - @ instruction: 0x00869bb2 │ │ │ │ + @ instruction: 0xe7adfef7 │ │ │ │ + strdeq r9, [r6], lr │ │ │ │ @ instruction: 0x461db530 │ │ │ │ smullscc pc, r9, r0, r8 @ │ │ │ │ mulmi ip, sp, r8 │ │ │ │ @ instruction: 0xce34e9d0 │ │ │ │ - b 0x1492ae4 │ │ │ │ - b 0x13c576c │ │ │ │ - b 0x1c69738 │ │ │ │ + b 0x1492b98 │ │ │ │ + b 0x13c5820 │ │ │ │ + b 0x1c697ec │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ orrlt r0, r3, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14959d8 │ │ │ │ - b 0x13b568c │ │ │ │ - b 0x1c79858 │ │ │ │ + b 0x1495a8c │ │ │ │ + b 0x13b5740 │ │ │ │ + b 0x1c7990c │ │ │ │ @ instruction: 0xf00c0c0c │ │ │ │ - blcs 0xa712c │ │ │ │ + blcs 0xa71e0 │ │ │ │ strtmi sp, [fp], -lr, ror #3 │ │ │ │ pop {r0, r1, sl, ip, pc} │ │ │ │ @ instruction: 0xe6b34030 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 7, 9, cr15, cr2, cr9, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ rschi pc, r3, r0, asr #32 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r6 │ │ │ │ - cdp2 7, 13, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr9, {5} │ │ │ │ @ instruction: 0xf1b84604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb7e6c │ │ │ │ + blcs 0xb7f20 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fda5 │ │ │ │ + @ instruction: 0xf1b9fd4b │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf1bafa2f │ │ │ │ + @ instruction: 0xf1baf9d5 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - cdp2 7, 14, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 7, 9, cr15, cr4, cr9, {5} │ │ │ │ @ instruction: 0xf7a94680 │ │ │ │ - strtmi pc, [r9], -fp, ror #29 │ │ │ │ + @ instruction: 0x4629fe91 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf900f7b6 │ │ │ │ + @ instruction: 0xf8a6f7b6 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8fcf7b6 │ │ │ │ + @ instruction: 0xf8a2f7b6 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - ldmvs r3!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r1, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a9 │ │ │ │ @ instruction: 0x462130d9 │ │ │ │ - blcs 0xb7ecc │ │ │ │ + blcs 0xb7f80 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fd75 │ │ │ │ + @ instruction: 0x4648fd1b │ │ │ │ @ instruction: 0xf7b64621 │ │ │ │ - strbmi pc, [sl], -r5, ror #17 @ │ │ │ │ + strbmi pc, [sl], -fp, lsl #17 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf94af7b2 │ │ │ │ + @ instruction: 0xf8f0f7b2 │ │ │ │ @ instruction: 0xf6424642 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0x46212897 │ │ │ │ @ instruction: 0xf7b64628 │ │ │ │ - @ instruction: 0xf7a9f945 │ │ │ │ - andscs pc, pc, #2160 @ 0x870 │ │ │ │ + @ instruction: 0xf7a9f8eb │ │ │ │ + andscs pc, pc, #720 @ 0x2d0 │ │ │ │ andls r4, r3, r9, lsr #12 │ │ │ │ - blx 0x644e6 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr9, {5} │ │ │ │ + blx 0xfe9e459a │ │ │ │ + cdp2 7, 2, cr15, cr6, cr9, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - @ instruction: 0x2001fdbb │ │ │ │ - blx 0xd644ea │ │ │ │ + andcs pc, r1, r1, ror #26 │ │ │ │ + blx 0xff6e459c │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ - blls 0x18a648 │ │ │ │ + blls 0x18a6fc │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf7b09004 │ │ │ │ - @ instruction: 0xf8d8fdb5 │ │ │ │ + @ instruction: 0xf8d8fd5b │ │ │ │ strbmi r1, [r8], -r0 │ │ │ │ andvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 7, 0, pc, cr4, cr1, {5} │ │ │ │ + ldc2 7, cr15, [sl, #708]! @ 0x2c4 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, r5, asr #29 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -153809,54 +153854,54 @@ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - cdp2 7, 5, cr15, cr0, cr10, {5} │ │ │ │ + ldc2l 7, cr15, [r6, #680]! @ 0x2a8 │ │ │ │ @ instruction: 0xf649e7d4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - @ instruction: 0xf1b9fe5d │ │ │ │ + @ instruction: 0xf1b9fe03 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe1e459a │ │ │ │ + blx 0xb6464e │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf992f7fd │ │ │ │ + @ instruction: 0xf938f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ae4628 │ │ │ │ - ldmvs r4!, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r4!, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ adcsle r2, r3, pc, lsl #24 │ │ │ │ - cdp2 7, 1, cr15, cr8, cr9, {5} │ │ │ │ + ldc2 7, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - blmi 0x4a5ff4 │ │ │ │ + blmi 0x4a5f40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13ca64 │ │ │ │ + bl 0x13cb18 │ │ │ │ andls r0, r1, r8 │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - ldr pc, [sp, -r7, lsr #28] │ │ │ │ + ldr pc, [sp, -sp, asr #27] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - smmul r6, sp, lr │ │ │ │ - ldrdeq r9, [r6], lr │ │ │ │ - addeq r9, r6, r0, asr r8 │ │ │ │ + ldrb pc, [r6, -r3, asr #27] @ │ │ │ │ + addeq r9, r6, sl, lsr #16 │ │ │ │ + umulleq r9, r6, ip, r7 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -153871,94 +153916,94 @@ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ @ instruction: 0x46904699 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #676] @ 0x2a4 │ │ │ │ + stc2l 7, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ movwls r6, #14515 @ 0x38b3 │ │ │ │ - stc2 7, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + ldc2l 7, cr15, [r4, #-676] @ 0xfffffd5c │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ cmnle r8, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01f │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - blx 0xfebe46c2 │ │ │ │ + blx 0x1564776 │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffc6f7b0 │ │ │ │ + @ instruction: 0xff6cf7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x4628d11d │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 6 @ 0xc0000003 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf832f7af │ │ │ │ + @ instruction: 0xffd8f7ae │ │ │ │ ldrtmi r4, [sl], -r3, lsr #12 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffa8f7b0 │ │ │ │ + @ instruction: 0xff4ef7b0 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmvs r2!, {r0, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5e04 │ │ │ │ + bls 0x1a5d50 │ │ │ │ teqle r8, pc, lsl #20 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb8108 │ │ │ │ + bcs 0xb81bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a5950 │ │ │ │ + blls 0x1a589c │ │ │ │ @ instruction: 0xee1d4a1b │ │ │ │ @ instruction: 0xf64c1f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrvc SPSR_fsc, r0, lsl #10 │ │ │ │ movwls r4, #5139 @ 0x1413 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x03b4f8d0 │ │ │ │ - ldc2l 7, cr15, [r6, #-680] @ 0xfffffd58 │ │ │ │ + ldc2l 7, cr15, [ip], #680 @ 0x2a8 │ │ │ │ @ instruction: 0xf649e7b3 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - ldr pc, [r7, r3, ror #26] │ │ │ │ + ldr pc, [r7, r9, lsl #26] │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [sl, #-696] @ 0xfffffd48 │ │ │ │ + stc2 7, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf649e77c │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ + ldc2l 7, cr15, [r6], #696 @ 0x2b8 │ │ │ │ strb r9, [r7, r3, lsl #22] │ │ │ │ - addeq r9, r6, r2, ror #13 │ │ │ │ + addeq r9, r6, lr, lsr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b084 │ │ │ │ @ instruction: 0xf8d060d0 │ │ │ │ @@ -153976,189 +154021,189 @@ │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ streq pc, [r1], #-12 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrmi r6, [sl], lr, asr #16 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r4, [r0], r7, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr], #676 @ 0x2a4 │ │ │ │ + ldc2 7, cr15, [r4], {169} @ 0xa9 │ │ │ │ strmi r2, [r4], -pc, lsl #28 │ │ │ │ @ instruction: 0xf897d15b │ │ │ │ @ instruction: 0x463830d9 │ │ │ │ - blcs 0xb81e4 │ │ │ │ + blcs 0xb8298 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5ce8 │ │ │ │ - blcs 0x478190 │ │ │ │ + blls 0x1a5c34 │ │ │ │ + blcs 0x478244 │ │ │ │ @ instruction: 0xf898d140 │ │ │ │ @ instruction: 0x464030d9 │ │ │ │ - blcs 0xb8248 │ │ │ │ + blcs 0xb82fc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r3], -r9, lsr #23 @ │ │ │ │ + ldrtmi pc, [r3], -pc, asr #22 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stmiavs fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, sl, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5cb4 │ │ │ │ + blls 0x1a5c00 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524607 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xf1bafce3 │ │ │ │ + @ instruction: 0xf1bafc89 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ @ instruction: 0xf7aa2000 │ │ │ │ - ldrtmi pc, [fp], -pc, ror #18 @ │ │ │ │ + @ instruction: 0x463bf915 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7b06400 │ │ │ │ - @ instruction: 0xf1b9fdb3 │ │ │ │ + @ instruction: 0xf1b9fd59 │ │ │ │ @ instruction: 0xd1290f00 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4622 │ │ │ │ andcs pc, r1, r7, lsl #26 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl], #696 @ 0x2b8 │ │ │ │ + stc2l 7, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ @ instruction: 0xf649e7bf │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - @ instruction: 0xe7a4fcb1 │ │ │ │ + sbfx pc, r7, #24, #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b9fceb │ │ │ │ + @ instruction: 0xf1b9fc91 │ │ │ │ sbcsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7af221f │ │ │ │ - @ instruction: 0x4632f891 │ │ │ │ + @ instruction: 0x4632f837 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [lr], {174} @ 0xae │ │ │ │ + stc2 7, cr15, [r4], {174} @ 0xae │ │ │ │ svclt 0x0000e7ca │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs fp, {r2, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ movwls r4, #9735 @ 0x2607 │ │ │ │ - mrrc2 7, 10, pc, r6, cr9 @ │ │ │ │ + blx 0xfffe49da │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ - blcs 0x4782a0 │ │ │ │ + blcs 0x478354 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x462830d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x964a8a │ │ │ │ + blx 0xff2e4b3c │ │ │ │ movwls r6, #10403 @ 0x28a3 │ │ │ │ - mcrr2 7, 10, pc, r4, cr9 @ │ │ │ │ + blx 0xffb649fe │ │ │ │ strmi r9, [r0], r2, lsl #22 │ │ │ │ cmple r3, pc, lsl #22 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x4e4aae │ │ │ │ + blx 0xfee64b60 │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf500681b │ │ │ │ ldmpl r3, {r0, r1, r2, r7, r8, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ ldrtmi r9, [r3], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8d0461a │ │ │ │ @ instruction: 0xf7aa0438 │ │ │ │ - stmiavs r3!, {r0, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andsle r2, r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a5b64 │ │ │ │ + blls 0x1a5ab0 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - bls 0x165bf8 │ │ │ │ + bls 0x165b44 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 7, cr15, [r6], #-696 @ 0xfffffd48 │ │ │ │ + ldc2 7, cr15, [ip], {174} @ 0xae │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4632 │ │ │ │ andcs pc, r1, fp, ror #24 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [lr], {174} @ 0xae │ │ │ │ + blx 0xff1e4ab2 │ │ │ │ @ instruction: 0xf649e7bc │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe7a1fc15 │ │ │ │ - umulleq r9, r6, r6, r4 │ │ │ │ + @ instruction: 0xe7a1fbbb │ │ │ │ + addeq r9, r6, r2, ror #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfdd64 │ │ │ │ + bl 0xfebfde18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fd8 │ │ │ │ ldrdlt r3, [r5], r9 │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ - blcs 0xb6ed8 │ │ │ │ + blcs 0xb6f8c │ │ │ │ @ instruction: 0xf014d054 │ │ │ │ suble r6, r9, r0, ror r3 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ ldrmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7a94605 │ │ │ │ - blls 0x1a5acc │ │ │ │ + blls 0x1a5a18 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ cmnle r2, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ - blcs 0xb8440 │ │ │ │ + blcs 0xb84f4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - stmiavs r2!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r2!, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5aa8 │ │ │ │ - bcs 0x4783c4 │ │ │ │ + bls 0x1a59f4 │ │ │ │ + bcs 0x478478 │ │ │ │ @ instruction: 0xf895d146 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13864 @ 0x3628 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe2e4bbc │ │ │ │ - bmi 0xa8d7e0 │ │ │ │ + blx 0xc64c70 │ │ │ │ + bmi 0xa8d894 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r0, {r1, r3, r7, fp, ip, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r4, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xb1f70091 │ │ │ │ @ instruction: 0x41bcf200 │ │ │ │ ldrteq pc, [ip], #2256 @ 0x8d0 @ │ │ │ │ - blx 0xfea64ab2 │ │ │ │ + blx 0x13e4b66 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ movwcs pc, #7153 @ 0x1bf1 @ │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -154166,132 +154211,132 @@ │ │ │ │ ldrmi sp, [r8], -sl, lsr #3 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf500bdf0 │ │ │ │ @ instruction: 0xf8d061a8 │ │ │ │ @ instruction: 0xf7aa0540 │ │ │ │ - ldrb pc, [pc, r7, lsl #23] @ │ │ │ │ + ldrb pc, [pc, sp, lsr #22] @ │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a5aa8 │ │ │ │ + blls 0x1a59f4 │ │ │ │ @ instruction: 0xf649e7b9 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - ldr pc, [ip, r9, lsl #23] │ │ │ │ - addeq r9, r6, ip, lsl #7 │ │ │ │ + ldr pc, [ip, pc, lsr #22] │ │ │ │ + ldrdeq r9, [r6], r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r1], r5, lsl #12 │ │ │ │ @ instruction: 0xf7a9469a │ │ │ │ - @ instruction: 0x2c0ffb4d │ │ │ │ + @ instruction: 0x2c0ffaf3 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8544 │ │ │ │ + blcs 0xb85f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldmvs r4!, {r0, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe4b5a │ │ │ │ + ldmvs r4!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff964c0c │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, ip, r0, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x2e4cbc │ │ │ │ + @ instruction: 0xf9aef7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ - blx 0x16e4b8a │ │ │ │ + mrc2 7, 1, pc, cr8, cr12, {7} │ │ │ │ + blx 0x64c3c │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - @ instruction: 0x4641fb55 │ │ │ │ + @ instruction: 0x4641fafb │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - stc2l 7, cr15, [sl, #-724]! @ 0xfffffd2c │ │ │ │ + ldc2 7, cr15, [r0, #-724] @ 0xfffffd2c │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - stc2l 7, cr15, [r6, #-724]! @ 0xfffffd2c │ │ │ │ + stc2 7, cr15, [ip, #-724] @ 0xfffffd2c │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf1ba4620 │ │ │ │ subsle r0, r3, r0, lsl #30 │ │ │ │ - stc2l 7, cr15, [r6, #708]! @ 0x2c4 │ │ │ │ + stc2 7, cr15, [ip, #708] @ 0x2c4 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x364bbe │ │ │ │ + blx 0xfece4c70 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r4, r7, lsl #12 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9d6f7fb │ │ │ │ - blx 0xfff64bdc │ │ │ │ + @ instruction: 0xf97cf7fb │ │ │ │ + blx 0xfe8e4c90 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple fp, r0, lsl #13 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9c6f7fb │ │ │ │ - blx 0x864bfe │ │ │ │ + @ instruction: 0xf96cf7fb │ │ │ │ + blx 0xff1e4cb0 │ │ │ │ strmi r4, [r1], r2, asr #12 │ │ │ │ @ instruction: 0xf7b54639 │ │ │ │ - strbmi pc, [sl], -sp, ror #26 @ │ │ │ │ + @ instruction: 0x464afd13 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #708] @ 0x2c4 │ │ │ │ + ldc2 7, cr15, [lr, #-708]! @ 0xfffffd3c │ │ │ │ ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - blx 0xff7e4c18 │ │ │ │ + blx 0xfe164ccc │ │ │ │ strmi r4, [r0], r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl], #724 @ 0x2d4 │ │ │ │ + stc2l 7, cr15, [r0], #-724 @ 0xfffffd2c │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0xf7a9fb37 │ │ │ │ - @ instruction: 0x4621fad1 │ │ │ │ + @ instruction: 0x4621fa77 │ │ │ │ @ instruction: 0xf7b54607 │ │ │ │ - strtmi pc, [r8], -r9, asr #25 │ │ │ │ + strtmi pc, [r8], -pc, ror #24 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ - blx 0xbe4d96 │ │ │ │ + blx 0xbe4e4a │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2l 7, cr15, [r4, #-708]! @ 0xfffffd3c │ │ │ │ + ldc2 7, cr15, [sl, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf649e7aa │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1024 │ │ │ │ - ldmvs r4!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfece4c70 │ │ │ │ + ldmvs r4!, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x1664d24 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ svcge 0x0074f43f │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xff464c9c │ │ │ │ + blx 0x1de4d50 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0076f43f │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7af4638 │ │ │ │ - @ instruction: 0xe76ffff5 │ │ │ │ + @ instruction: 0xe76fff9b │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xfefe4cc0 │ │ │ │ + blx 0x1964d74 │ │ │ │ @ instruction: 0xf649e7a4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1028 │ │ │ │ - @ instruction: 0xe78bfab3 │ │ │ │ + @ instruction: 0xe78bfa59 │ │ │ │ ldrsbgt pc, [r0], #128 @ 0x80 @ │ │ │ │ mcrreq 3, 12, pc, r0, cr12 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbtmi sp, [r0], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -154299,370 +154344,370 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ ldmib r0, {r2, r7, ip, sp, pc}^ │ │ │ │ cmnlt ip, r4, lsr r2 │ │ │ │ - b 0x116acc8 │ │ │ │ + b 0x116ad7c │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, lsl #3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - b 0x1168fe8 │ │ │ │ + b 0x116909c │ │ │ │ bicsmi r7, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strmi r6, [sp], -lr, lsl #17 │ │ │ │ @ instruction: 0xf7a94604 │ │ │ │ - vmlscs.f32 s30, s30, s26 │ │ │ │ + @ instruction: 0x2e0ff9f3 │ │ │ │ cmnle r0, r7, lsl #12 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf91af7fb │ │ │ │ + @ instruction: 0xf8c0f7fb │ │ │ │ movwls r6, #14443 @ 0x386b │ │ │ │ - blx 0xfe4d58 │ │ │ │ + @ instruction: 0xf9e2f7a9 │ │ │ │ strmi r9, [r6], -r3, lsl #22 │ │ │ │ cmnle sp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf908f7fb │ │ │ │ + @ instruction: 0xf8aef7fb │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xff864d9e │ │ │ │ + blx 0xfe1e4e52 │ │ │ │ @ instruction: 0xf7a92000 │ │ │ │ - stmiavs sl!, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r9, [r0], r3, lsl #4 │ │ │ │ - blx 0x8e4d90 │ │ │ │ - bcs 0x48d6fc │ │ │ │ + @ instruction: 0xf9c6f7a9 │ │ │ │ + bcs 0x48d7b0 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8ecf7fb │ │ │ │ + @ instruction: 0xf892f7fb │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdacc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7b04633 │ │ │ │ - stmdavs sl!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sl!, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99203 │ │ │ │ - bls 0x1a5738 │ │ │ │ + bls 0x1a5684 │ │ │ │ teqle r1, pc, lsl #20 │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ - bcs 0xb87b4 │ │ │ │ + bcs 0xb8868 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - blls 0x1a5284 │ │ │ │ + blls 0x1a51d0 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #16 │ │ │ │ - @ instruction: 0xf98cf7b0 │ │ │ │ + @ instruction: 0xf932f7b0 │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strtmi pc, [r0], -sp, asr #20 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x12e4f5c │ │ │ │ + blx 0x12e5010 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64981f0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ae1026 │ │ │ │ - @ instruction: 0xe78ff9fb │ │ │ │ + str pc, [pc, r1, lsr #19] │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519003 │ │ │ │ @ instruction: 0xf7ae1022 │ │ │ │ - blls 0x1a5764 │ │ │ │ + blls 0x1a56b0 │ │ │ │ @ instruction: 0xf649e7ce │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf9e6f7ae │ │ │ │ + @ instruction: 0xf98cf7ae │ │ │ │ str r9, [r8, r3, lsl #22]! │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf9dcf7ae │ │ │ │ + @ instruction: 0xf982f7ae │ │ │ │ svclt 0x0000e782 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfe1ec │ │ │ │ + bl 0xfebfe2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a99301 │ │ │ │ - blls 0x125658 │ │ │ │ + blls 0x1255a4 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb8894 │ │ │ │ + blcs 0xb8948 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strtmi pc, [r9], -r1, ror #16 │ │ │ │ + strtmi pc, [r9], -r7, lsl #16 │ │ │ │ @ instruction: 0xf7b04628 │ │ │ │ - @ instruction: 0x4630fe7f │ │ │ │ + ldrtmi pc, [r0], -r5, lsr #28 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf9e2f7fe │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf996f7ae │ │ │ │ + @ instruction: 0xf93cf7ae │ │ │ │ svclt 0x0000e7e3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, lr, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ ldmdavs r3!, {r2, r9, sl, lr} │ │ │ │ streq lr, [r1, -r2, asr #20] │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a55dc │ │ │ │ - blcs 0x478898 │ │ │ │ + blls 0x1a5528 │ │ │ │ + blcs 0x47894c │ │ │ │ @ instruction: 0xf894d13d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8910 │ │ │ │ + blcs 0xb89c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf7a9f823 │ │ │ │ - strtmi pc, [r9], -r7, asr #18 │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + @ instruction: 0xf7a9ffc9 │ │ │ │ + strtmi pc, [r9], -sp, ror #17 │ │ │ │ @ instruction: 0xf7ae4680 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r3!, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a55ac │ │ │ │ - blcs 0x4788c8 │ │ │ │ + blls 0x1a54f8 │ │ │ │ + blcs 0x47897c │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8940 │ │ │ │ + blcs 0xb89f4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d4f80b │ │ │ │ + @ instruction: 0xf7fa2204 │ │ │ │ + @ instruction: 0xf8d4ffb1 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5e7d50 │ │ │ │ - bmi 0x61d174 │ │ │ │ + blcs 0x5e7e04 │ │ │ │ + bmi 0x61d228 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ stmpl r9, {r1, r4, fp, sp, lr} │ │ │ │ strls r2, [r0, -r0, lsl #4] │ │ │ │ andls r4, r1, #1090519040 @ 0x41000000 │ │ │ │ @ instruction: 0xf7bb462a │ │ │ │ - ldmdavs r1!, {r0, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b979 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - @ instruction: 0xe7c2f937 │ │ │ │ + @ instruction: 0xe7c2f8dd │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf92ef7ae │ │ │ │ + @ instruction: 0xf8d4f7ae │ │ │ │ @ instruction: 0xf769e7d1 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ - addeq r8, r6, r6, lsl #29 │ │ │ │ + svclt 0x0000f891 │ │ │ │ + ldrdeq r8, [r6], r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ - @ instruction: 0xf8eef7a9 │ │ │ │ + @ instruction: 0xf894f7a9 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17c │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8a20 │ │ │ │ + blcs 0xb8ad4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a99303 │ │ │ │ - blls 0x1a54e8 │ │ │ │ - blcs 0x47898c │ │ │ │ + blls 0x1a5434 │ │ │ │ + blcs 0x478a40 │ │ │ │ @ instruction: 0xf896d173 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8a44 │ │ │ │ + blcs 0xb8af8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [fp], -r9, lsr #31 │ │ │ │ + strtmi pc, [fp], -pc, asr #30 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0x1fe5060 │ │ │ │ + blx 0x965114 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe43f0 │ │ │ │ @ instruction: 0xf7b0b917 │ │ │ │ - @ instruction: 0xf1b9fae7 │ │ │ │ + @ instruction: 0xf1b9fa8d │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ movwls r6, #14627 @ 0x3923 │ │ │ │ - @ instruction: 0xf8aaf7a9 │ │ │ │ + @ instruction: 0xf850f7a9 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ cmple r9, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff76f7fa │ │ │ │ + @ instruction: 0xff1cf7fa │ │ │ │ andls r6, r3, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf898f7a9 │ │ │ │ - bcs 0x48da0c │ │ │ │ + @ instruction: 0xf83ef7a9 │ │ │ │ + bcs 0x48dac0 │ │ │ │ @ instruction: 0xf896d141 │ │ │ │ @ instruction: 0x460120d9 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff64f7fa │ │ │ │ + @ instruction: 0xff0af7fa │ │ │ │ stmib sp, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrtmi r8, [sl], -r0, lsl #6 │ │ │ │ strtmi r4, [r9], -fp, lsr #12 │ │ │ │ - @ instruction: 0xf7b04638 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7af4638 │ │ │ │ + stmdavs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcsle r2, sp, r0, lsl #22 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13865 @ 0x3629 │ │ │ │ @ instruction: 0xf7ae6c18 │ │ │ │ - blls 0x1a54c0 │ │ │ │ + blls 0x1a540c │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ae6c58 │ │ │ │ - @ instruction: 0xe7adfa1b │ │ │ │ + str pc, [sp, r1, asr #19]! │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf890f7ae │ │ │ │ + @ instruction: 0xf836f7ae │ │ │ │ @ instruction: 0xf649e783 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ae1023 │ │ │ │ - str pc, [ip, r7, lsl #17] │ │ │ │ + str pc, [ip, sp, lsr #16] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf87ef7ae │ │ │ │ + @ instruction: 0xf824f7ae │ │ │ │ @ instruction: 0xf649e7b6 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ mulls r3, r7, r1 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - @ instruction: 0xf874f7ae │ │ │ │ + @ instruction: 0xf81af7ae │ │ │ │ ldr r9, [lr, r3, lsl #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf7a94690 │ │ │ │ - svccs 0x000ff839 │ │ │ │ + @ instruction: 0xf7a84690 │ │ │ │ + svccs 0x000fffdf │ │ │ │ @ instruction: 0xd12e4604 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff06f7fa │ │ │ │ + mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ movwls r6, #6379 @ 0x18eb │ │ │ │ - @ instruction: 0xf828f7a9 │ │ │ │ + @ instruction: 0xffcef7a8 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ @ instruction: 0xd1252b0f │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ + mrc2 7, 4, pc, cr10, cr10, {7} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ffd3 │ │ │ │ + @ instruction: 0xf1b8ff79 │ │ │ │ @ instruction: 0xd1230f00 │ │ │ │ - blcs 0xc13b8 │ │ │ │ + blcs 0xc146c │ │ │ │ stmdavs r9!, {r1, r3, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe41f0 │ │ │ │ @ instruction: 0xf649b86b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ - @ instruction: 0xf7ae1027 │ │ │ │ - ldrb pc, [r1, r9, lsr #16] @ │ │ │ │ + @ instruction: 0xf7ad1027 │ │ │ │ + ldrb pc, [r1, pc, asr #31] @ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf820f7ae │ │ │ │ + @ instruction: 0xffc6f7ad │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - @ instruction: 0xf1b8ffaf │ │ │ │ + @ instruction: 0xf1b8ff55 │ │ │ │ sbcsle r0, fp, r0, lsl #30 │ │ │ │ movwls r6, #6443 @ 0x192b │ │ │ │ - @ instruction: 0xffeaf7a8 │ │ │ │ + @ instruction: 0xff90f7a8 │ │ │ │ strmi r9, [r7], -r1, lsl #22 │ │ │ │ tstle lr, pc, lsl #22 │ │ │ │ smullscc pc, r9, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 5, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 2, pc, cr12, cr10, {7} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - @ instruction: 0xf7ae4620 │ │ │ │ - stmdavs fp!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ad4620 │ │ │ │ + stmdavs fp!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xfff6f7ad │ │ │ │ + @ instruction: 0xff9cf7ad │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - @ instruction: 0xfff2f7ad │ │ │ │ + @ instruction: 0xff98f7ad │ │ │ │ @ instruction: 0xf649e7b7 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - strb pc, [r1, r9, ror #31]! @ │ │ │ │ + strb pc, [r1, pc, lsl #31]! @ │ │ │ │ andsle r2, r9, r1, lsl #22 │ │ │ │ andle r2, r6, r2, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf64900d0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ svceq 0x0080f010 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f32ff │ │ │ │ - blvs 0x16a7bf0 │ │ │ │ - ldclt 7, cr15, [r8, #700]! @ 0x2bc │ │ │ │ + blvs 0x16a7ca4 │ │ │ │ + ldcllt 7, cr15, [lr, #-700] @ 0xfffffd44 │ │ │ │ smullsgt pc, r9, r0, r8 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdbcs pc, {r1, r4, r8, ip, lr, pc} @ │ │ │ │ ldrlt sp, [r0, #-272]! @ 0xfffffef0 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -154673,24 +154718,24 @@ │ │ │ │ svclt 0x00eef7fd │ │ │ │ svclt 0x00ecf7fd │ │ │ │ @ instruction: 0xf649461d │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46112397 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4604 │ │ │ │ - blvs 0xff6a7c38 │ │ │ │ + blvs 0xff6a7cec │ │ │ │ @ instruction: 0xf7af9101 │ │ │ │ - stmdbls r1, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [sl, #700] @ 0x2bc │ │ │ │ + ldc2 7, cr15, [r0, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vadd.i8 d25, d0, d1 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - mrc2 7, 6, pc, cr0, cr0, {5} │ │ │ │ + mrc2 7, 3, pc, cr6, cr0, {5} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r3, r3, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -154698,420 +154743,420 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xff4af7a8 │ │ │ │ + cdp2 7, 15, cr15, cr0, cr8, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8d68 │ │ │ │ + blcs 0xb8e1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmiavs r3!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x127194 │ │ │ │ - blcs 0x478ce0 │ │ │ │ + blls 0x1270e0 │ │ │ │ + blcs 0x478d94 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8d98 │ │ │ │ + blcs 0xb8e4c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afdff │ │ │ │ + ldrtmi pc, [sl], -r5, lsr #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ smmlsr r7, r0, r7, r4 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff38f7ad │ │ │ │ + cdp2 7, 13, cr15, cr14, cr13, {5} │ │ │ │ @ instruction: 0xf649e7cf │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ldrtmi pc, [sl], -pc, lsr #30 @ │ │ │ │ + @ instruction: 0x463afed5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - @ instruction: 0xff20f7ad │ │ │ │ + cdp2 7, 12, cr15, cr6, cr13, {5} │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - @ instruction: 0xff1cf7ad │ │ │ │ + cdp2 7, 12, cr15, cr2, cr13, {5} │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r6, [sp], -fp, asr #17 │ │ │ │ ldrmi r4, [r1], r6, lsl #12 │ │ │ │ @ instruction: 0xf8dd9301 │ │ │ │ @ instruction: 0xf7a88028 │ │ │ │ - blls 0x1270e8 │ │ │ │ - blcs 0x478d88 │ │ │ │ + blls 0x127034 │ │ │ │ + blcs 0x478e3c │ │ │ │ @ instruction: 0xf896d11b │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8e44 │ │ │ │ + blcs 0xb8ef8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r5, {r0, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r5, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621fa7b │ │ │ │ + strtmi pc, [r1], -r1, lsr #20 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmdavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf649e6fe │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ubfx pc, pc, #29, #5 │ │ │ │ + strb pc, [r4, r5, lsl #29]! @ │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - cdp2 7, 13, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 7, 7, cr15, cr12, cr13, {5} │ │ │ │ @ instruction: 0x46216c78 │ │ │ │ - cdp2 7, 13, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 7, 7, cr15, cr8, cr13, {5} │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 9, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 7, 3, cr15, cr10, cr8, {5} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8ed4 │ │ │ │ + blcs 0xb8f88 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs r3!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x127034 │ │ │ │ - blcs 0x478e48 │ │ │ │ + blls 0x126f80 │ │ │ │ + blcs 0x478efc │ │ │ │ @ instruction: 0xf896d155 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8ef8 │ │ │ │ + blcs 0xb8fac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -pc, asr #26 │ │ │ │ + @ instruction: 0x462afcf5 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x127004 │ │ │ │ - blcs 0x478e70 │ │ │ │ + blls 0x126f50 │ │ │ │ + blcs 0x478f24 │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8f28 │ │ │ │ + blcs 0xb8fdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afd37 │ │ │ │ + @ instruction: 0x463afcdd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe68f47f0 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 7, 7, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr13, {5} │ │ │ │ @ instruction: 0xf649e7bd │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - ldrtmi pc, [sl], -r7, ror #28 @ │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #28 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847d0 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldcvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - cdp2 7, 5, cr15, cr8, cr13, {5} │ │ │ │ + ldc2l 7, cr15, [lr, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0x46296c78 │ │ │ │ - cdp2 7, 5, cr15, cr4, cr13, {5} │ │ │ │ + ldc2l 7, cr15, [sl, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7d2 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - str pc, [sl, fp, asr #28]! │ │ │ │ + @ instruction: 0xe7aafdf1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r1, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4692 │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ - cdp2 7, 0, cr15, cr14, cr8, {5} │ │ │ │ + ldc2 7, cr15, [r4, #672]! @ 0x2a0 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb8fe0 │ │ │ │ + blcs 0xb9094 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmiavs fp!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs fp!, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126f28 │ │ │ │ - blcs 0x478f48 │ │ │ │ + blls 0x126e74 │ │ │ │ + blcs 0x478ffc │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xb9004 │ │ │ │ + blcs 0xb90b8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fc463b │ │ │ │ - @ instruction: 0x4621fa55 │ │ │ │ + @ instruction: 0x4621f9fb │ │ │ │ ldrbmi r4, [r0, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r2], -fp, asr #12 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf649e61e │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7ad1024 │ │ │ │ - @ instruction: 0xe7d2fdff │ │ │ │ + ldrb pc, [r2, r5, lsr #27] @ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r6, #692]! @ 0x2b4 │ │ │ │ + ldc2 7, cr15, [ip, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7db │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @ instruction: 0x46212797 │ │ │ │ @ instruction: 0xf7ad6c38 │ │ │ │ - ldclvs 13, cr15, [r8], #-948 @ 0xfffffc4c │ │ │ │ + ldclvs 13, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - ldrb pc, [r8, r9, ror #27] @ │ │ │ │ + ldrb pc, [r8, pc, lsl #27] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ umulllt r4, r1, r8, r6 │ │ │ │ movwvs lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4693 │ │ │ │ strmi sl, [sp], -r8, lsr #32 │ │ │ │ andseq pc, pc, #3 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ svclt 0x00180f00 │ │ │ │ - blx 0x1a323e0 │ │ │ │ + blx 0x1a32494 │ │ │ │ teqple r7, r2, lsl #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a8686e │ │ │ │ - strmi pc, [r4], -r1, lsr #27 │ │ │ │ + strmi pc, [r4], -r7, asr #26 │ │ │ │ tstle fp, pc, lsl #28 │ │ │ │ smullscc pc, r9, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ @ instruction: 0xf7a94648 │ │ │ │ - strtmi pc, [r1], -sp, asr #20 │ │ │ │ + @ instruction: 0x4621f9f3 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf1b847d8 │ │ │ │ tstle r0, r0, lsl #30 │ │ │ │ ldrbmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ strb r4, [r3, #4080] @ 0xff0 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r6, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ + stc2l 7, cr15, [sl, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ @ instruction: 0xf2c056f4 │ │ │ │ @ instruction: 0x46212697 │ │ │ │ @ instruction: 0xf7ad6c30 │ │ │ │ - ldclvs 13, cr15, [r0], #-620 @ 0xfffffd94 │ │ │ │ + ldclvs 13, cr15, [r0], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf7ad4621 │ │ │ │ - @ instruction: 0xe7e1fd97 │ │ │ │ + @ instruction: 0xe7e1fd3d │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ bicsvc lr, r9, pc, asr #20 │ │ │ │ @ instruction: 0xf7ad6c98 │ │ │ │ - ldr pc, [sp, r7, lsr #27]! │ │ │ │ + ldr pc, [sp, sp, asr #26]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfea70 │ │ │ │ + bl 0xfebfeb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ addlt r6, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf0014607 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4} │ │ │ │ - blcs 0xd74e8 │ │ │ │ + blcs 0xd759c │ │ │ │ cdpls 8, 0, cr6, cr8, cr12, {7} │ │ │ │ vst1.16 {d15-d16}, [r0 :128], r4 │ │ │ │ stmib sp, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7a82300 │ │ │ │ - strmi pc, [r1], -r9, asr #26 │ │ │ │ + strmi pc, [r1], -pc, ror #25 │ │ │ │ strmi r4, [ip], -r0, lsr #12 │ │ │ │ - blx 0xe5748 │ │ │ │ + @ instruction: 0xf9a6f7a9 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ - bllt 0x118e4b4 │ │ │ │ + bllt 0x118e568 │ │ │ │ ldrtmi r6, [r3], -r9, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ ldrb r4, [r7, #-240]! @ 0xffffff10 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r0, #4065 @ 0xfe1 │ │ │ │ ldcvs 2, cr9, [r8], {1} │ │ │ │ - ldc2l 7, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ - stc2 7, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 7, cr15, [r6, #-692] @ 0xfffffd4c │ │ │ │ + ldc2l 7, cr15, [r0], {168} @ 0xa8 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7a9460c │ │ │ │ - bls 0x126068 │ │ │ │ + bls 0x125fb4 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blls 0xb972c │ │ │ │ + blls 0xb97e0 │ │ │ │ @ instruction: 0x46216c18 │ │ │ │ @ instruction: 0xf7ad9300 │ │ │ │ - blls 0xe6e0c │ │ │ │ + blls 0xe6d58 │ │ │ │ mrrcvs 6, 2, r4, r8, cr1 │ │ │ │ - stc2l 7, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ + stc2l 7, cr15, [r6], #692 @ 0x2b4 │ │ │ │ @ instruction: 0xf649e7d6 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xe7ef2397 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfeb14 │ │ │ │ + bl 0xfebfebc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89201 │ │ │ │ - stcvs 13, cr15, [r3, #12]! │ │ │ │ - bls 0xf9130 │ │ │ │ + stcvs 12, cr15, [r3, #676]! @ 0x2a4 │ │ │ │ + bls 0xf91e4 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ strtmi r0, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf8941ad2 │ │ │ │ - blcs 0xb3ca0 │ │ │ │ + blcs 0xb3d54 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [sl], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xff3e5932 │ │ │ │ + blx 0x1d659e6 │ │ │ │ tstle r3, pc, lsl #28 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ strle r0, [r7], #-1819 @ 0xfffff8e5 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff6a817c │ │ │ │ - blx 0xffc65838 │ │ │ │ + blvs 0xff6a8230 │ │ │ │ + blx 0xfe5e58ec │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7af2201 │ │ │ │ - @ instruction: 0xf642fae9 │ │ │ │ + @ instruction: 0xf642fa8f │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46282397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xf04ffc2f │ │ │ │ + @ instruction: 0xf04ffbd5 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfebd4 │ │ │ │ + bl 0xfebfec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126c70 │ │ │ │ + blls 0x126bbc │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb927c │ │ │ │ + blcs 0xb9330 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [r9], -sp, ror #22 │ │ │ │ + @ instruction: 0x4629fb13 │ │ │ │ andcs r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8c6f7b0 │ │ │ │ + @ instruction: 0xf86cf7b0 │ │ │ │ ldmdavs r9!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, sp, ror #25 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ad1023 │ │ │ │ - strb pc, [r2, r1, lsr #25]! @ │ │ │ │ + strb pc, [r2, r7, asr #24]! @ │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfec60 │ │ │ │ + bl 0xfebfed14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x126be4 │ │ │ │ + blls 0x126b30 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xd1292b0f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9308 │ │ │ │ + blcs 0xb93bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x626730 │ │ │ │ + blmi 0x62667c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c58d3 │ │ │ │ vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strtmi r0, [fp], #-657 @ 0xfffffd6f │ │ │ │ bicpl pc, r4, r2, lsl #4 │ │ │ │ strbeq pc, [r4, #2258] @ 0x8d2 @ │ │ │ │ @ instruction: 0xf7a9461a │ │ │ │ - ldrtmi pc, [r0], -sp, lsl #24 @ │ │ │ │ + @ instruction: 0x4630fbb3 │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - mcrr2 7, 10, pc, lr, cr13 @ │ │ │ │ + blx 0xffde5a4e │ │ │ │ svclt 0x0000e7d5 │ │ │ │ - addeq r8, r6, ip, asr #9 │ │ │ │ + addeq r8, r6, r8, lsl r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -155130,36 +155175,36 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xff36f7fc │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626d44 │ │ │ │ - blls 0x301bc4 │ │ │ │ + blmi 0x626c90 │ │ │ │ + blls 0x301c78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrrlt 7, 15, pc, r0, cr13 @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361b14 │ │ │ │ - blls 0x301bf0 │ │ │ │ + blmi 0x361bc8 │ │ │ │ + blls 0x301ca4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q4, q15, q8 │ │ │ │ - svclt 0x0000f847 │ │ │ │ + svclt 0x0000f88d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, sl, fp, lsr #22 │ │ │ │ stmdbvs r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -155179,389 +155224,389 @@ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 7, cr15, [r2, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf1bab9b6 │ │ │ │ andsle r0, r8, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blmi 0x626c80 │ │ │ │ - blls 0x301c88 │ │ │ │ + blmi 0x626bcc │ │ │ │ + blls 0x301d3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, sl, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff865c2c │ │ │ │ + bllt 0xff865ce0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r0, #-3] │ │ │ │ rsbmi lr, sp, #60293120 @ 0x3980000 │ │ │ │ - blmi 0x361bd8 │ │ │ │ - blls 0x301cb4 │ │ │ │ + blmi 0x361c8c │ │ │ │ + blls 0x301d68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vaba.s8 q4, , q8 │ │ │ │ - svclt 0x0000ffe5 │ │ │ │ + vaba.s8 q4, q15, q8 │ │ │ │ + svclt 0x0000f82b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #963 @ 0x3c3 @ │ │ │ │ eorsle r2, fp, r0, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfee88 │ │ │ │ + bl 0xfebfef3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ streq pc, [r1, #-19] @ 0xffffffed │ │ │ │ svclt 0x0018462e │ │ │ │ andle r2, r6, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ @ instruction: 0xf7fd9301 │ │ │ │ - blls 0x126984 │ │ │ │ + blls 0x126a38 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ stmdbvs r2!, {r0, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdavs r3!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnlt r9, r1, lsl #18 │ │ │ │ cmplt fp, r3, ror #16 │ │ │ │ ldrtmi r4, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0xf7ad9101 │ │ │ │ - bls 0x126bc0 │ │ │ │ + bls 0x126b0c │ │ │ │ stmiavs r1!, {r3, r5, r9, sl, lr}^ │ │ │ │ - blx 0xfe2e5cda │ │ │ │ + blx 0xfe2e5d8e │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r3!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ ldrmi r6, [r6], -r2, ror #18 │ │ │ │ bicsle r2, pc, r0, lsl #22 │ │ │ │ @ instruction: 0xe7dd4256 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfef1c │ │ │ │ + bl 0xfebfefd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x4e7c14 │ │ │ │ + bmi 0x4e7b60 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64c588b │ │ │ │ vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ stmib sp, {r3, r5, r6, r7, fp, ip}^ │ │ │ │ strtmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ bicvs pc, r9, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + mullt r3, pc, sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r6, r8, lsr #4 │ │ │ │ + addeq r8, r6, r4, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfef84 │ │ │ │ + bl 0xfebff038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff0 │ │ │ │ @ instruction: 0xf1a03280 │ │ │ │ addlt r0, r2, r8, lsl #6 │ │ │ │ svclt 0x00882b01 │ │ │ │ stmdble r1, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xd1242810 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a8681c │ │ │ │ - bmi 0x627b9c │ │ │ │ + bmi 0x627ae8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldceq 6, cr15, [ip], #-304 @ 0xfffffed0 │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ bicvs pc, ip, ip, lsl #4 │ │ │ │ vmlaeq.f64 d14, d0, d3 │ │ │ │ @ instruction: 0x06ccf8dc │ │ │ │ @ instruction: 0xf8cd4423 │ │ │ │ @ instruction: 0xf7a9e000 │ │ │ │ - mullt r2, r1, sl │ │ │ │ + andlt pc, r2, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ - blmi 0x167eb0 │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ + blmi 0x167f64 │ │ │ │ adcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 1, cr15, [r4], {216} @ 0xd8 │ │ │ │ - addeq r8, r6, r8, lsr #3 │ │ │ │ - eorseq fp, r3, r4, lsr #18 │ │ │ │ + stc2 1, cr15, [sl, #-864] @ 0xfffffca0 │ │ │ │ + strdeq r8, [r6], r4 │ │ │ │ + eorseq fp, r3, ip, ror #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff014 │ │ │ │ + bl 0xfebff0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ @ instruction: 0x460d20d0 │ │ │ │ smullsne pc, r9, r0, r8 @ │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbcs r0, {r1, r7, ip, sp, pc} │ │ │ │ svclt 0x00184604 │ │ │ │ ldreq r2, [r2], -fp, lsr #7 │ │ │ │ @ instruction: 0xf894d533 │ │ │ │ - blcs 0xb4200 │ │ │ │ + blcs 0xb42b4 │ │ │ │ @ instruction: 0xf894d04f │ │ │ │ ldrdcs r2, [r2], -r9 │ │ │ │ @ instruction: 0xf082882b │ │ │ │ - b 0x1168654 │ │ │ │ + b 0x1168708 │ │ │ │ @ instruction: 0xf0436342 │ │ │ │ @ instruction: 0xf7a84588 │ │ │ │ - @ instruction: 0xf894ff25 │ │ │ │ + @ instruction: 0xf894fecb │ │ │ │ @ instruction: 0x460630d8 │ │ │ │ ldrtmi fp, [r2], -r3, lsl #3 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - blx 0xffb65e58 │ │ │ │ + blx 0xfe4e5f0c │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blcs 0xc3c14 │ │ │ │ + blcs 0xc3cc8 │ │ │ │ @ instruction: 0xf649d14a │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f9718 │ │ │ │ - @ instruction: 0xf922f7fa │ │ │ │ + blvs 0xff6f97cc │ │ │ │ + @ instruction: 0xf8c8f7fa │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf8d0e7df │ │ │ │ movwls r0, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs sl!, {r0, r6, r7, ip, lr, pc} │ │ │ │ addsmi r9, sl, #1024 @ 0x400 │ │ │ │ svcvs 0x0063d1bd │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7fa6bd9 │ │ │ │ - @ instruction: 0x6da3f905 │ │ │ │ + stcvs 8, cr15, [r3, #684]! @ 0x2ac │ │ │ │ strbvs r2, [r3, #16]! │ │ │ │ @ instruction: 0xff4ef7ff │ │ │ │ @ instruction: 0xf649e7c4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stcvs 3, cr2, [r1, #604]! @ 0x25c │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - blvs 0xff6ee83c │ │ │ │ + blvs 0xff6ee8f0 │ │ │ │ @ instruction: 0xf7fa9201 │ │ │ │ - bls 0x1262c8 │ │ │ │ + bls 0x126214 │ │ │ │ stcvs 3, cr2, [r1, #24]! │ │ │ │ strbvs r4, [r1, #1041]! @ 0x411 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ rscvs r2, r3, r4, asr #1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - str pc, [r4, r5, lsr #19]! │ │ │ │ + str pc, [r4, fp, asr #18]! │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - @ instruction: 0xe7b1f995 │ │ │ │ + @ instruction: 0xe7b1f93b │ │ │ │ ldrsbcs pc, [r0], #128 @ 0x80 @ │ │ │ │ movtcc pc, #962 @ 0x3c2 @ │ │ │ │ rsble r2, r9, r0, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff174 │ │ │ │ + bl 0xfebff228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8160 @ 0x1fe0 │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ ldrtle r0, [sl], #-1555 @ 0xfffff9ed │ │ │ │ svcvs 0x0062680b │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bcs 0xb951c │ │ │ │ + bcs 0xb95d0 │ │ │ │ @ instruction: 0xf642d15b │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6492397 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #-1073741787 @ 0xc0000025 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf7fa6bc9 │ │ │ │ - blls 0x1a6210 │ │ │ │ + blls 0x1a615c │ │ │ │ strtmi r6, [r8], -r2, lsr #27 │ │ │ │ ldmdavs sp, {r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ - cdp2 7, 7, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr8, {5} │ │ │ │ @ instruction: 0xee1d4a34 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ teqpeq ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ mvnvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf7a96808 │ │ │ │ - movwcs pc, #10635 @ 0x298b @ │ │ │ │ + movwcs pc, #10545 @ 0x2931 @ │ │ │ │ andcs r6, r1, r3, ror #1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd30 │ │ │ │ smlabtls r3, r8, r0, r0 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xf79b0940 │ │ │ │ - stmdbls r3, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r0, r1, r3, fp, sp, lr} │ │ │ │ - blcs 0xfeb9c2fc │ │ │ │ + blcs 0xfeb9c3b0 │ │ │ │ svcvs 0x0063d1b7 │ │ │ │ @ instruction: 0xf649bb4b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6f98ac │ │ │ │ - @ instruction: 0xf858f7fa │ │ │ │ + blvs 0xff6f9960 │ │ │ │ + @ instruction: 0xfffef7f9 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7ff2010 │ │ │ │ movwcs pc, #11937 @ 0x2ea1 @ │ │ │ │ ldrb r6, [r4, r3, ror #1] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvs 0x00a04770 │ │ │ │ - b 0x112c19c │ │ │ │ + b 0x112c250 │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fe25 │ │ │ │ + @ instruction: 0xf642fdcb │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ movwls r7, #12812 @ 0x320c │ │ │ │ @ instruction: 0xf7b06819 │ │ │ │ - blls 0x1a64a4 │ │ │ │ + blls 0x1a63f0 │ │ │ │ svcvs 0x00a0e795 │ │ │ │ - b 0x116c1e4 │ │ │ │ + b 0x116c298 │ │ │ │ @ instruction: 0xf7a81000 │ │ │ │ - @ instruction: 0xf642fe13 │ │ │ │ + @ instruction: 0xf642fdb9 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8fcf7b0 │ │ │ │ + @ instruction: 0xf8a2f7b0 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - umulleq r7, r6, lr, pc @ │ │ │ │ + addeq r7, r6, sl, ror #29 │ │ │ │ ldmdblt r3!, {r0, r1, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf7a82000 │ │ │ │ - @ instruction: 0xf642fdf1 │ │ │ │ + @ instruction: 0xf642fd97 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ vst4.32 {d18,d20,d22,d24}, [pc :64], r7 │ │ │ │ stmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf8daf7b0 │ │ │ │ + @ instruction: 0xf880f7b0 │ │ │ │ andcs r9, r0, #1024 @ 0x400 │ │ │ │ ldrdlt r6, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff2f8 │ │ │ │ + bl 0xfebff3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf7a84607 │ │ │ │ - @ instruction: 0x4605f913 │ │ │ │ + @ instruction: 0x4605f8b9 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - stc2l 7, cr15, [sl, #672] @ 0x2a0 │ │ │ │ + ldc2l 7, cr15, [r0, #-672]! @ 0xfffffd60 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - stc2 7, cr15, [r0, #-692]! @ 0xfffffd4c │ │ │ │ + stc2l 7, cr15, [r6], {173} @ 0xad │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ad4628 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #21 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsr #20 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe1e5fe4 │ │ │ │ + blx 0xb66098 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ad2208 │ │ │ │ - @ instruction: 0x462afbb3 │ │ │ │ + @ instruction: 0x462afb59 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe865ffc │ │ │ │ + blt 0x11e60b0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0x4618b933 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff368 │ │ │ │ + bl 0xfebff41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r6, [pc], -fp, asr #16 │ │ │ │ strmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7a89301 │ │ │ │ - blls 0x1264dc │ │ │ │ + blls 0x126428 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ tstle fp, pc, lsl #22 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ - blcs 0xb9a10 │ │ │ │ + blcs 0xb9ac4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r9], -r3, lsr #31 │ │ │ │ + strtmi pc, [r9], -r9, asr #30 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x462a6839 │ │ │ │ @ instruction: 0xf924f7fd │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf8d8f7ad │ │ │ │ + @ instruction: 0xf87ef7ad │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff3dc │ │ │ │ + bl 0xfebff490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -fp, lsl #12 │ │ │ │ ldmdale pc!, {r0, r1, r2, r3, r8, fp, sp}^ @ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcs 0xb6e254 │ │ │ │ + blcs 0xb6e308 │ │ │ │ ldmdbcc r9!, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbpl r4, [r5, #-64] @ 0xffffffc0 │ │ │ │ stmdaeq r8, {r2, r5, r6, sl, sp, lr} │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ mrrcvs 3, 0, r2, r4, cr1 │ │ │ │ strcc lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ @@ -155586,414 +155631,414 @@ │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 2, cr2, [ip], {2} │ │ │ │ @ instruction: 0xf649e7e4 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ andcs r2, r2, #-1073741787 @ 0xc0000025 │ │ │ │ ldrb r6, [sp, ip, asr #25] │ │ │ │ @ instruction: 0xf7a89101 │ │ │ │ - @ instruction: 0xf649f85b │ │ │ │ + @ instruction: 0xf649f801 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46042297 │ │ │ │ ldcvs 2, cr9, [r1], {0} │ │ │ │ - @ instruction: 0xf9c4f7ad │ │ │ │ + @ instruction: 0xf96af7ad │ │ │ │ strtmi r9, [r1], -r0, lsl #20 │ │ │ │ mrrcvs 6, 2, r4, r2, cr0 │ │ │ │ - @ instruction: 0xf9d2f7ad │ │ │ │ + @ instruction: 0xf978f7ad │ │ │ │ andcs r9, r9, #1024 @ 0x400 │ │ │ │ smlabtls r0, r8, r7, lr │ │ │ │ - @ instruction: 0xf846f7a8 │ │ │ │ + @ instruction: 0xffecf7a7 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cc9 │ │ │ │ - blls 0xe6c40 │ │ │ │ + blls 0xe6b8c │ │ │ │ ldr r2, [r9, r3, lsl #4]! │ │ │ │ - @ instruction: 0xf7a89100 │ │ │ │ - @ instruction: 0xf649f837 │ │ │ │ + @ instruction: 0xf7a79100 │ │ │ │ + @ instruction: 0xf649ffdd │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x461e2397 │ │ │ │ ldcvs 6, cr4, [sl], {4} │ │ │ │ @ instruction: 0xf7ad6cd9 │ │ │ │ - andscs pc, pc, #339968 @ 0x53000 │ │ │ │ + andscs pc, pc, #4079616 @ 0x3e4000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ + stc2l 7, cr15, [sl, #-692] @ 0xfffffd4c │ │ │ │ ldclvs 6, cr4, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf7ae4620 │ │ │ │ - blls 0xe6e14 │ │ │ │ + blls 0xe6d60 │ │ │ │ ldr r2, [pc, r9, lsl #4] │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r9} │ │ │ │ - blx 0xff164b38 │ │ │ │ - stc2 7, cr15, [sl], {104} @ 0x68 │ │ │ │ + blx 0x2e4bee │ │ │ │ + blx 0xfece615e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ - blmi 0x1228670 │ │ │ │ + blmi 0x1228724 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, q0, d0 │ │ │ │ cmnlt r8, r0, asr #1 │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3e8f48 │ │ │ │ + blcs 0x3e8ffc │ │ │ │ stmdavs fp, {r0, r2, ip, lr, pc} │ │ │ │ andle r2, r2, sp, lsl #22 │ │ │ │ - blcs 0x402678 │ │ │ │ + blcs 0x40272c │ │ │ │ andcs sp, r0, pc, lsl #26 │ │ │ │ ldmdavs sl, {r0, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, pc, asr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7a781f0 │ │ │ │ - pkhtbmi pc, r0, sp, asr #31 @ │ │ │ │ - @ instruction: 0xffdaf7a7 │ │ │ │ + strmi pc, [r0], r3, lsl #31 │ │ │ │ + @ instruction: 0xff80f7a7 │ │ │ │ strmi r6, [r7], -r3, lsr #16 │ │ │ │ suble r2, r9, pc, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524640 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorsle r2, r8, pc, lsl #22 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8524638 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - stmdavs r3!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdale r8!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andcs r2, r2, r6, lsl #10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x966274 │ │ │ │ + @ instruction: 0xf9c8f7ad │ │ │ │ stmdage r5, {r0, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xff06f7ff │ │ │ │ - bls 0x24fbe0 │ │ │ │ + bls 0x24fc94 │ │ │ │ andls r2, r3, #0 │ │ │ │ - stc2l 7, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ + stc2 7, cr15, [lr], {168} @ 0xa8 │ │ │ │ strmi r9, [r3], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf8cd9701 │ │ │ │ @ instruction: 0xf7ae8000 │ │ │ │ - strtmi pc, [r8], -fp, ror #29 │ │ │ │ + @ instruction: 0x4628fe91 │ │ │ │ strbmi r6, [r2], -r1, lsr #17 │ │ │ │ @ instruction: 0xf802f7fd │ │ │ │ str r2, [sp, r1]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf90af7ad │ │ │ │ + @ instruction: 0xf8b0f7ad │ │ │ │ andcs lr, r1, #224, 14 @ 0x3800000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf822f7ad │ │ │ │ + @ instruction: 0xffc8f7ac │ │ │ │ ldrdcs lr, [r0, -sl] │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - @ instruction: 0xe7caffd1 │ │ │ │ + @ instruction: 0xe7caff77 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffccf7ac │ │ │ │ + @ instruction: 0xff72f7ac │ │ │ │ vaba.s8 d14, d29, d25 │ │ │ │ - andcs pc, r0, fp, lsl #24 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + andcs pc, r0, r1, asr ip @ │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0x900052bd │ │ │ │ - cdp2 1, 12, cr15, cr0, cr0, {5} │ │ │ │ + @ instruction: 0xff06f1a0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq fp, r3, ip, lsr r9 │ │ │ │ + eorseq fp, r3, r4, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff648 │ │ │ │ + bl 0xfebff6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x66c3d0 │ │ │ │ + blmi 0x66c484 │ │ │ │ ldmdavs fp, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpvs 3, 8, cr0, cr3, cr0, {0} │ │ │ │ mcrvs 1, 6, fp, cr3, cr3, {5} │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ movwls sl, #2051 @ 0x803 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ - blls 0xbacac │ │ │ │ - bls 0x2024b8 │ │ │ │ + blls 0xbad60 │ │ │ │ + bls 0x20256c │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r4, r0, lsl #4 │ │ │ │ ldrdeq lr, [r3, -sp] │ │ │ │ andlt r2, r7, r0, lsl #4 │ │ │ │ - bl 0x1e65fc │ │ │ │ - ldcllt 7, cr15, [r6, #-692] @ 0xfffffd4c │ │ │ │ + bl 0x1e66b0 │ │ │ │ + ldcllt 7, cr15, [ip], #692 @ 0x2b4 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [lr], #-660 @ 0xfffffd6c │ │ │ │ + blx 0xff9e63de │ │ │ │ strmi r9, [r3], -r0, lsl #20 │ │ │ │ ldclvs 0, cr2, [r1, #4] │ │ │ │ @ instruction: 0x66d36711 │ │ │ │ ldrvs r9, [r0], r1, lsl #18 │ │ │ │ vaba.s8 q7, , q6 │ │ │ │ - svclt 0x0000fbc7 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - ldclt 7, cr15, [lr, #-692]! @ 0xfffffd4c │ │ │ │ + stcllt 7, cr15, [r4], #692 @ 0x2b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff6c4 │ │ │ │ + bl 0xfebff778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42c46c │ │ │ │ + blmi 0x42c520 │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ stmdage r1, {r0, r9, sl, lr} │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 7, 3, pc, cr10, cr15, {7} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r3, r8, ip, lr, pc}^ │ │ │ │ strtmi r0, [r3], -r1, lsl #2 │ │ │ │ andlt r2, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 7, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ - blx 0xfe764d3a │ │ │ │ + stcllt 7, cr15, [r2], {173} @ 0xad │ │ │ │ + blx 0xff8e4dee │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebff710 │ │ │ │ + bl 0xfebff7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, lsl #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfeee63d6 │ │ │ │ + blx 0x186648a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf7af4008 │ │ │ │ - svclt 0x0000be9f │ │ │ │ + svclt 0x0000be45 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff754 │ │ │ │ + bl 0xfebff808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - blvs 0xff6ec56c │ │ │ │ - ldc2 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ - bls 0xce578 │ │ │ │ + blvs 0xff6ec620 │ │ │ │ + ldc2l 7, cr15, [lr, #-996] @ 0xfffffc1c │ │ │ │ + bls 0xce62c │ │ │ │ ldrmi r6, [r3], #-3459 @ 0xfffff27d │ │ │ │ andlt r6, r3, r3, asr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - cmppeq r8, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ + movne pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbteq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebff7b8 │ │ │ │ + bl 0xfebff86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - eorscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsmi pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1a03282 │ │ │ │ - svclt 0x0000fded │ │ │ │ - eorseq fp, r3, r8, asr #18 │ │ │ │ + svclt 0x0000fe33 │ │ │ │ + mlaseq r3, r0, sl, fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff7ec │ │ │ │ + bl 0xfebff8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 9, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 6, cr15, cr2, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt sl, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, r4, asr r9 │ │ │ │ + stmiblt r0, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r7, r6, r0, lsr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff83c │ │ │ │ + bl 0xfebff8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 6, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 7, 1, cr15, cr4, cr7, {5} │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 9, cr15, cr4, cr12, {5} │ │ │ │ + cdp2 7, 3, cr15, cr10, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmiblt r4!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r6, r4, lsl #18 │ │ │ │ + ldmdblt sl, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r0, asr r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff88c │ │ │ │ + bl 0xfebff940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 4, cr15, cr6, cr7, {5} │ │ │ │ + stc2l 7, cr15, [ip, #668]! @ 0x29c │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 6, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 1, cr15, cr2, cr12, {5} │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmiblt lr, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x008678b4 │ │ │ │ + ldmdblt r4!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + addeq r7, r6, r0, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8dc │ │ │ │ + bl 0xfebff990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x460f461e │ │ │ │ stcls 2, cr9, [r8], {1} │ │ │ │ - cdp2 7, 1, cr15, cr14, cr7, {5} │ │ │ │ + stc2l 7, cr15, [r4, #668] @ 0x29c │ │ │ │ strmi r9, [r5], -r1, lsl #18 │ │ │ │ - cdp2 7, 4, cr15, cr4, cr12, {5} │ │ │ │ + stc2l 7, cr15, [sl, #688]! @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ qsub16mi ip, r3, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46384632 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ andlt r1, r3, r9, ror #16 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdblt r8!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r7, r6, r4, ror #16 │ │ │ │ + stmdblt lr, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x008677b0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff92c │ │ │ │ + bl 0xfebff9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb4aec │ │ │ │ + blcs 0xb4ba0 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118cf64 │ │ │ │ - b 0x1171568 │ │ │ │ + b 0x118d018 │ │ │ │ + b 0x117161c │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - stc2l 7, cr15, [r0, #668]! @ 0x29c │ │ │ │ + stc2 7, cr15, [r6, #668] @ 0x29c │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - cdp2 7, 0, cr15, cr6, cr12, {5} │ │ │ │ + stc2 7, cr15, [ip, #688]! @ 0x2b0 │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdc53c │ │ │ │ + blls 0xdc5f0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdblt r4!, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r7, r6, r6, ror #15 │ │ │ │ + stmialt sl, {r3, r4, r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + addeq r7, r6, r2, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9a8 │ │ │ │ + bl 0xfebffa5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r6, [lr], -fp, asr #16 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7e9c │ │ │ │ - blcs 0x479fd4 │ │ │ │ + blls 0x1a7de8 │ │ │ │ + blcs 0x47a088 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba070 │ │ │ │ + blcs 0xba124 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - svccs 0x0000fc83 │ │ │ │ + svccs 0x0000fc29 │ │ │ │ ldmdavs r3!, {r3, r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7e74 │ │ │ │ - blcs 0x47a004 │ │ │ │ + blls 0x1a7dc0 │ │ │ │ + blcs 0x47a0b8 │ │ │ │ @ instruction: 0xf895d156 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba098 │ │ │ │ + blcs 0xba14c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -pc, ror #24 │ │ │ │ + @ instruction: 0x4622fc15 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 7, cr15, [sl, #688]! @ 0x2b0 │ │ │ │ + stc2 7, cr15, [r0, #688]! @ 0x2b0 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sl, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x46214632 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff80f7ff │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xf895fde9 │ │ │ │ + @ instruction: 0xf895fd8f │ │ │ │ @ instruction: 0x463130d9 │ │ │ │ - blcs 0xba0d8 │ │ │ │ + blcs 0xba18c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #24 @ │ │ │ │ + @ instruction: 0x4632fbf5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [sl, #688] @ 0x2b0 │ │ │ │ + stc2 7, cr15, [r0, #688] @ 0x2b0 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r9, r3, lsl #2 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ - blvs 0xff6b6460 │ │ │ │ + blvs 0xff6b6514 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ strtmi r0, [r1], -r1, lsl #4 │ │ │ │ andlt r6, r5, lr, ror #11 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x1c66734 │ │ │ │ + bllt 0x5e67e8 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [sl, #-688]! @ 0xfffffd50 │ │ │ │ + stc2 7, cr15, [r0, #-688]! @ 0xfffffd50 │ │ │ │ adcle r2, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ac4620 │ │ │ │ - @ instruction: 0xe7a0fdb3 │ │ │ │ + sbfx pc, r9, #26, #1 │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [sl, #-688]! @ 0xfffffd50 │ │ │ │ + ldc2 7, cr15, [r0, #-688] @ 0xfffffd50 │ │ │ │ @ instruction: 0xf767e7a9 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fccd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @@ -156005,181 +156050,181 @@ │ │ │ │ stmdbvs r2!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r6], -pc, lsl #26 │ │ │ │ - ldc2 7, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ + ldc2 7, cr15, [sl], #668 @ 0x29c │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strbmi pc, [sl], -r7, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfe566906 │ │ │ │ + blx 0xee69ba │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf7ac4630 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - blcs 0xc2ae8 │ │ │ │ + blcs 0xc2b9c │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf649e7e1 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r3, #1543503874 @ 0x5c000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7ae6bd8 │ │ │ │ - ldrtmi pc, [r9], -sp, ror #21 @ │ │ │ │ + @ instruction: 0x4639fa93 │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xffae6840 │ │ │ │ + blx 0xfe4668f4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - stc2 7, cr15, [lr], #-700 @ 0xfffffd44 │ │ │ │ + blx 0xff5e690e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r5, fp, ror #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r5, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffbd0 │ │ │ │ + bl 0xfebffc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc93 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffbf4 │ │ │ │ + bl 0xfebffca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc81 │ │ │ │ + svclt 0x0000fc27 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffc18 │ │ │ │ + bl 0xfebffccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc15 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7840 │ │ │ │ + blcs 0x1f78f4 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a271c │ │ │ │ - blcc 0x8dee84 │ │ │ │ + blcs 0x8a27d0 │ │ │ │ + blcc 0x8def38 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13ba8c │ │ │ │ - b 0x5a5668 │ │ │ │ + blx 0x13bb40 │ │ │ │ + b 0x5a571c │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xfff6f7fa │ │ │ │ + @ instruction: 0xff9cf7fa │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18200 @ 0x4718 │ │ │ │ ldr r2, [r5, -r1, lsl #4] │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e712 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r9, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffca8 │ │ │ │ + bl 0xfebffd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fc27 │ │ │ │ + svclt 0x0000fbcd │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f78d0 │ │ │ │ + blcs 0x1f7984 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a268c │ │ │ │ - blcc 0x8def14 │ │ │ │ + blcs 0x8a2740 │ │ │ │ + blcc 0x8defc8 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bb1c │ │ │ │ - b 0x5a56f8 │ │ │ │ + blx 0x13bbd0 │ │ │ │ + b 0x5a57ac │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xffaef7fa │ │ │ │ + @ instruction: 0xff54f7fa │ │ │ │ andcs r2, r8, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18128 @ 0x46d0 │ │ │ │ strb r2, [sp], r8, lsl #4 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ svclt 0x0000e6ca │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1], r9, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffd38 │ │ │ │ + bl 0xfebffdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fbdf │ │ │ │ + svclt 0x0000fb85 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7960 │ │ │ │ + blcs 0x1f7a14 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a25fc │ │ │ │ - blcc 0x8defa4 │ │ │ │ + blcs 0x8a26b0 │ │ │ │ + blcc 0x8df058 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13bbac │ │ │ │ - b 0x5a5788 │ │ │ │ + blx 0x13bc60 │ │ │ │ + b 0x5a583c │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0xff66f7fa │ │ │ │ + @ instruction: 0xff0cf7fa │ │ │ │ andcs r2, r9, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18056 @ 0x4688 │ │ │ │ str r2, [r5], r9, lsl #4 │ │ │ │ andcs r2, r9, #0, 6 │ │ │ │ svclt 0x0000e682 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156196,421 +156241,421 @@ │ │ │ │ stmdbvs sl!, {r7, r8, sl, fp, sp, lr} │ │ │ │ stmdbcs r2, {r0, r3, r9, fp, ip} │ │ │ │ @ instruction: 0x4691bf14 │ │ │ │ stmibvc r0, {r1, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc9303 │ │ │ │ strmi pc, [r0], fp, lsr #17 │ │ │ │ - blx 0xfe666a9e │ │ │ │ + blx 0xfe6b52 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ strmi r4, [r6], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #14 │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4629fa15 │ │ │ │ + @ instruction: 0x4629f9bb │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ stc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ stmdbcs pc, {r0, r3, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d4d103 │ │ │ │ ldreq r3, [fp], #208 @ 0xd0 │ │ │ │ ldrtmi sp, [r2], -r6, lsl #8 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff766c30 │ │ │ │ + bllt 0xff766ce4 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4631 │ │ │ │ - blvs 0xff6a9458 │ │ │ │ - @ instruction: 0xf980f7ae │ │ │ │ + blvs 0xff6a950c │ │ │ │ + @ instruction: 0xf926f7ae │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7ae2201 │ │ │ │ - @ instruction: 0xf642f97b │ │ │ │ + @ instruction: 0xf642f921 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7af6819 │ │ │ │ - @ instruction: 0xf04ffac1 │ │ │ │ + @ instruction: 0xf04ffa67 │ │ │ │ strbvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffeac │ │ │ │ + bl 0xfebfff60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fb25 │ │ │ │ + svclt 0x0000facb │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffed0 │ │ │ │ + bl 0xfebfff84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fab9 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebffef4 │ │ │ │ + bl 0xfebfffa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fb01 │ │ │ │ + svclt 0x0000faa7 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [pc, -r8, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff18 │ │ │ │ + bl 0xfebfffcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000faef │ │ │ │ + svclt 0x0000fa95 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [sp, -r9, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebfff3c │ │ │ │ + bl 0xfebffff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fa83 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfff50 │ │ │ │ + bl 0xfec00004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb5110 │ │ │ │ + blcs 0xb51c4 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d588 │ │ │ │ - b 0x1171b8c │ │ │ │ + b 0x118d63c │ │ │ │ + b 0x1171c40 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - blx 0xff466c2c │ │ │ │ + blx 0x1de6ce0 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - blx 0xffde6c48 │ │ │ │ + blx 0xfe766cfc │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcb60 │ │ │ │ + blls 0xdcc14 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr4, cr7, {5} │ │ │ │ - addeq r7, r6, r2, asr #3 │ │ │ │ + ldclt 7, cr15, [sl, #732]! @ 0x2dc │ │ │ │ + addeq r7, r6, lr, lsl #2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c3228 │ │ │ │ + blne 0xfe9c32dc │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorle r2, sl, r0 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xff9af7fb │ │ │ │ stmdbvs fp!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7834 │ │ │ │ - blcs 0x47a830 │ │ │ │ + blls 0x1a7780 │ │ │ │ + blcs 0x47a8e4 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba6b8 │ │ │ │ + blcs 0xba76c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - ldrbmi pc, [r3], -pc, asr #18 @ │ │ │ │ + @ instruction: 0x4653f8f5 │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f8f5 │ │ │ │ + @ instruction: 0x4620f89b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - blx 0x166e56 │ │ │ │ + blx 0x166f0a │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7dcfa7d │ │ │ │ + ldrb pc, [ip, r3, lsr #20] @ │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldr r2, [r5, r2, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec000a0 │ │ │ │ + bl 0xfec00154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa2b │ │ │ │ + svclt 0x0000f9d1 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r3, r1, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec000c4 │ │ │ │ + bl 0xfec00178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000f9bf │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r1, -r0, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec000e8 │ │ │ │ + bl 0xfec0019c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000f9ad │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0xf04fb084 │ │ │ │ stccc 8, cr0, [r0], {160} @ 0xa0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ svclt 0x00182d00 │ │ │ │ cmplt ip, r0, lsl #8 │ │ │ │ stcvs 8, cr6, [r6, #528] @ 0x210 │ │ │ │ - blne 0xfe9c3358 │ │ │ │ + blne 0xfe9c340c │ │ │ │ svclt 0x00142c02 │ │ │ │ stmeq r0, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ stmiavc r0, {r0, r2, r6, sl, ip, sp, lr, pc}^ │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ stmiavs ip, {r2, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082c0f │ │ │ │ eorsle r2, r4, r0 │ │ │ │ ldrmi r4, [sl], ip, lsl #12 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf9e8f7fc │ │ │ │ stmdbvs r3!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - blls 0x1a7704 │ │ │ │ - blcs 0x47a960 │ │ │ │ + blls 0x1a7650 │ │ │ │ + blcs 0x47aa14 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xba808 │ │ │ │ + blcs 0xba8bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x4653f8b7 │ │ │ │ + @ instruction: 0x4653f85d │ │ │ │ ldrtmi r4, [sl], -r9, asr #12 │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr4, cr15, {7} @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46394252 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - blx 0xa66f98 │ │ │ │ + blx 0xa6704c │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ac1023 │ │ │ │ - @ instruction: 0xe7d2f9db │ │ │ │ - blcs 0xc315c │ │ │ │ + ldrb pc, [r2, r1, lsl #19] @ │ │ │ │ + blcs 0xc3210 │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ str r2, [r5, r0, lsl #4] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec001f0 │ │ │ │ + bl 0xfec002a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f983 │ │ │ │ + svclt 0x0000f929 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrb r2, [r3, -r1, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00214 │ │ │ │ + bl 0xfec002c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f971 │ │ │ │ + svclt 0x0000f917 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale r1, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ strb r2, [r1, -r2, lsl #4]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00238 │ │ │ │ + bl 0xfec002ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7670ff8 │ │ │ │ - svclt 0x0000f95f │ │ │ │ + svclt 0x0000f905 │ │ │ │ ldrdcc pc, [ip], r0 │ │ │ │ stmdble lr, {r0, r1, r2, r3, r5, r8, r9, fp, sp} │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale sl, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1f7e60 │ │ │ │ + blcs 0x1f7f14 │ │ │ │ ldm pc, {r1, r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ svcne 0x001f2222 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x8a2d7c │ │ │ │ - blcc 0x8df4a4 │ │ │ │ + blcs 0x8a2e30 │ │ │ │ + blcc 0x8df558 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13c0ac │ │ │ │ - b 0x5a5c88 │ │ │ │ + blx 0x13c160 │ │ │ │ + b 0x5a5d3c │ │ │ │ tstle r3, ip, lsl #30 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ ldrlt sp, [r0, #-493] @ 0xfffffe13 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ andcs r2, r1, #402653184 @ 0x18000000 │ │ │ │ movwcs lr, #18216 @ 0x4728 │ │ │ │ str r2, [r5, -r1, lsl #4]! │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ svclt 0x0000e722 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec002b8 │ │ │ │ + bl 0xfec0036c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb5478 │ │ │ │ + blcs 0xb552c │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d8f0 │ │ │ │ - b 0x1171ef4 │ │ │ │ + b 0x118d9a4 │ │ │ │ + b 0x1171fa8 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf91af7a7 │ │ │ │ + @ instruction: 0xf8c0f7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf940f7ac │ │ │ │ + @ instruction: 0xf8e6f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcec8 │ │ │ │ + blls 0xdcf7c │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stcllt 7, cr15, [r2], #-732 @ 0xfffffd24 │ │ │ │ - addeq r6, r6, sl, asr lr │ │ │ │ + stclt 7, cr15, [r8], {183} @ 0xb7 │ │ │ │ + addeq r6, r6, r6, lsr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00334 │ │ │ │ + bl 0xfec003e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ smullsne pc, sl, r0, r8 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ svceq 0x00e0f01c │ │ │ │ @ instruction: 0xf890d108 │ │ │ │ - blcs 0xb54f4 │ │ │ │ + blcs 0xb55a8 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ mvncs r7, #240, 6 @ 0xc0000003 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ - b 0x118d96c │ │ │ │ - b 0x1171f70 │ │ │ │ + b 0x118da20 │ │ │ │ + b 0x1172024 │ │ │ │ movwls r0, #780 @ 0x30c │ │ │ │ - @ instruction: 0xf8dcf7a7 │ │ │ │ + @ instruction: 0xf882f7a7 │ │ │ │ strmi r9, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf902f7ac │ │ │ │ + @ instruction: 0xf8a8f7ac │ │ │ │ @ instruction: 0xee1d4909 │ │ │ │ - blls 0xdcf44 │ │ │ │ + blls 0xdcff8 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ strtmi r6, [r8], -r9, lsl #16 │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt r1, r2, r1, ror #16 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 7, cr15, [r6], #-732 @ 0xfffffd24 │ │ │ │ - ldrdeq r6, [r6], lr │ │ │ │ + bllt 0xff3e7134 │ │ │ │ + addeq r6, r6, sl, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec003b0 │ │ │ │ + bl 0xfec00464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7a79808 │ │ │ │ - strmi pc, [r3], -pc, ror #26 │ │ │ │ + @ instruction: 0x4603fd15 │ │ │ │ smullseq pc, r8, r4, r8 @ │ │ │ │ ldrmi fp, [sl], -r0, lsl #3 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf934f7fa │ │ │ │ + @ instruction: 0xf8daf7fa │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdblt r0!, {r5, r6, r8, r9, sl, fp, sp, lr}^ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - @ instruction: 0xff6cf7f8 │ │ │ │ - blls 0x104894 │ │ │ │ + @ instruction: 0xff12f7f8 │ │ │ │ + blls 0x104948 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - stc2l 7, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 7, cr15, [r8], #668 @ 0x29c │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ - @ instruction: 0xf7af720c │ │ │ │ - blls 0x1272e0 │ │ │ │ + @ instruction: 0xf7ae720c │ │ │ │ + blls 0x12922c │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8dcb084 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x135e64 │ │ │ │ + blcs 0x135f18 │ │ │ │ stmdavs fp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, sl, sp, lsl #22 │ │ │ │ ldrsbt pc, [r4], #-128 @ 0xffffff80 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ stmvs fp, {r0, r2, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -156619,186 +156664,186 @@ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd06b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf7a4d173 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strmi r6, [r0], r1, ror #27 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ andcs r4, r0, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf7ac2008 │ │ │ │ - stmdavs sl!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7a79203 │ │ │ │ - bls 0x1a7398 │ │ │ │ - bcs 0x47aad4 │ │ │ │ + stmdavs sl!, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7a69203 │ │ │ │ + bls 0x1a92e4 │ │ │ │ + bcs 0x47ab88 │ │ │ │ @ instruction: 0xf894d152 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff00f7f8 │ │ │ │ + mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ ldrmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f6bb0 │ │ │ │ @ instruction: 0xf7ad32ff │ │ │ │ - stmiavs fp!, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs fp!, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andsle r2, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0394620 │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r8!, {r3, r6, ip, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r0], {167} @ 0xa7 │ │ │ │ + ldc2l 7, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - stcvs 15, cr15, [r3, #740]! @ 0x2e4 │ │ │ │ + stcvs 15, cr15, [r3, #380]! @ 0x17c │ │ │ │ stmiavs r1!, {r0, r9, sp} │ │ │ │ - bne 0xff2faba0 │ │ │ │ - blx 0x867310 │ │ │ │ + bne 0xff2fac54 │ │ │ │ + blx 0x8673c4 │ │ │ │ @ instruction: 0xf7ab4640 │ │ │ │ - @ instruction: 0xf894ffb5 │ │ │ │ + @ instruction: 0xf894ff5b │ │ │ │ strbvs r3, [r7, #217]! @ 0xd9 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0x467330 │ │ │ │ + blx 0x4673e4 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xe7f54618 │ │ │ │ eorne pc, r2, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf7ac9003 │ │ │ │ - blls 0x1a7388 │ │ │ │ + @ instruction: 0xf7ab9003 │ │ │ │ + blls 0x1a92d4 │ │ │ │ @ instruction: 0xf04fe7b1 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd4671 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ ldrb pc, [r9, sp, lsl #30] @ │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, r8, fp, asr #4 │ │ │ │ + rscvc pc, r0, fp, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ @ instruction: 0xf1d75294 │ │ │ │ - svclt 0x0000f9f1 │ │ │ │ - eorseq fp, r3, ip, ror #18 │ │ │ │ + svclt 0x0000fa37 │ │ │ │ + ldrhteq fp, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec005b8 │ │ │ │ + bl 0xfec0066c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ smullseq pc, r8, r0, r8 @ │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4619b178 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - movwcs pc, #11963 @ 0x2ebb @ │ │ │ │ + movwcs pc, #11873 @ 0x2e61 @ │ │ │ │ andlt r6, r2, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0060bd70 │ │ │ │ ldmdblt r0!, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5664 @ 0x1620 │ │ │ │ @ instruction: 0x462a6bd1 │ │ │ │ - mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ - blls 0x104a90 │ │ │ │ + mrc2 7, 0, pc, cr4, cr8, {7} │ │ │ │ + blls 0x104b44 │ │ │ │ strbvs r4, [r2, #1066]! @ 0x42a │ │ │ │ svcvs 0x00a2e7dd │ │ │ │ movwls r1, #4160 @ 0x1040 │ │ │ │ andne lr, r2, r0, asr #20 │ │ │ │ - mcrr2 7, 10, pc, r4, cr7 @ │ │ │ │ + blx 0xffb6736e │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ vst2.8 {d22-d23}, [pc :64], r1 │ │ │ │ @ instruction: 0xf7ae720c │ │ │ │ - blls 0x1290e4 │ │ │ │ + blls 0x129030 │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00654 │ │ │ │ + bl 0xfec00708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffa6f7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec00680 │ │ │ │ + bl 0xfec00734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ - blx 0xfecbacc4 │ │ │ │ + blx 0xfecbad78 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - mcr2 7, 2, pc, cr4, cr9, {4} @ │ │ │ │ + stc2l 7, cr15, [sl, #612]! @ 0x264 │ │ │ │ @ instruction: 0xf894b140 │ │ │ │ - blcs 0xb5804 │ │ │ │ + blcs 0xb58b8 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ teqcs ip, #112, 6 @ 0xc0000001 │ │ │ │ andle r4, r8, fp, lsr #5 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ pop {r8, r9, ip, sp, lr} │ │ │ │ andcs r4, r1, #112 @ 0x70 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svcvs 0x0063bf79 │ │ │ │ @ instruction: 0xf649b9c3 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff6fad50 │ │ │ │ - mcr2 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ + blvs 0xff6fae04 │ │ │ │ + stc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ movwcs pc, #11343 @ 0x2c4f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ subsne r6, fp, r0, lsr #31 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xff56739e │ │ │ │ + blx 0x1ee7452 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae6819 │ │ │ │ - @ instruction: 0xe7d6febb │ │ │ │ + ldrb pc, [r6, r1, ror #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0071c │ │ │ │ + bl 0xfec007d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r2, r0 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0042dc15 │ │ │ │ stmiblt sl, {r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r5, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fe2000 │ │ │ │ - blls 0x129340 │ │ │ │ - bls 0xc36cc │ │ │ │ + blls 0x1293f4 │ │ │ │ + bls 0xc3780 │ │ │ │ smullseq pc, r9, r3, r8 @ │ │ │ │ ldrmi r2, [r8], -r0, lsl #16 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf902f7fb │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -156811,218 +156856,218 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ @ instruction: 0xf8d04691 │ │ │ │ addlt r2, r9, r8, asr #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - bcs 0xfb004 │ │ │ │ + bcs 0xfb0b8 │ │ │ │ ldmdbcs pc, {r2, r3, r4, ip, lr, pc} @ │ │ │ │ movwcs sp, #6160 @ 0x1810 │ │ │ │ smlabbcs r0, fp, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ tstle r6, fp, lsl #4 │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ ldccs 1, cr8, [r6, #-56] @ 0xffffffc8 │ │ │ │ - bcs 0x19d9cc │ │ │ │ + bcs 0x19da80 │ │ │ │ @ instruction: 0xf032d102 │ │ │ │ tstle ip, r2, lsl #6 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ umullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ svclt 0x00142916 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xaa1f0 │ │ │ │ + blcs 0xaa2a4 │ │ │ │ rscshi pc, fp, r0, asr #32 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf6c8408a │ │ │ │ andsmi r0, sl, #1006632962 @ 0x3c000002 │ │ │ │ @ instruction: 0xf7a6d0e2 │ │ │ │ - @ instruction: 0x4606fe95 │ │ │ │ + @ instruction: 0x4606fe3b │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ - blne 0xfe9e6f18 │ │ │ │ - blcs 0xfe6a6114 │ │ │ │ + blne 0xfe9e6fcc │ │ │ │ + blcs 0xfe6a61c8 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f86bf9 │ │ │ │ - stcvs 13, cr15, [r3, #372]! @ 0x174 │ │ │ │ + stcvs 13, cr15, [r3, #12]! │ │ │ │ strtmi r6, [r8], -r3, ror #11 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @ instruction: 0xf7a79303 │ │ │ │ - bmi 0x1e68314 │ │ │ │ + bmi 0x1e68260 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-2421 @ 0xfffff68b │ │ │ │ movwls r6, #10258 @ 0x2812 │ │ │ │ - blls 0x17f8b0 │ │ │ │ + blls 0x17f964 │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ andls r4, r6, r3, lsl r4 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf7a707d4 │ │ │ │ - @ instruction: 0xf1b9fe4d │ │ │ │ + @ instruction: 0xf1b9fdf3 │ │ │ │ vmax.f32 d0, d0, d3 │ │ │ │ @ instruction: 0xf64b80c6 │ │ │ │ - vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ movwls r0, #29491 @ 0x7333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrdcs pc, [r0, -r3]! │ │ │ │ - cdp2 7, 14, cr15, cr4, cr11, {5} │ │ │ │ - cdp2 7, 5, cr15, cr2, cr6, {5} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr11, {5} │ │ │ │ + ldc2l 7, cr15, [r8, #664]! @ 0x298 │ │ │ │ @ instruction: 0x90036bb9 │ │ │ │ - cdp2 7, 7, cr15, cr8, cr11, {5} │ │ │ │ + cdp2 7, 1, cr15, cr14, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf89480b7 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ andls r3, r5, #136 @ 0x88 │ │ │ │ orrcs lr, r1, #274432 @ 0x43000 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ @ instruction: 0xf7a69304 │ │ │ │ - @ instruction: 0x4631fe3b │ │ │ │ + ldrtmi pc, [r1], -r1, ror #27 @ │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi r6, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi r6, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r9, [r9], #-3842 @ 0xfffff0fe │ │ │ │ stmdals r3, {r0, r3, fp, sp, lr} │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x46475879 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ strls r2, [r0, -r0, lsl #14] │ │ │ │ - @ instruction: 0xf986f7b7 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr6, {5} │ │ │ │ + @ instruction: 0xf92cf7b7 │ │ │ │ + stc2l 7, cr15, [ip, #664] @ 0x298 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ adcsvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ae4607 │ │ │ │ - andcs pc, r4, #6208 @ 0x1840 │ │ │ │ + andcs pc, r4, #448 @ 0x1c0 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr11, {5} │ │ │ │ + cdp2 7, 5, cr15, cr0, cr11, {5} │ │ │ │ ldrdcs pc, [ip], r4 │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ @ instruction: 0xf8948083 │ │ │ │ @ instruction: 0xf8d410da │ │ │ │ - b 0x1175930 │ │ │ │ + b 0x11759e4 │ │ │ │ @ instruction: 0xf0432381 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf7a63203 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #28 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsr #27 @ │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - ldmdbmi sp!, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi sp!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00024638 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc lr, r3, #3620864 @ 0x374000 │ │ │ │ smlsdxcs r0, r9, r8, r5 │ │ │ │ strbmi r9, [r7], -r0, lsl #14 │ │ │ │ ldrtmi r4, [r9], -pc, lsl #8 │ │ │ │ - @ instruction: 0xf952f7b7 │ │ │ │ + @ instruction: 0xf8f8f7b7 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf109d025 │ │ │ │ @ instruction: 0x463133ff │ │ │ │ ldrtmi r2, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - bls 0x269f78 │ │ │ │ + bls 0x26a02c │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ teqpcs r8, r3 @ @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 7, cr15, cr2, cr11, {5} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr11, {5} │ │ │ │ @ instruction: 0xf8db4628 │ │ │ │ @ instruction: 0xf7a75000 │ │ │ │ - blls 0x2681d8 │ │ │ │ - bmi 0xb3af7c │ │ │ │ + blls 0x268124 │ │ │ │ + bmi 0xb3b030 │ │ │ │ ldmdaeq r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp, {r1, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ tstls r0, lr, lsl r4 │ │ │ │ stmdbmi r5!, {r0, r1, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf7a79601 │ │ │ │ - movwcs pc, #19935 @ 0x4ddf @ │ │ │ │ + movwcs pc, #19845 @ 0x4d85 @ │ │ │ │ andlt r6, r9, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ subne r6, r0, r3, lsr #31 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x1de7658 │ │ │ │ + blx 0x76770c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip, #-696] @ 0xfffffd48 │ │ │ │ + stc2 7, cr15, [r2, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf8d4e720 │ │ │ │ ldrsbeq r3, [fp], #0 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ movweq pc, #8242 @ 0x2032 @ │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {1} │ │ │ │ strcs lr, [r3], #-1803 @ 0xfffff8f5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strls r2, [r0], #-256 @ 0xffffff00 │ │ │ │ ldc2l 7, cr15, [sl], {255} @ 0xff │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ adceq pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r6], {159} @ 0x9f │ │ │ │ - ldc2l 7, cr15, [r8, #-408]! @ 0xfffffe68 │ │ │ │ - addeq r6, r6, r6, lsr #18 │ │ │ │ + ldc2 1, cr15, [ip, #-636] @ 0xfffffd84 │ │ │ │ + ldc2 7, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ + addeq r6, r6, r2, ror r8 │ │ │ │ addseq sp, r1, r0, lsl r0 │ │ │ │ - addeq r6, r6, r2, lsr #17 │ │ │ │ - addeq r6, r6, r8, lsr r8 │ │ │ │ - addeq r6, r6, r8, ror #15 │ │ │ │ + addeq r6, r6, lr, ror #15 │ │ │ │ + addeq r6, r6, r4, lsl #15 │ │ │ │ + addeq r6, r6, r4, lsr r7 │ │ │ │ umullseq sp, r1, r4, r0 │ │ │ │ - eorseq fp, r3, r8, lsl #19 │ │ │ │ + ldrsbteq fp, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00a34 │ │ │ │ + bl 0xfec00ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a64c │ │ │ │ + blcs 0x12a700 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r1, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdavs r9, {r0, r9, ip, sp} │ │ │ │ svclt 0x00183b00 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, fp, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec00a80 │ │ │ │ + bl 0xfec00b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x12a698 │ │ │ │ + blcs 0x12a74c │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r1, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00ac8 │ │ │ │ + bl 0xfec00b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ biclt r0, fp, #192, 6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #26 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157038,15 +157083,15 @@ │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r4, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x419588 │ │ │ │ + bcs 0x41963c │ │ │ │ @ instruction: 0xf649d0dd │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf6422097 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ @ instruction: 0xf8502c97 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ @ instruction: 0xf8dc3021 │ │ │ │ @@ -157058,15 +157103,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d3 │ │ │ │ - blcs 0xaa878 │ │ │ │ + blcs 0xaa92c │ │ │ │ addhi pc, r8, r0 │ │ │ │ ldrd pc, [r4], -r1 │ │ │ │ svceq 0x000ff1be │ │ │ │ addhi pc, r2, r0 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ @@ -157078,78 +157123,78 @@ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9dd6c │ │ │ │ + b 0x1c9de20 │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ ldrmi r0, [lr, #514] @ 0x202 │ │ │ │ - bcs 0x419648 │ │ │ │ + bcs 0x4196fc │ │ │ │ stmdavs sl, {r0, r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ smullsle r4, r4, r3, r2 @ │ │ │ │ - ldc2l 7, cr15, [r0], {166} @ 0xa6 │ │ │ │ + ldc2l 7, cr15, [r6], #-664 @ 0xfffffd68 │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x128c5c │ │ │ │ - blcs 0x47b404 │ │ │ │ + blls 0x128ba8 │ │ │ │ + blcs 0x47b4b8 │ │ │ │ @ instruction: 0xf899d14b │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0x46012b97 │ │ │ │ strbmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128c30 │ │ │ │ - blcs 0x47b24c │ │ │ │ + blls 0x128b7c │ │ │ │ + blcs 0x47b300 │ │ │ │ @ instruction: 0xf899d13f │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb35c │ │ │ │ + blcs 0xbb410 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrtmi pc, [sl], -sp, asr #22 @ │ │ │ │ + @ instruction: 0x463afaf3 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 7, 7, pc, cr6, cr2, {5} │ │ │ │ + mrc2 7, 4, pc, cr12, cr2, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ stmiavs fp!, {r0, r3, r4, fp, sp, lr} │ │ │ │ eorcc pc, r3, fp, asr r8 @ │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #28 @ │ │ │ │ + ldrtmi pc, [r1], -r7, ror #27 @ │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ ldc2 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe78dfcb5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf6498ff0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r8], #-684 @ 0xfffffd54 │ │ │ │ + stc2 7, cr15, [lr], {171} @ 0xab │ │ │ │ @ instruction: 0xf85be7b7 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - strb pc, [r4, r3, ror #24] @ │ │ │ │ + strb pc, [r4, r9, lsl #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec00cc4 │ │ │ │ + bl 0xfec00d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 q14, q2, #52 │ │ │ │ cmnlt fp, #192, 6 │ │ │ │ stcvs 6, cr4, [r2, #-76] @ 0xffffffb4 │ │ │ │ ldrdmi pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f414 │ │ │ │ @@ -157162,15 +157207,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ rscle r6, ip, r0, ror pc │ │ │ │ svceq 0x0004f01c │ │ │ │ @ instruction: 0xf8d1d0e9 │ │ │ │ @ instruction: 0xf02cc000 │ │ │ │ - bcs 0x3ea320 │ │ │ │ + bcs 0x3ea3d4 │ │ │ │ stmdavs sl, {r0, r1, r5, r6, r7, ip, lr, pc}^ │ │ │ │ eorcs fp, r0, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf649604a │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8512197 │ │ │ │ strmi r1, [r8], -ip, lsr #32 │ │ │ │ bfi r4, r8, #15, #14 │ │ │ │ @@ -157180,15 +157225,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbgt pc, [r4], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d28, d2 │ │ │ │ - blcs 0xaaa60 │ │ │ │ + blcs 0xaab14 │ │ │ │ @ instruction: 0xf8d1d078 │ │ │ │ @ instruction: 0xf1bee004 │ │ │ │ rsbsle r0, r3, pc, lsl #30 │ │ │ │ ldrmi r6, [r2], r3, lsl #26 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ @@ -157199,100 +157244,100 @@ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - b 0x1c9df50 │ │ │ │ + b 0x1c9e004 │ │ │ │ @ instruction: 0xf003039c │ │ │ │ @ instruction: 0xf1be0301 │ │ │ │ svclt 0x00080f0d │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, lr, r0, lsl #22 │ │ │ │ stmdblt fp, {r0, r1, r3, r7, fp, sp, lr} │ │ │ │ addvs r2, fp, r0, lsr #6 │ │ │ │ - blx 0xff9e7a66 │ │ │ │ + blx 0xfe367b1a │ │ │ │ movwls r6, #6187 @ 0x182b │ │ │ │ @ instruction: 0xf7a64606 │ │ │ │ - blls 0x128a84 │ │ │ │ - blcs 0x47b5dc │ │ │ │ + blls 0x1289d0 │ │ │ │ + blcs 0x47b690 │ │ │ │ @ instruction: 0xf899d143 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb508 │ │ │ │ + blcs 0xbb5bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69301 │ │ │ │ - blls 0x128a60 │ │ │ │ - blcs 0x47b41c │ │ │ │ + blls 0x1289ac │ │ │ │ + blcs 0x47b4d0 │ │ │ │ @ instruction: 0xf899d13a │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbb52c │ │ │ │ + blcs 0xbb5e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - ldrtmi pc, [sl], -r5, ror #20 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #20 @ │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 0, pc, cr14, cr2, {5} @ │ │ │ │ + ldc2 7, cr15, [r4, #712]! @ 0x2c8 │ │ │ │ ldrtmi r6, [r1], -fp, lsr #17 │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ ldrbne r9, [fp, r1, lsl #6] │ │ │ │ @ instruction: 0x463147d0 │ │ │ │ @ instruction: 0xf7b24640 │ │ │ │ - @ instruction: 0x4631fd5d │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #26 @ │ │ │ │ @ instruction: 0xf7b24638 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xff667c36 │ │ │ │ + blx 0xff667cea │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7fb4648 │ │ │ │ @ instruction: 0xe79bfbd1 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64987f0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldr pc, [ip, r5, lsl #23]! │ │ │ │ + ldr pc, [ip, fp, lsr #22]! │ │ │ │ rscspl pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - blx 0x1fe7b36 │ │ │ │ + blx 0x967bea │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, pc, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r6, [r7], -fp, asr #17 │ │ │ │ addlt r6, r2, sl, lsl #17 │ │ │ │ strmi r3, [ip], -r1, lsl #6 │ │ │ │ ldmne sl, {r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x8bb4d0 │ │ │ │ + bcs 0x8bb584 │ │ │ │ stmdavs sl, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ andls r9, r0, #67108864 @ 0x4000000 │ │ │ │ - blx 0xd67b62 │ │ │ │ + blx 0xff6e7c14 │ │ │ │ strmi r9, [r6], -r0, lsl #20 │ │ │ │ - bcs 0x4908d4 │ │ │ │ + bcs 0x490988 │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ smullscs pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9fcf7f8 │ │ │ │ + @ instruction: 0xf9a2f7f8 │ │ │ │ strbmi r9, [r2], -r0, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf7adb34f │ │ │ │ - @ instruction: 0x4628f8d7 │ │ │ │ + @ instruction: 0x4628f87d │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ - blx 0x1f67cee │ │ │ │ + blx 0x1f67da2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @@ -157303,53 +157348,53 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7ad4770 │ │ │ │ - ldrb pc, [r4, r9, lsr #19] @ │ │ │ │ + ldrb pc, [r4, pc, asr #18] @ │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eorne pc, r2, r1, asr r8 @ │ │ │ │ - blx 0x567c0a │ │ │ │ + blx 0xfeee7cbc │ │ │ │ strb r9, [r4, r0, lsl #22] │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ suble r2, fp, r0, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwpl lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ adcmi r4, fp, #6291456 @ 0x600000 │ │ │ │ stmdavs sl, {r0, r4, r6, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe976994 │ │ │ │ - bcs 0x46bda8 │ │ │ │ + bl 0xfe976a48 │ │ │ │ + bcs 0x46be5c │ │ │ │ andls sp, r3, #70 @ 0x46 │ │ │ │ - blx 0xff2e7c34 │ │ │ │ + blx 0x1c67ce8 │ │ │ │ @ instruction: 0xf6499a03 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - blx 0xffae7c5c │ │ │ │ + blx 0xfe467d10 │ │ │ │ movwls r6, #14371 @ 0x3823 │ │ │ │ - blx 0xfef67c50 │ │ │ │ + blx 0x18e7d04 │ │ │ │ strmi r9, [r1], -r3, lsl #22 │ │ │ │ - blcs 0x47b7c4 │ │ │ │ + blcs 0x47b878 │ │ │ │ @ instruction: 0xf896d127 │ │ │ │ @ instruction: 0x463030d9 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf986f7f8 │ │ │ │ + @ instruction: 0xf92cf7f8 │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf822f7ad │ │ │ │ + @ instruction: 0xffc8f7ac │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb464a │ │ │ │ andcs pc, r1, r3, lsl #22 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -157357,69 +157402,69 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6494770 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - ldrb pc, [r7, pc, lsr #21] @ │ │ │ │ + @ instruction: 0xe7d7fa55 │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0x4607ff3d │ │ │ │ + strmi pc, [r7], -r3, ror #29 │ │ │ │ @ instruction: 0xf04fe7c0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0x2001fabb │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec01058 │ │ │ │ + bl 0xfec0110c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ @ instruction: 0xf1bc1cc0 │ │ │ │ teqle r2, r0, lsl #30 │ │ │ │ strmi r6, [ip], -fp, asr #16 │ │ │ │ - bllt 0xf7b68c │ │ │ │ - blx 0x1767d10 │ │ │ │ + bllt 0xf7b740 │ │ │ │ + blx 0xe7dc4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ bicseq pc, ip, r0, lsl #12 │ │ │ │ ldmeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x5e7d44 │ │ │ │ + @ instruction: 0xf9baf7a7 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ andcs pc, r1, r1, lsr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strbtmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0x1ce7ecc │ │ │ │ + blx 0x1ce7f80 │ │ │ │ andcs lr, r0, pc, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r6, r4, ror #1 │ │ │ │ + addeq r6, r6, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec010ec │ │ │ │ + bl 0xfec011a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x2aad1c │ │ │ │ + blcs 0x2aadd0 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @@ -157439,23 +157484,23 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 7, pc, cr14, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0x4628fbd5 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0x2067f58 │ │ │ │ + blx 0x206800c │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x567f88 │ │ │ │ + blx 0x56803c │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -157472,15 +157517,15 @@ │ │ │ │ ldrle r0, [r7], #-2011 @ 0xfffff825 │ │ │ │ mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ strmi r6, [r1], -r2, lsr #18 │ │ │ │ mrrcne 0, 0, r9, r3, cr1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ strtmi pc, [r8], -r5, ror #25 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - blx 0xfe7fdc │ │ │ │ + blx 0xfe8090 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157502,156 +157547,156 @@ │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r5, ip, lsl #12 │ │ │ │ ldrdcs lr, [r1, -r1] │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [r6], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf95ef7a6 │ │ │ │ + @ instruction: 0xf904f7a6 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ tstle ip, pc, lsl #22 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7f8 │ │ │ │ + @ instruction: 0xffd0f7f7 │ │ │ │ bicslt r6, ip, r4, ror #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ andcs pc, r1, r9, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bdf0 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7ab1023 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r4!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r4, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r6, #664]! @ 0x298 │ │ │ │ + stc2 7, cr15, [ip, #664] @ 0x298 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r9!, {r0, r4, r7}^ │ │ │ │ ldrtmi r9, [r3], #-256 @ 0xffffff00 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0x0648f8d0 │ │ │ │ - @ instruction: 0xf928f7a7 │ │ │ │ + @ instruction: 0xf8cef7a7 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcvs 8, cr6, [sl, #688]! @ 0x2b0 │ │ │ │ - blvs 0xff6fb9b4 │ │ │ │ + blvs 0xff6fba68 │ │ │ │ @ instruction: 0xf7f71aa2 │ │ │ │ - movwcs pc, #53219 @ 0xcfe3 @ │ │ │ │ + movwcs pc, #53129 @ 0xcf89 @ │ │ │ │ rscvs r2, fp, r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r5, r6, r4, lsl #29 │ │ │ │ + ldrdeq r5, [r6], r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ andcc lr, r2, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r5], -r0, lsl #2 │ │ │ │ @ instruction: 0xf003005b │ │ │ │ - blx 0x192add8 │ │ │ │ + blx 0x192ae8c │ │ │ │ strtmi pc, [r2], -r3, lsl #12 │ │ │ │ - @ instruction: 0xff18f7f7 │ │ │ │ + mrc2 7, 5, pc, cr14, cr7, {7} │ │ │ │ @ instruction: 0xf7a64607 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #17 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #17 @ │ │ │ │ @ instruction: 0xf7ab4680 │ │ │ │ - cmpplt ip, r1, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + smlalbtlt pc, ip, r7, r8 @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs lr, {r3, r4, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6, #664] @ 0x298 │ │ │ │ + stc2 7, cr15, [ip, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xee1d4917 │ │ │ │ qsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ @ instruction: 0xf64c9001 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ - bl 0x2aa3f8 │ │ │ │ + bl 0x2aa4ac │ │ │ │ tstls r0, r3, lsl #2 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf7a70648 │ │ │ │ - @ instruction: 0xf649f8c7 │ │ │ │ + @ instruction: 0xf649f86d │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r6, [r8], -sl, lsr #27 │ │ │ │ - bne 0xfe94513c │ │ │ │ - @ instruction: 0xff82f7f7 │ │ │ │ + bne 0xfe9451f0 │ │ │ │ + @ instruction: 0xff28f7f7 │ │ │ │ rscvs r2, fp, ip, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ - addeq r5, r6, r4, asr #27 │ │ │ │ + addeq r5, r6, r0, lsl sp │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ push {r0, r1, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec01410 │ │ │ │ + bl 0xfec014c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46160fd8 │ │ │ │ addlt r6, r4, sl, lsl #16 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ suble r2, r6, pc, lsl #20 │ │ │ │ - blcs 0x484354 │ │ │ │ + blcs 0x484408 │ │ │ │ andls sp, r2, #67 @ 0x43 │ │ │ │ - @ instruction: 0xf87ef7a6 │ │ │ │ + @ instruction: 0xf824f7a6 │ │ │ │ @ instruction: 0xf6499a02 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ @ instruction: 0xf8539303 │ │ │ │ @ instruction: 0xf7ab1022 │ │ │ │ - stmdavs sl!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sl!, {r0, r1, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a69202 │ │ │ │ - bls 0x16840c │ │ │ │ - blls 0x17bc54 │ │ │ │ + bls 0x168358 │ │ │ │ + blls 0x17bd08 │ │ │ │ cmple r5, pc, lsl #20 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff3af7f7 │ │ │ │ - @ instruction: 0xf7ab202f │ │ │ │ - @ instruction: 0xf8d4f849 │ │ │ │ + mcr2 7, 7, pc, cr0, cr7, {7} @ │ │ │ │ + @ instruction: 0xf7aa202f │ │ │ │ + @ instruction: 0xf8d4ffef │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eaef8 │ │ │ │ + blcs 0x5eafac │ │ │ │ @ instruction: 0x463ad837 │ │ │ │ @ instruction: 0xf0464641 │ │ │ │ andls r0, r0, r0, ror #1 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdavs sl!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ sbceq pc, r0, #66 @ 0x42 │ │ │ │ - mrc2 7, 6, pc, cr4, cr7, {7} │ │ │ │ + mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @@ -157663,51 +157708,51 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ eorne pc, r2, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf84af7ab │ │ │ │ - @ instruction: 0xf766e7be │ │ │ │ - svclt 0x0000f807 │ │ │ │ + @ instruction: 0xfff0f7aa │ │ │ │ + @ instruction: 0xf765e7be │ │ │ │ + svclt 0x0000ffad │ │ │ │ smullscc pc, r3, r0, r8 @ │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ ldrblt sp, [r0, #88]! @ 0x58 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r5, fp, lsl #16 │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ - blcs 0x47bb28 │ │ │ │ + blcs 0x47bbdc │ │ │ │ stmdavs sl, {r0, r3, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r6, pc, lsl #20 │ │ │ │ - @ instruction: 0xf7a69303 │ │ │ │ - blls 0x1a8334 │ │ │ │ + @ instruction: 0xf7a59303 │ │ │ │ + blls 0x1aa280 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8519002 │ │ │ │ - @ instruction: 0xf7ab1023 │ │ │ │ - @ instruction: 0xf7a5f823 │ │ │ │ - @ instruction: 0xf8d4fff7 │ │ │ │ - bls 0x136574 │ │ │ │ + @ instruction: 0xf7aa1023 │ │ │ │ + @ instruction: 0xf7a5ffc9 │ │ │ │ + @ instruction: 0xf8d4ff9d │ │ │ │ + bls 0x136628 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ tstls r0, r7, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf9e4f7fe │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ @ instruction: 0xf7f70240 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf840f7fb │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - andcs pc, r1, r5, asr #31 │ │ │ │ + andcs pc, r1, fp, ror #30 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @@ -157717,75 +157762,75 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7654770 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ff45 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, lr, asr #17 │ │ │ │ cmnle sl, r0, lsl #28 │ │ │ │ @ instruction: 0x9014f8d1 │ │ │ │ vshll.u8 , d15, #1 │ │ │ │ rsbsle r2, r4, r0, lsl #22 │ │ │ │ - bcs 0x484414 │ │ │ │ + bcs 0x4844c8 │ │ │ │ @ instruction: 0x4605d071 │ │ │ │ ldrmi r4, [r8], -r8, lsl #13 │ │ │ │ - blx 0x866b28 │ │ │ │ + blx 0x19e6bdc │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8859003 │ │ │ │ strbmi r3, [r1], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ @ instruction: 0xf8d5fa5b │ │ │ │ strmi r3, [r2], ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x60f028 │ │ │ │ + blcs 0x60f0dc │ │ │ │ sbchi pc, r8, r0, lsl #4 │ │ │ │ mrc 6, 0, r4, cr13, cr4, {1} │ │ │ │ stmib sp, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ movwls r6, #22022 @ 0x5606 │ │ │ │ vpmax.u8 , q2, │ │ │ │ strble r0, [r4, #-2010]! @ 0xfffff826 │ │ │ │ - @ instruction: 0xff7cf7a5 │ │ │ │ + @ instruction: 0xff22f7a5 │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strcc r4, [r1], -r7, lsl #12 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - bleq 0xff966554 │ │ │ │ - @ instruction: 0xff70f7a5 │ │ │ │ + bleq 0xff966608 │ │ │ │ + @ instruction: 0xff16f7a5 │ │ │ │ andls r4, r2, r1, asr r6 │ │ │ │ - @ instruction: 0xff96f7aa │ │ │ │ + @ instruction: 0xff3cf7aa │ │ │ │ stmdbls r5, {r1, r2, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1627 @ 0xfffff9a5 │ │ │ │ stmdals r2, {r1, r4, fp, sp, lr} │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #20 │ │ │ │ - blx 0xfef68348 │ │ │ │ + blx 0x18e83fc │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, r5, r3, lsr #5 │ │ │ │ cmple r2, pc, lsl #24 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ - strble r0, [pc], #-1179 @ 0xaa484 │ │ │ │ + strble r0, [pc], #-1179 @ 0xaa538 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - blls 0x1aa35c │ │ │ │ + blls 0x1aa410 │ │ │ │ @ instruction: 0xd00442b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4650 │ │ │ │ - @ instruction: 0xf8d8ffd7 │ │ │ │ + @ instruction: 0xf8d8ff7d │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ ldrbmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf8f6f7fb │ │ │ │ - blcs 0xd10cc │ │ │ │ + blcs 0xd1180 │ │ │ │ svcvs 0x00ebd158 │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -157793,76 +157838,76 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0066f7fe │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xffacf7aa │ │ │ │ + @ instruction: 0xff52f7aa │ │ │ │ strls r2, [r7, -r1, lsl #6] │ │ │ │ strcc r9, [r1], #-774 @ 0xfffffcfa │ │ │ │ orrsle r2, r3, r0, lsl ip │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xff74f7fa │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #136 @ 0x88 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf7aa3401 │ │ │ │ - @ instruction: 0xe781ff95 │ │ │ │ + @ instruction: 0xe781ff3b │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4639 │ │ │ │ - blvs 0xff6aad3c │ │ │ │ - stc2 7, cr15, [lr, #-688] @ 0xfffffd50 │ │ │ │ + blvs 0xff6aadf0 │ │ │ │ + ldc2 7, cr15, [r4], #688 @ 0x2b0 │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7ac4638 │ │ │ │ - @ instruction: 0xf642fd09 │ │ │ │ + @ instruction: 0xf642fcaf │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46382397 │ │ │ │ subsne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - @ instruction: 0xf04ffe4f │ │ │ │ + @ instruction: 0xf04ffdf5 │ │ │ │ strbvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe795d09b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - bls 0x27be10 │ │ │ │ + bls 0x27bec4 │ │ │ │ @ instruction: 0xff40f7fa │ │ │ │ - blcs 0xc6524 │ │ │ │ + blcs 0xc65d8 │ │ │ │ andcs sp, r0, r0, lsr #1 │ │ │ │ - blx 0xfe56841a │ │ │ │ + blx 0xee84ce │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ad6819 │ │ │ │ - movwcs pc, #3707 @ 0xe7b @ │ │ │ │ + movwcs pc, #3617 @ 0xe21 @ │ │ │ │ andlt r6, r9, fp, ror #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 7, 10, cr15, cr8, cr5, {3} │ │ │ │ - addeq r5, r6, sl, lsl #22 │ │ │ │ + cdp2 7, 4, cr15, cr14, cr5, {3} │ │ │ │ + addeq r5, r6, r6, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r9, pc, asr #17 │ │ │ │ cmnle sl, r0, lsl #30 │ │ │ │ @ instruction: 0xb014f8d1 │ │ │ │ vshll.s8 , d15, #3 │ │ │ │ rsble r2, r4, r0, lsl #20 │ │ │ │ stccs 8, cr6, [pc], {12} │ │ │ │ strmi sp, [r6], -r1, rrx │ │ │ │ ldrmi r4, [r0], -r8, lsl #13 │ │ │ │ - @ instruction: 0xf926f1cc │ │ │ │ + @ instruction: 0xf96cf1cc │ │ │ │ andls r2, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf8864641 │ │ │ │ strmi r2, [r2], -r0, lsl #1 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf8d6f963 │ │ │ │ strmi r2, [r1], ip, lsl #1 │ │ │ │ andseq pc, pc, #2 │ │ │ │ @@ -157871,216 +157916,216 @@ │ │ │ │ @ instruction: 0xf6493f70 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x463c2097 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ stmdaeq r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf896e030 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbbeec │ │ │ │ + blcs 0xbbfa0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf896fd55 │ │ │ │ + @ instruction: 0xf896fcfb │ │ │ │ @ instruction: 0x370120da │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ - beq 0xff966754 │ │ │ │ - cdp2 7, 7, cr15, cr0, cr5, {5} │ │ │ │ + beq 0xff966808 │ │ │ │ + cdp2 7, 1, cr15, cr6, cr5, {5} │ │ │ │ strmi r4, [r0], r9, asr #12 │ │ │ │ - cdp2 7, 9, cr15, cr6, cr10, {5} │ │ │ │ + cdp2 7, 3, cr15, cr12, cr10, {5} │ │ │ │ stmdbls r4, {r0, r4, r5, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1619 @ 0xfffff9ad │ │ │ │ @ instruction: 0x46286812 │ │ │ │ andcs r5, r0, #8978432 @ 0x890000 │ │ │ │ strbmi r9, [r1], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf7b69a05 │ │ │ │ - blls 0x1a8d64 │ │ │ │ + blls 0x1a8cb0 │ │ │ │ @ instruction: 0xd00442bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7aa4648 │ │ │ │ - strcc pc, [r1], #-3815 @ 0xfffff119 │ │ │ │ + strcc pc, [r1], #-3725 @ 0xfffff173 │ │ │ │ andsle r2, r7, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ - cdp2 7, 4, cr15, cr14, cr5, {5} │ │ │ │ + ldc2l 7, cr15, [r4, #660]! @ 0x294 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ - blls 0x25e9ac │ │ │ │ + blls 0x25ea60 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 7, 7, cr15, cr0, cr10, {5} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr10, {5} │ │ │ │ @ instruction: 0xf04fe7c9 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r9, r0, lsl #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr14, {7} │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ - blls 0x196b6c │ │ │ │ + blls 0x196c20 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ svcvs 0x00f3ffe9 │ │ │ │ andlt fp, r9, r3, asr r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7a62000 │ │ │ │ - @ instruction: 0xf642fadd │ │ │ │ + @ instruction: 0xf642fa83 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - stc2l 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ + stc2l 7, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ ldrbvs r2, [r3, r0, lsl #6]! │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7658ff0 │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ - addeq r5, r6, sl, lsl #18 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ + addeq r5, r6, r6, asr r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbpl pc, [r0], #128 @ 0x80 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stcne 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ - b 0x3c4770 │ │ │ │ + b 0x3c4824 │ │ │ │ addlt r0, r5, r5, lsl #24 │ │ │ │ svcvc 0x0080f1bc │ │ │ │ stccs 0, cr13, [pc], {108} @ 0x6c │ │ │ │ stmdavs ip, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ rsbsle r2, r3, pc, lsl #24 │ │ │ │ smullspl pc, r9, r0, r8 @ │ │ │ │ rsble r2, r8, r0, lsl #26 │ │ │ │ rsble r2, sp, sp, lsl #24 │ │ │ │ tstle r6, r3, lsl #20 │ │ │ │ adcmi r6, r5, #9240576 @ 0x8d0000 │ │ │ │ - stccs 15, cr11, [pc, #-96] @ 0xaa70c │ │ │ │ + stccs 15, cr11, [pc, #-96] @ 0xaa7c0 │ │ │ │ stccs 0, cr13, [sp, #-408] @ 0xfffffe68 │ │ │ │ strmi sp, [sp], -r4, rrx │ │ │ │ @ instruction: 0x4617469a │ │ │ │ @ instruction: 0xf7a54604 │ │ │ │ - @ instruction: 0x4606fdd7 │ │ │ │ - blcs 0x484830 │ │ │ │ + @ instruction: 0x4606fd7d │ │ │ │ + blcs 0x4848e4 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc010 │ │ │ │ + blcs 0xbc0c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmiavs sl!, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r0, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 7, 5, cr15, cr4, cr10, {5} │ │ │ │ + ldc2l 7, cr15, [sl, #680]! @ 0x2a8 │ │ │ │ ldrmi r6, [r9], fp, ror #16 │ │ │ │ ldrmi r6, [fp], fp, lsr #17 │ │ │ │ - ldc2 7, cr15, [lr, #660]! @ 0x294 │ │ │ │ + stc2l 7, cr15, [r4, #-660]! @ 0xfffffd6c │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ svccs 0x00034605 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ stmiaeq r0!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ sbcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf8d4d050 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x5eb450 │ │ │ │ + blcs 0x5eb504 │ │ │ │ addhi pc, r4, r0, lsl #4 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fd8000 │ │ │ │ ldclvs 15, cr15, [r8, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf7b14629 │ │ │ │ - @ instruction: 0x4649ffb1 │ │ │ │ + @ instruction: 0x4649ff57 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x46316d38 │ │ │ │ - @ instruction: 0xffa8f7b1 │ │ │ │ + @ instruction: 0xff4ef7b1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andlt sp, r5, r8, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andle r2, r9, pc, lsl #24 │ │ │ │ stccs 8, cr6, [pc], {76} @ 0x4c │ │ │ │ - bcs 0x19e848 │ │ │ │ + bcs 0x19e8fc │ │ │ │ stmvs sp, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182d0f │ │ │ │ orrsle r4, sl, r5, lsr #5 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf649bdb1 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8522297 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe79cfd91 │ │ │ │ + @ instruction: 0xe79cfd37 │ │ │ │ andlt r2, r5, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stcllt 7, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ - ldc2l 7, cr15, [lr, #-660] @ 0xfffffd6c │ │ │ │ + ldcllt 7, cr15, [r2], #680 @ 0x2a8 │ │ │ │ + stc2 7, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ @ instruction: 0xf7a59002 │ │ │ │ - andls pc, r3, pc, lsl #27 │ │ │ │ - ldc2l 7, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ + andls pc, r3, r5, lsr sp @ │ │ │ │ + ldc2l 7, cr15, [lr], #660 @ 0x294 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - ldc2l 7, cr15, [lr, #-680]! @ 0xfffffd58 │ │ │ │ + stc2 7, cr15, [r4, #-680]! @ 0xfffffd58 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ andseq pc, pc, #1 │ │ │ │ stmdale r7!, {r0, r2, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xee1d4914 │ │ │ │ @ instruction: 0x46430f70 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, r1, asr #16 │ │ │ │ strbmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf6494439 │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @ instruction: 0xf7b62797 │ │ │ │ - @ instruction: 0x4641f89b │ │ │ │ + strbmi pc, [r1], -r1, asr #16 @ │ │ │ │ @ instruction: 0xf7ad6d78 │ │ │ │ - @ instruction: 0xf8d4fd2d │ │ │ │ - bls 0x176ae4 │ │ │ │ + @ instruction: 0xf8d4fcd3 │ │ │ │ + bls 0x176b98 │ │ │ │ svclt 0x000b2b10 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbls r2, {r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xffe8f7b1 │ │ │ │ + @ instruction: 0xff8ef7b1 │ │ │ │ ldrbmi r9, [r9], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ str pc, [sl, fp, lsl #27] │ │ │ │ - stc2 7, cr15, [lr, #-404] @ 0xfffffe6c │ │ │ │ - addeq r5, r6, r8, asr #13 │ │ │ │ + ldc2 7, cr15, [r4], #404 @ 0x194 │ │ │ │ + addeq r5, r6, r4, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01af0 │ │ │ │ + bl 0xfec01ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cc74 │ │ │ │ + b 0x116cd28 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116cb90 │ │ │ │ + b 0x116cc44 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01b50 │ │ │ │ + bl 0xfec01c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158089,39 +158134,39 @@ │ │ │ │ mrc2 7, 6, pc, cr4, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01b94 │ │ │ │ + bl 0xfec01c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116cd18 │ │ │ │ + b 0x116cdcc │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116cc34 │ │ │ │ + b 0x116cce8 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01bf4 │ │ │ │ + bl 0xfec01ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158130,15 +158175,15 @@ │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c38 │ │ │ │ + bl 0xfec01cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158146,15 +158191,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r1, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01c78 │ │ │ │ + bl 0xfec01d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158192,182 +158237,182 @@ │ │ │ │ svcvc 0x0080f1b4 │ │ │ │ adchi pc, fp, r0 │ │ │ │ smullsmi pc, r9, r0, r8 @ │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf1bc80a6 │ │ │ │ svclt 0x00180f0d │ │ │ │ svceq 0x000df1be │ │ │ │ - bcs 0x19eeb4 │ │ │ │ + bcs 0x19ef68 │ │ │ │ mrshi pc, (UNDEF: 7) @ │ │ │ │ pkhbtmi r4, r2, r3, lsl #13 │ │ │ │ - blcs 0xbc370 │ │ │ │ + blcs 0xbc424 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - blx 0xffde89da │ │ │ │ + blx 0xfe768a8e │ │ │ │ strmi r6, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89a809a │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46012497 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - stmdbvs sl!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs sl!, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 7, cr15, [ip], #-680 @ 0xfffffd58 │ │ │ │ + ldc2 7, cr15, [r2], {170} @ 0xaa │ │ │ │ ldrdcc pc, [r8], sl │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ stmdavs fp!, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ ldmib r5, {r2, r8, r9, ip, pc}^ │ │ │ │ movwls r7, #33538 @ 0x8302 │ │ │ │ - @ instruction: 0xf8c0f7a3 │ │ │ │ + @ instruction: 0xf866f7a3 │ │ │ │ andls r4, r5, r5, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf7a3 │ │ │ │ + @ instruction: 0xf862f7a3 │ │ │ │ @ instruction: 0xf7a59006 │ │ │ │ - @ instruction: 0x4631fbfb │ │ │ │ + ldrtmi pc, [r1], -r1, lsr #23 @ │ │ │ │ @ instruction: 0xf7b14681 │ │ │ │ - @ instruction: 0x462bfdd9 │ │ │ │ + @ instruction: 0x462bfd7f │ │ │ │ strbmi r6, [r9], -r2, lsr #26 │ │ │ │ @ instruction: 0xf7ae2009 │ │ │ │ - @ instruction: 0xf7a5faad │ │ │ │ - @ instruction: 0x4631fbbb │ │ │ │ + @ instruction: 0xf7a5fa53 │ │ │ │ + ldrtmi pc, [r1], -r1, ror #22 @ │ │ │ │ @ instruction: 0xf7aa4681 │ │ │ │ - @ instruction: 0xf7a5fbe1 │ │ │ │ - @ instruction: 0x4680fbb5 │ │ │ │ - blx 0xfed68a5e │ │ │ │ + @ instruction: 0xf7a5fb87 │ │ │ │ + pkhtbmi pc, r0, fp, asr #22 @ │ │ │ │ + blx 0x16e8b12 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf89ad166 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbc518 │ │ │ │ + blcs 0xbc5cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - @ instruction: 0xf1bbfa7f │ │ │ │ + @ instruction: 0xf1bbfa25 │ │ │ │ subsle r0, lr, r3, lsl #30 │ │ │ │ - blx 0xfe8e8a82 │ │ │ │ + blx 0x1268b36 │ │ │ │ strmi r6, [r6], -r1, ror #26 │ │ │ │ - ldc2l 7, cr15, [lr, #-708]! @ 0xfffffd3c │ │ │ │ + stc2 7, cr15, [r4, #-708]! @ 0xfffffd3c │ │ │ │ ldrdcs pc, [ip], sl │ │ │ │ andseq pc, pc, #2 │ │ │ │ vpmin.s8 d2, d0, d5 │ │ │ │ ldmdbmi r6, {r1, r3, r5, r7, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stcls 6, cr4, [r7, #-172] @ 0xffffff54 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r5, [r0], -r1, asr #16 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-512 @ 0xfffffe00 │ │ │ │ ldrtmi r9, [r2], -r2, lsl #4 │ │ │ │ - blx 0x868afc │ │ │ │ + @ instruction: 0xf9c4f7b6 │ │ │ │ @ instruction: 0x46424633 │ │ │ │ andcs r4, r9, r1, asr #12 │ │ │ │ - @ instruction: 0xf9d6f7ab │ │ │ │ + @ instruction: 0xf97cf7ab │ │ │ │ strbmi r9, [r1], -r4, lsl #26 │ │ │ │ eoreq pc, r5, r4, asr r8 @ │ │ │ │ - blx 0xfe968ae6 │ │ │ │ + blx 0x12e8b9a │ │ │ │ ldrtmi r9, [r0], -r6, lsl #28 │ │ │ │ - blx 0xc68aee │ │ │ │ + blx 0xff5e8ba0 │ │ │ │ @ instruction: 0xf7aa9805 │ │ │ │ - @ instruction: 0xf854fb25 │ │ │ │ + @ instruction: 0xf854facb │ │ │ │ tstcs r1, r5, lsr #32 │ │ │ │ - blx 0xfece8afe │ │ │ │ + blx 0x1668bb2 │ │ │ │ @ instruction: 0xf7aa4630 │ │ │ │ - fstmdbxvs r0!, {d15-d28} @ Deprecated │ │ │ │ + vstmdbvs r0!, {s30-s224} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ad4ff0 │ │ │ │ - bcs 0x199b64 │ │ │ │ + bcs 0x199ab0 │ │ │ │ svcge 0x0060f47f │ │ │ │ stccs 8, cr6, [pc], {204} @ 0xcc │ │ │ │ strmi fp, [r4, #3864]! @ 0xf18 │ │ │ │ svcge 0x005af47f │ │ │ │ @ instruction: 0xf649e737 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0xf8542497 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - @ instruction: 0xe76afb77 │ │ │ │ + @ instruction: 0xe76afb1d │ │ │ │ @ instruction: 0xf7aa202f │ │ │ │ - smmulr r1, r5, fp │ │ │ │ + smmls r1, fp, sl, pc @ │ │ │ │ eorne pc, r7, r4, asr r8 @ │ │ │ │ - blx 0x1c68b4e │ │ │ │ + blx 0x5e8c02 │ │ │ │ @ instruction: 0xf7a5e79d │ │ │ │ - @ instruction: 0x4607fb75 │ │ │ │ - blx 0x1d68b46 │ │ │ │ + @ instruction: 0x4607fb1b │ │ │ │ + blx 0x6e8bfa │ │ │ │ @ instruction: 0xf7a54606 │ │ │ │ - bls 0x2e99a4 │ │ │ │ - bcs 0x47c4c8 │ │ │ │ + bls 0x2e98f0 │ │ │ │ + bcs 0x47c57c │ │ │ │ @ instruction: 0xf89ad139 │ │ │ │ @ instruction: 0x461920d9 │ │ │ │ movwls r4, #34384 @ 0x8650 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x268cb0 │ │ │ │ + @ instruction: 0xf9acf7f7 │ │ │ │ @ instruction: 0xf8da9b08 │ │ │ │ ldrtmi r2, [r0], -r8, lsl #1 │ │ │ │ svclt 0x000b2a10 │ │ │ │ ldrmi r4, [sl], -sl, lsr #12 │ │ │ │ @ instruction: 0x46294619 │ │ │ │ - stc2 7, cr15, [r8, #708]! @ 0x2c4 │ │ │ │ + stc2l 7, cr15, [lr, #-708] @ 0xfffffd3c │ │ │ │ ldrdeq pc, [ip], sl │ │ │ │ @ instruction: 0xf0006d62 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ ldmdbmi r9, {r0, r2, r3, r5, fp, ip, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrtmi r9, [r3], -r7, lsl #26 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r1, ip, asr r8 @ │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ strbmi r2, [r9], #-0 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf9a6f7b6 │ │ │ │ + @ instruction: 0xf94cf7b6 │ │ │ │ stclvs 6, cr4, [r3, #-228]! @ 0xffffff1c │ │ │ │ ldrtmi r2, [sl], -r9 │ │ │ │ - blx 0xfeae8be0 │ │ │ │ + blx 0x1468c94 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - stc2l 7, cr15, [r0], #708 @ 0x2c4 │ │ │ │ - blls 0x2e4b2c │ │ │ │ + stc2 7, cr15, [r6], {177} @ 0xb1 │ │ │ │ + blls 0x2e4be0 │ │ │ │ @ instruction: 0xf8549009 │ │ │ │ @ instruction: 0xf7aa1023 │ │ │ │ - blls 0x3299c4 │ │ │ │ + blls 0x329910 │ │ │ │ stmiavs ip, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00182c0f │ │ │ │ @ instruction: 0xf43f45a4 │ │ │ │ stccs 14, cr10, [sp], {210} @ 0xd2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ @ instruction: 0xf765e6cd │ │ │ │ - svclt 0x0000fad3 │ │ │ │ - addeq r5, r6, r8, asr r3 │ │ │ │ - addeq r5, r6, r0, ror #4 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ + addeq r5, r6, r4, lsr #5 │ │ │ │ + addeq r5, r6, ip, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01f6c │ │ │ │ + bl 0xfec02020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d0f0 │ │ │ │ + b 0x116d1a4 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d00c │ │ │ │ + b 0x116d0c0 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r1, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec01fcc │ │ │ │ + bl 0xfec02080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158376,39 +158421,39 @@ │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02010 │ │ │ │ + bl 0xfec020c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r3, r4, r6, r7, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc3234 │ │ │ │ andle r0, sp, r0, lsl #30 │ │ │ │ - b 0x116d194 │ │ │ │ + b 0x116d248 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - b 0x116d0b0 │ │ │ │ + b 0x116d164 │ │ │ │ bicsmi r7, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, pc, lsr #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02070 │ │ │ │ + bl 0xfec02124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158417,15 +158462,15 @@ │ │ │ │ mcr2 7, 0, pc, cr14, cr15, {7} @ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec020b4 │ │ │ │ + bl 0xfec02168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf01330d3 │ │ │ │ svclt 0x00080301 │ │ │ │ tstle r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -158434,15 +158479,15 @@ │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec020f8 │ │ │ │ + bl 0xfec021ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158450,15 +158495,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, fp, asr #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec02138 │ │ │ │ + bl 0xfec021ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -158467,19 +158512,19 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ andcs pc, r1, r7, lsr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0217c │ │ │ │ + bl 0xfec02230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf00330d0 │ │ │ │ - blcs 0x1abd9c │ │ │ │ + blcs 0x1abe50 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ @@ -158495,15 +158540,15 @@ │ │ │ │ @ instruction: 0xf7ffbc10 │ │ │ │ @ instruction: 0xf7ffbaf1 │ │ │ │ @ instruction: 0xbc10baef │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stmiblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec021ec │ │ │ │ + bl 0xfec022a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, r8 │ │ │ │ strmi r6, [r2], -fp, lsl #16 │ │ │ │ svceq 0x000ff1bc │ │ │ │ @ instruction: 0xf1bcd019 │ │ │ │ svclt 0x000c0f0d │ │ │ │ @@ -158515,49 +158560,49 @@ │ │ │ │ @ instruction: 0xf7fc0205 │ │ │ │ andlt pc, r3, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ - blcs 0xae040 │ │ │ │ + blcs 0xae0f4 │ │ │ │ @ instruction: 0xf04fd0e8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e91c0 │ │ │ │ + bl 0x1e9274 │ │ │ │ ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02258 │ │ │ │ + bl 0xfec0230c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #24 │ │ │ │ @ instruction: 0xf1bc4602 │ │ │ │ andsle r0, r9, pc, lsl #30 │ │ │ │ svceq 0x000df1bc │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c02 │ │ │ │ ldrmi r0, [r0], -r1, lsl #24 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x18e907c │ │ │ │ + blx 0x18e9130 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b97b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec022c4 │ │ │ │ + bl 0xfec02378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b083 │ │ │ │ strmi ip, [r3], -r0 │ │ │ │ eorle r2, r8, pc, lsl #20 │ │ │ │ svclt 0x00182a0d │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @@ -158586,20 +158631,20 @@ │ │ │ │ sbcsle r0, lr, r0, lsl #30 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf7feeb04 │ │ │ │ svclt 0x0000b931 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec02358 │ │ │ │ + bl 0xfec0240c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt ip, r3, r0, lsl #4 │ │ │ │ - bcs 0x47c974 │ │ │ │ - bcs 0x41f20c │ │ │ │ + bcs 0x47ca28 │ │ │ │ + bcs 0x41f2c0 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ andsle r0, fp, r1, lsl #28 │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ sbcvc pc, r9, r3, asr #4 │ │ │ │ andeq pc, sl, r0, asr #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -158608,108 +158653,108 @@ │ │ │ │ movwcs lr, #0 │ │ │ │ @ instruction: 0xf96ef7fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - bcs 0x4053d8 │ │ │ │ + bcs 0x40548c │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldrb r0, [fp, r1, lsl #28] │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd0de │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ andlt r2, r3, r0, lsl #2 │ │ │ │ - bl 0x1e9350 │ │ │ │ + bl 0x1e9404 │ │ │ │ stmialt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec023e8 │ │ │ │ + bl 0xfec0249c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [lr], {224} @ 0xe0 │ │ │ │ mrc 6, 0, r4, cr13, cr7, {0} │ │ │ │ @ instruction: 0x46052f70 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldmib r0, {r4, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf1044100 │ │ │ │ addmi r0, sl, #40, 4 @ 0x80000002 │ │ │ │ mulvs r2, r8, pc @ │ │ │ │ eorcs sp, r4, #2293760 @ 0x230000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf1f99301 │ │ │ │ - @ instruction: 0x6daae984 │ │ │ │ - blls 0x1034ac │ │ │ │ + @ instruction: 0x6daae9ca │ │ │ │ + blls 0x103560 │ │ │ │ rscvs r6, r2, sl, ror #27 │ │ │ │ smullscs pc, r8, r5, r8 @ │ │ │ │ svcvs 0x00aab91a │ │ │ │ svcvs 0x006a6162 │ │ │ │ stmib r4, {r1, r5, r8, sp, lr}^ │ │ │ │ eorvs r6, r3, #1572864 @ 0x180000 │ │ │ │ eorvs r6, r3, fp, ror #26 │ │ │ │ @ instruction: 0xf7a2656c │ │ │ │ - rsbvs pc, r0, r5, ror #26 │ │ │ │ + rsbvs pc, r0, fp, lsl #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r8, -r0]! │ │ │ │ @ instruction: 0xf7a29301 │ │ │ │ - blls 0x12a678 │ │ │ │ + blls 0x12a5c4 │ │ │ │ ldrb r4, [r4, r4, lsl #12] │ │ │ │ - addeq r4, r6, ip, ror #26 │ │ │ │ + @ instruction: 0x00864cb8 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x137e84 │ │ │ │ + blcs 0x137f38 │ │ │ │ push {r0, r1, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec02484 │ │ │ │ + bl 0xfec02538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ - blcs 0xbcac8 │ │ │ │ + blcs 0xbcb7c │ │ │ │ stmdavs r8, {r1, r2, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ - bllt 0x138702c │ │ │ │ + bllt 0x13870e0 │ │ │ │ @ instruction: 0x2094f8d4 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ - bcs 0xb74ac │ │ │ │ + bcs 0xb7560 │ │ │ │ andcs sp, r0, #80 @ 0x50 │ │ │ │ ldmdblt fp!, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d16d21 │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf0026849 │ │ │ │ @ instruction: 0xf4110201 │ │ │ │ svclt 0x00086f70 │ │ │ │ - bcs 0xb3ad0 │ │ │ │ + bcs 0xb3b84 │ │ │ │ adchi pc, pc, r0, asr #32 │ │ │ │ - blcs 0xc5384 │ │ │ │ + blcs 0xc5438 │ │ │ │ @ instruction: 0xf894d043 │ │ │ │ andcs r1, r0, #217 @ 0xd9 │ │ │ │ strtmi r6, [r0], -fp, lsr #17 │ │ │ │ svclt 0x000c4291 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ andcs pc, r1, r7, lsr sl @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r9, {r0, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - blcs 0xc54b8 │ │ │ │ + blcs 0xc556c │ │ │ │ @ instruction: 0xf8d2d0c8 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r7, r0, ror r3 │ │ │ │ - @ instruction: 0xf9f0f037 │ │ │ │ + blx 0xe674b4 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ strb r3, [r0, r0, lsl #1]! │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -158718,107 +158763,107 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xd1ab2b00 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @ instruction: 0xf7a2e7a6 │ │ │ │ - stmdavs fp!, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r0], r2, ror #27 │ │ │ │ - bllt 0xfe17cdb4 │ │ │ │ + bllt 0xfe17ce68 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andcs r4, r1, #3145728 @ 0x300000 │ │ │ │ - blvs 0xfe2f33bc │ │ │ │ - ldc2l 7, cr15, [sl, #680] @ 0x2a8 │ │ │ │ + blvs 0xfe2f3470 │ │ │ │ + stc2 7, cr15, [r0, #680] @ 0x2a8 │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strmi r6, [r8], -r9, lsl #23 │ │ │ │ - @ instruction: 0xf85af7aa │ │ │ │ + @ instruction: 0xf800f7aa │ │ │ │ smullscs pc, r9, r4, r8 @ │ │ │ │ stmiavs fp!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x000c0200 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f91ac9 │ │ │ │ @ instruction: 0x4640f9d7 │ │ │ │ - @ instruction: 0xff6ef7a9 │ │ │ │ + @ instruction: 0xff14f7a9 │ │ │ │ subsls pc, ip, r4, asr #17 │ │ │ │ - blcs 0xc556c │ │ │ │ + blcs 0xc5620 │ │ │ │ stmiavs r1!, {r0, r4, r6, r8, ip, lr, pc} │ │ │ │ stcvs 2, cr2, [r3, #4]! │ │ │ │ - bne 0xff2fcc4c │ │ │ │ + bne 0xff2fcd00 │ │ │ │ @ instruction: 0xf9c8f7f9 │ │ │ │ @ instruction: 0xf7a4e78f │ │ │ │ - strmi pc, [r7], -fp, lsr #31 │ │ │ │ - @ instruction: 0xffa8f7a4 │ │ │ │ + @ instruction: 0x4607ff51 │ │ │ │ + @ instruction: 0xff4ef7a4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 14, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 7, 8, cr15, cr6, cr12, {5} │ │ │ │ @ instruction: 0xf7a52004 │ │ │ │ - @ instruction: 0x4632fc57 │ │ │ │ + @ instruction: 0x4632fbfd │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf864f7aa │ │ │ │ + @ instruction: 0xf80af7aa │ │ │ │ @ instruction: 0xf7a52001 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #24 @ │ │ │ │ + @ instruction: 0x463afbf5 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x9692b8 │ │ │ │ + @ instruction: 0xf9c8f7aa │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x460e463a │ │ │ │ andcs r4, pc, r3, asr #12 │ │ │ │ @ instruction: 0xf7aa6b89 │ │ │ │ - blvs 0xfed2a91c │ │ │ │ + blvs 0xfed2a868 │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf84cf7aa │ │ │ │ + @ instruction: 0xfff2f7a9 │ │ │ │ @ instruction: 0xf04fe7b2 │ │ │ │ tstcs r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrdls pc, [r1], -r1 │ │ │ │ - @ instruction: 0xff74f7a4 │ │ │ │ + @ instruction: 0xff1af7a4 │ │ │ │ adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r1, {r1, r2, r9, sl, lr} │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 7, 10, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 7, 5, cr15, cr2, cr12, {5} │ │ │ │ andcs r9, r4, #1024 @ 0x400 │ │ │ │ andcs r4, r9, r1, lsr r6 │ │ │ │ - stc2l 7, cr15, [sl, #-680]! @ 0xfffffd58 │ │ │ │ + ldc2 7, cr15, [r0, #-680] @ 0xfffffd58 │ │ │ │ andcs lr, r4, r6, lsr r7 │ │ │ │ - ldc2 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ + blx 0xff1693b6 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subsvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - str pc, [r0, r5, lsl #30]! │ │ │ │ + str pc, [r0, fp, lsr #29]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [sl], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904691 │ │ │ │ @ instruction: 0x46042093 │ │ │ │ ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ @ instruction: 0xf8dd991a │ │ │ │ ldcls 0, cr11, [r8, #-400] @ 0xfffffe70 │ │ │ │ - b 0x11100c4 │ │ │ │ - b 0x116c3bc │ │ │ │ + b 0x1110178 │ │ │ │ + b 0x116c470 │ │ │ │ smlabtls fp, fp, r3, r1 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x11908dc │ │ │ │ + b 0x1190990 │ │ │ │ @ instruction: 0xf89d430a │ │ │ │ - b 0x1183674 │ │ │ │ - b 0x11783ec │ │ │ │ - blls 0x7c79d4 │ │ │ │ - blls 0x8100e4 │ │ │ │ + b 0x1183728 │ │ │ │ + b 0x11784a0 │ │ │ │ + blls 0x7c7a88 │ │ │ │ + blls 0x810198 │ │ │ │ movwls r9, #41223 @ 0xa107 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr0, {7} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr0, {7} │ │ │ │ svceq 0x000ef1ba │ │ │ │ @ instruction: 0xf0004605 │ │ │ │ @ instruction: 0xf1ba810c │ │ │ │ @ instruction: 0xf0000f0f │ │ │ │ @ instruction: 0xf89480d3 │ │ │ │ @ instruction: 0x07d830d3 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ @@ -158830,619 +158875,619 @@ │ │ │ │ subeq lr, r7, #6144 @ 0x1800 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ rschi pc, r9, r0, asr #2 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ svclt 0x00142f00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0xc66d4 │ │ │ │ + blcs 0xc6788 │ │ │ │ eorshi pc, r0, #0 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, fp, #64 @ 0x40 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - stcvs 13, cr15, [r3, #804]! @ 0x324 │ │ │ │ + stcvs 13, cr15, [r3, #444]! @ 0x1bc │ │ │ │ @ instruction: 0xf7a465e3 │ │ │ │ - pkhtbmi pc, r3, r3, asr #30 @ │ │ │ │ + @ instruction: 0x4683fef9 │ │ │ │ @ instruction: 0xf8d89807 │ │ │ │ @ instruction: 0xf7a5a000 │ │ │ │ - strmi pc, [r7], -r1, lsr #23 │ │ │ │ + strmi pc, [r7], -r7, asr #22 │ │ │ │ @ instruction: 0xf7a59809 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #23 @ │ │ │ │ + strmi pc, [r0], r3, asr #22 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - blmi 0xfebaa3d8 │ │ │ │ + blmi 0xfebaa324 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r7], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf64c9700 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrmi r0, [r0], #-1937 @ 0xfffff86f │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf6079002 │ │ │ │ movwls r2, #4456 @ 0x1168 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ - beq 0x1ae98fc │ │ │ │ + beq 0x1ae99b0 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - stmdbvs fp!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #3 │ │ │ │ rsble r2, r4, r1, lsl #20 │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bcs 0xcb8a0 │ │ │ │ + bcs 0xcb954 │ │ │ │ strbhi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andvc pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r2], r8, lsl #30 │ │ │ │ orrhi pc, sl, r0, asr #32 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf1b9812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - blcs 0xcbe10 │ │ │ │ + blcs 0xcbec4 │ │ │ │ addshi pc, sp, #64 @ 0x40 │ │ │ │ - blcs 0xc6890 │ │ │ │ + blcs 0xc6944 │ │ │ │ cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1bb │ │ │ │ mvnhi pc, #0 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf7a49306 │ │ │ │ - bmi 0xfe26b120 │ │ │ │ + bmi 0xfe26b06c │ │ │ │ strmi r9, [r6], -r6, lsl #18 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - bleq 0x1ce9978 │ │ │ │ + bleq 0x1ce9a2c │ │ │ │ stmibmi r2, {r1, r3, r7, fp, ip, lr} │ │ │ │ streq lr, [fp, #-2818] @ 0xfffff4fe │ │ │ │ strls r4, [r0, #-1043] @ 0xfffffbed │ │ │ │ @ instruction: 0xf7a54432 │ │ │ │ - @ instruction: 0xf7a4fe67 │ │ │ │ - @ instruction: 0x4631fe7d │ │ │ │ + @ instruction: 0xf7a4fe0d │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #28 @ │ │ │ │ @ instruction: 0xf7b14605 │ │ │ │ - @ instruction: 0x462af85b │ │ │ │ + strtmi pc, [sl], -r1, lsl #16 │ │ │ │ strtmi r9, [r0], -r5, lsl #18 │ │ │ │ mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ - cdp2 7, 7, cr15, cr2, cr4, {5} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr4, {5} │ │ │ │ @ instruction: 0x46054631 │ │ │ │ - @ instruction: 0xf86af7b1 │ │ │ │ + @ instruction: 0xf810f7b1 │ │ │ │ strtmi r9, [sl], -sl, lsl #18 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ @ instruction: 0xf1bafecd │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff706cf8 │ │ │ │ + blvs 0xff706dac │ │ │ │ @ instruction: 0xf7f61aaa │ │ │ │ - movwcs pc, #52533 @ 0xcd35 @ │ │ │ │ + movwcs pc, #52443 @ 0xccdb @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14922a8 │ │ │ │ + b 0x149235c │ │ │ │ @ instruction: 0xf894014b │ │ │ │ cmpeq fp, r7, ror #1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r8, {r2, r3, r4, r5, r6, r8, ip, lr, pc} │ │ │ │ - b 0x11932d4 │ │ │ │ + b 0x1193388 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ - b 0x11932cc │ │ │ │ + b 0x1193380 │ │ │ │ movwmi r3, #45959 @ 0xb387 │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0xd02e4 │ │ │ │ + bcs 0xd0398 │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #37280 @ 0x91a0 @ │ │ │ │ - blcs 0x158238 │ │ │ │ + blcs 0x1582ec │ │ │ │ tstphi r7, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64baf16 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1000558 │ │ │ │ @ instruction: 0xf04f8220 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ - blls 0x21b068 │ │ │ │ + blls 0x21b11c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1b9015b │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ - b 0x1191b30 │ │ │ │ + b 0x1191be4 │ │ │ │ stmdbls fp, {r0, r7, r8, r9, sp} │ │ │ │ - b 0x117c3e4 │ │ │ │ + b 0x117c498 │ │ │ │ stmdbls r6, {r0, r6, r8, r9, lr} │ │ │ │ orrcc lr, r1, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #37823 @ 0x93bf │ │ │ │ cdpcs 6, 0, cr14, cr0, cr11, {7} │ │ │ │ stcvs 1, cr13, [r2, #876]! @ 0x36c │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6f21f4 │ │ │ │ + blvs 0xff6f22a8 │ │ │ │ @ instruction: 0xf7f6462a │ │ │ │ - stcvs 12, cr15, [r3, #820]! @ 0x334 │ │ │ │ + stcvs 12, cr15, [r3, #460]! @ 0x1cc │ │ │ │ rscvs r2, r2, r5, lsl #4 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls sl, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ addcs lr, r1, #270336 @ 0x42000 │ │ │ │ - bls 0x23c3bc │ │ │ │ - b 0x117c440 │ │ │ │ + bls 0x23c470 │ │ │ │ + b 0x117c4f4 │ │ │ │ @ instruction: 0xf0434302 │ │ │ │ vst2.16 {d21-d24}, [r3] │ │ │ │ movwls r1, #37632 @ 0x9300 │ │ │ │ smlalcc pc, r7, r4, r8 @ │ │ │ │ movwlt fp, #2547 @ 0x9f3 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ subeq lr, r3, #6144 @ 0x1800 │ │ │ │ sbcsmi r6, r3, r3, asr #18 │ │ │ │ @ instruction: 0xf53f07db │ │ │ │ str sl, [r4, r5, asr #29]! │ │ │ │ - b 0x11117c8 │ │ │ │ + b 0x111187c │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ teqmi r3, #98304 @ 0x18000 │ │ │ │ movwmi lr, #6723 @ 0x1a43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0xd03d8 │ │ │ │ + bcs 0xd048c │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x3123dc │ │ │ │ - blcs 0x15832c │ │ │ │ + blcc 0x312490 │ │ │ │ + blcs 0x1583e0 │ │ │ │ addshi pc, sp, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf64bae9c │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r6, #1369] @ 0x559 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ - strvs pc, [r0, #584] @ 0x248 │ │ │ │ - streq pc, [pc, #-704]! @ 0xab524 │ │ │ │ - orrsvs pc, r0, r8, asr #4 │ │ │ │ + strbvc pc, [r8, #584] @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xab5d8 │ │ │ │ + bicsvc pc, r8, r8, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vshl.s64 d20, d8, #0 │ │ │ │ vrshl.s8 d16, d29, d15 │ │ │ │ - vmlsl.s , d0, d0[3] │ │ │ │ - blls 0x22d0bc │ │ │ │ + @ instruction: 0xf2c04694 │ │ │ │ + blls 0x22d170 │ │ │ │ svclt 0x00182f00 │ │ │ │ @ instruction: 0x46524635 │ │ │ │ - rsbscc pc, ip, pc, asr #4 │ │ │ │ + sbcmi pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89501 │ │ │ │ - strb pc, [r2, -r9, ror #24]! @ │ │ │ │ - addeq r4, r6, ip, ror #19 │ │ │ │ - addeq r4, r6, r4, asr r9 │ │ │ │ + strb pc, [r2, -pc, lsr #25]! @ │ │ │ │ + addeq r4, r6, r8, lsr r9 │ │ │ │ + addeq r4, r6, r0, lsr #17 │ │ │ │ addseq sp, r1, ip, lsr #7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf1b9af24 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf7a48125 │ │ │ │ - strmi pc, [r6], -fp, lsr #27 │ │ │ │ - ldc2l 7, cr15, [r4, #-656]! @ 0xfffffd70 │ │ │ │ + @ instruction: 0x4606fd51 │ │ │ │ + ldc2 7, cr15, [sl, #-656] @ 0xfffffd70 │ │ │ │ strmi r9, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481f5 │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ - blcs 0xbd0d8 │ │ │ │ + blcs 0xbd18c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - @ instruction: 0xf7a4fc3f │ │ │ │ - blls 0x36adf4 │ │ │ │ - blcs 0x47d26c │ │ │ │ + @ instruction: 0xf7a4fbe5 │ │ │ │ + blls 0x36ad40 │ │ │ │ + blcs 0x47d320 │ │ │ │ bicshi pc, sl, r0, asr #32 │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [lr], #-984 @ 0xfffffc28 │ │ │ │ + blx 0xff5e9912 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7b04630 │ │ │ │ - stclvs 15, cr15, [fp], #860 @ 0x35c │ │ │ │ + stclvs 15, cr15, [fp], #500 @ 0x1f4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8243 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf642826b │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - blls 0x23e390 │ │ │ │ + blls 0x23e444 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldcleq 8, cr15, [r8], #-860 @ 0xfffffca4 │ │ │ │ - bl 0x181b34 │ │ │ │ + bl 0x181be8 │ │ │ │ ldrmi r0, [lr], #-523 @ 0xfffffdf5 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ ldmibmi r0!, {r9, sp} │ │ │ │ @ instruction: 0xf7a59601 │ │ │ │ - tstp fp, sp, lsr sp @ p-variant is OBSOLETE │ │ │ │ + smlatt fp, r3, ip, pc @ │ │ │ │ @ instruction: 0xf7ca4620 │ │ │ │ - stmdbvs fp!, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs fp!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbt r4, [pc], -r2, lsl #13 │ │ │ │ ldrdvc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ - blls 0x2cbe28 │ │ │ │ + blls 0x2cbedc │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ vqdmulh.s d2, d0, d2 │ │ │ │ @ instruction: 0xf89d8105 │ │ │ │ @ instruction: 0xf64b2020 │ │ │ │ - vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ - bl 0x16c5d8 │ │ │ │ - blx 0x186c618 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ + bl 0x16c68c │ │ │ │ + blx 0x186c6cc │ │ │ │ @ instruction: 0xf8b3f28b │ │ │ │ tstmi r3, r2, asr #2 │ │ │ │ @ instruction: 0xf57f07da │ │ │ │ @ instruction: 0xf8d4adef │ │ │ │ svccs 0x000070c8 │ │ │ │ orrshi pc, ip, r0 │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ @ instruction: 0xf642ade7 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ stmdals r9, {r0, r1, r2, r4, r7, fp, sp} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9b2f7a5 │ │ │ │ + @ instruction: 0xf958f7a5 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf64c443b │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mulls r0, r1, r7 │ │ │ │ mvnne pc, r7, lsl #12 │ │ │ │ stmibeq r4!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ + ldc2l 7, cr15, [r0], #-660 @ 0xfffffd6c │ │ │ │ svcvs 0x00a3e5c8 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x10afa78 │ │ │ │ + b 0x10afb2c │ │ │ │ @ instruction: 0xf7a51003 │ │ │ │ - @ instruction: 0xf8d8f993 │ │ │ │ + @ instruction: 0xf8d8f939 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf7ac720c │ │ │ │ - ldrb pc, [r7, #3199] @ 0xc7f @ │ │ │ │ + ldrb pc, [r7, #3109] @ 0xc25 @ │ │ │ │ @ instruction: 0xb12369eb │ │ │ │ smlalcc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdbvs fp!, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ andvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ ldrmi fp, [r3], r8, lsl #30 │ │ │ │ mcrge 4, 0, pc, cr0, cr15, {1} @ │ │ │ │ - blcs 0xc7738 │ │ │ │ + blcs 0xc77ec │ │ │ │ orrhi pc, r2, r0, asr #32 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - bleq 0xe7afc │ │ │ │ + bleq 0xe7bb0 │ │ │ │ @ instruction: 0xf7f66bd9 │ │ │ │ - @ instruction: 0x6da3fb8d │ │ │ │ + @ instruction: 0x6da3fb33 │ │ │ │ stmdbvs fp!, {r0, r1, r5, r6, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5ec │ │ │ │ svccs 0x000170c8 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ - blcc 0x3125fc │ │ │ │ - blcs 0x15854c │ │ │ │ + blcc 0x3126b0 │ │ │ │ + blcs 0x158600 │ │ │ │ @ instruction: 0x2d00d98d │ │ │ │ - stcge 4, cr15, [pc, #508] @ 0xabbe4 │ │ │ │ + stcge 4, cr15, [pc, #508] @ 0xabc98 │ │ │ │ @ instruction: 0xf1b9e6ef │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrbt sl, [r0], -ip, ror #29 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #556 @ 0x22c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb8176 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf6428193 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ movwls r3, #28528 @ 0x6f70 │ │ │ │ - stc2 7, cr15, [r4], {164} @ 0xa4 │ │ │ │ + stc2 7, cr15, [sl], #-656 @ 0xfffffd70 │ │ │ │ stmdbls r6, {r0, r2, r3, r4, r6, r9, fp, lr} │ │ │ │ ldrbtmi r4, [sl], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d73000 │ │ │ │ stmpl sl, {r2, r4, r5, r6, r7, r8, r9, fp} │ │ │ │ - bl 0x13dfa0 │ │ │ │ + bl 0x13e054 │ │ │ │ ldrmi r0, [r3], #-1547 @ 0xfffff9f5 │ │ │ │ strtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ - mrrc2 7, 10, pc, sl, cr5 @ │ │ │ │ - blcs 0x492660 │ │ │ │ + stc2 7, cr15, [r0], {165} @ 0xa5 │ │ │ │ + blcs 0x492714 │ │ │ │ sbchi pc, sl, r0 │ │ │ │ - blcs 0x412668 │ │ │ │ + blcs 0x41271c │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdle r3, [r8, -pc] │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ svceq 0x0080f013 │ │ │ │ @ instruction: 0xf06fbf14 │ │ │ │ @ instruction: 0xf04f0203 │ │ │ │ stmdals r5, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf7ab0020 │ │ │ │ - strb pc, [sl, #2667]! @ 0xa6b @ │ │ │ │ - mrrc2 7, 10, pc, r2, cr4 @ │ │ │ │ + strb pc, [sl, #2577]! @ 0xa11 @ │ │ │ │ + blx 0xffee99ce │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480dd │ │ │ │ @ instruction: 0x460130d9 │ │ │ │ strbmi r4, [fp, #-1568] @ 0xfffff9e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f62204 │ │ │ │ - fstmiaxvs fp!, {d31-d44} @ Deprecated │ │ │ │ + vstmiavs fp!, {s31-s225} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf1bb812d │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64281a3 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf64c2897 │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0x46d90791 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - bmi 0xe106e8 │ │ │ │ + bmi 0xe1079c │ │ │ │ ldrbtmi r9, [sl], #-2822 @ 0xfffff4fa │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf8d71000 │ │ │ │ ldmpl fp, {r2, r3, r4, r5, r6, r7, sl, fp} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #503316480 @ 0x1e000000 │ │ │ │ andcs r4, r0, #184549376 @ 0xb000000 │ │ │ │ strls r4, [r1], -lr, lsr #18 │ │ │ │ - ldc2 7, cr15, [r0], #-660 @ 0xfffffd6c │ │ │ │ + blx 0xff669a3e │ │ │ │ strbeq r6, [sl], -r9, lsr #18 │ │ │ │ - stcge 5, cr15, [pc, #252]! @ 0xabbf8 │ │ │ │ + stcge 5, cr15, [pc, #252]! @ 0xabcac │ │ │ │ smlabtcc r0, r1, r3, pc @ │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ - str pc, [fp, #3521]! @ 0xdc1 │ │ │ │ + str pc, [fp, #3431]! @ 0xd67 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [r2, #3324]! @ 0xcfc │ │ │ │ @ instruction: 0xf7a56b28 │ │ │ │ - strmi pc, [r5], -r7, asr #17 │ │ │ │ + strmi pc, [r5], -sp, ror #16 │ │ │ │ ldmib r5, {r1, r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a5010c │ │ │ │ - @ instruction: 0x4606f8db │ │ │ │ - blls 0x3a5134 │ │ │ │ - strvs pc, [r0, #584] @ 0x248 │ │ │ │ - streq pc, [pc, #-704]! @ 0xab870 │ │ │ │ + strmi pc, [r6], -r1, lsl #17 │ │ │ │ + blls 0x3a51e8 │ │ │ │ + strbvc pc, [r8, #584] @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xab924 │ │ │ │ stmib sp, {r3, r8, fp, ip, pc}^ │ │ │ │ ldrbmi fp, [r2], -r1, lsl #6 │ │ │ │ vrhadd.s8 d25, d8, d0 │ │ │ │ - vsra.s64 d22, d0, #64 │ │ │ │ - blls 0x22c000 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blls 0x22c0b4 │ │ │ │ umullsvc pc, r3, r4, r8 @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmax.s8 d20, d15, d25 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vshl.s64 d20, d8, #0 │ │ │ │ vrshl.s8 d16, d29, d15 │ │ │ │ - vmlsl.s , d0, d0[3] │ │ │ │ + @ instruction: 0xf2c04694 │ │ │ │ svccs 0x0000062d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - sbcscc pc, r0, pc, asr #4 │ │ │ │ + andspl pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0b89503 │ │ │ │ - ldr pc, [r8, #2751]! @ 0xabf │ │ │ │ + ldr pc, [r8, #2821]! @ 0xb05 │ │ │ │ svccs 0x0004465f │ │ │ │ svccs 0x000ebf18 │ │ │ │ - blls 0x2dffd8 │ │ │ │ + blls 0x2e008c │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ @ instruction: 0xe6b8acb9 │ │ │ │ ldrb r9, [r2, r8, lsl #30]! │ │ │ │ - addeq r4, r6, ip, lsr #13 │ │ │ │ + strdeq r4, [r6], r8 │ │ │ │ @ instruction: 0x0091d4b4 │ │ │ │ - addeq r4, r6, lr, lsl r6 │ │ │ │ - addeq r4, r6, sl, lsr r5 │ │ │ │ + addeq r4, r6, sl, ror #10 │ │ │ │ + addeq r4, r6, r6, lsl #9 │ │ │ │ addseq sp, r1, r0, lsr r4 │ │ │ │ - umulleq r4, r6, r2, r4 │ │ │ │ + ldrdeq r4, [r6], lr │ │ │ │ addseq sp, r1, r8, lsr r5 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10761 @ 0x2a09 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - blx 0x4e9bbe │ │ │ │ + blx 0x4e9c72 │ │ │ │ @ instruction: 0xf7a4900d │ │ │ │ - @ instruction: 0xf8d8fbb3 │ │ │ │ + @ instruction: 0xf8d8fb59 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ mulls ip, r5, r2 │ │ │ │ - blx 0xffc69a84 │ │ │ │ + blx 0xfe5e9b38 │ │ │ │ ldmib sp, {r0, r9, sp}^ │ │ │ │ adcsmi r1, sl, ip, lsl #6 │ │ │ │ @ instruction: 0xf7aa200d │ │ │ │ - strb pc, [ip, fp, lsr #19] @ │ │ │ │ + @ instruction: 0xe7ccf951 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf7a5681e │ │ │ │ - bmi 0xfe869d54 │ │ │ │ + @ instruction: 0xf7a4681e │ │ │ │ + bmi 0xfe86bca0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ bicvs pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf7a50648 │ │ │ │ - ldr pc, [sl, #-2969] @ 0xfffff467 │ │ │ │ + ldr pc, [sl, #-2879] @ 0xfffff4c1 │ │ │ │ @ instruction: 0xf6499a0a │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - strt pc, [r5], -r5, lsr #23 │ │ │ │ + strt pc, [r5], -fp, asr #22 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - @ instruction: 0xe60afb9b │ │ │ │ + str pc, [sl], -r1, asr #22 │ │ │ │ @ instruction: 0xf6499a05 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a91022 │ │ │ │ - @ instruction: 0xe722fb91 │ │ │ │ + @ instruction: 0xe722fb37 │ │ │ │ ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf57f019b │ │ │ │ stcvs 12, cr10, [r3, #-292]! @ 0xfffffedc │ │ │ │ ldrdcc pc, [r4], r3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r2, cr15 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d89809 │ │ │ │ - @ instruction: 0xf7a58000 │ │ │ │ - blmi 0x1f69cc0 │ │ │ │ + @ instruction: 0xf7a48000 │ │ │ │ + blmi 0x1f6bc0c │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf64c463a │ │ │ │ vbic.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ ldrbtmi r0, [fp], #-1937 @ 0xfffff86f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ tstpvs r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdbeq r0!, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7a54443 │ │ │ │ - strt pc, [r3], #-2853 @ 0xfffff4db │ │ │ │ + strt pc, [r3], #-2763 @ 0xfffff535 │ │ │ │ @ instruction: 0xf6426fa0 │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0x105b2897 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xffeef7a4 │ │ │ │ + @ instruction: 0xff94f7a4 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff769b84 │ │ │ │ + blx 0xfe0e9c38 │ │ │ │ @ instruction: 0xf7a4e66c │ │ │ │ - @ instruction: 0xf642fb5d │ │ │ │ + @ instruction: 0xf642fb03 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ - blvs 0xfeb34b40 │ │ │ │ + blvs 0xfeb34bf4 │ │ │ │ ldmdavs r9, {r1, r2, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #-688] @ 0xfffffd50 │ │ │ │ - blvs 0xfec24f6c │ │ │ │ - blx 0x7e9b86 │ │ │ │ + stc2 7, cr15, [sl], #688 @ 0x2b0 │ │ │ │ + blvs 0xfec25020 │ │ │ │ + blx 0xff169c38 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe69ffa55 │ │ │ │ + @ instruction: 0xe69ff9fb │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - @ instruction: 0xe6ebfab7 │ │ │ │ + usat pc, #11, sp, asr #20 @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrtmi r6, [r0], -sl, lsr #23 │ │ │ │ @ instruction: 0xf7ac6819 │ │ │ │ - strbt pc, [r1], r3, lsl #27 @ │ │ │ │ + strbt pc, [r1], r9, lsr #26 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x18e9bce │ │ │ │ + blx 0x269c82 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - @ instruction: 0xffaaf7a4 │ │ │ │ + @ instruction: 0xff50f7a4 │ │ │ │ vnmla.f32 s8, s26, s18 │ │ │ │ @ instruction: 0xf6073f70 │ │ │ │ ldrbtmi r2, [sl], #-492 @ 0xfffffe14 │ │ │ │ movwls r6, #26642 @ 0x6812 │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ ldmdbne r3, {ip, pc}^ │ │ │ │ - beq 0xffbea0c8 │ │ │ │ + beq 0xffbea17c │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - ldrb pc, [r5], -r5, asr #21 @ │ │ │ │ + ldrb pc, [r5], -fp, ror #20 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1069c12 │ │ │ │ + blx 0xff9e9cc4 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff8cf7a4 │ │ │ │ + @ instruction: 0xff32f7a4 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607445a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - ldrb pc, [sp, #-2723]! @ 0xfffff55d @ │ │ │ │ + ldrb pc, [sp, #-2633]! @ 0xfffff5b7 @ │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x7e9c56 │ │ │ │ + blx 0xff169d08 │ │ │ │ stmdals r7, {r0, r1, r7, r9, sl, lr} │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ ldrdvs pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff66f7a4 │ │ │ │ + @ instruction: 0xff0cf7a4 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ @ instruction: 0xf6072f70 │ │ │ │ ldrbtmi r2, [fp], #-492 @ 0xfffffe14 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc} │ │ │ │ - beq 0xffbea150 │ │ │ │ + beq 0xffbea204 │ │ │ │ @ instruction: 0xf7a5445a │ │ │ │ - str pc, [r4], #-2689 @ 0xfffff57f │ │ │ │ + str pc, [r4], #-2599 @ 0xfffff5d9 │ │ │ │ stmiane r4!, {r1, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff69c98 │ │ │ │ + blx 0xfe8e9d4c │ │ │ │ stmdals r7, {r0, r7, r9, sl, lr} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xff48f7a4 │ │ │ │ + cdp2 7, 14, cr15, cr14, cr4, {5} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r6, #1769472 @ 0x1b0000 │ │ │ │ ldmibne r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ ldreq pc, [ip, -ip, asr #12]! │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ @ instruction: 0xf607444a │ │ │ │ @ instruction: 0xf8d721ec │ │ │ │ @ instruction: 0xf7a50aec │ │ │ │ - @ instruction: 0xe646fa5f │ │ │ │ + strb pc, [r6], -r5, lsl #20 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - blmi 0x46c300 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x46c3b4 │ │ │ │ rscvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19d9000 │ │ │ │ - vmul.i8 d31, d31, d17 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0x2ebf1c │ │ │ │ + vaddl.s8 q10, d16, d16 │ │ │ │ + blmi 0x2ebfd0 │ │ │ │ rscvs pc, r2, #64, 4 │ │ │ │ - stc2 1, cr15, [lr], {212} @ 0xd4 │ │ │ │ - addeq r4, r6, r8, ror #6 │ │ │ │ - addeq r4, r6, sl, asr #5 │ │ │ │ - addeq r4, r6, sl, lsl #4 │ │ │ │ - ldrdeq r4, [r6], r2 │ │ │ │ - addeq r4, r6, r2, lsl #3 │ │ │ │ - addeq r4, r6, sl, asr #2 │ │ │ │ - ldrhteq fp, [r3], -r4 │ │ │ │ - mlaseq r3, ip, r9, fp │ │ │ │ + ldc2l 1, cr15, [r4], {212} @ 0xd4 │ │ │ │ + @ instruction: 0x008642b4 │ │ │ │ + addeq r4, r6, r6, lsl r2 │ │ │ │ + addeq r4, r6, r6, asr r1 │ │ │ │ + addeq r4, r6, lr, lsl r1 │ │ │ │ + addeq r4, r6, lr, asr #1 │ │ │ │ + umulleq r4, r6, r6, r0 │ │ │ │ + ldrshteq fp, [r3], -ip │ │ │ │ + eorseq fp, r3, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03098 │ │ │ │ + bl 0xfec0314c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159465,24 +159510,24 @@ │ │ │ │ andcs pc, r1, r5, asr #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03114 │ │ │ │ + bl 0xfec031c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r2, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ addlt r4, r6, r3, lsl r0 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ @ instruction: 0xf1aed00b │ │ │ │ - blcs 0x1ecb58 │ │ │ │ + blcs 0x1ecc0c │ │ │ │ andcs sp, r0, sl, lsl #16 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd10 │ │ │ │ ldclle 15, cr0, [r4, #52]! @ 0x34 │ │ │ │ strmi r6, [ip], fp, lsl #18 │ │ │ │ @@ -159496,15 +159541,15 @@ │ │ │ │ andcs pc, r1, r7, lsl #21 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec03190 │ │ │ │ + bl 0xfec03244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159520,22 +159565,22 @@ │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ @ instruction: 0x4611c014 │ │ │ │ stmib sp, {r1, r3, r4, r8, fp, sp, lr}^ │ │ │ │ strbtmi r2, [r2], -r2, lsl #24 │ │ │ │ strls r6, [r1], #-2268 @ 0xfffff724 │ │ │ │ @ instruction: 0x3c01e9d3 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x12e9fec │ │ │ │ + blx 0x12ea0a0 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0320c │ │ │ │ + bl 0xfec032c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ orrcs r4, r0, #208 @ 0xd0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ eormi r6, r3, sl, lsl #16 │ │ │ │ @ instruction: 0xf1b3b086 │ │ │ │ andle r7, fp, r0, lsl #31 │ │ │ │ @@ -159551,2605 +159596,2613 @@ │ │ │ │ strcs r0, [r1], #-3072 @ 0xfffff400 │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ ldmdbvs ip, {r1, r5, r6, r9, sl, lr} │ │ │ │ ldmvs ip, {r1, sl, ip, pc}^ │ │ │ │ ldmvs ip, {r0, sl, ip, pc} │ │ │ │ ldmdavs fp, {sl, ip, pc}^ │ │ │ │ - blx 0x36a068 │ │ │ │ + blx 0x36a11c │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec03288 │ │ │ │ + bl 0xfec0333c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xff0aff50 │ │ │ │ + blmi 0xff0f0004 │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x1068888 │ │ │ │ + b 0xfe1e893c │ │ │ │ mcrrvs 3, 12, pc, r2, cr4 @ │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - ldm pc, {r0, r4, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r5, r9, sl, pc}^ @ │ │ │ │ eoreq pc, r7, r3, lsl r0 @ │ │ │ │ - rsbseq r0, r0, lr, lsr r0 │ │ │ │ - rsceq r0, r9, r1, asr #1 │ │ │ │ - strdeq r0, [r7], -ip │ │ │ │ + rsbeq r0, pc, lr, lsr r0 @ │ │ │ │ + rsceq r0, r8, r0, asr #1 │ │ │ │ + strdeq r0, [r7], -fp │ │ │ │ @ instruction: 0xf10001e3 │ │ │ │ - @ instruction: 0xf00483d7 │ │ │ │ - @ instruction: 0xf0041310 │ │ │ │ - blcs 0x4ac914 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, r8, #536870916 @ 0x20000004 │ │ │ │ + @ instruction: 0xf00483da │ │ │ │ + vorr.i32 d17, #49152 @ 0x0000c000 │ │ │ │ + blcs 0x4b0a94 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r5, r5, #536870916 @ 0x20000004 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strbpl pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ - andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0x83bbf000 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r9], #-519 @ 0xfffffdf9 │ │ │ │ + @ instruction: 0x83bef000 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - rscshi pc, r3, r0 │ │ │ │ - adcs r2, r2, r0 │ │ │ │ + rscshi pc, r2, r0 │ │ │ │ + adcs r2, r1, r0 │ │ │ │ movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x43ad14 │ │ │ │ - strbhi pc, [r5, #513] @ 0x201 @ │ │ │ │ + blcs 0x43adc8 │ │ │ │ + ldrbhi pc, [r9, #513] @ 0x201 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - addeq r0, lr, #536870922 @ 0x2000000a │ │ │ │ - eorseq r0, pc, #-1610612730 @ 0xa0000006 │ │ │ │ - mvnseq r0, fp, lsl r2 │ │ │ │ - cmpeq r8, pc, ror #2 │ │ │ │ - orrseq r0, r3, r5, lsr #3 │ │ │ │ - teqeq lr, r9, asr #3 │ │ │ │ - sbcseq r0, sl, #244, 4 @ 0x4000000f │ │ │ │ - @ instruction: 0xf00402bc │ │ │ │ + addseq r0, r0, #164, 4 @ 0x4000000a │ │ │ │ + subeq r0, r1, #108, 4 @ 0xc0000006 │ │ │ │ + mvnseq r0, sp, lsl r2 │ │ │ │ + cmpeq sl, r1, ror r1 │ │ │ │ + orrseq r0, r5, r7, lsr #3 │ │ │ │ + smlalbteq r0, r0, fp, r1 @ │ │ │ │ + sbcseq r0, sp, #1879048207 @ 0x7000000f │ │ │ │ + @ instruction: 0xf00402be │ │ │ │ @ instruction: 0xf1b373a8 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - vqshl.s8 d8, d28, d0 │ │ │ │ - @ instruction: 0xf5b38303 │ │ │ │ + vshl.s8 q4, q0, q0 │ │ │ │ + @ instruction: 0xf5b38305 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vrhadd.s8 d8, d0, d1 │ │ │ │ - blcs 0xccfc8 │ │ │ │ - ldrhi pc, [r1], #-0 │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ + vrhadd.s8 d8, d0, d2 │ │ │ │ + blcs 0xcd088 │ │ │ │ + ldrhi pc, [r5], #-0 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + sbcpl pc, r0, r4, asr #7 │ │ │ │ movweq lr, #27085 @ 0x69cd │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf8d52000 │ │ │ │ - adceq r3, r7, #140 @ 0x8c │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - strbhi pc, [r7, #256] @ 0x100 @ │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8d502a7 │ │ │ │ + stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf1001208 │ │ │ │ + @ instruction: 0xf00385d2 │ │ │ │ + andcs r0, r0, pc, lsl r3 │ │ │ │ + blcs 0x5f4638 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #128, 10 @ 0x20000000 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe46a18a │ │ │ │ - andscs lr, r0, #104 @ 0x68 │ │ │ │ - subne pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcvc 0x0080f1b3 │ │ │ │ - strbthi pc, [r2], #-0 @ │ │ │ │ - rscshi pc, r8, #0, 4 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - addshi pc, lr, r0 │ │ │ │ - orrhi pc, ip, #0, 4 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #2130706432 @ 0x7f000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - subshi pc, r9, #1 │ │ │ │ - strbhi pc, [sp, #-512]! @ 0xfffffe00 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - eorhi pc, r6, #1 │ │ │ │ - strbhi pc, [r9, -r0, lsl #4]! @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1bc604 │ │ │ │ - tstls r5, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf004428b │ │ │ │ - andls r0, r4, pc, lsl #8 │ │ │ │ - @ instruction: 0xf0019406 │ │ │ │ - addsmi r8, r3, #220, 6 @ 0x70000003 │ │ │ │ - @ instruction: 0x83a6f001 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + ldrhi pc, [r5, #513] @ 0x201 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + rsb pc, r8, pc, lsl #23 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x1b0b54 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 q4, q13, q0 │ │ │ │ + @ instruction: 0xf5b382fc │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 d8, d16, d14 │ │ │ │ + blcs 0xcd0b4 │ │ │ │ + strhi pc, [r7], #0 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x1accfc │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010f00 │ │ │ │ + vhsub.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b38576 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + vqsub.s8 d8, d0, d27 │ │ │ │ + blcs 0xce090 │ │ │ │ + bichi pc, r0, r1 │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6424628 │ │ │ │ - vrshr.s64 d16, d13, #64 │ │ │ │ - @ instruction: 0xf7f9020a │ │ │ │ - ands pc, r8, fp, ror ip @ │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d20, d18 │ │ │ │ - movwls r4, #20739 @ 0x5103 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - mrsls r6, LR_abt │ │ │ │ - movwls r0, #25312 @ 0x62e0 │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r5, #33600 @ 0x8340 │ │ │ │ - sbcshi pc, sp, #0, 2 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a4f7fe │ │ │ │ - blmi 0x12b4274 │ │ │ │ - blls 0x4062dc │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0410300 │ │ │ │ - andlt r8, pc, r6, lsr #7 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldcllt 12, cr0, [r0] │ │ │ │ - tstpeq r7, #68, 6 @ p-variant is OBSOLETE @ 0x10000001 │ │ │ │ - smullsne pc, r9, r5, r8 @ │ │ │ │ - addvc pc, r0, #20 │ │ │ │ - orreq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbchi pc, sl, #64 @ 0x40 │ │ │ │ - strtmi r2, [r8], -r0, lsl #18 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrmi r2, [r9], #-260 @ 0xfffffefc │ │ │ │ - blx 0x16ea290 │ │ │ │ - vqshl.u64 q15, q6, #4 │ │ │ │ - @ instruction: 0xf0045304 │ │ │ │ - blcs 0x1acaf8 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r7, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009405 │ │ │ │ - blcs 0x20cdf8 │ │ │ │ - svcge 0x0012f47f │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r4 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0xac2c0 │ │ │ │ + strls r9, [r6], #-5 │ │ │ │ + mvnshi pc, #1 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + svcge 0x006ef47f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ - stmdbge r4, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - ldr pc, [ip, r9, lsl #29]! │ │ │ │ - movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - sbcne pc, r4, r4, asr #7 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + addseq pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ + vsubw.u8 , q10, d0 │ │ │ │ + adclt r6, r2, #0, 2 │ │ │ │ + tstls r6, r7, lsl #6 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + tstls r5, r9, lsl #4 │ │ │ │ + vmlal.u q8, d20, d0[4] │ │ │ │ + movwls r4, #33027 @ 0x8103 │ │ │ │ + @ instruction: 0xf1009104 │ │ │ │ + stmdbge r4, {r0, r5, r6, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + andcs pc, r1, r5, lsr #19 │ │ │ │ + ldmdavs sl, {r0, r3, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0x83bbf041 │ │ │ │ + tstcs r0, pc │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + vmul.f32 , q10, q8 │ │ │ │ + @ instruction: 0xf8950317 │ │ │ │ + @ instruction: 0xf01410d9 │ │ │ │ + b 0x1488d4c │ │ │ │ + @ instruction: 0xf0400383 │ │ │ │ + stmdbcs r0, {r1, r2, r3, r6, r7, r9, pc} │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f84419 │ │ │ │ + @ instruction: 0xe7dcfa59 │ │ │ │ + movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ + andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r5, #4, 22 @ 0x1000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r2, r4, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr4, {6} │ │ │ │ - smlabteq sl, sp, r9, lr │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - stmib sp, {r1, r8, r9, fp, sp}^ │ │ │ │ - strls ip, [r8], #-3590 @ 0xfffff1fa │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - blcs 0x18dadc │ │ │ │ - strbhi pc, [r9] @ │ │ │ │ - @ instruction: 0xf8d52b01 │ │ │ │ - stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ - @ instruction: 0xf0030104 │ │ │ │ - @ instruction: 0xf000031f │ │ │ │ - blcs 0x60da18 │ │ │ │ - strthi pc, [r5], #513 @ 0x201 │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xe78efd3b │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - movwgt lr, #27085 @ 0x69cd │ │ │ │ - ldrbthi pc, [r0], #64 @ 0x40 @ │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + sbchi pc, fp, #0 │ │ │ │ + @ instruction: 0xf47f2b05 │ │ │ │ + stmdbge r4, {r0, r1, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7ff4628 │ │ │ │ + bfi pc, r3, (invalid: 28:1) @ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mcr2 7, 4, pc, cr10, cr15, {7} @ │ │ │ │ + vqshl.u64 d30, d28, #4 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + vmla.i , q10, d0[1] │ │ │ │ + vqrdmlah.s , q10, d0[0] │ │ │ │ + vmull.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0041241 │ │ │ │ + blcs 0x12c7fc │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xec06e9cd │ │ │ │ + andls r9, sl, r8, lsl #8 │ │ │ │ + ldrbhi pc, [fp, #0]! @ │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0x10db24 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ + andeq pc, r0, pc, asr #32 │ │ │ │ + @ instruction: 0xf0039109 │ │ │ │ + @ instruction: 0xf04f031f │ │ │ │ + andls r0, fp, #0, 2 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + ldrhi pc, [sl, #0]! │ │ │ │ + vpadd.i8 d2, d1, d5 │ │ │ │ + andcs r8, r0, #184, 8 @ 0xb8000000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ + vabdl.u8 q15, d20, d12 │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf414010b │ │ │ │ + stmib sp, {r9, ip}^ │ │ │ │ + @ instruction: 0xf040c306 │ │ │ │ + @ instruction: 0xf8d584f9 │ │ │ │ + andls r3, r8, ip, lsl #1 │ │ │ │ @ instruction: 0xf0032000 │ │ │ │ - tstcs r0, pc, lsl r3 │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ + tstls r9, pc, lsl r3 │ │ │ │ + @ instruction: 0xf04f2b15 │ │ │ │ + stmib sp, {r8}^ │ │ │ │ vrhadd.s8 d0, d1, d4 │ │ │ │ - stmdbge r4, {r2, r7, sl, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xe76efdb3 │ │ │ │ + @ instruction: 0xe76bfdb1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, r8, #82 @ 0x52 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ - rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9406 │ │ │ │ - smmlsr r1, r5, r9, pc @ │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #17125 @ 0x42e5 │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [r6, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7fb9405 │ │ │ │ + @ instruction: 0xe74ef9f3 │ │ │ │ rsceq r0, r2, #8960 @ 0x2300 │ │ │ │ - ldrhi pc, [r3, #-256]! @ 0xffffff00 │ │ │ │ + ldrhi pc, [r5, #-256]! @ 0xffffff00 │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57f06d7 │ │ │ │ - tsteq fp, #2384 @ 0x950 │ │ │ │ + tsteq fp, #2352 @ 0x930 │ │ │ │ andeq pc, fp, r4, asr #7 │ │ │ │ tstmi r8, #-1342177271 @ 0xb0000009 │ │ │ │ - mrrc2 7, 10, pc, lr, cr4 @ │ │ │ │ + stc2 7, cr15, [r2], {164} @ 0xa4 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf800f7f9 │ │ │ │ - vbic.i32 d30, #-905969664 @ 0xca000000 │ │ │ │ + @ instruction: 0xfffef7f8 │ │ │ │ + vbic.i32 d30, #-956301312 @ 0xc7000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf2445c00 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ + rsclt r5, r2, #0, 24 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + andsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - movwls fp, #29411 @ 0x72e3 │ │ │ │ - @ instruction: 0x43b9f244 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + mvnsmi pc, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ + stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9baf7fb │ │ │ │ - stceq 7, cr14, [r3], #-88 @ 0xffffffa8 │ │ │ │ + @ instruction: 0xf9b8f7fb │ │ │ │ + stceq 7, cr14, [r3], #-76 @ 0xffffffb4 │ │ │ │ @ instruction: 0xf10002e6 │ │ │ │ - tsteq fp, #88080384 @ 0x5400000 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - vrshr.u64 d27, d11, #60 │ │ │ │ - tstmi r3, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfe4ea444 │ │ │ │ - vst1.8 {d30}, [pc], r5 │ │ │ │ + tsteq fp, #24, 10 @ 0x6000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + strtmi r0, [r8], -fp, lsl #8 │ │ │ │ + @ instruction: 0x4323b29b │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + blx 0xfe46a4fc │ │ │ │ + vst1.8 {d30}, [pc], r2 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [r7] @ │ │ │ │ + ldrbhi pc, [r8] @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr4, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr2, cr15, {3} @ │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - addsmi r4, sl, r8, lsr #12 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - rsclt r4, r4, #805306368 @ 0x30000000 │ │ │ │ - vhsub.s8 d25, d5, d5 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ - strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ - strls r9, [r6], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xf984f7fb │ │ │ │ - vst1.64 {d30-d32}, [pc :128], r0 │ │ │ │ + strtmi r2, [r8], -r3, lsl #4 │ │ │ │ + addsmi sl, sl, r4, lsl #18 │ │ │ │ + andcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ + andls r9, r6, #0, 4 │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + movwls fp, #17125 @ 0x42e5 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf982f7fb │ │ │ │ + vst1.64 {d30-d32}, [pc :64]! │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [sp, #0]! @ │ │ │ │ + ldrbhi pc, [pc, #0]! @ 0xac574 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 1, pc, cr0, cr15, {3} @ │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vmlal.u , d20, d3[4] │ │ │ │ subseq r4, r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf602fa63 │ │ │ │ - @ instruction: 0xff2af7a3 │ │ │ │ + cdp2 7, 12, cr15, cr14, cr3, {5} │ │ │ │ strmi r2, [r7], -pc, lsl #24 │ │ │ │ - rschi pc, fp, r1, asr #32 │ │ │ │ + rscshi pc, sp, r1, asr #32 │ │ │ │ smullscc pc, r9, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ + ldc2 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf7a44630 │ │ │ │ - @ instruction: 0x4639fbd5 │ │ │ │ + @ instruction: 0x4639fb79 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x12ea4e0 │ │ │ │ - vqshlu.s64 d30, d18, #4 │ │ │ │ + @ instruction: 0xf9ecf7f7 │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf6435c00 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ + rsclt r5, r2, #0, 24 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - movwls fp, #29411 @ 0x72e3 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ msrne CPSR_fsc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ + stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf932f7fb │ │ │ │ - vrsubhn.i16 d30, q10, q7 │ │ │ │ + @ instruction: 0xf930f7fb │ │ │ │ + vrsubhn.i16 d30, q10, │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf6435c00 │ │ │ │ - vmlal.s q8, d16, d1[1] │ │ │ │ - subseq r0, fp, sl, lsl #4 │ │ │ │ + rsclt r5, r2, #0, 24 │ │ │ │ + subseq r9, fp, r7, lsl #4 │ │ │ │ + sbceq pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ - movwls r4, #21251 @ 0x5303 │ │ │ │ - movwls fp, #29411 @ 0x72e3 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ teqpeq r9, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ + stmdbge r4, {r0, r2, sl, ip, pc} │ │ │ │ strtmi r2, [r8], -r1, lsl #8 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf90ef7fb │ │ │ │ - vmlsl.u q15, d4, d2[6] │ │ │ │ + @ instruction: 0xf90cf7fb │ │ │ │ + rsclt lr, r3, #108003328 @ 0x6700000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #28 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movwls r0, #32859 @ 0x805b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r5 │ │ │ │ - @ instruction: 0xf5b3237f │ │ │ │ - vrecps.f32 q9, , │ │ │ │ - vshl.s64 , , #0 │ │ │ │ - @ instruction: 0xf04f0505 │ │ │ │ - svclt 0x00080300 │ │ │ │ - stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ - ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ - strtmi fp, [sl], -r8, lsl #30 │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8cdb2e5 │ │ │ │ + cmnpcs pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x005df5b3 │ │ │ │ + ldrbcc pc, [sp, #581]! @ 0x245 @ │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0xf04fbf08 │ │ │ │ + stmdbge r4, {r1, sl, fp} │ │ │ │ + svclt 0x0008459e │ │ │ │ + @ instruction: 0xf8cd462a │ │ │ │ + vaddl.u8 q14, d4, d0 │ │ │ │ + @ instruction: 0xf8cd3503 │ │ │ │ vmov.i32 d30, #192 @ 0x000000c0 │ │ │ │ - strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9406 │ │ │ │ - ldrt pc, [pc], -r3, ror #17 @ │ │ │ │ + strls r4, [r6, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7fb9405 │ │ │ │ + ldrt pc, [ip], -r1, ror #17 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - eorseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - movwls r0, #32859 @ 0x805b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #335544320 @ 0x14000000 │ │ │ │ - vcgt.s8 d25, d3, d7 │ │ │ │ + andls fp, r7, #536870926 @ 0x2000000e │ │ │ │ + @ instruction: 0xf643005b │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + movwls r0, #33290 @ 0x820a │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vcgt.s8 d25, d3, d6 │ │ │ │ vrsra.s64 d23, d29, #64 │ │ │ │ vsubw.u8 q8, q2, d10 │ │ │ │ - @ instruction: 0xf1bc3403 │ │ │ │ + @ instruction: 0xf1bc4403 │ │ │ │ svclt 0x00080f00 │ │ │ │ - strls r4, [r6], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r5], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2308 @ 0xfffff6fc │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf7fbc010 │ │ │ │ - @ instruction: 0xe61bf8bf │ │ │ │ + @ instruction: 0xe618f8bd │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r5, #91 @ 0x5b │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - rsclt r5, r3, #0, 4 │ │ │ │ + subseq fp, fp, r2, ror #5 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7fe4306 │ │ │ │ - @ instruction: 0xe607fd31 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7fe4305 │ │ │ │ + str pc, [r4], -pc, lsr #26 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ andls r0, r8, #82 @ 0x52 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9406 │ │ │ │ - strb pc, [sp, #2193]! @ 0x891 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4142300 │ │ │ │ - movwls r2, #24432 @ 0x5f70 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47f9206 │ │ │ │ - strcs sl, [r1], #-3367 @ 0xfffff2d9 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7fb9400 │ │ │ │ - strb pc, [pc, #2255] @ 0xacf9b @ │ │ │ │ + movwls fp, #17125 @ 0x42e5 │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [r6, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7fb9405 │ │ │ │ + strb pc, [sl, #2191]! @ 0x88f @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414b2e3 │ │ │ │ + movwls r2, #32624 @ 0x7f70 │ │ │ │ + subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, r8, #82 @ 0x52 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwls r3, #16899 @ 0x4203 │ │ │ │ + @ instruction: 0xf04f9206 │ │ │ │ + andls r0, r5, #0, 4 │ │ │ │ + stcge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf8ccf7fb │ │ │ │ + vmls.f q15, q10, d3[2] │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r5, [r8], -r0, lsl #6 │ │ │ │ + subseq sl, r2, r4, lsl #18 │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7fb9406 │ │ │ │ - ldr pc, [r5, #2137]! @ 0x859 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r2, r7, #112, 30 @ 0x1c0 │ │ │ │ + strls r9, [r7, #-772] @ 0xfffffcfc │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ + @ instruction: 0xf856f7fb │ │ │ │ + rsclt lr, r3, #742391808 @ 0x2c400000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + svccs 0x0070f414 │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf04f9308 │ │ │ │ - andls r0, r6, #0, 6 │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - movwls r5, #17152 @ 0x4300 │ │ │ │ - stclge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + movwls r9, #33286 @ 0x8206 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #16645 @ 0x4105 │ │ │ │ + stclge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x40cb30 │ │ │ │ + bcs 0x40cc30 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r4, {r1, sl, fp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7fbc000 │ │ │ │ - str pc, [pc, #2191] @ 0xacfdb │ │ │ │ + str pc, [ip, #2189] @ 0x88d │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ - msrhi SPSR_fsxc, r0 │ │ │ │ + cmnphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - mrshi pc, (UNDEF: 77) @ │ │ │ │ + cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ - ldclge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x610f94 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-517 @ 0xfffffdfb │ │ │ │ - rsbshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strb pc, [r5, #-2187]! @ 0xfffff775 @ │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - andscs r8, r0, #184, 2 @ 0x2e │ │ │ │ - andne pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - cmncs r0, #42240 @ 0xa500 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - blcs 0x18bc850 │ │ │ │ - strthi pc, [r1], r0 │ │ │ │ - andhi pc, r3, #0, 4 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10cdc48 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0xac7d8 @ │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #37632 @ 0x9300 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xbc874 │ │ │ │ - eorshi pc, r4, r1 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - stcge 4, cr15, [r8], {127} @ 0x7f │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf00352c0 │ │ │ │ + andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + andls r5, r5, #64, 4 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r4, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf47f9406 │ │ │ │ - andcs sl, r0, #30976 @ 0x7900 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + vshl.s8 d2, d7, d1 │ │ │ │ + andcs r8, r2, #-536870904 @ 0xe0000008 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a0f7fa │ │ │ │ - @ instruction: 0xf8d5e527 │ │ │ │ - b 0x56cb64 │ │ │ │ - @ instruction: 0xf04003d0 │ │ │ │ - stmdbge r4, {r2, r3, r4, r7, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - ldr pc, [fp, #-3529] @ 0xfffff237 │ │ │ │ - @ instruction: 0xf6496da8 │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r7, sl, sp} │ │ │ │ - bne 0x551450 │ │ │ │ - movwmi r4, #42536 @ 0xa628 │ │ │ │ - @ instruction: 0xf7f56ba1 │ │ │ │ - @ instruction: 0xf895fc49 │ │ │ │ - blls 0x170bb8 │ │ │ │ - addsmi r2, r1, #0, 4 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r8], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf7f74419 │ │ │ │ - str pc, [r1, #-3965] @ 0xfffff083 │ │ │ │ + @ instruction: 0xf888f7fc │ │ │ │ + @ instruction: 0xf1b3e561 │ │ │ │ + @ instruction: 0xf0007fa0 │ │ │ │ + addsmi r8, r3, #-2147483588 @ 0x8000003c │ │ │ │ + @ instruction: 0x81bdf000 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r1, r3, #0, 4 │ │ │ │ + stcge 4, cr15, [r2], #508 @ 0x1fc │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ + eormi r0, r3, r0, lsr #7 │ │ │ │ + @ instruction: 0xf0002b60 │ │ │ │ + vmin.s8 d8, d16, d18 │ │ │ │ + blcs 0x8cd0a8 │ │ │ │ + strhi pc, [lr, #-0]! │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + blcs 0xcdcd4 │ │ │ │ + ldcge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + @ instruction: 0xf5b38045 │ │ │ │ + @ instruction: 0xf47f1f80 │ │ │ │ + @ instruction: 0xf404ac85 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf5b34203 │ │ │ │ + andls r4, r4, #112, 30 @ 0x1c0 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + ldclge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ + stmdbge r4, {r9, sp} │ │ │ │ + @ instruction: 0xf7fa4628 │ │ │ │ + str pc, [r3, #-2461]! @ 0xfffff663 │ │ │ │ + ldrsbeq pc, [r0], #133 @ 0x85 @ │ │ │ │ + bicseq lr, r0, #77824 @ 0x13000 │ │ │ │ + addshi pc, sp, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x4ea86e │ │ │ │ + stc2l 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + stcvs 5, cr14, [r8, #92]! @ 0x5c │ │ │ │ + ldrbtpl pc, [r4], #1609 @ 0x649 @ │ │ │ │ + ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ + movwls r6, #14506 @ 0x38aa │ │ │ │ + @ instruction: 0x46281a12 │ │ │ │ + blvs 0xfe8fd52c │ │ │ │ + blx 0xffbea8de │ │ │ │ + smullsne pc, r9, r5, r8 @ │ │ │ │ + andcs r9, r0, #3072 @ 0xc00 │ │ │ │ + svclt 0x000c4291 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + ldrmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xff7af7f7 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - ldrbt pc, [r8], #2951 @ 0xb87 @ │ │ │ │ + ldrbt pc, [r9], #2829 @ 0xb0d @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0xac884 @ │ │ │ │ - @ instruction: 0xf7fb9404 │ │ │ │ - strbt pc, [pc], #2753 @ 0xac88c @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - smlabteq fp, r4, r3, pc @ │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - movwgt lr, #27085 @ 0x69cd │ │ │ │ - addshi pc, lr, #64 @ 0x40 │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r8, sp, r9, lr │ │ │ │ + blx 0xfe1ea932 │ │ │ │ + stmdbge r4, {r2, r4, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r4], #-1151 @ 0xfffffb81 │ │ │ │ + blx 0xff06a930 │ │ │ │ + @ instruction: 0xf5b3e4eb │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + vmvn.i32 d26, #50687 @ 0x0000c5ff │ │ │ │ + vqdmulh.s , q10, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf414010b │ │ │ │ + stmib sp, {r9, ip}^ │ │ │ │ + @ instruction: 0xf040c306 │ │ │ │ + @ instruction: 0xf8d5829f │ │ │ │ + andls r3, r8, ip, lsl #1 │ │ │ │ @ instruction: 0xf0032000 │ │ │ │ - tstcs r0, pc, lsl r3 │ │ │ │ - stmib sp, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ + tstls r9, pc, lsl r3 │ │ │ │ + @ instruction: 0xf04f2b15 │ │ │ │ + stmib sp, {r8}^ │ │ │ │ vrhadd.s8 d0, d1, d4 │ │ │ │ - stmdbge r4, {r1, r5, r6, r7, r8, pc} │ │ │ │ + stmdbge r4, {r1, r4, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - strb pc, [fp], #4081 @ 0xff1 @ │ │ │ │ + strb pc, [r6], #4077 @ 0xfed @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [lr], {127} @ 0x7f │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x1ad368 │ │ │ │ + b 0x1ad424 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - vqshl.s8 d8, d4, d0 │ │ │ │ - blcs 0x8ccf58 │ │ │ │ - ldrhi pc, [r6, #-0]! │ │ │ │ + vshl.s8 d8, d20, d0 │ │ │ │ + blcs 0x8cd024 │ │ │ │ + strbhi pc, [r6, #-0] @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [r0, #-0] │ │ │ │ + ldrhi pc, [r0, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf44fabfd │ │ │ │ + @ instruction: 0xf44fabf9 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91054293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0xac92c │ │ │ │ - strls r9, [r6], #-260 @ 0xfffffefc │ │ │ │ - rsbshi pc, r5, r1 │ │ │ │ + @ instruction: 0x91044293 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + streq pc, [pc], #-4 @ 0xac9e8 │ │ │ │ + strls r9, [r6], #-261 @ 0xfffffefb │ │ │ │ + addhi pc, r5, r1 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24-d27}, [pc :128], r4 │ │ │ │ + vst4.16 {d24-d27}, [pc :256], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - blge 0xff769b4c │ │ │ │ + blge 0xff669c08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscs pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8e8f7f9 │ │ │ │ - smlabbmi sl, r5, r4, lr │ │ │ │ + @ instruction: 0xf8e4f7f9 │ │ │ │ + smlabbmi sl, r0, r4, lr │ │ │ │ @ instruction: 0xf57f07d2 │ │ │ │ - @ instruction: 0xf04faf60 │ │ │ │ + @ instruction: 0xf04faf5f │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ - vmvn.i32 q15, #13107200 @ 0x00c80000 │ │ │ │ + ldc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + vmvn.i32 q15, #12779520 @ 0x00c30000 │ │ │ │ vaddl.u8 q10, d4, d3 │ │ │ │ vqdmulh.s , q10, d0[0] │ │ │ │ - stmib sp, {r0, r1, r8, ip, sp}^ │ │ │ │ + stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ vaddl.u8 q14, d4, d6 │ │ │ │ - adceq r0, r0, #-1342177280 @ 0xb0000000 │ │ │ │ - andhi pc, r1, #0, 2 │ │ │ │ + adceq r0, r0, #-1073741822 @ 0xc0000002 │ │ │ │ + andhi pc, r7, #0, 2 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ stmib sp, {sp}^ │ │ │ │ - tstcs r0, r8, lsl #4 │ │ │ │ + tstcs r0, r8, lsl #2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #112, 2 │ │ │ │ + andcs r8, r2, #128, 2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe86a9a8 │ │ │ │ - @ instruction: 0xf8d5e459 │ │ │ │ - andcs r3, r1, #140 @ 0x8c │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - andls r0, r7, #2080374784 @ 0x7c000000 │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vmlal.u , d4, d0[0] │ │ │ │ - andls r0, r5, #184549376 @ 0xb000000 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andcs r8, r2, #-2147483628 @ 0x80000014 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe0ea9e4 │ │ │ │ - @ instruction: 0xf8d5e43b │ │ │ │ - andcs r3, r1, #140 @ 0x8c │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - andls r0, r7, #2080374784 @ 0x7c000000 │ │ │ │ + blx 0xfe76aa64 │ │ │ │ + @ instruction: 0xf8d5e454 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + andls r0, r9, #-1342177280 @ 0xb0000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x6112a4 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04f9205 │ │ │ │ + andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + msrhi (UNDEF: 97), r1 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + ldrt pc, [r5], #-2683 @ 0xfffff585 @ │ │ │ │ + ldrdcc pc, [ip], r5 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + @ instruction: 0xf00352c0 │ │ │ │ + andls r0, r6, #2080374784 @ 0x7c000000 │ │ │ │ vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vmlal.u , d4, d0[0] │ │ │ │ - andls r0, r5, #184549376 @ 0xb000000 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andcs r8, r0, #52, 2 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff42f7fb │ │ │ │ - @ instruction: 0xf8d5e41c │ │ │ │ - andcs r3, r1, #140 @ 0x8c │ │ │ │ + andls r5, r5, #64, 4 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ - andls r0, r7, #2080374784 @ 0x7c000000 │ │ │ │ - vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vmlal.u , d4, d0[0] │ │ │ │ - andls r0, r5, #184549376 @ 0xb000000 │ │ │ │ - vshl.s8 d9, d9, d1 │ │ │ │ - andcs r8, r0, #-2147483643 @ 0x80000005 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + vshl.s8 d2, d7, d1 │ │ │ │ + andcs r8, r0, #-2147483632 @ 0x80000010 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x11eaa5c │ │ │ │ - bllt 0xaaa6c │ │ │ │ - ldrdcc pc, [ip], r5 │ │ │ │ - andls r2, r4, #268435456 @ 0x10000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xff3cf7fb │ │ │ │ + @ instruction: 0xf8d5e415 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + andls r0, r9, #-1342177280 @ 0xb0000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + blcs 0x611320 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf04f9205 │ │ │ │ + andls r0, r4, #268435456 @ 0x10000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + msrhi R11_usr, r1 │ │ │ │ + stmdbge r4, {r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fffa3d │ │ │ │ + @ instruction: 0xf8d5bbf7 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r5, r5, #64, 4 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r0, r9, #228, 4 @ 0x4000000e │ │ │ │ - addshi pc, r7, #0, 2 │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #238 @ 0xee │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf984f7fc │ │ │ │ - bllt 0xff6aaabc │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - stclne 3, cr15, [r4], {196} @ 0xc4 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - stmib sp, {r1, r2, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf000c00a │ │ │ │ - ldc 2, cr8, [pc, #292] @ 0xacc10 │ │ │ │ - bcs 0x18b9e8 │ │ │ │ - tstls r9, r8, lsl #8 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + rsceq r4, r4, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf1009207 │ │ │ │ + blcs 0x60d5fc │ │ │ │ + rscshi pc, fp, r1, lsl #4 │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fff97d │ │ │ │ + @ instruction: 0xf3c4bbcf │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + vmlsl.u , d20, d0[0] │ │ │ │ + vmull.p8 q10, d4, d3 │ │ │ │ + vqdmulh.s , q10, d0[1] │ │ │ │ + @ instruction: 0xf0041141 │ │ │ │ + bcs 0x12cbd8 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x6e06e9cd │ │ │ │ + @ instruction: 0xf0009408 │ │ │ │ + @ instruction: 0xf8cd8254 │ │ │ │ + bcs 0x19cc50 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - blvc 0x1e8130 │ │ │ │ - eorhi pc, r1, #0 │ │ │ │ + tstls fp, r9 │ │ │ │ + eorhi pc, sl, #0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - blcs 0x60d484 │ │ │ │ - adcshi pc, pc, r1, lsl #4 │ │ │ │ + stmib sp, {r0, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf0000104 │ │ │ │ + blcs 0x60d574 │ │ │ │ + sbchi pc, fp, r1, lsl #4 │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff955 │ │ │ │ - rsbcs fp, r0, #168, 22 @ 0x2a000 │ │ │ │ + @ instruction: 0xf7fff94d │ │ │ │ + rsbcs fp, r0, #162816 @ 0x27c00 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vcgt.s8 d8, d0, d20 │ │ │ │ - blcs 0x8ccdb8 │ │ │ │ - @ instruction: 0x83a2f000 │ │ │ │ + vcge.s8 d8, d0, d16 │ │ │ │ + blcs 0x8cce7c │ │ │ │ + @ instruction: 0x83aef000 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcd944 │ │ │ │ - bge 0xff8e9d40 │ │ │ │ + blcs 0xcda38 │ │ │ │ + bge 0xff6e9e04 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-516 @ 0xfffffdfc │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38646 │ │ │ │ + @ instruction: 0xf5b38652 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #2761 @ 0xac9 │ │ │ │ + movwcs sl, #2753 @ 0xac1 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fffeb5 │ │ │ │ - @ instruction: 0xf8d5bb76 │ │ │ │ - andcs r3, r1, #140 @ 0x8c │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0031241 │ │ │ │ - andls r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r5, r6, #192, 4 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ + @ instruction: 0xf7fffead │ │ │ │ + @ instruction: 0xf8d5bb6d │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049205 │ │ │ │ + andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andshi pc, r7, #64 @ 0x40 │ │ │ │ + eorhi pc, r2, #64 @ 0x40 │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ - stmdbge r4, {r2, r5, r6, pc} │ │ │ │ + stmdbge r4, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8fb │ │ │ │ - @ instruction: 0xf5b3bb4e │ │ │ │ + @ instruction: 0xf7fff8f3 │ │ │ │ + @ instruction: 0xf5b3bb45 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #4, 8 @ 0x4000000 │ │ │ │ + subcs r8, r0, #16, 8 @ 0x10000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383eb │ │ │ │ + @ instruction: 0xf5b383f7 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - vpmax.s8 d26, d31, d11 │ │ │ │ + vpmax.s8 d26, d31, d3 │ │ │ │ vsubw.s8 q8, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91054293 │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91044293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-260 @ 0xfffffefc │ │ │ │ - bge 0x1e69e14 │ │ │ │ + strls r9, [r6], #-261 @ 0xfffffefb │ │ │ │ + bge 0x1c69ed8 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7ffff9d │ │ │ │ - @ instruction: 0xf5b3bb24 │ │ │ │ + @ instruction: 0xf7ffff95 │ │ │ │ + @ instruction: 0xf5b3bb1b │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #1426063360 @ 0x55000000 │ │ │ │ - strthi pc, [r2], #-0 │ │ │ │ + addsmi r8, r3, #1627389952 @ 0x61000000 │ │ │ │ + strthi pc, [lr], #-0 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x1969e3c │ │ │ │ + bge 0x1769f00 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - blcs 0x10bd45c │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - andls r2, r7, #268435464 @ 0x10000008 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xacc60 │ │ │ │ - strls r9, [r6], #-516 @ 0xfffffdfc │ │ │ │ - bge 0x1469e64 │ │ │ │ + blcs 0x10b5718 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xacd24 │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + bge 0x1269f28 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ - blt 0x2ac70 │ │ │ │ + ldc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + blt 0xffdead34 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ - mvnhi pc, #0 │ │ │ │ + mvnshi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383da │ │ │ │ + @ instruction: 0xf5b383e6 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r2, r6, r7, r8, r9, ip}^ │ │ │ │ - vsubw.u8 q9, q2, d5 │ │ │ │ - vsubw.u8 q10, q2, d4 │ │ │ │ - movwls r3, #29699 @ 0x7403 │ │ │ │ - @ instruction: 0xf7fd9404 │ │ │ │ - @ instruction: 0xf7fff859 │ │ │ │ - @ instruction: 0xf5b3bade │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r4, #4, 6 @ 0x10000000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + @ instruction: 0xf00413c4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7fd4305 │ │ │ │ + @ instruction: 0xf7fff851 │ │ │ │ + @ instruction: 0xf5b3bad5 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #160, 8 @ 0xa0000000 │ │ │ │ - strbthi pc, [sp], #-0 @ │ │ │ │ + addsmi r8, r3, #172, 8 @ 0xac000000 │ │ │ │ + ldrbthi pc, [r9], #-0 @ │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - bge 0x7e9ec8 │ │ │ │ + bge 0x5e9f8c │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10bcd64 │ │ │ │ - strthi pc, [lr], -r0 │ │ │ │ + blcs 0x10bce28 │ │ │ │ + ldrthi pc, [sl], -r0 @ │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - bge 0x4e9ee0 │ │ │ │ + bge 0x2e9fa4 │ │ │ │ movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r4, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47f9406 │ │ │ │ - stmdbge r4, {r0, r9, fp, sp, pc} │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47f2405 │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fff8cf │ │ │ │ - blcs 0xc9b7d0 │ │ │ │ + @ instruction: 0xf7fff8c7 │ │ │ │ + andcs fp, r0, r7, lsr #21 │ │ │ │ + blcs 0xc751d8 │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ - rschi pc, r3, #64, 4 │ │ │ │ + rschi pc, sp, #64, 4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d684 │ │ │ │ + blcc 0xfe14d774 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r4, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r3, r5, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x370168 │ │ │ │ + bleq 0x370230 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl, #1004]! @ 0x3ec │ │ │ │ - blt 0xfe5ead40 │ │ │ │ + ldc2 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ + blt 0xfe32ae08 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a38227 │ │ │ │ - bcs 0x26d768 │ │ │ │ - eorshi pc, r3, #0, 4 │ │ │ │ - blcs 0x1fbb78 │ │ │ │ - ldrbthi pc, [r7], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a38231 │ │ │ │ + bcs 0x26d830 │ │ │ │ + eorshi pc, sp, #0, 4 │ │ │ │ + blcs 0x1fbc40 │ │ │ │ + strhi pc, [r1, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fff8b5 │ │ │ │ - movwcs fp, #27248 @ 0x6a70 │ │ │ │ + @ instruction: 0xf7fff8ab │ │ │ │ + movwcs fp, #27237 @ 0x6a65 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - stmib sp, {r2, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - andcs r1, r0, r8, lsl #4 │ │ │ │ - ldrdcs pc, [ip], r5 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - bcs 0xc6d1b8 │ │ │ │ - teqphi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + andls lr, r8, #244, 14 @ 0x3d00000 │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbls r9, ip, r0, r2 │ │ │ │ + bcs 0xc7526c │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + teqphi lr, #64, 4 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0xfe14d5f0 │ │ │ │ + bcc 0xfe14d6e0 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r5, r6, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r2, r4, r5, r6, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x3701fc │ │ │ │ + bleq 0x3702c4 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf890f7fc │ │ │ │ - blt 0x13aadd4 │ │ │ │ + @ instruction: 0xf886f7fc │ │ │ │ + blt 0x10eae9c │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ - ... │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a3825c │ │ │ │ - bcs 0x26d808 │ │ │ │ - mvnhi pc, r0, lsl #4 │ │ │ │ - blcs 0x1fbc18 │ │ │ │ - strthi pc, [sp], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf1a3826c │ │ │ │ + bcs 0x26d8c4 │ │ │ │ + mvnshi pc, r0, lsl #4 │ │ │ │ + blcs 0x1fbcd4 │ │ │ │ + ldrthi pc, [sp], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffd45 │ │ │ │ - movwcs fp, #27167 @ 0x6a1f │ │ │ │ + @ instruction: 0xf7fffd41 │ │ │ │ + movwcs fp, #27162 @ 0x6a1a │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - vqshl.u64 q15, q10, #4 │ │ │ │ + rsclt lr, r2, #244, 14 @ 0x3d00000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r2, #20995 @ 0x5203 │ │ │ │ + @ instruction: 0xf4142301 │ │ │ │ + movwls r4, #17520 @ 0x4470 │ │ │ │ + vpmax.s8 d15, d3, d2 │ │ │ │ + @ instruction: 0xf04f9208 │ │ │ │ + andls r0, r6, #0, 4 │ │ │ │ + ldmdbge r0, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7fa9400 │ │ │ │ + @ instruction: 0xf7fffc9d │ │ │ │ + rsclt fp, r2, #248, 18 @ 0x3e0000 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ @ instruction: 0xf0032203 │ │ │ │ movwls r0, #21263 @ 0x530f │ │ │ │ - movwls r2, #17153 @ 0x4301 │ │ │ │ - andls r4, r8, #154 @ 0x9a │ │ │ │ - @ instruction: 0xf414b2e2 │ │ │ │ - andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47f9206 │ │ │ │ - stmdbge r4, {r0, r2, r4, r6, r8, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d5, d24 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ - ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0032101 │ │ │ │ - tstls r4, pc, lsl #6 │ │ │ │ - blx 0x151a94 │ │ │ │ - rsclt pc, r2, #67108864 @ 0x4000000 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwls r2, #25344 @ 0x6300 │ │ │ │ + subseq r2, r2, r0, lsl #6 │ │ │ │ + andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - ldmdbge r8!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7fa9300 │ │ │ │ - @ instruction: 0xf7fffc85 │ │ │ │ - blcs 0x61b630 │ │ │ │ - strbthi pc, [pc], r0, lsl #4 @ │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffe7b │ │ │ │ - @ instruction: 0xf8d5b9d7 │ │ │ │ - stmib sp, {r2, r3, r7, ip, sp}^ │ │ │ │ - blcs 0xc6d2d8 │ │ │ │ - mvnshi pc, #64, 4 │ │ │ │ - addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d4d0 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x37031c │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f9204 │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r8, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d3, d24 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + ldmiblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + andcs r8, r0, #266338304 @ 0xfe00000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr14, cr11, {7} │ │ │ │ - ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + mrc2 7, 3, pc, cr6, cr11, {7} │ │ │ │ + ldmiblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - vqdmulh.s d18, d0, d31 │ │ │ │ - @ instruction: 0xf1a383f1 │ │ │ │ - bcs 0x26d914 │ │ │ │ - cmpphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1fbd24 │ │ │ │ - strhi pc, [r1, #-512]! @ 0xfffffe00 │ │ │ │ + mrsls r2, (UNDEF: 9) │ │ │ │ + blcs 0xc75388 │ │ │ │ + stmib sp, {r0, r1, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d4 │ │ │ │ + @ instruction: 0xf1a3840a │ │ │ │ + bcs 0x26d998 │ │ │ │ + orrhi pc, r9, r0, lsl #4 │ │ │ │ + blcs 0x1fbda8 │ │ │ │ + strbhi pc, [sl, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7ffff47 │ │ │ │ - movwcs fp, #27034 @ 0x699a │ │ │ │ + @ instruction: 0xf7fffe55 │ │ │ │ + movwcs fp, #27056 @ 0x69b0 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - blcs 0xca6f14 │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + andcs r3, r0, ip, lsl #1 │ │ │ │ + tstcs r0, r9, lsl #2 │ │ │ │ + andls r2, fp, #48128 @ 0xbc00 │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0xfe14d454 │ │ │ │ + blcc 0xfe14d578 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ + ldm pc, {r3, r5, r8, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x370398 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + bleq 0x37042c │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff3af7fb │ │ │ │ + stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [ip], r5 │ │ │ │ - mrsls r2, (UNDEF: 9) │ │ │ │ - bcs 0xc75388 │ │ │ │ - stmib sp, {r3, sl, ip, pc}^ │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d4 │ │ │ │ - @ instruction: 0xf1a283c2 │ │ │ │ - blcs 0x26dd98 │ │ │ │ - tstphi fp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x1fb9a8 │ │ │ │ - ldrbthi pc, [sl], -r0, lsl #4 @ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ + @ instruction: 0xf1a383fd │ │ │ │ + bcs 0x26da24 │ │ │ │ + mrshi pc, (UNDEF: 99) @ │ │ │ │ + blcs 0x1fbe34 │ │ │ │ + strbthi pc, [sl], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7ffff05 │ │ │ │ - movwcs fp, #26968 @ 0x6958 │ │ │ │ + @ instruction: 0xf7fffe0f │ │ │ │ + movwcs fp, #26986 @ 0x696a │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - blcs 0x626f98 │ │ │ │ - strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffded │ │ │ │ - blcs 0x61b500 │ │ │ │ - ldrbhi pc, [r7], -r0, lsl #4 @ │ │ │ │ - stmdbge r4, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffde3 │ │ │ │ - blcs 0x61b4ec │ │ │ │ - strbhi pc, [sp], -r0, lsl #4 @ │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fffdd9 │ │ │ │ - @ instruction: 0xf414b935 │ │ │ │ - @ instruction: 0xf0402f70 │ │ │ │ - @ instruction: 0xf014847f │ │ │ │ - @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a92d │ │ │ │ - blcc 0xedc64 │ │ │ │ - @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #638976 @ 0x9c000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq sp, sl, r9, lsl #1 │ │ │ │ - andeq sp, sl, pc, ror r0 │ │ │ │ - andeq sp, sl, fp, rrx │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq ip, sl, r9, ror #4 │ │ │ │ - andeq sp, sl, r1, rrx │ │ │ │ + @ instruction: 0xf8d5e7f4 │ │ │ │ + stmib sp, {r2, r3, r7, sp}^ │ │ │ │ + andcs r0, r0, r9, lsl #24 │ │ │ │ + bcs 0xc9148c │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r4, sp, r9, lr │ │ │ │ + bichi pc, r3, #64, 4 │ │ │ │ + orreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0xfe14d4e8 │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r0, r1, r3, r4, r5, r6, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x3704bc │ │ │ │ + andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mrc2 7, 7, pc, cr2, cr11, {7} │ │ │ │ + stmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + andcs r8, r2, #102760448 @ 0x6200000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + ldmdblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + andcs r8, r2, #88, 12 @ 0x5800000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + stmdblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + andcs r8, r0, #81788928 @ 0x4e00000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ + stmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svccs 0x0070f414 │ │ │ │ + strhi pc, [r0], #64 @ 0x40 │ │ │ │ + svceq 0x00ecf014 │ │ │ │ + ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x47bcf8 │ │ │ │ + ldmdbge r3, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq sp, sl, r5, ror #2 │ │ │ │ + andeq sp, sl, fp, asr r1 │ │ │ │ + andeq sp, sl, r7, asr #2 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq ip, sl, fp, lsl r3 │ │ │ │ + andeq sp, sl, sp, lsr r1 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7ffff73 │ │ │ │ - stcvs 8, cr11, [fp, #1020]! @ 0x3fc │ │ │ │ + @ instruction: 0xf7ffff05 │ │ │ │ + stcvs 8, cr11, [fp, #936]! @ 0x3a8 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb1ac9 │ │ │ │ - movwcs pc, #23145 @ 0x5a69 @ │ │ │ │ + movwcs pc, #23125 @ 0x5a55 @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f5 │ │ │ │ - blx 0xff96b064 │ │ │ │ - ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi fp, [r8], -r0, ror #17 │ │ │ │ + blx 0xff46b140 │ │ │ │ + ldmlt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fffaad │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffa99 │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ vsubl.u8 , d4, d5 │ │ │ │ movwls r2, #29699 @ 0x7403 │ │ │ │ strls r2, [r6], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf7fd9304 │ │ │ │ - @ instruction: 0xf7fff843 │ │ │ │ - @ instruction: 0xf1b3b8db │ │ │ │ + @ instruction: 0xf7fff82f │ │ │ │ + @ instruction: 0xf1b3b8c6 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26-d27}, [pc :128], r3 │ │ │ │ + vst2.8 {d26-d27}, [pc] │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1bd4d8 │ │ │ │ - tstls r5, r2, lsl #6 │ │ │ │ + b 0x1b95b4 │ │ │ │ + tstls r4, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004428b │ │ │ │ - andls r0, r4, pc, lsl #8 │ │ │ │ + andls r0, r5, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009406 │ │ │ │ vqrshl.s8 d8, d30, d16 │ │ │ │ @ instruction: 0xf5b383e5 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385ae │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a0 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fffd91 │ │ │ │ - vst2.32 {d27-d28}, [pc :128], sl │ │ │ │ + @ instruction: 0xf7fffd7d │ │ │ │ + vst2.32 {d27-d28}, [pc :64], r5 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - b 0x1bd534 │ │ │ │ - tstls r5, r2, lsl #6 │ │ │ │ + b 0x1b9610 │ │ │ │ + tstls r4, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004428b │ │ │ │ - andls r0, r4, pc, lsl #8 │ │ │ │ + andls r0, r5, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009406 │ │ │ │ vrshl.s8 q4, q12, q0 │ │ │ │ @ instruction: 0xf5b383cb │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38558 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b3854a │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d17, d13, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fffd63 │ │ │ │ - orrcs fp, r0, #124, 16 @ 0x7c0000 │ │ │ │ + @ instruction: 0xf7fffd4f │ │ │ │ + orrcs fp, r0, #6750208 @ 0x670000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ + andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ andsmi r2, ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf0009206 │ │ │ │ addsmi r8, ip, #939524096 @ 0x38000000 │ │ │ │ - svcge 0x00b2f47e │ │ │ │ + svcge 0x009ef47e │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xfe86b192 │ │ │ │ - ldmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfe36b26e │ │ │ │ + stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdble lr, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41382ce │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xf7f6add7 │ │ │ │ - orrcs pc, r0, #18688 @ 0x4900 │ │ │ │ + @ instruction: 0xf7f6adcd │ │ │ │ + orrcs pc, r0, #224256 @ 0x36c00 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r5, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r4, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r4, #50331648 @ 0x3000000 │ │ │ │ - blcs 0xd2210 │ │ │ │ - svcge 0x0084f47e │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xb62e8 │ │ │ │ + svcge 0x0070f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe9eb1ec │ │ │ │ - ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe4eb2c8 │ │ │ │ + ldmdalt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-516 @ 0xfffffdfc │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #420 @ 0x1a4 │ │ │ │ + andcs sl, r1, #340 @ 0x154 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe36b220 │ │ │ │ - ldmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e6b2fc │ │ │ │ + stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x5d1a78 │ │ │ │ + b 0x5d1b54 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #-268435444 @ 0xf000000c │ │ │ │ - svcge 0x004cf47e │ │ │ │ + svcge 0x0038f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xeeb25e │ │ │ │ - svclt 0x00f9f7fe │ │ │ │ + blx 0x9eb33a │ │ │ │ + svclt 0x00e4f7fe │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - eormi r0, r3, pc, lsl #4 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r4, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-516 @ 0xfffffdfc │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b382ec │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3885 @ 0xf2d │ │ │ │ + movwcs sl, #3865 @ 0xf19 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefb19 │ │ │ │ - blcs 0x89d224 │ │ │ │ - blcc 0x8e38e4 │ │ │ │ + @ instruction: 0xf7fefb05 │ │ │ │ + blcs 0x89d2ac │ │ │ │ + blcc 0x8e39c0 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13d6fc │ │ │ │ + blx 0x13d7d8 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ - blcs 0x8a70c4 │ │ │ │ + ldcge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ + blcs 0x8a71a0 │ │ │ │ svcge 0x0077f67f │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138239 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - @ instruction: 0xe766ad1a │ │ │ │ + @ instruction: 0xe766ad10 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d5 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r4, pc, lsl #8 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d4 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r5, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009406 │ │ │ │ vst3.8 {d24-d26}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ adchi pc, r6, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ strbhi pc, [fp], #-0 @ │ │ │ │ svcvs 0x0078f5b3 │ │ │ │ ldrthi pc, [sp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr14, {3} │ │ │ │ + mcrge 4, 6, pc, cr4, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscseq pc, r5, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x0083f7fe │ │ │ │ + mrrc2 7, 15, pc, r6, cr8 @ │ │ │ │ + svclt 0x006ef7fe │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r5 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r4 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - streq pc, [pc], #-4 @ 0xad38c │ │ │ │ - strls r9, [r6], #-4 │ │ │ │ + addmi r4, fp, #3 │ │ │ │ + streq pc, [pc], #-4 @ 0xad468 │ │ │ │ + strls r9, [r6], #-5 │ │ │ │ teqphi r1, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :128], r4 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr10, cr14, {3} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcscs pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfefeb39a │ │ │ │ - svclt 0x0059f7fe │ │ │ │ + blx 0xfeaeb476 │ │ │ │ + svclt 0x0044f7fe │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r4, #29444 @ 0x7304 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - movwls r3, #25603 @ 0x6403 │ │ │ │ - @ instruction: 0xf7fc9404 │ │ │ │ - @ instruction: 0xf7fefc57 │ │ │ │ - orrcs fp, r0, #280 @ 0x118 │ │ │ │ + movwls r3, #17155 @ 0x4303 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r4, #21508 @ 0x5404 │ │ │ │ + @ instruction: 0xf7fc9407 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + orrcs fp, r0, #49, 30 @ 0xc4 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r5, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r4, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r4, #50331648 @ 0x3000000 │ │ │ │ - blcs 0xd241c │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr14, cr14, {3} │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xb64f4 │ │ │ │ + mcrge 4, 3, pc, cr10, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x7eb3f6 │ │ │ │ - svclt 0x002df7fe │ │ │ │ + blx 0x2eb4d2 │ │ │ │ + svclt 0x0018f7fe │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ ldrdcs sl, [r1, -ip] │ │ │ │ - blx 0xfbca0 │ │ │ │ + blx 0xfbd7c │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ - stclge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + stclge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ svcmi 0x0050f412 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [pc], #508 @ 0xad710 │ │ │ │ orrcs lr, r0, #212860928 @ 0xcb00000 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffae5b │ │ │ │ - andcs fp, r1, #140, 20 @ 0x8c000 │ │ │ │ + @ instruction: 0xf7ffae47 │ │ │ │ + andcs fp, r1, #124, 20 @ 0x7c000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - @ instruction: 0xf0049307 │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r4], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr14, {7} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + movwls r1, #25540 @ 0x63c4 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-773 @ 0xfffffcfb │ │ │ │ + blx 0xffeeb542 │ │ │ │ + mcrlt 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #44, 6 @ 0xb0000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x10cda50 │ │ │ │ + blcs 0x10cdb2c │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - mcrge 4, 1, pc, cr14, cr14, {3} @ │ │ │ │ - @ instruction: 0xf0042300 │ │ │ │ - movwls r0, #33295 @ 0x820f │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - @ instruction: 0xf5b49206 │ │ │ │ - movwls r6, #20288 @ 0x4f40 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr12, cr14, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d3-d6}, [r4], r7 │ │ │ │ + @ instruction: 0xf3c46340 │ │ │ │ + @ instruction: 0xf5b33203 │ │ │ │ + andls r6, r4, #64, 30 @ 0x100 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + mcrge 4, 0, pc, cr8, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x76b4b6 │ │ │ │ - mcrlt 7, 6, pc, cr11, cr14, {7} @ │ │ │ │ + blx 0x26b592 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d5 │ │ │ │ - movwls r4, #25348 @ 0x6304 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - movwls r3, #29699 @ 0x7403 │ │ │ │ - @ instruction: 0xf7f89404 │ │ │ │ - @ instruction: 0xf7fefa87 │ │ │ │ - orrcs fp, r0, #2848 @ 0xb20 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r1, #33664 @ 0x8380 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049304 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + stmib sp, {r2, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f83405 │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ + orrcs fp, r0, #2512 @ 0x9d0 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r5, #35 @ 0x23 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r4, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r2, r4, #50331648 @ 0x3000000 │ │ │ │ - blcs 0xd2544 │ │ │ │ - stclge 4, cr15, [sl, #504]! @ 0x1f8 │ │ │ │ + @ instruction: 0xf0049207 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0xb661c │ │ │ │ + ldclge 4, cr15, [r6, #504] @ 0x1f8 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf90af7f9 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + @ instruction: 0xf8f6f7f9 │ │ │ │ + mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d5 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r4, pc, lsl #8 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d4 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r5, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009406 │ │ │ │ vst1.8 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ andhi pc, r2, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefacd │ │ │ │ - @ instruction: 0xf44fbe6a │ │ │ │ + @ instruction: 0xf7fefab9 │ │ │ │ + @ instruction: 0xf44fbe55 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r1, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38238 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - movwcs sl, #3485 @ 0xd9d │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - vst2.8 {d3-d6}, [r4], r3 │ │ │ │ - andls r6, r6, #64, 8 @ 0x40000000 │ │ │ │ - svcvs 0x0040f5b4 │ │ │ │ - @ instruction: 0xf47e9304 │ │ │ │ - stmdbge r4, {r0, r1, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #3465 @ 0xd89 │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + movtvs pc, #1028 @ 0x404 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47e2405 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fefa75 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + stmdbge r4, {r0, r2, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d2, d24 │ │ │ │ vrshr.s64 d22, d29, #64 │ │ │ │ - @ instruction: 0xf004020a │ │ │ │ - movwls r0, #21263 @ 0x530f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r1, #33664 @ 0x8380 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r4], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ - mcrlt 7, 1, pc, cr1, cr14, {7} @ │ │ │ │ + vsubl.u8 q8, d4, d10 │ │ │ │ + movwls r1, #29636 @ 0x73c4 │ │ │ │ + orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + movwls r3, #17155 @ 0x4303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf9e2f7f8 │ │ │ │ + mcrlt 7, 0, pc, cr12, cr14, {7} @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d5 │ │ │ │ - @ instruction: 0xf0043103 │ │ │ │ - tstls r4, pc, lsl #8 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d4 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r5, pc, lsl #8 │ │ │ │ @ instruction: 0xf0009406 │ │ │ │ vhsub.s8 d8, d16, d30 │ │ │ │ @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b3829e │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b38290 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r0, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefadb │ │ │ │ - @ instruction: 0xf3c4bdf4 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r1, r5, #128, 6 │ │ │ │ - vmlal.u q8, d20, d2[5] │ │ │ │ - movwls r1, #33476 @ 0x82c4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - movwls r3, #17155 @ 0x4303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf53e9306 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fefac7 │ │ │ │ + @ instruction: 0xf3c4bddf │ │ │ │ + vmlal.u , d20, d0[1] │ │ │ │ + rsceq r1, r6, #128, 6 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf53e9305 │ │ │ │ + stmdbge r4, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fef8d1 │ │ │ │ - @ instruction: 0xf649bddc │ │ │ │ + @ instruction: 0xf7fef8bd │ │ │ │ + @ instruction: 0xf649bdc7 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8532397 │ │ │ │ @ instruction: 0xf7a71024 │ │ │ │ - @ instruction: 0xf7fefe5d │ │ │ │ - blcs 0x89d320 │ │ │ │ + @ instruction: 0xf7fefdef │ │ │ │ + blcs 0x89d3b4 │ │ │ │ stcge 6, cr15, [r1, #508] @ 0x1fc │ │ │ │ andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf413813d │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - ldrb sl, [r0, #-3070]! @ 0xfffff402 │ │ │ │ + ldrb sl, [r0, #-3059]! @ 0xfffff40d │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8cb0 │ │ │ │ + blcc 0x8d8d8c │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13db34 │ │ │ │ + blx 0x13dc10 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ msrhi CPSR_fsc, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ - bcs 0x8a6c8c │ │ │ │ + stcge 4, cr15, [r5], {127} @ 0x7f │ │ │ │ + bcs 0x8a6d68 │ │ │ │ ldclge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - bcc 0x8b5b24 │ │ │ │ + bcc 0x8b5c00 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f420a │ │ │ │ - @ instruction: 0xf412ac41 │ │ │ │ + @ instruction: 0xf412ac40 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47f230e │ │ │ │ - strb sl, [sl, #-3131] @ 0xfffff3c5 │ │ │ │ + strb sl, [sl, #-3130] @ 0xfffff3c6 │ │ │ │ @ instruction: 0xf67f2b1f │ │ │ │ - blcc 0x8d8c64 │ │ │ │ + blcc 0x8d8d40 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13db80 │ │ │ │ + blx 0x13dc5c │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ rschi pc, sl, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - stcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ movwcs lr, #1335 @ 0x537 │ │ │ │ - bllt 0x3eb764 │ │ │ │ + bllt 0x16b840 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2788 @ 0xae4 │ │ │ │ - bllt 0x166b770 │ │ │ │ + movwcs fp, #2778 @ 0xada │ │ │ │ + bllt 0x126b84c │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [sl], #504 @ 0x1f8 │ │ │ │ + stcge 4, cr15, [r6], #504 @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9205 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - movwcs fp, #7516 @ 0x1d5c │ │ │ │ + @ instruction: 0xf7fef8ed │ │ │ │ + movwcs fp, #7495 @ 0x1d47 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefb2d │ │ │ │ - @ instruction: 0xf44fbd54 │ │ │ │ + @ instruction: 0xf7fefb19 │ │ │ │ + @ instruction: 0xf44fbd3f │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r7, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r4, {r0, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 d20, d17, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fefa23 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa0f │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x46b7e6 │ │ │ │ - ldclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfff6b8c0 │ │ │ │ + stclt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefb07 │ │ │ │ - @ instruction: 0xf44fbd2e │ │ │ │ + @ instruction: 0xf7fefaf3 │ │ │ │ + @ instruction: 0xf44fbd19 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fac6b │ │ │ │ + @ instruction: 0xf44fac57 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - mrrcge 4, 7, pc, lr, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ andls r3, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrmi r9, [sl], -r4, lsl #4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f89406 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ - andcs fp, r1, #64000 @ 0xfa00 │ │ │ │ + @ instruction: 0xf7feff59 │ │ │ │ + andcs fp, r1, #58624 @ 0xe500 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff3eb868 │ │ │ │ - ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + blx 0xfeeeb944 │ │ │ │ + ldcllt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r0], #-504 @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adceq pc, r1, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf9c2f7f8 │ │ │ │ - ldcllt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf9aef7f8 │ │ │ │ + stcllt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #-2147483604 @ 0x8000002c │ │ │ │ - ldcge 4, cr15, [ip], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf9aef7f8 │ │ │ │ - stcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + @ instruction: 0xf99af7f8 │ │ │ │ + ldclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000428b │ │ │ │ addsmi r8, r3, #48, 2 │ │ │ │ - stcge 4, cr15, [r8], {126} @ 0x7e │ │ │ │ + blge 0xffdeabc8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addscs pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf99af7f8 │ │ │ │ - ldclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xf986f7f8 │ │ │ │ + ldclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls fp, r5, #805306382 @ 0x3000000e │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #17414 @ 0x4406 │ │ │ │ - stc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - stclt 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ + blx 0xffe6b9f2 │ │ │ │ + stclt 7, cr15, [sp], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - blcs 0xdc5a0 │ │ │ │ - svcge 0x0001f43e │ │ │ │ - ldmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xdc670 │ │ │ │ + mcrge 4, 7, pc, cr15, cr14, {1} @ │ │ │ │ + stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - orrcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwls r9, #29189 @ 0x7205 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xad950 │ │ │ │ - strls r9, [r6], #-772 @ 0xfffffcfc │ │ │ │ - mrc2 7, 3, pc, cr2, cr7, {7} │ │ │ │ - stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + movwls r9, #16903 @ 0x4207 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0xada2c │ │ │ │ + strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ + mrc2 7, 2, pc, cr14, cr7, {7} │ │ │ │ + ldcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2756 @ 0xac4 │ │ │ │ - blt 0xff96b964 │ │ │ │ + movwcs fp, #2745 @ 0xab9 │ │ │ │ + blt 0xff7aba40 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscseq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8dcf7f8 │ │ │ │ - ldcllt 7, cr15, [r9], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8c8f7f8 │ │ │ │ + stcllt 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcsvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8d2f7f8 │ │ │ │ - stcllt 7, cr15, [pc], #-1016 @ 0xad598 │ │ │ │ + @ instruction: 0xf8bef7f8 │ │ │ │ + mrrclt 7, 15, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsne pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8c8f7f8 │ │ │ │ - stcllt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf8b4f7f8 │ │ │ │ + mrrclt 7, 15, pc, r0, cr14 @ │ │ │ │ movwvc pc, #63055 @ 0xf64f @ │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vsubl.s8 q9, d0, d14 │ │ │ │ eormi r0, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff258850 │ │ │ │ - blls 0x407a28 │ │ │ │ + blmi 0xff2588dc │ │ │ │ + blls 0x407b04 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vshl.s8 q4, q1, q4 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + vshl.s8 q4, , q4 │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef8a9 │ │ │ │ - stmdbge r4, {r1, r2, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef895 │ │ │ │ + stmdbge r4, {r0, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef89f │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef88b │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 d19, d13, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef895 │ │ │ │ - stmdbge r4, {r1, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef881 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef88b │ │ │ │ - stmdbge r4, {r3, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef877 │ │ │ │ + stmdbge r4, {r0, r1, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef881 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef86d │ │ │ │ + stmdbge r4, {r0, r3, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd89 │ │ │ │ - @ instruction: 0xf44fbc04 │ │ │ │ + @ instruction: 0xf7fefd75 │ │ │ │ + @ instruction: 0xf44fbbef │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r4, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf00443a3 │ │ │ │ andls r0, r5, #-268435456 @ 0xf0000000 │ │ │ │ - blge 0x116ac78 │ │ │ │ + blge 0xc6ad54 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffdcf7f9 │ │ │ │ - bllt 0xffd2ba84 │ │ │ │ + @ instruction: 0xffc8f7f9 │ │ │ │ + bllt 0xff7ebb60 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0x43a39204 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf47e9205 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fefa8f │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefa7b │ │ │ │ + stmdbge r4, {r0, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmlal.s q9, d16, d1[0] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd49 │ │ │ │ - stmdbge r4, {r2, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd35 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd2f │ │ │ │ - stmdbge r4, {r1, r3, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd1b │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6470305 │ │ │ │ vsubl.s8 , d0, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r2, [r7, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fefd15 │ │ │ │ - stmdbge r4, {r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd01 │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef86d │ │ │ │ - stmdbge r4, {r1, r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef859 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef863 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef84f │ │ │ │ + stmdbge r4, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef859 │ │ │ │ - stmdbge r4, {r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef845 │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef84f │ │ │ │ - stmdbge r4, {r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef83b │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef845 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef831 │ │ │ │ + stmdbge r4, {r0, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef83b │ │ │ │ - stmdbge r4, {r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef827 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s q8, d0, d1[3] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef831 │ │ │ │ - stmdbge r4, {r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef81d │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 d19, d5, #64 │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef827 │ │ │ │ - stmdbge r4, {r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s q9, d0, d1[1] │ │ │ │ @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef81d │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef809 │ │ │ │ + stmdbge r4, {r0, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s q9, d16, d1[7] │ │ │ │ - @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef813 │ │ │ │ - stmdbge r4, {r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f7020a │ │ │ │ + @ instruction: 0xf7feffff │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f8020a │ │ │ │ - @ instruction: 0xf7fef809 │ │ │ │ - stmdbge r4, {r1, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f7020a │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ + stmdbge r4, {r0, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffff │ │ │ │ - stmdbge r4, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffeb │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7fefff5 │ │ │ │ - stmdbge r4, {r1, r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffe1 │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffeb │ │ │ │ - stmdbge r4, {r2, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffd7 │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubl.s8 q11, d0, d1 │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffe1 │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffcd │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f7020a │ │ │ │ - @ instruction: 0xf7feffd7 │ │ │ │ - @ instruction: 0xf762baf0 │ │ │ │ - movwcs pc, #2871 @ 0xb37 @ │ │ │ │ - ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7feffc3 │ │ │ │ + @ instruction: 0xf762badb │ │ │ │ + movwcs pc, #2761 @ 0xac9 @ │ │ │ │ + stmlt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf3c4b989 │ │ │ │ + @ instruction: 0xf3c4b988 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ strtmi r5, [r8], -r0, lsl #6 │ │ │ │ subseq sl, r2, r4, lsl #18 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls fp, #17125 @ 0x42e5 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2l 7, cr15, [r0, #-996]! @ 0xfffffc1c │ │ │ │ - blt 0xff3ebccc │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + rsclt r0, r5, #1342177280 @ 0x50000000 │ │ │ │ + strls r9, [r7, #-772] @ 0xfffffcfc │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ + ldc2l 7, cr15, [ip, #-996] @ 0xfffffc1c │ │ │ │ + blt 0xfeeabda8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x1b28e0 │ │ │ │ + b 0x1b29bc │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ eorsle r7, sp, r0, lsl #31 │ │ │ │ - bcs 0xe3e74 │ │ │ │ + bcs 0xe3f50 │ │ │ │ adchi pc, r1, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1ae678 │ │ │ │ + b 0x1ae754 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ vand d8, d0, d3 │ │ │ │ @ instruction: 0xf5b38158 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vrhadd.s8 d8, d16, d3 │ │ │ │ - blcs 0xce4e4 │ │ │ │ + blcs 0xce5c0 │ │ │ │ andshi pc, r0, #0 │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x18e640 │ │ │ │ + blcs 0x18e71c │ │ │ │ subshi pc, lr, #0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf4148270 │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf00482f8 │ │ │ │ - movwls r0, #33295 @ 0x820f │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - movwls r4, #16899 @ 0x4203 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf4142303 │ │ │ │ - movwls r4, #29296 @ 0x7270 │ │ │ │ - ldmibge r6, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0400200 │ │ │ │ + vrshr.u64 q12, q11, #60 │ │ │ │ + andls r5, r8, #0, 6 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r4, r7, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf4149305 │ │ │ │ + @ instruction: 0xf0044270 │ │ │ │ + movwls r0, #25359 @ 0x630f │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe86bd44 │ │ │ │ - blt 0xfe1ebd5c │ │ │ │ + blx 0xfe36be20 │ │ │ │ + blt 0x1cabe38 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ adchi pc, sp, #0 │ │ │ │ - strhi pc, [r1], #-512 @ 0xfffffe00 │ │ │ │ + mvnshi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbeq r3!, {r0, r1, r2, r5, sl, pc}^ │ │ │ │ + stmdbeq r3!, {r0, r2, r5, sl, pc}^ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf0038179 │ │ │ │ - blcc 0xee9a4 │ │ │ │ + @ instruction: 0xf0038178 │ │ │ │ + blcc 0xeea80 │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #-1342177273 @ 0xb0000007 │ │ │ │ + andge r8, r1, #-1610612729 @ 0xa0000007 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq pc, sl, r7, asr r2 @ │ │ │ │ - strdeq pc, [sl], -r7 │ │ │ │ - andeq sp, sl, r1, lsr #19 │ │ │ │ - andeq pc, sl, r9, lsr #3 │ │ │ │ - andeq pc, sl, sp, lsr r1 @ │ │ │ │ - strdeq pc, [sl], -fp │ │ │ │ - strheq pc, [sl], -sp @ │ │ │ │ + andeq pc, sl, r1, lsr r3 @ │ │ │ │ + ldrdeq pc, [sl], -r1 │ │ │ │ + andeq sp, sl, sp, ror sl │ │ │ │ + andeq pc, sl, r3, lsl #5 │ │ │ │ + andeq pc, sl, r7, lsl r2 @ │ │ │ │ + ldrdeq pc, [sl], -r5 │ │ │ │ + muleq sl, r7, r1 │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #2736128 @ 0x29c000 │ │ │ │ + addcs sl, r0, #2408448 @ 0x24c000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - orrhi pc, pc, #0 │ │ │ │ - strhi pc, [r8, #-512]! @ 0xfffffe00 │ │ │ │ + orrhi pc, sp, #0 │ │ │ │ + strhi pc, [r2, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.16 {d24,d26,d28}, [pc], r4 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :256], lr │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [sp] @ │ │ │ │ - strhi pc, [fp], -r0, asr #4 │ │ │ │ + ldrbhi pc, [r7] @ │ │ │ │ + strhi pc, [r5], -r0, asr #4 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmax.s8 d8, d0, d31 │ │ │ │ - subcs r8, r0, #76546048 @ 0x4900000 │ │ │ │ + vmax.s8 d8, d0, d25 │ │ │ │ + subcs r8, r0, #70254592 @ 0x4300000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #176, 12 @ 0xb000000 │ │ │ │ + rsbcs r8, r0, #178257920 @ 0xaa00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #524288 @ 0x80000 │ │ │ │ + eorcs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0x4621a973 │ │ │ │ + @ instruction: 0x4621a95f │ │ │ │ @ instruction: 0xf7f6a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7feff57 │ │ │ │ - vmov.i16 d27, #52480 @ 0xcd00 │ │ │ │ + @ instruction: 0xf7feff43 │ │ │ │ + vmlsl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf3c413c4 │ │ │ │ + stmib sp, {r0, r6, r9, ip}^ │ │ │ │ + @ instruction: 0xf0043208 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d5 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - @ instruction: 0xf3c45342 │ │ │ │ - blcc 0xf2958 │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf8cd3203 │ │ │ │ - andls ip, r5, #16 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - blcs 0x25267c │ │ │ │ - msrhi CPSR_fsx, #0, 4 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + @ instruction: 0xf3c43b01 │ │ │ │ + @ instruction: 0xf8cd5c00 │ │ │ │ + blcs 0x25df7c │ │ │ │ + msrhi CPSR_fs, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - teqeq r9, #2080374784 @ 0x7c000000 │ │ │ │ + teqeq r7, #1946157056 @ 0x74000000 │ │ │ │ subeq r0, r6, sp, ror #3 │ │ │ │ andseq r0, ip, r1, lsr r0 │ │ │ │ vhadd.s8 d16, d4, d7 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d4, d10 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vorr.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xffbebe80 │ │ │ │ - stmiblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff6ebf5c │ │ │ │ + ldmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msrne SPSR_c, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefad7 │ │ │ │ - @ instruction: 0xf643b9d1 │ │ │ │ + @ instruction: 0xf7fefac3 │ │ │ │ + @ instruction: 0xf643b9bc │ │ │ │ vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf643020a │ │ │ │ vqdmlal.s q8, d16, d1[1] │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xff16bed4 │ │ │ │ - ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xadef8 @ │ │ │ │ + blx 0xfec6bfb0 │ │ │ │ + stmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xadfd4 @ │ │ │ │ cdpcc 2, 15, cr15, cr13, cr5, {2} │ │ │ │ cdpeq 2, 0, cr15, cr5, cr0, {6} │ │ │ │ svccs 0x005df5b4 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xf6432302 │ │ │ │ vrshr.s64 d17, d1, #64 │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrmi r4, [ip, #1576] @ 0x628 │ │ │ │ ldrbtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0xfeaebf08 │ │ │ │ - stmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - movwls r9, #37381 @ 0x9205 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blx 0xfe5ebfe4 │ │ │ │ + stmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - tstls r7, r8, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstls r5, r9, lsl #4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ eoreq r9, r1, #4, 6 @ 0x10000000 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrle r9, [r5], #-518 @ 0xfffffdfa │ │ │ │ eorle r2, r7, pc, lsl #20 │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xadf58 @ │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xae034 @ │ │ │ │ svccs 0x005df5b4 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ tstlt fp, #33554432 @ 0x2000000 │ │ │ │ sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0xdebf5e │ │ │ │ - ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x8ec03a │ │ │ │ + stmdblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrne SP_fiq, r3 │ │ │ │ smlabteq sl, r0, r2, pc @ │ │ │ │ rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00082b00 │ │ │ │ strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x8ebf86 │ │ │ │ - stmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x3ec062 │ │ │ │ + stmdblt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - strcs sl, [r1], #-3296 @ 0xfffff320 │ │ │ │ + strcs sl, [r1], #-3280 @ 0xfffff330 │ │ │ │ sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf5b3e7da │ │ │ │ subsle r0, pc, r0, asr #31 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ addcs r8, r0, #1073741845 @ 0x40000015 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a89b │ │ │ │ - blcs 0x132cd8 │ │ │ │ + vmlal.u8 q13, d20, d7 │ │ │ │ + blcs 0x132db4 │ │ │ │ mvnshi pc, r1 │ │ │ │ @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x10e8e0 │ │ │ │ - subhi pc, lr, #1 │ │ │ │ + blcs 0x10e9b4 │ │ │ │ + subhi pc, ip, #1 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf004825f │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r3, r5, #201326592 @ 0xc000000 │ │ │ │ - vmlal.u q8, d20, d3[5] │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - ldmdage lr!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + vmov.i32 q12, #52480 @ 0x0000cd00 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf00402e7 │ │ │ │ + movwls r0, #29199 @ 0x720f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + stmdage sl!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff16f7f8 │ │ │ │ - pushlt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r2, #37379 @ 0x9203 │ │ │ │ + @ instruction: 0xff02f7f8 │ │ │ │ + ldmdblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r3, #16899 @ 0x4203 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - eoreq r0, r4, #-268435456 @ 0xf0000000 │ │ │ │ - strle r9, [fp], #-519 @ 0xfffffdf9 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + movwls r2, #16899 @ 0x4203 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + eoreq r4, r4, #805306368 @ 0x30000000 │ │ │ │ + strle r9, [fp], #-517 @ 0xfffffdfb │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff2ec034 │ │ │ │ - stmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfedec110 │ │ │ │ + ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ teqpeq r9, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sl, r0, r2, pc @ │ │ │ │ sbceq pc, r5, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00082b00 │ │ │ │ strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0xfedec05c │ │ │ │ - ldmlt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe8ec138 │ │ │ │ + stmialt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - andls r9, r5, #603979776 @ 0x24000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf8cd2303 │ │ │ │ + movwls ip, #32784 @ 0x8010 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149305 │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ cdpvc 2, 11, cr15, cr13, cr3, {2} │ │ │ │ cdpeq 2, 0, cr15, cr10, cr0, {6} │ │ │ │ eorseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ @ instruction: 0xf1bc4628 │ │ │ │ svclt 0x00080f00 │ │ │ │ strls r4, [r0], #-1650 @ 0xfffff98e │ │ │ │ - blx 0xfe36c0b0 │ │ │ │ - stmialt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adcsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + blx 0x1e6c18c │ │ │ │ + ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rscsmi pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bicscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + tstpmi r9, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fefa75 │ │ │ │ - addcs fp, r0, #12124160 @ 0xb90000 │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + addcs fp, r0, #164, 16 @ 0xa40000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf3c4afff │ │ │ │ - bcs 0x132a10 │ │ │ │ - tstphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ + vqrdmlsh.s q13, q10, d3[6] │ │ │ │ + bcs 0x132aec │ │ │ │ + tstphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x10e5f4 │ │ │ │ - cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ + bcs 0x10e6c8 │ │ │ │ + cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf838f7f6 │ │ │ │ + @ instruction: 0xffcef7f5 │ │ │ │ @ instruction: 0xf1000220 │ │ │ │ - andcs r8, r1, #41156608 @ 0x2740000 │ │ │ │ + andcs r8, r1, #156, 14 @ 0x2700000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ - ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - eoreq r9, r6, #1342177280 @ 0x50000000 │ │ │ │ + @ instruction: 0xf8a0f7f9 │ │ │ │ + stmlt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + stcpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ + eoreq r9, r6, #-1879048192 @ 0x90000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xdec15c │ │ │ │ - ldmdalt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrbtcs pc, [pc], #-1028 @ 0xae180 @ │ │ │ │ + blx 0x8ec238 │ │ │ │ + stmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrbtcs pc, [pc], #-1028 @ 0xae25c @ │ │ │ │ @ instruction: 0xf5b4a904 │ │ │ │ vrecps.f32 q9, , │ │ │ │ @ instruction: 0xf2c034fd │ │ │ │ svclt 0x00140405 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf6439200 │ │ │ │ vrshr.s64 d17, d1, #64 │ │ │ │ strtmi r0, [r8], -sl, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0x76c190 │ │ │ │ - ldmdalt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x26c26c │ │ │ │ + stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf824f7f6 │ │ │ │ + @ instruction: 0xffbaf7f5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, r9, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - svcge 0x009cf47d │ │ │ │ + svcge 0x0088f47d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ - stmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ - stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr2, cr11, {7} │ │ │ │ + ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf80af7f6 │ │ │ │ + @ instruction: 0xffa0f7f5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b38090 │ │ │ │ + @ instruction: 0xf5b3808e │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - stmdbge r4, {r0, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fefd8d │ │ │ │ - strtmi fp, [r1], -pc, lsr #16 │ │ │ │ + @ instruction: 0xf7fefd79 │ │ │ │ + @ instruction: 0x4621b81a │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44ffff5 │ │ │ │ + @ instruction: 0xf44fff8b │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d009 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fefd55 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefd41 │ │ │ │ + stmdbge r4, {r1, r2, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fefe37 │ │ │ │ - vtst.8 d27, d3, d6 │ │ │ │ + @ instruction: 0xf7fefe23 │ │ │ │ + vadd.i8 d27, d3, d1 │ │ │ │ vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf643020a │ │ │ │ vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf1bc030a │ │ │ │ svclt 0x00180f00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf906f7f9 │ │ │ │ - stmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8f2f7f9 │ │ │ │ + svclt 0x00ebf7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0012b03 │ │ │ │ - blcs 0x10e364 │ │ │ │ - subhi pc, r4, r1 │ │ │ │ + blcs 0x10e43c │ │ │ │ + subhi pc, r3, r1 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf0048085 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r3, r5, #201326592 @ 0xc000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vaddl.u8 q12, d20, d3 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #201326592 @ 0xc000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ - andls r2, r4, #201326592 @ 0xc000000 │ │ │ │ - rsceq r9, r3, #402653184 @ 0x18000000 │ │ │ │ - svcge 0x0030f53d │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + rsceq r2, r3, #335544320 @ 0x14000000 │ │ │ │ + svcge 0x001cf53d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff72f7f7 │ │ │ │ - svclt 0x00dff7fd │ │ │ │ + @ instruction: 0xff5ef7f7 │ │ │ │ + svclt 0x00caf7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffdef7f5 │ │ │ │ + @ instruction: 0xff74f7f5 │ │ │ │ @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r4, {r0, r1, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdfbf7 │ │ │ │ - @ instruction: 0xf414bfd1 │ │ │ │ + @ instruction: 0xf7fdfbe3 │ │ │ │ + @ instruction: 0xf414bfbc │ │ │ │ @ instruction: 0xf3c40f80 │ │ │ │ - andls r1, r8, #196, 4 @ 0x4000000c │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r3, r5, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25095 @ 0x6207 │ │ │ │ - vmax.f32 d27, d5, d8 │ │ │ │ - vsubl.u8 q11, d20, d1 │ │ │ │ - svclt 0x00185300 │ │ │ │ - rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + stmib sp, {r2, r6, r7, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf0043208 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r5, r6, #0, 6 │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ - @ instruction: 0xf2c0bf0c │ │ │ │ + vmax.f32 d27, d5, d11 │ │ │ │ + @ instruction: 0xf6466281 │ │ │ │ + vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ vsubl.s8 q8, d0, d5 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7f99304 │ │ │ │ - @ instruction: 0xf7fdf8af │ │ │ │ - stmdbge r4, {r0, r3, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf89d │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfe47 │ │ │ │ - strtmi fp, [r1], -r4, lsr #31 │ │ │ │ + @ instruction: 0xf7fdfe35 │ │ │ │ + qadd8mi fp, r1, r1 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - movwcs pc, #3891 @ 0xf33 @ │ │ │ │ + movwcs pc, #3787 @ 0xecb @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fdfefb │ │ │ │ - qadd8mi fp, r1, r7 │ │ │ │ + @ instruction: 0xf7fdfee9 │ │ │ │ + strtmi fp, [r1], -r4, lsl #31 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - @ instruction: 0xf44fff5d │ │ │ │ + @ instruction: 0xf44ffef5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr6, cr13, {3} │ │ │ │ + mcrge 4, 6, pc, cr4, cr13, {3} @ │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ vqdmulh.s d18, d0, d31 │ │ │ │ @ instruction: 0xf1a38623 │ │ │ │ - bcs 0x26ed68 │ │ │ │ - svcge 0x0033f63e │ │ │ │ - blcs 0x1fd178 │ │ │ │ + bcs 0x26ee40 │ │ │ │ + svcge 0x0035f63e │ │ │ │ + blcs 0x1fd250 │ │ │ │ ldrthi pc, [r4], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ @ instruction: 0x06340634 │ │ │ │ @ instruction: 0x06300630 │ │ │ │ @ instruction: 0x06360636 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff3af7f5 │ │ │ │ + mrc2 7, 6, pc, cr2, cr5, {7} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5aeb3 │ │ │ │ - blcs 0xc7a5d4 │ │ │ │ - ldrhi pc, [r3, r0, asr #4] │ │ │ │ + @ instruction: 0xf8d5aea1 │ │ │ │ + blcs 0xc7a6ac │ │ │ │ + ldrhi pc, [r4, r0, asr #4] │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0xfe159ff4 │ │ │ │ + blcc 0xfe15a0d4 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ - usad8eq r6, r3, r0 │ │ │ │ - ldrbeq r0, [lr, -r6, lsl #15]! │ │ │ │ - @ instruction: 0x0796077e │ │ │ │ - @ instruction: 0x46210796 │ │ │ │ + ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + usad8eq r7, r3, r0 │ │ │ │ + ldrbeq r0, [pc, -r7, lsl #15]! │ │ │ │ + @ instruction: 0x0797077f │ │ │ │ + @ instruction: 0x46210797 │ │ │ │ andls sl, r3, #4, 16 @ 0x40000 │ │ │ │ - @ instruction: 0xff16f7f5 │ │ │ │ + mcr2 7, 5, pc, cr14, cr5, {7} @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eormi r9, r3, r3, lsl #20 │ │ │ │ @ instruction: 0xf5b3d014 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae8d │ │ │ │ - blcs 0xc7a620 │ │ │ │ + @ instruction: 0xf8d5ae7b │ │ │ │ + blcs 0xc7a6f8 │ │ │ │ @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x26edf8 │ │ │ │ - mcrge 6, 7, pc, cr11, cr14, {1} @ │ │ │ │ - blcs 0x1fd208 │ │ │ │ + bcs 0x26eed0 │ │ │ │ + mcrge 6, 7, pc, cr13, cr14, {1} @ │ │ │ │ + blcs 0x1fd2e0 │ │ │ │ ldm pc, {r0, r1, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ mcrrmi 0, 0, pc, ip, cr3 @ │ │ │ │ cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ ldrdne pc, [ip], r5 │ │ │ │ stmdble ip, {r0, r1, r2, r3, r5, r8, fp, sp} │ │ │ │ orreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ @ instruction: 0xf63e2b07 │ │ │ │ - stmibcc r2, {r1, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmibcc r2, {r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldmdale lr, {r0, r2, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldmdbne r9, {r0, r1, r3, r4, r8, r9, fp, ip} │ │ │ │ ldmdbcs pc, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip} @ │ │ │ │ - mcrge 6, 6, pc, cr15, cr14, {3} @ │ │ │ │ + mrcge 6, 6, APSR_nzcv, cr1, cr14, {3} │ │ │ │ addmi r3, sl, r0, lsr #18 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ tstle r5, sl, lsl #4 │ │ │ │ svcmi 0x0050f412 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - mcrge 4, 6, pc, cr3, cr14, {1} @ │ │ │ │ + mcrge 4, 6, pc, cr5, cr14, {1} @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdfcb7 │ │ │ │ - movwcs fp, #20234 @ 0x4f0a │ │ │ │ + @ instruction: 0xf7fdfca5 │ │ │ │ + movwcs fp, #20215 @ 0x4ef7 │ │ │ │ movwcs lr, #10230 @ 0x27f6 │ │ │ │ movwcs lr, #2036 @ 0x7f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x8a842c │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr1, cr14, {3} │ │ │ │ + blcs 0x8a8504 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr3, cr14, {3} │ │ │ │ vqdmulh.s d19, d0, d16 │ │ │ │ addsmi r4, sl, sp, lsl #2 │ │ │ │ tstle lr, sl, lsl #4 │ │ │ │ svcmi 0x0050f412 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - mcrge 4, 5, pc, cr5, cr14, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr7, cr14, {1} @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdfb8f │ │ │ │ - movwcs fp, #20203 @ 0x4eeb │ │ │ │ + @ instruction: 0xf7fdfb7d │ │ │ │ + movwcs fp, #20184 @ 0x4ed8 │ │ │ │ movwcs lr, #2038 @ 0x7f6 │ │ │ │ movwcs lr, #10228 @ 0x27f4 │ │ │ │ movwcs lr, #26610 @ 0x67f2 │ │ │ │ strcs lr, [r1], #-2032 @ 0xfffff810 │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r9, sl, lr} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xffdcf7f8 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr6, cr13, {7} │ │ │ │ + @ instruction: 0xffcaf7f8 │ │ │ │ + mcrlt 7, 6, pc, cr3, cr13, {7} @ │ │ │ │ strbtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdffcf │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdffbd │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfe37 │ │ │ │ - @ instruction: 0xf404bec3 │ │ │ │ + @ instruction: 0xf7fdfe25 │ │ │ │ + @ instruction: 0xf404beb0 │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorle r0, r4, r0, lsl #30 │ │ │ │ ldrbhi pc, [sl, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - rsceq r8, r1, #156, 10 @ 0x27000000 │ │ │ │ - ldrhi pc, [r4, -r0, lsl #2] │ │ │ │ + rsceq r8, r1, #658505728 @ 0x27400000 │ │ │ │ + ldrhi pc, [r5, -r0, lsl #2] │ │ │ │ cmnpvs r6, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ @ instruction: 0xf5b38731 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - blcs 0x10d0240 │ │ │ │ - ldclge 4, cr15, [r6, #500]! @ 0x1f4 │ │ │ │ + blcs 0x10d0318 │ │ │ │ + stclge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r4, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f79406 │ │ │ │ - @ instruction: 0xf7fdfbfb │ │ │ │ - @ instruction: 0xf3c4be9a │ │ │ │ + @ instruction: 0xf7fdfbe9 │ │ │ │ + vmull.p8 , d20, d7 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ - strtmi r4, [r8], -r3, lsl #4 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - andls r1, r9, #268435460 @ 0x10000004 │ │ │ │ + strtmi r1, [r8], -r1, asr #4 │ │ │ │ + stmdbge r4, {r0, r3, r9, ip, pc} │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r6, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f99407 │ │ │ │ - @ instruction: 0xf7fdf837 │ │ │ │ - @ instruction: 0xf5b3be7b │ │ │ │ + strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ + streq pc, [pc, #-4] @ 0xae634 │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [r6, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f99405 │ │ │ │ + @ instruction: 0xf7fdf825 │ │ │ │ + @ instruction: 0xf5b3be68 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - vqrdmulh.s q13, q10, d3[0] │ │ │ │ - movwcs r1, #708 @ 0x2c4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #16905 @ 0x4209 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149107 │ │ │ │ + @ instruction: 0xf3c4adb1 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + smlabtcs r0, r4, r3, r1 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + andls r5, r7, #0, 6 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ andls r0, r5, #-1644167168 @ 0x9e000000 │ │ │ │ strbthi pc, [lr], #0 @ │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - stcge 4, cr15, [sl, #500]! @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r8, #500] @ 0x1f4 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ @ instruction: 0xf6454628 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xffc4f7f8 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + @ instruction: 0xffb2f7f8 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr15, cr13, {7} │ │ │ │ rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x26edf0 │ │ │ │ - ldcge 6, cr15, [r6, #244] @ 0xf4 │ │ │ │ + bcs 0x26eec8 │ │ │ │ + stcge 6, cr15, [r4, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq lr, sl, r7, lsl #15 │ │ │ │ - andeq ip, sl, r1, lsl #2 │ │ │ │ - andeq lr, sl, r7, asr #14 │ │ │ │ - andeq ip, sl, r1, lsl #2 │ │ │ │ - andeq lr, sl, r3, lsl r7 │ │ │ │ - ldrdeq lr, [sl], -r7 │ │ │ │ - andeq lr, sl, sp, ror r6 │ │ │ │ - andeq lr, sl, r7, asr #12 │ │ │ │ + andeq lr, sl, r7, asr r8 │ │ │ │ + @ instruction: 0x000ac1b5 │ │ │ │ + andeq lr, sl, r7, lsl r8 │ │ │ │ + @ instruction: 0x000ac1b5 │ │ │ │ + andeq lr, sl, r5, ror #15 │ │ │ │ + andeq lr, sl, fp, lsr #15 │ │ │ │ + andeq lr, sl, r1, asr r7 │ │ │ │ + andeq lr, sl, pc, lsl r7 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vst1.8 {d25-d28}, [pc], r9 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, r8, #196, 4 @ 0x4000000c │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vst1.8 {d25-d28}, [pc], r7 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r1, r1, r4, asr #3 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - tstls r6, r3, lsl #2 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - @ instruction: 0xf0040104 │ │ │ │ - andsmi r0, r4, pc, lsl #2 │ │ │ │ - suble r9, r0, r7, lsl #2 │ │ │ │ + tstcs r0, r0, asr #4 │ │ │ │ + stmib sp, {r0, sp}^ │ │ │ │ + vaddw.u8 q8, q2, d4 │ │ │ │ + andsmi r4, r4, r3, lsl #2 │ │ │ │ + eorsle r9, lr, r6, lsl #2 │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - stclge 4, cr15, [r8, #-500]! @ 0xfffffe0c │ │ │ │ + ldclge 4, cr15, [r6, #-500] @ 0xfffffe0c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f89300 │ │ │ │ - @ instruction: 0xf7fdff17 │ │ │ │ - vmov.i8 d27, #193 @ 0xc1 │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #4870 @ 0x1306 │ │ │ │ - @ instruction: 0xf0040261 │ │ │ │ - svclt 0x0058020f │ │ │ │ - andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ - stmdbge r4, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - ssaxmi fp, sl, r4 │ │ │ │ - movwls r2, #514 @ 0x202 │ │ │ │ - @ instruction: 0xff34f7f7 │ │ │ │ - ldcllt 7, cr15, [r7, #1012]! @ 0x3f4 │ │ │ │ + @ instruction: 0xf7fdff05 │ │ │ │ + @ instruction: 0xf3c4bdfe │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #201326592 @ 0xc000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + movwcs r2, #4869 @ 0x1305 │ │ │ │ + strtmi r0, [r8], -r1, ror #4 │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ + movwls sl, #2308 @ 0x904 │ │ │ │ + @ instruction: 0xff24f7f7 │ │ │ │ + stcllt 7, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - movwls r4, #29187 @ 0x7203 │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + movwls r0, #29199 @ 0x720f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25092 @ 0x6204 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ andcs sp, r1, #-1073741820 @ 0xc0000004 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f79200 │ │ │ │ - @ instruction: 0xf7fdff1d │ │ │ │ - movwcs fp, #7648 @ 0x1de0 │ │ │ │ + @ instruction: 0xf7fdff0d │ │ │ │ + movwcs fp, #7631 @ 0x1dcf │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfed9 │ │ │ │ - strcs fp, [r1], #-3539 @ 0xfffff22d │ │ │ │ + @ instruction: 0xf7fdfec9 │ │ │ │ + strcs fp, [r1], #-3522 @ 0xfffff23e │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdff07 │ │ │ │ - @ instruction: 0xf004bdca │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r3, r5, #201326592 @ 0xc000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf7fdfef7 │ │ │ │ + @ instruction: 0xf3c4bdb9 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r4, #201326592 @ 0xc000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ @ instruction: 0xf4142303 │ │ │ │ - movwls r0, #25728 @ 0x6480 │ │ │ │ - movwcs fp, #7944 @ 0x1f08 │ │ │ │ - svclt 0x00139204 │ │ │ │ - stmdbge r4, {sl, sp} │ │ │ │ - movwcs r4, #5658 @ 0x161a │ │ │ │ - andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdfee9 │ │ │ │ - @ instruction: 0xf3c4bdac │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ + stmib sp, {r7, sl}^ │ │ │ │ + svclt 0x00092305 │ │ │ │ + strcs r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + movwcs fp, #7966 @ 0x1f1e │ │ │ │ + stmdbge r4, {r1, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + mrc2 7, 6, pc, cr10, cr7, {7} │ │ │ │ + ldclt 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049204 │ │ │ │ + movwls r0, #29199 @ 0x720f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - @ instruction: 0xf0040380 │ │ │ │ - svclt 0x0018020f │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - strtmi r4, [r8], -r3, lsl #4 │ │ │ │ - movwls r9, #516 @ 0x204 │ │ │ │ - andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7f72202 │ │ │ │ - @ instruction: 0xf7fdfecf │ │ │ │ - @ instruction: 0xf44fbd92 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + movwcs fp, #3862 @ 0xf16 │ │ │ │ + andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f79300 │ │ │ │ + @ instruction: 0xf7fdfec1 │ │ │ │ + @ instruction: 0xf44fbd83 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r4, #251658240 @ 0xf000000 │ │ │ │ - eorle r9, r4, r6, lsl #8 │ │ │ │ - blcs 0xe4870 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + eorle r2, r4, r5, lsl #8 │ │ │ │ + blcs 0xe4940 │ │ │ │ @ instruction: 0xf5b3d04d │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - movwcs sl, #3269 @ 0xcc5 │ │ │ │ + movwcs sl, #3255 @ 0xcb7 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc6b │ │ │ │ - @ instruction: 0xf640bd72 │ │ │ │ + @ instruction: 0xf7fdfc5d │ │ │ │ + @ instruction: 0xf640bd63 │ │ │ │ eormi r6, r3, pc, lsl #6 │ │ │ │ @ instruction: 0xf5b3d019 │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfef99a70 │ │ │ │ - blls 0x408808 │ │ │ │ + blmi 0xfef99b08 │ │ │ │ + blls 0x4088d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a910 │ │ │ │ + @ instruction: 0x4628a916 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ - movwcs fp, #11839 @ 0x2e3f │ │ │ │ + movwcs fp, #11825 @ 0x2e31 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc4d │ │ │ │ - @ instruction: 0xf44fbd54 │ │ │ │ + @ instruction: 0xf7fdfc3f │ │ │ │ + @ instruction: 0xf44fbd45 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ - addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r4, #3358720 @ 0x334000 │ │ │ │ - ldcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ + strpl pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + stcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xd6c7da │ │ │ │ - ldclt 7, cr15, [pc, #-1012]! @ 0xae3fc │ │ │ │ + blx 0x9ec8aa │ │ │ │ + ldclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - movwcs sl, #11395 @ 0x2c83 │ │ │ │ + movwcs sl, #11381 @ 0x2c75 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ - @ instruction: 0x461abd30 │ │ │ │ + @ instruction: 0xf7fdfc1b │ │ │ │ + ldrmi fp, [sl], -r1, lsr #26 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2], #-988 @ 0xfffffc24 │ │ │ │ - stclt 7, cr15, [r9, #-1012]! @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r4], {247} @ 0xf7 │ │ │ │ + ldclt 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - cmncs r0, #28928 @ 0x7100 │ │ │ │ + cmncs r0, #25344 @ 0x6300 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0080f5b2 │ │ │ │ vqadd.s8 , q0, │ │ │ │ - bcs 0x10cea80 │ │ │ │ + bcs 0x10ceb50 │ │ │ │ subhi pc, r6, #0 │ │ │ │ rschi pc, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdfbd3 │ │ │ │ - @ instruction: 0xf404bd0a │ │ │ │ + @ instruction: 0xf7fdfbc5 │ │ │ │ + @ instruction: 0xf404bcfb │ │ │ │ @ instruction: 0xf5b20220 │ │ │ │ eorle r0, r2, r0, lsl #30 │ │ │ │ andshi pc, r2, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vmlal.u q12, d4, d1[0] │ │ │ │ @ instruction: 0xf0041341 │ │ │ │ - rsceq r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ + rsceq r0, r1, #-268435456 @ 0xf0000000 │ │ │ │ addhi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x18f2f8 │ │ │ │ + blcs 0x18f3c8 │ │ │ │ adcshi pc, r2, #0 │ │ │ │ andls r2, r4, #1024 @ 0x400 │ │ │ │ cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - rscshi pc, lr, #0 │ │ │ │ + rscshi pc, pc, #0 │ │ │ │ @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf905 │ │ │ │ - vqdmulh.s , q10, d2[4] │ │ │ │ + @ instruction: 0xf7fdf8f7 │ │ │ │ + @ instruction: 0xf3c4bcd3 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ - strtmi r4, [r8], -r3, lsl #4 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - andls r1, r9, #268435460 @ 0x10000004 │ │ │ │ + strtmi r1, [r8], -r1, asr #4 │ │ │ │ + stmdbge r4, {r0, r3, r9, ip, pc} │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - strls r0, [r6, #-1039] @ 0xfffffbf1 │ │ │ │ - @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdfe7f │ │ │ │ - vqdmulh.s , q10, d3[0] │ │ │ │ + strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ + streq pc, [pc, #-4] @ 0xae99c │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strls r4, [r6, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f89405 │ │ │ │ + @ instruction: 0xf7fdfe71 │ │ │ │ + @ instruction: 0xf3c4bcb4 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ moveq pc, #192, 4 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @@ -162163,821 +162216,823 @@ │ │ │ │ @ instruction: 0xf640822c │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ subshi pc, r8, #0 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, r0, #232448 @ 0x38c00 │ │ │ │ + andcs sl, r0, #218112 @ 0x35400 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ - ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ + stc2l 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfccf │ │ │ │ - smlalbbcs fp, r0, sl, ip │ │ │ │ + @ instruction: 0xf7fdfcc1 │ │ │ │ + hvccs 3019 @ 0xbcb │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andsle r4, r2, sl, lsl #5 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ @ instruction: 0x232081b9 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - strtmi sl, [r1], -r7, asr #23 │ │ │ │ + @ instruction: 0x4621abb9 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf83d │ │ │ │ - @ instruction: 0x4621bc71 │ │ │ │ + @ instruction: 0xf7fdf82f │ │ │ │ + strtmi fp, [r1], -r2, ror #24 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf87b │ │ │ │ - andcs fp, pc, #26368 @ 0x6700 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwls r3, #21251 @ 0x5303 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - @ instruction: 0x0c02ea04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - @ instruction: 0xf8cd9207 │ │ │ │ - andsle ip, r6, r8, lsl r0 │ │ │ │ + @ instruction: 0xf7fdf86d │ │ │ │ + @ instruction: 0xf404bc58 │ │ │ │ + andcs r0, pc, #32, 6 @ 0x80000000 │ │ │ │ + @ instruction: 0xf0042100 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + @ instruction: 0xf5b32107 │ │ │ │ + @ instruction: 0xf3c40f00 │ │ │ │ + @ instruction: 0xf8cd3203 │ │ │ │ + andls ip, r5, #24 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andsle r9, r6, r4, lsl #4 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - blge 0xfe7ebbc0 │ │ │ │ + blge 0xfe46bc90 │ │ │ │ ldrsbcc pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d075b │ │ │ │ - @ instruction: 0xf014ab97 │ │ │ │ + @ instruction: 0xf014ab89 │ │ │ │ @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #792 @ 0x318 │ │ │ │ + andcs sl, r3, #188, 30 @ 0x2f0 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ - @ instruction: 0xf7fdf863 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf855 │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfa7b │ │ │ │ - blcs 0x18ddae0 │ │ │ │ + @ instruction: 0xf7fdfa6d │ │ │ │ + blcs 0x18ddb74 │ │ │ │ vqadd.s8 d13, d0, d14 │ │ │ │ - blcs 0x8cecf0 │ │ │ │ + blcs 0x8cedc0 │ │ │ │ mrshi pc, CPSR @ │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0xcee84 │ │ │ │ - blge 0x1e6bc0c │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf4149304 │ │ │ │ + blcs 0xcef54 │ │ │ │ + blge 0x1aebcdc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf3c40f20 │ │ │ │ - andls r3, r6, #201326592 @ 0xc000000 │ │ │ │ + andls r3, r4, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf47d9305 │ │ │ │ - rsccs sl, r2, #107520 @ 0x1a400 │ │ │ │ + rsccs sl, r2, #93184 @ 0x16c00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x46ca1e │ │ │ │ - ldclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + blx 0xecaee │ │ │ │ + stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff06ca1e │ │ │ │ + blx 0x176caee │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfececa3c │ │ │ │ - stclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ + blx 0xfe96cb0c │ │ │ │ + bllt 0x6cb18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #16911 @ 0x420f │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwcs r2, #62214 @ 0xf306 │ │ │ │ moveq pc, #192, 4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ addsmi r3, r3, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf47d9405 │ │ │ │ - andcs sl, r2, #70656 @ 0x11400 │ │ │ │ + andcs sl, r2, #56320 @ 0xdc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ - bllt 0xffdaca7c │ │ │ │ + stc2 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + bllt 0xff9ecb4c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ mlasle r0, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #48128 @ 0xbc00 │ │ │ │ + andcs sl, pc, #33792 @ 0x8400 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ tstcs pc, r3, lsr #22 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd4014 │ │ │ │ addmi ip, ip, #20 │ │ │ │ addsmi sp, r4, #69 @ 0x45 │ │ │ │ - blge 0x6ebcc8 │ │ │ │ + blge 0x36bd98 │ │ │ │ ldrsbcs pc, [r0], #133 @ 0x85 @ │ │ │ │ @ instruction: 0xf57d0754 │ │ │ │ - @ instruction: 0xf013ab13 │ │ │ │ + @ instruction: 0xf013ab05 │ │ │ │ @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #264 @ 0x108 │ │ │ │ + andcs sl, r3, #56, 30 @ 0xe0 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq pc, [r1], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfe15 │ │ │ │ - @ instruction: 0xf3c4bbb9 │ │ │ │ + @ instruction: 0xf7fdfe07 │ │ │ │ + @ instruction: 0xf3c4bbaa │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vsubw.s8 q9, q0, d15 │ │ │ │ vsubw.u8 q8, q10, d16 │ │ │ │ - bleq 0x8fdb20 │ │ │ │ + bleq 0x8fdbf0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf8cd401c │ │ │ │ addsmi ip, r4, #20 │ │ │ │ addsmi sp, ip, #21 │ │ │ │ - bge 0xffc6bd1c │ │ │ │ + bge 0xff8ebdec │ │ │ │ smullscc pc, r3, r5, r8 @ │ │ │ │ @ instruction: 0xf57d07df │ │ │ │ - strbeq sl, [lr, r9, ror #21] │ │ │ │ - svcge 0x0019f53d │ │ │ │ + @ instruction: 0x07ceaadb │ │ │ │ + svcge 0x000ff53d │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ streq lr, [r3], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfdeb │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfddd │ │ │ │ + stmdbge r4, {r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff8d │ │ │ │ - stmdbge r4, {r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdff7f │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdff67 │ │ │ │ - strtmi fp, [r1], -r4, lsl #23 │ │ │ │ + @ instruction: 0xf7fdff59 │ │ │ │ + @ instruction: 0x4621bb75 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf8c5 │ │ │ │ - @ instruction: 0xf5b3bb79 │ │ │ │ + @ instruction: 0xf7fdf8b7 │ │ │ │ + @ instruction: 0xf5b3bb6a │ │ │ │ eorle r6, sp, r0, asr #30 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - bge 0xff06bd7c │ │ │ │ - vsubl.u8 q9, d4, d15 │ │ │ │ - movwls r4, #17155 @ 0x4303 │ │ │ │ - movwls r2, #33536 @ 0x8300 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r5 │ │ │ │ - b 0x1af820 │ │ │ │ - @ instruction: 0xf5b30c02 │ │ │ │ - andls r0, r7, #0, 30 │ │ │ │ + bge 0xfecebe4c │ │ │ │ + msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ + strcs r2, [r0, -pc, lsl #4] │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + strcs lr, [r7, -sp, asr #19] │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ + vsubl.u8 , d4, d5 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf5b3d047 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf895aaa7 │ │ │ │ - @ instruction: 0x07d930d3 │ │ │ │ - bge 0xfe96c1b4 │ │ │ │ - @ instruction: 0xf53d07e2 │ │ │ │ - movwcs sl, #7890 @ 0x1ed2 │ │ │ │ + @ instruction: 0xf895aa99 │ │ │ │ + @ instruction: 0x07de30d3 │ │ │ │ + bge 0xfe5ec284 │ │ │ │ + @ instruction: 0xf53d07e0 │ │ │ │ + movwcs sl, #7880 @ 0x1ec8 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - bl 0x3c0470 │ │ │ │ + bl 0x3c0540 │ │ │ │ strls r0, [r7], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xff6ef7fb │ │ │ │ - bllt 0x12ecbd0 │ │ │ │ + @ instruction: 0xff60f7fb │ │ │ │ + bllt 0xf2cca0 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #16911 @ 0x420f │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r6 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ strls r0, [r5], #-1039 @ 0xfffffbf1 │ │ │ │ - bge 0x206bdfc │ │ │ │ + bge 0x1cebecc │ │ │ │ stmdbge r4, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfaf5 │ │ │ │ - strtmi fp, [r1], -ip, lsr #22 │ │ │ │ + @ instruction: 0xf7fdfae7 │ │ │ │ + @ instruction: 0x4621bb1d │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf87f │ │ │ │ - strtmi fp, [r1], -r1, lsr #22 │ │ │ │ + @ instruction: 0xf7fdf871 │ │ │ │ + @ instruction: 0x4621bb12 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fdf939 │ │ │ │ - stmdbge r4, {r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf92b │ │ │ │ + stmdbge r4, {r0, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf933 │ │ │ │ - @ instruction: 0x4621bb12 │ │ │ │ + @ instruction: 0xf7fdf925 │ │ │ │ + strtmi fp, [r1], -r3, lsl #22 │ │ │ │ @ instruction: 0xf7f5a804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf969 │ │ │ │ - vqdmlsl.s , d0, d8 │ │ │ │ + @ instruction: 0xf7fdf95b │ │ │ │ + @ instruction: 0xf2c0baf9 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @ instruction: 0xf640d00c │ │ │ │ vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - bge 0x12ebe68 │ │ │ │ + bge 0xf6bf38 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ - blt 0xffeacc74 │ │ │ │ + mcr2 7, 1, pc, cr8, cr11, {7} @ │ │ │ │ + blt 0xffaecd44 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr0, cr11, {7} @ │ │ │ │ - blt 0xffd2cc80 │ │ │ │ + mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ + blt 0xff96cd50 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ - bge 0xeebe88 │ │ │ │ + bge 0xb6bf58 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r9, r9, #335544320 @ 0x14000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r4, #469762048 @ 0x1c000000 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svccs 0x0070f414 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - bge 0x9ebeb0 │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + bge 0x66bf80 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf990f7fc │ │ │ │ - blt 0xff56ccbc │ │ │ │ + @ instruction: 0xf982f7fc │ │ │ │ + blt 0xff1acd8c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfed6cca4 │ │ │ │ + blx 0x146cd74 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #-984]! @ 0xfffffc28 │ │ │ │ - blt 0xff32ccd0 │ │ │ │ + stc2l 7, cr15, [r0, #-984]! @ 0xfffffc28 │ │ │ │ + blt 0xfef6cda0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeaeccb8 │ │ │ │ + blx 0x11ecd88 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff1af7f9 │ │ │ │ - blt 0xff06cce4 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - strle r0, [pc], #-742 @ 0xaecf8 │ │ │ │ - eorle r2, sl, r2, lsl #22 │ │ │ │ - @ instruction: 0xf47d2b03 │ │ │ │ - beq 0x999508 │ │ │ │ + @ instruction: 0xff0cf7f9 │ │ │ │ + blt 0xfecacdb4 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strle r0, [pc], #-736 @ 0xaedc8 │ │ │ │ + eorle r2, sl, r2, lsl #20 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + beq 0x9995a0 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ - blx 0xfed6ccfe │ │ │ │ - blt 0xfeb6cd0c │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcs r9, #4873 @ 0x1309 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + blx 0xfe9ecdce │ │ │ │ + blt 0xfe7acddc │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0049304 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r4, r7, #112, 8 @ 0x70000000 │ │ │ │ - stmibge r4!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf4144203 │ │ │ │ + andls r4, r5, #112, 8 @ 0x70000000 │ │ │ │ + ldmibge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfc49 │ │ │ │ - vmlsl.u8 , d20, d13 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - stmib sp, {r0, r1, r9, lr}^ │ │ │ │ - @ instruction: 0xf0043204 │ │ │ │ + @ instruction: 0xf7fdfc3b │ │ │ │ + vmvn.i16 , #52736 @ 0xce00 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ + @ instruction: 0xf0042304 │ │ │ │ movwls r0, #25359 @ 0x630f │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - stmibge ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdffdb │ │ │ │ - stmdbge r4, {r1, r3, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdffcd │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfe35 │ │ │ │ - movwls fp, #39540 @ 0x9a74 │ │ │ │ + @ instruction: 0xf7fdfe27 │ │ │ │ + movwls fp, #39525 @ 0x9a65 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r9, r8, #4, 6 @ 0x10000000 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ @ instruction: 0xf47d9205 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r5, r7, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - ldc2 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ - blt 0x16ecdb0 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + blt 0x132ce80 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149304 │ │ │ │ + movwls r9, #16902 @ 0x4206 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149305 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - @ instruction: 0x461aa999 │ │ │ │ + ldrmi sl, [sl], -fp, lsl #19 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffa8f7f6 │ │ │ │ - blt 0x12acdd4 │ │ │ │ + @ instruction: 0xff9af7f6 │ │ │ │ + blt 0xeecea4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ - blt 0x112cde0 │ │ │ │ + stc2l 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + blt 0xd6ceb0 │ │ │ │ stmdbge r4, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f99304 │ │ │ │ - @ instruction: 0xf7fdf8b1 │ │ │ │ - bcs 0x18dd6dc │ │ │ │ - ldmdbge lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8a3 │ │ │ │ + bcs 0x18dd770 │ │ │ │ + ldmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x56cde4 │ │ │ │ + @ instruction: 0xf9aef7f5 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff2ef7f8 │ │ │ │ - blt 0xb2ce10 │ │ │ │ + @ instruction: 0xff20f7f8 │ │ │ │ + blt 0x76cee0 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, lr, r3, lsl #5 │ │ │ │ - vst2.8 {d29-d30}, [pc :256], r7 │ │ │ │ + vst2.8 {d29-d30}, [pc :256], r8 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - vst4.16 {d29-d32}, [pc :128], r8 │ │ │ │ + vst4.16 {d29-d32}, [pc :128], sl │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ - blcs 0xe3030 │ │ │ │ - ldmdbge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xe3108 │ │ │ │ + stmdbge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049304 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f83404 │ │ │ │ - @ instruction: 0xf7fdf8f5 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0xae850 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r4, [r7, #-515] @ 0xfffffdfd │ │ │ │ - andls r4, r4, #44 @ 0x2c │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffbcf7fb │ │ │ │ - stmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfe61 │ │ │ │ - vst2. {d27,d29}, [pc :128], r4 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ - addmi r0, r3, #160 @ 0xa0 │ │ │ │ - addmi sp, fp, #31 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], r5 │ │ │ │ - vmlal.s q11, d0, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - stmdbge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f84305 │ │ │ │ + @ instruction: 0xf7fdf8e7 │ │ │ │ + stmdbge r4, {r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ + movwcs r4, #63016 @ 0xf628 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #16911 @ 0x420f │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vst2.8 {d2-d5}, [r4], r6 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf0044f70 │ │ │ │ - strls r0, [r5], #-1039 @ 0xfffffbf1 │ │ │ │ - ldmdbge r0, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf987 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0xae8d0 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r4, [r7, #-515] @ 0xfffffdfd │ │ │ │ - andls r4, r4, #44 @ 0x2c │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff5af7fb │ │ │ │ - stmiblt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc], #-4 @ 0xaef58 │ │ │ │ + andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fb9406 │ │ │ │ + @ instruction: 0xf7fdffad │ │ │ │ + @ instruction: 0x43a3b9dd │ │ │ │ + stmdbge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr2, cr5, {7} │ │ │ │ + ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + rsbvs pc, r0, pc, asr #8 │ │ │ │ + adceq pc, r0, r0, asr #5 │ │ │ │ + andsle r4, pc, r3, lsl #5 │ │ │ │ + subsle r4, r7, fp, lsl #5 │ │ │ │ + subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + vorr.i16 d26, #193 @ 0x00c1 │ │ │ │ + andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ + movwcs r9, #772 @ 0x304 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + streq pc, [pc], #-4 @ 0xaefb0 │ │ │ │ + @ instruction: 0xf47d9405 │ │ │ │ + andcs sl, r1, #16384 @ 0x4000 │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf978f7fb │ │ │ │ + stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r3, [r6], #-516 @ 0xfffffdfc │ │ │ │ + @ instruction: 0xff4af7fb │ │ │ │ + ldmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vst2.8 {d9-d12}, [r4], r4 │ │ │ │ andcs r4, pc, r0, ror r3 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xaef24 │ │ │ │ + streq pc, [pc], #-4 @ 0xaeff8 │ │ │ │ @ instruction: 0xf5b32100 │ │ │ │ strls r4, [r5], #-3952 @ 0xfffff090 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - stmiage r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r8, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf960f7fb │ │ │ │ - ldmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf950f7fb │ │ │ │ + stmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - vabal.u8 q9, d4, d15 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eormi r9, ip, r7, lsl #10 │ │ │ │ - stmib sp, {r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fb3405 │ │ │ │ - @ instruction: 0xf7fdff85 │ │ │ │ - stmdbge r4, {r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ - strcs r4, [pc, #-1576] @ 0xae940 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - strls r4, [r7, #-515] @ 0xfffffdfd │ │ │ │ - andls r4, r4, #44 @ 0x2c │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr2, cr11, {7} │ │ │ │ - ldmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r3, [r6], #-516 @ 0xfffffdfc │ │ │ │ + @ instruction: 0xff74f7fb │ │ │ │ + ldmdblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r3, [r6], #-516 @ 0xfffffdfc │ │ │ │ + mcr2 7, 7, pc, cr0, cr11, {7} @ │ │ │ │ + stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0002a0f │ │ │ │ - bcs 0x40f964 │ │ │ │ + bcs 0x40fa3c │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ stmdbge r4, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d5, d24 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xff5ecf84 │ │ │ │ - stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff16d05c │ │ │ │ + stmdblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf67e2b1f │ │ │ │ - blcc 0x8d93f8 │ │ │ │ + blcc 0x8d94d8 │ │ │ │ vhsub.s8 d18, d0, d1 │ │ │ │ - blx 0x13f3ec │ │ │ │ + blx 0x13f4c4 │ │ │ │ andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf413d10e │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43e230e │ │ │ │ - andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ + andcs sl, r8, #98304 @ 0x18000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr, #996]! @ 0x3e4 │ │ │ │ - stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [ip, #996] @ 0x3e4 │ │ │ │ + ldmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r4, lsl #6]! │ │ │ │ ldrb r2, [r4, r0, lsl #6]! │ │ │ │ ldrb r2, [r2, r2, lsl #6]! │ │ │ │ ldrb r2, [r0, r6, lsl #6]! │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - stmge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ - andls r1, r5, #67108865 @ 0x4000001 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r8, #603979776 @ 0x24000000 │ │ │ │ + ldmdage r8!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf4149209 │ │ │ │ + @ instruction: 0xf0042f70 │ │ │ │ + movwls r0, #16911 @ 0x420f │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r6, #4, 6 @ 0x10000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf47d9207 │ │ │ │ - strcs sl, [r1], #-2165 @ 0xfffff78b │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdfb5f │ │ │ │ - vorr.i16 d27, #205 @ 0x00cd │ │ │ │ - rsceq r1, r0, #268435460 @ 0x10000004 │ │ │ │ - bicshi pc, r8, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002a02 │ │ │ │ - bcs 0x18f828 │ │ │ │ - ldmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdavs sl, {r0, r1, r2, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, sp, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldcge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ - andlt r4, pc, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x0040f7fa │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf860f7f8 │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r9 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andcs r1, r1, r4, asr #5 │ │ │ │ - andls r2, r8, #0, 2 │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ + @ instruction: 0xf04f9206 │ │ │ │ + andls r0, r5, #0, 4 │ │ │ │ + stmdage r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf6454628 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0x13ed0ea │ │ │ │ + stmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + bcs 0x14f874 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf47d2a03 │ │ │ │ + blmi 0xff299250 │ │ │ │ + blls 0x409190 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf47e0300 │ │ │ │ + @ instruction: 0x4628acba │ │ │ │ + pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fa40f0 │ │ │ │ + movwcs fp, #7981 @ 0x1f2d │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fdf84d │ │ │ │ + vmul.i , q10, d0[6] │ │ │ │ + @ instruction: 0xf00312c4 │ │ │ │ + stmib sp, {r0, r1, r8, r9}^ │ │ │ │ + @ instruction: 0xf0042308 │ │ │ │ + andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + movwcs r9, #775 @ 0x307 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andsmi r0, ip, pc, lsl #4 │ │ │ │ - rsble r9, ip, r7, lsl #4 │ │ │ │ - svceq 0x0080f5b4 │ │ │ │ - stmdage lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf6434628 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf9dcf7f8 │ │ │ │ - ldmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r5 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - tstcs r0, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - tstls r7, r3, lsl #4 │ │ │ │ - b 0x5d38f8 │ │ │ │ - eorle r0, r6, r3, lsl #4 │ │ │ │ - svceq 0x0080f5b2 │ │ │ │ - stmdage ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strmi r2, [sl], -r1, lsl #6 │ │ │ │ - stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ - @ instruction: 0xf004b8b8 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - tstls r5, r3, lsl #4 │ │ │ │ - strble r0, [r0, #-615] @ 0xfffffd99 │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - movwls r9, #29190 @ 0x7206 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - svcge 0x00f2f47c │ │ │ │ - ldrmi r2, [sl], -r1, lsl #8 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fdf9db │ │ │ │ - movwcs fp, #6302 @ 0x189e │ │ │ │ + andls r4, r6, #28 │ │ │ │ + @ instruction: 0xf5b4d06c │ │ │ │ + @ instruction: 0xf47d0f80 │ │ │ │ + movwcs sl, #2075 @ 0x81b │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x76d11a │ │ │ │ - ldmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r5 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andcs r4, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - eormi r9, r3, r4, lsl #2 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - tstls r6, r7, lsl #4 │ │ │ │ - @ instruction: 0xf5b3d06e │ │ │ │ + addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf7f89300 │ │ │ │ + @ instruction: 0xf7fdf9c9 │ │ │ │ + vmul.i , q10, d2[0] │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r2, r5, #0, 2 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r6, #-1073741823 @ 0xc0000001 │ │ │ │ + andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ + @ instruction: 0xf5b2d026 │ │ │ │ @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8141 @ 0x1fcd │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79200 │ │ │ │ - @ instruction: 0xf7fdf9b7 │ │ │ │ - movwcs fp, #6266 @ 0x187a │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xf7fdf973 │ │ │ │ - movwls fp, #18541 @ 0x486d │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r4, {r0, r1, sl, ip, sp} │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ - blx 0xff9ed184 │ │ │ │ - stmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stccs 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - smlabtcs r4, sp, r9, lr │ │ │ │ - movwcs sp, #15 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + movwcs sl, #8185 @ 0x1ff9 │ │ │ │ + strtmi r4, [r8], -sl, lsl #12 │ │ │ │ + movwls sl, #2308 @ 0x904 │ │ │ │ + @ instruction: 0xf9e2f7f7 │ │ │ │ + stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + rsbeq r9, r6, #4, 2 │ │ │ │ + stmib sp, {r6, r8, sl, ip, lr, pc}^ │ │ │ │ + movwcs r3, #517 @ 0x205 │ │ │ │ @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - sadd8mi sl, sl, r9 │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fdf983 │ │ │ │ - stmdbge r4, {r1, r2, r6, fp, ip, sp, pc} │ │ │ │ - andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ + strcs sl, [r1], #-4063 @ 0xfffff021 │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf9c8f7f7 │ │ │ │ + stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdfb07 │ │ │ │ + vmlal.u8 , d20, d3 │ │ │ │ + movwls r4, #17155 @ 0x4303 │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + mrsls r2, SP_usr │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + andls r2, r7, #-1073741824 @ 0xc0000000 │ │ │ │ + rsble r9, lr, r6, lsl #2 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + svcge 0x00baf47c │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf9a4f7f7 │ │ │ │ + stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 d20, d5, d24 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf960f7f8 │ │ │ │ + ldmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - @ instruction: 0xf7f79407 │ │ │ │ - @ instruction: 0xf7fdfabd │ │ │ │ - vst2.8 {d27-d28}, [pc :256], sl │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ + stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ + strtmi r2, [r8], -r6, lsl #8 │ │ │ │ + @ instruction: 0xf7f7461a │ │ │ │ + @ instruction: 0xf7fdfad1 │ │ │ │ + vmul.i , q2, d1[3] │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf4142c03 │ │ │ │ + stmib sp, {r7, r8, r9}^ │ │ │ │ + andle r1, pc, r4, lsl #4 │ │ │ │ + @ instruction: 0xf8cd2300 │ │ │ │ + movwls ip, #28696 @ 0x7018 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + svcge 0x0086f47c │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf970f7f7 │ │ │ │ + ldmdalt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r4, lsl #18 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ + @ instruction: 0xf8cd3403 │ │ │ │ + strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ + blx 0xfeb6d2ac │ │ │ │ + stmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049204 │ │ │ │ - andls r0, r6, #-268435456 @ 0xf0000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d00b │ │ │ │ - @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #8049 @ 0x1f71 │ │ │ │ - ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + b 0x5d3b08 │ │ │ │ + andle r0, fp, r3, lsl #4 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + svcge 0x005ef47c │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + @ instruction: 0xff04f7f6 │ │ │ │ + stmdalt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff17 │ │ │ │ - movwcs fp, #6174 @ 0x181e │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff10f7f6 │ │ │ │ - ldmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfa93 │ │ │ │ - @ instruction: 0x4628b810 │ │ │ │ - pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - @ instruction: 0xf44fbe6b │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xaf270 │ │ │ │ - strls r4, [r4], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0046f47c │ │ │ │ + @ instruction: 0xf7fdfefd │ │ │ │ + ldrmi fp, [sl], -r3, lsl #16 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ - svclt 0x00f5f7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r4, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fcaa84 │ │ │ │ - @ instruction: 0xf3c4bf37 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - movwls r0, #25103 @ 0x620f │ │ │ │ + blx 0xfe0ed300 │ │ │ │ + svclt 0x00fcf7fc │ │ │ │ + andlt r4, pc, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr8, cr11, {7} │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9404 │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fcfcc5 │ │ │ │ + vqrdmlsh.s , q10, d1[4] │ │ │ │ + blcs 0x1eb807c │ │ │ │ + blcs 0x1f23378 │ │ │ │ + bge 0x20ac468 │ │ │ │ + svclt 0x0024f7fc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strbeq r9, [r7, #772]! @ 0x304 │ │ │ │ orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwls r9, #20996 @ 0x5204 │ │ │ │ - @ instruction: 0xf53c05e3 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf7fcfebf │ │ │ │ - movwcs fp, #20442 @ 0x4fda │ │ │ │ - stmdbge r4, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f94628 │ │ │ │ - @ instruction: 0xf7fcfc75 │ │ │ │ - movwcs fp, #12241 @ 0x2fd1 │ │ │ │ - blcs 0x8a92a8 │ │ │ │ - svcge 0x007ff67d │ │ │ │ - andcs r3, r1, #32, 22 @ 0x8000 │ │ │ │ - tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - vpmax.u8 d15, d3, d2 │ │ │ │ - @ instruction: 0xf000420b │ │ │ │ - movwcs r8, #159 @ 0x9f │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - strtmi lr, [r1], -r6, ror #15 │ │ │ │ - @ instruction: 0xf7f4a804 │ │ │ │ - rsceq pc, r4, #764 @ 0x2fc │ │ │ │ - svcge 0x0004f57c │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], #-996 @ 0xfffffc1c │ │ │ │ - svclt 0x00b2f7fc │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb2f7f4 │ │ │ │ + movwls r9, #20998 @ 0x5206 │ │ │ │ + svcge 0x0018f53c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ - mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ - svclt 0x00a7f7fc │ │ │ │ - blx 0xfe0ed30a │ │ │ │ - svclt 0x00a2f7fc │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r2, r4, #201326592 @ 0xc000000 │ │ │ │ - movwls r2, #33280 @ 0x8200 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr12, {3} │ │ │ │ + mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ + svclt 0x00c6f7fc │ │ │ │ + andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf7f89300 │ │ │ │ - @ instruction: 0xf7fcf93f │ │ │ │ - svclt 0x0000bf83 │ │ │ │ + stc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ + svclt 0x00bdf7fc │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67d2b1f │ │ │ │ + blcc 0x8db1b0 │ │ │ │ + vhsub.s8 d18, d0, d1 │ │ │ │ + blx 0x13f7ec │ │ │ │ + andmi pc, fp, #201326592 @ 0xc000000 │ │ │ │ + addshi pc, lr, r0 │ │ │ │ + strb r2, [r8, r0, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff56f7f4 │ │ │ │ + @ instruction: 0xf57c02e4 │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f94628 │ │ │ │ + @ instruction: 0xf7fcfc0d │ │ │ │ + qadd8mi fp, r1, lr │ │ │ │ + @ instruction: 0xf7f4a804 │ │ │ │ + stmdbge r4, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7f9d403 │ │ │ │ + @ instruction: 0xf7fcfe81 │ │ │ │ + @ instruction: 0xf7f9bf93 │ │ │ │ + @ instruction: 0xf7fcfb6d │ │ │ │ + @ instruction: 0xf3c4bf8e │ │ │ │ + movwcs r1, #4673 @ 0x1241 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + movwls r0, #16911 @ 0x420f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r9, sp}^ │ │ │ │ + @ instruction: 0xf4143205 │ │ │ │ + @ instruction: 0xf47c4370 │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6434628 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ + movwls r0, #522 @ 0x20a │ │ │ │ + @ instruction: 0xf92cf7f8 │ │ │ │ + svclt 0x006ff7fc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svccs 0x007ff414 │ │ │ │ - mcrge 4, 6, pc, cr8, cr12, {3} @ │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr6, cr12, {3} │ │ │ │ ldmdavs sl, {r1, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blge 0x9ac57c │ │ │ │ + blge 0xa2c654 │ │ │ │ andlt r4, pc, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldcllt 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + stcllt 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 7, pc, cr14, cr4, {7} │ │ │ │ + mrc2 7, 4, pc, cr6, cr4, {7} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 6, pc, cr6, cr7, {7} @ │ │ │ │ - svclt 0x0062f7fc │ │ │ │ + mrc2 7, 5, pc, cr4, cr7, {7} │ │ │ │ + svclt 0x004ff7fc │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - streq pc, [pc], #-4 @ 0xaf3b8 │ │ │ │ + streq pc, [pc], #-4 @ 0xaf490 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mcrge 4, 5, pc, cr2, cr12, {3} @ │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr0, cr12, {3} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr4, cr6, {7} @ │ │ │ │ - svclt 0x0051f7fc │ │ │ │ + ldc2l 7, cr15, [r2, #984]! @ 0x3d8 │ │ │ │ + svclt 0x003ef7fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff50f7f4 │ │ │ │ + mcr2 7, 7, pc, cr8, cr4, {7} @ │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ strle r0, [r3], #-741 @ 0xfffffd1b │ │ │ │ - @ instruction: 0xf9eaf7f6 │ │ │ │ - svclt 0x0045f7fc │ │ │ │ - blx 0x15ed3ce │ │ │ │ - svclt 0x0040f7fc │ │ │ │ + @ instruction: 0xf9d8f7f6 │ │ │ │ + svclt 0x0032f7fc │ │ │ │ + blx 0x116d4a6 │ │ │ │ + svclt 0x002df7fc │ │ │ │ andls r2, r9, #1073741824 @ 0x40000000 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - tstls r4, r3, lsl #6 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149305 │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + @ instruction: 0xf0044203 │ │ │ │ + tstls r4, pc, lsl #6 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + andls r2, r5, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ movwls r0, #522 @ 0x20a │ │ │ │ - @ instruction: 0xf8e0f7f8 │ │ │ │ - svclt 0x0024f7fc │ │ │ │ + @ instruction: 0xf8cef7f8 │ │ │ │ + svclt 0x0011f7fc │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - svcge 0x0046f47f │ │ │ │ - mcrlt 7, 6, pc, cr15, cr13, {7} @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcge 0x0047f47f │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr1, cr13, {7} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svcvs 0x0070f414 │ │ │ │ - andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47c9306 │ │ │ │ - movwcs sl, #7771 @ 0x1e5b │ │ │ │ + movwcs sl, #7753 @ 0x1e49 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fcfc69 │ │ │ │ - strtmi fp, [r1], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7fcfc57 │ │ │ │ + @ instruction: 0x4621bef5 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsceq r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf7f8d418 │ │ │ │ - @ instruction: 0xf7fcfc01 │ │ │ │ - blcs 0xdf068 │ │ │ │ - bge 0x1eac670 │ │ │ │ + @ instruction: 0xf7fcfbef │ │ │ │ + blcs 0xdf0f4 │ │ │ │ + bge 0x1b2c748 │ │ │ │ str r2, [r8, #1025] @ 0x401 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 7, pc, cr6, cr4, {7} │ │ │ │ + mcr2 7, 4, pc, cr14, cr4, {7} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strle r0, [r3], #-742 @ 0xfffffd1a │ │ │ │ - ldc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - mcrlt 7, 7, pc, cr11, cr12, {7} @ │ │ │ │ - blx 0xfed6d480 │ │ │ │ - mcrlt 7, 7, pc, cr6, cr12, {7} @ │ │ │ │ - blx 0x106d48a │ │ │ │ - mcrlt 7, 7, pc, cr2, cr12, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + blx 0xfe8ed558 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blx 0xbed562 │ │ │ │ + mcrlt 7, 6, pc, cr15, cr12, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr2, cr4, {7} │ │ │ │ + mcr2 7, 0, pc, cr10, cr4, {7} @ │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr10, cr7, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + mcr2 7, 1, pc, cr8, cr7, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr3, cr12, {7} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r0, lsr #23 │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7f40300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ movweq pc, #12309 @ 0x3015 @ │ │ │ │ @ instruction: 0xd14a4698 │ │ │ │ stcne 8, cr6, [lr, #-652]! @ 0xfffffd74 │ │ │ │ svcne 0x0001f113 │ │ │ │ addshi pc, r5, r0, lsl #4 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ eorspl pc, r6, r7, lsl #10 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ strvs r3, [r5, #2816]! @ 0xb00 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ tsteq fp, r0, lsr r0 │ │ │ │ - @ instruction: 0xfff4f7c6 │ │ │ │ + @ instruction: 0xff88f7c6 │ │ │ │ @ instruction: 0xf8d44605 │ │ │ │ @ instruction: 0x666500d0 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ smlalcc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x00298087 │ │ │ │ rsble r2, r1, pc, lsl #18 │ │ │ │ andle r2, r2, lr, lsl #18 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ - qsub16mi pc, r9, r9 @ │ │ │ │ + strtmi pc, [r9], -r7, ror #30 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - ldmdblt r8, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip, #-204]! @ 0xffffff34 │ │ │ │ + ldc2 0, cr15, [lr, #204] @ 0xcc │ │ │ │ @ instruction: 0x4601b930 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xff20f7f9 │ │ │ │ + @ instruction: 0xff0ef7f9 │ │ │ │ orrslt r6, fp, #2608 @ 0xa30 │ │ │ │ - blcs 0x109904 │ │ │ │ + blcs 0x1099dc │ │ │ │ stclvs 8, cr13, [r5, #192]! @ 0xc0 │ │ │ │ addsmi r6, r5, #34, 30 @ 0x88 │ │ │ │ cdpvs 1, 14, cr13, cr0, cr11, {3} │ │ │ │ - cdp2 7, 8, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 7, 1, cr15, cr10, cr5, {5} │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf642819e │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mulls r3, r7, r3 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7a1681e │ │ │ │ - stmdbmi ip!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi ip!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0259a03 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004433 │ │ │ │ @ instruction: 0xf8d06158 │ │ │ │ @ instruction: 0xf7a10d80 │ │ │ │ - movwcs pc, #11923 @ 0x2e93 @ │ │ │ │ + movwcs pc, #11815 @ 0x2e27 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi SPSR_c, r0, asr #32 │ │ │ │ andcs fp, r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162987,63 +163042,63 @@ │ │ │ │ strcc r8, [r4, #-496] @ 0xfffffe10 │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ smlalbtcc pc, r0, r0, r3 @ │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blcc 0x1eb2fcc │ │ │ │ + blcc 0x1eb30a4 │ │ │ │ stmdale r3, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x81d6429c │ │ │ │ andcs r3, r9, pc, asr r3 │ │ │ │ - blx 0xfe9ed616 │ │ │ │ + blx 0xfe56d6ee │ │ │ │ stmib r4, {r1, r8, r9, sp}^ │ │ │ │ strb r6, [pc, r2, lsl #6] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46412212 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe791feb3 │ │ │ │ + ldr pc, [r1, r1, lsr #29] │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mcr2 7, 5, pc, cr12, cr9, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr10, cr9, {7} │ │ │ │ @ instruction: 0xf649e78a │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - blne 0x15f7cc0 │ │ │ │ + blne 0x15f7d98 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f26bc9 │ │ │ │ - stcvs 13, cr15, [r3, #228]! @ 0xe4 │ │ │ │ + stcvs 12, cr15, [r3, #820]! @ 0x334 │ │ │ │ strbvs r4, [r3, #1067]! @ 0x42b │ │ │ │ @ instruction: 0xf015e785 │ │ │ │ tstle r7, pc, lsl r1 │ │ │ │ ldrle r0, [r5, #-1922] @ 0xfffff87e │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 4, pc, cr2, cr9, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr9, {7} @ │ │ │ │ vaba.u8 q15, , q8 │ │ │ │ vmov.i32 d16, #55040 @ 0x0000d700 │ │ │ │ stmdbge r5, {r8, r9, sp, lr} │ │ │ │ - b 0x1180f1c │ │ │ │ + b 0x1180ff4 │ │ │ │ subseq r0, fp, r2, asr #6 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0062f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf832f033 │ │ │ │ + @ instruction: 0xf866f033 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsaxmi sl, r9, fp │ │ │ │ @ instruction: 0xf0274620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0054f47f │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf89ef02d │ │ │ │ + @ instruction: 0xf8daf02d │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ strtmi sl, [r9], -sp, asr #30 │ │ │ │ @ instruction: 0xf02d4620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf64fe73d │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ vst2.16 {d16-d19}, [pc :64], r0 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ eormi r0, fp, r0, lsl r2 │ │ │ │ umlalsle r4, ip, r3, r2 │ │ │ │ @@ -163053,40 +163108,40 @@ │ │ │ │ cmnpcs r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svccs 0x0050f5b3 │ │ │ │ streq sp, [r3, ip, asr #3] │ │ │ │ vmls.f , , d2[2] │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xff2af7f9 │ │ │ │ + @ instruction: 0xff18f7f9 │ │ │ │ tstcs r0, #8912896 @ 0x880000 │ │ │ │ cmnpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, sl, r8, lsl #31 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d07b │ │ │ │ @ instruction: 0xd1b10fa0 │ │ │ │ cmnpmi r0, #83886080 @ p-variant is OBSOLETE @ 0x5000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ streq sp, [r0, -ip, lsr #3] │ │ │ │ str sp, [fp, -sl, lsr #11] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq r0, r6, lr, lsr #19 │ │ │ │ + ldrdeq r0, [r6], r6 │ │ │ │ msrmi CPSR_, #82837504 @ 0x4f00000 │ │ │ │ mvnsne pc, #192, 4 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ rsbsle r7, r6, r0, lsl #31 │ │ │ │ vsubl.s8 q9, d0, d0 │ │ │ │ addsmi r1, r3, #268435456 @ 0x10000000 │ │ │ │ vand d29, d16, d8 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ - b 0x5f03bc │ │ │ │ + b 0x5f0494 │ │ │ │ orrsle r0, r1, r3, lsl #4 │ │ │ │ - strle r0, [pc, #1920] @ 0xaff0c │ │ │ │ + strle r0, [pc, #1920] @ 0xaffe4 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strbcs pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ tstpeq r0, r3, lsr #3 @ p-variant is OBSOLETE │ │ │ │ cmpmi fp, fp, asr #4 │ │ │ │ @ instruction: 0xf43f429d │ │ │ │ ldmdbmi r2, {r0, r1, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @@ -163095,15 +163150,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf600440b │ │ │ │ @ instruction: 0xf8d06104 │ │ │ │ @ instruction: 0xf7a10e04 │ │ │ │ - movwcs pc, #19841 @ 0x4d81 @ │ │ │ │ + movwcs pc, #19733 @ 0x4d15 @ │ │ │ │ strb r6, [sp], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible sp!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d031 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -163118,28 +163173,28 @@ │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ vhadd.s8 , , │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #-268435456 @ 0xf0000000 │ │ │ │ svcge 0x0046f47f │ │ │ │ @ instruction: 0xf57f0703 │ │ │ │ eorscs sl, pc, r3, asr #30 │ │ │ │ - stc2l 7, cr15, [ip, #-660]! @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ vst1.32 {d14-d16}, [r5 :128], r0 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r1, #-3897] @ 0xfffff0c7 │ │ │ │ svcge 0x0036f57f │ │ │ │ @ instruction: 0xf1b3e696 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405af31 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ stmdbcs r0, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x0028f43f │ │ │ │ - streq lr, [pc, #1672]! @ 0xafee8 │ │ │ │ + streq lr, [pc, #1672]! @ 0xaffc0 │ │ │ │ svcge 0x0024f53f │ │ │ │ @ instruction: 0xf53f0786 │ │ │ │ ldr sl, [pc, -r3, lsl #29] │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r8, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ @@ -163147,1032 +163202,1043 @@ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072eaf13 │ │ │ │ svcge 0x0010f47f │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43f4f70 │ │ │ │ eorscs sl, pc, r9, lsl #30 │ │ │ │ - ldc2 7, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ + stc2l 7, cr15, [r6], {165} @ 0xa5 │ │ │ │ andcs r6, r1, #2608 @ 0xa30 │ │ │ │ - blcs 0xc7c30 │ │ │ │ + blcs 0xc7d08 │ │ │ │ mcrge 4, 3, pc, cr7, cr15, {3} @ │ │ │ │ vmin.s8 d14, d22, d6 │ │ │ │ - @ instruction: 0xf005f9c3 │ │ │ │ - blcs 0x4704f4 │ │ │ │ + @ instruction: 0xf005f9f7 │ │ │ │ + blcs 0x4705cc │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr2, cr15, {1} │ │ │ │ smlsdeq r7, r2, r6, lr │ │ │ │ mcrge 5, 7, pc, cr14, cr15, {3} @ │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ - blmi 0x16f998 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ + blmi 0x16fa70 │ │ │ │ rsbsne pc, r8, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xff50f1d0 │ │ │ │ - @ instruction: 0x008607b4 │ │ │ │ - eorseq fp, r3, r4, asr #19 │ │ │ │ + @ instruction: 0xff84f1d0 │ │ │ │ + ldrdeq r0, [r6], ip │ │ │ │ + eorseq fp, r3, ip, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08f4bba │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #128, 12 @ 0x8000000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcr 1, 0, pc, cr2, cr4, {7} @ │ │ │ │ + mrc 1, 1, APSR_nzcv, cr6, cr4, {7} │ │ │ │ strtmi r0, [lr], -r3, ror #29 │ │ │ │ - blcs 0x8411e4 │ │ │ │ - blcs 0x8a39a4 │ │ │ │ - blcs 0x823978 │ │ │ │ + blcs 0x8412bc │ │ │ │ + blcs 0x8a3a7c │ │ │ │ + blcs 0x823a50 │ │ │ │ andcs sp, r0, r6, asr #32 │ │ │ │ ldmdavs sl, {r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [r2, #67] @ 0x43 @ │ │ │ │ + strbhi pc, [lr, #67]! @ 0x43 @ │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r3], #6 │ │ │ │ mlseq r3, r7, r0, r0 │ │ │ │ - ldrtle r0, [pc], #-1059 @ 0xaf96c │ │ │ │ + ldrtle r0, [pc], #-1056 @ 0xafa44 │ │ │ │ addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmle ip, {r0, r1, r2, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r0, fp, r3, ror r0 │ │ │ │ - andeq r0, fp, r1, asr #32 │ │ │ │ - andeq r0, fp, fp │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - @ instruction: 0x000affb5 │ │ │ │ - andeq pc, sl, fp, ror pc @ │ │ │ │ - andeq pc, sl, r5, asr pc @ │ │ │ │ - andeq r0, fp, r1, lsr r1 │ │ │ │ - andeq r0, fp, r9, asr #1 │ │ │ │ + andeq r0, fp, fp, ror #2 │ │ │ │ + andeq r0, fp, r3, lsr r1 │ │ │ │ + strdeq r0, [fp], -r5 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + muleq fp, r9, r0 │ │ │ │ + andeq r0, fp, r9, asr r0 │ │ │ │ + andeq r0, fp, sp, lsr #32 │ │ │ │ + andeq r0, fp, r1, lsr r2 │ │ │ │ + andeq r0, fp, r9, asr #3 │ │ │ │ + strdeq pc, [sl], -pc @ │ │ │ │ + @ instruction: 0x000affb7 │ │ │ │ + andeq r0, fp, r9, lsr #3 │ │ │ │ andeq pc, sl, r7, lsr #30 │ │ │ │ - ldrdeq pc, [sl], -pc @ │ │ │ │ - andeq r0, fp, r9, lsr #1 │ │ │ │ - andeq pc, sl, pc, asr #28 │ │ │ │ - andeq pc, sl, sp, lsl #28 │ │ │ │ - @ instruction: 0x000afdb7 │ │ │ │ - andeq pc, sl, r5, lsr #29 │ │ │ │ + andeq pc, sl, r5, ror #29 │ │ │ │ + andeq pc, sl, pc, lsl #29 │ │ │ │ + andeq pc, sl, sp, ror pc @ │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r4!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, sl, r3, ror #22 │ │ │ │ - andeq pc, sl, r5, lsr #23 │ │ │ │ - strdeq pc, [sl], -r1 │ │ │ │ - andeq pc, sl, sp, lsl ip @ │ │ │ │ - muleq sl, r7, ip │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq pc, sl, pc, asr #25 │ │ │ │ + andeq pc, sl, fp, lsr ip @ │ │ │ │ + andeq pc, sl, sp, ror ip @ │ │ │ │ + andeq pc, sl, r9, asr #25 │ │ │ │ + strdeq pc, [sl], -r5 │ │ │ │ + andeq pc, sl, pc, ror #26 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + andeq pc, sl, r7, lsr #27 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [lr], r0 @ │ │ │ │ + ldrhi pc, [r4, -r0] │ │ │ │ orrhi pc, fp, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - strtmi r8, [r1], -r1, asr #14 │ │ │ │ + @ instruction: 0x46218757 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf898fb85 │ │ │ │ - blls 0x1b3d74 │ │ │ │ + @ instruction: 0xf898fb1b │ │ │ │ + blls 0x1b3e4c │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ svclt 0x000c462a │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44419 │ │ │ │ - mulcs r1, pc, lr @ │ │ │ │ + andcs pc, r1, sp, lsl #29 │ │ │ │ @ instruction: 0xf004e786 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, q5, q8 │ │ │ │ - @ instruction: 0xf5b38673 │ │ │ │ + vqrshl.s8 q4, q8, q8 │ │ │ │ + @ instruction: 0xf5b38689 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vqshl.s8 q4, q7, q8 │ │ │ │ - eorcs r8, r0, #55312384 @ 0x34c0000 │ │ │ │ + vrshl.s8 d8, d8, d0 │ │ │ │ + eorcs r8, r0, #61079552 @ 0x3a40000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vhsub.s8 q4, , q13 │ │ │ │ - @ instruction: 0xf5b382f9 │ │ │ │ + vcge.s8 d8, d1, d4 │ │ │ │ + @ instruction: 0xf5b3830e │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d21, d18 │ │ │ │ - blcs 0xd03b8 │ │ │ │ - sbchi pc, r4, #2 │ │ │ │ + vshl.s8 q4, , q9 │ │ │ │ + blcs 0xd0538 │ │ │ │ + rschi pc, lr, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r4, {r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0xfe16da66 │ │ │ │ + blx 0x1cedb3e │ │ │ │ vaba.s8 q15, , q1 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, q9 │ │ │ │ - @ instruction: 0xf5b3866c │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b38682 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vhadd.s8 q12, , │ │ │ │ + vhadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003bf47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x060df013 │ │ │ │ - ldrbeq r0, [sp, #1529] @ 0x5f9 │ │ │ │ - streq r0, [sp, #1473]! @ 0x5c1 │ │ │ │ - vsli.64 d16, d9, #4 │ │ │ │ - blcs 0x1046f4 │ │ │ │ + @ instruction: 0x0623f013 │ │ │ │ + ldrbeq r0, [r3, #1551]! @ 0x60f │ │ │ │ + strbeq r0, [r3, #1495] @ 0x5d7 │ │ │ │ + vabal.u8 q8, d20, d31 │ │ │ │ + blcs 0x1047cc │ │ │ │ teqphi r6, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af1e │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ae │ │ │ │ + @ instruction: 0xf41481c3 │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4 :256], lr │ │ │ │ + vst1.8 {d8-d11}, [r4 :64], r3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d4, d5 │ │ │ │ - andcs r8, r9, #229 @ 0xe5 │ │ │ │ - strls sl, [r7], #-2308 @ 0xfffff6fc │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f0c30 │ │ │ │ + vshl.s8 d9, d9, d4 │ │ │ │ + andls r8, r7, #245 @ 0xf5 │ │ │ │ + andcs sl, r9, #4, 18 @ 0x10000 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84504 │ │ │ │ - @ instruction: 0xe76afeb5 │ │ │ │ + strb pc, [sl, -r3, lsr #29]! @ │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc}^ @ │ │ │ │ - teqpeq r6, #19 @ p-variant is OBSOLETE │ │ │ │ - cmneq r3, #144, 6 @ 0x40000002 │ │ │ │ - biceq r0, r1, #-1207959549 @ 0xb8000003 │ │ │ │ - vst3.8 {d0-d2}, [r4 :64]! │ │ │ │ + movteq pc, #49171 @ 0xc013 @ │ │ │ │ + cmneq r9, #-1744830462 @ 0x98000002 │ │ │ │ + bicseq r0, r7, #4, 8 @ 0x4000000 │ │ │ │ + vst3.8 {d0-d2}, [r4 :256], r3 │ │ │ │ @ instruction: 0xf5b202a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d7 │ │ │ │ - bcs 0xd1920 │ │ │ │ - rsbshi pc, r5, r1 │ │ │ │ + vhadd.s8 d8, d16, d28 │ │ │ │ + bcs 0xd1a50 │ │ │ │ + addhi pc, sl, r1 │ │ │ │ eoreq fp, r5, #805306378 @ 0x3000000a │ │ │ │ - strbhi pc, [r0], #-257 @ 0xfffffeff @ │ │ │ │ + ldrbhi pc, [ip], #-257 @ 0xfffffeff @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strthi pc, [r6], #67 @ 0x43 │ │ │ │ + strbhi pc, [r2], #67 @ 0x43 @ │ │ │ │ andlt r4, pc, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcrlt 7, 3, pc, cr8, cr9, {7} @ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr6, cr9, {7} │ │ │ │ moveq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - eorhi pc, r0, r1 │ │ │ │ - strbhi pc, [fp, -r0, lsl #4]! @ │ │ │ │ + eorshi pc, r5, r1 │ │ │ │ + strhi pc, [r1, r0, lsl #4] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - adclt r8, r3, #56 @ 0x38 │ │ │ │ - ldrble r0, [pc], #544 @ 0xafbc4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + adclt r8, r3, #77 @ 0x4d │ │ │ │ + ldrble r0, [pc], #544 @ 0xafc9c │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #24 │ │ │ │ - teqphi r6, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [r9, r3, lsr #2] │ │ │ │ + movthi pc, #53505 @ 0xd101 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls r2, r4, #0, 6 │ │ │ │ - andcs r9, r1, #8, 8 @ 0x8000000 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ + andcs r9, r1, #4, 8 @ 0x4000000 │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3205 │ │ │ │ - ldr pc, [r8, -fp, ror #23] │ │ │ │ + @ instruction: 0xe718fbd9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf63f2b06 │ │ │ │ andge sl, r1, #2464 @ 0x9a0 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, fp, r9, lsl #11 │ │ │ │ - andeq r0, fp, r9, ror #9 │ │ │ │ - andeq r0, fp, r3, lsr r5 │ │ │ │ - strdeq r0, [fp], -r3 │ │ │ │ - andeq r0, fp, pc, lsl #9 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq r0, fp, sp, asr #8 │ │ │ │ + andeq r0, fp, sp, lsl #13 │ │ │ │ + andeq r0, fp, sp, ror #11 │ │ │ │ + andeq r0, fp, r7, lsr r6 │ │ │ │ + strdeq r0, [fp], -r7 │ │ │ │ + muleq fp, r3, r5 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + andeq r0, fp, r1, asr r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d5 │ │ │ │ - blcs 0xd1574 │ │ │ │ - adchi pc, ip, r1 │ │ │ │ + vqadd.s8 d8, d16, d10 │ │ │ │ + blcs 0xd16a4 │ │ │ │ + sbchi pc, r1, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr15, {3} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #39589 @ 0x9aa5 │ │ │ │ ldceq 6, cr15, [r9], #-268 @ 0xfffffef4 │ │ │ │ stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf6432301 │ │ │ │ - vmlal.s q8, d16, d1[1] │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r1, [r9, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xffc6dc76 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + sbceq pc, r5, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f11c8 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [r8, #-16] │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ + blx 0xff7edd4e │ │ │ │ vmlsl.u q15, d20, d3[0] │ │ │ │ vsubw.u8 , q2, d3 │ │ │ │ - vaddl.u8 q9, d4, d3 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - blcs 0x1b40bc │ │ │ │ - streq pc, [pc], #-4 @ 0xafcb4 │ │ │ │ - strbhi pc, [r2], -r0 @ │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + vmull.u8 q8, d4, d15 │ │ │ │ + blcs 0x1b8194 │ │ │ │ + strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbhi pc, [r8], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - stmdbge r4, {r2, r8} │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - andls r4, r8, #25165824 @ 0x1800000 │ │ │ │ - @ instruction: 0xf91ef7fc │ │ │ │ + strbmi r1, [r0], -r4, lsl #8 │ │ │ │ + stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ + andls ip, r8, #25165824 @ 0x1800000 │ │ │ │ + @ instruction: 0xf90cf7fc │ │ │ │ vmvn.i32 d30, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r3, #37635 @ 0x9303 │ │ │ │ tstpne r0, #4 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [pc, #-4] @ 0xafdb4 │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ subne pc, r2, #196, 6 @ 0x10000003 │ │ │ │ smlalbtpl pc, r2, r4, r3 @ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0042b10 │ │ │ │ - @ instruction: 0xf000040f │ │ │ │ - @ instruction: 0xf1b3862e │ │ │ │ + vorr.i16 d18, #49152 @ 0xc000 │ │ │ │ + @ instruction: 0xf0004403 │ │ │ │ + @ instruction: 0xf1b38644 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r8} │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - andls r5, r8, #100663296 @ 0x6000000 │ │ │ │ - @ instruction: 0xf97af7fc │ │ │ │ + andls r4, r8, #25165824 @ 0x1800000 │ │ │ │ + @ instruction: 0xf968f7fc │ │ │ │ @ instruction: 0xf5b3e610 │ │ │ │ @ instruction: 0xf47f4fa0 │ │ │ │ strtmi sl, [r1], -ip, lsl #28 │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf8d8f9f9 │ │ │ │ + @ instruction: 0xf8d8f98f │ │ │ │ @ instruction: 0xf8d80058 │ │ │ │ @ instruction: 0xf6491008 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf8982397 │ │ │ │ - bne 0x2f809c │ │ │ │ + bne 0x2f8174 │ │ │ │ movwmi r4, #42560 @ 0xa640 │ │ │ │ - blvs 0xfe716d50 │ │ │ │ - @ instruction: 0xf9cef7f2 │ │ │ │ + blvs 0xfe716e28 │ │ │ │ + @ instruction: 0xf962f7f2 │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44421 │ │ │ │ - strbt pc, [r2], -r3, lsl #26 @ │ │ │ │ + @ instruction: 0xe662fcf1 │ │ │ │ rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - subshi pc, r4, r1 │ │ │ │ + rsbhi pc, r9, r1 │ │ │ │ @ instruction: 0xf1410221 │ │ │ │ - vst4.32 {d8-d11}, [r4 :64], fp │ │ │ │ + vst4.32 {d8-d11}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f071a │ │ │ │ - vmov.i8 q13, #192 @ 0xc0 │ │ │ │ - movwls r0, #37643 @ 0x930b │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0034403 │ │ │ │ - blcs 0x5f0a18 │ │ │ │ - strhi pc, [lr, r3, lsl #4]! │ │ │ │ - stmdbge r4, {r3, r9, sp} │ │ │ │ - strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + @ instruction: 0xf8d8ae50 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + ldrhi pc, [lr, r3, lsl #4]! │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [r1], #-520 @ 0xfffffdf8 │ │ │ │ strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x2320e633 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vmla.f32 d26, d23, d22 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xafdd8 │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xafeb0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldrhi pc, [fp, -r1] │ │ │ │ + strbhi pc, [r6, -r1] @ │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ rsbsvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r5, -r4, lsl #12] │ │ │ │ + strls r9, [r5], -r4, lsl #14 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - ldr pc, [r1, #3587] @ 0xe03 │ │ │ │ + ldr pc, [r1, #3569] @ 0xdf1 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - b 0x5c0ad8 │ │ │ │ + b 0x5c0bb0 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - @ instruction: 0xf5b281f2 │ │ │ │ + @ instruction: 0xf5b28209 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - beq 0xfe99b440 │ │ │ │ + beq 0xfe99b518 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ strls r0, [r8, #-796] @ 0xfffffce4 │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r5, #-1055] @ 0xfffffbe1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff88f7f9 │ │ │ │ + @ instruction: 0xff76f7f9 │ │ │ │ @ instruction: 0x2320e570 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ vadd.f32 q13, , q13 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - strcs pc, [r3], -r4, asr #7 │ │ │ │ - ldreq pc, [pc, #-4] @ 0xafe70 │ │ │ │ + strcs pc, [r3, -r4, asr #7] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + ldreq pc, [pc, #-4] @ 0xaff48 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strbthi pc, [pc], r1 @ │ │ │ │ + ldrhi pc, [sl, -r1] │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031281 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ adcsvs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - strls r9, [r5, -r4, lsl #12] │ │ │ │ + strls r9, [r5], -r4, lsl #14 │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - strb pc, [r5, #-3511] @ 0xfffff249 @ │ │ │ │ + strb pc, [r5, #-3493] @ 0xfffff25b @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldcge 4, cr15, [pc, #-508]! @ 0xafcb8 │ │ │ │ + ldcge 4, cr15, [pc, #-508]! @ 0xafd90 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmdbge r4, {r0, r7, r8, sl, ip} │ │ │ │ @ instruction: 0xf0034640 │ │ │ │ @ instruction: 0xf004031c │ │ │ │ @ instruction: 0x432b041f │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 6, pc, cr6, cr9, {7} │ │ │ │ + mcr2 7, 6, pc, cr4, cr9, {7} @ │ │ │ │ vst3.8 {d14,d16,d18}, [r4 :128], r8 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbeq r3!, {r1, r5, r8, sl, fp, sp, pc} │ │ │ │ vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf3c463e0 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf4020be2 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r1], #2 @ │ │ │ │ + ldrbthi pc, [r9], #2 @ │ │ │ │ strbmi r9, [r0], -r6, lsl #2 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ movwls r9, #33540 @ 0x8304 │ │ │ │ - @ instruction: 0xf8caf7fb │ │ │ │ + @ instruction: 0xf8b8f7fb │ │ │ │ @ instruction: 0x4621e57b │ │ │ │ @ instruction: 0xf7f4a804 │ │ │ │ - pldw [r4], #-2185 @ 0xfffff777 │ │ │ │ + pldw [r4], #-2079 @ 0xfffff7e1 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ @ instruction: 0xf8d8acfc │ │ │ │ @ instruction: 0x06d830d0 │ │ │ │ ldclge 5, cr15, [r7], #508 @ 0x1fc │ │ │ │ ldrdmi lr, [r4], -sp │ │ │ │ - cdp2 7, 10, cr15, cr12, cr0, {5} │ │ │ │ + cdp2 7, 4, cr15, cr0, cr0, {5} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7f54621 │ │ │ │ - strb pc, [r4, #-2639]! @ 0xfffff5b1 @ │ │ │ │ - @ instruction: 0xf57f02a5 │ │ │ │ + strb pc, [r4, #-2621]! @ 0xfffff5c3 @ │ │ │ │ + @ instruction: 0xf57f02a3 │ │ │ │ @ instruction: 0xf44facea │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a804 │ │ │ │ - ldrhi pc, [sl], -r1 │ │ │ │ - @ instruction: 0xf99ef7f4 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8a0f7fb │ │ │ │ - @ instruction: 0x4621e551 │ │ │ │ - @ instruction: 0xf7f4a804 │ │ │ │ - @ instruction: 0xf8ddf995 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + strbhi pc, [r3], -r1 @ │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + stmdbge r4, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fb4640 │ │ │ │ + strb pc, [lr, #-2187] @ 0xfffff775 @ │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf8ddf925 │ │ │ │ @ instruction: 0xf414c010 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf6438123 │ │ │ │ + @ instruction: 0xf6438134 │ │ │ │ vbic.i32 d16, #589824 @ 0x00090000 │ │ │ │ @ instruction: 0xf643050a │ │ │ │ vmlal.s q8, d16, d1[1] │ │ │ │ strcs r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - ldr pc, [r4, #-3069]! @ 0xfffff403 │ │ │ │ - @ instruction: 0xf53f02a6 │ │ │ │ - @ instruction: 0xf44facba │ │ │ │ + str pc, [lr, #-3045]! @ 0xfffff41b │ │ │ │ + @ instruction: 0xf53f02a2 │ │ │ │ + @ instruction: 0xf44facb4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a804 │ │ │ │ - ldrhi pc, [r8, #1]! │ │ │ │ - @ instruction: 0xf96ef7f4 │ │ │ │ - stmdbls r4, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - svclt 0x00182b0d │ │ │ │ - tstle r4, r1, lsl #6 │ │ │ │ - blcs 0x416bf8 │ │ │ │ - movwcs fp, #12044 @ 0x2f0c │ │ │ │ - movwls r2, #769 @ 0x301 │ │ │ │ - addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - movwcs sl, #2308 @ 0x904 │ │ │ │ - blx 0xff56dfea │ │ │ │ - @ instruction: 0xf414e509 │ │ │ │ - @ instruction: 0xf47f1500 │ │ │ │ - @ instruction: 0xf44fac8e │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a804 │ │ │ │ - ldrhi pc, [r0, #1]! │ │ │ │ - @ instruction: 0xf942f7f4 │ │ │ │ - blls 0x1b9034 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - strbt pc, [lr], #2999 @ 0xbb7 @ │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + @ instruction: 0x43a30310 │ │ │ │ + ldrbhi pc, [r2, #1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + blls 0x26e4ac │ │ │ │ + blcs 0x4164d4 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + blls 0x2244dc │ │ │ │ + svclt 0x000c2b0d │ │ │ │ + movwcs r2, #4866 @ 0x1302 │ │ │ │ + @ instruction: 0xf6439300 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ + vhsub.s8 d16, d5, d10 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + strbmi r0, [r0], -r5, lsl #6 │ │ │ │ + svclt 0x00082900 │ │ │ │ + stmdbge r4, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f72300 │ │ │ │ + str pc, [r0, #-2999] @ 0xfffff449 │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + @ instruction: 0xf47f4699 │ │ │ │ + @ instruction: 0xf44fac84 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + strls r0, [r5, #-784] @ 0xfffffcf0 │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + strtmi r8, [r1], -r9, asr #11 │ │ │ │ + strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf8caf7f4 │ │ │ │ + stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ + blx 0xfe6ee112 │ │ │ │ + vst3. {d14-d16}, [r4 :128], r1 │ │ │ │ + strls r2, [r5, #-880] @ 0xfffffc90 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b380b0 │ │ │ │ + @ instruction: 0xf5b380b7 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f48221 │ │ │ │ - strcs pc, [r1], #-2345 @ 0xfffff6d7 │ │ │ │ + @ instruction: 0x46218231 │ │ │ │ + strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf8aef7f4 │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 q11, d16, d1 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xfe86e052 │ │ │ │ - @ instruction: 0xf414e4d5 │ │ │ │ - @ instruction: 0xf0421500 │ │ │ │ - vst3. {d24-d26}, [pc :256], ip │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0x46210310 │ │ │ │ - @ instruction: 0x43a3a804 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ - @ instruction: 0xf90ef7f4 │ │ │ │ - blls 0x1b909c │ │ │ │ + blx 0x1fee14a │ │ │ │ + @ instruction: 0xf414e4c5 │ │ │ │ + ldrmi r1, [r9], r0, lsl #6 │ │ │ │ + ldrhi pc, [r3, #-66] @ 0xffffffbe │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43a39505 │ │ │ │ + rschi pc, sl, r1 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + blls 0x1ee3d4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - ldrt pc, [sl], #2947 @ 0xb83 @ │ │ │ │ + strt pc, [r6], #2909 @ 0xb5d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - pldw [r4], #-4037 @ 0xfffff03b │ │ │ │ + pldw [r4], #-3911 @ 0xfffff0b9 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r4, {r3, r4, r5, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - ldrt pc, [r3], #-3163 @ 0xfffff3a5 @ │ │ │ │ + ldr pc, [pc], #-3125 @ 0xb01cc │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - stcge 4, cr15, [pc], #-508 @ 0xafed8 │ │ │ │ + ldcge 4, cr15, [fp], {127} @ 0x7f │ │ │ │ rsclt r0, r0, #557056 @ 0x88000 │ │ │ │ rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - bleq 0xff8c0cec │ │ │ │ + bleq 0xff8c0dec │ │ │ │ andvs pc, r0, r0, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r4], r2 │ │ │ │ @ instruction: 0xf5b02070 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - stmib sp, {r0, r2, r3, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r2, r6, r7, r8, sl, pc}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ tstls r6, pc, lsl #4 │ │ │ │ streq lr, [r2, #-2564] @ 0xfffff5fc │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vst3.8 {d25-d27}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ stmdbge r4, {r0, r2, r3, sl} │ │ │ │ svclt 0x001442a5 │ │ │ │ strcs r2, [r2], #-1025 @ 0xfffffbff │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ @ instruction: 0xf7f79304 │ │ │ │ - ldrbt pc, [r6], #-2879 @ 0xfffff4c1 @ │ │ │ │ + strbt pc, [r2], #-2841 @ 0xfffff4e7 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8baf7f4 │ │ │ │ - movwne pc, #1044 @ 0x414 @ │ │ │ │ - blge 0xffead340 │ │ │ │ - vadd.f32 d25, d3, d4 │ │ │ │ - @ instruction: 0xf2c074bd │ │ │ │ - @ instruction: 0xf643040a │ │ │ │ - vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - svclt 0x00082d00 │ │ │ │ - strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x9ee146 │ │ │ │ - eorscs lr, r0, #1526726656 @ 0x5b000000 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - vmull.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf5b22103 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - vqadd.s8 q4, q0, │ │ │ │ - @ instruction: 0xf1b287c4 │ │ │ │ - @ instruction: 0xf0031f10 │ │ │ │ - vand q4, , │ │ │ │ - bcs 0x8d11d8 │ │ │ │ - eorshi pc, r8, r3 │ │ │ │ - ldrbhi pc, [r7, r2, lsl #4] @ │ │ │ │ - @ instruction: 0xf0032a00 │ │ │ │ - tstls r4, sp, lsr #2 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - subsmi pc, sp, #69206016 @ 0x4200000 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + pldw [r4], #-2105 @ 0xfffff7c7 │ │ │ │ + @ instruction: 0xf47f1300 │ │ │ │ + vstrls d10, [r4, #-896] @ 0xfffffc80 │ │ │ │ + ldrtvc pc, [sp], #579 @ 0x243 @ │ │ │ │ + streq pc, [sl], #-704 @ 0xfffffd40 │ │ │ │ + eorseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0x2d00a904 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + strcs r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ + @ instruction: 0xf7f79400 │ │ │ │ + strb pc, [r4], #-2811 @ 0xfffff505 @ │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + rsbshi pc, pc, r3 │ │ │ │ + strbhi pc, [r1, r0, lsl #4] @ │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + bicshi pc, pc, r3 │ │ │ │ + ldrhi pc, [r9], #-513 @ 0xfffffdff │ │ │ │ + @ instruction: 0xf0032a20 │ │ │ │ + vhadd.s8 q4, q1, │ │ │ │ + bcs 0xd2244 │ │ │ │ + teqphi r4, r3 @ p-variant is OBSOLETE │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fffd3b │ │ │ │ - @ instruction: 0xf414bbb7 │ │ │ │ + @ instruction: 0xf7fffd13 │ │ │ │ + @ instruction: 0xf414bba1 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4 :128], fp │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :256] │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38170 │ │ │ │ + @ instruction: 0xf5b38184 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0xd0b1c │ │ │ │ - blge 0xfea2d3e4 │ │ │ │ + blcs 0xd0c6c │ │ │ │ + blge 0xfe4ad4e8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf414930b │ │ │ │ @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f2309 │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + andls r1, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f930a │ │ │ │ + stmdbge r4, {r2, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ - bllt 0xfe36e21c │ │ │ │ + mrc2 7, 1, pc, cr2, cr8, {7} │ │ │ │ + bllt 0x1dee320 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rscshi pc, r4, #66 @ 0x42 │ │ │ │ + movwhi pc, #24642 @ 0x6042 @ │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - sbchi pc, sp, #2 │ │ │ │ + sbcshi pc, pc, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - eorshi pc, lr, #2 │ │ │ │ + subshi pc, r1, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab78 │ │ │ │ + @ instruction: 0xf004ab62 │ │ │ │ movwls r0, #45583 @ 0xb20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - blge 0x1c2d454 │ │ │ │ + movwls r9, #41481 @ 0xa209 │ │ │ │ + blge 0x16ad558 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fffe1b │ │ │ │ - @ instruction: 0xf404bb5d │ │ │ │ + @ instruction: 0xf7fffdf3 │ │ │ │ + @ instruction: 0xf404bb47 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - @ instruction: 0xf41487f6 │ │ │ │ + @ instruction: 0xf41487fc │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vst4.16 {d8-d11}, [r4 :256], r1 │ │ │ │ + vst4.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53f049d │ │ │ │ - @ instruction: 0xf3c4abc0 │ │ │ │ - movwls r0, #37643 @ 0x930b │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0034403 │ │ │ │ - blcs 0x5f0f38 │ │ │ │ - ldrhi pc, [lr, #-515] @ 0xfffffdfd │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ + @ instruction: 0xf8d8abaa │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strbmi r4, [r0], -r3, lsl #4 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + ldrhi pc, [r8, #-515] @ 0xfffffdfd │ │ │ │ + stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ + strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ strcs r9, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ strcs r9, [r1], #-1030 @ 0xfffffbfa │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xffc6e2b8 │ │ │ │ - bllt 0xfe9ae2d8 │ │ │ │ + blx 0xff26e3bc │ │ │ │ + bllt 0xfe42e3dc │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - cmnphi r2, r2, asr #32 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, r6, r2, asr #32 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - teqphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - orrhi pc, r5, r2 │ │ │ │ + orrshi pc, r9, r2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab1a │ │ │ │ + @ instruction: 0xf004ab04 │ │ │ │ movwls r0, #45583 @ 0xb20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwcs lr, #39373 @ 0x99cd │ │ │ │ - blge 0x4ad510 │ │ │ │ + movwls r9, #41481 @ 0xa209 │ │ │ │ + bge 0xfff2d614 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fffdab │ │ │ │ - vst1.64 {d11-d12}, [r4 :256] │ │ │ │ + @ instruction: 0xf7fffd83 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ - eoreq r8, r3, #240, 14 @ 0x3c00000 │ │ │ │ - ldrhi pc, [ip, r0, asr #2]! │ │ │ │ + eoreq r8, r3, #64487424 @ 0x3d80000 │ │ │ │ + strbhi pc, [r2, r0, asr #2] @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [pc, #-208] @ 0xb0288 │ │ │ │ - blge 0x19ad858 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d3, d5 │ │ │ │ - andls r8, r8, #-1056964608 @ 0xc1000000 │ │ │ │ - andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ + ldrbeq r3, [pc, #-208] @ 0xb038c │ │ │ │ + blge 0x142d95c │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f14a4 │ │ │ │ + vshl.s8 d9, d9, d3 │ │ │ │ + @ instruction: 0x910784bb │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + strcs r2, [r1], #-513 @ 0xfffffdff │ │ │ │ + andls r2, r6, #0, 10 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe56e370 │ │ │ │ - bllt 0x12ae390 │ │ │ │ + blx 0x1b6e474 │ │ │ │ + bllt 0xd2e494 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrhi pc, [sp], #-2 │ │ │ │ + ldrthi pc, [r2], #-2 @ │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - subshi pc, r0, #66 @ 0x42 │ │ │ │ + rsbhi pc, r2, #66 @ 0x42 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst3. {d24-d26}, [pc :128], r1 │ │ │ │ + vst3. {d24-d26}, [pc :256], r7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - strbhi pc, [r0, #-2]! @ │ │ │ │ + ldrbhi pc, [r3, #-2]! @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strbhi pc, [lr, #2] @ │ │ │ │ + strbhi pc, [r1, #2]! @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - strtmi sl, [r1], -r8, lsr #21 │ │ │ │ + @ instruction: 0x4621aa92 │ │ │ │ @ instruction: 0xf7f3a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fffc51 │ │ │ │ - @ instruction: 0xf414bb16 │ │ │ │ + @ instruction: 0xf7fffc29 │ │ │ │ + @ instruction: 0xf414bb00 │ │ │ │ @ instruction: 0xf47f4000 │ │ │ │ - beq 0xfe95ae68 │ │ │ │ + beq 0xfe95af14 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andseq pc, ip, #2 │ │ │ │ cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ cdpcs 3, 0, cr15, cr3, cr4, {6} │ │ │ │ @ instruction: 0xf004431a │ │ │ │ vmull.u8 q8, d4, d15 │ │ │ │ vabal.u8 , d4, d1 │ │ │ │ @ instruction: 0xf5b15300 │ │ │ │ @ instruction: 0xf8cd2f70 │ │ │ │ @ instruction: 0xf002e014 │ │ │ │ - stmib sp, {r2, r5, r6, r8, r9, pc}^ │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r1, r2, r9, lr, pc} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ vmlal.s q9, d0, d1[6] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ movwls r4, #17411 @ 0x4403 │ │ │ │ strls r9, [r9, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xf814f7f7 │ │ │ │ - blt 0xffb2e44c │ │ │ │ + @ instruction: 0xffecf7f6 │ │ │ │ + blt 0xff5ae550 │ │ │ │ tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xc04e8 │ │ │ │ - bge 0x1b2d65c │ │ │ │ + blcs 0xc05ec │ │ │ │ + bge 0x15ad760 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031581 │ │ │ │ stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0x432b2203 │ │ │ │ movwls r9, #29188 @ 0x7204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - streq pc, [pc], #-4 @ 0xb0484 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0588 │ │ │ │ stmib sp, {r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f52405 │ │ │ │ - @ instruction: 0xf7fff9e3 │ │ │ │ - @ instruction: 0xf414ba51 │ │ │ │ + @ instruction: 0xf7fff9bb │ │ │ │ + @ instruction: 0xf414ba3b │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst1.16 {d26-d27}, [pc], ip │ │ │ │ + vst1.8 {d26-d27}, [pc :256], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - teqphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ + movthi pc, #45058 @ 0xb002 @ │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r2, r5, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0025300 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ - andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ - andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + beq 0xfe954dd8 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ + strbmi r9, [r0], -r8, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ - @ instruction: 0xffc6f7f6 │ │ │ │ - blt 0xfe7ae4e8 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0xb05e4 │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + @ instruction: 0xff9ef7f6 │ │ │ │ + blt 0xfe22e5ec │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ movwls r0, #37926 @ 0x9426 │ │ │ │ - bge 0x82d9f4 │ │ │ │ + bge 0x2adaf8 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049206 │ │ │ │ andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ andls r4, r0, #64, 12 @ 0x4000000 │ │ │ │ rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7ffffa1 │ │ │ │ - vpmin.s8 , q0, q11 │ │ │ │ + @ instruction: 0xf7ffff79 │ │ │ │ + vpmax.s8 , q0, q8 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - @ instruction: 0x83a6f001 │ │ │ │ + @ instruction: 0x83bbf001 │ │ │ │ cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrthi pc, [r1], #2 @ │ │ │ │ - @ instruction: 0xf1410422 │ │ │ │ - vst3.8 {d8-d10}, [r4], ip │ │ │ │ + strbhi pc, [r4], #2 @ │ │ │ │ + @ instruction: 0xf1410425 │ │ │ │ + vst3.8 {d8-d10}, [r4 :128], r0 │ │ │ │ @ instruction: 0xf5b31386 │ │ │ │ @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r4, {r3, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0041303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mcr2 7, 6, pc, cr0, cr7, {7} @ │ │ │ │ - ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr8, cr7, {7} │ │ │ │ + ldmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - stmibge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vrshr.u64 d24, d8, #60 │ │ │ │ + vsubl.u8 q12, d20, d29 │ │ │ │ andls r1, r9, #268435456 @ 0x10000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d5 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - beq 0xfe954dd8 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andseq pc, ip, #2 │ │ │ │ - strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - stmdbge r4, {r2, r4, r8, r9, lr} │ │ │ │ - strbmi r2, [r0], -r1, lsl #4 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0021581 │ │ │ │ + vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ + @ instruction: 0x432a5300 │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - movwls r0, #16901 @ 0x4205 │ │ │ │ - @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7ffff49 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r2, #17667 @ 0x4503 │ │ │ │ + vabal.u8 , d4, d5 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r6, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f69407 │ │ │ │ + @ instruction: 0xf7ffff21 │ │ │ │ + stmdbge r4, {r3, r9, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #16899 @ 0x4203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - blx 0x8ee5e0 │ │ │ │ - ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + @ instruction: 0xf9f8f7f6 │ │ │ │ + ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffa2f7f4 │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff7af7f4 │ │ │ │ + stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ rsbscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff8ef7f4 │ │ │ │ - stmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff66f7f4 │ │ │ │ + ldmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ ldrsbeq r3, [r8], #-0 │ │ │ │ - stmdbge r3!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + stmdbge sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ msreq SPSR_sc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff72f7f4 │ │ │ │ - ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff4af7f4 │ │ │ │ + ldmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ @ instruction: 0xf8d8b123 │ │ │ │ ldrsbeq r3, [lr], #-0 │ │ │ │ - stmdbge r7, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + ldmdbge r1!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ msreq SPSR_sc, #70254592 @ 0x4300000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ subsvc pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff56f7f4 │ │ │ │ - ldmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff2ef7f4 │ │ │ │ + ldmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ subscc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff42f7f4 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff1af7f4 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ sbccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff2ef7f4 │ │ │ │ - stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + strgt lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff06f7f4 │ │ │ │ + ldmlt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d16 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - ldrbhi pc, [r6, #-1] @ │ │ │ │ + strbhi pc, [sl, #-1]! @ │ │ │ │ tstphi lr, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #176, 4 │ │ │ │ - ldrhi pc, [r1], r1 │ │ │ │ - ldrhi pc, [r2], #-512 @ 0xfffffe00 │ │ │ │ + strthi pc, [r5], r1 │ │ │ │ + ldrhi pc, [r1], #-512 @ 0xfffffe00 │ │ │ │ vrshr.s64 q9, q8, #64 │ │ │ │ addsmi r0, r3, #144, 4 │ │ │ │ - strthi pc, [r1], r1 │ │ │ │ + ldrthi pc, [r5], r1 @ │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - ldrbthi pc, [r0], -r1 @ │ │ │ │ + strhi pc, [r4], r1 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - stmiage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fffcd9 │ │ │ │ - vmul.i8 , , q0 │ │ │ │ + @ instruction: 0xf7fffcb1 │ │ │ │ + vmul.i8 d27, d15, d26 │ │ │ │ vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ andhi pc, r4, #0 │ │ │ │ addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - teqcs r0, #13238272 @ 0xca0000 │ │ │ │ + teqcs r0, #180, 16 @ 0xb40000 │ │ │ │ cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0021f00 │ │ │ │ - vqshl.s8 q4, q11, q0 │ │ │ │ - @ instruction: 0xf5b384db │ │ │ │ + vshl.s8 d8, d7, d16 │ │ │ │ + @ instruction: 0xf5b384d8 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vcge.s8 d8, d1, d16 │ │ │ │ - blcs 0x8d17a0 │ │ │ │ - strbhi pc, [r4], #-2 @ │ │ │ │ - addhi pc, ip, #536870912 @ 0x20000000 │ │ │ │ + vcgt.s8 q4, , │ │ │ │ + blcs 0x8d18f4 │ │ │ │ + ldrbhi pc, [r6], #-2 @ │ │ │ │ + adchi pc, r2, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - vmvn.i32 q12, #13041664 @ 0x00c70000 │ │ │ │ + vraddhn.i16 d24, q10, q4 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfe86e7c4 │ │ │ │ - stmialt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e6e8c8 │ │ │ │ + stmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {243} @ 0xf3 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf808f7f4 │ │ │ │ + @ instruction: 0xffe0f7f3 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - strbeq sl, [r0, r8, lsl #18]! │ │ │ │ - stmge sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x07e0a8f2 │ │ │ │ + ldmdage r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ sbcpl pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf10104a1 │ │ │ │ - @ instruction: 0xf8d880ec │ │ │ │ + @ instruction: 0xf8d880f5 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x13d43c │ │ │ │ - eorhi pc, r7, r2, asr #4 │ │ │ │ + blcs 0x13d540 │ │ │ │ + eorshi pc, r9, r2, asr #4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - vst2. {d26-d27}, [pc :256], r4 │ │ │ │ + vst2. {d26-d27}, [pc :64], lr │ │ │ │ vsubw.s8 , q0, d0 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [r6, -r2]! @ │ │ │ │ + strbhi pc, [r2, -r2]! @ │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ stceq 0, cr4, [r2, #-140]! @ 0xffffff74 │ │ │ │ vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ - b 0x147c624 │ │ │ │ + b 0x147c728 │ │ │ │ @ instruction: 0xf0030545 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0024403 │ │ │ │ stmib sp, {r0, r1, r9}^ │ │ │ │ andls r4, r6, #4, 10 @ 0x1000000 │ │ │ │ - ldc2l 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + stmdalt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvc SPSR_, #4 │ │ │ │ svcvc 0x0060f1b3 │ │ │ │ teqphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r3], -r0, lsl #4 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ strcs lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ @@ -164183,3379 +164249,3376 @@ │ │ │ │ mvneq r4, sl, asr r0 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ vhsub.u8 d21, d20, d3 │ │ │ │ andls r6, r4, #128, 8 @ 0x80000000 │ │ │ │ bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ movwls r0, #20571 @ 0x505b │ │ │ │ - mcr2 7, 1, pc, cr2, cr8, {7} @ │ │ │ │ - ldmdalt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - andhi pc, ip, #0 │ │ │ │ + andhi pc, fp, #0 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwls r0, #39589 @ 0x9aa5 │ │ │ │ ldcvc 2, cr15, [sp], #268 @ 0x10c │ │ │ │ stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf6432301 │ │ │ │ - vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - svclt 0x0008459e │ │ │ │ - strbmi r4, [r0], -r2, ror #12 │ │ │ │ - stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ - ands pc, r0, sp, asr #17 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r1, [r9, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ - ldmdalt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabteq r4, sp, r9, lr │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + eorseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ + ldrmi sl, [lr, #2308] @ 0x904 │ │ │ │ + strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf0051c81 │ │ │ │ + b 0x11f1e94 │ │ │ │ + srsia sp, #12 │ │ │ │ + strls lr, [r8, #-16] │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ + ldc2l 7, cr15, [r6, #-984]! @ 0xfffffc28 │ │ │ │ + ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strne lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fb9208 │ │ │ │ - @ instruction: 0xf7fefaa1 │ │ │ │ - stmib sp, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefa79 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r8} │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - andls r5, r8, #100663296 @ 0x6000000 │ │ │ │ - blx 0x56e952 │ │ │ │ - svclt 0x00e6f7fe │ │ │ │ + andls r4, r8, #25165824 @ 0x1800000 │ │ │ │ + blx 0xffb6ea54 │ │ │ │ + svclt 0x00d0f7fe │ │ │ │ vmlal.s q9, d16, d0[0] │ │ │ │ addsmi r0, r3, #208, 4 │ │ │ │ - ldrhi pc, [r6], #-1 │ │ │ │ - tstphi r9, #0, 4 @ p-variant is OBSOLETE │ │ │ │ + strthi pc, [sl], #-1 │ │ │ │ + tstphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svcne 0x00c0f1b3 │ │ │ │ - ldrbhi pc, [r2], #-1 @ │ │ │ │ + strbthi pc, [r6], #-1 @ │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - cmnphi r7, #1 @ p-variant is OBSOLETE │ │ │ │ + orrhi pc, fp, #1 │ │ │ │ vrshr.s64 d18, d16, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ - svcge 0x00cdf47e │ │ │ │ + svcge 0x00b7f47e │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0022900 │ │ │ │ - svceq 0x009b80eb │ │ │ │ + svceq 0x009b8100 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb15bc │ │ │ │ - svcge 0x00bbf47e │ │ │ │ + blcs 0xb16c0 │ │ │ │ + svcge 0x00a5f47e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strbmi r4, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-514] @ 0xfffffdfe │ │ │ │ - mrrc2 7, 15, pc, ip, cr5 @ │ │ │ │ - ldmdalt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r4], #-980 @ 0xfffffc2c │ │ │ │ + stmdalt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - strbhi pc, [r5], #1 @ │ │ │ │ - movwhi pc, #12800 @ 0x3200 @ │ │ │ │ + ldrbhi pc, [r9], #1 @ │ │ │ │ + movwhi pc, #8704 @ 0x2200 @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [r8], #-1 @ │ │ │ │ + ldrbhi pc, [ip], #-1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [r8], #-1 │ │ │ │ + ldrthi pc, [ip], #-1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x008ff47e │ │ │ │ + svcge 0x0079f47e │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - rsbhi pc, lr, #2 │ │ │ │ + addhi pc, r1, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r1, r2, r9, sl, ip, pc}^ │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54507 │ │ │ │ - @ instruction: 0xf7fefe95 │ │ │ │ - @ instruction: 0xf5b2bf75 │ │ │ │ + @ instruction: 0xf7fefe6d │ │ │ │ + @ instruction: 0xf5b2bf5f │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r2, #112, 30 @ 0x1c0 │ │ │ │ - adchi pc, lr, r2, lsl #2 │ │ │ │ + adceq sl, r2, #360 @ 0x168 │ │ │ │ + sbchi pc, r3, r2, lsl #2 │ │ │ │ @ instruction: 0xf1000223 │ │ │ │ - vst3.8 {d8,d10,d12}, [r4 :256], r6 │ │ │ │ + vst3.16 {d8,d10,d12}, [r4], r0 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - vqrdmlsh.s q13, q2, d0[5] │ │ │ │ + vqrdmlsh.s q13, q2, d2[3] │ │ │ │ movwls r4, #17155 @ 0x4303 │ │ │ │ stmdbge r4, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ strls r0, [r8, #-155] @ 0xffffff65 │ │ │ │ andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99307 │ │ │ │ - @ instruction: 0xf7feffd3 │ │ │ │ - @ instruction: 0xf5b3bf53 │ │ │ │ + @ instruction: 0xf7feffab │ │ │ │ + @ instruction: 0xf5b3bf3d │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r7, #312 @ 0x138 │ │ │ │ - ldrhi pc, [fp], #320 @ 0x140 │ │ │ │ + adceq sl, r7, #56, 30 @ 0xe0 │ │ │ │ + strthi pc, [r1], #320 @ 0x140 │ │ │ │ cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mvneq pc, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0xd1084293 │ │ │ │ ldrsbne pc, [r0], #136 @ 0x88 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andcs r1, r0, #0, 6 │ │ │ │ - @ instruction: 0xf001438b │ │ │ │ - rsclt r8, r3, #61603840 @ 0x3ac0000 │ │ │ │ + @ instruction: 0xf002438b │ │ │ │ + rsclt r8, r3, #0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xf860f7f7 │ │ │ │ - svclt 0x0097f7fe │ │ │ │ + @ instruction: 0xf838f7f7 │ │ │ │ + svclt 0x0081f7fe │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ rsbmi pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ - ldrbhi pc, [fp], r1 @ │ │ │ │ - orrshi pc, r2, #0, 4 │ │ │ │ + strbthi pc, [sp], r1 @ │ │ │ │ + orrshi pc, r3, #0, 4 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strbhi pc, [sp, -r1] @ │ │ │ │ + ldrbhi pc, [pc, -r1] @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - ldrhi pc, [r4, -r1] │ │ │ │ + strhi pc, [r6, -r1]! │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf004aeb7 │ │ │ │ - bcs 0x8b16e4 │ │ │ │ - strhi pc, [sl, #2] │ │ │ │ + bcs 0x8b17e8 │ │ │ │ + strhi pc, [r6, #2] │ │ │ │ rscseq pc, pc, #20 │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ @ instruction: 0xf0024617 │ │ │ │ - vst3.32 {d24-d26}, [pc :64] │ │ │ │ + vst3.32 {d24-d26}, [pc :128], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ andsmi r0, r4, #16, 4 │ │ │ │ - strhi pc, [ip, #2]! │ │ │ │ + strhi pc, [r8, #2]! │ │ │ │ strt r2, [r3], r0, lsl #4 │ │ │ │ movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ svceq 0x0030f014 │ │ │ │ @ instruction: 0xf47e9309 │ │ │ │ - vqrdmlah.s q13, q10, d0[7] │ │ │ │ + @ instruction: 0xf3c4aed6 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf002290f │ │ │ │ - andls r8, r0, #179 @ 0xb3 │ │ │ │ + andls r8, r0, #201 @ 0xc9 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ tstls r6, r3, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0xb0b88 │ │ │ │ + streq pc, [pc], #-4 @ 0xb0c8c │ │ │ │ strls r9, [r8], #-772 @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 7, cr15, [ip, #984]! @ 0x3d8 │ │ │ │ - svclt 0x0045f7fe │ │ │ │ + stc2 7, cr15, [r4, #984] @ 0x3d8 │ │ │ │ + svclt 0x002ff7fe │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ - stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - streq pc, [pc], #-4 @ 0xb0bb0 │ │ │ │ - movthi pc, #49154 @ 0xc002 @ │ │ │ │ - addhi pc, r2, #0, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + cmpphi sl, #2 @ p-variant is OBSOLETE │ │ │ │ + addhi pc, r1, #0, 4 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - ldrthi pc, [r9], #-2 @ │ │ │ │ - ldrhi pc, [ip, r0, lsl #4] │ │ │ │ + strbhi pc, [r0], #-2 @ │ │ │ │ + strhi pc, [r5, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0022a20 │ │ │ │ - vcge.s8 q4, q9, │ │ │ │ - bcs 0xd13c8 │ │ │ │ - strhi pc, [r6], #-2 │ │ │ │ + vshl.s8 d8, d5, d2 │ │ │ │ + bcs 0xd1518 │ │ │ │ + strhi pc, [pc], #-2 @ 0xb0cd8 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s q8, d0, d1[3] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xf824f7f5 │ │ │ │ - mcrlt 7, 5, pc, cr0, cr14, {7} @ │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fefffd │ │ │ │ + vmull.p8 , d20, d11 │ │ │ │ + movwls r2, #37635 @ 0x9303 │ │ │ │ vmlal.u , d20, d3[4] │ │ │ │ strbmi r5, [r0], -r0, asr #3 │ │ │ │ stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r9, #155 @ 0x9b │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - adceq r3, r3, #1879048192 @ 0x70000000 │ │ │ │ - andeq pc, r1, #79 @ 0x4f │ │ │ │ - movwcs fp, #3924 @ 0xf54 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f62304 │ │ │ │ - @ instruction: 0xf7feff61 │ │ │ │ - @ instruction: 0xf3c4befa │ │ │ │ - eoreq r5, r6, #64, 4 │ │ │ │ - ldrhi pc, [ip], #-320 @ 0xfffffec0 │ │ │ │ - mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r4, {r2, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044640 │ │ │ │ - movwcs r0, #5151 @ 0x141f │ │ │ │ - strls r9, [r4], #-517 @ 0xfffffdfb │ │ │ │ - strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f89508 │ │ │ │ - @ instruction: 0xf7fefde5 │ │ │ │ - stcleq 14, cr11, [r3, #-412]! @ 0xfffffe64 │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf64f8791 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ - eormi r0, r2, pc, lsl #4 │ │ │ │ - svccs 0x005cf5b2 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr9, cr14, {3} │ │ │ │ - ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ - addeq pc, r2, #2 │ │ │ │ - @ instruction: 0xf47e2a02 │ │ │ │ - @ instruction: 0xf003ae52 │ │ │ │ - @ instruction: 0xf0040301 │ │ │ │ - @ instruction: 0x4640011f │ │ │ │ - ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ - mcrlt 7, 6, pc, cr1, cr14, {7} @ │ │ │ │ - setend be │ │ │ │ - @ instruction: 0xf4148747 │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - beq 0x9121e0 │ │ │ │ - teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ - @ instruction: 0xf8d84023 │ │ │ │ - vshr.u64 q8, q0, #60 │ │ │ │ - @ instruction: 0xf0014203 │ │ │ │ - @ instruction: 0xf5b3050f │ │ │ │ - @ instruction: 0xf0014f70 │ │ │ │ - usada8eq r0, r4, r5, r8 │ │ │ │ - mrcge 5, 1, APSR_nzcv, cr1, cr14, {3} │ │ │ │ - andls fp, r4, #805306382 @ 0x3000000e │ │ │ │ - @ instruction: 0xf3c4a904 │ │ │ │ - strbmi r3, [r0], -r3, lsl #4 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ - andcs r5, r2, #1342177280 @ 0x50000000 │ │ │ │ - addseq r9, ip, r7, lsl #8 │ │ │ │ - strls r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ - mcr2 7, 7, pc, cr2, cr9, {7} @ │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr7, cr14, {7} │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0030110 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vsubl.u8 , d20, d1 │ │ │ │ - @ instruction: 0xf0044003 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ - andls r4, r6, r1, lsr #7 │ │ │ │ - strthi pc, [r8], -r0 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwls r0, #41115 @ 0xa09b │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf04f02a3 │ │ │ │ + svclt 0x00540201 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + @ instruction: 0xff3af7f6 │ │ │ │ + mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf1400226 │ │ │ │ + @ instruction: 0xf64f8423 │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + svccs 0x005cf5b3 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr15, cr14, {3} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x3eed20 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr3, cr14, {7} │ │ │ │ - cdppl 3, 0, cr15, cr0, cr4, {6} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r0, #31397 @ 0x7aa5 │ │ │ │ - stcne 6, cr15, [sp], #-268 @ 0xfffffef4 │ │ │ │ - stceq 2, cr15, [sl], {192} @ 0xc0 │ │ │ │ - @ instruction: 0xf6432301 │ │ │ │ + ldreq pc, [pc], #-4 @ 0xb0d54 │ │ │ │ + andls r2, r5, #67108864 @ 0x4000000 │ │ │ │ + stmib sp, {r2, sl, ip, pc}^ │ │ │ │ + strls r3, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr2, cr14, {7} │ │ │ │ + eoreq r0, r6, #6336 @ 0x18c0 │ │ │ │ + strhi pc, [r7, r1, lsl #2]! │ │ │ │ + rscvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf47e2f5c │ │ │ │ + @ instruction: 0xf8d8ae44 │ │ │ │ + @ instruction: 0xf00220d0 │ │ │ │ + bcs 0x131794 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr13, cr14, {3} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf7f84640 │ │ │ │ + @ instruction: 0xf7fefc49 │ │ │ │ + adceq fp, r7, #172, 28 @ 0xac0 │ │ │ │ + ldrbhi pc, [sp, -r1, lsl #2] @ │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + ldrbhi pc, [r7, #-64] @ 0xffffffc0 @ │ │ │ │ + vpmax.s8 d16, d15, d17 │ │ │ │ + eormi r0, r3, pc, lsr r3 │ │ │ │ + ldrsbeq pc, [r0], #136 @ 0x88 @ │ │ │ │ + streq pc, [pc, #-1] @ 0xb0dbf │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + strhi pc, [r8, #-1]! │ │ │ │ + @ instruction: 0xf57e0780 │ │ │ │ + rsclt sl, r3, #28, 28 @ 0x1c0 │ │ │ │ + stmdbge r4, {r2, r9, ip, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcs r4, [pc], #-1600 @ 0xb0de0 │ │ │ │ + andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ + strls r2, [r7], #-514 @ 0xfffffdfe │ │ │ │ + movwcs r0, #156 @ 0x9c │ │ │ │ + @ instruction: 0xf7f99408 │ │ │ │ + @ instruction: 0xf7fefebb │ │ │ │ + beq 0xfe9a0800 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ + vorr.i32 d20, #51712 @ 0x0000ca00 │ │ │ │ + @ instruction: 0x43a11501 │ │ │ │ + @ instruction: 0xf0009006 │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r9, sl, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0xf8cd5300 │ │ │ │ + vmov.i32 d28, #204 @ 0x000000cc │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + stmib sp, {r3, r8, sl, sp}^ │ │ │ │ + @ instruction: 0xf7fa3404 │ │ │ │ + @ instruction: 0xf7fef9e5 │ │ │ │ + vmov.i8 , #206 @ 0xce │ │ │ │ + vmull.p8 , d4, d0 │ │ │ │ + beq 0xfe9f5a4c │ │ │ │ + @ instruction: 0xf6439309 │ │ │ │ + vmull.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf0040c0a │ │ │ │ + @ instruction: 0xf643030f │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ - movwls r0, #522 @ 0x20a │ │ │ │ + movwls r0, #29194 @ 0x720a │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ svclt 0x0008459e │ │ │ │ strbmi r4, [r0], -r2, ror #12 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ ldreq pc, [ip, #-5] │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r1, [r9, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r5], #-1286 @ 0xfffffafa │ │ │ │ - blx 0x1d6ed6a │ │ │ │ - mcrlt 7, 2, pc, cr7, cr14, {7} @ │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vaddl.u8 , d20, d1 │ │ │ │ - b 0x1137db0 │ │ │ │ - @ instruction: 0x43a10500 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf0009006 │ │ │ │ - andls r8, r7, #977272832 @ 0x3a400000 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - eormi r9, r2, r8, lsl #10 │ │ │ │ - strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strpl lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - ldrbvs pc, [r0], #-1103 @ 0xfffffbb1 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - svclt 0x001442a2 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - ldrbtcc pc, [sp], #581 @ 0x245 @ │ │ │ │ - streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf6439200 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - stccs 6, cr4, [r0, #-256] @ 0xffffff00 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - blx 0xdeede6 │ │ │ │ - mcrlt 7, 0, pc, cr9, cr14, {7} @ │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - @ instruction: 0x071830d0 │ │ │ │ - ldclge 5, cr15, [pc, #248]! @ 0xb0f1c │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r4, [r5, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f69406 │ │ │ │ + @ instruction: 0xf7fefb4b │ │ │ │ + beq 0xfe960760 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + addne pc, r1, r4, asr #7 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + vsubw.u8 q10, q10, d17 │ │ │ │ + @ instruction: 0xf0044003 │ │ │ │ + @ instruction: 0xf8cd020f │ │ │ │ + andls ip, r6, r4, lsr #32 │ │ │ │ + ldrbhi pc, [r4, #0]! @ │ │ │ │ + vst1.8 {d25-d28}, [pc], r7 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + strls r0, [r8, #-527] @ 0xfffffdf1 │ │ │ │ + vaddl.u8 q10, d4, d18 │ │ │ │ + vabal.u8 , d4, d0 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + vst3.8 {d21-d23}, [pc], r4 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + adcmi r0, r2, #218103808 @ 0xd000000 │ │ │ │ + andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ + vhsub.s8 d18, d5, d2 │ │ │ │ + @ instruction: 0xf2c034fd │ │ │ │ + andls r0, r0, #83886080 @ 0x5000000 │ │ │ │ + addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + svclt 0x00082d00 │ │ │ │ + @ instruction: 0xf7f64622 │ │ │ │ + @ instruction: 0xf7fefb0d │ │ │ │ + @ instruction: 0xf404bdf4 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53e0718 │ │ │ │ + @ instruction: 0xf8d8adea │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - strbmi r5, [r0], -r0, asr #5 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + strbmi r3, [r0], -r3, lsl #4 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d2, d5 │ │ │ │ - andls r8, r6, #24379392 @ 0x1740000 │ │ │ │ - andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r8], #-1295 @ 0xfffffaf1 │ │ │ │ - strls r2, [r7, #-1025] @ 0xfffffbff │ │ │ │ - stmib sp, {r8, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74504 │ │ │ │ - @ instruction: 0xf7fefd2d │ │ │ │ - @ instruction: 0xf404bde2 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf3c4addc │ │ │ │ - movwls r0, #37643 @ 0x930b │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0033403 │ │ │ │ - blcs 0x5f1b00 │ │ │ │ - ldrhi pc, [sl, -r2, lsl #4]! │ │ │ │ - stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [pc, #-521] @ 0xb0c87 │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + ldrbhi pc, [r8, -r2, lsl #4] @ │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ + andcs r9, r8, #8, 4 @ 0x80000000 │ │ │ │ + strcs r2, [r0, #-1039] @ 0xfffffbf1 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ - ldclt 7, cr15, [pc, #1016]! @ 0xb129c │ │ │ │ - andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + stc2 7, cr15, [r6, #-988] @ 0xfffffc24 │ │ │ │ + stcllt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + stclge 4, cr15, [r7, #248] @ 0xf8 │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f1fb0 │ │ │ │ + vshl.s8 d9, d9, d2 │ │ │ │ + tstls r6, r5, lsr r7 │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + strcs r2, [pc], #-521 @ 0xb0f94 │ │ │ │ + strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f74504 │ │ │ │ + @ instruction: 0xf7fefce3 │ │ │ │ + @ instruction: 0xf44fbdaa │ │ │ │ + vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0010f5b2 │ │ │ │ + strbhi pc, [r2, -r1] @ │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0016f10 │ │ │ │ - vst1.8 {d24}, [pc :128], fp │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - ldrbhi pc, [fp, r0]! @ │ │ │ │ - svcvs 0x0060f5b2 │ │ │ │ - andshi pc, r2, #2 │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad2a │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf53e071f │ │ │ │ - @ instruction: 0x4621ad98 │ │ │ │ - @ instruction: 0xf7f3a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7fefeff │ │ │ │ - @ instruction: 0xf44fbd8e │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [r4], r1 @ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b387b1 │ │ │ │ + @ instruction: 0xf0016f40 │ │ │ │ + @ instruction: 0xf5b28010 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vst1.32 {d24-d27}, [pc :64], r0 │ │ │ │ + vst1.8 {d24-d27}, [pc :64] │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ + ldcge 4, cr15, [r5, #-504] @ 0xfffffe08 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf8d8d104 │ │ │ │ + @ instruction: 0x071f30d0 │ │ │ │ + stcge 5, cr15, [r3, #248] @ 0xf8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8aaf7f3 │ │ │ │ + @ instruction: 0xf858f7f3 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr4, cr7, {7} @ │ │ │ │ - stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - sbchi pc, r9, r1 │ │ │ │ - vrshr.s64 d18, d0, #64 │ │ │ │ - addsmi r0, r3, #192, 4 │ │ │ │ - addshi pc, fp, r1 │ │ │ │ - svceq 0x0040f5b3 │ │ │ │ - ldclge 4, cr15, [r9], {126} @ 0x7e │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmdbge r4, {r9, sp} │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f69408 │ │ │ │ - @ instruction: 0xf7fef8c5 │ │ │ │ - @ instruction: 0xf5b3bd3c │ │ │ │ - @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #-2147483610 @ 0x80000026 │ │ │ │ - rsceq pc, r0, #192, 4 │ │ │ │ + mrc2 7, 6, pc, cr8, cr7, {7} │ │ │ │ + ldcllt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.64 {d24-d26}, [pc :128], fp │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + strbhi pc, [r6, r0] @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + addshi pc, r7, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ace4 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + @ instruction: 0x4621ad56 │ │ │ │ + @ instruction: 0xf7f3a804 │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f74640 │ │ │ │ + @ instruction: 0xf7fefebd │ │ │ │ + addcs fp, r0, #76, 26 @ 0x1300 │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38181 │ │ │ │ - @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d8acb6 │ │ │ │ - @ instruction: 0x464030d0 │ │ │ │ - @ instruction: 0xf57e079b │ │ │ │ - movwcs sl, #7344 @ 0x1cb0 │ │ │ │ + addscs r8, r0, #222 @ 0xde │ │ │ │ + sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + @ instruction: 0xf5b380b0 │ │ │ │ + @ instruction: 0xf47e0f40 │ │ │ │ + vqdmulh.s q13, q10, d0[1] │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ + strbmi r2, [r0], -r4, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + strls r3, [r8], #-1027 @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf89ef7f6 │ │ │ │ + stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + svceq 0x0060f5b3 │ │ │ │ + @ instruction: 0x81aff001 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + addsmi r0, r3, #224, 4 │ │ │ │ + orrshi pc, r6, r1 │ │ │ │ + svcne 0x00d0f1b3 │ │ │ │ + stcge 4, cr15, [r1], #504 @ 0x1f8 │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + ldreq r4, [fp, r0, asr #12] │ │ │ │ + ldcge 5, cr15, [fp], {126} @ 0x7e │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r4, {r0, r1, r9, sp} │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ + mrc2 7, 0, pc, cr8, cr5, {7} │ │ │ │ + ldcllt 7, cr15, [pc], #1016 @ 0xb14f4 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + sbchi pc, pc, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #96, 4 │ │ │ │ + adcshi pc, r4, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + ldclge 4, cr15, [r7], #-504 @ 0xfffffe08 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ + andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f59508 │ │ │ │ - @ instruction: 0xf7fefe3f │ │ │ │ - @ instruction: 0xf5b3bd14 │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #186 @ 0xba │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf7fefc2d │ │ │ │ + @ instruction: 0xf5b3bc63 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + andscs r8, r0, #-2147483612 @ 0x80000024 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #159 @ 0x9f │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ + eorscs r8, r0, #-2147483620 @ 0x8000001c │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vmull.u8 q13, d20, d12 │ │ │ │ - stmdbge r4, {r0, r1, r9, sp} │ │ │ │ - strbmi r9, [r0], -r4, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf404ac52 │ │ │ │ + vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ + @ instruction: 0xf0014f70 │ │ │ │ + @ instruction: 0xf898876a │ │ │ │ + ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ + strhi pc, [ip], -r1 │ │ │ │ + b 0x1174ffc │ │ │ │ + bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + movwcs sl, #7222 @ 0x1c36 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + movwls r4, #1562 @ 0x61a │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [r8, #-513] @ 0xfffffdff │ │ │ │ - mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ - ldcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - cmnphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - cmpphi sp, r1 @ p-variant is OBSOLETE │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - stclge 4, cr15, [r7], #-504 @ 0xfffffe08 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r6, -r1] @ │ │ │ │ - smullsne pc, r9, r8, r8 @ │ │ │ │ - eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - svceq 0x009b85f5 │ │ │ │ - orreq lr, r2, #274432 @ 0x43000 │ │ │ │ - @ instruction: 0xf00343db │ │ │ │ - blcs 0xb1c9c │ │ │ │ - mcrrge 4, 7, pc, fp, cr14 @ │ │ │ │ - stmdbge r4, {r0, r8, r9, sp} │ │ │ │ - ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - vsubw.u8 , q2, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ - strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8f2f7f5 │ │ │ │ - ldclt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - rscshi pc, r6, r2 │ │ │ │ - msrhi SPSR_c, #268435456 @ 0x10000000 │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - tstphi r0, r2 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - strbhi pc, [r3], r1, lsl #4 @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f54507 │ │ │ │ + @ instruction: 0xf7fef8cb │ │ │ │ + @ instruction: 0x2320bc9e │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x232080d3 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - tstls r4, r0, lsr #24 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - addscs pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + vrhadd.s8 d8, d1, d5 │ │ │ │ + @ instruction: 0xf5b28375 │ │ │ │ + @ instruction: 0xf0020fa0 │ │ │ │ + @ instruction: 0xf04f810e │ │ │ │ + vcge.s8 d0, d1, d0 │ │ │ │ + @ instruction: 0xf2c086d8 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + rschi pc, r0, r2 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + stcge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + vmla.i8 d26, d3, d4 │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fefd95 │ │ │ │ - @ instruction: 0x2320bc11 │ │ │ │ + @ instruction: 0xf7fefd6f │ │ │ │ + @ instruction: 0x2320bbfd │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - vhsub.s8 d8, d1, d7 │ │ │ │ - @ instruction: 0xf5b2828e │ │ │ │ + vhsub.s8 d8, d1, d13 │ │ │ │ + @ instruction: 0xf5b282a4 │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f81f1 │ │ │ │ + @ instruction: 0xf04f81f8 │ │ │ │ vcge.s8 d0, d1, d0 │ │ │ │ - vsubhn.i16 d24, q8, │ │ │ │ + @ instruction: 0xf2c0869a │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - bicshi pc, r8, r2 │ │ │ │ + mvnhi pc, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xffe2e340 │ │ │ │ + blge 0xff92e440 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vsubl.s8 q11, d16, d25 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2l 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ - bllt 0xffa6f160 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldrbhi pc, [r9, -r1] @ │ │ │ │ - ldrbthi pc, [r8], r0, lsl #4 @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - eorshi pc, r3, r2 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - andshi pc, sl, r2 │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xff4ae38c │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb11a4 │ │ │ │ - stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7feff11 │ │ │ │ - @ instruction: 0xf5b3bbc1 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf7f3836d │ │ │ │ - strcs pc, [r1], #-2169 @ 0xfffff787 │ │ │ │ - stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf6464640 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0xffc6f1ac │ │ │ │ - stclt 7, cr15, [r5], #-1016 @ 0xfffffc08 │ │ │ │ - msrne CPSR_fsc, #70254592 @ 0x4300000 │ │ │ │ - movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ - rsbne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r4, {r0, sl, sp} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fefad9 │ │ │ │ - beq 0xfe9a0244 │ │ │ │ - stmdbge r4, {r3, r8, sl, ip, pc} │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - @ instruction: 0xf0034640 │ │ │ │ - @ instruction: 0x432b031c │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29471 @ 0x731f │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f49508 │ │ │ │ + @ instruction: 0xf7fefd45 │ │ │ │ + eorcs fp, r0, #216064 @ 0x34c00 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vabd.s8 q4, q0, q15 │ │ │ │ + @ instruction: 0xf5b3870f │ │ │ │ + @ instruction: 0xf0020f80 │ │ │ │ + andscs r8, r0, #70 @ 0x46 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0024293 │ │ │ │ + @ instruction: 0xf5b3802d │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045506 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ - bllt 0xfe16f228 │ │ │ │ - svcvs 0x008cf1b3 │ │ │ │ - movshi pc, #1 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - rsceq sl, r6, #41984 @ 0xa400 │ │ │ │ - blge 0xa6e840 │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7f84640 │ │ │ │ - @ instruction: 0xf7fef8af │ │ │ │ - @ instruction: 0xf7f3bbe6 │ │ │ │ - movwcs pc, #6479 @ 0x194f @ │ │ │ │ + mcr2 7, 7, pc, cr12, cr4, {7} @ │ │ │ │ + bllt 0xfec6f2a8 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + cmnphi lr, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xfff8f7f2 │ │ │ │ + blls 0x1ba2cc │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + rsbcs pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f69500 │ │ │ │ - @ instruction: 0xf7fefaa1 │ │ │ │ - @ instruction: 0xf404bbd8 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fefac5 │ │ │ │ + @ instruction: 0xf643bc0e │ │ │ │ + vsubw.s8 , q0, d29 │ │ │ │ + @ instruction: 0xf643030a │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ + @ instruction: 0xf1bc020a │ │ │ │ + svclt 0x00080f00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + blx 0xfecef2dc │ │ │ │ + bllt 0xfff2f300 │ │ │ │ + strls r0, [r8, #-2723] @ 0xfffff55d │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + strbmi r1, [r0], -r1, lsl #11 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + movwls r4, #25387 @ 0x632b │ │ │ │ + tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf7f83404 │ │ │ │ + @ instruction: 0xf7fefd07 │ │ │ │ + @ instruction: 0xf1b3bb6b │ │ │ │ + @ instruction: 0xf0016f8c │ │ │ │ + addsmi r8, r3, #67108867 @ 0x4000003 │ │ │ │ + blge 0xaee540 │ │ │ │ + @ instruction: 0xf57f02e6 │ │ │ │ + @ instruction: 0xf04fab25 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strbmi r2, [r0], -r0, lsl #2 │ │ │ │ + @ instruction: 0xf886f7f8 │ │ │ │ + bllt 0xff4af354 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf8eaf7f3 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 q10, , q0 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f69000 │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ + @ instruction: 0xf404bbbc │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e049e │ │ │ │ - @ instruction: 0xf3c4abce │ │ │ │ - movwls r0, #37643 @ 0x930b │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0033403 │ │ │ │ - blcs 0x5f1f1c │ │ │ │ - strhi pc, [ip, #-514]! @ 0xfffffdfe │ │ │ │ - stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [pc, #-512] @ 0xb10ac │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf8d8abb2 │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + strbmi r3, [r0], -r3, lsl #4 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + strhi pc, [r0, #-514]! @ 0xfffffdfe │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ + andcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ + strcs r2, [r0, #-1039] @ 0xfffffbf1 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfffef298 │ │ │ │ - bllt 0xfed2f2b8 │ │ │ │ + blx 0xff46f3a8 │ │ │ │ + bllt 0xfe62f3c8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r4 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - ldrhi pc, [r8], #1 │ │ │ │ + strthi pc, [r7], #1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - eorhi pc, sp, #2 │ │ │ │ + eorhi pc, r3, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ab1c │ │ │ │ + @ instruction: 0xf404ab00 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e055d │ │ │ │ - strtmi sl, [r1], -sl, lsl #23 │ │ │ │ + strtmi sl, [r1], -lr, ror #22 │ │ │ │ @ instruction: 0xf7f2a804 │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7fefcdf │ │ │ │ - @ instruction: 0xf404bb80 │ │ │ │ + @ instruction: 0xf7fefcb1 │ │ │ │ + @ instruction: 0xf404bb64 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e049a │ │ │ │ - vbic.i16 q13, #50688 @ 0xc600 │ │ │ │ - movwls r0, #37643 @ 0x930b │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - @ instruction: 0xf0033403 │ │ │ │ - blcs 0x5f1fcc │ │ │ │ - ldrbhi pc, [r4], #514 @ 0x202 @ │ │ │ │ - stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ - strcs r2, [pc, #-513] @ 0xb115b │ │ │ │ - strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - strcs r9, [r0, #-1287] @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf8d8ab5a │ │ │ │ + vaddl.u8 , d20, d12 │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + strbmi r3, [r0], -r3, lsl #4 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ + strls r2, [r9], #-2837 @ 0xfffff4eb │ │ │ │ + strbhi pc, [r8], #514 @ 0x202 @ │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + strcs r2, [r0, #-1039] @ 0xfffffbf1 │ │ │ │ + strcs r9, [r1], #-1031 @ 0xfffffbf9 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe9ef348 │ │ │ │ - bllt 0x172f368 │ │ │ │ + blx 0x1e6f458 │ │ │ │ + bllt 0x102f478 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r5 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ - ldrbthi pc, [r8], #-1 @ │ │ │ │ + strhi pc, [r8], #1 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ - andshi pc, r0, #2 │ │ │ │ + andhi pc, r6, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - vst1.64 {d10-d11}, [r4], r4 │ │ │ │ + vst1.32 {d10-d11}, [r4 :128], r8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53e0499 │ │ │ │ - @ instruction: 0x4621ab32 │ │ │ │ + @ instruction: 0x4621ab16 │ │ │ │ @ instruction: 0xf7f2a804 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - @ instruction: 0xf7fefc75 │ │ │ │ - rsclt fp, r3, #40, 22 @ 0xa000 │ │ │ │ + @ instruction: 0xf7fefc47 │ │ │ │ + rsclt fp, r3, #12, 22 @ 0x3000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - blx 0xff6ef3da │ │ │ │ - bllt 0x4af3fc │ │ │ │ + blx 0xfeb6f4ea │ │ │ │ + blt 0xffdaf50c │ │ │ │ eorsne pc, ip, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - mvnhi pc, #64 @ 0x40 │ │ │ │ + mvnshi pc, #64 @ 0x40 │ │ │ │ ldrsbcs pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ - strteq r8, [r0], #997 @ 0x3e5 │ │ │ │ - mvnhi pc, #0, 2 │ │ │ │ + strteq r8, [r0], #1012 @ 0x3f4 │ │ │ │ + mvnshi pc, #0, 2 │ │ │ │ @ instruction: 0xf583fab3 │ │ │ │ - blcs 0xb39e4 │ │ │ │ - bicshi pc, ip, #0 │ │ │ │ + blcs 0xb3af4 │ │ │ │ + mvnhi pc, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ addcs pc, r0, r8, lsl #17 │ │ │ │ ldrbpl pc, [r4, r9, asr #12]! @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ @ instruction: 0xf79f9302 │ │ │ │ - blls 0x170500 │ │ │ │ + blls 0x1703f0 │ │ │ │ and r4, r3, r6, lsl #12 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0xb1450 │ │ │ │ - tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0xb1560 │ │ │ │ + tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d5, d19 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r7, asr r8 @ │ │ │ │ movwls r4, #9777 @ 0x2631 │ │ │ │ - @ instruction: 0xff8af7a3 │ │ │ │ + @ instruction: 0xff02f7a3 │ │ │ │ strb r9, [pc, r2, lsl #22]! │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strls fp, [r9], #-676 @ 0xfffffd5c │ │ │ │ - @ instruction: 0x412cb11a │ │ │ │ - @ instruction: 0xf53f07e4 │ │ │ │ - stmdbge r4, {r0, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + vsubl.u8 , d20, d19 │ │ │ │ + movwls r4, #37891 @ 0x9403 │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ + @ instruction: 0xf53f07dd │ │ │ │ + stmdbge r4, {r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ - strls r9, [r4, #-520] @ 0xfffffdf8 │ │ │ │ + strls r9, [r4], #-520 @ 0xfffffdf8 │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf88ef7f9 │ │ │ │ - blt 0xff1af494 │ │ │ │ - @ instruction: 0xf86af7f3 │ │ │ │ - blls 0x1d7cbc │ │ │ │ + @ instruction: 0xf860f7f9 │ │ │ │ + blt 0xfeaaf5a4 │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf81af7f3 │ │ │ │ + blls 0x1d7dd4 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x4122f8 │ │ │ │ + bcs 0x41243c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ stmdbge r4, {r1, r8, fp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf8cd0205 │ │ │ │ @ instruction: 0xf7f69000 │ │ │ │ - @ instruction: 0xf7fef9d1 │ │ │ │ - vmlsl.u8 , d20, d28 │ │ │ │ - blcs 0x4760dc │ │ │ │ - bge 0xcaedcc │ │ │ │ + @ instruction: 0xf7fef99f │ │ │ │ + vmlsl.u8 , d20, d12 │ │ │ │ + blcs 0x4761f4 │ │ │ │ + bge 0x4aeee4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r1, fp, r7, lsl r7 │ │ │ │ - andeq r1, fp, fp, ror #13 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - @ instruction: 0x000b16bf │ │ │ │ - muleq fp, r3, r6 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq r1, fp, r3, ror #12 │ │ │ │ - andeq r1, fp, r5, lsr r6 │ │ │ │ - andeq r1, fp, r7, lsl #12 │ │ │ │ - ldrdeq r1, [fp], -r9 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq r1, fp, sp, lsr #11 │ │ │ │ - andeq r1, fp, r1, lsl #11 │ │ │ │ - andeq r1, fp, r5, asr r5 │ │ │ │ - andeq r1, fp, r9, lsl r5 │ │ │ │ + andeq r1, fp, pc, lsr #16 │ │ │ │ + andeq r1, fp, r3, lsl #16 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + ldrdeq r1, [fp], -r7 │ │ │ │ + andeq r1, fp, fp, lsr #15 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + andeq r1, fp, fp, ror r7 │ │ │ │ + andeq r1, fp, sp, asr #14 │ │ │ │ + andeq r1, fp, pc, lsl r7 │ │ │ │ + strdeq r1, [fp], -r1 @ │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + andeq r1, fp, r5, asr #13 │ │ │ │ + muleq fp, r9, r6 │ │ │ │ + andeq r1, fp, sp, ror #12 │ │ │ │ + andeq r1, fp, r1, lsr r6 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf898aa06 │ │ │ │ + @ instruction: 0xf898a9e6 │ │ │ │ @ instruction: 0x464030d3 │ │ │ │ @ instruction: 0xf57e07df │ │ │ │ - vmlsl.u8 q13, d4, d0 │ │ │ │ + vmul.f q13, q10, d0[4] │ │ │ │ stmdbge r4, {r0, r1, r9, lr} │ │ │ │ movwcs r9, #4612 @ 0x1204 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1342177280 @ 0x50000000 │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ strls r2, [r8, #-515] @ 0xfffffdfd │ │ │ │ - @ instruction: 0xf8e6f7f9 │ │ │ │ - blt 0x1a2f550 │ │ │ │ + @ instruction: 0xf8b4f7f9 │ │ │ │ + blt 0x122f668 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r3, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r6, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blx 0x1eef564 │ │ │ │ - ldmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x126f67c │ │ │ │ + ldmiblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r1, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9cef7f9 │ │ │ │ - stmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf99cf7f9 │ │ │ │ + stmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8, #-772] @ 0xfffffcfc │ │ │ │ strls r2, [r5], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blx 0x36f5bc │ │ │ │ - stmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9d8f7f9 │ │ │ │ + stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #2719744 @ 0x298000 │ │ │ │ + andcs sl, r2, #2195456 @ 0x218000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe77 │ │ │ │ - @ instruction: 0xf640b995 │ │ │ │ + @ instruction: 0xf7fefe45 │ │ │ │ + @ instruction: 0xf640b975 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmibge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1028 @ 0xb162c │ │ │ │ + strcs r3, [pc], #-1028 @ 0xb1744 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr0, cr8, {7} @ │ │ │ │ - ldmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 1, pc, cr14, cr8, {7} @ │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #120, 18 @ 0x1e0000 │ │ │ │ + andcs sl, r0, #88, 18 @ 0x160000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefe49 │ │ │ │ - @ instruction: 0xf004b967 │ │ │ │ - blcs 0x4722a8 │ │ │ │ - stmdbge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefe17 │ │ │ │ + @ instruction: 0xf004b947 │ │ │ │ + blcs 0x4723c0 │ │ │ │ + stmdbge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs r4, r3, #64, 12 @ 0x4000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #29960 @ 0x7508 │ │ │ │ @ instruction: 0xf7f99406 │ │ │ │ - @ instruction: 0xf7fef847 │ │ │ │ - @ instruction: 0xf640b9c6 │ │ │ │ + @ instruction: 0xf7fef815 │ │ │ │ + @ instruction: 0xf640b9a6 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdbge r9, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef915 │ │ │ │ - @ instruction: 0xf640b939 │ │ │ │ + @ instruction: 0xf7fef8e3 │ │ │ │ + @ instruction: 0xf640b919 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #17411 @ 0x4403 │ │ │ │ movwcs r9, #1288 @ 0x508 │ │ │ │ stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92306 │ │ │ │ - @ instruction: 0xf7fef951 │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r3 │ │ │ │ + @ instruction: 0xf7fef91f │ │ │ │ + vst2.8 {d11,d13}, [r4], r3 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb170c │ │ │ │ + streq pc, [pc], #-4 @ 0xb1824 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f74505 │ │ │ │ - @ instruction: 0xf7fef845 │ │ │ │ - vst2.32 {d11,d13}, [r4], r4 │ │ │ │ + @ instruction: 0xf7fef813 │ │ │ │ + vst2.16 {d11,d13}, [r4 :128], r4 │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47e4f70 │ │ │ │ - stmdbge r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb1738 │ │ │ │ + streq pc, [pc], #-4 @ 0xb1850 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f74505 │ │ │ │ - @ instruction: 0xf7fef82f │ │ │ │ - vmul.f , q2, d2[7] │ │ │ │ - blcc 0x1b6358 │ │ │ │ + @ instruction: 0xf7f64505 │ │ │ │ + @ instruction: 0xf7fefffd │ │ │ │ + vmul.f , q2, d2[3] │ │ │ │ + blcc 0x1b6470 │ │ │ │ @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #240, 16 @ 0xf00000 │ │ │ │ + andge sl, r1, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ + andeq r1, fp, pc, asr #20 │ │ │ │ + andeq r1, fp, sp, lsl sl │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ + strdeq r1, [fp], -r3 │ │ │ │ + andeq r1, fp, r5, asr #19 │ │ │ │ + muleq fp, r7, r9 │ │ │ │ + andeq r1, fp, r9, ror #18 │ │ │ │ + andeq pc, sl, r7, lsl #20 │ │ │ │ andeq r1, fp, r7, lsr r9 │ │ │ │ andeq r1, fp, r5, lsl #18 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - ldrdeq r1, [fp], -fp │ │ │ │ - andeq r1, fp, sp, lsr #17 │ │ │ │ - andeq r1, fp, pc, ror r8 │ │ │ │ - andeq r1, fp, r1, asr r8 │ │ │ │ - andeq pc, sl, pc, lsr #18 │ │ │ │ - andeq r1, fp, pc, lsl r8 │ │ │ │ - andeq r1, fp, sp, ror #15 │ │ │ │ - @ instruction: 0x000b17bb │ │ │ │ - andeq r1, fp, r5, lsl #15 │ │ │ │ + ldrdeq r1, [fp], -r3 │ │ │ │ + muleq fp, sp, r8 │ │ │ │ smullscc pc, r3, r8, r8 @ │ │ │ │ ldrbeq r4, [r9, r0, asr #12] │ │ │ │ - stmiage pc, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmiage pc!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ strls r4, [r4, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb17a0 │ │ │ │ + streq pc, [pc, #-4] @ 0xb18b8 │ │ │ │ vabal.u8 , d4, d5 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r6, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1031 @ 0xfffffbf9 │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fef97d │ │ │ │ - vst2.8 {d11,d13}, [r4 :256], r2 │ │ │ │ + @ instruction: 0xf7fef94b │ │ │ │ + vst2.8 {d11,d13}, [r4 :64], r2 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r2, r4, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r4, r7, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x18ef7d2 │ │ │ │ - stmialt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xc6f8ea │ │ │ │ + stmlt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmge fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fefad3 │ │ │ │ - vst2.32 {d11-d12}, [r4], r9 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r4, {r1, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r5, r6, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x3ef836 │ │ │ │ - ldmdalt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff76f94c │ │ │ │ + ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #6946816 @ 0x6a0000 │ │ │ │ + andcs sl, r2, #4849664 @ 0x4a0000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefcbf │ │ │ │ - @ instruction: 0xf640b859 │ │ │ │ + @ instruction: 0xf7fefc8d │ │ │ │ + @ instruction: 0xf640b839 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1028 @ 0xb18a4 │ │ │ │ + strcs r3, [pc], #-1028 @ 0xb19bc │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ - stmdalt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ + stmdalt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #60, 16 @ 0x3c0000 │ │ │ │ + andcs sl, r0, #28, 16 @ 0x1c0000 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fefc91 │ │ │ │ - vmlal.u8 , d4, d27 │ │ │ │ + @ instruction: 0xf7fefc5f │ │ │ │ + vmlal.u8 , d4, d11 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, #64, 12 @ 0x4000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #1610612736 @ 0x60000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf8d8f7f9 │ │ │ │ - stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8a6f7f9 │ │ │ │ + stmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + svcge 0x00eff47d │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ - @ instruction: 0xf7fdfa17 │ │ │ │ - @ instruction: 0xf404bffd │ │ │ │ + @ instruction: 0xf7fdf9e5 │ │ │ │ + @ instruction: 0xf404bfdd │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47d6f70 │ │ │ │ - stmdbge r4, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #4, 6 @ 0x10000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #33286 @ 0x8206 │ │ │ │ - blx 0x14ef94c │ │ │ │ - svclt 0x00e4f7fd │ │ │ │ + blx 0x86fa64 │ │ │ │ + svclt 0x00c4f7fd │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r2, #-980]! @ 0xfffffc2c │ │ │ │ - stmdalt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ + stmdalt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwls r4, #1600 @ 0x640 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f54504 │ │ │ │ - @ instruction: 0xf7fefd61 │ │ │ │ - tstcs r0, #3538944 @ 0x360000 │ │ │ │ + @ instruction: 0xf7fefd2f │ │ │ │ + tstcs r0, #1441792 @ 0x160000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vshl.s8 d8, d28, d17 │ │ │ │ - @ instruction: 0x23208356 │ │ │ │ + vshl.s8 d8, d30, d17 │ │ │ │ + @ instruction: 0x2320835e │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b2842d │ │ │ │ + @ instruction: 0xf5b28432 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - smlatbls r4, ip, pc, sl @ │ │ │ │ + smlabbls r4, ip, pc, sl @ │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ addseq pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf89d │ │ │ │ - rsbeq fp, r2, #628 @ 0x274 │ │ │ │ - orrshi pc, r0, r1, lsl #2 │ │ │ │ - ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ - ldrsbcs pc, [r8], #131 @ 0x83 @ │ │ │ │ - andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ - vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, sl, pc} │ │ │ │ - stmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - smlalbteq pc, sl, r4, r3 @ │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b18767 │ │ │ │ - @ instruction: 0xf47d6f80 │ │ │ │ - @ instruction: 0xf8d3af84 │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf43d6f70 │ │ │ │ - ldmdavs fp, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf4130c26 │ │ │ │ - @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf006af78 │ │ │ │ - @ instruction: 0xf1a3030d │ │ │ │ - @ instruction: 0xf1dc0c0d │ │ │ │ - bl 0x1273650 │ │ │ │ - svccs 0x0000070c │ │ │ │ - svcge 0x006df47d │ │ │ │ - @ instruction: 0xf0164640 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00dff43d │ │ │ │ - @ instruction: 0xf0304640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d9f43d │ │ │ │ - mrrc2 7, 9, pc, ip, cr14 @ │ │ │ │ - strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf79e4681 │ │ │ │ - @ instruction: 0xf006fc57 │ │ │ │ - strmi r0, [r5], -pc, lsl #4 │ │ │ │ - strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xffe6fa5a │ │ │ │ - strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf7a34648 │ │ │ │ - @ instruction: 0xf1c4ff05 │ │ │ │ - andcs r0, r1, r4, lsl #8 │ │ │ │ - @ instruction: 0xf79f40a0 │ │ │ │ - strmi pc, [r4], -r1, lsl #18 │ │ │ │ - @ instruction: 0xf79f2010 │ │ │ │ - @ instruction: 0x4623f8fd │ │ │ │ - strtmi r4, [r9], -sl, lsr #12 │ │ │ │ - andls lr, r0, sp, asr #19 │ │ │ │ - @ instruction: 0xf7a5200f │ │ │ │ - blmi 0xff2308c0 │ │ │ │ - svcne 0x0070ee1d │ │ │ │ - adcne pc, r4, r2, asr #12 │ │ │ │ - addscs pc, r7, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ - @ instruction: 0xf64d6801 │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ - strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ - mvneq pc, r0, lsr #3 │ │ │ │ - stcleq 8, cr15, [r4], #320 @ 0x140 │ │ │ │ - stc2 7, cr15, [r8], {159} @ 0x9f │ │ │ │ - strbmi r2, [r0], -sp, lsl #6 │ │ │ │ - andcc pc, ip, r8, asr #17 │ │ │ │ - blx 0xfe8edb52 │ │ │ │ - svclt 0x0093f7fd │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - strbhi pc, [r2, #-1] @ │ │ │ │ - msrhi (UNDEF: 96), r1 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - strhi pc, [sl, #-1]! │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - svcge 0x0009f47d │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xfffaf7f3 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr10, cr13, {7} │ │ │ │ - ldc2l 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ - ldmib sp, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r2, #469762048 @ 0x1c000000 │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xf86cf7f4 │ │ │ │ + svclt 0x007ef7fd │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf8d8819d │ │ │ │ + @ instruction: 0xf8d33050 │ │ │ │ + vshr.u64 q9, q4, #62 │ │ │ │ + bcs 0x13e330 │ │ │ │ + strhi pc, [r5, #-577] @ 0xfffffdbf │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + vqrdmlsh.s q13, q10, d2[5] │ │ │ │ + stmdbcs r0, {r1, r3, r6, r8} │ │ │ │ + ldrbhi pc, [sl, -r1] @ │ │ │ │ + svcvs 0x0080f5b1 │ │ │ │ + svcge 0x0065f47d │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + svcge 0x005ff43d │ │ │ │ + stceq 8, cr6, [r6], #-364 @ 0xfffffe94 │ │ │ │ + svcvs 0x0070f413 │ │ │ │ + svcge 0x0059f43d │ │ │ │ + movweq pc, #53254 @ 0xd006 @ │ │ │ │ + stceq 1, cr15, [sp], {163} @ 0xa3 │ │ │ │ + @ instruction: 0x0700f1dc │ │ │ │ + streq lr, [ip, -r7, asr #22] │ │ │ │ + @ instruction: 0xf47d2f00 │ │ │ │ + strbmi sl, [r0], -lr, asr #30 │ │ │ │ + blx 0xffbedbce │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + strbmi sl, [r0], -r0, asr #31 │ │ │ │ + mcr2 0, 3, pc, cr2, cr0, {1} @ │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf79eafba │ │ │ │ + @ instruction: 0xf3c4fbd1 │ │ │ │ + strmi r5, [r1], r1, lsl #8 │ │ │ │ + blx 0xff3efa0e │ │ │ │ + andeq pc, pc, #6 │ │ │ │ + strmi r4, [r1], -r5, lsl #12 │ │ │ │ + @ instruction: 0xf7f34640 │ │ │ │ + strtmi pc, [r2], -r5, asr #23 │ │ │ │ + strbmi r4, [r8], -r9, lsr #12 │ │ │ │ + cdp2 7, 7, cr15, cr10, cr3, {5} │ │ │ │ + streq pc, [r4], #-452 @ 0xfffffe3c │ │ │ │ + adcmi r2, r0, r1 │ │ │ │ + @ instruction: 0xf876f79f │ │ │ │ + andscs r4, r0, r4, lsl #12 │ │ │ │ + @ instruction: 0xf872f79f │ │ │ │ + strtmi r4, [sl], -r3, lsr #12 │ │ │ │ + stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ + andcs r9, pc, r0 │ │ │ │ + blx 0xffe6fa64 │ │ │ │ + vnmla.f64 d4, d29, d10 │ │ │ │ + @ instruction: 0xf6421f70 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ + ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ + @ instruction: 0x463a681b │ │ │ │ + ldrmi r5, [sp], #-2251 @ 0xfffff735 │ │ │ │ + stmdavs r1, {r8, sl, ip, pc} │ │ │ │ + eorsne pc, r4, sp, asr #12 │ │ │ │ + addseq pc, r1, r0, asr #5 │ │ │ │ + @ instruction: 0xf1a0440b │ │ │ │ + @ instruction: 0xf85001e4 │ │ │ │ + @ instruction: 0xf79f0ce4 │ │ │ │ + movwcs pc, #56189 @ 0xdb7d @ │ │ │ │ + @ instruction: 0xf8c84640 │ │ │ │ + @ instruction: 0xf016300c │ │ │ │ + @ instruction: 0xf7fdfbc7 │ │ │ │ + tstcs r0, #116, 30 @ 0x1d0 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + vqrshl.s8 d8, d26, d1 │ │ │ │ + @ instruction: 0x2320816d │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf001429a │ │ │ │ + @ instruction: 0xf5b28523 │ │ │ │ + @ instruction: 0xf47d1f00 │ │ │ │ + smlattls r4, sl, lr, sl │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + sbcscs pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + @ instruction: 0xffcaf7f3 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r8, #-1285] @ 0xfffffafb │ │ │ │ + stc2l 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ + movwmi lr, #31197 @ 0x79dd │ │ │ │ + @ instruction: 0xf0039a05 │ │ │ │ + andls r0, r2, #2080374784 @ 0x7c000000 │ │ │ │ @ instruction: 0xf79e41dc │ │ │ │ - bls 0x170b04 │ │ │ │ - bcs 0x483370 │ │ │ │ - strhi pc, [pc, r0, asr #32]! │ │ │ │ + bls 0x1709e8 │ │ │ │ + bcs 0x48348c │ │ │ │ + ldrhi pc, [r8, r0, asr #32]! │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfee6fb34 │ │ │ │ + blx 0xaefc50 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - @ instruction: 0x4629f895 │ │ │ │ + strtmi pc, [r9], -r7, lsl #16 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff08f7f1 │ │ │ │ - svclt 0x004df7fd │ │ │ │ - ldc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ + mrc2 7, 3, pc, cr10, cr1, {7} │ │ │ │ + svclt 0x002bf7fd │ │ │ │ + stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + strls r9, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcrr2 7, 15, pc, r6, cr2 @ │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ - strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - mcr2 7, 0, pc, cr8, cr5, {7} @ │ │ │ │ - svclt 0x003ff7fd │ │ │ │ - stc2 7, cr15, [r8], #968 @ 0x3c8 │ │ │ │ - ldmib sp, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ - andls r4, r2, #469762048 @ 0x1c000000 │ │ │ │ + @ instruction: 0xf8cd0205 │ │ │ │ + @ instruction: 0xf7f59000 │ │ │ │ + @ instruction: 0xf7fdfdcf │ │ │ │ + qadd16mi fp, r1, r8 │ │ │ │ + strls sl, [r5, #-2052] @ 0xfffff7fc │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + ldmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bls 0x2028f8 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf79e41dc │ │ │ │ - bls 0x170aa0 │ │ │ │ - bcs 0x4833d4 │ │ │ │ - ldrbhi pc, [r3, -r0, asr #32]! @ │ │ │ │ + bicsmi r9, ip, r2, lsl #4 │ │ │ │ + blx 0x96fb62 │ │ │ │ + strmi r9, [r5], -r2, lsl #20 │ │ │ │ + @ instruction: 0xf0402a0f │ │ │ │ + @ instruction: 0xf8988773 │ │ │ │ + @ instruction: 0x464030d9 │ │ │ │ + blcs 0xc35a0 │ │ │ │ + andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f02204 │ │ │ │ + strtmi pc, [r0], -sp, ror #19 │ │ │ │ + @ instruction: 0xffccf79e │ │ │ │ + strmi r4, [r2], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf7f14628 │ │ │ │ + @ instruction: 0xf7fdfd5b │ │ │ │ + @ instruction: 0xf3c4bef0 │ │ │ │ + movwls r5, #37440 @ 0x9240 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x4123b11a │ │ │ │ + @ instruction: 0xf53f07db │ │ │ │ + stmdbge r4, {r1, r2, r3, r8, r9, fp, sp, pc} │ │ │ │ + movwcs r4, #1600 @ 0x640 │ │ │ │ + andls r2, r8, #4194304 @ 0x400000 │ │ │ │ + strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + blx 0xfe76fd26 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr9, cr13, {7} │ │ │ │ smullscc pc, r9, r8, r8 @ │ │ │ │ - strtmi r4, [r9], -r0, asr #12 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfe1efb98 │ │ │ │ - @ instruction: 0xf79f4620 │ │ │ │ - strtmi pc, [r9], -r3, ror #16 │ │ │ │ - strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ - svclt 0x001bf7fd │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #26 │ │ │ │ - blge 0x96f0fc │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [sl], #-0 │ │ │ │ + ldmge r2!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + andsvc pc, sp, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r2, r8, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f83306 │ │ │ │ - @ instruction: 0xf7fdfbd7 │ │ │ │ - @ instruction: 0xf898bf04 │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57e005a │ │ │ │ - vtst.8 q13, q9, │ │ │ │ - vmov.i32 d23, #3328 @ 0x00000d00 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r4, -sp, asr #19] │ │ │ │ - stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmiage ip, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 7, pc, cr9, cr13, {7} @ │ │ │ │ - @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fdfe5b │ │ │ │ - @ instruction: 0xf898bee4 │ │ │ │ - ldrdlt r3, [r3, -r9]! │ │ │ │ - ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ - @ instruction: 0xf57e0059 │ │ │ │ - vmla.i8 d26, d2, d9 │ │ │ │ - vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ - stmdbge r4, {r1, r3, r9} │ │ │ │ - movwcs r4, #1600 @ 0x640 │ │ │ │ - strvs lr, [r4, -sp, asr #19] │ │ │ │ - stmib sp, {r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f33307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r8!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 6, pc, cr9, cr13, {7} @ │ │ │ │ - teqpeq r2, #4 @ p-variant is OBSOLETE │ │ │ │ - vqdmulh.s d2, d1, d18 │ │ │ │ - blcs 0x952cb0 │ │ │ │ - mrrcge 6, 3, pc, r2, cr14 @ │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r1, fp, sp, lsl #28 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r1, fp, fp, asr #28 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - ldrdeq r1, [fp], -r1 @ │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r1, fp, sp, lsl #27 │ │ │ │ - andeq r0, fp, r1, asr #10 │ │ │ │ - andeq r1, fp, r1, lsr sp │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + strls r7, [r6, #-1540] @ 0xfffff9fc │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + mcr2 7, 5, pc, cr10, cr3, {7} @ │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fda8a1 │ │ │ │ + @ instruction: 0x4640bebe │ │ │ │ + mrc2 7, 0, pc, cr14, cr5, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + smullscc pc, r9, r8, r8 @ │ │ │ │ + @ instruction: 0xf8d8b123 │ │ │ │ + ldrsbeq r3, [r9], #-0 │ │ │ │ + ldmge lr, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + subsvs pc, sp, #536870916 @ 0x20000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + strbmi sl, [r0], -r4, lsl #18 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + strls r7, [r6, #-1540] @ 0xfffff9fc │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + mcr2 7, 4, pc, cr10, cr3, {7} @ │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7fda8cd │ │ │ │ + @ instruction: 0xf004be9e │ │ │ │ + blcs 0x932a8c │ │ │ │ + mvnshi pc, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf63e2b22 │ │ │ │ + andge sl, r1, #15616 @ 0x3d00 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r1, fp, r9, lsr pc │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r1, fp, r7, ror pc │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + strdeq r1, [fp], -sp │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + @ instruction: 0x000b1eb9 │ │ │ │ + andeq r0, fp, r5, asr #12 │ │ │ │ + andeq r1, fp, sp, asr lr │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ac0e │ │ │ │ + @ instruction: 0xf404abfa │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strtmi r8, [r1], -sp, lsl #14 │ │ │ │ + @ instruction: 0x462186f5 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ strls r0, [r8, -r5, ror #7] │ │ │ │ - ldrhi pc, [fp], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf95ef7f2 │ │ │ │ + strhi pc, [r3], -r1, lsl #2 │ │ │ │ + @ instruction: 0xf8c8f7f2 │ │ │ │ subeq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr14, cr7, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr2, cr7, {7} │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0x4621ae5a │ │ │ │ + @ instruction: 0x4621ae30 │ │ │ │ @ instruction: 0xf7f2a804 │ │ │ │ - strcs pc, [r1], #-2331 @ 0xfffff6e5 │ │ │ │ + strcs pc, [r1], #-2181 @ 0xfffff77b │ │ │ │ stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ vsubl.s8 q11, d16, d1 │ │ │ │ strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - blx 0x1defd62 │ │ │ │ - mcrlt 7, 2, pc, cr9, cr13, {7} @ │ │ │ │ + blx 0xeefe8e │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr15, cr13, {7} │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strhi pc, [r6], -r1 │ │ │ │ + strbhi pc, [lr, #1]! @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - @ instruction: 0x4621abd1 │ │ │ │ + @ instruction: 0x4621abbd │ │ │ │ strls sl, [r7, #-2052] @ 0xfffff7fc │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #507904 @ 0x7c000 │ │ │ │ - blge 0xff46f3ac │ │ │ │ + mvneq pc, #8978432 @ 0x890000 │ │ │ │ + blge 0xfef6f4d8 │ │ │ │ eorpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ + ldc2 7, cr15, [r0, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdabbd │ │ │ │ - svclt 0x0000be2a │ │ │ │ - umulleq lr, r5, ip, r4 │ │ │ │ + @ instruction: 0xf7fdaba9 │ │ │ │ + svclt 0x0000be00 │ │ │ │ + addeq lr, r5, r6, lsl #7 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404abbe │ │ │ │ + @ instruction: 0xf404abaa │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ - strls r8, [r7], -r1, lsr #13 │ │ │ │ + strls r8, [r7], -r9, lsl #13 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #8, 14 @ 0x200000 │ │ │ │ - ldrhi pc, [ip, #257]! @ 0x101 │ │ │ │ - @ instruction: 0xf90ef7f2 │ │ │ │ + strhi pc, [r4, #257]! @ 0x101 │ │ │ │ + @ instruction: 0xf878f7f2 │ │ │ │ rsbsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr14, cr7, {7} │ │ │ │ + mcr2 7, 3, pc, cr2, cr7, {7} @ │ │ │ │ adcsle r2, r0, r0, lsl #16 │ │ │ │ - mcrlt 7, 0, pc, cr9, cr13, {7} @ │ │ │ │ + ldcllt 7, cr15, [pc, #1012] @ 0xb2330 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ - strbhi pc, [r2, #1]! @ │ │ │ │ + strbhi pc, [sl, #1] @ │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - stmdage r4, {r0, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ strls r4, [r7, #-1569] @ 0xfffff9df │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - mvneq pc, #14614528 @ 0xdf0000 │ │ │ │ - blge 0xfe46f42c │ │ │ │ + mvneq pc, #4784128 @ 0x490000 │ │ │ │ + blge 0x1f6f558 │ │ │ │ sbccs pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdab7d │ │ │ │ - strteq fp, [r1], #-3562 @ 0xfffff216 │ │ │ │ - blge 0xfe12f34c │ │ │ │ + @ instruction: 0xf7fdab69 │ │ │ │ + strteq fp, [r1], #-3520 @ 0xfffff240 │ │ │ │ + blge 0x1c2f478 │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strthi pc, [r6], -r1 │ │ │ │ + strhi pc, [lr], -r1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1019708 │ │ │ │ - @ instruction: 0xf7f28532 │ │ │ │ - @ instruction: 0xf648f8d1 │ │ │ │ + @ instruction: 0xf7f2851a │ │ │ │ + @ instruction: 0xf648f83b │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74640 │ │ │ │ - stmdacs r0, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f43f │ │ │ │ - stcllt 7, cr15, [fp, #1012] @ 0x3f4 │ │ │ │ + stclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - stclge 4, cr15, [r5, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [fp, #244] @ 0xf4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f63407 │ │ │ │ - @ instruction: 0xf7fdfe33 │ │ │ │ - @ instruction: 0xf404bdb2 │ │ │ │ + @ instruction: 0xf7fdfdf7 │ │ │ │ + @ instruction: 0xf404bd88 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf53d071b │ │ │ │ - rsclt sl, r3, #168, 26 @ 0x2a00 │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ + @ instruction: 0xf8d8ad7e │ │ │ │ vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + strbmi r4, [r0], -r3, lsl #4 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r8, #1835008 @ 0x1c0000 │ │ │ │ - strls sl, [r7], #-2308 @ 0xfffff6fc │ │ │ │ + blcs 0x61eba4 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andls r8, r7, #248512512 @ 0xed00000 │ │ │ │ + andcs sl, r8, #4, 18 @ 0x10000 │ │ │ │ strls r2, [r8, #-1024] @ 0xfffffc00 │ │ │ │ strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfcd7 │ │ │ │ - @ instruction: 0xf1b3bd8c │ │ │ │ + @ instruction: 0xf7fdfc9b │ │ │ │ + @ instruction: 0xf1b3bd62 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404ad10 │ │ │ │ + @ instruction: 0xf404ace6 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf3c44903 │ │ │ │ - @ instruction: 0xf0042703 │ │ │ │ - @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - @ instruction: 0xf8988139 │ │ │ │ + @ instruction: 0xf8988135 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strbthi pc, [r6], -r0 @ │ │ │ │ - b 0x1175da8 │ │ │ │ + strbthi pc, [r7], -r0 @ │ │ │ │ + b 0x1175ed4 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #244, 24 @ 0xf400 │ │ │ │ + andcs sl, r1, #51712 @ 0xca00 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 , d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ + strls r9, [r6, -r4, lsl #12] │ │ │ │ strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf99cf7f4 │ │ │ │ - ldcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf960f7f4 │ │ │ │ + ldclt 7, cr15, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - sbchi pc, r9, r1 │ │ │ │ + sbchi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - adcshi pc, r0, r1 │ │ │ │ + adchi pc, sp, r1 │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ - ldclge 4, cr15, [r5], {125} @ 0x7d │ │ │ │ + stcge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb1fa0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb20cc │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf859 │ │ │ │ - eorcs fp, r0, #49920 @ 0xc300 │ │ │ │ + @ instruction: 0xf7fdf81d │ │ │ │ + eorcs fp, r0, #39168 @ 0x9900 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorscs r8, r0, #262144000 @ 0xfa00000 │ │ │ │ + eorscs r8, r0, #252, 12 @ 0xfc00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf1b386e5 │ │ │ │ + @ instruction: 0xf1b386e7 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - stmdbge r4, {r1, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r7, sl, fp, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045506 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b0f7f6 │ │ │ │ - stclt 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xf874f7f6 │ │ │ │ + ldcllt 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049105 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r8, sl} │ │ │ │ + streq pc, [pc, #-4] @ 0xb2120 │ │ │ │ + vaddw.u8 , q2, d5 │ │ │ │ + stmdbge r4, {r0, r1, r9, lr} │ │ │ │ @ instruction: 0xf5b34640 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - andls r8, r6, #244, 14 @ 0x3d00000 │ │ │ │ + andls r8, r6, #63438848 @ 0x3c80000 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ movwcs r3, #1027 @ 0x403 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59304 │ │ │ │ - @ instruction: 0xf7fdf93f │ │ │ │ - @ instruction: 0xf404bd00 │ │ │ │ + @ instruction: 0xf7fdf903 │ │ │ │ + @ instruction: 0xf404bcd6 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf3c44903 │ │ │ │ - @ instruction: 0xf0042703 │ │ │ │ - @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf89887e5 │ │ │ │ + @ instruction: 0xf89887e3 │ │ │ │ ldmib r8, {r0, r3, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r2, r4, r5, r9, ip, sp} │ │ │ │ - strhi pc, [lr], -r0 │ │ │ │ - b 0x1175eb8 │ │ │ │ + ldrhi pc, [r0], -r0 │ │ │ │ + b 0x1175fe4 │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3180 @ 0xc6c │ │ │ │ + movwls sl, #3138 @ 0xc42 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r1, r2, r9, sl, ip, pc}^ │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f44507 │ │ │ │ - @ instruction: 0xf7fdf913 │ │ │ │ - @ instruction: 0xf8d8bcd4 │ │ │ │ + @ instruction: 0xf7fdf8d7 │ │ │ │ + @ instruction: 0xf8d8bcaa │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - vmov.i32 q13, #50943 @ 0x0000c6ff │ │ │ │ + vmull.u8 q13, d4, d28 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfde5 │ │ │ │ - @ instruction: 0xf898bcba │ │ │ │ + @ instruction: 0xf7fdfda9 │ │ │ │ + @ instruction: 0xf898bc90 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - ldrbhi pc, [r8, #-0] @ │ │ │ │ - b 0x1175f30 │ │ │ │ + ldrbhi pc, [r9, #-0] @ │ │ │ │ + b 0x117605c │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #48, 24 @ 0x3000 │ │ │ │ + andcs sl, r1, #1536 @ 0x600 │ │ │ │ andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049505 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r6, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdf8d1 │ │ │ │ - @ instruction: 0xf898bc92 │ │ │ │ + @ instruction: 0xf7fdf895 │ │ │ │ + @ instruction: 0xf898bc68 │ │ │ │ @ instruction: 0xf8d810d9 │ │ │ │ @ instruction: 0xf8d830d0 │ │ │ │ stmdbcs r0, {r2, r4, r6, r7, sp} │ │ │ │ - strhi pc, [r8, #-0]! │ │ │ │ - b 0x1175f80 │ │ │ │ + strhi pc, [r9, #-0]! │ │ │ │ + b 0x11760ac │ │ │ │ bicsmi r0, fp, #134217730 @ 0x8000002 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r4, {r3, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r9, [r8, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb2138 │ │ │ │ + streq pc, [pc, #-4] @ 0xb2264 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xf8aaf7f4 │ │ │ │ - stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf86ef7f4 │ │ │ │ + mcrrlt 7, 15, pc, r1, cr13 @ │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdfbbb │ │ │ │ - @ instruction: 0xf3c4bbdf │ │ │ │ + @ instruction: 0xf7fdfb7f │ │ │ │ + @ instruction: 0xf3c4bbb5 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r5, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - blx 0xfea7016e │ │ │ │ - bllt 0xff370194 │ │ │ │ + blx 0x1b7029a │ │ │ │ + bllt 0xfe8f02c0 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [sl, r0, asr #12] │ │ │ │ - blge 0xff1af7a0 │ │ │ │ + blge 0xfe72f8cc │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - ldc2l 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ - stclt 7, cr15, [r7], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + bllt 0x302f4 │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldrsbcs pc, [r4], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b84b5 │ │ │ │ + svceq 0x009b84b6 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb2df8 │ │ │ │ - blge 0xfe82f3ec │ │ │ │ + blcs 0xb2f24 │ │ │ │ + blge 0x1daf518 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ strls r4, [r8, #-1600] @ 0xfffff9c0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r4, [r5, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0xb2210 │ │ │ │ + streq pc, [pc, #-4] @ 0xb233c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - @ instruction: 0xf83ef7f4 │ │ │ │ - bllt 0xb0218 │ │ │ │ + @ instruction: 0xf802f7f4 │ │ │ │ + bllt 0xff630344 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [lr, r0, asr #12] │ │ │ │ - blge 0xfe12f824 │ │ │ │ + blge 0x16af950 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - ldc2 7, cr15, [r0, #-976] @ 0xfffffc30 │ │ │ │ - bllt 0xffa3024c │ │ │ │ + ldc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ + bllt 0xfefb0378 │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [pc, r0, asr #12] │ │ │ │ - blge 0x1aaf858 │ │ │ │ + blge 0x102f984 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf956f7f4 │ │ │ │ - bllt 0xff3b0280 │ │ │ │ + @ instruction: 0xf91af7f4 │ │ │ │ + bllt 0xfe9303ac │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ ldreq r4, [fp, r0, asr #12] │ │ │ │ - blge 0x142f88c │ │ │ │ + blge 0x9af9b8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf93cf7f4 │ │ │ │ - bllt 0xfed302b4 │ │ │ │ + @ instruction: 0xf900f7f4 │ │ │ │ + bllt 0xfe2b03e0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049304 │ │ │ │ strls r0, [r8, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fdfdad │ │ │ │ - movwcs fp, #6951 @ 0x1b27 │ │ │ │ + @ instruction: 0xf7fdfd71 │ │ │ │ + movwcs fp, #6909 @ 0x1afd │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ strcs r4, [r0, #-1600] @ 0xfffff9c0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strls r2, [r5, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049506 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdff11 │ │ │ │ - @ instruction: 0xf8d8bb88 │ │ │ │ + @ instruction: 0xf7fdfed5 │ │ │ │ + @ instruction: 0xf8d8bb5e │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d079a │ │ │ │ - @ instruction: 0xf3c4ab0a │ │ │ │ + vmull.u q13, d20, d0[4] │ │ │ │ stmdbge r4, {r0, r1, r9, sp} │ │ │ │ movwcs r9, #516 @ 0x204 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #100663296 @ 0x6000000 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf8f9 │ │ │ │ - @ instruction: 0xf8d8bb6e │ │ │ │ + @ instruction: 0xf7fdf8bd │ │ │ │ + @ instruction: 0xf8d8bb44 │ │ │ │ @ instruction: 0x464030d0 │ │ │ │ @ instruction: 0xf57d0799 │ │ │ │ - movwcs sl, #2800 @ 0xaf0 │ │ │ │ + movwcs sl, #2758 @ 0xac6 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049205 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f49508 │ │ │ │ - @ instruction: 0xf7fdf8df │ │ │ │ - movwcs fp, #2900 @ 0xb54 │ │ │ │ + @ instruction: 0xf7fdf8a3 │ │ │ │ + movwcs fp, #2858 @ 0xb2a │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r4, #4, 18 @ 0x10000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r5, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [r8, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfe9f0370 │ │ │ │ - blt 0xff2f0398 │ │ │ │ + blx 0x1af049c │ │ │ │ + blt 0xfe8704c4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbmi r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strcs pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldrthi pc, [r8], r0 @ │ │ │ │ + ldrthi pc, [r5], r0 @ │ │ │ │ smullsne pc, r9, r8, r8 @ │ │ │ │ eorscc lr, r4, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - svceq 0x009b8443 │ │ │ │ + svceq 0x009b8447 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0xb2fdc │ │ │ │ - bge 0xfebaf5d0 │ │ │ │ + blcs 0xb3108 │ │ │ │ + bge 0xfe12f6fc │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #513 @ 0x201 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fdff53 │ │ │ │ - @ instruction: 0xf404bb14 │ │ │ │ + @ instruction: 0xf7fdff17 │ │ │ │ + vst1.64 {d11-d12}, [r4 :128], sl │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf3c44903 │ │ │ │ - @ instruction: 0xf0042703 │ │ │ │ - @ instruction: 0xf5b3060f │ │ │ │ + @ instruction: 0xf0042903 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b34603 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r8, sl, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, r6, r8, sl, pc} │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ + strls r9, [r6, -r4, lsl #12] │ │ │ │ strmi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9a2f7f4 │ │ │ │ - blt 0xfe170424 │ │ │ │ + @ instruction: 0xf966f7f4 │ │ │ │ + blt 0x16f0550 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f49408 │ │ │ │ - @ instruction: 0xf7fdfe6d │ │ │ │ - vst1.64 {d11-d12}, [r4 :128], r4 │ │ │ │ + @ instruction: 0xf7fdfe31 │ │ │ │ + vst1.32 {d11-d12}, [r4 :256], sl │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r1, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb6b │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], r5 │ │ │ │ + @ instruction: 0xf7fdfb2f │ │ │ │ + vst1.8 {d11-d12}, [r4 :128], fp │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r5, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf0049508 │ │ │ │ movwls r0, #21519 @ 0x540f │ │ │ │ @ instruction: 0xf7f49406 │ │ │ │ - @ instruction: 0xf7fdfb53 │ │ │ │ - vmvn.i16 d27, #52480 @ 0xcd00 │ │ │ │ - blcs 0x13b1c4 │ │ │ │ - strbhi pc, [r3, #-0] @ │ │ │ │ + @ instruction: 0xf7fdfb17 │ │ │ │ + vmov.i16 d27, #49920 @ 0xc300 │ │ │ │ + blcs 0x13b2f0 │ │ │ │ + strbhi pc, [r2, #-0] @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #52, 20 @ 0x34000 │ │ │ │ + rsclt sl, r3, #40960 @ 0xa000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e704 │ │ │ │ - tstphi lr, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xc7e830 │ │ │ │ + rscshi pc, r6, r1, asr #4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe152900 │ │ │ │ + blcc 0xfe1529cc │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r5, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r3, r7, r9, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb2508 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb2634 │ │ │ │ + stmdbge r4, {r1, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edb3c │ │ │ │ + blvc 0x1edc68 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [lr], #984 @ 0x3d8 │ │ │ │ - blt 0x3f0510 │ │ │ │ + ldc2 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + stmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r0, #1946157059 @ 0x74000003 │ │ │ │ - strls sl, [r7], #-2308 @ 0xfffff6fc │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f3694 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andls r8, r7, #201326595 @ 0xc000003 │ │ │ │ + andcs sl, r0, #4, 18 @ 0x10000 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfccd │ │ │ │ - vmul.f , q10, d3[6] │ │ │ │ - blcs 0x13b268 │ │ │ │ - strbhi pc, [r6], #-0 @ │ │ │ │ + @ instruction: 0xf7fdfc91 │ │ │ │ + vmul.f , q10, d1[0] │ │ │ │ + blcs 0x13b394 │ │ │ │ + strbhi pc, [r7], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - rsclt sl, r3, #3702784 @ 0x388000 │ │ │ │ + rsclt sl, r3, #184, 18 @ 0x2e0000 │ │ │ │ @ instruction: 0xf8d89309 │ │ │ │ - blcs 0xc7e7a8 │ │ │ │ - tstphi lr, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0xc7e8d4 │ │ │ │ + rscshi pc, r6, r1, asr #4 │ │ │ │ addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0xfe15285c │ │ │ │ + blcc 0xfe152928 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ - ldm pc, {r2, r3, r6, r7, r8, pc}^ @ │ │ │ │ + ldm pc, {r2, r4, r5, r7, r8, pc}^ @ │ │ │ │ ldrne pc, [r7, -r3] │ │ │ │ ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ - ldc 3, cr2, [pc, #16] @ 0xb25ac │ │ │ │ - stmdbge r4, {r1, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb26d8 │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1edbe0 │ │ │ │ + blvc 0x1edd0c │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ - ldmiblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ + ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [sl, r2, lsl #6]! │ │ │ │ strb r2, [r8, r6, lsl #6]! │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #738197506 @ 0x2c000002 │ │ │ │ - strls sl, [r7], #-2308 @ 0xfffff6fc │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f3738 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andls r8, r7, #-1006632959 @ 0xc4000001 │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdfc7b │ │ │ │ - rsclt fp, r3, #2506752 @ 0x264000 │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - vmlal.u q9, d4, d0[0] │ │ │ │ - vaddw.u8 q9, q10, d0 │ │ │ │ - @ instruction: 0xf0033503 │ │ │ │ - @ instruction: 0x4640031f │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - tstls r4, fp, ror #6 │ │ │ │ - andls sl, r6, #4, 18 @ 0x10000 │ │ │ │ + @ instruction: 0xf7fdfc3f │ │ │ │ + @ instruction: 0xf8d8b96f │ │ │ │ + rsclt r3, r0, #140 @ 0x8c │ │ │ │ + subcs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + orrcs pc, r0, r4, asr #7 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + andls r4, r9, r3, lsl #8 │ │ │ │ + cmpphi r2, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ strls r2, [r7], #-514 @ 0xfffffdfe │ │ │ │ - strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + strcs r9, [r1], #-1288 @ 0xfffffaf8 │ │ │ │ @ instruction: 0xf7f69405 │ │ │ │ - @ instruction: 0xf7fdfc5d │ │ │ │ - tstcs r0, #2015232 @ 0x1ec000 │ │ │ │ + @ instruction: 0xf7fdfc21 │ │ │ │ + tstcs r0, #1327104 @ 0x144000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x232087c1 │ │ │ │ + @ instruction: 0x232087ac │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b287ab │ │ │ │ + @ instruction: 0xf5b28797 │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - tstls r4, sl, ror #18 │ │ │ │ + tstls r4, r0, asr #18 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ adcsne pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f39508 │ │ │ │ - @ instruction: 0xf7fdfa5b │ │ │ │ - rsclt fp, r3, #1490944 @ 0x16c000 │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x8f0770 │ │ │ │ + ldmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + vmlal.u , d20, d0[4] │ │ │ │ vmla.f q9, q2, d0[0] │ │ │ │ - vaddl.u8 q9, d20, d0 │ │ │ │ @ instruction: 0xf0033503 │ │ │ │ - vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ - blcs 0x6036a8 │ │ │ │ - msrhi CPSR_fsx, #268435456 @ 0x10000000 │ │ │ │ - strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - andls sl, r4, r4, lsl #18 │ │ │ │ - strcs r4, [r1], #-1600 @ 0xfffff9c0 │ │ │ │ - strls r9, [r5], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ - ldmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwls fp, #37603 @ 0x92e3 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ + andls r0, r9, pc, lsl r3 │ │ │ │ + vorr.i16 d18, #50432 @ 0xc500 │ │ │ │ + vaddl.u8 q9, d20, d0 │ │ │ │ + vshl.s8 d4, d3, d1 │ │ │ │ + stmib sp, {r0, r2, r4, r8, r9, pc}^ │ │ │ │ + stmdbge r4, {r1, r2, sl, ip} │ │ │ │ + strbmi r9, [r0], -r4 │ │ │ │ + strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ + @ instruction: 0xf7f69405 │ │ │ │ + @ instruction: 0xf7fdfbe5 │ │ │ │ + @ instruction: 0xf8d8b915 │ │ │ │ + rsclt r3, r2, #140 @ 0x8c │ │ │ │ smlalbtcs pc, r0, r4, r3 @ │ │ │ │ addcs pc, r0, r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x61701c │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andls r8, r4, r1, lsl r3 │ │ │ │ - tstls r6, r0, asr #12 │ │ │ │ - stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - andcs r4, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf7f69205 │ │ │ │ - @ instruction: 0xf7fdfc03 │ │ │ │ - orrcs fp, r0, #540672 @ 0x84000 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aae6 │ │ │ │ - stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - ldcge 4, cr15, [lr, #248] @ 0xf8 │ │ │ │ - @ instruction: 0xf43e2a0f │ │ │ │ - @ instruction: 0xf3c4ad9b │ │ │ │ - strteq r1, [r6], -r0, asr #7 │ │ │ │ - @ instruction: 0xf898d504 │ │ │ │ - stmdbcs r0, {r0, r2, r3, r4, r5, r7, ip} │ │ │ │ - ldcge 4, cr15, [r2, #248] @ 0xf8 │ │ │ │ - movwcs lr, #10701 @ 0x29cd │ │ │ │ - mcr2 7, 0, pc, cr2, cr13, {4} @ │ │ │ │ - strmi r9, [r1], -r2, lsl #20 │ │ │ │ - strbmi r9, [r0], -r2 │ │ │ │ - stc2 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ - ldc2l 7, cr15, [sl, #628]! @ 0x274 │ │ │ │ - strmi r9, [r7], -r3, lsl #22 │ │ │ │ - addne pc, r0, r4, asr #7 │ │ │ │ - subeq lr, r3, r0, asr #20 │ │ │ │ - @ instruction: 0x13a4f642 │ │ │ │ - orrscs pc, r7, #192, 4 │ │ │ │ - @ instruction: 0xf79e681c │ │ │ │ - bmi 0xc711f8 │ │ │ │ - svccc 0x0070ee1d │ │ │ │ - ldrbtmi r9, [sl], #-2306 @ 0xfffff6fe │ │ │ │ - ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ - andls r4, r1, r0, lsl r4 │ │ │ │ - eorseq pc, ip, ip, asr #12 │ │ │ │ - addseq pc, r1, r0, asr #5 │ │ │ │ - tstls r0, r1, lsl r4 │ │ │ │ - @ instruction: 0xf6001913 │ │ │ │ - ldrtmi r7, [sl], #-268 @ 0xfffffef4 │ │ │ │ - svceq 0x000cf8d0 │ │ │ │ - stc2l 7, cr15, [sl, #632]! @ 0x278 │ │ │ │ - @ instruction: 0x4629463a │ │ │ │ + rscshi pc, r8, #268435456 @ 0x10000000 │ │ │ │ + strbmi r9, [r0], -r4 │ │ │ │ + stmdbge r4, {r1, r2, r8, ip, pc} │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + andls r2, r5, #268435456 @ 0x10000000 │ │ │ │ + blx 0xff2f07f2 │ │ │ │ + ldmlt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + orrmi r1, r3, #0, 6 │ │ │ │ + bge 0xff56fa20 │ │ │ │ + tstpeq sp, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf43e290d │ │ │ │ + bcs 0x49de64 │ │ │ │ + stcge 4, cr15, [r9, #248] @ 0xf8 │ │ │ │ + bicne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + strle r0, [r4, #-1574] @ 0xfffff9da │ │ │ │ + umlalsne pc, sp, r8, r8 @ │ │ │ │ + @ instruction: 0xf43e2900 │ │ │ │ + stmib sp, {r7, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf79d2302 │ │ │ │ + bls 0x171e08 │ │ │ │ + andls r4, r2, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f24640 │ │ │ │ - @ instruction: 0xf7fdfe35 │ │ │ │ - tstcs r0, #1212416 @ 0x128000 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0x23208739 │ │ │ │ - msreq SPSR_, #192, 4 │ │ │ │ - @ instruction: 0xf000429a │ │ │ │ - @ instruction: 0xf5b28723 │ │ │ │ - @ instruction: 0xf47d0fc0 │ │ │ │ - smlabtls r4, r2, r8, sl │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rscscc pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + pldw [sp, r7, ror #26] │ │ │ │ + blls 0x1b1df8 │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ + b 0x10b6a6c │ │ │ │ + @ instruction: 0xf6420043 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ + ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ + blx 0x5f06f4 │ │ │ │ + vnmls.f32 s8, s26, s27 │ │ │ │ + stmdbls r2, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ + ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ + @ instruction: 0xf64c9001 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + ldrmi r0, [r1], #-145 @ 0xffffff6f │ │ │ │ + ldmdbne r3, {r8, ip, pc} │ │ │ │ + tstpvc ip, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8d0443a │ │ │ │ + @ instruction: 0xf79e0f0c │ │ │ │ + @ instruction: 0x463afd55 │ │ │ │ + strbmi r4, [r0], -r9, lsr #12 │ │ │ │ + ldc2l 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ + stmdblt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + strhi pc, [r3, -r0]! │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ + strhi pc, [lr, -r0] │ │ │ │ + svceq 0x00c0f5b2 │ │ │ │ + ldmge r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39508 │ │ │ │ - @ instruction: 0xf7fdf9b3 │ │ │ │ - @ instruction: 0xf3c4b8b3 │ │ │ │ - blcs 0x13b4d8 │ │ │ │ - strbhi pc, [pc], #0 @ 0xb27d8 @ │ │ │ │ + @ instruction: 0xf7fdf979 │ │ │ │ + vmlal.u8 , d20, d11 │ │ │ │ + blcs 0x13b600 │ │ │ │ + strbhi pc, [sp], #0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - stmdbge r4, {r1, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r7, fp, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [r2], #-984 @ 0xfffffc28 │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffaf0902 │ │ │ │ + ldmdalt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq sp, r5, sl, lsl #16 │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andls r8, r8, #1879048198 @ 0x70000006 │ │ │ │ - andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ - strls r2, [r7], #-1280 @ 0xfffffb00 │ │ │ │ - andls r2, r6, #16777216 @ 0x1000000 │ │ │ │ + addeq sp, r5, r0, ror #13 │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f397c │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + tstls r7, pc, asr #4 │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + strcs r2, [r1], #-513 @ 0xfffffdff │ │ │ │ + andls r2, r6, #0, 10 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x16f081e │ │ │ │ - ldmdalt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - @ instruction: 0xf8d89309 │ │ │ │ - vaddl.u8 , d20, d12 │ │ │ │ - strbmi r3, [r0], -r3, lsl #10 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - vpadd.i8 d2, d1, d5 │ │ │ │ - andcs r8, r2, #-1342177276 @ 0xb0000004 │ │ │ │ - strls sl, [r7], #-2308 @ 0xfffff6fc │ │ │ │ + blx 0x870946 │ │ │ │ + stmdalt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [ip], r8 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + vorr.i32 d16, #52992 @ 0x0000cf00 │ │ │ │ + blcs 0x5f39b4 │ │ │ │ + vshl.s8 d9, d9, d1 │ │ │ │ + andls r8, r7, #805306371 @ 0x30000003 │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ strls r2, [r8, #-1025] @ 0xfffffbff │ │ │ │ strls r2, [r6], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f64504 │ │ │ │ - @ instruction: 0xf7fdf81b │ │ │ │ - movwcs fp, #6352 @ 0x18d0 │ │ │ │ + @ instruction: 0xf7f54504 │ │ │ │ + @ instruction: 0xf7fdffe1 │ │ │ │ + movwcs fp, #6312 @ 0x18a8 │ │ │ │ orrvc pc, r0, #192, 4 │ │ │ │ - blcs 0x102918 │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00d3f7fd │ │ │ │ - mcr2 7, 3, pc, cr14, cr1, {7} @ │ │ │ │ - blls 0x1bb8a0 │ │ │ │ + blcs 0x102a40 │ │ │ │ + stmdage r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c1f7fd │ │ │ │ + mrc2 7, 0, pc, cr6, cr1, {7} │ │ │ │ + blls 0x1bb9c8 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdffdd │ │ │ │ - subsmi fp, r2, #184, 16 @ 0xb80000 │ │ │ │ - @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fdf829 │ │ │ │ - @ instruction: 0xf004b8b2 │ │ │ │ - blcs 0x8b3880 │ │ │ │ + @ instruction: 0xf7fdffa3 │ │ │ │ + subsmi fp, r2, #144, 16 @ 0x900000 │ │ │ │ + @ instruction: 0xf7f44640 │ │ │ │ + @ instruction: 0xf7fdffef │ │ │ │ + @ instruction: 0xf004b88a │ │ │ │ + blcs 0x8b39a8 │ │ │ │ qadd16mi fp, fp, r8 │ │ │ │ - ldrbthi pc, [r4], r0 @ │ │ │ │ + ldrbhi pc, [lr], r0 @ │ │ │ │ rscsne pc, pc, #4 │ │ │ │ rsbseq pc, r0, #570425344 @ 0x22000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldrhi pc, [sl, r0] │ │ │ │ + strhi pc, [r4, r0] │ │ │ │ rscsne pc, r8, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b2 │ │ │ │ - ldmdbge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1410611 │ │ │ │ - @ instruction: 0xf79d80b1 │ │ │ │ - @ instruction: 0xf642fd1b │ │ │ │ + @ instruction: 0xf79d809b │ │ │ │ + @ instruction: 0xf642fc87 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs fp, {r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf79e9302 │ │ │ │ - bmi 0xff631040 │ │ │ │ + bmi 0xff5b0f18 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf5004413 │ │ │ │ strtmi r6, [sl], #-377 @ 0xfffffe87 │ │ │ │ svceq 0x0090f8d0 │ │ │ │ - stc2l 7, cr15, [r4], #632 @ 0x278 │ │ │ │ + mrrc2 7, 9, pc, r0, cr14 @ │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ strbmi r2, [r0], -r3, lsl #2 │ │ │ │ - ldc2l 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ - stmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ - strhi pc, [r0, #-0]! │ │ │ │ + ldrhi pc, [r8, #-0] │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404af99 │ │ │ │ + @ instruction: 0xf404af87 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #588 @ 0x24c │ │ │ │ + rsclt sl, r4, #516 @ 0x204 │ │ │ │ strbmi fp, [r0], -ip, lsr #18 │ │ │ │ - blx 0xff870954 │ │ │ │ + blx 0xfe9f0a7c │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf898a854 │ │ │ │ - blcs 0xbece0 │ │ │ │ - orrhi pc, r0, r1 │ │ │ │ + @ instruction: 0xf898a82c │ │ │ │ + blcs 0xbee08 │ │ │ │ + msrhi SPSR_f, r1 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef2001 │ │ │ │ - movwcs pc, #11229 @ 0x2bdd @ │ │ │ │ + movwcs pc, #11081 @ 0x2b49 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - strbmi r8, [r0], -r2, ror #3 │ │ │ │ - blx 0xfe8f0980 │ │ │ │ + strbmi r8, [r0], -r6, ror #3 │ │ │ │ + blx 0x1a70aa8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf73 │ │ │ │ - vst2.8 {d27-d28}, [pc :256], sl │ │ │ │ + @ instruction: 0xf7fdaf61 │ │ │ │ + vst2.8 {d27-d28}, [pc :64], r2 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ eormi r0, r3, pc, lsl r3 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrthi pc, [sp], #0 @ │ │ │ │ + ldrthi pc, [r6], #0 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - vqrdmlsh.s q13, q2, d1[4] │ │ │ │ - blcc 0x1d375ec │ │ │ │ + vqrdmlsh.s q13, q2, d3[3] │ │ │ │ + blcc 0x1d37714 │ │ │ │ @ instruction: 0xf63d2b05 │ │ │ │ - andge sl, r1, #364 @ 0x16c │ │ │ │ + andge sl, r1, #292 @ 0x124 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r2, fp, r9, asr sl │ │ │ │ - andeq r0, fp, sp, lsl #17 │ │ │ │ - andeq r2, fp, r7, asr #20 │ │ │ │ - andeq r2, fp, r5, lsr sl │ │ │ │ - andeq r2, fp, fp, lsl sl │ │ │ │ - strdeq r2, [fp], -r5 │ │ │ │ + andeq r2, fp, r1, lsl #23 │ │ │ │ + muleq fp, r1, r9 │ │ │ │ + andeq r2, fp, pc, ror #22 │ │ │ │ + andeq r2, fp, sp, asr fp │ │ │ │ + andeq r2, fp, r3, asr #22 │ │ │ │ + andeq r2, fp, sp, lsl fp │ │ │ │ @ instruction: 0xf47d0720 │ │ │ │ - @ instruction: 0xf8d8af49 │ │ │ │ + @ instruction: 0xf8d8af37 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, r1, asr #30 │ │ │ │ - ldc2l 7, cr15, [r8], #-648 @ 0xfffffd78 │ │ │ │ + eorscs sl, pc, pc, lsr #30 │ │ │ │ + blx 0xff9f09c6 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ - @ instruction: 0xf7fd300c │ │ │ │ - @ instruction: 0xf8d8b802 │ │ │ │ + @ instruction: 0xf7fc300c │ │ │ │ + @ instruction: 0xf8d8bfda │ │ │ │ ldmibeq r3, {r4, r6, r7, sp}^ │ │ │ │ bicseq lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf57d07de │ │ │ │ - movwcs sl, #7985 @ 0x1f31 │ │ │ │ + movwcs sl, #7967 @ 0x1f1f │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - svclt 0x00f5f7fc │ │ │ │ + svclt 0x00cdf7fc │ │ │ │ teqeq r4, r8 @ │ │ │ │ - blx 0x1370a04 │ │ │ │ + @ instruction: 0xf9b6f7f1 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf25 │ │ │ │ - ldmib r8, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf13 │ │ │ │ + ldmib r8, {r2, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7f10134 │ │ │ │ - stmdacs r0, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x001cf43d │ │ │ │ - svclt 0x00e3f7fc │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x000af43d │ │ │ │ + svclt 0x00bbf7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - @ instruction: 0x4640af15 │ │ │ │ - blx 0x1370a30 │ │ │ │ + strbmi sl, [r0], -r3, lsl #30 │ │ │ │ + @ instruction: 0xf9b6f7f1 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0f │ │ │ │ - @ instruction: 0x4621bfd6 │ │ │ │ - @ instruction: 0xf7f1a804 │ │ │ │ - strcs pc, [r1], #-3097 @ 0xfffff3e7 │ │ │ │ - stmdbge r4, {r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf6464640 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r0], #-517 @ 0xfffffdfb │ │ │ │ - mcr2 7, 4, pc, cr14, cr4, {7} @ │ │ │ │ - svclt 0x00c5f7fc │ │ │ │ - umlalscc pc, sp, r8, r8 @ │ │ │ │ - @ instruction: 0xf43c2b00 │ │ │ │ - stmib r8, {r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf7fc221d │ │ │ │ - @ instruction: 0xf649bfbc │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - @ instruction: 0xf8532397 │ │ │ │ - @ instruction: 0xf7a21022 │ │ │ │ - @ instruction: 0xf7fffc63 │ │ │ │ - @ instruction: 0xf649b88d │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ - @ instruction: 0xf8532397 │ │ │ │ - @ instruction: 0xf7a21022 │ │ │ │ - @ instruction: 0xf7fffc59 │ │ │ │ - @ instruction: 0x4621b851 │ │ │ │ - @ instruction: 0xf7f1a804 │ │ │ │ - movwcs pc, #6975 @ 0x1b3f @ │ │ │ │ + @ instruction: 0xf7fcaefd │ │ │ │ + strtmi fp, [r1], -lr, lsr #31 │ │ │ │ + strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ + strls r9, [r6, #-1285] @ 0xfffffafb │ │ │ │ + @ instruction: 0xf7f19508 │ │ │ │ + blls 0x1f19bc │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f49500 │ │ │ │ - @ instruction: 0xf7fcfcc3 │ │ │ │ - stmib sp, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - stmdbge r4, {r1, r2, sl, fp} │ │ │ │ - strbmi r9, [r0], -r8, lsl #4 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ + rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strls r9, [r9, #-772] @ 0xfffffcfc │ │ │ │ - ldc2 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ - svclt 0x0087f7fc │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fcfe51 │ │ │ │ + @ instruction: 0xf898bf9a │ │ │ │ + blcs 0xbeec0 │ │ │ │ + svcge 0x0095f43c │ │ │ │ + andscs lr, sp, #200, 18 @ 0x320000 │ │ │ │ + svclt 0x0091f7fc │ │ │ │ + mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + eorne pc, r2, r3, asr r8 @ │ │ │ │ + blx 0xff3f0a72 │ │ │ │ + stmlt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + eorne pc, r2, r3, asr r8 @ │ │ │ │ + blx 0xff170a86 │ │ │ │ + stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x870ae2 │ │ │ │ + blx 0xfeb70bcc │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ strls r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ - stc2 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ - svclt 0x0077f7fc │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe870b00 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xffd0f7f4 │ │ │ │ - svclt 0x0069f7fc │ │ │ │ - b 0x11758c0 │ │ │ │ - bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x1330b5c │ │ │ │ - b 0x11758d0 │ │ │ │ - bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xff670b6c │ │ │ │ - b 0x11758e0 │ │ │ │ - bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xfea70b7c │ │ │ │ - b 0x11758f0 │ │ │ │ - bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - svclt 0x0013f7fd │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andcs lr, r6, #3358720 @ 0x334000 │ │ │ │ - adclt r9, r2, #8, 6 @ 0x20000000 │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ - movwmi lr, #18893 @ 0x49cd │ │ │ │ - blx 0x270b90 │ │ │ │ - svclt 0x0037f7fc │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1870b80 │ │ │ │ + stc2 7, cr15, [r6], {244} @ 0xf4 │ │ │ │ + svclt 0x006df7fc │ │ │ │ + @ instruction: 0x0c06e9cd │ │ │ │ + andls sl, r8, #4, 18 @ 0x10000 │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6459200 │ │ │ │ + vsubl.s8 q8, d0, d1 │ │ │ │ + movwls r0, #16901 @ 0x4205 │ │ │ │ + @ instruction: 0xf7f49509 │ │ │ │ + @ instruction: 0xf7fcfce1 │ │ │ │ + qsaxmi fp, r1, ip │ │ │ │ + @ instruction: 0xf7f1a804 │ │ │ │ + movwcs pc, #6793 @ 0x1a89 @ │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - @ instruction: 0xfff2f7f4 │ │ │ │ - svclt 0x0029f7fc │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac6e │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r0, r1, #738197504 @ 0x2c000000 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mrc2 7, 6, pc, cr12, cr5, {7} │ │ │ │ - svclt 0x000ff7fc │ │ │ │ - b 0x1175974 │ │ │ │ - bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d8d104 │ │ │ │ - ldrbeq r3, [lr, #-208] @ 0xffffff30 │ │ │ │ - mrcge 5, 7, APSR_nzcv, cr13, cr12, {1} │ │ │ │ + rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f49500 │ │ │ │ + @ instruction: 0xf7fcfc65 │ │ │ │ + strtmi fp, [r1], -ip, asr #30 │ │ │ │ + @ instruction: 0xf7f1a804 │ │ │ │ + stmdbge r4, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f42304 │ │ │ │ + @ instruction: 0xf7fcff93 │ │ │ │ + bleq 0x17a2978 │ │ │ │ + bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0x17a19b0 │ │ │ │ + bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0x17a17f4 │ │ │ │ + bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + bleq 0x17a1744 │ │ │ │ + bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7fd0301 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf0034640 │ │ │ │ + stmib sp, {r0, r8, r9}^ │ │ │ │ + movwls r2, #33286 @ 0x8206 │ │ │ │ + movwcs fp, #4770 @ 0x12a2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84304 │ │ │ │ + @ instruction: 0xf7fcf9c9 │ │ │ │ + strtmi fp, [r1], -ip, lsl #30 │ │ │ │ + @ instruction: 0xf7f1a804 │ │ │ │ + stmdbge r4, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f42304 │ │ │ │ + @ instruction: 0xf7fcffb5 │ │ │ │ + blcs 0xe28f8 │ │ │ │ + stclge 4, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ + bllt 0x930d00 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mrc2 7, 6, pc, cr10, cr5, {7} │ │ │ │ - mcrlt 7, 7, pc, cr9, cr12, {7} @ │ │ │ │ - b 0x11759c0 │ │ │ │ + movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + movwcs r5, #62144 @ 0xf2c0 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf7f59408 │ │ │ │ + @ instruction: 0xf7fcfe9f │ │ │ │ + bleq 0x17a28c4 │ │ │ │ + bicmi lr, r2, #274432 @ 0x43000 │ │ │ │ + @ instruction: 0xf00343db │ │ │ │ + @ instruction: 0xf7ff0301 │ │ │ │ + vst2.32 {d11,d13}, [r4 :64], r7 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ + @ instruction: 0xf53c055e │ │ │ │ + stmdbge r4, {r1, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r2, #37377 @ 0x9201 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d4 │ │ │ │ + andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf7f59408 │ │ │ │ + @ instruction: 0xf7fcfe9d │ │ │ │ + svclt 0x0000bebe │ │ │ │ + addeq sp, r5, sl, lsr #10 │ │ │ │ + b 0x1175af4 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xfefb0c5c │ │ │ │ - addeq sp, r5, r2, asr r6 │ │ │ │ - b 0x11759d4 │ │ │ │ + bllt 0xfeeb0d90 │ │ │ │ + b 0x1175b04 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - ldmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - b 0x11759e4 │ │ │ │ + stmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x1175b14 │ │ │ │ bicsmi r4, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0x330c7c │ │ │ │ + ldmiblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d8d104 │ │ │ │ ldreq r3, [r8], #208 @ 0xd0 │ │ │ │ - mcrge 5, 6, pc, cr5, cr12, {1} @ │ │ │ │ + mrcge 5, 4, APSR_nzcv, cr9, cr12, {1} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - mrc2 7, 4, pc, cr0, cr5, {7} │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + mrc2 7, 2, pc, cr2, cr5, {7} │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x3f0c8c │ │ │ │ + @ instruction: 0xf976f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff28f7f5 │ │ │ │ - mcrlt 7, 5, pc, cr7, cr12, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr10, cr5, {7} @ │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr11, cr12, {7} │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #741376 @ 0xb5000 │ │ │ │ - svclt 0x0047f7fd │ │ │ │ + andcs sl, r1, #160, 20 @ 0xa0000 │ │ │ │ + svclt 0x0031f7fd │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmull.p8 q13, d4, d22 │ │ │ │ + @ instruction: 0xf3c4adfa │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xf812f7f3 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + @ instruction: 0xffd4f7f2 │ │ │ │ + stcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e6f7f1 │ │ │ │ + @ instruction: 0xf950f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr10, cr5, {7} │ │ │ │ - mcrlt 7, 4, pc, cr1, cr12, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr5, {7} │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr5, cr12, {7} │ │ │ │ @ instruction: 0xf10002a3 │ │ │ │ - @ instruction: 0xf8d88562 │ │ │ │ + @ instruction: 0xf8d88548 │ │ │ │ @ instruction: 0xf8d33050 │ │ │ │ vshr.u64 , q4, #61 │ │ │ │ - blcs 0x13f940 │ │ │ │ - ldrbthi pc, [r0], -r0, asr #4 @ │ │ │ │ + blcs 0x13fa70 │ │ │ │ + ldrbhi pc, [r6], -r0, asr #4 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf640ae72 │ │ │ │ + @ instruction: 0xf640ae46 │ │ │ │ vrsra.s64 , q15, #64 │ │ │ │ andsmi r0, ip, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [r3, #496]! @ 0x1f0 │ │ │ │ + stclge 4, cr15, [r7, #496] @ 0x1f0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f24304 │ │ │ │ - @ instruction: 0xf7fcf8c3 │ │ │ │ - vqrdmulh.s , q10, d1[6] │ │ │ │ - blcs 0xb3994 │ │ │ │ - ldcge 4, cr15, [r2, #500] @ 0x1f4 │ │ │ │ + @ instruction: 0xf7fcf885 │ │ │ │ + @ instruction: 0xf3c4bdbd │ │ │ │ + blcs 0xb3ac4 │ │ │ │ + ldclge 4, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #244] @ 0xf4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ + mcrlt 7, 1, pc, cr7, cr12, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9aef7f1 │ │ │ │ + @ instruction: 0xf918f7f1 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr6, cr5, {7} │ │ │ │ - mcrlt 7, 2, pc, cr9, cr12, {7} @ │ │ │ │ + ldc2l 7, cr15, [r8, #980] @ 0x3d4 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr13, cr12, {7} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0xb2da0 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2ed0 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f43404 │ │ │ │ - @ instruction: 0xf7fcfe05 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfdc7 │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045506 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr12, cr4, {7} │ │ │ │ - ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [lr, #976]! @ 0x3d0 │ │ │ │ + stclt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stcge 4, cr15, [pc, #496]! @ 0xb2fc4 │ │ │ │ + stcge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - @ instruction: 0xff24f7f2 │ │ │ │ - stclt 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfee7 │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8c8f7f6 │ │ │ │ + stcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ - andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f63407 │ │ │ │ - @ instruction: 0xf7fcf905 │ │ │ │ - stmdbge r4, {r0, r2, r3, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf0045506 │ │ │ │ - strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ - strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8ccf7f4 │ │ │ │ - ldcllt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47c429a │ │ │ │ - tstls r4, r8, ror sp │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rscsvs pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + streq pc, [pc], #-4 @ 0xb2f58 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f43404 │ │ │ │ + @ instruction: 0xf7fcf88f │ │ │ │ + vmov.i32 , #262143 @ 0x0003ffff │ │ │ │ + addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ + stclge 4, cr15, [sp, #-496] @ 0xfffffe10 │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfeed │ │ │ │ - vqrdmulh.s d27, d0, d1[6] │ │ │ │ + @ instruction: 0xf7fcfeb1 │ │ │ │ + vmvn.i32 d27, #1048575 @ 0x000fffff │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - stclge 4, cr15, [r3, #-496]! @ 0xfffffe10 │ │ │ │ + ldcge 4, cr15, [r9, #-496]! @ 0xfffffe10 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s q9, d16, d1[7] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - mrc2 7, 6, pc, cr8, cr2, {7} │ │ │ │ - ldcllt 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfe9d │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #18893 @ 0x49cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + stc2l 7, cr15, [sl, #-980] @ 0xfffffc2c │ │ │ │ + stclt 7, cr15, [pc, #1008] @ 0xb33cc │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r4, {r2, r3, r4, r8, r9} │ │ │ │ + vmlsl.u q10, d4, d0[0] │ │ │ │ + @ instruction: 0x432b1201 │ │ │ │ + movwls r9, #33289 @ 0x8209 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r4, #0, 6 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3004 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xf7f89407 │ │ │ │ + @ instruction: 0xf7fcf87b │ │ │ │ + movwcs fp, #3444 @ 0xd74 │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + strls r9, [r6, -r4, lsl #12] │ │ │ │ + movwls r9, #29960 @ 0x7508 │ │ │ │ + blx 0x70ff6 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf7fcaa88 │ │ │ │ + andcs fp, r0, #100, 26 @ 0x1900 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + stmib sp, {r6, r9, sl, lr}^ │ │ │ │ + strls r9, [r6, -r4, lsl #12] │ │ │ │ + andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ + blx 0xffc71016 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fcad71 │ │ │ │ + andcs fp, r0, #84, 26 @ 0x1500 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + movwls r4, #1600 @ 0x640 │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf7f39207 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmge r7, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stcllt 7, cr15, [r3, #-1008] @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andls fp, r6, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #603979776 @ 0x24000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcfd85 │ │ │ │ - beq 0xfe9a2594 │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - movwcs r5, #512 @ 0x200 │ │ │ │ - vsubl.u8 , d4, d4 │ │ │ │ - @ instruction: 0xf0042203 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ - @ instruction: 0xf8b6f7f8 │ │ │ │ - ldclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4640461a │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ - @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2b0000 │ │ │ │ - stclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ - @ instruction: 0xf7f39207 │ │ │ │ - stmdacs r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ - ldcllt 7, cr15, [sp, #-1008]! @ 0xfffffc10 │ │ │ │ - movwcs r2, #4608 @ 0x1200 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stmib sp, {r8, r9, ip, pc}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ - andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0xff570f0c │ │ │ │ - @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca89b │ │ │ │ - stmdbge r4, {r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ - movwls r9, #37382 @ 0x9206 │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf7fcfffb │ │ │ │ + rsclt fp, r3, #47360 @ 0xb900 │ │ │ │ + @ instruction: 0xf8d89309 │ │ │ │ + blcs 0xc7f2d4 │ │ │ │ + orrshi pc, r1, #64, 4 │ │ │ │ + addeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ + vpmax.s8 d2, d0, d7 │ │ │ │ + blcc 0xfe153f28 │ │ │ │ + vqdmulh.s d2, d0, d5 │ │ │ │ + ldm pc, {r0, r1, r2, r7, sl, pc}^ @ │ │ │ │ + ldrne pc, [r7, -r3] │ │ │ │ + ldmdbne r9, {r0, r1, r8, r9} │ │ │ │ + ldc 3, cr2, [pc, #16] @ 0xb30d8 │ │ │ │ + stmdbge r4, {r0, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ + andcs r4, r2, #64, 12 @ 0x4000000 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ + blvc 0x1ee70c │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf836f7f6 │ │ │ │ - stcllt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - movwls fp, #37603 @ 0x92e3 │ │ │ │ - ldrdcc pc, [ip], r8 │ │ │ │ - vqdmulh.s d18, d0, d31 │ │ │ │ - @ instruction: 0xf1a383a8 │ │ │ │ - bcs 0x273984 │ │ │ │ - @ instruction: 0x83b4f200 │ │ │ │ - blcs 0x201d94 │ │ │ │ - ldrhi pc, [lr], #512 @ 0x200 │ │ │ │ - @ instruction: 0xf003e8df │ │ │ │ - movweq r1, #14103 @ 0x3717 │ │ │ │ - movwcs r1, #18713 @ 0x4919 │ │ │ │ - blvc 0xff1ae61c │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ - stc 5, cr9, [sp, #24] │ │ │ │ - @ instruction: 0xf3c47b04 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f59408 │ │ │ │ - @ instruction: 0xf7fcfc7b │ │ │ │ - movwcs fp, #11568 @ 0x2d30 │ │ │ │ - movwcs lr, #26602 @ 0x67ea │ │ │ │ - @ instruction: 0xf5b2e7e8 │ │ │ │ - @ instruction: 0xf47c1f80 │ │ │ │ - @ instruction: 0x9104acb0 │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rsbscs pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + mcrr2 7, 15, pc, r0, cr5 @ │ │ │ │ + stclt 7, cr15, [r7, #-1008] @ 0xfffffc10 │ │ │ │ + strb r2, [sl, r2, lsl #6]! │ │ │ │ + strb r2, [r8, r6, lsl #6]! │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + stcge 4, cr15, [r7], {124} @ 0x7c │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfda1 │ │ │ │ - stmib sp, {r0, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd67 │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #25165824 @ 0x1800000 │ │ │ │ andls r9, r8, #4, 4 @ 0x40000000 │ │ │ │ - @ instruction: 0xf94ef7f4 │ │ │ │ - stclt 7, cr15, [pc, #-1008] @ 0xb2c14 │ │ │ │ + @ instruction: 0xf914f7f4 │ │ │ │ + stcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ + strls r9, [r6, -r4, lsl #12] │ │ │ │ andls r9, r7, #8, 10 @ 0x2000000 │ │ │ │ - blx 0x19f0fe8 │ │ │ │ + blx 0xb71110 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca80c │ │ │ │ - @ instruction: 0xf3c4bcfe │ │ │ │ + @ instruction: 0xf7fca80e │ │ │ │ + @ instruction: 0xf3c4bcd6 │ │ │ │ stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r9, [r0], -r4, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xf80af7f3 │ │ │ │ - ldcllt 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffd0f7f2 │ │ │ │ + mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r4, #21251 @ 0x5303 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - streq pc, [pc], #-4 @ 0xb3064 │ │ │ │ + streq pc, [pc], #-4 @ 0xb318c │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfe5f │ │ │ │ - @ instruction: 0xf1b2bc61 │ │ │ │ + @ instruction: 0xf7fcfe25 │ │ │ │ + @ instruction: 0xf1b2bc39 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - tstls r4, ip, asr ip │ │ │ │ + tstls r4, r4, lsr ip │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ andvs pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfdd1 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - strls r2, [r7, #-771] @ 0xfffffcfd │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - strls r4, [r8, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0xb30b0 │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr8, cr2, {7} │ │ │ │ - ldclt 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + ldc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ + stclt 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - strls r2, [r4, #-1283] @ 0xfffffafd │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0xb30d4 │ │ │ │ - strls r9, [r6], #-1285 @ 0xfffffafb │ │ │ │ - mcr2 7, 1, pc, cr8, cr2, {7} @ │ │ │ │ - stclt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls sl, #18692 @ 0x4904 │ │ │ │ - vmlsl.u q10, d4, d0[0] │ │ │ │ - andcs r4, r1, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #8965 @ 0x2305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb30f8 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcffad │ │ │ │ - vmov.i32 d27, #51199 @ 0x0000c7ff │ │ │ │ - movwls r2, #17155 @ 0x4303 │ │ │ │ + movwls r9, #17671 @ 0x4507 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs r9, #4869 @ 0x1305 │ │ │ │ - strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ + @ instruction: 0xf0049508 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7f23405 │ │ │ │ + @ instruction: 0xf7fcfebf │ │ │ │ + stmdbge r4, {r0, r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ + strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r5, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f29406 │ │ │ │ + @ instruction: 0xf7fcfdef │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + stmdbge r4, {r0, r1, r8, r9, sp} │ │ │ │ + strbmi r9, [r0], -r4, lsl #6 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #20993 @ 0x5201 │ │ │ │ + @ instruction: 0xf0042302 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xff9af7f2 │ │ │ │ - stclt 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - stmdbge r4, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4640461a │ │ │ │ - stmib sp, {r8, r9, ip, pc}^ │ │ │ │ - strls r7, [r6], -r4, lsl #18 │ │ │ │ - movwls r9, #29960 @ 0x7508 │ │ │ │ - @ instruction: 0xf9d0f7f3 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7fca939 │ │ │ │ - @ instruction: 0xf5b2bc6a │ │ │ │ - @ instruction: 0xf47c1f80 │ │ │ │ - smlattls r4, lr, fp, sl │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - eorseq pc, sp, #69206016 @ 0x4200000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xff74f7f2 │ │ │ │ + bllt 0xffcf121c │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + movwls r4, #21251 @ 0x5303 │ │ │ │ + stmdbge r4, {r0, r8, r9, sp} │ │ │ │ + ldrmi r4, [sl], -r0, asr #12 │ │ │ │ + streq pc, [pc], #-4 @ 0xb3244 │ │ │ │ + strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfcdf │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcff61 │ │ │ │ + movwcs fp, #3037 @ 0xbdd │ │ │ │ + ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ + movwls r4, #1600 @ 0x640 │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf7f39307 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mcrrlt 7, 15, pc, r3, cr12 @ │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + blge 0xff2b046c │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + @ instruction: 0xf642a904 │ │ │ │ + vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfca7 │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r9, #37382 @ 0x9206 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff32f7f5 │ │ │ │ - bllt 0xff3f118c │ │ │ │ + mrc2 7, 7, pc, cr10, cr5, {7} │ │ │ │ + bllt 0xfea712b0 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ andls sl, r0, #4, 18 @ 0x10000 │ │ │ │ ldrmi r4, [sl], -r0, asr #12 │ │ │ │ - stmdbvc r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - strls r9, [r8, #-1542] @ 0xfffff9fa │ │ │ │ + strls lr, [r4], -sp, asr #19 │ │ │ │ + strls r9, [r8, #-1798] @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f39307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr7, cr14, {1} │ │ │ │ - ldclt 7, cr15, [r1], #-1008 @ 0xfffffc10 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ vmlsl.u q10, d4, d0[0] │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ - streq pc, [pc], #-4 @ 0xb31d8 │ │ │ │ + streq pc, [pc], #-4 @ 0xb32fc │ │ │ │ strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcff3d │ │ │ │ - @ instruction: 0xf3c4bba7 │ │ │ │ + @ instruction: 0xf7fcff05 │ │ │ │ + @ instruction: 0xf3c4bb81 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf004461a │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [r8, #-1030] @ 0xfffffbfa │ │ │ │ - @ instruction: 0xff2af7f2 │ │ │ │ - bllt 0xfe5f11fc │ │ │ │ + mrc2 7, 7, pc, cr2, cr2, {7} │ │ │ │ + bllt 0x1c71320 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vrshr.s64 d20, d17, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [r8, #-968] @ 0xfffffc38 │ │ │ │ - bllt 0xfe1f121c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2l 7, cr15, [r8], #968 @ 0x3c8 │ │ │ │ - bllt 0x1df123c │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfcd1 │ │ │ │ + tstls r4, pc, asr fp │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + subspl pc, r9, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ + bllt 0x14f135c │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ - bllt 0x19f125c │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - mrrc2 7, 15, pc, r4, cr2 @ │ │ │ │ - bllt 0x15f127c │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfc2f │ │ │ │ + tstls r4, r1, asr #22 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + rscseq pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + stc2 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ + bllt 0xd71398 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s q9, d0, d1[1] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2l 7, cr15, [r8], {242} @ 0xf2 │ │ │ │ - bllt 0x11f129c │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfc95 │ │ │ │ + svclt 0x0000bb23 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - ldc2 7, cr15, [r4], #968 @ 0x3c8 │ │ │ │ - bllt 0xcf12c4 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ - bllt 0x8f12e4 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfc7f │ │ │ │ + tstls r4, sp, lsl #22 │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + addscc pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xffbf13d6 │ │ │ │ + blt 0x71400 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25089 @ 0x6201 │ │ │ │ movwls fp, #37603 @ 0x92e3 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f53407 │ │ │ │ - @ instruction: 0xf7fcfbcf │ │ │ │ - smlabbls r4, r4, fp, fp │ │ │ │ + @ instruction: 0xf7fcfb9b │ │ │ │ + tstls r4, r2, ror #22 │ │ │ │ stmdbge r4, {r6, r9, sl, lr} │ │ │ │ adcpl pc, sp, #69206016 @ 0x4200000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfc81 │ │ │ │ - vpmin.s8 , q8, │ │ │ │ - andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ - andshi pc, r4, #64 @ 0x40 │ │ │ │ - tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x481f50 │ │ │ │ - blge 0x1b30c40 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - andeq r3, fp, r5, lsr #25 │ │ │ │ - andeq r3, fp, fp, ror #25 │ │ │ │ - ldrdeq r3, [fp], -r1 │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq pc, sl, pc, lsl sl @ │ │ │ │ - andeq r3, fp, sp, lsr #24 │ │ │ │ - blcs 0xdff28 │ │ │ │ - bge 0x1ef0594 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + mcrr2 7, 15, pc, lr, cr2 @ │ │ │ │ + blt 0xff7f1444 │ │ │ │ + mvnvc pc, #64, 4 │ │ │ │ + @ instruction: 0xf040421c │ │ │ │ + @ instruction: 0xf0048205 │ │ │ │ + blcc 0xf40b0 │ │ │ │ + @ instruction: 0xf63c2b0f │ │ │ │ + andge sl, r1, #72, 22 @ 0x12000 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + muleq fp, sp, sp │ │ │ │ + andeq r3, fp, r3, ror #27 │ │ │ │ + andeq r3, fp, r9, asr #27 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + strdeq pc, [sl], -r7 │ │ │ │ + andeq r3, fp, r5, lsr #26 │ │ │ │ + blcs 0xe0040 │ │ │ │ + bge 0x1c706ac │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f19508 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1b704b0 │ │ │ │ - bllt 0xd313b0 │ │ │ │ + stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x18f05c8 │ │ │ │ + bllt 0x5314c8 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vsubl.s8 q8, d16, d17 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - stc2 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ - blt 0xfeb713d0 │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xfe7713c6 │ │ │ │ - blt 0xfe7713f0 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfbfd │ │ │ │ + smlabbls r4, fp, sl, fp │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + andscs pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x1b714da │ │ │ │ + blt 0x1ff1504 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d2, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xfe3713e6 │ │ │ │ - blt 0xfe371410 │ │ │ │ - vaddw.s8 q9, q0, d1 │ │ │ │ - eormi r7, r1, r0, lsl #3 │ │ │ │ - @ instruction: 0xf47c2901 │ │ │ │ - @ instruction: 0xf7feaa82 │ │ │ │ - strdls fp, [r4, -r3] │ │ │ │ - stmdbge r4, {r6, r9, sl, lr} │ │ │ │ - rscseq pc, r5, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - andsgt pc, r4, sp, asr #17 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f29508 │ │ │ │ - @ instruction: 0xf7fcfbf5 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfb5b │ │ │ │ + tstcs r1, sp, ror #20 │ │ │ │ + orrvc pc, r0, r0, asr #5 │ │ │ │ + stmdbcs r1, {r0, r5, lr} │ │ │ │ + bge 0x1a30730 │ │ │ │ + blt 0xffe3153c │ │ │ │ + strbmi r9, [r0], -r4, lsl #2 │ │ │ │ + vmla.i8 d26, d3, d4 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfbc7 │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - blx 0x1af144a │ │ │ │ - blt 0xff631468 │ │ │ │ + blx 0xf7155a │ │ │ │ + blt 0xfef31578 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - stc2l 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ + stc2 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1430594 │ │ │ │ - blt 0xff0b1494 │ │ │ │ + blge 0x12b06a4 │ │ │ │ + blt 0xfe9b15a4 │ │ │ │ @ instruction: 0xf47d2b32 │ │ │ │ - strteq sl, [r0], #-2125 @ 0xfffff7b3 │ │ │ │ - ldmdage r3, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + strteq sl, [r2], #-2119 @ 0xfffff7b9 │ │ │ │ + stmdage sp, {r0, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf57e03e1 │ │ │ │ - @ instruction: 0x4621ac56 │ │ │ │ + msrhi SPSR_fs, #0 │ │ │ │ + @ instruction: 0xf57e03e3 │ │ │ │ + strtmi sl, [r1], -r4, ror #24 │ │ │ │ strls sl, [r7], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7f09708 │ │ │ │ - vadd.f32 d31, d18, d19 │ │ │ │ + vmla.f32 d31, d2, d11 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xfe8314d8 │ │ │ │ - blx 0xfea6fcf6 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdage sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xfe1315e8 │ │ │ │ + blx 0xff06fe06 │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xfe6f14d2 │ │ │ │ - blt 0x5f14fc │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1f14f2 │ │ │ │ - blt 0x1f151c │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfb6b │ │ │ │ + strdls fp, [r4, -r9] │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + subsne pc, sp, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xff6f15fc │ │ │ │ + stmiblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1ef1512 │ │ │ │ - ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x1af1532 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfb4d │ │ │ │ + ldrdls fp, [r4, -fp] │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + andpl pc, r5, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x107163a │ │ │ │ + stmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s , d0, d1[2] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x16f1552 │ │ │ │ - ldmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vrshr.s64 d17, d13, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x12f1572 │ │ │ │ - stmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfb2f │ │ │ │ + @ instruction: 0x9104b9bd │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + addsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x8f1676 │ │ │ │ + stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf642a904 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xef1592 │ │ │ │ - ldmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf642a904 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0xaf15b2 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfb11 │ │ │ │ + @ instruction: 0x9104b99f │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + adcvc pc, r5, #69206016 @ 0x4200000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0x1716b2 │ │ │ │ + ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r9, [r0], -r4, lsl #2 │ │ │ │ vmla.i8 d26, d3, d4 │ │ │ │ vmlal.s , d16, d1[6] │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x6f15d2 │ │ │ │ - ldmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - strbmi r9, [r0], -r4, lsl #2 │ │ │ │ - vmla.i8 d26, d3, d4 │ │ │ │ - vrshr.s64 d19, d5, #64 │ │ │ │ - @ instruction: 0xf8cd020a │ │ │ │ - stmib sp, {r2, r4, lr, pc}^ │ │ │ │ - strls r4, [r8, #-1286] @ 0xfffffafa │ │ │ │ - blx 0x2f15f2 │ │ │ │ - stmiblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strls r0, [r5], #-522 @ 0xfffffdf6 │ │ │ │ + strgt lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f29508 │ │ │ │ + @ instruction: 0xf7fcfaf3 │ │ │ │ + smlabbls r4, r1, r9, fp │ │ │ │ + stmdbge r4, {r6, r9, sl, lr} │ │ │ │ + addscc pc, r5, #805306372 @ 0x30000004 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + stmib sp, {r0, r2, sl, ip, pc}^ │ │ │ │ + strls ip, [r8, #-1286] @ 0xfffffafa │ │ │ │ + blx 0xff9f16ec │ │ │ │ + ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r6, #-960] @ 0xfffffc40 │ │ │ │ + ldc2l 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9d0f7f5 │ │ │ │ - ldmiblt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9acf7f5 │ │ │ │ + ldmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge fp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7fd4313 │ │ │ │ - strtmi fp, [r1], -r9, ror #20 │ │ │ │ + strtmi fp, [r1], -sp, ror #20 │ │ │ │ @ instruction: 0xf7f0a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - @ instruction: 0xf7fcf9cb │ │ │ │ - strteq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ + @ instruction: 0xf7fcf9a7 │ │ │ │ + strteq fp, [r2], #-2504 @ 0xfffff638 │ │ │ │ cmpphi ip, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ - ldrdcs sl, [r0], -r2 │ │ │ │ - blx 0x4f14fa │ │ │ │ + andcs sl, r0, r0, asr #19 │ │ │ │ + blx 0xfe5715f4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - movwcs pc, #3577 @ 0xdf9 @ │ │ │ │ + movwcs pc, #3451 @ 0xd7b @ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ - stmiblt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrsbcs pc, [r0], #136 @ 0x88 @ │ │ │ │ @ instruction: 0xf1000613 │ │ │ │ ldrtmi r8, [fp], -r7, asr #1 │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - ldmlt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andseq pc, r0, #4 │ │ │ │ @ instruction: 0xf7ff4313 │ │ │ │ - blcs 0x8a1acc │ │ │ │ + blcs 0x8a1c20 │ │ │ │ tstcs r1, lr, lsl #18 │ │ │ │ - blx 0x102358 │ │ │ │ + blx 0x102454 │ │ │ │ vcgt.s8 d31, d0, d3 │ │ │ │ andmi r4, fp, #1073741827 @ 0x40000003 │ │ │ │ rscshi pc, r4, r0, asr #32 │ │ │ │ svcmi 0x0050f413 │ │ │ │ movwcs fp, #61208 @ 0xef18 │ │ │ │ - mrrcge 4, 7, pc, r6, cr15 @ │ │ │ │ - @ instruction: 0xf9baf7f0 │ │ │ │ + stclge 4, cr15, [sp], #-508 @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf93cf7f0 │ │ │ │ ldmible fp!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - blcc 0x8bbb00 │ │ │ │ + blcc 0x8bbbfc │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf4138190 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - @ instruction: 0xe7ebaef0 │ │ │ │ + strb sl, [fp, r8, lsl #30]! │ │ │ │ svcne 0x0040f414 │ │ │ │ - stmdbge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ biccs pc, r0, #196, 6 @ 0x10000003 │ │ │ │ rscsvc pc, lr, #64, 4 │ │ │ │ stmdbge r4, {r1, r5, lr} │ │ │ │ @ instruction: 0x46404313 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ subseq r2, fp, r4, lsl #4 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f54304 │ │ │ │ - @ instruction: 0xf7fcfd7b │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd57 │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #64, 12 @ 0x4000000 │ │ │ │ movwls r2, #37377 @ 0x9201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d4 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r8], #-774 @ 0xfffffcfa │ │ │ │ - @ instruction: 0xf95ef7f5 │ │ │ │ - ldmdblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf93af7f5 │ │ │ │ + stmdblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - ldmdbge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r5, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcc pc, [r0], #136 @ 0x88 @ │ │ │ │ subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0039209 │ │ │ │ - blcs 0x13458c │ │ │ │ - stmdbge sp, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x134688 │ │ │ │ + ldmdbge fp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ movwcs pc, #964 @ 0x3c4 @ │ │ │ │ - strne pc, [r0, #964] @ 0x3c4 │ │ │ │ sbcne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + strne pc, [r0, #964] @ 0x3c4 │ │ │ │ + stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmible r9!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ - blcc 0x8bbba4 │ │ │ │ + blcc 0x8bbca0 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ tstpmi sp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf040420b │ │ │ │ @ instruction: 0xf41380bc │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf47e230e │ │ │ │ - @ instruction: 0xe799aef0 │ │ │ │ + ldr sl, [r9, r8, lsl #30] │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ ldrdcs pc, [ip], r8 │ │ │ │ vpmax.s8 d18, d0, d31 │ │ │ │ @ instruction: 0xf1a28149 │ │ │ │ - blcs 0x2745d0 │ │ │ │ - bcc 0xfe169a0c │ │ │ │ + blcs 0x2746cc │ │ │ │ + bcc 0xfe169b08 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r7, r9, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r3, r7, r9, pc}^ @ │ │ │ │ msreq SPSR_sc, r2, lsl r0 │ │ │ │ - eoreq r0, r7, #1073741849 @ 0x40000019 │ │ │ │ - cmneq r3, r7, lsr #4 │ │ │ │ + eoreq r0, r5, #1073741849 @ 0x40000019 │ │ │ │ + cmneq r3, r5, lsr #4 │ │ │ │ @ instruction: 0xf6400163 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - ldmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + stmge sp, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ ldrsbcc pc, [r8], #131 @ 0x83 @ │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r1, r2, r4, r7, fp, sp, pc} │ │ │ │ + stmdacc r0, {r2, r7, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmlt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwls r9, #8966 @ 0x2306 │ │ │ │ vsubl.u8 , d4, d4 │ │ │ │ stmib sp, {r9, ip, lr}^ │ │ │ │ andls r5, r5, #29360128 @ 0x1c00000 │ │ │ │ - blx 0x571806 │ │ │ │ + blx 0xffc71900 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0064020 │ │ │ │ movwls r0, #8975 @ 0x230f │ │ │ │ - blx 0xc716bc │ │ │ │ + @ instruction: 0xf9b0f79d │ │ │ │ @ instruction: 0xf79c4606 │ │ │ │ - blls 0x172e0c │ │ │ │ - blcs 0x485068 │ │ │ │ + blls 0x172d10 │ │ │ │ + blcs 0x485164 │ │ │ │ @ instruction: 0xf898d15e │ │ │ │ @ instruction: 0xf64930d9 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46402497 │ │ │ │ strtmi r2, [r9], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - blmi 0xff3f2950 │ │ │ │ + blmi 0xff3b2854 │ │ │ │ svccs 0x0070ee1d │ │ │ │ eorseq pc, ip, ip, asr #12 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ strdls r1, [r0, -r1] │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ orrvs pc, r8, r0, lsl #12 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ - ldc2l 7, cr15, [r6, #-628] @ 0xfffffd8c │ │ │ │ + ldc2l 7, cr15, [r8], {157} @ 0x9d │ │ │ │ strbmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 7, 14, cr15, cr12, cr15, {7} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr15, {7} │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ - blvs 0xff9051bc │ │ │ │ + blvs 0xff9052b8 │ │ │ │ @ instruction: 0xf7ee1ad2 │ │ │ │ - movwcs pc, #52239 @ 0xcc0f @ │ │ │ │ + movwcs pc, #52113 @ 0xcb91 @ │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ - stmialt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf7f0bb65 │ │ │ │ - vpadd.i8 d31, d18, d15 │ │ │ │ + @ instruction: 0xf7f0bb7c │ │ │ │ + vqdmulh.s d31, d2, d17 │ │ │ │ vrshr.s64 d19, d9, #64 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr12, cr12, {1} @ │ │ │ │ - ldmlt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr12, {1} │ │ │ │ + stmlt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ rscshi pc, r4, r0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xffb718d4 │ │ │ │ - ldmdalt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff2719d0 │ │ │ │ + svclt 0x00fef7fb │ │ │ │ ldrbtpl pc, [r4], #1609 @ 0x649 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ eorne pc, r3, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 7, cr15, [r0], #644 @ 0x284 │ │ │ │ movwcs lr, #1957 @ 0x7a5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + mcrlt 7, 2, pc, cr15, cr14, {7} @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf79d681c │ │ │ │ - bmi 0xfe77200c │ │ │ │ + bmi 0xfe731f10 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ @ instruction: 0xf64c9000 │ │ │ │ vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ ldmne r2!, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf6009201 │ │ │ │ strtmi r6, [r3], #-392 @ 0xfffffe78 │ │ │ │ mcreq 8, 4, pc, cr8, cr0, {6} @ │ │ │ │ @ instruction: 0xf79d2200 │ │ │ │ - @ instruction: 0xe683fcf5 │ │ │ │ - blx 0x1571932 │ │ │ │ + sxtab16 pc, r3, r7, ror #24 @ │ │ │ │ + blx 0xff5f1a2c │ │ │ │ eorcc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8e2f7f6 │ │ │ │ + @ instruction: 0xf8bef7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcaddf │ │ │ │ - @ instruction: 0xf7f0b84c │ │ │ │ - @ instruction: 0xf64cfb43 │ │ │ │ + @ instruction: 0xf7fcade3 │ │ │ │ + @ instruction: 0xf7f0b83a │ │ │ │ + @ instruction: 0xf64cfac5 │ │ │ │ vmlal.s q9, d16, d1[4] │ │ │ │ stmdbge r4, {r0, r3, r9} │ │ │ │ @ instruction: 0xf7f64640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r0, #240] @ 0xf0 │ │ │ │ - ldmdalt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r4, #240] @ 0xf0 │ │ │ │ + stmdalt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - cmpphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f0813c │ │ │ │ - vpadd.i8 d31, d2, d3 │ │ │ │ + @ instruction: 0xf7f0813a │ │ │ │ + vpmin.s8 d31, d18, d5 │ │ │ │ vmlal.s q10, d0, d1[5] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [sl, #240]! @ 0xf0 │ │ │ │ - stmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [lr, #240]! @ 0xf0 │ │ │ │ + stmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - mrshi pc, (UNDEF: 10) @ │ │ │ │ + mrshi pc, (UNDEF: 8) @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ mvneq r9, #7340032 @ 0x700000 │ │ │ │ @ instruction: 0xf1009708 │ │ │ │ - @ instruction: 0xf7f080f4 │ │ │ │ - vpmin.s8 , q9, │ │ │ │ + @ instruction: 0xf7f080f2 │ │ │ │ + vpmin.s8 , q1, │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [lr, #240] @ 0xf0 │ │ │ │ - stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r2, #240]! @ 0xf0 │ │ │ │ + svclt 0x00f3f7fb │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf86 │ │ │ │ - movwcs fp, #2442 @ 0x98a │ │ │ │ - stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf7ffaf74 │ │ │ │ + movwcs fp, #2468 @ 0x9a4 │ │ │ │ + ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #16898 @ 0x4202 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ movwls r9, #21766 @ 0x5506 │ │ │ │ - ldc2 7, cr15, [r2], {247} @ 0xf7 │ │ │ │ + blx 0xffc71b22 │ │ │ │ stmdacs r0, {r1, r9, fp, ip, pc} │ │ │ │ - svcge 0x000df43c │ │ │ │ - svclt 0x00e7f7fb │ │ │ │ + svcge 0x0011f43c │ │ │ │ + svclt 0x00d5f7fb │ │ │ │ sbcne pc, r0, #134217731 @ 0x8000003 │ │ │ │ - svclt 0x001cf7fc │ │ │ │ + svclt 0x0020f7fc │ │ │ │ @ instruction: 0xf67f2a1f │ │ │ │ tstcs r1, r7, asr #28 │ │ │ │ - blx 0x1022e8 │ │ │ │ + blx 0x1023e4 │ │ │ │ vhsub.s8 d31, d0, d2 │ │ │ │ andmi r4, sl, #1073741827 @ 0x40000003 │ │ │ │ @ instruction: 0xf412d105 │ │ │ │ svclt 0x00184f50 │ │ │ │ @ instruction: 0xf43f230e │ │ │ │ - ldc 14, cr10, [pc, #228] @ 0xb3b64 │ │ │ │ - stmdbge r4, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ + ldc 14, cr10, [pc, #228] @ 0xb3c60 │ │ │ │ + stmdbge r4, {r1, r2, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ andcs r4, r0, #64, 12 @ 0x4000000 │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - blvc 0x1ef0c4 │ │ │ │ + blvc 0x1ef1c0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff0af7f4 │ │ │ │ - svclt 0x00bff7fb │ │ │ │ + mcr2 7, 7, pc, cr6, cr4, {7} @ │ │ │ │ + svclt 0x00adf7fb │ │ │ │ strb r2, [sl, r6, lsl #6]! │ │ │ │ strb r2, [r8, r2, lsl #6]! │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9986c4 │ │ │ │ + beq 0xfe9987c0 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00a3f47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0091f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - ldmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ @ instruction: 0xf8d3af09 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {1} │ │ │ │ @ instruction: 0xf02e4640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x008bf43b │ │ │ │ + stmdacs r0, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0079f43b │ │ │ │ @ instruction: 0xf79d2004 │ │ │ │ - @ instruction: 0xf642f8c9 │ │ │ │ + @ instruction: 0xf642f84b │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r1, r3, r4, r6, r9, sp, lr} │ │ │ │ - blx 0xfed719b6 │ │ │ │ - svclt 0x007df7fb │ │ │ │ + blx 0xdf1ab2 │ │ │ │ + svclt 0x006bf7fb │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe998740 │ │ │ │ + beq 0xfe99883c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addscs pc, r5, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0065f47b │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0053f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - stmdblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe998778 │ │ │ │ + beq 0xfe998874 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ andscs pc, r9, #64, 4 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0049f47b │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0037f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - ldmlt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ + stmialt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - addeq ip, r5, r4, ror #13 │ │ │ │ - addeq ip, r5, r0, lsr #12 │ │ │ │ + addeq ip, r5, r8, ror #11 │ │ │ │ + addeq ip, r5, r4, lsr #10 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe9987c4 │ │ │ │ + beq 0xfe9988bc │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r6, #-2308] @ 0xfffff6fc │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0023f47b │ │ │ │ + stmdacs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0013f47b │ │ │ │ @ instruction: 0x6707e9dd │ │ │ │ - @ instruction: 0xf7f0e46c │ │ │ │ - vpmax.s8 d31, d2, d3 │ │ │ │ + @ instruction: 0xf7f0e478 │ │ │ │ + vmla.i8 d31, d18, d7 │ │ │ │ vmlal.s q9, d0, d1[7] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r4], #240 @ 0xf0 │ │ │ │ - svclt 0x0011f7fb │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [sl], #240 @ 0xf0 │ │ │ │ + svclt 0x0001f7fb │ │ │ │ adcne pc, sp, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr11, {7} │ │ │ │ - str r2, [r6, -r4, lsl #6]! │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 7, pc, cr4, cr15, {1} @ │ │ │ │ + mcrlt 7, 7, pc, cr11, cr11, {7} @ │ │ │ │ + str r2, [r8, -r4, lsl #6]! │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbf98d │ │ │ │ - @ instruction: 0xf7f0bef4 │ │ │ │ - vmul.i8 , q9, │ │ │ │ + @ instruction: 0xf7fbf911 │ │ │ │ + @ instruction: 0xf7f0bee4 │ │ │ │ + vmul.i8 , q1, │ │ │ │ vmlal.s q10, d16, d1[1] │ │ │ │ stmdbge r4, {r1, r3, r9} │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r8], #-240 @ 0xffffff10 │ │ │ │ - mcrlt 7, 7, pc, cr5, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [lr], #-240 @ 0xffffff10 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr5, cr11, {7} │ │ │ │ andmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ strls r3, [r8, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59305 │ │ │ │ - stmdacs r0, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr10, cr15, {1} │ │ │ │ - mcrlt 7, 6, pc, cr15, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr15, cr11, {7} │ │ │ │ ldrsbtcc pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf649b99b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff705598 │ │ │ │ - blx 0x971c54 │ │ │ │ + blvs 0xff705690 │ │ │ │ + @ instruction: 0xf9a6f7ee │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ subscc pc, ip, r8, asr #17 │ │ │ │ - mcrlt 7, 3, pc, cr14, cr14, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr6, cr14, {7} @ │ │ │ │ @ instruction: 0xf7f04640 │ │ │ │ - @ instruction: 0xf7fbfc9f │ │ │ │ - @ instruction: 0xf8d8beb8 │ │ │ │ + @ instruction: 0xf7fbfc7d │ │ │ │ + @ instruction: 0xf8d8bea8 │ │ │ │ subsne r0, fp, r8, ror r0 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xfff2f79c │ │ │ │ + @ instruction: 0xff76f79c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7a46819 │ │ │ │ - @ instruction: 0xe7dafadb │ │ │ │ + @ instruction: 0xe7dafa5f │ │ │ │ ldrsbcc pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d84640 │ │ │ │ - bne 0xff2f7d00 │ │ │ │ - ldc2 7, cr15, [r4], #-976 @ 0xfffffc30 │ │ │ │ + bne 0xff2f7df8 │ │ │ │ + ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf8c82305 │ │ │ │ @ instruction: 0xf7fb300c │ │ │ │ - @ instruction: 0x4640be9a │ │ │ │ - stc2 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr5, cr11, {7} │ │ │ │ - strb r2, [r0], r0, lsl #6 │ │ │ │ - blx 0xf1a72 │ │ │ │ + strbmi fp, [r0], -sl, lsl #29 │ │ │ │ + stc2 7, cr15, [sl], {240} @ 0xf0 │ │ │ │ + mcrlt 7, 4, pc, cr5, cr11, {7} @ │ │ │ │ + strb r2, [r2], r0, lsl #6 │ │ │ │ + blx 0xfe1f1b68 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addlt r6, pc, r6, lsl #17 │ │ │ │ ldrbeq r4, [r4, r4, lsr #23]! │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - cmpphi r5, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xffff1cf0 │ │ │ │ + blx 0xfe971de8 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d480c8 │ │ │ │ @ instruction: 0xf5073084 │ │ │ │ @ instruction: 0x37305736 │ │ │ │ - bne 0x785618 │ │ │ │ + bne 0x785710 │ │ │ │ svclt 0x00184621 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #6 │ │ │ │ tsteq fp, r6, lsr #11 │ │ │ │ - blx 0xfe271c6a │ │ │ │ + blx 0x371d62 │ │ │ │ strmi r4, [r1], r3, lsl #12 │ │ │ │ svcmi 0x0068f5b3 │ │ │ │ sbcscs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ ldmibeq r1, {r4, r6, r7, sp}^ │ │ │ │ andsne lr, r2, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007d2 │ │ │ │ @@ -167563,15 +167626,15 @@ │ │ │ │ rschi pc, r1, r0 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ strbtvs r8, [r3], -r8 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ svcvs 0x00e680f7 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - bmi 0xfe1a0358 │ │ │ │ + bmi 0xfe1a0450 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf502588a │ │ │ │ @ instruction: 0xf8d242a0 │ │ │ │ ldmdavs r2, {r2, r3, r4, r9, sp}^ │ │ │ │ stclvs 8, cr6, [r2, #88]! @ 0x58 │ │ │ │ svcvs 0x00624691 │ │ │ │ @@ -167583,31 +167646,31 @@ │ │ │ │ addsmi r2, r1, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ rsbsne pc, pc, #216006656 @ 0xce00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ svcvs 0x00a18191 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 3, cr8, [r0, #-988] @ 0xfffffc24 │ │ │ │ + stccs 3, cr8, [r0, #-980] @ 0xfffffc2c │ │ │ │ addhi pc, r9, r0, asr #32 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ @ instruction: 0x06154611 │ │ │ │ sbcshi pc, sl, r0, asr #2 │ │ │ │ @ instruction: 0xf1000710 │ │ │ │ - bmi 0x1b5449c │ │ │ │ + bmi 0x1b54594 │ │ │ │ ldreq pc, [r8, #-258] @ 0xfffffefe │ │ │ │ ldmdavs r1, {r2, r3, r5, r7, r9, sl, lr} │ │ │ │ andsmi r6, r9, r8, lsr #16 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ andcc r8, r4, #-2147483606 @ 0x8000002a │ │ │ │ strbmi r3, [r2, #-1284]! @ 0xfffffafc │ │ │ │ @ instruction: 0xf04fd1f5 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xff0f1e04 │ │ │ │ + blx 0xfe871efc │ │ │ │ cmnlt fp, r3, ror #30 │ │ │ │ subseq r6, r9, r2, lsr #31 │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andeq pc, lr, #2 │ │ │ │ stmdbcs r0, {r1, r3, r4, r8, r9, lr} │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ @@ -167617,1570 +167680,1569 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ mcrvs 0, 5, r8, cr3, cr12, {7} │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldmdale fp!, {r0, r8, r9, fp, sp} │ │ │ │ svcvs 0x00226de5 │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 1, 7, r8, cr0, cr13, {4} │ │ │ │ - blx 0x471cfc │ │ │ │ + @ instruction: 0xf992f7a1 │ │ │ │ strtvs r2, [r3], r0, lsl #6 │ │ │ │ - bllt 0x1f8e20c │ │ │ │ + bllt 0x1f8e304 │ │ │ │ cdpvs 8, 2, cr6, cr3, cr2, {5} │ │ │ │ @ instruction: 0xf5b31ad3 │ │ │ │ andsle r5, pc, #128, 30 @ 0x200 │ │ │ │ ldrbvc pc, [ip, #1600]! @ 0x640 @ │ │ │ │ stmdble r5!, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ svclt 0x00183b00 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - blx 0xff971db0 │ │ │ │ + blx 0x1a71ea8 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r7, #104, 30 @ 0x1a0 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ - b 0x1176604 │ │ │ │ + b 0x11766fc │ │ │ │ bfieq r1, r2, #6, #25 │ │ │ │ ldmdbcs lr, {r1, r2, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r1, r2, r3, r8, ip, lr, pc} │ │ │ │ - bne 0xfe78f750 │ │ │ │ + bne 0xfe78f848 │ │ │ │ stmdale r9, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff52f7f3 │ │ │ │ + @ instruction: 0xff30f7f3 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ ldmdavs sl, {r0, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrhi pc, [r5], r0, asr #32 │ │ │ │ + ldrhi pc, [r2], r0, asr #32 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ addslt r8, sp, #240, 30 @ 0x3c0 │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ movwls r4, #9792 @ 0x2640 │ │ │ │ - bl 0x2706d8 │ │ │ │ - bcc 0xf6bc4 │ │ │ │ - bcs 0x45ab28 │ │ │ │ - rsbhi pc, r2, r1, lsl #4 │ │ │ │ + bl 0xb707d0 │ │ │ │ + bcc 0xf6cbc │ │ │ │ + bcs 0x45ac20 │ │ │ │ + subshi pc, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addseq r0, r4, #-268435446 @ 0xf000000a │ │ │ │ mvnseq r0, r6, asr r2 │ │ │ │ cmneq ip, r3, lsr #4 │ │ │ │ biceq r0, lr, r3, lsl #4 │ │ │ │ lsreq r0, ip, #3 │ │ │ │ smulbteq r8, r0, r0 │ │ │ │ tsteq r2, r0, asr r1 │ │ │ │ mcrvs 2, 1, r0, cr1, cr9, {3} │ │ │ │ - bne 0x154e1d4 │ │ │ │ + bne 0x154e2cc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ @ instruction: 0xf63f428a │ │ │ │ @ instruction: 0xf8d4af17 │ │ │ │ strbmi r3, [r2], -r4, lsl #1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1063b00 │ │ │ │ svclt 0x00180804 │ │ │ │ tsteq fp, r1, lsl #6 │ │ │ │ - blx 0x2071e78 │ │ │ │ + blx 0x171f70 │ │ │ │ smlalcs pc, r9, r4, r8 @ │ │ │ │ movwmi lr, #39488 @ 0x9a40 │ │ │ │ andhi pc, r8, r4, asr #17 │ │ │ │ - bcs 0xcd90c │ │ │ │ + bcs 0xcda04 │ │ │ │ svcge 0x0009f43f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r3], -r0, asr #32 @ │ │ │ │ + strbhi pc, [r0], -r0, asr #32 @ │ │ │ │ msrpl SPSR_f, #79 @ 0x4f │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1f1f7c │ │ │ │ + stmiblt r2!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq ip, r5, r0, asr #3 │ │ │ │ - eorseq fp, r3, r0, lsr sl │ │ │ │ + addeq ip, r5, r8, asr #1 │ │ │ │ + eorseq fp, r3, r8, ror fp │ │ │ │ msrmi SPSR_f, pc, asr #8 │ │ │ │ smlabteq r0, pc, r6, pc @ │ │ │ │ vst4.8 {d20-d23}, [pc :64], r9 │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r1, #0 │ │ │ │ @ instruction: 0x06d2d01b │ │ │ │ svcge 0x0029f57f │ │ │ │ rsbmi pc, pc, #3 │ │ │ │ svcmi 0x006ff1b2 │ │ │ │ - strbhi pc, [r5], #-0 @ │ │ │ │ + strbhi pc, [r3], #-0 @ │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ andsmi r7, sl, r0, lsl r2 │ │ │ │ svcmi 0x0079f1b2 │ │ │ │ @ instruction: 0xf023d10b │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0289302 │ │ │ │ - blls 0x173020 │ │ │ │ + blls 0x1731c8 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ sadd16mi sl, r9, r7 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0008f47f │ │ │ │ strtmi r9, [r0], -r2, lsl #18 │ │ │ │ - @ instruction: 0xff00f028 │ │ │ │ + @ instruction: 0xff2ef028 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbls r2, {r0, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0144620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ svceq 0x001a9b02 │ │ │ │ @ instruction: 0xf47f2a0e │ │ │ │ ldrmi sl, [r9], -lr, ror #29 │ │ │ │ - @ instruction: 0xf02e4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf02f4620 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {1} @ │ │ │ │ ldrtmi lr, [r0], -ip, ror #13 │ │ │ │ - mrc2 7, 1, pc, cr12, cr14, {4} │ │ │ │ + stc2l 7, cr15, [r0, #632] @ 0x278 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ andscs r4, r2, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ ssatvs r9, #6, ip, asr #0 │ │ │ │ - @ instruction: 0xf9a0f7f5 │ │ │ │ + @ instruction: 0xf97ef7f5 │ │ │ │ @ instruction: 0xf8d4e6f5 │ │ │ │ ldrdcs r2, [r0, r0] │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14011 │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ - svcvs 0x00a1823a │ │ │ │ + svcvs 0x00a18238 │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-668] @ 0xfffffd64 │ │ │ │ + stccs 2, cr8, [r0, #-660] @ 0xfffffd6c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ addslt r4, sp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1f09302 │ │ │ │ - blls 0x16e9a8 │ │ │ │ + blls 0x16eb30 │ │ │ │ @ instruction: 0xf1000569 │ │ │ │ - @ instruction: 0xf415868d │ │ │ │ + @ instruction: 0xf415868a │ │ │ │ @ instruction: 0xf0407080 │ │ │ │ - vst3.16 {d8,d10,d12}, [r5 :128], ip │ │ │ │ + vst3.16 {d8,d10,d12}, [r5 :128], r9 │ │ │ │ @ instruction: 0xf5b26228 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vrshl.s8 q4, q3, q0 │ │ │ │ - bcs 0xfe0d5478 │ │ │ │ - ldrhi pc, [r2, #-0]! │ │ │ │ + vrshl.s8 q4, , q0 │ │ │ │ + bcs 0xfe0d5564 │ │ │ │ + strhi pc, [pc, #-0]! @ 0xb41c4 │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - strhi pc, [lr, #-0] │ │ │ │ + strhi pc, [fp, #-0] │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf005aea4 │ │ │ │ @ instruction: 0x4613057f │ │ │ │ strbmi r9, [r1], -r8, lsl #4 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r0, [r7, #-173] @ 0xffffff53 │ │ │ │ - blvc 0xfed2f774 │ │ │ │ + blvc 0xfed2f86c │ │ │ │ strcs r4, [sp, #-1568] @ 0xfffff9e0 │ │ │ │ stc 5, cr9, [sp, #24] │ │ │ │ @ instruction: 0xf7f37b04 │ │ │ │ - @ instruction: 0xe693fb55 │ │ │ │ + @ instruction: 0xe693fb33 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ strmi r1, [sl], -r0 │ │ │ │ @ instruction: 0xf0004388 │ │ │ │ - svcvs 0x00a1821d │ │ │ │ + svcvs 0x00a1821b │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - stccs 2, cr8, [r0, #-372] @ 0xfffffe8c │ │ │ │ + stccs 2, cr8, [r0, #-364] @ 0xfffffe94 │ │ │ │ mcrge 4, 3, pc, cr8, cr15, {1} @ │ │ │ │ - ldrbne pc, [pc, #-1614]! @ 0xb3ade @ │ │ │ │ + ldrbne pc, [pc, #-1614]! @ 0xb3bd6 @ │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ - strthi pc, [ip], #-64 @ 0xffffffc0 │ │ │ │ + strthi pc, [sl], #-64 @ 0xffffffc0 │ │ │ │ smullsne pc, r9, r4, r8 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ stmdbcs r0, {r5, r9, sl, lr} │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bl 0xfc558 │ │ │ │ + bl 0xfc650 │ │ │ │ @ instruction: 0xf7f00143 │ │ │ │ - strbt pc, [pc], -r9, lsl #22 @ │ │ │ │ + strbt pc, [pc], -r7, ror #21 @ │ │ │ │ rsbmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #217055232 @ 0xcf00000 │ │ │ │ vst4.8 {d20-d23}, [pc :64], sl │ │ │ │ vmla.i d20, d15, d0[6] │ │ │ │ addmi r0, r2, #0 │ │ │ │ - orrshi pc, sl, #0 │ │ │ │ + orrshi pc, r8, #0 │ │ │ │ @ instruction: 0xf57f06c9 │ │ │ │ @ instruction: 0x4619ae5a │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - blx 0x1870180 │ │ │ │ + blx 0x1770278 │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0028f43f │ │ │ │ stccs 6, cr14, [r0, #-344] @ 0xfffffea8 │ │ │ │ - orrhi pc, r1, #0 │ │ │ │ + cmnphi pc, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ ldrmi r4, [sp], -r0, asr #12 │ │ │ │ - stmib r6, {r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib sl!, {r4, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ strls fp, [r4, #-749] @ 0xfffffd13 │ │ │ │ - mrc2 7, 6, pc, cr14, cr3, {7} │ │ │ │ + mrc2 7, 5, pc, cr12, cr3, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe641ae3c │ │ │ │ mvnspl pc, r9, asr #12 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff305a64 │ │ │ │ - @ instruction: 0xff90f7ed │ │ │ │ + blvs 0xff305b5c │ │ │ │ + @ instruction: 0xff14f7ed │ │ │ │ strtmi r6, [fp], #-3491 @ 0xfffff25d │ │ │ │ ldrb r6, [r4], -r3, ror #11 │ │ │ │ rsbsvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {1} @ │ │ │ │ @ instruction: 0xf5b24641 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - subslt r8, sl, #452984832 @ 0x1b000000 │ │ │ │ + subslt r8, sl, #419430400 @ 0x19000000 │ │ │ │ vrsubhn.i16 d20, , q8 │ │ │ │ movwls r2, #17155 @ 0x4303 │ │ │ │ andls r0, r5, #82 @ 0x52 │ │ │ │ - @ instruction: 0xf992f7f5 │ │ │ │ + @ instruction: 0xf970f7f5 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe61bae16 │ │ │ │ vsubl.u8 q9, d3, d0 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ streq r2, [r9, #-518]! @ 0xfffffdfa │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ - andls r9, r5, #4, 6 @ 0x10000000 │ │ │ │ - rsclt r9, sl, #8, 4 @ 0x80000000 │ │ │ │ + andls r9, r8, #4, 6 @ 0x10000000 │ │ │ │ + rsclt r9, sl, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf1009209 │ │ │ │ - strbmi r8, [r1], -pc, lsr #7 │ │ │ │ + strbmi r8, [r1], -sp, lsr #7 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - str pc, [r7], -fp, asr #19 │ │ │ │ + str pc, [r7], -r9, lsr #19 │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ addseq r9, r2, r7, lsl #6 │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + movwls r2, #25089 @ 0x6201 │ │ │ │ movweq pc, #28677 @ 0x7005 @ │ │ │ │ - @ instruction: 0xf0019209 │ │ │ │ - andcs r0, r1, #-1073741817 @ 0xc0000007 │ │ │ │ - movwcs r9, #4872 @ 0x1308 │ │ │ │ - movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs r9, #776 @ 0x308 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xf100052a │ │ │ │ - ldmdbcs r5, {r2, r4, r6, r7, r8, r9, pc} │ │ │ │ - strthi pc, [r8], r0, lsl #4 │ │ │ │ + ldmdbcs r5, {r1, r4, r6, r7, r8, r9, pc} │ │ │ │ + strthi pc, [r5], r0, lsl #4 │ │ │ │ andcs r4, r2, #11534336 @ 0xb00000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 7, 2, pc, cr10, cr4, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr4, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ strb sl, [r3, #3550]! @ 0xdde │ │ │ │ vmlal.u , d19, d2[6] │ │ │ │ streq r2, [r8, #-258]! @ 0xfffffefe │ │ │ │ addeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - movthi pc, #53504 @ 0xd100 @ │ │ │ │ + movthi pc, #45312 @ 0xb100 @ │ │ │ │ @ instruction: 0xf7f34620 │ │ │ │ - ldrb pc, [r7, #2887] @ 0xb47 @ │ │ │ │ + ldrb pc, [r7, #2853] @ 0xb25 @ │ │ │ │ movwcs pc, #9155 @ 0x23c3 @ │ │ │ │ movwls fp, #33514 @ 0x82ea │ │ │ │ @ instruction: 0xf8d42001 │ │ │ │ addseq r3, r2, ip, lsl #1 │ │ │ │ andls r2, r9, #0, 2 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ streq r0, [sp, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf04f9206 │ │ │ │ andls r0, r7, #-805306368 @ 0xd0000000 │ │ │ │ - orrhi pc, r6, #0, 2 │ │ │ │ + orrhi pc, r4, #0, 2 │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - @ instruction: 0x46418679 │ │ │ │ + @ instruction: 0x46418676 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr12, cr4, {7} │ │ │ │ + ldc2l 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [r5, #3504]! @ 0xdb0 │ │ │ │ - blvc 0x10af944 │ │ │ │ + blvc 0x10afa3c │ │ │ │ addne pc, r4, #201326595 @ 0xc000003 │ │ │ │ ldrdne pc, [ip], r4 │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r0, #28754 @ 0x7052 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf0019308 │ │ │ │ andls r0, r6, #-1073741817 @ 0xc0000007 │ │ │ │ stc 5, cr0, [sp, #172] @ 0xac │ │ │ │ @ instruction: 0xf1007b04 │ │ │ │ - ldmdbcs r5, {r0, r1, r2, r7, r8, r9, pc} │ │ │ │ - ldrbhi pc, [r6], -r0, lsl #4 @ │ │ │ │ + ldmdbcs r5, {r0, r2, r7, r8, r9, pc} │ │ │ │ + ldrbhi pc, [r3], -r0, lsl #4 @ │ │ │ │ strtmi r4, [r0], -fp, lsl #12 │ │ │ │ @ instruction: 0xf7f44641 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ streq lr, [sl, #-1426]! @ 0xfffffa6e │ │ │ │ - movthi pc, #12544 @ 0x3100 @ │ │ │ │ + movthi pc, #4352 @ 0x1100 @ │ │ │ │ andcs pc, r2, #335544323 @ 0x14000003 │ │ │ │ - bcs 0x242b1c │ │ │ │ - ldrhi pc, [ip], -r0, lsl #4 │ │ │ │ + bcs 0x242c14 │ │ │ │ + ldrhi pc, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ - eorseq r0, pc, #1342177286 @ 0x50000006 │ │ │ │ - mvnseq r0, r7, lsl r2 │ │ │ │ - @ instruction: 0x01b701d8 │ │ │ │ - @ instruction: 0xf8d4028d │ │ │ │ - vaddl.u8 , d19, d12 │ │ │ │ - vsubl.u8 , d19, d4 │ │ │ │ - andls r0, r9, #134217731 @ 0x8000003 │ │ │ │ - andcs r9, r1, #469762048 @ 0x1c000000 │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - movwcs r9, #4872 @ 0x1308 │ │ │ │ - movwcs r9, #774 @ 0x306 │ │ │ │ + eorseq r0, sp, #805306374 @ 0x30000006 │ │ │ │ + mvnseq r0, r5, lsl r2 │ │ │ │ + @ instruction: 0x01b501d6 │ │ │ │ + @ instruction: 0xf8d4028b │ │ │ │ + andcs r1, r1, #140 @ 0x8c │ │ │ │ + @ instruction: 0xf0059206 │ │ │ │ + @ instruction: 0xf0010207 │ │ │ │ + andls r0, r8, #-1073741817 @ 0xc0000007 │ │ │ │ + sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + orrne pc, r4, #201326595 @ 0xc000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + movwcs r9, #777 @ 0x309 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andvs pc, r0, #352321536 @ 0x15000000 │ │ │ │ ldmdbcs r5, {r0, r1, r3, r6, r7, ip, lr, pc} │ │ │ │ - strthi pc, [r2], -r0, lsl #4 │ │ │ │ + ldrhi pc, [pc], -r0, lsl #4 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe9f233c │ │ │ │ - ldc 5, cr14, [pc, #384] @ 0xb44f0 │ │ │ │ + blx 0xfe172434 │ │ │ │ + ldc 5, cr14, [pc, #384] @ 0xb45e8 │ │ │ │ vorr.i16 d23, #54528 @ 0xd500 │ │ │ │ @ instruction: 0xf8d42242 │ │ │ │ - bcc 0xf45ac │ │ │ │ + bcc 0xf46a4 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ stmib sp, {r0, r1, r2, r8, sl}^ │ │ │ │ @ instruction: 0xf000110a │ │ │ │ - tstcs r1, pc, lsl r0 │ │ │ │ - tstls r6, r8, lsl #10 │ │ │ │ - orrne pc, r2, r3, asr #7 │ │ │ │ - blvc 0x1ef9cc │ │ │ │ + vmov.i32 d16, #191 @ 0x000000bf │ │ │ │ + strls r1, [r8, #-386] @ 0xfffffe7e │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ movwls r9, #28937 @ 0x7109 │ │ │ │ + stc 3, cr2, [sp, #4] │ │ │ │ + movwls r7, #27396 @ 0x6b04 │ │ │ │ vpmax.s8 d2, d0, d6 │ │ │ │ - ldm pc, {r0, r2, r3, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ - msreq SPSR_s, r2, lsl r0 │ │ │ │ - cmpeq fp, r6, asr r1 │ │ │ │ - teqeq r6, r0, asr #2 │ │ │ │ - @ instruction: 0x0122012c │ │ │ │ + ldm pc, {r1, r3, r4, r5, r6, r7, r8, sl, pc}^ @ │ │ │ │ + msreq SPSR_x, r2, lsl r0 │ │ │ │ + cmpeq r9, r4, asr r1 │ │ │ │ + teqeq r4, lr, lsr r1 │ │ │ │ + @ instruction: 0x0120012a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, sp │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ vqrdmlsh.s q11, , d0[4] │ │ │ │ strbmi r2, [r1], -r2, lsl #6 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ - movwls fp, #29419 @ 0x72eb │ │ │ │ - ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ - andls r9, r4, #8, 6 @ 0x20000000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + ldmdbeq r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ + andls r9, r4, #469762048 @ 0x1c000000 │ │ │ │ movwvs pc, #1045 @ 0x415 @ │ │ │ │ - adchi pc, r1, #64 @ 0x40 │ │ │ │ + addshi pc, pc, #64 @ 0x40 │ │ │ │ ldrbcc pc, [sp, #581]! @ 0x245 @ │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, sl, lsr #12 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xf9ccf7f3 │ │ │ │ + @ instruction: 0xf9aaf7f3 │ │ │ │ streq lr, [r9, #-1290]! @ 0xfffffaf6 │ │ │ │ - subhi pc, sp, #0, 2 │ │ │ │ + subhi pc, fp, #0, 2 │ │ │ │ ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ movweq pc, #41795 @ 0xa343 @ │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ - @ instruction: 0xf8948586 │ │ │ │ + @ instruction: 0xf8948583 │ │ │ │ @ instruction: 0xf64920d9 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46202197 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bl 0x14f26c │ │ │ │ + bl 0x14f364 │ │ │ │ @ instruction: 0xf7ed3203 │ │ │ │ - strbt pc, [pc], #3657 @ 0xb4450 @ │ │ │ │ - vaddw.u8 q9, , d0 │ │ │ │ - rsclt r2, sl, #134217728 @ 0x8000000 │ │ │ │ - stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - streq r3, [r9, #-773]! @ 0xfffffcfb │ │ │ │ + strbt pc, [pc], #3533 @ 0xb4548 @ │ │ │ │ + vsubl.u8 q9, d3, d0 │ │ │ │ + andls r2, r8, #134217728 @ 0x8000000 │ │ │ │ + rsclt r0, sl, #171966464 @ 0xa400000 │ │ │ │ + movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf1009207 │ │ │ │ - svcvs 0x0063826f │ │ │ │ + svcvs 0x0063826d │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed98c70 │ │ │ │ + blx 0xfed98d68 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwls r0, #18779 @ 0x495b │ │ │ │ - @ instruction: 0xf9f2f7f3 │ │ │ │ - @ instruction: 0xf8d4e4d4 │ │ │ │ - addslt ip, sl, #116 @ 0x74 │ │ │ │ - cdpeq 0, 0, cr15, cr7, cr5, {0} │ │ │ │ - blx 0xfefb5938 │ │ │ │ - b 0x14b12c8 │ │ │ │ - vshr.u64 d17, d2, #62 │ │ │ │ - b 0x1474fa8 │ │ │ │ - @ instruction: 0xf1401353 │ │ │ │ - vrshr.u64 d24, d3, #59 │ │ │ │ - @ instruction: 0xf0002541 │ │ │ │ - stccs 0, cr0, [r2, #-28] @ 0xffffffe4 │ │ │ │ - adcshi pc, r7, #0 │ │ │ │ - @ instruction: 0xf0002d03 │ │ │ │ - strbmi r8, [r1], -r6, ror #5 │ │ │ │ - @ instruction: 0xf8cd2d01 │ │ │ │ - andls lr, r7, r4, lsl r0 │ │ │ │ - andls r9, r6, #4, 6 @ 0x10000000 │ │ │ │ - sbcshi pc, r4, #0 │ │ │ │ - mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - svceq 0x0000f1bc │ │ │ │ + @ instruction: 0xf9d0f7f3 │ │ │ │ + svcvs 0x0060e4d4 │ │ │ │ + biceq pc, r2, r3, asr #7 │ │ │ │ + addne pc, r9, #201326595 @ 0xc000003 │ │ │ │ + stceq 0, cr15, [r7], {5} │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + svcvs 0x0000f415 │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addshi pc, r2, #0 │ │ │ │ + strbcs pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ + andeq pc, r7, #2 │ │ │ │ + @ instruction: 0xf0002d02 │ │ │ │ + stccs 2, cr8, [r3, #-788] @ 0xfffffcec │ │ │ │ + rschi pc, r4, #0 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + strbmi r2, [r1], -r1, lsl #26 │ │ │ │ + andsgt pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf0009304 │ │ │ │ + vqsub.s8 q12, , q1 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf6430305 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ + stmdacs r0, {r1, r3, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ - blvc 0x12ef968 │ │ │ │ + blvc 0x12afa5c │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blvc 0x2efb28 │ │ │ │ - @ instruction: 0xffbef7f2 │ │ │ │ - stccs 4, cr14, [r0, #-616] @ 0xfffffd98 │ │ │ │ + blvc 0x2efc1c │ │ │ │ + @ instruction: 0xff9ef7f2 │ │ │ │ + stccs 4, cr14, [r0, #-624] @ 0xfffffd90 │ │ │ │ bichi pc, r5, r0 │ │ │ │ @ instruction: 0xf8d4461d │ │ │ │ - blx 0xfecb4828 │ │ │ │ + blx 0xfecb491c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 0, cr15, cr8, cr14, {4} │ │ │ │ + stc2 7, cr15, [lr, #568] @ 0x238 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf005ac86 │ │ │ │ + @ instruction: 0xf005ac88 │ │ │ │ ldccs 5, cr0, [ip, #-252]! @ 0xffffff04 │ │ │ │ - stcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ smullscc pc, r9, r4, r8 @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - svcvs 0x0063ac7c │ │ │ │ + svcvs 0x0063ac7e │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf649843a │ │ │ │ + @ instruction: 0xf6498439 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff705dc0 │ │ │ │ - stc2l 7, cr15, [lr, #948] @ 0x3b4 │ │ │ │ + blvs 0xff705eb4 │ │ │ │ + ldc2l 7, cr15, [r4, #-948] @ 0xfffffc4c │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ @ instruction: 0xf7f32010 │ │ │ │ - movwcs pc, #11287 @ 0x2c17 @ │ │ │ │ - strbt r6, [sp], #-227 @ 0xffffff1d │ │ │ │ + movwcs pc, #11255 @ 0x2bf7 @ │ │ │ │ + strbt r6, [pc], #-227 @ 0xb4648 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ vrhadd.s8 d24, d16, d28 │ │ │ │ uxtab16eq r1, sp, pc, ror #16 @ │ │ │ │ - ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ + ldrbhi pc, [sp], #256 @ 0x100 @ │ │ │ │ @ instruction: 0xf57f0488 │ │ │ │ - @ instruction: 0xf79bac5c │ │ │ │ - b 0x14b40ec │ │ │ │ + @ instruction: 0xf79bac5e │ │ │ │ + b 0x14b3ff8 │ │ │ │ @ instruction: 0xf6490248 │ │ │ │ @ instruction: 0xf2c058f4 │ │ │ │ @ instruction: 0x46052897 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xff64f7a0 │ │ │ │ + cdp2 7, 14, cr15, cr10, cr0, {5} │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [r4], #648 @ 0x288 │ │ │ │ + stc2l 7, cr15, [sl], #-648 @ 0xfffffd78 │ │ │ │ stmiavs r2!, {r0, r5, r7, r8, sl, fp, sp, lr} │ │ │ │ - bne 0x1545e18 │ │ │ │ + bne 0x1545f0c │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - ldc2 7, cr15, [lr, #948] @ 0x3b4 │ │ │ │ + stc2 7, cr15, [r4, #-948]! @ 0xfffffc4c │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf8d80201 │ │ │ │ @ instruction: 0xf7a2003c │ │ │ │ - @ instruction: 0x4628fcd1 │ │ │ │ + @ instruction: 0x4628fc57 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [ip], {162} @ 0xa2 │ │ │ │ + mrrc2 7, 10, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf6424628 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d16, d7 │ │ │ │ ldmdavs r9, {r0, r4, r6, r9, ip} │ │ │ │ - cdp2 7, 1, cr15, cr2, cr3, {5} │ │ │ │ + ldc2 7, cr15, [r8, #652] @ 0x28c │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - strt r6, [r9], #-1507 @ 0xfffffa1d │ │ │ │ + strt r6, [fp], #-1507 @ 0xfffffa1d │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff2ef7f3 │ │ │ │ + @ instruction: 0xff0ef7f3 │ │ │ │ vstrcs d9, [r0, #-8] │ │ │ │ - stcge 4, cr15, [sp], {127} @ 0x7f │ │ │ │ - ldmdacs r5, {r1, sl, sp, lr, pc} │ │ │ │ - ldrbhi pc, [r8], #512 @ 0x200 @ │ │ │ │ + stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + ldmdacs r5, {r2, sl, sp, lr, pc} │ │ │ │ + ldrbhi pc, [r7], #512 @ 0x200 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r9, lsl #4 │ │ │ │ - blx 0xff6f25d0 │ │ │ │ - ldmdacs r5, {r1, r2, r4, sl, sp, lr, pc} │ │ │ │ - strbhi pc, [lr], #512 @ 0x200 @ │ │ │ │ + blx 0xfeef26c4 │ │ │ │ + ldmdacs r5, {r3, r4, sl, sp, lr, pc} │ │ │ │ + strbhi pc, [sp], #512 @ 0x200 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xff4725e4 │ │ │ │ - ldmdacs r5, {r2, r3, sl, sp, lr, pc} │ │ │ │ - strbhi pc, [r4], #512 @ 0x200 @ │ │ │ │ + blx 0xfec726d8 │ │ │ │ + ldmdacs r5, {r1, r2, r3, sl, sp, lr, pc} │ │ │ │ + strbhi pc, [r3], #512 @ 0x200 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xff1f25f8 │ │ │ │ - ldmdacs r5, {r1, sl, sp, lr, pc} │ │ │ │ - ldrthi pc, [sl], #512 @ 0x200 @ │ │ │ │ + blx 0xfe9f26ec │ │ │ │ + ldmdacs r5, {r2, sl, sp, lr, pc} │ │ │ │ + ldrthi pc, [r9], #512 @ 0x200 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - blx 0xfef7260c │ │ │ │ - bllt 0xffef263c │ │ │ │ + blx 0xfe772700 │ │ │ │ + bllt 0xfff72730 │ │ │ │ vtst.8 d2, d0, d5 │ │ │ │ - strmi r8, [r3], -pc, lsr #9 │ │ │ │ + strmi r8, [r3], -lr, lsr #9 │ │ │ │ andcs r4, r8, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ - @ instruction: 0xf7fffaaf │ │ │ │ - ldmdacs r5, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - strthi pc, [r4], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf7fffa8f │ │ │ │ + ldmdacs r5, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + strthi pc, [r3], #512 @ 0x200 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfec7263a │ │ │ │ + blx 0xfe47272e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabda │ │ │ │ - ldmdacs r5, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - ldrhi pc, [r6], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf7ffabdc │ │ │ │ + ldmdacs r5, {r0, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + ldrhi pc, [r5], #512 @ 0x200 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe8f2656 │ │ │ │ + blx 0xfe0f274a │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabcc │ │ │ │ - addslt fp, r8, #214016 @ 0x34400 │ │ │ │ + @ instruction: 0xf7ffabce │ │ │ │ + addslt fp, r8, #216064 @ 0x34c00 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - blvc 0xfedafb14 │ │ │ │ + blvc 0xfed6fc08 │ │ │ │ stmdbeq r2, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0024641 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ rsbmi r0, sl, r3, asr #1 │ │ │ │ - bcs 0x4186c8 │ │ │ │ + bcs 0x4187bc │ │ │ │ andls r9, r6, #1342177280 @ 0x50000000 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r1, #536870912 @ 0x20000000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ movwls r0, #16901 @ 0x4205 │ │ │ │ - blvc 0x2efcfc │ │ │ │ - @ instruction: 0xff40f7f2 │ │ │ │ - bllt 0xfecf26cc │ │ │ │ - ldc 2, cr11, [pc, #-608] @ 0xb4474 │ │ │ │ - @ instruction: 0xf0057bc2 │ │ │ │ + blvc 0x2efdf0 │ │ │ │ + @ instruction: 0xff20f7f2 │ │ │ │ + bllt 0xfed727c0 │ │ │ │ + ldc 2, cr11, [pc, #-608] @ 0xb4568 │ │ │ │ + @ instruction: 0xf0057bc1 │ │ │ │ movwcs r0, #1287 @ 0x507 │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ andcs lr, r5, #3358720 @ 0x334000 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stc 5, cr2, [sp, #4] │ │ │ │ strls r7, [r4, #-2824] @ 0xfffff4f8 │ │ │ │ - mrc2 7, 5, pc, cr6, cr2, {7} │ │ │ │ - bllt 0xfe572708 │ │ │ │ + mrc2 7, 4, pc, cr6, cr2, {7} │ │ │ │ + bllt 0xfe5f27fc │ │ │ │ @ instruction: 0xf005b298 │ │ │ │ - ldc 5, cr0, [pc, #28] @ 0xb4730 │ │ │ │ - movwcs r7, #3024 @ 0xbd0 │ │ │ │ + ldc 5, cr0, [pc, #28] @ 0xb4824 │ │ │ │ + movwcs r7, #3017 @ 0xbc9 │ │ │ │ strbmi r0, [r1], -r2, lsl #18 │ │ │ │ andeq pc, r8, #2 │ │ │ │ sbceq pc, r3, r0, asr #7 │ │ │ │ andls r4, r7, sl, rrx │ │ │ │ andls r2, r5, #53248 @ 0xd000 │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffe95 │ │ │ │ - vbic.i16 , #45312 @ 0xb100 │ │ │ │ + @ instruction: 0xf7fffe75 │ │ │ │ + vbic.i16 , #45824 @ 0xb300 │ │ │ │ svcvs 0x006302c2 │ │ │ │ orrne pc, r1, r5, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x147eb6c │ │ │ │ + b 0x147ec60 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r1, r5, r6, r7, r9, pc} │ │ │ │ - sbchi pc, ip, #0 │ │ │ │ + stmdbcs r3, {r1, r5, r6, r7, r9, pc} │ │ │ │ + sbchi pc, fp, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - ldc 2, cr8, [pc, #560] @ 0xb49a8 │ │ │ │ - @ instruction: 0x46417bb7 │ │ │ │ + ldc 2, cr8, [pc, #556] @ 0xb4a98 │ │ │ │ + @ instruction: 0x46417bb0 │ │ │ │ strtmi r9, [r0], -r7, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ stc 3, cr9, [sp, #16] │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffe6d │ │ │ │ - @ instruction: 0xf3c5bb49 │ │ │ │ + @ instruction: 0xf7fffe4d │ │ │ │ + @ instruction: 0xf3c5bb4b │ │ │ │ vsubl.u8 , d19, d1 │ │ │ │ @ instruction: 0xf00503c2 │ │ │ │ - bcs 0x135bc8 │ │ │ │ - adchi pc, r2, #0 │ │ │ │ + bcs 0x135cbc │ │ │ │ + adchi pc, r1, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0x11520c │ │ │ │ - rsbshi pc, r5, #0 │ │ │ │ + bcs 0x1152fc │ │ │ │ + rsbshi pc, r4, #0 │ │ │ │ movwpl lr, #27085 @ 0x69cd │ │ │ │ eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strbmi r2, [r1], -r0, lsl #6 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blvc 0xfe96fe50 │ │ │ │ + blvc 0xfe62ff44 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ - vldr d7, [pc, #16] @ 0xb47ec │ │ │ │ - vstr d7, [sp, #632] @ 0x278 │ │ │ │ + vldr d7, [pc, #16] @ 0xb48e0 │ │ │ │ + vstr d7, [sp, #604] @ 0x25c │ │ │ │ @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fffe47 │ │ │ │ - svcvs 0x0060bb23 │ │ │ │ + @ instruction: 0xf7fffe27 │ │ │ │ + svcvs 0x0060bb25 │ │ │ │ biceq pc, r2, r3, asr #7 │ │ │ │ addne pc, r1, #335544323 @ 0x14000003 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x147f008 │ │ │ │ + b 0x147f0fc │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - bcs 0x1950cc │ │ │ │ - andshi pc, fp, #0 │ │ │ │ + bcs 0x1951bc │ │ │ │ + andshi pc, sl, #0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - andcs r8, r1, #1610612736 @ 0x60000000 │ │ │ │ + andcs r8, r1, #1342177280 @ 0x50000000 │ │ │ │ andls r9, r0, #8, 2 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ strcs r9, [r2, #-1285] @ 0xfffffafb │ │ │ │ @ instruction: 0xf7f29509 │ │ │ │ - @ instruction: 0xf7ffff5b │ │ │ │ - @ instruction: 0xf005bafb │ │ │ │ + @ instruction: 0xf7ffff3b │ │ │ │ + @ instruction: 0xf005bafd │ │ │ │ vabal.u8 q8, d19, d7 │ │ │ │ stccs 3, cr0, [r0, #780] @ 0x30c │ │ │ │ @ instruction: 0xf0009304 │ │ │ │ - @ instruction: 0xf63f82a5 │ │ │ │ - vstrcs s20, [r0, #-936] @ 0xfffffc58 │ │ │ │ - bge 0xffab1a50 │ │ │ │ + @ instruction: 0xf63f82a4 │ │ │ │ + vstrcs s20, [r0, #-944] @ 0xfffffc50 │ │ │ │ + bge 0xffb31b44 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf92af7f0 │ │ │ │ + @ instruction: 0xf90af7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffaae0 │ │ │ │ - ldmdbeq r9, {r0, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7ffaae2 │ │ │ │ + ldmdbeq r9, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ rscpl pc, r8, #35 @ 0x23 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ tstmi r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0419302 │ │ │ │ @ instruction: 0xf0225180 │ │ │ │ - blls 0x17327c │ │ │ │ + blls 0x173450 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabbe │ │ │ │ - @ instruction: 0xf8d4bad3 │ │ │ │ + @ instruction: 0xf7ffabc0 │ │ │ │ + @ instruction: 0xf8d4bad5 │ │ │ │ @ instruction: 0x060d10d0 │ │ │ │ strbeq sp, [sl], pc, lsl #8 │ │ │ │ - blge 0xfee31d94 │ │ │ │ - blt 0xff1b2898 │ │ │ │ + blge 0xfeeb1e88 │ │ │ │ + blt 0xff23298c │ │ │ │ @ instruction: 0x46204619 │ │ │ │ @ instruction: 0xf0019302 │ │ │ │ - blls 0x1743c4 │ │ │ │ + blls 0x1744b0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabaa │ │ │ │ - @ instruction: 0x0708babf │ │ │ │ - bge 0xfeab1eb4 │ │ │ │ - @ instruction: 0xf79be456 │ │ │ │ - @ instruction: 0xf8d4fd37 │ │ │ │ + @ instruction: 0xf7ffabac │ │ │ │ + streq fp, [r8, -r1, asr #21] │ │ │ │ + bge 0xfeb31fa8 │ │ │ │ + @ instruction: 0xf79be458 │ │ │ │ + @ instruction: 0xf8d4fcbd │ │ │ │ vshr.u64 , q0, #59 │ │ │ │ strmi r0, [r0], sl, lsl #10 │ │ │ │ @ instruction: 0xf10006db │ │ │ │ - rsbeq r8, sp, pc, lsr #7 │ │ │ │ + rsbeq r8, sp, lr, lsr #7 │ │ │ │ andeq pc, r1, #69 @ 0x45 │ │ │ │ ldrbpl pc, [r4, #1609]! @ 0x649 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7a06ba9 │ │ │ │ - stmiavs r3!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r6, [r0], -r2, lsr #27 │ │ │ │ - bne 0xfe74f790 │ │ │ │ + bne 0xfe74f884 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - blx 0xffe728aa │ │ │ │ + blx 0x1ff299e │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xffac6204 │ │ │ │ - blx 0xb7278e │ │ │ │ + blvs 0xffac62f8 │ │ │ │ + blx 0xfecf2880 │ │ │ │ andcs r4, r1, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24641 │ │ │ │ - strbmi pc, [r0], -r5, lsr #22 @ │ │ │ │ - ldc 6, cr14, [pc, #348] @ 0xb4a70 │ │ │ │ - movwcs r7, #2900 @ 0xb54 │ │ │ │ + strbmi pc, [r0], -fp, lsr #21 @ │ │ │ │ + ldc 6, cr14, [pc, #348] @ 0xb4b64 │ │ │ │ + movwcs r7, #2887 @ 0xb47 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ rscscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stc 3, cr9, [sp, #32] │ │ │ │ @ instruction: 0xf7f27b04 │ │ │ │ - @ instruction: 0xf7ffff3d │ │ │ │ - @ instruction: 0x4620ba7b │ │ │ │ - blx 0xff07291a │ │ │ │ - blt 0x1e72940 │ │ │ │ + @ instruction: 0xf7ffff1d │ │ │ │ + @ instruction: 0x4620ba7d │ │ │ │ + blx 0xfe872a0e │ │ │ │ + blt 0x1ef2a34 │ │ │ │ andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ - ldc2l 7, cr15, [r0], #620 @ 0x26c │ │ │ │ + ldc2l 7, cr15, [r6], #-620 @ 0xfffffd94 │ │ │ │ @ instruction: 0xf6499b02 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x46052197 │ │ │ │ eorne pc, r3, r1, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0, #-640] @ 0xfffffd80 │ │ │ │ + ldc2 7, cr15, [r6], {160} @ 0xa0 │ │ │ │ @ instruction: 0xf79c9803 │ │ │ │ - @ instruction: 0x4629f99f │ │ │ │ + strtmi pc, [r9], -r5, lsr #18 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff2ef7ee │ │ │ │ - blt 0x1872970 │ │ │ │ + cdp2 7, 11, cr15, cr4, cr14, {7} │ │ │ │ + blt 0x18f2a64 │ │ │ │ vpmax.u8 , , q1 │ │ │ │ bicsmi r4, fp, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ movwls r0, #33537 @ 0x8301 │ │ │ │ - ldc2 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ - blt 0x1572988 │ │ │ │ + ldc2l 7, cr15, [lr], #980 @ 0x3d4 │ │ │ │ + blt 0x15f2a7c │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ stmdaeq sl, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vmls.f q15, , d3[4] │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ ldrdcc pc, [ip], r4 │ │ │ │ andcs fp, r1, #-805306354 @ 0xd000000e │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ adceq r0, sp, pc, lsl r3 │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ andls r9, r5, #37748736 @ 0x2400000 │ │ │ │ andls r2, r7, #-268435456 @ 0xf0000000 │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ - @ instruction: 0x464182f3 │ │ │ │ + @ instruction: 0x464182f2 │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ - @ instruction: 0xff76f7f3 │ │ │ │ - blt 0xd729c8 │ │ │ │ - andseq pc, pc, r0 │ │ │ │ - andls r9, r8, r7, lsl #4 │ │ │ │ - strbmi r2, [r1], -r1, lsl #4 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ + @ instruction: 0xff56f7f3 │ │ │ │ + blt 0xdf2abc │ │ │ │ + andseq pc, pc, #2 │ │ │ │ + andls r9, r8, #-1073741823 @ 0xc0000001 │ │ │ │ + andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmib sp, {r1, r8, sl, sp}^ │ │ │ │ - movwls lr, #19973 @ 0x4e05 │ │ │ │ + movwls ip, #19461 @ 0x4c05 │ │ │ │ @ instruction: 0xf7f29509 │ │ │ │ - @ instruction: 0xf7fffdad │ │ │ │ - ldmdbcs r5, {r0, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ - sbcshi pc, r4, #0, 4 │ │ │ │ + @ instruction: 0xf7fffd8d │ │ │ │ + ldmdbcs r5, {r0, r1, r2, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ + sbcshi pc, r3, #0, 4 │ │ │ │ ldrb r4, [lr, fp, lsl #12] │ │ │ │ vmul.i8 d2, d0, d5 │ │ │ │ - strmi r8, [fp], -pc, asr #5 │ │ │ │ + strmi r8, [fp], -lr, asr #5 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff52f7f3 │ │ │ │ - blt 0x472a10 │ │ │ │ + @ instruction: 0xff32f7f3 │ │ │ │ + blt 0x4f2b04 │ │ │ │ rsclt r4, sp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7f39504 │ │ │ │ - @ instruction: 0xf7fff9f7 │ │ │ │ - stmib sp, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ - movwcs r3, #516 @ 0x204 │ │ │ │ - and lr, r6, sp, asr #19 │ │ │ │ - addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - rscscc pc, sp, r5, asr #4 │ │ │ │ - andeq pc, r5, r0, asr #5 │ │ │ │ - ldrmi r4, [ip, #1601] @ 0x641 │ │ │ │ - @ instruction: 0x4602bf18 │ │ │ │ - andls r2, r0, r1 │ │ │ │ - movwls r4, #34336 @ 0x8620 │ │ │ │ - mrc2 7, 5, pc, cr0, cr2, {7} │ │ │ │ - stmiblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ... │ │ │ │ + @ instruction: 0xf7fff9d7 │ │ │ │ + svclt 0x0000ba09 │ │ │ │ + andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ ... │ │ │ │ andeq r0, r0, sp │ │ │ │ ... │ │ │ │ - andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f62308 │ │ │ │ - @ instruction: 0xf7fffb67 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - strbmi lr, [r1], -r6 │ │ │ │ - stmib sp, {r5, r9, sl, lr}^ │ │ │ │ - movwcs r3, #516 @ 0x204 │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffb11 │ │ │ │ - @ instruction: 0xf5b2b9c9 │ │ │ │ - @ instruction: 0xf0406f20 │ │ │ │ - vaddl.u8 q12, d19, d20 │ │ │ │ - @ instruction: 0xf8d408c2 │ │ │ │ - @ instruction: 0xf00530d0 │ │ │ │ - strbteq r0, [r9], -r7, lsl #4 │ │ │ │ - vsubl.u8 , d3, d2 │ │ │ │ - @ instruction: 0xf1000340 │ │ │ │ - blcs 0xd4ff4 │ │ │ │ - stmibge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldc2 7, cr15, [r2], #-620 @ 0xfffffd94 │ │ │ │ - mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ - orrscs pc, r7, #192, 4 │ │ │ │ - @ instruction: 0xf8534605 │ │ │ │ - @ instruction: 0xf7a01028 │ │ │ │ - @ instruction: 0x4629fc53 │ │ │ │ - @ instruction: 0xf7a34628 │ │ │ │ - stmdbls r2, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ - stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmlsl.u q8, d3, d2[6] │ │ │ │ - svclt 0x005503c2 │ │ │ │ - sbccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ - rsbscs pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r1], -r7 │ │ │ │ - strtmi r9, [r0], -r6, lsl #6 │ │ │ │ - movwls r2, #21263 @ 0x530f │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ vcgt.s8 d25, d5, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f00305 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge fp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbeq pc, [pc, #-5]! @ 0xb4b2f @ │ │ │ │ - strbmi r2, [r1], -r2, lsl #4 │ │ │ │ - adceq r9, sp, r0, lsl #4 │ │ │ │ - sbcmi pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andls r4, r8, r3, lsl #12 │ │ │ │ - @ instruction: 0xf7ff9507 │ │ │ │ - @ instruction: 0xf3c3bad3 │ │ │ │ - movwls r0, #25538 @ 0x63c2 │ │ │ │ - movwls r2, #21263 @ 0x530f │ │ │ │ - movweq pc, #28677 @ 0x7005 @ │ │ │ │ - svclt 0x0055066d │ │ │ │ - subscc pc, r1, #74448896 @ 0x4700000 │ │ │ │ - andcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbmi r9, [r1], -r7 │ │ │ │ - strtmi r9, [r0], -r4, lsl #6 │ │ │ │ + vshl.s64 , , #0 │ │ │ │ + movwcs r0, #1285 @ 0x505 │ │ │ │ + @ instruction: 0xf6439207 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ + stmib sp, {r1, r3, r9}^ │ │ │ │ + addsmi r1, r8, #1280 @ 0x500 │ │ │ │ + qadd16mi fp, sl, r8 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + strtmi r9, [r0], -r0 │ │ │ │ + @ instruction: 0xf7f29308 │ │ │ │ + @ instruction: 0xf7fffe81 │ │ │ │ + strtmi fp, [r0], -r1, ror #19 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + blx 0x12f2b4e │ │ │ │ + ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x1c05e9cd │ │ │ │ + strbmi r4, [r1], -r0, lsr #12 │ │ │ │ + andls r9, r7, #4, 6 @ 0x10000000 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + blx 0xffd72b64 │ │ │ │ + stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svcvs 0x0020f5b2 │ │ │ │ + adchi pc, r4, r0, asr #32 │ │ │ │ + stmiaeq r2, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + ldrsbcc pc, [r0], #132 @ 0x84 @ │ │ │ │ + andeq pc, r7, #5 │ │ │ │ + andls r0, r2, #110100480 @ 0x6900000 │ │ │ │ + movteq pc, #963 @ 0x3c3 @ │ │ │ │ + mrshi pc, (UNDEF: 93) @ │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf79ba9b2 │ │ │ │ + @ instruction: 0xf649fbb9 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ + @ instruction: 0x46052397 │ │ │ │ + eorne pc, r8, r3, asr r8 @ │ │ │ │ + blx 0xff772a4e │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf8a8f7a3 │ │ │ │ + strtmi r9, [sl], -r2, lsl #18 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + @ instruction: 0xf7fffc65 │ │ │ │ + strbteq fp, [sl], -r3, lsr #19 │ │ │ │ + biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ + @ instruction: 0xf647bf55 │ │ │ │ + @ instruction: 0xf64722c1 │ │ │ │ + vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 q8, d0, d5 │ │ │ │ + andls r0, r7, r5, lsl #4 │ │ │ │ + movwls r4, #26177 @ 0x6641 │ │ │ │ + movwcs r4, #63008 @ 0xf620 │ │ │ │ + @ instruction: 0xf0059305 │ │ │ │ + movwls r0, #17159 @ 0x4307 │ │ │ │ mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - ldc2l 7, cr15, [r8], #960 @ 0x3c0 │ │ │ │ + stc2 7, cr15, [r8, #-960] @ 0xfffffc40 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa94c │ │ │ │ - addslt fp, sl, #1327104 @ 0x144000 │ │ │ │ - bcs 0xff0f1aa0 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ - @ instruction: 0xf00302c4 │ │ │ │ - tstmi r3, #32, 6 @ 0x80000000 │ │ │ │ - stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blx 0xff0f2a1a │ │ │ │ - mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ - orrscs pc, r7, #192, 4 │ │ │ │ - @ instruction: 0xf8534683 │ │ │ │ - @ instruction: 0xf7a01025 │ │ │ │ - vfmsvs.f64 d15, d19, d17 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x465980df │ │ │ │ - @ instruction: 0xf1ca6ee3 │ │ │ │ - andcs r0, r0, #9 │ │ │ │ - @ instruction: 0xf9b2f7a1 │ │ │ │ - smullscc pc, r9, r4, r8 @ │ │ │ │ - strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - svclt 0x000c2b00 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7ef4441 │ │ │ │ - @ instruction: 0xf7fffdbb │ │ │ │ - @ instruction: 0xf5b2b921 │ │ │ │ - @ instruction: 0xf47f6f28 │ │ │ │ - @ instruction: 0x066aa916 │ │ │ │ - stcge 5, cr15, [r3], {127} @ 0x7f │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ + @ instruction: 0xf7ffa97e │ │ │ │ + @ instruction: 0xf005b983 │ │ │ │ + andcs r0, r2, #532676608 @ 0x1fc00000 │ │ │ │ + andls r4, r0, #68157440 @ 0x4100000 │ │ │ │ + vhadd.s8 d16, d21, d29 │ │ │ │ + vmlal.s q10, d16, d1[1] │ │ │ │ + strmi r0, [r3], -r5, lsl #4 │ │ │ │ + strls r9, [r7, #-8] │ │ │ │ + blt 0xff672c3c │ │ │ │ biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - streq pc, [r7, #-5] │ │ │ │ - strls r9, [r4, #-773] @ 0xfffffcfb │ │ │ │ - mrc2 7, 6, pc, cr2, cr2, {7} │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa906 │ │ │ │ - vmla.i8 d11, d1, d11 │ │ │ │ - andls pc, r0, #851968 @ 0xd0000 │ │ │ │ - eorseq pc, r9, #70254592 @ 0x4300000 │ │ │ │ + movwcs r9, #62214 @ 0xf306 │ │ │ │ + @ instruction: 0xf0059305 │ │ │ │ + strbteq r0, [sp], -r7, lsl #6 │ │ │ │ + @ instruction: 0xf647bf55 │ │ │ │ + @ instruction: 0xf6473251 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + vsubl.s8 q8, d0, d5 │ │ │ │ + andls r0, r7, r5, lsl #4 │ │ │ │ + movwls r4, #17985 @ 0x4641 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + @ instruction: 0xf7f00305 │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vrshr.u64 d27, d10, #61 │ │ │ │ + @ instruction: 0xf0052ac0 │ │ │ │ + ldmdbeq r3, {r0, r1, r2, r8, sl} │ │ │ │ + sbceq pc, r4, #134217731 @ 0x8000003 │ │ │ │ + wfieq │ │ │ │ + b 0x14858e4 │ │ │ │ + @ instruction: 0xf79b0843 │ │ │ │ + @ instruction: 0xf649fb47 │ │ │ │ + vrsra.s64 , q10, #64 │ │ │ │ + pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ + eorne pc, r5, r3, asr r8 @ │ │ │ │ + blx 0x1af2b32 │ │ │ │ + blcs 0xd0740 │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ + mcrvs 6, 7, r4, cr3, cr9, {2} │ │ │ │ + andeq pc, r9, sl, asr #3 │ │ │ │ + @ instruction: 0xf7a12200 │ │ │ │ + @ instruction: 0xf894f939 │ │ │ │ + andcs r3, r0, #217 @ 0xd9 │ │ │ │ + blcs 0xc6550 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + strbmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + ldc2 7, cr15, [ip, #956] @ 0x3bc │ │ │ │ + stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svcvs 0x0028f5b2 │ │ │ │ + ldmdbge r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf57f066a │ │ │ │ + strbmi sl, [r1], -r4, lsl #25 │ │ │ │ + vrsubhn.i16 d20, , q8 │ │ │ │ + @ instruction: 0xf00503c2 │ │ │ │ + movwls r0, #21767 @ 0x5507 │ │ │ │ + @ instruction: 0xf7f29504 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf834f201 │ │ │ │ + @ instruction: 0xf6439200 │ │ │ │ + vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ + movwls r0, #16906 @ 0x420a │ │ │ │ + biceq pc, r5, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmib sp, {r0, r6, r9, sl, lr}^ │ │ │ │ + ldrb r5, [r3], #-1285 @ 0xfffffafb │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7f29505 │ │ │ │ + @ instruction: 0xf7fffd25 │ │ │ │ + movwls fp, #18663 @ 0x48e7 │ │ │ │ + eorne pc, sp, #70254592 @ 0x4300000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf6439304 │ │ │ │ - vqdmlal.s q8, d16, d1[1] │ │ │ │ - tstls r7, sl, lsl #6 │ │ │ │ - svclt 0x00082800 │ │ │ │ - @ instruction: 0x4641461a │ │ │ │ + msrne SPSR_c, #70254592 @ 0x4300000 │ │ │ │ + movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs r4, #5697 @ 0x1641 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stmib sp, {r1, r4, r6, sl, sp, lr, pc}^ │ │ │ │ - strbmi r1, [r1], -r8, lsl #4 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + strt r9, [sp], #-768 @ 0xfffffd00 │ │ │ │ + strbmi r9, [r1], -r6, lsl #4 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + strls r9, [r5, #-772] @ 0xfffffcfc │ │ │ │ + andls r9, r8, #29360128 @ 0x1c00000 │ │ │ │ + blx 0xff872d5c │ │ │ │ + stmialt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vhsub.s8 d25, d3, d0 │ │ │ │ + vshr.s64 d23, d29, #64 │ │ │ │ + stmib sp, {r1, r3}^ │ │ │ │ + svcvs 0x00633505 │ │ │ │ + @ instruction: 0xf6434641 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + blcs 0xb55dc │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + @ instruction: 0x4602bf18 │ │ │ │ + svclt 0x000c4620 │ │ │ │ + ldrmi r2, [sp], -r1, lsl #10 │ │ │ │ + movwcc lr, #31181 @ 0x79cd │ │ │ │ + @ instruction: 0xf7f29504 │ │ │ │ + @ instruction: 0xf7fffd4b │ │ │ │ + stmib sp, {r0, r1, r3, r5, r7, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6435306 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ + movwcs r0, #522 @ 0x20a │ │ │ │ + movwls r4, #1601 @ 0x641 │ │ │ │ + stmib sp, {r1, r2, r3, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ + vcgt.s8 d21, d3, d6 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + movwcs r0, #522 @ 0x20a │ │ │ │ + movwls r4, #1601 @ 0x641 │ │ │ │ + ldc 5, cr14, [pc, #-400] @ 0xb4c6c │ │ │ │ + @ instruction: 0x46417bb4 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + andeq pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - stc2l 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ - stmialt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6439304 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ - @ instruction: 0xf643020a │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ - tstls r7, sl, lsl #6 │ │ │ │ - svclt 0x00082800 │ │ │ │ - @ instruction: 0x4641461a │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - movwls r5, #1285 @ 0x505 │ │ │ │ - andls lr, r6, #44, 8 @ 0x2c000000 │ │ │ │ - andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - movwls r4, #17952 @ 0x4620 │ │ │ │ - strls r9, [r7, #-1285] @ 0xfffffafb │ │ │ │ - @ instruction: 0xf7f29208 │ │ │ │ - @ instruction: 0xf7fffafd │ │ │ │ - andls fp, r0, #12910592 @ 0xc50000 │ │ │ │ - adcsvc pc, sp, r3, asr #4 │ │ │ │ - andeq pc, sl, r0, asr #5 │ │ │ │ - strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - strbmi r6, [r1], -r3, ror #30 │ │ │ │ - eorseq pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf04f2b00 │ │ │ │ - svclt 0x00180300 │ │ │ │ - strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - strcs fp, [r1, #-3852] @ 0xfffff0f4 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r9, sl, lr}^ │ │ │ │ - strls r3, [r4, #-775] @ 0xfffffcf9 │ │ │ │ - stc2l 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ - stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwpl lr, #27085 @ 0x69cd │ │ │ │ - addsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - strb r9, [sp, #-768]! @ 0xfffffd00 │ │ │ │ - movwpl lr, #27085 @ 0x69cd │ │ │ │ - sbcvc pc, r9, #805306372 @ 0x30000004 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - strbmi r2, [r1], -r0, lsl #6 │ │ │ │ - strb r9, [r3, #-768]! @ 0xfffffd00 │ │ │ │ - blvc 0xfeaf0188 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vsubl.s8 q8, d0, d1 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f035c │ │ │ │ - ldc2 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ - stmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvc 0xfed701b0 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vmvn.i32 q8, #2304 @ 0x00000900 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f0384 │ │ │ │ - blx 0xfe4f2d1e │ │ │ │ - stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf79ba862 │ │ │ │ - strbmi pc, [r2], -r5, ror #21 @ │ │ │ │ - strmi r4, [r1], -r5, lsl #12 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fffbf1 │ │ │ │ + ldc 8, cr11, [pc, #-524] @ 0xb4c18 │ │ │ │ + @ instruction: 0x46417bbe │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbseq pc, r9, #73400320 @ 0x4600000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fffb71 │ │ │ │ + blcs 0xe3008 │ │ │ │ + stmdage r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1bf2cc0 │ │ │ │ + strmi r4, [r5], -r2, asr #12 │ │ │ │ + strtmi r4, [r0], -r1, lsl #12 │ │ │ │ + blx 0x1a72e20 │ │ │ │ + strtmi r4, [r8], -r9, lsr #12 │ │ │ │ + @ instruction: 0xf99ef7f3 │ │ │ │ + strtmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strtmi pc, [r9], -r5, lsl #21 │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - stmdbls r2, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0xf72d42 │ │ │ │ - ldmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffc4f798 │ │ │ │ - strvs r6, [r3, -r3, ror #27]! │ │ │ │ - strbtvs r2, [r0], r1, lsl #6 │ │ │ │ - ldr r6, [r8, -r3, lsr #13] │ │ │ │ - strtmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr15, {7} │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa840 │ │ │ │ - svcvs 0x00a0b845 │ │ │ │ - b 0x1178f18 │ │ │ │ - @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642ff79 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ - vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ - ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - blx 0x1972c50 │ │ │ │ - bllt 0xfee32dc4 │ │ │ │ - eorvs pc, r0, #83886080 @ 0x5000000 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - ldmdble r1!, {r0, r1, r2, r4, ip, lr, pc} │ │ │ │ - svcvs 0x0000f5b2 │ │ │ │ - mvneq sp, r2, ror r1 │ │ │ │ - rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ - movwmi pc, #1027 @ 0x403 @ │ │ │ │ - @ instruction: 0x432b4620 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - movwcc lr, #27085 @ 0x69cd │ │ │ │ - movwls r2, #21249 @ 0x5301 │ │ │ │ - movwcs r9, #54024 @ 0xd308 │ │ │ │ - @ instruction: 0xf7f59304 │ │ │ │ - @ instruction: 0xf7fffae3 │ │ │ │ - vmov.i16 d27, #215 @ 0x00d7 │ │ │ │ - bcs 0x139714 │ │ │ │ - bcs 0x1a8eb4 │ │ │ │ - stmdage r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf53f0729 │ │ │ │ - @ instruction: 0xf8d4a806 │ │ │ │ - @ instruction: 0xf00000d0 │ │ │ │ - blcs 0x135c28 │ │ │ │ - stmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf53e076a │ │ │ │ - @ instruction: 0xf3c0affc │ │ │ │ - stmdacs r0, {r6, r7, ip} │ │ │ │ - svcge 0x00f7f43e │ │ │ │ - svclt 0x00fcf7fe │ │ │ │ - strbmi r0, [r1], -fp, lsr #3 │ │ │ │ + @ instruction: 0xf7fffb1b │ │ │ │ + @ instruction: 0xf798b859 │ │ │ │ + stclvs 15, cr15, [r3, #300]! @ 0x12c │ │ │ │ + movwcs r6, #5923 @ 0x1723 │ │ │ │ + strtvs r6, [r3], r0, ror #13 │ │ │ │ + @ instruction: 0x4641e718 │ │ │ │ + @ instruction: 0xf7ef4620 │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r3, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subsne r6, fp, r0, lsr #31 │ │ │ │ + andne lr, r0, r3, asr #20 │ │ │ │ + @ instruction: 0xff00f79b │ │ │ │ + @ instruction: 0x13a4f642 │ │ │ │ + orrscs pc, r7, #192, 4 │ │ │ │ + andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf7a36819 │ │ │ │ + @ instruction: 0xf7fff9e9 │ │ │ │ + @ instruction: 0xf405bbb6 │ │ │ │ + @ instruction: 0xf5b26220 │ │ │ │ + andsle r7, r7, r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b2d931 │ │ │ │ + cmnle r2, r0, lsl #30 │ │ │ │ + strbmi r0, [r1], -fp, ror #3 │ │ │ │ vst1.64 {d11-d14}, [r3 :128]! │ │ │ │ - strtmi r4, [r0], -r0, lsl #7 │ │ │ │ + strtmi r4, [r0], -r0, lsl #6 │ │ │ │ movwls r4, #37675 @ 0x932b │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - movwcs r9, #776 @ 0x308 │ │ │ │ - movwls r9, #21255 @ 0x5307 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #4870 @ 0x1306 │ │ │ │ + movwls r9, #33541 @ 0x8305 │ │ │ │ movwls r2, #17165 @ 0x430d │ │ │ │ - blx 0xfebf2e32 │ │ │ │ - svclt 0x00e8f7fe │ │ │ │ - ldreq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf47e2d10 │ │ │ │ - @ instruction: 0xf8d4afdc │ │ │ │ - @ instruction: 0x079520d0 │ │ │ │ - svcge 0x00d7f57e │ │ │ │ - ldrdcs pc, [r8], r4 │ │ │ │ - biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ - andseq pc, r0, r2, lsr #3 │ │ │ │ - cmpmi r2, r2, asr #4 │ │ │ │ - @ instruction: 0xf43e4293 │ │ │ │ - blmi 0xfe360dd8 │ │ │ │ - svccs 0x0070ee1d │ │ │ │ - eorseq pc, ip, ip, asr #12 │ │ │ │ - addseq pc, r1, r0, asr #5 │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xf64258d1 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ - ldmdavs r3, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ - strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ - tstpvs r4, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - mcreq 8, 0, pc, cr4, cr0, {6} @ │ │ │ │ - blx 0x3f2d28 │ │ │ │ - rscvs r2, r3, r4, lsl #6 │ │ │ │ - svclt 0x00b8f7fe │ │ │ │ - svcvs 0x0020f5b2 │ │ │ │ - svcge 0x00adf47e │ │ │ │ - @ instruction: 0xf57f05eb │ │ │ │ - streq sl, [r8, -r5, ror #18]! │ │ │ │ - @ instruction: 0xf005d112 │ │ │ │ - ldccs 5, cr0, [r0, #-960] @ 0xfffffc40 │ │ │ │ - stccs 0, cr13, [r0, #-116]! @ 0xffffff8c │ │ │ │ - ldccs 0, cr13, [r0, #-88]! @ 0xffffffa8 │ │ │ │ - svcge 0x00a6f47e │ │ │ │ - strtmi r6, [r0], -r3, lsr #27 │ │ │ │ - bne 0xff30f170 │ │ │ │ - blx 0xc72ebe │ │ │ │ - rscvs r2, r3, r5, lsl #6 │ │ │ │ - svclt 0x009cf7fe │ │ │ │ - movwne pc, #13253 @ 0x33c5 @ │ │ │ │ - ldreq pc, [pc, #-5] @ 0xb4efb │ │ │ │ - movweq pc, #57347 @ 0xe003 @ │ │ │ │ - strvs r6, [r3, r5, ror #14]! │ │ │ │ - svclt 0x0092f7fe │ │ │ │ + blx 0xff1f2ec4 │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subne pc, r3, #335544323 @ 0x14000003 │ │ │ │ + eorle r2, sl, r2, lsl #20 │ │ │ │ + @ instruction: 0xf47f2a03 │ │ │ │ + streq sl, [r9, -ip, lsl #16]! │ │ │ │ + stmdage r9, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbeq pc, [r0], #132 @ 0x84 @ │ │ │ │ + orreq pc, r2, #0 │ │ │ │ + @ instruction: 0xf43f2b02 │ │ │ │ + strbeq sl, [sl, -r9, lsl #16]! │ │ │ │ + svcge 0x00fff53e │ │ │ │ + sbcne pc, r0, r0, asr #7 │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaffa │ │ │ │ + strdeq fp, [fp, pc]! │ │ │ │ + rsclt r4, sp, #68157440 @ 0x4100000 │ │ │ │ + orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0x432b4620 │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + movwls r9, #33542 @ 0x8306 │ │ │ │ + movwls r2, #29440 @ 0x7300 │ │ │ │ + movwcs r9, #54021 @ 0xd305 │ │ │ │ + @ instruction: 0xf7f59304 │ │ │ │ + @ instruction: 0xf7fefb8d │ │ │ │ + @ instruction: 0xf005bfeb │ │ │ │ + ldccs 5, cr0, [r0, #-92] @ 0xffffffa4 │ │ │ │ + svcge 0x00dff47e │ │ │ │ + ldrsbcs pc, [r0], #132 @ 0x84 @ │ │ │ │ + @ instruction: 0xf57e0795 │ │ │ │ + @ instruction: 0xf8d4afda │ │ │ │ + vaddl.u8 q9, d19, d8 │ │ │ │ + @ instruction: 0xf1a203c0 │ │ │ │ + submi r0, r2, #16 │ │ │ │ + addsmi r4, r3, #-2147483632 @ 0x80000010 │ │ │ │ + svcge 0x00d6f43e │ │ │ │ + vnmls.f64 d4, d29, d9 │ │ │ │ + @ instruction: 0xf64c2f70 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ + ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ + adcne pc, r4, #69206016 @ 0x4200000 │ │ │ │ + addscs pc, r7, #192, 4 │ │ │ │ + andcs r6, r0, #1245184 @ 0x130000 │ │ │ │ + @ instruction: 0xf600440b │ │ │ │ + @ instruction: 0xf8d06104 │ │ │ │ + @ instruction: 0xf79c0e04 │ │ │ │ + movwcs pc, #18835 @ 0x4993 @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + @ instruction: 0xf5b2bfbb │ │ │ │ + @ instruction: 0xf47e6f20 │ │ │ │ + strbeq sl, [fp, #4016]! @ 0xfb0 │ │ │ │ + stmdbge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + tstle r2, r8, lsr #14 │ │ │ │ + ldrbeq pc, [r0, #5]! @ │ │ │ │ + andsle r2, sp, r0, lsl sp │ │ │ │ + andsle r2, r6, r0, lsr #26 │ │ │ │ + @ instruction: 0xf47e2d30 │ │ │ │ + stcvs 15, cr10, [r3, #676]! @ 0x2a4 │ │ │ │ + stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f31ac9 │ │ │ │ + movwcs pc, #23311 @ 0x5b0f @ │ │ │ │ + @ instruction: 0xf7fe60e3 │ │ │ │ + @ instruction: 0xf3c5bf9f │ │ │ │ + @ instruction: 0xf0051303 │ │ │ │ + @ instruction: 0xf003051f │ │ │ │ + strbvs r0, [r5, -lr, lsl #6]! │ │ │ │ + @ instruction: 0xf7fe67a3 │ │ │ │ + qadd8mi fp, r0, r5 │ │ │ │ + blx 0x2072fc2 │ │ │ │ + svclt 0x0090f7fe │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ - @ instruction: 0xf7fefb9d │ │ │ │ - strtmi fp, [r0], -sp, lsl #31 │ │ │ │ - blx 0x1af2eda │ │ │ │ - svclt 0x0088f7fe │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + @ instruction: 0xf7fefb49 │ │ │ │ + vmax.f32 d27, d31, d11 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + vrhadd.s8 d16, d15, d29 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ + blmi 0x18f50d8 │ │ │ │ + andspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ + mrrc2 1, 12, pc, r0, cr11 @ │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r8, pc, asr #4 │ │ │ │ + addspl pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqdmulh.s q10, , │ │ │ │ - @ instruction: 0xf1cb5214 │ │ │ │ - @ instruction: 0xf24ffc29 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ - blmi 0x17b5000 │ │ │ │ - adcpl pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2 1, cr15, [ip], {203} @ 0xcb │ │ │ │ - sbceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - vqrdmlsh.s q11, , d3[4] │ │ │ │ - @ instruction: 0xf0051181 │ │ │ │ - blx 0xfed76380 │ │ │ │ - stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - cmpne r3, #323584 @ 0x4f000 │ │ │ │ - stmdbcs r3, {r2, r3, r4, ip, lr, pc} │ │ │ │ - stmdbcs r1, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ - addhi pc, r6, r0 │ │ │ │ - blvc 0x13f05f8 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 d22, #1280 @ 0x00000500 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17669 @ 0x4505 │ │ │ │ - blvc 0x2f05cc │ │ │ │ - blx 0x1bf2f64 │ │ │ │ - svclt 0x0048f7fe │ │ │ │ - stmdble r4!, {r0, r2, r4, fp, sp}^ │ │ │ │ - @ instruction: 0xf9acf75b │ │ │ │ - strbmi r9, [r1], -r8, lsl #4 │ │ │ │ - strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d5, d0 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - movwls r5, #17670 @ 0x4506 │ │ │ │ - strls r2, [r5, #-1280] @ 0xfffffb00 │ │ │ │ - @ instruction: 0xf7f29509 │ │ │ │ - @ instruction: 0xf7fefb91 │ │ │ │ - vrecps.f32 d27, d15, d17 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - vrhadd.s8 d16, d15, d29 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ - blmi 0xeb5094 │ │ │ │ - sbcne pc, sl, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff571716 │ │ │ │ - beq 0xffad0d74 │ │ │ │ - orrne pc, r4, r3, asr #7 │ │ │ │ + @ instruction: 0xf44f4b5b │ │ │ │ + @ instruction: 0xf1cb52a8 │ │ │ │ + vqdmulh.s , , d3[0] │ │ │ │ + svcvs 0x006302c2 │ │ │ │ + orrne pc, r1, r5, asr #7 │ │ │ │ streq pc, [r7, #-5] │ │ │ │ - @ instruction: 0xf282fab2 │ │ │ │ - biceq pc, r2, #201326595 @ 0xc000003 │ │ │ │ - stmdacs r1, {r3, r8, ip, pc} │ │ │ │ - subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ - strbmi r9, [r1], -r7, lsl #6 │ │ │ │ - andls r4, r4, #19922944 @ 0x1300000 │ │ │ │ + @ instruction: 0xf383fab3 │ │ │ │ + b 0x147f464 │ │ │ │ + andsle r1, ip, r3, asr r3 │ │ │ │ + rsble r2, r9, r3, lsl #18 │ │ │ │ + @ instruction: 0xf0002901 │ │ │ │ + ldc 0, cr8, [pc, #536] @ 0xb5284 │ │ │ │ + strbmi r7, [r1], -ip, asr #22 │ │ │ │ + strtmi r9, [r0], -r7, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorsvs pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - andcs sp, r1, #34 @ 0x22 │ │ │ │ + stc 3, cr9, [sp, #16] │ │ │ │ + @ instruction: 0xf7f27b08 │ │ │ │ + @ instruction: 0xf7fefa4d │ │ │ │ + ldmdacs r5, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf75bd964 │ │ │ │ + andls pc, r8, #835584 @ 0xcc000 │ │ │ │ + andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strls r2, [r9, #-1280] @ 0xfffffb00 │ │ │ │ - blx 0xfe572ff0 │ │ │ │ - svclt 0x0002f7fe │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + strcs r9, [r0, #-772] @ 0xfffffcfc │ │ │ │ + strls r9, [r9, #-1285] @ 0xfffffafb │ │ │ │ + blx 0x1d73086 │ │ │ │ + svclt 0x0034f7fe │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - submi pc, r8, pc, asr #4 │ │ │ │ + rsbspl pc, r4, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqdmulh.s d20, d1, d17 │ │ │ │ - @ instruction: 0xf1cb5209 │ │ │ │ - andls pc, r8, #166912 @ 0x28c00 │ │ │ │ - andcs r4, r1, #68157440 @ 0x4100000 │ │ │ │ - strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andls r9, r0, #4, 6 @ 0x10000000 │ │ │ │ - ldrb r9, [ip, #521]! @ 0x209 │ │ │ │ - vhadd.s8 d25, d5, d0 │ │ │ │ + @ instruction: 0xf6414b37 │ │ │ │ + @ instruction: 0xf1cb12ca │ │ │ │ + svcvs 0x0062fbf9 │ │ │ │ + vmull.u q8, d19, d0[6] │ │ │ │ + @ instruction: 0xf00501c2 │ │ │ │ + blx 0xfed36504 │ │ │ │ + vsubl.u8 , d19, d2 │ │ │ │ + smlabbls r7, r4, r3, r1 │ │ │ │ + b 0x147f0f8 │ │ │ │ + movwls r1, #33362 @ 0x8252 │ │ │ │ + ldrmi r4, [r3], -r1, asr #12 │ │ │ │ + stmib sp, {r2, r9, ip, pc}^ │ │ │ │ + eorle r5, r2, r5, lsl #10 │ │ │ │ + strtmi r2, [r0], -r1, lsl #4 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - andls r0, r9, r5, lsl #4 │ │ │ │ - @ instruction: 0xf7f24620 │ │ │ │ - @ instruction: 0xf7fefa71 │ │ │ │ - strmi fp, [r3], -r1, ror #29 │ │ │ │ - andcs r4, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf7f34620 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr14, {1} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - blvc 0x330704 │ │ │ │ - tstls r0, r0, lsr #12 │ │ │ │ - andls r4, r7, #68157440 @ 0x4100000 │ │ │ │ - rsbsvc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ + strcs r0, [r0, #-517] @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7f29509 │ │ │ │ + @ instruction: 0xf7fefa73 │ │ │ │ + vmax.f32 d27, d15, d5 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + vrhadd.s8 d16, d15, d29 │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ + blmi 0x8f51e4 │ │ │ │ + andpl pc, r9, #268435460 @ 0x10000004 │ │ │ │ + blx 0xff371866 │ │ │ │ + strbmi r9, [r1], -r8, lsl #4 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + movwls r5, #17670 @ 0x4506 │ │ │ │ + andls r9, r9, #0, 4 │ │ │ │ + strdls lr, [r0], -ip │ │ │ │ + rsbscc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - stc 3, cr9, [sp, #16] │ │ │ │ - @ instruction: 0xf7f27b08 │ │ │ │ - @ instruction: 0xf7fef9e7 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ + strtmi r9, [r0], -r9 │ │ │ │ + blx 0x1573124 │ │ │ │ + mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ + strbmi r4, [r1], -r3, lsl #12 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + mcr2 7, 4, pc, cr6, cr3, {7} @ │ │ │ │ + @ instruction: 0xf43e2800 │ │ │ │ + @ instruction: 0xf7feaed4 │ │ │ │ + ldc 14, cr11, [pc, #868] @ 0xb54dc │ │ │ │ + strtmi r7, [r0], -r9, lsl #22 │ │ │ │ + strbmi r9, [r1], -r0, lsl #2 │ │ │ │ + vhsub.s8 d25, d5, d7 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ + stmib sp, {r0, r2, r9}^ │ │ │ │ + movwls r5, #17669 @ 0x4505 │ │ │ │ + blvc 0x2f07c8 │ │ │ │ + @ instruction: 0xf9c8f7f2 │ │ │ │ + mcrlt 7, 6, pc, cr6, cr14, {7} @ │ │ │ │ ... │ │ │ │ - addeq fp, r5, ip, asr #1 │ │ │ │ - ldrshteq fp, [r3], -r4 │ │ │ │ - eorseq fp, r3, r8, lsl #20 │ │ │ │ - ldrsbteq fp, [r3], -ip │ │ │ │ - eorseq fp, r3, ip, lsl sl │ │ │ │ + ldrdeq sl, [r5], sl @ │ │ │ │ + eorseq fp, r3, ip, lsr fp │ │ │ │ + eorseq fp, r3, r0, asr fp │ │ │ │ + eorseq fp, r3, r4, lsr #22 │ │ │ │ + eorseq fp, r3, r4, ror #22 │ │ │ │ @ instruction: 0xf7f62300 │ │ │ │ - svclt 0x0000b889 │ │ │ │ + svclt 0x0000b86b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stccs 13, cr6, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0xf649d032 │ │ │ │ @ instruction: 0xf2c059f4 │ │ │ │ @ instruction: 0x46052997 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf79be00e │ │ │ │ - @ instruction: 0xf895fdd5 │ │ │ │ + @ instruction: 0xf895fd5d │ │ │ │ pkhtbmi r3, r2, r8, asr #1 │ │ │ │ ldrbmi fp, [r2], -r3, ror #6 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf99af7ee │ │ │ │ + @ instruction: 0xf922f7ee │ │ │ │ andhi pc, ip, r5, asr #17 │ │ │ │ bicslt r6, ip, r4, lsr #16 │ │ │ │ @ instruction: 0xf7a06860 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r3, r5, r6, r7, r8, sl, sp, lr}^ │ │ │ │ stmdbvs r3!, {r1, r3, r5, r7, r8, r9, sl, sp, lr} │ │ │ │ - bvs 0x8ceed8 │ │ │ │ + bvs 0x8cefc8 │ │ │ │ @ instruction: 0x6706e9d4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ smullsne pc, r8, r5, r8 @ │ │ │ │ @ instruction: 0x4639b1d9 │ │ │ │ - @ instruction: 0xf7ed4630 │ │ │ │ - @ instruction: 0xf8c5f803 │ │ │ │ + @ instruction: 0xf7ec4630 │ │ │ │ + @ instruction: 0xf8c5ff8b │ │ │ │ stmdavs r4!, {r2, r3, pc} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmiblt r0, {r3, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xffbaf7ec │ │ │ │ + @ instruction: 0xff42f7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ stmiblt r3, {r0, r1, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ ldrsbtne pc, [ip], -r9 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - @ instruction: 0xffb0f7ec │ │ │ │ + @ instruction: 0xff38f7ec │ │ │ │ strbvs r6, [fp, #3499]! @ 0xdab │ │ │ │ svcvs 0x00abe7d9 │ │ │ │ - b 0x10b928c │ │ │ │ + b 0x10b937c │ │ │ │ @ instruction: 0xf79b1003 │ │ │ │ - @ instruction: 0xf642fd89 │ │ │ │ + @ instruction: 0xf642fd11 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf872f7a3 │ │ │ │ + @ instruction: 0xfffaf7a2 │ │ │ │ ldrsbne lr, [fp], #-124 @ 0xffffff84 │ │ │ │ andne lr, r2, r3, asr #20 │ │ │ │ - ldc2l 7, cr15, [sl, #-620]! @ 0xfffffd94 │ │ │ │ + stc2 7, cr15, [r2, #-620] @ 0xfffffd94 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf7a36819 │ │ │ │ - ldrb pc, [r7, r3, ror #16] @ │ │ │ │ + @ instruction: 0xf7a26819 │ │ │ │ + ldrb pc, [r7, fp, ror #31] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c3cc │ │ │ │ + bl 0xfec0c4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00430fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle ip, r0, lsl #22 │ │ │ │ - blcs 0x38f56c │ │ │ │ + blcs 0x38f65c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - bcs 0xbd55c │ │ │ │ + bcs 0xbd64c │ │ │ │ orrhi pc, r1, r0, asr #32 │ │ │ │ vqdmulh.s d2, d0, d13 │ │ │ │ ldm pc, {r2, r3, r4, r7, pc}^ @ │ │ │ │ rsbseq pc, r0, r3, lsl r0 @ │ │ │ │ eorseq r0, fp, r0, ror r0 │ │ │ │ smlaltbeq r0, r5, pc, r0 @ │ │ │ │ rscseq r0, r6, ip, ror r0 │ │ │ │ @ instruction: 0x0121012f │ │ │ │ cmpeq r6, pc, asr #1 │ │ │ │ umullseq r0, sl, sl, r0 │ │ │ │ movwls r0, #12447 @ 0x309f │ │ │ │ - ldc2l 7, cr15, [ip, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ ldrsbne pc, [r4], #132 @ 0x84 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf0114605 │ │ │ │ stclvs 15, cr0, [r1, #8]! │ │ │ │ @ instruction: 0xf64f9803 │ │ │ │ @ instruction: 0xf6cf72fe │ │ │ │ @ instruction: 0x460e62ff │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ - blvs 0xff705c3c │ │ │ │ + blvs 0xff705d2c │ │ │ │ @ instruction: 0xf7a0462b │ │ │ │ - @ instruction: 0xf894fe79 │ │ │ │ + @ instruction: 0xf894fe01 │ │ │ │ stmdbcs r0, {r0, r2, r3, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -fp, asr #2 │ │ │ │ - stc2l 7, cr15, [r0], {167} @ 0xa7 │ │ │ │ - @ instruction: 0xf7a04628 │ │ │ │ - @ instruction: 0xf894f81d │ │ │ │ + mcrr2 7, 10, pc, r8, cr7 @ │ │ │ │ + @ instruction: 0xf79f4628 │ │ │ │ + @ instruction: 0xf894ffa5 │ │ │ │ strbvs r3, [r6, #221]! @ 0xdd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, r5, ror #2 │ │ │ │ - stc2 7, cr15, [r8, #968] @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ stmdblt fp!, {r0, r1, r5, r7, r9, sl, fp, sp, lr} │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x002af7ff │ │ │ │ andseq lr, fp, #212, 18 @ 0x350000 │ │ │ │ - @ instruction: 0xf7a09203 │ │ │ │ - svcvs 0x0063f807 │ │ │ │ + @ instruction: 0xf79f9203 │ │ │ │ + svcvs 0x0063ff8f │ │ │ │ strbvs r9, [r2, #2563]! @ 0xa03 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf894811e │ │ │ │ stmiavs r2!, {r0, r2, r3, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x1550920 │ │ │ │ + bne 0x1550a10 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46208179 │ │ │ │ @ instruction: 0xf7ef2101 │ │ │ │ - strtmi pc, [r0], -r1, lsl #20 │ │ │ │ + strtmi pc, [r0], -r3, ror #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ svcvs 0x0080bf0d │ │ │ │ - b 0x1179428 │ │ │ │ + b 0x1179518 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fcf1 │ │ │ │ + @ instruction: 0xf642fc79 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xffdaf7a2 │ │ │ │ + @ instruction: 0xff62f7a2 │ │ │ │ stmiavs r2!, {r1, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stcvs 1, cr2, [r3, #4]! │ │ │ │ - bne 0xff546b60 │ │ │ │ - @ instruction: 0xf9e4f7ef │ │ │ │ + bne 0xff546c50 │ │ │ │ + @ instruction: 0xf9c6f7ef │ │ │ │ strtmi lr, [r0], -r2, asr #15 │ │ │ │ - @ instruction: 0xf890f7ef │ │ │ │ + @ instruction: 0xf83af7ef │ │ │ │ stcvs 7, cr14, [r2, #712]! @ 0x2c8 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xfe0cf57c │ │ │ │ + bne 0xfe0cf66c │ │ │ │ @ instruction: 0xf79b681d │ │ │ │ - bmi 0xfec34648 │ │ │ │ + bmi 0xfec34558 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64d588b │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ @ instruction: 0x0c00eb03 │ │ │ │ @ instruction: 0xf851442b │ │ │ │ @ instruction: 0xf8cd0d60 │ │ │ │ @ instruction: 0xf79bc000 │ │ │ │ - smlattcs r0, r9, pc, pc @ │ │ │ │ + tstpcs r0, r1, ror pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7a74608 │ │ │ │ - @ instruction: 0xe79bfc51 │ │ │ │ + @ instruction: 0xe79bfbd9 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f5cc │ │ │ │ + bne 0x154f6bc │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr12, {7} │ │ │ │ - bls 0x1909dc │ │ │ │ + cdp2 7, 5, cr15, cr2, cr12, {7} │ │ │ │ + bls 0x190acc │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - mrrc2 7, 10, pc, r2, cr7 @ │ │ │ │ + blx 0xff7732e6 │ │ │ │ @ instruction: 0xf642e788 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xf814f79b │ │ │ │ + @ instruction: 0xff9cf79a │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf9bef7a3 │ │ │ │ + @ instruction: 0xf946f7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - ldc2 7, cr15, [r2, #-652] @ 0xfffffd74 │ │ │ │ + ldc2 7, cr15, [sl], {163} @ 0xa3 │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x14f3220 │ │ │ │ + @ instruction: 0xf9d8f7a3 │ │ │ │ @ instruction: 0xf79b2003 │ │ │ │ - @ instruction: 0xf04ffc85 │ │ │ │ + @ instruction: 0xf04ffc0d │ │ │ │ @ instruction: 0x4602419c │ │ │ │ - @ instruction: 0xf7ee200d │ │ │ │ - strb pc, [r1, -sp, asr #16]! @ │ │ │ │ + @ instruction: 0xf7ed200d │ │ │ │ + @ instruction: 0xe761ffd5 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44fffed │ │ │ │ + @ instruction: 0xf44fff75 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - @ instruction: 0xf894fa29 │ │ │ │ + @ instruction: 0xf894f9b1 │ │ │ │ ldrdcs r3, [r2], -r9 │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ cmpvs r3, r1, asr #20 │ │ │ │ orrmi pc, r8, r1, asr #32 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr12, {7} │ │ │ │ + cdp2 7, 2, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf642e736 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ sbcscc pc, lr, r4, lsl #17 │ │ │ │ - @ instruction: 0xffc2f79a │ │ │ │ + @ instruction: 0xff4af79a │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ - @ instruction: 0xf96cf7a3 │ │ │ │ + @ instruction: 0xf8f4f7a3 │ │ │ │ vld2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf04f1200 │ │ │ │ @ instruction: 0x460133ff │ │ │ │ - stc2l 7, cr15, [r0], {163} @ 0xa3 │ │ │ │ + mcrr2 7, 10, pc, r8, cr3 @ │ │ │ │ stmdals r3, {r0, r3, r5, fp, sp, lr} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9fef7a3 │ │ │ │ + @ instruction: 0xf986f7a3 │ │ │ │ strhne pc, [r4], #132 @ 0x84 @ │ │ │ │ @ instruction: 0xf0412002 │ │ │ │ @ instruction: 0x91034194 │ │ │ │ - stc2 7, cr15, [lr], #-620 @ 0xfffffd94 │ │ │ │ + blx 0xfee733a6 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7ed200b │ │ │ │ - @ instruction: 0xe70bfff7 │ │ │ │ + smusdx fp, pc, pc @ │ │ │ │ @ instruction: 0xee1d4a59 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ @ instruction: 0xf8515882 │ │ │ │ ldrmi r0, [r3], #-3876 @ 0xfffff0dc │ │ │ │ @ instruction: 0xf79b2200 │ │ │ │ - ldrbt pc, [r5], r9, lsr #30 @ │ │ │ │ + @ instruction: 0xe6f5feb1 │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f718 │ │ │ │ + bne 0x154f808 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr12, {7} │ │ │ │ - bls 0x190b28 │ │ │ │ + stc2 7, cr15, [ip, #944]! @ 0x3b0 │ │ │ │ + bls 0x190c18 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - bmi 0x12af1b0 │ │ │ │ + bmi 0x12af2a0 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ stmpl r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ svceq 0x00a8f851 │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xff02f79b │ │ │ │ + mcr2 7, 4, pc, cr10, cr11, {4} @ │ │ │ │ svcvs 0x00a0e6ce │ │ │ │ - b 0x1179640 │ │ │ │ + b 0x1179730 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fbe5 │ │ │ │ + @ instruction: 0xf642fb6d │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 12, cr15, cr14, cr2, {5} │ │ │ │ - blcs 0x42f034 │ │ │ │ + cdp2 7, 5, cr15, cr6, cr2, {5} │ │ │ │ + blcs 0x42f124 │ │ │ │ andge sp, r1, #76, 16 @ 0x4c0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r5, fp, r9, ror #10 │ │ │ │ - andeq r5, fp, r9, ror #10 │ │ │ │ - andeq r5, fp, r9, ror #4 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - andeq r5, fp, r9, ror #10 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - andeq r5, fp, r5, lsr #7 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - strdeq r5, [fp], -fp │ │ │ │ - andeq r5, fp, r7, asr r3 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - andeq r5, fp, r9, lsl #11 │ │ │ │ - andeq r5, fp, r9, ror #10 │ │ │ │ + andeq r5, fp, r9, asr r6 │ │ │ │ + andeq r5, fp, r9, asr r6 │ │ │ │ + andeq r5, fp, r9, asr r3 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + andeq r5, fp, r9, asr r6 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + muleq fp, r5, r4 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + andeq r5, fp, fp, ror #9 │ │ │ │ + andeq r5, fp, r7, asr #8 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + andeq r5, fp, r9, ror r6 │ │ │ │ + andeq r5, fp, r9, asr r6 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf79a30de │ │ │ │ - @ instruction: 0xf44fff29 │ │ │ │ + @ instruction: 0xf44ffeb1 │ │ │ │ stmdavs r9!, {r2, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7a39003 │ │ │ │ - stmdals r3, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7a34601 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ @ instruction: 0xf7a372a4 │ │ │ │ - ldrbt pc, [ip], -r5, ror #18 @ │ │ │ │ + ldrbt pc, [ip], -sp, ror #17 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], -r1, lsr #27 │ │ │ │ - bne 0x154f804 │ │ │ │ + bne 0x154f8f4 │ │ │ │ andls r6, r3, #222208 @ 0x36400 │ │ │ │ - stc2 7, cr15, [lr, #944]! @ 0x3b0 │ │ │ │ - bls 0x190c14 │ │ │ │ + ldc2 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ + bls 0x190d04 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - uqasx pc, fp, sp @ │ │ │ │ + strbt pc, [fp], -r7, ror #29 @ │ │ │ │ mvnspl pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andls r4, r3, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf7ec6bd9 │ │ │ │ - stcvs 13, cr15, [r3, #628]! @ 0x274 │ │ │ │ + stcvs 13, cr15, [r3, #148]! @ 0x94 │ │ │ │ strtmi r9, [r0], -r3, lsl #20 │ │ │ │ strbvs r4, [r3, #1043]! @ 0x413 │ │ │ │ - @ instruction: 0xff2cf7ee │ │ │ │ + cdp2 7, 13, cr15, cr6, cr14, {7} │ │ │ │ svclt 0x0000e65c │ │ │ │ - addeq sl, r5, ip, asr ip │ │ │ │ - addeq sl, r5, r2, lsl #22 │ │ │ │ - @ instruction: 0x0085aab4 │ │ │ │ + addeq sl, r5, ip, ror #22 │ │ │ │ + addeq sl, r5, r2, lsl sl │ │ │ │ + addeq sl, r5, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0c7cc │ │ │ │ + bl 0xfec0c8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d8 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r2, #944]! @ 0x3b0 │ │ │ │ + ldc2 7, cr15, [sl, #-944]! @ 0xfffffc50 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0043bd10 │ │ │ │ @ instruction: 0xf649b95b │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ - blvs 0xff706e8c │ │ │ │ - stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ + blvs 0xff706f7c │ │ │ │ + ldc2l 7, cr15, [r0], #944 @ 0x3b0 │ │ │ │ strbvs r6, [r3, #3491]! @ 0xda3 │ │ │ │ svcvs 0x0080e7e1 │ │ │ │ - b 0x1179788 │ │ │ │ + b 0x1179878 │ │ │ │ @ instruction: 0xf79b1000 │ │ │ │ - @ instruction: 0xf642fb41 │ │ │ │ + @ instruction: 0xf642fac9 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r7 │ │ │ │ ldmdavs r9, {r2, r3, r9, ip, sp, lr} │ │ │ │ - cdp2 7, 2, cr15, cr10, cr2, {5} │ │ │ │ + ldc2 7, cr15, [r2, #648]! @ 0x288 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0c840 │ │ │ │ + bl 0xfec0c930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ umulllt r2, r3, r7, r3 │ │ │ │ - blvs 0xff710c5c │ │ │ │ + blvs 0xff710d4c │ │ │ │ andls r6, r1, r3, lsl #17 │ │ │ │ @ instruction: 0xf7ec1a9a │ │ │ │ - stmdals r1, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r1, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ - bl 0x1925fc │ │ │ │ + bl 0x1926ec │ │ │ │ sbceq r1, r0, r0, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf5030840 │ │ │ │ @ instruction: 0xf00273de │ │ │ │ - bl 0x175eb8 │ │ │ │ + bl 0x175fa8 │ │ │ │ addsmi r1, r1, r0, asr #32 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r0, fp, asr #16 │ │ │ │ andeq pc, r1, r1 │ │ │ │ sbcsvc pc, lr, r0, lsl #10 │ │ │ │ subne lr, r3, r0, lsl #22 │ │ │ │ smlabtcs r0, r0, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmeq sl, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bl 0x1758f0 │ │ │ │ + bl 0x1759e0 │ │ │ │ @ instruction: 0xf0001342 │ │ │ │ @ instruction: 0xf5030004 │ │ │ │ - bl 0xd2654 │ │ │ │ + bl 0xd2744 │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ cmpne ip, r1, lsl #22 │ │ │ │ @@ -169191,195 +169253,195 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bd45 │ │ │ │ + @ instruction: 0xf642bccd │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 7, cr15, [lr], #648 @ 0x288 │ │ │ │ + ldclt 7, cr15, [r6], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bd13 │ │ │ │ + @ instruction: 0xf642bc9b │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stcllt 7, cr15, [r8], #648 @ 0x288 │ │ │ │ + ldcllt 7, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3261] @ 0xfffff343 │ │ │ │ + strlt fp, [r0, #-3141] @ 0xfffff3bb │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, r1, ror #5 │ │ │ │ - ldc2 1, cr15, [sl, #-588] @ 0xfffffdb4 │ │ │ │ - eorseq fp, r3, r0, ror #20 │ │ │ │ + stc2l 1, cr15, [r2, #-588] @ 0xfffffdb4 │ │ │ │ + eorseq fp, r3, r8, lsr #23 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x1003a4 │ │ │ │ + bl 0x100494 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x1387bc │ │ │ │ - bl 0x171fd4 │ │ │ │ + blx 0x1388ac │ │ │ │ + bl 0x1720c4 │ │ │ │ andsle r0, r1, r1, asr #5 │ │ │ │ andle r2, r8, sl, lsl #22 │ │ │ │ tstle r4, r2, lsl #22 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bf2d │ │ │ │ + @ instruction: 0xf642beb5 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x005ef7a2 │ │ │ │ + cdplt 7, 14, cr15, cr6, cr2, {5} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - strlt fp, [r0, #-3981] @ 0xfffff073 │ │ │ │ + strlt fp, [r0, #-3861] @ 0xfffff0eb │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - orrcs pc, r8, pc, asr #4 │ │ │ │ + bicscc pc, r0, pc, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ strdls r4, [r0], -r4 @ │ │ │ │ - ldc2l 1, cr15, [ip], {147} @ 0x93 │ │ │ │ - eorseq fp, r3, r4, ror sl │ │ │ │ + stc2 1, cr15, [r4, #-588] @ 0xfffffdb4 │ │ │ │ + ldrhteq fp, [r3], -ip │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x100418 │ │ │ │ + bl 0x100508 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x138838 │ │ │ │ - bl 0x172050 │ │ │ │ + blx 0x138928 │ │ │ │ + bl 0x172140 │ │ │ │ andsle r0, r0, r1, asr #5 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ @ instruction: 0xf642b9a3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - stcllt 7, cr15, [r0], #648 @ 0x288 │ │ │ │ + stcllt 7, cr15, [r8], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bd21 │ │ │ │ + @ instruction: 0xf642bca9 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldcllt 7, cr15, [r6], #648 @ 0x288 │ │ │ │ + ldcllt 7, cr15, [lr], #-648 @ 0xfffffd78 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ca5c │ │ │ │ + bl 0xfec0cb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - blmi 0x175d24 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x175e14 │ │ │ │ andpl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1939000 │ │ │ │ - svclt 0x0000fc9f │ │ │ │ - eorseq fp, r3, r8, lsl #21 │ │ │ │ + svclt 0x0000fcc7 │ │ │ │ + ldrsbteq fp, [r3], -r0 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ bicsvc pc, lr, r1, lsl #10 │ │ │ │ - bl 0x100498 │ │ │ │ + bl 0x100588 │ │ │ │ @ instruction: 0xf003114c │ │ │ │ - blx 0x1388b4 │ │ │ │ - bl 0x1720cc │ │ │ │ + blx 0x1389a4 │ │ │ │ + bl 0x1721bc │ │ │ │ andle r0, r8, r1, asr #5 │ │ │ │ tstle sp, r3, lsl #22 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf642bfc1 │ │ │ │ + @ instruction: 0xf642bf49 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - svclt 0x0096f7a2 │ │ │ │ + svclt 0x001ef7a2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0cac8 │ │ │ │ + bl 0xfec0cbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d15, d0 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ - blmi 0x175d90 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x175e80 │ │ │ │ andspl pc, r7, #64, 4 │ │ │ │ @ instruction: 0xf1939000 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ - eorseq fp, r3, r0, lsr #21 │ │ │ │ + svclt 0x0000fc91 │ │ │ │ + eorseq fp, r3, r8, ror #23 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r8, asr #1 │ │ │ │ @ instruction: 0x460c4b19 │ │ │ │ ldrmi r4, [r7], -r0, lsl #13 │ │ │ │ @ instruction: 0xf44f9d4e │ │ │ │ smlabbcs r0, r4, r2, r7 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9347 │ │ │ │ @ instruction: 0xf1ee0300 │ │ │ │ - strls lr, [r0, #-3588] @ 0xfffff1fc │ │ │ │ + strls lr, [r0, #-3628] @ 0xfffff1d4 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ stmiavs r4!, {r6, r9, sl, lr} │ │ │ │ svceq 0x0000f414 │ │ │ │ @ instruction: 0xf1a44c0e │ │ │ │ svclt 0x00080c18 │ │ │ │ strls r4, [r1], #-1636 @ 0xfffff99c │ │ │ │ - blx 0xb73842 │ │ │ │ + blx 0xfed73930 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r8, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf968f200 │ │ │ │ + @ instruction: 0xf990f200 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r8, lsl ip │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrlt fp, [r0, #-482] @ 0xfffffe1e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ stmvs sl, {r1, r7, ip, sp, pc} │ │ │ │ andls r4, r1, #4, 12 @ 0x400000 │ │ │ │ - stc2l 7, cr15, [lr], {154} @ 0x9a │ │ │ │ + mrrc2 7, 9, pc, r6, cr10 @ │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ tstls r1, r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr], #-956 @ 0xfffffc44 │ │ │ │ + mrrc2 7, 14, pc, r0, cr15 @ │ │ │ │ strmi r9, [r8], -r1, lsl #18 │ │ │ │ tstcs r0, r2 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec0cbc4 │ │ │ │ + bl 0xfec0ccb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf0133000 │ │ │ │ @ instruction: 0xd11a02f0 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd01c │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ andsle r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xdc6f290f │ │ │ │ @ instruction: 0xdd712900 │ │ │ │ - blcs 0x43d324 │ │ │ │ + blcs 0x43d414 │ │ │ │ ldm pc, {r0, r1, r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ stclcc 0, cr15, [r3, #-12] │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ cdpeq 14, 0, cr0, cr14, cr14, {0} │ │ │ │ svcmi 0x0043430e │ │ │ │ stmdbcs pc, {r0, r1, r2, r3, r6} @ │ │ │ │ @ instruction: 0xf64fdd0b │ │ │ │ @@ -169389,33 +169451,33 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr5, {7} │ │ │ │ ldmle r2!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, fp, r1, lsl #21 │ │ │ │ - andeq r5, fp, r5, ror sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - andeq r5, fp, r7, lsl sl │ │ │ │ - @ instruction: 0x000b5ab7 │ │ │ │ - @ instruction: 0x000b5ab7 │ │ │ │ - muleq fp, r9, sl │ │ │ │ - muleq fp, r9, sl │ │ │ │ + andeq r5, fp, r1, ror fp │ │ │ │ + andeq r5, fp, r5, ror #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsl #22 │ │ │ │ + andeq r5, fp, r7, lsr #23 │ │ │ │ + andeq r5, fp, r7, lsr #23 │ │ │ │ + andeq r5, fp, r9, lsl #23 │ │ │ │ + andeq r5, fp, r9, lsl #23 │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr12, {1} │ │ │ │ + cdp2 0, 6, cr15, cr6, cr12, {1} │ │ │ │ ldrmi r1, [r8], -r3, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ biceq pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -169440,227 +169502,227 @@ │ │ │ │ strvc lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ stmdblt r4, {r0, r2, r7, ip, sp, pc} │ │ │ │ stmdblt fp, {r0, r1, r2, r3, r4, r5, r6, r9, lr} │ │ │ │ cmplt r4, #12, 18 @ 0x30000 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdavs sl, {r0, r4, r7, r9, sl, lr} │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ - ldc2 7, cr15, [r0], {154} @ 0x9a │ │ │ │ + blx 0xfe6f3a66 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfecf3ad6 │ │ │ │ - blcs 0xd00a8 │ │ │ │ + blx 0xfe573bc6 │ │ │ │ + blcs 0xd0198 │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x40fbb4 │ │ │ │ + blcs 0x40fca4 │ │ │ │ @ instruction: 0xf1b8d00e │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ cmnlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrclt 7, 14, pc, r6, cr15 @ │ │ │ │ - bllt 0x178ffd8 │ │ │ │ + ldclt 7, cr15, [r8], #-956 @ 0xfffffc44 │ │ │ │ + bllt 0x17900c8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ andlt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ ldmdale r3!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8e2f7f3 │ │ │ │ - blcs 0xd0014 │ │ │ │ + @ instruction: 0xf8c4f7f3 │ │ │ │ + blcs 0xd0104 │ │ │ │ ubfx sp, r4, #3, #3 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c2fc5b │ │ │ │ + strb pc, [r2, r3, ror #23] @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0xe7c9fc55 │ │ │ │ + @ instruction: 0xe7c9fbdd │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe673a3e │ │ │ │ + blx 0x873b2e │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strb sp, [r5, ip, lsr #1] │ │ │ │ - mvncs pc, #78643200 @ 0x4b00000 │ │ │ │ + teqpmi r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + addscs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - stc2l 1, cr15, [sl, #808] @ 0x328 │ │ │ │ - @ instruction: 0x0085a3b2 │ │ │ │ + ldc2l 1, cr15, [r2, #808]! @ 0x328 │ │ │ │ + addeq sl, r5, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ce04 │ │ │ │ + bl 0xfec0cef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r4, lsr r2 │ │ │ │ ldrle r0, [r7, #-1563]! @ 0xfffff9e5 │ │ │ │ - blcs 0x38fc44 │ │ │ │ + blcs 0x38fd34 │ │ │ │ ldreq sp, [r2, -sl] │ │ │ │ @ instruction: 0xf1a3d517 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ @ instruction: 0xf1bc0c0e │ │ │ │ svclt 0x00880f01 │ │ │ │ stmdale lr, {r0, r9, fp, sp} │ │ │ │ andvs r2, fp, sl, lsl #6 │ │ │ │ @ instruction: 0xc094f8d0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0x4660d119 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x365050 │ │ │ │ + blcs 0x365140 │ │ │ │ @ instruction: 0xf04fd0f0 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ - andcs pc, r1, r9, lsr #23 │ │ │ │ + andcs pc, r1, fp, lsl #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd00 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7f3c000 │ │ │ │ - @ instruction: 0xe7ecfa93 │ │ │ │ - @ instruction: 0x41a8f644 │ │ │ │ + @ instruction: 0xe7ecfa75 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcmi pc, ip, r4, asr #12 │ │ │ │ + andsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1ca22de │ │ │ │ - svclt 0x0000fd77 │ │ │ │ - ldrshteq fp, [r3], -ip │ │ │ │ + svclt 0x0000fd9f │ │ │ │ + eorseq fp, r3, r4, asr #24 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - bllt 0xfe973c6c │ │ │ │ + bllt 0xfe1f3d5c │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f24610 │ │ │ │ - andcs fp, r0, sp, lsr #16 │ │ │ │ + andcs fp, r0, pc, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ stmdblt fp, {r2, r7, ip, sp, pc} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs fp, {r1, r3, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x460cb353 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ andls r6, r3, #655360 @ 0xa0000 │ │ │ │ - blx 0x773b62 │ │ │ │ + blx 0xfe973c50 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfef73cc0 │ │ │ │ - bllt 0xfe390294 │ │ │ │ + blx 0xfe7f3db0 │ │ │ │ + bllt 0xfe390384 │ │ │ │ umlalscc pc, lr, r5, r8 @ │ │ │ │ stmiblt pc, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ @ │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ cmnlt fp, #1622016 @ 0x18c000 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - ldrtmi pc, [r8], -r9, ror #22 @ │ │ │ │ + ldrtmi pc, [r8], -fp, asr #22 @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x40fdc4 │ │ │ │ + blcs 0x40feb4 │ │ │ │ stmdbvs r3!, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt pc, {r0, r1, r4, r8, r9, fp, ip, sp, pc} @ │ │ │ │ strb r2, [lr, r0, lsl #14]! │ │ │ │ - blx 0xffd73bb0 │ │ │ │ + blx 0x1f73ca0 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ @ instruction: 0xf0034607 │ │ │ │ - blcs 0x5f69d0 │ │ │ │ + blcs 0x5f6ac0 │ │ │ │ @ instruction: 0xf8d5d82d │ │ │ │ strmi r2, [r1], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0424628 │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7f24632 │ │ │ │ - @ instruction: 0xe7d1fcdd │ │ │ │ + @ instruction: 0xe7d1fcbf │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r7, fp, ror #22] @ │ │ │ │ + @ instruction: 0xe7c7faf3 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strb pc, [r9, r5, ror #22] @ │ │ │ │ + strb pc, [r9, sp, ror #21] @ │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfea73c1c │ │ │ │ + blx 0xc73d0c │ │ │ │ @ instruction: 0xf64be7ad │ │ │ │ - vqdmlal.s q9, d16, d0[6] │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf1ca32cd │ │ │ │ - svclt 0x0000fcdd │ │ │ │ - ldrdeq sl, [r5], r2 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ + addeq sl, r5, r2, ror #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0cfe0 │ │ │ │ + bl 0xfec0d0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420fe8 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ umulllt r2, r2, r7, r6 @ │ │ │ │ @ instruction: 0xf79a9001 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24605 │ │ │ │ - pldw [sl, r7 @ ] │ │ │ │ - ldmdavs r1!, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, pc, asr r9] │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a24604 │ │ │ │ - strtmi pc, [r9], -pc, asr #19 │ │ │ │ + @ instruction: 0x4629f957 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf7a14200 │ │ │ │ - @ instruction: 0x4629f89d │ │ │ │ + strtmi pc, [r9], -r5, lsr #16 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf79f4200 │ │ │ │ - strtmi pc, [r1], -sp, asr #25 │ │ │ │ + @ instruction: 0x4621fc55 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf892f7a1 │ │ │ │ + @ instruction: 0xf81af7a1 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - blls 0x134ecc │ │ │ │ + blls 0x134ddc │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ andlt r2, r2, r9 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmdalt r4!, {r5, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00fcf79f │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ vaddl.u8 , d19, d16 │ │ │ │ - blcs 0x13aa68 │ │ │ │ + blcs 0x13ab58 │ │ │ │ adcshi pc, r8, r0, asr #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r4], #128 @ 0x80 @ │ │ │ │ addlt r4, r4, r4, lsl #12 │ │ │ │ @@ -169668,77 +169730,77 @@ │ │ │ │ addshi pc, sl, r0, asr #2 │ │ │ │ umlalscc pc, sp, r4, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4245 @ 0x1095 │ │ │ │ addcc pc, r0, r4, lsl #17 │ │ │ │ @ instruction: 0x07196813 │ │ │ │ @ instruction: 0xf79ad07b │ │ │ │ - @ instruction: 0xf642fa49 │ │ │ │ + @ instruction: 0xf642f9d1 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ strmi r5, [r6], -r8, lsl #5 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf980f7a2 │ │ │ │ - blx 0xff3d1c │ │ │ │ + @ instruction: 0xf908f7a2 │ │ │ │ + @ instruction: 0xf9c4f79a │ │ │ │ @ instruction: 0xf6409b03 │ │ │ │ strmi r5, [r5], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a26819 │ │ │ │ - @ instruction: 0xf04ff977 │ │ │ │ + @ instruction: 0xf04ff8ff │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf7a14630 │ │ │ │ - @ instruction: 0xf04ff845 │ │ │ │ + @ instruction: 0xf7a04630 │ │ │ │ + @ instruction: 0xf04fffcd │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - @ instruction: 0x4629fc75 │ │ │ │ + @ instruction: 0x4629fbfd │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf83af7a1 │ │ │ │ + @ instruction: 0xffc2f7a0 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf79f4628 │ │ │ │ - strtmi pc, [r0], -fp, asr #23 │ │ │ │ - @ instruction: 0xf976f7ef │ │ │ │ + @ instruction: 0x4620fb53 │ │ │ │ + @ instruction: 0xf958f7ef │ │ │ │ cdpvs 6, 14, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - @ instruction: 0xf81cf7a0 │ │ │ │ + @ instruction: 0xffa4f79f │ │ │ │ @ instruction: 0x5094f8d4 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r7, {r1, r2, r7, pc}^ │ │ │ │ ldmvs sl!, {r8, sl, ip, sp} │ │ │ │ - blcc 0x106fc0 │ │ │ │ + blcc 0x1070b0 │ │ │ │ ldrmi r2, [lr], -r3, lsl #20 │ │ │ │ - blcs 0x10aa038 │ │ │ │ - blcs 0x8ad048 │ │ │ │ + blcs 0x10aa128 │ │ │ │ + blcs 0x8ad138 │ │ │ │ ldrbeq sp, [sl, r7, lsl #26] │ │ │ │ stcvs 5, cr13, [r3, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - blx 0xffa71fea │ │ │ │ + stc2 0, cr15, [lr], {44} @ 0x2c │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - mcr2 7, 6, pc, cr10, cr10, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr2, cr10, {4} │ │ │ │ strmi r0, [r7], -fp, ror #15 │ │ │ │ andcs sp, r1, #25165824 @ 0x1800000 │ │ │ │ - blx 0x11feb58 │ │ │ │ + blx 0x11fec48 │ │ │ │ strcc pc, [r1, #-258] @ 0xfffffefe │ │ │ │ ldc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrmi r1, [r8], fp, ror #24 │ │ │ │ - ble 0x14469d8 │ │ │ │ + ble 0x1446ac8 │ │ │ │ strhtle r4, [r1], #-37 @ 0xffffffdb │ │ │ │ adcmi r1, fp, #29440 @ 0x7300 │ │ │ │ stcvs 1, cr13, [r3, #-408]! @ 0xfffffe68 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ andcs sp, r0, r7 │ │ │ │ - mrc2 7, 4, pc, cr0, cr10, {4} │ │ │ │ + mrc2 7, 0, pc, cr8, cr10, {4} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ef51a4 │ │ │ │ - strtmi pc, [r0], -sp, asr #18 │ │ │ │ - @ instruction: 0xf882f7f2 │ │ │ │ + strtmi pc, [r0], -pc, lsr #18 │ │ │ │ + @ instruction: 0xf864f7f2 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldrsheq r8, [fp], #-16 │ │ │ │ ldrmi r3, [lr], -r1, lsl #6 │ │ │ │ @@ -169752,41 +169814,41 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rsbeq r4, sp, r0, ror r7 │ │ │ │ fstmiaxle r0!, {d2-d16} @ Deprecated │ │ │ │ @ instruction: 0xf02c4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r5, ror #1 │ │ │ │ @ instruction: 0xf79a2100 │ │ │ │ - stclne 14, cr15, [fp], #-452 @ 0xfffffe3c │ │ │ │ + stclne 13, cr15, [fp], #-996 @ 0xfffffc1c │ │ │ │ addsmi r4, lr, #7340032 @ 0x700000 │ │ │ │ movwcs sp, #15282 @ 0x3bb2 │ │ │ │ andcs r1, r0, #105 @ 0x69 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stclne 12, cr15, [fp], #236 @ 0xec │ │ │ │ strcc r4, [r2, #-1688] @ 0xfffff968 │ │ │ │ ldclle 2, cr4, [r4, #716]! @ 0x2cc │ │ │ │ @ instruction: 0xf04fe7a4 │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - strb pc, [r8, r1, asr #17] @ │ │ │ │ + strb pc, [r8, r3, lsr #17] @ │ │ │ │ ldrtmi r1, [r8], -r9, rrx │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7ff4645 │ │ │ │ ldr pc, [r5, r5, lsr #24] │ │ │ │ - @ instruction: 0x41a8f644 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r0, r4, asr #12 │ │ │ │ + eorsvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcscs r4, r9, #1024 @ 0x400 │ │ │ │ - blx 0xfe87277a │ │ │ │ - eorseq fp, r3, r8, lsl #22 │ │ │ │ + blx 0xff27286a │ │ │ │ + eorseq fp, r3, r0, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r4, lsl #1 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -169804,365 +169866,365 @@ │ │ │ │ rscseq r0, lr, r9, asr r0 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ ldrshteq r0, [lr], #14 │ │ │ │ eorseq r0, r2, r4, asr r0 │ │ │ │ adcseq r0, ip, pc │ │ │ │ - mcr2 7, 1, pc, cr10, cr7, {4} @ │ │ │ │ + ldc2 7, cr15, [r2, #604]! @ 0x25c │ │ │ │ @ instruction: 0xf7974605 │ │ │ │ - strmi pc, [r6], -r7, lsr #28 │ │ │ │ + strmi pc, [r6], -pc, lsr #27 │ │ │ │ strtmi r4, [r8], -r2, lsl #13 │ │ │ │ mcr2 7, 4, pc, cr6, cr15, {7} @ │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - strtmi pc, [r8], -r3, ror #17 │ │ │ │ - @ instruction: 0xf8daf79f │ │ │ │ + strtmi pc, [r8], -fp, ror #16 │ │ │ │ + @ instruction: 0xf862f79f │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - ldc2l 0, cr15, [r4, #160] @ 0xa0 │ │ │ │ + ldc2l 0, cr15, [ip, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ smlalsvs r8, r8, r4, r0 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0xf8ccf79f │ │ │ │ + @ instruction: 0xf854f79f │ │ │ │ andcs lr, r1, #188, 14 @ 0x2f00000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xf910f79a │ │ │ │ + @ instruction: 0xf898f79a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - @ instruction: 0xf848f7a2 │ │ │ │ + @ instruction: 0xffd0f7a1 │ │ │ │ movwcs r9, #2051 @ 0x803 │ │ │ │ @ instruction: 0x462a2110 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr0, {5} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr0, {5} │ │ │ │ andcs r9, r4, #196608 @ 0x30000 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - @ instruction: 0xf876f7ef │ │ │ │ + @ instruction: 0xf858f7ef │ │ │ │ rscsvs r2, fp, sp, lsl #6 │ │ │ │ andcs lr, r0, #40370176 @ 0x2680000 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ ldr r4, [r5, r0, asr #15] │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0x46056d3b │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf79ad010 │ │ │ │ - @ instruction: 0xf04ff8df │ │ │ │ + @ instruction: 0xf04ff867 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7a09003 │ │ │ │ - stmdals r3, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ msreq R8_usr, r3 │ │ │ │ - @ instruction: 0xffcaf7b2 │ │ │ │ + @ instruction: 0xff52f7b2 │ │ │ │ @ instruction: 0xf04f4629 │ │ │ │ @ instruction: 0x46284270 │ │ │ │ - cdp2 7, 14, cr15, cr0, cr0, {5} │ │ │ │ - @ instruction: 0xf8c8f79a │ │ │ │ + cdp2 7, 6, cr15, cr8, cr0, {5} │ │ │ │ + @ instruction: 0xf850f79a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - @ instruction: 0xf800f7a2 │ │ │ │ + @ instruction: 0xff88f7a1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ - cdp2 7, 12, cr15, cr14, cr0, {5} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr0, {5} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf79f4620 │ │ │ │ - andcs pc, r4, #389120 @ 0x5f000 │ │ │ │ + andcs pc, r4, #3784704 @ 0x39c000 │ │ │ │ vmax.s8 d20, d3, d16 │ │ │ │ @ instruction: 0xf7ef0138 │ │ │ │ - ldrb pc, [r1, -fp, lsr #16] @ │ │ │ │ + ldrb pc, [r1, -sp, lsl #16] @ │ │ │ │ andcs r4, r1, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x47c04638 │ │ │ │ @ instruction: 0xee1d4a33 │ │ │ │ @ instruction: 0xf6421f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf8d36812 │ │ │ │ stmpl fp, {lr, pc} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strbtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf79b6808 │ │ │ │ - @ instruction: 0x4638f879 │ │ │ │ - blx 0x5f420c │ │ │ │ + ldrtmi pc, [r8], -r1, lsl #16 @ │ │ │ │ + blx 0x5f42fc │ │ │ │ @ instruction: 0xf04fe732 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strmi r4, [r5], -r0, asr #15 │ │ │ │ - @ instruction: 0xf880f79a │ │ │ │ + @ instruction: 0xf808f79a │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf79f4606 │ │ │ │ - pldw [sl, r3 @ ] │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + pldw [sl, fp, lsl ip] │ │ │ │ + stmdavs r1!, {r0, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a19003 │ │ │ │ - stmdals r3, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5682 @ 0x1632 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ @ instruction: 0xf7a02303 │ │ │ │ - stmdals r3, {r0, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ee5108 │ │ │ │ - @ instruction: 0xf06fffe3 │ │ │ │ + @ instruction: 0xf06fffc5 │ │ │ │ @ instruction: 0x46294270 │ │ │ │ @ instruction: 0xf7a04628 │ │ │ │ - bmi 0x4f5c44 │ │ │ │ + bmi 0x4f5b54 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ - @ instruction: 0xf79b6808 │ │ │ │ - andcs pc, sp, r5, lsr r8 @ │ │ │ │ + @ instruction: 0xf79a6808 │ │ │ │ + @ instruction: 0x200dffbd │ │ │ │ andcs lr, r0, fp, lsr #14 │ │ │ │ - @ instruction: 0x41a8f644 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - @ instruction: 0xff86f192 │ │ │ │ - addeq r9, r5, sl, ror sp │ │ │ │ - addeq r9, r5, lr, ror #25 │ │ │ │ - eorseq fp, r3, r8, lsl fp │ │ │ │ + @ instruction: 0xffaef192 │ │ │ │ + addeq r9, r5, sl, lsl #25 │ │ │ │ + strdeq r9, [r5], lr │ │ │ │ + eorseq fp, r3, r0, ror #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ @ instruction: 0xb3b8fb73 │ │ │ │ eorsle r2, r4, r1, lsl #16 │ │ │ │ eorsle r2, sp, r2, lsl #24 │ │ │ │ ldcle 12, cr2, [r5], {15} │ │ │ │ stclle 12, cr2, [r2, #-0] │ │ │ │ - blcs 0x43dc78 │ │ │ │ + blcs 0x43dd68 │ │ │ │ ldm pc, {r0, r1, r2, r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ tstpeq r6, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ subseq r0, lr, lr, asr r0 │ │ │ │ rscseq r0, sp, r0, lsl r1 │ │ │ │ rsbeq r0, r9, pc, asr #1 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd14a429c │ │ │ │ - @ instruction: 0xf808f79a │ │ │ │ + @ instruction: 0xff90f799 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - @ instruction: 0xff40f7a1 │ │ │ │ + cdp2 7, 12, cr15, cr8, cr1, {5} │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 7, 0, cr15, cr14, cr0, {5} │ │ │ │ + ldc2 7, cr15, [r6, #640] @ 0x280 │ │ │ │ movwcs r9, #6402 @ 0x1902 │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ ldrdcs r4, [r1], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf799d0d2 │ │ │ │ - blmi 0xfeaf62e4 │ │ │ │ + blmi 0xfeaf61f4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xff98f79a │ │ │ │ + @ instruction: 0xff20f79a │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 7, cr15, [r6, #640] @ 0x280 │ │ │ │ + ldc2l 7, cr15, [lr, #-640] @ 0xfffffd80 │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - @ instruction: 0x41a8f644 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r8, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - mrc2 1, 7, pc, cr10, cr2, {4} │ │ │ │ - @ instruction: 0xffb2f799 │ │ │ │ + @ instruction: 0xff22f192 │ │ │ │ + @ instruction: 0xff3af799 │ │ │ │ @ instruction: 0xf7994606 │ │ │ │ - blmi 0xfe5f628c │ │ │ │ + blmi 0xfe5f619c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiapl fp!, {r7, r9, sl, lr}^ │ │ │ │ stmdavs r8, {r0, r1, r2, r5, fp, sp, lr} │ │ │ │ ldrtmi r1, [fp], #-2458 @ 0xfffff666 │ │ │ │ - @ instruction: 0xff6cf79a │ │ │ │ + mrc2 7, 7, pc, cr4, cr10, {4} │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 7, cr15, [sl, #640]! @ 0x280 │ │ │ │ - @ instruction: 0xff92f799 │ │ │ │ + ldc2 7, cr15, [r2, #-640]! @ 0xfffffd80 │ │ │ │ + @ instruction: 0xff1af799 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 7, 12, cr15, cr14, cr1, {5} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr1, {5} │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - andscs pc, ip, #10048 @ 0x2740 │ │ │ │ + andscs pc, ip, #2368 @ 0x940 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff42a4 │ │ │ │ + @ instruction: 0xf9c4f79f │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf79f4630 │ │ │ │ - movwcs pc, #6441 @ 0x1929 @ │ │ │ │ + movwcs pc, #6321 @ 0x18b1 @ │ │ │ │ ldrtmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ andeq pc, r8, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 7, cr15, [r8, #640] @ 0x280 │ │ │ │ + ldc2 7, cr15, [r0, #-640] @ 0xfffffd80 │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ ldrtmi r5, [r8], -r8, lsl #2 │ │ │ │ - cdp2 7, 14, cr15, cr10, cr14, {7} │ │ │ │ - @ instruction: 0xff6af799 │ │ │ │ + cdp2 7, 12, cr15, cr12, cr14, {7} │ │ │ │ + mrc2 7, 7, pc, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ andls r5, r2, ip, lsl #5 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr1, {5} │ │ │ │ + cdp2 7, 2, cr15, cr14, cr1, {5} │ │ │ │ stmdals r2, {r0, r1, r2, r3, r5, r6, r9, fp, lr} │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ andcs r5, r0, #11206656 @ 0xab0000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - @ instruction: 0xff3af79a │ │ │ │ + mcr2 7, 6, pc, cr2, cr10, {4} @ │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ smmls sl, r5, r8, pc @ │ │ │ │ - ldc2 7, cr15, [lr], #-604 @ 0xfffffda4 │ │ │ │ + blx 0xff2743e2 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ pldw [r9, pc @ ] │ │ │ │ - @ instruction: 0xf642ff47 │ │ │ │ + @ instruction: 0xf642fecf │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46042397 │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - cdp2 7, 7, cr15, cr14, cr1, {5} │ │ │ │ + cdp2 7, 0, cr15, cr6, cr1, {5} │ │ │ │ strtmi r9, [r2], -r2, lsl #18 │ │ │ │ ldrbmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xf79747d8 │ │ │ │ - andls pc, r3, r7, lsr #24 │ │ │ │ - mcr2 7, 7, pc, cr12, cr14, {4} @ │ │ │ │ + andls pc, r3, pc, lsr #23 │ │ │ │ + mrc2 7, 3, pc, cr4, cr14, {4} │ │ │ │ @ instruction: 0xf79e4630 │ │ │ │ - smlattcs r1, r3, lr, pc @ │ │ │ │ + tstpcs r1, fp, ror #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0284650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cad139 │ │ │ │ - blls 0x176510 │ │ │ │ + blls 0x176600 │ │ │ │ sbcsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf79e4618 │ │ │ │ - @ instruction: 0xe7cdfed5 │ │ │ │ - @ instruction: 0xff1ef799 │ │ │ │ + @ instruction: 0xe7cdfe5d │ │ │ │ + mcr2 7, 5, pc, cr6, cr9, {4} @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, ip, lr} │ │ │ │ - cdp2 7, 5, cr15, cr6, cr1, {5} │ │ │ │ + ldc2l 7, cr15, [lr, #644] @ 0x284 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl], {160} @ 0xa0 │ │ │ │ + mrrc2 7, 10, pc, r2, cr0 @ │ │ │ │ movwcs lr, #1812 @ 0x714 │ │ │ │ ldrmi r9, [sl], -r2, lsl #18 │ │ │ │ @ instruction: 0x47d84650 │ │ │ │ @ instruction: 0xf799e713 │ │ │ │ - blmi 0x1136138 │ │ │ │ + blmi 0x1136048 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr2, cr10, {4} @ │ │ │ │ + mcr2 7, 2, pc, cr10, cr10, {4} @ │ │ │ │ @ instruction: 0xf799e6f6 │ │ │ │ - strmi pc, [r0], sp, ror #29 │ │ │ │ - mcr2 7, 7, pc, cr10, cr9, {4} @ │ │ │ │ + @ instruction: 0x4680fe75 │ │ │ │ + mrc2 7, 3, pc, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf7994607 │ │ │ │ - blmi 0xdb60fc │ │ │ │ + blmi 0xdb600c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r6], -ip, asr #12 │ │ │ │ @ instruction: 0xf8d958ea │ │ │ │ strmi r3, [r1], r0 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf79a6808 │ │ │ │ - strbmi pc, [r9], -r5, lsr #29 @ │ │ │ │ + strbmi pc, [r9], -sp, lsr #28 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7a04640 │ │ │ │ - pldw [r9, r3, ror #25] │ │ │ │ - stmdavs r1!, {r0, r1, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pldw [r9, fp, ror #24] │ │ │ │ + stmdavs r1!, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf7a15208 │ │ │ │ - strbmi pc, [r1], -r7, lsl #28 @ │ │ │ │ + strbmi pc, [r1], -pc, lsl #27 @ │ │ │ │ andcs r4, r8, #56, 12 @ 0x3800000 │ │ │ │ - ldc2l 7, cr15, [r6], {160} @ 0xa0 │ │ │ │ + mrrc2 7, 10, pc, lr, cr0 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf79f221c │ │ │ │ - @ instruction: 0x463af975 │ │ │ │ + @ instruction: 0x463af8fd │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf862f79f │ │ │ │ + @ instruction: 0xffeaf79e │ │ │ │ stmdbls r2, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf79947d8 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7a14606 │ │ │ │ - andcs pc, r0, fp, ror #27 │ │ │ │ - blx 0x197444a │ │ │ │ + andcs pc, r0, r3, ror sp @ │ │ │ │ + blx 0xffb74538 │ │ │ │ @ instruction: 0x4603463a │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf7a09004 │ │ │ │ - bmi 0x4b5d88 │ │ │ │ + bmi 0x4b5c98 │ │ │ │ ldrbtmi r6, [sl], #-2081 @ 0xfffff7df │ │ │ │ stmiapl fp!, {r1, r4, fp, sp, lr} │ │ │ │ andeq lr, r9, #3072 @ 0xc00 │ │ │ │ vshl.s8 d20, d11, d10 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ andls r0, r0, #148, 2 @ 0x25 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 7, 3, pc, cr4, cr10, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #616]! @ 0x268 │ │ │ │ svclt 0x0000e763 │ │ │ │ - addeq r9, r5, r0, ror #23 │ │ │ │ - eorseq fp, r3, r0, lsr fp │ │ │ │ - addeq r9, r5, r8, lsl #23 │ │ │ │ - strdeq r9, [r5], r4 │ │ │ │ - addeq r9, r5, r4, lsr sl │ │ │ │ - strdeq r9, [r5], r8 │ │ │ │ - addeq r9, r5, lr, ror #18 │ │ │ │ + strdeq r9, [r5], r0 │ │ │ │ + eorseq fp, r3, r8, ror ip │ │ │ │ + umulleq r9, r5, r8, sl │ │ │ │ + addeq r9, r5, r4, lsl #20 │ │ │ │ + addeq r9, r5, r4, asr #18 │ │ │ │ + addeq r9, r5, r8, lsl #18 │ │ │ │ + addeq r9, r5, lr, ror r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf001b08c │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2467 @ 0x9a3 │ │ │ │ @@ -170172,15 +170234,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, fp, #64 @ 0x40 │ │ │ │ + addshi pc, r4, #64 @ 0x40 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -170213,29 +170275,29 @@ │ │ │ │ rscshi pc, r0, r0 │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ stceq 15, cr11, [r5], #-32 @ 0xffffffe0 │ │ │ │ - bicshi pc, r8, r0 │ │ │ │ + bicshi pc, r2, r0 │ │ │ │ cmnpvs r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - @ instruction: 0x46158157 │ │ │ │ + @ instruction: 0x46158153 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ - @ instruction: 0xf004817b │ │ │ │ + @ instruction: 0xf0048176 │ │ │ │ @ instruction: 0xf1b34363 │ │ │ │ @ instruction: 0xf0004f62 │ │ │ │ - @ instruction: 0xf00481da │ │ │ │ + @ instruction: 0xf00481d3 │ │ │ │ @ instruction: 0xf1b24262 │ │ │ │ @ instruction: 0xf0004f60 │ │ │ │ - @ instruction: 0xf1b381ef │ │ │ │ + @ instruction: 0xf1b381e8 │ │ │ │ orrle r4, r6, r3, ror #30 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ ldrtmi r2, [r0], -sl, lsl #4 │ │ │ │ ldreq r9, [fp, -r4, lsl #4] │ │ │ │ svcge 0x007ff57f │ │ │ │ @ instruction: 0xf7ffa904 │ │ │ │ ldrb pc, [fp, -r5, asr #20]! @ │ │ │ │ @@ -170245,54 +170307,54 @@ │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrsbeq pc, [r4], #128 @ 0x80 @ │ │ │ │ smlatbls r6, fp, r3, r4 │ │ │ │ orrle r9, r5, r5, lsl #4 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - @ instruction: 0x070181f4 │ │ │ │ + streq r8, [r1, -sp, ror #3] │ │ │ │ @ instruction: 0xf896d54b │ │ │ │ @ instruction: 0x463030bd │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - ldcvs 1, cr8, [r3, #-968]! @ 0xfffffc38 │ │ │ │ + ldcvs 1, cr8, [r3, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0xf8862101 │ │ │ │ ldmdavs fp, {r7, ip} │ │ │ │ svcvs 0x007ff413 │ │ │ │ - mvnshi pc, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ @ instruction: 0xf7999203 │ │ │ │ - bls 0x1b5e94 │ │ │ │ + bls 0x1b5da4 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ - blmi 0x11b5d20 │ │ │ │ + blmi 0x11b5d98 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcne pc, r4, r2, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {fp, sp, lr}^ │ │ │ │ ldrmi r1, [r4], #-2067 @ 0xfffff7ed │ │ │ │ - bcs 0xdd000 │ │ │ │ - bicshi pc, r3, r0 │ │ │ │ + bcs 0xdd0f0 │ │ │ │ + bichi pc, ip, r0 │ │ │ │ @ instruction: 0x21b4f64a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 8 │ │ │ │ @ instruction: 0xf79a6808 │ │ │ │ - @ instruction: 0x4630fd7b │ │ │ │ - mcrr2 7, 15, pc, r6, cr1 @ │ │ │ │ + ldrtmi pc, [r0], -r3, lsl #26 @ │ │ │ │ + stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ rscsvs r2, r3, r4, lsl #6 │ │ │ │ - stceq 0, cr14, [r3], #904 @ 0x388 │ │ │ │ + stceq 0, cr14, [r3], #888 @ 0x378 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0032103 │ │ │ │ tstls r6, r0, lsl r3 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r0, #21062 @ 0x5246 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0042f43f │ │ │ │ - @ instruction: 0xf640e0ce │ │ │ │ + @ instruction: 0xf640e0ca │ │ │ │ vsubw.s8 , , d1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vrshr.s8 d22, d16, #2 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ smlalle r4, r0, r3, r2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ @@ -170305,15897 +170367,15926 @@ │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ movwls fp, #21218 @ 0x52e2 │ │ │ │ @ instruction: 0xf7ff9204 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0024f43f │ │ │ │ - vaddl.u8 q15, d20, d20 │ │ │ │ - stceq 3, cr3, [r1], #-12 │ │ │ │ - vrsubhn.i16 d20, q2, │ │ │ │ - @ instruction: 0xf0015200 │ │ │ │ - blcs 0x476cdc │ │ │ │ - andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf0009105 │ │ │ │ - blge 0x1d6b6c │ │ │ │ - bcs 0xc8170 │ │ │ │ - rschi pc, lr, r0, asr #32 │ │ │ │ - rsbsne pc, r1, #72351744 @ 0x4500000 │ │ │ │ + stceq 0, cr14, [r3], #-640 @ 0xfffffd80 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d20, #-855638016 @ 0xcd000000 │ │ │ │ + tstls r5, r3, lsl #6 │ │ │ │ + movwls r2, #27407 @ 0x6b0f │ │ │ │ + @ instruction: 0xf0009204 │ │ │ │ + blge 0x1d6c48 │ │ │ │ + bcs 0xc8260 │ │ │ │ + rschi pc, r8, r0, asr #32 │ │ │ │ + rsbcs pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xff3748be │ │ │ │ + blx 0xff3749ae │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - vst4.32 {d24-d27}, [pc], r9 │ │ │ │ + vst4.32 {d24-d27}, [pc], r5 │ │ │ │ vrsra.s64 , q14, #64 │ │ │ │ vst2.8 {d19-d22}, [pc :64], r0 │ │ │ │ vrshr.s64 , q14, #64 │ │ │ │ eormi r3, r3, r0, lsr r2 │ │ │ │ str r4, [r1, -r2, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq r9, r5, r4, lsl #15 │ │ │ │ - @ instruction: 0xf0050c25 │ │ │ │ - @ instruction: 0xf8d6000f │ │ │ │ - @ instruction: 0xf00430d4 │ │ │ │ - @ instruction: 0x4607027f │ │ │ │ - @ instruction: 0xf1a09004 │ │ │ │ - addseq r0, r2, pc │ │ │ │ - blx 0xfecb9c84 │ │ │ │ - @ instruction: 0xf001f080 │ │ │ │ - b 0x1c76d28 │ │ │ │ - @ instruction: 0x469103d3 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - tstmi r1, #536870916 @ 0x20000004 │ │ │ │ + umulleq r9, r5, r4, r6 │ │ │ │ + @ instruction: 0xf0040c25 │ │ │ │ + @ instruction: 0xf005037f │ │ │ │ + strmi r0, [r0], pc │ │ │ │ + addseq r9, fp, r4 │ │ │ │ + ldrmi r9, [pc], -r6, lsl #6 │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + andeq pc, pc, r0, lsr #3 │ │ │ │ + blx 0xfecb9d78 │ │ │ │ + vaddl.u8 , d20, d0 │ │ │ │ + b 0x1c83304 │ │ │ │ + @ instruction: 0xf00103d3 │ │ │ │ + tstmi r1, #8, 2 │ │ │ │ vmul.f q8, q2, d0[0] │ │ │ │ @ instruction: 0xf00352c0 │ │ │ │ ldrmi r0, [r2], r1, lsl #6 │ │ │ │ - strmi r9, [r0], r7, lsl #4 │ │ │ │ + strmi r9, [r1], r7, lsl #4 │ │ │ │ + movwmi r2, #12801 @ 0x3201 │ │ │ │ + tstls r5, r9, lsl #4 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf04f9105 │ │ │ │ - andls r0, r9, #268435456 @ 0x10000000 │ │ │ │ - mrshi pc, (UNDEF: 11) @ │ │ │ │ - rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - eorscc pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, sl, #48, 6 @ 0xc0000000 │ │ │ │ - mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r5 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ + eormi r3, r2, r0, lsr r2 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpne r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8d6461d │ │ │ │ - ldc 0, cr3, [pc, #848] @ 0xb6cb0 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ - b 0x1c7cd7c │ │ │ │ - @ instruction: 0x970403d3 │ │ │ │ + teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429a │ │ │ │ + @ instruction: 0xf44faef0 │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0x461d1310 │ │ │ │ + ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ + blvc 0xfe5b20cc │ │ │ │ + bvc 0x271188 │ │ │ │ + bicseq lr, r3, #454656 @ 0x6f000 │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andsge pc, ip, sp, asr #17 │ │ │ │ - movweq lr, #35411 @ 0x8a53 │ │ │ │ - blvc 0x2f1fb0 │ │ │ │ - rscshi pc, r5, r0 │ │ │ │ + blvc 0x2f2098 │ │ │ │ + movweq lr, #39507 @ 0x9a53 │ │ │ │ + rscshi pc, r0, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47f429d │ │ │ │ - @ instruction: 0xf44faed8 │ │ │ │ + @ instruction: 0xf44faeda │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x461d0330 │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #48, 12 @ 0x3000000 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - b 0x1c7f1b0 │ │ │ │ - andls r0, r9, #1275068419 @ 0x4c000003 │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ + stmib sp, {r0, r3, r9, ip, pc}^ │ │ │ │ + vmlsl.u8 , d4, d6 │ │ │ │ + b 0x1c8b398 │ │ │ │ + andls r0, r8, #1275068419 @ 0x4c000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - b 0x16dc5c8 │ │ │ │ - @ instruction: 0xf8cd0203 │ │ │ │ - tstls r5, ip, lsl r0 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr6, cr15, {3} │ │ │ │ - sbcscs pc, r9, #72351744 @ 0x4500000 │ │ │ │ + smlabthi r4, sp, r9, lr │ │ │ │ + andeq lr, r3, #364544 @ 0x59000 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr10, cr15, {3} │ │ │ │ + sbccc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ @ instruction: 0xf7ffab04 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - strb r2, [r7], -r1 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + strb r2, [fp], -r1 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf1a34615 │ │ │ │ - @ instruction: 0xf004080f │ │ │ │ + @ instruction: 0xf004090f │ │ │ │ stcleq 2, cr0, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf888fab8 │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x461f4311 │ │ │ │ - bpl 0xff0f3918 │ │ │ │ - bcs 0xf0924 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr7, cr15, {1} │ │ │ │ - @ instruction: 0xf47f2901 │ │ │ │ - @ instruction: 0xf64fae94 │ │ │ │ - @ instruction: 0xf64571ff │ │ │ │ - vsubl.s8 q10, d16, d17 │ │ │ │ - blge 0x1b7250 │ │ │ │ - tstls r5, r0, lsr r6 │ │ │ │ - mcrr2 7, 15, pc, r6, cr15 @ │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r1, r6, lsl #29] │ │ │ │ - vqdmulh.s q8, q10, d3[4] │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - ldc 3, cr0, [pc, #32] @ 0xb6a60 │ │ │ │ - b 0x11957c0 │ │ │ │ - @ instruction: 0xf0040102 │ │ │ │ - vbic.i32 q8, #52992 @ 0x0000cf00 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf989fab9 │ │ │ │ + @ instruction: 0xf0010097 │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x14833ec │ │ │ │ + tstmi r1, #1458176 @ 0x164000 │ │ │ │ + vqshlu.s64 d20, d8, #4 │ │ │ │ + strb r5, [r9, r0, asr #21] │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + stmdbcs r1, {r2, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr9, cr15, {3} │ │ │ │ + mvnsvc pc, pc, asr #12 │ │ │ │ + addspl pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf7ff9105 │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ + @ instruction: 0xf004e7d2 │ │ │ │ + ldc 3, cr0, [pc, #508] @ 0xb6d1c │ │ │ │ + vorr.i16 , #52992 @ 0xcf00 │ │ │ │ + stcleq 2, cr5, [r1], #768 @ 0x300 │ │ │ │ movwls r0, #24731 @ 0x609b │ │ │ │ ldrsbcc pc, [r4], #134 @ 0x86 @ │ │ │ │ - tstls r5, r4, lsl #4 │ │ │ │ - bicseq lr, r3, #454656 @ 0x6f000 │ │ │ │ - blvc 0x2f2098 │ │ │ │ - movweq pc, #4099 @ 0x1003 @ │ │ │ │ - svclt 0x00082a0f │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xdb294 │ │ │ │ - mcrge 4, 3, pc, cr1, cr15, {3} @ │ │ │ │ - sbcscs pc, r9, #72351744 @ 0x4500000 │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + andls r4, r4, #805306368 @ 0x30000000 │ │ │ │ + b 0x1c88400 │ │ │ │ + stc 3, cr0, [sp, #844] @ 0x34c │ │ │ │ + @ instruction: 0xf0037b08 │ │ │ │ + bcs 0x477750 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + vsubw.u8 q8, q2, d1 │ │ │ │ + tstmi r1, #536870916 @ 0x20000004 │ │ │ │ + blcs 0xdaf70 │ │ │ │ + mcrge 4, 3, pc, cr7, cr15, {3} @ │ │ │ │ + sbccc pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ @ instruction: 0xf7ffab04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrb sp, [r6], -r4, lsr #3 │ │ │ │ - adcmi pc, r1, #72351744 @ 0x4500000 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrb sp, [ip], -r6, lsr #3 │ │ │ │ + addspl pc, r1, #72351744 @ 0x4500000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - stc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ - orrsle r2, fp, r0, lsl #16 │ │ │ │ + ldc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ + orrsle r2, sp, r0, lsl #16 │ │ │ │ mvnspl pc, #1325400064 @ 0x4f000000 │ │ │ │ tstpcc r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, r3, #16, 4 │ │ │ │ - svcge 0x0017f43f │ │ │ │ + svcge 0x001df43f │ │ │ │ rscspl pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscc pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ addmi r0, sl, #48, 2 │ │ │ │ - mcrge 4, 1, pc, cr15, cr15, {3} @ │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ andeq pc, pc, #5 │ │ │ │ @ instruction: 0xf1a2461d │ │ │ │ - @ instruction: 0xf004080f │ │ │ │ + @ instruction: 0xf004090f │ │ │ │ stcleq 3, cr0, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf888fab8 │ │ │ │ - tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ - stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ - ldmdane r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x46174319 │ │ │ │ - bpl 0xff0f3a0c │ │ │ │ - stmdbge r4, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7ff3303 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0062f47f │ │ │ │ - strbtmi pc, [r2], #-4 @ │ │ │ │ - @ instruction: 0xf1b49b03 │ │ │ │ - @ instruction: 0xf47f4f60 │ │ │ │ - stmdbge r4, {r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - movwls r4, #17968 @ 0x4630 │ │ │ │ - @ instruction: 0xf868f7ff │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xe751ad9c │ │ │ │ + @ instruction: 0xf989fab9 │ │ │ │ + @ instruction: 0xf001009f │ │ │ │ + vaddw.u8 q8, q2, d8 │ │ │ │ + b 0x14838dc │ │ │ │ + tstmi r9, #1458176 @ 0x164000 │ │ │ │ + vqshlu.s64 d20, d0, #4 │ │ │ │ + ldr r5, [r3, -r0, asr #21]! │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - strls r2, [r4], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf85cf7ff │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - mcrge 4, 0, pc, cr5, cr15, {1} @ │ │ │ │ - blge 0x1f0860 │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vmlal.s q10, d16, d1[1] │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1f74b5c │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x0038f47f │ │ │ │ - blge 0x1f0704 │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vmlal.s q10, d16, d1[1] │ │ │ │ - tstls r3, fp, lsl #4 │ │ │ │ - blx 0x1bf4b78 │ │ │ │ - stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ - svcge 0x002af47f │ │ │ │ - ldcvs 6, cr14, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ - @ instruction: 0xf013681b │ │ │ │ - @ instruction: 0xf43f0f0e │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #28 │ │ │ │ - ldc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ - @ instruction: 0xf64ae71e │ │ │ │ - vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ - strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ - @ instruction: 0xf79a6808 │ │ │ │ - strt pc, [ip], -r9, lsr #23 │ │ │ │ - blx 0x1df4b74 │ │ │ │ - @ instruction: 0xf1ffe712 │ │ │ │ - svclt 0x0000f841 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcc lr, #14797 @ 0x39cd │ │ │ │ + @ instruction: 0xf87ef7ff │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0xf004af65 │ │ │ │ + blls 0x187d84 │ │ │ │ + svcmi 0x0060f1b4 │ │ │ │ + stcge 4, cr15, [fp, #508]! @ 0x1fc │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ + @ instruction: 0xf7ff9304 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r3, #252]! @ 0xfc │ │ │ │ + stmdbge r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + movwls r4, #13872 @ 0x3630 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7ff9404 │ │ │ │ + blls 0x1b4db4 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + strb sl, [r7, -ip, lsl #28] │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + adcspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + usat16 sl, #12, fp │ │ │ │ + ldrtmi sl, [r0], -r4, lsl #22 │ │ │ │ + adcspl pc, r5, #72351744 @ 0x4500000 │ │ │ │ + andeq pc, fp, #192, 4 │ │ │ │ + @ instruction: 0xf7ff9103 │ │ │ │ + stmdbls r3, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + str sl, [r1, -sp, lsr #30] │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + mcrge 4, 0, pc, cr15, cr15, {1} @ │ │ │ │ + @ instruction: 0xf7fe4630 │ │ │ │ + @ instruction: 0xe721fd1d │ │ │ │ + teqpcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + stmdavs r8, {sl, ip, pc} │ │ │ │ + blx 0xef4af6 │ │ │ │ + @ instruction: 0xf7f1e633 │ │ │ │ + @ instruction: 0xe715fa5d │ │ │ │ + @ instruction: 0xf870f1ff │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec0ddcc │ │ │ │ + bl 0xfec0deac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7994604 │ │ │ │ - @ instruction: 0xf642fc11 │ │ │ │ + @ instruction: 0xf642fba1 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ eoreq r2, r2, #1543503874 @ 0x5c000002 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ ldmdavs r9, {r0, ip, pc} │ │ │ │ - stc2 7, cr15, [lr], #-632 @ 0xfffffd88 │ │ │ │ + blx 0xff074b4a │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0de0c │ │ │ │ + bl 0xfec0deec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6c58 │ │ │ │ + bl 0x3e6d38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21bcf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf440 │ │ │ │ + bl 0x3bf520 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedf4ab2 │ │ │ │ + blx 0x11f4b92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, asr #6 │ │ │ │ + addeq r9, r5, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0de64 │ │ │ │ + bl 0xfec0df44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6cb0 │ │ │ │ + bl 0x3e6d90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf498 │ │ │ │ + bl 0x3bf578 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2f4b0a │ │ │ │ + blx 0x6f4bea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r5], r0 │ │ │ │ + addeq r9, r5, r0, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0debc │ │ │ │ + bl 0xfec0df9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6d08 │ │ │ │ + bl 0x3e6de8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf4f0 │ │ │ │ + bl 0x3bf5d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17f4b62 │ │ │ │ + blx 0xffbf4c40 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r8, r2 │ │ │ │ + @ instruction: 0x008591b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df14 │ │ │ │ + bl 0xfec0dff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6d60 │ │ │ │ + bl 0x3e6e40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf548 │ │ │ │ + bl 0x3bf628 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcf4bba │ │ │ │ + blx 0xff0f4c98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, asr #4 │ │ │ │ + addeq r9, r5, r0, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0df6c │ │ │ │ + bl 0xfec0e04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6db8 │ │ │ │ + bl 0x3e6e98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b4f647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf5a0 │ │ │ │ + bl 0x3bf680 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f4c12 │ │ │ │ + blx 0xfe5f4cf0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, ror #3 │ │ │ │ + addeq r9, r5, r8, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0dfc4 │ │ │ │ + bl 0xfec0e0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e10 │ │ │ │ + bl 0x3e6ef0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf5f8 │ │ │ │ + bl 0x3bf6d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6f4c68 │ │ │ │ + blx 0x1af4d48 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r5, r0, r1 │ │ │ │ + strheq r9, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e01c │ │ │ │ + bl 0xfec0e0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6e68 │ │ │ │ + bl 0x3e6f48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf650 │ │ │ │ + bl 0x3bf730 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebf4cc0 │ │ │ │ + blx 0xff4da0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsr r1 │ │ │ │ + addeq r9, r5, r8, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e074 │ │ │ │ + bl 0xfec0e154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6ec0 │ │ │ │ + bl 0x3e6fa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf6a8 │ │ │ │ + bl 0x3bf788 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0f4d18 │ │ │ │ + blx 0x4f4df8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, ror #1 │ │ │ │ + addeq r9, r5, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e0cc │ │ │ │ + bl 0xfec0e1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f18 │ │ │ │ + bl 0x3e6ff8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf700 │ │ │ │ + bl 0x3bf7e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15f4d70 │ │ │ │ + @ instruction: 0xf9e4f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r8, lsl #1 │ │ │ │ + addeq r8, r5, r8, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e124 │ │ │ │ + bl 0xfec0e204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6f70 │ │ │ │ + bl 0x3e7050 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf758 │ │ │ │ + bl 0x3bf838 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xaf4dc8 │ │ │ │ + @ instruction: 0xf9b8f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r9, r5, r0, lsr r0 │ │ │ │ + addeq r8, r5, r0, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e17c │ │ │ │ + bl 0xfec0e25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e6fc8 │ │ │ │ + bl 0x3e70a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf7b0 │ │ │ │ + bl 0x3bf890 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9fcf79a │ │ │ │ + @ instruction: 0xf98cf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r8 @ │ │ │ │ + strdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e1d4 │ │ │ │ + bl 0xfec0e2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7020 │ │ │ │ + bl 0x3e7100 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf808 │ │ │ │ + bl 0x3bf8e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d0f79a │ │ │ │ + @ instruction: 0xf960f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #31 │ │ │ │ + addeq r8, r5, r0, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e22c │ │ │ │ + bl 0xfec0e30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7078 │ │ │ │ + bl 0x3e7158 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf860 │ │ │ │ + bl 0x3bf940 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a4f79a │ │ │ │ + @ instruction: 0xf934f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #30 │ │ │ │ + addeq r8, r5, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e284 │ │ │ │ + bl 0xfec0e364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e70d0 │ │ │ │ + bl 0x3e71b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf8b8 │ │ │ │ + bl 0x3bf998 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf978f79a │ │ │ │ + @ instruction: 0xf908f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r0 │ │ │ │ + strdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e2dc │ │ │ │ + bl 0xfec0e3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7128 │ │ │ │ + bl 0x3e7208 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf910 │ │ │ │ + bl 0x3bf9f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf94cf79a │ │ │ │ + @ instruction: 0xf8dcf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror lr │ │ │ │ + umulleq r8, r5, r8, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e334 │ │ │ │ + bl 0xfec0e414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7180 │ │ │ │ + bl 0x3e7260 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf968 │ │ │ │ + bl 0x3bfa48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf920f79a │ │ │ │ + @ instruction: 0xf8b0f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #28 │ │ │ │ + addeq r8, r5, r0, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e38c │ │ │ │ + bl 0xfec0e46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e71d8 │ │ │ │ + bl 0x3e72b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bf9c0 │ │ │ │ + bl 0x3bfaa0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f4f79a │ │ │ │ + @ instruction: 0xf884f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #27 │ │ │ │ + addeq r8, r5, r8, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e3e4 │ │ │ │ + bl 0xfec0e4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7230 │ │ │ │ + bl 0x3e7310 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa18 │ │ │ │ + bl 0x3bfaf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c8f79a │ │ │ │ + @ instruction: 0xf858f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror sp │ │ │ │ + umulleq r8, r5, r0, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e43c │ │ │ │ + bl 0xfec0e51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7288 │ │ │ │ + bl 0x3e7368 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfa70 │ │ │ │ + bl 0x3bfb50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf89cf79a │ │ │ │ + @ instruction: 0xf82cf79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl sp │ │ │ │ + addeq r8, r5, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e494 │ │ │ │ + bl 0xfec0e574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e72e0 │ │ │ │ + bl 0x3e73c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfac8 │ │ │ │ + bl 0x3bfba8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf870f79a │ │ │ │ + @ instruction: 0xf800f79a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #25 │ │ │ │ + addeq r8, r5, r0, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e4ec │ │ │ │ + bl 0xfec0e5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7338 │ │ │ │ + bl 0x3e7418 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb20 │ │ │ │ + bl 0x3bfc00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf844f79a │ │ │ │ + @ instruction: 0xffd4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #24 │ │ │ │ + addeq r8, r5, r8, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e544 │ │ │ │ + bl 0xfec0e624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7390 │ │ │ │ + bl 0x3e7470 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfb78 │ │ │ │ + bl 0x3bfc58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf818f79a │ │ │ │ + @ instruction: 0xffa8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl ip │ │ │ │ + addeq r8, r5, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e59c │ │ │ │ + bl 0xfec0e67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e73e8 │ │ │ │ + bl 0x3e74c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfbd0 │ │ │ │ + bl 0x3bfcb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffecf799 │ │ │ │ + @ instruction: 0xff7cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858bb8 │ │ │ │ + ldrdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e5f4 │ │ │ │ + bl 0xfec0e6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7440 │ │ │ │ + bl 0x3e7520 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc28 │ │ │ │ + bl 0x3bfd08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc0f799 │ │ │ │ + @ instruction: 0xff50f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #22 │ │ │ │ + addeq r8, r5, r0, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e64c │ │ │ │ + bl 0xfec0e72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7498 │ │ │ │ + bl 0x3e7578 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf641 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfc80 │ │ │ │ + bl 0x3bfd60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff94f799 │ │ │ │ + @ instruction: 0xff24f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #22 │ │ │ │ + addeq r8, r5, r8, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e6a4 │ │ │ │ + bl 0xfec0e784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e74f0 │ │ │ │ + bl 0x3e75d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfcd8 │ │ │ │ + bl 0x3bfdb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff68f799 │ │ │ │ + mrc2 7, 7, pc, cr8, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00858ab0 │ │ │ │ + ldrdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e6fc │ │ │ │ + bl 0xfec0e7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7548 │ │ │ │ + bl 0x3e7628 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd30 │ │ │ │ + bl 0x3bfe10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff3cf799 │ │ │ │ + mcr2 7, 6, pc, cr12, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr sl │ │ │ │ + addeq r8, r5, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e754 │ │ │ │ + bl 0xfec0e834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e75a0 │ │ │ │ + bl 0x3e7680 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfd88 │ │ │ │ + bl 0x3bfe68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff10f799 │ │ │ │ + mcr2 7, 5, pc, cr0, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #20 │ │ │ │ + addeq r8, r5, r0, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e7ac │ │ │ │ + bl 0xfec0e88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e75f8 │ │ │ │ + bl 0x3e76d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfde0 │ │ │ │ + bl 0x3bfec0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr4, cr9, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr4, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #19 │ │ │ │ + addeq r8, r5, r8, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e804 │ │ │ │ + bl 0xfec0e8e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7650 │ │ │ │ + bl 0x3e7730 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfe38 │ │ │ │ + bl 0x3bff18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr8, cr9, {4} │ │ │ │ + mcr2 7, 2, pc, cr8, cr9, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr r9 │ │ │ │ + addeq r8, r5, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e85c │ │ │ │ + bl 0xfec0e93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e76a8 │ │ │ │ + bl 0x3e7788 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfe90 │ │ │ │ + bl 0x3bff70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr12, cr9, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr9, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r8 @ │ │ │ │ + addeq r8, r5, r8, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e8b4 │ │ │ │ + bl 0xfec0e994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7700 │ │ │ │ + bl 0x3e77e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r2 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfee8 │ │ │ │ + bl 0x3bffc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr0, cr9, {4} @ │ │ │ │ + ldc2l 7, cr15, [r0, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #17 │ │ │ │ + addeq r8, r5, r0, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e90c │ │ │ │ + bl 0xfec0e9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7758 │ │ │ │ + bl 0x3e7838 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf647 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bff40 │ │ │ │ + bl 0x3c0020 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr4, cr9, {4} │ │ │ │ + stc2l 7, cr15, [r4, #612] @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #16 │ │ │ │ + addeq r8, r5, r8, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e964 │ │ │ │ + bl 0xfec0ea44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e77b0 │ │ │ │ + bl 0x3e7890 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bff98 │ │ │ │ + bl 0x3c0078 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr8, cr9, {4} @ │ │ │ │ + ldc2 7, cr15, [r8, #612] @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r8, [r5], r0 │ │ │ │ + addeq r8, r5, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0e9bc │ │ │ │ + bl 0xfec0ea9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7808 │ │ │ │ + bl 0x3e78e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3bfff0 │ │ │ │ + bl 0x3c00d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #612] @ 0x264 │ │ │ │ + stc2l 7, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r8, r7 │ │ │ │ + @ instruction: 0x008586b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea14 │ │ │ │ + bl 0xfec0eaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7860 │ │ │ │ + bl 0x3e7940 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0048 │ │ │ │ + bl 0x3c0128 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #612]! @ 0x264 │ │ │ │ + stc2l 7, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #14 │ │ │ │ + addeq r8, r5, r0, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ea6c │ │ │ │ + bl 0xfec0eb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e78b8 │ │ │ │ + bl 0x3e7998 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a4f247 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c00a0 │ │ │ │ + bl 0x3c0180 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #612] @ 0x264 │ │ │ │ + ldc2 7, cr15, [r4, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #13 │ │ │ │ + addeq r8, r5, r8, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eac4 │ │ │ │ + bl 0xfec0eba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7910 │ │ │ │ + bl 0x3e79f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c00f8 │ │ │ │ + bl 0x3c01d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-612] @ 0xfffffd9c │ │ │ │ + stc2l 7, cr15, [r8], #612 @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r8, r5, r0, r6 │ │ │ │ + @ instruction: 0x008585b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb1c │ │ │ │ + bl 0xfec0ebfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7968 │ │ │ │ + bl 0x3e7a48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0150 │ │ │ │ + bl 0x3c0230 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2 7, cr15, [ip], #612 @ 0x264 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr r6 │ │ │ │ + addeq r8, r5, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eb74 │ │ │ │ + bl 0xfec0ec54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e79c0 │ │ │ │ + bl 0x3e7aa0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c01a8 │ │ │ │ + bl 0x3c0288 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-612] @ 0xfffffd9c │ │ │ │ + ldc2 7, cr15, [r0], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror #11 │ │ │ │ + addeq r8, r5, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ebcc │ │ │ │ + bl 0xfec0ecac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a18 │ │ │ │ + bl 0x3e7af8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0200 │ │ │ │ + bl 0x3c02e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], {153} @ 0x99 │ │ │ │ + stc2l 7, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl #11 │ │ │ │ + addeq r8, r5, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec24 │ │ │ │ + bl 0xfec0ed04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7a70 │ │ │ │ + bl 0x3e7b50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0258 │ │ │ │ + bl 0x3c0338 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #612 @ 0x264 │ │ │ │ + ldc2 7, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr r5 │ │ │ │ + addeq r8, r5, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ec7c │ │ │ │ + bl 0xfec0ed5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ac8 │ │ │ │ + bl 0x3e7ba8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c02b0 │ │ │ │ + bl 0x3c0390 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #-612 @ 0xfffffd9c │ │ │ │ + stc2 7, cr15, [ip], {153} @ 0x99 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r8 @ │ │ │ │ + strdeq r8, [r5], r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ecd4 │ │ │ │ + bl 0xfec0edb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b20 │ │ │ │ + bl 0x3e7c00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 96), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0308 │ │ │ │ + bl 0x3c03e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r0, cr9 @ │ │ │ │ + blx 0xff8f5a56 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl #9 │ │ │ │ + addeq r8, r5, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed2c │ │ │ │ + bl 0xfec0ee0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7b78 │ │ │ │ + bl 0x3e7c58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0360 │ │ │ │ + bl 0x3c0440 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ + blx 0xfedf5aae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsr #8 │ │ │ │ + addeq r8, r5, r8, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ed84 │ │ │ │ + bl 0xfec0ee64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7bd0 │ │ │ │ + bl 0x3e7cb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c03b8 │ │ │ │ + bl 0x3c0498 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffef5a26 │ │ │ │ + blx 0xfe2f5b06 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r8, [r5], r0 │ │ │ │ + strdeq r8, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eddc │ │ │ │ + bl 0xfec0eebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c28 │ │ │ │ + bl 0x3e7d08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0410 │ │ │ │ + bl 0x3c04f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3f5a7e │ │ │ │ + blx 0x17f5b5e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror r3 │ │ │ │ + umulleq r8, r5, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee34 │ │ │ │ + bl 0xfec0ef14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7c80 │ │ │ │ + bl 0x3e7d60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0468 │ │ │ │ + bl 0x3c0548 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8f5ad6 │ │ │ │ + blx 0xcf5bb6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsr #6 │ │ │ │ + addeq r8, r5, r0, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ee8c │ │ │ │ + bl 0xfec0ef6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7cd8 │ │ │ │ + bl 0x3e7db8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c04c0 │ │ │ │ + bl 0x3c05a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1df5b2e │ │ │ │ + blx 0x1f5c0e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, asr #5 │ │ │ │ + addeq r8, r5, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0eee4 │ │ │ │ + bl 0xfec0efc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d30 │ │ │ │ + bl 0x3e7e10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0518 │ │ │ │ + bl 0x3c05f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12f5b86 │ │ │ │ + blx 0xff6f5c64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, ror r2 │ │ │ │ + umulleq r8, r5, r0, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ef3c │ │ │ │ + bl 0xfec0f01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7d88 │ │ │ │ + bl 0x3e7e68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0570 │ │ │ │ + bl 0x3c0650 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7f5bde │ │ │ │ + blx 0xfebf5cbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, lsl r2 │ │ │ │ + addeq r8, r5, r8, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ef94 │ │ │ │ + bl 0xfec0f074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7de0 │ │ │ │ + bl 0x3e7ec0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c05c8 │ │ │ │ + bl 0x3c06a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcf5c34 │ │ │ │ + blx 0xfe0f5d14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, asr #3 │ │ │ │ + addeq r8, r5, r0, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0efec │ │ │ │ + bl 0xfec0f0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7e38 │ │ │ │ + bl 0x3e7f18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 104), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0620 │ │ │ │ + bl 0x3c0700 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1f5c8c │ │ │ │ + blx 0x15f5d6c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8, ror #2 │ │ │ │ + addeq r8, r5, r8, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f044 │ │ │ │ + bl 0xfec0f124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7e90 │ │ │ │ + bl 0x3e7f70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0678 │ │ │ │ + bl 0x3c0758 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6f5ce4 │ │ │ │ + blx 0xaf5dc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, lsl r1 │ │ │ │ + addeq r8, r5, r0, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f09c │ │ │ │ + bl 0xfec0f17c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ee8 │ │ │ │ + bl 0x3e7fc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c06d0 │ │ │ │ + bl 0x3c07b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bf5d3c │ │ │ │ + @ instruction: 0xf9fcf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strheq r8, [r5], r8 @ │ │ │ │ + ldrdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f0f4 │ │ │ │ + bl 0xfec0f1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7f40 │ │ │ │ + bl 0x3e8020 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0728 │ │ │ │ + bl 0x3c0808 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10f5d94 │ │ │ │ + @ instruction: 0xf9d0f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r0, rrx │ │ │ │ + addeq r7, r5, r0, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f14c │ │ │ │ + bl 0xfec0f22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7f98 │ │ │ │ + bl 0x3e8078 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31bcf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0780 │ │ │ │ + bl 0x3c0860 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5f5dec │ │ │ │ + @ instruction: 0xf9a4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r8, r5, r8 │ │ │ │ + addeq r7, r5, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f1a4 │ │ │ │ + bl 0xfec0f284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e7ff0 │ │ │ │ + bl 0x3e80d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c07d8 │ │ │ │ + bl 0x3c08b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e8f799 │ │ │ │ + @ instruction: 0xf978f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00857fb0 │ │ │ │ + ldrdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f1fc │ │ │ │ + bl 0xfec0f2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8048 │ │ │ │ + bl 0x3e8128 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0830 │ │ │ │ + bl 0x3c0910 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9bcf799 │ │ │ │ + @ instruction: 0xf94cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr pc │ │ │ │ + addeq r7, r5, r8, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f254 │ │ │ │ + bl 0xfec0f334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e80a0 │ │ │ │ + bl 0x3e8180 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0888 │ │ │ │ + bl 0x3c0968 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf990f799 │ │ │ │ + @ instruction: 0xf920f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #30 │ │ │ │ + addeq r7, r5, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f2ac │ │ │ │ + bl 0xfec0f38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e80f8 │ │ │ │ + bl 0x3e81d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c08e0 │ │ │ │ + bl 0x3c09c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf964f799 │ │ │ │ + @ instruction: 0xf8f4f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #29 │ │ │ │ + addeq r7, r5, r8, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f304 │ │ │ │ + bl 0xfec0f3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8150 │ │ │ │ + bl 0x3e8230 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0938 │ │ │ │ + bl 0x3c0a18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf938f799 │ │ │ │ + @ instruction: 0xf8c8f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr lr │ │ │ │ + addeq r7, r5, r0, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f35c │ │ │ │ + bl 0xfec0f43c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e81a8 │ │ │ │ + bl 0x3e8288 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0990 │ │ │ │ + bl 0x3c0a70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90cf799 │ │ │ │ + @ instruction: 0xf89cf799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f3b4 │ │ │ │ + bl 0xfec0f494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8200 │ │ │ │ + bl 0x3e82e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r4, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c09e8 │ │ │ │ + bl 0x3c0ac8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e0f799 │ │ │ │ + @ instruction: 0xf870f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #27 │ │ │ │ + addeq r7, r5, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f40c │ │ │ │ + bl 0xfec0f4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8258 │ │ │ │ + bl 0x3e8338 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0a40 │ │ │ │ + bl 0x3c0b20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b4f799 │ │ │ │ + @ instruction: 0xf844f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #26 │ │ │ │ + addeq r7, r5, r8, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f464 │ │ │ │ + bl 0xfec0f544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e82b0 │ │ │ │ + bl 0x3e8390 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0a98 │ │ │ │ + bl 0x3c0b78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf888f799 │ │ │ │ + @ instruction: 0xf818f799 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f4bc │ │ │ │ + bl 0xfec0f59c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8308 │ │ │ │ + bl 0x3e83e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0af0 │ │ │ │ + bl 0x3c0bd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85cf799 │ │ │ │ + @ instruction: 0xffecf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, ip │ │ │ │ + @ instruction: 0x00857bb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f514 │ │ │ │ + bl 0xfec0f5f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8360 │ │ │ │ + bl 0x3e8440 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0b48 │ │ │ │ + bl 0x3c0c28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf830f799 │ │ │ │ + @ instruction: 0xffc0f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #24 │ │ │ │ + addeq r7, r5, r0, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f56c │ │ │ │ + bl 0xfec0f64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e83b8 │ │ │ │ + bl 0x3e8498 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, ip, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0ba0 │ │ │ │ + bl 0x3c0c80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf804f799 │ │ │ │ + @ instruction: 0xff94f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #23 │ │ │ │ + addeq r7, r5, r8, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f5c4 │ │ │ │ + bl 0xfec0f6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8410 │ │ │ │ + bl 0x3e84f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 96), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0bf8 │ │ │ │ + bl 0x3c0cd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd8f798 │ │ │ │ + @ instruction: 0xff68f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, fp │ │ │ │ + @ instruction: 0x00857ab0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f61c │ │ │ │ + bl 0xfec0f6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8468 │ │ │ │ + bl 0x3e8548 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0c50 │ │ │ │ + bl 0x3c0d30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffacf798 │ │ │ │ + @ instruction: 0xff3cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr fp │ │ │ │ + addeq r7, r5, r8, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f674 │ │ │ │ + bl 0xfec0f754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e84c0 │ │ │ │ + bl 0x3e85a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11acf649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0ca8 │ │ │ │ + bl 0x3c0d88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff80f798 │ │ │ │ + @ instruction: 0xff10f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #21 │ │ │ │ + addeq r7, r5, r0, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f6cc │ │ │ │ + bl 0xfec0f7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8518 │ │ │ │ + bl 0x3e85f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d00 │ │ │ │ + bl 0x3c0de0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff54f798 │ │ │ │ + mcr2 7, 7, pc, cr4, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #21 │ │ │ │ + addeq r7, r5, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f724 │ │ │ │ + bl 0xfec0f804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8570 │ │ │ │ + bl 0x3e8650 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0d58 │ │ │ │ + bl 0x3c0e38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff28f798 │ │ │ │ + mrc2 7, 5, pc, cr8, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr sl │ │ │ │ + addeq r7, r5, r0, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f77c │ │ │ │ + bl 0xfec0f85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e85c8 │ │ │ │ + bl 0x3e86a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0db0 │ │ │ │ + bl 0x3c0e90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr12, cr8, {4} │ │ │ │ + mcr2 7, 4, pc, cr12, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r8 │ │ │ │ + strdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f7d4 │ │ │ │ + bl 0xfec0f8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8620 │ │ │ │ + bl 0x3e8700 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e08 │ │ │ │ + bl 0x3c0ee8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr0, cr8, {4} │ │ │ │ + mcr2 7, 3, pc, cr0, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #19 │ │ │ │ + addeq r7, r5, r0, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f82c │ │ │ │ + bl 0xfec0f90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8678 │ │ │ │ + bl 0x3e8758 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 104), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0e60 │ │ │ │ + bl 0x3c0f40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr4, cr8, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #18 │ │ │ │ + addeq r7, r5, r8, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f884 │ │ │ │ + bl 0xfec0f964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e86d0 │ │ │ │ + bl 0x3e87b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0eb8 │ │ │ │ + bl 0x3c0f98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr8, cr8, {4} │ │ │ │ + mcr2 7, 0, pc, cr8, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r5], r0 │ │ │ │ + strdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f8dc │ │ │ │ + bl 0xfec0f9bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8728 │ │ │ │ + bl 0x3e8808 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f10 │ │ │ │ + bl 0x3c0ff0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr12, cr8, {4} @ │ │ │ │ + ldc2l 7, cr15, [ip, #608] @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror r8 │ │ │ │ + umulleq r7, r5, r8, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f934 │ │ │ │ + bl 0xfec0fa14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8780 │ │ │ │ + bl 0x3e8860 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, ip, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0f68 │ │ │ │ + bl 0x3c1048 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr0, cr8, {4} @ │ │ │ │ + ldc2 7, cr15, [r0, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #16 │ │ │ │ + addeq r7, r5, r0, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f98c │ │ │ │ + bl 0xfec0fa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e87d8 │ │ │ │ + bl 0x3e88b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 96), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c0fc0 │ │ │ │ + bl 0x3c10a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #608]! @ 0x260 │ │ │ │ + stc2 7, cr15, [r4, #608] @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #15 │ │ │ │ + addeq r7, r5, r8, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0f9e4 │ │ │ │ + bl 0xfec0fac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8830 │ │ │ │ + bl 0x3e8910 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1018 │ │ │ │ + bl 0x3c10f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #608] @ 0x260 │ │ │ │ + ldc2l 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror r7 │ │ │ │ + umulleq r7, r5, r0, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fa3c │ │ │ │ + bl 0xfec0fb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8888 │ │ │ │ + bl 0x3e8968 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1070 │ │ │ │ + bl 0x3c1150 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #608] @ 0x260 │ │ │ │ + stc2 7, cr15, [ip, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl r7 │ │ │ │ + addeq r7, r5, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fa94 │ │ │ │ + bl 0xfec0fb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e88e0 │ │ │ │ + bl 0x3e89c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c10c8 │ │ │ │ + bl 0x3c11a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #13 │ │ │ │ + addeq r7, r5, r0, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0faec │ │ │ │ + bl 0xfec0fbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8938 │ │ │ │ + bl 0x3e8a18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1120 │ │ │ │ + bl 0x3c1200 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ + ldc2l 7, cr15, [r4], {152} @ 0x98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #12 │ │ │ │ + addeq r7, r5, r8, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fb44 │ │ │ │ + bl 0xfec0fc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8990 │ │ │ │ + bl 0x3e8a70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1178 │ │ │ │ + bl 0x3c1258 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + stc2 7, cr15, [r8], #608 @ 0x260 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl r6 │ │ │ │ + addeq r7, r5, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fb9c │ │ │ │ + bl 0xfec0fc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e89e8 │ │ │ │ + bl 0x3e8ac8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r0, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c11d0 │ │ │ │ + bl 0x3c12b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #608 @ 0x260 │ │ │ │ + ldc2l 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008575b8 │ │ │ │ + ldrdeq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fbf4 │ │ │ │ + bl 0xfec0fcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8a40 │ │ │ │ + bl 0x3e8b20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1228 │ │ │ │ + bl 0x3c1308 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], {152} @ 0x98 │ │ │ │ + mrrc2 7, 9, pc, r0, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, ror #10 │ │ │ │ + addeq r7, r5, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fc4c │ │ │ │ + bl 0xfec0fd2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8a98 │ │ │ │ + bl 0x3e8b78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1280 │ │ │ │ + bl 0x3c1360 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {152} @ 0x98 │ │ │ │ + stc2 7, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsl #10 │ │ │ │ + addeq r7, r5, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fca4 │ │ │ │ + bl 0xfec0fd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8af0 │ │ │ │ + bl 0x3e8bd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c12d8 │ │ │ │ + bl 0x3c13b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ + blx 0xffef6a22 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008574b0 │ │ │ │ + ldrdeq r7, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fcfc │ │ │ │ + bl 0xfec0fddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8b48 │ │ │ │ + bl 0x3e8c28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1330 │ │ │ │ + bl 0x3c1410 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ + blx 0xff3f6a7a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr r4 │ │ │ │ + addeq r7, r5, r8, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fd54 │ │ │ │ + bl 0xfec0fe34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8ba0 │ │ │ │ + bl 0x3e8c80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41bcf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1388 │ │ │ │ + bl 0x3c1468 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], {152} @ 0x98 │ │ │ │ + blx 0xfe8f6ad2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsl #8 │ │ │ │ + addeq r7, r5, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fdac │ │ │ │ + bl 0xfec0fe8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8bf8 │ │ │ │ + bl 0x3e8cd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c13e0 │ │ │ │ + bl 0x3c14c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9f6a4a │ │ │ │ + blx 0x1df6b2a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr #7 │ │ │ │ + addeq r7, r5, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe04 │ │ │ │ + bl 0xfec0fee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8c50 │ │ │ │ + bl 0x3e8d30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1438 │ │ │ │ + bl 0x3c1518 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeef6aa2 │ │ │ │ + blx 0x12f6b82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr r3 │ │ │ │ + addeq r7, r5, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0fe5c │ │ │ │ + bl 0xfec0ff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8ca8 │ │ │ │ + bl 0x3e8d88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1490 │ │ │ │ + bl 0x3c1570 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3f6afa │ │ │ │ + blx 0x7f6bda │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r8 │ │ │ │ + addeq r7, r5, r8, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0feb4 │ │ │ │ + bl 0xfec0ff94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d00 │ │ │ │ + bl 0x3e8de0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r4, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c14e8 │ │ │ │ + bl 0x3c15c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18f6b52 │ │ │ │ + blx 0xffcf6c30 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, lsr #5 │ │ │ │ + addeq r7, r5, r0, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff0c │ │ │ │ + bl 0xfec0ffec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8d58 │ │ │ │ + bl 0x3e8e38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1540 │ │ │ │ + bl 0x3c1620 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdf6baa │ │ │ │ + blx 0xff1f6c88 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, asr #4 │ │ │ │ + addeq r7, r5, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ff64 │ │ │ │ + bl 0xfec10044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8db0 │ │ │ │ + bl 0x3e8e90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1598 │ │ │ │ + bl 0x3c1678 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2f6c02 │ │ │ │ + blx 0xfe6f6ce0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r5], r0 │ │ │ │ + addeq r7, r5, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec0ffbc │ │ │ │ + bl 0xfec1009c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e08 │ │ │ │ + bl 0x3e8ee8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c15f0 │ │ │ │ + bl 0x3c16d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff7f6c58 │ │ │ │ + blx 0x1bf6d38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r8, r1 │ │ │ │ + strheq r7, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10014 │ │ │ │ + bl 0xfec100f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8e60 │ │ │ │ + bl 0x3e8f40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1648 │ │ │ │ + bl 0x3c1728 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfecf6cb0 │ │ │ │ + blx 0x10f6d90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r0, asr #2 │ │ │ │ + addeq r7, r5, r0, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1006c │ │ │ │ + bl 0xfec1014c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8eb8 │ │ │ │ + bl 0x3e8f98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c16a0 │ │ │ │ + bl 0x3c1780 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe1f6d08 │ │ │ │ + blx 0x5f6de8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, ror #1 │ │ │ │ + addeq r7, r5, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec100c4 │ │ │ │ + bl 0xfec101a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f10 │ │ │ │ + bl 0x3e8ff0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c16f8 │ │ │ │ + bl 0x3c17d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x16f6d60 │ │ │ │ + @ instruction: 0xf9e8f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r5, r0, r0 │ │ │ │ + @ instruction: 0x00856fb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1011c │ │ │ │ + bl 0xfec101fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8f68 │ │ │ │ + bl 0x3e9048 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1750 │ │ │ │ + bl 0x3c1830 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xbf6db8 │ │ │ │ + @ instruction: 0xf9bcf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r7, r5, r8, lsr r0 │ │ │ │ + addeq r6, r5, r8, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10174 │ │ │ │ + bl 0xfec10254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e8fc0 │ │ │ │ + bl 0x3e90a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c17a8 │ │ │ │ + bl 0x3c1888 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xf6e10 │ │ │ │ + @ instruction: 0xf990f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #31 │ │ │ │ + addeq r6, r5, r0, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec101cc │ │ │ │ + bl 0xfec102ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9018 │ │ │ │ + bl 0x3e90f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1800 │ │ │ │ + bl 0x3c18e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d4f798 │ │ │ │ + @ instruction: 0xf964f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #31 │ │ │ │ + addeq r6, r5, r8, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10224 │ │ │ │ + bl 0xfec10304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9070 │ │ │ │ + bl 0x3e9150 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1858 │ │ │ │ + bl 0x3c1938 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9a8f798 │ │ │ │ + @ instruction: 0xf938f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr pc │ │ │ │ + addeq r6, r5, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1027c │ │ │ │ + bl 0xfec1035c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e90c8 │ │ │ │ + bl 0x3e91a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11bcf645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c18b0 │ │ │ │ + bl 0x3c1990 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf97cf798 │ │ │ │ + @ instruction: 0xf90cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r8 │ │ │ │ + strdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec102d4 │ │ │ │ + bl 0xfec103b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9120 │ │ │ │ + bl 0x3e9200 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1908 │ │ │ │ + bl 0x3c19e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf950f798 │ │ │ │ + @ instruction: 0xf8e0f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #29 │ │ │ │ + addeq r6, r5, r0, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1032c │ │ │ │ + bl 0xfec1040c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9178 │ │ │ │ + bl 0x3e9258 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1960 │ │ │ │ + bl 0x3c1a40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf924f798 │ │ │ │ + @ instruction: 0xf8b4f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #28 │ │ │ │ + addeq r6, r5, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10384 │ │ │ │ + bl 0xfec10464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e91d0 │ │ │ │ + bl 0x3e92b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c19b8 │ │ │ │ + bl 0x3c1a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8f8f798 │ │ │ │ + @ instruction: 0xf888f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + strdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec103dc │ │ │ │ + bl 0xfec104bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9228 │ │ │ │ + bl 0x3e9308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a10 │ │ │ │ + bl 0x3c1af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ccf798 │ │ │ │ + @ instruction: 0xf85cf798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror sp │ │ │ │ + umulleq r6, r5, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10434 │ │ │ │ + bl 0xfec10514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9280 │ │ │ │ + bl 0x3e9360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1a68 │ │ │ │ + bl 0x3c1b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a0f798 │ │ │ │ + @ instruction: 0xf830f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #26 │ │ │ │ + addeq r6, r5, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1048c │ │ │ │ + bl 0xfec1056c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e92d8 │ │ │ │ + bl 0x3e93b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61a4f245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ac0 │ │ │ │ + bl 0x3c1ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf874f798 │ │ │ │ + @ instruction: 0xf804f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #25 │ │ │ │ + addeq r6, r5, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec104e4 │ │ │ │ + bl 0xfec105c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9330 │ │ │ │ + bl 0x3e9410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b18 │ │ │ │ + bl 0x3c1bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf848f798 │ │ │ │ + @ instruction: 0xffd8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror ip │ │ │ │ + umulleq r6, r5, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1053c │ │ │ │ + bl 0xfec1061c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9388 │ │ │ │ + bl 0x3e9468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71acf245 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1b70 │ │ │ │ + bl 0x3c1c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf81cf798 │ │ │ │ + @ instruction: 0xffacf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl ip │ │ │ │ + addeq r6, r5, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10594 │ │ │ │ + bl 0xfec10674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e93e0 │ │ │ │ + bl 0x3e94c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1bc8 │ │ │ │ + bl 0x3c1ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff0f797 │ │ │ │ + @ instruction: 0xff80f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #23 │ │ │ │ + addeq r6, r5, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec105ec │ │ │ │ + bl 0xfec106cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9438 │ │ │ │ + bl 0x3e9518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01b4f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c20 │ │ │ │ + bl 0x3c1d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc4f797 │ │ │ │ + @ instruction: 0xff54f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #22 │ │ │ │ + addeq r6, r5, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10644 │ │ │ │ + bl 0xfec10724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9490 │ │ │ │ + bl 0x3e9570 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1c78 │ │ │ │ + bl 0x3c1d58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff98f797 │ │ │ │ + @ instruction: 0xff28f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl fp │ │ │ │ + addeq r6, r5, r0, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1069c │ │ │ │ + bl 0xfec1077c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e94e8 │ │ │ │ + bl 0x3e95c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1cd0 │ │ │ │ + bl 0x3c1db0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff6cf797 │ │ │ │ + mrc2 7, 7, pc, cr12, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00856ab8 │ │ │ │ + ldrdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec106f4 │ │ │ │ + bl 0xfec107d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9540 │ │ │ │ + bl 0x3e9620 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d28 │ │ │ │ + bl 0x3c1e08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff40f797 │ │ │ │ + mrc2 7, 6, pc, cr0, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #20 │ │ │ │ + addeq r6, r5, r0, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1074c │ │ │ │ + bl 0xfec1082c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9598 │ │ │ │ + bl 0x3e9678 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1d80 │ │ │ │ + bl 0x3c1e60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff14f797 │ │ │ │ + mcr2 7, 5, pc, cr4, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #20 │ │ │ │ + addeq r6, r5, r8, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec107a4 │ │ │ │ + bl 0xfec10884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e95f0 │ │ │ │ + bl 0x3e96d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1dd8 │ │ │ │ + bl 0x3c1eb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr8, cr7, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr7, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008569b0 │ │ │ │ + ldrdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec107fc │ │ │ │ + bl 0xfec108dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9648 │ │ │ │ + bl 0x3e9728 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e30 │ │ │ │ + bl 0x3c1f10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr12, cr7, {4} │ │ │ │ + mcr2 7, 2, pc, cr12, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr r9 │ │ │ │ + addeq r6, r5, r8, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10854 │ │ │ │ + bl 0xfec10934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e96a0 │ │ │ │ + bl 0x3e9780 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrcs pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1e88 │ │ │ │ + bl 0x3c1f68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr0, cr7, {4} │ │ │ │ + mcr2 7, 1, pc, cr0, cr7, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #18 │ │ │ │ + addeq r6, r5, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec108ac │ │ │ │ + bl 0xfec1098c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e96f8 │ │ │ │ + bl 0x3e97d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_usr, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1ee0 │ │ │ │ + bl 0x3c1fc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr4, cr7, {4} @ │ │ │ │ + ldc2l 7, cr15, [r4, #604]! @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #17 │ │ │ │ + addeq r6, r5, r8, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10904 │ │ │ │ + bl 0xfec109e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9750 │ │ │ │ + bl 0x3e9830 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1f38 │ │ │ │ + bl 0x3c2018 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr8, cr7, {4} │ │ │ │ + stc2l 7, cr15, [r8, #604] @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr r8 │ │ │ │ + addeq r6, r5, r0, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1095c │ │ │ │ + bl 0xfec10a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e97a8 │ │ │ │ + bl 0x3e9888 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1f90 │ │ │ │ + bl 0x3c2070 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr12, cr7, {4} @ │ │ │ │ + ldc2 7, cr15, [ip, #604] @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r8 │ │ │ │ + addeq r6, r5, r8, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec109b4 │ │ │ │ + bl 0xfec10a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9800 │ │ │ │ + bl 0x3e98e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c1fe8 │ │ │ │ + bl 0x3c20c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #604]! @ 0x25c │ │ │ │ + ldc2l 7, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #15 │ │ │ │ + addeq r6, r5, r0, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a0c │ │ │ │ + bl 0xfec10aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9858 │ │ │ │ + bl 0x3e9938 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2040 │ │ │ │ + bl 0x3c2120 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #604]! @ 0x25c │ │ │ │ + stc2l 7, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #14 │ │ │ │ + addeq r6, r5, r8, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10a64 │ │ │ │ + bl 0xfec10b44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e98b0 │ │ │ │ + bl 0x3e9990 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2098 │ │ │ │ + bl 0x3c2178 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #604] @ 0x25c │ │ │ │ + ldc2 7, cr15, [r8, #-604] @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r5], r0 │ │ │ │ + addeq r6, r5, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10abc │ │ │ │ + bl 0xfec10b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9908 │ │ │ │ + bl 0x3e99e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsmi pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c20f0 │ │ │ │ + bl 0x3c21d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-604] @ 0xfffffda4 │ │ │ │ + stc2l 7, cr15, [ip], #604 @ 0x25c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r8, r6 │ │ │ │ + @ instruction: 0x008565b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b14 │ │ │ │ + bl 0xfec10bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9960 │ │ │ │ + bl 0x3e9a40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2148 │ │ │ │ + bl 0x3c2228 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #-604]! @ 0xfffffda4 │ │ │ │ + stc2l 7, cr15, [r0], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #12 │ │ │ │ + addeq r6, r5, r0, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10b6c │ │ │ │ + bl 0xfec10c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e99b8 │ │ │ │ + bl 0x3e9a98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c21a0 │ │ │ │ + bl 0x3c2280 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-604] @ 0xfffffda4 │ │ │ │ + ldc2 7, cr15, [r4], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror #11 │ │ │ │ + addeq r6, r5, r8, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10bc4 │ │ │ │ + bl 0xfec10ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a10 │ │ │ │ + bl 0x3e9af0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c21f8 │ │ │ │ + bl 0x3c22d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], {151} @ 0x97 │ │ │ │ + stc2l 7, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r5, r0, r5 │ │ │ │ + @ instruction: 0x008564b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c1c │ │ │ │ + bl 0xfec10cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9a68 │ │ │ │ + bl 0x3e9b48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2250 │ │ │ │ + bl 0x3c2330 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #604 @ 0x25c │ │ │ │ + ldc2 7, cr15, [ip], #-604 @ 0xfffffda4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr r5 │ │ │ │ + addeq r6, r5, r8, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10c74 │ │ │ │ + bl 0xfec10d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ac0 │ │ │ │ + bl 0x3e9ba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c22a8 │ │ │ │ + bl 0x3c2388 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {151} @ 0x97 │ │ │ │ + ldc2 7, cr15, [r0], {151} @ 0x97 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror #9 │ │ │ │ + addeq r6, r5, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10ccc │ │ │ │ + bl 0xfec10dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b18 │ │ │ │ + bl 0x3e9bf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2300 │ │ │ │ + bl 0x3c23e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r4, cr7 @ │ │ │ │ + blx 0xff9f7a46 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl #9 │ │ │ │ + addeq r6, r5, r8, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d24 │ │ │ │ + bl 0xfec10e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9b70 │ │ │ │ + bl 0x3e9c50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2358 │ │ │ │ + bl 0x3c2438 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + blx 0xfeef7a9e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr r4 │ │ │ │ + addeq r6, r5, r0, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10d7c │ │ │ │ + bl 0xfec10e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9bc8 │ │ │ │ + bl 0x3e9ca8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c23b0 │ │ │ │ + bl 0x3c2490 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffff7a16 │ │ │ │ + blx 0xfe3f7af6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r8 │ │ │ │ + strdeq r6, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10dd4 │ │ │ │ + bl 0xfec10eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c20 │ │ │ │ + bl 0x3e9d00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71b8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2408 │ │ │ │ + bl 0x3c24e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4f7a6e │ │ │ │ + blx 0x18f7b4e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl #7 │ │ │ │ + addeq r6, r5, r0, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e2c │ │ │ │ + bl 0xfec10f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9c78 │ │ │ │ + bl 0x3e9d58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2460 │ │ │ │ + bl 0x3c2540 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9f7ac6 │ │ │ │ + blx 0xdf7ba6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsr #6 │ │ │ │ + addeq r6, r5, r8, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10e84 │ │ │ │ + bl 0xfec10f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9cd0 │ │ │ │ + bl 0x3e9db0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c24b8 │ │ │ │ + bl 0x3c2598 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ef7b1e │ │ │ │ + blx 0x2f7bfe │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r5], r0 │ │ │ │ + strdeq r6, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10edc │ │ │ │ + bl 0xfec10fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d28 │ │ │ │ + bl 0x3e9e08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2510 │ │ │ │ + bl 0x3c25f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13f7b76 │ │ │ │ + blx 0xff7f7c54 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, ror r2 │ │ │ │ + umulleq r6, r5, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f34 │ │ │ │ + bl 0xfec11014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9d80 │ │ │ │ + bl 0x3e9e60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2568 │ │ │ │ + bl 0x3c2648 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8f7bce │ │ │ │ + blx 0xfecf7cac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsr #4 │ │ │ │ + addeq r6, r5, r0, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10f8c │ │ │ │ + bl 0xfec1106c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9dd8 │ │ │ │ + bl 0x3e9eb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 100), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c25c0 │ │ │ │ + bl 0x3c26a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffdf7c24 │ │ │ │ + blx 0xfe1f7d04 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, asr #3 │ │ │ │ + addeq r6, r5, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec10fe4 │ │ │ │ + bl 0xfec110c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e30 │ │ │ │ + bl 0x3e9f10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrmi pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2618 │ │ │ │ + bl 0x3c26f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff2f7c7c │ │ │ │ + blx 0x16f7d5c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, ror r1 │ │ │ │ + umulleq r6, r5, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1103c │ │ │ │ + bl 0xfec1111c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9e88 │ │ │ │ + bl 0x3e9f68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R12_usr, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2670 │ │ │ │ + bl 0x3c2750 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe7f7cd4 │ │ │ │ + blx 0xbf7db4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, lsl r1 │ │ │ │ + addeq r6, r5, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11094 │ │ │ │ + bl 0xfec11174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9ee0 │ │ │ │ + bl 0x3e9fc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51a8f242 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c26c8 │ │ │ │ + bl 0x3c27a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1cf7d2c │ │ │ │ + blx 0xf7e0c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, asr #1 │ │ │ │ + addeq r5, r5, r0, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec110ec │ │ │ │ + bl 0xfec111cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9f38 │ │ │ │ + bl 0x3ea018 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2720 │ │ │ │ + bl 0x3c2800 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x11f7d84 │ │ │ │ + @ instruction: 0xf9d4f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r8, rrx │ │ │ │ + addeq r5, r5, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11144 │ │ │ │ + bl 0xfec11224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9f90 │ │ │ │ + bl 0x3ea070 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcc pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2778 │ │ │ │ + bl 0x3c2858 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x6f7ddc │ │ │ │ + @ instruction: 0xf9a8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r6, r5, r0, lsl r0 │ │ │ │ + addeq r5, r5, r0, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1119c │ │ │ │ + bl 0xfec1127c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3e9fe8 │ │ │ │ + bl 0x3ea0c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c27d0 │ │ │ │ + bl 0x3c28b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9ecf797 │ │ │ │ + @ instruction: 0xf97cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855fb8 │ │ │ │ + ldrdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec111f4 │ │ │ │ + bl 0xfec112d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea040 │ │ │ │ + bl 0x3ea120 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2828 │ │ │ │ + bl 0x3c2908 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c0f797 │ │ │ │ + @ instruction: 0xf950f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #30 │ │ │ │ + addeq r5, r5, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1124c │ │ │ │ + bl 0xfec1132c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea098 │ │ │ │ + bl 0x3ea178 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs (UNDEF: 108), r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2880 │ │ │ │ + bl 0x3c2960 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf994f797 │ │ │ │ + @ instruction: 0xf924f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #30 │ │ │ │ + addeq r5, r5, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec112a4 │ │ │ │ + bl 0xfec11384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea0f0 │ │ │ │ + bl 0x3ea1d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c28d8 │ │ │ │ + bl 0x3c29b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf968f797 │ │ │ │ + @ instruction: 0xf8f8f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00855eb0 │ │ │ │ + ldrdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec112fc │ │ │ │ + bl 0xfec113dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea148 │ │ │ │ + bl 0x3ea228 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_fiq, r2 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2930 │ │ │ │ + bl 0x3c2a10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93cf797 │ │ │ │ + @ instruction: 0xf8ccf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr lr │ │ │ │ + addeq r5, r5, r8, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11354 │ │ │ │ + bl 0xfec11434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea1a0 │ │ │ │ + bl 0x3ea280 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvs pc, r2, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2988 │ │ │ │ + bl 0x3c2a68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf910f797 │ │ │ │ + @ instruction: 0xf8a0f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #28 │ │ │ │ + addeq r5, r5, r0, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec113ac │ │ │ │ + bl 0xfec1148c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea1f8 │ │ │ │ + bl 0x3ea2d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c29e0 │ │ │ │ + bl 0x3c2ac0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e4f797 │ │ │ │ + @ instruction: 0xf874f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #27 │ │ │ │ + addeq r5, r5, r8, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11404 │ │ │ │ + bl 0xfec114e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea250 │ │ │ │ + bl 0x3ea330 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r0, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2a38 │ │ │ │ + bl 0x3c2b18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b8f797 │ │ │ │ + @ instruction: 0xf848f797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr sp │ │ │ │ + addeq r5, r5, r0, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1145c │ │ │ │ + bl 0xfec1153c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea2a8 │ │ │ │ + bl 0x3ea388 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2a90 │ │ │ │ + bl 0x3c2b70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88cf797 │ │ │ │ + @ instruction: 0xf81cf797 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec114b4 │ │ │ │ + bl 0xfec11594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea300 │ │ │ │ + bl 0x3ea3e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ae8 │ │ │ │ + bl 0x3c2bc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf860f797 │ │ │ │ + @ instruction: 0xfff0f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #25 │ │ │ │ + addeq r5, r5, r0, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1150c │ │ │ │ + bl 0xfec115ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea358 │ │ │ │ + bl 0x3ea438 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2b40 │ │ │ │ + bl 0x3c2c20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf834f797 │ │ │ │ + @ instruction: 0xffc4f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #24 │ │ │ │ + addeq r5, r5, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11564 │ │ │ │ + bl 0xfec11644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea3b0 │ │ │ │ + bl 0x3ea490 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2b98 │ │ │ │ + bl 0x3c2c78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf808f797 │ │ │ │ + @ instruction: 0xff98f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec115bc │ │ │ │ + bl 0xfec1169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea408 │ │ │ │ + bl 0x3ea4e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2bf0 │ │ │ │ + bl 0x3c2cd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffdcf796 │ │ │ │ + @ instruction: 0xff6cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, fp @ │ │ │ │ + @ instruction: 0x00855ab8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11614 │ │ │ │ + bl 0xfec116f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea460 │ │ │ │ + bl 0x3ea540 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2c48 │ │ │ │ + bl 0x3c2d28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb0f796 │ │ │ │ + @ instruction: 0xff40f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #22 │ │ │ │ + addeq r5, r5, r0, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1166c │ │ │ │ + bl 0xfec1174c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea4b8 │ │ │ │ + bl 0x3ea598 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrcs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2ca0 │ │ │ │ + bl 0x3c2d80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff84f796 │ │ │ │ + @ instruction: 0xff14f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #21 │ │ │ │ + addeq r5, r5, r8, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec116c4 │ │ │ │ + bl 0xfec117a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea510 │ │ │ │ + bl 0x3ea5f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2cf8 │ │ │ │ + bl 0x3c2dd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff58f796 │ │ │ │ + mcr2 7, 7, pc, cr8, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r0, sl @ │ │ │ │ + @ instruction: 0x008559b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1171c │ │ │ │ + bl 0xfec117fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea568 │ │ │ │ + bl 0x3ea648 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2d50 │ │ │ │ + bl 0x3c2e30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff2cf796 │ │ │ │ + mrc2 7, 5, pc, cr12, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr sl │ │ │ │ + addeq r5, r5, r8, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11774 │ │ │ │ + bl 0xfec11854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea5c0 │ │ │ │ + bl 0x3ea6a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2da8 │ │ │ │ + bl 0x3c2e88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff00f796 │ │ │ │ + mrc2 7, 4, pc, cr0, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #19 │ │ │ │ + addeq r5, r5, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec117cc │ │ │ │ + bl 0xfec118ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea618 │ │ │ │ + bl 0x3ea6f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e00 │ │ │ │ + bl 0x3c2ee0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr4, cr6, {4} │ │ │ │ + mcr2 7, 3, pc, cr4, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #19 │ │ │ │ + addeq r5, r5, r8, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11824 │ │ │ │ + bl 0xfec11904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea670 │ │ │ │ + bl 0x3ea750 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2e58 │ │ │ │ + bl 0x3c2f38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr8, cr6, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr6, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr r9 │ │ │ │ + addeq r5, r5, r0, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1187c │ │ │ │ + bl 0xfec1195c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea6c8 │ │ │ │ + bl 0x3ea7a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2eb0 │ │ │ │ + bl 0x3c2f90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr12, cr6, {4} │ │ │ │ + mcr2 7, 0, pc, cr12, cr6, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r8 │ │ │ │ + strdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec118d4 │ │ │ │ + bl 0xfec119b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea720 │ │ │ │ + bl 0x3ea800 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f08 │ │ │ │ + bl 0x3c2fe8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr0, cr6, {4} │ │ │ │ + stc2l 7, cr15, [r0, #600]! @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #17 │ │ │ │ + addeq r5, r5, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1192c │ │ │ │ + bl 0xfec11a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea778 │ │ │ │ + bl 0x3ea858 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r8, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2f60 │ │ │ │ + bl 0x3c3040 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr4, cr6, {4} @ │ │ │ │ + ldc2 7, cr15, [r4, #600]! @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #16 │ │ │ │ + addeq r5, r5, r8, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11984 │ │ │ │ + bl 0xfec11a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea7d0 │ │ │ │ + bl 0x3ea8b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c2fb8 │ │ │ │ + bl 0x3c3098 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #600]! @ 0x258 │ │ │ │ + stc2 7, cr15, [r8, #600] @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r5], r0 │ │ │ │ + strdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec119dc │ │ │ │ + bl 0xfec11abc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea828 │ │ │ │ + bl 0x3ea908 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3010 │ │ │ │ + bl 0x3c30f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #600] @ 0x258 │ │ │ │ + ldc2l 7, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror r7 │ │ │ │ + umulleq r5, r5, r8, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a34 │ │ │ │ + bl 0xfec11b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea880 │ │ │ │ + bl 0x3ea960 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3068 │ │ │ │ + bl 0x3c3148 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #600]! @ 0x258 │ │ │ │ + ldc2 7, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #14 │ │ │ │ + addeq r5, r5, r0, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11a8c │ │ │ │ + bl 0xfec11b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea8d8 │ │ │ │ + bl 0x3ea9b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c30c0 │ │ │ │ + bl 0x3c31a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ + stc2 7, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #13 │ │ │ │ + addeq r5, r5, r8, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11ae4 │ │ │ │ + bl 0xfec11bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea930 │ │ │ │ + bl 0x3eaa10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 108), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3118 │ │ │ │ + bl 0x3c31f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #-600] @ 0xfffffda8 │ │ │ │ + ldc2l 7, cr15, [r8], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror r6 │ │ │ │ + umulleq r5, r5, r0, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11b3c │ │ │ │ + bl 0xfec11c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea988 │ │ │ │ + bl 0x3eaa68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3170 │ │ │ │ + bl 0x3c3250 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ + stc2 7, cr15, [ip], #600 @ 0x258 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl r6 │ │ │ │ + addeq r5, r5, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11b94 │ │ │ │ + bl 0xfec11c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ea9e0 │ │ │ │ + bl 0x3eaac0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c31c8 │ │ │ │ + bl 0x3c32a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #600 @ 0x258 │ │ │ │ + stc2 7, cr15, [r0], {150} @ 0x96 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #11 │ │ │ │ + addeq r5, r5, r0, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11bec │ │ │ │ + bl 0xfec11ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaa38 │ │ │ │ + bl 0x3eab18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3220 │ │ │ │ + bl 0x3c3300 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4], {150} @ 0x96 │ │ │ │ + mrrc2 7, 9, pc, r4, cr6 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, ror #10 │ │ │ │ + addeq r5, r5, r8, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11c44 │ │ │ │ + bl 0xfec11d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaa90 │ │ │ │ + bl 0x3eab70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 100), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3278 │ │ │ │ + bl 0x3c3358 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {150} @ 0x96 │ │ │ │ + stc2 7, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl r5 │ │ │ │ + addeq r5, r5, r0, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11c9c │ │ │ │ + bl 0xfec11d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaae8 │ │ │ │ + bl 0x3eabc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a4f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c32d0 │ │ │ │ + bl 0x3c33b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ + blx 0xffff8a12 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008554b8 │ │ │ │ + ldrdeq r5, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11cf4 │ │ │ │ + bl 0xfec11dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eab40 │ │ │ │ + bl 0x3eac20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_fiq, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3328 │ │ │ │ + bl 0x3c3408 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r0, cr6 @ │ │ │ │ + blx 0xff4f8a6a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, ror #8 │ │ │ │ + addeq r5, r5, r0, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11d4c │ │ │ │ + bl 0xfec11e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eab98 │ │ │ │ + bl 0x3eac78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3380 │ │ │ │ + bl 0x3c3460 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {150} @ 0x96 │ │ │ │ + blx 0xfe9f8ac2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsl #8 │ │ │ │ + addeq r5, r5, r8, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11da4 │ │ │ │ + bl 0xfec11e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eabf0 │ │ │ │ + bl 0x3eacd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c33d8 │ │ │ │ + bl 0x3c34b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffaf8a3a │ │ │ │ + blx 0x1ef8b1a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008553b0 │ │ │ │ + ldrdeq r5, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11dfc │ │ │ │ + bl 0xfec11edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eac48 │ │ │ │ + bl 0x3ead28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3430 │ │ │ │ + bl 0x3c3510 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeff8a92 │ │ │ │ + blx 0x13f8b72 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr r3 │ │ │ │ + addeq r5, r5, r8, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11e54 │ │ │ │ + bl 0xfec11f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaca0 │ │ │ │ + bl 0x3ead80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #4 @ │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3488 │ │ │ │ + bl 0x3c3568 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4f8aea │ │ │ │ + blx 0x8f8bca │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsl #6 │ │ │ │ + addeq r5, r5, r0, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11eac │ │ │ │ + bl 0xfec11f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eacf8 │ │ │ │ + bl 0x3eadd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c34e0 │ │ │ │ + bl 0x3c35c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19f8b42 │ │ │ │ + blx 0xffdf8c20 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, lsr #5 │ │ │ │ + addeq r5, r5, r8, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f04 │ │ │ │ + bl 0xfec11fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ead50 │ │ │ │ + bl 0x3eae30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3538 │ │ │ │ + bl 0x3c3618 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xef8b9a │ │ │ │ + blx 0xff2f8c78 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr r2 │ │ │ │ + addeq r5, r5, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11f5c │ │ │ │ + bl 0xfec1203c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eada8 │ │ │ │ + bl 0x3eae88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsne pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3590 │ │ │ │ + bl 0x3c3670 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3f8bf2 │ │ │ │ + blx 0xfe7f8cd0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r8 │ │ │ │ + addeq r5, r5, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec11fb4 │ │ │ │ + bl 0xfec12094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae00 │ │ │ │ + bl 0x3eaee0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcs ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c35e8 │ │ │ │ + bl 0x3c36c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff8f8c48 │ │ │ │ + blx 0x1cf8d28 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, lsr #3 │ │ │ │ + addeq r5, r5, r0, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1200c │ │ │ │ + bl 0xfec120ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eae58 │ │ │ │ + bl 0x3eaf38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3640 │ │ │ │ + bl 0x3c3720 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfedf8ca0 │ │ │ │ + blx 0x11f8d80 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r8, asr #2 │ │ │ │ + addeq r5, r5, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12064 │ │ │ │ + bl 0xfec12144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaeb0 │ │ │ │ + bl 0x3eaf90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 108), r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3698 │ │ │ │ + bl 0x3c3778 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe2f8cf8 │ │ │ │ + blx 0x6f8dd8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r5], r0 │ │ │ │ + addeq r5, r5, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec120bc │ │ │ │ + bl 0xfec1219c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf08 │ │ │ │ + bl 0x3eafe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c36f0 │ │ │ │ + bl 0x3c37d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x17f8d50 │ │ │ │ + @ instruction: 0xf9ecf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r5, r8, r0 @ │ │ │ │ + @ instruction: 0x00854fb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12114 │ │ │ │ + bl 0xfec121f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eaf60 │ │ │ │ + bl 0x3eb040 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3748 │ │ │ │ + bl 0x3c3828 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xcf8da8 │ │ │ │ + @ instruction: 0xf9c0f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r5, r5, r0, asr #32 │ │ │ │ + addeq r4, r5, r0, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1216c │ │ │ │ + bl 0xfec1224c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eafb8 │ │ │ │ + bl 0x3eb098 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c37a0 │ │ │ │ + bl 0x3c3880 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1f8e00 │ │ │ │ + @ instruction: 0xf994f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #31 │ │ │ │ + addeq r4, r5, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec121c4 │ │ │ │ + bl 0xfec122a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb010 │ │ │ │ + bl 0x3eb0f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c37f8 │ │ │ │ + bl 0x3c38d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9d8f796 │ │ │ │ + @ instruction: 0xf968f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r0, pc @ │ │ │ │ + @ instruction: 0x00854eb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1221c │ │ │ │ + bl 0xfec122fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb068 │ │ │ │ + bl 0x3eb148 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11b8f646 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3850 │ │ │ │ + bl 0x3c3930 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9acf796 │ │ │ │ + @ instruction: 0xf93cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr pc │ │ │ │ + addeq r4, r5, r8, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12274 │ │ │ │ + bl 0xfec12354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb0c0 │ │ │ │ + bl 0x3eb1a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c38a8 │ │ │ │ + bl 0x3c3988 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf980f796 │ │ │ │ + @ instruction: 0xf910f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror #29 │ │ │ │ + addeq r4, r5, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec122cc │ │ │ │ + bl 0xfec123ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb118 │ │ │ │ + bl 0x3eb1f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3900 │ │ │ │ + bl 0x3c39e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf954f796 │ │ │ │ + @ instruction: 0xf8e4f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl #29 │ │ │ │ + addeq r4, r5, r8, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12324 │ │ │ │ + bl 0xfec12404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb170 │ │ │ │ + bl 0x3eb250 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnseq pc, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3958 │ │ │ │ + bl 0x3c3a38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf928f796 │ │ │ │ + @ instruction: 0xf8b8f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr lr │ │ │ │ + addeq r4, r5, r0, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1237c │ │ │ │ + bl 0xfec1245c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb1c8 │ │ │ │ + bl 0x3eb2a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c39b0 │ │ │ │ + bl 0x3c3a90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8fcf796 │ │ │ │ + @ instruction: 0xf88cf796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r8 │ │ │ │ + strdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec123d4 │ │ │ │ + bl 0xfec124b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb220 │ │ │ │ + bl 0x3eb300 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a8f24e │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a08 │ │ │ │ + bl 0x3c3ae8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d0f796 │ │ │ │ + @ instruction: 0xf860f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #27 │ │ │ │ + addeq r4, r5, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1242c │ │ │ │ + bl 0xfec1250c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb278 │ │ │ │ + bl 0x3eb358 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3a60 │ │ │ │ + bl 0x3c3b40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a4f796 │ │ │ │ + @ instruction: 0xf834f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #26 │ │ │ │ + addeq r4, r5, r8, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12484 │ │ │ │ + bl 0xfec12564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb2d0 │ │ │ │ + bl 0x3eb3b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ab8 │ │ │ │ + bl 0x3c3b98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf878f796 │ │ │ │ + @ instruction: 0xf808f796 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r0 │ │ │ │ + strdeq r4, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec124dc │ │ │ │ + bl 0xfec125bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb328 │ │ │ │ + bl 0x3eb408 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvs pc, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b10 │ │ │ │ + bl 0x3c3bf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf84cf796 │ │ │ │ + @ instruction: 0xffdcf795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror ip │ │ │ │ + umulleq r4, r5, r8, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12534 │ │ │ │ + bl 0xfec12614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb380 │ │ │ │ + bl 0x3eb460 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc (UNDEF: 100), r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3b68 │ │ │ │ + bl 0x3c3c48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf820f796 │ │ │ │ + @ instruction: 0xffb0f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsr #24 │ │ │ │ + addeq r4, r5, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1258c │ │ │ │ + bl 0xfec1266c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb3d8 │ │ │ │ + bl 0x3eb4b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsmi pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3bc0 │ │ │ │ + bl 0x3c3ca0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff4f795 │ │ │ │ + @ instruction: 0xff84f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr #23 │ │ │ │ + addeq r4, r5, r8, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec125e4 │ │ │ │ + bl 0xfec126c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb430 │ │ │ │ + bl 0x3eb510 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c18 │ │ │ │ + bl 0x3c3cf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffc8f795 │ │ │ │ + @ instruction: 0xff58f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror fp │ │ │ │ + umulleq r4, r5, r0, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1263c │ │ │ │ + bl 0xfec1271c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb488 │ │ │ │ + bl 0x3eb568 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicspl pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3c70 │ │ │ │ + bl 0x3c3d50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff9cf795 │ │ │ │ + @ instruction: 0xff2cf795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl fp │ │ │ │ + addeq r4, r5, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12694 │ │ │ │ + bl 0xfec12774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb4e0 │ │ │ │ + bl 0x3eb5c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_fiq, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3cc8 │ │ │ │ + bl 0x3c3da8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff70f795 │ │ │ │ + @ instruction: 0xff00f795 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr #21 │ │ │ │ + addeq r4, r5, r0, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec126ec │ │ │ │ + bl 0xfec127cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb538 │ │ │ │ + bl 0x3eb618 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrseq pc, r6, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d20 │ │ │ │ + bl 0x3c3e00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff44f795 │ │ │ │ + mrc2 7, 6, pc, cr4, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, ror #20 │ │ │ │ + addeq r4, r5, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12744 │ │ │ │ + bl 0xfec12824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb590 │ │ │ │ + bl 0x3eb670 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3d78 │ │ │ │ + bl 0x3c3e58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff18f795 │ │ │ │ + mcr2 7, 5, pc, cr8, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl sl │ │ │ │ + addeq r4, r5, r0, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1279c │ │ │ │ + bl 0xfec1287c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb5e8 │ │ │ │ + bl 0x3eb6c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvs pc, r6, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3dd0 │ │ │ │ + bl 0x3c3eb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 7, pc, cr12, cr5, {4} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008549b8 │ │ │ │ + ldrdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec127f4 │ │ │ │ + bl 0xfec128d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb640 │ │ │ │ + bl 0x3eb720 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R12_usr, r6 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e28 │ │ │ │ + bl 0x3c3f08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr0, cr5, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, ror #18 │ │ │ │ + addeq r4, r5, r0, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1284c │ │ │ │ + bl 0xfec1292c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb698 │ │ │ │ + bl 0x3eb778 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71a8f246 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3e80 │ │ │ │ + bl 0x3c3f60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr4, cr5, {4} │ │ │ │ + mcr2 7, 1, pc, cr4, cr5, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsl #18 │ │ │ │ + addeq r4, r5, r8, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec128a4 │ │ │ │ + bl 0xfec12984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb6f0 │ │ │ │ + bl 0x3eb7d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3ed8 │ │ │ │ + bl 0x3c3fb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr8, cr5, {4} @ │ │ │ │ + ldc2l 7, cr15, [r8, #596]! @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008548b0 │ │ │ │ + ldrdeq r4, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec128fc │ │ │ │ + bl 0xfec129dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb748 │ │ │ │ + bl 0x3eb828 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpeq r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f30 │ │ │ │ + bl 0x3c4010 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 1, pc, cr12, cr5, {4} │ │ │ │ + stc2l 7, cr15, [ip, #596] @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, asr r8 │ │ │ │ + addeq r4, r5, r8, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12954 │ │ │ │ + bl 0xfec12a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb7a0 │ │ │ │ + bl 0x3eb880 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3f88 │ │ │ │ + bl 0x3c4068 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr0, cr5, {4} │ │ │ │ + stc2 7, cr15, [r0, #596]! @ 0x254 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #16 │ │ │ │ + addeq r4, r5, r0, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec129ac │ │ │ │ + bl 0xfec12a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb7f8 │ │ │ │ + bl 0x3eb8d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c3fe0 │ │ │ │ + bl 0x3c40c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #596]! @ 0x254 │ │ │ │ + ldc2l 7, cr15, [r4, #-596]! @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #15 │ │ │ │ + addeq r4, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12a04 │ │ │ │ + bl 0xfec12ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb850 │ │ │ │ + bl 0x3eb930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvc R8_usr, r7 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4038 │ │ │ │ + bl 0x3c4118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #596]! @ 0x254 │ │ │ │ + stc2l 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, asr r7 │ │ │ │ + addeq r4, r5, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12a5c │ │ │ │ + bl 0xfec12b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1c94 │ │ │ │ - bl 0x3bf088 │ │ │ │ + bl 0x3e1d74 │ │ │ │ + bl 0x3bf168 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfc90 │ │ │ │ + bl 0x3dfd70 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d0, d0[4] │ │ │ │ - bl 0x1bbee4 │ │ │ │ + bl 0x1bbfc4 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #596] @ 0x254 │ │ │ │ + ldc2 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r5], r6 │ │ │ │ + addeq r4, r5, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12abc │ │ │ │ + bl 0xfec12b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1cf4 │ │ │ │ - bl 0x3bf0e8 │ │ │ │ + bl 0x3e1dd4 │ │ │ │ + bl 0x3bf1c8 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfcf0 │ │ │ │ + bl 0x3dfdd0 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d19, d16, d0[5] │ │ │ │ - bl 0x1bbf44 │ │ │ │ + bl 0x1bc024 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ + stc2l 7, cr15, [r8], #596 @ 0x254 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r5, r6, r6 │ │ │ │ + @ instruction: 0x008545b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12b1c │ │ │ │ + bl 0xfec12bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1d54 │ │ │ │ - bl 0x3bf148 │ │ │ │ + bl 0x3e1e34 │ │ │ │ + bl 0x3bf228 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfd50 │ │ │ │ + bl 0x3dfe30 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d20, d0, d0[6] │ │ │ │ - bl 0x1bbfa4 │ │ │ │ + bl 0x1bc084 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-596]! @ 0xfffffdac │ │ │ │ + ldc2 7, cr15, [r8], #596 @ 0x254 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r6, lsr r6 │ │ │ │ + addeq r4, r5, r6, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12b7c │ │ │ │ + bl 0xfec12c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eb9c8 │ │ │ │ + bl 0x3ebaa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, ip, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c41b0 │ │ │ │ + bl 0x3c4290 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], #596 @ 0x254 │ │ │ │ + stc2 7, cr15, [ip], {149} @ 0x95 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r5], r8 │ │ │ │ + strdeq r4, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12bd4 │ │ │ │ + bl 0xfec12cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eba20 │ │ │ │ + bl 0x3ebb00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4208 │ │ │ │ + bl 0x3c42e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], {149} @ 0x95 │ │ │ │ + stc2l 7, cr15, [r0], #-596 @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r0, lsl #11 │ │ │ │ + addeq r4, r5, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec12c2c │ │ │ │ + bl 0xfec12d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eba78 │ │ │ │ + bl 0x3ebb58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrspl pc, r4, r7, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c4260 │ │ │ │ + bl 0x3c4340 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], #596 @ 0x254 │ │ │ │ + ldc2 7, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, r8, lsr #10 │ │ │ │ + addeq r4, r5, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12c84 │ │ │ │ + bl 0xfec12d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1ebc │ │ │ │ - bl 0x3bf2b0 │ │ │ │ + bl 0x3e1f9c │ │ │ │ + bl 0x3bf390 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dfeb8 │ │ │ │ + bl 0x3dff98 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 d20, d4, #64 │ │ │ │ - bl 0x1bc108 │ │ │ │ + bl 0x1bc1e8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ + stc2 7, cr15, [r4], {149} @ 0x95 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #9 │ │ │ │ + addeq r4, r5, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12ce4 │ │ │ │ + bl 0xfec12dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1f1c │ │ │ │ - bl 0x3bf310 │ │ │ │ + bl 0x3e1ffc │ │ │ │ + bl 0x3bf3f0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dff18 │ │ │ │ + bl 0x3dfff8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ - bl 0x1bc168 │ │ │ │ + bl 0x1bc248 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r4, cr5 @ │ │ │ │ + blx 0xff5f9a5e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror #8 │ │ │ │ + addeq r4, r5, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12d44 │ │ │ │ + bl 0xfec12e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1f7c │ │ │ │ - bl 0x3bf370 │ │ │ │ + bl 0x3e205c │ │ │ │ + bl 0x3bf450 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dff78 │ │ │ │ + bl 0x3e0058 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ - bl 0x1bc1c8 │ │ │ │ + bl 0x1bc2a8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], {149} @ 0x95 │ │ │ │ + blx 0xfe9f9abe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #8 │ │ │ │ + addeq r4, r5, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12da4 │ │ │ │ + bl 0xfec12e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e1fdc │ │ │ │ - bl 0x3bf3d0 │ │ │ │ + bl 0x3e20bc │ │ │ │ + bl 0x3bf4b0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3dffd8 │ │ │ │ + bl 0x3e00b8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ - bl 0x1bc228 │ │ │ │ + bl 0x1bc308 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff9f9a3e │ │ │ │ + blx 0x1df9b1e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #7 │ │ │ │ + addeq r4, r5, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12e04 │ │ │ │ + bl 0xfec12ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e203c │ │ │ │ - bl 0x3bf430 │ │ │ │ + bl 0x3e211c │ │ │ │ + bl 0x3bf510 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0038 │ │ │ │ + bl 0x3e0118 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x1bc288 │ │ │ │ + bl 0x1bc368 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfedf9a9e │ │ │ │ + blx 0x11f9b7e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #6 │ │ │ │ + addeq r4, r5, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12e64 │ │ │ │ + bl 0xfec12f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e209c │ │ │ │ - bl 0x3bf490 │ │ │ │ + bl 0x3e217c │ │ │ │ + bl 0x3bf570 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0098 │ │ │ │ + bl 0x3e0178 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q9, q8, d4 │ │ │ │ - bl 0x1bc2e8 │ │ │ │ + bl 0x1bc3c8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe1f9afe │ │ │ │ + blx 0x5f9bde │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror #5 │ │ │ │ + addeq r4, r5, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12ec4 │ │ │ │ + bl 0xfec12fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e20fc │ │ │ │ - bl 0x3bf4f0 │ │ │ │ + bl 0x3e21dc │ │ │ │ + bl 0x3bf5d0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e00f8 │ │ │ │ + bl 0x3e01d8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 q9, q0, d0 │ │ │ │ - bl 0x1bc348 │ │ │ │ + bl 0x1bc428 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x15f9b5e │ │ │ │ + blx 0xff9f9c3c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #5 │ │ │ │ + addeq r4, r5, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12f24 │ │ │ │ + bl 0xfec13004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e215c │ │ │ │ - bl 0x3bf550 │ │ │ │ + bl 0x3e223c │ │ │ │ + bl 0x3bf630 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0158 │ │ │ │ + bl 0x3e0238 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x1bc3a8 │ │ │ │ + bl 0x1bc488 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x9f9bbe │ │ │ │ + blx 0xfedf9c9c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #4 │ │ │ │ + addeq r4, r5, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12f84 │ │ │ │ + bl 0xfec13064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e21bc │ │ │ │ - bl 0x3bf5b0 │ │ │ │ + bl 0x3e229c │ │ │ │ + bl 0x3bf690 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e01b8 │ │ │ │ + bl 0x3e0298 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x1bc408 │ │ │ │ + bl 0x1bc4e8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xffdf9c1c │ │ │ │ + blx 0xfe1f9cfc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #3 │ │ │ │ + addeq r4, r5, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec12fe4 │ │ │ │ + bl 0xfec130c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e221c │ │ │ │ - bl 0x3bf610 │ │ │ │ + bl 0x3e22fc │ │ │ │ + bl 0x3bf6f0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0218 │ │ │ │ + bl 0x3e02f8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ - bl 0x1bc468 │ │ │ │ + bl 0x1bc548 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xff1f9c7c │ │ │ │ + blx 0x15f9d5c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, ror #2 │ │ │ │ + addeq r4, r5, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13044 │ │ │ │ + bl 0xfec13124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e227c │ │ │ │ - bl 0x3bf670 │ │ │ │ + bl 0x3e235c │ │ │ │ + bl 0x3bf750 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0278 │ │ │ │ + bl 0x3e0358 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d4, d0 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x1bc4c8 │ │ │ │ + bl 0x1bc5a8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xfe5f9cdc │ │ │ │ + blx 0x9f9dbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsl #2 │ │ │ │ + addeq r4, r5, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec130a4 │ │ │ │ + bl 0xfec13184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e22dc │ │ │ │ - bl 0x3bf6d0 │ │ │ │ + bl 0x3e23bc │ │ │ │ + bl 0x3bf7b0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e02d8 │ │ │ │ + bl 0x3e03b8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ - bl 0x1bc528 │ │ │ │ + bl 0x1bc608 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x19f9d3c │ │ │ │ + @ instruction: 0xf9f4f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, lsr #1 │ │ │ │ + addeq r3, r5, lr, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13104 │ │ │ │ + bl 0xfec131e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e233c │ │ │ │ - bl 0x3bf730 │ │ │ │ + bl 0x3e241c │ │ │ │ + bl 0x3bf810 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0338 │ │ │ │ + bl 0x3e0418 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d4, d0 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ - bl 0x1bc588 │ │ │ │ + bl 0x1bc668 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0xdf9d9c │ │ │ │ + @ instruction: 0xf9c4f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r4, r5, lr, asr #32 │ │ │ │ + addeq r3, r5, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13164 │ │ │ │ + bl 0xfec13244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e239c │ │ │ │ - bl 0x3bf790 │ │ │ │ + bl 0x3e247c │ │ │ │ + bl 0x3bf870 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0398 │ │ │ │ + bl 0x3e0478 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ - bl 0x1bc5e8 │ │ │ │ + bl 0x1bc6c8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - blx 0x1f9dfc │ │ │ │ + @ instruction: 0xf994f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #31 │ │ │ │ + addeq r3, r5, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec131c4 │ │ │ │ + bl 0xfec132a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e23fc │ │ │ │ - bl 0x3bf7f0 │ │ │ │ + bl 0x3e24dc │ │ │ │ + bl 0x3bf8d0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e03f8 │ │ │ │ + bl 0x3e04d8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ - bl 0x1bc648 │ │ │ │ + bl 0x1bc728 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9d4f795 │ │ │ │ + @ instruction: 0xf964f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #31 │ │ │ │ + addeq r3, r5, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13224 │ │ │ │ + bl 0xfec13304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e245c │ │ │ │ - bl 0x3bf850 │ │ │ │ + bl 0x3e253c │ │ │ │ + bl 0x3bf930 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0458 │ │ │ │ + bl 0x3e0538 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ - bl 0x1bc6a8 │ │ │ │ + bl 0x1bc788 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9a4f795 │ │ │ │ + @ instruction: 0xf934f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #30 │ │ │ │ + addeq r3, r5, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13284 │ │ │ │ + bl 0xfec13364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e24bc │ │ │ │ - bl 0x3bf8b0 │ │ │ │ + bl 0x3e259c │ │ │ │ + bl 0x3bf990 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e04b8 │ │ │ │ + bl 0x3e0598 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ - bl 0x1bc708 │ │ │ │ + bl 0x1bc7e8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf974f795 │ │ │ │ + @ instruction: 0xf904f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #29 │ │ │ │ + addeq r3, r5, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec132e4 │ │ │ │ + bl 0xfec133c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e251c │ │ │ │ - bl 0x3bf910 │ │ │ │ + bl 0x3e25fc │ │ │ │ + bl 0x3bf9f0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0518 │ │ │ │ + bl 0x3e05f8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ - bl 0x1bc768 │ │ │ │ + bl 0x1bc848 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf944f795 │ │ │ │ + @ instruction: 0xf8d4f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #28 │ │ │ │ + addeq r3, r5, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13344 │ │ │ │ + bl 0xfec13424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e257c │ │ │ │ - bl 0x3bf970 │ │ │ │ + bl 0x3e265c │ │ │ │ + bl 0x3bfa50 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0578 │ │ │ │ + bl 0x3e0658 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ - bl 0x1bc7c8 │ │ │ │ + bl 0x1bc8a8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf914f795 │ │ │ │ + @ instruction: 0xf8a4f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #28 │ │ │ │ + addeq r3, r5, lr, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec133a4 │ │ │ │ + bl 0xfec13484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e25dc │ │ │ │ - bl 0x3bf9d0 │ │ │ │ + bl 0x3e26bc │ │ │ │ + bl 0x3bfab0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e05d8 │ │ │ │ + bl 0x3e06b8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d5, d0 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ - bl 0x1bc828 │ │ │ │ + bl 0x1bc908 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8e4f795 │ │ │ │ + @ instruction: 0xf874f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #27 │ │ │ │ + addeq r3, r5, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13404 │ │ │ │ + bl 0xfec134e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e263c │ │ │ │ - bl 0x3bfa30 │ │ │ │ + bl 0x3e271c │ │ │ │ + bl 0x3bfb10 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0638 │ │ │ │ + bl 0x3e0718 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0x1bc888 │ │ │ │ + bl 0x1bc968 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf8b4f795 │ │ │ │ + @ instruction: 0xf844f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #26 │ │ │ │ + addeq r3, r5, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13464 │ │ │ │ + bl 0xfec13544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e269c │ │ │ │ - bl 0x3bfa90 │ │ │ │ + bl 0x3e277c │ │ │ │ + bl 0x3bfb70 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0698 │ │ │ │ + bl 0x3e0778 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ - bl 0x1bc8e8 │ │ │ │ + bl 0x1bc9c8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf884f795 │ │ │ │ + @ instruction: 0xf814f795 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #25 │ │ │ │ + addeq r3, r5, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec134c4 │ │ │ │ + bl 0xfec135a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e26fc │ │ │ │ - bl 0x3bfaf0 │ │ │ │ + bl 0x3e27dc │ │ │ │ + bl 0x3bfbd0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e06f8 │ │ │ │ + bl 0x3e07d8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ - bl 0x1bc948 │ │ │ │ + bl 0x1bca28 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf854f795 │ │ │ │ + @ instruction: 0xffe4f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #25 │ │ │ │ + addeq r3, r5, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13524 │ │ │ │ + bl 0xfec13604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e275c │ │ │ │ - bl 0x3bfb50 │ │ │ │ + bl 0x3e283c │ │ │ │ + bl 0x3bfc30 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0758 │ │ │ │ + bl 0x3e0838 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ - bl 0x1bc9a8 │ │ │ │ + bl 0x1bca88 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf824f795 │ │ │ │ + @ instruction: 0xffb4f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #24 │ │ │ │ + addeq r3, r5, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13584 │ │ │ │ + bl 0xfec13664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e27bc │ │ │ │ - bl 0x3bfbb0 │ │ │ │ + bl 0x3e289c │ │ │ │ + bl 0x3bfc90 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e07b8 │ │ │ │ + bl 0x3e0898 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ - bl 0x1bca08 │ │ │ │ + bl 0x1bcae8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xfff4f794 │ │ │ │ + @ instruction: 0xff84f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #23 │ │ │ │ + addeq r3, r5, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec135e4 │ │ │ │ + bl 0xfec136c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e281c │ │ │ │ - bl 0x3bfc10 │ │ │ │ + bl 0x3e28fc │ │ │ │ + bl 0x3bfcf0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0818 │ │ │ │ + bl 0x3e08f8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x1bca68 │ │ │ │ + bl 0x1bcb48 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xffc4f794 │ │ │ │ + @ instruction: 0xff54f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #22 │ │ │ │ + addeq r3, r5, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13644 │ │ │ │ + bl 0xfec13724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e287c │ │ │ │ - bl 0x3bfc70 │ │ │ │ + bl 0x3e295c │ │ │ │ + bl 0x3bfd50 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0878 │ │ │ │ + bl 0x3e0958 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - bl 0x1bcac8 │ │ │ │ + bl 0x1bcba8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff94f794 │ │ │ │ + @ instruction: 0xff24f794 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #22 │ │ │ │ + addeq r3, r5, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec136a4 │ │ │ │ + bl 0xfec13784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e28dc │ │ │ │ - bl 0x3bfcd0 │ │ │ │ + bl 0x3e29bc │ │ │ │ + bl 0x3bfdb0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e08d8 │ │ │ │ + bl 0x3e09b8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ - bl 0x1bcb28 │ │ │ │ + bl 0x1bcc08 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff64f794 │ │ │ │ + mrc2 7, 7, pc, cr4, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #21 │ │ │ │ + addeq r3, r5, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13704 │ │ │ │ + bl 0xfec137e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e293c │ │ │ │ - bl 0x3bfd30 │ │ │ │ + bl 0x3e2a1c │ │ │ │ + bl 0x3bfe10 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0938 │ │ │ │ + bl 0x3e0a18 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ - bl 0x1bcb88 │ │ │ │ + bl 0x1bcc68 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff34f794 │ │ │ │ + mcr2 7, 6, pc, cr4, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #20 │ │ │ │ + addeq r3, r5, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13764 │ │ │ │ + bl 0xfec13844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e299c │ │ │ │ - bl 0x3bfd90 │ │ │ │ + bl 0x3e2a7c │ │ │ │ + bl 0x3bfe70 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0998 │ │ │ │ + bl 0x3e0a78 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ - bl 0x1bcbe8 │ │ │ │ + bl 0x1bccc8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xff04f794 │ │ │ │ + mrc2 7, 4, pc, cr4, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #19 │ │ │ │ + addeq r3, r5, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec137c4 │ │ │ │ + bl 0xfec138a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e29fc │ │ │ │ - bl 0x3bfdf0 │ │ │ │ + bl 0x3e2adc │ │ │ │ + bl 0x3bfed0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e09f8 │ │ │ │ + bl 0x3e0ad8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ - bl 0x1bcc48 │ │ │ │ + bl 0x1bcd28 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr4, cr4, {4} │ │ │ │ + mcr2 7, 3, pc, cr4, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #19 │ │ │ │ + addeq r3, r5, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13824 │ │ │ │ + bl 0xfec13904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2a5c │ │ │ │ - bl 0x3bfe50 │ │ │ │ + bl 0x3e2b3c │ │ │ │ + bl 0x3bff30 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0a58 │ │ │ │ + bl 0x3e0b38 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ - bl 0x1bcca8 │ │ │ │ + bl 0x1bcd88 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr4, cr4, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr4, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #18 │ │ │ │ + addeq r3, r5, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13884 │ │ │ │ + bl 0xfec13964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2abc │ │ │ │ - bl 0x3bfeb0 │ │ │ │ + bl 0x3e2b9c │ │ │ │ + bl 0x3bff90 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0ab8 │ │ │ │ + bl 0x3e0b98 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d3, d0 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ - bl 0x1bcd08 │ │ │ │ + bl 0x1bcde8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 3, pc, cr4, cr4, {4} │ │ │ │ + mcr2 7, 0, pc, cr4, cr4, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, asr #17 │ │ │ │ + addeq r3, r5, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec138e4 │ │ │ │ + bl 0xfec139c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2b1c │ │ │ │ - bl 0x3bff10 │ │ │ │ + bl 0x3e2bfc │ │ │ │ + bl 0x3bfff0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0b18 │ │ │ │ + bl 0x3e0bf8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ - bl 0x1bcd68 │ │ │ │ + bl 0x1bce48 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr4, cr4, {4} @ │ │ │ │ + ldc2l 7, cr15, [r4, #592] @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, ror #16 │ │ │ │ + addeq r3, r5, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec13944 │ │ │ │ + bl 0xfec13a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2b7c │ │ │ │ - bl 0x3bff70 │ │ │ │ + bl 0x3e2c5c │ │ │ │ + bl 0x3c0050 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0b78 │ │ │ │ + bl 0x3e0c58 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ - bl 0x1bcdc8 │ │ │ │ + bl 0x1bcea8 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr4, cr4, {4} │ │ │ │ + stc2 7, cr15, [r4, #592]! @ 0x250 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsl #16 │ │ │ │ + addeq r3, r5, lr, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec139a4 │ │ │ │ + bl 0xfec13a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3e2bdc │ │ │ │ - bl 0x3bffd0 │ │ │ │ + bl 0x3e2cbc │ │ │ │ + bl 0x3c00b0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e0bd8 │ │ │ │ + bl 0x3e0cb8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf644e100 │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ - bl 0x1bce28 │ │ │ │ + bl 0x1bcf08 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #592]! @ 0x250 │ │ │ │ + ldc2l 7, cr15, [r4, #-592]! @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, lr, lsr #15 │ │ │ │ + addeq r3, r5, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13a04 │ │ │ │ + bl 0xfec13ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec850 │ │ │ │ + bl 0x3ec930 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61b4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5038 │ │ │ │ + bl 0x3c5118 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #592]! @ 0x250 │ │ │ │ + stc2l 7, cr15, [r8, #-592] @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr r7 │ │ │ │ + addeq r3, r5, r0, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13a5c │ │ │ │ + bl 0xfec13b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec8a8 │ │ │ │ + bl 0x3ec988 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5090 │ │ │ │ + bl 0x3c5170 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #592] @ 0x250 │ │ │ │ + ldc2 7, cr15, [ip, #-592] @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], r8 │ │ │ │ + addeq r3, r5, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ab4 │ │ │ │ + bl 0xfec13b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec900 │ │ │ │ + bl 0x3ec9e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c50e8 │ │ │ │ + bl 0x3c51c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2l 7, cr15, [r0], #592 @ 0x250 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #13 │ │ │ │ + addeq r3, r5, r0, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b0c │ │ │ │ + bl 0xfec13bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec958 │ │ │ │ + bl 0x3eca38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5140 │ │ │ │ + bl 0x3c5220 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4, #-592]! @ 0xfffffdb0 │ │ │ │ + stc2l 7, cr15, [r4], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr #12 │ │ │ │ + addeq r3, r5, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13b64 │ │ │ │ + bl 0xfec13c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ec9b0 │ │ │ │ + bl 0x3eca90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5198 │ │ │ │ + bl 0x3c5278 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #-592] @ 0xfffffdb0 │ │ │ │ + ldc2 7, cr15, [r8], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r5], r0 │ │ │ │ + addeq r3, r5, r0, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13bbc │ │ │ │ + bl 0xfec13c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca08 │ │ │ │ + bl 0x3ecae8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcc r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c51f0 │ │ │ │ + bl 0x3c52d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip], {148} @ 0x94 │ │ │ │ + stc2l 7, cr15, [ip], #-592 @ 0xfffffdb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r8, r5 │ │ │ │ + @ instruction: 0x008534b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c14 │ │ │ │ + bl 0xfec13cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eca60 │ │ │ │ + bl 0x3ecb40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscs pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5248 │ │ │ │ + bl 0x3c5328 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #592 @ 0x250 │ │ │ │ + mcrr2 7, 9, pc, r0, cr4 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, asr #10 │ │ │ │ + addeq r3, r5, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13c6c │ │ │ │ + bl 0xfec13d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecab8 │ │ │ │ + bl 0x3ecb98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c52a0 │ │ │ │ + bl 0x3c5380 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {148} @ 0x94 │ │ │ │ + ldc2 7, cr15, [r4], {148} @ 0x94 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror #9 │ │ │ │ + addeq r3, r5, r8, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13cc4 │ │ │ │ + bl 0xfec13da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb10 │ │ │ │ + bl 0x3ecbf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51acf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c52f8 │ │ │ │ + bl 0x3c53d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, r8, cr4 @ │ │ │ │ + blx 0xffafaa32 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r5, r0, r4 │ │ │ │ + @ instruction: 0x008533b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d1c │ │ │ │ + bl 0xfec13dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecb68 │ │ │ │ + bl 0x3ecc48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5350 │ │ │ │ + bl 0x3c5430 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip], #-592 @ 0xfffffdb0 │ │ │ │ + blx 0xfeffaa8a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr r4 │ │ │ │ + addeq r3, r5, r8, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13d74 │ │ │ │ + bl 0xfec13e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecbc0 │ │ │ │ + bl 0x3ecca0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c53a8 │ │ │ │ + bl 0x3c5488 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], {148} @ 0x94 │ │ │ │ + blx 0xfe4faae2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror #7 │ │ │ │ + addeq r3, r5, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13dcc │ │ │ │ + bl 0xfec13eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc18 │ │ │ │ + bl 0x3eccf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5400 │ │ │ │ + bl 0x3c54e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff5faa5a │ │ │ │ + blx 0x19fab3a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl #7 │ │ │ │ + addeq r3, r5, r8, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e24 │ │ │ │ + bl 0xfec13f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecc70 │ │ │ │ + bl 0x3ecd50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5458 │ │ │ │ + bl 0x3c5538 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeafaab2 │ │ │ │ + blx 0xefab92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr r3 │ │ │ │ + addeq r3, r5, r0, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13e7c │ │ │ │ + bl 0xfec13f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eccc8 │ │ │ │ + bl 0x3ecda8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c54b0 │ │ │ │ + bl 0x3c5590 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1ffab0a │ │ │ │ + blx 0x3fabea │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r8 │ │ │ │ + strdeq r3, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13ed4 │ │ │ │ + bl 0xfec13fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd20 │ │ │ │ + bl 0x3ece00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5508 │ │ │ │ + bl 0x3c55e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x14fab62 │ │ │ │ + blx 0xff8fac40 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsl #5 │ │ │ │ + addeq r3, r5, r0, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f2c │ │ │ │ + bl 0xfec1400c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecd78 │ │ │ │ + bl 0x3ece58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5560 │ │ │ │ + bl 0x3c5640 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x9fabba │ │ │ │ + blx 0xfedfac98 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsr #4 │ │ │ │ + addeq r3, r5, r8, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13f84 │ │ │ │ + bl 0xfec14064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecdd0 │ │ │ │ + bl 0x3eceb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpcs ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c55b8 │ │ │ │ + bl 0x3c5698 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffefac10 │ │ │ │ + blx 0xfe2facf0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r5], r0 │ │ │ │ + strdeq r3, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec13fdc │ │ │ │ + bl 0xfec140bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece28 │ │ │ │ + bl 0x3ecf08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscs pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5610 │ │ │ │ + bl 0x3c56f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff3fac68 │ │ │ │ + blx 0x17fad48 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, ror r1 │ │ │ │ + umulleq r3, r5, r8, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14034 │ │ │ │ + bl 0xfec14114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ece80 │ │ │ │ + bl 0x3ecf60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvc pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5668 │ │ │ │ + bl 0x3c5748 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe8facc0 │ │ │ │ + blx 0xcfada0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, lsr #2 │ │ │ │ + addeq r3, r5, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1408c │ │ │ │ + bl 0xfec1416c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eced8 │ │ │ │ + bl 0x3ecfb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orreq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c56c0 │ │ │ │ + bl 0x3c57a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1dfad18 │ │ │ │ + blx 0x1fadf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, asr #1 │ │ │ │ + addeq r2, r5, r8, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec140e4 │ │ │ │ + bl 0xfec141c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf30 │ │ │ │ + bl 0x3ed010 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41a4f241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5718 │ │ │ │ + bl 0x3c57f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x12fad70 │ │ │ │ + @ instruction: 0xf9d8f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r0, ror r0 │ │ │ │ + umulleq r2, r5, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1413c │ │ │ │ + bl 0xfec1421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecf88 │ │ │ │ + bl 0x3ed068 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl R8_fiq, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5770 │ │ │ │ + bl 0x3c5850 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x7fadc8 │ │ │ │ + @ instruction: 0xf9acf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r3, r5, r8, lsl r0 │ │ │ │ + addeq r2, r5, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14194 │ │ │ │ + bl 0xfec14274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ecfe0 │ │ │ │ + bl 0x3ed0c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c57c8 │ │ │ │ + bl 0x3c58a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f0f794 │ │ │ │ + @ instruction: 0xf980f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #31 │ │ │ │ + addeq r2, r5, r0, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec141ec │ │ │ │ + bl 0xfec142cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed038 │ │ │ │ + bl 0x3ed118 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5820 │ │ │ │ + bl 0x3c5900 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c4f794 │ │ │ │ + @ instruction: 0xf954f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #30 │ │ │ │ + addeq r2, r5, r8, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14244 │ │ │ │ + bl 0xfec14324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed090 │ │ │ │ + bl 0x3ed170 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 100), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5878 │ │ │ │ + bl 0x3c5958 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf998f794 │ │ │ │ + @ instruction: 0xf928f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl pc │ │ │ │ + addeq r2, r5, r0, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1429c │ │ │ │ + bl 0xfec1437c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed0e8 │ │ │ │ + bl 0x3ed1c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c58d0 │ │ │ │ + bl 0x3c59b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf96cf794 │ │ │ │ + @ instruction: 0xf8fcf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00852eb8 │ │ │ │ + ldrdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec142f4 │ │ │ │ + bl 0xfec143d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed140 │ │ │ │ + bl 0x3ed220 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biceq pc, r4, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5928 │ │ │ │ + bl 0x3c5a08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf940f794 │ │ │ │ + @ instruction: 0xf8d0f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #28 │ │ │ │ + addeq r2, r5, r0, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1434c │ │ │ │ + bl 0xfec1442c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed198 │ │ │ │ + bl 0x3ed278 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5980 │ │ │ │ + bl 0x3c5a60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf914f794 │ │ │ │ + @ instruction: 0xf8a4f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #28 │ │ │ │ + addeq r2, r5, r8, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143a4 │ │ │ │ + bl 0xfec14484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed1f0 │ │ │ │ + bl 0x3ed2d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrscc pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c59d8 │ │ │ │ + bl 0x3c5ab8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e8f794 │ │ │ │ + @ instruction: 0xf878f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00852db0 │ │ │ │ + ldrdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec143fc │ │ │ │ + bl 0xfec144dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed248 │ │ │ │ + bl 0x3ed328 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_usr, r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a30 │ │ │ │ + bl 0x3c5b10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8bcf794 │ │ │ │ + @ instruction: 0xf84cf794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr sp │ │ │ │ + addeq r2, r5, r8, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14454 │ │ │ │ + bl 0xfec14534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2a0 │ │ │ │ + bl 0x3ed380 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 108), r0 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5a88 │ │ │ │ + bl 0x3c5b68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf890f794 │ │ │ │ + @ instruction: 0xf820f794 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #26 │ │ │ │ + addeq r2, r5, r0, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec144ac │ │ │ │ + bl 0xfec1458c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed2f8 │ │ │ │ + bl 0x3ed3d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ae0 │ │ │ │ + bl 0x3c5bc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf864f794 │ │ │ │ + @ instruction: 0xfff4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #25 │ │ │ │ + addeq r2, r5, r8, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14504 │ │ │ │ + bl 0xfec145e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed350 │ │ │ │ + bl 0x3ed430 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcc ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b38 │ │ │ │ + bl 0x3c5c18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf838f794 │ │ │ │ + @ instruction: 0xffc8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr ip │ │ │ │ + addeq r2, r5, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1455c │ │ │ │ + bl 0xfec1463c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed3a8 │ │ │ │ + bl 0x3ed488 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncc pc, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5b90 │ │ │ │ + bl 0x3c5c70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf80cf794 │ │ │ │ + @ instruction: 0xff9cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec145b4 │ │ │ │ + bl 0xfec14694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed400 │ │ │ │ + bl 0x3ed4e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x71bcf241 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5be8 │ │ │ │ + bl 0x3c5cc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe0f793 │ │ │ │ + @ instruction: 0xff70f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #23 │ │ │ │ + addeq r2, r5, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1460c │ │ │ │ + bl 0xfec146ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed458 │ │ │ │ + bl 0x3ed538 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c40 │ │ │ │ + bl 0x3c5d20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb4f793 │ │ │ │ + @ instruction: 0xff44f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #22 │ │ │ │ + addeq r2, r5, r8, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14664 │ │ │ │ + bl 0xfec14744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed4b0 │ │ │ │ + bl 0x3ed590 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r4, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5c98 │ │ │ │ + bl 0x3c5d78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff88f793 │ │ │ │ + @ instruction: 0xff18f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r0 │ │ │ │ + addeq r2, r5, r0, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec146bc │ │ │ │ + bl 0xfec1479c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed508 │ │ │ │ + bl 0x3ed5e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrne pc, r8, r2, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5cf0 │ │ │ │ + bl 0x3c5dd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff5cf793 │ │ │ │ + mcr2 7, 7, pc, cr12, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r8, sl │ │ │ │ + @ instruction: 0x008529b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14714 │ │ │ │ + bl 0xfec147f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed560 │ │ │ │ + bl 0x3ed640 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsvs pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5d48 │ │ │ │ + bl 0x3c5e28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff30f793 │ │ │ │ + mcr2 7, 6, pc, cr0, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #20 │ │ │ │ + addeq r2, r5, r0, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1476c │ │ │ │ + bl 0xfec1484c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed5b8 │ │ │ │ + bl 0x3ed698 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5da0 │ │ │ │ + bl 0x3c5e80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff04f793 │ │ │ │ + mrc2 7, 4, pc, cr4, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #19 │ │ │ │ + addeq r2, r5, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec147c4 │ │ │ │ + bl 0xfec148a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed610 │ │ │ │ + bl 0x3ed6f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5df8 │ │ │ │ + bl 0x3c5ed8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr8, cr3, {4} │ │ │ │ + mcr2 7, 3, pc, cr8, cr3, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r5, r0, r9 │ │ │ │ + @ instruction: 0x008528b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1481c │ │ │ │ + bl 0xfec148fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed668 │ │ │ │ + bl 0x3ed748 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5e50 │ │ │ │ + bl 0x3c5f30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 5, pc, cr12, cr3, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr12, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr r9 │ │ │ │ + addeq r2, r5, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14874 │ │ │ │ + bl 0xfec14954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed6c0 │ │ │ │ + bl 0x3ed7a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5ea8 │ │ │ │ + bl 0x3c5f88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr0, cr3, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr3, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #17 │ │ │ │ + addeq r2, r5, r0, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec148cc │ │ │ │ + bl 0xfec149ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed718 │ │ │ │ + bl 0x3ed7f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f00 │ │ │ │ + bl 0x3c5fe0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr4, cr3, {4} │ │ │ │ + stc2l 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #17 │ │ │ │ + addeq r2, r5, r8, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14924 │ │ │ │ + bl 0xfec14a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed770 │ │ │ │ + bl 0x3ed850 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5f58 │ │ │ │ + bl 0x3c6038 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr8, cr3, {4} @ │ │ │ │ + ldc2 7, cr15, [r8, #588]! @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr r8 │ │ │ │ + addeq r2, r5, r0, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1497c │ │ │ │ + bl 0xfec14a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed7c8 │ │ │ │ + bl 0x3ed8a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c5fb0 │ │ │ │ + bl 0x3c6090 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #588]! @ 0x24c │ │ │ │ + stc2 7, cr15, [ip, #588] @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r8 │ │ │ │ + strdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec149d4 │ │ │ │ + bl 0xfec14ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed820 │ │ │ │ + bl 0x3ed900 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6008 │ │ │ │ + bl 0x3c60e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #588] @ 0x24c │ │ │ │ + stc2l 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #15 │ │ │ │ + addeq r2, r5, r0, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a2c │ │ │ │ + bl 0xfec14b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed878 │ │ │ │ + bl 0x3ed958 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6060 │ │ │ │ + bl 0x3c6140 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #588]! @ 0x24c │ │ │ │ + ldc2 7, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #14 │ │ │ │ + addeq r2, r5, r8, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14a84 │ │ │ │ + bl 0xfec14b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed8d0 │ │ │ │ + bl 0x3ed9b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c60b8 │ │ │ │ + bl 0x3c6198 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r5], r0 │ │ │ │ + strdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14adc │ │ │ │ + bl 0xfec14bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed928 │ │ │ │ + bl 0x3eda08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6110 │ │ │ │ + bl 0x3c61f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2l 7, cr15, [ip], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror r6 │ │ │ │ + umulleq r2, r5, r8, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b34 │ │ │ │ + bl 0xfec14c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed980 │ │ │ │ + bl 0x3eda60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne (UNDEF: 100), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6168 │ │ │ │ + bl 0x3c6248 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r0], #588 @ 0x24c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #12 │ │ │ │ + addeq r2, r5, r0, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14b8c │ │ │ │ + bl 0xfec14c6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ed9d8 │ │ │ │ + bl 0x3edab8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c61c0 │ │ │ │ + bl 0x3c62a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #588 @ 0x24c │ │ │ │ + stc2 7, cr15, [r4], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #11 │ │ │ │ + addeq r2, r5, r8, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14be4 │ │ │ │ + bl 0xfec14cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda30 │ │ │ │ + bl 0x3edb10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6218 │ │ │ │ + bl 0x3c62f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8], {147} @ 0x93 │ │ │ │ + mrrc2 7, 9, pc, r8, cr3 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror r5 │ │ │ │ + umulleq r2, r5, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c3c │ │ │ │ + bl 0xfec14d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eda88 │ │ │ │ + bl 0x3edb68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6270 │ │ │ │ + bl 0x3c6350 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {147} @ 0x93 │ │ │ │ + stc2 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl r5 │ │ │ │ + addeq r2, r5, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14c94 │ │ │ │ + bl 0xfec14d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edae0 │ │ │ │ + bl 0x3edbc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c62c8 │ │ │ │ + bl 0x3c63a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 7, cr15, [r0], {147} @ 0x93 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr #9 │ │ │ │ + addeq r2, r5, r0, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14cec │ │ │ │ + bl 0xfec14dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb38 │ │ │ │ + bl 0x3edc18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6320 │ │ │ │ + bl 0x3c6400 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r4, cr3 @ │ │ │ │ + blx 0xff5fba56 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, ror #8 │ │ │ │ + addeq r2, r5, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d44 │ │ │ │ + bl 0xfec14e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edb90 │ │ │ │ + bl 0x3edc70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6378 │ │ │ │ + bl 0x3c6458 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8], {147} @ 0x93 │ │ │ │ + blx 0xfeafbaae │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl r4 │ │ │ │ + addeq r2, r5, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14d9c │ │ │ │ + bl 0xfec14e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edbe8 │ │ │ │ + bl 0x3edcc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c63d0 │ │ │ │ + bl 0x3c64b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbfba26 │ │ │ │ + blx 0x1ffbb06 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008523b8 │ │ │ │ + ldrdeq r2, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14df4 │ │ │ │ + bl 0xfec14ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc40 │ │ │ │ + bl 0x3edd20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscc pc, ip, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6428 │ │ │ │ + bl 0x3c6508 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff0fba7e │ │ │ │ + blx 0x14fbb5e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, ror #6 │ │ │ │ + addeq r2, r5, r0, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14e4c │ │ │ │ + bl 0xfec14f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edc98 │ │ │ │ + bl 0x3edd78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6480 │ │ │ │ + bl 0x3c6560 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe5fbad6 │ │ │ │ + blx 0x9fbbb6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsl #6 │ │ │ │ + addeq r2, r5, r8, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14ea4 │ │ │ │ + bl 0xfec14f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edcf0 │ │ │ │ + bl 0x3eddd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c64d8 │ │ │ │ + bl 0x3c65b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1afbb2e │ │ │ │ + blx 0xffefbc0c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008522b0 │ │ │ │ + ldrdeq r2, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14efc │ │ │ │ + bl 0xfec14fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edd48 │ │ │ │ + bl 0x3ede28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6530 │ │ │ │ + bl 0x3c6610 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffbb86 │ │ │ │ + blx 0xff3fbc64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr r2 │ │ │ │ + addeq r2, r5, r8, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14f54 │ │ │ │ + bl 0xfec15034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edda0 │ │ │ │ + bl 0x3ede80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6588 │ │ │ │ + bl 0x3c6668 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x4fbbde │ │ │ │ + blx 0xfe8fbcbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsl #4 │ │ │ │ + addeq r2, r5, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec14fac │ │ │ │ + bl 0xfec1508c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eddf8 │ │ │ │ + bl 0x3eded8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c65e0 │ │ │ │ + bl 0x3c66c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff9fbc34 │ │ │ │ + blx 0x1dfbd14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, lsr #3 │ │ │ │ + addeq r2, r5, r8, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15004 │ │ │ │ + bl 0xfec150e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ede50 │ │ │ │ + bl 0x3edf30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6638 │ │ │ │ + bl 0x3c6718 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeefbc8c │ │ │ │ + blx 0x12fbd6c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, asr r1 │ │ │ │ + addeq r2, r5, r0, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1505c │ │ │ │ + bl 0xfec1513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edea8 │ │ │ │ + bl 0x3edf88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21acf64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6690 │ │ │ │ + bl 0x3c6770 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe3fbce4 │ │ │ │ + blx 0x7fbdc4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r5], r8 │ │ │ │ + addeq r2, r5, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec150b4 │ │ │ │ + bl 0xfec15194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf00 │ │ │ │ + bl 0x3edfe0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c66e8 │ │ │ │ + bl 0x3c67c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18fbd3c │ │ │ │ + @ instruction: 0xf9f0f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r0, lsr #1 │ │ │ │ + addeq r1, r5, r0, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1510c │ │ │ │ + bl 0xfec151ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edf58 │ │ │ │ + bl 0x3ee038 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6740 │ │ │ │ + bl 0x3c6820 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xdfbd94 │ │ │ │ + @ instruction: 0xf9c4f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r5, r8, asr #32 │ │ │ │ + addeq r1, r5, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15164 │ │ │ │ + bl 0xfec15244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3edfb0 │ │ │ │ + bl 0x3ee090 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ biccc pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6798 │ │ │ │ + bl 0x3c6878 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x2fbdec │ │ │ │ + @ instruction: 0xf998f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec151bc │ │ │ │ + bl 0xfec1529c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee008 │ │ │ │ + bl 0x3ee0e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c67f0 │ │ │ │ + bl 0x3c68d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9dcf793 │ │ │ │ + @ instruction: 0xf96cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r8, pc @ │ │ │ │ + @ instruction: 0x00851eb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15214 │ │ │ │ + bl 0xfec152f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee060 │ │ │ │ + bl 0x3ee140 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21b8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6848 │ │ │ │ + bl 0x3c6928 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b0f793 │ │ │ │ + @ instruction: 0xf940f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #30 │ │ │ │ + addeq r1, r5, r0, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1526c │ │ │ │ + bl 0xfec1534c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee0b8 │ │ │ │ + bl 0x3ee198 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68a0 │ │ │ │ + bl 0x3c6980 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf984f793 │ │ │ │ + @ instruction: 0xf914f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #29 │ │ │ │ + addeq r1, r5, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec152c4 │ │ │ │ + bl 0xfec153a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee110 │ │ │ │ + bl 0x3ee1f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c68f8 │ │ │ │ + bl 0x3c69d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf958f793 │ │ │ │ + @ instruction: 0xf8e8f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r0, lr │ │ │ │ + @ instruction: 0x00851db0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1531c │ │ │ │ + bl 0xfec153fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee168 │ │ │ │ + bl 0x3ee248 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6950 │ │ │ │ + bl 0x3c6a30 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf92cf793 │ │ │ │ + @ instruction: 0xf8bcf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr lr │ │ │ │ + addeq r1, r5, r8, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15374 │ │ │ │ + bl 0xfec15454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee1c0 │ │ │ │ + bl 0x3ee2a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c69a8 │ │ │ │ + bl 0x3c6a88 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf900f793 │ │ │ │ + @ instruction: 0xf890f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #27 │ │ │ │ + addeq r1, r5, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec153cc │ │ │ │ + bl 0xfec154ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee218 │ │ │ │ + bl 0x3ee2f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a00 │ │ │ │ + bl 0x3c6ae0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d4f793 │ │ │ │ + @ instruction: 0xf864f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #27 │ │ │ │ + addeq r1, r5, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15424 │ │ │ │ + bl 0xfec15504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee270 │ │ │ │ + bl 0x3ee350 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6a58 │ │ │ │ + bl 0x3c6b38 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8a8f793 │ │ │ │ + @ instruction: 0xf838f793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr sp │ │ │ │ + addeq r1, r5, r0, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1547c │ │ │ │ + bl 0xfec1555c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee2c8 │ │ │ │ + bl 0x3ee3a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ab0 │ │ │ │ + bl 0x3c6b90 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf87cf793 │ │ │ │ + @ instruction: 0xf80cf793 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + strdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec154d4 │ │ │ │ + bl 0xfec155b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee320 │ │ │ │ + bl 0x3ee400 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b08 │ │ │ │ + bl 0x3c6be8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf850f793 │ │ │ │ + @ instruction: 0xffe0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #25 │ │ │ │ + addeq r1, r5, r0, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1552c │ │ │ │ + bl 0xfec1560c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee378 │ │ │ │ + bl 0x3ee458 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6b60 │ │ │ │ + bl 0x3c6c40 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf824f793 │ │ │ │ + @ instruction: 0xffb4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #24 │ │ │ │ + addeq r1, r5, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15584 │ │ │ │ + bl 0xfec15664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee3d0 │ │ │ │ + bl 0x3ee4b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6bb8 │ │ │ │ + bl 0x3c6c98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfff8f792 │ │ │ │ + @ instruction: 0xff88f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + strdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec155dc │ │ │ │ + bl 0xfec156bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee428 │ │ │ │ + bl 0x3ee508 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c10 │ │ │ │ + bl 0x3c6cf0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffccf792 │ │ │ │ + @ instruction: 0xff5cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror fp │ │ │ │ + umulleq r1, r5, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15634 │ │ │ │ + bl 0xfec15714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee480 │ │ │ │ + bl 0x3ee560 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6c68 │ │ │ │ + bl 0x3c6d48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa0f792 │ │ │ │ + @ instruction: 0xff30f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #22 │ │ │ │ + addeq r1, r5, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1568c │ │ │ │ + bl 0xfec1576c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee4d8 │ │ │ │ + bl 0x3ee5b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6cc0 │ │ │ │ + bl 0x3c6da0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff74f792 │ │ │ │ + @ instruction: 0xff04f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #21 │ │ │ │ + addeq r1, r5, r8, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec156e4 │ │ │ │ + bl 0xfec157c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee530 │ │ │ │ + bl 0x3ee610 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d18 │ │ │ │ + bl 0x3c6df8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff48f792 │ │ │ │ + mrc2 7, 6, pc, cr8, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror sl │ │ │ │ + umulleq r1, r5, r0, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1573c │ │ │ │ + bl 0xfec1581c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee588 │ │ │ │ + bl 0x3ee668 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6d70 │ │ │ │ + bl 0x3c6e50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff1cf792 │ │ │ │ + mcr2 7, 5, pc, cr12, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl sl │ │ │ │ + addeq r1, r5, r8, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15794 │ │ │ │ + bl 0xfec15874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee5e0 │ │ │ │ + bl 0x3ee6c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6dc8 │ │ │ │ + bl 0x3c6ea8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 7, pc, cr0, cr2, {4} │ │ │ │ + mcr2 7, 4, pc, cr0, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #19 │ │ │ │ + addeq r1, r5, r0, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec157ec │ │ │ │ + bl 0xfec158cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee638 │ │ │ │ + bl 0x3ee718 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e20 │ │ │ │ + bl 0x3c6f00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 6, pc, cr4, cr2, {4} @ │ │ │ │ + mrc2 7, 2, pc, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #18 │ │ │ │ + addeq r1, r5, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15844 │ │ │ │ + bl 0xfec15924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee690 │ │ │ │ + bl 0x3ee770 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6e78 │ │ │ │ + bl 0x3c6f58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 4, pc, cr8, cr2, {4} │ │ │ │ + mcr2 7, 1, pc, cr8, cr2, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl r9 │ │ │ │ + addeq r1, r5, r0, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1589c │ │ │ │ + bl 0xfec1597c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee6e8 │ │ │ │ + bl 0x3ee7c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6ed0 │ │ │ │ + bl 0x3c6fb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 3, pc, cr12, cr2, {4} @ │ │ │ │ + ldc2l 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008518b8 │ │ │ │ + ldrdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec158f4 │ │ │ │ + bl 0xfec159d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee740 │ │ │ │ + bl 0x3ee820 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f64c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f28 │ │ │ │ + bl 0x3c7008 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 2, pc, cr0, cr2, {4} @ │ │ │ │ + ldc2l 7, cr15, [r0, #584] @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #16 │ │ │ │ + addeq r1, r5, r0, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1594c │ │ │ │ + bl 0xfec15a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee798 │ │ │ │ + bl 0x3ee878 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6f80 │ │ │ │ + bl 0x3c7060 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 0, pc, cr4, cr2, {4} │ │ │ │ + stc2 7, cr15, [r4, #584]! @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #16 │ │ │ │ + addeq r1, r5, r8, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159a4 │ │ │ │ + bl 0xfec15a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee7f0 │ │ │ │ + bl 0x3ee8d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c6fd8 │ │ │ │ + bl 0x3c70b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r8, #584]! @ 0x248 │ │ │ │ + ldc2l 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008517b0 │ │ │ │ + ldrdeq r1, [r5], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec159fc │ │ │ │ + bl 0xfec15adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee848 │ │ │ │ + bl 0x3ee928 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7030 │ │ │ │ + bl 0x3c7110 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + stc2l 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr r7 │ │ │ │ + addeq r1, r5, r8, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15a54 │ │ │ │ + bl 0xfec15b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8a0 │ │ │ │ + bl 0x3ee980 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7088 │ │ │ │ + bl 0x3c7168 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0, #584] @ 0x248 │ │ │ │ + stc2 7, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #14 │ │ │ │ + addeq r1, r5, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15aac │ │ │ │ + bl 0xfec15b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee8f8 │ │ │ │ + bl 0x3ee9d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c70e0 │ │ │ │ + bl 0x3c71c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 7, cr15, [r4], #584 @ 0x248 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #13 │ │ │ │ + addeq r1, r5, r8, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b04 │ │ │ │ + bl 0xfec15be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee950 │ │ │ │ + bl 0x3eea30 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R8_usr, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7138 │ │ │ │ + bl 0x3c7218 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2l 7, cr15, [r8], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr r6 │ │ │ │ + addeq r1, r5, r0, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15b5c │ │ │ │ + bl 0xfec15c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ee9a8 │ │ │ │ + bl 0x3eea88 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a4f64b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7190 │ │ │ │ + bl 0x3c7270 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [ip], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r8 │ │ │ │ + addeq r1, r5, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15bb4 │ │ │ │ + bl 0xfec15c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea00 │ │ │ │ + bl 0x3eeae0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R12_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c71e8 │ │ │ │ + bl 0x3c72c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r0], #584 @ 0x248 │ │ │ │ + ldc2l 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #11 │ │ │ │ + addeq r1, r5, r0, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c0c │ │ │ │ + bl 0xfec15cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eea58 │ │ │ │ + bl 0x3eeb38 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01a8f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7240 │ │ │ │ + bl 0x3c7320 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + mcrr2 7, 9, pc, r4, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, asr #10 │ │ │ │ + addeq r1, r5, r8, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15c64 │ │ │ │ + bl 0xfec15d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeab0 │ │ │ │ + bl 0x3eeb90 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7298 │ │ │ │ + bl 0x3c7378 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ + ldc2 7, cr15, [r8], {146} @ 0x92 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r5], r0 │ │ │ │ + addeq r1, r5, r0, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15cbc │ │ │ │ + bl 0xfec15d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb08 │ │ │ │ + bl 0x3eebe8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c72f0 │ │ │ │ + bl 0x3c73d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrrc2 7, 9, pc, ip, cr2 @ │ │ │ │ + blx 0xffbfca22 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r8, r4 │ │ │ │ + @ instruction: 0x008513b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d14 │ │ │ │ + bl 0xfec15df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeb60 │ │ │ │ + bl 0x3eec40 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7348 │ │ │ │ + bl 0x3c7428 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + blx 0xff0fca7a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, asr #8 │ │ │ │ + addeq r1, r5, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15d6c │ │ │ │ + bl 0xfec15e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eebb8 │ │ │ │ + bl 0x3eec98 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73a0 │ │ │ │ + bl 0x3c7480 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4], {146} @ 0x92 │ │ │ │ + blx 0xfe5fcad2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror #7 │ │ │ │ + addeq r1, r5, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15dc4 │ │ │ │ + bl 0xfec15ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec10 │ │ │ │ + bl 0x3eecf0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c73f8 │ │ │ │ + bl 0x3c74d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff6fca4a │ │ │ │ + blx 0x1afcb2a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r5, r0, r3 │ │ │ │ + @ instruction: 0x008512b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e1c │ │ │ │ + bl 0xfec15efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eec68 │ │ │ │ + bl 0x3eed48 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7450 │ │ │ │ + bl 0x3c7530 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfebfcaa2 │ │ │ │ + blx 0xffcb82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr r3 │ │ │ │ + addeq r1, r5, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15e74 │ │ │ │ + bl 0xfec15f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eecc0 │ │ │ │ + bl 0x3eeda0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c74a8 │ │ │ │ + bl 0x3c7588 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe0fcafa │ │ │ │ + blx 0x4fcbda │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, ror #5 │ │ │ │ + addeq r1, r5, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15ecc │ │ │ │ + bl 0xfec15fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed18 │ │ │ │ + bl 0x3eedf8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7500 │ │ │ │ + bl 0x3c75e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x15fcb52 │ │ │ │ + blx 0xff9fcc30 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsl #5 │ │ │ │ + addeq r1, r5, r8, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f24 │ │ │ │ + bl 0xfec16004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eed70 │ │ │ │ + bl 0x3eee50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7558 │ │ │ │ + bl 0x3c7638 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xafcbaa │ │ │ │ + blx 0xfeefcc88 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr r2 │ │ │ │ + addeq r1, r5, r0, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15f7c │ │ │ │ + bl 0xfec1605c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eedc8 │ │ │ │ + bl 0x3eeea8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c75b0 │ │ │ │ + bl 0x3c7690 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffffcc00 │ │ │ │ + blx 0xfe3fcce0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r8 │ │ │ │ + strdeq r1, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec15fd4 │ │ │ │ + bl 0xfec160b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee20 │ │ │ │ + bl 0x3eef00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrscs pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7608 │ │ │ │ + bl 0x3c76e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff4fcc58 │ │ │ │ + blx 0x18fcd38 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsl #3 │ │ │ │ + addeq r1, r5, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1602c │ │ │ │ + bl 0xfec1610c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eee78 │ │ │ │ + bl 0x3eef58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7660 │ │ │ │ + bl 0x3c7740 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe9fccb0 │ │ │ │ + blx 0xdfcd90 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, lsr #2 │ │ │ │ + addeq r1, r5, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16084 │ │ │ │ + bl 0xfec16164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eeed0 │ │ │ │ + bl 0x3eefb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31b8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c76b8 │ │ │ │ + bl 0x3c7798 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1efcd08 │ │ │ │ + blx 0x2fcde8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r5], r0 │ │ │ │ + strdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec160dc │ │ │ │ + bl 0xfec161bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef28 │ │ │ │ + bl 0x3ef008 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7710 │ │ │ │ + bl 0x3c77f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x13fcd60 │ │ │ │ + @ instruction: 0xf9dcf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r8, ror r0 │ │ │ │ + umulleq r0, r5, r8, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16134 │ │ │ │ + bl 0xfec16214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eef80 │ │ │ │ + bl 0x3ef060 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7768 │ │ │ │ + bl 0x3c7848 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x8fcdb8 │ │ │ │ + @ instruction: 0xf9b0f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r5, r0, lsr #32 │ │ │ │ + addeq r0, r5, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1618c │ │ │ │ + bl 0xfec1626c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eefd8 │ │ │ │ + bl 0x3ef0b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asreq pc, sl, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c77c0 │ │ │ │ + bl 0x3c78a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9f4f792 │ │ │ │ + @ instruction: 0xf984f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #31 │ │ │ │ + addeq r0, r5, r8, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec161e4 │ │ │ │ + bl 0xfec162c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef030 │ │ │ │ + bl 0x3ef110 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7818 │ │ │ │ + bl 0x3c78f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9c8f792 │ │ │ │ + @ instruction: 0xf958f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror pc │ │ │ │ + umulleq r0, r5, r0, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1623c │ │ │ │ + bl 0xfec1631c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef088 │ │ │ │ + bl 0x3ef168 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7870 │ │ │ │ + bl 0x3c7950 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf99cf792 │ │ │ │ + @ instruction: 0xf92cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl pc │ │ │ │ + addeq r0, r5, r8, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16294 │ │ │ │ + bl 0xfec16374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef0e0 │ │ │ │ + bl 0x3ef1c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c78c8 │ │ │ │ + bl 0x3c79a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf970f792 │ │ │ │ + @ instruction: 0xf900f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #29 │ │ │ │ + addeq r0, r5, r0, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec162ec │ │ │ │ + bl 0xfec163cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef138 │ │ │ │ + bl 0x3ef218 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7920 │ │ │ │ + bl 0x3c7a00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf944f792 │ │ │ │ + @ instruction: 0xf8d4f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #28 │ │ │ │ + addeq r0, r5, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16344 │ │ │ │ + bl 0xfec16424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef190 │ │ │ │ + bl 0x3ef270 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7978 │ │ │ │ + bl 0x3c7a58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf918f792 │ │ │ │ + @ instruction: 0xf8a8f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl lr │ │ │ │ + addeq r0, r5, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1639c │ │ │ │ + bl 0xfec1647c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef1e8 │ │ │ │ + bl 0x3ef2c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f64d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c79d0 │ │ │ │ + bl 0x3c7ab0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8ecf792 │ │ │ │ + @ instruction: 0xf87cf792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850db8 │ │ │ │ + ldrdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec163f4 │ │ │ │ + bl 0xfec164d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef240 │ │ │ │ + bl 0x3ef320 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvneq pc, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a28 │ │ │ │ + bl 0x3c7b08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8c0f792 │ │ │ │ + @ instruction: 0xf850f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #26 │ │ │ │ + addeq r0, r5, r0, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1644c │ │ │ │ + bl 0xfec1652c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef298 │ │ │ │ + bl 0x3ef378 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7a80 │ │ │ │ + bl 0x3c7b60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf894f792 │ │ │ │ + @ instruction: 0xf824f792 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #26 │ │ │ │ + addeq r0, r5, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164a4 │ │ │ │ + bl 0xfec16584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef2f0 │ │ │ │ + bl 0x3ef3d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnvc pc, r7, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ad8 │ │ │ │ + bl 0x3c7bb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf868f792 │ │ │ │ + @ instruction: 0xfff8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00850cb0 │ │ │ │ + ldrdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec164fc │ │ │ │ + bl 0xfec165dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef348 │ │ │ │ + bl 0x3ef428 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq (UNDEF: 104), r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b30 │ │ │ │ + bl 0x3c7c10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf83cf792 │ │ │ │ + @ instruction: 0xffccf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr ip │ │ │ │ + addeq r0, r5, r8, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16554 │ │ │ │ + bl 0xfec16634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3a0 │ │ │ │ + bl 0x3ef480 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrpl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7b88 │ │ │ │ + bl 0x3c7c68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf810f792 │ │ │ │ + @ instruction: 0xffa0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #24 │ │ │ │ + addeq r0, r5, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165ac │ │ │ │ + bl 0xfec1668c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef3f8 │ │ │ │ + bl 0x3ef4d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7be0 │ │ │ │ + bl 0x3c7cc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffe4f791 │ │ │ │ + @ instruction: 0xff74f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #23 │ │ │ │ + addeq r0, r5, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16604 │ │ │ │ + bl 0xfec166e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef450 │ │ │ │ + bl 0x3ef530 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c38 │ │ │ │ + bl 0x3c7d18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffb8f791 │ │ │ │ + @ instruction: 0xff48f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr fp │ │ │ │ + addeq r0, r5, r0, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1665c │ │ │ │ + bl 0xfec1673c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef4a8 │ │ │ │ + bl 0x3ef588 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7c90 │ │ │ │ + bl 0x3c7d70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff8cf791 │ │ │ │ + @ instruction: 0xff1cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r8 │ │ │ │ + addeq r0, r5, r8, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166b4 │ │ │ │ + bl 0xfec16794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef500 │ │ │ │ + bl 0x3ef5e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 108), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ce8 │ │ │ │ + bl 0x3c7dc8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff60f791 │ │ │ │ + mrc2 7, 7, pc, cr0, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #21 │ │ │ │ + addeq r0, r5, r0, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1670c │ │ │ │ + bl 0xfec167ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef558 │ │ │ │ + bl 0x3ef638 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnscs pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d40 │ │ │ │ + bl 0x3c7e20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff34f791 │ │ │ │ + mcr2 7, 6, pc, cr4, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #20 │ │ │ │ + addeq r0, r5, r8, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16764 │ │ │ │ + bl 0xfec16844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef5b0 │ │ │ │ + bl 0x3ef690 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7d98 │ │ │ │ + bl 0x3c7e78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff08f791 │ │ │ │ + mrc2 7, 4, pc, cr8, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r5], r0 @ │ │ │ │ + addeq r0, r5, r0, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec167bc │ │ │ │ + bl 0xfec1689c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef608 │ │ │ │ + bl 0x3ef6e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7df0 │ │ │ │ + bl 0x3c7ed0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 6, pc, cr12, cr1, {4} │ │ │ │ + mcr2 7, 3, pc, cr12, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r8, r9 │ │ │ │ + @ instruction: 0x008508b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16814 │ │ │ │ + bl 0xfec168f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef660 │ │ │ │ + bl 0x3ef740 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x11a8f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7e48 │ │ │ │ + bl 0x3c7f28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 5, pc, cr0, cr1, {4} │ │ │ │ + mcr2 7, 2, pc, cr0, cr1, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #18 │ │ │ │ + addeq r0, r5, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1686c │ │ │ │ + bl 0xfec1694c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef6b8 │ │ │ │ + bl 0x3ef798 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ea0 │ │ │ │ + bl 0x3c7f80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 4, pc, cr4, cr1, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr4, cr1, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #17 │ │ │ │ + addeq r0, r5, r8, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec168c4 │ │ │ │ + bl 0xfec169a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef710 │ │ │ │ + bl 0x3ef7f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7ef8 │ │ │ │ + bl 0x3c7fd8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mrc2 7, 2, pc, cr8, cr1, {4} │ │ │ │ + stc2l 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r5, r0, r8 │ │ │ │ + @ instruction: 0x008507b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1691c │ │ │ │ + bl 0xfec169fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef768 │ │ │ │ + bl 0x3ef848 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7f50 │ │ │ │ + bl 0x3c8030 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 1, pc, cr12, cr1, {4} @ │ │ │ │ + ldc2 7, cr15, [ip, #580]! @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr r8 │ │ │ │ + addeq r0, r5, r8, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16974 │ │ │ │ + bl 0xfec16a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef7c0 │ │ │ │ + bl 0x3ef8a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c7fa8 │ │ │ │ + bl 0x3c8088 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr1, {4} @ │ │ │ │ + ldc2 7, cr15, [r0, #580] @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #15 │ │ │ │ + addeq r0, r5, r0, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec169cc │ │ │ │ + bl 0xfec16aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef818 │ │ │ │ + bl 0x3ef8f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8000 │ │ │ │ + bl 0x3c80e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4, #580] @ 0x244 │ │ │ │ + stc2l 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #15 │ │ │ │ + addeq r0, r5, r8, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a24 │ │ │ │ + bl 0xfec16b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef870 │ │ │ │ + bl 0x3ef950 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicpl pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8058 │ │ │ │ + bl 0x3c8138 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + ldc2 7, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr r7 │ │ │ │ + addeq r0, r5, r0, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a7c │ │ │ │ + bl 0xfec16b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef8c8 │ │ │ │ + bl 0x3ef9a8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c80b0 │ │ │ │ + bl 0x3c8190 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r8 │ │ │ │ + strdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ad4 │ │ │ │ + bl 0xfec16bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef920 │ │ │ │ + bl 0x3efa00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrne R12_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8108 │ │ │ │ + bl 0x3c81e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [r0], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #13 │ │ │ │ + addeq r0, r5, r0, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b2c │ │ │ │ + bl 0xfec16c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef978 │ │ │ │ + bl 0x3efa58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsne pc, r8, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8160 │ │ │ │ + bl 0x3c8240 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2 7, cr15, [r4], #580 @ 0x244 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #12 │ │ │ │ + addeq r0, r5, r8, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16b84 │ │ │ │ + bl 0xfec16c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ef9d0 │ │ │ │ + bl 0x3efab0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c81b8 │ │ │ │ + bl 0x3c8298 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r8], #580 @ 0x244 │ │ │ │ + stc2 7, cr15, [r8], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r5], r0 @ │ │ │ │ + strdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16bdc │ │ │ │ + bl 0xfec16cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa28 │ │ │ │ + bl 0x3efb08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrvc pc, r8, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8210 │ │ │ │ + bl 0x3c82f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [ip], {145} @ 0x91 │ │ │ │ + mrrc2 7, 9, pc, ip, cr1 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror r5 │ │ │ │ + umulleq r0, r5, r8, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c34 │ │ │ │ + bl 0xfec16d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efa80 │ │ │ │ + bl 0x3efb60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8268 │ │ │ │ + bl 0x3c8348 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + ldc2 7, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsr #10 │ │ │ │ + addeq r0, r5, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16c8c │ │ │ │ + bl 0xfec16d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efad8 │ │ │ │ + bl 0x3efbb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvs pc, r8, r8, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c82c0 │ │ │ │ + bl 0x3c83a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + stc2 7, cr15, [r4], {145} @ 0x91 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr #9 │ │ │ │ + addeq r0, r5, r8, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ce4 │ │ │ │ + bl 0xfec16dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb30 │ │ │ │ + bl 0x3efc10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8318 │ │ │ │ + bl 0x3c83f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - mcrr2 7, 9, pc, r8, cr1 @ │ │ │ │ + blx 0xff6fda46 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror r4 │ │ │ │ + umulleq r0, r5, r0, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d3c │ │ │ │ + bl 0xfec16e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efb88 │ │ │ │ + bl 0x3efc68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsmi pc, lr, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8370 │ │ │ │ + bl 0x3c8450 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [ip], {145} @ 0x91 │ │ │ │ + blx 0xfebfda9e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl r4 │ │ │ │ + addeq r0, r5, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16d94 │ │ │ │ + bl 0xfec16e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efbe0 │ │ │ │ + bl 0x3efcc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c83c8 │ │ │ │ + bl 0x3c84a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffcfda16 │ │ │ │ + blx 0xfe0fdaf6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr #7 │ │ │ │ + addeq r0, r5, r0, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16dec │ │ │ │ + bl 0xfec16ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc38 │ │ │ │ + bl 0x3efd18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51b8f64e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8420 │ │ │ │ + bl 0x3c8500 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff1fda6e │ │ │ │ + blx 0x15fdb4e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, ror #6 │ │ │ │ + addeq r0, r5, r8, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e44 │ │ │ │ + bl 0xfec16f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efc90 │ │ │ │ + bl 0x3efd70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnspl pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8478 │ │ │ │ + bl 0x3c8558 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe6fdac6 │ │ │ │ + blx 0xafdba6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl r3 │ │ │ │ + addeq r0, r5, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16e9c │ │ │ │ + bl 0xfec16f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efce8 │ │ │ │ + bl 0x3efdc8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c84d0 │ │ │ │ + bl 0x3c85b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x1bfdb1e │ │ │ │ + blx 0xffffdbfc │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008502b8 │ │ │ │ + ldrdeq r0, [r5], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ef4 │ │ │ │ + bl 0xfec16fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd40 │ │ │ │ + bl 0x3efe20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnppl r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8528 │ │ │ │ + bl 0x3c8608 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x10fdb76 │ │ │ │ + blx 0xff4fdc54 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, ror #4 │ │ │ │ + addeq r0, r5, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16f4c │ │ │ │ + bl 0xfec1702c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efd98 │ │ │ │ + bl 0x3efe78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8580 │ │ │ │ + bl 0x3c8660 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x5fdbce │ │ │ │ + blx 0xfe9fdcac │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsl #4 │ │ │ │ + addeq r0, r5, r8, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16fa4 │ │ │ │ + bl 0xfec17084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efdf0 │ │ │ │ + bl 0x3efed0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c85d8 │ │ │ │ + bl 0x3c86b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xffafdc24 │ │ │ │ + blx 0x1efdd04 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008501b0 │ │ │ │ + ldrdeq r0, [r5], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16ffc │ │ │ │ + bl 0xfec170dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efe48 │ │ │ │ + bl 0x3eff28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8630 │ │ │ │ + bl 0x3c8710 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeffdc7c │ │ │ │ + blx 0x13fdd5c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, asr r1 │ │ │ │ + addeq r0, r5, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17054 │ │ │ │ + bl 0xfec17134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efea0 │ │ │ │ + bl 0x3eff80 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8688 │ │ │ │ + bl 0x3c8768 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe4fdcd4 │ │ │ │ + blx 0x8fddb4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, lsl #2 │ │ │ │ + addeq r0, r5, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec170ac │ │ │ │ + bl 0xfec1718c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3efef8 │ │ │ │ + bl 0x3effd8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c86e0 │ │ │ │ + bl 0x3c87c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x19fdd2c │ │ │ │ + @ instruction: 0xf9f4f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r8, lsr #1 │ │ │ │ + addeq pc, r4, r8, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17104 │ │ │ │ + bl 0xfec171e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3eff50 │ │ │ │ + bl 0x3f0030 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrpl (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8738 │ │ │ │ + bl 0x3c8818 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xefdd84 │ │ │ │ + @ instruction: 0xf9c8f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r5, r0, asr r0 │ │ │ │ + addeq pc, r4, r0, ror pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1715c │ │ │ │ + bl 0xfec1723c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3effa8 │ │ │ │ + bl 0x3f0088 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnpl pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8790 │ │ │ │ + bl 0x3c8870 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x3fdddc │ │ │ │ + @ instruction: 0xf99cf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r4], r8 │ │ │ │ + addeq pc, r4, r8, lsl pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec171b4 │ │ │ │ + bl 0xfec17294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0000 │ │ │ │ + bl 0x3f00e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpvs r0, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c87e8 │ │ │ │ + bl 0x3c88c8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9e0f791 │ │ │ │ + @ instruction: 0xf970f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, lsr #31 │ │ │ │ + addeq pc, r4, r0, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1720c │ │ │ │ + bl 0xfec172ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0058 │ │ │ │ + bl 0x3f0138 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicscc pc, ip, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8840 │ │ │ │ + bl 0x3c8920 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf9b4f791 │ │ │ │ + @ instruction: 0xf944f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, asr #30 │ │ │ │ + addeq pc, r4, r8, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17264 │ │ │ │ + bl 0xfec17344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f00b0 │ │ │ │ + bl 0x3f0190 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8898 │ │ │ │ + bl 0x3c8978 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf988f791 │ │ │ │ + @ instruction: 0xf918f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq pc, [r4], r0 │ │ │ │ + addeq pc, r4, r0, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec172bc │ │ │ │ + bl 0xfec1739c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0108 │ │ │ │ + bl 0x3f01e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnmi pc, r1, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c88f0 │ │ │ │ + bl 0x3c89d0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf95cf791 │ │ │ │ + @ instruction: 0xf8ecf791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r4, r8, lr @ │ │ │ │ + @ instruction: 0x0084fdb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17314 │ │ │ │ + bl 0xfec173f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0160 │ │ │ │ + bl 0x3f0240 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r4, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c8948 │ │ │ │ + bl 0x3c8a28 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf930f791 │ │ │ │ + @ instruction: 0xf8c0f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r0, asr #28 │ │ │ │ + addeq pc, r4, r0, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1736c │ │ │ │ + bl 0xfec1744c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f01b8 │ │ │ │ + bl 0x3f0298 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89a0 │ │ │ │ + bl 0x3c8a80 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf904f791 │ │ │ │ + @ instruction: 0xf894f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r8, ror #27 │ │ │ │ + addeq pc, r4, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec173c4 │ │ │ │ + bl 0xfec174a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3f0210 │ │ │ │ + bl 0x3f02f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppcs ip, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3c89f8 │ │ │ │ + bl 0x3c8ad8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8d8f791 │ │ │ │ + @ instruction: 0xf868f791 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq pc, r4, r0, sp @ │ │ │ │ + @ instruction: 0x0084fcb0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1741c │ │ │ │ + bl 0xfec174fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - ldc2 7, cr15, [r6, #-576]! @ 0xfffffdc0 │ │ │ │ + stc2l 7, cr15, [r6], {144} @ 0x90 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f4000 │ │ │ │ + bls 0x1f40e0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a4f791 │ │ │ │ + @ instruction: 0xf834f791 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq pc, r4, r4, lsr #26 │ │ │ │ + addeq pc, r4, r4, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17488 │ │ │ │ + bl 0xfec17568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - stc2 7, cr15, [r0, #-576] @ 0xfffffdc0 │ │ │ │ + ldc2 7, cr15, [r0], {144} @ 0x90 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f406c │ │ │ │ + bls 0x1f414c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf86ef791 │ │ │ │ + @ instruction: 0xfffef790 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084fcb8 │ │ │ │ + ldrdeq pc, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec174f4 │ │ │ │ + bl 0xfec175d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c42bc │ │ │ │ + blmi 0x4c439c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x183560 │ │ │ │ + bl 0x183640 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7910000 │ │ │ │ - andlt pc, r3, r5, lsl r8 @ │ │ │ │ + @ instruction: 0xf7900000 │ │ │ │ + andlt pc, r3, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror #24 │ │ │ │ + addeq pc, r4, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17548 │ │ │ │ + bl 0xfec17628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4310 │ │ │ │ + blmi 0x4c43f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x1835b4 │ │ │ │ + bl 0x183694 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, ror #31 │ │ │ │ + andlt pc, r3, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl #24 │ │ │ │ + addeq pc, r4, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1759c │ │ │ │ + bl 0xfec1767c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4364 │ │ │ │ + blmi 0x4c4444 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x183608 │ │ │ │ + bl 0x1836e8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, asr #31 │ │ │ │ + andlt pc, r3, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084fbba │ │ │ │ + ldrdeq pc, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec175f0 │ │ │ │ + bl 0xfec176d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c43b8 │ │ │ │ + blmi 0x4c4498 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x18365c │ │ │ │ + bl 0x18373c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, r7, pc @ │ │ │ │ + andlt pc, r3, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror #22 │ │ │ │ + addeq pc, r4, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17644 │ │ │ │ + bl 0xfec17724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c440c │ │ │ │ + blmi 0x4c44ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x1836b0 │ │ │ │ + bl 0x183790 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, ror #30 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl fp @ │ │ │ │ + addeq pc, r4, r2, lsr sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17698 │ │ │ │ + bl 0xfec17778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4460 │ │ │ │ + blmi 0x4c4540 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x183704 │ │ │ │ + bl 0x1837e4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, asr #30 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084fabe │ │ │ │ + ldrdeq pc, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec176ec │ │ │ │ + bl 0xfec177cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c44b4 │ │ │ │ + blmi 0x4c4594 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x183758 │ │ │ │ + bl 0x183838 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsl pc @ │ │ │ │ + andlt pc, r3, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, ror #20 │ │ │ │ + addeq pc, r4, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17740 │ │ │ │ + bl 0xfec17820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4508 │ │ │ │ + blmi 0x4c45e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x1837ac │ │ │ │ + bl 0x18388c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, ror #29 │ │ │ │ + andlt pc, r3, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl sl @ │ │ │ │ + addeq pc, r4, r6, lsr r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17794 │ │ │ │ + bl 0xfec17874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c455c │ │ │ │ + blmi 0x4c463c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x183800 │ │ │ │ + bl 0x1838e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, asr #29 │ │ │ │ + andlt pc, r3, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, asr #19 │ │ │ │ + addeq pc, r4, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec177e8 │ │ │ │ + bl 0xfec178c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c45b0 │ │ │ │ + blmi 0x4c4690 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x183854 │ │ │ │ + bl 0x183934 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, fp, lr │ │ │ │ + andlt pc, r3, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, ror #18 │ │ │ │ + addeq pc, r4, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1783c │ │ │ │ + bl 0xfec1791c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4604 │ │ │ │ + blmi 0x4c46e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x1838a8 │ │ │ │ + bl 0x183988 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, ror lr @ │ │ │ │ + andlt pc, r3, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl r9 @ │ │ │ │ + addeq pc, r4, sl, lsr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17890 │ │ │ │ + bl 0xfec17970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4658 │ │ │ │ + blmi 0x4c4738 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x1838fc │ │ │ │ + bl 0x1839dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, asr #28 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, asr #17 │ │ │ │ + addeq pc, r4, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec178e4 │ │ │ │ + bl 0xfec179c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c46ac │ │ │ │ + blmi 0x4c478c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x183950 │ │ │ │ + bl 0x183a30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsl lr @ │ │ │ │ + andlt pc, r3, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror r8 @ │ │ │ │ + umulleq pc, r4, r2, r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17938 │ │ │ │ + bl 0xfec17a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4700 │ │ │ │ + blmi 0x4c47e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x1839a4 │ │ │ │ + bl 0x183a84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl r8 @ │ │ │ │ + addeq pc, r4, lr, lsr r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1798c │ │ │ │ + bl 0xfec17a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4754 │ │ │ │ + blmi 0x4c4834 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x1839f8 │ │ │ │ + bl 0x183ad8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, asr #27 │ │ │ │ + andlt pc, r3, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, asr #15 │ │ │ │ + addeq pc, r4, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec179e0 │ │ │ │ + bl 0xfec17ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c47a8 │ │ │ │ + blmi 0x4c4888 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x183a4c │ │ │ │ + bl 0x183b2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - mullt r3, pc, sp @ │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror r7 @ │ │ │ │ + umulleq pc, r4, r6, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a34 │ │ │ │ + bl 0xfec17b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c47fc │ │ │ │ + blmi 0x4c48dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x183aa0 │ │ │ │ + bl 0x183b80 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, ror sp @ │ │ │ │ + andlt pc, r3, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr #14 │ │ │ │ + addeq pc, r4, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17a88 │ │ │ │ + bl 0xfec17b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4850 │ │ │ │ + blmi 0x4c4930 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x183af4 │ │ │ │ + bl 0x183bd4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, asr #26 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, asr #13 │ │ │ │ + addeq pc, r4, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17adc │ │ │ │ + bl 0xfec17bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c48a4 │ │ │ │ + blmi 0x4c4984 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d16, d0[6] │ │ │ │ - bl 0x183b48 │ │ │ │ + bl 0x183c28 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsr #26 │ │ │ │ + @ instruction: 0xb003fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, ror r6 @ │ │ │ │ + umulleq pc, r4, sl, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b30 │ │ │ │ + bl 0xfec17c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c48f8 │ │ │ │ + blmi 0x4c49d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d21, d0, d0[7] │ │ │ │ - bl 0x183b9c │ │ │ │ + bl 0x183c7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsr #12 │ │ │ │ + addeq pc, r4, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17b84 │ │ │ │ + bl 0xfec17c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c494c │ │ │ │ + blmi 0x4c4a2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c05cf0 │ │ │ │ - bl 0x183bf0 │ │ │ │ + bl 0x183cd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, asr #25 │ │ │ │ + andlt pc, r3, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq pc, [r4], r2 │ │ │ │ + strdeq pc, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17bd8 │ │ │ │ + bl 0xfec17cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c49a0 │ │ │ │ + blmi 0x4c4a80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 q11, #1279 @ 0x000004ff │ │ │ │ - bl 0x183c44 │ │ │ │ + bl 0x183d24 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsr #25 │ │ │ │ + andlt pc, r3, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, ror r5 @ │ │ │ │ + umulleq pc, r4, lr, r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c2c │ │ │ │ + bl 0xfec17d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c49f4 │ │ │ │ + blmi 0x4c4ad4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c06cf8 │ │ │ │ - bl 0x183c98 │ │ │ │ + bl 0x183d78 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, ror ip @ │ │ │ │ + andlt pc, r3, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsr #10 │ │ │ │ + addeq pc, r4, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17c80 │ │ │ │ + bl 0xfec17d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a48 │ │ │ │ + blmi 0x4c4b28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x183cec │ │ │ │ + bl 0x183dcc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, asr #24 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq pc, [r4], r6 │ │ │ │ + strdeq pc, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17cd4 │ │ │ │ + bl 0xfec17db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4a9c │ │ │ │ + blmi 0x4c4b7c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x183d40 │ │ │ │ + bl 0x183e20 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsr #24 │ │ │ │ + @ instruction: 0xb003fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsl #9 │ │ │ │ + addeq pc, r4, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d28 │ │ │ │ + bl 0xfec17e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4af0 │ │ │ │ + blmi 0x4c4bd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x183d94 │ │ │ │ + bl 0x183e74 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsr #8 │ │ │ │ + addeq pc, r4, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d7c │ │ │ │ + bl 0xfec17e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b44 │ │ │ │ + blmi 0x4c4c24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x183de8 │ │ │ │ + bl 0x183ec8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq pc, [r4], sl │ │ │ │ + strdeq pc, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17dd0 │ │ │ │ + bl 0xfec17eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4b98 │ │ │ │ + blmi 0x4c4c78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x183e3c │ │ │ │ + bl 0x183f1c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsr #23 │ │ │ │ + andlt pc, r3, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsl #7 │ │ │ │ + addeq pc, r4, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e24 │ │ │ │ + bl 0xfec17f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4bec │ │ │ │ + blmi 0x4c4ccc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x183e90 │ │ │ │ + bl 0x183f70 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, ror fp @ │ │ │ │ + andlt pc, r3, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, lsr r3 @ │ │ │ │ + addeq pc, r4, r2, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17e78 │ │ │ │ + bl 0xfec17f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c40 │ │ │ │ + blmi 0x4c4d20 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x183ee4 │ │ │ │ + bl 0x183fc4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, asr fp @ │ │ │ │ + andlt pc, r3, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq pc, [r4], lr │ │ │ │ + strdeq pc, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ecc │ │ │ │ + bl 0xfec17fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4c94 │ │ │ │ + blmi 0x4c4d74 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x183f38 │ │ │ │ + bl 0x184018 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsr #22 │ │ │ │ + @ instruction: 0xb003fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsl #5 │ │ │ │ + addeq pc, r4, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f20 │ │ │ │ + bl 0xfec18000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ce8 │ │ │ │ + blmi 0x4c4dc8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x183f8c │ │ │ │ + bl 0x18406c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, lsr r2 @ │ │ │ │ + addeq pc, r4, r6, asr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17f74 │ │ │ │ + bl 0xfec18054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d3c │ │ │ │ + blmi 0x4c4e1c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ @ instruction: 0xf2c02cd8 │ │ │ │ - bl 0x183fe0 │ │ │ │ + bl 0x1840c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r2, ror #3 │ │ │ │ + addeq pc, r4, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17fc8 │ │ │ │ + bl 0xfec180a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4d90 │ │ │ │ + blmi 0x4c4e70 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vmov.i32 , #3327 @ 0x00000cff │ │ │ │ - bl 0x184034 │ │ │ │ + bl 0x184114 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsr #21 │ │ │ │ + andlt pc, r3, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsl #3 │ │ │ │ + addeq pc, r4, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1801c │ │ │ │ + bl 0xfec180fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4de4 │ │ │ │ + blmi 0x4c4ec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d19, d16, d0[4] │ │ │ │ - bl 0x184088 │ │ │ │ + bl 0x184168 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsl #21 │ │ │ │ + andlt pc, r3, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, sl, lsr r1 @ │ │ │ │ + addeq pc, r4, sl, asr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18070 │ │ │ │ + bl 0xfec18150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4e38 │ │ │ │ + blmi 0x4c4f18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d1, d3 │ │ │ │ vqdmulh.s d20, d0, d0[5] │ │ │ │ - bl 0x1840dc │ │ │ │ + bl 0x1841bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, asr sl @ │ │ │ │ + andlt pc, r3, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, r6, ror #1 │ │ │ │ + addeq pc, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec180c4 │ │ │ │ + bl 0xfec181a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4e8c │ │ │ │ + blmi 0x4c4f6c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ - bl 0x184130 │ │ │ │ + bl 0x184210 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, sp, lsr #20 │ │ │ │ + @ instruction: 0xb003f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq pc, r4, r2, r0 @ │ │ │ │ + @ instruction: 0x0084efb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18118 │ │ │ │ + bl 0xfec181f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4ee0 │ │ │ │ + blmi 0x4c4fc0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c03c98 │ │ │ │ - bl 0x184184 │ │ │ │ + bl 0x184264 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r3, lsl #20 │ │ │ │ + mullt r3, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq pc, r4, lr, lsr r0 @ │ │ │ │ + addeq lr, r4, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1816c │ │ │ │ + bl 0xfec1824c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4f34 │ │ │ │ + blmi 0x4c5014 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ - bl 0x1841d8 │ │ │ │ + bl 0x1842b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror #31 │ │ │ │ + addeq lr, r4, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec181c0 │ │ │ │ + bl 0xfec182a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4f88 │ │ │ │ + blmi 0x4c5068 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ - bl 0x18422c │ │ │ │ + bl 0x18430c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, lsr #19 │ │ │ │ + andlt pc, r3, pc, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, r6, pc @ │ │ │ │ + @ instruction: 0x0084eeb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18214 │ │ │ │ + bl 0xfec182f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c4fdc │ │ │ │ + blmi 0x4c50bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d19, #1279 @ 0x000004ff │ │ │ │ - bl 0x184280 │ │ │ │ + bl 0x184360 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsl #19 │ │ │ │ + andlt pc, r3, r5, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr #30 │ │ │ │ + addeq lr, r4, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18268 │ │ │ │ + bl 0xfec18348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5030 │ │ │ │ + blmi 0x4c5110 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ - bl 0x1842d4 │ │ │ │ + bl 0x1843b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, asr r9 @ │ │ │ │ + andlt pc, r3, fp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror #29 │ │ │ │ + addeq lr, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec182bc │ │ │ │ + bl 0xfec1839c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5084 │ │ │ │ + blmi 0x4c5164 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x184328 │ │ │ │ + bl 0x184408 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r1, lsr r9 @ │ │ │ │ + andlt pc, r3, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, sl, lr │ │ │ │ + @ instruction: 0x0084edba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18310 │ │ │ │ + bl 0xfec183f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c50d8 │ │ │ │ + blmi 0x4c51b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x18437c │ │ │ │ + bl 0x18445c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r7, lsl #18 │ │ │ │ + mullt r3, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr #28 │ │ │ │ + addeq lr, r4, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18364 │ │ │ │ + bl 0xfec18444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c512c │ │ │ │ + blmi 0x4c520c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d2, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x1843d0 │ │ │ │ + bl 0x1844b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r2 │ │ │ │ + addeq lr, r4, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec183b8 │ │ │ │ + bl 0xfec18498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5180 │ │ │ │ + blmi 0x4c5260 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x184424 │ │ │ │ + bl 0x184504 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - @ instruction: 0xb003f8b3 │ │ │ │ + andlt pc, r3, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq lr, r4, lr, sp │ │ │ │ + @ instruction: 0x0084ecbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1840c │ │ │ │ + bl 0xfec184ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c51d4 │ │ │ │ + blmi 0x4c52b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmov.i32 d20, #3327 @ 0x00000cff │ │ │ │ - bl 0x184478 │ │ │ │ + bl 0x184558 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r9, lsl #17 │ │ │ │ + andlt pc, r3, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr #26 │ │ │ │ + addeq lr, r4, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18460 │ │ │ │ + bl 0xfec18540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5228 │ │ │ │ + blmi 0x4c5308 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q11, d0, d28 │ │ │ │ - bl 0x1844cc │ │ │ │ + bl 0x1845ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, pc, asr r8 @ │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], r6 │ │ │ │ + addeq lr, r4, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec184b4 │ │ │ │ + bl 0xfec18594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c527c │ │ │ │ + blmi 0x4c535c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 q10, d16, d16 │ │ │ │ - bl 0x184520 │ │ │ │ + bl 0x184600 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, r5, lsr r8 @ │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + andlt pc, r3, r5, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr #25 │ │ │ │ + addeq lr, r4, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18508 │ │ │ │ + bl 0xfec185e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c52d0 │ │ │ │ + blmi 0x4c53b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ @ instruction: 0xf2c06cb0 │ │ │ │ - bl 0x184574 │ │ │ │ + bl 0x184654 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf7900000 │ │ │ │ - andlt pc, r3, fp, lsl #16 │ │ │ │ + @ instruction: 0xf78f0000 │ │ │ │ + mullt r3, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr #24 │ │ │ │ + addeq lr, r4, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1855c │ │ │ │ + bl 0xfec1863c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5324 │ │ │ │ + blmi 0x4c5404 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x1845c8 │ │ │ │ + bl 0x1846a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, ror #31 │ │ │ │ + andlt pc, r3, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], sl │ │ │ │ + addeq lr, r4, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185b0 │ │ │ │ + bl 0xfec18690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5378 │ │ │ │ + blmi 0x4c5458 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ - bl 0x184618 │ │ │ │ + bl 0x1846f8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003ffb7 │ │ │ │ + andlt pc, r3, r7, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr #23 │ │ │ │ + addeq lr, r4, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18604 │ │ │ │ + bl 0xfec186e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c53cc │ │ │ │ + blmi 0x4c54ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ - bl 0x18466c │ │ │ │ + bl 0x18474c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsl #31 │ │ │ │ + andlt pc, r3, sp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr fp │ │ │ │ + addeq lr, r4, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18658 │ │ │ │ + bl 0xfec18738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5420 │ │ │ │ + blmi 0x4c5500 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ - bl 0x1846c0 │ │ │ │ + bl 0x1847a0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, ror #30 │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq lr, [r4], lr @ │ │ │ │ + addeq lr, r4, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186ac │ │ │ │ + bl 0xfec1878c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5474 │ │ │ │ + blmi 0x4c5554 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ - bl 0x184714 │ │ │ │ + bl 0x1847f4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsr pc @ │ │ │ │ + andlt pc, r3, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #21 │ │ │ │ + addeq lr, r4, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18700 │ │ │ │ + bl 0xfec187e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c54c8 │ │ │ │ + blmi 0x4c55a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ - bl 0x184768 │ │ │ │ + bl 0x184848 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsl #30 │ │ │ │ + mullt r3, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr sl │ │ │ │ + addeq lr, r4, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18754 │ │ │ │ + bl 0xfec18834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c551c │ │ │ │ + blmi 0x4c55fc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x1847bc │ │ │ │ + bl 0x18489c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, ror #29 │ │ │ │ + andlt pc, r3, r5, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl #20 │ │ │ │ + addeq lr, r4, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187a8 │ │ │ │ + bl 0xfec18888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5570 │ │ │ │ + blmi 0x4c5650 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x184810 │ │ │ │ + bl 0x1848f0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003febb │ │ │ │ + andlt pc, r3, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsr #19 │ │ │ │ + addeq lr, r4, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec187fc │ │ │ │ + bl 0xfec188dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c55c4 │ │ │ │ + blmi 0x4c56a4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x184864 │ │ │ │ + bl 0x184944 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, r1, lr │ │ │ │ + andlt pc, r3, r1, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr r9 │ │ │ │ + addeq lr, r4, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18850 │ │ │ │ + bl 0xfec18930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5618 │ │ │ │ + blmi 0x4c56f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ - bl 0x1848b8 │ │ │ │ + bl 0x184998 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, ror #28 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl #18 │ │ │ │ + addeq lr, r4, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188a4 │ │ │ │ + bl 0xfec18984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c566c │ │ │ │ + blmi 0x4c574c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ - bl 0x18490c │ │ │ │ + bl 0x1849ec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, lsr lr @ │ │ │ │ + andlt pc, r3, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e8b2 │ │ │ │ + ldrdeq lr, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec188f8 │ │ │ │ + bl 0xfec189d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c56c0 │ │ │ │ + blmi 0x4c57a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ - bl 0x184960 │ │ │ │ + bl 0x184a40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsl lr @ │ │ │ │ + andlt pc, r3, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr r8 │ │ │ │ + addeq lr, r4, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1894c │ │ │ │ + bl 0xfec18a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5714 │ │ │ │ + blmi 0x4c57f4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x1849b4 │ │ │ │ + bl 0x184a94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, ror #27 │ │ │ │ + andlt pc, r3, r9, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl #16 │ │ │ │ + addeq lr, r4, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189a0 │ │ │ │ + bl 0xfec18a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5768 │ │ │ │ + blmi 0x4c5848 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ - bl 0x184a08 │ │ │ │ + bl 0x184ae8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - @ instruction: 0xb003fdbf │ │ │ │ + andlt pc, r3, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e7b6 │ │ │ │ + ldrdeq lr, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec189f4 │ │ │ │ + bl 0xfec18ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c57bc │ │ │ │ + blmi 0x4c589c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ - bl 0x184a5c │ │ │ │ + bl 0x184b3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, r5, sp │ │ │ │ + andlt pc, r3, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, ror #14 │ │ │ │ + addeq lr, r4, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a48 │ │ │ │ + bl 0xfec18b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5810 │ │ │ │ + blmi 0x4c58f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ - bl 0x184ab0 │ │ │ │ + bl 0x184b90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, ror #26 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsl #14 │ │ │ │ + addeq lr, r4, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18a9c │ │ │ │ + bl 0xfec18b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5864 │ │ │ │ + blmi 0x4c5944 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ - bl 0x184b04 │ │ │ │ + bl 0x184be4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, asr #26 │ │ │ │ + ldrdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e6ba │ │ │ │ + ldrdeq lr, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18af0 │ │ │ │ + bl 0xfec18bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c58b8 │ │ │ │ + blmi 0x4c5998 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ - bl 0x184b58 │ │ │ │ + bl 0x184c38 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsl sp @ │ │ │ │ + andlt pc, r3, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, ror #12 │ │ │ │ + addeq lr, r4, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b44 │ │ │ │ + bl 0xfec18c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c590c │ │ │ │ + blmi 0x4c59ec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ - bl 0x184bac │ │ │ │ + bl 0x184c8c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, ror #25 │ │ │ │ + andlt pc, r3, sp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsl r6 │ │ │ │ + addeq lr, r4, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18b98 │ │ │ │ + bl 0xfec18c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5960 │ │ │ │ + blmi 0x4c5a40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x184c00 │ │ │ │ + bl 0x184ce0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, asr #25 │ │ │ │ + andlt pc, r3, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084e5be │ │ │ │ + ldrdeq lr, [r4], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18bec │ │ │ │ + bl 0xfec18ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c59b4 │ │ │ │ + blmi 0x4c5a94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x184c54 │ │ │ │ + bl 0x184d34 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, r9, ip │ │ │ │ + andlt pc, r3, r9, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror #10 │ │ │ │ + addeq lr, r4, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c40 │ │ │ │ + bl 0xfec18d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a08 │ │ │ │ + blmi 0x4c5ae8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x184ca8 │ │ │ │ + bl 0x184d88 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, ror #24 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsl r5 │ │ │ │ + addeq lr, r4, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18c94 │ │ │ │ + bl 0xfec18d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5a5c │ │ │ │ + blmi 0x4c5b3c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ - bl 0x184cfc │ │ │ │ + bl 0x184ddc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, asr #24 │ │ │ │ + ldrdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, asr #9 │ │ │ │ + addeq lr, r4, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ce8 │ │ │ │ + bl 0xfec18dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ab0 │ │ │ │ + blmi 0x4c5b90 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ - bl 0x184d50 │ │ │ │ + bl 0x184e30 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsl ip @ │ │ │ │ + andlt pc, r3, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror #8 │ │ │ │ + addeq lr, r4, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d3c │ │ │ │ + bl 0xfec18e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b04 │ │ │ │ + blmi 0x4c5be4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ - bl 0x184da4 │ │ │ │ + bl 0x184e84 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsl r4 │ │ │ │ + addeq lr, r4, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18d90 │ │ │ │ + bl 0xfec18e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5b58 │ │ │ │ + blmi 0x4c5c38 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ - bl 0x184df8 │ │ │ │ + bl 0x184ed8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, asr #23 │ │ │ │ + andlt pc, r3, r7, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, asr #7 │ │ │ │ + addeq lr, r4, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18de4 │ │ │ │ + bl 0xfec18ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5bac │ │ │ │ + blmi 0x4c5c8c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x184e4c │ │ │ │ + bl 0x184f2c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - mullt r3, sp, fp │ │ │ │ + andlt pc, r3, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, ror r3 │ │ │ │ + umulleq lr, r4, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e38 │ │ │ │ + bl 0xfec18f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c00 │ │ │ │ + blmi 0x4c5ce0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x184e9c │ │ │ │ + bl 0x184f7c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, ror fp @ │ │ │ │ + andlt pc, r3, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, lsl r3 │ │ │ │ + addeq lr, r4, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18e8c │ │ │ │ + bl 0xfec18f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5c54 │ │ │ │ + blmi 0x4c5d34 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x184ef0 │ │ │ │ + bl 0x184fd0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, asr #22 │ │ │ │ + ldrdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, asr #5 │ │ │ │ + addeq lr, r4, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18ee0 │ │ │ │ + bl 0xfec18fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ca8 │ │ │ │ + blmi 0x4c5d88 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ - bl 0x184f48 │ │ │ │ + bl 0x185028 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, lsl fp @ │ │ │ │ + andlt pc, r3, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, ror r2 │ │ │ │ + umulleq lr, r4, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f34 │ │ │ │ + bl 0xfec19014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5cfc │ │ │ │ + blmi 0x4c5ddc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ - bl 0x184f9c │ │ │ │ + bl 0x18507c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, r5, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r2, lsr #4 │ │ │ │ + addeq lr, r4, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18f88 │ │ │ │ + bl 0xfec19068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5d50 │ │ │ │ + blmi 0x4c5e30 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ - bl 0x184ff0 │ │ │ │ + bl 0x1850d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, asr #21 │ │ │ │ + andlt pc, r3, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, asr #3 │ │ │ │ + addeq lr, r4, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18fdc │ │ │ │ + bl 0xfec190bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5da4 │ │ │ │ + blmi 0x4c5e84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x185040 │ │ │ │ + bl 0x185120 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsr #21 │ │ │ │ + andlt pc, r3, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, ror r1 │ │ │ │ + umulleq lr, r4, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19030 │ │ │ │ + bl 0xfec19110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5df8 │ │ │ │ + blmi 0x4c5ed8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x185094 │ │ │ │ + bl 0x185174 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, ror sl @ │ │ │ │ + andlt pc, r3, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, r6, lsr #2 │ │ │ │ + addeq lr, r4, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19084 │ │ │ │ + bl 0xfec19164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5e4c │ │ │ │ + blmi 0x4c5f2c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ - bl 0x1850ec │ │ │ │ + bl 0x1851cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, sp, asr #20 │ │ │ │ + ldrdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r4], r2 │ │ │ │ + strdeq sp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec190d8 │ │ │ │ + bl 0xfec191b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ea0 │ │ │ │ + blmi 0x4c5f80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ - bl 0x185140 │ │ │ │ + bl 0x185220 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r3, lsr #20 │ │ │ │ + @ instruction: 0xb003f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, lr, ror r0 │ │ │ │ + umulleq sp, r4, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1912c │ │ │ │ + bl 0xfec1920c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ef4 │ │ │ │ + blmi 0x4c5fd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6403003 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ - bl 0x185194 │ │ │ │ + bl 0x185274 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r4, sl, lsr #32 │ │ │ │ + addeq sp, r4, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19180 │ │ │ │ + bl 0xfec19260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f48 │ │ │ │ + blmi 0x4c6028 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x1851e4 │ │ │ │ + bl 0x1852c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, asr #19 │ │ │ │ + andlt pc, r3, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], r6 │ │ │ │ + strdeq sp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec191d4 │ │ │ │ + bl 0xfec192b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5f9c │ │ │ │ + blmi 0x4c607c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x185238 │ │ │ │ + bl 0x185318 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, lsr #19 │ │ │ │ + andlt pc, r3, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl #31 │ │ │ │ + addeq sp, r4, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19228 │ │ │ │ + bl 0xfec19308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c5ff0 │ │ │ │ + blmi 0x4c60d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ - bl 0x185290 │ │ │ │ + bl 0x185370 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, ror r9 @ │ │ │ │ + andlt pc, r3, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr #30 │ │ │ │ + addeq sp, r4, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1927c │ │ │ │ + bl 0xfec1935c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6044 │ │ │ │ + blmi 0x4c6124 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ - bl 0x1852e4 │ │ │ │ + bl 0x1853c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, asr r9 @ │ │ │ │ + andlt pc, r3, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], sl │ │ │ │ + strdeq sp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec192d0 │ │ │ │ + bl 0xfec193b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6098 │ │ │ │ + blmi 0x4c6178 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ - bl 0x185338 │ │ │ │ + bl 0x185418 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r7, lsr #18 │ │ │ │ + @ instruction: 0xb003f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl #29 │ │ │ │ + addeq sp, r4, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19324 │ │ │ │ + bl 0xfec19404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c60ec │ │ │ │ + blmi 0x4c61cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x185388 │ │ │ │ + bl 0x185468 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr lr │ │ │ │ + addeq sp, r4, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19378 │ │ │ │ + bl 0xfec19458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6140 │ │ │ │ + blmi 0x4c6220 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x1853dc │ │ │ │ + bl 0x1854bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq sp, [r4], lr │ │ │ │ + strdeq sp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec193cc │ │ │ │ + bl 0xfec194ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6194 │ │ │ │ + blmi 0x4c6274 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ - bl 0x185434 │ │ │ │ + bl 0x185514 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r9, lsr #17 │ │ │ │ + andlt pc, r3, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl #27 │ │ │ │ + addeq sp, r4, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19420 │ │ │ │ + bl 0xfec19500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c61e8 │ │ │ │ + blmi 0x4c62c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ - bl 0x185488 │ │ │ │ + bl 0x185568 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, pc, ror r8 @ │ │ │ │ + andlt pc, r3, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr sp │ │ │ │ + addeq sp, r4, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19474 │ │ │ │ + bl 0xfec19554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c623c │ │ │ │ + blmi 0x4c631c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ - bl 0x1854dc │ │ │ │ + bl 0x1855bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r5, asr r8 @ │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + andlt pc, r3, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror #25 │ │ │ │ + addeq sp, r4, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec194c8 │ │ │ │ + bl 0xfec195a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6290 │ │ │ │ + blmi 0x4c6370 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ - bl 0x185530 │ │ │ │ + bl 0x185610 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, fp, lsr #16 │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + @ instruction: 0xb003ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl #25 │ │ │ │ + addeq sp, r4, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1951c │ │ │ │ + bl 0xfec195fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c62e4 │ │ │ │ + blmi 0x4c63c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ - bl 0x185584 │ │ │ │ + bl 0x185664 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78f0000 │ │ │ │ - andlt pc, r3, r1, lsl #16 │ │ │ │ + @ instruction: 0xf78e0000 │ │ │ │ + mullt r3, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr ip │ │ │ │ + addeq sp, r4, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19570 │ │ │ │ + bl 0xfec19650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6338 │ │ │ │ + blmi 0x4c6418 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ - bl 0x1855d8 │ │ │ │ + bl 0x1856b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror #23 │ │ │ │ + addeq sp, r4, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec195c4 │ │ │ │ + bl 0xfec196a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c638c │ │ │ │ + blmi 0x4c646c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ - bl 0x18562c │ │ │ │ + bl 0x18570c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsr #31 │ │ │ │ + andlt pc, r3, sp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r2, fp │ │ │ │ + @ instruction: 0x0084dab2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19618 │ │ │ │ + bl 0xfec196f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c63e0 │ │ │ │ + blmi 0x4c64c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ - bl 0x185680 │ │ │ │ + bl 0x185760 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsl #31 │ │ │ │ + andlt pc, r3, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr fp │ │ │ │ + addeq sp, r4, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1966c │ │ │ │ + bl 0xfec1974c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6434 │ │ │ │ + blmi 0x4c6514 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ - bl 0x1856d4 │ │ │ │ + bl 0x1857b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, asr pc @ │ │ │ │ + andlt pc, r3, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, ror #21 │ │ │ │ + addeq sp, r4, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec196c0 │ │ │ │ + bl 0xfec197a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6488 │ │ │ │ + blmi 0x4c6568 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x185724 │ │ │ │ + bl 0x185804 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsr #30 │ │ │ │ + @ instruction: 0xb003febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, r6, sl │ │ │ │ + @ instruction: 0x0084d9b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19714 │ │ │ │ + bl 0xfec197f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c64dc │ │ │ │ + blmi 0x4c65bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x185778 │ │ │ │ + bl 0x185858 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsl #30 │ │ │ │ + mullt r3, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr #20 │ │ │ │ + addeq sp, r4, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19768 │ │ │ │ + bl 0xfec19848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6530 │ │ │ │ + blmi 0x4c6610 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ - bl 0x1857d0 │ │ │ │ + bl 0x1858b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, ror #19 │ │ │ │ + addeq sp, r4, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec197bc │ │ │ │ + bl 0xfec1989c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6584 │ │ │ │ + blmi 0x4c6664 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ - bl 0x185824 │ │ │ │ + bl 0x185904 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003feb1 │ │ │ │ + andlt pc, r3, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, sl, r9 │ │ │ │ + @ instruction: 0x0084d8ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19810 │ │ │ │ + bl 0xfec198f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c65d8 │ │ │ │ + blmi 0x4c66b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ - bl 0x185878 │ │ │ │ + bl 0x185958 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsl #29 │ │ │ │ + andlt pc, r3, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr #18 │ │ │ │ + addeq sp, r4, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19864 │ │ │ │ + bl 0xfec19944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c662c │ │ │ │ + blmi 0x4c670c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x1858c8 │ │ │ │ + bl 0x1859a8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, asr lr @ │ │ │ │ + andlt pc, r3, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r2 │ │ │ │ + addeq sp, r4, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec198b8 │ │ │ │ + bl 0xfec19998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6680 │ │ │ │ + blmi 0x4c6760 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x18591c │ │ │ │ + bl 0x1859fc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, lsr lr @ │ │ │ │ + andlt pc, r3, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq sp, r4, lr, r8 │ │ │ │ + @ instruction: 0x0084d7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1990c │ │ │ │ + bl 0xfec199ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c66d4 │ │ │ │ + blmi 0x4c67b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ - bl 0x185970 │ │ │ │ + bl 0x185a50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsl #28 │ │ │ │ + mullt r3, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr #16 │ │ │ │ + addeq sp, r4, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19960 │ │ │ │ + bl 0xfec19a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6728 │ │ │ │ + blmi 0x4c6808 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ - bl 0x1859c4 │ │ │ │ + bl 0x185aa4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], r6 │ │ │ │ + addeq sp, r4, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec199b4 │ │ │ │ + bl 0xfec19a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c677c │ │ │ │ + blmi 0x4c685c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ - bl 0x185a18 │ │ │ │ + bl 0x185af8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003fdb5 │ │ │ │ + andlt pc, r3, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsr #15 │ │ │ │ + addeq sp, r4, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a08 │ │ │ │ + bl 0xfec19ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c67d0 │ │ │ │ + blmi 0x4c68b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x185a6c │ │ │ │ + bl 0x185b4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsl #27 │ │ │ │ + andlt pc, r3, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr #14 │ │ │ │ + addeq sp, r4, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19a5c │ │ │ │ + bl 0xfec19b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6824 │ │ │ │ + blmi 0x4c6904 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x185ac0 │ │ │ │ + bl 0x185ba0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, ror #26 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], sl │ │ │ │ + addeq sp, r4, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ab0 │ │ │ │ + bl 0xfec19b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6878 │ │ │ │ + blmi 0x4c6958 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ - bl 0x185b14 │ │ │ │ + bl 0x185bf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, lsr sp @ │ │ │ │ + andlt pc, r3, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsr #13 │ │ │ │ + addeq sp, r4, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b04 │ │ │ │ + bl 0xfec19be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c68cc │ │ │ │ + blmi 0x4c69ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x185b68 │ │ │ │ + bl 0x185c48 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsl #26 │ │ │ │ + mullt r3, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, asr r6 │ │ │ │ + addeq sp, r4, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19b58 │ │ │ │ + bl 0xfec19c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6920 │ │ │ │ + blmi 0x4c6a00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ - bl 0x185bbc │ │ │ │ + bl 0x185c9c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, ror #25 │ │ │ │ + andlt pc, r3, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq sp, [r4], lr │ │ │ │ + addeq sp, r4, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19bac │ │ │ │ + bl 0xfec19c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6974 │ │ │ │ + blmi 0x4c6a54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x185c10 │ │ │ │ + bl 0x185cf0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003fcb9 │ │ │ │ + andlt pc, r3, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsr #11 │ │ │ │ + addeq sp, r4, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c00 │ │ │ │ + bl 0xfec19ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c69c8 │ │ │ │ + blmi 0x4c6aa8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x185c64 │ │ │ │ + bl 0x185d44 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsl #25 │ │ │ │ + andlt pc, r3, pc, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, asr r5 │ │ │ │ + addeq sp, r4, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19c54 │ │ │ │ + bl 0xfec19d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a1c │ │ │ │ + blmi 0x4c6afc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ - bl 0x185cb8 │ │ │ │ + bl 0x185d98 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, ror #24 │ │ │ │ + strdlt pc, [r3], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl #10 │ │ │ │ + addeq sp, r4, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ca8 │ │ │ │ + bl 0xfec19d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6a70 │ │ │ │ + blmi 0x4c6b50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ - bl 0x185d0c │ │ │ │ + bl 0x185dec │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, lsr ip @ │ │ │ │ + andlt pc, r3, fp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsr #9 │ │ │ │ + addeq sp, r4, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19cfc │ │ │ │ + bl 0xfec19ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6ac4 │ │ │ │ + blmi 0x4c6ba4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ - bl 0x185d60 │ │ │ │ + bl 0x185e40 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsl ip @ │ │ │ │ + andlt pc, r3, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, asr r4 │ │ │ │ + addeq sp, r4, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19d50 │ │ │ │ + bl 0xfec19e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b18 │ │ │ │ + blmi 0x4c6bf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ - bl 0x185db4 │ │ │ │ + bl 0x185e94 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, ror #23 │ │ │ │ + andlt pc, r3, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl #8 │ │ │ │ + addeq sp, r4, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19da4 │ │ │ │ + bl 0xfec19e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6b6c │ │ │ │ + blmi 0x4c6c4c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ - bl 0x185e08 │ │ │ │ + bl 0x185ee8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - @ instruction: 0xb003fbbd │ │ │ │ + andlt pc, r3, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084d3b2 │ │ │ │ + ldrdeq sp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19df8 │ │ │ │ + bl 0xfec19ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6bc0 │ │ │ │ + blmi 0x4c6ca0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ - bl 0x185e5c │ │ │ │ + bl 0x185f3c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r3, fp │ │ │ │ + andlt pc, r3, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, asr r3 │ │ │ │ + addeq sp, r4, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19e4c │ │ │ │ + bl 0xfec19f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c14 │ │ │ │ + blmi 0x4c6cf4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ - bl 0x185eb0 │ │ │ │ + bl 0x185f90 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, ror #22 │ │ │ │ + strdlt pc, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, lsl #6 │ │ │ │ + addeq sp, r4, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ea0 │ │ │ │ + bl 0xfec19f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6c68 │ │ │ │ + blmi 0x4c6d48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ - bl 0x185f04 │ │ │ │ + bl 0x185fe4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, lsr fp @ │ │ │ │ + andlt pc, r3, pc, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084d2b6 │ │ │ │ + ldrdeq sp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ef4 │ │ │ │ + bl 0xfec19fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6cbc │ │ │ │ + blmi 0x4c6d9c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ - bl 0x185f58 │ │ │ │ + bl 0x186038 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, lsl fp @ │ │ │ │ + andlt pc, r3, r5, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, ror #4 │ │ │ │ + addeq sp, r4, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f48 │ │ │ │ + bl 0xfec1a028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d10 │ │ │ │ + blmi 0x4c6df0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ - bl 0x185fac │ │ │ │ + bl 0x18608c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, ror #21 │ │ │ │ + andlt pc, r3, fp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, lr, lsl #4 │ │ │ │ + addeq sp, r4, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19f9c │ │ │ │ + bl 0xfec1a07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6d64 │ │ │ │ + blmi 0x4c6e44 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x186000 │ │ │ │ + bl 0x1860e0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, asr #21 │ │ │ │ + andlt pc, r3, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x0084d1ba │ │ │ │ + ldrdeq sp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec19ff0 │ │ │ │ + bl 0xfec1a0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6db8 │ │ │ │ + blmi 0x4c6e98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x186054 │ │ │ │ + bl 0x186134 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, r7, sl │ │ │ │ + andlt pc, r3, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, ror #2 │ │ │ │ + addeq sp, r4, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a044 │ │ │ │ + bl 0xfec1a124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e0c │ │ │ │ + blmi 0x4c6eec │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x1860a8 │ │ │ │ + bl 0x186188 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, ror #20 │ │ │ │ + strdlt pc, [r3], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r2, lsl r1 │ │ │ │ + addeq sp, r4, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a098 │ │ │ │ + bl 0xfec1a178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6e60 │ │ │ │ + blmi 0x4c6f40 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x1860fc │ │ │ │ + bl 0x1861dc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r3, asr #20 │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strheq sp, [r4], lr │ │ │ │ + ldrdeq ip, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a0ec │ │ │ │ + bl 0xfec1a1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6eb4 │ │ │ │ + blmi 0x4c6f94 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ - bl 0x186150 │ │ │ │ + bl 0x186230 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, lsl sl @ │ │ │ │ + andlt pc, r3, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, sl, rrx │ │ │ │ + addeq ip, r4, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a140 │ │ │ │ + bl 0xfec1a220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f08 │ │ │ │ + blmi 0x4c6fe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64e3003 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ - bl 0x1861a4 │ │ │ │ + bl 0x186284 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, pc, ror #19 │ │ │ │ + andlt pc, r3, pc, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq sp, r4, r6, lsl r0 │ │ │ │ + addeq ip, r4, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a194 │ │ │ │ + bl 0xfec1a274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6f5c │ │ │ │ + blmi 0x4c703c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x1861f8 │ │ │ │ + bl 0x1862d8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, asr #19 │ │ │ │ + andlt pc, r3, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, asr #31 │ │ │ │ + addeq ip, r4, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a1e8 │ │ │ │ + bl 0xfec1a2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c6fb0 │ │ │ │ + blmi 0x4c7090 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x18624c │ │ │ │ + bl 0x18632c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, fp, r9 │ │ │ │ + andlt pc, r3, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, ror #30 │ │ │ │ + addeq ip, r4, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a23c │ │ │ │ + bl 0xfec1a31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7004 │ │ │ │ + blmi 0x4c70e4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x1862a0 │ │ │ │ + bl 0x186380 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, ror r9 @ │ │ │ │ + andlt pc, r3, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsl pc │ │ │ │ + addeq ip, r4, sl, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a290 │ │ │ │ + bl 0xfec1a370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7058 │ │ │ │ + blmi 0x4c7138 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ - bl 0x1862f4 │ │ │ │ + bl 0x1863d4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r7, asr #18 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, asr #29 │ │ │ │ + addeq ip, r4, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a2e4 │ │ │ │ + bl 0xfec1a3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c70ac │ │ │ │ + blmi 0x4c718c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ - bl 0x186348 │ │ │ │ + bl 0x186428 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, sp, lsl r9 @ │ │ │ │ + andlt pc, r3, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, ror lr │ │ │ │ + umulleq ip, r4, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a338 │ │ │ │ + bl 0xfec1a418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7100 │ │ │ │ + blmi 0x4c71e0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18639c │ │ │ │ + bl 0x18647c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, lsl lr │ │ │ │ + addeq ip, r4, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a38c │ │ │ │ + bl 0xfec1a46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7154 │ │ │ │ + blmi 0x4c7234 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x1863f0 │ │ │ │ + bl 0x1864d0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r9, asr #17 │ │ │ │ + andlt pc, r3, r9, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, asr #27 │ │ │ │ + addeq ip, r4, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a3e0 │ │ │ │ + bl 0xfec1a4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c71a8 │ │ │ │ + blmi 0x4c7288 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x186444 │ │ │ │ + bl 0x186524 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - mullt r3, pc, r8 @ │ │ │ │ + andlt pc, r3, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, ror sp │ │ │ │ + umulleq ip, r4, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a434 │ │ │ │ + bl 0xfec1a514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c71fc │ │ │ │ + blmi 0x4c72dc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ - bl 0x186498 │ │ │ │ + bl 0x186578 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r5, ror r8 @ │ │ │ │ + andlt pc, r3, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r2, lsr #26 │ │ │ │ + addeq ip, r4, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a488 │ │ │ │ + bl 0xfec1a568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7250 │ │ │ │ + blmi 0x4c7330 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d14, d3 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ - bl 0x1864ec │ │ │ │ + bl 0x1865cc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, fp, asr #16 │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, asr #25 │ │ │ │ + addeq ip, r4, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a4dc │ │ │ │ + bl 0xfec1a5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c72a4 │ │ │ │ + blmi 0x4c7384 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x186540 │ │ │ │ + bl 0x186620 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78e0000 │ │ │ │ - andlt pc, r3, r1, lsr #16 │ │ │ │ + @ instruction: 0xf78d0000 │ │ │ │ + @ instruction: 0xb003ffb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, ror ip │ │ │ │ + umulleq ip, r4, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a530 │ │ │ │ + bl 0xfec1a610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c72f8 │ │ │ │ + blmi 0x4c73d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x186594 │ │ │ │ + bl 0x186674 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, r6, lsr #24 │ │ │ │ + addeq ip, r4, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a584 │ │ │ │ + bl 0xfec1a664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c734c │ │ │ │ + blmi 0x4c742c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x1865e8 │ │ │ │ + bl 0x1866c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, sp, asr #31 │ │ │ │ + andlt pc, r3, sp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq ip, [r4], r2 │ │ │ │ + strdeq ip, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a5d8 │ │ │ │ + bl 0xfec1a6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e7ffc │ │ │ │ + bl 0x3e80dc │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3a4c │ │ │ │ + bl 0x3c3b2c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb40c │ │ │ │ + bl 0x3fb4ec │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xffa0f78d │ │ │ │ + @ instruction: 0xff30f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror fp │ │ │ │ + umulleq ip, r4, ip, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a630 │ │ │ │ + bl 0xfec1a710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8054 │ │ │ │ + bl 0x3e8134 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ - bl 0x3c3aa4 │ │ │ │ + bl 0x3c3b84 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb464 │ │ │ │ + bl 0x3fb544 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff74f78d │ │ │ │ + @ instruction: 0xff04f78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #22 │ │ │ │ + addeq ip, r4, r4, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a688 │ │ │ │ + bl 0xfec1a768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e80ac │ │ │ │ + bl 0x3e818c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3afc │ │ │ │ + bl 0x3c3bdc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb4bc │ │ │ │ + bl 0x3fb59c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff48f78d │ │ │ │ + cdp2 7, 13, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #21 │ │ │ │ + addeq ip, r4, ip, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a6e0 │ │ │ │ + bl 0xfec1a7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8104 │ │ │ │ + bl 0x3e81e4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ - bl 0x3c3b54 │ │ │ │ + bl 0x3c3c34 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb514 │ │ │ │ + bl 0x3fb5f4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - @ instruction: 0xff1cf78d │ │ │ │ + cdp2 7, 10, cr15, cr12, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror sl │ │ │ │ + umulleq ip, r4, r4, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a738 │ │ │ │ + bl 0xfec1a818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e815c │ │ │ │ + bl 0x3e823c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x3c3bac │ │ │ │ + bl 0x3c3c8c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb56c │ │ │ │ + bl 0x3fb64c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 15, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 7, 8, cr15, cr0, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl sl │ │ │ │ + addeq ip, r4, ip, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a790 │ │ │ │ + bl 0xfec1a870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e81b4 │ │ │ │ + bl 0x3e8294 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x3c3c04 │ │ │ │ + bl 0x3c3ce4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb5c4 │ │ │ │ + bl 0x3fb6a4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 12, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 7, 5, cr15, cr4, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #19 │ │ │ │ + addeq ip, r4, r4, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a7e8 │ │ │ │ + bl 0xfec1a8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e820c │ │ │ │ + bl 0x3e82ec │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x3c3c5c │ │ │ │ + bl 0x3c3d3c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb61c │ │ │ │ + bl 0x3fb6fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 9, cr15, cr8, cr13, {4} │ │ │ │ + cdp2 7, 2, cr15, cr8, cr13, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror #18 │ │ │ │ + addeq ip, r4, ip, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a840 │ │ │ │ + bl 0xfec1a920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8264 │ │ │ │ + bl 0x3e8344 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x3c3cb4 │ │ │ │ + bl 0x3c3d94 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb674 │ │ │ │ + bl 0x3fb754 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 6, cr15, cr12, cr13, {4} │ │ │ │ + ldc2l 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl r9 │ │ │ │ + addeq ip, r4, r4, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a898 │ │ │ │ + bl 0xfec1a978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e82bc │ │ │ │ + bl 0x3e839c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x3c3d0c │ │ │ │ + bl 0x3c3dec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb6cc │ │ │ │ + bl 0x3fb7ac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 4, cr15, cr0, cr13, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #564] @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084c8bc │ │ │ │ + ldrdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a8f0 │ │ │ │ + bl 0xfec1a9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8314 │ │ │ │ + bl 0x3e83f4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ - bl 0x3c3d64 │ │ │ │ + bl 0x3c3e44 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb724 │ │ │ │ + bl 0x3fb804 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - cdp2 7, 1, cr15, cr4, cr13, {4} │ │ │ │ + stc2 7, cr15, [r4, #564]! @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #16 │ │ │ │ + addeq ip, r4, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a948 │ │ │ │ + bl 0xfec1aa28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e836c │ │ │ │ + bl 0x3e844c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ - bl 0x3c3dbc │ │ │ │ + bl 0x3c3e9c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb77c │ │ │ │ + bl 0x3fb85c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #16 │ │ │ │ + addeq ip, r4, ip, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9a0 │ │ │ │ + bl 0xfec1aa80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e83c4 │ │ │ │ + bl 0x3e84a4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ - bl 0x3c3e14 │ │ │ │ + bl 0x3c3ef4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb7d4 │ │ │ │ + bl 0x3fb8b4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ + stc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084c7b4 │ │ │ │ + ldrdeq ip, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1a9f8 │ │ │ │ + bl 0xfec1aad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e841c │ │ │ │ + bl 0x3e84fc │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ - bl 0x3c3e6c │ │ │ │ + bl 0x3c3f4c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb82c │ │ │ │ + bl 0x3fb90c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r0, #564] @ 0x234 │ │ │ │ + stc2 7, cr15, [r0, #-564]! @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr r7 │ │ │ │ + addeq ip, r4, ip, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aa50 │ │ │ │ + bl 0xfec1ab30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8474 │ │ │ │ + bl 0x3e8554 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ - bl 0x3c3ec4 │ │ │ │ + bl 0x3c3fa4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb884 │ │ │ │ + bl 0x3fb964 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ + ldc2l 7, cr15, [r4], #564 @ 0x234 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #14 │ │ │ │ + addeq ip, r4, r4, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aaa8 │ │ │ │ + bl 0xfec1ab88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e84cc │ │ │ │ + bl 0x3e85ac │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ - bl 0x3c3f1c │ │ │ │ + bl 0x3c3ffc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb8dc │ │ │ │ + bl 0x3fb9bc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 7, cr15, [r8], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #13 │ │ │ │ + addeq ip, r4, ip, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab00 │ │ │ │ + bl 0xfec1abe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8524 │ │ │ │ + bl 0x3e8604 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - bl 0x3c3f74 │ │ │ │ + bl 0x3c4054 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb934 │ │ │ │ + bl 0x3fba14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [ip], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr r6 │ │ │ │ + addeq ip, r4, r4, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ab58 │ │ │ │ + bl 0xfec1ac38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e857c │ │ │ │ + bl 0x3e865c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ - bl 0x3c3fcc │ │ │ │ + bl 0x3c40ac │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb98c │ │ │ │ + bl 0x3fba6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [r0], #564 @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], ip @ │ │ │ │ + addeq ip, r4, ip, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1abb0 │ │ │ │ + bl 0xfec1ac90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e85d4 │ │ │ │ + bl 0x3e86b4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ - bl 0x3c4024 │ │ │ │ + bl 0x3c4104 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fb9e4 │ │ │ │ + bl 0x3fbac4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r4], #564 @ 0x234 │ │ │ │ + mcrr2 7, 8, pc, r4, cr13 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr #11 │ │ │ │ + addeq ip, r4, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac08 │ │ │ │ + bl 0xfec1ace8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e862c │ │ │ │ + bl 0x3e870c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ - bl 0x3c407c │ │ │ │ + bl 0x3c415c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fba3c │ │ │ │ + bl 0x3fbb1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [r8], {141} @ 0x8d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, asr #10 │ │ │ │ + addeq ip, r4, ip, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ac60 │ │ │ │ + bl 0xfec1ad40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8684 │ │ │ │ + bl 0x3e8764 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ - bl 0x3c40d4 │ │ │ │ + bl 0x3c41b4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fba94 │ │ │ │ + bl 0x3fbb74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mrrc2 7, 8, pc, ip, cr13 @ │ │ │ │ + blx 0xffc019b2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq ip, [r4], r4 │ │ │ │ + addeq ip, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1acb8 │ │ │ │ + bl 0xfec1ad98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e86dc │ │ │ │ + bl 0x3e87bc │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ - bl 0x3c412c │ │ │ │ + bl 0x3c420c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbaec │ │ │ │ + bl 0x3fbbcc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xff101a0a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, ip, r4 │ │ │ │ + @ instruction: 0x0084c3bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad10 │ │ │ │ + bl 0xfec1adf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8734 │ │ │ │ + bl 0x3e8814 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - bl 0x3c4184 │ │ │ │ + bl 0x3c4264 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbb44 │ │ │ │ + bl 0x3fbc24 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r4], {141} @ 0x8d │ │ │ │ + blx 0xfe601a62 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, asr #8 │ │ │ │ + addeq ip, r4, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ad68 │ │ │ │ + bl 0xfec1ae48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e878c │ │ │ │ + bl 0x3e886c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ - bl 0x3c41dc │ │ │ │ + bl 0x3c42bc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbb9c │ │ │ │ + bl 0x3fbc7c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff7019da │ │ │ │ + blx 0x1b01aba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, ror #7 │ │ │ │ + addeq ip, r4, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1adc0 │ │ │ │ + bl 0xfec1aea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e87e4 │ │ │ │ + bl 0x3e88c4 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ - bl 0x3c4234 │ │ │ │ + bl 0x3c4314 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbbf4 │ │ │ │ + bl 0x3fbcd4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfec01a32 │ │ │ │ + blx 0x1001b12 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq ip, r4, r4, r3 │ │ │ │ + @ instruction: 0x0084c2b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae18 │ │ │ │ + bl 0xfec1aef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e883c │ │ │ │ + bl 0x3e891c │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ - bl 0x3c428c │ │ │ │ + bl 0x3c436c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbc4c │ │ │ │ + bl 0x3fbd2c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe101a8a │ │ │ │ + blx 0x501b6a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr r3 │ │ │ │ + addeq ip, r4, ip, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ae70 │ │ │ │ + bl 0xfec1af50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8894 │ │ │ │ + bl 0x3e8974 │ │ │ │ @ instruction: 0xf6430301 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ - bl 0x3c42e4 │ │ │ │ + bl 0x3c43c4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbca4 │ │ │ │ + bl 0x3fbd84 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1601ae2 │ │ │ │ + blx 0xffa01bc0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, ror #5 │ │ │ │ + addeq ip, r4, r4, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1aec8 │ │ │ │ + bl 0xfec1afa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e88ec │ │ │ │ + bl 0x3e89cc │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x3c433c │ │ │ │ + bl 0x3c441c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbcfc │ │ │ │ + bl 0x3fbddc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xb01b3a │ │ │ │ + blx 0xfef01c18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsl #5 │ │ │ │ + addeq ip, r4, ip, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af20 │ │ │ │ + bl 0xfec1b000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8944 │ │ │ │ + bl 0x3e8a24 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x3c4394 │ │ │ │ + bl 0x3c4474 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbd54 │ │ │ │ + bl 0x3fbe34 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1b90 │ │ │ │ + blx 0xfe401c70 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsr r2 │ │ │ │ + addeq ip, r4, r4, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1af78 │ │ │ │ + bl 0xfec1b058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e899c │ │ │ │ + bl 0x3e8a7c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x3c43ec │ │ │ │ + bl 0x3c44cc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbdac │ │ │ │ + bl 0x3fbe8c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff501be8 │ │ │ │ + blx 0x1901cc8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], ip @ │ │ │ │ + strdeq ip, [r4], ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1afd0 │ │ │ │ + bl 0xfec1b0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e89f4 │ │ │ │ + bl 0x3e8ad4 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x3c4444 │ │ │ │ + bl 0x3c4524 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe04 │ │ │ │ + bl 0x3fbee4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfea01c40 │ │ │ │ + blx 0xe01d20 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, r4, lsl #3 │ │ │ │ + addeq ip, r4, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b028 │ │ │ │ + bl 0xfec1b108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8a4c │ │ │ │ + bl 0x3e8b2c │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ - bl 0x3c449c │ │ │ │ + bl 0x3c457c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbe5c │ │ │ │ + bl 0x3fbf3c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1f01c98 │ │ │ │ + blx 0x301d78 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq ip, r4, ip, lsr #2 │ │ │ │ + addeq ip, r4, ip, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b080 │ │ │ │ + bl 0xfec1b160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x3e8aa4 │ │ │ │ + bl 0x3e8b84 │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x3c44f4 │ │ │ │ + bl 0x3c45d4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x3fbeb4 │ │ │ │ + bl 0x3fbf94 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1401cf0 │ │ │ │ + @ instruction: 0xf9dcf78d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq ip, [r4], r4 │ │ │ │ + strdeq fp, [r4], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b0d8 │ │ │ │ + bl 0xfec1b1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7ea0 │ │ │ │ + blmi 0x4c7f80 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x187140 │ │ │ │ + bl 0x187220 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r3, lsr #20 │ │ │ │ + @ instruction: 0xb003f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, lr, ror r0 │ │ │ │ + umulleq fp, r4, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b12c │ │ │ │ + bl 0xfec1b20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7ef4 │ │ │ │ + blmi 0x4c7fd4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x187194 │ │ │ │ + bl 0x187274 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - strdlt pc, [r3], -r9 │ │ │ │ + andlt pc, r3, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq ip, r4, sl, lsr #32 │ │ │ │ + addeq fp, r4, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b180 │ │ │ │ + bl 0xfec1b260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7f48 │ │ │ │ + blmi 0x4c8028 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ - bl 0x1871e8 │ │ │ │ + bl 0x1872c8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, pc, asr #19 │ │ │ │ + andlt pc, r3, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], r6 │ │ │ │ + strdeq fp, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b1d4 │ │ │ │ + bl 0xfec1b2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7f9c │ │ │ │ + blmi 0x4c807c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - bl 0x18723c │ │ │ │ + bl 0x18731c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r5, lsr #19 │ │ │ │ + andlt pc, r3, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsl #31 │ │ │ │ + addeq fp, r4, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b228 │ │ │ │ + bl 0xfec1b308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c7ff0 │ │ │ │ + blmi 0x4c80d0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ - bl 0x187290 │ │ │ │ + bl 0x187370 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, fp, ror r9 @ │ │ │ │ + andlt pc, r3, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsr #30 │ │ │ │ + addeq fp, r4, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b27c │ │ │ │ + bl 0xfec1b35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8044 │ │ │ │ + blmi 0x4c8124 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ - bl 0x1872e4 │ │ │ │ + bl 0x1873c4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r1, asr r9 @ │ │ │ │ + andlt pc, r3, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], sl │ │ │ │ + strdeq fp, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b2d0 │ │ │ │ + bl 0xfec1b3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8098 │ │ │ │ + blmi 0x4c8178 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ - bl 0x187338 │ │ │ │ + bl 0x187418 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r7, lsr #18 │ │ │ │ + @ instruction: 0xb003f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsl #29 │ │ │ │ + addeq fp, r4, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b324 │ │ │ │ + bl 0xfec1b404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c80ec │ │ │ │ + blmi 0x4c81cc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ - bl 0x18738c │ │ │ │ + bl 0x18746c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - strdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr lr │ │ │ │ + addeq fp, r4, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b378 │ │ │ │ + bl 0xfec1b458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8140 │ │ │ │ + blmi 0x4c8220 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ - bl 0x1873e0 │ │ │ │ + bl 0x1874c0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq fp, [r4], lr │ │ │ │ + strdeq fp, [r4], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b3cc │ │ │ │ + bl 0xfec1b4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8194 │ │ │ │ + blmi 0x4c8274 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x187434 │ │ │ │ + bl 0x187514 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r9, lsr #17 │ │ │ │ + andlt pc, r3, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsl #27 │ │ │ │ + addeq fp, r4, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b420 │ │ │ │ + bl 0xfec1b500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c81e8 │ │ │ │ + blmi 0x4c82c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x187488 │ │ │ │ + bl 0x187568 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, pc, ror r8 @ │ │ │ │ + andlt pc, r3, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr sp │ │ │ │ + addeq fp, r4, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b474 │ │ │ │ + bl 0xfec1b554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c823c │ │ │ │ + blmi 0x4c831c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ - bl 0x1874dc │ │ │ │ + bl 0x1875bc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r5, asr r8 @ │ │ │ │ + @ instruction: 0xf78c0000 │ │ │ │ + andlt pc, r3, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, ror #25 │ │ │ │ + addeq fp, r4, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b4c8 │ │ │ │ + bl 0xfec1b5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8290 │ │ │ │ + blmi 0x4c8370 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ - bl 0x187530 │ │ │ │ + bl 0x187610 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, fp, lsr #16 │ │ │ │ + @ instruction: 0xf78c0000 │ │ │ │ + @ instruction: 0xb003ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsl #25 │ │ │ │ + addeq fp, r4, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b51c │ │ │ │ + bl 0xfec1b5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c82e4 │ │ │ │ + blmi 0x4c83c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ - bl 0x187584 │ │ │ │ + bl 0x187664 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf78d0000 │ │ │ │ - andlt pc, r3, r1, lsl #16 │ │ │ │ + @ instruction: 0xf78c0000 │ │ │ │ + mullt r3, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr ip │ │ │ │ + addeq fp, r4, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b570 │ │ │ │ + bl 0xfec1b650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8338 │ │ │ │ + blmi 0x4c8418 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ - bl 0x1875d8 │ │ │ │ + bl 0x1876b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, ror #23 │ │ │ │ + addeq fp, r4, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b5c4 │ │ │ │ + bl 0xfec1b6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c838c │ │ │ │ + blmi 0x4c846c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ - bl 0x18762c │ │ │ │ + bl 0x18770c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, lsr #31 │ │ │ │ + andlt pc, r3, sp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, r2, fp │ │ │ │ + @ instruction: 0x0084bab2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b618 │ │ │ │ + bl 0xfec1b6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c83e0 │ │ │ │ + blmi 0x4c84c0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187680 │ │ │ │ + bl 0x187760 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, lsl #31 │ │ │ │ + andlt pc, r3, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, lsr fp │ │ │ │ + addeq fp, r4, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b66c │ │ │ │ + bl 0xfec1b74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8434 │ │ │ │ + blmi 0x4c8514 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ - bl 0x1876d4 │ │ │ │ + bl 0x1877b4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, asr pc @ │ │ │ │ + andlt pc, r3, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, ror #21 │ │ │ │ + addeq fp, r4, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b6c0 │ │ │ │ + bl 0xfec1b7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8488 │ │ │ │ + blmi 0x4c8568 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ - bl 0x187728 │ │ │ │ + bl 0x187808 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, pc, lsr #30 │ │ │ │ + @ instruction: 0xb003febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, r6, sl │ │ │ │ + @ instruction: 0x0084b9b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b714 │ │ │ │ + bl 0xfec1b7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c84dc │ │ │ │ + blmi 0x4c85bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ - bl 0x18777c │ │ │ │ + bl 0x18785c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r5, lsl #30 │ │ │ │ + mullt r3, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, asr #20 │ │ │ │ + addeq fp, r4, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b768 │ │ │ │ + bl 0xfec1b848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8530 │ │ │ │ + blmi 0x4c8610 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x1877d0 │ │ │ │ + bl 0x1878b0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + andlt pc, r3, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, ror #19 │ │ │ │ + addeq fp, r4, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b7bc │ │ │ │ + bl 0xfec1b89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8584 │ │ │ │ + blmi 0x4c8664 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64f3003 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ - bl 0x187824 │ │ │ │ + bl 0x187904 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - @ instruction: 0xb003feb1 │ │ │ │ + andlt pc, r3, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, sl, r9 │ │ │ │ + @ instruction: 0x0084b8ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b810 │ │ │ │ + bl 0xfec1b8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c85d8 │ │ │ │ + blmi 0x4c86b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ - bl 0x187878 │ │ │ │ + bl 0x187958 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, lsl #29 │ │ │ │ + andlt pc, r3, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, asr #18 │ │ │ │ + addeq fp, r4, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b864 │ │ │ │ + bl 0xfec1b944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c862c │ │ │ │ + blmi 0x4c870c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ - bl 0x1878cc │ │ │ │ + bl 0x1879ac │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, asr lr @ │ │ │ │ + andlt pc, r3, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq fp, [r4], r2 │ │ │ │ + addeq fp, r4, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b8b8 │ │ │ │ + bl 0xfec1b998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8680 │ │ │ │ + blmi 0x4c8760 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ - bl 0x187920 │ │ │ │ + bl 0x187a00 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, lsr lr @ │ │ │ │ + andlt pc, r3, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - umulleq fp, r4, lr, r8 │ │ │ │ + @ instruction: 0x0084b7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b90c │ │ │ │ + bl 0xfec1b9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c86d4 │ │ │ │ + blmi 0x4c87b4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187974 │ │ │ │ + bl 0x187a54 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r9, lsl #28 │ │ │ │ + mullt r3, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, asr #16 │ │ │ │ + addeq fp, r4, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b960 │ │ │ │ + bl 0xfec1ba40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8728 │ │ │ │ + blmi 0x4c8808 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x1879c8 │ │ │ │ + bl 0x187aa8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq fp, [r4], r6 │ │ │ │ + addeq fp, r4, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1b9b4 │ │ │ │ + bl 0xfec1ba94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c877c │ │ │ │ + blmi 0x4c885c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ - bl 0x187a1c │ │ │ │ + bl 0x187afc │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - @ instruction: 0xb003fdb5 │ │ │ │ + andlt pc, r3, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, lsr #15 │ │ │ │ + addeq fp, r4, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba08 │ │ │ │ + bl 0xfec1bae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c87d0 │ │ │ │ + blmi 0x4c88b0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d15, d3 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ - bl 0x187a70 │ │ │ │ + bl 0x187b50 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, fp, lsl #27 │ │ │ │ + andlt pc, r3, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, lr, asr #14 │ │ │ │ + addeq fp, r4, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1ba5c │ │ │ │ + bl 0xfec1bb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8824 │ │ │ │ + blmi 0x4c8904 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ - bl 0x187ac0 │ │ │ │ + bl 0x187ba0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r1, ror #26 │ │ │ │ + strdlt pc, [r3], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq fp, [r4], sl │ │ │ │ + addeq fp, r4, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bab0 │ │ │ │ + bl 0xfec1bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8878 │ │ │ │ + blmi 0x4c8958 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf64d3003 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ - bl 0x187b14 │ │ │ │ + bl 0x187bf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r7, lsr sp @ │ │ │ │ + andlt pc, r3, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r6, lsr #13 │ │ │ │ + addeq fp, r4, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb04 │ │ │ │ + bl 0xfec1bbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c88cc │ │ │ │ + blmi 0x4c89ac │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 q9, d0, d8 │ │ │ │ - bl 0x187b6c │ │ │ │ + bl 0x187c4c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, sp, lsl #26 │ │ │ │ + mullt r3, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, r2, asr r6 │ │ │ │ + addeq fp, r4, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bb58 │ │ │ │ + bl 0xfec1bc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8920 │ │ │ │ + blmi 0x4c8a00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ - bl 0x187bc0 │ │ │ │ + bl 0x187ca0 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - andlt pc, r3, r3, ror #25 │ │ │ │ + andlt pc, r3, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - strdeq fp, [r4], lr │ │ │ │ + addeq fp, r4, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1bbac │ │ │ │ + bl 0xfec1bc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4c8974 │ │ │ │ + blmi 0x4c8a54 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d3, d3 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ - bl 0x187c14 │ │ │ │ + bl 0x187cf4 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf78c0000 │ │ │ │ - @ instruction: 0xb003fcb9 │ │ │ │ + andlt pc, r3, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq fp, r4, sl, lsr #11 │ │ │ │ + addeq fp, r4, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bc00 │ │ │ │ + bl 0xfec1bce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eae38 │ │ │ │ - bl 0x3c822c │ │ │ │ + bl 0x3eaf18 │ │ │ │ + bl 0x3c830c │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8e34 │ │ │ │ + bl 0x3e8f14 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ - bl 0x1c5088 │ │ │ │ + bl 0x1c5168 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r2], #560 @ 0x230 │ │ │ │ + ldc2l 7, cr15, [r2], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r2, asr r5 │ │ │ │ + addeq fp, r4, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bc68 │ │ │ │ + bl 0xfec1bd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaea0 │ │ │ │ - bl 0x3c8294 │ │ │ │ + bl 0x3eaf80 │ │ │ │ + bl 0x3c8374 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8e9c │ │ │ │ + bl 0x3e8f7c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ - bl 0x1c50f0 │ │ │ │ + bl 0x1c51d0 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - stc2 7, cr15, [lr], #560 @ 0x230 │ │ │ │ + ldc2 7, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, ror #9 │ │ │ │ + addeq fp, r4, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bcd0 │ │ │ │ + bl 0xfec1bdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaf08 │ │ │ │ - bl 0x3c82fc │ │ │ │ + bl 0x3eafe8 │ │ │ │ + bl 0x3c83dc │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8f04 │ │ │ │ + bl 0x3e8fe4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vsra.s64 q9, q6, #64 │ │ │ │ - bl 0x1c5158 │ │ │ │ + bl 0x1c5238 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ + stc2 7, cr15, [sl], {140} @ 0x8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, r2, lsl #9 │ │ │ │ + addeq fp, r4, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bd38 │ │ │ │ + bl 0xfec1be18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eaf70 │ │ │ │ - bl 0x3c8364 │ │ │ │ + bl 0x3eb050 │ │ │ │ + bl 0x3c8444 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8f6c │ │ │ │ + bl 0x3e904c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d0, d0[2] │ │ │ │ - bl 0x1c51c0 │ │ │ │ + bl 0x1c52a0 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - mcrr2 7, 8, pc, r6, cr12 @ │ │ │ │ + blx 0xff682a96 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, lsl r4 │ │ │ │ + addeq fp, r4, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1bda0 │ │ │ │ + bl 0xfec1be80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eafd8 │ │ │ │ - bl 0x3c83cc │ │ │ │ + bl 0x3eb0b8 │ │ │ │ + bl 0x3c84ac │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e8fd4 │ │ │ │ + bl 0x3e90b4 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vmla.f d16, d16, d0[3] │ │ │ │ - bl 0x1c5228 │ │ │ │ + bl 0x1c5308 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2], {140} @ 0x8c │ │ │ │ + blx 0xfe982afe │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084b3b2 │ │ │ │ + ldrdeq fp, [r4], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1be08 │ │ │ │ + bl 0xfec1bee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, r4, asr r0 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3eb040 │ │ │ │ - bl 0x3c8434 │ │ │ │ + bl 0x3eb120 │ │ │ │ + bl 0x3c8514 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3e903c │ │ │ │ + bl 0x3e911c │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d0, d0 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1c5290 │ │ │ │ + bl 0x1c5370 │ │ │ │ stcls 3, cr0, [r7], {12} │ │ │ │ strtmi r6, [r4], #2056 @ 0x808 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ - blx 0xff882a86 │ │ │ │ + blx 0x1c82b66 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq fp, r4, sl, asr #6 │ │ │ │ + addeq fp, r4, sl, ror #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r1, r2, r7, ip, sp, pc} │ │ │ │ ldrcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcs fp, [r8], #-3848 @ 0xfffff0f8 │ │ │ │ - blls 0x3d66ac │ │ │ │ + blls 0x3d678c │ │ │ │ svcls 0x000f9e0e │ │ │ │ movwcs r9, #772 @ 0x304 │ │ │ │ movwls r9, #5120 @ 0x1400 │ │ │ │ strls r9, [r3, -r2, lsl #12] │ │ │ │ andls r9, r5, sp, lsl #26 │ │ │ │ - ldc2 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ + stc2 7, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ strls r1, [pc, -r4, ror #21] │ │ │ │ - bl 0x1a2a4ec │ │ │ │ + bl 0x1a2a5cc │ │ │ │ stmib sp, {r0, r2, r6, r8, sl}^ │ │ │ │ andlt r4, r6, ip, lsl #10 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 7, cr15, [r0, #660] @ 0x294 │ │ │ │ + ldclt 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r4, r3, r6, lsl #10 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ mcreq 1, 0, pc, cr0, cr4, {6} @ │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ mcrreq 11, 6, lr, r5, cr5 │ │ │ │ svclt 0x000845e0 │ │ │ │ svclt 0x00044573 │ │ │ │ vmlseq.f32 s28, s8, s31 │ │ │ │ @ instruction: 0x0c05ea6f │ │ │ │ @ instruction: 0xec06e9cd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 7, cr15, [r2, #-660]! @ 0xfffffd6c │ │ │ │ + ldcllt 7, cr15, [r2], #660 @ 0x294 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1bf08 │ │ │ │ + bl 0xfec1bfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8d3c │ │ │ │ + b 0x15f8e1c │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4d6c │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4e4c │ │ │ │ and r7, r8, r8, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4d58 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4e38 │ │ │ │ andsle r7, sp, r7, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4d60 │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4e40 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0xa82bea │ │ │ │ - blne 0xfeb974 │ │ │ │ + blx 0xfee82cc8 │ │ │ │ + blne 0xfeba54 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 7, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ - blvc 0x3c03f4 │ │ │ │ + ldclt 7, cr15, [r8], #660 @ 0x294 │ │ │ │ + blvc 0x3c04d4 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4803b4 │ │ │ │ + blvc 0x480494 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bd1d │ │ │ │ + svclt 0x0000bcad │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1bfb4 │ │ │ │ + bl 0xfec1c094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - ldc 6, cr4, [pc, #12] @ 0xc4dcc │ │ │ │ + ldc 6, cr4, [pc, #12] @ 0xc4eac │ │ │ │ andcc r7, r1, pc, lsl #22 │ │ │ │ @ instruction: 0x670ce9dd │ │ │ │ strmi lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ - ldc 1, cr11, [pc, #44] @ 0xc4dfc │ │ │ │ + ldc 1, cr11, [pc, #44] @ 0xc4edc │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 5, cr4, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7a50104 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r5, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r9, [sl], -r4, lsl #16 │ │ │ │ strls r9, [lr], #-1295 @ 0xfffffaf1 │ │ │ │ strvs lr, [ip, -sp, asr #19] │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bbf1 │ │ │ │ + svclt 0x0000bb81 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c014 │ │ │ │ + bl 0xfec1c0f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ andcc r4, r1, r4, lsl #13 │ │ │ │ movwmi lr, #59869 @ 0xe9dd │ │ │ │ @ instruction: 0x5610e9dd │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x15f8e48 │ │ │ │ + b 0x15f8f28 │ │ │ │ eorle r0, r5, r3, lsl #24 │ │ │ │ - ldc 7, cr2, [pc, #64] @ 0xc4e78 │ │ │ │ + ldc 7, cr2, [pc, #64] @ 0xc4f58 │ │ │ │ and r7, r8, r9, lsl fp │ │ │ │ @ instruction: 0x0c03ea54 │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0xc4e64 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0xc4f44 │ │ │ │ andsle r7, sp, r8, lsl fp │ │ │ │ - ldc 7, cr2, [pc, #32] @ 0xc4e6c │ │ │ │ + ldc 7, cr2, [pc, #32] @ 0xc4f4c │ │ │ │ stmib sp, {r3, r4, r8, r9, fp, ip, sp, lr}^ │ │ │ │ stc 6, cr5, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ movwls r0, #28933 @ 0x7105 │ │ │ │ - blx 0xfe902cf4 │ │ │ │ - blne 0xfeba80 │ │ │ │ + blx 0xd02dd4 │ │ │ │ + blne 0xfebb60 │ │ │ │ stmdals r5, {r1, r2, r8, fp, ip, pc} │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ ldrls r4, [r1], -sl, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, ip, pc}^ │ │ │ │ andlt r4, r9, lr, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 7, cr15, [ip], {165} @ 0xa5 │ │ │ │ - blvc 0x400500 │ │ │ │ + bllt 0xfe802df4 │ │ │ │ + blvc 0x4005e0 │ │ │ │ ldrpl lr, [r0], -sp, asr #19 │ │ │ │ - blvc 0x4804c0 │ │ │ │ + blvc 0x4805a0 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7a540f0 │ │ │ │ - svclt 0x0000bc01 │ │ │ │ + svclt 0x0000bb91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffff0000 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq pc, r0, r0, lsl #30 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andeq r0, r0, r0, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - bllt 0x1702d54 │ │ │ │ + blt 0xffb02e34 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1c0cc │ │ │ │ + bl 0xfec1c1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64b2000 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1849000 │ │ │ │ - svclt 0x0000f965 │ │ │ │ + svclt 0x0000f995 │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x1c7f18 │ │ │ │ - blx 0x3ebf10 │ │ │ │ + blls 0x1c7ff8 │ │ │ │ + blx 0x3ebff0 │ │ │ │ subsmi pc, fp, #0, 24 │ │ │ │ vmlseq.f64 d30, d4, d20 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ svclt 0x00084574 │ │ │ │ mulle r5, ip, r5 │ │ │ │ @ instruction: 0x3e04e9cd │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff082db0 │ │ │ │ - blvc 0x24059c │ │ │ │ + bllt 0x1482e90 │ │ │ │ + blvc 0x24067c │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blvc 0x20055c │ │ │ │ + blvc 0x20063c │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x982dc0 │ │ │ │ + blt 0xfed82ea0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1c144 │ │ │ │ + bl 0xfec1c224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9ecf78b │ │ │ │ + @ instruction: 0xf97cf78b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adcpl pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf924f793 │ │ │ │ - blcs 0x160f38 │ │ │ │ + @ instruction: 0xf8b4f793 │ │ │ │ + blcs 0x161018 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf78b2508 │ │ │ │ - tstpcs r0, #2352 @ p-variant is OBSOLETE @ 0x930 │ │ │ │ + tstpcs r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff4ef791 │ │ │ │ + mrc2 7, 6, pc, cr14, cr1, {4} │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7e04070 │ │ │ │ - blcc 0x1f34b4 │ │ │ │ + blcc 0x1f353c │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr11, {4} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr11, {4} │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7919500 │ │ │ │ - @ instruction: 0xe7e7ff37 │ │ │ │ + strb pc, [r7, r7, asr #29]! @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ - blmi 0x185480 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + blmi 0x185560 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1845243 │ │ │ │ - svclt 0x0000f8f3 │ │ │ │ - eorseq fp, r3, ip, asr fp │ │ │ │ - addvs r2, r2, r0, lsl #4 │ │ │ │ - andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmla.f q11, , d2[0] │ │ │ │ - @ instruction: 0xf04f5202 │ │ │ │ - stmdbeq fp, {r0, sl, fp} │ │ │ │ - mcrreq 11, 0, lr, r2, cr12 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + svclt 0x0000f923 │ │ │ │ + eorseq fp, r3, r4, lsr #25 │ │ │ │ + movwpl pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf04f2201 │ │ │ │ + @ instruction: 0xf8c00c00 │ │ │ │ + bl 0x1750e8 │ │ │ │ + stmdbeq fp, {r0, r1, r6, r9} │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + vmlal.u , d1, d2[0] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vmov.i32 d28, #144 @ 0x00000090 │ │ │ │ + @ instruction: 0xf8c03c00 │ │ │ │ + vmov.i32 d28, #148 @ 0x00000094 │ │ │ │ + vqdmulh.s , , d0[0] │ │ │ │ + subseq r4, r2, r2, asr #2 │ │ │ │ + @ instruction: 0xf8c0430b │ │ │ │ + sbcvs ip, r3, r8, lsl r0 │ │ │ │ + andcs r6, r0, r2, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stcpl 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ + andcs r0, r1, #180224 @ 0x2c000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - subvs r0, r2, r2, asr r0 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - tstmi r3, #-2147483632 @ 0x80000010 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - strlt r0, [r0, #-776] @ 0xfffffcf8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stcmi 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - cdppl 3, 0, cr15, cr2, cr1, {6} │ │ │ │ - stceq 1, cr15, [r1], {12} │ │ │ │ + subeq lr, ip, #2048 @ 0x800 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + vaddl.u8 q11, d1, d2 │ │ │ │ + b 0x1191a2c │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + @ instruction: 0xf10c4c00 │ │ │ │ + subseq r0, r2, r1, lsl #24 │ │ │ │ movwgt lr, #10688 @ 0x29c0 │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - bl 0x14d850 │ │ │ │ - vmlal.u q8, d1, d2[3] │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - subseq r0, fp, r2, asr #28 │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ - ands pc, r0, r0, asr #17 │ │ │ │ - stmib r0, {r1, sp, lr}^ │ │ │ │ - subvs ip, r3, r5, lsl #2 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + movwcc pc, #961 @ 0x3c1 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + stmib r0, {r6, r8, ip}^ │ │ │ │ + orrvs ip, r1, r4, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0034242 │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ tstmi r3, #0, 24 │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ andgt pc, r4, r0, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - addvs r0, r3, r2, asr r0 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ + subseq r6, r3, r3, lsl #1 │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ stmib r0, {r6, r8, ip}^ │ │ │ │ - cmpvs r1, r3, lsl #6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + andcs r2, r0, r4, lsl #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r4, r3, sl, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andvs r4, r3, sl, lsl #6 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vldmiaeq r1, {s28-s106} │ │ │ │ - @ instruction: 0xf001b500 │ │ │ │ - vsubl.u8 q8, d1, d1 │ │ │ │ - @ instruction: 0xf00c0342 │ │ │ │ - cmpvs r2, r8, lsl #24 │ │ │ │ - b 0x13c7628 │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - vsubl.u8 q8, d1, d2 │ │ │ │ - vsubw.u8 , , d0 │ │ │ │ - tstmi sl, #3088 @ 0xc10 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ - tstvs r2, r8, lsl #6 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + strlt r0, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + stmdbeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ + cdpne 3, 0, cr15, cr0, cr1, {6} │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + stceq 0, cr15, [r1], {1} │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + stcleq 1, cr6, [fp], {3} │ │ │ │ + andsgt pc, r4, r0, asr #17 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ - and pc, ip, r0, asr #17 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf8c04313 │ │ │ │ - addvs ip, r1, r4 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + andvs r1, r3, r1, asr #3 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - bl 0x3f254c │ │ │ │ - blx 0x185a58 │ │ │ │ - stmib r0, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - stcleq 2, cr3, [sl], {1} │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - cdppl 3, 0, cr15, cr1, cr1, {6} │ │ │ │ - stmibeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ - tsteq ip, r1, lsl #20 │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + b 0x118da2c │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf8c05e01 │ │ │ │ + bl 0x17d268 │ │ │ │ + addsmi r0, sl, ip, asr #24 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + tstvs r2, r2, asr #2 │ │ │ │ + mcrreq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0xf8c0430b │ │ │ │ - andvs lr, r2, ip │ │ │ │ - vpmax.u8 d15, d3, d12 │ │ │ │ - andcs r6, r0, r3, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-2442] @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ + andvs ip, r3, r4 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + b 0x118da80 │ │ │ │ + vsubw.u8 q8, , d14 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + @ instruction: 0xf8c05e01 │ │ │ │ + blx 0x3fd2ac │ │ │ │ + @ instruction: 0xf8c0fc02 │ │ │ │ + addsmi ip, sl, r4 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + andvs r6, r3, r2, asr #1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0035e01 │ │ │ │ - blx 0x3c5dcc │ │ │ │ - vmull.u8 , d1, d2 │ │ │ │ - vmlal.u q10, d1, d2[0] │ │ │ │ - @ instruction: 0xf8c03142 │ │ │ │ - movwmi lr, #45064 @ 0xb008 │ │ │ │ - andvs r0, r3, r2, asr r0 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ + @ instruction: 0xf1c3088a │ │ │ │ + stmib r0, {r4, r8, r9}^ │ │ │ │ + stcleq 12, cr3, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x1195f04 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ + msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ + @ instruction: 0x3c02e9c0 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0030142 │ │ │ │ + movwmi r0, #41736 @ 0xa308 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ stcleq 5, cr11, [fp], {0} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, pc, #1 │ │ │ │ stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #4 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185a54 │ │ │ │ + b 0x1185bb0 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r4, r2, r2, asr #2 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r4, r3, r2, asr #2 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {sl, fp, ip, sp, lr} │ │ │ │ - stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ + stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + stcvc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ andeq pc, r8, #2 │ │ │ │ + stceq 1, cr15, [r2], {204} @ 0xcc │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ + mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r1, r6, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #2 │ │ │ │ + sbcvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strlt r0, [r0, #-3274] @ 0xfffff336 │ │ │ │ + stcleq 5, cr11, [sl], {0} │ │ │ │ vmlal.u8 q8, d17, d11 │ │ │ │ + vmull.u8 , d1, d1 │ │ │ │ @ instruction: 0xf0023e42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - b 0x115c28c │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - vsubl.u8 q14, d1, d2 │ │ │ │ - vmlal.u q8, d1, d2[0] │ │ │ │ - tstmi r3, #-2147483632 @ 0x80000010 │ │ │ │ - smlabtcc r0, r0, r9, lr │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x11458fc │ │ │ │ + movwmi r0, #45582 @ 0xb20e │ │ │ │ + andgt pc, r4, r0, asr #17 │ │ │ │ + andvs r6, r3, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x1185afc │ │ │ │ + b 0x1185c5c │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ andvs r4, r3, r1, lsl #3 │ │ │ │ smlabtcs r1, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - addvs r0, r3, sl, lsl #18 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0024c42 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033142 │ │ │ │ - b 0x1145f18 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0024342 │ │ │ │ + @ instruction: 0xf0010208 │ │ │ │ + tstmi sl, #3840 @ 0xf00 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ + strlt r0, [r0, #-2315] @ 0xfffff6f5 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ + cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r2, r3, r2, lsl #24 │ │ │ │ + andvs r2, r3, r2, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13c758c │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf10c7c00 │ │ │ │ - @ instruction: 0xf0020c01 │ │ │ │ + b 0x14b28b0 │ │ │ │ + vmov.i32 d17, #37375 @ 0x000091ff │ │ │ │ + stmeq sl, {r9, sl, fp, ip, sp, lr} │ │ │ │ + @ instruction: 0xf10e0ccb │ │ │ │ + @ instruction: 0xf00c0e01 │ │ │ │ + @ instruction: 0xf8c00c08 │ │ │ │ + vaddl.u8 q15, d1, d12 │ │ │ │ + b 0x13d8dd4 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x114588c │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x11519ec │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vldmiaeq r1, {s28-s106} │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ + stmdbeq sl, {r8, sl, ip, sp, pc} │ │ │ │ cdpeq 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - @ instruction: 0xf00c090b │ │ │ │ + @ instruction: 0xf00c0ccb │ │ │ │ @ instruction: 0xf0020c08 │ │ │ │ - b 0x13c5bd4 │ │ │ │ + b 0x13c5d34 │ │ │ │ @ instruction: 0xf0030c0e │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ vmull.p8 q14, d1, d2 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x11558d4 │ │ │ │ + vqdmulh.s q10, , d2[0] │ │ │ │ + b 0x1151a34 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r6, r3, r2, asr #1 │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x1196038 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + @ instruction: 0x1c11ea4f │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf00c2200 │ │ │ │ + sbcvs r0, r2, r8, lsl #24 │ │ │ │ + b 0x13c7780 │ │ │ │ + @ instruction: 0xf0020c03 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + tstmi sl, #134217729 @ 0x8000001 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + @ instruction: 0x2c01e9c0 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13c7664 │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf10c5c00 │ │ │ │ - @ instruction: 0xf0020c01 │ │ │ │ + b 0x14b2988 │ │ │ │ + vmov.i32 d17, #37375 @ 0x000091ff │ │ │ │ + stmeq sl, {r9, sl, fp, ip, lr} │ │ │ │ + @ instruction: 0xf10e0ccb │ │ │ │ + @ instruction: 0xf00c0e01 │ │ │ │ + @ instruction: 0xf8c00c08 │ │ │ │ + vaddl.u8 q15, d1, d12 │ │ │ │ + b 0x13d8eac │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x1145964 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1151ac4 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf001090a │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - @ instruction: 0xf0024c42 │ │ │ │ - addvs r0, r3, r8, lsl #4 │ │ │ │ - b 0x11487b4 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - vmull.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf1cc3142 │ │ │ │ - movwmi r0, #48130 @ 0xbc02 │ │ │ │ - @ instruction: 0xf8c06042 │ │ │ │ - andvs ip, r3, ip │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0x1c11ea4f │ │ │ │ - @ instruction: 0xf00cb500 │ │ │ │ - vmull.u8 q8, d1, d8 │ │ │ │ - stcleq 14, cr4, [sl], {66} @ 0x42 │ │ │ │ - b 0x13c76f4 │ │ │ │ - @ instruction: 0xf8c00c0e │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - @ instruction: 0xf1cc5c00 │ │ │ │ - @ instruction: 0xf0020c02 │ │ │ │ + movwvc pc, #961 @ 0x3c1 @ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf1c3090a │ │ │ │ + stmib r0, {r1, r8, r9}^ │ │ │ │ + stcleq 3, cr12, [fp], {2} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0x1196224 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + b 0x14b2a14 │ │ │ │ + vmov.i32 d17, #37375 @ 0x000091ff │ │ │ │ + stmeq sl, {r9, sl, fp, ip, lr} │ │ │ │ + @ instruction: 0xf1ce0ccb │ │ │ │ + @ instruction: 0xf00c0e02 │ │ │ │ + @ instruction: 0xf8c00c08 │ │ │ │ + vaddl.u8 q15, d1, d12 │ │ │ │ + b 0x13d8f38 │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ @ instruction: 0xf8c00308 │ │ │ │ - vaddl.u8 q14, d1, d12 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x11459f4 │ │ │ │ + vaddl.u8 q14, d1, d8 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1151b50 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0x1c11ea4f │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ cdpmi 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - @ instruction: 0xf00c088b │ │ │ │ + @ instruction: 0xf00c0ccb │ │ │ │ @ instruction: 0xf0020c08 │ │ │ │ - b 0x13c5d3c │ │ │ │ + b 0x13c5e98 │ │ │ │ @ instruction: 0xf0030c0e │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ stmib r0, {r0, r9, sl, fp, ip, lr}^ │ │ │ │ vmull.p8 q14, d1, d2 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - b 0x1145a3c │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + b 0x1151b98 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x914568 │ │ │ │ - @ instruction: 0xf002f30c │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ + msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ + @ instruction: 0x3c02e9c0 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0020c42 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x1145a7c │ │ │ │ + b 0x1151bd8 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ + @ instruction: 0xf1c3088a │ │ │ │ stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + stcleq 12, cr3, [fp], {2} │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ + @ instruction: 0xf1c3088a │ │ │ │ stmib r0, {r3, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, fp, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + stcleq 12, cr3, [fp], {2} │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - stcleq 3, cr2, [sl], {1} │ │ │ │ + stmeq sl, {r0, r8, r9, sp} │ │ │ │ movwgt lr, #10688 @ 0x29c0 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0020c42 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x1145b2c │ │ │ │ + b 0x1151c88 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - stmeq fp, {r1, r8, r9, lr, pc} │ │ │ │ - sbcsmi lr, r1, #12, 20 @ 0xc000 │ │ │ │ + stcleq 3, cr12, [fp], {2} │ │ │ │ + addseq lr, r1, #12, 20 @ 0xc000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ - @ instruction: 0xf003b500 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x1194f88 │ │ │ │ - andvs r0, r3, lr, lsl #6 │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ - stcmi 3, cr15, [r4], {193} @ 0xc1 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + andgt pc, ip, r0, asr #17 │ │ │ │ + vpmax.s8 d15, d12, d17 │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs ip, r3, r2, lsl #4 │ │ │ │ + smlabtmi r4, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x1195c38 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - strlt r0, [r0, #-3275] @ 0xfffff335 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - cdpcc 3, 4, cr15, cr2, cr1, {6} │ │ │ │ - stcmi 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ - andgt lr, r2, #192, 18 @ 0x300000 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ tstmi sl, #0, 24 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + @ instruction: 0xf8c00308 │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vqdmulh.s , , d2[0] │ │ │ │ + b 0x1195c70 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + @ instruction: 0xf04f0208 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r0, #45378 @ 0xb142 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 5, cr11, [sl], {0} │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - vqrdmlah.s , , d2[0] │ │ │ │ + stmeq sl, {r8, sl, ip, sp, pc} │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + vqrdmlah.s q8, , d2[0] │ │ │ │ @ instruction: 0xf0024c81 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x1145c74 │ │ │ │ + b 0x1151dd8 │ │ │ │ movwmi r0, #45582 @ 0xb20e │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - subvs r6, r3, r2 │ │ │ │ + andvs r6, r3, r2, asr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1c990 │ │ │ │ + bl 0xfec1caf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0xfe1035d0 │ │ │ │ + @ instruction: 0xf9cef78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f956c │ │ │ │ + bls 0x1f96d0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 , q14, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [lr, #556]! @ 0x22c │ │ │ │ + ldc2 7, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a7b8 │ │ │ │ + addeq sl, r4, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1c9f4 │ │ │ │ + bl 0xfec1cb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x1483634 │ │ │ │ + @ instruction: 0xf99cf78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f95d0 │ │ │ │ + bls 0x1f9734 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ vhadd.s8 d17, d14, d0 │ │ │ │ vaddw.s8 q8, q0, d12 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [ip, #556]! @ 0x22c │ │ │ │ + stc2 7, cr15, [sl, #-556] @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr r7 │ │ │ │ + strdeq sl, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ca58 │ │ │ │ + bl 0xfec1cbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - blx 0x803698 │ │ │ │ + @ instruction: 0xf96af78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9634 │ │ │ │ + bls 0x1f9798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [sl, #556] @ 0x22c │ │ │ │ + ldc2l 7, cr15, [r8], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], r0 │ │ │ │ + addeq sl, r4, ip, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cabc │ │ │ │ + bl 0xfec1cc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9eaf78b │ │ │ │ + @ instruction: 0xf938f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9698 │ │ │ │ + bls 0x1f97fc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + stc2 7, cr15, [r6], #556 @ 0x22c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, lsl #13 │ │ │ │ + addeq sl, r4, r8, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb20 │ │ │ │ + bl 0xfec1cc84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf9b8f78b │ │ │ │ + @ instruction: 0xf906f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f96fc │ │ │ │ + bls 0x1f9860 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vsra.s64 q10, q10, #64 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsr #12 │ │ │ │ + addeq sl, r4, r4, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cb84 │ │ │ │ + bl 0xfec1cce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf986f78b │ │ │ │ + @ instruction: 0xf8d4f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9760 │ │ │ │ + bls 0x1f98c4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 7, cr15, [r4], #556 @ 0x22c │ │ │ │ + mcrr2 7, 8, pc, r2, cr11 @ │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, asr #11 │ │ │ │ + addeq sl, r4, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cbe8 │ │ │ │ + bl 0xfec1cd4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf954f78b │ │ │ │ + @ instruction: 0xf8a2f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f97c4 │ │ │ │ + bls 0x1f9928 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 7, cr15, [r2], {139} @ 0x8b │ │ │ │ + ldc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #10 │ │ │ │ + strdeq sl, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cc4c │ │ │ │ + bl 0xfec1cdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf922f78b │ │ │ │ + @ instruction: 0xf870f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9828 │ │ │ │ + bls 0x1f998c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 7, cr15, [r0], {139} @ 0x8b │ │ │ │ + blx 0xff883a22 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r4], ip │ │ │ │ + umulleq sl, r4, r8, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ccb0 │ │ │ │ + bl 0xfec1ce14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8ecf78b │ │ │ │ + @ instruction: 0xf83af78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9894 │ │ │ │ + bls 0x1f99f8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 7, 8, pc, sl, cr11 @ │ │ │ │ + blx 0xfeb03a8e │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, r0, r4 │ │ │ │ + addeq sl, r4, ip, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cd1c │ │ │ │ + bl 0xfec1ce80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdavc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf8b6f78b │ │ │ │ + @ instruction: 0xf804f78b │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9900 │ │ │ │ + bls 0x1f9a64 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 7, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ + blx 0x1d83afa │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, lsr #8 │ │ │ │ + addeq sl, r4, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cd88 │ │ │ │ + bl 0xfec1ceec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf880f78b │ │ │ │ + @ instruction: 0xffcef78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f996c │ │ │ │ + bls 0x1f9ad0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffc83a02 │ │ │ │ + blx 0x1003b66 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0084a3b8 │ │ │ │ + addeq sl, r4, r4, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cdf4 │ │ │ │ + bl 0xfec1cf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmdbvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf84af78b │ │ │ │ + @ instruction: 0xff98f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f99d8 │ │ │ │ + bls 0x1f9b3c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef03a6e │ │ │ │ + blx 0x283bd2 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, ip, asr #6 │ │ │ │ + addeq sl, r4, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1ce60 │ │ │ │ + bl 0xfec1cfc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xf814f78b │ │ │ │ + @ instruction: 0xff62f78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9a44 │ │ │ │ + bls 0x1f9ba8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe183ada │ │ │ │ + blx 0xff503c3c │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r0, ror #5 │ │ │ │ + addeq sl, r4, ip, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cecc │ │ │ │ + bl 0xfec1d030 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr}^ │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffdef78a │ │ │ │ + @ instruction: 0xff2cf78a │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9ab0 │ │ │ │ + bls 0x1f9c14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1403b46 │ │ │ │ + blx 0xfe783ca8 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r4, ror r2 │ │ │ │ + addeq sl, r4, r0, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cf38 │ │ │ │ + bl 0xfec1d09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xffa8f78a │ │ │ │ + cdp2 7, 15, cr15, cr6, cr10, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9b1c │ │ │ │ + bls 0x1f9c80 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d0, d0[6] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x683bb2 │ │ │ │ + blx 0x1a03d14 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r4, r8, lsl #4 │ │ │ │ + addeq sl, r4, r4, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec1cfa4 │ │ │ │ + bl 0xfec1d108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q8 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf6480fe0 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ addlt r0, r6, r3, lsr r3 │ │ │ │ ldmvc r8, {r2, r9, sl, lr} │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ - @ instruction: 0xff72f78a │ │ │ │ + cdp2 7, 12, cr15, cr0, cr10, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ - bls 0x1f9b88 │ │ │ │ + bls 0x1f9cec │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85c9905 │ │ │ │ ldrmi r3, [r8], #-3 │ │ │ │ andls r4, r2, r9, lsl r4 │ │ │ │ stmib sp, {r3, r4, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1000 │ │ │ │ vmla.f d19, d16, d0[7] │ │ │ │ strtmi r0, [r3], #-401 @ 0xfffffe6f │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff903c1c │ │ │ │ + blx 0xc83d80 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r4, ip, r1 │ │ │ │ + addeq sl, r4, r8, lsr r0 │ │ │ │ stmvs fp, {r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorle r2, r2, sp, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d0a3c │ │ │ │ + blle 0x6d0ba0 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - bllt 0xd04fc8 │ │ │ │ + bllt 0xd050e4 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x114a7c │ │ │ │ + blcs 0x114be0 │ │ │ │ strtmi sp, [r0], -r6, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0xfe783e08 │ │ │ │ + blx 0x1183f6c │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavs sl!, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ @ instruction: 0xf78a9202 │ │ │ │ - bls 0x184960 │ │ │ │ + bls 0x1847fc │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13952 @ 0x3680 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0xff403cf0 │ │ │ │ + blx 0x783e54 │ │ │ │ andls r6, r2, #6946816 @ 0x6a0000 │ │ │ │ - blx 0xf03ce4 │ │ │ │ + @ instruction: 0xf986f78a │ │ │ │ strmi r9, [r7], -r2, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9d8f7df │ │ │ │ + @ instruction: 0xf980f7df │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - blx 0xc83cf8 │ │ │ │ + @ instruction: 0xf97cf78a │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ strtmi r9, [r0], -r2 │ │ │ │ - @ instruction: 0xf9cef7df │ │ │ │ + @ instruction: 0xf976f7df │ │ │ │ stmdbvs r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf78a681e │ │ │ │ - stmdbls r2, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strbmi r1, [r2], -r0 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdavs r9!, {r3, r6, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0x1f83e7c │ │ │ │ - blcs 0xe1e90 │ │ │ │ + blx 0x983fe0 │ │ │ │ + blcs 0xe1ff4 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed86b20 │ │ │ │ + blx 0xfed86c84 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, ror #15] │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x406b24 │ │ │ │ + blcs 0x406c88 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, asr #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {128} @ 0x80 │ │ │ │ - blle 0x510b54 │ │ │ │ + blle 0x510cb8 │ │ │ │ @ instruction: 0xf01c4620 │ │ │ │ - ldmiblt r8!, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1e9f34 │ │ │ │ + blcc 0x1ea098 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e32100 │ │ │ │ - andcs pc, r1, r5, lsl sl @ │ │ │ │ + @ instruction: 0x2001f9bd │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf78a9203 │ │ │ │ - bls 0x1c484c │ │ │ │ + bls 0x1c46e8 │ │ │ │ strtmi r4, [sl], r3, lsl #13 │ │ │ │ andseq r6, r2, #2686976 @ 0x290000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0x1283dfc │ │ │ │ + @ instruction: 0xf994f78f │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x204830 │ │ │ │ + bls 0x2046cc │ │ │ │ andls r6, r3, r9, lsr #16 │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - @ instruction: 0xf78afa39 │ │ │ │ - @ instruction: 0xf8d8f9db │ │ │ │ + @ instruction: 0xf78af987 │ │ │ │ + @ instruction: 0xf8d8f929 │ │ │ │ pkhbtmi r3, r1, r8 │ │ │ │ svcvs 0x00e3b953 │ │ │ │ mcrrle 11, 0, r2, pc, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, pc, asr #2 │ │ │ │ @ instruction: 0xf78a2000 │ │ │ │ - ands pc, fp, pc, ror #28 │ │ │ │ + @ instruction: 0xe01bfdbd │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9204 │ │ │ │ - bls 0x204654 │ │ │ │ + bls 0x2044f0 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f933 │ │ │ │ + @ instruction: 0xf8d8f8db │ │ │ │ andls r2, r4, #0 │ │ │ │ - @ instruction: 0xf988f78a │ │ │ │ + @ instruction: 0xf8d6f78a │ │ │ │ strmi r9, [r1], -r4, lsl #20 │ │ │ │ strtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf928f7df │ │ │ │ + @ instruction: 0xf8d0f7df │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7962104 │ │ │ │ - strbmi pc, [r8], -r5, lsl #24 @ │ │ │ │ + @ instruction: 0x4648fb53 │ │ │ │ ldrbmi r9, [sl], -r0 │ │ │ │ strbmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0xf78a47b8 │ │ │ │ - @ instruction: 0x4607f973 │ │ │ │ - @ instruction: 0xf970f78a │ │ │ │ + strmi pc, [r7], -r1, asr #17 │ │ │ │ + @ instruction: 0xf8bef78a │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7964638 │ │ │ │ - strbmi pc, [r9], -sp, asr #22 @ │ │ │ │ + @ instruction: 0x4649fa9b │ │ │ │ @ instruction: 0xf7964630 │ │ │ │ - @ instruction: 0xf8d8fb63 │ │ │ │ + @ instruction: 0xf8d8fab1 │ │ │ │ ldrtmi r1, [sl], -r4 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - @ instruction: 0xf8d8f9c5 │ │ │ │ + @ instruction: 0xf8d8f96d │ │ │ │ ldrtmi r1, [r2], -r0 │ │ │ │ @ instruction: 0xf7df4620 │ │ │ │ - svcvs 0x00e3f9bf │ │ │ │ + svcvs 0x00e3f967 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf1a3af6f │ │ │ │ - blx 0xfed86c98 │ │ │ │ + blx 0xfed86dfc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strb r6, [r7, -r3, ror #15]! │ │ │ │ - blcs 0x114ca0 │ │ │ │ + blcs 0x114e04 │ │ │ │ @ instruction: 0xf7fed9b4 │ │ │ │ - svclt 0x0000ff17 │ │ │ │ + svclt 0x0000fed5 │ │ │ │ @ instruction: 0xf8d0b510 │ │ │ │ @ instruction: 0xf8dcc050 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ andsle r6, r4, r0, ror pc │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ svcvs 0x0070f41c │ │ │ │ ldmib r1, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ - blx 0xfed798c4 │ │ │ │ - b 0x1402ec4 │ │ │ │ + blx 0xfed79a28 │ │ │ │ + b 0x1403028 │ │ │ │ ldmdbeq fp, {r1, r2, r3, sl, fp}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ ldmdblt r3, {r0, r8, r9} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andcs lr, r0, r0, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -186211,69 +186302,69 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed680dc │ │ │ │ + blx 0xfed68240 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc004 │ │ │ │ eorsle r0, ip, sp, lsl #30 │ │ │ │ svceq 0x000ff1bc │ │ │ │ ldrmi sp, [sl], r3, ror #1 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [r8], fp, ror #31 │ │ │ │ - blcs 0x157a10 │ │ │ │ - blcc 0x1fd5ec │ │ │ │ + blcs 0x157b74 │ │ │ │ + blcc 0x1fd750 │ │ │ │ stmdale r4!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - ldrdlt pc, [r0, #161]! @ 0xa1 │ │ │ │ + strhlt pc, [r0, #175]! @ 0xaf @ │ │ │ │ ldrdcs pc, [r4], -r8 │ │ │ │ @ instruction: 0xf78a9201 │ │ │ │ - bls 0x1444ec │ │ │ │ + bls 0x144388 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - @ instruction: 0xf642f87f │ │ │ │ + @ instruction: 0xf642f827 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ ldmdavs sp, {} @ │ │ │ │ - stc2 7, cr15, [ip, #552] @ 0x228 │ │ │ │ + ldc2l 7, cr15, [sl], {138} @ 0x8a │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strbmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ svcvs 0x00fbbb03 │ │ │ │ andcs fp, r1, fp, ror r9 │ │ │ │ - blcs 0x100070 │ │ │ │ + blcs 0x1001d4 │ │ │ │ @ instruction: 0xf04fdada │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8fef7e3 │ │ │ │ + @ instruction: 0xf8a6f7e3 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcle r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf1a3e7a5 │ │ │ │ - blx 0xfed86dd8 │ │ │ │ + blx 0xfed86f3c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867fb │ │ │ │ - stc2l 7, cr15, [sl, #-552]! @ 0xfffffdd8 │ │ │ │ + ldc2 7, cr15, [r8], #552 @ 0x228 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ - @ instruction: 0xf7df710c │ │ │ │ - strb pc, [r0, r7, lsr #16]! @ │ │ │ │ + @ instruction: 0xf7de710c │ │ │ │ + strb pc, [r0, pc, asr #31]! @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf78f4630 │ │ │ │ - @ instruction: 0xf8d8f933 │ │ │ │ + @ instruction: 0xf8d8f881 │ │ │ │ ldrtmi r1, [r2], -r4 │ │ │ │ @ instruction: 0xf7df4638 │ │ │ │ - ldrb pc, [r2, r1, lsl #18] @ │ │ │ │ + ldrb pc, [r2, r9, lsr #17] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb083 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186294,194 +186385,194 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ mcrrle 11, 0, r2, r0, cr2 │ │ │ │ - blle 0x11177f4 │ │ │ │ + blle 0x1117958 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #17 │ │ │ │ eorsle r2, sp, r0, lsl #22 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf8baf78a │ │ │ │ + @ instruction: 0xf808f78a │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - stmdavs r2!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf78a9200 │ │ │ │ - bls 0x104550 │ │ │ │ - blls 0x117ac4 │ │ │ │ + stmdavs r2!, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7899200 │ │ │ │ + bls 0x1063ec │ │ │ │ + blls 0x117c28 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78f625e │ │ │ │ - blls 0x1045dc │ │ │ │ + blls 0x104478 │ │ │ │ ldmdavs ip, {r3, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [lr], #552 @ 0x228 │ │ │ │ + ldc2 7, cr15, [ip], #-552 @ 0xfffffdd8 │ │ │ │ strmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed86ef0 │ │ │ │ + blx 0xfed87054 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ - blcc 0x200158 │ │ │ │ + blcc 0x2002bc │ │ │ │ ldmible sp!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - ubfx pc, fp, #16, #19 │ │ │ │ + ldrb pc, [r2, r3, lsl #16]! @ │ │ │ │ stmdbeq r0, {r0, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd00b │ │ │ │ vst4.8 {d3-d6}, [r3], r4 │ │ │ │ - blcs 0xdf0dc │ │ │ │ - bcs 0xf5f80 │ │ │ │ + blcs 0xdf240 │ │ │ │ + bcs 0xf60e4 │ │ │ │ movwcs fp, #7946 @ 0x1f0a │ │ │ │ movwcs r2, #768 @ 0x300 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1d540 │ │ │ │ + bl 0xfec1d6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs ip, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stccs 0, cr11, [sp], {131} @ 0x83 │ │ │ │ svcvs 0x00c3d00f │ │ │ │ @ instruction: 0x460c4616 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [lr], {128} @ 0x80 │ │ │ │ - blle 0x490f64 │ │ │ │ + blle 0x4910c8 │ │ │ │ @ instruction: 0xf01c4628 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcc 0x1f5b40 │ │ │ │ + blcc 0x1f5ca4 │ │ │ │ stmible pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [fp, pc, lsl #16]! @ │ │ │ │ + @ instruction: 0xf7e24628 │ │ │ │ + @ instruction: 0xe7ebffb7 │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - @ instruction: 0xf830f78a │ │ │ │ + @ instruction: 0xff7ef789 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ - @ instruction: 0xf78f625e │ │ │ │ - stmdavs r2!, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x4acfbc │ │ │ │ + @ instruction: 0xf78e625e │ │ │ │ + stmdavs r2!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x4ad120 │ │ │ │ stmib sp, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf7892300 │ │ │ │ - bls 0x106294 │ │ │ │ + bls 0x106130 │ │ │ │ andls r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4628 │ │ │ │ - ldmib sp, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46396818 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00ebb989 │ │ │ │ rscvs r2, sl, sp, lsl #4 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0x2000e7b8 │ │ │ │ - mrrc2 7, 8, pc, r2, cr10 @ │ │ │ │ + blx 0xfe90438e │ │ │ │ strmi r9, [r1], -r0, lsl #22 │ │ │ │ strtmi lr, [r8], -r7, ror #15 │ │ │ │ - ldc2 7, cr15, [r8, #1016] @ 0x3f8 │ │ │ │ + ldc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1870fc │ │ │ │ - bvs 0x74723c │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x187260 │ │ │ │ + bvs 0x7473a0 │ │ │ │ andcs lr, r0, r6, ror #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x187130 │ │ │ │ - blvs 0x747270 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x187294 │ │ │ │ + blvs 0x7473d4 │ │ │ │ andcs lr, r0, ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x187164 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x1872c8 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x187198 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x1872fc │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1871cc │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x187330 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r8, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x187200 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x187364 │ │ │ │ svcvs 0x001a0382 │ │ │ │ andcs lr, r0, r4, ror #13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -186504,111 +186595,111 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #12, 12 @ 0xc00000 │ │ │ │ - blcs 0x157dcc │ │ │ │ + blcs 0x157f30 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfd5d4 │ │ │ │ + blcs 0xfd738 │ │ │ │ ldrtmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8a2f01c │ │ │ │ + @ instruction: 0xf890f01c │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x200544 │ │ │ │ + blcc 0x2006a8 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - ldrb pc, [r2, fp, ror #29]! @ │ │ │ │ + @ instruction: 0xe7f2fe93 │ │ │ │ andls r6, r0, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xff0cf789 │ │ │ │ + cdp2 7, 5, cr15, cr10, cr9, {4} │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46062397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x1061f4 │ │ │ │ - blls 0x117e20 │ │ │ │ + bls 0x106090 │ │ │ │ + blls 0x117f84 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x106280 │ │ │ │ + blls 0x10611c │ │ │ │ @ instruction: 0x462a4631 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ ldmdblt r9, {r0, r5, r6, r7, fp, sp, lr}^ │ │ │ │ andcs r6, sp, #1004 @ 0x3ec │ │ │ │ - blcs 0xdea18 │ │ │ │ + blcs 0xdeb7c │ │ │ │ @ instruction: 0xf1a3d0c7 │ │ │ │ - blx 0xfed8724c │ │ │ │ + blx 0xfed873b0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xe7c067fb │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xe7effc7b │ │ │ │ + @ instruction: 0xe7effc39 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd02d │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ eorle r6, r8, r0, ror r3 │ │ │ │ - blcs 0x2a0690 │ │ │ │ + blcs 0x2a07f4 │ │ │ │ stmvs fp, {r0, r2, r5, sl, fp, ip, lr, pc} │ │ │ │ eorle r2, r2, r3, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r7], {128} @ 0x80 │ │ │ │ - blle 0x6d1294 │ │ │ │ + blle 0x6d13f8 │ │ │ │ @ instruction: 0xf01c4638 │ │ │ │ - stmiblt r0!, {r0, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r0, r1, r5, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blcs 0x1152d4 │ │ │ │ + blcs 0x115438 │ │ │ │ @ instruction: 0xf04fd9e6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr2, {7} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr2, {7} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x18611c │ │ │ │ + bls 0x185fb8 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #13830 @ 0x3606 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr14, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #568]! @ 0x238 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - cdp2 7, 1, cr15, cr6, cr9, {4} │ │ │ │ + stc2l 7, cr15, [r4, #-548]! @ 0xfffffddc │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #888]! @ 0x378 │ │ │ │ + ldc2l 7, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ stmiavs r0!, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ tstls r2, r9, lsl r8 │ │ │ │ - blx 0xff284540 │ │ │ │ + blx 0x6046a4 │ │ │ │ stmdbls r2, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ andls r4, r0, r2, lsr r6 │ │ │ │ strbmi r4, [r0, r8, lsr #12] │ │ │ │ strtmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - svcvs 0x00fbfe63 │ │ │ │ + svcvs 0x00fbfe0b │ │ │ │ adcsle r2, r3, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ svclt 0x0000e7ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -186634,51 +186725,51 @@ │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ movwcs r4, #5660 @ 0x161c │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ svcvs 0x00c34690 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x997d44 │ │ │ │ + blle 0x997ea8 │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - bicslt pc, r0, r3, lsr #31 │ │ │ │ + @ instruction: 0xb1d0ff91 │ │ │ │ andseq r6, fp, #3866624 @ 0x3b0000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ svcvs 0x00f3b314 │ │ │ │ @ instruction: 0xf896bb03 │ │ │ │ mvnlt r3, lr, ror #1 │ │ │ │ ldrdcc lr, [r1], -r7 │ │ │ │ andseq r4, fp, #17825792 @ 0x1100000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00f347a0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed87404 │ │ │ │ + blx 0xfed87568 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ - blcc 0x2006e4 │ │ │ │ + blcc 0x200848 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - ubfx pc, r1, #27, #19 │ │ │ │ + @ instruction: 0xe7f2fd79 │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - @ instruction: 0xf642fdf3 │ │ │ │ + @ instruction: 0xf642fd41 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ - bls 0x14f67c │ │ │ │ + bls 0x14f7e0 │ │ │ │ movwls r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0xf78e6819 │ │ │ │ - ldmdavs sl!, {r0, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899202 │ │ │ │ - bls 0x185fc8 │ │ │ │ - blls 0x198048 │ │ │ │ + bls 0x185e64 │ │ │ │ + blls 0x1981ac │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x186054 │ │ │ │ + blls 0x185ef0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ bfimi r6, r8, (invalid: 16:0) │ │ │ │ svclt 0x0000e7c9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186690,66 +186781,66 @@ │ │ │ │ stclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf64b688c │ │ │ │ - vqdmulh.s d19, d0, d0[2] │ │ │ │ + @ instruction: 0xf2c04c90 │ │ │ │ stmdavs sp, {r0, r1, r4, r5, sl, fp}^ │ │ │ │ movteq lr, #19203 @ 0x4b03 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ @ instruction: 0xf8dc680b │ │ │ │ - b 0x1196aac │ │ │ │ - blx 0xfedc98c4 │ │ │ │ + b 0x1196c10 │ │ │ │ + blx 0xfedc9a28 │ │ │ │ strtmi pc, [r0], r4, lsl #7 │ │ │ │ @ instruction: 0xf1bc095b │ │ │ │ svclt 0x00c80f07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ svcvs 0x00c33080 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - blcs 0x1582d8 │ │ │ │ - blcs 0xfd8f4 │ │ │ │ + blcs 0x15843c │ │ │ │ + blcs 0xfda58 │ │ │ │ strbmi sp, [r8], -r8, lsl #22 │ │ │ │ - @ instruction: 0xff12f01b │ │ │ │ + @ instruction: 0xff00f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x200818 │ │ │ │ + blcc 0x20097c │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24648 │ │ │ │ - ubfx pc, fp, #26, #19 │ │ │ │ + ldrb pc, [r2, r3, lsl #26]! @ │ │ │ │ andls r6, r0, #2228224 @ 0x220000 │ │ │ │ - ldc2l 7, cr15, [ip, #-548]! @ 0xfffffddc │ │ │ │ + stc2l 7, cr15, [sl], {137} @ 0x89 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andseq r9, r2, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7899200 │ │ │ │ - bls 0x105ed4 │ │ │ │ - blls 0x118144 │ │ │ │ + bls 0x105d70 │ │ │ │ + blls 0x1182a8 │ │ │ │ andseq r9, r2, #0, 6 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78e625e │ │ │ │ - blls 0x105f60 │ │ │ │ - vtst.8 d22, d8, d12 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + blls 0x105dfc │ │ │ │ + @ instruction: 0xf648681c │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ ldclpl 3, cr0, [r8, #-204] @ 0xffffff34 │ │ │ │ - @ instruction: 0xf9acf78a │ │ │ │ + @ instruction: 0xf8faf78a │ │ │ │ @ instruction: 0x46034632 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf8d947c0 │ │ │ │ - blcs 0xd2b4c │ │ │ │ + blcs 0xd2cb0 │ │ │ │ @ instruction: 0xf1a3d0c1 │ │ │ │ - blx 0xfed87578 │ │ │ │ + blx 0xfed876dc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r9, asr #17 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -186759,15 +186850,15 @@ │ │ │ │ andle r6, r3, r0, ror ip │ │ │ │ @ instruction: 0xf4106840 │ │ │ │ tstle r8, r0, ror ip │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blx 0xfed6796c │ │ │ │ + blx 0xfed67ad0 │ │ │ │ stmdavs r8, {r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ svclt 0x00d42807 │ │ │ │ @ instruction: 0xf04c4660 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d1d1ea │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ @@ -186775,129 +186866,129 @@ │ │ │ │ svceq 0x000df1bc │ │ │ │ stmdbvs ip, {r1, r8, ip, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ addcc pc, r0, lr, lsl #17 │ │ │ │ @ instruction: 0xf8de4617 │ │ │ │ @ instruction: 0x460c307c │ │ │ │ - blcs 0x1583c4 │ │ │ │ - blcc 0x1fdf00 │ │ │ │ + blcs 0x158528 │ │ │ │ + blcc 0x1fe064 │ │ │ │ stmdale r3, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r1, r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf105fa03 │ │ │ │ strmi r6, [r9], r3, lsr #18 │ │ │ │ @ instruction: 0xf1c1b90b │ │ │ │ stmdavs r2!, {r8, fp} │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145c44 │ │ │ │ + bls 0x145ae0 │ │ │ │ strmi r4, [r0], r1, lsl #12 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r2!, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7899201 │ │ │ │ - bls 0x145dcc │ │ │ │ + bls 0x145c68 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ movwls r4, #5637 @ 0x1605 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r2, #-568] @ 0xfffffdc8 │ │ │ │ + mrrc2 7, 8, pc, r0, cr14 @ │ │ │ │ strbmi r9, [r2], -r1, lsl #22 │ │ │ │ ldmdavs r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ stmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - stc2l 7, cr15, [r8], {222} @ 0xde │ │ │ │ + ldc2l 7, cr15, [r0], #-888 @ 0xfffffc88 │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ ldr r2, [r0, r1] │ │ │ │ - ble 0xfef9167c │ │ │ │ + ble 0xfef917e0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - @ instruction: 0xe7f3fc93 │ │ │ │ + @ instruction: 0xe7f3fc3b │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - @ instruction: 0xe7c6fcdb │ │ │ │ + strb pc, [r6, r9, lsr #24] @ │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf78e4640 │ │ │ │ - @ instruction: 0xe7dafcd5 │ │ │ │ + ldrb pc, [sl, r3, lsr #24] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec1dcac │ │ │ │ + bl 0xfec1de10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r3, {r0, r1, r4, ip, lr, pc}^ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r1, r2, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xdc0c2b07 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - bcs 0x4072dc │ │ │ │ + bcs 0x407440 │ │ │ │ stmdavs sl, {r0, r1, r2, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {34} @ 0x22 │ │ │ │ svclt 0x00184293 │ │ │ │ svceq 0x000df1bc │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ andcs r6, r1, #780 @ 0x30c │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - blle 0x951708 │ │ │ │ + blle 0x95186c │ │ │ │ @ instruction: 0xf01b4630 │ │ │ │ - @ instruction: 0xb190fdfb │ │ │ │ + orrslt pc, r0, r9, ror #27 │ │ │ │ movwcs r6, #10465 @ 0x28e1 │ │ │ │ ldrtmi r6, [r0], -r2, ror #16 │ │ │ │ strmi r0, [pc], -r9, asr #32 │ │ │ │ - @ instruction: 0xf946f01c │ │ │ │ + @ instruction: 0xf932f01c │ │ │ │ ldclne 3, cr11, [r9], #-832 @ 0xfffffcc0 │ │ │ │ movwcs r6, #10338 @ 0x2862 │ │ │ │ @ instruction: 0x460f4630 │ │ │ │ - @ instruction: 0xf93ef01c │ │ │ │ + @ instruction: 0xf92af01c │ │ │ │ svcvs 0x00f3b320 │ │ │ │ mulcs r1, fp, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blcs 0x11575c │ │ │ │ + blcs 0x1158c0 │ │ │ │ @ instruction: 0xf04fd9dc │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ + blx 0xff584c4a │ │ │ │ @ instruction: 0xf1a3e7eb │ │ │ │ - blx 0xfed87778 │ │ │ │ + blx 0xfed878dc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x011867f3 │ │ │ │ - @ instruction: 0xf89af78a │ │ │ │ + @ instruction: 0xffe8f789 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7de710c │ │ │ │ - @ instruction: 0xe7dcfb57 │ │ │ │ - blx 0xff6849a6 │ │ │ │ + @ instruction: 0xe7dcfaff │ │ │ │ + blx 0xa04b0a │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2 7, cr15, [lr, #952]! @ 0x3b8 │ │ │ │ + ldc2l 7, cr15, [r4, #-952]! @ 0xfffffc48 │ │ │ │ strtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - strb pc, [ip, pc, lsr #24] @ │ │ │ │ - blx 0xff3049c2 │ │ │ │ + @ instruction: 0xe7ccfbd7 │ │ │ │ + blx 0x684b26 │ │ │ │ strmi r6, [r5], -r2, ror #16 │ │ │ │ movwcs r4, #9785 @ 0x2639 │ │ │ │ - stc2 7, cr15, [r0, #952]! @ 0x3b8 │ │ │ │ + stc2l 7, cr15, [r6, #-952]! @ 0xfffffc48 │ │ │ │ strtmi r6, [sl], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7de4630 │ │ │ │ - ldr pc, [r6, r1, lsr #24]! │ │ │ │ + ldr pc, [r6, r9, asr #23]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb086 │ │ │ │ @ instruction: 0xf41440a0 │ │ │ │ @@ -186919,20 +187010,20 @@ │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ stmvs fp, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ svcvs 0x00c3461c │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stcle 0, cr2, [r9], #-512 @ 0xfffffe00 │ │ │ │ - blle 0xb581b8 │ │ │ │ + blle 0xb5831c │ │ │ │ @ instruction: 0xf01b4638 │ │ │ │ - movwlt pc, #36201 @ 0x8d69 @ │ │ │ │ + movwlt pc, #36183 @ 0x8d57 @ │ │ │ │ stmdavs fp!, {r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - blls 0x3df5b8 │ │ │ │ + blls 0x3df71c │ │ │ │ svcvs 0x00fbb34b │ │ │ │ @ instruction: 0xf897bb3b │ │ │ │ @ instruction: 0xb32330ee │ │ │ │ ldrmi r6, [r1], -fp, ror #16 │ │ │ │ strbne r6, [r2, r8, ror #17]! │ │ │ │ andseq r9, fp, #0, 8 │ │ │ │ @ instruction: 0xf5039201 │ │ │ │ @@ -186940,532 +187031,532 @@ │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ ldrmi r9, [r8, ip, lsl #22] │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ ldr r2, [r1, r1]! │ │ │ │ - blcs 0x115890 │ │ │ │ + blcs 0x1159f4 │ │ │ │ @ instruction: 0xf04fd9d4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfe504c1a │ │ │ │ + blx 0xf04d7e │ │ │ │ rsbmi lr, r4, #63438848 @ 0x3c80000 │ │ │ │ andls lr, r4, #54263808 @ 0x33c0000 │ │ │ │ - blx 0xfed04ac2 │ │ │ │ + blx 0x84c24 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r6], -r4, lsl #20 │ │ │ │ ldmdavs r9, {r0, r2, r8, r9, ip, pc} │ │ │ │ - blx 0xff484aea │ │ │ │ + blx 0x804c4e │ │ │ │ andls r6, r4, #6946816 @ 0x6a0000 │ │ │ │ - blx 0xfe984ade │ │ │ │ + blx 0xffd04c40 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ movwls r9, #19205 @ 0x4b05 │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0xff104b06 │ │ │ │ + blx 0x484c6a │ │ │ │ strtmi r9, [r0], -r4, lsl #22 │ │ │ │ @ instruction: 0xf789681c │ │ │ │ - strtmi pc, [sl], -r7, ror #31 │ │ │ │ + qasxmi pc, sl, r5 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ strbmi r4, [r0, r0, lsr #12] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1deec │ │ │ │ + bl 0xfec1e050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14f904 │ │ │ │ + bl 0x14fa68 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df2c │ │ │ │ + bl 0xfec1e090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14f944 │ │ │ │ + bl 0x14faa8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1df6c │ │ │ │ + bl 0xfec1e0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14f984 │ │ │ │ + bl 0x14fae8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ @ instruction: 0xff12f7ff │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfac │ │ │ │ + bl 0xfec1e110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14f9c4 │ │ │ │ + bl 0x14fb28 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], r2 @ │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1dfec │ │ │ │ + bl 0xfec1e150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa04 │ │ │ │ + bl 0x14fb68 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 │ │ │ │ mrc2 7, 6, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e02c │ │ │ │ + bl 0xfec1e190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa44 │ │ │ │ + bl 0x14fba8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ mrc2 7, 5, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e06c │ │ │ │ + bl 0xfec1e1d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fa84 │ │ │ │ + bl 0x14fbe8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 4, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0ac │ │ │ │ + bl 0xfec1e210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fac4 │ │ │ │ + bl 0x14fc28 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 3, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e0ec │ │ │ │ + bl 0xfec1e250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb04 │ │ │ │ + bl 0x14fc68 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e12c │ │ │ │ + bl 0xfec1e290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb44 │ │ │ │ + bl 0x14fca8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8], #130 @ 0x82 @ │ │ │ │ mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e16c │ │ │ │ + bl 0xfec1e2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fb84 │ │ │ │ + bl 0x14fce8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r0], #130 @ 0x82 @ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1ac │ │ │ │ + bl 0xfec1e310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fbc4 │ │ │ │ + bl 0x14fd28 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbtcs pc, [r8], #130 @ 0x82 @ │ │ │ │ ldc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e1ec │ │ │ │ + bl 0xfec1e350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc04 │ │ │ │ + bl 0x14fd68 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ ldc2l 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e22c │ │ │ │ + bl 0xfec1e390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc44 │ │ │ │ + bl 0x14fda8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r8, -r2] │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e26c │ │ │ │ + bl 0xfec1e3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fc84 │ │ │ │ + bl 0x14fde8 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2110f8d2 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2ac │ │ │ │ + bl 0xfec1e410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fcc4 │ │ │ │ + bl 0x14fe28 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0x2118f8d2 │ │ │ │ ldc2l 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e2ec │ │ │ │ + bl 0xfec1e450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - msrmi SPSR_sc, #68, 12 @ 0x4400000 │ │ │ │ + movtpl pc, #22084 @ 0x5644 @ │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, -r2]! │ │ │ │ stc2l 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e334 │ │ │ │ + bl 0xfec1e498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - mvnsmi pc, #68, 12 @ 0x4400000 │ │ │ │ + bicspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r8, -r2]! │ │ │ │ stc2 7, cr15, [sl, #-1020]! @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e37c │ │ │ │ + bl 0xfec1e4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - @ instruction: 0x53a9f644 │ │ │ │ + orrvs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r0, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e3c4 │ │ │ │ + bl 0xfec1e528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - movwvs pc, #38468 @ 0x9644 @ │ │ │ │ + mvnvs pc, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ teqpcs r8, r2 @ @ p-variant is OBSOLETE │ │ │ │ stc2l 7, cr15, [r2], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e40c │ │ │ │ + bl 0xfec1e570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bicmi pc, r1, #68, 12 @ 0x4400000 │ │ │ │ + @ instruction: 0x53a1f644 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, #-130] @ 0xffffff7e │ │ │ │ ldc2 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e454 │ │ │ │ + bl 0xfec1e5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fe6c │ │ │ │ + bl 0x14ffd0 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2150 │ │ │ │ mullt r3, sp, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e494 │ │ │ │ + bl 0xfec1e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ bicspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, #-130]! @ 0xffffff7e │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e4dc │ │ │ │ + bl 0xfec1e640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14fef4 │ │ │ │ + bl 0x150058 │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrsbcs pc, [r0, #-130]! @ 0xffffff7e @ │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e51c │ │ │ │ + bl 0xfec1e680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff0 │ │ │ │ - vsubl.s8 q10, d16, d24 │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - mvnvs pc, #68, 12 @ 0x4400000 │ │ │ │ + bicvc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldc2 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e560 │ │ │ │ + bl 0xfec1e6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x14ff78 │ │ │ │ + bl 0x1500dc │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2180 │ │ │ │ andlt pc, r3, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5a0 │ │ │ │ + bl 0xfec1e704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ msrpl SPSR_c, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0x2190f8d2 │ │ │ │ - blx 0xffe053ca │ │ │ │ + blx 0xffe0552e │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e5e8 │ │ │ │ + bl 0xfec1e74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ orrsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ movweq pc, #41664 @ 0xa2c0 @ │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldrdcs pc, [r0, r2]! │ │ │ │ - blx 0xff505412 │ │ │ │ + blx 0xff505576 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e630 │ │ │ │ + bl 0xfec1e794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150048 │ │ │ │ + bl 0x1501ac │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ asrscs pc, r2 @ @ │ │ │ │ - blx 0xfed05452 │ │ │ │ + blx 0xfed055b6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1e670 │ │ │ │ + bl 0xfec1e7d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ @ instruction: 0xf64bc00c │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ addlt r0, r3, r3, lsr r2 │ │ │ │ - bl 0x150088 │ │ │ │ + bl 0x1501ec │ │ │ │ movwls r0, #652 @ 0x28c │ │ │ │ ldrdcs pc, [r0, #130] @ 0x82 │ │ │ │ - blx 0xfe505492 │ │ │ │ + blx 0xfe5055f6 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @@ -187488,72 +187579,72 @@ │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461883f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r6, [r7], -r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x158d28 │ │ │ │ + blcs 0x158e8c │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfe534 │ │ │ │ + blcs 0xfe698 │ │ │ │ ldrtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf8f2f01b │ │ │ │ + @ instruction: 0xf8e0f01b │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x2014a4 │ │ │ │ + blcc 0x201608 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - @ instruction: 0xe7f2ff3b │ │ │ │ + ldrb pc, [r2, r3, ror #29]! @ │ │ │ │ @ instruction: 0xf64268aa │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ andls r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ - @ instruction: 0xff58f788 │ │ │ │ + cdp2 7, 10, cr15, cr6, cr8, {4} │ │ │ │ strmi r9, [r0], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xff78f78d │ │ │ │ + cdp2 7, 12, cr15, cr6, cr13, {4} │ │ │ │ andls r6, r3, #15335424 @ 0xea0000 │ │ │ │ - @ instruction: 0xff4cf788 │ │ │ │ + cdp2 7, 9, cr15, cr10, cr8, {4} │ │ │ │ strmi r9, [r1], r3, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - @ instruction: 0xff6cf78d │ │ │ │ - bllt 0x1a1b24 │ │ │ │ + cdp2 7, 11, cr15, cr10, cr13, {4} │ │ │ │ + bllt 0x1a1c88 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ stmdacs r0, {r1, r3, r5, sl, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xd12adc1b │ │ │ │ - blx 0xfe4853ae │ │ │ │ + blx 0xff805510 │ │ │ │ @ instruction: 0xf7889003 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r9, [fp], -r0, lsl #2 │ │ │ │ andls r4, r3, r2, asr #12 │ │ │ │ ldrmi r6, [r8, r1, lsr #16]! │ │ │ │ stmdavs r9!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3ff27 │ │ │ │ + svcvs 0x00f3fecf │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ stmdavs sl!, {r0, r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889203 │ │ │ │ - bls 0x1c7098 │ │ │ │ + bls 0x1c6f34 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd9103 │ │ │ │ - stmdbls r3, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [sp, r8, lsl #12] │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ @ instruction: 0xf7fdd9ef │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + svclt 0x0000fc31 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x161a18 │ │ │ │ - bl 0x187f24 │ │ │ │ + bl 0x161b7c │ │ │ │ + bl 0x188088 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ smmls r5, r0, r1, r2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187563,31 +187654,31 @@ │ │ │ │ ldrdgt pc, [r4], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-112 @ 0xffffff90 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xfed6166c │ │ │ │ + blx 0xfed617d0 │ │ │ │ stmvs sp, {r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ - b 0x146177c │ │ │ │ + b 0x14618e0 │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x00c80f07 │ │ │ │ stceq 0, cr15, [r1], {76} @ 0x4c │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldrmi sp, [ip], -r3, ror #3 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ ldrmi r3, [r1], r0, lsl #1 │ │ │ │ strmi r6, [sp], -r3, asr #31 │ │ │ │ - blcs 0x159070 │ │ │ │ + blcs 0x1591d4 │ │ │ │ strbmi sp, [r3, #-3115]! @ 0xfffff3d5 │ │ │ │ strbmi sp, [r0], -ip, lsr #22 │ │ │ │ - @ instruction: 0xf844f01b │ │ │ │ + @ instruction: 0xf832f01b │ │ │ │ stmdavs fp!, {r3, r4, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ cmplt ip, #-536870907 @ 0xe0000005 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf898bb43 │ │ │ │ @ instruction: 0xb32b30ee │ │ │ │ stmdavs fp!, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -187599,65 +187690,65 @@ │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d847a0 │ │ │ │ teqlt r3, ip, ror r0 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8c8095b │ │ │ │ andcs r3, r1, ip, ror r0 │ │ │ │ - blcc 0x201584 │ │ │ │ + blcc 0x2016e8 │ │ │ │ ldmible r2, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - ldrb pc, [r2, r9, ror #28]! @ │ │ │ │ + @ instruction: 0xe7f2fe11 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x18710c │ │ │ │ + bls 0x186fa8 │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 7, 10, cr15, cr10, cr13, {4} │ │ │ │ + ldc2l 7, cr15, [r8, #564]! @ 0x234 │ │ │ │ andls r6, r2, #11141120 @ 0xaa0000 │ │ │ │ - cdp2 7, 7, cr15, cr14, cr8, {4} │ │ │ │ + stc2l 7, cr15, [ip, #544] @ 0x220 │ │ │ │ strmi r9, [r6], -r2, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 9, cr15, cr14, cr13, {4} │ │ │ │ + stc2l 7, cr15, [ip, #564]! @ 0x234 │ │ │ │ andls r6, r3, #6946816 @ 0x6a0000 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr8, {4} │ │ │ │ + stc2l 7, cr15, [r0, #544] @ 0x220 │ │ │ │ stmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ andseq r9, r2, #2 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - cdp2 7, 9, cr15, cr2, cr13, {4} │ │ │ │ + stc2l 7, cr15, [r0, #564]! @ 0x234 │ │ │ │ stmdavs r0!, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldr r4, [lr, r8, asr #15]! │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x150358 │ │ │ │ + bl 0x1504bc │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ @ instruction: 0xe74d21f0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ ldrdgt pc, [ip], -r1 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x150394 │ │ │ │ + bl 0x1504f8 │ │ │ │ @ instruction: 0xf8d2028c │ │ │ │ str r2, [pc, -r0, lsl #4]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @@ -187667,128 +187758,128 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r0, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b39e4 │ │ │ │ - blx 0xfed4a7f0 │ │ │ │ + b 0x11b3b48 │ │ │ │ + blx 0xfed4a954 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc83f4 │ │ │ │ + blcs 0xc8558 │ │ │ │ stmvs ip, {r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #24 │ │ │ │ ldrmi r6, [r0], r3, asr #31 │ │ │ │ andcs r4, r1, #13631488 @ 0xd00000 │ │ │ │ - blcs 0x159014 │ │ │ │ + blcs 0x159178 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1fed44 │ │ │ │ + blcc 0x1feea8 │ │ │ │ stmdale sp, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf01a4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ andls r4, r0, #39845888 @ 0x2600000 │ │ │ │ - stc2 7, cr15, [r4, #544] @ 0x220 │ │ │ │ + ldc2l 7, cr15, [r2], {136} @ 0x88 │ │ │ │ strmi r9, [r1], -r0, lsl #20 │ │ │ │ strtmi r9, [r0], -r1 │ │ │ │ - stc2 7, cr15, [r4, #-884]! @ 0xfffffc8c │ │ │ │ + stc2l 7, cr15, [ip], {221} @ 0xdd │ │ │ │ andls r6, r0, #2752512 @ 0x2a0000 │ │ │ │ - stc2l 7, cr15, [r2, #544]! @ 0x220 │ │ │ │ + ldc2 7, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf6429a00 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x46072497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [lr, #564]! @ 0x234 │ │ │ │ + stc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ andls r6, r0, #6946816 @ 0x6a0000 │ │ │ │ - ldc2l 7, cr15, [r2, #544] @ 0x220 │ │ │ │ + stc2 7, cr15, [r0, #-544]! @ 0xfffffde0 │ │ │ │ strmi r9, [r5], -r0, lsl #20 │ │ │ │ andseq r6, r2, #2162688 @ 0x210000 │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - ldc2l 7, cr15, [r2, #564]! @ 0x234 │ │ │ │ + stc2l 7, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ svcvs 0x00f347c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88490 │ │ │ │ + blx 0xfed885f4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfed124ac │ │ │ │ + ble 0xfed12610 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14620 │ │ │ │ - @ instruction: 0xe7e2fd7b │ │ │ │ + strb pc, [r2, r3, lsr #26]! @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05a │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ - blcs 0x2a1904 │ │ │ │ + blcs 0x2a1a68 │ │ │ │ stmdavs fp, {r1, r4, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ suble r2, fp, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, asr #31 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116520 │ │ │ │ + blcs 0x116684 │ │ │ │ @ instruction: 0x4638d83f │ │ │ │ - mrc2 0, 7, pc, cr6, cr10, {0} │ │ │ │ + mcr2 0, 7, pc, cr4, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ andls r4, r1, #38797312 @ 0x2500000 │ │ │ │ - stc2l 7, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ + ldc2 7, cr15, [sl], #544 @ 0x220 │ │ │ │ @ instruction: 0xf6429a01 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x46062497 │ │ │ │ stmdavs r1!, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - stc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ + ldc2l 7, cr15, [r6], {141} @ 0x8d │ │ │ │ andls r6, r1, #6946816 @ 0x6a0000 │ │ │ │ - ldc2l 7, cr15, [r4], #544 @ 0x220 │ │ │ │ + mcrr2 7, 8, pc, r2, cr8 @ │ │ │ │ strmi r9, [r1], -r1, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r1 │ │ │ │ - ldc2 7, cr15, [r4], {221} @ 0xdd │ │ │ │ + ldc2 7, cr15, [ip], #-884 @ 0xfffffc8c │ │ │ │ stmdavs r0!, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ svcvs 0x00fb47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88578 │ │ │ │ + blx 0xfed886dc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -fp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xd9750 │ │ │ │ + blcs 0xd98b4 │ │ │ │ @ instruction: 0xf04fdabf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r8, #-900] @ 0xfffffc7c │ │ │ │ + ldc2 7, cr15, [r0], #900 @ 0x384 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05b │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ subsle r6, r6, r0, ror r3 │ │ │ │ @@ -187796,303 +187887,303 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ addlt r6, r2, ip, lsl #16 │ │ │ │ @ instruction: 0x2c07095b │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc85e4 │ │ │ │ + blcs 0xc8748 │ │ │ │ stmdavs ip, {r1, r3, r6, r8, ip, lr, pc}^ │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d045 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ stclle 0, cr2, [r5, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116614 │ │ │ │ + blcs 0x116778 │ │ │ │ ldrtmi sp, [r0], -r4, asr #16 │ │ │ │ - mrc2 0, 3, pc, cr12, cr10, {0} │ │ │ │ + mcr2 0, 3, pc, cr10, cr10, {0} @ │ │ │ │ stmdavs r2!, {r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146ddc │ │ │ │ + bls 0x146c78 │ │ │ │ stmdavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf5020212 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r2!, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146c24 │ │ │ │ + bls 0x146ac0 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - blls 0x146ab0 │ │ │ │ + blls 0x146ab4 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ bfimi r4, r8, (invalid: 12:0) │ │ │ │ stmdavs r1!, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7dd4630 │ │ │ │ - svcvs 0x00f3fccf │ │ │ │ + svcvs 0x00f3fc77 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88674 │ │ │ │ + blx 0xfed887d8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ movwcs r6, #6131 @ 0x17f3 │ │ │ │ ldrmi lr, [r8], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrmi r2, [r8], -r0, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - ble 0xfef52690 │ │ │ │ + ble 0xfef527f4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14630 │ │ │ │ - strb pc, [r2, r9, lsl #25]! @ │ │ │ │ + @ instruction: 0xe7e2fc31 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x18878c │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x1888f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76d2210 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1887c4 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x188928 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1887fc │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x188960 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7352230 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, sp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andle r6, r9, r0, ror #30 │ │ │ │ @ instruction: 0xf64b688a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x188834 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x188998 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r9, -r0, asr #4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ andle r6, r4, r0, ror r3 │ │ │ │ @ instruction: 0xf02368cb │ │ │ │ - blcs 0x4087a4 │ │ │ │ + blcs 0x408908 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, r3, asr #31 │ │ │ │ strmi r2, [r8], r1, lsl #4 │ │ │ │ - blcs 0x1593e4 │ │ │ │ + blcs 0x159548 │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcs 0xfec10 │ │ │ │ + blcs 0xfed74 │ │ │ │ @ instruction: 0x4638db11 │ │ │ │ - ldc2 0, cr15, [r6, #104] @ 0x68 │ │ │ │ + stc2 0, cr15, [r4, #104] @ 0x68 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x116804 │ │ │ │ + blcs 0x116968 │ │ │ │ @ instruction: 0xf04fd9ed │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xff685b8a │ │ │ │ + blx 0x2085cee │ │ │ │ @ instruction: 0xf788e7e9 │ │ │ │ - @ instruction: 0xf8d8fbc5 │ │ │ │ + @ instruction: 0xf8d8fb13 │ │ │ │ strmi r3, [r1], r4 │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ - blcs 0x163c04 │ │ │ │ - blcs 0xfee0c │ │ │ │ + blcs 0x163d68 │ │ │ │ + blcs 0xfef70 │ │ │ │ cmnle ip, r5, asr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - @ instruction: 0xf858f789 │ │ │ │ + @ instruction: 0xffa6f788 │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ andls r2, r2, #8 │ │ │ │ - blx 0xffa05a56 │ │ │ │ + blx 0xd85bba │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ mulls r3, r7, r3 │ │ │ │ andseq r9, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - bmi 0xe06c4c │ │ │ │ + bmi 0xe06ae8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmdals r3, {lr} │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmiane r9!, {r4, sl, lr} │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ strbmi r0, [sl], #-256 @ 0xffffff00 │ │ │ │ suble r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0x51a4f243 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xf788fb69 │ │ │ │ - @ instruction: 0x4604fb53 │ │ │ │ - blx 0x1505aae │ │ │ │ + @ instruction: 0xf788fab7 │ │ │ │ + strmi pc, [r4], -r1, lsr #21 │ │ │ │ + blx 0xfe885c10 │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ @ instruction: 0xf7944620 │ │ │ │ - strbmi pc, [r9], -sp, lsr #26 @ │ │ │ │ + @ instruction: 0x4649fc7b │ │ │ │ @ instruction: 0xf7944630 │ │ │ │ - @ instruction: 0xf8d8fd43 │ │ │ │ + @ instruction: 0xf8d8fc91 │ │ │ │ @ instruction: 0x46221010 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8fba5 │ │ │ │ + @ instruction: 0xf8d8fb4d │ │ │ │ ldrtmi r1, [r2], -ip │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - svcvs 0x00fbfb9f │ │ │ │ + svcvs 0x00fbfb47 │ │ │ │ addle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ @ instruction: 0xf8d8e787 │ │ │ │ @ instruction: 0x464d2010 │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x186984 │ │ │ │ + bls 0x186820 │ │ │ │ andls r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - @ instruction: 0xf8d8facb │ │ │ │ + @ instruction: 0xf8d8fa73 │ │ │ │ andls r2, r2, #12 │ │ │ │ - blx 0x905b0e │ │ │ │ + blx 0x1c85c70 │ │ │ │ strmi r9, [r1], -r2, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - blx 0xff105c6c │ │ │ │ + blx 0x1b05dd0 │ │ │ │ ldmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7942102 │ │ │ │ - @ instruction: 0xe792fd9d │ │ │ │ + ldr pc, [r2, fp, ror #25] │ │ │ │ msrvs R8_fiq, r3 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - ldr pc, [r6, r1, lsr #22]! │ │ │ │ - blcs 0x116928 │ │ │ │ + ldr pc, [r6, pc, ror #20]! │ │ │ │ + blcs 0x116a8c │ │ │ │ @ instruction: 0xf7fdd9d7 │ │ │ │ - svclt 0x0000f8d3 │ │ │ │ - addeq r8, r4, lr, lsl #6 │ │ │ │ - blmi 0xffd021dc │ │ │ │ + svclt 0x0000f891 │ │ │ │ + addeq r8, r4, sl, lsr #3 │ │ │ │ + blmi 0xffd02340 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r6, fp, lsl #17 │ │ │ │ - strble r0, [pc, #-2010]! @ 0xc7562 │ │ │ │ + strble r0, [pc, #-2010]! @ 0xc76c6 │ │ │ │ @ instruction: 0xdc682b0b │ │ │ │ vadd.i8 q11, q13, q5 │ │ │ │ vrsra.s64 d19, d13, #64 │ │ │ │ vcgt.s8 d16, d10, d6 │ │ │ │ vabal.s8 , d0, d29 │ │ │ │ - bcs 0xc916c │ │ │ │ + bcs 0xc92d0 │ │ │ │ svclt 0x00186d02 │ │ │ │ @ instruction: 0xf644461d │ │ │ │ - vsubw.s8 , q8, d17 │ │ │ │ + vsubw.s8 q9, q8, d1 │ │ │ │ @ instruction: 0xf644030c │ │ │ │ - vmls.i d17, d0, d1[3] │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ svclt 0x0018040c │ │ │ │ @ instruction: 0xf8d2461c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x2a1db0 │ │ │ │ + blcs 0x2a1f14 │ │ │ │ movwcs sp, #7256 @ 0x1c58 │ │ │ │ addcc pc, r0, r0, lsl #17 │ │ │ │ strmi r6, [r7], -r3, asr #31 │ │ │ │ - blcs 0x1595cc │ │ │ │ - blcs 0xfeefc │ │ │ │ + blcs 0x159730 │ │ │ │ + blcs 0xff060 │ │ │ │ @ instruction: 0x4638db5a │ │ │ │ - ldc2 0, cr15, [r2], #104 @ 0x68 │ │ │ │ + stc2 0, cr15, [r0], #104 @ 0x68 │ │ │ │ ldmib r6, {r5, r6, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf980f7dd │ │ │ │ + @ instruction: 0xf928f7dd │ │ │ │ svcvs 0x00fb6832 │ │ │ │ strmi r4, [ip], r3, lsl #13 │ │ │ │ andseq r4, r2, #128, 12 @ 0x8000000 │ │ │ │ @ instruction: 0xf5024689 │ │ │ │ - blcs 0xe0738 │ │ │ │ + blcs 0xe089c │ │ │ │ @ instruction: 0xf642d04e │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ andls r2, r5, #633339904 @ 0x25c00000 │ │ │ │ - blx 0x685bf2 │ │ │ │ + blx 0x1a05d54 │ │ │ │ strmi r9, [r6], -r5, lsl #20 │ │ │ │ @ instruction: 0xf78d6829 │ │ │ │ - stmdavs sp!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs sp!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xff7af788 │ │ │ │ + cdp2 7, 12, cr15, cr8, cr8, {4} │ │ │ │ @ instruction: 0x46024631 │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ strdlt r6, [fp, -fp]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #28 │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x4aadd4 │ │ │ │ + blcs 0x4aaf38 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #22 │ │ │ │ @ instruction: 0xf6446d02 │ │ │ │ - vshl.s64 d22, d25, #0 │ │ │ │ + vshl.s64 d23, d9, #0 │ │ │ │ @ instruction: 0xf644050c │ │ │ │ - @ instruction: 0xf2c004f9 │ │ │ │ + @ instruction: 0xf2c014d9 │ │ │ │ @ instruction: 0xf8d2040c │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ orrsle r6, pc, r0, ror r3 @ │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1eae0c │ │ │ │ + blcc 0x1eaf70 │ │ │ │ stmible r4!, {r0, r8, r9, fp, sp} │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e14638 │ │ │ │ - strb pc, [sp, r9, lsr #21] @ │ │ │ │ + @ instruction: 0xe7cdfa51 │ │ │ │ smlalcc pc, lr, r7, r8 @ │ │ │ │ adcle r2, ip, r0, lsl #22 │ │ │ │ @ instruction: 0x46112310 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ stmib sp, {sl, fp, ip, sp, pc}^ │ │ │ │ strmi r3, [r8, r2, lsl #6]! │ │ │ │ svclt 0x0000e7b8 │ │ │ │ @@ -188103,284 +188194,284 @@ │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, r5, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcc lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ - b 0x11b40b8 │ │ │ │ - blx 0xfed4aec0 │ │ │ │ + b 0x11b421c │ │ │ │ + blx 0xfed4b024 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8ac4 │ │ │ │ + blcs 0xc8c28 │ │ │ │ stmvs ip, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d050 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r0], r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r0, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116af4 │ │ │ │ + blcs 0x116c58 │ │ │ │ strbmi sp, [r0], -pc, asr #16 │ │ │ │ - stc2 0, cr15, [ip], {26} │ │ │ │ + blx 0xfff840ba │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r6, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x146900 │ │ │ │ + blls 0x14679c │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ andseq r4, fp, #7340032 @ 0x700000 │ │ │ │ subsvs pc, lr, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf78d6821 │ │ │ │ - stmdavs fp!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7889301 │ │ │ │ - blls 0x1468e0 │ │ │ │ + blls 0x14677c │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf503021b │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmiavs sl!, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889201 │ │ │ │ - bls 0x146728 │ │ │ │ + bls 0x1465c4 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7dd4640 │ │ │ │ - blls 0x1465b4 │ │ │ │ + blls 0x1465b8 │ │ │ │ ldrtmi r6, [r2], -r0, lsr #16 │ │ │ │ @ instruction: 0x47c84639 │ │ │ │ ldrsbtcc pc, [ip], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf1a3b133 │ │ │ │ - blx 0xfed88b68 │ │ │ │ + blx 0xfed88ccc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ rsbscc pc, ip, r8, asr #17 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe8f44 │ │ │ │ + blcs 0xe90a8 │ │ │ │ @ instruction: 0xf04fdaaf │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x485f18 │ │ │ │ + @ instruction: 0xf9b6f7e1 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd070 │ │ │ │ @ instruction: 0xf4133004 │ │ │ │ rsble r6, fp, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwmi lr, #2513 @ 0x9d1 │ │ │ │ - b 0x11b41dc │ │ │ │ - blx 0xfed4afdc │ │ │ │ + b 0x11b4340 │ │ │ │ + blx 0xfed4b140 │ │ │ │ ldmdbeq fp, {r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ - blcs 0xc8be0 │ │ │ │ + blcs 0xc8d44 │ │ │ │ stmvs ip, {r0, r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r2], {36} @ 0x24 │ │ │ │ svceq 0x000df1bc │ │ │ │ svcvs 0x00c3d056 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ strmi r2, [r6], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldclle 0, cr2, [r6, #-512] @ 0xfffffe00 │ │ │ │ - blcs 0x116c10 │ │ │ │ + blcs 0x116d74 │ │ │ │ @ instruction: 0x4630d855 │ │ │ │ - blx 0x2084072 │ │ │ │ + blx 0x1c041d6 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ andls r6, r2, #6422528 @ 0x620000 │ │ │ │ - @ instruction: 0xf9f4f788 │ │ │ │ + @ instruction: 0xf942f788 │ │ │ │ @ instruction: 0xf6429a02 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ pkhbtmi r2, r0, r7, lsl #7 │ │ │ │ andseq r9, r2, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5026819 │ │ │ │ @ instruction: 0xf78d625e │ │ │ │ - stmdavs r2!, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r2!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7889202 │ │ │ │ - bls 0x1867c4 │ │ │ │ - blls 0x199858 │ │ │ │ + bls 0x186660 │ │ │ │ + blls 0x1999bc │ │ │ │ ldmdavs r9, {r1, r4, r9} │ │ │ │ subsvs pc, lr, #8388608 @ 0x800000 │ │ │ │ - blx 0x185e7c │ │ │ │ + @ instruction: 0xf950f78d │ │ │ │ andls r6, r2, #10616832 @ 0xa20000 │ │ │ │ - @ instruction: 0xf96ef788 │ │ │ │ + @ instruction: 0xf8bcf788 │ │ │ │ strmi r9, [r5], -r2, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf90ef7dd │ │ │ │ + @ instruction: 0xf8b6f7dd │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ strls r4, [r0, #-1603] @ 0xfffff9bd │ │ │ │ stmiavs r1!, {r3, r6, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf9c0f7dd │ │ │ │ + @ instruction: 0xf968f7dd │ │ │ │ strdlt r6, [fp, -r3]! │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ubfxvs r0, fp, #18, #20 │ │ │ │ and r2, r7, r1, lsl #6 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs r4, #1904 @ 0x770 │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xe906c │ │ │ │ + blcs 0xe91d0 │ │ │ │ @ instruction: 0xf04fdaa9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf97af7e1 │ │ │ │ + @ instruction: 0xf922f7e1 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ - blcs 0x2a2104 │ │ │ │ + blcs 0x2a2268 │ │ │ │ stmdavs fp, {r1, r3, r6, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ suble r2, r5, sp, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, asr #31 │ │ │ │ strmi r2, [pc], -r1, lsl #4 │ │ │ │ - blcs 0x159918 │ │ │ │ + blcs 0x159a7c │ │ │ │ addcs pc, r0, r0, lsl #17 │ │ │ │ - blcc 0x1ff5f4 │ │ │ │ + blcc 0x1ff758 │ │ │ │ ldmdale sl!, {r0, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - tstplt r0, #1019904 @ p-variant is OBSOLETE @ 0xf9000 │ │ │ │ + tstplt r0, #946176 @ p-variant is OBSOLETE @ 0xe7000 │ │ │ │ andls r6, r3, #7995392 @ 0x7a0000 │ │ │ │ - @ instruction: 0xf908f788 │ │ │ │ + @ instruction: 0xf856f788 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf8a8f7dd │ │ │ │ + @ instruction: 0xf850f7dd │ │ │ │ svcvs 0x00f1683b │ │ │ │ @ instruction: 0xf503021b │ │ │ │ - bllt 0x1d20aac │ │ │ │ + bllt 0x1d20c10 │ │ │ │ smlalcc pc, lr, r6, r8 @ │ │ │ │ tstcs r0, #1811939329 @ 0x6c000001 │ │ │ │ @ instruction: 0x461168b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7a0461a │ │ │ │ - svcvs 0x00f3ffeb │ │ │ │ + svcvs 0x00f3ff39 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed88d68 │ │ │ │ + blx 0xfed88ecc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strdcs r6, [r1], -r3 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0xd9f40 │ │ │ │ + blcs 0xda0a4 │ │ │ │ @ instruction: 0xf04fdac4 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf910f7e1 │ │ │ │ + @ instruction: 0xf8b8f7e1 │ │ │ │ andls lr, r3, #59506688 @ 0x38c0000 │ │ │ │ - @ instruction: 0xf932f788 │ │ │ │ + @ instruction: 0xf880f788 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ ldmdavs r9, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf950f78d │ │ │ │ + @ instruction: 0xf89ef78d │ │ │ │ @ instruction: 0x464268b8 │ │ │ │ - @ instruction: 0xf79f4641 │ │ │ │ - blls 0x1c6464 │ │ │ │ + @ instruction: 0xf79e4641 │ │ │ │ + blls 0x1c8300 │ │ │ │ ldmdavs r8, {r1, r3, r9, fp, lr} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmiane r9!, {r0, r1, r3, r4, r7, fp, ip, lr}^ │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ vmla.f d20, d16, d0[7] │ │ │ │ - bl 0x2c8820 │ │ │ │ + bl 0x2c8984 │ │ │ │ andls r0, r1, #805306368 @ 0x30000000 │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf7896808 │ │ │ │ - @ instruction: 0xe7b2f8b9 │ │ │ │ - addeq r7, r4, r8, lsr #27 │ │ │ │ + ldr pc, [r2, r7, lsl #16]! │ │ │ │ + addeq r7, r4, r4, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f3f0 │ │ │ │ + bl 0xfec1f554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c20ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x154400 │ │ │ │ - bcs 0xff224 │ │ │ │ + bcs 0x154564 │ │ │ │ + bcs 0xff388 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0x116a28 │ │ │ │ + bcs 0x116b8c │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e12100 │ │ │ │ - andcs pc, r0, r5, asr #17 │ │ │ │ + andcs pc, r0, sp, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawtlt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec1f458 │ │ │ │ + bl 0xfec1f5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00c30ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x67c3095b │ │ │ │ @ instruction: 0xf7880118 │ │ │ │ - andcs pc, r4, #1088 @ 0x440 │ │ │ │ + andcs pc, r4, #24320 @ 0x5f00 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x00ccf7dc │ │ │ │ + svclt 0x0074f7dc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ addslt r4, r1, r7, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmdb r4!, {r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r2!, {r2, r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ @ instruction: 0xf1b380e1 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ vaddw.u8 q12, q2, d17 │ │ │ │ - blcc 0x2d0ef0 │ │ │ │ + blcc 0x2d1054 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ ldm pc, {r0, r1, r3, r4, r8, pc}^ @ │ │ │ │ orrseq pc, r2, #19 │ │ │ │ tsteq r9, r9, lsl r1 │ │ │ │ tsteq r9, r9, lsl r1 │ │ │ │ strteq r0, [sp], #-281 @ 0xfffffee7 │ │ │ │ tsteq r9, r9, asr #7 │ │ │ │ @@ -188397,15 +188488,15 @@ │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ andshi pc, r9, #0 │ │ │ │ rschi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14e9550 │ │ │ │ + blcs 0x14e96b4 │ │ │ │ rschi pc, sl, r0, asr #32 │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqsub.s8 d8, d0, d28 │ │ │ │ @ instruction: 0xf5b58600 │ │ │ │ @@ -188436,15 +188527,15 @@ │ │ │ │ stccs 1, cr8, [r3], {104} @ 0x68 │ │ │ │ cmnphi r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0042c01 │ │ │ │ andls r8, r9, #84, 2 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vmlal.s q10, d0, d1[0] │ │ │ │ @ instruction: 0xf7ff020b │ │ │ │ adds pc, sl, fp, lsl #18 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ @@ -188467,37 +188558,37 @@ │ │ │ │ ldrbhi pc, [r0, #513] @ 0x201 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ rsceq r8, r3, r2, lsl #13 │ │ │ │ vmls.i , q2, d0[6] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x19756c │ │ │ │ + bl 0x1976d0 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1232888 │ │ │ │ + b 0x12329ec │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ sbfxcs pc, r3, #17, #17 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xc8488 │ │ │ │ + streq pc, [pc], #-4 @ 0xc85ec │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7ff3407 │ │ │ │ strd pc, [r4], #-197 @ 0xffffff3b │ │ │ │ movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ subsle r2, r3, r7, lsl #22 │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blcs 0x1e8850 │ │ │ │ + blcs 0x1e89b4 │ │ │ │ @ instruction: 0x4621d13a │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - vrecps.f32 d31, d16, d25 │ │ │ │ + vrecps.f32 d31, d16, d23 │ │ │ │ vorr.i32 , #4352 @ 0x00001100 │ │ │ │ eormi r0, r3, r1, lsr #7 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ stmdbls r9, {r7, r9} │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #108, 6 @ 0xb0000001 │ │ │ │ adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @@ -188507,25 +188598,25 @@ │ │ │ │ @ instruction: 0xd11d4293 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ @ instruction: 0xf64bd012 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x1891cc │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x189330 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7ff2250 │ │ │ │ and pc, r6, r7, ror r8 @ │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ rschi pc, pc, r0 │ │ │ │ - blmi 0x2d0520 │ │ │ │ - blls 0x4a258c │ │ │ │ + blmi 0x2d0684 │ │ │ │ + blls 0x4a26f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ @ instruction: 0xb01182fd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -188550,32 +188641,32 @@ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00182a00 │ │ │ │ @ instruction: 0xf0052b0d │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x408ddc │ │ │ │ + bcs 0x408f40 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0xc91b4 │ │ │ │ + blcs 0xc9318 │ │ │ │ stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ @ instruction: 0x4630d8b2 │ │ │ │ mrc2 7, 0, pc, cr6, cr15, {7} │ │ │ │ @ instruction: 0x4630b1d8 │ │ │ │ - @ instruction: 0xf8a0f01a │ │ │ │ + @ instruction: 0xf88ef01a │ │ │ │ strhteq fp, [sp], #-24 @ 0xffffffe8 │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strtmi r2, [r9], -r2, lsl #6 │ │ │ │ @ instruction: 0x46174630 │ │ │ │ - blx 0xffb84642 │ │ │ │ + blx 0xff6847a6 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ movwcs r8, #8837 @ 0x2285 │ │ │ │ stclne 6, cr4, [r9], #-232 @ 0xffffff18 │ │ │ │ @ instruction: 0xf01a4630 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbhi pc, fp, #5 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ andcs pc, r1, sp, lsr #28 │ │ │ │ vst1.32 {d30}, [pc :64], r1 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ movshi pc, #0 │ │ │ │ @@ -188583,38 +188674,38 @@ │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x007cf47f │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - b 0x1c922c │ │ │ │ + b 0x1c9390 │ │ │ │ @ instruction: 0xf1b20203 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ addsmi r8, sl, #56, 4 @ 0x80000003 │ │ │ │ andshi pc, r9, #1 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ @ instruction: 0xf5b381fa │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ @ instruction: 0xf64b85d0 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - bls 0x3079ec │ │ │ │ + bls 0x307a50 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x199f28 │ │ │ │ - bl 0x209374 │ │ │ │ + bl 0x19a08c │ │ │ │ + bl 0x2094d8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2bc0 │ │ │ │ smmul r2, r1, sp │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - b 0x119b694 │ │ │ │ + b 0x119b7f8 │ │ │ │ @ instruction: 0xf0140102 │ │ │ │ @ instruction: 0xf0405380 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ eormi r0, r2, r0, lsr #4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d16 │ │ │ │ @@ -188625,27 +188716,27 @@ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ @ instruction: 0xf5b286ef │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ andcs sl, r1, #41, 30 @ 0xa4 │ │ │ │ @ instruction: 0xf64b920b │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x148fa4 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x149108 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ ldrtmi ip, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf8cd54c0 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ movwls r2, #50224 @ 0xc430 │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf93cf7fe │ │ │ │ orrcs lr, r0, #4456448 @ 0x440000 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ - blcs 0xd8790 │ │ │ │ + blcs 0xd88f4 │ │ │ │ strthi pc, [r2], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ svcge 0x0006f47f │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -188660,15 +188751,15 @@ │ │ │ │ mvnshi pc, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b386a9 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ strtmi sl, [r1], -r5, ror #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 7, pc, cr6, cr12, {7} │ │ │ │ + mrc2 7, 7, pc, cr2, cr12, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf640e6d9 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r3, lsr r3 │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @@ -188691,17 +188782,17 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ sbchi pc, fp, r3 │ │ │ │ vsubl.s8 q9, d1, d0 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ mcrge 4, 5, pc, cr6, cr15, {3} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x1490ac │ │ │ │ - b 0x14891f8 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x149210 │ │ │ │ + b 0x148935c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0008f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -188709,34 +188800,34 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ @ instruction: 0xff96f7fd │ │ │ │ vmax.s8 d30, d17, d1 │ │ │ │ vsubl.s8 q8, d0, d1 │ │ │ │ - b 0x1c9028 │ │ │ │ + b 0x1c918c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vrshl.s8 q4, q13, q0 │ │ │ │ @ instruction: 0xf5b3853c │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vmin.s8 d8, d17, d14 │ │ │ │ - blcs 0xe96e8 │ │ │ │ + blcs 0xe984c │ │ │ │ strthi pc, [lr], #1 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r2, r4 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @ instruction: 0x81bcf043 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 2, pc, cr10, cr12, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr12, {7} @ │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ mrc2 7, 5, pc, cr12, cr14, {7} │ │ │ │ vst1.16 {d30-d32}, [pc], fp │ │ │ │ vsubw.s8 , , d4 │ │ │ │ @@ -188744,34 +188835,34 @@ │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vqsub.s8 q4, q8, q11 │ │ │ │ @ instruction: 0xf5b38486 │ │ │ │ @ instruction: 0xf0025f84 │ │ │ │ vcge.s8 q4, , q1 │ │ │ │ - blcs 0xfe0e92d0 │ │ │ │ + blcs 0xfe0e9434 │ │ │ │ cmnphi r0, #2 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ tstphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ andcs sl, r1, #720 @ 0x2d0 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, pc, #4 │ │ │ │ @ instruction: 0xf0044293 │ │ │ │ - blcs 0xe9258 │ │ │ │ + blcs 0xe93bc │ │ │ │ addshi pc, r0, #4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - msreq CPSR_sxc, #1744 @ 0x6d0 │ │ │ │ + msreq CPSR_sxc, #1680 @ 0x690 │ │ │ │ mrcge 5, 0, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x6068f4 │ │ │ │ + blx 0x606a58 │ │ │ │ stmdbeq r2!, {r0, r1, r2, r3, r9, sl, sp, lr, pc} │ │ │ │ vsubw.s8 q9, , d31 │ │ │ │ vbic.i32 q8, #49408 @ 0x0000c100 │ │ │ │ eormi r4, r3, r2, asr #2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf1b33403 │ │ │ │ @@ -188781,69 +188872,69 @@ │ │ │ │ @ instruction: 0xf5b3876f │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff086942 │ │ │ │ + blx 0xff086aa6 │ │ │ │ tstcs pc, #985661440 @ 0x3ac00000 │ │ │ │ orrseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vmla.i , q2, d0[0] │ │ │ │ - @ instruction: 0xf5b312c1 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + @ instruction: 0xf5b35040 │ │ │ │ vmov.f32 d16, #-0.125 @ 0xbe000000 │ │ │ │ - @ instruction: 0xf0011441 │ │ │ │ + @ instruction: 0xf00114c1 │ │ │ │ vqsub.s8 d8, d16, d23 │ │ │ │ @ instruction: 0xf5b387c9 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ @ instruction: 0xf04f8297 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ ldrbmi r0, [r3, #-3712]! @ 0xfffff180 │ │ │ │ ldclge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ @ instruction: 0xf63f2904 │ │ │ │ - andls sl, r8, #13120 @ 0x3340 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf64b9409 │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1cf9b0 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + strls sl, [r8], #-3533 @ 0xfffff233 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + @ instruction: 0xf64b9209 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ + bl 0x14fb14 │ │ │ │ + andls r0, sl, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [fp, #-832] @ 0xfffffcc0 │ │ │ │ - ldrcs pc, [r0], #2260 @ 0x8d4 │ │ │ │ - blx 0xfe7869a2 │ │ │ │ + ldrcs pc, [r0], #2258 @ 0x8d2 │ │ │ │ + blx 0xfe786b06 │ │ │ │ stcleq 5, cr14, [r3], #732 @ 0x2dc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0xc89ac │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0xc8b10 │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ @ instruction: 0xf0405280 │ │ │ │ andls r8, lr, #-1275068414 @ 0xb4000002 │ │ │ │ vrsubhn.i16 d16, q2, │ │ │ │ andls r5, sp, #0, 4 │ │ │ │ stcge 5, cr15, [r4, #252]! @ 0xfc │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #41920 @ 0xa3c0 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8cd4403 │ │ │ │ strls ip, [r6], #-32 @ 0xffffffe0 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ @ instruction: 0xffb2f7fd │ │ │ │ strtmi lr, [r1], -r7, lsl #11 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc550a │ │ │ │ - cmppcs r1, #320 @ p-variant is OBSOLETE @ 0x140 │ │ │ │ + cmppcs r1, #3, 26 @ p-variant is OBSOLETE @ 0xc0 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #147456 @ 0x24000 │ │ │ │ ldrhi pc, [sp, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ @@ -188854,34 +188945,34 @@ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf64bad5d │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x189738 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x18989c │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2550 │ │ │ │ ldrb pc, [r0, #-3521] @ 0xfffff23f @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0xf3c40348 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - eormi r7, r3, r0, lsl #2 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + eormi r5, r3, r0, lsl #4 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8bf0 @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ subcc pc, r2, r4, asr #7 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xc8a94 @ │ │ │ │ smlabtcs sp, sp, r9, lr │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b38369 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - bl 0x173f90 │ │ │ │ + bl 0x1740f4 │ │ │ │ strls r0, [r8, #-577] @ 0xfffffdbf │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r2, #2821] @ 0xb05 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ strtcs pc, [r0], #-2261 @ 0xfffff72b │ │ │ │ strls r2, [ip, #-1282] @ 0xfffffafe │ │ │ │ @@ -188900,82 +188991,82 @@ │ │ │ │ rschi pc, r6, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930e │ │ │ │ strls r0, [sp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r6, #3358720 @ 0x334000 │ │ │ │ ldrbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ strbt pc, [ip], #3863 @ 0xf17 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r7, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf47f210d │ │ │ │ - bl 0x173edc │ │ │ │ + bl 0x174040 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwls r4, #25346 @ 0x6302 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ @ instruction: 0xf0049307 │ │ │ │ movwls r0, #33663 @ 0x837f │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf64b940b │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - bl 0x1c9c54 │ │ │ │ + @ instruction: 0xf2c04490 │ │ │ │ + bl 0x1c9db8 │ │ │ │ movwls r0, #42114 @ 0xa482 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d42300 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ strls r9, [r9], #-1036 @ 0xfffffbf4 │ │ │ │ mcr2 7, 7, pc, cr8, cr13, {7} @ │ │ │ │ ldcvs 4, cr14, [r3, #-756]! @ 0xfffffd0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [r0], #252 @ 0xfc │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ ldc2 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ vst3.32 {d30-d32}, [pc :128], r3 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0xc8d4c @ │ │ │ │ cdpmi 3, 0, cr15, cr2, cr4, {6} │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0xc8bf0 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - tstls lr, sp, lsl #4 │ │ │ │ + andls r9, sp, #-2147483645 @ 0x80000003 │ │ │ │ movwhi pc, #57345 @ 0xe001 @ │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0e97bc │ │ │ │ + blcs 0xfe0e9920 │ │ │ │ stcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64b3409 │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - bl 0x1c9cf8 │ │ │ │ + @ instruction: 0xf2c04490 │ │ │ │ + bl 0x1c9e5c │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd440b │ │ │ │ strbt pc, [sl], #-3733 @ 0xfffff16b @ │ │ │ │ @@ -188993,16 +189084,16 @@ │ │ │ │ stccs 0, cr8, [r0, #-20] @ 0xffffffec │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ mcrrge 4, 7, pc, ip, cr15 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ ldrt pc, [r6], #-3239 @ 0xfffff359 @ │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ @@ -189019,90 +189110,90 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r2, r8, sl, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r6, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ strhi pc, [sp], r2, lsl #2 │ │ │ │ - bcs 0x10706c │ │ │ │ + bcs 0x1071d0 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a6f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac60 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ strtmi sl, [r1], -sp, ror #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff286d40 │ │ │ │ - bl 0x211958 │ │ │ │ + blx 0xff206ea4 │ │ │ │ + bl 0x211abc │ │ │ │ stmdbge r6, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #38448 @ 0x9630 │ │ │ │ - bcs 0x9070b4 │ │ │ │ + bcs 0x907218 │ │ │ │ @ instruction: 0xf88cf7ff │ │ │ │ - bllt 0xff7c6d64 │ │ │ │ + bllt 0xff7c6ec8 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b38582 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xea2c0 │ │ │ │ - blge 0xff485f7c │ │ │ │ + blcs 0xea424 │ │ │ │ + blge 0xff4860e0 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.8 {d8-d10}, [r4 :256], r0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b38287 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ @ instruction: 0xf64b8764 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fca806 │ │ │ │ - blls 0x3c71fc │ │ │ │ + blls 0x3c7258 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf968f7fd │ │ │ │ - bllt 0xfeb46dc8 │ │ │ │ + bllt 0xfeb46f2c │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [r8], r0 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ ldrbthi pc, [pc], -r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x462185ff │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfec06de4 │ │ │ │ + blx 0xfeb86f48 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41506 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020208 │ │ │ │ addsmi r8, ip, #1073741878 @ 0x40000036 │ │ │ │ - blge 0xfe206010 │ │ │ │ + blge 0xfe206174 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ addmi sl, r1, #130048 @ 0x1fc00 │ │ │ │ - blge 0x2005f20 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + blge 0x2006084 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ @ instruction: 0xf7fffbdf │ │ │ │ @ instruction: 0xf44fbb6e │ │ │ │ @@ -189119,24 +189210,24 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #104, 8 @ 0x68000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc], r5 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0x1306088 │ │ │ │ + blge 0x13061ec │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x1105f98 │ │ │ │ + blge 0x11060fc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ strls sl, [r9, #-2875] @ 0xfffff4c5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -189144,15 +189235,15 @@ │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - bllt 0x6c6eec │ │ │ │ + bllt 0x6c7050 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vmin.s8 q4, q0, │ │ │ │ vst2.16 {d24-d27}, [pc :128], r5 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -189160,20 +189251,20 @@ │ │ │ │ strhi pc, [sl, #513]! @ 0x201 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xffe8612c │ │ │ │ + bge 0xffe86290 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ - stmdals r9, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ @ instruction: 0xf7fffb51 │ │ │ │ vst1.64 {d27-d28}, [pc :128], r0 │ │ │ │ @@ -189189,61 +189280,61 @@ │ │ │ │ mvnshi pc, #1 │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst2. {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff0061a0 │ │ │ │ + bge 0xff006304 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfef061a8 │ │ │ │ + bge 0xfef0630c │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf00c0922 │ │ │ │ - b 0x13cbfdc │ │ │ │ + b 0x13cc140 │ │ │ │ stmiaeq r5!, {r1, r2, r3, sl, fp} │ │ │ │ andeq pc, r8, #2 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ mcrreq 3, 12, pc, r2, cr4 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #37652 @ 0x9314 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf6490508 │ │ │ │ vqdmlal.s , d16, d1[4] │ │ │ │ vcgt.s8 d16, d15, d6 │ │ │ │ - vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ - b 0x1209820 │ │ │ │ + vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ + b 0x1209984 │ │ │ │ strls r0, [r8], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fe9507 │ │ │ │ @ instruction: 0xf7fffaff │ │ │ │ @ instruction: 0xf5b2ba8e │ │ │ │ @ instruction: 0xf0000f10 │ │ │ │ addsmi r8, sl, #-939524094 @ 0xc8000002 │ │ │ │ - bge 0xfe28620c │ │ │ │ + bge 0xfe286370 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf868f7fc │ │ │ │ + @ instruction: 0xf826f7fc │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r6, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64b100a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bls 0x309cfc │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bls 0x309e60 │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfed87042 │ │ │ │ - blt 0x1b47048 │ │ │ │ + blx 0xfed871a6 │ │ │ │ + blt 0x1b471ac │ │ │ │ @ instruction: 0xf10002e5 │ │ │ │ @ instruction: 0xf41484a1 │ │ │ │ @ instruction: 0xf0402300 │ │ │ │ - bleq 0xa2a21c │ │ │ │ + bleq 0xa2a380 │ │ │ │ stmib sp, {r1, r5, r6, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf005330a │ │ │ │ @ instruction: 0xf0040570 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi sp, #128, 4 │ │ │ │ rsbmi r0, sl, r3, ror #25 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ @@ -189257,35 +189348,35 @@ │ │ │ │ @ instruction: 0xf7fffe47 │ │ │ │ vldmdbvs r3!, {s22-s87} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r3, r4, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xe061b0 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bge 0xe06314 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe7070c4 │ │ │ │ - blt 0xac70cc │ │ │ │ + blx 0xfe707228 │ │ │ │ + blt 0xac7230 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x118e300 │ │ │ │ + b 0x118e464 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b48633 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ addsmi sl, r3, #94208 @ 0x17000 │ │ │ │ - bge 0x6061f0 │ │ │ │ + bge 0x606354 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17351c │ │ │ │ + bl 0x173680 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1416] @ 0xfffffa78 │ │ │ │ @ instruction: 0xf86cf7fd │ │ │ │ ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -189297,27 +189388,27 @@ │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ ldrbhi pc, [r3, #0]! @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3206 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ tstls r8, r3, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1432] @ 0xfffffa68 │ │ │ │ @ instruction: 0xf842f7fd │ │ │ │ ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf64b9508 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20a650 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20a7b4 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r6, {r1, r2, lr, pc} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1292] @ 0xfffffaf4 │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ @@ -189333,24 +189424,24 @@ │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r2, -r1]! │ │ │ │ svccs 0x0010f1b3 │ │ │ │ strbhi pc, [r1], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ stmibge r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1c9a24 │ │ │ │ + b 0x1c9b88 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ addsmi r8, r3, #11 │ │ │ │ ldrthi pc, [r1], r3 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0x462186fa │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9e0f7fc │ │ │ │ + @ instruction: 0xf9dcf7fc │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ stmdbge r6, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fffe87 │ │ │ │ vst2.32 {d27,d29}, [pc], r2 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ @@ -189364,66 +189455,66 @@ │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ tstphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ strls sl, [r9, #-2403] @ 0xfffff69d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vrsra.s64 d22, d5, #64 │ │ │ │ - b 0x13c9eb0 │ │ │ │ + b 0x13ca014 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd9407 │ │ │ │ @ instruction: 0xf7fffa4f │ │ │ │ @ instruction: 0xf5b3b93a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #-2147483599 @ 0x80000031 │ │ │ │ orrhi pc, r1, r1 │ │ │ │ svcne 0x0001f1b3 │ │ │ │ stmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1c97c0 │ │ │ │ + b 0x1c9924 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425380 │ │ │ │ @ instruction: 0xf5b286a0 │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ addmi r8, sl, #18612224 @ 0x11c0000 │ │ │ │ strbthi pc, [r7], #-3 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, -r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ ldrbthi pc, [r1], r3 @ │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ - b 0x1c93c0 │ │ │ │ + b 0x1c9524 │ │ │ │ addmi r0, r1, #-2147483648 @ 0x80000000 │ │ │ │ sbcshi pc, r1, r4 │ │ │ │ svcne 0x0048f5b1 │ │ │ │ adcshi pc, fp, r4 │ │ │ │ @ instruction: 0xf0034291 │ │ │ │ @ instruction: 0xf64b845d │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8ecf7fc │ │ │ │ + @ instruction: 0xf8e8f7fc │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ @ instruction: 0xf95ef7fe │ │ │ │ stmialt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ @@ -189434,15 +189525,15 @@ │ │ │ │ eorcs r8, r0, #143 @ 0x8f │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ vst2. {d10-d11}, [r4 :64], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ @ instruction: 0xf64b8206 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -189462,77 +189553,77 @@ │ │ │ │ addsmi r8, r3, #92, 2 │ │ │ │ andshi pc, ip, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ stmiage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ @ instruction: 0xf004833a │ │ │ │ - blcs 0x44a020 │ │ │ │ + blcs 0x44a184 │ │ │ │ eorshi pc, pc, r3 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fb950b │ │ │ │ - ldcvs 14, cr15, [r3, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 14, cr15, [r3, #-380]! @ 0xfffffe84 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b002c │ │ │ │ + blcs 0x2b0190 │ │ │ │ stmge r2, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff507778 │ │ │ │ + bcs 0xff5078dc │ │ │ │ stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ @ instruction: 0xf64ba867 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x18a124 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x18a288 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a906 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ @ instruction: 0xf7fff8cb │ │ │ │ ldcvs 8, cr11, [r3, #-360]! @ 0xfffffe98 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs fp, {r0, r4, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage ip, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf8b0f7fe │ │ │ │ ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ movwmi lr, #43469 @ 0xa9cd │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x15074c4 │ │ │ │ + blx 0x1507628 │ │ │ │ stmdalt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ smlabtgt r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @@ -189544,19 +189635,19 @@ │ │ │ │ @ instruction: 0xf5b58280 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b58450 │ │ │ │ @ instruction: 0xf47e6f00 │ │ │ │ qsub8mi sl, r1, sp │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffeaf7fb │ │ │ │ + @ instruction: 0xffe6f7fb │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19ae00 │ │ │ │ + bl 0x19af64 │ │ │ │ vhsub.s8 d16, d25, d2 │ │ │ │ vrsra.s64 d23, d21, #64 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fe2d28 │ │ │ │ @ instruction: 0xf7fef855 │ │ │ │ @ instruction: 0xf44fbfe4 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ @@ -189598,19 +189689,19 @@ │ │ │ │ sbchi pc, sp, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ qadd8mi sl, r1, r1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff7ef7fb │ │ │ │ + @ instruction: 0xff7af7fb │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19aed8 │ │ │ │ + bl 0x19b03c │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vsubw.s8 q9, q0, d29 │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fd2dd8 │ │ │ │ @ instruction: 0xf7feffe9 │ │ │ │ @ instruction: 0xf44fbf78 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ @@ -189622,16 +189713,16 @@ │ │ │ │ vst4. {d24-d27}, [pc :64], fp │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ svcge 0x0062f47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x3493a4 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x3494f8 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ mvnmi pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xffbaf7fd │ │ │ │ @@ -189641,73 +189732,73 @@ │ │ │ │ svcvs 0x0040f5b5 │ │ │ │ cmpphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00c0f5b5 │ │ │ │ svcge 0x003cf47e │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x349358 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x3494ac │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff94f7fd │ │ │ │ svclt 0x0023f7fe │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ stmdbge r6, {r3, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d3ec0a │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwls r9, #37644 @ 0x930c │ │ │ │ @ instruction: 0xf93af7fd │ │ │ │ svclt 0x000ff7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ + stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ ldmib sp, {r0, r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64b100a │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x10a3e4 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x10a548 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15afe0 │ │ │ │ - bl 0x18a134 │ │ │ │ + bl 0x15b144 │ │ │ │ + bl 0x18a298 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2280 │ │ │ │ @ instruction: 0xf7fef83f │ │ │ │ @ instruction: 0xf404bef6 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ @ instruction: 0xf47e7f80 │ │ │ │ vqrdmlah.s q13, q10, d3[7] │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ stmdbge r6, {r1, r6, r8, sl, ip, sp} │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ stmib sp, {r3, r8, r9}^ │ │ │ │ @ instruction: 0x432b220a │ │ │ │ andne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xc9760 │ │ │ │ + streq pc, [pc], #-4 @ 0xc98c4 │ │ │ │ stmib sp, {r0, r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fd4308 │ │ │ │ @ instruction: 0xf7fef99d │ │ │ │ @ instruction: 0x4621bed8 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - ldmib sp, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #1610612736 @ 0x60000000 │ │ │ │ mcrge 4, 6, pc, cr14, cr14, {1} @ │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x12ffb4 │ │ │ │ + bl 0x130118 │ │ │ │ stmdbge r6, {r7, sl} │ │ │ │ - bl 0x15b058 │ │ │ │ - bl 0x18a1ac │ │ │ │ + bl 0x15b1bc │ │ │ │ + bl 0x18a310 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ @ instruction: 0xf7fef803 │ │ │ │ @ instruction: 0xf44fbeba │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strbhi pc, [ip, #2]! @ │ │ │ │ @@ -189722,15 +189813,15 @@ │ │ │ │ strbhi pc, [sl, #-2] @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ @ instruction: 0x4621ae99 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff3cf7fb │ │ │ │ + @ instruction: 0xff38f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ mcrlt 7, 4, pc, cr13, cr14, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ @@ -189749,32 +189840,32 @@ │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [fp, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x14a96c │ │ │ │ + bl 0x14aad0 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2309 │ │ │ │ @ instruction: 0xf7fef987 │ │ │ │ @ instruction: 0xf004be54 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vand q4, , │ │ │ │ - blcs 0xea3dc │ │ │ │ + blcs 0xea540 │ │ │ │ orrhi pc, r1, r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ mcrge 4, 2, pc, cr2, cr14, {3} @ │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1ae0d0 │ │ │ │ + bl 0x1ae234 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -189785,30 +189876,30 @@ │ │ │ │ @ instruction: 0xf7fd3408 │ │ │ │ @ instruction: 0xf7fefde7 │ │ │ │ stmdbge r6, {r5, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, lr}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xffa878ee │ │ │ │ + blx 0xffa87a52 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr3, cr14, {7} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ cdpeq 2, 9, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf47e4573 │ │ │ │ stmdbcs r4, {r0, r1, r3, r9, sl, fp, sp, pc} │ │ │ │ mcrge 6, 0, pc, cr8, cr14, {1} @ │ │ │ │ - bl 0x16e130 │ │ │ │ - strls r0, [r9], #-644 @ 0xfffffd7c │ │ │ │ - strbcc pc, [r8], #-1611 @ 0xfffff9b5 @ │ │ │ │ - ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ + bl 0x1eea94 │ │ │ │ + andls r0, r9, #-2113929216 @ 0x82000000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0x1c06e9cd │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ stmdbge r6, {r1, r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d4950b │ │ │ │ + @ instruction: 0xf8d2950b │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ @ instruction: 0xf7fefbd5 │ │ │ │ @ instruction: 0xf640bdf2 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @@ -189822,15 +189913,15 @@ │ │ │ │ andshi pc, r5, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b3816f │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ @ instruction: 0x4621add1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr0, cr11, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr11, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrrc2 7, 15, pc, lr, cr13 @ │ │ │ │ stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ @@ -189842,15 +189933,15 @@ │ │ │ │ andhi pc, r2, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b28177 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ strtmi sl, [r1], -r9, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ ldclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @@ -189859,76 +189950,76 @@ │ │ │ │ addsmi r8, sl, #1061158912 @ 0x3f400000 │ │ │ │ strhi pc, [r1, -r1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ ldrhi pc, [r8, -r1, asr #32]! │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ @ instruction: 0xf7fefde3 │ │ │ │ @ instruction: 0xf5b3bd72 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0xf64b8325 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x3085f8 │ │ │ │ + bls 0x30865c │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b31c │ │ │ │ - bl 0x20a768 │ │ │ │ + bl 0x19b480 │ │ │ │ + bl 0x20a8cc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2b80 │ │ │ │ @ instruction: 0xf7fefb17 │ │ │ │ mvneq fp, #88, 26 @ 0x1600 │ │ │ │ ldclge 5, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ tstphi r1, #2 @ p-variant is OBSOLETE │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfea07a7c │ │ │ │ + blx 0x1987be0 │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x21b358 │ │ │ │ + bl 0x21b4bc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2c00 │ │ │ │ @ instruction: 0xf7fefafb │ │ │ │ @ instruction: 0xf404bd3c │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0xf64b8318 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ @ instruction: 0xf7fba806 │ │ │ │ - bls 0x308588 │ │ │ │ + bls 0x3085ec │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x19b38c │ │ │ │ - bl 0x20a7d8 │ │ │ │ + bl 0x19b4f0 │ │ │ │ + bl 0x20a93c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fc2be0 │ │ │ │ @ instruction: 0xf7fefadf │ │ │ │ strbteq fp, [r7], #3360 @ 0xd20 │ │ │ │ msrhi CPSR_fx, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ @ instruction: 0xf404ad19 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #964 @ 0x3c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb83c2 │ │ │ │ - bls 0x3089e0 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x308b34 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ ldcllt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ @@ -189940,16 +190031,16 @@ │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r4, asr #11 │ │ │ │ stclge 5, cr15, [r6], #504 @ 0x1f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - bls 0x30898c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x308ae0 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -189960,26 +190051,26 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [sp], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strls sl, [r9, #-3259] @ 0xfffff345 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cace4 │ │ │ │ + b 0x13cae48 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fc9407 │ │ │ │ @ instruction: 0xf7fefdab │ │ │ │ @ instruction: 0xf44fbc96 │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ @@ -189996,15 +190087,15 @@ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r8], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r9, #-3187] @ 0xfffff38d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ @@ -190020,16 +190111,16 @@ │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ subhi pc, r4, r1 │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ mcrrge 4, 7, pc, r6, cr14 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ @ instruction: 0xf7fefca1 │ │ │ │ @ instruction: 0xf44fbc30 │ │ │ │ @@ -190055,284 +190146,284 @@ │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fc9408 │ │ │ │ @ instruction: 0xf7fefd9b │ │ │ │ stmib sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64b3206 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ tstls r8, r3, lsr r2 │ │ │ │ addeq lr, lr, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2ec09 │ │ │ │ strls r2, [fp, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0x1687d38 │ │ │ │ - bllt 0xffb47d44 │ │ │ │ + blx 0x1687e9c │ │ │ │ + bllt 0xffb47ea8 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x174174 │ │ │ │ + bl 0x1742d8 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d2c709 │ │ │ │ strls r2, [fp, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x1107d64 │ │ │ │ - bllt 0xff5c7d70 │ │ │ │ + blx 0x1107ec8 │ │ │ │ + bllt 0xff5c7ed4 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ addshi pc, ip, r1 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ movwcs sl, #7111 @ 0x1bc7 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xd9e24 │ │ │ │ + blcs 0xd9f88 │ │ │ │ ldrbhi pc, [lr, #2] @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xff006f9c │ │ │ │ + blge 0xff007100 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xf7fefa01 │ │ │ │ @ instruction: 0xf5b3bbb0 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #176 @ 0xb0 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ strteq sl, [r5], r5, lsr #23 │ │ │ │ - blge 0xfe9872d0 │ │ │ │ + blge 0xfe987434 │ │ │ │ @ instruction: 0x46376d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe786ee0 │ │ │ │ + blge 0xfe787044 │ │ │ │ stcleq 8, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs d10, [r7, #-572] @ 0xfffffdc4 │ │ │ │ - blge 0xfe4076fc │ │ │ │ + blge 0xfe407860 │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ ldrtmi sl, [r0], -r7, lsl #23 │ │ │ │ @ instruction: 0xf9eaf7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -lr, ror #23 │ │ │ │ - ldc2l 0, cr15, [r2], #-96 @ 0xffffffa0 │ │ │ │ + stc2l 0, cr15, [r0], #-96 @ 0xffffffa0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004abe8 │ │ │ │ strtmi r0, [r8], -pc, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 7, 8, cr15, cr8, cr12, {7} │ │ │ │ @ instruction: 0xf7864681 │ │ │ │ - @ instruction: 0x4632fa7b │ │ │ │ + ldrtmi pc, [r2], -r9, asr #19 @ │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7db4638 │ │ │ │ - @ instruction: 0xf642fa1b │ │ │ │ + @ instruction: 0xf642f9c3 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vrsra.u64 d18, d7, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - @ instruction: 0xff28f786 │ │ │ │ + cdp2 7, 7, cr15, cr6, cr6, {4} │ │ │ │ @ instruction: 0xee1d4ad1 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ tsteq r2, r9, lsl #22 │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 q9, q4, #64 │ │ │ │ ldmdbne r3, {r1, r4, r7, r8} │ │ │ │ strtmi r4, [sl], #-1040 @ 0xfffffbf0 │ │ │ │ andls r9, r1, #2 │ │ │ │ @ instruction: 0xf7876808 │ │ │ │ - @ instruction: 0x462afa99 │ │ │ │ + strtmi pc, [sl], -r7, ror #19 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xfee87df4 │ │ │ │ - blcs 0xe5e78 │ │ │ │ - blge 0xfedc6f88 │ │ │ │ + blx 0x1887f58 │ │ │ │ + blcs 0xe5fdc │ │ │ │ + blge 0xfedc70ec │ │ │ │ rsbmi r1, r3, #92, 30 @ 0x170 │ │ │ │ ldrbvs r4, [fp, r3, ror #2]! │ │ │ │ - bllt 0xfec47e94 │ │ │ │ + bllt 0xfec47ff8 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #62464 @ 0xf400 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf64b9409 │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0ed0 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + strls sl, [r8], #-2877 @ 0xfffff4c3 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + @ instruction: 0xf64b9209 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ + bl 0x151034 │ │ │ │ + andls r0, sl, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [fp, #-800] @ 0xfffffce0 │ │ │ │ - ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ + ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ @ instruction: 0xf90af7fc │ │ │ │ - bllt 0xac7ec8 │ │ │ │ + bllt 0xac802c │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - andls sl, r8, #35840 @ 0x8c00 │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ - strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ - @ instruction: 0xf64b940b │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ - bl 0x1d0f08 │ │ │ │ - andls r0, sl, r2, lsl #9 │ │ │ │ + strls sl, [r8], #-2851 @ 0xfffff4dd │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ + andcs r9, r0, #-1879048192 @ 0x90000000 │ │ │ │ + @ instruction: 0xf64b920b │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ + bl 0x15106c │ │ │ │ + andls r0, sl, r4, lsl #5 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8d42320 │ │ │ │ + @ instruction: 0xf8d22320 │ │ │ │ @ instruction: 0xf7fc24d0 │ │ │ │ @ instruction: 0xf7fef8ef │ │ │ │ @ instruction: 0xf5b3bb0c │ │ │ │ @ instruction: 0xf47e5f81 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r8, r9, fp, sp, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ movwcs r2, #774 @ 0x306 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8d18596 │ │ │ │ ldrtmi r2, [r0], -r0, ror #20 │ │ │ │ @ instruction: 0xf7fda906 │ │ │ │ stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x13c7158 │ │ │ │ + blge 0x13c72bc │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0xff707164 │ │ │ │ + bge 0xff7072c8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - movwcs pc, #6577 @ 0x19b1 @ │ │ │ │ + movwcs pc, #6575 @ 0x19af @ │ │ │ │ streq lr, [r3, #2821] @ 0xb05 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8d59309 │ │ │ │ @ instruction: 0xf7fd2a80 │ │ │ │ @ instruction: 0xf7feff77 │ │ │ │ vpmax.s8 , , q3 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - bge 0xff107194 │ │ │ │ + bge 0xff1072f8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r2], #-2 @ │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strbhi pc, [r5, #65] @ 0x41 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe887fb4 │ │ │ │ + blx 0xfe788118 │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0x507fd2 │ │ │ │ - blt 0xfe8c7fd8 │ │ │ │ + blx 0x508136 │ │ │ │ + blt 0xfe8c813c │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe7871e0 │ │ │ │ + bge 0xfe787344 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ @ instruction: 0xf3c4aa97 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x199110 │ │ │ │ + bl 0x199274 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x123442c │ │ │ │ + b 0x1234590 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27d0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca02c │ │ │ │ + streq pc, [pc], #-4 @ 0xca190 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7feff23 │ │ │ │ @ instruction: 0xf5b3ba72 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ vrhadd.s8 d8, d17, d8 │ │ │ │ @ instruction: 0xf5b3878b │ │ │ │ @ instruction: 0xf0026f50 │ │ │ │ @ instruction: 0xf5b38160 │ │ │ │ @ instruction: 0xf47e6f60 │ │ │ │ stmdage r6, {r0, r1, r5, r6, r9, fp, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1e08050 │ │ │ │ + @ instruction: 0xf894f7fb │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x160716c │ │ │ │ + bge 0x16072d0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ movwcs sl, #2639 @ 0xa4f │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - eorsmi pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + andspl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldc2 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ - blt 0x124808c │ │ │ │ + blt 0x12481f0 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r5 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - bge 0xe872a8 │ │ │ │ + bge 0xe8740c │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc871b8 │ │ │ │ + bge 0xc8731c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ strls sl, [r9, #-2601] @ 0xfffff5d7 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - submi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r6, {r4, r5, r7, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x788102 │ │ │ │ - blt 0x24810c │ │ │ │ + blx 0x788266 │ │ │ │ + blt 0x248270 │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ - bge 0x107314 │ │ │ │ + bge 0x107478 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ - stmdals r9, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ @ instruction: 0xf7fefa5b │ │ │ │ rsceq fp, r2, sl, ror #19 │ │ │ │ stmibge r6!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @@ -190340,154 +190431,154 @@ │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ mrc2 7, 3, pc, cr2, cr13, {7} │ │ │ │ stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addeq r6, r4, sl, lsl #2 │ │ │ │ + addeq r5, r4, r6, lsr #31 │ │ │ │ subne pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strthi pc, [lr], #-2 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ strhi pc, [r1, #-65]! @ 0xffffffbf │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #20992 @ 0x5200 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf99cf7fb │ │ │ │ + @ instruction: 0xf998f7fb │ │ │ │ stmdbge r6, {r0, r3, r9, fp, ip, pc} │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - blx 0x4881d4 │ │ │ │ + blx 0x488338 │ │ │ │ ldmiblt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf64b430a │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - bl 0x1cb2cc │ │ │ │ + @ instruction: 0xf2c04490 │ │ │ │ + bl 0x1cb430 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ strtcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfec0820a │ │ │ │ + blx 0xfec0836e │ │ │ │ stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strcs r3, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf64b940b │ │ │ │ - vmls.i d19, d0, d0[2] │ │ │ │ - bl 0x1cb304 │ │ │ │ + @ instruction: 0xf2c04490 │ │ │ │ + bl 0x1cb468 │ │ │ │ stmdbge r6, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls lr, [r8, #-3078] @ 0xfffff3fa │ │ │ │ ldrcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [ip], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0xfe508242 │ │ │ │ + blx 0xfe5083a6 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf53e00e7 │ │ │ │ vmul.f q13, q2, d1[4] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #40 @ 0x28 │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ vbic.i32 d16, #49920 @ 0x0000c300 │ │ │ │ - bl 0x19937c │ │ │ │ + bl 0x1994e0 │ │ │ │ andls r0, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234698 │ │ │ │ + b 0x12347fc │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ @ instruction: 0x27c0f8d3 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca298 │ │ │ │ + streq pc, [pc], #-4 @ 0xca3fc │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefded │ │ │ │ vst2.8 {d11,d13}, [r4 :256], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b83ec │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ rsceq r5, r4, r1, lsl #2 │ │ │ │ mvnhi pc, #1073741824 @ 0x40000000 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ - bcs 0x1108648 │ │ │ │ + bcs 0x11087ac │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fd930b │ │ │ │ @ instruction: 0xf7fefdbf │ │ │ │ vst2.8 {d11,d13}, [r4], lr │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b81f2 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -pc, asr #9 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fb220a │ │ │ │ - bls 0x3486dc │ │ │ │ - blls 0x23474c │ │ │ │ - bl 0x21bbf8 │ │ │ │ + bls 0x348830 │ │ │ │ + blls 0x2348b0 │ │ │ │ + bl 0x21bd5c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ @ instruction: 0xf7fef95d │ │ │ │ vst2. {d11-d12}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf64b86d8 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x219474 │ │ │ │ + bl 0x2195d8 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234790 │ │ │ │ + b 0x12348f4 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ubfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca390 │ │ │ │ + streq pc, [pc], #-4 @ 0xca4f4 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefd71 │ │ │ │ rsceq fp, r2, r0, asr #17 │ │ │ │ ldrbthi pc, [r3], r1, lsl #2 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb06c │ │ │ │ + b 0x1cb1d0 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @@ -190503,111 +190594,111 @@ │ │ │ │ orrcs r8, r0, #952107008 @ 0x38c00000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [r8, #-2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf00484a7 │ │ │ │ - blcs 0x44b064 │ │ │ │ + blcs 0x44b1c8 │ │ │ │ rsbhi pc, r8, #2 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - ldcvs 14, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ + ldcvs 14, cr15, [r3, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r3, r5, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmdage r4!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2b1070 │ │ │ │ + blcs 0x2b11d4 │ │ │ │ stmdage r0!, {r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xd087bc │ │ │ │ + blcs 0xd08920 │ │ │ │ stc2l 7, cr15, [sl], {251} @ 0xfb │ │ │ │ ldmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x1cad48 │ │ │ │ + b 0x1caeac │ │ │ │ rsceq r0, r7, r2, lsl #6 │ │ │ │ ldrthi pc, [r1], #257 @ 0x101 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strthi pc, [r9], #-1 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strthi pc, [r8], r2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ ldrhi pc, [r4], r2 │ │ │ │ @ instruction: 0xf0414293 │ │ │ │ @ instruction: 0x46218432 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa3309 │ │ │ │ - blls 0x30a0a8 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30a204 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ movwcs sl, #2190 @ 0x88e │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x2195f4 │ │ │ │ + bl 0x219758 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234910 │ │ │ │ + b 0x1234a74 │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca510 │ │ │ │ + streq pc, [pc], #-4 @ 0xca674 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fefcb1 │ │ │ │ vst2.8 {d11-d12}, [r4], r0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf64b84e3 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ - bl 0x21964c │ │ │ │ + bl 0x2197b0 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - b 0x1234968 │ │ │ │ + b 0x1234acc │ │ │ │ ldrtmi r0, [r0], -ip, lsl #10 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strls r0, [r6, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0xca568 │ │ │ │ + streq pc, [pc], #-4 @ 0xca6cc │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3407 │ │ │ │ @ instruction: 0xf7fdfc85 │ │ │ │ @ instruction: 0xf404bfd4 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b817b │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ strtmi r8, [r1], -fp, ror #5 │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a468 │ │ │ │ - blls 0x2349c0 │ │ │ │ - bl 0x21be6c │ │ │ │ + bls 0x34a5bc │ │ │ │ + blls 0x234b24 │ │ │ │ + bl 0x21bfd0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2610 │ │ │ │ @ instruction: 0xf7fdf823 │ │ │ │ @ instruction: 0x2180bfb2 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ @@ -190625,235 +190716,235 @@ │ │ │ │ eorseq pc, r0, r0, asr #5 │ │ │ │ tsteq r2, r4, lsl #20 │ │ │ │ @ instruction: 0xf0034281 │ │ │ │ @ instruction: 0xf5b1801f │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, r1, #9 │ │ │ │ msrhi SPSR_fsc, #2 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a3e4 │ │ │ │ + bls 0x34a538 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21bef0 │ │ │ │ + bl 0x21c054 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2760 │ │ │ │ @ instruction: 0xf7fdffe1 │ │ │ │ @ instruction: 0xf404bf70 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf64b8080 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf0140533 │ │ │ │ @ instruction: 0xf0415380 │ │ │ │ @ instruction: 0x4621823f │ │ │ │ andcs sl, r0, #393216 @ 0x60000 │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fa220a │ │ │ │ - bls 0x34a3a0 │ │ │ │ - blls 0x234a88 │ │ │ │ - bl 0x21bf34 │ │ │ │ + bls 0x34a4f4 │ │ │ │ + blls 0x234bec │ │ │ │ + bl 0x21c098 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2710 │ │ │ │ @ instruction: 0xf7fdffbf │ │ │ │ rsceq fp, r5, lr, asr #30 │ │ │ │ strbhi pc, [r2, #-257]! @ 0xfffffeff @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - b 0x1cb350 │ │ │ │ + b 0x1cb4b4 │ │ │ │ @ instruction: 0x43a30203 │ │ │ │ - ldrhi pc, [pc], #-2 @ 0xca698 │ │ │ │ + ldrhi pc, [pc], #-2 @ 0xca7fc │ │ │ │ svcne 0x0040f5b2 │ │ │ │ cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ movwls r0, #48357 @ 0xbce5 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0059209 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff3886de │ │ │ │ + blx 0xff388842 │ │ │ │ svclt 0x0019f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ rsbshi pc, r5, r2 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x22af1c │ │ │ │ + bl 0x22b080 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe80873a │ │ │ │ + blx 0xfe80889e │ │ │ │ mcrlt 7, 7, pc, cr11, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ea8 │ │ │ │ @ instruction: 0xf7fdff45 │ │ │ │ @ instruction: 0x4621bed4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr10, {7} │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174bac │ │ │ │ + bl 0x174d10 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 4, APSR_nzcv, cr8, cr2, {6} │ │ │ │ @ instruction: 0xff2ef7fc │ │ │ │ mrclt 7, 5, APSR_nzcv, cr13, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e38 │ │ │ │ @ instruction: 0xf7fdff17 │ │ │ │ strtmi fp, [r1], -r6, lsr #29 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 4, pc, cr2, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174c08 │ │ │ │ + bl 0x174d6c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ @ instruction: 0xff00f7fc │ │ │ │ mcrlt 7, 4, pc, cr15, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - ldcvs 14, cr15, [r1, #-332]! @ 0xfffffeb4 │ │ │ │ + ldcvs 14, cr15, [r1, #-316]! @ 0xfffffec4 │ │ │ │ @ instruction: 0xf8d19809 │ │ │ │ vst4.32 {d3-d6}, [r3 :128], r0 │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xeb988 │ │ │ │ + bcs 0xebaec │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr13, {1} │ │ │ │ @ instruction: 0xf412684a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ @ instruction: 0xf64bae75 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x14b108 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x14b26c │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ee8 │ │ │ │ @ instruction: 0xf7fdfed9 │ │ │ │ strtmi fp, [r1], -r8, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr10, {7} @ │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr13, {3} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr4, cr13, {1} │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ stcls 14, cr10, [r9], {79} @ 0x4f │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x174ca4 │ │ │ │ + bl 0x174e08 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ @ instruction: 0xf7fdfeb3 │ │ │ │ strtmi fp, [r1], -r2, asr #28 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e08 │ │ │ │ @ instruction: 0xf7fdfe9d │ │ │ │ strtmi fp, [r1], -ip, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr4, cr10, {7} │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174cfc │ │ │ │ + bl 0x174e60 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 0, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr5, cr13, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ @ instruction: 0xf7fdfe6f │ │ │ │ @ instruction: 0x4621bdfe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ stmdals r9, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldrdcc pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ tstphi sp, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdavs sl, {r0, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stclge 4, cr15, [r4, #244]! @ 0xf4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrcs 8, 3, pc, cr8, cr2, {6} @ │ │ │ │ mcr2 7, 2, pc, cr8, cr12, {7} @ │ │ │ │ ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x34a08c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x34a1e0 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrcs pc, r1, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ mrccs 8, 2, APSR_nzcv, cr8, cr2, {6} │ │ │ │ mcr2 7, 1, pc, cr14, cr12, {7} @ │ │ │ │ @@ -190867,225 +190958,225 @@ │ │ │ │ strhi pc, [sl, #-1] │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ strtmi sl, [r1], -r7, lsr #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + blx 0xfef88b2a │ │ │ │ @ instruction: 0xf57d02e3 │ │ │ │ ldcvs 13, cr10, [r3, #-628]! @ 0xfffffd8c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vsubl.s8 q11, d16, d17 │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf7fc020b │ │ │ │ @ instruction: 0xf7fdf8d3 │ │ │ │ @ instruction: 0xf5b5bd86 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ strtmi sl, [r1], -r1, lsl #27 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r9, {r8, r9, ip} │ │ │ │ ldrdcs pc, [r0], r1 @ │ │ │ │ rsbsvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ strbhi pc, [r7, #65] @ 0x41 @ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdavs sl, {r0, r2, r3, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2l 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ ldcllt 7, cr15, [fp, #-1012] @ 0xfffffc0c │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ @ instruction: 0x4621ad53 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174eac │ │ │ │ + bl 0x175010 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ ldclt 7, cr15, [sp, #-1012]! @ 0xfffffc0c │ │ │ │ cmppvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429d │ │ │ │ @ instruction: 0x4621ad35 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf57d02a7 │ │ │ │ ldcvs 13, cr10, [r3, #-172]! @ 0xffffff54 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldcge 4, cr15, [lr, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf64b9c09 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174f08 │ │ │ │ + bl 0x17506c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ @ instruction: 0xf7fdfd81 │ │ │ │ @ instruction: 0x4621bd10 │ │ │ │ strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7fa950b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ @ instruction: 0xf7fdfd6b │ │ │ │ @ instruction: 0x4621bcfa │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174f60 │ │ │ │ + bl 0x1750c4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ stcllt 7, cr15, [r3], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ @ instruction: 0xf7fdfd3d │ │ │ │ strtmi fp, [r1], -ip, asr #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x174fbc │ │ │ │ + bl 0x175120 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ ldclt 7, cr15, [r5], #1012 @ 0x3f4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa330a │ │ │ │ - bls 0x349e48 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x349f9c │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orrspl pc, r5, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ @ instruction: 0xf7fdfcf5 │ │ │ │ strtmi fp, [r1], -r4, lsl #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x17504c │ │ │ │ + bl 0x1751b0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stcllt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cd8 │ │ │ │ @ instruction: 0xf7fdfcc7 │ │ │ │ @ instruction: 0x4621bc56 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe488c6a │ │ │ │ + blx 0xfe408dce │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1750a8 │ │ │ │ + bl 0x17520c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ ldc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [pc], #-1012 @ 0xca8ac │ │ │ │ + ldclt 7, cr15, [pc], #-1012 @ 0xcaa10 │ │ │ │ svceq 0x00d8f5b3 │ │ │ │ ldrthi pc, [sp], #1 @ │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ cmpphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ strhi pc, [r4, #1] │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - @ instruction: 0xf988f7fa │ │ │ │ + @ instruction: 0xf946f7fa │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stcge 4, cr15, [r2], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - bls 0x3b5d58 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x3b5ebc │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b1114 │ │ │ │ + bl 0x1b1278 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x355eb8 │ │ │ │ + blls 0x35601c │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ stcge 7, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ stmdbge r6, {r0, r1, r3, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf904f7fb │ │ │ │ stclt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdals r9, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2ce8 │ │ │ │ @ instruction: 0xf7fdfc61 │ │ │ │ @ instruction: 0xf44fbbf0 │ │ │ │ @@ -191095,73 +191186,73 @@ │ │ │ │ ldrthi pc, [sp], #513 @ 0x201 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.64 {d24-d26}, [pc :128], r7 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ - blge 0xff707f60 │ │ │ │ + blge 0xff7080c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdfb2f │ │ │ │ strtmi fp, [r1], -ip, asr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfef08d7e │ │ │ │ + blx 0xfee08ee2 │ │ │ │ @ instruction: 0xf64b9a09 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19c664 │ │ │ │ + bl 0x19c7c8 │ │ │ │ @ instruction: 0xf6490282 │ │ │ │ vqdmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf8d20306 │ │ │ │ @ instruction: 0xf7fc2d08 │ │ │ │ @ instruction: 0xf7fdfc23 │ │ │ │ @ instruction: 0x4621bbb2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe888db2 │ │ │ │ + blx 0xfe788f16 │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x1751f0 │ │ │ │ + bl 0x175354 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ stc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xfe7c8ddc │ │ │ │ + bllt 0xfe7c8f40 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 d8, d17, d12 │ │ │ │ vst3. {d24,d26,d28}, [pc :256], r3 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [r7, -r1] │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ strtmi sl, [r1], -r3, lsl #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, lr, cr10 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff788e1c │ │ │ │ - bllt 0x1ec8e24 │ │ │ │ + blx 0xff788f80 │ │ │ │ + bllt 0x1ec8f88 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1d8802c │ │ │ │ + blge 0x1d88190 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0x1c08038 │ │ │ │ + blge 0x1c0819c │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1af67c │ │ │ │ + bl 0x1af7e0 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, fp, #64, 4 │ │ │ │ strls sl, [r7, #-2310] @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ @@ -191169,145 +191260,145 @@ │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3408 │ │ │ │ @ instruction: 0xf7fdfb11 │ │ │ │ movwcs fp, #6986 @ 0x1b4a │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdaf20 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xcae97 @ │ │ │ │ + blcs 0xdb084 │ │ │ │ + strbhi pc, [pc, #-1]! @ 0xcaffb @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0x1088094 │ │ │ │ + blge 0x10881f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + blx 0x8ffa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf93cf7fc │ │ │ │ - bllt 0xdc8eac │ │ │ │ + bllt 0xdc9010 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf5b384ff │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ strtmi sl, [r1], -r7, lsr #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffb08ec6 │ │ │ │ + blx 0xffa0902a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf948f7fc │ │ │ │ - bllt 0x7c8edc │ │ │ │ + bllt 0x7c9040 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb730 │ │ │ │ + b 0x1cb894 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #45613056 @ 0x2b80000 │ │ │ │ ldrhi pc, [lr, r1] │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ strtmi r8, [r1], -ip, lsl #15 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1788efe │ │ │ │ + blx 0x1689062 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ stmdbge r6, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdff81 │ │ │ │ movwcs fp, #6908 @ 0x1afc │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0xdafbc │ │ │ │ + blcs 0xdb120 │ │ │ │ ldrbhi pc, [r7], #1 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xffd08130 │ │ │ │ + bge 0xffd08294 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - stmdbge r6, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ @ instruction: 0xf7fdf8c9 │ │ │ │ andcs fp, r1, #228, 20 @ 0xe4000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ bicshi pc, sp, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb6a4 │ │ │ │ + blcs 0xeb808 │ │ │ │ mvnhi pc, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_s, #35840 @ 0x8c00 │ │ │ │ - bge 0xff38857c │ │ │ │ + msreq CPSR_s, #31744 @ 0x7c00 │ │ │ │ + bge 0xff3886e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf84af7fc │ │ │ │ - blt 0xff248f88 │ │ │ │ + blt 0xff2490ec │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb7dc │ │ │ │ + b 0x1cb940 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #32, 14 @ 0x800000 │ │ │ │ ldrhi pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ strtmi r8, [r1], -sp, lsr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x208faa │ │ │ │ + blx 0x10910e │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ stmdbge r6, {r0, r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdfeeb │ │ │ │ andcs fp, r1, #679936 @ 0xa6000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmnphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb570 │ │ │ │ + blcs 0xeb6d4 │ │ │ │ ldrthi pc, [r3], r1 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_c, #937984 @ 0xe5000 │ │ │ │ - bge 0xfe4085f8 │ │ │ │ + msreq CPSR_c, #921600 @ 0xe1000 │ │ │ │ + bge 0xfe40875c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf84cf7fc │ │ │ │ - blt 0xfe2c9004 │ │ │ │ + blt 0xfe2c9168 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1cb858 │ │ │ │ + b 0x1cb9bc │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #32 │ │ │ │ andshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462187fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff289024 │ │ │ │ + blx 0xff189188 │ │ │ │ @ instruction: 0xf57d0327 │ │ │ │ stmdbge r6, {r0, r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fdffad │ │ │ │ andcs fp, r1, #104, 20 @ 0x68000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ rsbhi pc, r1, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xeb1ac │ │ │ │ + blcs 0xeb310 │ │ │ │ adchi pc, r1, r2 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - msreq CPSR_xc, #684032 @ 0xa7000 │ │ │ │ - bge 0x1488674 │ │ │ │ + msreq CPSR_xc, #667648 @ 0xa3000 │ │ │ │ + bge 0x14887d8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff0ef7fb │ │ │ │ - blt 0x1349080 │ │ │ │ + blt 0x13491e4 │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #41473 @ 0xa201 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ stmdbeq r1!, {r1, r6, r9, ip, sp} │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andls r0, r6, #82 @ 0x52 │ │ │ │ @@ -191321,158 +191412,158 @@ │ │ │ │ @ instruction: 0xf9e8f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdacb6 │ │ │ │ vmlsl.u8 , d20, d10 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ @ instruction: 0xf64b930a │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x18c5c4 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x18c728 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d588 │ │ │ │ + bl 0x20d6ec │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r3], {62} @ 0x3e │ │ │ │ - blt 0x18c912c │ │ │ │ + blt 0x18c9290 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010622 │ │ │ │ @ instruction: 0xf5b384c9 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ smlaleq r8, r7, pc, r2 @ │ │ │ │ stmibge r6!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fa930b │ │ │ │ - bls 0x30938c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x3094e0 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e8f7fb │ │ │ │ ldmiblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ adchi pc, sp, r2 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf4148034 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #32 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf9b2f7fa │ │ │ │ + @ instruction: 0xf9aef7fa │ │ │ │ @ instruction: 0xf64b9809 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x1755c8 │ │ │ │ + bl 0x17572c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x9091ac │ │ │ │ + blx 0x909310 │ │ │ │ stmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43d42a9 │ │ │ │ addmi sl, r1, #2768896 @ 0x2a4000 │ │ │ │ stmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28d0 │ │ │ │ @ instruction: 0xf7fdfa09 │ │ │ │ @ instruction: 0xf3c4b998 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ @ instruction: 0xf64b930a │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x18c6d0 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x18c834 │ │ │ │ andls r0, r7, #134217729 @ 0x8000001 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bl 0x20d694 │ │ │ │ + bl 0x20d7f8 │ │ │ │ @ instruction: 0xf0010383 │ │ │ │ subseq r0, r2, r8, lsl #2 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - blcs 0xfe90956c │ │ │ │ + blcs 0xfe9096d0 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r6, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r0, #37698 @ 0x9342 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x3c8334 │ │ │ │ + bge 0x3c8498 │ │ │ │ ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ vorr.i16 q13, #207 @ 0x00cf │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - b 0x148bb38 │ │ │ │ - bl 0x15e5c0 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + b 0x148bc9c │ │ │ │ + bl 0x15e724 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc398 │ │ │ │ + b 0x13cc4fc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ @ instruction: 0xf8cd930b │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x1509290 │ │ │ │ + blx 0x15093f4 │ │ │ │ ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ strls sl, [r9, #-2349] @ 0xfffff6d3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf8cd330a │ │ │ │ strls ip, [r7], #-24 @ 0xffffffe8 │ │ │ │ - blx 0x8892f4 │ │ │ │ + blx 0x889458 │ │ │ │ stmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ strls sl, [r9, #-2299] @ 0xfffff705 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - submi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + addpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ @@ -191490,27 +191581,27 @@ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ adchi pc, r5, r2 │ │ │ │ @ instruction: 0xf57d00e3 │ │ │ │ strtmi sl, [r1], -r9, asr #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff6ef7f9 │ │ │ │ + @ instruction: 0xff6af7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19cc68 │ │ │ │ + bl 0x19cdcc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2960 │ │ │ │ @ instruction: 0xf7fdf8cb │ │ │ │ @ instruction: 0xf3c4b8b4 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - b 0x148bc90 │ │ │ │ - bl 0x15e718 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + b 0x148bdf4 │ │ │ │ + bl 0x15e87c │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0038f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -191535,15 +191626,15 @@ │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fdfa0d │ │ │ │ stcleq 8, cr11, [r5], #448 @ 0x1c0 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ - b 0x120c86c │ │ │ │ + b 0x120c9d0 │ │ │ │ @ instruction: 0xf002050c │ │ │ │ strls r0, [r6, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ movwls sl, #47366 @ 0xb906 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ @@ -191556,65 +191647,65 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x14bd70 │ │ │ │ - b 0x148bebc │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x14bed4 │ │ │ │ + b 0x148c020 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc5d0 │ │ │ │ + b 0x13cc734 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fdf935 │ │ │ │ strls fp, [r9, #-2080] @ 0xfffff7e0 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ stmib sp, {r3, r8, sl}^ │ │ │ │ @ instruction: 0xf8d2330a │ │ │ │ stmdbge r6, {r3, r7, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf6490442 │ │ │ │ vqdmlal.s q11, d0, d1[2] │ │ │ │ - b 0x13cc138 │ │ │ │ + b 0x13cc29c │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf90b │ │ │ │ strls fp, [r9, #-4086] @ 0xfffff00a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc670 │ │ │ │ + b 0x13cc7d4 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf8e5 │ │ │ │ @ instruction: 0xf414bfd0 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ @@ -191626,64 +191717,64 @@ │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vrshl.s8 d16, d8, d9 │ │ │ │ vqdmlal.s , d16, d1[5] │ │ │ │ vcgt.s8 d16, d4, d6 │ │ │ │ - vrshr.s64 d18, d29, #64 │ │ │ │ - b 0x120bdec │ │ │ │ + vrshr.s64 d19, d13, #64 │ │ │ │ + b 0x120bf50 │ │ │ │ strls r0, [r7], #-1292 @ 0xfffffaf4 │ │ │ │ @ instruction: 0xf7fb9506 │ │ │ │ @ instruction: 0xf7fcf8bf │ │ │ │ ldcvs 15, cr11, [r3, #-680]! @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x009cf43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x14bec0 │ │ │ │ - b 0x148c00c │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x14c024 │ │ │ │ + b 0x148c170 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc720 │ │ │ │ + b 0x13cc884 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf88d │ │ │ │ ldcvs 15, cr11, [r3, #-480]! @ 0xfffffe20 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x006af43c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - bl 0x14bf24 │ │ │ │ - b 0x148c070 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + bl 0x14c088 │ │ │ │ + b 0x148c1d4 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc784 │ │ │ │ + b 0x13cc8e8 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9407 │ │ │ │ @ instruction: 0xf7fcf85b │ │ │ │ strls fp, [r9, #-3910] @ 0xfffff0ba │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @@ -191700,30 +191791,30 @@ │ │ │ │ strls r3, [r8], #-778 @ 0xfffffcf6 │ │ │ │ @ instruction: 0xf8c6f7fb │ │ │ │ svclt 0x0029f7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120bf00 │ │ │ │ + b 0x120c064 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ vsubl.u8 q9, d4, d0 │ │ │ │ strls r4, [r8], #-1153 @ 0xfffffb7f │ │ │ │ @ instruction: 0xf8a8f7fb │ │ │ │ svclt 0x000bf7fc │ │ │ │ stcleq 5, cr9, [r5], #36 @ 0x24 │ │ │ │ mcrrcc 3, 12, pc, r2, cr4 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ - b 0x120bf3c │ │ │ │ + b 0x120c0a0 │ │ │ │ strls r0, [r6, #-1292] @ 0xfffffaf4 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @@ -191734,50 +191825,50 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 7, pc, cr0, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ - bl 0x14c038 │ │ │ │ - b 0x148c184 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + bl 0x14c19c │ │ │ │ + b 0x148c2e8 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc898 │ │ │ │ + b 0x13cc9fc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcffd1 │ │ │ │ ldcvs 14, cr11, [r3, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ - bl 0x14c09c │ │ │ │ - b 0x148c1e8 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + bl 0x14c200 │ │ │ │ + b 0x148c34c │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stclcs 8, cr15, [r0], #328 @ 0x148 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cc8fc │ │ │ │ + b 0x13cca60 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff9f │ │ │ │ strls fp, [r9, #-3722] @ 0xfffff176 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @@ -191793,30 +191884,30 @@ │ │ │ │ andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9408 │ │ │ │ @ instruction: 0xf7fcf809 │ │ │ │ strtmi fp, [r1], -ip, ror #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - blcs 0x167824 │ │ │ │ + stc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ + blcs 0x167988 │ │ │ │ eorhi pc, r0, r2, lsl #6 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042832c │ │ │ │ vqadd.s8 d24, d10, d15 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vmlal.s q11, d0, d1[2] │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr12, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28a0 │ │ │ │ @ instruction: 0xf7fcfeab │ │ │ │ ldcvs 14, cr11, [r3, #-232]! @ 0xffffff18 │ │ │ │ @@ -191824,35 +191915,35 @@ │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r4, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 1, pc, cr12, cr12, {1} @ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ @ instruction: 0xf64c4581 │ │ │ │ - vmlal.s q10, d0, d0[0] │ │ │ │ - bl 0x14c1a0 │ │ │ │ - b 0x148c2ec │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ + bl 0x14c304 │ │ │ │ + b 0x148c450 │ │ │ │ strls r4, [r8, #-3284] @ 0xfffff32c │ │ │ │ vmlal.u8 q8, d20, d21 │ │ │ │ movwcs r3, #3650 @ 0xe42 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ ldclcs 8, cr15, [r0], {82} @ 0x52 │ │ │ │ @ instruction: 0xf00ca906 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cca00 │ │ │ │ + b 0x13ccb64 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcff1d │ │ │ │ vmull.p8 , d4, d8 │ │ │ │ @ instruction: 0xf64b4581 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ - b 0x148c1e8 │ │ │ │ - bl 0x15ec70 │ │ │ │ + vrshr.s64 d20, d0, #64 │ │ │ │ + b 0x148c34c │ │ │ │ + bl 0x15edd4 │ │ │ │ strls r0, [r8, #-645] @ 0xfffffd7b │ │ │ │ movwcs r0, #2213 @ 0x8a5 │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ @@ -191861,60 +191952,60 @@ │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #45833 @ 0xb309 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfef7 │ │ │ │ strls fp, [r9, #-3554] @ 0xfffff21e │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13cca98 │ │ │ │ + b 0x13ccbfc │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfed1 │ │ │ │ strls fp, [r9, #-3516] @ 0xfffff244 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ vldmiami r4, {s29-s107} │ │ │ │ stmiaeq r5!, {r3, r8, sl, ip, pc} │ │ │ │ cdpcc 3, 4, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r6, {r3, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf00c4630 │ │ │ │ vmull.u8 q8, d4, d8 │ │ │ │ - b 0x13ccae4 │ │ │ │ + b 0x13ccc48 │ │ │ │ @ instruction: 0x432c0c0e │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ @ instruction: 0xf7fcfeab │ │ │ │ stmiaeq r3!, {r1, r2, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ vsubl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0030142 │ │ │ │ eormi r0, r2, r8, lsl #6 │ │ │ │ @ instruction: 0xf5b2430b │ │ │ │ @ instruction: 0xf3c43f00 │ │ │ │ @ instruction: 0xf0013103 │ │ │ │ vrshl.s8 q4, , │ │ │ │ - bcs 0xebebc │ │ │ │ + bcs 0xec020 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf852f7fc │ │ │ │ @@ -191927,93 +192018,93 @@ │ │ │ │ ldclge 4, cr15, [r3, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ stclge 4, cr15, [r0, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ ldclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf8d1b96c │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca906 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r5, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ stclge 4, cr15, [r2, #-496] @ 0xfffffe10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - ldmib sp, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #402653184 @ 0x18000000 │ │ │ │ ldcge 4, cr15, [r6, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ - bl 0x23a444 │ │ │ │ + bl 0x23a5a8 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2640 @ 0xa50 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9d4f7fc │ │ │ │ stclt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34af24 │ │ │ │ + bls 0x34b078 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d3b0 │ │ │ │ + bl 0x21d514 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ @ instruction: 0xf7fcfd81 │ │ │ │ - bl 0x23af40 │ │ │ │ + bl 0x23b0a4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r8, r6, lsl #6 │ │ │ │ tstls r9, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a906 │ │ │ │ movwcs r2, #2080 @ 0x820 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ @ instruction: 0xf9b0f7fc │ │ │ │ - ldcllt 7, cr15, [pc], #1008 @ 0xcbf10 │ │ │ │ + ldcllt 7, cr15, [pc], #1008 @ 0xcc074 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ stmdbge r6, {r0, r3, r8, ip, pc} │ │ │ │ ldmibcs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7fc930b │ │ │ │ @ instruction: 0xf7fcf99f │ │ │ │ strtmi fp, [r1], -lr, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ ldcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34ae94 │ │ │ │ + bls 0x34afe8 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d440 │ │ │ │ + bl 0x21d5a4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2620 │ │ │ │ @ instruction: 0xf7fcfd39 │ │ │ │ vqdmulh.s , q10, d0[2] │ │ │ │ movwls r5, #45569 @ 0xb201 │ │ │ │ movwcs lr, #39373 @ 0x99cd │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x18e038 │ │ │ │ + bl 0x18e19c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ @ instruction: 0xf0054c42 │ │ │ │ stmdbge r6, {r3, r8, sl} │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ stmiaeq r3!, {r3, r4, r5, r6, sl, fp, sp} │ │ │ │ @ instruction: 0xf0039506 │ │ │ │ @@ -192022,32 +192113,32 @@ │ │ │ │ @ instruction: 0x432b3403 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf9e2f7fc │ │ │ │ stclt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34ae24 │ │ │ │ + bls 0x34af78 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d4b0 │ │ │ │ + bl 0x21d614 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25f0 │ │ │ │ @ instruction: 0xf7fcfd01 │ │ │ │ @ instruction: 0x4621bc90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strbcs pc, [r0, #2258] @ 0x8d2 @ │ │ │ │ stc2l 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ ldcllt 7, cr15, [sp], #-1008 @ 0xfffffc10 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbeq r5!, {r0, r1, r3, r8, sl, ip, pc} │ │ │ │ mcrrmi 3, 12, pc, r2, cr4 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ @ instruction: 0xf8d3a906 │ │ │ │ @@ -192058,15 +192149,15 @@ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3407 │ │ │ │ @ instruction: 0xf7fcf997 │ │ │ │ vmov.i32 , #51455 @ 0x0000c8ff │ │ │ │ @ instruction: 0xf64b3300 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwls r0, #42291 @ 0xa533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ subseq r3, fp, r2, asr #6 │ │ │ │ stmdbeq r3!, {r1, r2, r8, r9, ip, pc} │ │ │ │ @@ -192079,116 +192170,116 @@ │ │ │ │ @ instruction: 0xf7fb930b │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdage fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldclt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34ad40 │ │ │ │ + bls 0x34ae94 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d594 │ │ │ │ + bl 0x21d6f8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2680 │ │ │ │ @ instruction: 0xf7fcfc8f │ │ │ │ @ instruction: 0x4621bc1e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93309 │ │ │ │ - @ instruction: 0xf64bfadf │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ - bls 0x2cc9c8 │ │ │ │ + @ instruction: 0xf64bfadd │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ + bls 0x2ccb2c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf64bac74 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf404bbe0 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strdeq r8, [r2], #75 @ 0x4b @ │ │ │ │ - blge 0xfff0931c │ │ │ │ + blge 0xfff09480 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x30a7b0 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x30a904 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfff89d3e │ │ │ │ - bllt 0xff9c9d48 │ │ │ │ + blx 0xfff89ea2 │ │ │ │ + bllt 0xff9c9eac │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrthi pc, [r7], #-1 @ │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ @ instruction: 0x4621abd9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x2089d5c │ │ │ │ + blx 0x1f89ec0 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d648 │ │ │ │ + bl 0x19d7ac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ @ instruction: 0xf7fcfbdb │ │ │ │ @ instruction: 0xf5b3bbc4 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b386e1 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ @ instruction: 0x4621abbb │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfec09da8 │ │ │ │ - bllt 0xfecc9db0 │ │ │ │ + blx 0xfec09f0c │ │ │ │ + bllt 0xfecc9f14 │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ strbthi pc, [r6], r0 @ │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ - blge 0xfea88fc0 │ │ │ │ + blge 0xfea89124 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcfa97 │ │ │ │ @ instruction: 0xf5b3bb9a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b383d1 │ │ │ │ @ instruction: 0xf0001f48 │ │ │ │ @ instruction: 0x21808792 │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #255852544 @ 0xf400000 │ │ │ │ ldrhi pc, [pc, r0, asr #32] │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x1389e00 │ │ │ │ + blx 0x1309f64 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21d6ec │ │ │ │ + bl 0x21d850 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2870 │ │ │ │ stmdacs r0, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff84902c │ │ │ │ + blge 0xff849190 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - blls 0x34a7d8 │ │ │ │ + blls 0x34a934 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f7fc │ │ │ │ - bllt 0x18c9e50 │ │ │ │ + bllt 0x18c9fb4 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ addhi pc, fp, #1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b281d8 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b285c7 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -192200,100 +192291,100 @@ │ │ │ │ @ instruction: 0xf5b385c1 │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x462181d2 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ mrrc2 7, 15, pc, r4, cr9 @ │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20d380 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20d4e4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1920 @ 0x780 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab96 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x689ebe │ │ │ │ + blx 0x58a022 │ │ │ │ movwcs r9, #2569 @ 0xa09 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2790f8d2 │ │ │ │ - blx 0xfe309eda │ │ │ │ - bllt 0x6c9ee0 │ │ │ │ + blx 0xfe30a03e │ │ │ │ + bllt 0x6ca044 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - vldmdbvs r3!, {s30-s216} │ │ │ │ + vldmdbvs r3!, {s30-s214} │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x4c9004 │ │ │ │ + blge 0x4c9168 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x336b40 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x336ca4 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffa6f7fb │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feab60 │ │ │ │ @ instruction: 0xf5b3bafc │ │ │ │ @ instruction: 0xf47c6fe0 │ │ │ │ strtmi sl, [r1], -sp, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe509f36 │ │ │ │ + blx 0xfe40a09a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf9bef7fb │ │ │ │ - blt 0xff949f4c │ │ │ │ + blt 0xff94a0b0 │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - bge 0xff809154 │ │ │ │ + bge 0xff8092b8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf9cd │ │ │ │ - bcs 0xfaac0 │ │ │ │ - bge 0xff409074 │ │ │ │ + bcs 0xfac24 │ │ │ │ + bge 0xff4091d8 │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ @ instruction: 0xf64baac7 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x18cc64 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x18cdc8 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 3, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0xb89f96 │ │ │ │ - blt 0xfef49f9c │ │ │ │ + blx 0xb8a0fa │ │ │ │ + blt 0xfef4a100 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ @ instruction: 0x4621aab1 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x1609fae │ │ │ │ + blx 0x150a112 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0x1409fbc │ │ │ │ - blt 0xfea49fc4 │ │ │ │ + blx 0x140a120 │ │ │ │ + blt 0xfea4a128 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1000622 │ │ │ │ @ instruction: 0xf5b387ee │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x46218299 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f0f7f9 │ │ │ │ + @ instruction: 0xf8ecf7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19d8c4 │ │ │ │ + bl 0x19da28 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b40 │ │ │ │ @ instruction: 0xf7fcf97b │ │ │ │ @ instruction: 0xf5b2ba86 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #20, 4 @ 0x40000001 │ │ │ │ addhi pc, lr, r1 │ │ │ │ @@ -192307,87 +192398,87 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strhi pc, [fp, #-1] │ │ │ │ svcne 0x0048f5b3 │ │ │ │ addhi pc, r8, r1, asr #32 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f9950b │ │ │ │ - blls 0x30ae48 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30afac │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ usatcs pc, #0, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff04926c │ │ │ │ + bge 0xff0493d0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - bls 0x34a980 │ │ │ │ + bls 0x34aad4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ - bl 0x21d954 │ │ │ │ + bl 0x21dab8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb26f0 │ │ │ │ @ instruction: 0xf7fcfaaf │ │ │ │ @ instruction: 0x4621ba3e │ │ │ │ @ instruction: 0xf7f8a806 │ │ │ │ - bls 0x2cc048 │ │ │ │ + bls 0x2cc0a4 │ │ │ │ @ instruction: 0xf64b9b0a │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x19d97c │ │ │ │ - bl 0x20cdc8 │ │ │ │ + bl 0x19dae0 │ │ │ │ + bl 0x20cf2c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2ba0 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [ip], {61} @ 0x3d │ │ │ │ - blt 0xfe54a0c4 │ │ │ │ + blt 0xfe54a228 │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ stmdavs fp, {r0, r5, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x8091d4 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bge 0x809338 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2310 @ 0x906 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2ef8 │ │ │ │ @ instruction: 0xf7fcfa7f │ │ │ │ strtmi fp, [r1], -lr, lsl #20 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf9b2f7f9 │ │ │ │ + @ instruction: 0xf9b0f7f9 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21d9f8 │ │ │ │ + bl 0x21db5c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb27f0 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x16c9338 │ │ │ │ + bge 0x16c949c │ │ │ │ stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ @ instruction: 0xf1010620 │ │ │ │ @ instruction: 0xf5b3807a │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0x462180fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf834f7f9 │ │ │ │ + @ instruction: 0xf830f7f9 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19da3c │ │ │ │ + bl 0x19dba0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2b10 │ │ │ │ @ instruction: 0xf7fcf8bf │ │ │ │ strteq fp, [r3], -sl, asr #19 │ │ │ │ strbhi pc, [r7], r0, lsl #2 @ │ │ │ │ movweq pc, #62030 @ 0xf24e @ │ │ │ │ cmnpeq lr, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -192401,63 +192492,63 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d8-d11}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ strtmi r8, [r1], -pc, asr #4 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf800f7f9 │ │ │ │ + @ instruction: 0xfffcf7f8 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19daa4 │ │ │ │ + bl 0x19dc08 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2aa0 │ │ │ │ @ instruction: 0xf7fcf88b │ │ │ │ @ instruction: 0x4621b996 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8f2f7f9 │ │ │ │ - blcs 0x1681d0 │ │ │ │ + @ instruction: 0xf8f0f7f9 │ │ │ │ + blcs 0x168334 │ │ │ │ orrhi pc, lr, #67108864 @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041838e │ │ │ │ @ instruction: 0xf64a8349 │ │ │ │ - vsubl.s8 q8, d0, d25 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmibge r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdals r9, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - subcc pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + stmdals r9, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + addsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ @ instruction: 0xf7fcf9d5 │ │ │ │ strtmi fp, [r1], -r4, ror #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x28a248 │ │ │ │ + blx 0x18a3ac │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8def7fb │ │ │ │ ldmdblt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ @ instruction: 0xf7fcf889 │ │ │ │ @ instruction: 0xf7f8b94a │ │ │ │ - bls 0x30c25c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x30c3b0 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf950f7fa │ │ │ │ ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addcs r0, r0, r2, lsr #17 │ │ │ │ @@ -192469,152 +192560,152 @@ │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @ instruction: 0xf5bc4381 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vqsub.s8 d8, d17, d31 │ │ │ │ @ instruction: 0xf1bc8144 │ │ │ │ @ instruction: 0xf0010f00 │ │ │ │ strls r8, [r9, #-673] @ 0xfffffd5f │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0x230f0c │ │ │ │ + bl 0x231070 │ │ │ │ stmib sp, {r0, r1, r7, r8, r9}^ │ │ │ │ ldrtmi r2, [r0], -r6, lsl #2 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ ldccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ - blx 0x150a2f2 │ │ │ │ + blx 0x150a456 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcad52 │ │ │ │ @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf938f7f9 │ │ │ │ + @ instruction: 0xff1af7f8 │ │ │ │ @ instruction: 0xf57c02e1 │ │ │ │ ldcvs 8, cr10, [r3, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmge r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfc33 │ │ │ │ stmdage r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf8f6f7f9 │ │ │ │ + @ instruction: 0xff16f7f8 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2257 @ 0x8d1 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - addspl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + rsbsvs pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ ldc2 7, cr15, [r4], {250} @ 0xfa │ │ │ │ stmialt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7f9930b │ │ │ │ - rsceq pc, r2, #16187392 @ 0xf70000 │ │ │ │ + @ instruction: 0xf7f8930b │ │ │ │ + rsceq pc, r2, #3472 @ 0xd90 │ │ │ │ ldmge ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmge r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2223 @ 0x8af │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - subpl pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + eorvs pc, r1, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xffd8a3ba │ │ │ │ + blx 0xffd8a51e │ │ │ │ stmialt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ - @ instruction: 0xf7f9930b │ │ │ │ - ldcvs 8, cr15, [r3, #-724]! @ 0xfffffd2c │ │ │ │ + @ instruction: 0xf7f8930b │ │ │ │ + ldcvs 14, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vmlal.s q11, d0, d1[2] │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfbd3 │ │ │ │ stmdage r6, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf896f7f9 │ │ │ │ + mrc2 7, 5, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ movwcs sl, #2161 @ 0x871 │ │ │ │ movwls sl, #2310 @ 0x906 │ │ │ │ - rscmi pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + sbcpl pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ - blx 0xfee0a436 │ │ │ │ + blx 0xfee0a59a │ │ │ │ stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f9930b │ │ │ │ - stmdbge r6, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff13 │ │ │ │ @ instruction: 0x4621b85a │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19dd48 │ │ │ │ + bl 0x19deac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2ac0 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00aaf43c │ │ │ │ stmialt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf852f7f9 │ │ │ │ + @ instruction: 0xf84ef7f9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f9330a │ │ │ │ - stmdbge r6, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fcff47 │ │ │ │ stmdage r6, {r3, r5, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf858f7f9 │ │ │ │ + mrc2 7, 1, pc, cr10, cr8, {7} │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ ldcvs 8, cr10, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r0, r2, r4, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldmdage r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf64f9300 │ │ │ │ - vrshr.s64 d20, d1, #64 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fcfb53 │ │ │ │ ldcvs 8, cr11, [r3, #-24]! @ 0xffffffe8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge fp, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @@ -192622,470 +192713,470 @@ │ │ │ │ @ instruction: 0xf3c4a986 │ │ │ │ ldrmi r4, [r9], r1, lsl #7 │ │ │ │ @ instruction: 0xf43b2b03 │ │ │ │ shsub8mi sl, r0, r3 │ │ │ │ mrc2 7, 2, pc, cr6, cr11, {7} │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0x4630a85a │ │ │ │ - @ instruction: 0xf8def016 │ │ │ │ + @ instruction: 0xf8ccf016 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ vmov.i16 q13, #196 @ 0x00c4 │ │ │ │ strteq r3, [r1], r2, asr #6 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcshi pc, lr, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r6, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ sbcshi pc, r6, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf04182d7 │ │ │ │ @ instruction: 0xf784819b │ │ │ │ - @ instruction: 0x4605fb99 │ │ │ │ - cdp2 7, 13, cr15, cr10, cr3, {4} │ │ │ │ + strmi pc, [r5], -r7, ror #21 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr3, {4} │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1e9584 │ │ │ │ + bl 0x1e96e8 │ │ │ │ @ instruction: 0xf7ea0449 │ │ │ │ - @ instruction: 0xf64bfb1d │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ - bl 0x10ca60 │ │ │ │ + @ instruction: 0xf64bfadb │ │ │ │ + vsra.s64 d20, d0, #64 │ │ │ │ + bl 0x10cbc4 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ ldrtmi r4, [r8], -fp, lsr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - svcvs 0x00f3ff1f │ │ │ │ + svcvs 0x00f3fec7 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ svcne 0x005aa81c │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf7fc67f3 │ │ │ │ - bcs 0xfa624 │ │ │ │ + bcs 0xfa788 │ │ │ │ svcge 0x00a6f43b │ │ │ │ @ instruction: 0xf413684b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ @ instruction: 0xf64bafa1 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ - bl 0x18d2b0 │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ + bl 0x18d414 │ │ │ │ stmdbge r6, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldclcs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ svclt 0x0093f7fb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - vceq.f32 , q13, │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ + vceq.f32 , q13, │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xfff2f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fba9f3 │ │ │ │ stmdbeq r3!, {r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ sbcseq r0, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf0024021 │ │ │ │ stmdaeq r7!, {r3, r9}^ │ │ │ │ - b 0x149d244 │ │ │ │ + b 0x149d3a8 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13003 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vand q4, q8, │ │ │ │ stmdbcs r0, {r1, r3, r4, r5, r7, r9, sl, pc} │ │ │ │ orrshi pc, r2, r1 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0xe8a658 │ │ │ │ + blx 0xe8a7bc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbab1b │ │ │ │ andls fp, r9, #192, 30 @ 0x300 │ │ │ │ cmnpeq r5, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ + vrshr.s64 d20, d9, #64 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbffb7 │ │ │ │ andls fp, r9, #280 @ 0x118 │ │ │ │ msrvc SPSR_c, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbffa9 │ │ │ │ andls fp, r9, #56, 30 @ 0xe0 │ │ │ │ movwne pc, #53834 @ 0xd24a @ │ │ │ │ movweq pc, #25280 @ 0x62c0 @ │ │ │ │ @ instruction: 0xf64e920b │ │ │ │ - vmlal.s q10, d0, d1[6] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7fa020b │ │ │ │ @ instruction: 0xf7fbff9b │ │ │ │ @ instruction: 0xf44fbf2a │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ svcge 0x0022f47b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfebd │ │ │ │ qadd16mi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr6, cr8, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr8, {7} @ │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21dfd0 │ │ │ │ + bl 0x21e134 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ @ instruction: 0xff70f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadfa │ │ │ │ strtmi fp, [r1], -r8, ror #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae3b │ │ │ │ qsaxmi fp, r1, r6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e028 │ │ │ │ + bl 0x21e18c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1792 @ 0x700 │ │ │ │ @ instruction: 0xff44f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaf6c │ │ │ │ qasxmi fp, r1, ip │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs fp, {r2, r3, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r7, #240]! @ 0xf0 │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e074 │ │ │ │ + bl 0x21e1d8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0019f47b │ │ │ │ ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ + ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff04f7fa │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaa71 │ │ │ │ strtmi fp, [r1], -sl, lsl #30 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 2, pc, cr2, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr0, cr8, {7} @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0078f43d │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e0d8 │ │ │ │ + bl 0x21e23c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb29d0 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr7, cr11, {3} @ │ │ │ │ svclt 0x006af7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-548]! @ 0xfffffddc │ │ │ │ + ldcvs 13, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfed0993c │ │ │ │ + blge 0xfed09aa0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x337700 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x337864 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr1, cr11, {3} @ │ │ │ │ - bllt 0xfe80a86c │ │ │ │ + bllt 0xfe80a9d0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 13, cr15, [r3, #-396]! @ 0xfffffe74 │ │ │ │ + ldcvs 13, cr15, [r3, #-388]! @ 0xfffffe7c │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr7, cr13, {1} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x338268 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x3383cc │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2600f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xff0af7f8 │ │ │ │ + @ instruction: 0xff08f7f8 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ stmdbge r6, {r0, r1, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc4b │ │ │ │ @ instruction: 0x4621be1e │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_sxc, #4016 @ 0xfb0 │ │ │ │ + msreq CPSR_sxc, #3984 @ 0xf90 │ │ │ │ mrcge 5, 0, APSR_nzcv, cr4, cr11, {3} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffe0a8e6 │ │ │ │ + blx 0xffe0aa4a │ │ │ │ mcrlt 7, 0, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - bls 0x30ba0c │ │ │ │ - movwvs pc, #33356 @ 0x824c @ │ │ │ │ + bls 0x30ba68 │ │ │ │ + cmppvc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #244] @ 0xf4 │ │ │ │ mcrlt 7, 3, pc, cr1, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr6, cr13, {1} @ │ │ │ │ mcrlt 7, 2, pc, cr15, cr11, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mcr2 7, 6, pc, cr0, cr8, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr14, cr8, {7} │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ stmdbge r6, {r0, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc25 │ │ │ │ stmdage r6, {r2, r4, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - msreq CPSR_, #2832 @ 0xb10 │ │ │ │ + msreq CPSR_, #2800 @ 0xaf0 │ │ │ │ stclge 5, cr15, [sl, #492] @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff48a97a │ │ │ │ + blx 0xff48aade │ │ │ │ stcllt 7, cr15, [r5, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - ldcvs 12, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 12, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0050f43b │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - blls 0x3386e8 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x33884c │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2259] @ 0x8d3 @ │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr13, cr11, {3} @ │ │ │ │ svclt 0x003cf7fb │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ @ instruction: 0x4621ad97 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ stclt 7, cr15, [fp, #1004] @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [sl], {248} @ 0xf8 │ │ │ │ - blls 0x227ee4 │ │ │ │ + ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + blls 0x228048 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff189b1c │ │ │ │ + blge 0xff189c80 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x337928 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + bls 0x337a8c │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdadd2 │ │ │ │ strtmi fp, [r1], -pc, lsr #23 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfef0aa46 │ │ │ │ + blx 0xfee0abaa │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r6, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ @ instruction: 0xf7fbfc3f │ │ │ │ strtmi fp, [r1], -sl, asr #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r2, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r1], {61} @ 0x3d │ │ │ │ @ instruction: 0xf64b9b09 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x21e380 │ │ │ │ + bl 0x21e4e4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3, #492] @ 0x1ec │ │ │ │ - bllt 0xffdcaac8 │ │ │ │ + bllt 0xffdcac2c │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r5], -r0 @ │ │ │ │ @ instruction: 0xf57b00e5 │ │ │ │ @ instruction: 0x4621ad1d │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff18aad2 │ │ │ │ + blx 0xff08ac36 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e3c0 │ │ │ │ + bl 0x19e524 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f929c0 │ │ │ │ @ instruction: 0xf7fbfd1f │ │ │ │ strtmi fp, [r1], -r8, lsl #26 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ - @ instruction: 0xf886f1e9 │ │ │ │ + @ instruction: 0xf874f1e9 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc2b │ │ │ │ strtmi fp, [r1], -ip, ror #25 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe70ab46 │ │ │ │ + blx 0xfe70acaa │ │ │ │ ldcllt 7, cr15, [pc], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfbaf │ │ │ │ @ instruction: 0x4621bcd2 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffa0ab7a │ │ │ │ + blx 0xffa0acde │ │ │ │ stcllt 7, cr15, [r5], {251} @ 0xfb │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb95 │ │ │ │ @ instruction: 0x4621bcb8 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0x208ab9c │ │ │ │ + blx 0x100ad00 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37634 @ 0x9302 │ │ │ │ ldc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ movwcs sl, #11540 @ 0x2d14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30c2c4 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30c428 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ssatcs pc, #17, r3, asr #17 @ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe4c9cf0 │ │ │ │ + blge 0xfe4c9e54 │ │ │ │ ldcllt 7, cr15, [r9], #1004 @ 0x3ec │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfc07 │ │ │ │ strtmi fp, [r1], -r0, lsl #25 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ @ instruction: 0xf7fbfb93 │ │ │ │ @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfea8ac36 │ │ │ │ + blx 0xfea8ad9a │ │ │ │ stcllt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - ldc2 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xff50ac4c │ │ │ │ + blx 0xff50adb0 │ │ │ │ mrrclt 7, 15, pc, fp, cr11 @ │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r2, #2 │ │ │ │ stmge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ @@ -193093,448 +193184,448 @@ │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xff5ef7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba880 │ │ │ │ @ instruction: 0x4621bcb0 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xffd0ac94 │ │ │ │ + blx 0xffd0adf8 │ │ │ │ ldclt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ andls r9, fp, #-1610612736 @ 0xa0000000 │ │ │ │ - stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe90acac │ │ │ │ + blx 0xfe90ae10 │ │ │ │ stclt 7, cr15, [fp], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {123} @ 0x7b │ │ │ │ strtmi r2, [r1], -r2, lsl #6 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ stc2 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20e1d0 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20e334 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1872 @ 0x750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ ldc2 7, cr15, [r8, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac7f │ │ │ │ strtmi fp, [r1], -ip, ror #24 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ - @ instruction: 0xf64bfac1 │ │ │ │ - vqdmlal.s q10, d16, d0[2] │ │ │ │ - bls 0x2cda04 │ │ │ │ + @ instruction: 0xf64bfabf │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + bls 0x2cdb68 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf64bac56 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ stmdage r6, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #13056 @ 0x3300 │ │ │ │ - blge 0xff78a354 │ │ │ │ + msreq CPSR_, #12032 @ 0x2f00 │ │ │ │ + blge 0xff78a4b8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ - bllt 0xff64ad60 │ │ │ │ + bllt 0xff64aec4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1349e88 │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0xcc9ac │ │ │ │ + blge 0x1349fec │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0xccb10 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffbb │ │ │ │ @ instruction: 0x4621bbb6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xffa8ada2 │ │ │ │ + blx 0xff98af06 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8ef7f9 │ │ │ │ - bllt 0xfeb4adb8 │ │ │ │ + bllt 0xfeb4af1c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffe1 │ │ │ │ @ instruction: 0x4621bb9c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff40add6 │ │ │ │ + blx 0xff30af3a │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffb4f7f9 │ │ │ │ - bllt 0xfe4cadec │ │ │ │ + bllt 0xfe4caf50 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff88adee │ │ │ │ + blx 0xff78af52 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ stmdbge r6, {r0, r2, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbff65 │ │ │ │ stmdage r6, {r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #42529 @ 0xa621 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_, #211968 @ 0x33c00 │ │ │ │ - blge 0x1e8a41c │ │ │ │ + msreq CPSR_, #207872 @ 0x32c00 │ │ │ │ + blge 0x1e8a580 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffd6f7f9 │ │ │ │ - bllt 0x1d4ae28 │ │ │ │ + bllt 0x1d4af8c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffe9 │ │ │ │ strtmi fp, [r1], -r4, ror #22 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe60ae46 │ │ │ │ + blx 0xfe50afaa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffbcf7f9 │ │ │ │ - bllt 0x16cae5c │ │ │ │ + bllt 0x16cafc0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - stmdbge r6, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99308 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff3c9f84 │ │ │ │ - bllt 0xfed4ae80 │ │ │ │ + bge 0xff3ca0e8 │ │ │ │ + bllt 0xfed4afe4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - blls 0x34bd68 │ │ │ │ + blls 0x34bebc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x24b3ac │ │ │ │ + blls 0x24b510 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab9b │ │ │ │ vpadd.i8 d27, d26, d14 │ │ │ │ - vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe70aeb6 │ │ │ │ + blx 0xfe70b01a │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacd5 │ │ │ │ @ instruction: 0x4621bb90 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf992f7f8 │ │ │ │ + @ instruction: 0xf98ef7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xff88aed4 │ │ │ │ + blx 0xff88b038 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbabd5 │ │ │ │ @ instruction: 0x4621bb7e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf980f7f8 │ │ │ │ + @ instruction: 0xf97cf7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0x208aef8 │ │ │ │ + blx 0x208b05c │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbaa51 │ │ │ │ @ instruction: 0xf404bb6c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -sl, lsr #11 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf94ef7f8 │ │ │ │ + @ instruction: 0xf94af7f8 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e808 │ │ │ │ + bl 0x19e96c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92ab0 │ │ │ │ @ instruction: 0xf7fbf9d9 │ │ │ │ strtmi fp, [r1], -r4, ror #21 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0x60af46 │ │ │ │ + blx 0x50b0aa │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xffdcf7f9 │ │ │ │ - blt 0xff6caf5c │ │ │ │ + blt 0xff6cb0c0 │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r2, r6, r9, pc}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae7f │ │ │ │ @ instruction: 0xf5b3bb1e │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -ip, ror #9 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf902f7f8 │ │ │ │ + @ instruction: 0xf8fef7f8 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19e8a0 │ │ │ │ + bl 0x19ea04 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b50 │ │ │ │ @ instruction: 0xf7fbf98d │ │ │ │ @ instruction: 0x4621ba98 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_c, #946176 @ 0xe7000 │ │ │ │ - bge 0xfe48a5ec │ │ │ │ + msreq CPSR_c, #929792 @ 0xe3000 │ │ │ │ + bge 0xfe48a750 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ - blt 0xfe34aff8 │ │ │ │ + blt 0xfe34b15c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xff70aff8 │ │ │ │ + blx 0xff60b15c │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe9f │ │ │ │ @ instruction: 0x4621ba7a │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_xc, #823296 @ 0xc9000 │ │ │ │ - bge 0x1d0a628 │ │ │ │ + msreq CPSR_xc, #806912 @ 0xc5000 │ │ │ │ + bge 0x1d0a78c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff90f7f9 │ │ │ │ - blt 0x1bcb034 │ │ │ │ + blt 0x1bcb198 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbffa3 │ │ │ │ @ instruction: 0x4621ba5e │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - blx 0xfe48b050 │ │ │ │ + blx 0xfe38b1b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xff76f7f9 │ │ │ │ - blt 0x154b068 │ │ │ │ + blt 0x154b1cc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ fldmdbxvs r2!, {d15-d49} @ Deprecated │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs r2, {r1, r2, r5, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ - bge 0xfe94a19c │ │ │ │ - rscvc pc, r9, #268435460 @ 0x10000004 │ │ │ │ + bge 0xfe94a300 │ │ │ │ + sbceq pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0x128b09e │ │ │ │ + blx 0x128b202 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaa9c │ │ │ │ @ instruction: 0x4621ba94 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfee8b0b0 │ │ │ │ + blx 0xfed8b214 │ │ │ │ strtmi lr, [r1], -r7, ror #13 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xfe58b0c0 │ │ │ │ + blx 0xfe48b224 │ │ │ │ stmdbge r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ @ instruction: 0xfffcf7f9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldmge pc!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blt 0x20cb0e4 │ │ │ │ + blt 0x20cb248 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8330a │ │ │ │ - @ instruction: 0xe7ebfa9b │ │ │ │ + @ instruction: 0xe7ebfa97 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec3 │ │ │ │ @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xc8b110 │ │ │ │ + blx 0xb8b274 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 4, pc, cr6, cr9, {7} │ │ │ │ ldmiblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x144a348 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + bge 0x144a4ac │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svclt 0x008af7fe │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwcs r9, #773 @ 0x305 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ vldmdbvs r2!, {s30-s238} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ ldmdavs r2, {r0, r1, r4, r5, r7, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f412 │ │ │ │ stmiage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - adccc pc, r5, #268435460 @ 0x10000004 │ │ │ │ + addmi pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blx 0xff50b188 │ │ │ │ + blx 0xff50b2ec │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa26 │ │ │ │ strtmi fp, [r1], -r1, lsr #17 │ │ │ │ movwls sl, #43014 @ 0xa806 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - msreq CPSR_x, #28672 @ 0x7000 │ │ │ │ + msreq CPSR_x, #12288 @ 0x3000 │ │ │ │ stmibge lr!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf86af7f8 │ │ │ │ - @ instruction: 0x43b8f64b │ │ │ │ + @ instruction: 0xf868f7f8 │ │ │ │ + movwvs pc, #1611 @ 0x64b @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stclt 7, cr15, [r9, #1016] @ 0x3f8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf85cf7f8 │ │ │ │ - orrsmi pc, r8, #78643200 @ 0x4b00000 │ │ │ │ + @ instruction: 0xf85af7f8 │ │ │ │ + mvnpl pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldcllt 7, cr15, [fp, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe65 │ │ │ │ strtmi fp, [r1], -r0, lsl #19 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff46f7f7 │ │ │ │ + @ instruction: 0xff04f7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #37633 @ 0x9301 │ │ │ │ - blx 0xfe80b220 │ │ │ │ + blx 0xfe80b384 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf64ba9dc │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3be40 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ @ instruction: 0x462183b6 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xffbaf7f7 │ │ │ │ + @ instruction: 0xffb6f7f7 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x19eb30 │ │ │ │ + bl 0x19ec94 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ @ instruction: 0xf7fbf845 │ │ │ │ @ instruction: 0x4621b950 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf8acf7f8 │ │ │ │ + @ instruction: 0xf8aaf7f8 │ │ │ │ @ instruction: 0xf64a230d │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ rscsvs r0, r3, fp, lsl #4 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7faa906 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], #-240 @ 0xffffff10 │ │ │ │ stmiblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfef1 │ │ │ │ strtmi fp, [r1], -ip, lsr #18 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f8550a │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfec5 │ │ │ │ strtmi fp, [r1], -r0, lsr #18 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - sbcsvc pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + adcseq pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, fp, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0043f43d │ │ │ │ ldmdblt r7!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf7f8930b │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe83 │ │ │ │ @ instruction: 0x4621b8fe │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf92ef7f8 │ │ │ │ + @ instruction: 0xf92af7f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ ldmlt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ - @ instruction: 0xf940f7f8 │ │ │ │ + @ instruction: 0xf93cf7f8 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ @ instruction: 0xf7fbfe47 │ │ │ │ strtmi fp, [r1], -r2, ror #17 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - @ instruction: 0xff50f7f7 │ │ │ │ + @ instruction: 0xff4cf7f7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf882f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbaef2 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ @@ -193543,15 +193634,15 @@ │ │ │ │ @ instruction: 0x6d33f9c7 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [fp, #-248]! @ 0xffffff08 │ │ │ │ - addcs pc, r9, #68157440 @ 0x4100000 │ │ │ │ + rsbcc pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf9c6f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea91c │ │ │ │ @ instruction: 0xf04fbd5e │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ @@ -193559,515 +193650,515 @@ │ │ │ │ stclge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ stmdbge r6, {r0, r1, r2, ip, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r3, [r9, #-517] @ 0xfffffdfb │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ @ instruction: 0xf7fa9208 │ │ │ │ - blls 0x24c2a8 │ │ │ │ + blls 0x24c40c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vst2.8 {d10,d12}, [r4], r2 │ │ │ │ @ instruction: 0xf5b202e4 │ │ │ │ @ instruction: 0xf47d0fc4 │ │ │ │ sbcseq sl, fp, fp, asr ip │ │ │ │ andeq pc, r7, #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #262 @ 0x106 │ │ │ │ stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf64b930b │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ andls r0, r8, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r9, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - blx 0xfee8b420 │ │ │ │ + blx 0xfee8b584 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbac3b │ │ │ │ stmdage r6, {r1, r3, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ stmib sp, {r0, r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83309 │ │ │ │ @ instruction: 0x6d33f965 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - subvs pc, r5, #268435460 @ 0x10000004 │ │ │ │ + eorvc pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0xf964f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8ba │ │ │ │ @ instruction: 0x4621bdd5 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf95ef7f8 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20e96c │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20ead0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ strtmi fp, [r1], -r3, lsr #23 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r3, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf94cf7f8 │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20e990 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20eaf4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2690 │ │ │ │ stmdage r6, {r0, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 5, pc, cr12, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x004cf43d │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2f9214 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x2f9378 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b791c │ │ │ │ + bl 0x1b7a80 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92950 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0036f7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r7, #-248] @ 0xffffff08 │ │ │ │ ldmdalt sp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea8b53c │ │ │ │ + blx 0xfea8b6a0 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac1c │ │ │ │ strmi fp, [r4, #2124] @ 0x84c │ │ │ │ stcge 4, cr15, [r1], #-492 @ 0xfffffe14 │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [pc], {59} @ 0x3b │ │ │ │ ldmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - mcr2 7, 4, pc, cr6, cr7, {7} @ │ │ │ │ - @ instruction: 0x43a8f64b │ │ │ │ + mcr2 7, 4, pc, cr4, cr7, {7} @ │ │ │ │ + mvnspl pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bllt 0xff1cb5ac │ │ │ │ + bllt 0xff1cb710 │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33538 @ 0x8302 │ │ │ │ - blx 0xfea0b5b0 │ │ │ │ + blx 0xfea0b714 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbabe2 │ │ │ │ stmdage r6, {r1, r4, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 1, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr7, {7} @ │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfef8a6e8 │ │ │ │ + blge 0xfef8a84c │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2f84d0 │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x2f8634 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7a20 │ │ │ │ + bl 0x1b7b84 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f828f0 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff47a │ │ │ │ - bllt 0xfea0b614 │ │ │ │ + bllt 0xfea0b778 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b878 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30b9dc │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2740f8d3 │ │ │ │ - bllt 0x1a4b63c │ │ │ │ + bllt 0x1a4b7a0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f8950b │ │ │ │ - blls 0x30b854 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30b9b8 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2730f8d3 │ │ │ │ - bllt 0x15cb660 │ │ │ │ + bllt 0x15cb7c4 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - stmdbge r6, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89308 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #248]! @ 0xf8 │ │ │ │ svclt 0x00b7f7fa │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ + ldcvs 13, cr15, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ ldmdavs fp, {r1, r4, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ stclge 4, cr15, [sp, #-244] @ 0xffffff0c │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff40f7f8 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7fdaf94 │ │ │ │ stmdage r6, {r2, r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2 7, cr15, [sl, #988]! @ 0x3dc │ │ │ │ + stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xc4a7e0 │ │ │ │ + bge 0xc4a944 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2f7f9c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x2f8100 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7b20 │ │ │ │ + bl 0x1b7c84 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82910 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006ff47a │ │ │ │ - blt 0x6cb70c │ │ │ │ + blt 0x6cb870 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - ldcvs 13, cr15, [r3, #-532]! @ 0xfffffdec │ │ │ │ + ldcvs 13, cr15, [r3, #-516]! @ 0xfffffdfc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0xffd4a83c │ │ │ │ + bge 0xffd4a9a0 │ │ │ │ @ instruction: 0xf64b9a08 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d20, d0, #64 │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 7, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ @ instruction: 0xf7feaf4a │ │ │ │ stmdage r6, {r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - stc2l 7, cr15, [r0, #-988]! @ 0xfffffc24 │ │ │ │ + ldc2l 7, cr15, [ip, #-988] @ 0xfffffc24 │ │ │ │ @ instruction: 0x46306d33 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - bls 0x2f7e2c │ │ │ │ - movtcc pc, #34379 @ 0x864b @ │ │ │ │ + bls 0x2f7f90 │ │ │ │ + orrsmi pc, r0, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1b7bb4 │ │ │ │ + bl 0x1b7d18 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0025f47a │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ andcs r6, r1, #972 @ 0x3cc │ │ │ │ addcs pc, r0, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xedda4 │ │ │ │ + blcs 0xedf08 │ │ │ │ msrhi (UNDEF: 103), r0 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0007f43a │ │ │ │ vnmla.f32 s8, s27, s16 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf64d6812 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldmdavs fp, {r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - stc2l 7, cr15, [r0, #-524]! @ 0xfffffdf4 │ │ │ │ + stc2 7, cr15, [lr], #524 @ 0x20c │ │ │ │ andcs r6, sp, #972 @ 0x3cc │ │ │ │ - blcs 0xe5be0 │ │ │ │ + blcs 0xe5d44 │ │ │ │ mcrge 4, 7, pc, cr13, cr10, {1} @ │ │ │ │ mcrlt 7, 6, pc, cr15, cr14, {7} @ │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c08 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfed4a938 │ │ │ │ + bge 0xfed4aa9c │ │ │ │ mrclt 7, 6, APSR_nzcv, cr3, cr10, {7} │ │ │ │ @ instruction: 0xf64b9509 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ movwls r0, #34099 @ 0x8533 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smlabtcs r6, sp, r9, lr │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf8d3920b │ │ │ │ @ instruction: 0xf7fa2c28 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe74a968 │ │ │ │ + bge 0xfe74aacc │ │ │ │ mrclt 7, 5, APSR_nzcv, cr11, cr10, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [fp, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - ldc2 7, cr15, [r0, #-988] @ 0xfffffc24 │ │ │ │ - movwpl pc, #34379 @ 0x864b @ │ │ │ │ + stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ + cmppvs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0x144b898 │ │ │ │ - blcs 0x11c4b0 │ │ │ │ - blge 0x3cb2a0 │ │ │ │ - blx 0x48b886 │ │ │ │ + blt 0x144b9fc │ │ │ │ + blcs 0x11c614 │ │ │ │ + blge 0x3cb404 │ │ │ │ + blx 0xff40b9e8 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdavs fp, {r1, r7, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0050ce5 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ tstmi r5, #536870916 @ 0x20000004 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldclge 4, cr15, [r7], #-248 @ 0xffffff08 │ │ │ │ @ instruction: 0xf43e2d00 │ │ │ │ svcvs 0x00f3ac74 │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ - blcs 0x155adc │ │ │ │ + blcs 0x155c40 │ │ │ │ rschi pc, r1, r0, lsl #6 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ ldrtmi r8, [r0], -r2, ror #1 │ │ │ │ - @ instruction: 0xff0cf014 │ │ │ │ + mrc2 0, 7, pc, cr10, cr4, {0} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ @ instruction: 0xf7f74629 │ │ │ │ - svcvs 0x00f0fb21 │ │ │ │ + svcvs 0x00f0fadf │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf1a0ae7a │ │ │ │ @ instruction: 0xf1dc0c05 │ │ │ │ - bl 0x10cd90c │ │ │ │ + bl 0x10cda70 │ │ │ │ ldrbvs r0, [r0, ip]! │ │ │ │ @ instruction: 0xf7830100 │ │ │ │ - andcs pc, r4, #3260416 @ 0x31c000 │ │ │ │ + andcs pc, r4, #344064 @ 0x54000 │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [r4], {215} @ 0xd7 │ │ │ │ + stc2 7, cr15, [ip], #-860 @ 0xfffffca4 │ │ │ │ mcrlt 7, 3, pc, cr9, cr10, {7} @ │ │ │ │ - blcs 0x11c538 │ │ │ │ - vtst.8 d29, d26, d28 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + blcs 0x11c69c │ │ │ │ + @ instruction: 0xf64ad8bc │ │ │ │ + vrshr.s64 d16, d17, #64 │ │ │ │ movwcs r0, #523 @ 0x20b │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ mcr2 7, 3, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faac73 │ │ │ │ @ instruction: 0x4621be58 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mrc2 7, 2, pc, cr8, cr7, {7} │ │ │ │ + mrc2 7, 2, pc, cr4, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a8aa5c │ │ │ │ + blge 0x1a8abc0 │ │ │ │ mcrlt 7, 2, pc, cr7, cr10, {7} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - strb pc, [sp, r3, ror #28]! @ │ │ │ │ + ubfx pc, pc, #28, #14 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwls r9, #45834 @ 0xb30a │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf888f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa98f │ │ │ │ strtmi fp, [r1], -lr, lsr #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [r0], #-988 @ 0xfffffc24 │ │ │ │ + stc2 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ ldc2 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab04 │ │ │ │ @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - ldc2 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ + ldc2 7, cr15, [sl], {247} @ 0xf7 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faac3a │ │ │ │ strtmi fp, [r1], -sl, lsl #28 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - mcr2 7, 0, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr6, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f99d09 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10caaf8 │ │ │ │ + bge 0x10cac5c │ │ │ │ ldcllt 7, cr15, [r9, #1000]! @ 0x3e8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f7330a │ │ │ │ - @ instruction: 0xe7edfe15 │ │ │ │ + @ instruction: 0xe7edfe11 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f7950b │ │ │ │ - blls 0x30d480 │ │ │ │ - strbcc pc, [r8, #-1611] @ 0xfffff9b5 @ │ │ │ │ + blls 0x30d5e4 │ │ │ │ + ldrmi pc, [r0, #1611] @ 0x64b │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2770f8d3 │ │ │ │ - blt 0x114ba30 │ │ │ │ + blt 0x114bb94 │ │ │ │ andcs lr, r6, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ @ instruction: 0xf860f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faa929 │ │ │ │ strtmi fp, [r1], -lr, asr #27 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [fp, #-1289] @ 0xfffffaf7 │ │ │ │ mrc2 7, 3, pc, cr4, cr7, {7} │ │ │ │ @ instruction: 0xf64b9b08 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ - bl 0x20ef40 │ │ │ │ + vshl.s64 d20, d0, #0 │ │ │ │ + bl 0x20f0a4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe26d0 │ │ │ │ @ instruction: 0x4621baf7 │ │ │ │ movwcs sl, #2054 @ 0x806 │ │ │ │ movwcc lr, #43469 @ 0xa9cd │ │ │ │ - blx 0xff08ba6a │ │ │ │ + blx 0xfef8bbce │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwls r2, #33537 @ 0x8301 │ │ │ │ ldc2l 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faaa46 │ │ │ │ - blcc 0x1fd14c │ │ │ │ + blcc 0x1fd2b0 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf1e │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [ip], #-876 @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [r4], #-876 @ 0xfffffc94 │ │ │ │ ldclt 7, cr15, [sp, #1000] @ 0x3e8 │ │ │ │ - blcs 0x11c6d0 │ │ │ │ + blcs 0x11c834 │ │ │ │ mcrge 6, 4, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf782e7f1 │ │ │ │ - @ instruction: 0xf008fc31 │ │ │ │ + @ instruction: 0xf008fb7f │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff50ba36 │ │ │ │ + blx 0x1f0bb9a │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ strtmi r1, [r0], -r9, ror #24 │ │ │ │ - cdp2 7, 9, cr15, cr0, cr7, {7} │ │ │ │ + cdp2 7, 5, cr15, cr6, cr7, {7} │ │ │ │ stclt 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - stc2 7, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + blx 0x1c8ba5a │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r5, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d74630 │ │ │ │ - stmdals r5, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r5, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e74629 │ │ │ │ - @ instruction: 0xf7fafe7f │ │ │ │ + @ instruction: 0xf7fafe45 │ │ │ │ svclt 0x0000bd6a │ │ │ │ - addeq r2, r4, lr, ror #14 │ │ │ │ + addeq r2, r4, sl, lsl #12 │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ mcrge 6, 6, pc, cr6, cr15, {1} @ │ │ │ │ - stc2 7, cr15, [r8], {130} @ 0x82 │ │ │ │ + blx 0x168ba8a │ │ │ │ strmi r4, [r5], -r2, asr #12 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d7462f │ │ │ │ - @ instruction: 0xf7fefba7 │ │ │ │ + @ instruction: 0xf7fefb4f │ │ │ │ svclt 0x0000bd26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #924] @ 0x39c │ │ │ │ + ldc2l 7, cr15, [r6, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [ip, #924] @ 0x39c │ │ │ │ + ldc2l 7, cr15, [r2, #-924] @ 0xfffffc64 │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #924] @ 0x39c │ │ │ │ + stc2l 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ @ instruction: 0xf8d54603 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ lsllt r1, r0, #1 │ │ │ │ stmdavs r1!, {r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmib r4, {r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf010c201 │ │ │ │ - b 0x114dbbc │ │ │ │ + b 0x114dd20 │ │ │ │ tstle r4, ip, lsl #4 │ │ │ │ @ instruction: 0x0c01ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ movwmi sp, #41221 @ 0xa105 │ │ │ │ andmi r6, sl, #14745600 @ 0xe10000 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r5, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0149303 │ │ │ │ - blls 0x1cd250 │ │ │ │ + blls 0x1cd36c │ │ │ │ stmdbvs r0!, {r3, r5, r8, ip, sp, pc} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ strvs lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -194078,32 +194169,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r4, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [lr], #924 @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr}^ │ │ │ │ - ldc2 7, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ + ldc2l 7, cr15, [sl], #924 @ 0x39c │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ mvnslt r1, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ ldrle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ - blcs 0x1a7fc0 │ │ │ │ + blcs 0x1a8124 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ movwmi r3, #45312 @ 0xb100 │ │ │ │ andmi r6, fp, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ @ instruction: 0xf0149203 │ │ │ │ - bls 0x1cd1c0 │ │ │ │ + bls 0x1cd2dc │ │ │ │ stmiavs r0!, {r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r3], -r1, asr #12 │ │ │ │ ldrmi r9, [r8, r0, lsl #12]! │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -194119,17 +194210,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r6, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #924 @ 0x39c │ │ │ │ + stc2 7, cr15, [ip], #924 @ 0x39c │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2], #924 @ 0x39c │ │ │ │ + stc2 7, cr15, [r8], #924 @ 0x39c │ │ │ │ @ instruction: 0xf8d54602 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ cmnlt r8, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ movwne lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ @@ -194139,3611 +194230,3611 @@ │ │ │ │ andle r2, r9, r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andls r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - stc2 0, cr15, [r4, #-80] @ 0xffffffb0 │ │ │ │ + ldc2l 0, cr15, [r2], #80 @ 0x50 │ │ │ │ cmplt r0, r5, lsl #20 │ │ │ │ strvs lr, [r2], -sp, asr #19 │ │ │ │ ldmib r4, {r0, r6, r9, sl, lr}^ │ │ │ │ movwls r3, #3 │ │ │ │ movwls r1, #6107 @ 0x17db │ │ │ │ @ instruction: 0x200147b8 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec24f30 │ │ │ │ + bl 0xfec25094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-6 │ │ │ │ - @ instruction: 0xff38f79c │ │ │ │ + mcr2 7, 4, pc, cr6, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec24f68 │ │ │ │ + bl 0xfec250cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-14 │ │ │ │ - @ instruction: 0xff1cf79c │ │ │ │ + mcr2 7, 3, pc, cr10, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec24fa0 │ │ │ │ + bl 0xfec25104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-3 │ │ │ │ - @ instruction: 0xff00f79c │ │ │ │ + mcr2 7, 2, pc, cr14, cr12, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec24fd8 │ │ │ │ + bl 0xfec2513c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-11 │ │ │ │ - mcr2 7, 7, pc, cr4, cr12, {4} @ │ │ │ │ + mrc2 7, 1, pc, cr2, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25010 │ │ │ │ + bl 0xfec25174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r7], {150} @ 0x96 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ movwls r4, #1546 @ 0x60a │ │ │ │ ldrbtmi r4, [r3], -r1, lsl #12 │ │ │ │ strls r2, [r2], #-8 │ │ │ │ - mcr2 7, 6, pc, cr8, cr12, {4} @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr12, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25048 │ │ │ │ + bl 0xfec251ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 , d0, d5 │ │ │ │ - blls 0x290e90 │ │ │ │ + vqdmulh.s d18, d0, d1[6] │ │ │ │ + blls 0x290ff4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27de80 │ │ │ │ - @ instruction: 0xf804f799 │ │ │ │ + blls 0x27dfe4 │ │ │ │ + @ instruction: 0xff52f798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25090 │ │ │ │ + bl 0xfec251f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmov.i32 , #3583 @ 0x00000dff │ │ │ │ - blls 0x290ed8 │ │ │ │ + vqdmulh.s d18, d16, d1[0] │ │ │ │ + blls 0x29103c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27dec8 │ │ │ │ - @ instruction: 0xffe0f798 │ │ │ │ + blls 0x27e02c │ │ │ │ + @ instruction: 0xff2ef798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec250d8 │ │ │ │ + bl 0xfec2523c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - @ instruction: 0xf2c01cb5 │ │ │ │ - blls 0x290f20 │ │ │ │ + vmov.i32 d19, #2559 @ 0x000009ff │ │ │ │ + blls 0x291084 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27df10 │ │ │ │ - @ instruction: 0xffbcf798 │ │ │ │ + blls 0x27e074 │ │ │ │ + @ instruction: 0xff0af798 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25120 │ │ │ │ + bl 0xfec25284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmull.s8 q9, d0, d13 │ │ │ │ - blls 0x290f68 │ │ │ │ + vmvn.i32 , #511 @ 0x000001ff │ │ │ │ + blls 0x2910cc │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27df58 │ │ │ │ - @ instruction: 0xff98f798 │ │ │ │ + blls 0x27e0bc │ │ │ │ + mcr2 7, 7, pc, cr6, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25168 │ │ │ │ + bl 0xfec252cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vqdmulh.s d18, d0, d1[5] │ │ │ │ - blls 0x290fb0 │ │ │ │ + vqdmulh.s d19, d16, d1[2] │ │ │ │ + blls 0x291114 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27dfa0 │ │ │ │ - @ instruction: 0xff74f798 │ │ │ │ + blls 0x27e104 │ │ │ │ + mcr2 7, 6, pc, cr2, cr8, {4} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251b0 │ │ │ │ + bl 0xfec25314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - @ instruction: 0xf2c02cbd │ │ │ │ - blls 0x290ff8 │ │ │ │ + vmull.s8 q10, d0, d17 │ │ │ │ + blls 0x29115c │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27dfe8 │ │ │ │ - @ instruction: 0xff50f798 │ │ │ │ + blls 0x27e14c │ │ │ │ + mrc2 7, 4, pc, cr14, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec251f8 │ │ │ │ + bl 0xfec2535c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vmov.i32 d19, #1535 @ 0x000005ff │ │ │ │ - blls 0x291040 │ │ │ │ + vmvn.i32 q10, #2559 @ 0x000009ff │ │ │ │ + blls 0x2911a4 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e030 │ │ │ │ - @ instruction: 0xff2cf798 │ │ │ │ + blls 0x27e194 │ │ │ │ + mrc2 7, 3, pc, cr10, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25240 │ │ │ │ + bl 0xfec253a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d14, d10 │ │ │ │ - vqdmulh.s d19, d0, d1[7] │ │ │ │ - blls 0x291088 │ │ │ │ + @ instruction: 0xf2c04cd1 │ │ │ │ + blls 0x2911ec │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9300 │ │ │ │ - blls 0x27e078 │ │ │ │ - @ instruction: 0xff08f798 │ │ │ │ + blls 0x27e1dc │ │ │ │ + mrc2 7, 2, pc, cr6, cr8, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec25288 │ │ │ │ + bl 0xfec253ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stclcc 2, cr15, [r5], {78} @ 0x4e │ │ │ │ + stcpl 2, cr15, [r9], #-312 @ 0xfffffec8 │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, r7, ror #29 │ │ │ │ + andlt pc, r4, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec252cc │ │ │ │ + bl 0xfec25430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ stcls 12, cr0, [r6], {-0} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldcmi 2, cr15, [sp], {78} @ 0x4e │ │ │ │ + stcpl 2, cr15, [r1], {78} @ 0x4e │ │ │ │ stceq 2, cr15, [ip], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf798c008 │ │ │ │ - andlt pc, r4, r5, asr #29 │ │ │ │ + andlt pc, r4, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25310 │ │ │ │ + bl 0xfec25474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe15c │ │ │ │ + bl 0x3fe2c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrmi R8_fiq, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6944 │ │ │ │ + bl 0x3d6aa8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf932f783 │ │ │ │ + @ instruction: 0xf880f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, asr #28 │ │ │ │ + addeq r1, r4, r0, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25368 │ │ │ │ + bl 0xfec254cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe1b4 │ │ │ │ + bl 0x3fe318 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31a4f240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d699c │ │ │ │ + bl 0x3d6b00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf906f783 │ │ │ │ + @ instruction: 0xf854f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, ror #27 │ │ │ │ + addeq r1, r4, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec253c0 │ │ │ │ + bl 0xfec25524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe20c │ │ │ │ + bl 0x3fe370 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_usr, r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d69f4 │ │ │ │ + bl 0x3d6b58 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8daf783 │ │ │ │ + @ instruction: 0xf828f783 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r4, sp │ │ │ │ + addeq r1, r4, r0, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25418 │ │ │ │ + bl 0xfec2557c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe264 │ │ │ │ + bl 0x3fe3c8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41acf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6a4c │ │ │ │ + bl 0x3d6bb0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8aef783 │ │ │ │ + @ instruction: 0xfffcf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsr sp │ │ │ │ + ldrdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25470 │ │ │ │ + bl 0xfec255d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe2bc │ │ │ │ + bl 0x3fe420 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, r4, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6aa4 │ │ │ │ + bl 0x3d6c08 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf882f783 │ │ │ │ + @ instruction: 0xffd0f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, ror #25 │ │ │ │ + addeq r1, r4, r0, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec254c8 │ │ │ │ + bl 0xfec2562c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe314 │ │ │ │ + bl 0x3fe478 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6afc │ │ │ │ + bl 0x3d6c60 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf856f783 │ │ │ │ + @ instruction: 0xffa4f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsl #25 │ │ │ │ + addeq r1, r4, r8, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25520 │ │ │ │ + bl 0xfec25684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe36c │ │ │ │ + bl 0x3fe4d0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6b54 │ │ │ │ + bl 0x3d6cb8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf82af783 │ │ │ │ + @ instruction: 0xff78f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsr ip │ │ │ │ + ldrdeq r1, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25578 │ │ │ │ + bl 0xfec256dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe3c4 │ │ │ │ + bl 0x3fe528 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6bac │ │ │ │ + bl 0x3d6d10 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xfffef782 │ │ │ │ + @ instruction: 0xff4cf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], ip │ │ │ │ + addeq r1, r4, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec255d0 │ │ │ │ + bl 0xfec25734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe41c │ │ │ │ + bl 0x3fe580 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x61bcf240 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c04 │ │ │ │ + bl 0x3d6d68 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffd2f782 │ │ │ │ + @ instruction: 0xff20f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsl #23 │ │ │ │ + addeq r1, r4, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25628 │ │ │ │ + bl 0xfec2578c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe474 │ │ │ │ + bl 0x3fe5d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpvs r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6c5c │ │ │ │ + bl 0x3d6dc0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xffa6f782 │ │ │ │ + cdp2 7, 15, cr15, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsr #22 │ │ │ │ + addeq r1, r4, r8, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25680 │ │ │ │ + bl 0xfec257e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe4cc │ │ │ │ + bl 0x3fe630 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc (UNDEF: 108), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6cb4 │ │ │ │ + bl 0x3d6e18 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff7af782 │ │ │ │ + cdp2 7, 12, cr15, cr8, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], r4 │ │ │ │ + addeq r1, r4, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec256d8 │ │ │ │ + bl 0xfec2583c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe524 │ │ │ │ + bl 0x3fe688 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs (UNDEF: 100), sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d0c │ │ │ │ + bl 0x3d6e70 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff4ef782 │ │ │ │ + cdp2 7, 9, cr15, cr12, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, ror sl │ │ │ │ + addeq r1, r4, r8, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25730 │ │ │ │ + bl 0xfec25894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe57c │ │ │ │ + bl 0x3fe6e0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvncs pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6d64 │ │ │ │ + bl 0x3d6ec8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xff22f782 │ │ │ │ + cdp2 7, 7, cr15, cr0, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsr #20 │ │ │ │ + addeq r1, r4, r0, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25788 │ │ │ │ + bl 0xfec258ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe5d4 │ │ │ │ + bl 0x3fe738 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6dbc │ │ │ │ + bl 0x3d6f20 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 15, cr15, cr6, cr2, {4} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, asr #19 │ │ │ │ + addeq r1, r4, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec257e0 │ │ │ │ + bl 0xfec25944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe62c │ │ │ │ + bl 0x3fe790 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e14 │ │ │ │ + bl 0x3d6f78 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 12, cr15, cr10, cr2, {4} │ │ │ │ + cdp2 7, 1, cr15, cr8, cr2, {4} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, ror r9 │ │ │ │ + addeq r1, r4, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25838 │ │ │ │ + bl 0xfec2599c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe684 │ │ │ │ + bl 0x3fe7e8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R12_fiq, sp │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6e6c │ │ │ │ + bl 0x3d6fd0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 9, cr15, cr14, cr2, {4} │ │ │ │ + stc2l 7, cr15, [ip, #520]! @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsl r9 │ │ │ │ + @ instruction: 0x008417b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25890 │ │ │ │ + bl 0xfec259f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe6dc │ │ │ │ + bl 0x3fe840 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6ec4 │ │ │ │ + bl 0x3d7028 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 7, cr15, cr2, cr2, {4} │ │ │ │ + stc2l 7, cr15, [r0, #520] @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, asr #17 │ │ │ │ + addeq r1, r4, r0, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec258e8 │ │ │ │ + bl 0xfec25a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe734 │ │ │ │ + bl 0x3fe898 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrne pc, sp, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f1c │ │ │ │ + bl 0x3d7080 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 4, cr15, cr6, cr2, {4} │ │ │ │ + ldc2 7, cr15, [r4, #520] @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, ror #16 │ │ │ │ + addeq r1, r4, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25940 │ │ │ │ + bl 0xfec25aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe78c │ │ │ │ + bl 0x3fe8f0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsvc pc, r0, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6f74 │ │ │ │ + bl 0x3d70d8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - cdp2 7, 1, cr15, cr10, cr2, {4} │ │ │ │ + stc2l 7, cr15, [r8, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsl r8 │ │ │ │ + @ instruction: 0x008416b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25998 │ │ │ │ + bl 0xfec25afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe7e4 │ │ │ │ + bl 0x3fe948 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r4, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d6fcc │ │ │ │ + bl 0x3d7130 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [lr, #520]! @ 0x208 │ │ │ │ + ldc2 7, cr15, [ip, #-520]! @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008417bc │ │ │ │ + addeq r1, r4, r8, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec259f0 │ │ │ │ + bl 0xfec25b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe83c │ │ │ │ + bl 0x3fe9a0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7024 │ │ │ │ + bl 0x3d7188 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r2, #520] @ 0x208 │ │ │ │ + ldc2 7, cr15, [r0, #-520] @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, ror #14 │ │ │ │ + addeq r1, r4, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25a48 │ │ │ │ + bl 0xfec25bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe894 │ │ │ │ + bl 0x3fe9f8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvs pc, r8, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d707c │ │ │ │ + bl 0x3d71e0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r6, #520] @ 0x208 │ │ │ │ + stc2l 7, cr15, [r4], #520 @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsl #14 │ │ │ │ + addeq r1, r4, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25aa0 │ │ │ │ + bl 0xfec25c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe8ec │ │ │ │ + bl 0x3fea50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmnpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d70d4 │ │ │ │ + bl 0x3d7238 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r8], #520 @ 0x208 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008416b4 │ │ │ │ + addeq r1, r4, r0, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25af8 │ │ │ │ + bl 0xfec25c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe944 │ │ │ │ + bl 0x3feaa8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ mvnsmi pc, ip, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d712c │ │ │ │ + bl 0x3d7290 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [lr, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [ip], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, asr r6 │ │ │ │ + strdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25b50 │ │ │ │ + bl 0xfec25cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe99c │ │ │ │ + bl 0x3feb00 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7184 │ │ │ │ + bl 0x3d72e8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r2, #-520] @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsl #12 │ │ │ │ + addeq r1, r4, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25ba8 │ │ │ │ + bl 0xfec25d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fe9f4 │ │ │ │ + bl 0x3feb58 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d71dc │ │ │ │ + bl 0x3d7340 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r6], #520 @ 0x208 │ │ │ │ + ldc2 7, cr15, [r4], #-520 @ 0xfffffdf8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsr #11 │ │ │ │ + addeq r1, r4, r8, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c00 │ │ │ │ + bl 0xfec25d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fea4c │ │ │ │ + bl 0x3febb0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicsvc pc, r0, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7234 │ │ │ │ + bl 0x3d7398 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [sl], #520 @ 0x208 │ │ │ │ + stc2 7, cr15, [r8], {130} @ 0x82 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, asr r5 │ │ │ │ + strdeq r1, [r4], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25c58 │ │ │ │ + bl 0xfec25dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feaa4 │ │ │ │ + bl 0x3fec08 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d728c │ │ │ │ + bl 0x3d73f0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [lr], {130} @ 0x82 │ │ │ │ + blx 0xff80ca02 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], ip │ │ │ │ + umulleq r1, r4, r8, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25cb0 │ │ │ │ + bl 0xfec25e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feafc │ │ │ │ + bl 0x3fec60 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r8, sp, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d72e4 │ │ │ │ + bl 0x3d7448 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2l 7, cr15, [r2], #-520 @ 0xfffffdf8 │ │ │ │ + blx 0xfed0ca5a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsr #9 │ │ │ │ + addeq r1, r4, r0, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d08 │ │ │ │ + bl 0xfec25e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feb54 │ │ │ │ + bl 0x3fecb8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvc ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d733c │ │ │ │ + bl 0x3d74a0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - ldc2 7, cr15, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + blx 0xfe20cab2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, asr #8 │ │ │ │ + addeq r1, r4, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25d60 │ │ │ │ + bl 0xfec25ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3febac │ │ │ │ + bl 0x3fed10 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b8f24d │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7394 │ │ │ │ + bl 0x3d74f8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - stc2 7, cr15, [sl], {130} @ 0x82 │ │ │ │ + blx 0x170cb0a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r4], r4 │ │ │ │ + umulleq r1, r4, r0, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25db8 │ │ │ │ + bl 0xfec25f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec04 │ │ │ │ + bl 0x3fed68 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d73ec │ │ │ │ + bl 0x3d7550 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff88c9fe │ │ │ │ + blx 0xc0cb62 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, ip, r3 │ │ │ │ + addeq r1, r4, r8, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e10 │ │ │ │ + bl 0xfec25f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fec5c │ │ │ │ + bl 0x3fedc0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppvs r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7444 │ │ │ │ + bl 0x3d75a8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfed8ca56 │ │ │ │ + blx 0x10cbba │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, asr #6 │ │ │ │ + addeq r1, r4, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25e68 │ │ │ │ + bl 0xfec25fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fecb4 │ │ │ │ + bl 0x3fee18 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvs pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d749c │ │ │ │ + bl 0x3d7600 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfe28caae │ │ │ │ + blx 0xff60cc10 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, ror #5 │ │ │ │ + addeq r1, r4, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25ec0 │ │ │ │ + bl 0xfec26024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed0c │ │ │ │ + bl 0x3fee70 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqppl r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d74f4 │ │ │ │ + bl 0x3d7658 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x178cb06 │ │ │ │ + blx 0xfeb0cc68 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r1, r4, r4, r2 │ │ │ │ + addeq r1, r4, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f18 │ │ │ │ + bl 0xfec2607c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fed64 │ │ │ │ + bl 0x3feec8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x51bcf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d754c │ │ │ │ + bl 0x3d76b0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xc8cb5e │ │ │ │ + blx 0x200ccc0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsr r2 │ │ │ │ + ldrdeq r1, [r4], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25f70 │ │ │ │ + bl 0xfec260d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fedbc │ │ │ │ + bl 0x3fef20 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d75a4 │ │ │ │ + bl 0x3d7708 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x18cbb6 │ │ │ │ + blx 0x150cd18 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, ror #3 │ │ │ │ + addeq r1, r4, r0, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec25fc8 │ │ │ │ + bl 0xfec2612c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee14 │ │ │ │ + bl 0x3fef78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x41b4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d75fc │ │ │ │ + bl 0x3d7760 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xff68cc0c │ │ │ │ + blx 0xa0cd70 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsl #3 │ │ │ │ + addeq r1, r4, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26020 │ │ │ │ + bl 0xfec26184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fee6c │ │ │ │ + bl 0x3fefd0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcc R8_fiq, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7654 │ │ │ │ + bl 0x3d77b8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xfeb8cc64 │ │ │ │ + @ instruction: 0xf9f8f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsr r1 │ │ │ │ + ldrdeq r0, [r4], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26078 │ │ │ │ + bl 0xfec261dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3feec4 │ │ │ │ + bl 0x3ff028 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x31acf24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d76ac │ │ │ │ + bl 0x3d7810 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x208ccbc │ │ │ │ + @ instruction: 0xf9ccf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r1, [r4], ip │ │ │ │ + addeq r0, r4, r8, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec260d0 │ │ │ │ + bl 0xfec26234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef1c │ │ │ │ + bl 0x3ff080 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x01acf248 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7704 │ │ │ │ + bl 0x3d7868 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0x158cd14 │ │ │ │ + @ instruction: 0xf9a0f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, r4, lsl #1 │ │ │ │ + addeq r0, r4, r0, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26128 │ │ │ │ + bl 0xfec2628c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3fef74 │ │ │ │ + bl 0x3ff0d8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msreq R8_fiq, r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d775c │ │ │ │ + bl 0x3d78c0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - blx 0xa8cd6c │ │ │ │ + @ instruction: 0xf974f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r1, r4, ip, lsr #32 │ │ │ │ + addeq r0, r4, r8, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26180 │ │ │ │ + bl 0xfec262e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f53b8 │ │ │ │ - bl 0x3d27ac │ │ │ │ + bl 0x3f551c │ │ │ │ + bl 0x3d2910 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f33b4 │ │ │ │ + bl 0x3f3518 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ - bl 0x1cf60c │ │ │ │ + bl 0x1cf770 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9f6f782 │ │ │ │ + @ instruction: 0xf944f782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r0, [r4], r2 │ │ │ │ + addeq r0, r4, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec261e0 │ │ │ │ + bl 0xfec26344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f5418 │ │ │ │ - bl 0x3d280c │ │ │ │ + bl 0x3f557c │ │ │ │ + bl 0x3d2970 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3414 │ │ │ │ + bl 0x3f3578 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ - bl 0x1cf66c │ │ │ │ + bl 0x1cf7d0 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf9c6f782 │ │ │ │ + @ instruction: 0xf914f782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r2, ror pc │ │ │ │ + addeq r0, r4, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26240 │ │ │ │ + bl 0xfec263a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f5478 │ │ │ │ - bl 0x3d286c │ │ │ │ + bl 0x3f55dc │ │ │ │ + bl 0x3d29d0 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f3474 │ │ │ │ + bl 0x3f35d8 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ vrhadd.s8 d30, d2, d0 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x1cf6cc │ │ │ │ + bl 0x1cf830 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf996f782 │ │ │ │ + @ instruction: 0xf8e4f782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r2, lsl pc │ │ │ │ + addeq r0, r4, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262a0 │ │ │ │ + bl 0xfec26404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ addlt ip, r4, ip, asr #32 │ │ │ │ cdp 6, 1, cr4, cr13, cr12, {0} │ │ │ │ ldrbtmi r1, [ip], #3952 @ 0xf70 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r1, asr r8 @ │ │ │ │ - bl 0x3f54d8 │ │ │ │ - bl 0x3d28cc │ │ │ │ + bl 0x3f563c │ │ │ │ + bl 0x3d2a30 │ │ │ │ strbtmi r0, [r1], #-512 @ 0xfffffe00 │ │ │ │ - bl 0x3f34d4 │ │ │ │ + bl 0x3f3638 │ │ │ │ stmib sp, {r0, r1, r8}^ │ │ │ │ @ instruction: 0xf642e100 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ - bl 0x1cf72c │ │ │ │ + bl 0x1cf890 │ │ │ │ stmdavs r8, {r2, r3, r8, r9} │ │ │ │ - @ instruction: 0xf966f782 │ │ │ │ + @ instruction: 0xf8b4f782 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00840eb2 │ │ │ │ + addeq r0, r4, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26300 │ │ │ │ + bl 0xfec26464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff14c │ │ │ │ + bl 0x3ff2b0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrseq pc, r4, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7934 │ │ │ │ + bl 0x3d7a98 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf93af782 │ │ │ │ + @ instruction: 0xf888f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r4, asr lr │ │ │ │ + strdeq r0, [r4], r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26358 │ │ │ │ + bl 0xfec264bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff1a4 │ │ │ │ + bl 0x3ff308 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrvc pc, ip, sp, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d798c │ │ │ │ + bl 0x3d7af0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf90ef782 │ │ │ │ + @ instruction: 0xf85cf782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r4], ip │ │ │ │ + umulleq r0, r4, r8, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec263b0 │ │ │ │ + bl 0xfec26514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff1fc │ │ │ │ + bl 0x3ff360 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ @ instruction: 0x21a4f24e │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d79e4 │ │ │ │ + bl 0x3d7b48 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8e2f782 │ │ │ │ + @ instruction: 0xf830f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r4, lsr #27 │ │ │ │ + addeq r0, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26408 │ │ │ │ + bl 0xfec2656c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff254 │ │ │ │ + bl 0x3ff3b8 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ orrsne pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7a3c │ │ │ │ + bl 0x3d7ba0 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf8b6f782 │ │ │ │ + @ instruction: 0xf804f782 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, ip, asr #26 │ │ │ │ + addeq r0, r4, r8, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26460 │ │ │ │ + bl 0xfec265c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff2ac │ │ │ │ + bl 0x3ff410 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpeq r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7a94 │ │ │ │ + bl 0x3d7bf8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf88af782 │ │ │ │ + @ instruction: 0xffd8f781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq r0, [r4], r4 │ │ │ │ + umulleq r0, r4, r0, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec264b8 │ │ │ │ + bl 0xfec2661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff304 │ │ │ │ + bl 0x3ff468 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpvc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7aec │ │ │ │ + bl 0x3d7c50 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf85ef782 │ │ │ │ + @ instruction: 0xffacf781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq r0, r4, ip, ip │ │ │ │ + addeq r0, r4, r8, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26510 │ │ │ │ + bl 0xfec26674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff35c │ │ │ │ + bl 0x3ff4c0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrcs R8_usr, lr │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7b44 │ │ │ │ + bl 0x3d7ca8 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf832f782 │ │ │ │ + @ instruction: 0xff80f781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, r4, asr #24 │ │ │ │ + addeq r0, r4, r0, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec26568 │ │ │ │ + bl 0xfec266cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r5, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ - bl 0x3ff3b4 │ │ │ │ + bl 0x3ff518 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ tstpne r8, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9315 @ 0x2463 │ │ │ │ - bl 0x3d7b9c │ │ │ │ + bl 0x3d7d00 │ │ │ │ stmdavs r8, {r8, r9} │ │ │ │ - @ instruction: 0xf806f782 │ │ │ │ + @ instruction: 0xff54f781 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r0, r4, ip, ror #23 │ │ │ │ + addeq r0, r4, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec265c0 │ │ │ │ + bl 0xfec26724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d18, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3400 │ │ │ │ + bl 0x3f3564 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207400 │ │ │ │ + bl 0x207564 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7826808 │ │ │ │ - andlt pc, r4, r5, lsl #16 │ │ │ │ + @ instruction: 0xf7816808 │ │ │ │ + andlt pc, r4, r3, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, r2, fp │ │ │ │ + addeq r0, r4, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26624 │ │ │ │ + bl 0xfec26788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d18, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3464 │ │ │ │ + bl 0x3f35c8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207464 │ │ │ │ + bl 0x2075c8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, lsr #22 │ │ │ │ + addeq r0, r4, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26688 │ │ │ │ + bl 0xfec267ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f34c8 │ │ │ │ + bl 0x3f362c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2074c8 │ │ │ │ + bl 0x20762c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsr #31 │ │ │ │ + andlt pc, r4, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, asr #21 │ │ │ │ + addeq r0, r4, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec266ec │ │ │ │ + bl 0xfec26850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vorr.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f352c │ │ │ │ + bl 0x3f3690 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20752c │ │ │ │ + bl 0x207690 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, ror #30 │ │ │ │ + @ instruction: 0xb004febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, ror #20 │ │ │ │ + addeq r0, r4, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26750 │ │ │ │ + bl 0xfec268b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 d16, d12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3590 │ │ │ │ + bl 0x3f36f4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207590 │ │ │ │ + bl 0x2076f4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsr pc @ │ │ │ │ + andlt pc, r4, fp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, lsl #20 │ │ │ │ + umulleq r0, r4, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec267b4 │ │ │ │ + bl 0xfec26918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f35f4 │ │ │ │ + bl 0x3f3758 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2075f4 │ │ │ │ + bl 0x207758 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, lsl #30 │ │ │ │ + andlt pc, r4, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, lr, r9 │ │ │ │ + addeq r0, r4, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26818 │ │ │ │ + bl 0xfec2697c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d16, d16, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3658 │ │ │ │ + bl 0x3f37bc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207658 │ │ │ │ + bl 0x2077bc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsr r9 │ │ │ │ + ldrdeq r0, [r4], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2687c │ │ │ │ + bl 0xfec269e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d17, d0, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f36bc │ │ │ │ + bl 0x3f3820 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2076bc │ │ │ │ + bl 0x207820 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsr #29 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r0, [r4], r6 │ │ │ │ + addeq r0, r4, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec268e0 │ │ │ │ + bl 0xfec26a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3720 │ │ │ │ + bl 0x3f3884 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207720 │ │ │ │ + bl 0x207884 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, ror lr @ │ │ │ │ + andlt pc, r4, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, ror r8 │ │ │ │ + addeq r0, r4, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26944 │ │ │ │ + bl 0xfec26aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3784 │ │ │ │ + bl 0x3f38e8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207784 │ │ │ │ + bl 0x2078e8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, asr #28 │ │ │ │ + mullt r4, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, lsl #16 │ │ │ │ + addeq r0, r4, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec269a8 │ │ │ │ + bl 0xfec26b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f37e8 │ │ │ │ + bl 0x3f394c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2077e8 │ │ │ │ + bl 0x20794c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsl lr @ │ │ │ │ + andlt pc, r4, pc, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsr #15 │ │ │ │ + addeq r0, r4, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26a0c │ │ │ │ + bl 0xfec26b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6449100 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f384c │ │ │ │ + bl 0x3f39b0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20784c │ │ │ │ + bl 0x2079b0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, asr #14 │ │ │ │ + addeq r0, r4, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26a70 │ │ │ │ + bl 0xfec26bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 d19, d20, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f38b0 │ │ │ │ + bl 0x3f3a14 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2078b0 │ │ │ │ + bl 0x207a14 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsr #27 │ │ │ │ + strdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, ror #13 │ │ │ │ + addeq r0, r4, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ad4 │ │ │ │ + bl 0xfec26c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3914 │ │ │ │ + bl 0x3f3a78 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207914 │ │ │ │ + bl 0x207a78 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, ror sp @ │ │ │ │ + andlt pc, r4, r9, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, ror r6 │ │ │ │ + addeq r0, r4, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26b38 │ │ │ │ + bl 0xfec26c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3978 │ │ │ │ + bl 0x3f3adc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207978 │ │ │ │ + bl 0x207adc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r9, asr #26 │ │ │ │ + mullt r4, r7, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsl r6 │ │ │ │ + @ instruction: 0x008404b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26b9c │ │ │ │ + bl 0xfec26d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 d23, d4, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f39dc │ │ │ │ + bl 0x3f3b40 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2079dc │ │ │ │ + bl 0x207b40 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsl sp @ │ │ │ │ + andlt pc, r4, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x008405b6 │ │ │ │ + addeq r0, r4, r2, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26c00 │ │ │ │ + bl 0xfec26d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3a40 │ │ │ │ + bl 0x3f3ba4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207a40 │ │ │ │ + bl 0x207ba4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, ror #25 │ │ │ │ + andlt pc, r4, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, asr r5 │ │ │ │ + addeq r0, r4, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26c64 │ │ │ │ + bl 0xfec26dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q11, q0, d8 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3aa4 │ │ │ │ + bl 0x3f3c08 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207aa4 │ │ │ │ + bl 0x207c08 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - @ instruction: 0xb004fcb3 │ │ │ │ + andlt pc, r4, r1, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, ror #9 │ │ │ │ + addeq r0, r4, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26cc8 │ │ │ │ + bl 0xfec26e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3b08 │ │ │ │ + bl 0x3f3c6c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207b08 │ │ │ │ + bl 0x207c6c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, lsl #25 │ │ │ │ + andlt pc, r4, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, lsl #9 │ │ │ │ + addeq r0, r4, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26d2c │ │ │ │ + bl 0xfec26e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3b6c │ │ │ │ + bl 0x3f3cd0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207b6c │ │ │ │ + bl 0x207cd0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, asr #24 │ │ │ │ + mullt r4, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsr #8 │ │ │ │ + addeq r0, r4, r2, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26d90 │ │ │ │ + bl 0xfec26ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3bd0 │ │ │ │ + bl 0x3f3d34 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207bd0 │ │ │ │ + bl 0x207d34 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsl ip @ │ │ │ │ + andlt pc, r4, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, asr #7 │ │ │ │ + addeq r0, r4, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26df4 │ │ │ │ + bl 0xfec26f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d4, d0 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3c34 │ │ │ │ + bl 0x3f3d98 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207c34 │ │ │ │ + bl 0x207d98 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, ror #23 │ │ │ │ + andlt pc, r4, r9, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, asr r3 │ │ │ │ + strdeq r0, [r4], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26e58 │ │ │ │ + bl 0xfec26fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vsra.s64 d22, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3c98 │ │ │ │ + bl 0x3f3dfc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207c98 │ │ │ │ + bl 0x207dfc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - @ instruction: 0xb004fbb9 │ │ │ │ + andlt pc, r4, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r0, [r4], sl │ │ │ │ + umulleq r0, r4, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26ebc │ │ │ │ + bl 0xfec27020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3cfc │ │ │ │ + bl 0x3f3e60 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207cfc │ │ │ │ + bl 0x207e60 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, lsl #23 │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq r0, r4, r6, r2 │ │ │ │ + addeq r0, r4, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26f20 │ │ │ │ + bl 0xfec27084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3d60 │ │ │ │ + bl 0x3f3ec4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207d60 │ │ │ │ + bl 0x207ec4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, asr fp @ │ │ │ │ + andlt pc, r4, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, lsr r2 │ │ │ │ + addeq r0, r4, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26f84 │ │ │ │ + bl 0xfec270e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3dc4 │ │ │ │ + bl 0x3f3f28 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207dc4 │ │ │ │ + bl 0x207f28 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, lsr #22 │ │ │ │ + andlt pc, r4, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, asr #3 │ │ │ │ + addeq r0, r4, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26fe8 │ │ │ │ + bl 0xfec2714c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 q8, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3e28 │ │ │ │ + bl 0x3f3f8c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207e28 │ │ │ │ + bl 0x207f8c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - strdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, sl, ror #2 │ │ │ │ + addeq r0, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2704c │ │ │ │ + bl 0xfec271b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3e8c │ │ │ │ + bl 0x3f3ff0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207e8c │ │ │ │ + bl 0x207ff0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - @ instruction: 0xb004fabf │ │ │ │ + andlt pc, r4, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r6, lsl #2 │ │ │ │ + addeq pc, r3, r2, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec270b0 │ │ │ │ + bl 0xfec27214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3ef0 │ │ │ │ + bl 0x3f4054 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207ef0 │ │ │ │ + bl 0x208054 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, sp, lsl #21 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, r2, lsr #1 │ │ │ │ + addeq pc, r3, lr, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27114 │ │ │ │ + bl 0xfec27278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3f54 │ │ │ │ + bl 0x3f40b8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207f54 │ │ │ │ + bl 0x2080b8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, asr sl @ │ │ │ │ + andlt pc, r4, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r0, r4, lr, lsr r0 │ │ │ │ + ldrdeq pc, [r3], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27178 │ │ │ │ + bl 0xfec272dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f3fb8 │ │ │ │ + bl 0x3f411c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x207fb8 │ │ │ │ + bl 0x20811c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r9, lsr #20 │ │ │ │ + andlt pc, r4, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [r3], sl │ │ │ │ + addeq pc, r3, r6, ror lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec271dc │ │ │ │ + bl 0xfec27340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f401c │ │ │ │ + bl 0x3f4180 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20801c │ │ │ │ + bl 0x208180 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - strdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r5, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, ror pc @ │ │ │ │ + addeq pc, r3, r2, lsl lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27240 │ │ │ │ + bl 0xfec273a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4080 │ │ │ │ + bl 0x3f41e4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208080 │ │ │ │ + bl 0x2081e4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, asr #19 │ │ │ │ + andlt pc, r4, r3, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsl pc @ │ │ │ │ + addeq pc, r3, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec272a4 │ │ │ │ + bl 0xfec27408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 q9, q0, d28 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f40e4 │ │ │ │ + bl 0x3f4248 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2080e4 │ │ │ │ + bl 0x208248 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - mullt r4, r3, r9 │ │ │ │ + andlt pc, r4, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsr #29 │ │ │ │ + addeq pc, r3, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27308 │ │ │ │ + bl 0xfec2746c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4148 │ │ │ │ + bl 0x3f42ac │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208148 │ │ │ │ + bl 0x2082ac │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r1, ror #18 │ │ │ │ + andlt pc, r4, pc, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, asr #28 │ │ │ │ + addeq pc, r3, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2736c │ │ │ │ + bl 0xfec274d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d21, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f41ac │ │ │ │ + bl 0x3f4310 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2081ac │ │ │ │ + bl 0x208310 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, pc, lsr #18 │ │ │ │ + andlt pc, r4, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, ror #27 │ │ │ │ + addeq pc, r3, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec273d0 │ │ │ │ + bl 0xfec27534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4210 │ │ │ │ + bl 0x3f4374 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208210 │ │ │ │ + bl 0x208374 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - strdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsl #27 │ │ │ │ + addeq pc, r3, lr, lsl ip @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27434 │ │ │ │ + bl 0xfec27598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4274 │ │ │ │ + bl 0x3f43d8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208274 │ │ │ │ + bl 0x2083d8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, fp, asr #17 │ │ │ │ + andlt pc, r4, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsl sp @ │ │ │ │ + @ instruction: 0x0083fbba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27498 │ │ │ │ + bl 0xfec275fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d18, d0, d0[7] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f42d8 │ │ │ │ + bl 0x3f443c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2082d8 │ │ │ │ + bl 0x20843c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7816808 │ │ │ │ - mullt r4, r9, r8 │ │ │ │ + @ instruction: 0xf7806808 │ │ │ │ + andlt pc, r4, r7, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083fcba │ │ │ │ + addeq pc, r3, r6, asr fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec274fc │ │ │ │ + bl 0xfec27660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q9, q8, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f433c │ │ │ │ + bl 0x3f44a0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20833c │ │ │ │ + bl 0x2084a0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r7, ror #16 │ │ │ │ + @ instruction: 0xf7806808 │ │ │ │ + @ instruction: 0xb004ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, asr ip @ │ │ │ │ + strdeq pc, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27560 │ │ │ │ + bl 0xfec276c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d21, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f43a0 │ │ │ │ + bl 0x3f4504 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2083a0 │ │ │ │ + bl 0x208504 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r5, lsr r8 @ │ │ │ │ + @ instruction: 0xf7806808 │ │ │ │ + andlt pc, r4, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [r3], r2 │ │ │ │ + addeq pc, r3, lr, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec275c4 │ │ │ │ + bl 0xfec27728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4404 │ │ │ │ + bl 0x3f4568 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208404 │ │ │ │ + bl 0x208568 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ - @ instruction: 0xf7816808 │ │ │ │ - andlt pc, r4, r3, lsl #16 │ │ │ │ + @ instruction: 0xf7806808 │ │ │ │ + andlt pc, r4, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, lsl #23 │ │ │ │ + addeq pc, r3, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27628 │ │ │ │ + bl 0xfec2778c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4468 │ │ │ │ + bl 0x3f45cc │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208468 │ │ │ │ + bl 0x2085cc │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, pc, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsr #22 │ │ │ │ + addeq pc, r3, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2768c │ │ │ │ + bl 0xfec277f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f44cc │ │ │ │ + bl 0x3f4630 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2084cc │ │ │ │ + bl 0x208630 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - mullt r4, pc, pc @ │ │ │ │ + andlt pc, r4, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, asr #21 │ │ │ │ + addeq pc, r3, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276f0 │ │ │ │ + bl 0xfec27854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4530 │ │ │ │ + bl 0x3f4694 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208530 │ │ │ │ + bl 0x208694 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, sp, ror #30 │ │ │ │ + @ instruction: 0xb004febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, ror #20 │ │ │ │ + strdeq pc, [r3], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27754 │ │ │ │ + bl 0xfec278b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4594 │ │ │ │ + bl 0x3f46f8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208594 │ │ │ │ + bl 0x2086f8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, lsr pc @ │ │ │ │ + andlt pc, r4, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [r3], lr │ │ │ │ + umulleq pc, r3, sl, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec277b8 │ │ │ │ + bl 0xfec2791c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f45f8 │ │ │ │ + bl 0x3f475c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2085f8 │ │ │ │ + bl 0x20875c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r9, lsl #30 │ │ │ │ + andlt pc, r4, r7, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - umulleq pc, r3, sl, r9 @ │ │ │ │ + addeq pc, r3, r6, lsr r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2781c │ │ │ │ + bl 0xfec27980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vmla.f d20, d0, d0[0] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f465c │ │ │ │ + bl 0x3f47c0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20865c │ │ │ │ + bl 0x2087c0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsr r9 @ │ │ │ │ + ldrdeq pc, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27880 │ │ │ │ + bl 0xfec279e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f46c0 │ │ │ │ + bl 0x3f4824 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2086c0 │ │ │ │ + bl 0x208824 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r5, lsr #29 │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [r3], r2 │ │ │ │ + addeq pc, r3, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec278e4 │ │ │ │ + bl 0xfec27a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4724 │ │ │ │ + bl 0x3f4888 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208724 │ │ │ │ + bl 0x208888 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r3, ror lr @ │ │ │ │ + andlt pc, r4, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, ror #16 │ │ │ │ + addeq pc, r3, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27948 │ │ │ │ + bl 0xfec27aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4788 │ │ │ │ + bl 0x3f48ec │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208788 │ │ │ │ + bl 0x2088ec │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r1, asr #28 │ │ │ │ + andlt pc, r4, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, lsl #16 │ │ │ │ + addeq pc, r3, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec279ac │ │ │ │ + bl 0xfec27b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f47ec │ │ │ │ + bl 0x3f4950 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2087ec │ │ │ │ + bl 0x208950 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, pc, lsl #28 │ │ │ │ + andlt pc, r4, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsr #15 │ │ │ │ + addeq pc, r3, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27a10 │ │ │ │ + bl 0xfec27b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d9, d0 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4850 │ │ │ │ + bl 0x3f49b4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208850 │ │ │ │ + bl 0x2089b4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - ldrdlt pc, [r4], -sp │ │ │ │ + andlt pc, r4, fp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, asr #14 │ │ │ │ + ldrdeq pc, [r3], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27a74 │ │ │ │ + bl 0xfec27bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f48b4 │ │ │ │ + bl 0x3f4a18 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2088b4 │ │ │ │ + bl 0x208a18 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, lsr #27 │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq pc, [r3], lr │ │ │ │ + addeq pc, r3, sl, ror r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ad8 │ │ │ │ + bl 0xfec27c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4918 │ │ │ │ + bl 0x3f4a7c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208918 │ │ │ │ + bl 0x208a7c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r9, ror sp @ │ │ │ │ + andlt pc, r4, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, ror r6 @ │ │ │ │ + addeq pc, r3, r6, lsl r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27b3c │ │ │ │ + bl 0xfec27ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d5, d0 │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f497c │ │ │ │ + bl 0x3f4ae0 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x20897c │ │ │ │ + bl 0x208ae0 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r7, asr #26 │ │ │ │ + mullt r4, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsl r6 @ │ │ │ │ + @ instruction: 0x0083f4b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ba0 │ │ │ │ + bl 0xfec27d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vaddw.s8 q9, q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f49e0 │ │ │ │ + bl 0x3f4b44 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x2089e0 │ │ │ │ + bl 0x208b44 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r5, lsl sp @ │ │ │ │ + andlt pc, r4, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083f5b2 │ │ │ │ + addeq pc, r3, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27c04 │ │ │ │ + bl 0xfec27d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vsra.s64 d16, d0, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4a44 │ │ │ │ + bl 0x3f4ba8 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208a44 │ │ │ │ + bl 0x208ba8 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r3, ror #25 │ │ │ │ + andlt pc, r4, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, lr, asr #10 │ │ │ │ + addeq pc, r3, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27c68 │ │ │ │ + bl 0xfec27dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ vrhadd.s8 d25, d15, d0 │ │ │ │ vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4aa8 │ │ │ │ + bl 0x3f4c0c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208aa8 │ │ │ │ + bl 0x208c0c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - @ instruction: 0xb004fcb1 │ │ │ │ + strdlt pc, [r4], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, ror #9 │ │ │ │ + addeq pc, r3, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ccc │ │ │ │ + bl 0xfec27e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4b0c │ │ │ │ + bl 0x3f4c70 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208b0c │ │ │ │ + bl 0x208c70 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, pc, ror ip @ │ │ │ │ + andlt pc, r4, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r6, lsl #9 │ │ │ │ + addeq pc, r3, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27d30 │ │ │ │ + bl 0xfec27e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4b70 │ │ │ │ + bl 0x3f4cd4 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208b70 │ │ │ │ + bl 0x208cd4 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, sp, asr #24 │ │ │ │ + mullt r4, fp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, r2, lsr #8 │ │ │ │ + @ instruction: 0x0083f2be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27d94 │ │ │ │ + bl 0xfec27ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4bd4 │ │ │ │ + bl 0x3f4d38 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208bd4 │ │ │ │ + bl 0x208d38 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, fp, lsl ip @ │ │ │ │ + andlt pc, r4, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - @ instruction: 0x0083f3be │ │ │ │ + addeq pc, r3, sl, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27df8 │ │ │ │ + bl 0xfec27f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4c38 │ │ │ │ + bl 0x3f4d9c │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208c38 │ │ │ │ + bl 0x208d9c │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - andlt pc, r4, r9, ror #23 │ │ │ │ + andlt pc, r4, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq pc, r3, sl, asr r3 @ │ │ │ │ + strdeq pc, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27e5c │ │ │ │ + bl 0xfec27fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe8 │ │ │ │ @ instruction: 0x4604c050 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #132 @ 0x84 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ strbtmi r9, [r1], #-2054 @ 0xfffff7fa │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 q10, q10, #64 │ │ │ │ strbtmi r0, [r0], #-403 @ 0xfffffe6d │ │ │ │ vmlaeq.f64 d14, d2, d12 │ │ │ │ - bl 0x3f4c9c │ │ │ │ + bl 0x3f4e00 │ │ │ │ stmib sp, {r0, r1}^ │ │ │ │ - bl 0x208c9c │ │ │ │ + bl 0x208e00 │ │ │ │ andcs r0, r0, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf7806808 │ │ │ │ - @ instruction: 0xb004fbb7 │ │ │ │ + andlt pc, r4, r5, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq pc, [r3], r6 │ │ │ │ + umulleq pc, r3, r2, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ec0 │ │ │ │ + bl 0xfec28024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf79a460a │ │ │ │ - andlt pc, r4, fp, ror #20 │ │ │ │ + @ instruction: 0xb004f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27ef8 │ │ │ │ + bl 0xfec2805c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - blx 0x148eb7c │ │ │ │ + @ instruction: 0xf99cf79a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27f30 │ │ │ │ + bl 0xfec28094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - blx 0xd8ebb4 │ │ │ │ + @ instruction: 0xf980f79a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ ldmib r1, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ ldmdavs fp, {r0, r1, r9, lr, pc} │ │ │ │ - b 0x116afb8 │ │ │ │ + b 0x116b11c │ │ │ │ @ instruction: 0xf013020c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ @ instruction: 0xf8d1d143 │ │ │ │ - b 0x1180db0 │ │ │ │ - b 0x5919b4 │ │ │ │ + b 0x1180f14 │ │ │ │ + b 0x591b18 │ │ │ │ svclt 0x0018030c │ │ │ │ teqle r3, r0 │ │ │ │ - bcs 0x2aadd8 │ │ │ │ + bcs 0x2aaf3c │ │ │ │ strcs fp, [r0], #-4052 @ 0xfffff02c │ │ │ │ @ instruction: 0xf1bc2401 │ │ │ │ svclt 0x00180f00 │ │ │ │ strtmi r2, [r2], r0, lsl #8 │ │ │ │ @ instruction: 0x460cbb7c │ │ │ │ - ldc2 0, cr15, [lr], {17} │ │ │ │ + stc2 0, cr15, [ip], {17} │ │ │ │ stmdavs r5!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf77fbb8d │ │ │ │ - strmi pc, [r7], -r1, ror #21 │ │ │ │ - blx 0xff88ebd4 │ │ │ │ + strmi pc, [r7], -pc, lsr #20 │ │ │ │ + blx 0xc0ed38 │ │ │ │ @ instruction: 0xf77f4680 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13830 @ 0x3606 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [lr], {228} @ 0xe4 │ │ │ │ + ldc2 7, cr15, [r4], {228} @ 0xe4 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - stc2l 7, cr15, [r8], {228} @ 0xe4 │ │ │ │ + stc2 7, cr15, [lr], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - stmdbvs r1!, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - andcs pc, r1, r7, lsr sp @ │ │ │ │ + strdcs pc, [r1], -sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77f8ff8 │ │ │ │ - strmi pc, [r6], -pc, lsr #21 │ │ │ │ - blx 0xfec0ec38 │ │ │ │ + @ instruction: 0x4606f9fd │ │ │ │ + @ instruction: 0xf9faf77f │ │ │ │ @ instruction: 0xf77f4605 │ │ │ │ - strmi pc, [r7], -r9, lsr #21 │ │ │ │ - blx 0xfea8ec44 │ │ │ │ + @ instruction: 0x4607f9f7 │ │ │ │ + @ instruction: 0xf9f4f77f │ │ │ │ @ instruction: 0xf77f4681 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ stcle 3, cr0, [ip, #-12]! │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [r2], {228} @ 0xe4 │ │ │ │ + mrrc2 7, 14, pc, r8, cr4 @ │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ strtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [ip], {228} @ 0xe4 │ │ │ │ + mrrc2 7, 14, pc, r2, cr4 @ │ │ │ │ ldrtmi r6, [r9], -r3, lsr #16 │ │ │ │ - blcc 0x2e2720 │ │ │ │ + blcc 0x2e2884 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - mrrc2 7, 8, pc, r6, cr10 @ │ │ │ │ + blx 0xfea0ee0e │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2l 7, cr15, [lr], #-912 @ 0xfffffc70 │ │ │ │ + mcrr2 7, 14, pc, r4, cr4 @ │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ - blcc 0x2e2738 │ │ │ │ + blcc 0x2e289c │ │ │ │ sbcseq r4, fp, r8, asr #12 │ │ │ │ - mcrr2 7, 8, pc, r8, cr10 @ │ │ │ │ + blx 0xfe68ee2a │ │ │ │ strbmi r6, [r0], -r1, lsr #18 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stc2l 7, cr15, [ip], #912 @ 0x390 │ │ │ │ + ldc2 7, cr15, [r2], #912 @ 0x390 │ │ │ │ movwcs r6, #14625 @ 0x3921 │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r6], #912 @ 0x390 │ │ │ │ + stc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ ldrbmi lr, [r2], -sp, lsr #15 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs r1!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ @ instruction: 0xf7e42201 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462a4639 │ │ │ │ sbcseq r4, fp, r0, asr #12 │ │ │ │ - stc2 7, cr15, [sl], #-552 @ 0xfffffdd8 │ │ │ │ + blx 0x1f0ee66 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - mrrc2 7, 14, pc, r2, cr4 @ │ │ │ │ + ldc2 7, cr15, [r8], {228} @ 0xe4 │ │ │ │ ldrtmi r6, [r2], -r3, lsr #16 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf78a00db │ │ │ │ - bfi pc, sp, (invalid: 24:19) @ │ │ │ │ + ldrb pc, [r3, fp, ror #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec280fc │ │ │ │ + bl 0xfec28260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldceq 2, cr15, [r1], #-260 @ 0xfffffefc │ │ │ │ + ldcne 2, cr15, [r5], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x200f2c │ │ │ │ + blls 0x201090 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff52f795 │ │ │ │ + mcr2 7, 5, pc, cr0, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2813c │ │ │ │ + bl 0xfec282a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stceq 2, cr15, [r5], {65} @ 0x41 │ │ │ │ + stclne 2, cr15, [r9], #260 @ 0x104 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x200f6c │ │ │ │ + blls 0x2010d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff32f795 │ │ │ │ + mcr2 7, 4, pc, cr0, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2817c │ │ │ │ + bl 0xfec282e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - ldcleq 2, cr15, [r9], {65} @ 0x41 │ │ │ │ + ldccs 2, cr15, [sp], #-260 @ 0xfffffefc │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x200fac │ │ │ │ + blls 0x201110 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff12f795 │ │ │ │ + mcr2 7, 3, pc, cr0, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec281bc │ │ │ │ + bl 0xfec28320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcne 2, cr15, [sp], #-260 @ 0xfffffefc │ │ │ │ + ldccs 2, cr15, [r1], {65} @ 0x41 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x200fec │ │ │ │ + blls 0x201150 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 7, pc, cr2, cr5, {4} │ │ │ │ + mcr2 7, 2, pc, cr0, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec281fc │ │ │ │ + bl 0xfec28360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf04f4608 │ │ │ │ ldrmi r0, [r1], -r0, lsl #28 │ │ │ │ - stcne 2, cr15, [r1], {65} @ 0x41 │ │ │ │ + stclcs 2, cr15, [r5], #260 @ 0x104 │ │ │ │ stceq 2, cr15, [sp], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf8cd461a │ │ │ │ - blls 0x20102c │ │ │ │ + blls 0x201190 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr2, cr5, {4} │ │ │ │ + mcr2 7, 1, pc, cr0, cr5, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2823c │ │ │ │ + bl 0xfec283a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5004 │ │ │ │ + blmi 0x4d5168 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ - bl 0x1942ac │ │ │ │ + bl 0x194410 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r1, ror r9 @ │ │ │ │ + @ instruction: 0xb003f8bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, lsl pc │ │ │ │ + @ instruction: 0x0083edb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28290 │ │ │ │ + bl 0xfec283f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5058 │ │ │ │ + blmi 0x4d51bc │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ - bl 0x194300 │ │ │ │ + bl 0x194464 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r7, asr #18 │ │ │ │ + mullt r3, r5, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r6, asr #29 │ │ │ │ + addeq lr, r3, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec282e4 │ │ │ │ + bl 0xfec28448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d50ac │ │ │ │ + blmi 0x4d5210 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ - bl 0x194354 │ │ │ │ + bl 0x1944b8 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, sp, lsl r9 @ │ │ │ │ + andlt pc, r3, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r2, ror lr │ │ │ │ + addeq lr, r3, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28338 │ │ │ │ + bl 0xfec2849c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5100 │ │ │ │ + blmi 0x4d5264 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ - bl 0x1943a8 │ │ │ │ + bl 0x19450c │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r1, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, lr, lsl lr │ │ │ │ + @ instruction: 0x0083ecba │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2838c │ │ │ │ + bl 0xfec284f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4d5154 │ │ │ │ + blmi 0x4d52b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d0, d3 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ - bl 0x1943fc │ │ │ │ + bl 0x194560 │ │ │ │ ldrmi r0, [r9], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf7800000 │ │ │ │ - andlt pc, r3, r9, asr #17 │ │ │ │ + andlt pc, r3, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, asr #27 │ │ │ │ + addeq lr, r3, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283e0 │ │ │ │ + bl 0xfec28544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5551a8 │ │ │ │ + blmi 0x55530c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ @ instruction: 0x71bcf242 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf89cf780 │ │ │ │ + @ instruction: 0xffeaf77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, ror sp │ │ │ │ + addeq lr, r3, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2843c │ │ │ │ + bl 0xfec285a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555204 │ │ │ │ + blmi 0x555368 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicne pc, ip, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf86ef780 │ │ │ │ + @ instruction: 0xffbcf77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl sp │ │ │ │ + @ instruction: 0x0083ebb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28498 │ │ │ │ + bl 0xfec285fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x555260 │ │ │ │ + blmi 0x5553c4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ teqpvc r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf840f780 │ │ │ │ + @ instruction: 0xff8ef77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083ecbe │ │ │ │ + addeq lr, r3, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec284f4 │ │ │ │ + bl 0xfec28658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5552bc │ │ │ │ + blmi 0x555420 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppne r8, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf812f780 │ │ │ │ + @ instruction: 0xff60f77f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, ror #24 │ │ │ │ + strdeq lr, [r3], lr @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ stcvs 1, cr11, [r4, #-944] @ 0xfffffc50 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi r3, #36, 16 @ 0x240000 │ │ │ │ streq pc, [lr], #-20 @ 0xffffffec │ │ │ │ ldrbeq sp, [sl], r1, lsl #2 │ │ │ │ stmvs ip, {r0, r1, r4, sl, ip, lr, pc} │ │ │ │ svclt 0x0018401c │ │ │ │ mrsle r2, (UNDEF: 7) │ │ │ │ - blcs 0x1ab6b0 │ │ │ │ + blcs 0x1ab814 │ │ │ │ strmi sp, [sp], -fp │ │ │ │ - @ instruction: 0xf9bcf011 │ │ │ │ + @ instruction: 0xf9aaf011 │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf77e87f0 │ │ │ │ - @ instruction: 0x4607ffbd │ │ │ │ - @ instruction: 0xffbaf77e │ │ │ │ + strmi pc, [r7], -fp, lsl #30 │ │ │ │ + @ instruction: 0xff08f77e │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ movwcs r8, #159 @ 0x9f │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ umaal r4, r2, sl, r6 │ │ │ │ - @ instruction: 0xffaef77e │ │ │ │ + mrc2 7, 7, pc, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf77e4680 │ │ │ │ - andcs pc, r8, #684 @ 0x2ac │ │ │ │ + andcs pc, r8, #3984 @ 0xf90 │ │ │ │ ldrtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7844640 │ │ │ │ - @ instruction: 0xf04ffa5f │ │ │ │ + @ instruction: 0xf04ff9ad │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - @ instruction: 0xf04ffdb5 │ │ │ │ + @ instruction: 0xf04ffd03 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - strbmi pc, [sl], -pc, lsr #27 @ │ │ │ │ + @ instruction: 0x464afcfd │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf940f784 │ │ │ │ + @ instruction: 0xf88ef784 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7844630 │ │ │ │ - @ instruction: 0xf04ffba7 │ │ │ │ + @ instruction: 0xf04ffaf5 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf7854630 │ │ │ │ - @ instruction: 0xf04ffd9f │ │ │ │ + @ instruction: 0xf04ffced │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf7854648 │ │ │ │ - @ instruction: 0x4631fd99 │ │ │ │ + ldrtmi pc, [r1], -r7, ror #25 @ │ │ │ │ @ instruction: 0x464a4630 │ │ │ │ - @ instruction: 0xf92af784 │ │ │ │ + @ instruction: 0xf878f784 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xffa4f783 │ │ │ │ + cdp2 7, 15, cr15, cr2, cr3, {4} │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf9e0f7e4 │ │ │ │ + @ instruction: 0xf9a6f7e4 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44638 │ │ │ │ - stmiavs sl!, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf93ef7e4 │ │ │ │ + @ instruction: 0xf904f7e4 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf938f7e4 │ │ │ │ - blcs 0xeb828 │ │ │ │ + @ instruction: 0xf8fef7e4 │ │ │ │ + blcs 0xeb98c │ │ │ │ @ instruction: 0xf77ed0a6 │ │ │ │ - pkhtbmi pc, r1, r5, asr #30 @ │ │ │ │ - @ instruction: 0xff52f77e │ │ │ │ + strmi pc, [r1], r3, lsr #29 │ │ │ │ + mcr2 7, 5, pc, cr0, cr14, {3} @ │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0x46482210 │ │ │ │ - blx 0x28f2a4 │ │ │ │ + @ instruction: 0xf954f784 │ │ │ │ @ instruction: 0x46404631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - ldc2l 7, cr15, [ip, #-532] @ 0xfffffdec │ │ │ │ + stc2 7, cr15, [sl], #532 @ 0x214 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf7844648 │ │ │ │ - ldrtmi pc, [r1], -sp, ror #17 @ │ │ │ │ + @ instruction: 0x4631f83b │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0x160f2c6 │ │ │ │ + blx 0xfe98f428 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7854640 │ │ │ │ - ldrtmi pc, [r1], -sp, asr #26 @ │ │ │ │ + @ instruction: 0x4631fc9b │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - @ instruction: 0xf8def784 │ │ │ │ + @ instruction: 0xf82cf784 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff58f783 │ │ │ │ + cdp2 7, 10, cr15, cr6, cr3, {4} │ │ │ │ stmdavs r9!, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf908f7e4 │ │ │ │ + @ instruction: 0xf8cef7e4 │ │ │ │ stmdavs r9!, {r1, r5, r6, sl, fp, ip} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e44690 │ │ │ │ - strtmi pc, [r2], -r1, lsl #18 │ │ │ │ + strtmi pc, [r2], -r7, asr #17 │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf988f7e4 │ │ │ │ + @ instruction: 0xf94ef7e4 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xf982f7e4 │ │ │ │ + @ instruction: 0xf948f7e4 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff861f44 │ │ │ │ + blle 0xff8620a8 │ │ │ │ svclt 0x0000e73b │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorsle r6, r0, r0, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2872c │ │ │ │ + bl 0xfec28890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdavs r3, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdbvs sl, {r1, r2, r7, ip, sp, pc} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdbvs fp, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andsmi sp, r3, #9 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ @@ -197752,1198 +197843,1198 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bd70 │ │ │ │ mvnsle r0, r0, lsl ip │ │ │ │ tstlt fp, fp, asr #18 │ │ │ │ strbteq r6, [r4], ip, asr #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ @ instruction: 0xf0119105 │ │ │ │ - blls 0x24f89c │ │ │ │ + blls 0x24f9b8 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bd70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andne lr, r4, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf884f7e4 │ │ │ │ + @ instruction: 0xf84af7e4 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e42001 │ │ │ │ - blls 0x24f7a4 │ │ │ │ + blls 0x24f820 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr}^ │ │ │ │ stmdacc r0, {r0, r3, r4, r7, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf872f7e4 │ │ │ │ + @ instruction: 0xf838f7e4 │ │ │ │ stmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ strmi r4, [r2], -r0, lsl #8 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x3c00e9d3 │ │ │ │ orreq lr, ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf6429302 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf6402397 │ │ │ │ - vqdmulh.s d18, d16, d1[0] │ │ │ │ + vmull.s8 q10, d0, d21 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ ldmdavs fp, {r2, r3, lr, pc} │ │ │ │ - stc2 7, cr15, [r6, #-596]! @ 0xfffffdac │ │ │ │ + ldc2l 7, cr15, [r4], #-596 @ 0xfffffdac │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28804 │ │ │ │ + bl 0xfec28968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4555cc │ │ │ │ + bmi 0x455730 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 7, 3, pc, cr4, cr15, {3} @ │ │ │ │ + ldc2 7, cr15, [r2, #508]! @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, asr #18 │ │ │ │ + addeq lr, r3, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28850 │ │ │ │ + bl 0xfec289b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455618 │ │ │ │ + bmi 0x45577c │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 7, 1, pc, cr14, cr15, {3} │ │ │ │ + stc2 7, cr15, [ip, #508] @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq lr, [r3], lr @ │ │ │ │ + umulleq lr, r3, sl, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2889c │ │ │ │ + bl 0xfec28a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455664 │ │ │ │ + bmi 0x4557c8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 7, 0, pc, cr8, cr15, {3} │ │ │ │ + stc2l 7, cr15, [r6, #-508]! @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083e8b2 │ │ │ │ + addeq lr, r3, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec288e8 │ │ │ │ + bl 0xfec28a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4556b0 │ │ │ │ + bmi 0x455814 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [r2, #508]! @ 0x1fc │ │ │ │ + stc2l 7, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, ror #16 │ │ │ │ + addeq lr, r3, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28934 │ │ │ │ + bl 0xfec28a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4556fc │ │ │ │ + bmi 0x455860 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 7, cr15, [ip, #508] @ 0x1fc │ │ │ │ + ldc2 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl r8 │ │ │ │ + @ instruction: 0x0083e6b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28980 │ │ │ │ + bl 0xfec28ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455748 │ │ │ │ + bmi 0x4558ac │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [r6, #508]! @ 0x1fc │ │ │ │ + ldc2l 7, cr15, [r4], #508 @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, lr, asr #15 │ │ │ │ + addeq lr, r3, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec289cc │ │ │ │ + bl 0xfec28b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455794 │ │ │ │ + bmi 0x4558f8 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d16, d3 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [r0, #508] @ 0x1fc │ │ │ │ + stc2l 7, cr15, [lr], {127} @ 0x7f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r2, lsl #15 │ │ │ │ + addeq lr, r3, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a18 │ │ │ │ + bl 0xfec28b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x4557e0 │ │ │ │ + bmi 0x455944 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [r8], #508 @ 0x1fc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, r6, lsr r7 │ │ │ │ + ldrdeq lr, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28a64 │ │ │ │ + bl 0xfec28bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x45582c │ │ │ │ + bmi 0x455990 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 7, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [r2], {127} @ 0x7f │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror #13 │ │ │ │ + addeq lr, r3, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ab0 │ │ │ │ + bl 0xfec28c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x455878 │ │ │ │ + bmi 0x4559dc │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf640b083 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 7, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ + mrrc2 7, 7, pc, ip, cr15 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq lr, r3, lr, r6 │ │ │ │ + addeq lr, r3, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28afc │ │ │ │ + bl 0xfec28c60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4958c4 │ │ │ │ + blmi 0x495a28 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489920 │ │ │ │ + bl 0x489a84 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x451f70 │ │ │ │ - bl 0x45492c │ │ │ │ + bl 0x4520d4 │ │ │ │ + bl 0x454a90 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r6], #508 @ 0x1fc │ │ │ │ + ldc2 7, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, asr r6 │ │ │ │ + strdeq lr, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28b4c │ │ │ │ + bl 0xfec28cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495914 │ │ │ │ + blmi 0x495a78 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489970 │ │ │ │ + bl 0x489ad4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d19, #8 @ 0x00000008 │ │ │ │ - bl 0x451fc0 │ │ │ │ - bl 0x45497c │ │ │ │ + bl 0x452124 │ │ │ │ + bl 0x454ae0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], #508 @ 0x1fc │ │ │ │ + stc2 7, cr15, [ip], {127} @ 0x7f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl #12 │ │ │ │ + addeq lr, r3, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28b9c │ │ │ │ + bl 0xfec28d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495964 │ │ │ │ + blmi 0x495ac8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4899c0 │ │ │ │ + bl 0x489b24 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ - bl 0x452010 │ │ │ │ - bl 0x4549cc │ │ │ │ + bl 0x452174 │ │ │ │ + bl 0x454b30 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6], {127} @ 0x7f │ │ │ │ + blx 0xffa0f932 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083e5ba │ │ │ │ + addeq lr, r3, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28bec │ │ │ │ + bl 0xfec28d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4959b4 │ │ │ │ + blmi 0x495b18 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a10 │ │ │ │ + bl 0x489b74 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q8, q8, d4 │ │ │ │ - bl 0x452060 │ │ │ │ - bl 0x454a1c │ │ │ │ + bl 0x4521c4 │ │ │ │ + bl 0x454b80 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ + blx 0xff00f982 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror #10 │ │ │ │ + addeq lr, r3, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c3c │ │ │ │ + bl 0xfec28da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a04 │ │ │ │ + blmi 0x495b68 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489a60 │ │ │ │ + bl 0x489bc4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - bl 0x4520b0 │ │ │ │ - bl 0x454a6c │ │ │ │ + bl 0x452214 │ │ │ │ + bl 0x454bd0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - mcrr2 7, 7, pc, r6, cr15 @ │ │ │ │ + blx 0xfe60f9d2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl r5 │ │ │ │ + @ instruction: 0x0083e3b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28c8c │ │ │ │ + bl 0xfec28df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495a54 │ │ │ │ + blmi 0x495bb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ab0 │ │ │ │ + bl 0x489c14 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d19, d12, #64 │ │ │ │ - bl 0x452100 │ │ │ │ - bl 0x454abc │ │ │ │ + bl 0x452264 │ │ │ │ + bl 0x454c20 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [lr], {127} @ 0x7f │ │ │ │ + blx 0x1c0fa22 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, asr #9 │ │ │ │ + addeq lr, r3, r6, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28cdc │ │ │ │ + bl 0xfec28e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495aa4 │ │ │ │ + blmi 0x495c08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b00 │ │ │ │ + bl 0x489c64 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x452150 │ │ │ │ - bl 0x454b0c │ │ │ │ + bl 0x4522b4 │ │ │ │ + bl 0x454c70 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffe8f90e │ │ │ │ + blx 0x120fa72 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror r4 │ │ │ │ + addeq lr, r3, r6, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d2c │ │ │ │ + bl 0xfec28e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495af4 │ │ │ │ + blmi 0x495c58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489b50 │ │ │ │ + bl 0x489cb4 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vsra.s64 d18, d4, #64 │ │ │ │ - bl 0x4521a0 │ │ │ │ - bl 0x454b5c │ │ │ │ + bl 0x452304 │ │ │ │ + bl 0x454cc0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff48f95e │ │ │ │ + blx 0x80fac2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsr #8 │ │ │ │ + addeq lr, r3, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d7c │ │ │ │ + bl 0xfec28ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495b44 │ │ │ │ + blmi 0x495ca8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ba0 │ │ │ │ + bl 0x489d04 │ │ │ │ vcgt.s8 d16, d2, d1 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ - bl 0x4521f0 │ │ │ │ - bl 0x454bac │ │ │ │ + bl 0x452354 │ │ │ │ + bl 0x454d10 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfea8f9ae │ │ │ │ + blx 0xffe0fb10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r3], sl │ │ │ │ + addeq lr, r3, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28dcc │ │ │ │ + bl 0xfec28f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515b94 │ │ │ │ + blmi 0x515cf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d18, d8, #64 │ │ │ │ - bl 0x15224c │ │ │ │ + bl 0x1523b0 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, fp, ror fp @ │ │ │ │ + andlt pc, r3, r9, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r2, lsl #7 │ │ │ │ + addeq lr, r3, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28e24 │ │ │ │ + bl 0xfec28f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515bec │ │ │ │ + blmi 0x515d50 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x1522a4 │ │ │ │ + bl 0x152408 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, pc, asr #22 │ │ │ │ + mullt r3, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, lsr #6 │ │ │ │ + addeq lr, r3, r6, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28e7c │ │ │ │ + bl 0xfec28fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515c44 │ │ │ │ + blmi 0x515da8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ - bl 0x1522fc │ │ │ │ + bl 0x152460 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, r3, lsr #22 │ │ │ │ + andlt pc, r3, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - ldrdeq lr, [r3], r2 │ │ │ │ + addeq lr, r3, lr, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28ed4 │ │ │ │ + bl 0xfec29038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515c9c │ │ │ │ + blmi 0x515e00 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q8, q8, d8 │ │ │ │ - bl 0x152354 │ │ │ │ + bl 0x1524b8 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, ror r2 │ │ │ │ + addeq lr, r3, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28f2c │ │ │ │ + bl 0xfec29090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515cf4 │ │ │ │ + blmi 0x515e58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x1523ac │ │ │ │ + bl 0x152510 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - andlt pc, r3, fp, asr #21 │ │ │ │ + andlt pc, r3, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, r2, lsr #4 │ │ │ │ + strheq lr, [r3], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28f84 │ │ │ │ + bl 0xfec290e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x515d4c │ │ │ │ + blmi 0x515eb0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.p8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-3735 @ 0xfffff169 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8de2003 │ │ │ │ ldrmi lr, [r1], #-0 │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vsra.s64 d17, d0, #64 │ │ │ │ - bl 0x152404 │ │ │ │ + bl 0x152568 │ │ │ │ strmi r0, [r2], #-782 @ 0xfffffcf2 │ │ │ │ @ instruction: 0xf77f6808 │ │ │ │ - mullt r3, pc, sl @ │ │ │ │ + andlt pc, r3, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - addeq lr, r3, sl, asr #3 │ │ │ │ + addeq lr, r3, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28fdc │ │ │ │ + bl 0xfec29140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495da4 │ │ │ │ + blmi 0x495f08 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489e00 │ │ │ │ + bl 0x489f64 │ │ │ │ @ instruction: 0xf6420301 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ - bl 0x452450 │ │ │ │ - bl 0x454e0c │ │ │ │ + bl 0x4525b4 │ │ │ │ + bl 0x454f70 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1e8fc0c │ │ │ │ + @ instruction: 0xf9c4f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, ror r1 │ │ │ │ + addeq lr, r3, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2902c │ │ │ │ + bl 0xfec29190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495df4 │ │ │ │ + blmi 0x495f58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489e50 │ │ │ │ + bl 0x489fb4 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 , q8, d8 │ │ │ │ - bl 0x4524a0 │ │ │ │ - bl 0x454e5c │ │ │ │ + bl 0x452604 │ │ │ │ + bl 0x454fc0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x148fc5c │ │ │ │ + @ instruction: 0xf99cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsr #2 │ │ │ │ + addeq sp, r3, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2907c │ │ │ │ + bl 0xfec291e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495e44 │ │ │ │ + blmi 0x495fa8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ea0 │ │ │ │ + bl 0x48a004 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x4524f0 │ │ │ │ - bl 0x454eac │ │ │ │ + bl 0x452654 │ │ │ │ + bl 0x455010 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xa8fcac │ │ │ │ + @ instruction: 0xf974f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq lr, [r3], sl │ │ │ │ + addeq sp, r3, r6, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec290cc │ │ │ │ + bl 0xfec29230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495e94 │ │ │ │ + blmi 0x495ff8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489ef0 │ │ │ │ + bl 0x48a054 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ - bl 0x452540 │ │ │ │ - bl 0x454efc │ │ │ │ + bl 0x4526a4 │ │ │ │ + bl 0x455060 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9fef77f │ │ │ │ + @ instruction: 0xf94cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsl #1 │ │ │ │ + addeq sp, r3, r6, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2911c │ │ │ │ + bl 0xfec29280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495ee4 │ │ │ │ + blmi 0x496048 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f40 │ │ │ │ + bl 0x48a0a4 │ │ │ │ vcgt.s8 d16, d3, d1 │ │ │ │ vaddw.s8 q8, q8, d0 │ │ │ │ - bl 0x452590 │ │ │ │ - bl 0x454f4c │ │ │ │ + bl 0x4526f4 │ │ │ │ + bl 0x4550b0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d6f77f │ │ │ │ + @ instruction: 0xf924f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq lr, r3, sl, lsr r0 │ │ │ │ + ldrdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2916c │ │ │ │ + bl 0xfec292d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f34 │ │ │ │ + blmi 0x496098 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489f90 │ │ │ │ + bl 0x48a0f4 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ - bl 0x4525e0 │ │ │ │ - bl 0x454f9c │ │ │ │ + bl 0x452744 │ │ │ │ + bl 0x455100 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9aef77f │ │ │ │ + @ instruction: 0xf8fcf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, ror #31 │ │ │ │ + addeq sp, r3, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec291bc │ │ │ │ + bl 0xfec29320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495f84 │ │ │ │ + blmi 0x4960e8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x489fe0 │ │ │ │ + bl 0x48a144 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d0, d0[1] │ │ │ │ - bl 0x452630 │ │ │ │ - bl 0x454fec │ │ │ │ + bl 0x452794 │ │ │ │ + bl 0x455150 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf986f77f │ │ │ │ + @ instruction: 0xf8d4f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - umulleq sp, r3, sl, pc @ │ │ │ │ + addeq sp, r3, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2920c │ │ │ │ + bl 0xfec29370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x495fd4 │ │ │ │ + blmi 0x496138 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a030 │ │ │ │ + bl 0x48a194 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d17, d0, d0[3] │ │ │ │ - bl 0x452680 │ │ │ │ - bl 0x45503c │ │ │ │ + bl 0x4527e4 │ │ │ │ + bl 0x4551a0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf95ef77f │ │ │ │ + @ instruction: 0xf8acf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, asr #30 │ │ │ │ + addeq sp, r3, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2925c │ │ │ │ + bl 0xfec293c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496024 │ │ │ │ + blmi 0x496188 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a080 │ │ │ │ + bl 0x48a1e4 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ - bl 0x4526d0 │ │ │ │ - bl 0x45508c │ │ │ │ + bl 0x452834 │ │ │ │ + bl 0x4551f0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf936f77f │ │ │ │ + @ instruction: 0xf884f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - strdeq sp, [r3], sl │ │ │ │ + umulleq sp, r3, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec292ac │ │ │ │ + bl 0xfec29410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496074 │ │ │ │ + blmi 0x4961d8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a0d0 │ │ │ │ + bl 0x48a234 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vmla.f d16, d16, d0[2] │ │ │ │ - bl 0x452720 │ │ │ │ - bl 0x4550dc │ │ │ │ + bl 0x452884 │ │ │ │ + bl 0x455240 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf90ef77f │ │ │ │ + @ instruction: 0xf85cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsr #29 │ │ │ │ + addeq sp, r3, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec292fc │ │ │ │ + bl 0xfec29460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4960c4 │ │ │ │ + blmi 0x496228 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a120 │ │ │ │ + bl 0x48a284 │ │ │ │ @ instruction: 0xf6410301 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ - bl 0x452770 │ │ │ │ - bl 0x45512c │ │ │ │ + bl 0x4528d4 │ │ │ │ + bl 0x455290 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8e6f77f │ │ │ │ + @ instruction: 0xf834f77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, asr lr │ │ │ │ + strdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2934c │ │ │ │ + bl 0xfec294b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496114 │ │ │ │ + blmi 0x496278 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a170 │ │ │ │ + bl 0x48a2d4 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ - bl 0x4527c0 │ │ │ │ - bl 0x45517c │ │ │ │ + bl 0x452924 │ │ │ │ + bl 0x4552e0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8bef77f │ │ │ │ + @ instruction: 0xf80cf77f │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsl #28 │ │ │ │ + addeq sp, r3, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2939c │ │ │ │ + bl 0xfec29500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496164 │ │ │ │ + blmi 0x4962c8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a1c0 │ │ │ │ + bl 0x48a324 │ │ │ │ vcgt.s8 d16, d1, d1 │ │ │ │ vsra.s64 d22, d24, #64 │ │ │ │ - bl 0x452810 │ │ │ │ - bl 0x4551cc │ │ │ │ + bl 0x452974 │ │ │ │ + bl 0x455330 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf896f77f │ │ │ │ + @ instruction: 0xffe4f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0083ddba │ │ │ │ + addeq sp, r3, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec293ec │ │ │ │ + bl 0xfec29550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4961b4 │ │ │ │ + blmi 0x496318 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a210 │ │ │ │ + bl 0x48a374 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ - bl 0x452860 │ │ │ │ - bl 0x45521c │ │ │ │ + bl 0x4529c4 │ │ │ │ + bl 0x455380 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf86ef77f │ │ │ │ + @ instruction: 0xffbcf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, ror #26 │ │ │ │ + addeq sp, r3, r6, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2943c │ │ │ │ + bl 0xfec295a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496204 │ │ │ │ + blmi 0x496368 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a260 │ │ │ │ + bl 0x48a3c4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ - bl 0x4528b0 │ │ │ │ - bl 0x45526c │ │ │ │ + bl 0x452a14 │ │ │ │ + bl 0x4553d0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf846f77f │ │ │ │ + @ instruction: 0xff94f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsl sp │ │ │ │ + @ instruction: 0x0083dbb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2948c │ │ │ │ + bl 0xfec295f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496254 │ │ │ │ + blmi 0x4963b8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a2b0 │ │ │ │ + bl 0x48a414 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ - bl 0x452900 │ │ │ │ - bl 0x4552bc │ │ │ │ + bl 0x452a64 │ │ │ │ + bl 0x455420 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf81ef77f │ │ │ │ + @ instruction: 0xff6cf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, asr #25 │ │ │ │ + addeq sp, r3, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294dc │ │ │ │ + bl 0xfec29640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4962a4 │ │ │ │ + blmi 0x496408 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a300 │ │ │ │ + bl 0x48a464 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ - bl 0x452950 │ │ │ │ - bl 0x45530c │ │ │ │ + bl 0x452ab4 │ │ │ │ + bl 0x455470 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xfff6f77e │ │ │ │ + @ instruction: 0xff44f77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, ror ip │ │ │ │ + addeq sp, r3, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2952c │ │ │ │ + bl 0xfec29690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4962f4 │ │ │ │ + blmi 0x496458 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a350 │ │ │ │ + bl 0x48a4b4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ - bl 0x4529a0 │ │ │ │ - bl 0x45535c │ │ │ │ + bl 0x452b04 │ │ │ │ + bl 0x4554c0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffcef77e │ │ │ │ + @ instruction: 0xff1cf77e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsr #24 │ │ │ │ + addeq sp, r3, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2957c │ │ │ │ + bl 0xfec296e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496344 │ │ │ │ + blmi 0x4964a8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a3a0 │ │ │ │ + bl 0x48a504 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ - bl 0x4529f0 │ │ │ │ - bl 0x4553ac │ │ │ │ + bl 0x452b54 │ │ │ │ + bl 0x455510 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa6f77e │ │ │ │ + mrc2 7, 7, pc, cr4, cr14, {3} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq sp, [r3], sl │ │ │ │ + addeq sp, r3, r6, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec295cc │ │ │ │ + bl 0xfec29730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x496394 │ │ │ │ + blmi 0x4964f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a3f0 │ │ │ │ + bl 0x48a554 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ - bl 0x452a40 │ │ │ │ - bl 0x4553fc │ │ │ │ + bl 0x452ba4 │ │ │ │ + bl 0x455560 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff7ef77e │ │ │ │ + mcr2 7, 6, pc, cr12, cr14, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsl #23 │ │ │ │ + addeq sp, r3, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2961c │ │ │ │ + bl 0xfec29780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x4963e4 │ │ │ │ + blmi 0x496548 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x48a440 │ │ │ │ + bl 0x48a5a4 │ │ │ │ vcgt.s8 d16, d5, d1 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ - bl 0x452a90 │ │ │ │ - bl 0x45544c │ │ │ │ + bl 0x452bf4 │ │ │ │ + bl 0x4555b0 │ │ │ │ stmdavs r8, {r9} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff56f77e │ │ │ │ + mcr2 7, 5, pc, cr4, cr14, {3} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - addeq sp, r3, sl, lsr fp │ │ │ │ + ldrdeq sp, [r3], r6 │ │ │ │ @ instruction: 0xf7884611 │ │ │ │ - svclt 0x0000bfa5 │ │ │ │ + svclt 0x0000bef3 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x402490 │ │ │ │ - bl 0x3d3090 │ │ │ │ + bl 0x4025f4 │ │ │ │ + bl 0x3d31f4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - svclt 0x0020f77e │ │ │ │ - addeq sp, r3, sl, ror #21 │ │ │ │ + mcrlt 7, 3, pc, cr14, cr14, {3} @ │ │ │ │ + addeq sp, r3, r6, lsl #19 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ vrecps.f32 q14, q1, q8 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ - bl 0x4024b8 │ │ │ │ - bl 0x3d30b8 │ │ │ │ + bl 0x40261c │ │ │ │ + bl 0x3d321c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - svclt 0x000cf77e │ │ │ │ - addeq sp, r3, r2, asr #21 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr14, {3} │ │ │ │ + addeq sp, r3, lr, asr r9 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e284 │ │ │ │ + blmi 0x34e3e8 │ │ │ │ stclmi 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21064c │ │ │ │ + bl 0x2107b0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bef5 │ │ │ │ - umulleq sp, r3, r8, sl │ │ │ │ + svclt 0x0000be43 │ │ │ │ + addeq sp, r3, r4, lsr r9 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e2b4 │ │ │ │ + blmi 0x34e418 │ │ │ │ ldclpl 6, cr15, [r0], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21067c │ │ │ │ + bl 0x2107e0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bedd │ │ │ │ - addeq sp, r3, r8, ror #20 │ │ │ │ + svclt 0x0000be2b │ │ │ │ + addeq sp, r3, r4, lsl #18 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e2e4 │ │ │ │ + blmi 0x34e448 │ │ │ │ stclmi 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2106ac │ │ │ │ + bl 0x210810 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bec5 │ │ │ │ - addeq sp, r3, r8, lsr sl │ │ │ │ + svclt 0x0000be13 │ │ │ │ + ldrdeq sp, [r3], r4 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e314 │ │ │ │ + blmi 0x34e478 │ │ │ │ stclpl 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x2106dc │ │ │ │ + bl 0x210840 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000bead │ │ │ │ - addeq sp, r3, r8, lsl #20 │ │ │ │ + svclt 0x0000bdfb │ │ │ │ + addeq sp, r3, r4, lsr #17 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e344 │ │ │ │ + blmi 0x34e4a8 │ │ │ │ ldclvc 6, cr15, [ip], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21070c │ │ │ │ + bl 0x210870 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be95 │ │ │ │ - ldrdeq sp, [r3], r8 │ │ │ │ + svclt 0x0000bde3 │ │ │ │ + addeq sp, r3, r4, ror r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e374 │ │ │ │ + blmi 0x34e4d8 │ │ │ │ stceq 2, cr15, [r0], {66} @ 0x42 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21073c │ │ │ │ + bl 0x2108a0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be7d │ │ │ │ - addeq sp, r3, r8, lsr #19 │ │ │ │ + svclt 0x0000bdcb │ │ │ │ + addeq sp, r3, r4, asr #16 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3a4 │ │ │ │ + blmi 0x34e508 │ │ │ │ ldclvs 6, cr15, [r4], #-260 @ 0xfffffefc │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21076c │ │ │ │ + bl 0x2108d0 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be65 │ │ │ │ - addeq sp, r3, r8, ror r9 │ │ │ │ + svclt 0x0000bdb3 │ │ │ │ + addeq sp, r3, r4, lsl r8 │ │ │ │ cdp 5, 1, cr11, cr13, cr0, {0} │ │ │ │ - blmi 0x34e3d4 │ │ │ │ + blmi 0x34e538 │ │ │ │ ldclvs 6, cr15, [r8], #260 @ 0x104 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, lr, asr r8 @ │ │ │ │ - bl 0x21079c │ │ │ │ + bl 0x210900 │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf77e0000 │ │ │ │ - svclt 0x0000be4d │ │ │ │ - addeq sp, r3, r8, asr #18 │ │ │ │ + svclt 0x0000bd9b │ │ │ │ + addeq sp, r3, r4, ror #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-876] @ 0xfffffc94 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs ip, {r0, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x0c04ea42 │ │ │ │ svceq 0x0010f01c │ │ │ │ stmiavs ip, {r0, r1, r2, r3, r8, ip, lr, pc}^ │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #2 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ svclt 0x00082b00 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0x4691461f │ │ │ │ andcs fp, r0, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460c83f8 │ │ │ │ - @ instruction: 0xf830f010 │ │ │ │ + @ instruction: 0xf81ef010 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d83f8 │ │ │ │ - strmi pc, [r6], -fp, ror #28 │ │ │ │ - mrc2 7, 1, pc, cr4, cr13, {3} │ │ │ │ + @ instruction: 0x4606fdb9 │ │ │ │ + stc2 7, cr15, [r2, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf77d4605 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9856 @ 0x2680 │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf808f7e3 │ │ │ │ + @ instruction: 0xffcef7e2 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r0], -r1, ror #16 │ │ │ │ - @ instruction: 0xf802f7e3 │ │ │ │ + @ instruction: 0xffc8f7e2 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47b8463d │ │ │ │ strcs r6, [r8, -r2, ror #17] │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ @ instruction: 0xf78617d3 │ │ │ │ - strbmi pc, [sl], -fp, asr #23 @ │ │ │ │ + @ instruction: 0x464afb19 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e34630 │ │ │ │ - @ instruction: 0x4641f8bb │ │ │ │ + strbmi pc, [r1], -r1, lsl #17 @ │ │ │ │ @ instruction: 0x47a84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x2a3fd8 │ │ │ │ + blx 0x2a413c │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - blx 0xfef9053a │ │ │ │ + blx 0x31069e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf8aaf7e3 │ │ │ │ + @ instruction: 0xf870f7e3 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29938 │ │ │ │ + bl 0xfec29a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - @ instruction: 0x4604fdf1 │ │ │ │ - stc2l 7, cr15, [lr, #500]! @ 0x1f4 │ │ │ │ + @ instruction: 0x4604fd3f │ │ │ │ + ldc2 7, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf7854620 │ │ │ │ - @ instruction: 0x462af81d │ │ │ │ + @ instruction: 0xf7844620 │ │ │ │ + strtmi pc, [sl], -fp, ror #30 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf78a4070 │ │ │ │ - svclt 0x0000b867 │ │ │ │ + @ instruction: 0xf7894070 │ │ │ │ + svclt 0x0000bfb5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29978 │ │ │ │ + bl 0xfec29adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77d2100 │ │ │ │ - @ instruction: 0x4604fdd1 │ │ │ │ - stc2l 7, cr15, [lr, #500] @ 0x1f4 │ │ │ │ + @ instruction: 0x4604fd1f │ │ │ │ + ldc2 7, cr15, [ip, #-500] @ 0xfffffe0c │ │ │ │ andcc lr, r0, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7844620 │ │ │ │ - qsub16mi pc, sl, sp @ │ │ │ │ + strtmi pc, [sl], -fp, asr #29 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf78a4070 │ │ │ │ - svclt 0x0000b847 │ │ │ │ + @ instruction: 0xf7894070 │ │ │ │ + svclt 0x0000bf95 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec299b8 │ │ │ │ + bl 0xfec29b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strmi r4, [r8], -r0, lsl #4 │ │ │ │ mrsls r2, SP_irq │ │ │ │ - blx 0xc105e8 │ │ │ │ + @ instruction: 0xf97af786 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7894010 │ │ │ │ - svclt 0x0000bfa3 │ │ │ │ + svclt 0x0000bef1 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf7962003 │ │ │ │ - svclt 0x0000bec5 │ │ │ │ + svclt 0x0000be13 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ cmnlt r3, r0, lsl #7 │ │ │ │ @@ -198956,768 +199047,768 @@ │ │ │ │ svceq 0x0001f01e │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46908ff8 │ │ │ │ @ instruction: 0xf00f460f │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ ldmdbvs r8!, {r0, r7, pc} │ │ │ │ svclt 0x00cc2801 │ │ │ │ @ instruction: 0xf0444622 │ │ │ │ - bcs 0xd305c │ │ │ │ + bcs 0xd31c0 │ │ │ │ andcs sp, r8, #123 @ 0x7b │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd299c │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd2b00 │ │ │ │ andcc r4, r1, r2, lsl #1 │ │ │ │ strbeq pc, [r0], #-450 @ 0xfffffe3e @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ @ instruction: 0xf1c21ad3 │ │ │ │ - blx 0x3d30f4 │ │ │ │ - blx 0xc120b0 │ │ │ │ - blx 0xc0ec8c │ │ │ │ - b 0x114f088 │ │ │ │ - blx 0xbd2cbc │ │ │ │ + blx 0x3d3258 │ │ │ │ + blx 0xc12214 │ │ │ │ + blx 0xc0edf0 │ │ │ │ + b 0x114f1ec │ │ │ │ + blx 0xbd2e20 │ │ │ │ tstpmi r1, #4, 24 @ p-variant is OBSOLETE @ 0x400 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x3e2bf4 │ │ │ │ + blx 0x3e2d58 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0xf794430a │ │ │ │ - pkhtbmi pc, r2, pc, asr #25 @ │ │ │ │ + strmi pc, [r2], sp, lsr #24 │ │ │ │ @ instruction: 0xf77d468b │ │ │ │ - @ instruction: 0x4605fd3f │ │ │ │ - ldc2 7, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + strmi pc, [r5], -sp, lsl #25 │ │ │ │ + stc2 7, cr15, [sl], {125} @ 0x7d │ │ │ │ @ instruction: 0x46066839 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff12f7e2 │ │ │ │ + cdp2 7, 13, cr15, cr8, cr2, {7} │ │ │ │ ldmdavs r9!, {r0, r9, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xff0cf7e2 │ │ │ │ - stc2l 7, cr15, [r0, #-500]! @ 0xfffffe0c │ │ │ │ + cdp2 7, 13, cr15, cr2, cr2, {7} │ │ │ │ + stc2 7, cr15, [lr], #500 @ 0x1f4 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ ldmvs sl!, {r6, r7, r8, r9, sl, lr}^ │ │ │ │ andcs fp, r0, #67584 @ 0x10800 │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ @ instruction: 0xf7e24630 │ │ │ │ - strbmi pc, [r9], -fp, asr #31 @ │ │ │ │ + @ instruction: 0x4649ff91 │ │ │ │ @ instruction: 0x47c04630 │ │ │ │ ldmdblt sl!, {r1, r3, r4, r5, r6, r7, fp, sp, lr}^ │ │ │ │ movwcs r6, #14457 @ 0x3879 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xffc0f7e2 │ │ │ │ + @ instruction: 0xff86f7e2 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd140c │ │ │ │ - b 0x1c9314c │ │ │ │ + b 0x1cd12a8 │ │ │ │ + b 0x1c932b0 │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - @ instruction: 0xe7e1fa3f │ │ │ │ + strb pc, [r1, sp, lsl #19]! @ │ │ │ │ @ instruction: 0x463117d3 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - b 0x1cd13f0 │ │ │ │ - b 0x1c93168 │ │ │ │ + b 0x1cd128c │ │ │ │ + b 0x1c932cc │ │ │ │ ldrtmi r0, [r1], -fp, lsl #6 │ │ │ │ @ instruction: 0xf7864630 │ │ │ │ - @ instruction: 0xe7c8fa31 │ │ │ │ + @ instruction: 0xe7c8f97f │ │ │ │ @ instruction: 0x469b469a │ │ │ │ ldrmi lr, [r2], fp, lsr #15 │ │ │ │ @ instruction: 0xe7a84693 │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b568 │ │ │ │ + bl 0x15b6cc │ │ │ │ ldmdbvs r2, {r2, r3, r7, r9} │ │ │ │ svclt 0x0000e73e │ │ │ │ @ instruction: 0xc010f8d1 │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x15b584 │ │ │ │ + bl 0x15b6e8 │ │ │ │ ldmibvs r2, {r2, r3, r7, r9}^ │ │ │ │ svclt 0x0000e732 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29b90 │ │ │ │ + bl 0xfec29cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f89d0 │ │ │ │ + bl 0x3f8b34 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppeq r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, fp, asr #26 │ │ │ │ + mullt r6, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r2, asr #11 │ │ │ │ + addeq sp, r3, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29bfc │ │ │ │ + bl 0xfec29d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8a3c │ │ │ │ + bl 0x3f8ba0 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ cmppne r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r5, lsl sp @ │ │ │ │ + andlt pc, r6, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r6, asr r5 │ │ │ │ + strdeq sp, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29c68 │ │ │ │ + bl 0xfec29dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8aa8 │ │ │ │ + bl 0x3f8c0c │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ asrsvc pc, r4, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - ldrdlt pc, [r6], -pc @ │ │ │ │ + andlt pc, r6, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, sl, ror #9 │ │ │ │ + addeq sp, r3, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29cd4 │ │ │ │ + bl 0xfec29e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8b14 │ │ │ │ + bl 0x3f8c78 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r9, lsr #25 │ │ │ │ + strdlt pc, [r6], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, ror r4 │ │ │ │ + addeq sp, r3, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29d40 │ │ │ │ + bl 0xfec29ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8b80 │ │ │ │ + bl 0x3f8ce4 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r3, ror ip @ │ │ │ │ + andlt pc, r6, r1, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r2, lsl r4 │ │ │ │ + addeq sp, r3, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29dac │ │ │ │ + bl 0xfec29f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8bec │ │ │ │ + bl 0x3f8d50 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicvc pc, ip, lr, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, sp, lsr ip @ │ │ │ │ + andlt pc, r6, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r6, lsr #7 │ │ │ │ + addeq sp, r3, r2, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e18 │ │ │ │ + bl 0xfec29f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8c58 │ │ │ │ + bl 0x3f8dbc │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ bicseq pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - andlt pc, r6, r7, lsl #24 │ │ │ │ + andlt pc, r6, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, sl, lsr r3 │ │ │ │ + ldrdeq sp, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e84 │ │ │ │ + bl 0xfec29fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8cc4 │ │ │ │ + bl 0x3f8e28 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ msrvs R12_usr, r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - ldrdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, lr, asr #5 │ │ │ │ + addeq sp, r3, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29ef0 │ │ │ │ + bl 0xfec2a054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0fe0 │ │ │ │ @ instruction: 0x4604c058 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #134 @ 0x86 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, r0, asr r8 @ │ │ │ │ - bl 0x3f8d30 │ │ │ │ + bl 0x3f8e94 │ │ │ │ strbtmi r0, [r1], #-3586 @ 0xfffff1fe │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ teqpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ andls r4, r3, r0, ror #8 │ │ │ │ andeq lr, r3, ip, lsl #22 │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ stcls 0, cr9, [r9], {2} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ @ instruction: 0xf8cd44a4 │ │ │ │ @ instruction: 0xf77ec010 │ │ │ │ - mullt r6, fp, fp │ │ │ │ + andlt pc, r6, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq sp, r3, r2, ror #4 │ │ │ │ + strdeq sp, [r3], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29f5c │ │ │ │ + bl 0xfec2a0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - b 0x11b9da0 │ │ │ │ - b 0x13d5d7c │ │ │ │ + b 0x11b9f04 │ │ │ │ + b 0x13d5ee0 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0e │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5d90 │ │ │ │ + b 0x13d5ef4 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d6598 │ │ │ │ - b 0x7d5fd0 │ │ │ │ + b 0x13d66fc │ │ │ │ + b 0x7d6134 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r9, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - cmpplt r8, #42752 @ p-variant is OBSOLETE @ 0xa700 │ │ │ │ + cmpplt r8, #38144 @ p-variant is OBSOLETE @ 0x9500 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r0], #-904 @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls lr, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls lr, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ andls r4, r7, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldcls 12, cr15, [r0, #-388] @ 0xfffffe7c │ │ │ │ + ldcls 12, cr15, [r0, #-156] @ 0xffffff64 │ │ │ │ @ instruction: 0xf6429504 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ - stcls 12, cr2, [pc, #-604] @ 0xd2b9c │ │ │ │ + stcls 12, cr2, [pc, #-604] @ 0xd2d00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strls r4, [r1], #-1539 @ 0xfffff9fd │ │ │ │ - bls 0x2a46c8 │ │ │ │ + bls 0x2a482c │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r0], #-0 │ │ │ │ - @ instruction: 0xf962f794 │ │ │ │ + @ instruction: 0xf8b0f794 │ │ │ │ andlt r2, r9, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a02c │ │ │ │ + bl 0xfec2a190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - b 0x11b9e68 │ │ │ │ - b 0x13d5e4c │ │ │ │ + b 0x11b9fcc │ │ │ │ + b 0x13d5fb0 │ │ │ │ @ instruction: 0xf01c0c02 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ @ instruction: 0xf8d46d04 │ │ │ │ @ instruction: 0xf01cc000 │ │ │ │ andle r0, sp, lr, lsl #24 │ │ │ │ @ instruction: 0xf0039c0c │ │ │ │ @ instruction: 0xf0040e01 │ │ │ │ - b 0x13d5e60 │ │ │ │ + b 0x13d5fc4 │ │ │ │ @ instruction: 0xf0020c4e │ │ │ │ - b 0x13d6668 │ │ │ │ - b 0x7d60a0 │ │ │ │ + b 0x13d67cc │ │ │ │ + b 0x7d6204 │ │ │ │ andle r0, r7, r1, lsl #30 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf00f461e │ │ │ │ - msrlt CPSR_, #16128 @ 0x3f00 │ │ │ │ + msrlt CPSR_, #11520 @ 0x2d00 │ │ │ │ strtmi r2, [r1], -r0, lsl #26 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ svclt 0x000c4625 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 7, cr15, [r8], {226} @ 0xe2 │ │ │ │ + blx 0xff490f8a │ │ │ │ @ instruction: 0x46074631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - stmdbls ip, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls ip, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0x90e3a │ │ │ │ + blx 0xff210f9e │ │ │ │ andls r4, r5, r9, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - vstrls d15, [lr, #-996] @ 0xfffffc1c │ │ │ │ + vstrls d15, [lr, #-764] @ 0xfffffd04 │ │ │ │ strmi r9, [r3], -r3, lsl #10 │ │ │ │ ldrtmi r9, [r1], -sp, lsl #26 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #20 │ │ │ │ strmi lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7939400 │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, r7, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfec2a0fc │ │ │ │ + bl 0xfec2a260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x13ecf44 │ │ │ │ + b 0x13ed0a8 │ │ │ │ @ instruction: 0xf01e0e04 │ │ │ │ tstle r6, r0, lsl pc │ │ │ │ streq pc, [r1], #-12 │ │ │ │ svclt 0x00082a00 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ andcs fp, r0, ip, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461687f0 │ │ │ │ @ instruction: 0xf00f460d │ │ │ │ - stmiblt r0, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77d4770 │ │ │ │ - @ instruction: 0x4607fa15 │ │ │ │ - blx 0x590d64 │ │ │ │ + strmi pc, [r7], -r3, ror #18 │ │ │ │ + @ instruction: 0xf960f77d │ │ │ │ @ instruction: 0xf77d4681 │ │ │ │ - strtmi pc, [r2], -pc, lsl #20 │ │ │ │ + @ instruction: 0x4622f95d │ │ │ │ stmdavs r9!, {r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - stc2 7, cr15, [r2], {226} @ 0xe2 │ │ │ │ + blx 0xff311072 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r4, [ip], -r2, lsr #13 │ │ │ │ @ instruction: 0x4648463a │ │ │ │ @ instruction: 0x47b06819 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xffd90f2e │ │ │ │ + blx 0xfef11092 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0x46484652 │ │ │ │ - stc2l 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [sl], #-904 @ 0xfffffc78 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - mrrc2 7, 14, pc, lr, cr2 @ │ │ │ │ + stc2 7, cr15, [r4], #-904 @ 0xfffffc78 │ │ │ │ ldr r2, [lr, r1]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavs r4!, {r2, r8, sl, fp, sp, lr} │ │ │ │ stceq 0, cr15, [lr], {20} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x12243ec │ │ │ │ + b 0x1224550 │ │ │ │ stmdavs ip, {r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x107558 │ │ │ │ + blcs 0x1076bc │ │ │ │ stmvs ip, {r1, r2, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ cmple r1, r7, lsr #12 │ │ │ │ - blls 0x364a68 │ │ │ │ + blls 0x364bcc │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [sp, fp, asr #16] │ │ │ │ @ instruction: 0xf00fd448 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf77dd03a │ │ │ │ - @ instruction: 0x4682f9b9 │ │ │ │ - @ instruction: 0xf9b6f77d │ │ │ │ + strmi pc, [r2], r7, lsl #18 │ │ │ │ + @ instruction: 0xf904f77d │ │ │ │ @ instruction: 0xf77d4683 │ │ │ │ - @ instruction: 0x4606f9b3 │ │ │ │ + strmi pc, [r6], -r1, lsl #18 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ ldrbmi r9, [r0], -sl, lsl #22 │ │ │ │ - blx 0xfea90fc6 │ │ │ │ + blx 0x1c1112a │ │ │ │ mrrcne 11, 0, r9, r8, cr11 │ │ │ │ stmdavs r1!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe890fd6 │ │ │ │ + blx 0x1a1113a │ │ │ │ @ instruction: 0x46324651 │ │ │ │ @ instruction: 0x47c04650 │ │ │ │ mrrcne 11, 0, r9, r9, cr10 @ │ │ │ │ stmdavs r1!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xfe590fee │ │ │ │ + blx 0x1711152 │ │ │ │ mrrcne 11, 0, r9, sl, cr11 │ │ │ │ stmdavs r1!, {r1, r6, ip, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0xfe390ffe │ │ │ │ + blx 0x1511162 │ │ │ │ stmiavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ - stc2 7, cr15, [r0], {226} @ 0xe2 │ │ │ │ + blx 0xff29116e │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0x47c04658 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0xffe9101e │ │ │ │ + blx 0xff011182 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - blx 0xa0f0fa │ │ │ │ + blx 0x58f25e │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - @ instruction: 0xf968f77d │ │ │ │ + @ instruction: 0xf8b6f77d │ │ │ │ @ instruction: 0xf77d4682 │ │ │ │ - strmi pc, [r3], r5, ror #18 │ │ │ │ - @ instruction: 0xf962f77d │ │ │ │ + @ instruction: 0x4683f8b3 │ │ │ │ + @ instruction: 0xf8b0f77d │ │ │ │ strmi r9, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - @ instruction: 0xf928f77d │ │ │ │ + @ instruction: 0xf876f77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ movwcs r4, #9786 @ 0x263a │ │ │ │ - blx 0x111072 │ │ │ │ + blx 0xff2911d4 │ │ │ │ ldrbmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf91cf77d │ │ │ │ + @ instruction: 0xf86af77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffe11088 │ │ │ │ + blx 0xfef911ec │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldr r4, [r5, r8, asr #15]! │ │ │ │ - @ instruction: 0xf910f77d │ │ │ │ + @ instruction: 0xf85ef77d │ │ │ │ strmi r6, [r5], -r1, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffb110a0 │ │ │ │ + blx 0xfec91204 │ │ │ │ ldrbmi r4, [r8], -r9, lsr #12 │ │ │ │ str r4, [r1, r8, asr #15]! │ │ │ │ - @ instruction: 0xf904f77d │ │ │ │ + @ instruction: 0xf852f77d │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xff8110b8 │ │ │ │ + blx 0xfe99121c │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ str r4, [r9, r8, asr #15] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e8160 │ │ │ │ + b 0x11e82c4 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ @ instruction: 0xb122d105 │ │ │ │ @ instruction: 0xf014688c │ │ │ │ strtmi r0, [r5], -r1, lsl #8 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x460c4693 │ │ │ │ @ instruction: 0xf00f9301 │ │ │ │ - ldmdblt r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf77d8ff0 │ │ │ │ - @ instruction: 0x4681f8f3 │ │ │ │ - @ instruction: 0xf8f0f77d │ │ │ │ + strmi pc, [r1], r1, asr #16 │ │ │ │ + @ instruction: 0xf83ef77d │ │ │ │ @ instruction: 0xf77d4680 │ │ │ │ - @ instruction: 0x4607f8b9 │ │ │ │ - @ instruction: 0xf8b6f77d │ │ │ │ + strmi pc, [r7], -r7, lsl #16 │ │ │ │ + @ instruction: 0xf804f77d │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e24638 │ │ │ │ - movwcs pc, #10893 @ 0x2a8d @ │ │ │ │ + movwcs pc, #10835 @ 0x2a53 @ │ │ │ │ stmdavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0x46aa4630 │ │ │ │ - blx 0xfe291164 │ │ │ │ + blx 0x14112c8 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r8, asr #12] │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - blx 0x2011178 │ │ │ │ + blx 0x11912dc │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - blx 0x1e91184 │ │ │ │ + blx 0x10112e8 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0xb1ad9d01 │ │ │ │ - @ instruction: 0xf8c4f77d │ │ │ │ + @ instruction: 0xf812f77d │ │ │ │ strmi r2, [r6], -r3, lsl #6 │ │ │ │ ldrbmi r6, [r2], -r1, lsr #17 │ │ │ │ - blx 0xfef111a0 │ │ │ │ + blx 0x2091304 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13872 @ 0x3630 │ │ │ │ - blx 0xfec911b4 │ │ │ │ + blx 0x1e11318 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x9111ca │ │ │ │ + blx 0xffa9132c │ │ │ │ stmiavs r1!, {r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0x7911d6 │ │ │ │ + blx 0xff911338 │ │ │ │ str r2, [r2, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a458 │ │ │ │ + bl 0xfec2a5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vshr.u64 , q0, #61 │ │ │ │ mvnslt r1, r0, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c4500 │ │ │ │ ldrle r0, [r4], #-1763 @ 0xfffff91d │ │ │ │ ldmib r1, {r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi ip, #0, 6 │ │ │ │ andsmi r6, ip, fp, lsl #17 │ │ │ │ ldrmi sp, [r7], -sp, lsl #2 │ │ │ │ @ instruction: 0xf00f460e │ │ │ │ - ldmdblt r8!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - @ instruction: 0xf83af77d │ │ │ │ + @ instruction: 0xff88f77c │ │ │ │ and r4, ip, r5, lsl #12 │ │ │ │ @ instruction: 0xf7e26871 │ │ │ │ - @ instruction: 0x4629fa13 │ │ │ │ + @ instruction: 0x4629f9d9 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10289 @ 0x2831 │ │ │ │ @ instruction: 0xf7e24628 │ │ │ │ - ldmvs r1!, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e8318 │ │ │ │ + b 0x11e847c │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ - blcs 0x10776c │ │ │ │ - bcs 0x102f88 │ │ │ │ + blcs 0x1078d0 │ │ │ │ + bcs 0x1030ec │ │ │ │ @ instruction: 0xf04fbf0a │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ andle r0, r7, r0, lsl #24 │ │ │ │ strpl lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ vmlseq.f32 s28, s10, s8 │ │ │ │ streq pc, [r1], #-30 @ 0xffffffe2 │ │ │ │ andle r4, r8, r5, lsr #12 │ │ │ │ andlt r4, r3, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r6, r0 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - @ instruction: 0xf9d0f00f │ │ │ │ + @ instruction: 0xf9bef00f │ │ │ │ @ instruction: 0xf04fb960 │ │ │ │ strbtmi r0, [r0], -r1, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf808f77d │ │ │ │ - @ instruction: 0xf77d4607 │ │ │ │ - strmi pc, [r0], r5, lsl #16 │ │ │ │ - @ instruction: 0xffcef77c │ │ │ │ + @ instruction: 0xff56f77c │ │ │ │ + @ instruction: 0xf77c4607 │ │ │ │ + pkhtbmi pc, r0, r3, asr #30 @ │ │ │ │ + @ instruction: 0xff1cf77c │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - strtmi pc, [sl], -fp, asr #31 │ │ │ │ + qadd16mi pc, sl, r9 @ │ │ │ │ stmdavs r1!, {r1, r7, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r8], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf9f2f7e2 │ │ │ │ + @ instruction: 0xf9b8f7e2 │ │ │ │ strtmi r2, [sl], -r3, lsl #6 │ │ │ │ strbmi r6, [r0], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e246a9 │ │ │ │ - strbmi pc, [r2], -fp, ror #19 @ │ │ │ │ + @ instruction: 0x4642f9b1 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x463547b0 │ │ │ │ mcrls 6, 0, r4, cr1, cr9, {1} │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9dcf7e2 │ │ │ │ + @ instruction: 0xf9a2f7e2 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf9d6f7e2 │ │ │ │ + @ instruction: 0xf99cf7e2 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ @ instruction: 0x46504639 │ │ │ │ stmiavs r1!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e24658 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e24650 │ │ │ │ - @ instruction: 0xf04ffa01 │ │ │ │ + @ instruction: 0xf04ff9c7 │ │ │ │ ldr r0, [r0, r1, lsl #24]! │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ stmiavs sl, {r0, r1, r4, fp, sp, lr}^ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ @@ -199727,145 +199818,145 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ smlabbls r5, r6, r0, fp │ │ │ │ - @ instruction: 0xf95cf00f │ │ │ │ + @ instruction: 0xf94af00f │ │ │ │ stmdblt r8, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andne lr, r3, #3457024 @ 0x34c000 │ │ │ │ movwls r2, #20481 @ 0x5001 │ │ │ │ sbcseq r4, r4, r2, lsl #8 │ │ │ │ - @ instruction: 0xf91cf7e2 │ │ │ │ + @ instruction: 0xf8e2f7e2 │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ ldmvs r9, {r3, r4, r8, fp, sp, lr} │ │ │ │ svclt 0x00183800 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - blls 0x2518d4 │ │ │ │ + blls 0x251950 │ │ │ │ ldmdbvs r8, {r0, r2, r9, sl, lr} │ │ │ │ stmdacc r0, {r0, r3, r4, r6, fp, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf90af7e2 │ │ │ │ + @ instruction: 0xf8d0f7e2 │ │ │ │ @ instruction: 0xf6409b05 │ │ │ │ - vmull.s8 q8, d0, d5 │ │ │ │ + vqdmulh.s d17, d0, d1[6] │ │ │ │ strmi r0, [r2], -sp, lsl #24 │ │ │ │ ldmdavs fp, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf793681b │ │ │ │ - andcs pc, r1, r1, asr #27 │ │ │ │ + andcs pc, r1, pc, lsl #26 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r3, r4, lsl #26 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ stceq 0, cr15, [lr], {28} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11e8500 │ │ │ │ + b 0x11e8664 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ tstlt r2, r3, lsl #2 │ │ │ │ strbeq r6, [r4, ip, lsl #17]! │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x4617469b │ │ │ │ @ instruction: 0xf00f468a │ │ │ │ - ldmdblt r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da8ff0 │ │ │ │ movwls r3, #4108 @ 0x100c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ @ instruction: 0xf77c461c │ │ │ │ - blls 0x153104 │ │ │ │ + blls 0x152fa0 │ │ │ │ smlawbne r2, r1, r6, r4 │ │ │ │ suble r2, ip, r1, lsl #22 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e22302 │ │ │ │ - @ instruction: 0xf77cf8bf │ │ │ │ - movwcs pc, #11999 @ 0x2edf @ │ │ │ │ + @ instruction: 0xf77cf885 │ │ │ │ + movwcs pc, #11821 @ 0x2e2d @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #4 │ │ │ │ @ instruction: 0xf7e2463d │ │ │ │ - @ instruction: 0xf77cf8b5 │ │ │ │ - strbmi pc, [sl], -r9, lsl #30 @ │ │ │ │ + @ instruction: 0xf77cf87b │ │ │ │ + @ instruction: 0x464afe57 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ @ instruction: 0xf8da47b8 │ │ │ │ andcs r1, r1, #4 │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - @ instruction: 0xf8a8f7e2 │ │ │ │ - mrc2 7, 7, pc, cr12, cr12, {3} │ │ │ │ + @ instruction: 0xf86ef7e2 │ │ │ │ + mcr2 7, 2, pc, cr10, cr12, {3} @ │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strmi r4, [r8, r7, lsl #12]! │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf77cd017 │ │ │ │ - movwcs pc, #16115 @ 0x3ef3 @ │ │ │ │ + movwcs pc, #15937 @ 0x3e41 @ │ │ │ │ @ instruction: 0xf8da4606 │ │ │ │ andcs r1, r0, #8 │ │ │ │ - @ instruction: 0xf8e6f7e2 │ │ │ │ + @ instruction: 0xf8acf7e2 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ ldrdne pc, [r8], -sl │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e22303 │ │ │ │ - @ instruction: 0x463af8db │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #17 @ │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8da47d8 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf94cf7e2 │ │ │ │ + @ instruction: 0xf912f7e2 │ │ │ │ @ instruction: 0xf8da4638 │ │ │ │ movwcs r1, #12296 @ 0x3008 │ │ │ │ @ instruction: 0xf7e22201 │ │ │ │ - andcs pc, r1, r5, asr #18 │ │ │ │ + andcs pc, r1, fp, lsl #18 │ │ │ │ movwcs lr, #10139 @ 0x279b │ │ │ │ tstpeq r7, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf872f7e2 │ │ │ │ + @ instruction: 0xf838f7e2 │ │ │ │ ldrle r0, [r4, #-1827] @ 0xfffff8dd │ │ │ │ - mrc2 7, 4, pc, cr0, cr12, {3} │ │ │ │ + ldc2l 7, cr15, [lr, #496] @ 0x1f0 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - ldc2 7, cr15, [lr], {131} @ 0x83 │ │ │ │ + blx 0xffc1158e │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - @ instruction: 0x462afa9b │ │ │ │ + strtmi pc, [sl], -r9, ror #19 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf82af782 │ │ │ │ + @ instruction: 0xff78f781 │ │ │ │ @ instruction: 0xf77ce79b │ │ │ │ - @ instruction: 0x4649fe7b │ │ │ │ + strbmi pc, [r9], -r9, asr #27 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfe391450 │ │ │ │ + @ instruction: 0xf9d8f784 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7822210 │ │ │ │ - strtmi pc, [sl], -fp, lsr #18 │ │ │ │ + @ instruction: 0x462af879 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf818f782 │ │ │ │ + @ instruction: 0xff66f781 │ │ │ │ svclt 0x0000e789 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrblt fp, [r0, #-867]! @ 0xfffffc9d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -199878,109 +199969,109 @@ │ │ │ │ stmdavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf00f460c │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e10503 │ │ │ │ - stmdbvs r2!, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e168a0 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - stc2l 7, cr15, [r8, #-596]! @ 0xfffffdac │ │ │ │ + ldc2 7, cr15, [r6], #596 @ 0x254 │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-460] @ 0xfffffe34 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146d854 │ │ │ │ + b 0x146d9b8 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed402 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strls r8, [r1], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ - @ instruction: 0xffdaf00e │ │ │ │ + @ instruction: 0xffc8f00e │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0x12405c │ │ │ │ + blcs 0x1241c0 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - blx 0xfe89155c │ │ │ │ + @ instruction: 0xf9ecf77d │ │ │ │ @ instruction: 0xf77c4683 │ │ │ │ - pkhtbmi pc, r0, pc, asr #27 @ │ │ │ │ - ldc2l 7, cr15, [ip, #496] @ 0x1f0 │ │ │ │ + strmi pc, [r0], sp, lsr #26 │ │ │ │ + stc2 7, cr15, [sl, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf77c4607 │ │ │ │ - pkhtbmi pc, r2, r9, asr #27 @ │ │ │ │ - ldc2l 7, cr15, [r6, #496] @ 0x1f0 │ │ │ │ + strmi pc, [r2], r7, lsr #26 │ │ │ │ + stc2 7, cr15, [r4, #-496]! @ 0xfffffe10 │ │ │ │ strmi r6, [r1], r1, lsr #16 │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e12200 │ │ │ │ - ldrtmi pc, [r8], -sp, lsr #31 @ │ │ │ │ + shsub16mi pc, r8, r3 @ │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - movwcs pc, #12199 @ 0x2fa7 @ │ │ │ │ + movwcs pc, #12141 @ 0x2f6d @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e14650 │ │ │ │ - movwcs pc, #12193 @ 0x2fa1 @ │ │ │ │ + movwcs pc, #12135 @ 0x2f67 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ @ instruction: 0xf7e14648 │ │ │ │ - @ instruction: 0xf77cff9b │ │ │ │ - strbmi pc, [r1], -pc, ror #27 @ │ │ │ │ + @ instruction: 0xf77cff61 │ │ │ │ + @ instruction: 0x4641fd3d │ │ │ │ ldrbmi r4, [sl], -r6, lsl #12 │ │ │ │ strmi r4, [r8, r0, asr #12]! │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r4, sl, #12, #9 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf64246b0 │ │ │ │ vsubhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0x463a2697 │ │ │ │ - @ instruction: 0xf830f789 │ │ │ │ + @ instruction: 0xff7ef788 │ │ │ │ ldmdavs r1!, {r0, r8, r9, sl, fp, ip, pc} │ │ │ │ strbmi r4, [r0], -r2, asr #12 │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e24640 │ │ │ │ - ldrbmi pc, [sl], -r7, asr #16 @ │ │ │ │ + ldrbmi pc, [sl], -sp, lsl #16 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ ldrbmi r4, [sl], -r8, lsr #15 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ - @ instruction: 0xf818f789 │ │ │ │ + @ instruction: 0xff66f788 │ │ │ │ @ instruction: 0x46426831 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - @ instruction: 0xf830f7e2 │ │ │ │ + @ instruction: 0xfff6f7e1 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -199990,578 +200081,578 @@ │ │ │ │ @ instruction: 0xf8d0461c │ │ │ │ ldrdlt r3, [r3], r0 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 1, cr11, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r4, lr, lsl #24 │ │ │ │ - b 0x146d994 │ │ │ │ + b 0x146daf8 │ │ │ │ ldrbeq r0, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0xf01ed403 │ │ │ │ ldrmi r0, [lr], -r1, lsl #6 │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrmi r9, [r7], -r1, lsl #8 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - ldmdblt r0, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r0!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ submi r4, r0, #187695104 @ 0xb300000 │ │ │ │ @ instruction: 0xf77d17c1 │ │ │ │ - pkhbtmi pc, r2, r1, lsl #20 @ │ │ │ │ - stc2l 7, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ + pkhtbmi pc, r2, pc, asr #18 @ │ │ │ │ + ldc2 7, cr15, [sl], #496 @ 0x1f0 │ │ │ │ @ instruction: 0xf77c4605 │ │ │ │ - strmi pc, [r1], r9, ror #26 │ │ │ │ - stc2l 7, cr15, [r6, #-496]! @ 0xfffffe10 │ │ │ │ + @ instruction: 0x4681fcb7 │ │ │ │ + ldc2 7, cr15, [r4], #496 @ 0x1f0 │ │ │ │ @ instruction: 0x46804632 │ │ │ │ strtmi r6, [r8], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e12303 │ │ │ │ - movwcs pc, #16217 @ 0x3f59 @ │ │ │ │ + movwcs pc, #16159 @ 0x3f1f @ │ │ │ │ andcs r6, r1, #2162688 @ 0x210000 │ │ │ │ ldrtmi r4, [lr], -r8, asr #12 │ │ │ │ - @ instruction: 0xff52f7e1 │ │ │ │ + @ instruction: 0xff18f7e1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ sbfxmi r4, r2, #12, #25 │ │ │ │ @ instruction: 0xf642462a │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ svcls 0x00012597 │ │ │ │ stmdavs r9!, {r6, r9, sl, lr} │ │ │ │ movwcs r4, #10168 @ 0x27b8 │ │ │ │ ldrbmi r6, [sl], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e14640 │ │ │ │ - @ instruction: 0x4652ffbb │ │ │ │ + ldrbmi pc, [r2], -r1, lsl #31 @ │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b8 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7e12201 │ │ │ │ - andcs pc, r1, sp, lsr #31 │ │ │ │ + andcs pc, r1, r3, ror pc @ │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - @ instruction: 0x4632fcf1 │ │ │ │ + @ instruction: 0x4632fc3f │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - svccs 0x000dfc91 │ │ │ │ + svccs 0x000dfc39 │ │ │ │ @ instruction: 0xf77cd014 │ │ │ │ - ldrtmi pc, [sl], -r7, ror #25 @ │ │ │ │ + @ instruction: 0x463afc35 │ │ │ │ andls r4, r1, r1, lsl #12 │ │ │ │ @ instruction: 0xf7d14628 │ │ │ │ - bls 0x152b88 │ │ │ │ + bls 0x152b8c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6, #-516] @ 0xfffffdfc │ │ │ │ + ldc2 7, cr15, [r4], {129} @ 0x81 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 7, cr15, [r8, #-836]! @ 0xfffffcbc │ │ │ │ + stcllt 7, cr15, [r0], #836 @ 0x344 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7814620 │ │ │ │ - ubfx pc, pc, #26, #18 │ │ │ │ + ldrb pc, [r1, sp, lsr #25]! @ │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ @ instruction: 0xf002084a │ │ │ │ addvs r0, r3, r0, lsl r2 │ │ │ │ - b 0x1156bd8 │ │ │ │ + b 0x1156d3c │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a29c4 │ │ │ │ + b 0x11a2b28 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r1, r2, r0, lsl #3 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r1, r3, r0, lsl #3 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ strlt r0, [r0, #-2123] @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf00108ca │ │ │ │ + @ instruction: 0xf0010c8a │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x119abe8 │ │ │ │ + b 0x11aab50 │ │ │ │ @ instruction: 0xf002030e │ │ │ │ @ instruction: 0xf8c00210 │ │ │ │ - subvs ip, r3, ip │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - b 0x1156c28 │ │ │ │ + subvs ip, r3, r0, lsl r0 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + b 0x1155e8c │ │ │ │ @ instruction: 0xf003020c │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11a2a14 │ │ │ │ + b 0x11a6b78 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - andvs r5, r2, r1, lsl #2 │ │ │ │ - smlabbvs r1, r3, r0, r6 │ │ │ │ + andvs r1, r3, r0, lsl #3 │ │ │ │ + smlabtcs r2, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf0015c01 │ │ │ │ + @ instruction: 0xf8c00e0f │ │ │ │ + b 0x14c3bd8 │ │ │ │ + andcs r0, r0, #20736 @ 0x5100 │ │ │ │ + @ instruction: 0xf00c0c8b │ │ │ │ + sbcvs r0, r2, r0, lsl ip │ │ │ │ + b 0x13d5ed0 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + b 0x11a3fcc │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c08ca │ │ │ │ - b 0x13d6a7c │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stceq 2, cr0, [fp], {16} │ │ │ │ + stmiaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x13dc7ec │ │ │ │ + @ instruction: 0xf0020c0e │ │ │ │ + tstvs r3, r0, lsl r2 │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - addvs r6, r3, r1, lsl #2 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0034c03 │ │ │ │ + b 0x1154844 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + b 0x11a2c18 │ │ │ │ + vsubw.u8 q8, , d12 │ │ │ │ + stmib r0, {r7, r8, ip}^ │ │ │ │ + sbcvs r2, r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + @ instruction: 0xf1ccb500 │ │ │ │ + @ instruction: 0xf8c00c02 │ │ │ │ + b 0x14c3c78 │ │ │ │ + @ instruction: 0xf0010c51 │ │ │ │ + andcs r0, r0, #15, 28 @ 0xf0 │ │ │ │ + @ instruction: 0xf00c0c8b │ │ │ │ + sbcvs r0, r2, r0, lsl ip │ │ │ │ + b 0x13d5f74 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + movwmi r4, #41219 @ 0xa103 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - stcne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - andeq pc, pc, #1 │ │ │ │ + stmiaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + movwpl pc, #961 @ 0x3c1 @ │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ - b 0x13d5dc0 │ │ │ │ - stceq 12, cr0, [sl], {2} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + movweq pc, #8643 @ 0x21c3 @ │ │ │ │ + @ instruction: 0x0c0eea4c │ │ │ │ andseq pc, r0, #2 │ │ │ │ + stceq 1, cr6, [fp], {3} │ │ │ │ andgt pc, r0, r0, asr #17 │ │ │ │ stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + stmib r0, {r0, r6, r7, sp, lr}^ │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c08ca │ │ │ │ - b 0x13d6b1c │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stceq 2, cr0, [fp], {16} │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - smlabteq r2, r1, r1, pc @ │ │ │ │ - smlabbvs r1, r3, r0, r6 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stceq 1, cr6, [sl], {2} │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - smlabteq r2, r1, r1, pc @ │ │ │ │ - smlabbvs r1, r3, r0, r6 │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + tstmi sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1198304 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andvs r2, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq sl, {r1, r6, r7, sp, lr}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - addvs r6, r3, r1, lsl #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ - stmdaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr1, {0} │ │ │ │ + subvs r6, r3, r2, asr #1 │ │ │ │ + stmdaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033103 │ │ │ │ - @ instruction: 0xf8c00310 │ │ │ │ - movwmi ip, #45068 @ 0xb00c │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andvs r4, r3, sl, lsl #6 │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - andsgt pc, r0, r0, asr #17 │ │ │ │ - mrrceq 10, 4, lr, r1, cr15 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf00c08ca │ │ │ │ - b 0x13d6c50 │ │ │ │ - @ instruction: 0xf0020c03 │ │ │ │ - stceq 2, cr0, [fp], {16} │ │ │ │ - andgt pc, r0, r0, asr #17 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vabal.u8 , d1, d0 │ │ │ │ + @ instruction: 0xf0015c01 │ │ │ │ + @ instruction: 0xf8c00e0f │ │ │ │ + b 0x14c3da0 │ │ │ │ + andcs r0, r0, #20736 @ 0x5100 │ │ │ │ + @ instruction: 0xf00c0c8b │ │ │ │ + tstvs r2, r0, lsl ip │ │ │ │ + b 0x13d60a8 │ │ │ │ + @ instruction: 0xf0030c0e │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + @ instruction: 0xf8c00210 │ │ │ │ + vaddl.u8 q14, d1, d0 │ │ │ │ + vmull.u8 , d1, d3 │ │ │ │ + b 0x11a41a4 │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + svclt 0x0000bd00 │ │ │ │ strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq sl, {r1, r8, sp, lr}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stceq 0, cr6, [sl], {194} @ 0xc2 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ - smlabtcc r2, r0, r9, lr │ │ │ │ + vmla.i q11, , d3[0] │ │ │ │ + tstmi sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x11ac1e4 │ │ │ │ + addvs r0, r2, ip, lsl #6 │ │ │ │ + andvs r6, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vabal.u8 , d1, d0 │ │ │ │ - blx 0x9276a8 │ │ │ │ - @ instruction: 0xf002f20c │ │ │ │ - @ instruction: 0xf8c00210 │ │ │ │ - tstmi sl, #12 │ │ │ │ + @ instruction: 0xf04fb500 │ │ │ │ + @ instruction: 0xf0010e01 │ │ │ │ + blx 0x914a44 │ │ │ │ + vsubl.u8 , d1, d14 │ │ │ │ + @ instruction: 0xf0024c81 │ │ │ │ + stmib r0, {r4, r9}^ │ │ │ │ + tstmi sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0030c8b │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ movwmi r3, #45315 @ 0xb103 │ │ │ │ - @ instruction: 0x2c01e9c0 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ strlt r0, [r0, #-528] @ 0xfffffdf0 │ │ │ │ stceq 3, cr4, [fp], {26} │ │ │ │ - cdpmi 3, 8, cr15, cr1, cr1, {6} │ │ │ │ + stcmi 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - stmib r0, {r2, r3, sp, lr, pc}^ │ │ │ │ - andvs r2, r3, r1, lsl #24 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + stmib r0, {r1, sl, fp, sp, lr, pc}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + stclt 12, cr0, [r0, #-0] │ │ │ │ stmdaeq sl, {r8, sl, ip, sp, pc}^ │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0011c80 │ │ │ │ + @ instruction: 0xf0014c81 │ │ │ │ @ instruction: 0xf0020e0f │ │ │ │ @ instruction: 0xf0030210 │ │ │ │ @ instruction: 0xf8c00310 │ │ │ │ - vaddl.u8 q14, d1, d8 │ │ │ │ - vmull.u8 q10, d17, d1 │ │ │ │ - b 0x116013c │ │ │ │ + vaddl.u8 q14, d1, d12 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + b 0x11602a0 │ │ │ │ movwmi r0, #45582 @ 0xb20e │ │ │ │ - andgt pc, ip, r0, asr #17 │ │ │ │ + andgt pc, r8, r0, asr #17 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorsle r2, r5, r0, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af60 │ │ │ │ + bl 0xfec2b0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ @ instruction: 0xf01cd102 │ │ │ │ tstle sl, r0, lsl pc │ │ │ │ - b 0x7edfb0 │ │ │ │ + b 0x7ee114 │ │ │ │ svclt 0x00140f03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00082a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4616bdf0 │ │ │ │ @ instruction: 0xf00e460c │ │ │ │ - stmiblt r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r1!, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - @ instruction: 0xf642fb11 │ │ │ │ + @ instruction: 0xf642fa5f │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ andcs r9, r1, r0, lsl #18 │ │ │ │ ldmdavs sp, {r0, r8, r9, ip, pc} │ │ │ │ - mrrc2 7, 14, pc, lr, cr1 @ │ │ │ │ + stc2 7, cr15, [r4], #-900 @ 0xfffffc7c │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814629 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf77c9100 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [r5], -r0, lsl #6 │ │ │ │ ldmdavs ip, {r0, sp} │ │ │ │ - mcrr2 7, 14, pc, lr, cr1 @ │ │ │ │ + ldc2 7, cr15, [r4], {225} @ 0xe1 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7814621 │ │ │ │ - @ instruction: 0x4638fb19 │ │ │ │ + ldrtmi pc, [r8], -r7, ror #20 @ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ strb r2, [r6, r1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b02c │ │ │ │ + bl 0xfec2b190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d7dd4 │ │ │ │ + blmi 0x6d7f38 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ msrpl R12_fiq, r1 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0x1591c4c │ │ │ │ + @ instruction: 0xf9a0f77d │ │ │ │ @ instruction: 0xf6424a0f │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ @ instruction: 0xf6416812 │ │ │ │ vsra.s64 q9, q4, #64 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - blx 0x1b91c74 │ │ │ │ + @ instruction: 0xf9b8f77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq ip, r3, r8, lsr #2 │ │ │ │ - addeq ip, r3, r2, lsl #2 │ │ │ │ + addeq fp, r3, r4, asr #31 │ │ │ │ + umulleq fp, r3, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b0a4 │ │ │ │ + bl 0xfec2b208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557e6c │ │ │ │ + blmi 0x557fd0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xf91cd4 │ │ │ │ + @ instruction: 0xf988f77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - strheq ip, [r3], r2 │ │ │ │ + addeq fp, r3, lr, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2b100 │ │ │ │ + bl 0xfec2b264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x557ec8 │ │ │ │ + blmi 0x55802c │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6423003 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldrmi r2, [sl], #-3223 @ 0xfffff369 │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x411d30 │ │ │ │ + @ instruction: 0xf95af77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ - addeq ip, r3, r6, asr r0 │ │ │ │ + strdeq fp, [r3], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b15c │ │ │ │ + bl 0xfec2b2c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf7849203 │ │ │ │ - blmi 0x553b58 │ │ │ │ + blmi 0x5539f4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf6429a03 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r1, #436207616 @ 0x1a000000 │ │ │ │ stmiane sl!, {r0, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ cmppcs r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf9d8f77d │ │ │ │ + @ instruction: 0xf926f77d │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r2, ror #31 │ │ │ │ + addeq fp, r3, lr, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b1c4 │ │ │ │ + bl 0xfec2b328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x717f4c │ │ │ │ + blmi 0x7180b0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vmax.s8 d20, d1, d14 │ │ │ │ vaddw.s8 q10, q0, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf970f77d │ │ │ │ + @ instruction: 0xf8bef77d │ │ │ │ @ instruction: 0xf6424b10 │ │ │ │ vaddl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-151 @ 0xffffff69 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmne sl!, {r0, r4, r5, r6, r7, fp, ip}^ │ │ │ │ tstls r0, r0, lsl #16 │ │ │ │ bicscs pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xf99cf77d │ │ │ │ + @ instruction: 0xf8eaf77d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq fp, r3, sl, lsl #31 │ │ │ │ - addeq fp, r3, sl, ror #30 │ │ │ │ + addeq fp, r3, r6, lsr #28 │ │ │ │ + addeq fp, r3, r6, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b240 │ │ │ │ + bl 0xfec2b3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf77c2102 │ │ │ │ - strmi pc, [r5], -sp, ror #18 │ │ │ │ - @ instruction: 0xf96af77c │ │ │ │ + @ instruction: 0x4605f8bb │ │ │ │ + @ instruction: 0xf8b8f77c │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7834628 │ │ │ │ - @ instruction: 0x4632fb99 │ │ │ │ + ldrtmi pc, [r2], -r7, ror #21 @ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xffa91e92 │ │ │ │ + blx 0xe11ff6 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ ldrbtmi r2, [fp], #-663 @ 0xfffffd69 │ │ │ │ @ instruction: 0xf641681b │ │ │ │ vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf95cf77d │ │ │ │ + @ instruction: 0xf8aaf77d │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r3, r6, ror #29 │ │ │ │ + addeq fp, r3, r2, lsl #27 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec2b2c8 │ │ │ │ + bl 0xfec2b42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-768] @ 0xfffffd00 │ │ │ │ stmibvs lr, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf013681b │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ strle r0, [sp], #-1780 @ 0xfffff90c │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ @ instruction: 0xf1034605 │ │ │ │ - blcs 0x196cf0 │ │ │ │ + blcs 0x196e54 │ │ │ │ msrhi R9_usr, r0 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strne r6, [r2], #-337 @ 0xfffffeaf │ │ │ │ orrslt r6, sl, sl, lsl #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bcs 0x16e848 │ │ │ │ + bcs 0x16e9ac │ │ │ │ rschi pc, sl, r0 │ │ │ │ - blx 0x16e9b2 │ │ │ │ - blcs 0x8acd38 │ │ │ │ + blx 0x16eb16 │ │ │ │ + blcs 0x8ace9c │ │ │ │ strtmi sp, [r8], -r6, ror #25 │ │ │ │ - blx 0xffb1016c │ │ │ │ + blx 0xff6902d0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmibvs r0!, {r0, r2, r3, r4, r6, r7, pc}^ │ │ │ │ smullscs pc, sl, r5, r8 @ │ │ │ │ @ instruction: 0xf0104603 │ │ │ │ smlattle r7, r0, pc, r0 @ │ │ │ │ smlalcc pc, r8, r5, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ @@ -200574,2100 +200665,2100 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x1e54644 │ │ │ │ + vaddw.s8 q11, q8, d20 │ │ │ │ + blmi 0x1e547a8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ - @ instruction: 0xf17522ee │ │ │ │ - bvs 0x3921dc │ │ │ │ + @ instruction: 0xf17422ee │ │ │ │ + bvs 0x3942f8 │ │ │ │ @ instruction: 0xd1af2a01 │ │ │ │ stmibvs r9, {r0, r1, r2, r3, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1bb │ │ │ │ ldmle r8!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs sl, {r0, r1, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b32a02 │ │ │ │ ldreq r6, [r2, sl, lsl #18] │ │ │ │ @ instruction: 0xe79bd5b0 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - @ instruction: 0xf9e0f7d4 │ │ │ │ + @ instruction: 0xf988f7d4 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ - @ instruction: 0xf77c4307 │ │ │ │ - strmi pc, [r2], r9, lsr #17 │ │ │ │ - @ instruction: 0xf8a6f77c │ │ │ │ + @ instruction: 0xf77b4307 │ │ │ │ + @ instruction: 0x4682fff7 │ │ │ │ + @ instruction: 0xfff4f77b │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf844f7d1 │ │ │ │ + @ instruction: 0xffecf7d0 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ eor r9, pc, r3, lsl #2 │ │ │ │ ldrdcc pc, [ip], r5 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d0, d5 │ │ │ │ @ instruction: 0x4642809f │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - stmibvs r2!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ @ instruction: 0xf7e19204 │ │ │ │ - bls 0x212af8 │ │ │ │ + bls 0x212b74 │ │ │ │ suble r2, r6, r1, lsl #20 │ │ │ │ eorsle r2, sp, r2, lsl #20 │ │ │ │ cmnle r6, r0, lsl #20 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffdef783 │ │ │ │ + @ instruction: 0xff2cf783 │ │ │ │ movwcs r6, #6626 @ 0x19e2 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ ldrmi r6, [lr], #-2595 @ 0xfffff5dd │ │ │ │ - @ instruction: 0xf8faf781 │ │ │ │ + @ instruction: 0xf848f781 │ │ │ │ stclle 5, cr4, [r1, #-812] @ 0xfffffcd4 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ bicle r2, fp, r0, lsl #22 │ │ │ │ ldrtmi r6, [r0], -r3, ror #19 │ │ │ │ @ instruction: 0xf00368e1 │ │ │ │ movwls r0, #20999 @ 0x5207 │ │ │ │ - blx 0x4121f8 │ │ │ │ - blcs 0x13ae8c │ │ │ │ - blcs 0x188328 │ │ │ │ - blcs 0x108308 │ │ │ │ - blls 0x1c8790 │ │ │ │ + @ instruction: 0xf9d2f7e1 │ │ │ │ + blcs 0x13aff0 │ │ │ │ + blcs 0x18848c │ │ │ │ + blcs 0x10846c │ │ │ │ + blls 0x1c88f4 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - @ instruction: 0xf8d5ff01 │ │ │ │ + @ instruction: 0xf8d5fe4f │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x614f14 │ │ │ │ + blcs 0x615078 │ │ │ │ @ instruction: 0x4642d856 │ │ │ │ @ instruction: 0x46284651 │ │ │ │ @ instruction: 0xf7d49700 │ │ │ │ - strb pc, [r9, r7, asr #19] @ │ │ │ │ + strb pc, [r9, pc, ror #18] @ │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffeaf783 │ │ │ │ - blls 0x1ce1c0 │ │ │ │ + @ instruction: 0xff38f783 │ │ │ │ + blls 0x1ce324 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - @ instruction: 0xe7bbffbf │ │ │ │ + ldr pc, [fp, sp, lsl #30]! │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ ldmdavs r9, {r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff70f783 │ │ │ │ - blls 0x1ce248 │ │ │ │ + cdp2 7, 11, cr15, cr14, cr3, {4} │ │ │ │ + blls 0x1ce3ac │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7836819 │ │ │ │ - ldrb pc, [r6, r1, lsr #30] @ │ │ │ │ + ldrb pc, [r6, pc, ror #28] @ │ │ │ │ stmdbcs pc, {r0, r5, r6, r8, fp, sp, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - blx 0x8122f2 │ │ │ │ + blx 0x812456 │ │ │ │ str r2, [r2, -r1] │ │ │ │ - bcs 0x1ae724 │ │ │ │ + bcs 0x1ae888 │ │ │ │ svcge 0x0012f47f │ │ │ │ strdcc lr, [r1], -ip │ │ │ │ - @ instruction: 0xf944f7d4 │ │ │ │ + @ instruction: 0xf8ecf7d4 │ │ │ │ stmdals r4, {r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ - cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61a4f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r6, #20, 22 @ 0x5000 │ │ │ │ @ instruction: 0xf1749000 │ │ │ │ - andcs pc, r0, sp, asr #30 │ │ │ │ - cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, fp, lsr pc @ │ │ │ │ + @ instruction: 0x61a4f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subscs r4, pc, #16, 22 @ 0x4000 │ │ │ │ @ instruction: 0xf1749000 │ │ │ │ - andcs pc, r0, r3, asr #30 │ │ │ │ - cmpppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r1, lsr pc @ │ │ │ │ + @ instruction: 0x61a4f644 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r9, lsl #22 │ │ │ │ sbccs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xff38f174 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + @ instruction: 0xff26f174 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + addscs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf1ac32cd │ │ │ │ - svclt 0x0000fa15 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ - eorseq ip, r3, r0, lsl ip │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ - eorseq ip, r3, r8, ror #23 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ + eorseq ip, r3, ip, lsl sp │ │ │ │ + eorseq ip, r3, r8, asr sp │ │ │ │ + eorseq ip, r3, r4, asr #26 │ │ │ │ + eorseq ip, r3, r0, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b57c │ │ │ │ + bl 0xfec2b6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77c4615 │ │ │ │ - @ instruction: 0xf642f837 │ │ │ │ + @ instruction: 0xf77b4615 │ │ │ │ + @ instruction: 0xf642ff85 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf7811218 │ │ │ │ - blls 0x3d24f8 │ │ │ │ + @ instruction: 0xf7801218 │ │ │ │ + blls 0x3d4394 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c03cb5 │ │ │ │ + vmov.i32 d21, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsr lr @ │ │ │ │ + andlt pc, r6, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b5e8 │ │ │ │ + bl 0xfec2b74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77c4615 │ │ │ │ - @ instruction: 0xf642f801 │ │ │ │ + @ instruction: 0xf77b4615 │ │ │ │ + @ instruction: 0xf642ff4f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf781122a │ │ │ │ - blls 0x3d248c │ │ │ │ + @ instruction: 0xf780122a │ │ │ │ + blls 0x3d4328 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmov.i32 d20, #2559 @ 0x000009ff │ │ │ │ + vmvn.i32 , #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsl #28 │ │ │ │ + andlt pc, r6, r5, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b654 │ │ │ │ + bl 0xfec2b7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ffcb │ │ │ │ + @ instruction: 0xf642ff19 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4420 │ │ │ │ + blls 0x3d42bc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmvn.i32 q10, #3583 @ 0x00000dff │ │ │ │ + vqdmulh.s d21, d16, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -r1 │ │ │ │ + andlt pc, r6, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b6c0 │ │ │ │ + bl 0xfec2b824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff95 │ │ │ │ + @ instruction: 0xf642fee3 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d43b4 │ │ │ │ + blls 0x3d4250 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d20, d16, d1[4] │ │ │ │ + vqdmulh.s d22, d0, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, fp, sp │ │ │ │ + andlt pc, r6, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b72c │ │ │ │ + bl 0xfec2b890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff5f │ │ │ │ + @ instruction: 0xf642fead │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4348 │ │ │ │ + blls 0x3d41e4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vqdmulh.s d21, d0, d1[1] │ │ │ │ + vmull.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, ror #26 │ │ │ │ + @ instruction: 0xb006fcb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b798 │ │ │ │ + bl 0xfec2b8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642ff29 │ │ │ │ + @ instruction: 0xf642fe77 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d42dc │ │ │ │ + blls 0x3d4178 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 , d16, d25 │ │ │ │ + vmull.s8 , d0, d13 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, lsr #26 │ │ │ │ + andlt pc, r6, sp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b804 │ │ │ │ + bl 0xfec2b968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fef3 │ │ │ │ + @ instruction: 0xf642fe41 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4270 │ │ │ │ + blls 0x3d410c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmull.s8 q11, d0, d13 │ │ │ │ + vmvn.i32 , #511 @ 0x000001ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - strdlt pc, [r6], -r9 │ │ │ │ + andlt pc, r6, r7, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b870 │ │ │ │ + bl 0xfec2b9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642febd │ │ │ │ + @ instruction: 0xf642fe0b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4204 │ │ │ │ + blls 0x3d40a0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d15, d8 │ │ │ │ - vmvn.i32 q11, #511 @ 0x000001ff │ │ │ │ + @ instruction: 0xf2c07cd5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, asr #25 │ │ │ │ + andlt pc, r6, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b8dc │ │ │ │ + bl 0xfec2ba40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe87 │ │ │ │ + @ instruction: 0xf642fdd5 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d4198 │ │ │ │ + blls 0x3d4034 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c06cd5 │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + vmvn.i32 d16, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsl #25 │ │ │ │ + ldrdlt pc, [r6], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b948 │ │ │ │ + bl 0xfec2baac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe51 │ │ │ │ + @ instruction: 0xf642fd9f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d412c │ │ │ │ + blls 0x3d3fc8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d15, d8 │ │ │ │ - vmvn.i32 d23, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + @ instruction: 0xf2c00c9d │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, asr ip @ │ │ │ │ + andlt pc, r6, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b9b4 │ │ │ │ + bl 0xfec2bb18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fe1b │ │ │ │ + @ instruction: 0xf642fd69 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d40c0 │ │ │ │ + blls 0x3d3f5c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - vhadd.s8 d28, d15, d8 │ │ │ │ - @ instruction: 0xf2c07c9d │ │ │ │ + @ instruction: 0xf64fc008 │ │ │ │ + vmull.s8 , d0, d1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, lsr #24 │ │ │ │ + andlt pc, r6, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba20 │ │ │ │ + bl 0xfec2bb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fde5 │ │ │ │ + @ instruction: 0xf642fd33 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d4054 │ │ │ │ + blls 0x3d3ef0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q8, d0, d1 │ │ │ │ + vqdmulh.s d17, d0, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, ror #23 │ │ │ │ + andlt pc, r6, r9, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba8c │ │ │ │ + bl 0xfec2bbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fdaf │ │ │ │ + @ instruction: 0xf642fcfd │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3fe8 │ │ │ │ + blls 0x3d3e84 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d16, d0, d1[5] │ │ │ │ + vqdmulh.s d17, d16, d1[2] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - @ instruction: 0xb006fbb5 │ │ │ │ + andlt pc, r6, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2baf8 │ │ │ │ + bl 0xfec2bc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd79 │ │ │ │ + @ instruction: 0xf642fcc7 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3f7c │ │ │ │ + blls 0x3d3e18 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d16, d16, d1[2] │ │ │ │ + vmull.s8 q9, d0, d29 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, ror fp @ │ │ │ │ + andlt pc, r6, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb64 │ │ │ │ + bl 0xfec2bcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd43 │ │ │ │ + @ instruction: 0xf642fc91 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3f10 │ │ │ │ + blls 0x3d3dac │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf2c02c91 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r9, asr #22 │ │ │ │ + mullt r6, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bbd0 │ │ │ │ + bl 0xfec2bd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fd0d │ │ │ │ + @ instruction: 0xf642fc5b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3ea4 │ │ │ │ + blls 0x3d3d40 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c01c91 │ │ │ │ + @ instruction: 0xf2c02cf5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, lsl fp @ │ │ │ │ + andlt pc, r6, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc3c │ │ │ │ + bl 0xfec2bda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fcd7 │ │ │ │ + @ instruction: 0xf642fc25 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3e38 │ │ │ │ + blls 0x3d3cd4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c01cf5 │ │ │ │ + vmov.i32 , #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - ldrdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bca8 │ │ │ │ + bl 0xfec2be0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fca1 │ │ │ │ + @ instruction: 0xf642fbef │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3dcc │ │ │ │ + blls 0x3d3c68 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 q9, #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c03cbd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r7, lsr #21 │ │ │ │ + strdlt pc, [r6], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd14 │ │ │ │ + bl 0xfec2be78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc6b │ │ │ │ + @ instruction: 0xf642fbb9 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3d60 │ │ │ │ + blls 0x3d3bfc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c02cbd │ │ │ │ + vmull.s8 q10, d0, d17 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, ror sl @ │ │ │ │ + @ instruction: 0xb006f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bd80 │ │ │ │ + bl 0xfec2bee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fc35 │ │ │ │ + @ instruction: 0xf642fb83 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3cf4 │ │ │ │ + blls 0x3d3b90 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d17 │ │ │ │ + vmull.s8 q10, d16, d5 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, lsr sl @ │ │ │ │ + andlt pc, r6, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bdec │ │ │ │ + bl 0xfec2bf50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbff │ │ │ │ + @ instruction: 0xf642fb4d │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3c88 │ │ │ │ + blls 0x3d3b24 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d16, d5 │ │ │ │ + vqdmulh.s d20, d16, d1[6] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, lsl #20 │ │ │ │ + andlt pc, r6, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be58 │ │ │ │ + bl 0xfec2bfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fbc9 │ │ │ │ + @ instruction: 0xf642fb17 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3c1c │ │ │ │ + blls 0x3d3ab8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d19, d16, d1[6] │ │ │ │ + vqdmulh.s d21, d0, d1[3] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, asr #19 │ │ │ │ + andlt pc, r6, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bec4 │ │ │ │ + bl 0xfec2c028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb93 │ │ │ │ + @ instruction: 0xf642fae1 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3bb0 │ │ │ │ + blls 0x3d3a4c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d20, d0, d1[3] │ │ │ │ + @ instruction: 0xf2c05cb1 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - mullt r6, r9, r9 │ │ │ │ + andlt pc, r6, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf30 │ │ │ │ + bl 0xfec2c094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb5d │ │ │ │ + @ instruction: 0xf642faab │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3b44 │ │ │ │ + blls 0x3d39e0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c04cb1 │ │ │ │ + vmov.i32 d22, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r3, ror #18 │ │ │ │ + @ instruction: 0xb006f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bf9c │ │ │ │ + bl 0xfec2c100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fb27 │ │ │ │ + @ instruction: 0xf642fa75 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3ad8 │ │ │ │ + blls 0x3d3974 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmov.i32 d21, #1535 @ 0x000005ff │ │ │ │ + vmvn.i32 q11, #2559 @ 0x000009ff │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, sp, lsr #18 │ │ │ │ + andlt pc, r6, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c008 │ │ │ │ + bl 0xfec2c16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642faf1 │ │ │ │ + @ instruction: 0xf642fa3f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3a6c │ │ │ │ + blls 0x3d3908 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vmvn.i32 , #2559 @ 0x000009ff │ │ │ │ + @ instruction: 0xf2c06cdd │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - strdlt pc, [r6], -r7 │ │ │ │ + andlt pc, r6, r5, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c074 │ │ │ │ + bl 0xfec2c1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fabb │ │ │ │ + @ instruction: 0xf642fa09 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3a00 │ │ │ │ + blls 0x3d389c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c05cdd │ │ │ │ + vqdmulh.s d23, d0, d1[0] │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r1, asr #17 │ │ │ │ + andlt pc, r6, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c0e0 │ │ │ │ + bl 0xfec2c244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa85 │ │ │ │ + @ instruction: 0xf642f9d3 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3994 │ │ │ │ + blls 0x3d3830 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d22, d0, d1[0] │ │ │ │ + vmull.s8 , d16, d21 │ │ │ │ @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, fp, lsl #17 │ │ │ │ + @ instruction: 0xf791c00c │ │ │ │ + ldrdlt pc, [r6], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c14c │ │ │ │ + bl 0xfec2c2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa4f │ │ │ │ + @ instruction: 0xf642f99d │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3928 │ │ │ │ + blls 0x3d37c4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 q11, d16, d21 │ │ │ │ - @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, r5, asr r8 @ │ │ │ │ + vhadd.s8 d28, d0, d8 │ │ │ │ + vmull.s8 q8, d0, d9 │ │ │ │ + @ instruction: 0xf8cd0c0d │ │ │ │ + @ instruction: 0xf791c00c │ │ │ │ + andlt pc, r6, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c1b8 │ │ │ │ + bl 0xfec2c31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642fa19 │ │ │ │ + @ instruction: 0xf642f967 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d38bc │ │ │ │ + blls 0x3d3758 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vmull.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf8cd0c0c │ │ │ │ - @ instruction: 0xf792c00c │ │ │ │ - andlt pc, r6, pc, lsl r8 @ │ │ │ │ + vhadd.s8 d28, d0, d8 │ │ │ │ + vqdmulh.s d16, d0, d1[7] │ │ │ │ + @ instruction: 0xf8cd0c0d │ │ │ │ + @ instruction: 0xf791c00c │ │ │ │ + andlt pc, r6, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c224 │ │ │ │ + bl 0xfec2c388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9e3 │ │ │ │ + @ instruction: 0xf642f931 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3850 │ │ │ │ + blls 0x3d36ec │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - vqdmulh.s d23, d0, d1[7] │ │ │ │ - @ instruction: 0xf8cd0c0c │ │ │ │ + vhadd.s8 d28, d0, d8 │ │ │ │ + @ instruction: 0xf2c00cd1 │ │ │ │ + @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r9, ror #31 │ │ │ │ + andlt pc, r6, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c290 │ │ │ │ + bl 0xfec2c3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f9ad │ │ │ │ + @ instruction: 0xf642f8fb │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d37e4 │ │ │ │ + blls 0x3d3680 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ - @ instruction: 0xf64fc008 │ │ │ │ - @ instruction: 0xf2c07cd1 │ │ │ │ - @ instruction: 0xf8cd0c0c │ │ │ │ + vhadd.s8 d28, d0, d8 │ │ │ │ + vmvn.i32 d17, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - @ instruction: 0xb006ffb3 │ │ │ │ + andlt pc, r6, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c2fc │ │ │ │ + bl 0xfec2c460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f977 │ │ │ │ + @ instruction: 0xf642f8c5 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d3778 │ │ │ │ + blls 0x3d3614 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmvn.i32 d16, #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c01c99 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, sp, ror pc @ │ │ │ │ + andlt pc, r6, fp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c368 │ │ │ │ + bl 0xfec2c4cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f941 │ │ │ │ + @ instruction: 0xf642f88f │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d370c │ │ │ │ + blls 0x3d35a8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c00c99 │ │ │ │ + @ instruction: 0xf2c01cfd │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r7, asr #30 │ │ │ │ + mullt r6, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c3d4 │ │ │ │ + bl 0xfec2c538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f90b │ │ │ │ + @ instruction: 0xf642f859 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d36a0 │ │ │ │ + blls 0x3d353c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c00cfd │ │ │ │ + vqdmulh.s d18, d0, d1[4] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, lsl pc @ │ │ │ │ + andlt pc, r6, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c440 │ │ │ │ + bl 0xfec2c5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f8d5 │ │ │ │ + @ instruction: 0xf642f823 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3634 │ │ │ │ + blls 0x3d34d0 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d17, d0, d1[4] │ │ │ │ + vqdmulh.s d18, d16, d1[1] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - ldrdlt pc, [r6], -fp │ │ │ │ + andlt pc, r6, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c4ac │ │ │ │ + bl 0xfec2c610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f89f │ │ │ │ + @ instruction: 0xf77a4615 │ │ │ │ + @ instruction: 0xf642ffed │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d35c8 │ │ │ │ + blls 0x3d3464 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vqdmulh.s d17, d16, d1[1] │ │ │ │ + vmull.s8 , d0, d25 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r5, lsr #29 │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c518 │ │ │ │ + bl 0xfec2c67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f869 │ │ │ │ + @ instruction: 0xf77a4615 │ │ │ │ + @ instruction: 0xf642ffb7 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf780122a │ │ │ │ - blls 0x3d355c │ │ │ │ + @ instruction: 0xf77f122a │ │ │ │ + blls 0x3d53f8 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q9, d0, d25 │ │ │ │ + vmull.s8 , d16, d13 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, pc, ror #28 │ │ │ │ + @ instruction: 0xb006fdbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c584 │ │ │ │ + bl 0xfec2c6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ - @ instruction: 0xf77b4615 │ │ │ │ - @ instruction: 0xf642f833 │ │ │ │ + @ instruction: 0xf77a4615 │ │ │ │ + @ instruction: 0xf642ff81 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf7801218 │ │ │ │ - blls 0x3d34f0 │ │ │ │ + @ instruction: 0xf77f1218 │ │ │ │ + blls 0x3d538c │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q9, d16, d13 │ │ │ │ + @ instruction: 0xf2c03cf1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r9, lsr lr @ │ │ │ │ + andlt pc, r6, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c5f0 │ │ │ │ + bl 0xfec2c754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642fffd │ │ │ │ + @ instruction: 0xf642ff4b │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ - @ instruction: 0xf780122a │ │ │ │ - blls 0x3d3484 │ │ │ │ + @ instruction: 0xf77f122a │ │ │ │ + blls 0x3d5320 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c02cf1 │ │ │ │ + vmov.i32 q10, #1535 @ 0x000005ff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r3, lsl #28 │ │ │ │ + andlt pc, r6, r1, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c65c │ │ │ │ + bl 0xfec2c7c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ffc7 │ │ │ │ + @ instruction: 0xf642ff15 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d5418 │ │ │ │ + blls 0x3d52b4 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmov.i32 , #1535 @ 0x000005ff │ │ │ │ + @ instruction: 0xf2c04cb9 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, sp, asr #27 │ │ │ │ + andlt pc, r6, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c6c8 │ │ │ │ + bl 0xfec2c82c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff91 │ │ │ │ + @ instruction: 0xf642fedf │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d53ac │ │ │ │ + blls 0x3d5248 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - @ instruction: 0xf2c03cb9 │ │ │ │ + vmov.i32 d21, #3583 @ 0x00000dff │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - mullt r6, r7, sp │ │ │ │ + andlt pc, r6, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c734 │ │ │ │ + bl 0xfec2c898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff5b │ │ │ │ + @ instruction: 0xf642fea9 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f1218 │ │ │ │ - blls 0x3d5340 │ │ │ │ + blls 0x3d51dc │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmov.i32 d20, #3583 @ 0x00000dff │ │ │ │ + vmull.s8 , d16, d1 │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, r1, ror #26 │ │ │ │ + andlt pc, r6, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c7a0 │ │ │ │ + bl 0xfec2c904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0xf77a4615 │ │ │ │ - @ instruction: 0xf642ff25 │ │ │ │ + @ instruction: 0xf642fe73 │ │ │ │ vsubl.s8 , d16, d20 │ │ │ │ mulls r5, r7, r2 │ │ │ │ vtst.8 d22, d3, d1 │ │ │ │ @ instruction: 0xf77f122a │ │ │ │ - blls 0x3d52d4 │ │ │ │ + blls 0x3d5170 │ │ │ │ stcls 6, cr4, [sl], {34} @ 0x22 │ │ │ │ strtmi r9, [r9], -r1, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r5, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd9400 │ │ │ │ vhadd.s8 d28, d0, d8 │ │ │ │ - vmull.s8 q10, d16, d1 │ │ │ │ + vqdmulh.s d21, d16, d1[5] │ │ │ │ @ instruction: 0xf8cd0c0d │ │ │ │ @ instruction: 0xf791c00c │ │ │ │ - andlt pc, r6, fp, lsr #26 │ │ │ │ + andlt pc, r6, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c80c │ │ │ │ + bl 0xfec2c970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 7, pc, cr6, cr10, {3} @ │ │ │ │ + mrc2 7, 1, pc, cr4, cr10, {3} │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cff05 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8718 │ │ │ │ + @ instruction: 0xf64cfe53 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d887c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-132 @ 0xffffff7c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 7, cr15, [ip], #580 @ 0x244 │ │ │ │ + ldc2 7, cr15, [sl], #-580 @ 0xfffffdbc │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c884 │ │ │ │ + bl 0xfec2c9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 5, pc, cr10, cr10, {3} @ │ │ │ │ + ldc2l 7, cr15, [r8, #488]! @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfec9 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8790 │ │ │ │ + @ instruction: 0xf64cfe17 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d88f4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-148 @ 0xffffff6c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 7, cr15, [r0], #580 @ 0x244 │ │ │ │ + blx 0x9368a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c8fc │ │ │ │ + bl 0xfec2ca60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mcr2 7, 3, pc, cr14, cr10, {3} @ │ │ │ │ + ldc2 7, cr15, [ip, #488]! @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe8d │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8808 │ │ │ │ + @ instruction: 0xf64cfddb │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d896c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-164 @ 0xffffff5c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 7, cr15, [r4], #-580 @ 0xfffffdbc │ │ │ │ + blx 0xff193702 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c974 │ │ │ │ + bl 0xfec2cad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrc2 7, 1, pc, cr2, cr10, {3} │ │ │ │ + stc2 7, cr15, [r0, #488] @ 0x1e8 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe51 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8880 │ │ │ │ + @ instruction: 0xf64cfd9f │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d89e4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-180 @ 0xffffff4c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 7, cr15, [r8], #-580 @ 0xfffffdbc │ │ │ │ + blx 0xfe29377a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c9ec │ │ │ │ + bl 0xfec2cb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [r6, #488]! @ 0x1e8 │ │ │ │ + stc2l 7, cr15, [r4, #-488] @ 0xfffffe18 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfe15 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d88f8 │ │ │ │ + @ instruction: 0xf64cfd63 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8a5c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-196 @ 0xffffff3c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x1368e │ │ │ │ + blx 0x13937f2 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ca64 │ │ │ │ + bl 0xfec2cbc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [sl, #488]! @ 0x1e8 │ │ │ │ + stc2 7, cr15, [r8, #-488] @ 0xfffffe18 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfdd9 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8970 │ │ │ │ + @ instruction: 0xf64cfd27 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8ad4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-212 @ 0xffffff2c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff113706 │ │ │ │ + blx 0x49386a │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cadc │ │ │ │ + bl 0xfec2cc40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2l 7, cr15, [lr, #-488]! @ 0xfffffe18 │ │ │ │ + stc2l 7, cr15, [ip], {122} @ 0x7a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd9d │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d89e8 │ │ │ │ + @ instruction: 0xf64cfceb │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8b4c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-228 @ 0xffffff1c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe21377e │ │ │ │ + blx 0xff5938e0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cb54 │ │ │ │ + bl 0xfec2ccb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [r2, #-488] @ 0xfffffe18 │ │ │ │ + ldc2 7, cr15, [r0], {122} @ 0x7a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd61 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8a60 │ │ │ │ + @ instruction: 0xf64cfcaf │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8bc4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-244 @ 0xffffff0c │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x13137f6 │ │ │ │ + blx 0xfe693958 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cbcc │ │ │ │ + bl 0xfec2cd30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [r6, #-488] @ 0xfffffe18 │ │ │ │ + mrrc2 7, 7, pc, r4, cr10 @ │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfd25 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8ad8 │ │ │ │ + @ instruction: 0xf64cfc73 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8c3c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-260 @ 0xfffffefc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x41386e │ │ │ │ + blx 0x17939d0 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cc44 │ │ │ │ + bl 0xfec2cda8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2l 7, cr15, [sl], {122} @ 0x7a │ │ │ │ + ldc2 7, cr15, [r8], {122} @ 0x7a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfce9 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8b50 │ │ │ │ + @ instruction: 0xf64cfc37 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8cb4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-276 @ 0xfffffeec │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xff5138e4 │ │ │ │ + blx 0x893a48 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ccbc │ │ │ │ + bl 0xfec2ce20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - stc2 7, cr15, [lr], {122} @ 0x7a │ │ │ │ + blx 0xff813a2e │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfcad │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8bc8 │ │ │ │ + @ instruction: 0xf64cfbfb │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8d2c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-292 @ 0xfffffedc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfe61395c │ │ │ │ + @ instruction: 0xf9e2f791 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cd34 │ │ │ │ + bl 0xfec2ce98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - mrrc2 7, 7, pc, r2, cr10 @ │ │ │ │ + blx 0xfe913aa6 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfc71 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8c40 │ │ │ │ + @ instruction: 0xf64cfbbf │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8da4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [r2], #-308 @ 0xfffffecc │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x17139d4 │ │ │ │ + @ instruction: 0xf9a6f791 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cdac │ │ │ │ + bl 0xfec2cf10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - ldc2 7, cr15, [r6], {122} @ 0x7a │ │ │ │ + blx 0x1a13b1e │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfc35 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8cb8 │ │ │ │ + @ instruction: 0xf64cfb83 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8e1c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vrhadd.s8 q10, q4, q2 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6484144 │ │ │ │ + vmull.s8 q8, d16, d20 │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r7, lsl sl @ │ │ │ │ + andlt pc, r7, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ce30 │ │ │ │ + bl 0xfec2cf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff613a3e │ │ │ │ + blx 0x993ba2 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfbf3 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d8d3c │ │ │ │ + @ instruction: 0xf64cfb41 │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d8ea0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vand q10, q4, q2 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6484154 │ │ │ │ + vmull.s8 q8, d16, d20 │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - ldrdlt pc, [r7], -r5 │ │ │ │ + andlt pc, r7, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ceb4 │ │ │ │ + bl 0xfec2d018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe593ac2 │ │ │ │ + blx 0xff913c24 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfbb1 │ │ │ │ - vqdmulh.s d20, d16, d0[5] │ │ │ │ - blls 0x3d8dc0 │ │ │ │ + @ instruction: 0xf64cfaff │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3d8f24 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - mullt r7, r5, r9 │ │ │ │ + andlt pc, r7, r3, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cf34 │ │ │ │ + bl 0xfec2d098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1593b42 │ │ │ │ + blx 0xfe913ca4 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfb71 │ │ │ │ - @ instruction: 0xf2c04cf4 │ │ │ │ - blls 0x3d8e40 │ │ │ │ + @ instruction: 0xf64cfabf │ │ │ │ + vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ + blls 0x3d8fa4 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r0, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r5, asr r9 @ │ │ │ │ + andlt pc, r7, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2cfb4 │ │ │ │ + bl 0xfec2d118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x593bc2 │ │ │ │ + blx 0x1913d24 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfb31 │ │ │ │ - vqdmulh.s d20, d16, d0[5] │ │ │ │ - blls 0x3d8ec0 │ │ │ │ + @ instruction: 0xf64cfa7f │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3d9024 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r5, lsl r9 @ │ │ │ │ + andlt pc, r7, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d034 │ │ │ │ + bl 0xfec2d198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xff593c40 │ │ │ │ + blx 0x913da4 │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfaf1 │ │ │ │ - @ instruction: 0xf2c04cf4 │ │ │ │ - blls 0x3d8f40 │ │ │ │ + @ instruction: 0xf64cfa3f │ │ │ │ + vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ + blls 0x3d90a4 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7919401 │ │ │ │ - ldrdlt pc, [r7], -r5 │ │ │ │ + andlt pc, r7, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d0b4 │ │ │ │ + bl 0xfec2d218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0xfe593cc0 │ │ │ │ + @ instruction: 0xf9e0f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfab1 │ │ │ │ - vqdmulh.s d20, d16, d0[5] │ │ │ │ - blls 0x3d8fc0 │ │ │ │ + @ instruction: 0xf64cf9ff │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3d9124 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ - @ instruction: 0xf7919401 │ │ │ │ - mullt r7, r5, r8 │ │ │ │ + @ instruction: 0xf7909401 │ │ │ │ + andlt pc, r7, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d134 │ │ │ │ + bl 0xfec2d298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x1593d40 │ │ │ │ + @ instruction: 0xf9a0f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfa71 │ │ │ │ - @ instruction: 0xf2c04cf4 │ │ │ │ - blls 0x3d9040 │ │ │ │ + @ instruction: 0xf64cf9bf │ │ │ │ + vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ + blls 0x3d91a4 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ - @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r5, asr r8 @ │ │ │ │ + @ instruction: 0xf7909401 │ │ │ │ + andlt pc, r7, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d1b4 │ │ │ │ + bl 0xfec2d318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ vmin.s8 d20, d3, d6 │ │ │ │ vrhadd.s8 d17, d3, d26 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - blx 0x593dc0 │ │ │ │ + @ instruction: 0xf960f77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cfa31 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - blls 0x3d90c0 │ │ │ │ + @ instruction: 0xf64cf97f │ │ │ │ + vqdmulh.s d20, d16, d0[6] │ │ │ │ + blls 0x3d9224 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ - vrhadd.s8 q10, q4, q10 │ │ │ │ - vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + @ instruction: 0xf6484164 │ │ │ │ + vmull.s8 q8, d16, d20 │ │ │ │ strls r0, [r2], #-3123 @ 0xfffff3cd │ │ │ │ mulmi r0, ip, r8 │ │ │ │ - @ instruction: 0xf7919401 │ │ │ │ - andlt pc, r7, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf7909401 │ │ │ │ + andlt pc, r7, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d238 │ │ │ │ + bl 0xfec2d39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf9d0f77a │ │ │ │ + @ instruction: 0xf91ef77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cf9ef │ │ │ │ - vmull.s8 , d0, d4 │ │ │ │ - blls 0x3d9144 │ │ │ │ + @ instruction: 0xf64cf93d │ │ │ │ + vqdmulh.s d22, d0, d0[3] │ │ │ │ + blls 0x3d92a8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r4, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - ldrdlt pc, [r7], -r3 │ │ │ │ + andlt pc, r7, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d2b8 │ │ │ │ + bl 0xfec2d41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf990f77a │ │ │ │ + @ instruction: 0xf8def77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cf9af │ │ │ │ - vmull.s8 , d0, d4 │ │ │ │ - blls 0x3d91c4 │ │ │ │ + @ instruction: 0xf64cf8fd │ │ │ │ + vqdmulh.s d22, d0, d0[3] │ │ │ │ + blls 0x3d9328 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - mullt r7, r3, pc @ │ │ │ │ + andlt pc, r7, r1, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d338 │ │ │ │ + bl 0xfec2d49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf950f77a │ │ │ │ + @ instruction: 0xf89ef77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cf96f │ │ │ │ - vmull.s8 , d0, d4 │ │ │ │ - blls 0x3d9244 │ │ │ │ + @ instruction: 0xf64cf8bd │ │ │ │ + vqdmulh.s d22, d0, d0[3] │ │ │ │ + blls 0x3d93a8 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r2, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, r3, asr pc @ │ │ │ │ + andlt pc, r7, r1, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d3b8 │ │ │ │ + bl 0xfec2d51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ msrne R10_fiq, r3 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ movwls r1, #21016 @ 0x5218 │ │ │ │ svclt 0x00082801 │ │ │ │ andls r4, r4, #10485760 @ 0xa00000 │ │ │ │ - @ instruction: 0xf910f77a │ │ │ │ + @ instruction: 0xf85ef77a │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r5], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77f6809 │ │ │ │ - @ instruction: 0xf64cf92f │ │ │ │ - vmull.s8 , d0, d4 │ │ │ │ - blls 0x3d92c4 │ │ │ │ + @ instruction: 0xf64cf87d │ │ │ │ + vqdmulh.s d22, d0, d0[3] │ │ │ │ + blls 0x3d9428 │ │ │ │ strtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #22 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ - mrrcvc 2, 4, pc, ip, cr8 @ │ │ │ │ + stceq 6, cr15, [r4], #288 @ 0x120 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #8 │ │ │ │ mulmi r1, ip, r8 │ │ │ │ @ instruction: 0xf7909401 │ │ │ │ - andlt pc, r7, r3, lsl pc @ │ │ │ │ + andlt pc, r7, r1, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -202681,80 +202772,80 @@ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x432c5401 │ │ │ │ @ instruction: 0x432c680d │ │ │ │ ldrle r0, [r7], #-1765 @ 0xfffff91b │ │ │ │ stmdbvs fp, {r1, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r1, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x43234301 │ │ │ │ - strle r0, [pc], #-2012 @ 0xd6274 │ │ │ │ + strle r0, [pc], #-2012 @ 0xd63d8 │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ - blx 0x12122ac │ │ │ │ + blx 0xd92410 │ │ │ │ mulcs r1, r8, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - @ instruction: 0xf77a68e6 │ │ │ │ - @ instruction: 0x4681f83f │ │ │ │ + @ instruction: 0xf77968e6 │ │ │ │ + strmi pc, [r1], sp, lsl #31 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d033 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x61423c │ │ │ │ - @ instruction: 0xf834f77a │ │ │ │ - bne 0xfea13bd0 │ │ │ │ - bcs 0xfe6d2dcc │ │ │ │ + @ instruction: 0xf9daf7df │ │ │ │ + @ instruction: 0xff82f779 │ │ │ │ + bne 0xfea13d34 │ │ │ │ + bcs 0xfe6d2f30 │ │ │ │ strcs r4, [r0, #-1664] @ 0xfffff980 │ │ │ │ - @ instruction: 0xf82cf77a │ │ │ │ + @ instruction: 0xff7af779 │ │ │ │ ands r4, r6, r6, lsl #12 │ │ │ │ @ instruction: 0xf7df6861 │ │ │ │ - strtmi pc, [sl], -r5, lsl #20 │ │ │ │ + strtmi pc, [sl], -fp, asr #19 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - @ instruction: 0x9600f9ff │ │ │ │ + strls pc, [r0], -r5, asr #19 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r6, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ movwcs lr, #10160 @ 0x27b0 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9e0f7df │ │ │ │ + @ instruction: 0xf9a6f7df │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xfffef779 │ │ │ │ + @ instruction: 0xff4cf779 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - cdp2 7, 0, cr15, cr12, cr0, {4} │ │ │ │ + ldc2l 7, cr15, [sl, #-512] @ 0xfffffe00 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - strtmi pc, [sl], -r9, lsl #24 │ │ │ │ + @ instruction: 0x462afb57 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf998f77f │ │ │ │ + @ instruction: 0xf8e6f77f │ │ │ │ @ instruction: 0xf779e7b4 │ │ │ │ - strbmi pc, [r9], -r9, ror #31 @ │ │ │ │ + @ instruction: 0x4649ff37 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfff1416a │ │ │ │ + blx 0x12942ce │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f2210 │ │ │ │ - @ instruction: 0x462afa99 │ │ │ │ + strtmi pc, [sl], -r7, ror #19 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf986f77f │ │ │ │ + @ instruction: 0xf8d4f77f │ │ │ │ svclt 0x0000e7a2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrsbmi pc, [r0], #128 @ 0x80 @ │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ @@ -202766,76 +202857,76 @@ │ │ │ │ strbteq r4, [r5], ip, lsr #6 │ │ │ │ @ instruction: 0xb1b2d417 │ │ │ │ @ instruction: 0xb124690c │ │ │ │ strpl lr, [r1], #-2513 @ 0xfffff62f │ │ │ │ strbeq r4, [r4, ip, lsr #6]! │ │ │ │ ldrmi sp, [pc], -pc, lsl #8 │ │ │ │ @ instruction: 0x460c4691 │ │ │ │ - @ instruction: 0xf99ef00c │ │ │ │ + @ instruction: 0xf98cf00c │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ @ instruction: 0xf77968e6 │ │ │ │ - pkhbtmi pc, r2, fp, lsl #31 @ │ │ │ │ + strmi pc, [r2], r9, ror #29 │ │ │ │ cdpcs 1, 0, cr1, cr1, cr10, {1} │ │ │ │ @ instruction: 0xf005d030 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - @ instruction: 0xf970f7df │ │ │ │ - @ instruction: 0xff90f779 │ │ │ │ + @ instruction: 0xf936f7df │ │ │ │ + mrc2 7, 6, pc, cr14, cr9, {3} │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - ldrbmi pc, [r2], -r7, ror #18 @ │ │ │ │ + ldrbmi pc, [r2], -sp, lsr #18 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ cmplt pc, r8, asr #15 │ │ │ │ - @ instruction: 0xff82f779 │ │ │ │ + mrc2 7, 6, pc, cr0, cr9, {3} │ │ │ │ strmi r6, [r0], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - @ instruction: 0xf95af7df │ │ │ │ + @ instruction: 0xf920f7df │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff766e90 │ │ │ │ + blle 0xff766ff4 │ │ │ │ ldr r2, [r5, r1]! │ │ │ │ @ instruction: 0xf0052302 │ │ │ │ @ instruction: 0xf7df0107 │ │ │ │ - @ instruction: 0x072bf93f │ │ │ │ + streq pc, [fp, -r5, lsl #18]! │ │ │ │ @ instruction: 0xf779d514 │ │ │ │ - usaxmi pc, r1, sp @ │ │ │ │ + ldrbmi pc, [r1], -fp, lsr #29 @ │ │ │ │ andcs r4, r0, #5242880 @ 0x500000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf7804650 │ │ │ │ - ldrbmi pc, [r1], -fp, ror #26 @ │ │ │ │ + @ instruction: 0x4651fcb9 │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x1b1428a │ │ │ │ + blx 0xfee943ec │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - @ instruction: 0xe7b7f8f7 │ │ │ │ - @ instruction: 0xff48f779 │ │ │ │ + ldr pc, [r7, r5, asr #16]! │ │ │ │ + mrc2 7, 4, pc, cr6, cr9, {3} │ │ │ │ @ instruction: 0x46054651 │ │ │ │ @ instruction: 0xf7814650 │ │ │ │ - @ instruction: 0x4651fb57 │ │ │ │ + ldrbmi pc, [r1], -r5, lsr #21 @ │ │ │ │ andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf9f8f77f │ │ │ │ + @ instruction: 0xf946f77f │ │ │ │ ldrbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77f4650 │ │ │ │ - str pc, [r5, r5, ror #17]! │ │ │ │ + @ instruction: 0xe7a5f833 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcls 0, cr11, [lr], {136} @ 0x88 │ │ │ │ @ instruction: 0x0c04ea43 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @@ -202853,77 +202944,77 @@ │ │ │ │ andcs sp, r0, r8 │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf00c461e │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {54} @ 0x36 │ │ │ │ ldreq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ strcs fp, [r8], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf7792410 │ │ │ │ - @ instruction: 0xf642ff63 │ │ │ │ + @ instruction: 0xf642feb1 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ - blls 0x4f05ac │ │ │ │ + blls 0x4f0710 │ │ │ │ andcs pc, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf77e463d │ │ │ │ - shsub16mi pc, r9, sp @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #29 @ │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #17 @ │ │ │ │ + ldrtmi pc, [r1], -pc, ror #16 @ │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xf8a4f7df │ │ │ │ + @ instruction: 0xf86af7df │ │ │ │ strmi r9, [r6], -lr, lsl #18 │ │ │ │ @ instruction: 0xf7df2001 │ │ │ │ - @ instruction: 0x4629f89f │ │ │ │ + strtmi pc, [r9], -r5, ror #16 │ │ │ │ andcs r9, r1, r7 │ │ │ │ - @ instruction: 0xf89af7df │ │ │ │ + @ instruction: 0xf860f7df │ │ │ │ strls r9, [r4, #-3345] @ 0xfffff2ef │ │ │ │ - stcls 6, cr4, [pc, #-12] @ 0xd6574 │ │ │ │ - bls 0x2a7e48 │ │ │ │ + stcls 6, cr4, [pc, #-12] @ 0xd66d8 │ │ │ │ + bls 0x2a7fac │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ stmib sp, {pc}^ │ │ │ │ strls r4, [r1], #-1282 @ 0xfffffafe │ │ │ │ - stc2 7, cr15, [r0, #576]! @ 0x240 │ │ │ │ + stc2l 7, cr15, [lr], #576 @ 0x240 │ │ │ │ andlt r2, r8, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7b4 │ │ │ │ + bl 0xfec2d918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt ip, r4, r0, asr r0 │ │ │ │ ldrdcc pc, [r0, -ip] │ │ │ │ eorsle r0, fp, fp, lsl pc │ │ │ │ stmvs r9, {r1, r3, r9, sl, lr} │ │ │ │ - b 0x11b061c │ │ │ │ + b 0x11b0780 │ │ │ │ ldmibvs r3, {r0, r7, r8} │ │ │ │ tstle r7, r1, lsl #22 │ │ │ │ ldrdcc pc, [r0], ip @ │ │ │ │ @ instruction: 0xf4134686 │ │ │ │ eorsle r6, r5, r0, ror r0 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ tstls r1, r8, lsr #32 │ │ │ │ ldrbtmi r2, [r0], -r6, lsl #2 │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ - blx 0x1b074a │ │ │ │ + blx 0x1b08ae │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vsubw.s8 q10, q0, d13 │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ and r0, sl, sp, lsl #6 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ - blx 0x1b0762 │ │ │ │ + blx 0x1b08c6 │ │ │ │ @ instruction: 0xf642f101 │ │ │ │ - vsubw.s8 , q8, d17 │ │ │ │ + vsubw.s8 , q0, d5 │ │ │ │ ldmvs r4, {r0, r2, r3, r8, r9}^ │ │ │ │ stmib sp, {sl, ip, pc}^ │ │ │ │ ldmib r2, {r1, r8, r9, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff3204 │ │ │ │ andlt pc, r4, r7, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -202945,139 +203036,139 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r0], r4, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ ldrcs r2, [r0, -r8, lsl #14] │ │ │ │ - @ instruction: 0xfff2f7de │ │ │ │ + @ instruction: 0xffb8f7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffeef7de │ │ │ │ + @ instruction: 0xffb4f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ stmdbvs r2!, {r0, r1, r4, r5, ip, lr, pc} │ │ │ │ - bcs 0x131b5c │ │ │ │ + bcs 0x131cc0 │ │ │ │ ldmdavs r8, {r2, r3, r4, r5, ip, lr, pc} │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stmiavs r2!, {r0, r4, r5, ip, lr, pc} │ │ │ │ svclt 0x00184213 │ │ │ │ @ instruction: 0xd1222000 │ │ │ │ @ instruction: 0xf00c4628 │ │ │ │ - mvnlt pc, r9, lsl r8 @ │ │ │ │ + mvnlt pc, r7, lsl #16 │ │ │ │ vmla.i8 d22, d3, d19 │ │ │ │ vhsub.s8 d17, d3, d26 │ │ │ │ - blcs 0x11bb40 │ │ │ │ + blcs 0x11bca4 │ │ │ │ ldrmi fp, [r5], -r8, lsl #30 │ │ │ │ - mcr2 7, 4, pc, cr10, cr9, {3} @ │ │ │ │ + ldc2l 7, cr15, [r8, #484] @ 0x1e4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf77e6819 │ │ │ │ - @ instruction: 0xf8cdfea9 │ │ │ │ + @ instruction: 0xf8cdfdf7 │ │ │ │ ldrtmi r8, [r2], -r8 │ │ │ │ stmiavs r3!, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ movwls r4, #5704 @ 0x1648 │ │ │ │ smladxls r0, fp, r6, r4 │ │ │ │ - ldc2 7, cr15, [r8], {144} @ 0x90 │ │ │ │ + blx 0xffa946b6 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06da87f0 │ │ │ │ @ instruction: 0xe7cad4f3 │ │ │ │ ldrdeq pc, [r0], r3 @ │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ ldmdavs r8, {r2, ip, lr, pc}^ │ │ │ │ rsbseq pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0xe7e8d1b9 │ │ │ │ @ instruction: 0xf00279da │ │ │ │ - bcs 0x156f84 │ │ │ │ + bcs 0x1570e8 │ │ │ │ ldr sp, [r2, r3, ror #19]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r6, r5, lsl #12 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4617 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff80f7de │ │ │ │ + @ instruction: 0xff46f7de │ │ │ │ stmdavs r0!, {r0, r7, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xff7cf7de │ │ │ │ + @ instruction: 0xff42f7de │ │ │ │ @ instruction: 0xf8d54682 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ biclt r1, r0, r0, lsl #1 │ │ │ │ ldmdavs r8, {r0, r1, r3, r5, r8, sl, fp, sp, lr} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ stmdavs r3!, {r0, r9, ip} │ │ │ │ tstmi sl, #671088640 @ 0x28000000 │ │ │ │ strle r0, [ip], #-1746 @ 0xfffff92e │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [lr], #-2011 @ 0xfffff825 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - stmiblt r8!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, fp, sp, lr} │ │ │ │ ldrtle r1, [r0], #-3219 @ 0xfffff36d │ │ │ │ andcc r3, r2, #126976 @ 0x1f000 │ │ │ │ - blx 0x94d0ac │ │ │ │ + blx 0x94d210 │ │ │ │ @ instruction: 0xf005f503 │ │ │ │ movtlt r0, #13571 @ 0x3503 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrdmi r4, [r8], -r8 │ │ │ │ @ instruction: 0xf7de6020 │ │ │ │ - stmiavs r2!, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ msrne CPSR_fx, #805306372 @ 0x30000004 │ │ │ │ vmax.s8 d20, d3, d6 │ │ │ │ - bcs 0x11b880 │ │ │ │ + bcs 0x11b9e4 │ │ │ │ ldrmi fp, [ip], -r8, lsl #30 │ │ │ │ - stc2l 7, cr15, [sl, #484]! @ 0x1e4 │ │ │ │ + ldc2 7, cr15, [r8, #-484]! @ 0xfffffe1c │ │ │ │ @ instruction: 0x11a4f642 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ andls r4, r5, r2, lsr #12 │ │ │ │ @ instruction: 0xf77e6809 │ │ │ │ - strbmi pc, [r8], -r9, lsl #28 @ │ │ │ │ + @ instruction: 0x4648fd57 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7908800 │ │ │ │ - strdcs pc, [r1], -fp │ │ │ │ + andcs pc, r1, r9, asr #22 │ │ │ │ @ instruction: 0xf739e7b5 │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ eorle r0, lr, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x11708b4 │ │ │ │ + b 0x1170a18 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle r1, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sp, sp, lsl r6 │ │ │ │ movwls r6, #10443 @ 0x28cb │ │ │ │ svclt 0x00182b01 │ │ │ │ andsle r4, r7, r8, lsr #12 │ │ │ │ @@ -203090,312 +203181,312 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00b460c │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf779d050 │ │ │ │ - @ instruction: 0xf642fd8f │ │ │ │ + @ instruction: 0xf642fcdd │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ @ instruction: 0x46061218 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ - stc2l 7, cr15, [lr, #-484] @ 0xfffffe1c │ │ │ │ + ldc2l 7, cr15, [sl], #504 @ 0x1f8 │ │ │ │ + ldc2 7, cr15, [ip], {121} @ 0x79 │ │ │ │ @ instruction: 0xf7794607 │ │ │ │ - pkhbtmi pc, r0, r7, lsl #26 @ │ │ │ │ - ldc2 7, cr15, [r4, #-484] @ 0xfffffe1c │ │ │ │ + strmi pc, [r0], r5, ror #24 │ │ │ │ + stc2l 7, cr15, [r2], #-484 @ 0xfffffe1c │ │ │ │ strmi r4, [r3], sl, lsr #12 │ │ │ │ movwcs r6, #14433 @ 0x3861 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x7d6600 │ │ │ │ + blmi 0x7d667c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ orrcc pc, r0, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8cd4689 │ │ │ │ stmiapl sl!, {r2, r3, pc}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ strbmi r1, [r2], #-2515 @ 0xfffff62d │ │ │ │ @ instruction: 0xf77a6808 │ │ │ │ - @ instruction: 0xf8ddfce1 │ │ │ │ + @ instruction: 0xf8ddfc2f │ │ │ │ stmdavs r1!, {r3, pc}^ │ │ │ │ strbmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7de4638 │ │ │ │ - blmi 0x4965c8 │ │ │ │ + blmi 0x496644 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r1, #2451 @ 0x993 │ │ │ │ ldrbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - stc2l 7, cr15, [ip], {122} @ 0x7a │ │ │ │ + ldc2 7, cr15, [sl], {122} @ 0x7a │ │ │ │ stmdavs r1!, {r0, r1, fp, ip, pc} │ │ │ │ movwcs r4, #9810 @ 0x2652 │ │ │ │ - @ instruction: 0xff4af7de │ │ │ │ + @ instruction: 0xff10f7de │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ ldrbmi r4, [r8], -r2, asr #12 │ │ │ │ - @ instruction: 0xff44f7de │ │ │ │ + @ instruction: 0xff0af7de │ │ │ │ str r2, [pc, r1] │ │ │ │ - addeq r9, r3, r4, asr #12 │ │ │ │ - addeq r9, r3, r6, lsl r6 │ │ │ │ + addeq r9, r3, r0, ror #9 │ │ │ │ + @ instruction: 0x008394b2 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013680a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170aec │ │ │ │ + b 0x1170c50 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x130cfc │ │ │ │ + blcs 0x130e60 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr11, {0} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr11, {0} │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 7, cr15, [r2], #484 @ 0x1e4 │ │ │ │ + mcrr2 7, 7, pc, r0, cr9 @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r0, r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #-504] @ 0xfffffe08 │ │ │ │ - ldc2l 7, cr15, [ip], #-484 @ 0xfffffe1c │ │ │ │ + mrrc2 7, 7, pc, ip, cr14 @ │ │ │ │ + blx 0xff39497e │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - @ instruction: 0x462bfbb7 │ │ │ │ + strtmi pc, [fp], -r5, lsl #22 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf7804630 │ │ │ │ - @ instruction: 0xf779fa2b │ │ │ │ - strmi pc, [r2], sp, ror #24 │ │ │ │ - stc2l 7, cr15, [sl], #-484 @ 0xfffffe1c │ │ │ │ + @ instruction: 0xf779f979 │ │ │ │ + @ instruction: 0x4682fbbb │ │ │ │ + blx 0xfef149a2 │ │ │ │ @ instruction: 0xf7794680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4681 │ │ │ │ - @ instruction: 0x462afe3f │ │ │ │ + strtmi pc, [sl], -r5, lsl #28 │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ @ instruction: 0xf7de4640 │ │ │ │ - @ instruction: 0x4649fe39 │ │ │ │ + @ instruction: 0x4649fdff │ │ │ │ mrc 6, 0, r4, cr13, cr0, {2} │ │ │ │ - @ instruction: 0xf7815f70 │ │ │ │ - blmi 0xfd4c28 │ │ │ │ + @ instruction: 0xf7805f70 │ │ │ │ + blmi 0xfd6ac4 │ │ │ │ eorsne pc, r8, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - bl 0x16ce40 │ │ │ │ + bl 0x16cfa4 │ │ │ │ ldmibne r1, {r1, r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ tstls r4, sl, lsl r6 │ │ │ │ @ instruction: 0xf77a6800 │ │ │ │ - @ instruction: 0xf8ddfc53 │ │ │ │ - bls 0x1beb04 │ │ │ │ + @ instruction: 0xf8ddfba1 │ │ │ │ + bls 0x1bec68 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7de4650 │ │ │ │ - strbmi pc, [r9], -r3, lsr #29 @ │ │ │ │ + strbmi pc, [r9], -r9, ror #28 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xf84af77f │ │ │ │ + @ instruction: 0xff98f77e │ │ │ │ stmdbls r4, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ stmiapl sl!, {r3, fp, sp, lr}^ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf77a461a │ │ │ │ - @ instruction: 0x465afc33 │ │ │ │ + ldrbmi pc, [sl], -r1, lsl #23 @ │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7de6821 │ │ │ │ - strbmi pc, [r1], -r5, lsl #29 @ │ │ │ │ - @ instruction: 0xf7814650 │ │ │ │ - blmi 0x854ba8 │ │ │ │ + strbmi pc, [r1], -fp, asr #28 @ │ │ │ │ + @ instruction: 0xf7804650 │ │ │ │ + blmi 0x856a44 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsge pc, r4, sp, asr #17 │ │ │ │ - blls 0x1eceb8 │ │ │ │ + blls 0x1ed01c │ │ │ │ @ instruction: 0x0c06eb02 │ │ │ │ @ instruction: 0x46194699 │ │ │ │ - bl 0x170b7c │ │ │ │ + bl 0x170ce0 │ │ │ │ @ instruction: 0xf8cd030a │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [r4], {122} @ 0x7a │ │ │ │ + blx 0x1994a7a │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdavs r1!, {r0, r2, fp, ip, pc} │ │ │ │ - mcr2 7, 3, pc, cr6, cr14, {6} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr14, {6} @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf77f2210 │ │ │ │ - blmi 0x494b78 │ │ │ │ + @ instruction: 0xf77e2210 │ │ │ │ + blmi 0x496a14 │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r1, #2523136 @ 0x268000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ @ instruction: 0xf8d94443 │ │ │ │ ldrmi r0, [sl], -r0 │ │ │ │ - blx 0xfff9494a │ │ │ │ + blx 0x1314aae │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ strbmi r2, [r0], -r3, lsl #4 │ │ │ │ - mcr2 7, 2, pc, cr12, cr14, {6} @ │ │ │ │ + mrc2 7, 0, pc, cr2, cr14, {6} │ │ │ │ svclt 0x0000e747 │ │ │ │ - ldrdeq r9, [r3], r8 │ │ │ │ - umulleq r9, r3, r8, r4 │ │ │ │ - addeq r9, r3, r0, ror #8 │ │ │ │ - addeq r9, r3, lr, lsl r4 │ │ │ │ + addeq r9, r3, r4, ror r3 │ │ │ │ + addeq r9, r3, r4, lsr r3 │ │ │ │ + strdeq r9, [r3], ip │ │ │ │ + @ instruction: 0x008392ba │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ stcvs 3, cr11, [r2, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xf0136853 │ │ │ │ eorle r6, r5, r0, ror r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, r3, lsl r8 │ │ │ │ @ instruction: 0xf013684a │ │ │ │ tstle r5, lr, lsl #6 │ │ │ │ - b 0x1170be4 │ │ │ │ + b 0x1170d48 │ │ │ │ @ instruction: 0xf01c0c04 │ │ │ │ tstle lr, r0, lsl pc │ │ │ │ movweq pc, #4114 @ 0x1012 @ │ │ │ │ tstle sl, r3, lsl #6 │ │ │ │ - blcs 0x130ef4 │ │ │ │ + blcs 0x131058 │ │ │ │ svclt 0x0018461d │ │ │ │ andle r9, lr, r3, lsl #16 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460c4770 │ │ │ │ - stc2 0, cr15, [r8, #44] @ 0x2c │ │ │ │ + ldc2l 0, cr15, [r6, #-44]! @ 0xffffffd4 │ │ │ │ andcs fp, r1, r0, asr r9 │ │ │ │ andcs lr, r0, sl, ror #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffe949f6 │ │ │ │ + blx 0x1214b5a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsne pc, r8, #805306372 @ 0x30000004 │ │ │ │ movwls r4, #17927 @ 0x4607 │ │ │ │ ldmdavs r9, {r1, r3, r5, r7, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {126} @ 0x7e │ │ │ │ - blx 0xfe114a12 │ │ │ │ + blx 0x1914b86 │ │ │ │ + blx 0xff494b74 │ │ │ │ strmi r9, [r6], -r4, lsl #22 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7816819 │ │ │ │ - @ instruction: 0x462bfabb │ │ │ │ + strtmi pc, [fp], -r9, lsl #20 │ │ │ │ andscs r4, sl, #51380224 @ 0x3100000 │ │ │ │ mrc 6, 0, r4, cr13, cr0, {1} │ │ │ │ @ instruction: 0xf7805f70 │ │ │ │ - @ instruction: 0xf779f92d │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf779f87b │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r9, #10755 @ 0x2a03 │ │ │ │ @ instruction: 0xf7de4680 │ │ │ │ - blmi 0x1216178 │ │ │ │ + blmi 0x12161f4 │ │ │ │ adcseq pc, r4, r6, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d018 │ │ │ │ + bl 0x16d17c │ │ │ │ ldmibne r1, {r3, r8, r9} │ │ │ │ tstls r1, sl, lsr r4 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ pkhbtmi r4, r8, sl, lsl #12 │ │ │ │ strbmi r6, [r3], r0, lsl #16 │ │ │ │ - blx 0x1a94a72 │ │ │ │ - blx 0x1514a72 │ │ │ │ + blx 0xfee14bd4 │ │ │ │ + blx 0xfe894bd4 │ │ │ │ ldrbmi r6, [r2], -r1, ror #16 │ │ │ │ strmi r2, [r1], r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r8, #-888]! @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [lr], #888 @ 0x378 │ │ │ │ @ instruction: 0x46414b35 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r4, sp, asr #17 │ │ │ │ - bl 0x16d054 │ │ │ │ - bl 0x1578d4 │ │ │ │ + bl 0x16d1b8 │ │ │ │ + bl 0x157a38 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0x1394aaa │ │ │ │ + blx 0xfe714c0c │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0x46412210 │ │ │ │ @ instruction: 0xf77e4640 │ │ │ │ - @ instruction: 0xf8ddfde9 │ │ │ │ + @ instruction: 0xf8ddfd37 │ │ │ │ @ instruction: 0x46419010 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ - ldc2l 7, cr15, [r4], {126} @ 0x7e │ │ │ │ + stc2 7, cr15, [r2], #-504 @ 0xfffffe08 │ │ │ │ stmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4648461a │ │ │ │ - stc2 7, cr15, [r0, #-888] @ 0xfffffc88 │ │ │ │ + stc2l 7, cr15, [r6], {222} @ 0xde │ │ │ │ @ instruction: 0xf8db4b22 │ │ │ │ ldrbmi r0, [r9], -r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - bl 0x16d0a4 │ │ │ │ - bl 0x157924 │ │ │ │ + bl 0x16d208 │ │ │ │ + bl 0x157a88 │ │ │ │ ldrtmi r0, [sl], #-3078 @ 0xfffff3fa │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0x994afa │ │ │ │ - blx 0x414afa │ │ │ │ + blx 0x1d14c5c │ │ │ │ + blx 0x1794c5c │ │ │ │ movwcs r6, #10337 @ 0x2861 │ │ │ │ strmi r2, [r1], r3, lsl #4 │ │ │ │ - stc2l 7, cr15, [r4], #888 @ 0x378 │ │ │ │ + stc2 7, cr15, [sl], #888 @ 0x378 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ - stc2l 7, cr15, [ip, #-888]! @ 0xfffffc88 │ │ │ │ + ldc2 7, cr15, [r2, #-888]! @ 0xfffffc88 │ │ │ │ @ instruction: 0x46594b12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmibne sl, {r0, r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldmibne sl, {r0, r9, ip, pc}^ │ │ │ │ strbmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8db461a │ │ │ │ @ instruction: 0xf77a0000 │ │ │ │ - strbmi pc, [r9], -r5, lsl #22 @ │ │ │ │ + @ instruction: 0x4649fa53 │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - stc2 7, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ + ldc2l 7, cr15, [r4], #504 @ 0x1f8 │ │ │ │ strbmi r9, [r9], -r4, lsl #20 │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7de4648 │ │ │ │ - strb pc, [r4, -sp, asr #26] @ │ │ │ │ - addeq r9, r3, r0, lsl #6 │ │ │ │ - addeq r9, r3, r4, asr #5 │ │ │ │ - addeq r9, r3, r4, ror r2 │ │ │ │ - addeq r9, r3, r4, lsr r2 │ │ │ │ + smlald pc, r4, r3, sp @ │ │ │ │ + umulleq r9, r3, ip, r1 │ │ │ │ + addeq r9, r3, r0, ror #2 │ │ │ │ + addeq r9, r3, r0, lsl r1 │ │ │ │ + ldrdeq r9, [r3], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrbgt pc, [r8], #-2271 @ 0xfffff721 @ │ │ │ │ @ instruction: 0xf6cf2210 │ │ │ │ addlt r6, pc, r0, lsl #5 │ │ │ │ @@ -203425,15 +203516,15 @@ │ │ │ │ @ instruction: 0xf5b28564 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ @ instruction: 0xf5b2837f │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ cmnle r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x4168c0 │ │ │ │ + blls 0x416a2c │ │ │ │ rsble r2, r3, r3, lsl #22 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andeq pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ mcr2 7, 4, pc, cr4, cr6, {7} @ │ │ │ │ tstcs r0, fp, asr r0 │ │ │ │ orrcs pc, r0, pc, asr #5 │ │ │ │ @@ -203445,23 +203536,23 @@ │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ tsteq ip, #1828716544 @ 0x6d000000 │ │ │ │ cmnphi fp, #64, 2 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ @ instruction: 0xf5b287b9 │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vabd.s8 q4, , q12 │ │ │ │ - @ instruction: 0xf5b28642 │ │ │ │ + vabd.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b28640 │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vshl.s8 d8, d17, d18 │ │ │ │ - bcs 0xf7f24 │ │ │ │ - strbhi pc, [r1], #3 @ │ │ │ │ + vqshl.s8 d8, d9, d18 │ │ │ │ + bcs 0xf8080 │ │ │ │ + ldrthi pc, [r9], #3 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -203474,55 +203565,55 @@ │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ ldrd pc, [sl], -sp │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ - mrc2 7, 4, pc, cr0, cr12, {7} │ │ │ │ + mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ bicseq r9, sl, r5, lsl #22 │ │ │ │ sbcshi pc, r9, #64, 2 │ │ │ │ - blmi 0xff11eee4 │ │ │ │ - blls 0x430f50 │ │ │ │ + blmi 0xff11f048 │ │ │ │ + blls 0x4310b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - strdlt r8, [pc], -sl │ │ │ │ + strdlt r8, [pc], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf4018ff0 │ │ │ │ strcs r1, [r0, -r0, asr #4] │ │ │ │ svcne 0x0040f5b2 │ │ │ │ vst4.16 {d13-d16}, [r3 :256], r3 │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ sbcsle r6, r9, r8, ror #31 │ │ │ │ svcvs 0x00e8f5b2 │ │ │ │ msrhi (UNDEF: 102), r0 │ │ │ │ svcvc 0x0050f5b2 │ │ │ │ - strhi pc, [r2, -r1] │ │ │ │ + strhi pc, [r0, -r1] │ │ │ │ andshi pc, r9, #0, 4 │ │ │ │ svcvc 0x00a0f5b2 │ │ │ │ - rschi pc, r7, r2 │ │ │ │ + rschi pc, r5, r2 │ │ │ │ ldrbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ @ instruction: 0xf0012a40 │ │ │ │ - @ instruction: 0xf5b28745 │ │ │ │ + @ instruction: 0xf5b28743 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - bcs 0xf8b9c │ │ │ │ + bcs 0xf8cf8 │ │ │ │ ldrmi sp, [r9], -sl, asr #3 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - blls 0x256814 │ │ │ │ + blls 0x256980 │ │ │ │ bicseq r9, fp, fp, lsl #20 │ │ │ │ - strhi pc, [r7, -r2, lsl #2] │ │ │ │ + strhi pc, [r4, -r2, lsl #2] │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd70a8 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd720c │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ ldrle r0, [r5, #1631]! @ 0x65f │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xcc00e9cd │ │ │ │ andscc pc, r4, #13762560 @ 0xd20000 │ │ │ │ eorcs pc, r4, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf81af7fc │ │ │ │ @@ -203533,50 +203624,50 @@ │ │ │ │ movthi pc, #20480 @ 0x5000 @ │ │ │ │ rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ bicshi pc, pc, #1 │ │ │ │ orrshi pc, r3, #0, 4 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ msrhi CPSR_fsc, #0 │ │ │ │ - strbhi pc, [pc, #-512] @ 0xd6dc4 @ │ │ │ │ + strbhi pc, [pc, #-512] @ 0xd6f28 @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ strthi pc, [lr], #-1 │ │ │ │ sbcshi pc, r6, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - stmdage r8, {r0, r2, r3, r4, r5, r6, sl, pc} │ │ │ │ - stc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ - blcs 0x1bdc10 │ │ │ │ + stmdage r8, {r2, r3, r4, r5, r6, sl, pc} │ │ │ │ + stc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ + blcs 0x1bdd74 │ │ │ │ svcge 0x007ef43f │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorsne pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldc2 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ biceq lr, sl, r5, ror r7 │ │ │ │ andshi pc, fp, #64, 2 │ │ │ │ addcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0012a02 │ │ │ │ - bcs 0x1b70f8 │ │ │ │ + bcs 0x1b725c │ │ │ │ andhi pc, r8, r1 │ │ │ │ vst1.8 {d18-d19}, [pc], r1 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ - b 0x157824 │ │ │ │ + b 0x157988 │ │ │ │ @ instruction: 0xf0000201 │ │ │ │ @ instruction: 0xf5b287d8 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vcgt.s8 d8, d18, d4 │ │ │ │ - @ instruction: 0xf5b28287 │ │ │ │ + vcge.s8 q4, q1, q13 │ │ │ │ + @ instruction: 0xf5b28285 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vqshl.s8 d8, d25, d18 │ │ │ │ - @ instruction: 0xf5b28520 │ │ │ │ + vshl.s8 d8, d31, d18 │ │ │ │ + @ instruction: 0xf5b2851d │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vshl.s8 q4, q14, q2 │ │ │ │ - bcs 0xfe0f72ec │ │ │ │ - ldrbhi pc, [ip], #4 @ │ │ │ │ + vshl.s8 q4, q9, q2 │ │ │ │ + bcs 0xfe0f7424 │ │ │ │ + ldrbhi pc, [r2], #4 @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - strthi pc, [r2], -r4 │ │ │ │ + ldrhi pc, [r8], -r4 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ stmdage r8, {r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ mrc2 7, 2, pc, cr6, cr12, {7} │ │ │ │ submi pc, r1, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @@ -203584,23 +203675,23 @@ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x004bf43f │ │ │ │ ldr r2, [r2, -r1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vand d8, d0, d1 │ │ │ │ + vrhadd.s8 d8, d0, d15 │ │ │ │ @ instruction: 0xf5b28218 │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 q4, q8, q11 │ │ │ │ + vhadd.s8 q4, q8, q10 │ │ │ │ @ instruction: 0xf5b28629 │ │ │ │ @ instruction: 0xf0027f80 │ │ │ │ - @ instruction: 0xf5b280bb │ │ │ │ + @ instruction: 0xf5b280b9 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - bcs 0xf72f8 │ │ │ │ + bcs 0xf7454 │ │ │ │ svcge 0x0016f47f │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ @@ -203632,80 +203723,80 @@ │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnshi pc, r1 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x25639c │ │ │ │ + blls 0x256500 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x1b8f3c │ │ │ │ - strbhi pc, [ip, -r2]! @ │ │ │ │ + blcs 0x1b9090 │ │ │ │ + strbhi pc, [r8, -r2]! @ │ │ │ │ svclt 0x00152b01 │ │ │ │ rscvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ - adcsmi pc, r5, #64, 12 @ 0x4000000 │ │ │ │ + andsvs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ ldc2l 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ vst1.32 {d30-d32}, [pc :256], r1 │ │ │ │ vaddl.s8 q11, d0, d0 │ │ │ │ addmi r1, r2, #0 │ │ │ │ - strthi pc, [r9], #-1 │ │ │ │ + strthi pc, [r7], #-1 │ │ │ │ adcshi pc, r8, r0, lsl #4 │ │ │ │ addvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0014282 │ │ │ │ - vqshl.s8 d8, d3, d0 │ │ │ │ + vqshl.s8 d8, d1, d0 │ │ │ │ vst2. {d24-d27}, [pc :256]! │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ addhi pc, r1, #1 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf1b28268 │ │ │ │ @ instruction: 0xf47f2f01 │ │ │ │ ldrmi sl, [r9], -sp, lsl #29 │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - blls 0x416504 │ │ │ │ + blls 0x416670 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r8, {r0, r2, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ vrshr.s64 d17, d9, #64 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ ldrbt pc, [ip], -r5, lsr #25 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ - strthi pc, [r6], r1 │ │ │ │ + strthi pc, [r4], r1 │ │ │ │ svcvs 0x0034f5b2 │ │ │ │ rschi pc, r9, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b2 │ │ │ │ - strbhi pc, [pc, #-1]! @ 0xd7203 @ │ │ │ │ + strbhi pc, [sp, #-1]! @ │ │ │ │ ldrbthi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b2 │ │ │ │ - ldrhi pc, [lr, r1] │ │ │ │ + ldrhi pc, [ip, r1] │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - ldrbthi pc, [r7], r1 @ │ │ │ │ + ldrbthi pc, [r5], r1 @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ mcrge 4, 3, pc, cr0, cr15, {3} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - stc2l 7, cr15, [r4], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x228af4 │ │ │ │ + blls 0x228c58 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #31 │ │ │ │ - bcs 0xf8624 │ │ │ │ + bcs 0xf877c │ │ │ │ mcrge 4, 2, pc, cr12, cr15, {1} @ │ │ │ │ - @ instruction: 0x53b4f64c │ │ │ │ + mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rscsvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7fb202c │ │ │ │ ldrt pc, [ip], -r9, ror #30 @ │ │ │ │ subvs pc, r0, pc, asr #8 │ │ │ │ andne pc, r0, r0, asr #5 │ │ │ │ @@ -203719,192 +203810,192 @@ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vst4. {d24-d27}, [pc :64], fp │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrrc2 7, 15, pc, lr, cr12 @ │ │ │ │ - blcs 0xfdee0 │ │ │ │ + stc2l 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ + blcs 0xfe044 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorseq pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + addsne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ ldc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ @ instruction: 0xf5b2e60d │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ vhadd.s8 q4, q0, q14 │ │ │ │ @ instruction: 0xf5b28329 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b28084 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - bcs 0xf74b0 │ │ │ │ + bcs 0xf7614 │ │ │ │ ldclge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ ldrb pc, [r0, #3097]! @ 0xc19 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vcge.s8 d8, d0, d10 │ │ │ │ + vcge.s8 d8, d0, d9 │ │ │ │ vst2.16 {d24-d27}, [pc :128], r8 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnhi pc, r1 │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ vst4. {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r2], {252} @ 0xfc │ │ │ │ - blcs 0x1bdf78 │ │ │ │ + ldc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ + blcs 0x1be0dc │ │ │ │ stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcsvc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xffb95336 │ │ │ │ + blx 0xffb9549a │ │ │ │ @ instruction: 0xf5b2e5c1 │ │ │ │ @ instruction: 0xf0016fa8 │ │ │ │ - vshl.s8 q4, , q0 │ │ │ │ + vshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b28492 │ │ │ │ @ instruction: 0xf0016f88 │ │ │ │ - @ instruction: 0xf5b285cd │ │ │ │ + @ instruction: 0xf5b285cb │ │ │ │ @ instruction: 0xf0016fa0 │ │ │ │ - @ instruction: 0xf5b285a4 │ │ │ │ + @ instruction: 0xf5b285a2 │ │ │ │ @ instruction: 0xf47f6f80 │ │ │ │ ldrmi sl, [r9], -pc, lsr #27 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fc13 │ │ │ │ + @ instruction: 0xf8d6fc15 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, pc, r0, lsl #5 │ │ │ │ - ldrbhi pc, [r4, #-258]! @ 0xfffffefe @ │ │ │ │ + ldrbhi pc, [r1, #-258]! @ 0xfffffefe @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64cad9b │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x198080 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x1981e4 │ │ │ │ @ instruction: 0xf64c038c │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + vrshr.s64 q11, q14, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ @ instruction: 0xff92f7fb │ │ │ │ @ instruction: 0xf5b2e589 │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vmin.s8 d8, d0, d29 │ │ │ │ + vmin.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b283c1 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b2855c │ │ │ │ + @ instruction: 0xf5b2855a │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b28539 │ │ │ │ + @ instruction: 0xf5b28537 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ @ instruction: 0x4619ad77 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6fbdb │ │ │ │ + @ instruction: 0xf8d6fbdd │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - strbhi pc, [lr], #66 @ 0x42 @ │ │ │ │ + strbhi pc, [fp], #66 @ 0x42 @ │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64cad63 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - bl 0x157cf0 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x157e54 │ │ │ │ stmdbge r8, {r0, r7, r9} │ │ │ │ cmppcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ stceq 5, cr14, [sl], {87} @ 0x57 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ tstls ip, r1, lsl r3 │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ andcs pc, r3, #201326595 @ 0xc000003 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ vsubl.u8 , d3, d8 │ │ │ │ andls r1, r9, #128, 4 │ │ │ │ - b 0x11197c4 │ │ │ │ + b 0x1119928 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ vmull.u8 q13, d3, d8 │ │ │ │ movwls r4, #20739 @ 0x5103 │ │ │ │ strtmi r4, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf7f9920b │ │ │ │ - blls 0x25664c │ │ │ │ + blls 0x2567b0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf403adfd │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ ldrmi sl, [r9], -r7, asr #26 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - @ instruction: 0xf8d6fbb3 │ │ │ │ + @ instruction: 0xf8d6fbb5 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57f065b │ │ │ │ @ instruction: 0xf8ddad21 │ │ │ │ - @ instruction: 0xf64cc02c │ │ │ │ - vqdmlal.s q11, d16, d0[5] │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vhadd.s8 d28, d13, d28 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmlal.s q8, d0, d0[7] │ │ │ │ @ instruction: 0x46210233 │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ @ instruction: 0xf80cf7fc │ │ │ │ vst3.8 {d30,d32,d34}, [pc] │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r7, r1]! │ │ │ │ + strhi pc, [r5, r1]! │ │ │ │ strbhi pc, [ip], #512 @ 0x200 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.16 {d24}, [pc :256], r9 │ │ │ │ + vst1.16 {d24}, [pc :256], r7 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [sp, -r1] @ │ │ │ │ + strbhi pc, [fp, -r1] @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r4, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111794c │ │ │ │ + b 0x1117ab0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115ef1c │ │ │ │ + b 0x115f080 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rscmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe91551e │ │ │ │ - beq 0x71087c │ │ │ │ + blx 0xfe915682 │ │ │ │ + beq 0x7109e0 │ │ │ │ strbne pc, [r0, -r3, asr #7] @ │ │ │ │ mrseq pc, CPSR @ │ │ │ │ svclt 0x008c290b │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ stmdacs r0, {r0} │ │ │ │ strhi pc, [r0], -r0, asr #32 │ │ │ │ rsbsvs pc, r2, #50331648 @ 0x3000000 │ │ │ │ svcvs 0x0072f5b2 │ │ │ │ ldcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ - ldmvc sp, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdane r1, {r1, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf57f0652 │ │ │ │ ldcvs 12, cr10, [r2, #-708]! @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0000c98 │ │ │ │ @ instruction: 0xf8d20010 │ │ │ │ vaddl.u8 q14, d3, d0 │ │ │ │ @@ -203913,120 +204004,120 @@ │ │ │ │ ldrbeq sp, [r5], r2, lsl #2 │ │ │ │ stcge 5, cr15, [r2], #252 @ 0xfc │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xf47f4214 │ │ │ │ @ instruction: 0x4630ac9d │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf00b9107 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ movweq lr, #23005 @ 0x59dd │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ vmoveq r0, fp, d10 │ │ │ │ rsbseq pc, r0, #2 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ streq lr, [r2, #-2691] @ 0xfffff57d │ │ │ │ - @ instruction: 0xf850f7de │ │ │ │ + @ instruction: 0xf816f7de │ │ │ │ strmi r2, [r6], -r0, lsl #24 │ │ │ │ stmdbls r7, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4628 │ │ │ │ tstcs r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf7cd9305 │ │ │ │ - blls 0x256b6c │ │ │ │ + blls 0x256b70 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ @ instruction: 0x46314632 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strbmi r3, [r0, r2, lsl #6] │ │ │ │ stmdage r8, {r1, r3, r4, r5, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xfed155f8 │ │ │ │ + blx 0xfed9575c │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addscc pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe4155f0 │ │ │ │ + blx 0xfe415754 │ │ │ │ stmdage r8, {r0, r1, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf9daf7fc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subseq pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xfe115608 │ │ │ │ + blx 0xfe11576c │ │ │ │ stmdage r8, {r0, r1, r2, r4, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfe715628 │ │ │ │ - blcs 0x1be26c │ │ │ │ + blx 0xfe79578c │ │ │ │ + blcs 0x1be3d0 │ │ │ │ mrrcge 4, 3, pc, r0, cr15 @ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subseq pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1d15628 │ │ │ │ + blx 0x1d1578c │ │ │ │ vst3.16 {d30-d32}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ andsmi r1, sl, r0, lsl #4 │ │ │ │ svccs 0x0001f1b2 │ │ │ │ - strbhi pc, [r7, -r2]! @ │ │ │ │ + ldrbhi pc, [pc, -r2] @ │ │ │ │ addshi pc, sp, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [sp], -r2 │ │ │ │ + ldrhi pc, [r8], -r2 │ │ │ │ strthi pc, [sp], #-512 @ 0xfffffe00 │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - ldrbhi pc, [r2, #2]! @ │ │ │ │ - ldrbhi pc, [sl, #-513]! @ 0xfffffdff @ │ │ │ │ + strbhi pc, [sp, #2]! @ │ │ │ │ + ldrbhi pc, [r8, #-513]! @ 0xfffffdff @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - strbhi pc, [r7, r2]! @ │ │ │ │ + ldrbhi pc, [pc, r2] @ │ │ │ │ svcvc 0x0000f5b2 │ │ │ │ - ldrhi pc, [lr, r2]! │ │ │ │ + ldrhi pc, [r6, r2]! │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1117ae4 │ │ │ │ + b 0x1117c48 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f0b4 │ │ │ │ + b 0x115f218 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff6156b4 │ │ │ │ + blx 0xff615818 │ │ │ │ @ instruction: 0xf5b2e401 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vqadd.s8 d8, d16, d18 │ │ │ │ @ instruction: 0xf5b281d5 │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b28796 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b28780 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blx 0xd156f8 │ │ │ │ - blcs 0x1be33c │ │ │ │ - blge 0xffb1480c │ │ │ │ + blx 0xd9585c │ │ │ │ + blcs 0x1be4a0 │ │ │ │ + blge 0xffb14970 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x3156f8 │ │ │ │ - bllt 0xff8d5720 │ │ │ │ + blx 0x31585c │ │ │ │ + bllt 0xff8d5884 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf1b2401a │ │ │ │ @ instruction: 0xf0032f01 │ │ │ │ - vqsub.s8 q4, q0, q3 │ │ │ │ + vhsub.s8 q4, q0, q7 │ │ │ │ @ instruction: 0xf5b2830a │ │ │ │ @ instruction: 0xf0036fe0 │ │ │ │ - vqsub.s8 d8, d17, d8 │ │ │ │ - @ instruction: 0xf5b2819d │ │ │ │ + vqsub.s8 d8, d17, d0 │ │ │ │ + @ instruction: 0xf5b2819b │ │ │ │ @ instruction: 0xf0037f00 │ │ │ │ - vhadd.s8 q4, , │ │ │ │ - bcs 0xf96fc │ │ │ │ - andhi pc, sp, r3 │ │ │ │ + vhadd.s8 q4, , │ │ │ │ + bcs 0xf9858 │ │ │ │ + andhi pc, r5, r3 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -204040,138 +204131,138 @@ │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f6c030 │ │ │ │ @ instruction: 0xf7fffa73 │ │ │ │ @ instruction: 0xf44fbba0 │ │ │ │ vaddw.s8 q11, q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r5, #-2] │ │ │ │ + strhi pc, [r1, #-2] │ │ │ │ @ instruction: 0x83bdf200 │ │ │ │ asrvs pc, pc, #8 @ │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.8 {d24}, [pc], r2 │ │ │ │ + vst1.64 {d24-d26}, [pc :256], sl │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbthi pc, [pc], r1, lsl #4 @ │ │ │ │ + strbthi pc, [sp], r1, lsl #4 @ │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst3.32 {d24,d26,d28}, [pc :256], r6 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc :256], r0 │ │ │ │ vaddw.s8 q11, q8, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [sl, #2] │ │ │ │ + strhi pc, [r4, #2] │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1117c48 │ │ │ │ + b 0x1117dac │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f218 │ │ │ │ + b 0x115f37c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rscmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x995818 │ │ │ │ - bllt 0x14d5840 │ │ │ │ + blx 0x99597c │ │ │ │ + bllt 0x14d59a4 │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3.8 {d24,d26,d28}, [pc :256], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrbthi pc, [lr], #0 @ │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ stmdage r8, {r0, r3, r4, r5, r8, r9, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255db8 │ │ │ │ + blls 0x255f1c │ │ │ │ @ instruction: 0xf53f029f │ │ │ │ - blls 0x402540 │ │ │ │ + blls 0x4026a4 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 3, cr8, [r3, #-440]! @ 0xfffffe48 │ │ │ │ + ldcvs 3, cr8, [r3, #-400]! @ 0xfffffe70 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [r2], -r3 @ │ │ │ │ + ldrthi pc, [r8], -r3 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621ab1b │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ @ instruction: 0xf7fff93b │ │ │ │ @ instruction: 0xf5b2bb12 │ │ │ │ @ instruction: 0xf0006f50 │ │ │ │ @ instruction: 0xf5b284a4 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf5b28479 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ stmdage r8, {r0, r2, r8, r9, fp, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ @ instruction: 0xf91cf7fc │ │ │ │ - bls 0x3fe4f8 │ │ │ │ + bls 0x3fe65c │ │ │ │ @ instruction: 0xf102029d │ │ │ │ - bcs 0x1379c4 │ │ │ │ - rsbhi pc, sp, r2, asr #32 │ │ │ │ + bcs 0x137b1c │ │ │ │ + rsbhi pc, sl, r2, asr #32 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - ldmdavs fp, {r4, r8, r9, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe050c │ │ │ │ - bge 0xffb14a0c │ │ │ │ + blcs 0xe0670 │ │ │ │ + bge 0xffb14b70 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorpl pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + addvs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf908f7f6 │ │ │ │ - blt 0xff8d5920 │ │ │ │ + blt 0xff8d5a84 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ strthi pc, [sl], -r0 │ │ │ │ svcvs 0x00c0f5b2 │ │ │ │ ldrhi pc, [r5], -r0 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ - bge 0xff594b38 │ │ │ │ + bge 0xff594c9c │ │ │ │ @ instruction: 0xf7fca808 │ │ │ │ stmdbge r8, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ @ instruction: 0xf7fff8ef │ │ │ │ vst1.64 {d27-d28}, [pc], r6 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [pc, #-0] @ 0xd7964 │ │ │ │ + strhi pc, [pc, #-0] @ 0xd7ac8 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0xfed14b7c │ │ │ │ + bge 0xfed14ce0 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf826f7fc │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf8ccf7f6 │ │ │ │ - blt 0xfe9d5998 │ │ │ │ + blt 0xfe9d5afc │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst1.64 {d24-d26}, [pc :64], r2 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ ldrthi pc, [r9], r0 @ │ │ │ │ @@ -204184,334 +204275,334 @@ │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s q8, d16, d1[1] │ │ │ │ @ instruction: 0xf7f6020a │ │ │ │ @ instruction: 0xf7fff8a9 │ │ │ │ vst1.32 {d27-d28}, [pc], r0 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strhi pc, [r1, r0] │ │ │ │ + strhi pc, [r0, r0] │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - bge 0x1b94c08 │ │ │ │ + bge 0x1b94d6c │ │ │ │ setend be │ │ │ │ - stmdage r8, {r3, r5, r8, r9, sl, pc} │ │ │ │ + stmdage r8, {r0, r2, r5, r8, r9, sl, pc} │ │ │ │ @ instruction: 0x46044619 │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x255b6c │ │ │ │ + blls 0x255cd0 │ │ │ │ @ instruction: 0xf53f0658 │ │ │ │ - blls 0x40239c │ │ │ │ + blls 0x402500 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - ldcvs 4, cr8, [r3, #-876]! @ 0xfffffc94 │ │ │ │ + ldcvs 4, cr8, [r3, #-836]! @ 0xfffffcbc │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - subshi pc, r2, #4 │ │ │ │ + subhi pc, r8, #4 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ strtmi sl, [r1], -r9, asr #20 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ @ instruction: 0xf7fff869 │ │ │ │ @ instruction: 0xf5b2ba40 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b28601 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b285ec │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r8, {r0, r1, r4, r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xffaaf7fb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbseq pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf850f7f6 │ │ │ │ - blt 0xad5a90 │ │ │ │ + blt 0xad5bf4 │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ ldrhi pc, [pc], r0 │ │ │ │ svcvs 0x0070f5b2 │ │ │ │ ldrbthi pc, [r4], -r0 @ │ │ │ │ svcvs 0x0050f5b2 │ │ │ │ - bge 0x794ca8 │ │ │ │ + bge 0x794e0c │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ - blls 0x255b7c │ │ │ │ + blls 0x255ce0 │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - ldrbthi pc, [r4], r1, lsl #2 @ │ │ │ │ + ldrbthi pc, [r1], r1, lsl #2 @ │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 7, cr8, [r3, #-600]! @ 0xfffffda8 │ │ │ │ + ldcvs 7, cr8, [r3, #-588]! @ 0xfffffdb4 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addshi pc, r9, #3 │ │ │ │ + addhi pc, pc, #3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4621a9fd │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf7f6020d │ │ │ │ @ instruction: 0xf7fff81d │ │ │ │ @ instruction: 0xf5b2b9f4 │ │ │ │ @ instruction: 0xf0016f24 │ │ │ │ - @ instruction: 0xf5b282e0 │ │ │ │ + @ instruction: 0xf5b282de │ │ │ │ @ instruction: 0xf0016f30 │ │ │ │ - @ instruction: 0xf5b282b7 │ │ │ │ + @ instruction: 0xf5b282b5 │ │ │ │ @ instruction: 0xf47f6f20 │ │ │ │ ldrmi sl, [r9], -r7, ror #19 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fc970c │ │ │ │ - @ instruction: 0xf8d6f84b │ │ │ │ + @ instruction: 0xf8d6f84d │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, r9, r0, lsl #5 │ │ │ │ - sbcshi pc, r6, r2, lsl #2 │ │ │ │ + sbcshi pc, r3, r2, lsl #2 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64ca9d3 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vrshr.s64 q11, q10, #64 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xffd15b44 │ │ │ │ + blx 0xffd15ca8 │ │ │ │ stmiblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0064f5b2 │ │ │ │ - msrhi SPSR_s, r1 │ │ │ │ + msrhi SPSR_x, r1 │ │ │ │ svcvs 0x0074f5b2 │ │ │ │ - cmpphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ ldmibge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9305 │ │ │ │ - blls 0x255bec │ │ │ │ + blls 0x255d58 │ │ │ │ @ instruction: 0xf53f01dd │ │ │ │ @ instruction: 0xf8d6a9ad │ │ │ │ @ instruction: 0x065c30d0 │ │ │ │ stmibge r8!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ stmdals r8, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ stmdavs fp, {r0, r3, sl, fp, ip, pc} │ │ │ │ - bls 0x3693b0 │ │ │ │ + bls 0x369514 │ │ │ │ @ instruction: 0xf0134627 │ │ │ │ tstle r5, lr, lsl #30 │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ @ instruction: 0x06d84313 │ │ │ │ ldmibge r8, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f07d3 │ │ │ │ - blls 0x3c220c │ │ │ │ + blls 0x3c2370 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ - blcs 0x1785d8 │ │ │ │ + blcs 0x178714 │ │ │ │ stmibge lr, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0, -r1] │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge r8, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r5, #81788928 @ 0x4e00000 │ │ │ │ + msreq CPSR_fc, #-268435452 @ 0xf0000004 │ │ │ │ movweq pc, #49856 @ 0xc2c0 @ │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00a2305 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1314ce4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1314e48 │ │ │ │ @ instruction: 0xf7dd9805 │ │ │ │ - strmi pc, [r4], -r5, asr #26 │ │ │ │ + strmi pc, [r4], -fp, lsl #26 │ │ │ │ @ instruction: 0xf7dd4638 │ │ │ │ - andls pc, r5, r1, asr #26 │ │ │ │ + andls pc, r5, r7, lsl #26 │ │ │ │ @ instruction: 0xf7dd4628 │ │ │ │ - blls 0x2970f4 │ │ │ │ + blls 0x297170 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwls r4, #9730 @ 0x2602 │ │ │ │ stmdbls r5, {sp} │ │ │ │ andls r4, r1, r3, ror #12 │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf78fc000 │ │ │ │ - @ instruction: 0xf7fff931 │ │ │ │ + @ instruction: 0xf7fff87f │ │ │ │ @ instruction: 0xf5b2ba2d │ │ │ │ @ instruction: 0xf0017f10 │ │ │ │ - @ instruction: 0xf5b28038 │ │ │ │ + @ instruction: 0xf5b28036 │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b28008 │ │ │ │ + @ instruction: 0xf5b28006 │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ @ instruction: 0x4619a955 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb970c │ │ │ │ - blls 0x257b28 │ │ │ │ + blls 0x257c94 │ │ │ │ bicseq r9, fp, fp, lsl #20 │ │ │ │ - rsbshi pc, r2, r2, lsl #2 │ │ │ │ + rsbhi pc, pc, r2, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xd7d94 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd7ef8 │ │ │ │ stceq 0, cr15, [sl], {79} @ 0x4f │ │ │ │ @ instruction: 0xf57f065f │ │ │ │ @ instruction: 0xf64ca93f │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x198938 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x198a9c │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf64ccc00 │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf85c3264 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ @ instruction: 0xf7fff99f │ │ │ │ @ instruction: 0xf5b2b92a │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b28192 │ │ │ │ + @ instruction: 0xf5b28190 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b2816d │ │ │ │ + @ instruction: 0xf5b2816b │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ @ instruction: 0x4619a91d │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb970c │ │ │ │ - @ instruction: 0xf8d6ff81 │ │ │ │ + @ instruction: 0xf8d6ff83 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, ip, r0, lsl #5 │ │ │ │ - sbchi pc, lr, r2, lsl #2 │ │ │ │ + sbchi pc, fp, r2, lsl #2 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ @ instruction: 0xf64ca909 │ │ │ │ - vsubw.s8 q11, q0, d20 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 q11, d0, d4 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x195cda │ │ │ │ + blx 0x195e3e │ │ │ │ ldmlt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ - msrhi CPSR_sx, #1 │ │ │ │ + msrhi CPSR_s, #1 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - rscshi pc, sp, #1 │ │ │ │ + rscshi pc, fp, #1 │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1402148 │ │ │ │ + b 0x14022ac │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ @ instruction: 0xf7ffff9d │ │ │ │ vst2. {d27-d28}, [pc], sl │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r8, -r2]! @ │ │ │ │ - strbhi pc, [ip], -r0, lsl #4 @ │ │ │ │ + strbhi pc, [r0, -r2]! @ │ │ │ │ + strbhi pc, [sl], -r0, lsl #4 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 d8, d2, d5 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ + vabd.s8 d8, d2, d13 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], r6 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [r4], r2 │ │ │ │ + strhi pc, [ip], r2 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r3, r5, r7, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11181dc │ │ │ │ + b 0x1118340 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f7ac │ │ │ │ + b 0x115f910 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff58f7f5 │ │ │ │ stmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst1.64 {d24}, [pc] │ │ │ │ + vst1.64 {d24}, [pc], r7 │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrthi pc, [ip], r0, lsl #4 @ │ │ │ │ + ldrthi pc, [sl], r0, lsl #4 @ │ │ │ │ orrvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vaba.s8 q4, q1, │ │ │ │ - vst4. {d24-d27}, [pc], r8 │ │ │ │ + vaba.s8 q4, q1, │ │ │ │ + vst4. {d24-d27}, [pc], r4 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - ldrhi pc, [sp], r2 │ │ │ │ + ldrhi pc, [r5], r2 │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldmdaeq r9, {r0, r1, r2, r3, r4, r6, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1118270 │ │ │ │ + b 0x11183d4 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x115f840 │ │ │ │ + b 0x115f9a4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicvs pc, r0, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vst1.64 {d24-d27}, [pc :256], r5 │ │ │ │ + vst1.64 {d24-d27}, [pc :256], r3 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ stmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14022c8 │ │ │ │ + b 0x140242c │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vrshr.s64 d18, d21, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-773 @ 0xfffffcfb │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f5930c │ │ │ │ @ instruction: 0xf7fffedd │ │ │ │ @ instruction: 0xf5b2b80a │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ - vqsub.s8 d8, d17, d16 │ │ │ │ - @ instruction: 0xf5b283ce │ │ │ │ + vhsub.s8 d8, d17, d26 │ │ │ │ + @ instruction: 0xf5b283cc │ │ │ │ @ instruction: 0xf0026f40 │ │ │ │ - @ instruction: 0xf5b28282 │ │ │ │ + @ instruction: 0xf5b2827c │ │ │ │ @ instruction: 0xf0026f50 │ │ │ │ - @ instruction: 0xf5b28255 │ │ │ │ + @ instruction: 0xf5b2824f │ │ │ │ @ instruction: 0xf47e6f20 │ │ │ │ @ instruction: 0xf013aff7 │ │ │ │ @ instruction: 0xf47e0c40 │ │ │ │ ldmdaeq r9, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ @@ -204523,1225 +204614,1224 @@ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fac30b │ │ │ │ @ instruction: 0xf7fefd17 │ │ │ │ @ instruction: 0xf44fbfda │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - @ instruction: 0x83b2f002 │ │ │ │ + @ instruction: 0x83aaf002 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ vhsub.s8 d4, d17, d10 │ │ │ │ - vst2.16 {d24-d27}, [pc :128], r3 │ │ │ │ + vst2.16 {d24-d27}, [pc :128], r1 │ │ │ │ vaddw.s8 q11, q0, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ mvnhi pc, #2 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64], r5 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64], r0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ svcge 0x00b6f47e │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + b 0x14a44ec │ │ │ │ + @ instruction: 0xf0020c53 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf00c4e04 │ │ │ │ + movwmi r0, #44048 @ 0xac10 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13d87c8 │ │ │ │ - vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d4 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - teqphi lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ + teqphi r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + vbic.i32 d20, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64d030d │ │ │ │ vrshr.s64 d20, d5, #64 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fbc030 │ │ │ │ @ instruction: 0xf7fefc37 │ │ │ │ @ instruction: 0xf5b2bf8a │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vcgt.s8 d8, d17, d10 │ │ │ │ - @ instruction: 0xf5b28268 │ │ │ │ + vcgt.s8 d8, d17, d0 │ │ │ │ + @ instruction: 0xf5b28266 │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vshl.s8 d8, d2, d17 │ │ │ │ - @ instruction: 0xf5b28510 │ │ │ │ + vqshl.s8 q4, q12, │ │ │ │ + @ instruction: 0xf5b2850d │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vabd.s8 q4, , │ │ │ │ - bcs 0xfe0f8548 │ │ │ │ - ldrbhi pc, [r4, r3]! @ │ │ │ │ + vaba.s8 d8, d19, d31 │ │ │ │ + bcs 0xfe0f8680 │ │ │ │ + strbhi pc, [sl, r3]! @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ - ldrbhi pc, [r8, r3] @ │ │ │ │ + strbhi pc, [lr, r3] @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ stmdage r8, {r2, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ mrc2 7, 3, pc, cr14, cr11, {7} │ │ │ │ rscsne pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf001400a │ │ │ │ - @ instruction: 0xf5b283a9 │ │ │ │ + @ instruction: 0xf5b283a7 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ vqrdmlsh.s q13, , d2[7] │ │ │ │ andls r4, r8, #536870916 @ 0x20000004 │ │ │ │ addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0030849 │ │ │ │ andls r0, r9, #3840 @ 0xf00 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - b 0x111b2b4 │ │ │ │ + b 0x111b418 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ tstls sl, r0, lsl r2 │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ stmdbge r8, {r1, r3, r8, r9, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ @ instruction: 0xf7fb920b │ │ │ │ - blls 0x256c4c │ │ │ │ + blls 0x256db0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ vst2.8 {d10-d11}, [r3], r5 │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf63f6fe8 │ │ │ │ @ instruction: 0xf7fea8bd │ │ │ │ stceq 15, cr11, [sl], {81} @ 0x51 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc pc, r3, r3, asr #7 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ strbeq r4, [r8], -pc, lsr #12 │ │ │ │ - addhi pc, r3, #1073741840 @ 0x40000010 │ │ │ │ + addhi pc, r1, #1073741840 @ 0x40000010 │ │ │ │ ldmeq sl, {r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldmdaeq r9, {r1, r3, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0016800 │ │ │ │ @ instruction: 0xf0030110 │ │ │ │ - b 0x111b0f0 │ │ │ │ + b 0x111b254 │ │ │ │ @ instruction: 0xf010040c │ │ │ │ strtmi r0, [r0], lr, lsl #30 │ │ │ │ - b 0x118c4d4 │ │ │ │ - @ instruction: 0x43210105 │ │ │ │ + b 0x124c638 │ │ │ │ + @ instruction: 0x43210102 │ │ │ │ @ instruction: 0xf10106c9 │ │ │ │ - vmlal.u q12, d3, d2[6] │ │ │ │ + vmlal.u q12, d3, d0[6] │ │ │ │ strmi r2, [ip], -r1, lsl #2 │ │ │ │ ldrmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ vmls.i8 d2, d1, d16 │ │ │ │ - ldrtmi r8, [r0], -r2, ror #4 │ │ │ │ + ldrtmi r8, [r0], -r0, ror #4 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blx 0x51410e │ │ │ │ + blx 0x94270 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - bls 0x244008 │ │ │ │ + bls 0x24416c │ │ │ │ addeq lr, r2, r4, asr #20 │ │ │ │ - ldc2l 7, cr15, [r8, #480] @ 0x1e0 │ │ │ │ + stc2 7, cr15, [r6, #-480]! @ 0xfffffe20 │ │ │ │ @ instruction: 0xf7784605 │ │ │ │ - blls 0x296630 │ │ │ │ + blls 0x2964cc │ │ │ │ ldrbeq r4, [fp], -r6, lsl #12 │ │ │ │ - msrhi SPSR_fx, r3, asr #2 │ │ │ │ + msrhi SPSR_, r3, asr #2 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4639 │ │ │ │ - @ instruction: 0xf778fb3d │ │ │ │ - strbmi pc, [r1], -r1, asr #18 @ │ │ │ │ + @ instruction: 0xf778fb03 │ │ │ │ + strbmi pc, [r1], -pc, lsl #17 @ │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7dd4604 │ │ │ │ - blmi 0xff0d6df4 │ │ │ │ + blmi 0xff0d6e70 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r3!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ stmiane fp!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6429300 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf930f779 │ │ │ │ + @ instruction: 0xf87ef779 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfe5960d2 │ │ │ │ + blx 0x1716236 │ │ │ │ svclt 0x008cf7fe │ │ │ │ eorpl pc, sp, sl, asr #4 │ │ │ │ andeq pc, r6, r0, asr #5 │ │ │ │ addscc pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ svclt 0x000c2f00 │ │ │ │ ldrmi r4, [r0], r0, lsl #13 │ │ │ │ ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ mcrge 4, 5, pc, cr14, cr14, {3} @ │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417548 │ │ │ │ + blls 0x4176b4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4630 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vsubl.s8 q11, d16, d9 │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ @ instruction: 0xf7fefcc7 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ ldc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbne pc, sp, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ ldc2 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr14, {7} │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x257468 │ │ │ │ + blls 0x2575cc │ │ │ │ addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - @ instruction: 0x83a4f101 │ │ │ │ + @ instruction: 0x83a1f101 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-8]! │ │ │ │ + ldcvs 3, cr8, [r3, #-1020]! @ 0xfffffc04 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [r4], r2 │ │ │ │ + ldrhi pc, [sl], r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae73 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vsubl.s8 q8, d16, d5 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ @ instruction: 0xf7fefc93 │ │ │ │ stmdage r8, {r1, r3, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ stc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - bls 0x3fee30 │ │ │ │ + bls 0x3fef94 │ │ │ │ setend be │ │ │ │ - bcs 0x138fa4 │ │ │ │ - ldrbthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ + bcs 0x1390fc │ │ │ │ + ldrbthi pc, [fp], #-65 @ 0xffffffbf @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r2, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe0e44 │ │ │ │ + blcs 0xe0fa8 │ │ │ │ mcrge 4, 2, pc, cr12, cr14, {1} @ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcsvs pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + eorseq pc, r9, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ stc2l 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ mcrlt 7, 2, pc, cr3, cr14, {7} @ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ movwls r4, #22020 @ 0x5604 │ │ │ │ mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ @ instruction: 0xf8969b05 │ │ │ │ stmdbls ip, {r0, r1, r4, r6, r7, sp} │ │ │ │ andeq pc, r1, #2 │ │ │ │ setend be │ │ │ │ - bcs 0xf8dcc │ │ │ │ + bcs 0xf8f24 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr0, cr14, {1} │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 6, cr8, [r3, #-56]! @ 0xffffffc8 │ │ │ │ + ldcvs 6, cr8, [r3, #-24]! @ 0xffffffe8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - addhi pc, r7, r3 │ │ │ │ + rsbshi pc, ip, r3 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ae1d │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d20, d29, #64 │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ @ instruction: 0xf7fefc3d │ │ │ │ stmdage r8, {r2, r4, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x25736c │ │ │ │ + blls 0x2574d0 │ │ │ │ addseq r9, sp, #12, 20 @ 0xc000 │ │ │ │ - rsbhi pc, pc, #1073741824 @ 0x40000000 │ │ │ │ + rsbhi pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-116]! @ 0xffffff8c │ │ │ │ + ldcvs 4, cr8, [r3, #-104]! @ 0xffffff98 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [pc], -r2 │ │ │ │ + strthi pc, [r5], -r2 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621adf5 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ @ instruction: 0xf7fefc15 │ │ │ │ stmdage r8, {r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf0133100 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x403aa4 │ │ │ │ - blcs 0x126f28 │ │ │ │ + blls 0x403c08 │ │ │ │ + blcs 0x12708c │ │ │ │ ldclge 6, cr15, [ip, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbne pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1630e │ │ │ │ + blx 0x16472 │ │ │ │ ldcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417390 │ │ │ │ + blls 0x4174fc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4630 │ │ │ │ - vsubl.s8 q11, d0, d5 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ @ instruction: 0xf7fefbeb │ │ │ │ ldrmi fp, [r9], -r2, asr #27 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41736c │ │ │ │ + blls 0x4174d8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefbd9 │ │ │ │ @ instruction: 0x4619bdb0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417348 │ │ │ │ + blls 0x4174b4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vmlal.s q10, d16, d1[7] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ @ instruction: 0xf7fefbc7 │ │ │ │ stmdage r8, {r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff89639a │ │ │ │ - blcs 0x1befe0 │ │ │ │ + blx 0xff9164fe │ │ │ │ + blcs 0x1bf144 │ │ │ │ ldcge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - addspl pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + rscsvs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - blx 0xfee9639a │ │ │ │ + blx 0xfee964fe │ │ │ │ stclt 7, cr15, [sp, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ stmdage r8, {r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x257100 │ │ │ │ + blls 0x257264 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ movwpl pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x1b9ce0 │ │ │ │ - strthi pc, [lr], -r1 │ │ │ │ + blcs 0x1b9e34 │ │ │ │ + strthi pc, [sl], -r1 │ │ │ │ svclt 0x00152b01 │ │ │ │ rscvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ rsbseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xfe4163ee │ │ │ │ + blx 0xfe416552 │ │ │ │ stcllt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r7, r3, r8, lsr lr │ │ │ │ + ldrdeq r7, [r3], r4 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0x96414 │ │ │ │ + blx 0x96578 │ │ │ │ ldrbeq r9, [pc], -r5, lsl #22 │ │ │ │ ldclge 5, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1bf064 │ │ │ │ + blcs 0x1bf1c8 │ │ │ │ ldclge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcsvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1e1641e │ │ │ │ + blx 0x1e16582 │ │ │ │ stcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe396442 │ │ │ │ + blx 0xfe4165a6 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf0133100 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x403960 │ │ │ │ - blcs 0x12706c │ │ │ │ + blls 0x403ac4 │ │ │ │ + blcs 0x1271d0 │ │ │ │ ldcge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andne pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1796452 │ │ │ │ + blx 0x17965b6 │ │ │ │ ldclt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x256fc0 │ │ │ │ + blls 0x257124 │ │ │ │ @ instruction: 0xf53e065b │ │ │ │ - blls 0x403930 │ │ │ │ + blls 0x403a94 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r5, r8, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefb43 │ │ │ │ stmdage r8, {r1, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x17964a2 │ │ │ │ - blcs 0x1bf0e8 │ │ │ │ + blx 0x1816606 │ │ │ │ + blcs 0x1bf24c │ │ │ │ ldcge 4, cr15, [r2, #-248] @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0xd964a2 │ │ │ │ + blx 0xd96606 │ │ │ │ stclt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ - blx 0xfea964c4 │ │ │ │ + blx 0xfea96628 │ │ │ │ ldrbeq r9, [fp], -r5, lsl #22 │ │ │ │ stcge 5, cr15, [r0, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1bf114 │ │ │ │ + blcs 0x1bf278 │ │ │ │ ldclge 4, cr15, [ip], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subsvc pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x8164ce │ │ │ │ + blx 0x816632 │ │ │ │ ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4171d0 │ │ │ │ + blls 0x41733c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vsubl.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ @ instruction: 0xf7fefb0b │ │ │ │ ldrmi fp, [r9], -r2, ror #25 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x4171ac │ │ │ │ + blls 0x417318 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4630 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vmvn.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ @ instruction: 0xf7fefaf9 │ │ │ │ @ instruction: 0x4619bcd0 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vsubl.s8 , d0, d1 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefaeb │ │ │ │ stmdage r8, {r1, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x196552 │ │ │ │ - blcs 0x1bf198 │ │ │ │ + blx 0x2166b6 │ │ │ │ + blcs 0x1bf2fc │ │ │ │ ldcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - blx 0xff796550 │ │ │ │ + blx 0xff7966b4 │ │ │ │ ldclt 7, cr15, [r1], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ stmdbge r8, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefacd │ │ │ │ ldrmi fp, [r9], -r4, lsr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x256fe4 │ │ │ │ + blls 0x257148 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ stmdbls ip, {r5, r9} │ │ │ │ - bcs 0xe861c │ │ │ │ - addhi pc, pc, #1 │ │ │ │ + bcs 0xe8780 │ │ │ │ + addhi pc, ip, #1 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ ldcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0422901 │ │ │ │ - ldcvs 5, cr8, [r3, #-8]! │ │ │ │ + ldcvs 4, cr8, [r3, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strbhi pc, [r9, -r2] @ │ │ │ │ + ldrhi pc, [pc, -r2]! │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4621ac7d │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vmlal.s q10, d0, d1[3] │ │ │ │ + vrshr.s64 d21, d17, #64 │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ @ instruction: 0xf7fefa9d │ │ │ │ stmdage r8, {r2, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfee165ec │ │ │ │ - blcc 0x13f234 │ │ │ │ + blx 0xfee96750 │ │ │ │ + blcc 0x13f398 │ │ │ │ @ instruction: 0xf63e2b01 │ │ │ │ stmdbge r8, {r0, r1, r3, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefa8b │ │ │ │ stmdage r8, {r1, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb9105 │ │ │ │ - blls 0x256e24 │ │ │ │ + blls 0x256f88 │ │ │ │ @ instruction: 0xf53e0658 │ │ │ │ - blls 0x403794 │ │ │ │ + blls 0x4038f8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vsubl.s8 , d0, d5 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefa75 │ │ │ │ stmdage r8, {r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe41663c │ │ │ │ - blcs 0x1bf284 │ │ │ │ + blx 0xfe4967a0 │ │ │ │ + blcs 0x1bf3e8 │ │ │ │ mcrrge 4, 3, pc, r4, cr14 @ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ andsvs pc, r9, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x1a1663c │ │ │ │ + blx 0x1a167a0 │ │ │ │ ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417060 │ │ │ │ + blls 0x4171cc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ @ instruction: 0xf7fefa53 │ │ │ │ ldrmi fp, [r9], -sl, lsr #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x41703c │ │ │ │ + blls 0x4171a8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r5, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf64d4630 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q11, d16, d1[0] │ │ │ │ @ instruction: 0xf7f5020c │ │ │ │ @ instruction: 0xf7fefa41 │ │ │ │ @ instruction: 0x4619bc18 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x417018 │ │ │ │ + blls 0x417184 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r2, r3, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ vmlal.s q8, d16, d1[4] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefa2f │ │ │ │ ldrmi fp, [r9], -r6, lsl #24 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416ff4 │ │ │ │ - blcs 0x1272e8 │ │ │ │ - blge 0x15fe0 │ │ │ │ + blls 0x417160 │ │ │ │ + blcs 0x12744c │ │ │ │ + blge 0x16144 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - blx 0x8166cc │ │ │ │ - bllt 0xffdd66f4 │ │ │ │ + blx 0x816830 │ │ │ │ + bllt 0xffdd6858 │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9305 │ │ │ │ - blls 0x256d44 │ │ │ │ + blls 0x256ea8 │ │ │ │ @ instruction: 0xf53e065d │ │ │ │ - blls 0x4036b4 │ │ │ │ + blls 0x403818 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vrshr.s64 d23, d13, #64 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fefa05 │ │ │ │ @ instruction: 0x4619bbdc │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416fa0 │ │ │ │ + blls 0x41710c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r1, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vmlal.s q11, d0, d1[0] │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fef9f3 │ │ │ │ ldrmi fp, [r9], -sl, asr #23 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416f7c │ │ │ │ + blls 0x4170e8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ @ instruction: 0xf7f50206 │ │ │ │ @ instruction: 0xf7fef9e1 │ │ │ │ stmdage r8, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9f8f7fb │ │ │ │ + @ instruction: 0xf9faf7fb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ adcsvc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ @ instruction: 0xf9d4f7f5 │ │ │ │ - bllt 0xfebd6784 │ │ │ │ + bllt 0xfebd68e8 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x256e9c │ │ │ │ + blls 0x257000 │ │ │ │ addseq r9, pc, #12, 20 @ 0xc000 │ │ │ │ - eorhi pc, r4, r1, lsl #2 │ │ │ │ + eorhi pc, r1, r1, lsl #2 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 2, cr8, [r3, #-240]! @ 0xffffff10 │ │ │ │ + ldcvs 2, cr8, [r3, #-228]! @ 0xffffff1c │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbthi pc, [r7], #-2 @ │ │ │ │ + strbthi pc, [ip], #-2 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ strtmi sl, [r1], -sp, lsl #23 │ │ │ │ vmin.s8 d20, d4, d16 │ │ │ │ - vmlal.s q11, d0, d1[5] │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f5020d │ │ │ │ @ instruction: 0xf7fef9ad │ │ │ │ stmdage r8, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strmi r9, [r4], -r5, lsl #2 │ │ │ │ @ instruction: 0xf99af7fb │ │ │ │ addseq r9, fp, #5120 @ 0x1400 │ │ │ │ - blge 0x1f95ce4 │ │ │ │ - blcs 0x13f420 │ │ │ │ - strbhi pc, [sp], #-66 @ 0xffffffbe @ │ │ │ │ + blge 0x1f95e48 │ │ │ │ + blcs 0x13f584 │ │ │ │ + strbhi pc, [r2], #-66 @ 0xffffffbe @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ - ldmdavs fp, {r0, r3, r5, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r3, r4, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe1410 │ │ │ │ - blge 0x1a9590c │ │ │ │ + blcs 0xe1574 │ │ │ │ + blge 0x1a95a70 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - addpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + rscsvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf986f7f5 │ │ │ │ - bllt 0x1856820 │ │ │ │ + bllt 0x1856984 │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416ea4 │ │ │ │ + blls 0x417010 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r8, {r0, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6414630 │ │ │ │ vsubl.s8 q8, d16, d5 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ @ instruction: 0xf7fef975 │ │ │ │ - stmdaeq sl, {r2, r3, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf00208c8 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - b 0x1158c94 │ │ │ │ - ldceq 14, cr0, [r9], {1} │ │ │ │ + vstmiaeq sl, {d11-} │ │ │ │ + @ instruction: 0xf0020848 │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1164dc8 │ │ │ │ + ldmeq r9, {r0, r9, sl, fp}^ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0010230 │ │ │ │ andsmi r0, sl, r0, lsl r1 │ │ │ │ - stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ + stceq 0, cr15, [pc], {3} │ │ │ │ + movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ andseq pc, r0, r0 │ │ │ │ cmpcs r0, fp, lsl #6 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0x0c0cea40 │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vcge.s8 d8, d1, d8 │ │ │ │ - bcs 0x10f94e8 │ │ │ │ - msrhi CPSR_fsc, #2 │ │ │ │ + vcge.s8 d8, d1, d0 │ │ │ │ + bcs 0x10f9640 │ │ │ │ + msrhi CPSR_s, #2 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #16, 2 │ │ │ │ - blge 0x995a94 │ │ │ │ + blge 0x995bf8 │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x7959a4 │ │ │ │ - @ instruction: 0xf64da908 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ - strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movwls r9, #41995 @ 0xa40b │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf932f7f5 │ │ │ │ - bllt 0x3568c8 │ │ │ │ - @ instruction: 0xf7fba808 │ │ │ │ - blls 0x416dfc │ │ │ │ - @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r8, {r0, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6414630 │ │ │ │ - vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ - @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef921 │ │ │ │ - @ instruction: 0x4619baf8 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fb4604 │ │ │ │ - blls 0x256d34 │ │ │ │ - addseq r9, r9, #12, 20 @ 0xc000 │ │ │ │ - subhi pc, r4, r1, lsl #2 │ │ │ │ - @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 0, cr8, [r3, #-872]! @ 0xfffffc98 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - @ instruction: 0x83a6f002 │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4621aad9 │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ - @ instruction: 0xf7f5020d │ │ │ │ - @ instruction: 0xf7fef8f9 │ │ │ │ - ldmdaeq sl, {r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x115acb0 │ │ │ │ - ldceq 14, cr0, [r9], {1} │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - @ instruction: 0xf0010230 │ │ │ │ - andsmi r0, sl, r0, lsl r1 │ │ │ │ - stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - andseq pc, r0, r0 │ │ │ │ - cmpcs r0, fp, lsl #6 │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x0c0cea40 │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - smlalbtcs r8, r0, r0, r5 │ │ │ │ - smlawteq r0, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - bcs 0x10fa00c │ │ │ │ - bge 0xfeb15b88 │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrdcs pc, [r0, -r2] │ │ │ │ - svcmi 0x0070f412 │ │ │ │ - bge 0xfe915a98 │ │ │ │ + blge 0x795b08 │ │ │ │ @ instruction: 0xf64da908 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movwls r9, #41995 @ 0xa40b │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b8f7f5 │ │ │ │ - blt 0xfe4d69bc │ │ │ │ + movwgt lr, #35277 @ 0x89cd │ │ │ │ + strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f5930c │ │ │ │ + @ instruction: 0xf7fef933 │ │ │ │ + stmdage r8, {r1, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf94cf7fb │ │ │ │ + blcs 0x1bf66c │ │ │ │ + blge 0x195b38 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + eorseq pc, r5, #68157440 @ 0x4100000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + @ instruction: 0xf922f7f5 │ │ │ │ + blt 0xfff56a4c │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf90ef7fb │ │ │ │ + bls 0x3ff678 │ │ │ │ + setend be │ │ │ │ + bcs 0x138b74 │ │ │ │ + sbcshi pc, r8, r1, asr #32 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf0026f70 │ │ │ │ + ldmdavs fp, {r2, r3, r4, r7, r8, r9, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe168c │ │ │ │ + bge 0xff795b88 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + eorcc pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf8faf7f5 │ │ │ │ + blt 0xff556a9c │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + @ instruction: 0xf0023103 │ │ │ │ + ldmdaeq r8, {r4, r9}^ │ │ │ │ + vmlseq.f32 s28, s2, s4 │ │ │ │ + subcs r0, r0, #14221312 @ 0xd90000 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf003401a │ │ │ │ + vmull.u8 q8, d3, d15 │ │ │ │ + @ instruction: 0xf0004303 │ │ │ │ + movwmi r0, #45072 @ 0xb010 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + b 0x10d8f18 │ │ │ │ + addmi r0, sl, #12, 24 @ 0xc00 │ │ │ │ + ldrhi pc, [sl, #1]! │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #32, 2 │ │ │ │ + ldrhi pc, [fp, #1] │ │ │ │ + @ instruction: 0xf47e2a40 │ │ │ │ + vldmdbvs r2!, {s20-s188} │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf4122100 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + stmdbge r8, {r0, r5, r7, r9, fp, sp, pc} │ │ │ │ + sbceq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + movwcs ip, #776 @ 0x308 │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + movwls lr, #49192 @ 0xc028 │ │ │ │ + @ instruction: 0xf8baf7f5 │ │ │ │ + blt 0xfe556b1c │ │ │ │ @ instruction: 0xf7fba808 │ │ │ │ - stmdbge r8, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d1, d16 │ │ │ │ vsubl.s8 q8, d0, d25 │ │ │ │ @ instruction: 0xf7f5020a │ │ │ │ - @ instruction: 0xf7fef8ab │ │ │ │ - stmdage r8, {r1, r7, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8c2f7fb │ │ │ │ + @ instruction: 0xf7fef8ad │ │ │ │ + stmdage r8, {r2, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf8c6f7fb │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - @ instruction: 0xf89ef7f5 │ │ │ │ - blt 0x1e569f0 │ │ │ │ + @ instruction: 0xf8a0f7f5 │ │ │ │ + blt 0x1ed6b50 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 q4, , │ │ │ │ - vst2.8 {d24-d27}, [pc :256], r9 │ │ │ │ + vaba.s8 d8, d1, d29 │ │ │ │ + vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r7, -r1]! @ │ │ │ │ + strbhi pc, [r1, -r1]! @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c339c │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ + vldmiaeq sl, {s20-s114} │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + @ instruction: 0xf1ce010f │ │ │ │ + b 0x13dc3e8 │ │ │ │ + @ instruction: 0xf0130c01 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - movtne pc, #5697 @ 0x1641 @ │ │ │ │ + @ instruction: 0x23a5f641 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ subscs pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ - blt 0xd56a78 │ │ │ │ + mcr2 7, 2, pc, cr0, cr10, {7} @ │ │ │ │ + blt 0xdd6bd8 │ │ │ │ svcvs 0x0020f5b2 │ │ │ │ - tstphi r8, r2 @ p-variant is OBSOLETE │ │ │ │ - subshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ + tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ + subshi pc, sl, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - orrshi pc, fp, r2 │ │ │ │ + orrshi pc, r5, r2 │ │ │ │ svcvs 0x0010f5b2 │ │ │ │ - bge 0x995c94 │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + bge 0xa15df4 │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + b 0x14a5010 │ │ │ │ + @ instruction: 0xf0020c53 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf00c4e03 │ │ │ │ + movwmi r0, #44048 @ 0xac10 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13d92f0 │ │ │ │ - vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d3 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strthi pc, [pc], #66 @ 0xd8ac8 │ │ │ │ + strthi pc, [r7], #66 @ 0x42 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 d18, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 d19, d5, #64 │ │ │ │ vcgt.s8 d16, d15, d13 │ │ │ │ vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7fac030 │ │ │ │ - @ instruction: 0xf7fefe03 │ │ │ │ - @ instruction: 0xf5b2b9f6 │ │ │ │ + @ instruction: 0xf7fefe05 │ │ │ │ + @ instruction: 0xf5b2b9f8 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ - vmax.s8 d8, d17, d24 │ │ │ │ - @ instruction: 0xf5b28274 │ │ │ │ + vmax.s8 d8, d17, d18 │ │ │ │ + @ instruction: 0xf5b28272 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b2818d │ │ │ │ + @ instruction: 0xf5b28187 │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - b 0x14c32b0 │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0x0c9aa9e9 │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + @ instruction: 0xf1ce010f │ │ │ │ + b 0x13dc4b4 │ │ │ │ + @ instruction: 0xf0130c01 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r2, r4, r7, r8, sl, pc}^ │ │ │ │ + stmib sp, {r2, r3, r7, r8, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrcs pc, r1, #68157440 @ 0x4100000 │ │ │ │ + mvncc pc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addcs pc, r1, #536870916 @ 0x20000004 │ │ │ │ + rsccc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ - ldmiblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf001428a │ │ │ │ - vabd.s8 d8, d1, d19 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :256]! │ │ │ │ + vaba.s8 d8, d1, d13 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - strbhi pc, [r7, -r1] @ │ │ │ │ + strbhi pc, [r1, -r1] @ │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47e428a │ │ │ │ - b 0x14c3228 │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0x0c9aa9a5 │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr2, cr3, {6} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e08 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + @ instruction: 0xf1ce010f │ │ │ │ + b 0x13dc53c │ │ │ │ + @ instruction: 0xf0130c01 │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ - stmib sp, {r0, r1, r3, r5, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r1, r5, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - orrsne pc, r1, #68157440 @ 0x4100000 │ │ │ │ + mvnscs pc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addcs pc, r1, #536870916 @ 0x20000004 │ │ │ │ + rsccc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ - ldmdblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf826f7fb │ │ │ │ - bcs 0x13f42c │ │ │ │ + @ instruction: 0xf82af7fb │ │ │ │ + bcs 0x13f58c │ │ │ │ ldcvs 1, cr13, [r3, #-60]! @ 0xffffffc4 │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - teqphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + teqphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf64ca95f │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x1998f8 │ │ │ │ + @ instruction: 0xf64ca961 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x199a58 │ │ │ │ stmdbge r8, {r1, r7, r8, r9} │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf7fd22b4 │ │ │ │ - @ instruction: 0xf7fefd89 │ │ │ │ - @ instruction: 0x4619b952 │ │ │ │ + @ instruction: 0xf7fefd8b │ │ │ │ + @ instruction: 0x4619b954 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - blls 0x258b20 │ │ │ │ + blls 0x258c90 │ │ │ │ bicseq r9, ip, fp, lsl #20 │ │ │ │ - andhi pc, r3, r1, lsl #2 │ │ │ │ + andhi pc, r2, r1, lsl #2 │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8], -sl, lsl #2 │ │ │ │ - ldmdbge ip!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ + ldmdbge lr!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stclpl 6, cr15, [r4], {76} @ 0x4c │ │ │ │ + stcvc 6, cr15, [ip], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf85ca908 │ │ │ │ @ instruction: 0xf04f2022 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ @ instruction: 0xf7fac000 │ │ │ │ - @ instruction: 0xf7fef99b │ │ │ │ - ldrmi fp, [r9], -r6, lsr #18 │ │ │ │ + @ instruction: 0xf7fef99d │ │ │ │ + ldrmi fp, [r9], -r8, lsr #18 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xffacf7fa │ │ │ │ + @ instruction: 0xffb0f7fa │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22a568 │ │ │ │ + blls 0x22a6c8 │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ setend le │ │ │ │ - bcs 0xf8f40 │ │ │ │ - ldmdbge r2, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + bcs 0xf909c │ │ │ │ + ldmdbge r4, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - sbcvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + andeq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf8d3a908 │ │ │ │ @ instruction: 0xf8523274 │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fefbfd │ │ │ │ - ldrmi fp, [r9], -r0, lsl #18 │ │ │ │ + @ instruction: 0xf7fefbff │ │ │ │ + ldrmi fp, [r9], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3d8ba8 │ │ │ │ + bls 0x3d8d18 │ │ │ │ tstle pc, r1, lsl #20 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r3, r4, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r3, r4, r8, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe190c │ │ │ │ - stmiage r8!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + blcs 0xe1a6c │ │ │ │ + stmiage sl!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ tstpcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldmlt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ + ldmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x258abc │ │ │ │ + blls 0x258c2c │ │ │ │ @ instruction: 0xf53e01da │ │ │ │ - @ instruction: 0xf8d6a8d1 │ │ │ │ + @ instruction: 0xf8d6a8d3 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57e065b │ │ │ │ - @ instruction: 0xf8dda8cb │ │ │ │ + @ instruction: 0xf8dda8cd │ │ │ │ @ instruction: 0xf64cc02c │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmlal.s q8, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xfee96d56 │ │ │ │ - ldmlt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfef16eb6 │ │ │ │ + ldmlt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff1cf7fa │ │ │ │ - bls 0x3bf994 │ │ │ │ + @ instruction: 0xff20f7fa │ │ │ │ + bls 0x3bfaf4 │ │ │ │ setend le │ │ │ │ - @ instruction: 0xf8d6804e │ │ │ │ - bcs 0x1650cc │ │ │ │ + @ instruction: 0xf8d6804d │ │ │ │ + bcs 0x16522c │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strdcs r3, [sl, -pc] │ │ │ │ @ instruction: 0xf57e0658 │ │ │ │ - @ instruction: 0xf64ca8a3 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ + @ instruction: 0xf64ca8a5 │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf64c0333 │ │ │ │ - vqdmulh.s d21, d16, d0[1] │ │ │ │ + vmull.s8 , d0, d12 │ │ │ │ tstls r1, r3, lsr ip │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ stmdbge r8, {r1, r5, ip, sp} │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf902f7fa │ │ │ │ - stmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf904f7fa │ │ │ │ + stmlt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff3cf7fa │ │ │ │ + @ instruction: 0xff40f7fa │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcsvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ subcc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff196dec │ │ │ │ - ldmdalt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff216f4c │ │ │ │ + ldmdalt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff22f7fa │ │ │ │ + @ instruction: 0xff26f7fa │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x065e4630 │ │ │ │ - stmdage r8!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage sl!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c9a0b │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23b4f8d3 │ │ │ │ - blx 0x216e1c │ │ │ │ - ldmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x296f7c │ │ │ │ + ldmdalt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff0af7fa │ │ │ │ + @ instruction: 0xff0ef7fa │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x065f4630 │ │ │ │ - ldmdage r0, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c9a0b │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x23a4f8d3 │ │ │ │ - @ instruction: 0xf9ecf7fd │ │ │ │ - stmdalt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9eef7fd │ │ │ │ + stmdalt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr10, cr10, {7} @ │ │ │ │ @ instruction: 0xf0139b05 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d6a837 │ │ │ │ + @ instruction: 0xf8d6a839 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf57e0656 │ │ │ │ - stcls 8, cr10, [fp], {49} @ 0x31 │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + stcls 8, cr10, [fp], {51} @ 0x33 │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x1832ac │ │ │ │ + bl 0x18340c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2384 │ │ │ │ - @ instruction: 0xf7fef951 │ │ │ │ - ldrmi fp, [r9], -r4, lsr #16 │ │ │ │ + @ instruction: 0xf7fef953 │ │ │ │ + ldrmi fp, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - stmdals fp, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + stmdals fp, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r8, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2374 │ │ │ │ - @ instruction: 0xf7fefa5f │ │ │ │ - @ instruction: 0x4619b810 │ │ │ │ + @ instruction: 0xf7fefa61 │ │ │ │ + @ instruction: 0x4619b812 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf8d6fe73 │ │ │ │ + @ instruction: 0xf8d6fe77 │ │ │ │ @ instruction: 0x463020d0 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ vaddl.u8 q14, d2, d28 │ │ │ │ bicseq r1, sp, r0, lsl #5 │ │ │ │ - ldrhi pc, [r2, -r0, lsl #2] │ │ │ │ + ldrhi pc, [r1, -r0, lsl #2] │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64caffb │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ + @ instruction: 0xf64caffd │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf64c0333 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d23, d28, #64 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - @ instruction: 0xf918f7fa │ │ │ │ - svclt 0x00ebf7fd │ │ │ │ + @ instruction: 0xf91af7fa │ │ │ │ + svclt 0x00edf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 4, pc, cr10, cr10, {7} │ │ │ │ + mrc2 7, 4, pc, cr14, cr10, {7} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addsvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcsvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ adccc pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0x916f30 │ │ │ │ - svclt 0x00d1f7fd │ │ │ │ + blx 0x997090 │ │ │ │ + svclt 0x00d3f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x2588a8 │ │ │ │ + blls 0x258a18 │ │ │ │ orrvc pc, r0, #19 │ │ │ │ - svcge 0x00c6f47d │ │ │ │ + svcge 0x00c8f47d │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x06574630 │ │ │ │ - svcge 0x00c0f57d │ │ │ │ - @ instruction: 0xf64c9c0b │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + svcge 0x00c2f57d │ │ │ │ + @ instruction: 0xf24d9c0b │ │ │ │ + vmlal.s q8, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - blx 0xfed96f5c │ │ │ │ - svclt 0x00b5f7fd │ │ │ │ + blx 0xfee170bc │ │ │ │ + svclt 0x00b7f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr12, cr10, {7} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22a84c │ │ │ │ + blls 0x22a9ac │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0131280 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xfa9e4 │ │ │ │ - svcge 0x00a0f43d │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + bcs 0xfab40 │ │ │ │ + svcge 0x00a2f43d │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fa22d4 │ │ │ │ - @ instruction: 0xf7fdf8c1 │ │ │ │ - sadd8mi fp, r9, r4 │ │ │ │ + @ instruction: 0xf7fdf8c3 │ │ │ │ + sadd8mi fp, r9, r6 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ + mrc2 7, 0, pc, cr14, cr10, {7} │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22a88c │ │ │ │ + blls 0x22a9ec │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ addne pc, r0, #134217731 @ 0x8000003 │ │ │ │ cps #25 │ │ │ │ - bcs 0xfabcc │ │ │ │ - svcge 0x0080f43d │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + bcs 0xfad28 │ │ │ │ + svcge 0x0082f43d │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ - sbcvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + andeq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf8d3a908 │ │ │ │ @ instruction: 0xf85232c4 │ │ │ │ @ instruction: 0xf7fa202c │ │ │ │ - @ instruction: 0xf7fdfa6b │ │ │ │ - ldrmi fp, [r9], -lr, ror #30 │ │ │ │ + @ instruction: 0xf7fdfa6d │ │ │ │ + ssub16mi fp, r9, r0 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - blls 0x258758 │ │ │ │ + blls 0x2588c8 │ │ │ │ @ instruction: 0xf53d01dd │ │ │ │ - @ instruction: 0xf8d6af63 │ │ │ │ + @ instruction: 0xf8d6af65 │ │ │ │ @ instruction: 0x463030d0 │ │ │ │ @ instruction: 0xf57d065c │ │ │ │ - @ instruction: 0xf8ddaf5d │ │ │ │ + @ instruction: 0xf8ddaf5f │ │ │ │ @ instruction: 0xf64cc02c │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmlal.s q8, d0, d0[7] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ orreq lr, ip, #3072 @ 0xc00 │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ movwcc pc, #18643 @ 0x48d3 @ │ │ │ │ - @ instruction: 0xf876f7fa │ │ │ │ - svclt 0x0049f7fd │ │ │ │ + @ instruction: 0xf878f7fa │ │ │ │ + svclt 0x004bf7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x183488 │ │ │ │ + bl 0x1835e8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ orrscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf984f7fd │ │ │ │ - svclt 0x0035f7fd │ │ │ │ + @ instruction: 0xf986f7fd │ │ │ │ + svclt 0x0037f7fd │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ bicseq r9, sl, r5, lsl #22 │ │ │ │ - svcge 0x002af53d │ │ │ │ + svcge 0x002cf53d │ │ │ │ ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0x065b4630 │ │ │ │ - svcge 0x0024f57d │ │ │ │ + svcge 0x0026f57d │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + rsbeq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x1c34d0 │ │ │ │ + bl 0x1c3630 │ │ │ │ @ instruction: 0xf852038c │ │ │ │ @ instruction: 0xf8d3202c │ │ │ │ @ instruction: 0xf7fa3344 │ │ │ │ - @ instruction: 0xf7fdf83d │ │ │ │ - sadd16mi fp, r9, r0 │ │ │ │ + @ instruction: 0xf7fdf83f │ │ │ │ + sadd16mi fp, r9, r2 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ - ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ - blls 0x22a994 │ │ │ │ + blls 0x22aaf4 │ │ │ │ @ instruction: 0xf3c2990b │ │ │ │ @ instruction: 0xf0131280 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xfa858 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr12, cr13, {1} │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + bcs 0xfa9b4 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr14, cr13, {1} │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ @ instruction: 0xf7fa2324 │ │ │ │ - @ instruction: 0xf7fdf9ed │ │ │ │ - @ instruction: 0x4619bef0 │ │ │ │ + @ instruction: 0xf7fdf9ef │ │ │ │ + @ instruction: 0x4619bef2 │ │ │ │ @ instruction: 0xf7faa808 │ │ │ │ - bls 0x3d8788 │ │ │ │ + bls 0x3d88f8 │ │ │ │ tstle pc, r1, lsl #20 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r5, r7, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r4, r5, r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe1d2c │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr13, {1} │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ + blcs 0xe1e8c │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr13, {1} │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ subscs pc, r4, #13828096 @ 0xd30000 │ │ │ │ - blx 0x19713e │ │ │ │ - mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + blx 0x21729e │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x183584 │ │ │ │ + bl 0x1836e4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ rscscs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf906f7fd │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + @ instruction: 0xf908f7fd │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ svcvs 0x00e0f5b2 │ │ │ │ - ldrbhi pc, [ip, r0]! @ │ │ │ │ + ldrbhi pc, [sl, r0]! @ │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ - strbhi pc, [fp, r0] @ │ │ │ │ + strbhi pc, [r9, r0] @ │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - mcrge 4, 5, pc, cr10, cr13, {3} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr13, {3} @ │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14035cc │ │ │ │ + b 0x140372c │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfd5b │ │ │ │ - ldmdaeq r9, {r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd5d │ │ │ │ + ldmdaeq r9, {r1, r3, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1119620 │ │ │ │ + b 0x1119780 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1160bf0 │ │ │ │ + b 0x1160d50 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ submi pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ - mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ + ldc2 7, cr15, [r8, #-976]! @ 0xfffffc30 │ │ │ │ + mcrlt 7, 3, pc, cr5, cr13, {7} @ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499660 │ │ │ │ + b 0x14997c0 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -205749,36 +205839,36 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfd11 │ │ │ │ - ldmdaeq sl, {r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfd13 │ │ │ │ + ldmdaeq sl, {r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13eca98 │ │ │ │ + b 0x13ecbf8 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 d20, d13, #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmls.i q8, , d0[0] │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3587 @ 0xfffff1fd │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + stc2l 7, cr15, [lr], #976 @ 0x3d0 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr11, cr13, {7} │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14996f4 │ │ │ │ + b 0x1499854 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -205786,72 +205876,72 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfcc7 │ │ │ │ - ldmdaeq r9, {r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfcc9 │ │ │ │ + ldmdaeq r9, {r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1119748 │ │ │ │ + b 0x11198a8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1160d18 │ │ │ │ + b 0x1160e78 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbcc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0xd9738 │ │ │ │ + stc2 7, cr15, [r4], #976 @ 0x3d0 │ │ │ │ + ldcllt 7, cr15, [r1, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499788 │ │ │ │ + b 0x14998e8 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13fdb80 │ │ │ │ + b 0x13fdce0 │ │ │ │ @ instruction: 0xf2410c01 │ │ │ │ vsubl.s8 q9, d16, d1 │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfc7f │ │ │ │ - ldmdaeq r9, {r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc81 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x11197d8 │ │ │ │ + b 0x1119938 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1160da8 │ │ │ │ + b 0x1160f08 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movteq pc, #460 @ 0x1cc @ │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 15, pc, sl, cr4 @ │ │ │ │ - stclt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + mrrc2 7, 15, pc, ip, cr4 @ │ │ │ │ + stclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x1499818 │ │ │ │ + b 0x1499978 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ cdpmi 3, 0, cr15, cr5, cr3, {6} │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ stmdbge r8, {r3, r9, ip, pc} │ │ │ │ @@ -205859,16 +205949,16 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strbeq pc, [r0], #-462 @ 0xfffffe32 @ │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ cdpeq 0, 0, cr15, cr3, cr15, {2} │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f4c309 │ │ │ │ - @ instruction: 0xf7fdfc35 │ │ │ │ - ldmdaeq sl, {r1, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdfc37 │ │ │ │ + ldmdaeq sl, {r2, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -205876,714 +205966,713 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4305 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ - ldclt 7, cr15, [pc, #-1012]! @ 0xd9070 │ │ │ │ + ldc2 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ + stcllt 7, cr15, [r1, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x14998a8 │ │ │ │ + b 0x1499a08 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13fdca0 │ │ │ │ + b 0x13fde00 │ │ │ │ @ instruction: 0xf2410c01 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #21443 @ 0x53c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #13067 @ 0x330b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfbef │ │ │ │ - @ instruction: 0xf5b2bd1c │ │ │ │ + @ instruction: 0xf7fdfbf1 │ │ │ │ + @ instruction: 0xf5b2bd1e │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ - vst3.8 {d24-d26}, [pc :256], fp │ │ │ │ + vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrhadd.s8 d7, d0, d0 │ │ │ │ - vbic.i32 d24, #3840 @ 0x00000f00 │ │ │ │ + vbic.i32 d24, #3584 @ 0x00000e00 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - strhi pc, [r0], #-2 │ │ │ │ - ldrbthi pc, [lr], -r1, lsl #4 @ │ │ │ │ + mvnshi pc, #2 │ │ │ │ + ldrbthi pc, [r5], -r1, lsl #4 @ │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vst2.8 {d24-d27}, [pc :64], r9 │ │ │ │ + vst2.8 {d24-d27}, [pc :64], r1 │ │ │ │ vmla.f d23, d16, d0[0] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - rschi pc, lr, #2 │ │ │ │ + rschi pc, r6, #2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - stcge 4, cr15, [pc, #-500] @ 0xd92fc │ │ │ │ + ldcge 4, cr15, [r1, #-500] @ 0xfffffe0c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf896fc07 │ │ │ │ - blls 0x221850 │ │ │ │ + @ instruction: 0xf896fc09 │ │ │ │ + blls 0x2219b0 │ │ │ │ svceq 0x0001f012 │ │ │ │ - stcge 4, cr15, [r1, #-244] @ 0xffffff0c │ │ │ │ - bcs 0x13fd3c │ │ │ │ - cmpphi lr, r3 @ p-variant is OBSOLETE │ │ │ │ + stcge 4, cr15, [r3, #-244] @ 0xffffff0c │ │ │ │ + bcs 0x13fe9c │ │ │ │ + cmpphi r6, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47d2a02 │ │ │ │ - @ instruction: 0x4621acfa │ │ │ │ + @ instruction: 0x4621acfc │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - blx 0x17974fe │ │ │ │ + blx 0x181765e │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stcge 4, cr15, [r2, #500]! @ 0x1f4 │ │ │ │ - stcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ + stcge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ + stcllt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ svccc 0x0040f5b2 │ │ │ │ - strbhi pc, [r7, #-2]! @ │ │ │ │ + ldrbhi pc, [pc, #-2] @ 0xd969e @ │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - msrhi CPSR_fs, #0, 4 │ │ │ │ + msrhi CPSR_fxc, #0, 4 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vshl.s8 q4, , │ │ │ │ - vst1.64 {d24-d26}, [pc :128], sl │ │ │ │ + vshl.s8 q4, , │ │ │ │ + vst1.64 {d24-d26}, [pc :128], r1 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - cmpphi pc, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, ip, lsr #2 │ │ │ │ + orrcs r8, r0, r4, lsr #2 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - ldrmi sl, [r9], -r8, asr #25 │ │ │ │ + ldrmi sl, [r9], -sl, asr #25 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - stmdbge r8, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - blls 0x259100 │ │ │ │ + blls 0x259268 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdacba │ │ │ │ - @ instruction: 0xf403bd6d │ │ │ │ + @ instruction: 0xf7fdacbc │ │ │ │ + @ instruction: 0xf403bd6f │ │ │ │ @ instruction: 0xf5b26274 │ │ │ │ @ instruction: 0xf47d6fe8 │ │ │ │ - @ instruction: 0xf7fdacb7 │ │ │ │ - @ instruction: 0xf44fbc99 │ │ │ │ + @ instruction: 0xf7fdacb9 │ │ │ │ + @ instruction: 0xf44fbc9b │ │ │ │ vmla.f d22, d16, d0[0] │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - addshi pc, sl, r1 │ │ │ │ + addshi pc, r4, r1 │ │ │ │ mvnvs pc, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47d428a │ │ │ │ - b 0x14c47f8 │ │ │ │ + b 0x14c4960 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x1499e10 │ │ │ │ + b 0x1499f70 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145ce1c │ │ │ │ + b 0x145cf7c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x10175de │ │ │ │ - stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x109773e │ │ │ │ + stcllt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ msrvs SPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc :256], r1 │ │ │ │ + vst1.8 {d24}, [pc :128]! │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - mrrcge 4, 7, pc, sl, cr13 @ │ │ │ │ + mrrcge 4, 7, pc, ip, cr13 @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmlal.s q10, d16, d1[0] │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fdfffd │ │ │ │ - @ instruction: 0xf5b2bc36 │ │ │ │ + @ instruction: 0xf7fdffff │ │ │ │ + @ instruction: 0xf5b2bc38 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - @ instruction: 0xf1b2877f │ │ │ │ + @ instruction: 0xf1b28779 │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r2, r3, r5, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x1119ad4 │ │ │ │ + b 0x1119c34 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11610a4 │ │ │ │ + b 0x1161204 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbcc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xff81769c │ │ │ │ - stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + blx 0xff8977fc │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ svcvc 0x0040f5b2 │ │ │ │ - cmpphi pc, r1 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ - stcge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ + stcge 4, cr15, [r2], {125} @ 0x7d │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1403b20 │ │ │ │ + b 0x1403c80 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d3, d6 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f4930c │ │ │ │ - @ instruction: 0xf7fdfab1 │ │ │ │ - @ instruction: 0xf5b2bbde │ │ │ │ + @ instruction: 0xf7fdfab3 │ │ │ │ + @ instruction: 0xf5b2bbe0 │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - @ instruction: 0xf5b281e2 │ │ │ │ + @ instruction: 0xf5b281dc │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - b 0x14c468c │ │ │ │ + b 0x14c47f4 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x1499f7c │ │ │ │ + b 0x149a0dc │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145cf88 │ │ │ │ + b 0x145d0e8 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ sbcspl pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - blx 0xfe297748 │ │ │ │ - bllt 0xfedd7770 │ │ │ │ - b 0x149b8a8 │ │ │ │ - @ instruction: 0xf0014c93 │ │ │ │ - @ instruction: 0xf002010f │ │ │ │ - movwmi r0, #41488 @ 0xa210 │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ + blx 0xfe3178a8 │ │ │ │ + bllt 0xfee578d0 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023103 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + movwmi r0, #44559 @ 0xae0f │ │ │ │ + @ instruction: 0xf0010859 │ │ │ │ + vorr.i32 d16, #176 @ 0x000000b0 │ │ │ │ + b 0x1120af8 │ │ │ │ + orrseq r0, sp, #-2147483645 @ 0x80000003 │ │ │ │ + ldrthi pc, [r4], #-257 @ 0xfffffeff @ │ │ │ │ setend be │ │ │ │ - cmpeq r9, #989855744 @ 0x3b000000 │ │ │ │ - strhi pc, [r6], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf7fe2702 │ │ │ │ - bcs 0x148930 │ │ │ │ - ldrhi pc, [pc], #-65 @ 0xd97b4 │ │ │ │ - @ instruction: 0xf8d36d33 │ │ │ │ - @ instruction: 0xf41220a0 │ │ │ │ - @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r1, r2, r4, r5, r6, r7, r9, sl, pc}^ │ │ │ │ - svceq 0x0070f413 │ │ │ │ - movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe23d0 │ │ │ │ - blge 0xfe2968c8 │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsccc pc, r5, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9a6f7f4 │ │ │ │ - bllt 0x20577dc │ │ │ │ + @ instruction: 0x270285fe │ │ │ │ + stcllt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 4, cr8, [r3, #-280]! @ 0xfffffee8 │ │ │ │ + ldcvs 4, cr8, [r3, #-96]! @ 0xffffffa0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strhi pc, [r7], r1 │ │ │ │ - @ instruction: 0xf413685b │ │ │ │ - svclt 0x00140f70 │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, ror #22 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf989 │ │ │ │ - bcs 0x1085a4 │ │ │ │ - blge 0x181691c │ │ │ │ - @ instruction: 0xf0412901 │ │ │ │ - ldcvs 5, cr8, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - ldrdcs pc, [r0], r3 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - strbhi pc, [ip, -r1] @ │ │ │ │ + strbthi pc, [pc], r1 @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, asr #22 │ │ │ │ + strtmi sl, [r1], -r9, lsl #23 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d21, d5, #64 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf969 │ │ │ │ - ldrmi fp, [r9], -r0, asr #22 │ │ │ │ - @ instruction: 0xf7faa808 │ │ │ │ - blls 0x417dc8 │ │ │ │ - blcs 0x144890 │ │ │ │ - @ instruction: 0x83a1f041 │ │ │ │ + @ instruction: 0xf7fdf9a9 │ │ │ │ + bcs 0x148748 │ │ │ │ + ldrthi pc, [lr], #-65 @ 0xffffffbf @ │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r5, r8, r9, sl, pc}^ │ │ │ │ + ldmdavs fp, {r7, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2490 │ │ │ │ - blge 0xa96988 │ │ │ │ + blcs 0xe2568 │ │ │ │ + blge 0x1c16a60 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsceq pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + adceq pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf946f7f4 │ │ │ │ - bllt 0x85789c │ │ │ │ - @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + @ instruction: 0xf98cf7f4 │ │ │ │ + bllt 0x19d7974 │ │ │ │ + @ instruction: 0xf43d2a00 │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + strhi pc, [r8, #65]! @ 0x41 │ │ │ │ + @ instruction: 0xf8d36d33 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + @ instruction: 0xf0016f70 │ │ │ │ + ldmdavs fp, {r0, r2, r6, r8, r9, sl, pc}^ │ │ │ │ + svceq 0x0070f413 │ │ │ │ + movwcs fp, #7956 @ 0x1f14 │ │ │ │ + blcs 0xe25a8 │ │ │ │ + blge 0x1416aa0 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + rscsvs pc, r9, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf96cf7f4 │ │ │ │ + bllt 0x11d79b4 │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf95af7fa │ │ │ │ + @ instruction: 0xac089b0c │ │ │ │ + @ instruction: 0xf0412b01 │ │ │ │ + ldcvs 3, cr8, [r3, #-616]! @ 0xfffffd98 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [lr], -r1 @ │ │ │ │ + ldrhi pc, [r9, -r1] │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -r9, lsl #22 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 d20, d21, #64 │ │ │ │ + strtmi sl, [r1], -r9, lsr #22 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf929 │ │ │ │ - bcs 0x1484e4 │ │ │ │ - cmpphi r3, #65 @ p-variant is OBSOLETE @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf949 │ │ │ │ + bcs 0x148688 │ │ │ │ + bichi pc, r1, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r0, r1, r2, r4, r6, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2504 │ │ │ │ - bge 0xffc169fc │ │ │ │ + blcs 0xe2628 │ │ │ │ + blge 0x416b20 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcvc pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + andsvs pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf90cf7f4 │ │ │ │ - blt 0xff9d7910 │ │ │ │ + @ instruction: 0xf92cf7f4 │ │ │ │ + bllt 0x1d7a34 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-612]! @ 0xfffffd9c │ │ │ │ + ldcvs 3, cr8, [r3, #-304]! @ 0xfffffed0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - strthi pc, [sp], -r1 │ │ │ │ + ldrhi pc, [sl, #1]! │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - strtmi sl, [r1], -pc, asr #21 │ │ │ │ + strtmi sl, [r1], -pc, ror #21 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8ef │ │ │ │ - bcs 0x148470 │ │ │ │ - movwhi pc, #61505 @ 0xf041 @ │ │ │ │ + @ instruction: 0xf7fdf90f │ │ │ │ + bcs 0x148614 │ │ │ │ + orrshi pc, r1, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r1, r2, r6, r7, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r1, r2, r5, r9, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe2578 │ │ │ │ - bge 0xfed96a70 │ │ │ │ + blcs 0xe269c │ │ │ │ + bge 0xff596b94 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rscspl pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + sbccs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8d2f7f4 │ │ │ │ - blt 0xfeb57984 │ │ │ │ + @ instruction: 0xf8f2f7f4 │ │ │ │ + blt 0xff357aa8 │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ - ldcvs 3, cr8, [r3, #-24]! @ 0xffffffe8 │ │ │ │ + ldcvs 3, cr8, [r3, #-32]! @ 0xffffffe0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [r3, #-1]! @ │ │ │ │ + strbhi pc, [r0, #1] @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4621aa95 │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vrshr.s64 d18, d13, #64 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8b5 │ │ │ │ - strtmi fp, [r1], -ip, lsl #21 │ │ │ │ + @ instruction: 0x4621aab5 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8ab │ │ │ │ - strtmi fp, [r1], -r2, lsl #21 │ │ │ │ - vmin.s8 d20, d5, d16 │ │ │ │ - vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf8a1 │ │ │ │ - @ instruction: 0x4621ba78 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf897 │ │ │ │ - vst1.16 {d27-d28}, [pc :128], lr │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - msrhi SPSR_fs, r2 │ │ │ │ - ldrbhi pc, [r9], #-513 @ 0xfffffdff @ │ │ │ │ - vaddw.s8 q9, q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strhi pc, [r2, r1]! │ │ │ │ - orrvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - @ instruction: 0xf5b2877d │ │ │ │ - @ instruction: 0xf47d3f80 │ │ │ │ - stmdage r8, {r1, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xf962f7fa │ │ │ │ - blls 0x240278 │ │ │ │ - @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x17ac84 │ │ │ │ - bge 0x17d6c4c │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - andvs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f49305 │ │ │ │ - blls 0x257d58 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdab03 │ │ │ │ - @ instruction: 0xf5b2ba4c │ │ │ │ - @ instruction: 0xf0023f81 │ │ │ │ - vhadd.s8 q4, , │ │ │ │ - vst2.8 {d24-d27}, [pc :64], r9 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - rsbshi pc, r7, r2 │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, r4, rrx │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619aa32 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ - @ instruction: 0xf7fa970c │ │ │ │ - @ instruction: 0xf640f92b │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ - @ instruction: 0xf7fd020a │ │ │ │ - @ instruction: 0x4621bad3 │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f4020d │ │ │ │ - @ instruction: 0xf7fdf82f │ │ │ │ - stmdbcs r1, {r1, r2, r9, fp, ip, sp, pc} │ │ │ │ - addhi pc, r1, #65 @ 0x41 │ │ │ │ + @ instruction: 0xf7fdf8d5 │ │ │ │ + bcs 0x1485a0 │ │ │ │ + rscshi pc, pc, #65 @ 0x41 │ │ │ │ @ instruction: 0xf8d36d33 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ - ldmdavs fp, {r0, r3, r4, r6, r8, sl, pc}^ │ │ │ │ + ldmdavs fp, {r2, r3, r5, r6, r8, sl, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ - blcs 0xe26f8 │ │ │ │ - ldmibge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xe2710 │ │ │ │ + bge 0xfe716c08 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsbscc pc, r5, #68, 12 @ 0x4400000 │ │ │ │ + andmi pc, r1, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf812f7f4 │ │ │ │ - stmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8b8f7f4 │ │ │ │ + blt 0xfe4d7b1c │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adccs pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + andsvs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf808f7f4 │ │ │ │ - ldmiblt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf8aef7f4 │ │ │ │ + blt 0xfe257b30 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rsbvs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + rsbsne pc, sp, #1342177284 @ 0x50000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xfffef7f3 │ │ │ │ - ldmiblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf001428a │ │ │ │ - vmin.s8 q4, , q14 │ │ │ │ - vst2.16 {d24-d27}, [pc :256], r8 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - msrhi CPSR_, r2 │ │ │ │ + @ instruction: 0xf8a4f7f4 │ │ │ │ + blt 0x1fd7b44 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + sbcsmi pc, r5, #68, 4 @ 0x40000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf89af7f4 │ │ │ │ + blt 0x1d57b58 │ │ │ │ bicvc pc, r0, pc, asr #8 │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - strdcs r8, [r0, fp] │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - @ instruction: 0x4619a9d0 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + orrcs r8, r0, r1, asr r4 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf001428a │ │ │ │ + vst1.32 {d24}, [pc :64], fp │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + ldrbhi pc, [r6, -r1]! @ │ │ │ │ + svccc 0x0080f5b2 │ │ │ │ + bge 0x1c56d8c │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7fa970c │ │ │ │ - bls 0x3d7ea0 │ │ │ │ - bcs 0x180794 │ │ │ │ - stmibge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - eorvc pc, sp, #68157440 @ 0x4100000 │ │ │ │ - andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf826f7f4 │ │ │ │ + bls 0x3d813c │ │ │ │ + bcs 0x1407c0 │ │ │ │ + strhi pc, [r5], #2 │ │ │ │ + @ instruction: 0xf47d2a02 │ │ │ │ + @ instruction: 0x4621aa5e │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vmlal.s , d0, d1[5] │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xf8bef7f4 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1c96d90 │ │ │ │ - ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ + blge 0x296dc4 │ │ │ │ + blt 0x14d7bc8 │ │ │ │ + svccc 0x0081f5b2 │ │ │ │ + rsbhi pc, r2, r2 │ │ │ │ + tstphi r1, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - vst1.32 {d24-d27}, [pc :256], fp │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vst4.16 {d24-d27}, [pc :256], r0 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + subshi pc, sp, r2 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + bge 0xe56dfc │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf92ef7fa │ │ │ │ + rsbcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + blt 0xff697c14 │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + adcscs pc, sp, #68, 12 @ 0x4400000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + @ instruction: 0xf832f7f4 │ │ │ │ + blt 0x357c28 │ │ │ │ + @ instruction: 0xf0412901 │ │ │ │ + ldcvs 2, cr8, [r3, #-488]! @ 0xfffffe18 │ │ │ │ + ldrdcs pc, [r0], r3 @ │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + ldrbhi pc, [r2, #-1] @ │ │ │ │ + @ instruction: 0xf413685b │ │ │ │ + svclt 0x00140f70 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf43d2b00 │ │ │ │ + @ instruction: 0x4621a9f5 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf815 │ │ │ │ + strtmi fp, [r1], -ip, ror #19 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 q10, d0, d5 │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf80b │ │ │ │ + strtmi fp, [r1], -r2, ror #19 │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ + @ instruction: 0xf7f4020d │ │ │ │ + @ instruction: 0xf7fdf801 │ │ │ │ + @ instruction: 0xf2c0b9d8 │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - subhi pc, r8, r2 │ │ │ │ - bicvc pc, r0, pc, asr #8 │ │ │ │ + ldrbthi pc, [r5], -r1 @ │ │ │ │ + cmnphi r0, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ - orrcs r8, r0, sp, lsl r0 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :64], r9 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + rscshi pc, r4, r2 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + ldmibge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + @ instruction: 0xf8ccf7fa │ │ │ │ + blls 0x240508 │ │ │ │ + @ instruction: 0xf47d2a02 │ │ │ │ + stmdbge r8, {r3, r6, r7, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6414630 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf7f4020a │ │ │ │ + blls 0x257d98 │ │ │ │ + @ instruction: 0xf47d2800 │ │ │ │ + @ instruction: 0xf7fdaa71 │ │ │ │ + @ instruction: 0xf2c0b9ba │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + bichi pc, r0, r2 │ │ │ │ + adcshi pc, r3, #268435456 @ 0x10000000 │ │ │ │ + orrvc pc, r0, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47d428a │ │ │ │ - stmdage r8, {r2, r3, r4, r7, r8, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xf894f7fa │ │ │ │ - smullscs pc, r3, r6, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43d0f01 │ │ │ │ - bls 0x3c422c │ │ │ │ - @ instruction: 0xf0022a01 │ │ │ │ - bcs 0x17aa04 │ │ │ │ - stmibge r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf002428a │ │ │ │ + vst4.16 {d24-d27}, [pc], r1 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + andshi pc, r6, r2 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + ldmibge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7fa970c │ │ │ │ + @ instruction: 0xf896f897 │ │ │ │ + blls 0x222094 │ │ │ │ + svceq 0x0001f012 │ │ │ │ + ldmibge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x140580 │ │ │ │ + cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d2a02 │ │ │ │ + strtmi sl, [r1], -sl, lsl #19 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + @ instruction: 0xffeaf7f3 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + bge 0xd96f6c │ │ │ │ + ldmdblt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eormi pc, r5, #72351744 @ 0x4500000 │ │ │ │ + subsvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f39305 │ │ │ │ - blls 0x259bb0 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdaa2f │ │ │ │ - @ instruction: 0x4621b978 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - @ instruction: 0xf7f3020d │ │ │ │ - @ instruction: 0xf7fdff81 │ │ │ │ - bcs 0x108194 │ │ │ │ - ldmdbge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x53b4f64c │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andvc pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xf853a908 │ │ │ │ - @ instruction: 0xf852302c │ │ │ │ - @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfa71 │ │ │ │ - @ instruction: 0xf8d6b944 │ │ │ │ - bcs 0x15dfa0 │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - movwcs r3, #9215 @ 0x23ff │ │ │ │ - @ instruction: 0x06494630 │ │ │ │ - ldmdbge r8!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf64c9301 │ │ │ │ - @ instruction: 0xf2c05cd4 │ │ │ │ - @ instruction: 0xf64c0c33 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ - eorcc pc, r2, r3, asr r8 @ │ │ │ │ - eorcs pc, r2, ip, asr r8 @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf998f7f9 │ │ │ │ - stmdblt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca91f │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x19a978 │ │ │ │ - movwcs r0, #641 @ 0x281 │ │ │ │ - @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7f92334 │ │ │ │ - @ instruction: 0xf7fdfc0f │ │ │ │ - bcs 0x108108 │ │ │ │ - stmdbge lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - stmdbge r8, {r8, r9, sp} │ │ │ │ - rsccs pc, r4, #13762560 @ 0xd20000 │ │ │ │ - blx 0xc97cc0 │ │ │ │ - stmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca8fd │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - eorcc pc, ip, r3, asr r8 @ │ │ │ │ - eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x797ce8 │ │ │ │ - stmialt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff84f7f3 │ │ │ │ + ldmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca8e9 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 q11, d16, d4 │ │ │ │ + @ instruction: 0xf64ca957 │ │ │ │ + vrsra.s64 q11, q14, #64 │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmlal.s q8, d0, d0[3] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x297d10 │ │ │ │ - ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ - ldrtmi r2, [r0], -r2, lsl #20 │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - @ instruction: 0xf04f3cff │ │ │ │ - ldrbeq r0, [lr], -r2, lsl #24 │ │ │ │ - stmiage ip, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xcc00e9cd │ │ │ │ - movwvs pc, #17996 @ 0x464c @ │ │ │ │ - teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldclpl 6, cr15, [r4], {76} @ 0x4c │ │ │ │ + blx 0x1e17d98 │ │ │ │ + stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ + svclt 0x00142a02 │ │ │ │ + mvnscc pc, #79 @ 0x4f │ │ │ │ + ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ + @ instruction: 0xf57d0649 │ │ │ │ + movwls sl, #6459 @ 0x193b │ │ │ │ + ldcvc 6, cr15, [ip], {76} @ 0x4c │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf85c3022 │ │ │ │ - @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdf92f │ │ │ │ - @ instruction: 0xf8d6b8ba │ │ │ │ - bcs 0x1660b4 │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - @ instruction: 0xf04f3cff │ │ │ │ - ldrtmi r0, [r0], -r2, lsl #24 │ │ │ │ - @ instruction: 0xf57d065d │ │ │ │ - stmib sp, {r0, r2, r3, r5, r7, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf64ccc00 │ │ │ │ - vmull.s8 , d16, d16 │ │ │ │ - @ instruction: 0xf64c0c33 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ - bl 0x3daa68 │ │ │ │ - stmdbge r8, {r1, r7, sl, fp} │ │ │ │ - eorcc pc, r2, r3, asr r8 @ │ │ │ │ - eorscs pc, r4, #220, 16 @ 0xdc0000 │ │ │ │ - @ instruction: 0xf90ef7f9 │ │ │ │ - ldmlt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf04f2022 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf7f9c000 │ │ │ │ + @ instruction: 0xf7fdf99b │ │ │ │ + bcs 0x108294 │ │ │ │ + stmdbge r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + teqpcs r4, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + ldmdblt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca895 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x19aa8c │ │ │ │ + @ instruction: 0xf64ca911 │ │ │ │ + vqdmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x19aaf8 │ │ │ │ movwcs r0, #641 @ 0x281 │ │ │ │ @ instruction: 0xf8d2a908 │ │ │ │ - @ instruction: 0xf7f92364 │ │ │ │ - @ instruction: 0xf7fdf9b5 │ │ │ │ - bcs 0x107ff4 │ │ │ │ - stmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs SPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0xf7f922e4 │ │ │ │ + @ instruction: 0xf7fdfa31 │ │ │ │ + bcs 0x108250 │ │ │ │ + stmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + movtvc pc, #50764 @ 0xc64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subeq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ - bcs 0x107fcc │ │ │ │ - ldmdage r0!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvs r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + @ instruction: 0xf7fdfa1d │ │ │ │ + bcs 0x108228 │ │ │ │ + stmiage ip!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcsvs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + sbcvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf853a908 │ │ │ │ @ instruction: 0xf852302c │ │ │ │ @ instruction: 0xf7f9202c │ │ │ │ - @ instruction: 0xf7fdfb5d │ │ │ │ - @ instruction: 0xf8d6b860 │ │ │ │ - bcs 0x15e168 │ │ │ │ - @ instruction: 0xf04fbf14 │ │ │ │ - movwcs r3, #9215 @ 0x23ff │ │ │ │ - @ instruction: 0x06494630 │ │ │ │ - ldmdage r4, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf64c9301 │ │ │ │ - @ instruction: 0xf2c05cd4 │ │ │ │ - @ instruction: 0xf64c0c33 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r8, r9} │ │ │ │ + @ instruction: 0xf7fdfa09 │ │ │ │ + @ instruction: 0xf8d6b8dc │ │ │ │ + bcs 0x1661d4 │ │ │ │ + svclt 0x00144630 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xd9fd8 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + @ instruction: 0xf57d065e │ │ │ │ + stmib sp, {r0, r1, r2, r3, r6, r7, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf64ccc00 │ │ │ │ + vqdmlal.s , d0, d0[3] │ │ │ │ + @ instruction: 0xf64c0333 │ │ │ │ + vmov.i32 d23, #3327 @ 0x00000cff │ │ │ │ + stmdbge r8, {r0, r1, r4, r5, sl, fp} │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, ip, asr r8 @ │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ - ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf932f7f9 │ │ │ │ + poplt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrsbcc pc, [r0], #134 @ 0x86 @ │ │ │ │ + svclt 0x00142a02 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xda014 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + @ instruction: 0x065d4630 │ │ │ │ + ldmge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xcc00e9cd │ │ │ │ + stclmi 6, cr15, [r8], #304 @ 0x130 │ │ │ │ + ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ + mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vstmiaeq r2, {d14-d19} │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf8dc3022 │ │ │ │ + @ instruction: 0xf7f92234 │ │ │ │ + @ instruction: 0xf7fdf911 │ │ │ │ + bcs 0x108180 │ │ │ │ + ldmge r8, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + addeq lr, r1, #3072 @ 0xc00 │ │ │ │ + stmdbge r8, {r8, r9, sp} │ │ │ │ + msrcs SPSR_s, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf9b8f7f9 │ │ │ │ + stmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca83b │ │ │ │ - vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf64c0333 │ │ │ │ - vsubl.s8 q11, d0, d4 │ │ │ │ + @ instruction: 0xf64ca887 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0xe17e6c │ │ │ │ - stmdalt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e17f3a │ │ │ │ + ldmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - @ instruction: 0xf64ca827 │ │ │ │ - vsubw.s8 , q8, d16 │ │ │ │ - bl 0x19ab68 │ │ │ │ - @ instruction: 0xf64c038c │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + @ instruction: 0xf64ca873 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vcge.s8 d16, d13, d19 │ │ │ │ + vmov.i32 d16, #3072 @ 0x00000c00 │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ - addscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ + eorcc pc, ip, r3, asr r8 @ │ │ │ │ eorcs pc, ip, r2, asr r8 @ │ │ │ │ - blx 0x897e98 │ │ │ │ - ldmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - addmi r0, sl, #48, 2 │ │ │ │ - stmdage lr, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x46306d32 │ │ │ │ - ldrdcs pc, [r0, -r2] │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - stmdage r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf64da908 │ │ │ │ - vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ - strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - @ instruction: 0xec08e9cd │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - movwls r9, #41995 @ 0xa40b │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 0, pc, cr14, cr3, {7} │ │ │ │ - svclt 0x00f5f7fc │ │ │ │ + blx 0x1917f62 │ │ │ │ + stmdalt r3!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ + svclt 0x00142a02 │ │ │ │ + mvnscc pc, #79 @ 0x4f │ │ │ │ + ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ + @ instruction: 0xf57d0649 │ │ │ │ + movwls sl, #6231 @ 0x1857 │ │ │ │ + ldcvc 6, cr15, [ip], {76} @ 0x4c │ │ │ │ + ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ + mvnsvs pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf85c3022 │ │ │ │ + @ instruction: 0xf04f2022 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf7f9c000 │ │ │ │ + @ instruction: 0xf7fdf8b7 │ │ │ │ + bcs 0x1080cc │ │ │ │ + ldmdage lr!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + cmnpvc ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + subvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf853a908 │ │ │ │ + @ instruction: 0xf852302c │ │ │ │ + @ instruction: 0xf7f9202c │ │ │ │ + @ instruction: 0xf7fdfa37 │ │ │ │ + bcs 0x1080a4 │ │ │ │ + stmdage sl!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + mvnmi pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + orreq lr, ip, #3072 @ 0xc00 │ │ │ │ + rscsvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + @ instruction: 0xf8d3a908 │ │ │ │ + @ instruction: 0xf8523294 │ │ │ │ + @ instruction: 0xf7f9202c │ │ │ │ + @ instruction: 0xf7fdfa21 │ │ │ │ + cmpcs r0, r8, lsl r8 │ │ │ │ + teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d428a │ │ │ │ + ldcvs 8, cr10, [r2, #-68]! @ 0xffffffbc │ │ │ │ + @ instruction: 0xf8d24630 │ │ │ │ + @ instruction: 0xf4122100 │ │ │ │ + @ instruction: 0xf43d6f70 │ │ │ │ + stmdbge r8, {r0, r3, fp, sp, pc} │ │ │ │ + rsbseq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + andeq pc, ip, #192, 4 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + movwcs ip, #776 @ 0x308 │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + movwls lr, #49192 @ 0xc028 │ │ │ │ + mcr2 7, 1, pc, cr2, cr3, {7} @ │ │ │ │ + svclt 0x00f9f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013afed │ │ │ │ + @ instruction: 0xf013aff1 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - ldc2 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ - svclt 0x00cff7fc │ │ │ │ + ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ + svclt 0x00d3f7fc │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ - svcge 0x00caf47c │ │ │ │ + svcge 0x00cef47c │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -206593,234 +206682,233 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfe79 │ │ │ │ - @ instruction: 0xf44fbfa6 │ │ │ │ + @ instruction: 0xf7fcfe7d │ │ │ │ + @ instruction: 0xf44fbfaa │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x009ef47c │ │ │ │ + svcge 0x00a2f47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14043e4 │ │ │ │ + b 0x1404540 │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfe4f │ │ │ │ - @ instruction: 0xf1b2bf7c │ │ │ │ + @ instruction: 0xf7fcfe53 │ │ │ │ + @ instruction: 0xf1b2bf80 │ │ │ │ @ instruction: 0xf47c7f80 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a440 │ │ │ │ + b 0x111a59c │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161a10 │ │ │ │ + b 0x1161b6c │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rsbcc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - mcr2 7, 1, pc, cr6, cr3, {7} @ │ │ │ │ - svclt 0x0053f7fc │ │ │ │ - eorpl pc, r5, #64, 12 @ 0x4000000 │ │ │ │ + mcr2 7, 1, pc, cr10, cr3, {7} @ │ │ │ │ + svclt 0x0057f7fc │ │ │ │ + addvs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x004bf7fc │ │ │ │ - rscmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + ldc2l 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x004ff7fc │ │ │ │ + subsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [ip, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x0043f7fc │ │ │ │ + ldc2l 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0047f7fc │ │ │ │ andne pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stc2l 7, cr15, [r4, #-972]! @ 0xfffffc34 │ │ │ │ - svclt 0x003bf7fc │ │ │ │ + stc2l 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x003ff7fc │ │ │ │ rsbvc pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - ldc2l 7, cr15, [ip, #-972] @ 0xfffffc34 │ │ │ │ - svclt 0x0033f7fc │ │ │ │ + stc2l 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ + svclt 0x0037f7fc │ │ │ │ msrvs CPSR_, pc, asr #8 │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47c428a │ │ │ │ - @ instruction: 0xf013af2b │ │ │ │ + @ instruction: 0xf013af2f │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r1, r3, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcfc57 │ │ │ │ - @ instruction: 0xf44fbf0e │ │ │ │ + @ instruction: 0xf7fcfc5b │ │ │ │ + @ instruction: 0xf44fbf12 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ addmi r1, sl, #0, 2 │ │ │ │ - svcge 0x0006f47c │ │ │ │ + svcge 0x000af47c │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404514 │ │ │ │ + b 0x1404670 │ │ │ │ @ instruction: 0xf6400c02 │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-771 @ 0xfffffcfd │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfdb7 │ │ │ │ - b 0x14c9cac │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf7fcfdbb │ │ │ │ + ldceq 14, cr11, [sl], {232} @ 0xe8 │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e20 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + @ instruction: 0xf1ce010f │ │ │ │ + b 0x13ddb18 │ │ │ │ + @ instruction: 0xf0130c01 │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ - stmib sp, {r1, r9, pc}^ │ │ │ │ + stmib sp, {r2, r3, r4, r5, r6, r7, r8, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrmi SPSR_c, #536870916 @ 0x20000004 │ │ │ │ + bicpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ addsmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a18156 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + blx 0x1b182b2 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr12, {7} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14045b4 │ │ │ │ + b 0x1404710 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vsubl.s8 q9, d16, d1 │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfd67 │ │ │ │ - ldmdaeq r9, {r2, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - andeq pc, pc, #3 │ │ │ │ + @ instruction: 0xf7fcfd6b │ │ │ │ + ldceq 14, cr11, [sl], {152} @ 0x98 │ │ │ │ + strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + @ instruction: 0xf0020859 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf0014e04 │ │ │ │ + @ instruction: 0x43220110 │ │ │ │ + streq pc, [pc], #-3 @ 0xda330 │ │ │ │ + @ instruction: 0xf1ce4321 │ │ │ │ + @ instruction: 0xf0130e20 │ │ │ │ + tstls r8, r0, asr #8 │ │ │ │ + cmppcs r5, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ + @ instruction: 0xf041a908 │ │ │ │ + stmib sp, {r3, r5, r9, pc}^ │ │ │ │ + vshl.s8 d18, d9, d15 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ + @ instruction: 0xf04f0209 │ │ │ │ + @ instruction: 0xf8cd0c03 │ │ │ │ + @ instruction: 0xf8cde02c │ │ │ │ + @ instruction: 0xf7f9c030 │ │ │ │ + @ instruction: 0xf7fcfb1b │ │ │ │ + sbcseq fp, r9, #1760 @ 0x6e0 │ │ │ │ + mcrge 5, 3, pc, cr10, cr12, {3} @ │ │ │ │ + @ instruction: 0xf0030859 │ │ │ │ + ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - ldceq 3, cr4, [sl], {17} │ │ │ │ + tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ - @ instruction: 0xf6419108 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ - @ instruction: 0xf1ce030d │ │ │ │ - stmdbge r8, {r5, r9, sl, fp} │ │ │ │ - eorhi pc, sp, #65 @ 0x41 │ │ │ │ - strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - rscscs pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ - andeq pc, r9, #192, 4 │ │ │ │ - stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ - eor pc, ip, sp, asr #17 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x6981f2 │ │ │ │ - mcrlt 7, 3, pc, cr9, cr12, {7} @ │ │ │ │ - @ instruction: 0xf57c02d9 │ │ │ │ - ldmdaeq r9, {r0, r2, r5, r6, r9, sl, fp, sp, pc}^ │ │ │ │ + stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ + andne lr, r8, #3358720 @ 0x334000 │ │ │ │ + vmla.i8 d26, d15, d8 │ │ │ │ + vrshr.s64 d19, d25, #64 │ │ │ │ + @ instruction: 0xf1cc020c │ │ │ │ + @ instruction: 0xf04f0310 │ │ │ │ + stmib sp, {r0, sl, fp}^ │ │ │ │ + @ instruction: 0xf8cde30a │ │ │ │ + @ instruction: 0xf7fcc030 │ │ │ │ + @ instruction: 0xf7fcfa0d │ │ │ │ + ldmdaeq r9, {r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a664 │ │ │ │ + b 0x111a808 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161c34 │ │ │ │ + b 0x1161dd8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ - stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ + stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - subscs pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + addsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sl, #192, 4 │ │ │ │ + msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x31824c │ │ │ │ - mcrlt 7, 2, pc, cr1, cr12, {7} @ │ │ │ │ - @ instruction: 0xf0030859 │ │ │ │ - ldceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + ldc2l 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ + mcrlt 7, 1, pc, cr1, cr12, {7} @ │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + ldmdaeq r9, {r0, r1, sl, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ - andne lr, r8, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf640a908 │ │ │ │ - vrshr.s64 d20, d13, #64 │ │ │ │ - @ instruction: 0xf1cc020a │ │ │ │ - @ instruction: 0xf04f0320 │ │ │ │ - stmib sp, {r1, sl, fp}^ │ │ │ │ - @ instruction: 0xf8cde30a │ │ │ │ - @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfcef │ │ │ │ - ldmdaeq r9, {r2, r3, r4, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - andeq pc, pc, #3 │ │ │ │ + cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - ldceq 3, cr4, [sl], {17} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + @ instruction: 0x4321040f │ │ │ │ + cdpeq 1, 2, cr15, cr0, cr14, {6} │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - cdpmi 3, 0, cr15, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf6419108 │ │ │ │ - vqdmlal.s , d16, d1[4] │ │ │ │ - @ instruction: 0xf1ce030d │ │ │ │ - stmdbge r8, {r5, r9, sl, fp} │ │ │ │ - msrhi CPSR_sxc, r1, asr #32 │ │ │ │ + vqdmlal.s , d0, d1[1] │ │ │ │ + stmdbge r8, {r0, r2, r3, r8, r9} │ │ │ │ + msrhi CPSR_xc, r1, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ rscscs pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe8982e0 │ │ │ │ - ldcllt 7, cr15, [r1, #1008]! @ 0x3f0 │ │ │ │ + blx 0xfea18438 │ │ │ │ + ldcllt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -206830,192 +206918,191 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfc9f │ │ │ │ - ldmdaeq r9, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfca5 │ │ │ │ + ldmdaeq r9, {r1, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a798 │ │ │ │ + b 0x111a8f0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161d68 │ │ │ │ + b 0x1161ec0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subpl pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #-972 @ 0xfffffc34 │ │ │ │ - stclt 7, cr15, [r7, #1008]! @ 0x3f0 │ │ │ │ + stc2 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ + stclt 7, cr15, [sp, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02d8 │ │ │ │ - ldmdaeq r9, {r0, r1, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a7e8 │ │ │ │ + b 0x111a940 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ ldrtmi r3, [r0], -r3, lsl #24 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vrshr.s64 d18, d17, #64 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ @ instruction: 0xf1cc1e80 │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf945 │ │ │ │ - sbcseq fp, ip, #8064 @ 0x1f80 │ │ │ │ - ldclge 5, cr15, [sl, #-496]! @ 0xfffffe10 │ │ │ │ + @ instruction: 0xf7fcf94b │ │ │ │ + sbcseq fp, ip, #132, 26 @ 0x2100 │ │ │ │ + stcge 5, cr15, [r0, #496] @ 0x1f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf91d │ │ │ │ - ldmdaeq r9, {r1, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf923 │ │ │ │ + ldmdaeq r9, {r2, r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111a884 │ │ │ │ + b 0x111a9dc │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1161e54 │ │ │ │ + b 0x1161fac │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - adcne pc, r5, #-268435452 @ 0xf0000004 │ │ │ │ + andcc pc, r9, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f8f7fc │ │ │ │ - ldclt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xf8fef7fc │ │ │ │ + ldclt 7, cr15, [r7, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf8d3 │ │ │ │ - ldcvs 13, cr11, [r2, #-48]! @ 0xffffffd0 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf4122100 │ │ │ │ - @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r1, r8, sl, fp, sp, pc} │ │ │ │ - rscvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf04fec08 │ │ │ │ - strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ - @ instruction: 0xf8cd930a │ │ │ │ - @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb1b │ │ │ │ - ldcvs 12, cr11, [r2, #-968]! @ 0xfffffc38 │ │ │ │ + @ instruction: 0xf7fcf8d9 │ │ │ │ + ldcvs 13, cr11, [r2, #-72]! @ 0xffffffb8 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r8, {r0, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ - adcvc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + stmdbge r8, {r0, r3, r8, sl, fp, sp, pc} │ │ │ │ + subsne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf04fec08 │ │ │ │ - strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ - @ instruction: 0xf8cd930a │ │ │ │ - @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb01 │ │ │ │ - ldmdaeq sl, {r3, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + movwcs ip, #776 @ 0x308 │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + movwls lr, #49192 @ 0xc028 │ │ │ │ + blx 0x99861e │ │ │ │ + ldcllt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + svcmi 0x0070f412 │ │ │ │ + ldclge 4, cr15, [r0], #240 @ 0xf0 │ │ │ │ + vmla.i8 d26, d14, d8 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ + strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ + movwgt lr, #35277 @ 0x89cd │ │ │ │ + strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f3930c │ │ │ │ + @ instruction: 0xf7fcfb09 │ │ │ │ + ldmdaeq sl, {r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13edd60 │ │ │ │ + b 0x13edeb4 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vraddhn.i16 d16, , q8 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3586 @ 0xfffff1fe │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - blx 0xfe298546 │ │ │ │ - ldclt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ + blx 0xfe49869a │ │ │ │ + ldclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andne lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d15, d8 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf1cc020c │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7fcc030 │ │ │ │ - @ instruction: 0xf7fcf855 │ │ │ │ - b 0x14c9800 │ │ │ │ + @ instruction: 0xf7fcf85d │ │ │ │ + b 0x14c9974 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149ae0c │ │ │ │ + b 0x149af60 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145de18 │ │ │ │ + b 0x145df6c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #17347 @ 0x43c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49922 @ 0xc302 │ │ │ │ - blx 0x10985d6 │ │ │ │ - stcllt 7, cr15, [fp], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x129872a │ │ │ │ + ldcllt 7, cr15, [r3], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207025,105 +207112,105 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0320 │ │ │ │ stmib sp, {r1, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfb19 │ │ │ │ - ldmdaeq r9, {r1, r2, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfb21 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111aaa4 │ │ │ │ + b 0x111abf8 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162074 │ │ │ │ + b 0x11621c8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r2, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ adccc pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xffe18668 │ │ │ │ - stclt 7, cr15, [r1], #-1008 @ 0xfffffc10 │ │ │ │ + blx 0x187bc │ │ │ │ + stclt 7, cr15, [r9], #-1008 @ 0xfffffc10 │ │ │ │ @ instruction: 0xf57c02da │ │ │ │ - ldmdaeq r9, {r0, r2, r3, r4, sl, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r5, sl, fp, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111aaf4 │ │ │ │ + b 0x111ac48 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x11620c4 │ │ │ │ + b 0x1162218 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ - adccs pc, sp, #-268435452 @ 0xf0000004 │ │ │ │ + andsmi pc, r1, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffc0f7fb │ │ │ │ - bllt 0xfff586e0 │ │ │ │ + @ instruction: 0xffc8f7fb │ │ │ │ + stclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x1404b30 │ │ │ │ + b 0x1404c84 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-772 @ 0xfffffcfc │ │ │ │ movwcs r9, #8971 @ 0x230b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcfaa9 │ │ │ │ - @ instruction: 0xf013bbd6 │ │ │ │ + @ instruction: 0xf7fcfab1 │ │ │ │ + @ instruction: 0xf013bbde │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r3, r4, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ stcmi 3, cr15, [r4], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmdbge r8, {r3, r8, r9, ip} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f8c30b │ │ │ │ - @ instruction: 0xf7fcf901 │ │ │ │ - ldmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf909 │ │ │ │ + ldmdaeq r9, {r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111abc0 │ │ │ │ + b 0x111ad14 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162190 │ │ │ │ + b 0x11622e4 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ subcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a98784 │ │ │ │ - bllt 0xfe5d87ac │ │ │ │ + blx 0x1c988d8 │ │ │ │ + bllt 0xfe7d8900 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207133,89 +207220,89 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcfa41 │ │ │ │ - b 0x14c95c0 │ │ │ │ + @ instruction: 0xf7fcfa49 │ │ │ │ + b 0x14c9734 │ │ │ │ @ instruction: 0xf0030c53 │ │ │ │ @ instruction: 0xf00c010f │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ - b 0x13e2218 │ │ │ │ + b 0x13e236c │ │ │ │ ldceq 12, cr0, [r9], {1} │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ - b 0x113f05c │ │ │ │ + b 0x113f1b0 │ │ │ │ @ instruction: 0xf640010c │ │ │ │ vmlal.s , d0, d1[0] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r0, r3, r9, sl, fp, ip} │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ @ instruction: 0xf7f3930b │ │ │ │ - @ instruction: 0xf7fcfa1d │ │ │ │ - @ instruction: 0xf013bb4a │ │ │ │ + @ instruction: 0xf7fcfa25 │ │ │ │ + @ instruction: 0xf013bb52 │ │ │ │ @ instruction: 0xf47c0c40 │ │ │ │ - ldmdaeq r9, {r0, r2, r6, r8, r9, fp, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r0, r2, r3, r6, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldceq 3, cr4, [sl], {17} │ │ │ │ @ instruction: 0xf0029108 │ │ │ │ @ instruction: 0xf8cd0210 │ │ │ │ stmdbge r8, {r4, r5, lr, pc} │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf868f7f8 │ │ │ │ - bllt 0xbd887c │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + @ instruction: 0xf870f7f8 │ │ │ │ + bllt 0xdd89d0 │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + b 0x14a6df4 │ │ │ │ + @ instruction: 0xf0020c53 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf00c4e03 │ │ │ │ + movwmi r0, #44048 @ 0xac10 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13db0e0 │ │ │ │ - vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d3 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - ldrhi pc, [fp], r0, asr #32 │ │ │ │ + ldrhi pc, [r9], r0, asr #32 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vsubw.s8 , q0, d17 │ │ │ │ + vsubw.s8 q10, q8, d5 │ │ │ │ @ instruction: 0xf64d030d │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf8cd0209 │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcff0b │ │ │ │ - b 0x14c94e0 │ │ │ │ + @ instruction: 0xf7fcff13 │ │ │ │ + b 0x14c9654 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b12c │ │ │ │ + b 0x149b280 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e138 │ │ │ │ + b 0x145e28c │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xf9aef7f3 │ │ │ │ - blt 0xff7d891c │ │ │ │ + @ instruction: 0xf9b6f7f3 │ │ │ │ + blt 0xff9d8a70 │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207225,74 +207312,74 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf989 │ │ │ │ - ldmdaeq r9, {r1, r2, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf991 │ │ │ │ + ldmdaeq r9, {r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111adc4 │ │ │ │ + b 0x111af18 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162394 │ │ │ │ + b 0x11624e8 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ addsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf964f7f3 │ │ │ │ - blt 0xfe5589b0 │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + @ instruction: 0xf96cf7f3 │ │ │ │ + blt 0xfe758b04 │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + b 0x14a6f28 │ │ │ │ + @ instruction: 0xf0020c53 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf00c4e02 │ │ │ │ + movwmi r0, #44048 @ 0xac10 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13db214 │ │ │ │ - vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d2 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - strbhi pc, [pc, #-64]! @ 0xda9ac @ │ │ │ │ + strbhi pc, [sp, #-64]! @ 0xffffffc0 @ │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vbic.i32 , #256 @ 0x00000100 │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfe71 │ │ │ │ - b 0x14c93ac │ │ │ │ + @ instruction: 0xf7fcfe79 │ │ │ │ + b 0x14c9520 │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b260 │ │ │ │ + b 0x149b3b4 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e26c │ │ │ │ + b 0x145e3c0 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ adcscs pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xf914f7f3 │ │ │ │ - blt 0x1158a50 │ │ │ │ + @ instruction: 0xf91cf7f3 │ │ │ │ + blt 0x1358ba4 │ │ │ │ mrrceq 10, 4, lr, r3, cr15 │ │ │ │ cdpeq 0, 0, cr15, cr15, cr3, {0} │ │ │ │ @ instruction: 0xf00c910c │ │ │ │ ldceq 12, cr0, [r9], {16} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ @@ -207301,16 +207388,16 @@ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ rscscc pc, r5, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ stcmi 3, cr15, [r2], {195} @ 0xc3 │ │ │ │ @ instruction: 0x1e09e9cd │ │ │ │ @ instruction: 0xf1cca908 │ │ │ │ movwls r0, #45832 @ 0xb308 │ │ │ │ - @ instruction: 0xf8f0f7f3 │ │ │ │ - blt 0x858a98 │ │ │ │ + @ instruction: 0xf8f8f7f3 │ │ │ │ + blt 0xa58bec │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207320,57 +207407,57 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s q10, d16, d1[6] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf8cb │ │ │ │ - ldmdaeq r9, {r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8d3 │ │ │ │ + ldmdaeq r9, {r9, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111af40 │ │ │ │ + b 0x111b094 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x1162510 │ │ │ │ + b 0x1162664 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r0, r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ addsmi pc, sp, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ tstpeq r0, #204, 2 @ p-variant is OBSOLETE @ 0x33 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8a6f7f3 │ │ │ │ - ldmiblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8aef7f3 │ │ │ │ + ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15b780 │ │ │ │ + blcs 0x15b8d4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmdaeq r9, {r1, r2, r3, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + ldmdaeq r9, {r2, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ @ instruction: 0xf0010c9a │ │ │ │ - b 0x111af9c │ │ │ │ + b 0x111b0f0 │ │ │ │ @ instruction: 0xf002010c │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ vmull.u8 , d3, d3 │ │ │ │ - b 0x116256c │ │ │ │ + b 0x11626c0 │ │ │ │ vsubl.u8 q8, d3, d12 │ │ │ │ stmib sp, {r1, sl, fp, lr}^ │ │ │ │ stmdbge r8, {r3, r9, ip} │ │ │ │ rscmi pc, r9, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ movweq pc, #33228 @ 0x81cc @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movw lr, #43469 @ 0xa9cd │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf878f7f3 │ │ │ │ - stmiblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf880f7f3 │ │ │ │ + stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207380,52 +207467,52 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0310 │ │ │ │ stmib sp, {r0, sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f3c030 │ │ │ │ - @ instruction: 0xf7fcf853 │ │ │ │ - ldmdaeq sl, {r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf85b │ │ │ │ + ldmdaeq sl, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ vaddw.u8 , , d3 │ │ │ │ - b 0x13ee40c │ │ │ │ + b 0x13ee560 │ │ │ │ andls r0, r8, #256 @ 0x100 │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf1ce020a │ │ │ │ vmov.i32 d16, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf04f1380 │ │ │ │ strls r0, [fp], #-3585 @ 0xfffff1ff │ │ │ │ eors pc, r0, sp, asr #17 │ │ │ │ movwgt lr, #39373 @ 0x99cd │ │ │ │ - @ instruction: 0xf82ef7f3 │ │ │ │ - ldmdblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf836f7f3 │ │ │ │ + stmdblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003085a │ │ │ │ - b 0x149b070 │ │ │ │ + b 0x149b1c4 │ │ │ │ @ instruction: 0xf0024c93 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ smlabtcc r3, r3, r3, pc @ │ │ │ │ - b 0x13ff468 │ │ │ │ + b 0x13ff5bc │ │ │ │ @ instruction: 0xf2410c01 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ stmdbge r8, {r1, r3, r9} │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ movwmi pc, #13251 @ 0x33c3 @ │ │ │ │ eor pc, r8, sp, asr #17 │ │ │ │ movwcs r9, #4875 @ 0x130b │ │ │ │ @ instruction: 0xf7f3930c │ │ │ │ - @ instruction: 0xf7fcf80b │ │ │ │ - ldmdaeq sl, {r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf813 │ │ │ │ + ldmdaeq sl, {r6, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf00c430a │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0x0c01ea4c │ │ │ │ @@ -207433,31 +207520,31 @@ │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf3c3a908 │ │ │ │ @ instruction: 0xf8cd1e80 │ │ │ │ vaddl.u8 q14, d3, d20 │ │ │ │ @ instruction: 0xf8cd4303 │ │ │ │ movwls lr, #45096 @ 0xb028 │ │ │ │ movwls r2, #49921 @ 0xc301 │ │ │ │ - @ instruction: 0xffe8f7f2 │ │ │ │ - ldmdblt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfff0f7f2 │ │ │ │ + ldmdblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrreq 0, 1, pc, r0, cr3 @ │ │ │ │ - ldmdbge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r8, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ @ instruction: 0xf001020f │ │ │ │ @ instruction: 0xf8cd0110 │ │ │ │ tstmi r1, #40 @ 0x28 │ │ │ │ @ instruction: 0xf3c30c9a │ │ │ │ @ instruction: 0xf0024c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ movwcs sl, #6408 @ 0x1908 │ │ │ │ movwgt lr, #47565 @ 0xb9cd │ │ │ │ - mrc2 7, 1, pc, cr4, cr7, {7} │ │ │ │ - ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 1, pc, cr12, cr7, {7} │ │ │ │ + ldmlt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0030859 │ │ │ │ ldceq 12, cr0, [sl], {15} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andseq pc, r0, #2 │ │ │ │ stccc 3, cr15, [r3], {195} @ 0xc3 │ │ │ │ cdpne 3, 8, cr15, cr0, cr3, {6} │ │ │ │ @@ -207467,1963 +207554,1963 @@ │ │ │ │ @ instruction: 0xf640a908 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf1cc020a │ │ │ │ @ instruction: 0xf04f0308 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf8cde30a │ │ │ │ @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fcffa5 │ │ │ │ - b 0x14c9088 │ │ │ │ + @ instruction: 0xf7fcffad │ │ │ │ + b 0x14c91fc │ │ │ │ @ instruction: 0xf0030e53 │ │ │ │ - b 0x149b584 │ │ │ │ + b 0x149b6d8 │ │ │ │ @ instruction: 0xf00e4c93 │ │ │ │ - b 0x145e590 │ │ │ │ + b 0x145e6e4 │ │ │ │ @ instruction: 0xf00c0e02 │ │ │ │ vmov.i32 d16, #45311 @ 0x0000b0ff │ │ │ │ stmdbge r8, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addcs pc, r1, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ strne pc, [r0], #963 @ 0x3c3 │ │ │ │ @ instruction: 0xec08e9cd │ │ │ │ movwmi pc, #9155 @ 0x23c3 @ │ │ │ │ movwls r9, #46090 @ 0xb40a │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ - @ instruction: 0xff82f7f2 │ │ │ │ - stmialt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xff8af7f2 │ │ │ │ + ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vnmlaeq.f32 s29, s6, s30 │ │ │ │ andeq pc, pc, #3 │ │ │ │ vldmiami r3, {s28-s106} │ │ │ │ cdpeq 0, 1, cr15, cr0, cr14, {0} │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ ldceq 0, cr15, [r0], {12} │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - b 0x14051c4 │ │ │ │ + b 0x1405318 │ │ │ │ @ instruction: 0xf2410c02 │ │ │ │ vmlal.s q9, d16, d1[6] │ │ │ │ vsubl.u8 q8, d3, d10 │ │ │ │ stmib sp, {r7, sl, ip}^ │ │ │ │ vmull.u8 q15, d3, d8 │ │ │ │ strls r4, [sl], #-770 @ 0xfffffcfe │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ @ instruction: 0xf7f2930c │ │ │ │ - @ instruction: 0xf7fcff5f │ │ │ │ - b 0x14c8ffc │ │ │ │ - @ instruction: 0xf0030c53 │ │ │ │ - ldceq 1, cr0, [sl], {15} │ │ │ │ - ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf7fcff67 │ │ │ │ + ldceq 8, cr11, [sl], {148} @ 0x94 │ │ │ │ + smlabtcc r3, r3, r3, pc @ │ │ │ │ + mrrceq 10, 4, lr, r3, cr15 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ cdpmi 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - smlabtcc r3, r3, r3, pc @ │ │ │ │ - @ instruction: 0xf1ce430a │ │ │ │ - @ instruction: 0xf0130e10 │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + @ instruction: 0xf1ce010f │ │ │ │ + b 0x13de780 │ │ │ │ + @ instruction: 0xf0130c01 │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r6, sl, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r6, sl, pc}^ │ │ │ │ stmdbge r8, {r0, r3, sl, sp} │ │ │ │ - msrmi SPSR_fc, #536870916 @ 0x20000004 │ │ │ │ + bicpl pc, sp, #536870916 @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ subscc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r9, #192, 4 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ - ldmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - mrrceq 10, 4, lr, r3, cr15 │ │ │ │ + ldc2l 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + stmdalt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf3c30c9a │ │ │ │ + b 0x14a738c │ │ │ │ + @ instruction: 0xf0020c53 │ │ │ │ + vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ + @ instruction: 0xf00c4e02 │ │ │ │ + movwmi r0, #44048 @ 0xac10 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00c0c9a │ │ │ │ - @ instruction: 0xf0020c10 │ │ │ │ - b 0x13db678 │ │ │ │ - vmull.u8 q8, d3, d1 │ │ │ │ - vmull.p8 q10, d3, d2 │ │ │ │ - movwmi r3, #41219 @ 0xa103 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr14, {6} │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ strbeq pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ - sbcshi pc, r4, #64 @ 0x40 │ │ │ │ + sbcshi pc, r2, #64 @ 0x40 │ │ │ │ strcs lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vrsra.s64 d20, d1, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf8cd020d │ │ │ │ @ instruction: 0xf04fc020 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde02c │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fcfc3f │ │ │ │ - ldmibvc fp, {r1, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc47 │ │ │ │ + ldmibvc fp, {r1, r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mcrlt 7, 6, pc, cr6, cr13, {7} @ │ │ │ │ + mcrlt 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bad4 │ │ │ │ + blcs 0x15bc28 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - strtmi fp, [r1], -r4, asr #18 │ │ │ │ + strtmi fp, [r1], -sl, asr #18 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fcfe3f │ │ │ │ - ldcvs 8, cr11, [r2, #-88]! @ 0xffffffa8 │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + ldcvs 8, cr11, [r2, #-120]! @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf4122100 │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r8, {r0, r2, r3, fp, sp, pc} │ │ │ │ - sbcvs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + stmdbge r8, {r0, r2, r4, fp, sp, pc} │ │ │ │ + eorseq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf04fec08 │ │ │ │ - strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ - @ instruction: 0xf8cd930a │ │ │ │ - @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fbfe25 │ │ │ │ - ldcvs 15, cr11, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf4122100 │ │ │ │ - @ instruction: 0xf43b6f70 │ │ │ │ - stmdbge r8, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - eorsvs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ - andeq pc, ip, #192, 4 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf04fec08 │ │ │ │ - strls r0, [fp], #-3072 @ 0xfffff400 │ │ │ │ - @ instruction: 0xf8cd930a │ │ │ │ - @ instruction: 0xf7f2c030 │ │ │ │ - @ instruction: 0xf7fbfe0b │ │ │ │ - ldmibvc fp, {r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + movwcs ip, #776 @ 0x308 │ │ │ │ + @ instruction: 0xf8cd940b │ │ │ │ + movwls lr, #49192 @ 0xc028 │ │ │ │ + mcr2 7, 1, pc, cr14, cr2, {7} @ │ │ │ │ + stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x46306d32 │ │ │ │ + ldrdcs pc, [r0, -r2] │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + svcge 0x00fcf43b │ │ │ │ + @ instruction: 0xf64da908 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ + strcs r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ + movwgt lr, #35277 @ 0x89cd │ │ │ │ + strls r2, [fp], #-768 @ 0xfffffd00 │ │ │ │ + eor pc, r8, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f2930c │ │ │ │ + @ instruction: 0xf7fbfe15 │ │ │ │ + ldmibvc fp, {r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [sp], #1008 @ 0x3f0 │ │ │ │ + ldcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bb74 │ │ │ │ + blcs 0x15bcc4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r0, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bb98 │ │ │ │ + blcs 0x15bce8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - strtmi fp, [r1], -lr, ror #18 │ │ │ │ + @ instruction: 0x4621b978 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfde7 │ │ │ │ + @ instruction: 0x4621bfbe │ │ │ │ + @ instruction: 0xf6444630 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfddd │ │ │ │ @ instruction: 0x4621bfb4 │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vrshr.s64 d21, d1, #64 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 q8, d16, d21 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdd3 │ │ │ │ strtmi fp, [r1], -sl, lsr #31 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vrshr.s64 d19, d5, #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdc9 │ │ │ │ strtmi fp, [r1], -r0, lsr #31 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdbf │ │ │ │ qadd8mi fp, r1, r6 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vsubl.s8 q8, d16, d1 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdb5 │ │ │ │ strtmi fp, [r1], -ip, lsl #31 │ │ │ │ @ instruction: 0xf6444630 │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vmlal.s q10, d0, d1[7] │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfdab │ │ │ │ strtmi fp, [r1], -r2, lsl #31 │ │ │ │ - @ instruction: 0xf6444630 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vmin.s8 d20, d5, d16 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ @ instruction: 0xf7fbfda1 │ │ │ │ - qsub16mi fp, r1, r8 │ │ │ │ + ldmibvc fp, {r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + svclt 0x00942b02 │ │ │ │ + movwcs r2, #4864 @ 0x1300 │ │ │ │ + stcllt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ + smlabtgt r9, sp, r9, lr │ │ │ │ + andls sl, fp, #8, 18 @ 0x20000 │ │ │ │ + movwls r2, #20993 @ 0x5201 │ │ │ │ + vsubl.u8 , d3, d12 │ │ │ │ + andls r4, r8, #268435464 @ 0x10000008 │ │ │ │ + blx 0x899162 │ │ │ │ + @ instruction: 0xf47c2800 │ │ │ │ + blls 0x245234 │ │ │ │ + @ instruction: 0xf7fd2701 │ │ │ │ + strtmi fp, [r1], -r2, lsr #16 │ │ │ │ + vmin.s8 d20, d4, d16 │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + @ instruction: 0xf7fbfd7b │ │ │ │ + qsaxmi fp, r1, r2 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd97 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfd71 │ │ │ │ + ldmibvc fp, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stcllt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - movwls lr, #21001 @ 0x5209 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vsubl.u8 q14, d3, d11 │ │ │ │ - @ instruction: 0xf8cd4c81 │ │ │ │ - @ instruction: 0xf7f8c020 │ │ │ │ - stmdacs r0, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - strcs r9, [r1, -r5, lsl #22] │ │ │ │ - ldmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stcllt 7, cr15, [r1], #-1012 @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - submi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + eorseq pc, r5, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x0047f7fb │ │ │ │ + ldc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ + svclt 0x0035f7fb │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rscseq pc, r1, #1342177284 @ 0x50000004 │ │ │ │ + addvs pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ - svclt 0x003df7fb │ │ │ │ + ldc2l 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ + svclt 0x002bf7fb │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15bcac │ │ │ │ + blcs 0x15be34 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - @ instruction: 0x4621bc57 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd53 │ │ │ │ - strtmi fp, [r1], -sl, lsr #30 │ │ │ │ - vmin.s8 d20, d4, d16 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfd49 │ │ │ │ - ldmibvc fp, {r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe2990a8 │ │ │ │ - cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf44fbb91 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + ldrhi pc, [fp, r0] │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst1.32 {d24}, [pc :64], sl │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + vst1.32 {d24-d26}, [pc], r1 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strhi pc, [r0], r0 │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - sadd16mi sl, r9, r8 │ │ │ │ - movwls sl, #22536 @ 0x5808 │ │ │ │ + svcge 0x0023f47b │ │ │ │ + stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ + strls r9, [ip, -r5, lsl #6] │ │ │ │ + stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ + ldrbeq r9, [r8], -r5, lsl #22 │ │ │ │ + svcge 0x0019f57b │ │ │ │ + @ instruction: 0xf8d26d32 │ │ │ │ + @ instruction: 0xf4122100 │ │ │ │ + @ instruction: 0xf43b6f70 │ │ │ │ + bls 0x3c6e98 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + stmdbge r8, {r1, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + vmin.s8 d20, d1, d16 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf7f2020d │ │ │ │ + blls 0x25a824 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7fbafb7 │ │ │ │ + @ instruction: 0xf44fbf00 │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + strthi pc, [r4], #0 │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ + smlabteq r3, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst3.16 {d24-d26}, [pc :256], r9 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ + mcrge 4, 7, pc, cr11, cr11, {3} @ │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - blls 0x25a840 │ │ │ │ - @ instruction: 0xf57b0658 │ │ │ │ - ldcvs 15, cr10, [r2, #-56]! @ 0xffffffc8 │ │ │ │ - ldrdcs pc, [r0, -r2] │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - svcge 0x0007f43b │ │ │ │ - bcs 0x181930 │ │ │ │ - svcge 0x0003f47b │ │ │ │ - ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rsbsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - stc2l 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + @ instruction: 0xf896fde3 │ │ │ │ + blls 0x2235fc │ │ │ │ + svceq 0x0001f012 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr13, cr11, {1} │ │ │ │ + bcs 0x141ae8 │ │ │ │ + @ instruction: 0x81b4f001 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + @ instruction: 0x4621aed6 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vsubl.s8 , d16, d13 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + ldc2 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - svcge 0x00acf47b │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + svcge 0x007ef47b │ │ │ │ + mcrlt 7, 6, pc, cr7, cr11, {7} @ │ │ │ │ + svcvc 0x0040f5b2 │ │ │ │ + strthi pc, [fp], r0 │ │ │ │ + svcvc 0x0060f5b2 │ │ │ │ + ldrbthi pc, [fp], -r0 @ │ │ │ │ + svcvc 0x0020f5b2 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + tstls r5, r8, lsl #16 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf641fdb5 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf7fb020a │ │ │ │ + @ instruction: 0xf44fbf5d │ │ │ │ + vmla.f d23, d0, d0[0] │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + cmnphi r7, #0 @ p-variant is OBSOLETE │ │ │ │ + msrvc SPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf000428a │ │ │ │ + vst2.16 {d24-d27}, [pc], ip │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ + addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ + strmi r9, [r4], -r5, lsl #6 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + @ instruction: 0xf896fd93 │ │ │ │ + blls 0x22369c │ │ │ │ + svceq 0x0001f012 │ │ │ │ + mcrge 4, 4, pc, cr13, cr11, {1} @ │ │ │ │ + bcs 0x141b88 │ │ │ │ + sbcshi pc, r1, r1 │ │ │ │ + @ instruction: 0xf47b2a02 │ │ │ │ + strtmi sl, [r1], -r6, lsl #29 │ │ │ │ + vmin.s8 d20, d6, d16 │ │ │ │ + vrshr.s64 d18, d1, #64 │ │ │ │ + movwls r0, #21005 @ 0x520d │ │ │ │ + stc2l 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + svcge 0x002ef47b │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr7, cr11, {7} │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.32 {d24-d26}, [pc :128], r3 │ │ │ │ + vst1.8 {d24}, [pc :128], r6 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - ldrbthi pc, [r8], #-0 @ │ │ │ │ + strhi pc, [r1, -r0] │ │ │ │ msrvc CPSR_, pc, asr #8 │ │ │ │ smlabteq r3, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r8, {r1, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - ldc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ - smullscs pc, r3, r6, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6cb4 │ │ │ │ + ldc2l 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ + blls 0x241bec │ │ │ │ @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b840 │ │ │ │ - mcrge 4, 6, pc, cr11, cr11, {3} @ │ │ │ │ + bcs 0x17b520 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr3, cr11, {3} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorvs pc, r9, #72351744 @ 0x4500000 │ │ │ │ + addscc pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a638 │ │ │ │ + blls 0x25a6ac │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf73 │ │ │ │ - @ instruction: 0xf5b2bebc │ │ │ │ + @ instruction: 0xf7fbaefb │ │ │ │ + @ instruction: 0xf5b2be44 │ │ │ │ + @ instruction: 0xf0007f20 │ │ │ │ + @ instruction: 0xf5b283a4 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b286aa │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - @ instruction: 0xf5b2867a │ │ │ │ - @ instruction: 0xf47b7f20 │ │ │ │ - stmdage r8, {r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf5b28388 │ │ │ │ + @ instruction: 0xf47b7f00 │ │ │ │ + stmdage r8, {r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - stc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - rsbspl pc, r1, #68157440 @ 0x4100000 │ │ │ │ + ldc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ + andspl pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - svclt 0x0052f7fb │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr10, cr11, {7} │ │ │ │ cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ + smlabteq r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst2.16 {d24-d27}, [pc :256], r6 │ │ │ │ + vst3. {d24,d26,d28}, [pc], r4 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - movthi pc, #45056 @ 0xb000 @ │ │ │ │ - msrvc CPSR_, pc, asr #8 │ │ │ │ - smlabteq r2, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf47b428a │ │ │ │ - stmdage r8, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - stc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ - smullscs pc, r3, r6, r8 @ │ │ │ │ - @ instruction: 0xf0129b05 │ │ │ │ - @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c6c14 │ │ │ │ - @ instruction: 0xf0012a01 │ │ │ │ - bcs 0x17b554 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr11, cr11, {3} │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a598 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaf23 │ │ │ │ - @ instruction: 0xf44fbe6c │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - strhi pc, [r5, -r0]! │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ - smlabteq r3, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - vst1.8 {d24}, [pc], r0 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - addmi r0, sl, #-1073741824 @ 0xc0000000 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr7, cr11, {3} │ │ │ │ + addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ + ldrhi pc, [pc] @ 0xdb434 │ │ │ │ + svccc 0x0081f5b2 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr11, cr11, {3} │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3da7ac │ │ │ │ - bcs 0x141e88 │ │ │ │ - subshi pc, r5, r1 │ │ │ │ + bls 0x3da898 │ │ │ │ + bcs 0x142064 │ │ │ │ + ldrhi pc, [r1, -r0] │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r8, asr #28 │ │ │ │ + strtmi sl, [r1], -ip, lsl #28 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - stc2 7, cr15, [r8], #968 @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr0, cr11, {3} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr9, cr11, {7} │ │ │ │ - svcvc 0x0020f5b2 │ │ │ │ - @ instruction: 0x83a3f000 │ │ │ │ - svcvc 0x0040f5b2 │ │ │ │ - orrhi pc, r7, #0 │ │ │ │ - svcvc 0x0000f5b2 │ │ │ │ - mcrge 4, 1, pc, cr13, cr11, {3} @ │ │ │ │ - tstls r5, r8, lsl #16 │ │ │ │ - @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf641fd27 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0xf44fbecf │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #1073741824 @ 0x40000000 │ │ │ │ - strbhi pc, [r3] @ │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ - smlabteq r1, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf000428a │ │ │ │ - @ instruction: 0xf5b2859e │ │ │ │ - @ instruction: 0xf47b3f81 │ │ │ │ - stmdage r8, {r4, r9, sl, fp, sp, pc} │ │ │ │ - movwls r4, #22041 @ 0x5619 │ │ │ │ - strls r4, [ip, -r4, lsl #12] │ │ │ │ - stc2 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ - blls 0x241b2c │ │ │ │ - @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cf48 │ │ │ │ - mcrge 4, 0, pc, cr1, cr11, {3} @ │ │ │ │ - ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - rscvc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ - andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a4a4 │ │ │ │ - @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaea9 │ │ │ │ - @ instruction: 0xf44fbdf2 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ - addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldrbhi pc, [r2], #-0 @ │ │ │ │ - msrvc SPSR_, pc, asr #8 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr4, cr11, {3} │ │ │ │ + ldcllt 7, cr15, [sp, #1004]! @ 0x3ec │ │ │ │ + cmppvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst3.8 {d24-d26}, [pc :128], r8 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r3 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ addmi r0, sl, #-2147483648 @ 0x80000000 │ │ │ │ - ldclge 4, cr15, [sp, #492] @ 0x1ec │ │ │ │ - stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strls r9, [ip, -r5, lsl #6] │ │ │ │ - ldc2 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ - stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf100065d │ │ │ │ - @ instruction: 0xf64c87b7 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - bl 0x15bc40 │ │ │ │ - stmdbge r8, {r7, r9} │ │ │ │ - @ instruction: 0xf8d24630 │ │ │ │ - @ instruction: 0xf7f721d4 │ │ │ │ - blls 0x25aa50 │ │ │ │ - @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbadc2 │ │ │ │ - @ instruction: 0x4621be75 │ │ │ │ - vmin.s8 d20, d5, d16 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ - @ instruction: 0xf7f2020d │ │ │ │ - @ instruction: 0xf7fbfbc9 │ │ │ │ - ldmibvc fp, {r5, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - svclt 0x00942b02 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0076f7fc │ │ │ │ - stmib sp, {r3, r8, fp, sp, pc}^ │ │ │ │ - movwls lr, #21001 @ 0x5209 │ │ │ │ - stmib sp, {r1, r9, sp}^ │ │ │ │ - vsubl.u8 q14, d3, d11 │ │ │ │ + strthi pc, [r9], #-0 │ │ │ │ + msrvc CPSR_, pc, asr #8 │ │ │ │ + smlabteq r2, r0, r2, pc @ │ │ │ │ + @ instruction: 0xf47b428a │ │ │ │ + ldrmi sl, [r9], -r8, ror #27 │ │ │ │ + movwls sl, #22536 @ 0x5808 │ │ │ │ + @ instruction: 0xf7f8970c │ │ │ │ + blls 0x25a7c4 │ │ │ │ + ldrbeq r9, [sp], -fp, lsl #16 │ │ │ │ + ldrhi pc, [r8, r0, lsl #2]! │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + addeq lr, r0, #2048 @ 0x800 │ │ │ │ + ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ + ldrsbcs pc, [r4, #130] @ 0x82 @ │ │ │ │ + ldc2 7, cr15, [lr, #988]! @ 0x3dc │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + stclge 4, cr15, [sp, #236] @ 0xec │ │ │ │ + mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ + ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ + addvs pc, sp, #1342177284 @ 0x50000004 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + blx 0xff6194b6 │ │ │ │ + stclt 7, cr15, [fp, #1004]! @ 0x3ec │ │ │ │ + @ instruction: 0xf00379db │ │ │ │ + blcs 0x15c134 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + @ instruction: 0xf7fc2301 │ │ │ │ + stmib sp, {r0, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r8, {r0, r3, r8, lr, pc} │ │ │ │ + stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + stmib sp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ + vmull.u8 q9, d3, d11 │ │ │ │ andls r4, r8, #192, 4 │ │ │ │ - @ instruction: 0xf946f7f8 │ │ │ │ + @ instruction: 0xf950f7f8 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge sl!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ + ldmibge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr11, {7} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf804f77d │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + @ instruction: 0xff5cf77c │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcvc pc, r9, #68, 4 @ 0x40000004 │ │ │ │ + andne pc, sp, #68, 12 @ 0x4400000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - blx 0xfe8993be │ │ │ │ - ldcllt 7, cr15, [r5, #-1004]! @ 0xfffffc14 │ │ │ │ + blx 0xfeb1950e │ │ │ │ + ldcllt 7, cr15, [pc, #-1004]! @ 0xdb15c │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vrsra.s64 d20, d1, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d19, d5, #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf96b │ │ │ │ - stmib sp, {r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf975 │ │ │ │ + stmib sp, {r3, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - teqpcs r1, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + orrscc pc, r5, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - rsbscc pc, r1, #536870916 @ 0x20000004 │ │ │ │ + sbcsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf954f7f8 │ │ │ │ - stcllt 7, cr15, [r7, #-1004] @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf95ef7f8 │ │ │ │ + ldcllt 7, cr15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c098 │ │ │ │ + blcs 0x15c1e8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fd2301 │ │ │ │ - ldmibvc fp, {r2, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c0bc │ │ │ │ + blcs 0x15c20c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xfe399494 │ │ │ │ + blt 0xfe5595e4 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 d17, d1, #64 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf919 │ │ │ │ - stmib sp, {r2, r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf923 │ │ │ │ + stmib sp, {r1, r2, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - cmnpcc r1, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + bicsmi pc, r5, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorscs pc, r1, #536870916 @ 0x20000004 │ │ │ │ + addscc pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf902f7f8 │ │ │ │ - ldcllt 7, cr15, [r5], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf90cf7f8 │ │ │ │ + ldcllt 7, cr15, [pc], #1004 @ 0xdba34 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c13c │ │ │ │ + blcs 0x15c28c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r1, r2, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r2, r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c160 │ │ │ │ + blcs 0x15c2b0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + stmib sp, {r0, r2, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf2422c09 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf979 │ │ │ │ - stmib sp, {r2, r3, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf983 │ │ │ │ + stmib sp, {r1, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - msrmi SPSR_c, #536870916 @ 0x20000004 │ │ │ │ + bicpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbccc pc, r1, #536870916 @ 0x20000004 │ │ │ │ + eorpl pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c03 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf962f7f8 │ │ │ │ - ldclt 7, cr15, [r5], #1004 @ 0x3ec │ │ │ │ + @ instruction: 0xf96cf7f8 │ │ │ │ + ldclt 7, cr15, [pc], #1004 @ 0xdbab4 │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c1bc │ │ │ │ + blcs 0x15c30c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r0, r1, r2, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r1, r2, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmiblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c1e0 │ │ │ │ + blcs 0x15c330 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - ldmibvc fp, {r2, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + ldmibvc fp, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - stmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vsubw.s8 q9, q8, d21 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf887 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf891 │ │ │ │ + stmib sp, {r2, r7, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - msrcc CPSR_c, #68157440 @ 0x4100000 │ │ │ │ + orrmi pc, r5, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - eorcc pc, r1, #536870916 @ 0x20000004 │ │ │ │ + addmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf870f7f8 │ │ │ │ - stcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf87af7f8 │ │ │ │ + stcllt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf641a908 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ + vbic.i32 d20, #1280 @ 0x00000500 │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf8f9 │ │ │ │ - stmib sp, {r2, r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf903 │ │ │ │ + stmib sp, {r1, r2, r4, r6, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf2422c09 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vmvn.i32 , #1280 @ 0x00000500 │ │ │ │ strcs r0, [r3], #-525 @ 0xfffffdf3 │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf7f8940c │ │ │ │ - @ instruction: 0xf7fbf8eb │ │ │ │ - stmib sp, {r1, r2, r3, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf8f5 │ │ │ │ + stmib sp, {r3, r6, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r8, {r3, r9, lr, pc} │ │ │ │ - orrcs pc, r1, #68157440 @ 0x4100000 │ │ │ │ + mvncc pc, #68157440 @ 0x4100000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - sbcscs pc, r1, #536870916 @ 0x20000004 │ │ │ │ + eorsmi pc, r5, #536870916 @ 0x20000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ strls lr, [sl], #-44 @ 0xffffffd4 │ │ │ │ eorsgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf834f7f8 │ │ │ │ - stclt 7, cr15, [r7], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf83ef7f8 │ │ │ │ + ldclt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ andgt lr, r8, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d2, d8 │ │ │ │ - vqdmlal.s q10, d0, d1[6] │ │ │ │ + vqdmlal.s , d16, d1[3] │ │ │ │ vcgt.s8 d16, d2, d13 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vsubl.s8 q10, d16, d5 │ │ │ │ strcs r0, [r0], #-525 @ 0xfffffdf3 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ @ instruction: 0xf7f8c030 │ │ │ │ - @ instruction: 0xf7fbf81d │ │ │ │ - ldmibvc fp, {r4, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbf827 │ │ │ │ + ldmibvc fp, {r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - ldmlt sp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15c318 │ │ │ │ + blcs 0x15c468 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - @ instruction: 0xf1dab8b1 │ │ │ │ - stmdage r8, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1dab8b8 │ │ │ │ + stmdage r8, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0x4196d6 │ │ │ │ + blx 0x699826 │ │ │ │ smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c671c │ │ │ │ + bls 0x3c6894 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cd6c │ │ │ │ - blge 0xd88fc │ │ │ │ + bcs 0x17cebc │ │ │ │ + stcge 4, cr15, [r9], {123} @ 0x7b │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcvc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + andne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x25a0a0 │ │ │ │ + blls 0x25a218 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaca7 │ │ │ │ - stmdage r8, {r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbacb1 │ │ │ │ + stmdage r8, {r1, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89105 │ │ │ │ - @ instruction: 0xf8d6faeb │ │ │ │ - blls 0x223a7c │ │ │ │ + @ instruction: 0xf8d6faf5 │ │ │ │ + blls 0x223bcc │ │ │ │ svceq 0x0040f012 │ │ │ │ - blge 0xffa58830 │ │ │ │ + blge 0xffcd8980 │ │ │ │ stmdals r8, {r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ ldmdavs r2, {r0, r3, sl, fp, ip, pc} │ │ │ │ strtmi r4, [r0], r1, lsl #13 │ │ │ │ svceq 0x000ef012 │ │ │ │ strhi pc, [r3] │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ stmdbls fp, {r1, r3, sl, fp, ip, pc} │ │ │ │ movwmi r4, #40994 @ 0xa022 │ │ │ │ @ instruction: 0xf47b4615 │ │ │ │ - @ instruction: 0x4630abd2 │ │ │ │ - @ instruction: 0xffcaf006 │ │ │ │ + @ instruction: 0x4630abdc │ │ │ │ + @ instruction: 0xffc2f006 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf774ac81 │ │ │ │ - strmi pc, [r7], -sp, lsl #28 │ │ │ │ - mcr2 7, 0, pc, cr10, cr4, {3} @ │ │ │ │ + @ instruction: 0xf774ac8b │ │ │ │ + strmi pc, [r7], -r5, ror #26 │ │ │ │ + stc2l 7, cr15, [r2, #-464]! @ 0xfffffe30 │ │ │ │ strmi r2, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ strtmi r0, [sl], -r1, lsl #20 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94638 │ │ │ │ - qsub8mi pc, sl, r7 @ │ │ │ │ + strtmi pc, [sl], -r7, asr #31 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7d94658 │ │ │ │ - qsub8mi pc, sl, r1 @ │ │ │ │ + strtmi pc, [sl], -r1, asr #31 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7da4638 │ │ │ │ - movwcs pc, #14439 @ 0x3867 @ │ │ │ │ + movwcs pc, #14391 @ 0x3837 @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7da4658 │ │ │ │ - stclne 8, cr15, [fp], #-388 @ 0xfffffe7c │ │ │ │ + stclne 8, cr15, [fp], #-196 @ 0xffffff3c │ │ │ │ ldrbmi r4, [r3, #-1565] @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf7fbd1e3 │ │ │ │ - @ instruction: 0x4619bc57 │ │ │ │ + ldrmi fp, [r9], -r1, ror #24 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c300a │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82194 │ │ │ │ - blls 0x25a2a4 │ │ │ │ + blls 0x25a41c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab88 │ │ │ │ - @ instruction: 0x4619bc3b │ │ │ │ + @ instruction: 0xf7fbab92 │ │ │ │ + ldrmi fp, [r9], -r5, asr #24 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c300a │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r3, r0, lsl #22 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f82174 │ │ │ │ - blls 0x25a26c │ │ │ │ + blls 0x25a3e4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab6c │ │ │ │ - stmdage r8, {r0, r1, r2, r3, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab76 │ │ │ │ + stmdage r8, {r0, r3, r5, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0x1999828 │ │ │ │ - blls 0x242078 │ │ │ │ + blx 0x1c19978 │ │ │ │ + blls 0x2421c8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cc88 │ │ │ │ - blge 0x17d8a44 │ │ │ │ + bcs 0x17cdd8 │ │ │ │ + blge 0x1a58b94 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - sbcne pc, r1, #72351744 @ 0x4500000 │ │ │ │ + eorcc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259f58 │ │ │ │ + blls 0x25a0d0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac03 │ │ │ │ - stmdage r8, {r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac0d │ │ │ │ + stmdage r8, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - blx 0x1219864 │ │ │ │ + blx 0x14999b4 │ │ │ │ smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43b0f01 │ │ │ │ - bls 0x3c658c │ │ │ │ + bls 0x3c6704 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17cc88 │ │ │ │ - blge 0xed8a8c │ │ │ │ + bcs 0x17cdd8 │ │ │ │ + blge 0x1158bdc │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcne pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + andscc pc, r1, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f29305 │ │ │ │ - blls 0x259f10 │ │ │ │ + blls 0x25a088 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabdf │ │ │ │ - ldrmi fp, [r9], -r8, lsr #22 │ │ │ │ + @ instruction: 0xf7fbabe9 │ │ │ │ + @ instruction: 0x4619bb32 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - blls 0x25a0d8 │ │ │ │ + blls 0x25a258 │ │ │ │ @ instruction: 0xf53b065c │ │ │ │ - stmdbge r8, {r1, r2, r3, r4, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r8, {r3, r5, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - blls 0x259a38 │ │ │ │ + blls 0x259bb0 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbab16 │ │ │ │ - stmdage r8, {r0, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab20 │ │ │ │ + stmdage r8, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - blx 0x4998d0 │ │ │ │ + blx 0x719a20 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f72204 │ │ │ │ - blls 0x25ab98 │ │ │ │ + blls 0x25ad10 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaafe │ │ │ │ - stmdage r8, {r0, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbab08 │ │ │ │ + stmdage r8, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ + blx 0x119a50 │ │ │ │ sbcmi pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0xfe899918 │ │ │ │ + bllt 0xfeb19a68 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3da0e0 │ │ │ │ - bcs 0x142554 │ │ │ │ + bls 0x3da258 │ │ │ │ + bcs 0x1426a4 │ │ │ │ strhi pc, [r5, #-0]! │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r2, ror #21 │ │ │ │ - vmin.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + strtmi sl, [r1], -ip, ror #21 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf942f7f2 │ │ │ │ + @ instruction: 0xf94cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xfe398b50 │ │ │ │ - blt 0xff5d9954 │ │ │ │ + blge 0xfe618ca0 │ │ │ │ + blt 0xff859aa4 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3da0a4 │ │ │ │ - bcs 0x142590 │ │ │ │ + bls 0x3da21c │ │ │ │ + bcs 0x1426e0 │ │ │ │ ldrhi pc, [sl], #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r4, asr #21 │ │ │ │ + strtmi sl, [r1], -lr, asr #21 │ │ │ │ vmin.s8 d20, d5, d16 │ │ │ │ - vmvn.i32 q11, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf924f7f2 │ │ │ │ + @ instruction: 0xf92ef7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x1c18b8c │ │ │ │ - blt 0xfee59990 │ │ │ │ + blge 0x1e98cdc │ │ │ │ + blt 0xff0d9ae0 │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf640f9af │ │ │ │ + @ instruction: 0xf640f9b9 │ │ │ │ vrshr.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - stmdage r8, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf9a4f7f8 │ │ │ │ + @ instruction: 0xf9aef7f8 │ │ │ │ @ instruction: 0xf64c980b │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ stmdbge r8, {r0, r1, r4, r5, r9} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721f4 │ │ │ │ - blls 0x25aac4 │ │ │ │ + blls 0x25ac3c │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa94 │ │ │ │ - stmdage r8, {r0, r1, r2, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa9e │ │ │ │ + stmdage r8, {r0, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - @ instruction: 0xf98cf7f8 │ │ │ │ + @ instruction: 0xf996f7f8 │ │ │ │ sbcpl pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - bllt 0xe199ec │ │ │ │ + bllt 0x1099b3c │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3da010 │ │ │ │ - bcs 0x142624 │ │ │ │ - bge 0x2059300 │ │ │ │ + bls 0x3da188 │ │ │ │ + bcs 0x142774 │ │ │ │ + bge 0xfe2d9450 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbccc pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xf8def7f2 │ │ │ │ + @ instruction: 0xf8e8f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0xa98c18 │ │ │ │ - blt 0x1cd9a1c │ │ │ │ + blge 0xd18d68 │ │ │ │ + blt 0x1f59b6c │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f967 │ │ │ │ - blls 0x223d90 │ │ │ │ + @ instruction: 0xf896f971 │ │ │ │ + blls 0x223ee0 │ │ │ │ svceq 0x0001f012 │ │ │ │ - bge 0x1958b38 │ │ │ │ - bcs 0x14227c │ │ │ │ + bge 0x1bd8c88 │ │ │ │ + bcs 0x1423cc │ │ │ │ ldrbhi pc, [r3, #-0] @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa5a │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + strtmi sl, [r1], -r4, ror #20 │ │ │ │ + vmin.s8 d20, d6, d16 │ │ │ │ + vsubl.s8 q8, d16, d13 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf8baf7f2 │ │ │ │ + @ instruction: 0xf8c4f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - blge 0x198c60 │ │ │ │ - blt 0x13d9a64 │ │ │ │ + blge 0x418db0 │ │ │ │ + blt 0x1659bb4 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f943 │ │ │ │ - blls 0x223dd8 │ │ │ │ + @ instruction: 0xf896f94d │ │ │ │ + blls 0x223f28 │ │ │ │ svceq 0x0001f012 │ │ │ │ - bge 0x1058b80 │ │ │ │ - bcs 0x1422c4 │ │ │ │ + bge 0x12d8cd0 │ │ │ │ + bcs 0x142414 │ │ │ │ ldrbthi pc, [fp], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa36 │ │ │ │ - @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + strtmi sl, [r1], -r0, asr #20 │ │ │ │ + vmin.s8 d20, d6, d16 │ │ │ │ + vsubl.s8 q8, d0, d13 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf896f7f2 │ │ │ │ + @ instruction: 0xf8a0f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xff898ca8 │ │ │ │ - blt 0xad9aac │ │ │ │ + bge 0xffb18df8 │ │ │ │ + blt 0xd59bfc │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f91f │ │ │ │ - blls 0x223e20 │ │ │ │ + @ instruction: 0xf896f929 │ │ │ │ + blls 0x223f70 │ │ │ │ svceq 0x0001f012 │ │ │ │ - bge 0x758bc8 │ │ │ │ - bcs 0x14230c │ │ │ │ + bge 0x9d8d18 │ │ │ │ + bcs 0x14245c │ │ │ │ strbthi pc, [r9], #0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621aa12 │ │ │ │ + @ instruction: 0x4621aa1c │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ + vmov.i32 d18, #256 @ 0x00000100 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf872f7f2 │ │ │ │ + @ instruction: 0xf87cf7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfef98cf0 │ │ │ │ - blt 0x1d9af4 │ │ │ │ + bge 0xff218e40 │ │ │ │ + blt 0x459c44 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f8fb │ │ │ │ - blls 0x223e68 │ │ │ │ + @ instruction: 0xf896f905 │ │ │ │ + blls 0x223fb8 │ │ │ │ svceq 0x0001f012 │ │ │ │ - ldmibge r5!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x142354 │ │ │ │ + ldmibge pc!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + bcs 0x1424a4 │ │ │ │ strbthi pc, [r7], #-0 @ │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -lr, ror #19 │ │ │ │ + @ instruction: 0x4621a9f8 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ + vrshr.s64 d17, d1, #64 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xf84ef7f2 │ │ │ │ + @ instruction: 0xf858f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0xfe698d38 │ │ │ │ - ldmiblt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + bge 0xfe918e88 │ │ │ │ + stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf640f8d9 │ │ │ │ + @ instruction: 0xf640f8e3 │ │ │ │ vrshr.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -r1, lsl #21 │ │ │ │ + ldrmi fp, [r9], -fp, lsl #21 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf640f8cd │ │ │ │ + @ instruction: 0xf640f8d7 │ │ │ │ vsubl.s8 q9, d0, d17 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619ba75 │ │ │ │ + @ instruction: 0x4619ba7f │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf640f8c1 │ │ │ │ + @ instruction: 0xf640f8cb │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - ldrmi fp, [r9], -r9, ror #20 │ │ │ │ + @ instruction: 0x4619ba73 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - ldcvs 8, cr15, [r1, #-484]! @ 0xfffffe1c │ │ │ │ - bls 0x3c27bc │ │ │ │ + ldcvs 8, cr15, [r1, #-532]! @ 0xfffffdec │ │ │ │ + bls 0x3c290c │ │ │ │ ldrdne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf1000658 │ │ │ │ @ instruction: 0xf4118292 │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ - bcs 0x186264 │ │ │ │ - stmibge r7!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x1863dc │ │ │ │ + ldmibge r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adcsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andsne pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf808f7f2 │ │ │ │ + @ instruction: 0xf812f7f2 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1518dc4 │ │ │ │ - ldmiblt r9, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + bge 0x1798f14 │ │ │ │ + stmiblt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf874f7f8 │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ ldrbeq r9, [ip], -r5, lsl #22 │ │ │ │ - stmibge pc, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmibge r9, {r0, r1, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - stc2 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ + stc2 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge r7, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xf99bf0 │ │ │ │ + ldmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x1219d40 │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f87d │ │ │ │ - blls 0x223f64 │ │ │ │ + @ instruction: 0xf896f887 │ │ │ │ + blls 0x2240b4 │ │ │ │ svceq 0x0001f012 │ │ │ │ - ldmdbge r7!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x142450 │ │ │ │ + stmibge r1, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0x1425a0 │ │ │ │ rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - @ instruction: 0x4621a970 │ │ │ │ + @ instruction: 0x4621a97a │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vsubl.s8 q11, d16, d13 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffd0f7f1 │ │ │ │ + @ instruction: 0xffdaf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x718e34 │ │ │ │ - stmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0x998f84 │ │ │ │ + stmdblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - @ instruction: 0xf896f859 │ │ │ │ - blls 0x223fac │ │ │ │ + @ instruction: 0xf896f863 │ │ │ │ + blls 0x2240fc │ │ │ │ svceq 0x0001f012 │ │ │ │ - ldmdbge r3, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - bcs 0x142498 │ │ │ │ + ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x1425e8 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, asr #18 │ │ │ │ + @ instruction: 0x4621a956 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 q10, d16, d25 │ │ │ │ + vsubl.s8 q11, d0, d13 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xffacf7f1 │ │ │ │ + @ instruction: 0xffb6f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdblt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3d9d7c │ │ │ │ - bcs 0x1028b8 │ │ │ │ - ldmdbge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + bls 0x3d9ef4 │ │ │ │ + bcs 0x102a08 │ │ │ │ + ldmdbge sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rsbcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff94f7f1 │ │ │ │ + @ instruction: 0xff9ef7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xf800f7f8 │ │ │ │ + @ instruction: 0xf80cf7f8 │ │ │ │ ldrbeq r9, [sp], -r5, lsl #22 │ │ │ │ rsbshi pc, r0, #0, 2 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - @ instruction: 0xff50f7fa │ │ │ │ + @ instruction: 0xff5af7fa │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r3, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stmiblt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge sp, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f8970c │ │ │ │ - bls 0x3d9d20 │ │ │ │ - bcs 0x142914 │ │ │ │ + bls 0x3d9e98 │ │ │ │ + bcs 0x142a64 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -r2, lsl #18 │ │ │ │ - vmin.s8 d20, d5, d16 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + strtmi sl, [r1], -ip, lsl #18 │ │ │ │ + @ instruction: 0xf6454630 │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff62f7f1 │ │ │ │ + @ instruction: 0xff6cf7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmibge sl!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmlt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt sp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3dbce8 │ │ │ │ - bcs 0x18294c │ │ │ │ - stmiage r9!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bls 0x3dbe60 │ │ │ │ + bcs 0x182a9c │ │ │ │ + ldmge r3!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ sbcvs pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - @ instruction: 0xff4af7f1 │ │ │ │ + @ instruction: 0xff54f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmlt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge ip, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3dbcb4 │ │ │ │ - bcs 0x142980 │ │ │ │ + bls 0x3dbe2c │ │ │ │ + bcs 0x142ad0 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -ip, asr #17 │ │ │ │ + @ instruction: 0x4621a8d6 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff2cf7f1 │ │ │ │ + @ instruction: 0xff36f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - poplt {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3dbc78 │ │ │ │ - bcs 0x1429bc │ │ │ │ + bls 0x3dbdf0 │ │ │ │ + bcs 0x142b0c │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf47b2a02 │ │ │ │ - strtmi sl, [r1], -lr, lsr #17 │ │ │ │ + @ instruction: 0x4621a8b8 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - @ instruction: 0xff0ef7f1 │ │ │ │ + @ instruction: 0xff18f7f1 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdbge r6, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + stmdbge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff98f7f7 │ │ │ │ + @ instruction: 0xffa2f7f7 │ │ │ │ subvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - stmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r8, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [ip, -r5, lsl #6] │ │ │ │ - @ instruction: 0xff6ef7f7 │ │ │ │ + @ instruction: 0xff7af7f7 │ │ │ │ stmdals fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf100065a │ │ │ │ @ instruction: 0xf64c81b8 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - bl 0x15c6d4 │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x15c824 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7f721b4 │ │ │ │ - blls 0x259fbc │ │ │ │ + blls 0x25a134 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba878 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba882 │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r8, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff6ef7f7 │ │ │ │ - blls 0x242660 │ │ │ │ + @ instruction: 0xff78f7f7 │ │ │ │ + blls 0x2427b0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c4f0 │ │ │ │ - stmdage r7!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x17c640 │ │ │ │ + ldmdage r1!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ rsbsvs pc, r5, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b970 │ │ │ │ + blls 0x25bae8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba90f │ │ │ │ - stmdage r8, {r3, r4, r6, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba919 │ │ │ │ + stmdage r8, {r1, r5, r6, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - @ instruction: 0xff50f7f7 │ │ │ │ - blls 0x24269c │ │ │ │ + @ instruction: 0xff5af7f7 │ │ │ │ + blls 0x2427ec │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c420 │ │ │ │ - stmdage r9, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bcs 0x17c570 │ │ │ │ + ldmdage r3, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ andsvs pc, r9, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b934 │ │ │ │ + blls 0x25baac │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba8f1 │ │ │ │ - stmdage r8, {r1, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fba8fb │ │ │ │ + stmdage r8, {r2, r6, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 7, pc, cr8, cr7, {7} │ │ │ │ + @ instruction: 0xff04f7f7 │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ @ instruction: 0xf002065c │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0xfca1c │ │ │ │ - stmdage r7!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bcs 0xfcb6c │ │ │ │ + ldmdage r1!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2900 │ │ │ │ - stmdbge r8, {r2, r5, fp, sp, pc} │ │ │ │ - rscsvs pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + stmdbge r8, {r1, r2, r3, r5, fp, sp, pc} │ │ │ │ + subseq pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr6, cr1, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmiage lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r7, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00379db │ │ │ │ - blcs 0x15cb24 │ │ │ │ + blcs 0x15cc74 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ - stmdage r8, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mcr2 7, 6, pc, cr12, cr7, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr7, {7} │ │ │ │ @ instruction: 0x46306d32 │ │ │ │ stmdbls fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrdcs pc, [r0, -r2] │ │ │ │ @ instruction: 0xf002065d │ │ │ │ @ instruction: 0xf10002f0 │ │ │ │ - bcs 0xfc92c │ │ │ │ - svcge 0x00fbf43a │ │ │ │ - @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - rsbseq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + bcs 0xfca7c │ │ │ │ + stmdage r5, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf47b2900 │ │ │ │ + stmdbge r8, {r1, fp, sp, pc} │ │ │ │ + rscne pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr10, cr1, {7} │ │ │ │ + mcr2 7, 3, pc, cr4, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmiage r2!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00ebf7fa │ │ │ │ + stmiage ip!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f5f7fa │ │ │ │ ldrmi sl, [r9], -r8, lsl #16 │ │ │ │ strmi r9, [r4], -r5, lsl #6 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf896fee3 │ │ │ │ - blls 0x224298 │ │ │ │ + @ instruction: 0xf896feed │ │ │ │ + blls 0x2243e8 │ │ │ │ svceq 0x0001f012 │ │ │ │ - svcge 0x00ddf43a │ │ │ │ - bcs 0x142784 │ │ │ │ + svcge 0x00e7f43a │ │ │ │ + bcs 0x1428d4 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf47a2a02 │ │ │ │ - @ instruction: 0x4621afd6 │ │ │ │ + strtmi sl, [r1], -r0, ror #31 │ │ │ │ @ instruction: 0xf6454630 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ movwls r0, #21005 @ 0x520d │ │ │ │ - mrc2 7, 1, pc, cr6, cr1, {7} │ │ │ │ + mcr2 7, 2, pc, cr0, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - ldmdage lr!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00c7f7fa │ │ │ │ + stmge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d1f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3dba90 │ │ │ │ - bcs 0x102ba4 │ │ │ │ - svcge 0x00bdf47a │ │ │ │ + bls 0x3dbc08 │ │ │ │ + bcs 0x102cf4 │ │ │ │ + svcge 0x00c7f47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ rscpl pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ - mrc2 7, 0, pc, cr14, cr1, {7} │ │ │ │ + mcr2 7, 1, pc, cr8, cr1, {7} @ │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00aff7fa │ │ │ │ + ldmdage r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00b9f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - bls 0x3dba60 │ │ │ │ - bcs 0x102bd4 │ │ │ │ - svcge 0x00a5f47a │ │ │ │ + bls 0x3dbbd8 │ │ │ │ + bcs 0x102d24 │ │ │ │ + svcge 0x00aff47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ addscs pc, sp, #68157440 @ 0x4100000 │ │ │ │ andeq pc, sl, #192, 4 │ │ │ │ - mcr2 7, 0, pc, cr6, cr1, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr0, cr1, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - stmdage lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x0097f7fa │ │ │ │ + ldmdage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00a1f7fa │ │ │ │ tstls r5, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf641fe91 │ │ │ │ + @ instruction: 0xf641fe9b │ │ │ │ vmlal.s q9, d0, d1[2] │ │ │ │ @ instruction: 0xf7fb020a │ │ │ │ - @ instruction: 0x4619b839 │ │ │ │ + ldrmi fp, [r9], -r3, asr #16 │ │ │ │ movwls sl, #22536 @ 0x5808 │ │ │ │ @ instruction: 0xf7f7970c │ │ │ │ - @ instruction: 0xf649fe85 │ │ │ │ + @ instruction: 0xf649fe8f │ │ │ │ vrshr.s64 d22, d5, #64 │ │ │ │ @ instruction: 0xf7fb0206 │ │ │ │ - stmdage r8, {r0, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ + stmdage r8, {r0, r1, r2, r4, r5, fp, ip, sp, pc} │ │ │ │ strls r9, [ip, -r5, lsl #2] │ │ │ │ - mrc2 7, 3, pc, cr10, cr7, {7} │ │ │ │ + mcr2 7, 4, pc, cr4, cr7, {7} @ │ │ │ │ smullscs pc, r3, r6, r8 @ │ │ │ │ @ instruction: 0xf0129b05 │ │ │ │ @ instruction: 0xf43a0f01 │ │ │ │ - bls 0x3c7df8 │ │ │ │ + bls 0x3c7f70 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17ca0c │ │ │ │ - svcge 0x006df47a │ │ │ │ + bcs 0x17cb5c │ │ │ │ + svcge 0x0077f47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - adccc pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andpl pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b77c │ │ │ │ + blls 0x25b8f4 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7faa815 │ │ │ │ - stmdage r8, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7faa81f │ │ │ │ + stmdage r8, {r3, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 2, pc, cr6, cr7, {7} │ │ │ │ - blls 0x242890 │ │ │ │ + mcr2 7, 3, pc, cr0, cr7, {7} @ │ │ │ │ + blls 0x2429e0 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17ca14 │ │ │ │ - svcge 0x004ff47a │ │ │ │ + bcs 0x17cb64 │ │ │ │ + svcge 0x0059f47a │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - eorcc pc, r9, #72351744 @ 0x4500000 │ │ │ │ + addmi pc, sp, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b740 │ │ │ │ - @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faaff7 │ │ │ │ - stmdage r8, {r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + blls 0x25b8b8 │ │ │ │ + @ instruction: 0xf47b2800 │ │ │ │ + @ instruction: 0xf7faa801 │ │ │ │ + stmdage r8, {r1, r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwls r4, #22041 @ 0x5619 │ │ │ │ strls r4, [ip, -r4, lsl #12] │ │ │ │ - mrc2 7, 1, pc, cr8, cr7, {7} │ │ │ │ - blls 0x2428cc │ │ │ │ + mcr2 7, 2, pc, cr2, cr7, {7} @ │ │ │ │ + blls 0x242a1c │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x17c708 │ │ │ │ - svcge 0x0031f47a │ │ │ │ + bcs 0x17c858 │ │ │ │ + svcge 0x003bf47a │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - adcscs pc, r1, #72351744 @ 0x4500000 │ │ │ │ + andsmi pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b704 │ │ │ │ + blls 0x25b87c │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafd9 │ │ │ │ - @ instruction: 0xf64ebf22 │ │ │ │ - vorr.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + @ instruction: 0xf7faafe3 │ │ │ │ + vmax.f32 d27, d15, d28 │ │ │ │ + vsubw.s8 q8, q8, d1 │ │ │ │ @ instruction: 0xf7fb030c │ │ │ │ - @ instruction: 0xf411bd81 │ │ │ │ + @ instruction: 0xf411bd8b │ │ │ │ @ instruction: 0xf43a4f70 │ │ │ │ - bcs 0x187d40 │ │ │ │ - svcge 0x0015f47a │ │ │ │ + bcs 0x187eb8 │ │ │ │ + svcge 0x001ff47a │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ - rscsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + subsne pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b6cc │ │ │ │ + blls 0x25b844 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faafbd │ │ │ │ - ldcvs 15, cr11, [r2, #-24]! @ 0xffffffe8 │ │ │ │ + @ instruction: 0xf7faafc7 │ │ │ │ + ldcvs 15, cr11, [r2, #-64]! @ 0xffffffc0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ rsbshi pc, r0, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad86 │ │ │ │ - ldcvs 14, cr11, [r2, #-976]! @ 0xfffffc30 │ │ │ │ + ldcvs 14, cr11, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ rschi pc, r2, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - @ instruction: 0xf7faa8e3 │ │ │ │ - ldcvs 14, cr11, [r2, #-904]! @ 0xfffffc78 │ │ │ │ + @ instruction: 0xf7faa8e2 │ │ │ │ + ldcvs 14, cr11, [r2, #-944]! @ 0xfffffc50 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbcshi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae89 │ │ │ │ - @ instruction: 0xf64cbed0 │ │ │ │ - vsubl.s8 , d16, d16 │ │ │ │ - bl 0x15ca44 │ │ │ │ + @ instruction: 0xf64cbeda │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ + bl 0x15cb94 │ │ │ │ stmdbge r8, {r7, r9} │ │ │ │ movwls r4, #22064 @ 0x5630 │ │ │ │ ldrdcs pc, [r4, #130] @ 0x82 │ │ │ │ - mrc2 7, 5, pc, cr0, cr6, {7} │ │ │ │ + mrc2 7, 5, pc, cr10, cr6, {7} │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr15, cr10, {1} │ │ │ │ - svclt 0x0072f7fa │ │ │ │ + mcrge 4, 6, pc, cr9, cr10, {1} @ │ │ │ │ + svclt 0x007cf7fa │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r7, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe49b0 │ │ │ │ + bcs 0xe4b00 │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - mcrlt 7, 5, pc, cr11, cr10, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr10, {7} │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7fa9305 │ │ │ │ - blls 0x25aef0 │ │ │ │ + blls 0x25b068 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faaea2 │ │ │ │ - ldcvs 15, cr11, [r2, #-340]! @ 0xfffffeac │ │ │ │ + @ instruction: 0xf7faaeac │ │ │ │ + ldcvs 15, cr11, [r2, #-380]! @ 0xfffffe84 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorshi pc, sl, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadc4 │ │ │ │ - ldcvs 14, cr11, [r2, #-568]! @ 0xfffffdc8 │ │ │ │ + ldcvs 14, cr11, [r2, #-608]! @ 0xfffffda0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadd0 │ │ │ │ - ldcvs 14, cr11, [r2, #-496]! @ 0xfffffe10 │ │ │ │ + ldcvs 14, cr11, [r2, #-536]! @ 0xfffffde8 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ subhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad6a │ │ │ │ - ldcvs 14, cr11, [r2, #-424]! @ 0xfffffe58 │ │ │ │ + ldcvs 14, cr11, [r2, #-464]! @ 0xfffffe30 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ adcshi pc, r8, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaa5b │ │ │ │ - b 0x110bbc0 │ │ │ │ + b 0x110bd38 │ │ │ │ ldrbeq r0, [r1], r4, lsl #4 │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr3, cr10, {1} │ │ │ │ - blt 0x1f1a268 │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr13, cr10, {1} │ │ │ │ + blt 0x1f1a3b8 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r5, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4a88 │ │ │ │ - bge 0xffa99488 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr15, cr10, {7} │ │ │ │ + bcs 0xe4bd8 │ │ │ │ + bge 0xffa995d8 │ │ │ │ + mcrlt 7, 2, pc, cr9, cr10, {7} @ │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r2, r4, r5, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4aac │ │ │ │ - bge 0xfff194ac │ │ │ │ - mcrlt 7, 1, pc, cr13, cr10, {7} @ │ │ │ │ + bcs 0xe4bfc │ │ │ │ + bge 0xfff195fc │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr7, cr10, {7} │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r6, r7, r8, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4ad0 │ │ │ │ - blge 0x17594d0 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr11, cr10, {7} │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + bcs 0xe4c20 │ │ │ │ + blge 0x1759620 │ │ │ │ + mcrlt 7, 1, pc, cr5, cr10, {7} @ │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r8, lsl #18 │ │ │ │ @ instruction: 0xf8d29305 │ │ │ │ @ instruction: 0xf7f621e4 │ │ │ │ - blls 0x25bae0 │ │ │ │ + blls 0x25bc58 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ - @ instruction: 0xf7faae0a │ │ │ │ - ldcvs 14, cr11, [r2, #-756]! @ 0xfffffd0c │ │ │ │ + @ instruction: 0xf7faae14 │ │ │ │ + ldcvs 14, cr11, [r2, #-796]! @ 0xfffffce4 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faac71 │ │ │ │ - ldcvs 13, cr11, [r2, #-984]! @ 0xfffffc28 │ │ │ │ + @ instruction: 0xf7faac78 │ │ │ │ + ldcvs 14, cr11, [r2, #-0] │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf9e │ │ │ │ - ldcvs 13, cr11, [r2, #-912]! @ 0xfffffc70 │ │ │ │ + @ instruction: 0xf7faaf9d │ │ │ │ + ldcvs 13, cr11, [r2, #-952]! @ 0xfffffc48 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faadfe │ │ │ │ - ldcvs 13, cr11, [r2, #-840]! @ 0xfffffcb8 │ │ │ │ + ldcvs 13, cr11, [r2, #-880]! @ 0xfffffc90 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47d2a00 │ │ │ │ - @ instruction: 0xf7faab67 │ │ │ │ - ldcvs 13, cr11, [r2, #-768]! @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7faab6e │ │ │ │ + ldcvs 13, cr11, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaace │ │ │ │ - ldcvs 13, cr11, [r2, #-696]! @ 0xfffffd48 │ │ │ │ + ldcvs 13, cr11, [r2, #-736]! @ 0xfffffd20 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81b4f000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faaf23 │ │ │ │ - ldcvs 13, cr11, [r2, #-624]! @ 0xfffffd90 │ │ │ │ + @ instruction: 0xf7faaf22 │ │ │ │ + ldcvs 13, cr11, [r2, #-664]! @ 0xfffffd68 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faae5b │ │ │ │ - ldcvs 13, cr11, [r2, #-552]! @ 0xfffffdd8 │ │ │ │ + ldcvs 13, cr11, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faab8c │ │ │ │ - bcs 0x10ba00 │ │ │ │ - ldclge 4, cr15, [r5, #-232]! @ 0xffffff18 │ │ │ │ + bcs 0x10bb78 │ │ │ │ + ldclge 4, cr15, [pc, #-232]! @ 0xdc48c │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r1, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ - sbceq pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + eorcs pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, ip, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b388 │ │ │ │ + blls 0x25b500 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faae1b │ │ │ │ - ldcvs 13, cr11, [r2, #-400]! @ 0xfffffe70 │ │ │ │ + @ instruction: 0xf7faae25 │ │ │ │ + ldcvs 13, cr11, [r2, #-440]! @ 0xfffffe48 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faac08 │ │ │ │ - bcs 0x10b9b4 │ │ │ │ - stclge 4, cr15, [pc, #-232] @ 0xdc388 │ │ │ │ + bcs 0x10bb2c │ │ │ │ + ldclge 4, cr15, [r9, #-232] @ 0xffffff18 │ │ │ │ @ instruction: 0xf47a2900 │ │ │ │ - stmdbge r8, {r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ - eorsvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + stmdbge r8, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + addseq pc, r5, #268435460 @ 0x10000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf7f19305 │ │ │ │ - blls 0x25b33c │ │ │ │ + blls 0x25b4b4 │ │ │ │ @ instruction: 0xf47a2800 │ │ │ │ - @ instruction: 0xf7faadf5 │ │ │ │ - ldcvs 13, cr11, [r2, #-248]! @ 0xffffff08 │ │ │ │ + @ instruction: 0xf7faadff │ │ │ │ + ldcvs 13, cr11, [r2, #-288]! @ 0xfffffee0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faaaf8 │ │ │ │ - ldcvs 13, cr11, [r2, #-176]! @ 0xffffff50 │ │ │ │ + ldcvs 13, cr11, [r2, #-216]! @ 0xffffff28 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4cd0 │ │ │ │ - blge 0x3d96d0 │ │ │ │ - ldclt 7, cr15, [fp, #-1000] @ 0xfffffc18 │ │ │ │ + bcs 0xe4e20 │ │ │ │ + blge 0x3d9820 │ │ │ │ + stclt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ - @ instruction: 0xf7faae41 │ │ │ │ - ldcvs 13, cr11, [r2, #-40]! @ 0xffffffd8 │ │ │ │ + @ instruction: 0xf7faae40 │ │ │ │ + ldcvs 13, cr11, [r2, #-80]! @ 0xffffffb0 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r2, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4d14 │ │ │ │ - bge 0xfe959714 │ │ │ │ - ldcllt 7, cr15, [r9], #1000 @ 0x3e8 │ │ │ │ + bcs 0xe4e64 │ │ │ │ + bge 0xfe959864 │ │ │ │ + stclt 7, cr15, [r3, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ rsbsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf7faad7d │ │ │ │ - ldcvs 12, cr11, [r2, #-928]! @ 0xfffffc60 │ │ │ │ + ldcvs 12, cr11, [r2, #-968]! @ 0xfffffc38 │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe4d58 │ │ │ │ + bcs 0xe4ea8 │ │ │ │ stcge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - ldcllt 7, cr15, [r7], {250} @ 0xfa │ │ │ │ + stcllt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cda4 │ │ │ │ + bcs 0x15cef4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4d74 │ │ │ │ - bge 0x1dd9770 │ │ │ │ - stcllt 7, cr15, [fp], {250} @ 0xfa │ │ │ │ + bcs 0xe4ec4 │ │ │ │ + bge 0x1dd98c0 │ │ │ │ + ldcllt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cdbc │ │ │ │ + bcs 0x15cf0c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4d8c │ │ │ │ - ldclge 4, cr15, [r6, #504]! @ 0x1f8 │ │ │ │ - ldclt 7, cr15, [pc], #1000 @ 0xdc978 │ │ │ │ + bcs 0xe4edc │ │ │ │ + ldclge 4, cr15, [r5, #504]! @ 0x1f8 │ │ │ │ + stcllt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cdd4 │ │ │ │ + bcs 0x15cf24 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4da4 │ │ │ │ - blge 0xc99798 │ │ │ │ - ldclt 7, cr15, [r3], #1000 @ 0x3e8 │ │ │ │ + bcs 0xe4ef4 │ │ │ │ + blge 0xe598e8 │ │ │ │ + ldclt 7, cr15, [sp], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cdec │ │ │ │ + bcs 0x15cf3c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4dbc │ │ │ │ - bge 0x1dd97b8 │ │ │ │ - stclt 7, cr15, [r7], #1000 @ 0x3e8 │ │ │ │ + bcs 0xe4f0c │ │ │ │ + bge 0x1dd9908 │ │ │ │ + ldclt 7, cr15, [r1], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce04 │ │ │ │ + bcs 0x15cf54 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4dd4 │ │ │ │ - bge 0xfe3d97d0 │ │ │ │ - ldclt 7, cr15, [fp], {250} @ 0xfa │ │ │ │ + bcs 0xe4f24 │ │ │ │ + bge 0xfe3d9920 │ │ │ │ + stclt 7, cr15, [r5], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce1c │ │ │ │ + bcs 0x15cf6c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4dec │ │ │ │ - blge 0x12597e8 │ │ │ │ - stclt 7, cr15, [pc], {250} @ 0xfa │ │ │ │ + bcs 0xe4f3c │ │ │ │ + blge 0x1259938 │ │ │ │ + ldclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce34 │ │ │ │ + bcs 0x15cf84 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e04 │ │ │ │ - blge 0x659800 │ │ │ │ - stclt 7, cr15, [r3], {250} @ 0xfa │ │ │ │ + bcs 0xe4f54 │ │ │ │ + blge 0x659950 │ │ │ │ + stclt 7, cr15, [sp], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce4c │ │ │ │ + bcs 0x15cf9c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e1c │ │ │ │ + bcs 0xe4f6c │ │ │ │ stmdbge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldcllt 7, cr15, [r7], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [r1], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce64 │ │ │ │ + bcs 0x15cfb4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e34 │ │ │ │ + bcs 0xe4f84 │ │ │ │ stcge 4, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ - stcllt 7, cr15, [fp], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r5], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce7c │ │ │ │ + bcs 0x15cfcc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e4c │ │ │ │ + bcs 0xe4f9c │ │ │ │ ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ - mrrclt 7, 15, pc, pc, cr10 @ │ │ │ │ + stcllt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ce94 │ │ │ │ + bcs 0x15cfe4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e64 │ │ │ │ - blge 0xfe359860 │ │ │ │ - mrrclt 7, 15, pc, r3, cr10 @ │ │ │ │ + bcs 0xe4fb4 │ │ │ │ + blge 0xfe3599b0 │ │ │ │ + mrrclt 7, 15, pc, sp, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15ceac │ │ │ │ + bcs 0x15cffc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e7c │ │ │ │ - bge 0x17d9878 │ │ │ │ - mcrrlt 7, 15, pc, r7, cr10 @ │ │ │ │ + bcs 0xe4fcc │ │ │ │ + bge 0x17d99c8 │ │ │ │ + mrrclt 7, 15, pc, r1, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cec4 │ │ │ │ + bcs 0x15d014 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4e94 │ │ │ │ + bcs 0xe4fe4 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldclt 7, cr15, [fp], #-1000 @ 0xfffffc18 │ │ │ │ + mcrrlt 7, 15, pc, r5, cr10 @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cedc │ │ │ │ + bcs 0x15d02c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4eac │ │ │ │ - blge 0xfe1d98a8 │ │ │ │ - stclt 7, cr15, [pc], #-1000 @ 0xdc2c8 │ │ │ │ + bcs 0xe4ffc │ │ │ │ + blge 0xfe1d99f8 │ │ │ │ + ldclt 7, cr15, [r9], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cef4 │ │ │ │ + bcs 0x15d044 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4ec4 │ │ │ │ - blge 0x9d98c0 │ │ │ │ - stclt 7, cr15, [r3], #-1000 @ 0xfffffc18 │ │ │ │ + bcs 0xe5014 │ │ │ │ + blge 0x9d9a10 │ │ │ │ + stclt 7, cr15, [sp], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf0c │ │ │ │ + bcs 0x15d05c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4edc │ │ │ │ + bcs 0xe502c │ │ │ │ ldmge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldclt 7, cr15, [r7], {250} @ 0xfa │ │ │ │ + stclt 7, cr15, [r1], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf24 │ │ │ │ + bcs 0x15d074 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4ef4 │ │ │ │ - blge 0xfea998f0 │ │ │ │ - stclt 7, cr15, [fp], {250} @ 0xfa │ │ │ │ + bcs 0xe5044 │ │ │ │ + blge 0xfea99a40 │ │ │ │ + ldclt 7, cr15, [r5], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf3c │ │ │ │ + bcs 0x15d08c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f0c │ │ │ │ - mcrge 4, 0, pc, cr0, cr14, {3} @ │ │ │ │ - bllt 0xda6f8 │ │ │ │ + bcs 0xe505c │ │ │ │ + ldclge 4, cr15, [pc, #504]! @ 0xdca54 │ │ │ │ + stclt 7, cr15, [r9], {250} @ 0xfa │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf54 │ │ │ │ + bcs 0x15d0a4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f24 │ │ │ │ - blge 0xfec19920 │ │ │ │ - bllt 0xffdda710 │ │ │ │ + bcs 0xe5074 │ │ │ │ + blge 0xfec19a70 │ │ │ │ + bllt 0x5a860 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf6c │ │ │ │ + bcs 0x15d0bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f3c │ │ │ │ - stclge 4, cr15, [lr, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xffada728 │ │ │ │ + bcs 0xe508c │ │ │ │ + stclge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xffd5a878 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf84 │ │ │ │ + bcs 0x15d0d4 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f54 │ │ │ │ + bcs 0xe50a4 │ │ │ │ stcge 4, cr15, [ip], #508 @ 0x1fc │ │ │ │ - bllt 0xff7da740 │ │ │ │ + bllt 0xffa5a890 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cf9c │ │ │ │ + bcs 0x15d0ec │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f6c │ │ │ │ - ldmdbge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff4da758 │ │ │ │ + bcs 0xe50bc │ │ │ │ + ldmdbge sp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0xff75a8a8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfb4 │ │ │ │ + bcs 0x15d104 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f84 │ │ │ │ + bcs 0xe50d4 │ │ │ │ stmiage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff1da770 │ │ │ │ + bllt 0xff45a8c0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfcc │ │ │ │ + bcs 0x15d11c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4f9c │ │ │ │ - ldclge 4, cr15, [r1, #-504]! @ 0xfffffe08 │ │ │ │ - bllt 0xfeeda788 │ │ │ │ + bcs 0xe50ec │ │ │ │ + ldclge 4, cr15, [r0, #-504]! @ 0xfffffe08 │ │ │ │ + bllt 0xff15a8d8 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cfe4 │ │ │ │ + bcs 0x15d134 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fb4 │ │ │ │ - blge 0xff6d99b0 │ │ │ │ - bllt 0xfebda7a0 │ │ │ │ + bcs 0xe5104 │ │ │ │ + blge 0xff6d9b00 │ │ │ │ + bllt 0xfee5a8f0 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15cffc │ │ │ │ + bcs 0x15d14c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0xe4fcc │ │ │ │ + bcs 0xe511c │ │ │ │ svcge 0x00a2f47e │ │ │ │ - bllt 0xfe8da7b8 │ │ │ │ + bllt 0xfeb5a908 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae96 │ │ │ │ - ldmibvc r2, {r1, r2, r3, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7faae9e │ │ │ │ + ldmibvc r2, {r3, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf47c2a00 │ │ │ │ - @ instruction: 0xf7faae8a │ │ │ │ - svclt 0x0000bb82 │ │ │ │ + @ instruction: 0xf7faae92 │ │ │ │ + svclt 0x0000bb8c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfef48a94 │ │ │ │ + blmi 0xfef88be4 │ │ │ │ eorcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ @ instruction: 0xf1c70300 │ │ │ │ - movwcs lr, #3704 @ 0xe78 │ │ │ │ + movwcs lr, #3696 @ 0xe70 │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ - suble r4, r2, r4, ror pc │ │ │ │ + suble r4, r1, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r0, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - sbchi pc, r1, #64 @ 0x40 │ │ │ │ + sbchi pc, r3, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - vmull.u8 q8, d21, d28 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - vmov.i32 d16, #13631488 @ 0x00d00000 │ │ │ │ - tstmi r4, #67108866 @ 0x4000002 │ │ │ │ - strcs pc, [r1], -r5, asr #7 │ │ │ │ + vmull.u8 q8, d21, d25 │ │ │ │ + @ instruction: 0xf0013203 │ │ │ │ + vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ + tstmi r1, #67108866 @ 0x4000002 │ │ │ │ streq pc, [pc, -r5] │ │ │ │ - @ instruction: 0x1c15ea4f │ │ │ │ + strcs pc, [r1], -r5, asr #7 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ - blcs 0x16e310 │ │ │ │ - msrhi CPSR_c, r0 │ │ │ │ - rsble r2, sp, r3, lsl #22 │ │ │ │ - ldrls r2, [r4], -r1, lsl #22 │ │ │ │ - @ instruction: 0xf0009717 │ │ │ │ - stmdals r3, {r0, r2, r8, pc} │ │ │ │ - @ instruction: 0xf00ca912 │ │ │ │ - andsls r0, r3, #67108864 @ 0x4000000 │ │ │ │ - vorr.i32 d25, #54784 @ 0x0000d600 │ │ │ │ - movwcs r5, #4672 @ 0x1240 │ │ │ │ - strbne pc, [r2, #-965] @ 0xfffffc3b @ │ │ │ │ - movwcs r9, #794 @ 0x31a │ │ │ │ - ldrls r9, [r5, #-1048] @ 0xfffffbe8 │ │ │ │ - tstls r9, #536870913 @ 0x20000001 │ │ │ │ - blx 0xffe9a8a6 │ │ │ │ - blls 0x1d67cc │ │ │ │ - ldrdcs pc, [ip], r3 │ │ │ │ - orrne pc, r1, #335544323 @ 0x14000003 │ │ │ │ - @ instruction: 0xf002469b │ │ │ │ - andls r0, r5, #-268435455 @ 0xf0000001 │ │ │ │ - vpmin.s8 d2, d0, d5 │ │ │ │ - bls 0x1bd334 │ │ │ │ - ldrsbeq pc, [r0], #130 @ 0x82 @ │ │ │ │ - addne pc, r0, r0, asr #7 │ │ │ │ - adcle r2, sp, r0, lsl #16 │ │ │ │ - stceq 13, cr6, [r9], #72 @ 0x48 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r5, asr #7 │ │ │ │ - tstls r4, r1, lsl #6 │ │ │ │ - @ instruction: 0xf0126812 │ │ │ │ - eorsle r0, r1, lr, lsl #4 │ │ │ │ - @ instruction: 0xf0020a2a │ │ │ │ - stmdbcs sl, {r0, r1, r2, r3, r8} │ │ │ │ - @ instruction: 0xf002d89b │ │ │ │ - vsubl.u8 q8, d5, d12 │ │ │ │ - bcs 0x1e1920 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf0002a08 │ │ │ │ - @ instruction: 0x200c81ba │ │ │ │ - adccc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ - blx 0xe7542 │ │ │ │ - ldmib r2, {r0, r9, sp}^ │ │ │ │ - @ instruction: 0xf8d2a9f1 │ │ │ │ - andls r2, r6, #204, 6 @ 0x30000003 │ │ │ │ - rschi pc, r2, r0, asr #32 │ │ │ │ - andeq lr, r2, #299008 @ 0x49000 │ │ │ │ - @ instruction: 0xf47f2a01 │ │ │ │ - stmdals r3, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059307 │ │ │ │ - blls 0x2dc4b4 │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - bls 0x1bcfd0 │ │ │ │ - ldrdvs pc, [r8], r2 │ │ │ │ - @ instruction: 0xf286fab6 │ │ │ │ - sbcs r0, sl, r2, asr r9 │ │ │ │ - @ instruction: 0xf53f06c9 │ │ │ │ - strb sl, [r9, ip, ror #30] │ │ │ │ - andne pc, r0, r5, lsl r4 @ │ │ │ │ - svcge 0x0068f43f │ │ │ │ + strmi r0, [r8], ip, lsr #18 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x1bce70 │ │ │ │ + blcs 0x150b9c │ │ │ │ + mrshi pc, (UNDEF: 7) @ │ │ │ │ + ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ + @ instruction: 0xf0049803 │ │ │ │ + movwcs r0, #5121 @ 0x1401 │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ + vmov.i32 d25, #14024704 @ 0x00d60000 │ │ │ │ + strcs r1, [r0], #-578 @ 0xfffffdbe │ │ │ │ + strbpl pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ + tstls sl, #6029312 @ 0x5c0000 │ │ │ │ + andsls r9, r5, #419430400 @ 0x19000000 │ │ │ │ + @ instruction: 0xf7f79512 │ │ │ │ + strb pc, [r1, r1, lsl #24] @ │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ + vaddl.u8 q9, d21, d12 │ │ │ │ + ldrmi r1, [fp], r1, lsl #7 │ │ │ │ + andseq pc, pc, #2 │ │ │ │ + bcs 0x641240 │ │ │ │ + addshi pc, r7, #0, 4 │ │ │ │ + @ instruction: 0xf8d29a03 │ │ │ │ vshr.u64 q8, q0, #64 │ │ │ │ stmdacs r0, {r7, ip} │ │ │ │ - svcge 0x0060f43f │ │ │ │ - ldmdavs fp, {r0, r1, r3, r4, r8, sl, fp, sp, lr} │ │ │ │ - movweq pc, #57363 @ 0xe013 @ │ │ │ │ - strbteq sp, [r3], r2, lsl #2 │ │ │ │ - svcge 0x0057f53f │ │ │ │ - strne pc, [r1], #965 @ 0x3c5 │ │ │ │ - beq 0x1589d4 │ │ │ │ - vrsubhn.i16 d19, , │ │ │ │ - @ instruction: 0x2c031940 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - @ instruction: 0xf1ba9406 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - mcrcs 1, 0, r8, cr3, cr11, {5} │ │ │ │ - svcge 0x0045f43f │ │ │ │ - @ instruction: 0xf0002e04 │ │ │ │ - mcrcs 1, 0, r8, cr2, cr6, {7} │ │ │ │ - bicshi pc, pc, r0 │ │ │ │ - @ instruction: 0xf0002c00 │ │ │ │ - stmdals r3, {r1, r3, r4, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmpphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf1099a04 │ │ │ │ - @ instruction: 0xf0440901 │ │ │ │ - @ instruction: 0xf1a90ae0 │ │ │ │ - b 0x149ddf8 │ │ │ │ - blx 0xfee1d918 │ │ │ │ - movwls pc, #17797 @ 0x4585 @ │ │ │ │ - andls r0, r7, #1785856 @ 0x1b4000 │ │ │ │ - ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ - @ instruction: 0xf7739005 │ │ │ │ - bls 0x2dbc54 │ │ │ │ - andls r4, r8, r1, lsl #12 │ │ │ │ - andls r9, sl, #196608 @ 0x30000 │ │ │ │ - ldc2 7, cr15, [r2], #-800 @ 0xfffffce0 │ │ │ │ - @ instruction: 0xf8dd2301 │ │ │ │ - adcmi fp, r3, r8, lsr #32 │ │ │ │ - movwcs r9, #777 @ 0x309 │ │ │ │ - ands r9, r7, r7, lsl #6 │ │ │ │ - mcr2 7, 1, pc, cr8, cr8, {6} @ │ │ │ │ - movwls r9, #2821 @ 0xb05 │ │ │ │ - blls 0x1ee234 │ │ │ │ - ldrmi r4, [sl], -r0, lsr #12 │ │ │ │ - blx 0x1e1a86a │ │ │ │ - andne lr, r8, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf02a44c8 │ │ │ │ - strmi r0, [r8], -r0, ror #21 │ │ │ │ - stc2 7, cr15, [r2, #-480] @ 0xfffffe20 │ │ │ │ - movwcc r9, #6919 @ 0x1b07 │ │ │ │ - addsmi r9, lr, #469762048 @ 0x1c000000 │ │ │ │ - msrhi (UNDEF: 115), r0 │ │ │ │ - @ instruction: 0xf8d09803 │ │ │ │ - @ instruction: 0xf003308c │ │ │ │ - blcs 0x61d6dc │ │ │ │ - bicshi pc, r3, r0, lsl #4 │ │ │ │ - stmdbls r5, {r3, r9, fp, ip, pc} │ │ │ │ - andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 5, cr15, cr10, cr11, {6} │ │ │ │ - b 0x6ee374 │ │ │ │ - sbcsle r0, r5, r5, lsl #30 │ │ │ │ - ldc2l 7, cr15, [lr, #864]! @ 0x360 │ │ │ │ - movwls r9, #2821 @ 0xb05 │ │ │ │ - strmi r2, [r1], -r8, lsl #6 │ │ │ │ - @ instruction: 0x4620461a │ │ │ │ - blx 0x139a8be │ │ │ │ - andeq pc, r1, r8, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2, #864]! @ 0x360 │ │ │ │ - strbmi r9, [r0], -sl │ │ │ │ - stc2l 7, cr15, [lr, #864]! @ 0x360 │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf78c9300 │ │ │ │ - strb pc, [r5, fp, ror #21] @ │ │ │ │ - ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ - movweq pc, #4108 @ 0x100c @ │ │ │ │ - tstls r6, #196608 @ 0x30000 │ │ │ │ + ldcvs 0, cr13, [r2, #-696] @ 0xfffffd48 │ │ │ │ + @ instruction: 0xf0010ca9 │ │ │ │ + vorr.i32 d16, #208 @ 0x000000d0 │ │ │ │ + movwmi r3, #4099 @ 0x1003 │ │ │ │ + ldmdavs r2, {r2, r8, ip, pc} │ │ │ │ + andeq pc, lr, #18 │ │ │ │ + beq 0xb90b1c │ │ │ │ + tstpeq pc, r2 @ p-variant is OBSOLETE │ │ │ │ + ldmle ip, {r1, r3, r8, fp, sp} │ │ │ │ + andeq pc, ip, #2 │ │ │ │ + strne pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ + @ instruction: 0xf0002a04 │ │ │ │ + bcs 0x2fd1fc │ │ │ │ + @ instruction: 0x81bdf000 │ │ │ │ + @ instruction: 0xf64c200c │ │ │ │ + vmlal.s q10, d16, d0[6] │ │ │ │ + blcs 0x19d34c │ │ │ │ + andcs pc, r1, #0, 22 │ │ │ │ + ldmibge r1!, {r1, r4, r6, r7, r8, fp, sp, lr, pc}^ │ │ │ │ + biccs pc, ip, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf0409206 │ │ │ │ + b 0x133ce28 │ │ │ │ + bcs 0x11d2a0 │ │ │ │ + svcge 0x007ff47f │ │ │ │ + movwls r9, #30723 @ 0x7803 │ │ │ │ + cdp2 0, 13, cr15, cr0, cr5, {0} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + orrshi pc, pc, r0 │ │ │ │ + @ instruction: 0xf8d29a03 │ │ │ │ + blx 0xfee74cd4 │ │ │ │ + ldmdbeq r2, {r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x06c9e0dd │ │ │ │ + svcge 0x006df53f │ │ │ │ + @ instruction: 0xf415e7c9 │ │ │ │ + @ instruction: 0xf43f1000 │ │ │ │ + blls 0x1c8870 │ │ │ │ + ldrsbeq pc, [r0], #131 @ 0x83 @ │ │ │ │ + addne pc, r0, r0, asr #7 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + ldcvs 15, cr10, [fp, #-388] @ 0xfffffe7c │ │ │ │ + @ instruction: 0xf013681b │ │ │ │ + tstle r2, lr, lsl #6 │ │ │ │ + @ instruction: 0xf53f06cb │ │ │ │ + @ instruction: 0xf004af58 │ │ │ │ + vmlsl.u8 q8, d5, d1 │ │ │ │ + strcc r1, [r1], -r1, lsl #9 │ │ │ │ + stmdbne r0, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0002c03 │ │ │ │ + strls r8, [r6], #-464 @ 0xfffffe30 │ │ │ │ + svceq 0x0000f1ba │ │ │ │ + @ instruction: 0x81bef000 │ │ │ │ + @ instruction: 0xf43f2e03 │ │ │ │ + cdpcs 15, 0, cr10, cr4, cr6, {2} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + stccs 1, cr8, [r0], {226} @ 0xe2 │ │ │ │ + bicshi pc, sp, r0 │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + cdp2 0, 8, cr15, cr14, cr5, {0} │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + bls 0x1fd0a8 │ │ │ │ + stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ + beq 0xff918c48 │ │ │ │ + streq pc, [r2, #-425] @ 0xfffffe57 │ │ │ │ + biceq lr, r9, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf585fab5 │ │ │ │ + stmdbeq sp!, {r2, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7739207 │ │ │ │ + andls pc, r5, pc, ror #23 │ │ │ │ + blx 0xffc1a922 │ │ │ │ + strmi r9, [r1], -r7, lsl #20 │ │ │ │ + stmdals r3, {r3, ip, pc} │ │ │ │ + @ instruction: 0xf7c8920a │ │ │ │ + movwcs pc, #7141 @ 0x1be5 @ │ │ │ │ + ldrdlt pc, [r8], -sp @ │ │ │ │ + movwls r4, #37027 @ 0x90a3 │ │ │ │ + movwls r2, #29440 @ 0x7300 │ │ │ │ + @ instruction: 0xf7d8e017 │ │ │ │ + blls 0x25c35c │ │ │ │ + strmi r9, [r1], -r0, lsl #6 │ │ │ │ + strtmi r9, [r0], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf78c461a │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + strbmi r1, [r8], #520 @ 0x208 │ │ │ │ + beq 0xff918c38 │ │ │ │ + @ instruction: 0xf7784608 │ │ │ │ + blls 0x2dbd04 │ │ │ │ + movwls r3, #29441 @ 0x7301 │ │ │ │ + vqsub.u8 d20, d16, d14 │ │ │ │ + stmdals r3, {r1, r2, r5, r6, r8, pc} │ │ │ │ + ldrdcc pc, [ip], r0 │ │ │ │ + tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ + vpadd.i8 d2, d0, d5 │ │ │ │ + bls 0x2fd30c │ │ │ │ + @ instruction: 0xf8cd9905 │ │ │ │ + @ instruction: 0xf7cba000 │ │ │ │ + strbmi pc, [r0], -sp, lsl #28 @ │ │ │ │ + svceq 0x0005ea18 │ │ │ │ + @ instruction: 0xf7d8d0d5 │ │ │ │ + blls 0x25c308 │ │ │ │ + movwcs r9, #33536 @ 0x8300 │ │ │ │ + ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf78c4620 │ │ │ │ + @ instruction: 0xf108faa3 │ │ │ │ + @ instruction: 0xf7d80001 │ │ │ │ + andls pc, sl, r3, asr #27 │ │ │ │ + @ instruction: 0xf7d84640 │ │ │ │ + movwcs pc, #36287 @ 0x8dbf @ │ │ │ │ + stmdbls sl, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + blx 0x121aa28 │ │ │ │ + tstls r9, #51642368 @ 0x3140000 │ │ │ │ movtne pc, #965 @ 0x3c5 @ │ │ │ │ - andsls r3, r3, #67108864 @ 0x4000000 │ │ │ │ - vorr.i32 d25, #55808 @ 0x0000da00 │ │ │ │ - ldrls r5, [r8], #-832 @ 0xfffffcc0 │ │ │ │ - strne pc, [r1, #965] @ 0x3c5 │ │ │ │ - ldrls r9, [r5, #-786] @ 0xfffffcee │ │ │ │ - blx 0xffd1aab0 │ │ │ │ - tstls r9, #195035136 @ 0xba00000 │ │ │ │ - @ instruction: 0xf00ca912 │ │ │ │ - stmdals r3, {r0, r1, r8, r9} │ │ │ │ - vorr.i32 d25, #54784 @ 0x0000d600 │ │ │ │ - movwcc r1, #4992 @ 0x1380 │ │ │ │ - tstls sl, #20, 12 @ 0x1400000 │ │ │ │ - movtpl pc, #965 @ 0x3c5 @ │ │ │ │ + ldmdbge r2, {r3, r4, r8, ip, pc} │ │ │ │ + @ instruction: 0xf0049803 │ │ │ │ + movwcc r0, #5121 @ 0x1401 │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ vorr.i32 d25, #-687865856 @ 0xd7000000 │ │ │ │ - andsls r1, r3, #192, 10 @ 0x30000000 │ │ │ │ - ldrls r9, [r5, #-1048] @ 0xfffffbe8 │ │ │ │ - @ instruction: 0xf7f79312 │ │ │ │ - ssat pc, #4, r9, asr #21 @ │ │ │ │ + ldrls r1, [r6], #-641 @ 0xfffffd7f │ │ │ │ + strbpl pc, [r0, #-965] @ 0xfffffc3b @ │ │ │ │ + andsls r9, r5, #1744830464 @ 0x68000000 │ │ │ │ + @ instruction: 0xf7f79512 │ │ │ │ + @ instruction: 0xe6b9faf9 │ │ │ │ + vorr.i32 d25, #55552 @ 0x0000d900 │ │ │ │ + tstls r8, r0, lsl #7 │ │ │ │ + stmdals r3, {r1, r4, r8, fp, sp, pc} │ │ │ │ + streq pc, [r3], #-4 │ │ │ │ + stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ + @ instruction: 0x97172613 │ │ │ │ + sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ + vmov.i32 d25, #14024704 @ 0x00d60000 │ │ │ │ + tstls sl, #64, 10 @ 0x10000000 │ │ │ │ + ldrls r9, [r2, #-533] @ 0xfffffdeb │ │ │ │ + blx 0xff99ac30 │ │ │ │ + svclt 0x0000e6a2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ movwls r9, #30723 @ 0x7803 │ │ │ │ - ldc2l 0, cr15, [sl, #20]! │ │ │ │ + ldc2l 0, cr15, [r0, #20]! │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ adcshi pc, pc, r0 │ │ │ │ ldrmi r9, [lr], -r7, lsl #22 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf1b9af1e │ │ │ │ + @ instruction: 0xf1b9af1b │ │ │ │ svclt 0x00140f01 │ │ │ │ @ instruction: 0xf0022700 │ │ │ │ @ instruction: 0xf0050701 │ │ │ │ andls r0, pc, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #335544323 @ 0x14000003 │ │ │ │ stccs 2, cr9, [r0], {16} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0xe4ee8 │ │ │ │ + bcs 0xe503c │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwcs fp, #12575 @ 0x311f │ │ │ │ ldrbtvc pc, [r0], #1103 @ 0x44f @ │ │ │ │ movwls r4, #30363 @ 0x769b │ │ │ │ - ldc2 7, cr15, [sl], {115} @ 0x73 │ │ │ │ + blx 0x1d1aa82 │ │ │ │ @ instruction: 0xf7734680 │ │ │ │ - @ instruction: 0xf3c5fbe3 │ │ │ │ + vbic.i16 d31, #55552 @ 0xd900 │ │ │ │ strmi r4, [r1], -r3, lsl #4 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfe19aa96 │ │ │ │ + blx 0xd9abea │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, r3, r0, asr #6 │ │ │ │ - blls 0x2a53a0 │ │ │ │ + blls 0x2a54f4 │ │ │ │ stcne 6, cr15, [r4], #264 @ 0x108 │ │ │ │ ldccs 2, cr15, [r7], {192} @ 0xc0 │ │ │ │ vpmax.s8 , , q1 │ │ │ │ andcs r9, r1, #12, 4 @ 0xc0000000 │ │ │ │ - b 0x11ed804 │ │ │ │ + b 0x11ed958 │ │ │ │ @ instruction: 0xf8cd0006 │ │ │ │ - blx 0x18cc2c │ │ │ │ + blx 0x18cd80 │ │ │ │ andls pc, r7, #-1342177280 @ 0xb0000000 │ │ │ │ strmi r9, [r4], r4, lsl #20 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ - bl 0x36e604 │ │ │ │ + bl 0x36e758 │ │ │ │ movwls r0, #34306 @ 0x8602 │ │ │ │ strls r9, [lr, #-1549] @ 0xfffff9f3 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ @ instruction: 0xdd53990c │ │ │ │ @ instruction: 0xf04f9b0e │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @@ -209431,163 +209518,163 @@ │ │ │ │ movwls r1, #17152 @ 0x4300 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - bls 0x31c120 │ │ │ │ + bls 0x31c134 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - stc2l 7, cr15, [ip, #-864] @ 0xfffffca0 │ │ │ │ + ldc2 7, cr15, [sl, #-864] @ 0xfffffca0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1bb │ │ │ │ ldmdavs r9, {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1bbd058 │ │ │ │ subsle r0, r2, r3, lsl #30 │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf77bd049 │ │ │ │ - bls 0x2dc2a8 │ │ │ │ + bls 0x2dc154 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf7783401 │ │ │ │ - blls 0x29bc7c │ │ │ │ + blls 0x29bb28 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1441 @ 0xfffffa5f │ │ │ │ - blls 0x210d60 │ │ │ │ + blls 0x210eb4 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ ldrbmi r9, [r1], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7d84630 │ │ │ │ - blls 0x35c0e0 │ │ │ │ + blls 0x35c16c │ │ │ │ @ instruction: 0xf1bb4602 │ │ │ │ strbmi r0, [r0], -r2, lsl #30 │ │ │ │ eorsle r6, fp, r9, lsl r8 │ │ │ │ svceq 0x0003f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, r9, r1, lsl #30 │ │ │ │ - stc2 7, cr15, [r4], {123} @ 0x7b │ │ │ │ + blx 0x179ab9a │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r1], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7cb9500 │ │ │ │ - @ instruction: 0xe7d4fd37 │ │ │ │ + ldrb pc, [r4, r7, ror #25] @ │ │ │ │ addsmi r1, r1, #23040 @ 0x5a00 │ │ │ │ movwcc sp, #8194 @ 0x2002 │ │ │ │ mvnsle r4, fp, lsl #5 │ │ │ │ @ instruction: 0xf10e9b0d │ │ │ │ ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ @ instruction: 0xf8ddd19a │ │ │ │ stmdbls pc, {r2, r6, sp, pc} @ │ │ │ │ andle r2, r6, pc, lsl #18 │ │ │ │ vqrdmulh.s d15, d10, d9 │ │ │ │ stmdals r3, {r4, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7f600db │ │ │ │ - andcs pc, r1, fp, asr #28 │ │ │ │ - stccs 5, cr14, [r3], {216} @ 0xd8 │ │ │ │ - mcrge 4, 2, pc, cr3, cr15, {3} @ │ │ │ │ - @ instruction: 0xf77be5d3 │ │ │ │ - @ instruction: 0xe7b4fd7f │ │ │ │ - mcrr2 7, 7, pc, r8, cr11 @ │ │ │ │ + andcs pc, r1, r3, asr lr @ │ │ │ │ + stccs 5, cr14, [r3], {214} @ 0xd6 │ │ │ │ + mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xf77be5d1 │ │ │ │ + sbfx pc, r5, #25, #21 │ │ │ │ + blx 0xfe89abee │ │ │ │ @ instruction: 0xf77be7d4 │ │ │ │ - str pc, [lr, r1, asr #27]! │ │ │ │ - ldc2 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ + @ instruction: 0xe7aefd17 │ │ │ │ + ldc2l 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ @ instruction: 0xf77be7ab │ │ │ │ - bfi pc, fp, (invalid: 26:11) @ │ │ │ │ - stc2 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ + @ instruction: 0xe7cbfc71 │ │ │ │ + stc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ @ instruction: 0xf8dde7c8 │ │ │ │ @ instruction: 0xf10ac028 │ │ │ │ - blls 0x3df4d4 │ │ │ │ + blls 0x3df628 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f459a │ │ │ │ @ instruction: 0xf8ddaf7b │ │ │ │ strb lr, [r9, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06aa │ │ │ │ - ldr sl, [r0, #3616]! @ 0xe20 │ │ │ │ + str sl, [lr, #3613]! @ 0xe1d │ │ │ │ svccs 0x000024e0 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf7cb4618 │ │ │ │ - movwcs pc, #15437 @ 0x3c4d @ │ │ │ │ + movwcs pc, #15357 @ 0x3bfd @ │ │ │ │ ldrmi r4, [fp], r4, lsl #12 │ │ │ │ stcne 7, cr14, [r0], #180 @ 0xb4 │ │ │ │ @ instruction: 0xf7cb9307 │ │ │ │ - blls 0x2dbe1c │ │ │ │ + blls 0x2dbe30 │ │ │ │ svccs 0x00004604 │ │ │ │ svcge 0x0025f43f │ │ │ │ rscle r2, sp, r0, ror #17 │ │ │ │ ldrmi r2, [fp], r3, lsl #6 │ │ │ │ @ instruction: 0x465ae71f │ │ │ │ adcsle r2, sl, pc, lsl #30 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ - blx 0x282d34 │ │ │ │ + blx 0x282e88 │ │ │ │ @ instruction: 0xf7f6f303 │ │ │ │ - @ instruction: 0xe7b2fdff │ │ │ │ + ldr pc, [r2, r7, lsl #28]! │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - stc2l 0, cr15, [r6], #20 │ │ │ │ + ldc2l 0, cr15, [ip], {5} │ │ │ │ adcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf1099a04 │ │ │ │ @ instruction: 0x2e010901 │ │ │ │ ssatmi sp, #3, sl, lsl #2 │ │ │ │ - @ instruction: 0xf08ae64f │ │ │ │ + @ instruction: 0xf08ae64c │ │ │ │ cdpcs 5, 0, cr0, cr4, cr1, {0} │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ stccs 5, cr0, [r0, #-4] │ │ │ │ - ldclge 4, cr15, [r7, #-508]! @ 0xfffffe04 │ │ │ │ + ldclge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ andls r9, r5, #196608 @ 0x30000 │ │ │ │ - ldc2l 0, cr15, [r0], {5} │ │ │ │ + stc2l 0, cr15, [r6], {5} │ │ │ │ addsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r2, #33794 @ 0x8402 │ │ │ │ @ instruction: 0xf1099a05 │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strls r0, [r6], #-2690 @ 0xfffff57e │ │ │ │ - ldrt r9, [lr], -r4, lsl #6 │ │ │ │ + ldrt r9, [fp], -r4, lsl #6 │ │ │ │ movwcs r4, #34389 @ 0x8655 │ │ │ │ movwls r4, #18082 @ 0x46a2 │ │ │ │ - @ instruction: 0x4620e639 │ │ │ │ - stclne 5, cr14, [r0], #-384 @ 0xfffffe80 │ │ │ │ + @ instruction: 0x4620e636 │ │ │ │ + stclne 5, cr14, [r0], #-376 @ 0xfffffe88 │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - @ instruction: 0x4682fbff │ │ │ │ + strmi pc, [r2], pc, lsr #23 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c070 │ │ │ │ + bls 0x21c19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36730 @ 0x8f7a │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x3976bc │ │ │ │ + beq 0x397810 │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - stccs 6, cr14, [r2], {35} @ 0x23 │ │ │ │ + stccs 6, cr14, [r2], {32} │ │ │ │ stcne 0, cr13, [r0], #84 @ 0x54 │ │ │ │ @ instruction: 0xf7cb9205 │ │ │ │ - strmi pc, [r2], r9, ror #23 │ │ │ │ + pkhbtmi pc, r2, r9, lsl #23 @ │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0065f43f │ │ │ │ - bls 0x2259f0 │ │ │ │ + bls 0x225b44 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x3976e8 │ │ │ │ + beq 0x39783c │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - @ instruction: 0xf1d8e60d │ │ │ │ - andcs pc, r3, fp, lsr #30 │ │ │ │ + @ instruction: 0xf1d8e60a │ │ │ │ + andcs pc, r3, r1, lsr #30 │ │ │ │ @ instruction: 0xf7cb9204 │ │ │ │ - pkhtbmi pc, r2, r3, asr #23 @ │ │ │ │ + strmi pc, [r2], r3, lsl #23 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - bls 0x21c018 │ │ │ │ + bls 0x21c144 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ movwcs sl, #36686 @ 0x8f4e │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x198f2c │ │ │ │ + beq 0x199080 │ │ │ │ movwls r2, #17664 @ 0x4500 │ │ │ │ - vqrshl.s8 q15, , │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vqrshl.s8 q15, q10, │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x15ced0 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ + blmi 0x15d024 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ - ldc2 1, cr15, [r4], #652 @ 0x28c │ │ │ │ - eorseq ip, r3, r8, ror #23 │ │ │ │ + stc2 1, cr15, [sl], #652 @ 0x28c │ │ │ │ + eorseq ip, r3, r0, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ - strbgt pc, [r8, #-2271]! @ 0xfffff721 @ │ │ │ │ + strbgt pc, [r4, #-2271]! @ 0xfffff721 @ │ │ │ │ vst4.32 {d27-d30}, [pc] │ │ │ │ @ instruction: 0xf6cf6371 │ │ │ │ @ instruction: 0xf8dc6300 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc034 │ │ │ │ andmi r0, fp, r0, lsl #24 │ │ │ │ mrrcvs 4, 4, pc, r1, cr15 @ │ │ │ │ @@ -209598,63 +209685,63 @@ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ andcs lr, sl, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf000920c │ │ │ │ ldmdale pc!, {r0, r4, r5, r9, pc} @ │ │ │ │ mcrrvs 4, 4, pc, r0, cr15 @ │ │ │ │ stcmi 6, cr15, [r0], {207} @ 0xcf │ │ │ │ @ instruction: 0xf0004563 │ │ │ │ - vrhadd.s8 q4, q8, q14 │ │ │ │ + vrhadd.s8 q4, q8, │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - rscshi pc, sp, r0 │ │ │ │ + rscshi pc, fp, r0 │ │ │ │ andvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - @ instruction: 0xf00180e5 │ │ │ │ + @ instruction: 0xf00180e3 │ │ │ │ @ instruction: 0xf5b37398 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - @ instruction: 0xf5b382a9 │ │ │ │ + @ instruction: 0xf5b382a7 │ │ │ │ @ instruction: 0xf0401f40 │ │ │ │ - stmdage r6, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ - stc2l 7, cr15, [r8, #-984]! @ 0xfffffc28 │ │ │ │ + stmdage r6, {r0, r3, r4, r6, r7, pc} │ │ │ │ + ldc2l 7, cr15, [r0, #-984]! @ 0xfffffc28 │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ - ldcvs 0, cr8, [r3, #-852]! @ 0xfffffcac │ │ │ │ + ldcvs 0, cr8, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf0000f70 │ │ │ │ - stcls 0, cr8, [r7], {205} @ 0xcd │ │ │ │ + stcls 0, cr8, [r7], {203} @ 0xcb │ │ │ │ @ instruction: 0xf6422108 │ │ │ │ - vmov.i32 q9, #3328 @ 0x00000d00 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ stmib sp, {r0, r2, r3, r9}^ │ │ │ │ tstcs r7, r2, lsl #4 │ │ │ │ andls r9, r1, #24576 @ 0x6000 │ │ │ │ - bls 0x343b10 │ │ │ │ + bls 0x343c64 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - adcs pc, ip, r3, ror #21 │ │ │ │ + adcs pc, sl, fp, ror #21 │ │ │ │ cmppvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vand q4, q0, │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r8 │ │ │ │ + vand q4, q0, q11 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r7 │ │ │ │ @ instruction: 0xf6cf6100 │ │ │ │ addmi r6, fp, #0, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r6 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - adchi pc, r6, r0, asr #32 │ │ │ │ + adchi pc, r4, r0, asr #32 │ │ │ │ bicsvc pc, r0, #20 │ │ │ │ - adcshi pc, r4, #0 │ │ │ │ + adcshi pc, r2, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ + addshi pc, ip, r0, asr #32 │ │ │ │ @ instruction: 0xf14002e3 │ │ │ │ - stcvs 0, cr8, [r3, #-620] @ 0xfffffd94 │ │ │ │ + stcvs 0, cr8, [r3, #-612] @ 0xfffffd9c │ │ │ │ @ instruction: 0x3110f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ - addshi pc, r4, r0 │ │ │ │ + addshi pc, r2, r0 │ │ │ │ vmul.i q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0034103 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ movwmi r0, #48320 @ 0xbcc0 │ │ │ │ @ instruction: 0x0ca20921 │ │ │ │ tstpeq r2, r1 @ p-variant is OBSOLETE │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ @@ -209663,898 +209750,897 @@ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcne 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ cmpeq r1, ip, asr #20 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ tstcs r6, r1, lsl #2 │ │ │ │ strcs r9, [r8], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf6429402 │ │ │ │ - vmvn.i32 q10, #589824 @ 0x00090000 │ │ │ │ + @ instruction: 0xf2c054dd │ │ │ │ strls r0, [r3], #-1037 @ 0xfffffbf3 │ │ │ │ - blx 0xfe61af78 │ │ │ │ - vst4.16 {d30-d33}, [pc :128]! │ │ │ │ + blx 0xfe81b0cc │ │ │ │ + vst4.16 {d30-d33}, [pc :128], fp │ │ │ │ @ instruction: 0xf6cf6c41 │ │ │ │ strbmi r4, [r3, #-3072]! @ 0xfffff400 │ │ │ │ - vst4.16 {d29-d32}, [pc :64], ip │ │ │ │ + vst4.16 {d29-d32}, [pc :64], sl │ │ │ │ @ instruction: 0xf6cf6050 │ │ │ │ addmi r4, r3, #0 │ │ │ │ - stmdage r6, {r5, r6, r8, ip, lr, pc} │ │ │ │ + stmdage r6, {r1, r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ ldrbvc pc, [r8], #4 @ │ │ │ │ - stc2l 7, cr15, [ip], #984 @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ svcne 0x0000f5b4 │ │ │ │ @ instruction: 0x1c06e9dd │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrdcc lr, [r8], -sp │ │ │ │ - adcshi pc, sl, #0 │ │ │ │ + adcshi pc, r6, #0 │ │ │ │ svceq 0x0020f5b4 │ │ │ │ - @ instruction: 0x81baf000 │ │ │ │ - cmple fp, r0, lsl #24 │ │ │ │ + @ instruction: 0x81b8f000 │ │ │ │ + cmple r9, r0, lsl #24 │ │ │ │ @ instruction: 0xf8d26d32 │ │ │ │ @ instruction: 0xf4122110 │ │ │ │ - suble r0, r5, r0, ror pc │ │ │ │ + suble r0, r3, r0, ror pc │ │ │ │ strcs r4, [r0], #-1538 @ 0xfffff9fe │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldrtcc pc, [r5], #-1602 @ 0xfffff9be @ │ │ │ │ + ldrmi pc, [r9], #1602 @ 0x642 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - eors pc, r6, r9, lsr #29 │ │ │ │ + ldrht pc, [r4], -r1 @ │ │ │ │ bicpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - blcs 0x13d898 │ │ │ │ - stceq 1, cr13, [r3], #184 @ 0xb8 │ │ │ │ + blcs 0x13d9e4 │ │ │ │ + stmdaeq r3!, {r2, r3, r5, r8, ip, lr, pc}^ │ │ │ │ + stceq 0, cr15, [pc], {4} │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf04f08e2 │ │ │ │ - movwls r0, #48130 @ 0xbc02 │ │ │ │ - eorsgt pc, r0, sp, asr #17 │ │ │ │ - vmul.i q8, q2, d3[4] │ │ │ │ - @ instruction: 0xf0024c03 │ │ │ │ - b 0x115d878 │ │ │ │ - stmdbge r6, {r2, r3, r9} │ │ │ │ + andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ + stmiaeq r2!, {r2, r3, r9, ip, pc}^ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, lr} │ │ │ │ + stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ @ instruction: 0xf003920a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r5, r6, #268435456 @ 0x10000000 │ │ │ │ - addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd050 │ │ │ │ - andls r4, r7, #-1946157056 @ 0x8c000000 │ │ │ │ - @ instruction: 0xf7f99309 │ │ │ │ - and pc, sl, r9, lsr #21 │ │ │ │ + tstmi r3, #805306368 @ 0x30000000 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f92406 │ │ │ │ + @ instruction: 0xe00afab3 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #32, 2 │ │ │ │ - addshi pc, r6, #0 │ │ │ │ - blmi 0xff3e5074 │ │ │ │ - blls 0x4370e0 │ │ │ │ + addshi pc, r4, #0 │ │ │ │ + blmi 0xff3e51c4 │ │ │ │ + blls 0x437230 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, pc, r5, lsl r3 @ │ │ │ │ + andlt r8, pc, r4, lsl r3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdaeq fp, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ andeq pc, pc, #1 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - beq 0x1979ac │ │ │ │ - @ instruction: 0xf0020c8a │ │ │ │ - stmiaeq fp, {r4, r9}^ │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + beq 0x197afc │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stmdaeq r1, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vsubw.u8 q10, q2, d11 │ │ │ │ + b 0x1169614 │ │ │ │ + vmlal.u8 q8, d4, d1 │ │ │ │ adceq r1, r2, #128, 2 │ │ │ │ cmnphi r2, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrble r0, [r3, #551] @ 0x227 │ │ │ │ @ instruction: 0xf8d06d00 │ │ │ │ svceq 0x00122100 │ │ │ │ vmla.i , q10, d2[3] │ │ │ │ ldrmi r5, [r3], r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - stmdavs r0, {r0, r2, r3, r6, r7, r9, pc} │ │ │ │ - andeq lr, sl, #72, 20 @ 0x48000 │ │ │ │ - @ instruction: 0xf010431a │ │ │ │ - tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [pc], #1749 @ 0xdd0f0 │ │ │ │ - @ instruction: 0xd1bd4211 │ │ │ │ - stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0051304 │ │ │ │ - bicslt pc, r0, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf3c49904 │ │ │ │ - vabd.s8 d22, d3, d0 │ │ │ │ - smlabbcc r1, r8, r4, r0 │ │ │ │ - @ instruction: 0xf77300cd │ │ │ │ - @ instruction: 0xf04ff975 │ │ │ │ - @ instruction: 0xf1cb0c12 │ │ │ │ - @ instruction: 0xf6420209 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - pkhbtmi r2, r1, r7, lsl #3 │ │ │ │ - andmi pc, r2, #12, 22 @ 0x3000 │ │ │ │ - strtvc pc, [r1], #576 @ 0x240 │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7786809 │ │ │ │ - strbmi pc, [r1], -fp, lsl #19 @ │ │ │ │ - vhadd.s8 d18, d0, d1 │ │ │ │ - vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf1bb020d │ │ │ │ - svclt 0x00180f00 │ │ │ │ - @ instruction: 0xf7d84614 │ │ │ │ - stmdbls r5, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xfeb9b0b8 │ │ │ │ - @ instruction: 0x46064651 │ │ │ │ + stmdavs r0, {r2, r3, r6, r7, r9, pc} │ │ │ │ + andeq lr, sl, #274432 @ 0x43000 │ │ │ │ + andeq lr, r8, #270336 @ 0x42000 │ │ │ │ + svceq 0x000ef010 │ │ │ │ + ldrbeq sp, [r5], r1, lsl #2 │ │ │ │ + andsmi sp, r1, #-1107296256 @ 0xbe000000 │ │ │ │ + @ instruction: 0x4630d1bc │ │ │ │ + movwne lr, #18893 @ 0x49cd │ │ │ │ + blx 0xfff99264 │ │ │ │ + stmdbls r4, {r4, r6, r7, r8, r9, ip, sp, pc} │ │ │ │ + strvs pc, [r0, -r4, asr #7] │ │ │ │ + streq pc, [r8], #579 @ 0x243 │ │ │ │ + sbceq r3, sp, r1, lsl #2 │ │ │ │ + @ instruction: 0xf8ccf773 │ │ │ │ + ldceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ + andeq pc, r9, #-1073741774 @ 0xc0000032 │ │ │ │ + @ instruction: 0x11a4f642 │ │ │ │ + orrscs pc, r7, r0, asr #5 │ │ │ │ + blx 0x3eec7e │ │ │ │ + @ instruction: 0xf6404202 │ │ │ │ + vaddhn.i16 d17, q0, │ │ │ │ + stmdavs r9, {r0, r2, r3, sl} │ │ │ │ + @ instruction: 0xf8e2f778 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + adceq pc, r1, #64, 12 @ 0x4000000 │ │ │ │ + andeq pc, sp, #192, 4 │ │ │ │ + svceq 0x0000f1bb │ │ │ │ + sadd16mi fp, r4, r8 │ │ │ │ + blx 0x209b200 │ │ │ │ + strmi r9, [r0], r5, lsl #18 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strbmi pc, [fp], -r5, lsr #21 @ │ │ │ │ - ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ - stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - stmib sp, {r1, sl, ip, sp, lr}^ │ │ │ │ - @ instruction: 0xf7895500 │ │ │ │ - andcs pc, r1, r7, ror #30 │ │ │ │ - vst1.16 {d30}, [pc :256], fp │ │ │ │ - @ instruction: 0xf6cf6251 │ │ │ │ - addsmi r6, r3, #0, 4 │ │ │ │ - svcge 0x0074f47f │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi sl, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf00408e3 │ │ │ │ - @ instruction: 0xf00371d8 │ │ │ │ - b 0x149dde4 │ │ │ │ - b 0x11a4bf8 │ │ │ │ - @ instruction: 0xf5b1030c │ │ │ │ - @ instruction: 0xf0041f00 │ │ │ │ - vmull.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf0001440 │ │ │ │ - @ instruction: 0xf5b18197 │ │ │ │ + @ instruction: 0x4651fa79 │ │ │ │ + andcs r4, r1, r6, lsl #12 │ │ │ │ + blx 0x1e1b214 │ │ │ │ + strmi r4, [r2], -fp, asr #12 │ │ │ │ + @ instruction: 0x46404631 │ │ │ │ + strvc lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ + strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + cdp2 7, 11, cr15, cr14, cr9, {4} │ │ │ │ + ldrb r2, [sl, -r1]! │ │ │ │ + subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + stmiaeq r3!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf0030ca2 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + b 0x119db2c │ │ │ │ + vsubw.u8 q8, q2, d12 │ │ │ │ + vmull.u8 , d4, d3 │ │ │ │ + b 0x1164bf8 │ │ │ │ + @ instruction: 0xf004020c │ │ │ │ + @ instruction: 0xf0047cd8 │ │ │ │ + @ instruction: 0xf5bc010f │ │ │ │ + b 0x14a4f08 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5bc8194 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r1, #-348] @ 0xfffffea4 │ │ │ │ - @ instruction: 0x1110f8d1 │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - svcge 0x0050f43f │ │ │ │ - tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf640c000 │ │ │ │ - vmov.i32 q10, #65536 @ 0x00010000 │ │ │ │ - bl 0x11e218 │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f50049 │ │ │ │ - smlald pc, r0, fp, lr @ │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi sl, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf00308e3 │ │ │ │ - b 0x149de48 │ │ │ │ - movwmi r1, #48276 @ 0xbc94 │ │ │ │ - bicsvc pc, r8, r4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - @ instruction: 0x81a6f000 │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - adchi pc, r6, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-132] @ 0xffffff7c │ │ │ │ - @ instruction: 0x1110f8d1 │ │ │ │ - svceq 0x0070f411 │ │ │ │ - svcge 0x001af43f │ │ │ │ - stceq 0, cr15, [r1], {12} │ │ │ │ - @ instruction: 0xf8cd9401 │ │ │ │ - @ instruction: 0xf642e000 │ │ │ │ - vmls.i d20, d16, d1[5] │ │ │ │ - bl 0x3de284 │ │ │ │ - strls r0, [r2], #-3148 @ 0xfffff3b4 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - ldc2l 7, cr15, [ip, #-980]! @ 0xfffffc2c │ │ │ │ - stmiaeq fp, {r0, r3, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d0af55 │ │ │ │ + @ instruction: 0xf8dcc050 │ │ │ │ + @ instruction: 0xf01cc110 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf004af4d │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + @ instruction: 0xf2c054b5 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + mcr2 7, 1, pc, cr2, cr5, {7} @ │ │ │ │ + stmiaeq r3!, {r0, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0xf0030ca2 │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + movwmi r0, #45584 @ 0xb210 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + cdpne 3, 4, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0xf004430a │ │ │ │ + @ instruction: 0xf00471d8 │ │ │ │ + @ instruction: 0xf5b10c0f │ │ │ │ + b 0x14a4f70 │ │ │ │ + @ instruction: 0xf0001494 │ │ │ │ + @ instruction: 0xf5b181a1 │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r0, r1, r5, r7, pc} │ │ │ │ + svcge 0x001ef47f │ │ │ │ + @ instruction: 0xf8d16d01 │ │ │ │ + @ instruction: 0xf4111110 │ │ │ │ + @ instruction: 0xf43f0f70 │ │ │ │ + @ instruction: 0xf004af17 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x20d3a0 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + strbvs pc, [r9], #-1602 @ 0xfffff9be @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + str pc, [r6, -r3, lsl #27] │ │ │ │ vnmlaeq.f32 s29, s2, s30 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vldmiami r1, {s28-s106} │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0xf00c11b0 │ │ │ │ - eormi r0, r1, r0, lsl ip │ │ │ │ - @ instruction: 0xf004431d │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - @ instruction: 0xf00e3403 │ │ │ │ - b 0x13e0acc │ │ │ │ + @ instruction: 0xf00e08cb │ │ │ │ + b 0x14a0c00 │ │ │ │ + @ instruction: 0xf0044c91 │ │ │ │ + cmpcs r0, pc, lsl #10 │ │ │ │ + asrsne pc, r0, #5 @ │ │ │ │ + ldceq 0, cr15, [r0], {12} │ │ │ │ + b 0x146d458 │ │ │ │ + vabal.u8 q8, d4, d5 │ │ │ │ + vmull.p8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0033403 │ │ │ │ + b 0x13de024 │ │ │ │ strbcs r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ strteq pc, [r0], #-704 @ 0xfffffd40 │ │ │ │ - vmlseq.f32 s28, s6, s28 │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf00042a1 │ │ │ │ - strbcs r8, [r0], #-316 @ 0xfffffec4 │ │ │ │ + strbcs r8, [r0], #-312 @ 0xfffffec8 │ │ │ │ strteq pc, [r0], #704 @ 0x2c0 │ │ │ │ - eorsle r4, sl, r1, lsr #5 │ │ │ │ + eorsle r4, r8, r1, lsr #5 │ │ │ │ @ instruction: 0xf47f2940 │ │ │ │ - stcvs 14, cr10, [r1, #-900] @ 0xfffffc7c │ │ │ │ + stcvs 14, cr10, [r1, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svceq 0x0070f411 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ - strtmi r9, [fp], -r1, lsl #4 │ │ │ │ - tstcs r7, r2, ror #12 │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - strbcs pc, [r9], #1602 @ 0x642 @ │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ + tstcs r7, r1, lsl #4 │ │ │ │ + strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ + strtmi pc, [sp], #-1602 @ 0xfffff9be │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe6ccfd3f │ │ │ │ + strb pc, [sl], r7, asr #26 @ │ │ │ │ @ instruction: 0xf004a806 │ │ │ │ @ instruction: 0xf7f674d8 │ │ │ │ - @ instruction: 0xf5b4fb57 │ │ │ │ + @ instruction: 0xf5b4fb5f │ │ │ │ @ instruction: 0xf04f1f00 │ │ │ │ @ instruction: 0xf47f0200 │ │ │ │ - ldcvs 14, cr10, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + ldcvs 14, cr10, [r3, #-764]! @ 0xfffffd04 │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf0133110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - stmdbls r6, {r0, r3, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - ldrbcs pc, [sp], #-1600 @ 0xfffff9c0 @ │ │ │ │ + stmdbls r6, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + strbcc pc, [r1], #1600 @ 0x640 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ strcs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x30432c │ │ │ │ + blls 0x304480 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r9, [r0], #-2569 @ 0xfffff5f7 │ │ │ │ - stc2 7, cr15, [r4, #980] @ 0x3d4 │ │ │ │ - stcvs 6, cr14, [r1, #-676] @ 0xfffffd5c │ │ │ │ + stc2 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ + stcvs 6, cr14, [r1, #-668] @ 0xfffffd64 │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ - strtmi r9, [fp], -r1, lsl #4 │ │ │ │ - tstcs r7, r2, ror #12 │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - strbeq pc, [sp], #1600 @ 0x640 @ │ │ │ │ + mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + tstcs r7, r1, lsl #4 │ │ │ │ + strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ + ldrtcs pc, [r1], #-1600 @ 0xfffff9c0 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldr pc, [r4], pc, ror #26 │ │ │ │ + @ instruction: 0xe694fd79 │ │ │ │ @ instruction: 0xf8d46d34 │ │ │ │ @ instruction: 0xf0144110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ andls sl, r1, #2256 @ 0x8d0 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ @ instruction: 0xf8cd4602 │ │ │ │ ldrtmi ip, [r0], -r0 │ │ │ │ - ldrbtne pc, [r9], #1600 @ 0x640 @ │ │ │ │ + ldrbcc pc, [sp], #-1600 @ 0xfffff9c0 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - @ instruction: 0xe67efd59 │ │ │ │ + ldrbt pc, [lr], -r3, ror #26 @ │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf00cae77 │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - strcc pc, [r9], #1600 @ 0x640 │ │ │ │ + @ instruction: 0xf004ae77 │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x20d4e0 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + strbtmi pc, [sp], #1600 @ 0x640 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c23a4 │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - strbt pc, [r6], -r1, asr #26 @ │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + strbt pc, [r6], -fp, asr #26 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0, -ip] │ │ │ │ @ instruction: 0xf43f0f12 │ │ │ │ vmov.i8 q13, #205 @ 0xcd │ │ │ │ rsceq r5, r4, #3088 @ 0xc10 │ │ │ │ - mrshi pc, (UNDEF: 82) @ │ │ │ │ + mrshi pc, (UNDEF: 81) @ │ │ │ │ ldrdcs pc, [r0], ip @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrshi pc, (UNDEF: 77) @ │ │ │ │ + mrshi pc, (UNDEF: 76) @ │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe5bdc │ │ │ │ + bcs 0xe5d2c │ │ │ │ mcrge 4, 2, pc, cr8, cr15, {1} @ │ │ │ │ strbmi r2, [r2], -r9, lsl #8 │ │ │ │ - bl 0xff1423f0 │ │ │ │ + bl 0xff142540 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldrbtne pc, [r1], #1602 @ 0x642 @ │ │ │ │ + ldrbcc pc, [r5], #-1602 @ 0xfffff9be @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe636f85d │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #192, 24 @ 0xc000 │ │ │ │ - @ instruction: 0x0c220949 │ │ │ │ - vfnmane.f32 s29, s8, s30 │ │ │ │ + ldrt pc, [r6], -r7, ror #16 @ │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi sl, #192, 28 @ 0xc00 │ │ │ │ + @ instruction: 0x0c230949 │ │ │ │ + vldmiane r4, {s29-s107} │ │ │ │ strbeq pc, [r0, #-20] @ 0xffffffec @ │ │ │ │ - rschi pc, r1, r0, asr #32 │ │ │ │ - @ instruction: 0xf0010064 │ │ │ │ - movwls r0, #37121 @ 0x9101 │ │ │ │ - @ instruction: 0xf0040053 │ │ │ │ - @ instruction: 0xf00e021e │ │ │ │ - movwmi r0, #44545 @ 0xae01 │ │ │ │ + sbcshi pc, pc, r0, asr #32 │ │ │ │ + rsbeq r9, r2, r9, lsl #4 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf002005b │ │ │ │ + @ instruction: 0xf00c021e │ │ │ │ + movwmi r0, #44033 @ 0xac01 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7858 │ │ │ │ - strls r0, [sl, #-782] @ 0xfffffcf2 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + b 0x11c79a8 │ │ │ │ + strls r0, [sl, #-780] @ 0xfffffcf4 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xffdcf7f5 │ │ │ │ - stceq 6, cr14, [r2], #60 @ 0x3c │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0x2c0be9cd │ │ │ │ + @ instruction: 0xffe6f7f5 │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r3, r9, sl, sp, lr, pc}^ │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x11a5db4 │ │ │ │ + movwls r0, #41740 @ 0xa30c │ │ │ │ + andls r0, ip, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ andls r1, r6, #64, 6 │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd488 │ │ │ │ + streq pc, [pc], #-4 @ 0xdd5d8 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf7f99409 │ │ │ │ - strb pc, [lr, #2189]! @ 0x88d @ │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - strbeq pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - b 0x149fa34 │ │ │ │ - b 0x14b0500 │ │ │ │ - @ instruction: 0xf0141ed4 │ │ │ │ - movwls r0, #42560 @ 0xa640 │ │ │ │ - adchi pc, sp, r0, asr #32 │ │ │ │ - b 0x149d650 │ │ │ │ - @ instruction: 0xf002034c │ │ │ │ - @ instruction: 0xf0040201 │ │ │ │ - tstmi r4, #234881024 @ 0xe000000 │ │ │ │ - strne lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andeq pc, r1, #14 │ │ │ │ + strb pc, [lr, #2199]! @ 0x897 @ │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + tstmi sl, #0, 10 │ │ │ │ + cdpeq 3, 12, cr15, cr0, cr4, {6} │ │ │ │ + @ instruction: 0x0c230961 │ │ │ │ + vldmiane r4, {s29-s107} │ │ │ │ + @ instruction: 0x0640f014 │ │ │ │ + @ instruction: 0xf040920a │ │ │ │ + rsbeq r8, r4, ip, lsr #1 │ │ │ │ + tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf004005b │ │ │ │ + movwmi r0, #50190 @ 0xc40e │ │ │ │ + stceq 0, cr15, [r1], {12} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #98304 @ 0x18000 │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f44308 │ │ │ │ - strb pc, [r4, #2073] @ 0x819 @ │ │ │ │ - @ instruction: 0xf8d16d01 │ │ │ │ - @ instruction: 0xf0111110 │ │ │ │ + b 0x11c7a3c │ │ │ │ + strls r0, [fp], -ip, lsl #6 │ │ │ │ + @ instruction: 0x5e06e9cd │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf824f7f4 │ │ │ │ + @ instruction: 0xf8d0e5c5 │ │ │ │ + @ instruction: 0xf8dcc050 │ │ │ │ + @ instruction: 0xf01cc110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf00eadbd │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - strbtcc pc, [sp], #1600 @ 0x640 @ │ │ │ │ - streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmpeq r1, r1, lsl #22 │ │ │ │ - subeq r9, r9, r2, lsl #8 │ │ │ │ - stc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ + @ instruction: 0xf004adbd │ │ │ │ + tstls r0, r1, lsl #8 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6400061 │ │ │ │ + vmov.i32 , #65536 @ 0x00010000 │ │ │ │ + strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ + ldc2 7, cr15, [r2], {245} @ 0xf5 │ │ │ │ stcvs 5, cr14, [r1, #-692] @ 0xfffffd4c │ │ │ │ @ instruction: 0x1110f8d1 │ │ │ │ svcvs 0x0070f011 │ │ │ │ stcge 4, cr15, [r6, #252]! @ 0xfc │ │ │ │ - strtmi r9, [fp], -r1, lsl #4 │ │ │ │ - tstcs r7, r2, ror #12 │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - strbteq pc, [r9], #-1600 @ 0xfffff9c0 @ │ │ │ │ + tstcs r7, r1, lsl #4 │ │ │ │ + strls r4, [r0, #-1634] @ 0xfffff99e │ │ │ │ + strbne pc, [sp], #1600 @ 0x640 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - ldr pc, [r8, #3187] @ 0xc73 │ │ │ │ + ldr pc, [sl, #3199] @ 0xc7f │ │ │ │ @ instruction: 0xf8d46d34 │ │ │ │ @ instruction: 0xf0144110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - andls sl, r1, #9280 @ 0x2440 │ │ │ │ + andls sl, r1, #9408 @ 0x24c0 │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ @ instruction: 0xf8cd4602 │ │ │ │ ldrtmi ip, [r0], -r0 │ │ │ │ - ldrne pc, [r5], #1600 @ 0x640 │ │ │ │ + ldrbtcs pc, [r9], #1600 @ 0x640 @ │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f59402 │ │ │ │ - str pc, [r2, #3165] @ 0xc5d │ │ │ │ + str pc, [r4, #3177] @ 0xc69 │ │ │ │ @ instruction: 0xf8d16d01 │ │ │ │ @ instruction: 0xf0111110 │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf00cad7b │ │ │ │ - strls r0, [r1], #-3073 @ 0xfffff3ff │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - strtcc pc, [r5], #-1600 @ 0xfffff9c0 │ │ │ │ + @ instruction: 0xf004ad7d │ │ │ │ + @ instruction: 0xf8cd0401 │ │ │ │ + @ instruction: 0xf8cde004 │ │ │ │ + bl 0x20d6d4 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + strmi pc, [r9], #1600 @ 0x640 │ │ │ │ streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mcrreq 11, 0, lr, ip, cr12 │ │ │ │ - b 0x14c259c │ │ │ │ - @ instruction: 0xf7f5014c │ │ │ │ - strb pc, [sl, #-3141]! @ 0xfffff3bb @ │ │ │ │ + @ instruction: 0xf7f59402 │ │ │ │ + strb pc, [ip, #-3153]! @ 0xfffff3af @ │ │ │ │ @ instruction: 0xf8d36d03 │ │ │ │ @ instruction: 0xf0133110 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq r3!, {r0, r1, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ + stmiaeq r3!, {r0, r2, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ stmdaeq r1!, {r1, r5, r7, sl, fp}^ │ │ │ │ stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - streq pc, [pc], #-4 @ 0xdd5cc │ │ │ │ + streq pc, [pc], #-4 @ 0xdd718 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ tstcs r7, ip, lsl #6 │ │ │ │ @ instruction: 0xf6409400 │ │ │ │ - vmvn.i32 d17, #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c02495 │ │ │ │ strls r0, [r2], #-1037 @ 0xfffffbf3 │ │ │ │ - stc2 7, cr15, [r0], #-980 @ 0xfffffc2c │ │ │ │ - movwls lr, #38213 @ 0x9545 │ │ │ │ - @ instruction: 0xf004010b │ │ │ │ - b 0x149e62c │ │ │ │ - @ instruction: 0xf003110e │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0x4323020f │ │ │ │ + stc2 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ + andls lr, r9, #297795584 @ 0x11c00000 │ │ │ │ + @ instruction: 0xf004010a │ │ │ │ + b 0x149e778 │ │ │ │ + @ instruction: 0xf002110c │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ + @ instruction: 0x4322030f │ │ │ │ ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4322a906 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0x4323a906 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ - mrc2 7, 7, pc, cr10, cr5, {7} │ │ │ │ - subseq lr, r3, sp, lsr #10 │ │ │ │ - andne lr, lr, #323584 @ 0x4f000 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - @ instruction: 0x432b9106 │ │ │ │ - movwls sl, #30982 @ 0x7906 │ │ │ │ - tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #12 │ │ │ │ - streq pc, [r7], #-4 │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - movwcs r4, #4872 @ 0x1308 │ │ │ │ - @ instruction: 0xf7f3930b │ │ │ │ - ldr pc, [r6, #-3947] @ 0xfffff095 │ │ │ │ - strbmi r2, [r2], -r8, lsl #8 │ │ │ │ - bl 0xff142654 │ │ │ │ - @ instruction: 0xf8cd01c1 │ │ │ │ - @ instruction: 0xf642e004 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ - @ instruction: 0xf8cd040d │ │ │ │ - strls sl, [r3], #-0 │ │ │ │ - @ instruction: 0xff2cf7f8 │ │ │ │ - @ instruction: 0xf89ce505 │ │ │ │ - @ instruction: 0xf0022007 │ │ │ │ - bcs 0x15deac │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldrt r2, [r0], r1, lsl #4 │ │ │ │ - ldrdcs pc, [r0], r0 @ │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - stmdavs r2, {r0, r3, ip, lr, pc}^ │ │ │ │ - svceq 0x0070f412 │ │ │ │ - andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xe5e90 │ │ │ │ - stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - stmibvc r2, {r2, r3, r5, r6, r7, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff06f7f5 │ │ │ │ + subeq lr, sl, pc, lsr #10 │ │ │ │ + tstne ip, pc, asr #20 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf0019207 │ │ │ │ + stmdbge r6, {r4, r9} │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + strls r0, [r6, #-1031] @ 0xfffffbf9 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + movwls r2, #45825 @ 0xb301 │ │ │ │ + @ instruction: 0xff76f7f3 │ │ │ │ + strcs lr, [r8], #-1303 @ 0xfffffae9 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + and pc, r4, sp, asr #17 │ │ │ │ + strbtcs pc, [r9], #1602 @ 0x642 @ │ │ │ │ + streq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ + andge pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf7f89403 │ │ │ │ + str pc, [r6, #-3895] @ 0xfffff0c9 │ │ │ │ + mulcs r7, ip, r8 │ │ │ │ andeq pc, pc, #2 │ │ │ │ svclt 0x00942a02 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf8d0e6b1 │ │ │ │ + @ instruction: 0xf41220a0 │ │ │ │ + andle r6, r9, r0, ror pc │ │ │ │ + @ instruction: 0xf4126842 │ │ │ │ + svclt 0x00140f70 │ │ │ │ + andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - strbt sl, [r1], #3354 @ 0xd1a │ │ │ │ - blx 0xff219e10 │ │ │ │ + strbt sl, [sp], #3366 @ 0xd26 │ │ │ │ + @ instruction: 0xf00279c2 │ │ │ │ + bcs 0x15e028 │ │ │ │ + andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ + bcs 0xe5ff8 │ │ │ │ + ldcge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf1d8e4e2 │ │ │ │ + svclt 0x0000fabd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec348b8 │ │ │ │ + bl 0xfec34a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffeef7d7 │ │ │ │ + @ instruction: 0xffbef7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bd69 │ │ │ │ + svclt 0x0000bcc1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec348e8 │ │ │ │ + bl 0xfec34a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff0 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - @ instruction: 0xffd6f7d7 │ │ │ │ + @ instruction: 0xffa6f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ pop {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77a4038 │ │ │ │ - svclt 0x0000bdbd │ │ │ │ + svclt 0x0000bd15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34918 │ │ │ │ + bl 0xfec34a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40233c │ │ │ │ + bl 0x40248c │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0x3ddd94 │ │ │ │ + bl 0x3ddee4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41574c │ │ │ │ + bl 0x41589c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mcr2 7, 0, pc, cr0, cr3, {3} @ │ │ │ │ + ldc2l 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, lsr r8 │ │ │ │ + addeq r2, r3, ip, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34970 │ │ │ │ + bl 0xfec34ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402394 │ │ │ │ + bl 0x4024e4 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - bl 0x3dddec │ │ │ │ + bl 0x3ddf3c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4157a4 │ │ │ │ + bl 0x4158f4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r4, #460] @ 0x1cc │ │ │ │ + stc2 7, cr15, [ip, #-460]! @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, ror #15 │ │ │ │ + umulleq r2, r3, r4, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec349c8 │ │ │ │ + bl 0xfec34b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4023ec │ │ │ │ + bl 0x40253c │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ - bl 0x3dde44 │ │ │ │ + bl 0x3ddf94 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4157fc │ │ │ │ + bl 0x41594c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r8, #460]! @ 0x1cc │ │ │ │ + stc2 7, cr15, [r0, #-460] @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, lsl #15 │ │ │ │ + addeq r2, r3, ip, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a20 │ │ │ │ + bl 0xfec34b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402444 │ │ │ │ + bl 0x402594 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ - bl 0x3dde9c │ │ │ │ + bl 0x3ddfec │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415854 │ │ │ │ + bl 0x4159a4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [ip, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [r4], {115} @ 0x73 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, lsr r7 │ │ │ │ + addeq r2, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a78 │ │ │ │ + bl 0xfec34bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40249c │ │ │ │ + bl 0x4025ec │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0x3ddef4 │ │ │ │ + bl 0x3de044 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4158ac │ │ │ │ + bl 0x4159fc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r0, #-460] @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r8], #460 @ 0x1cc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r3], ip │ │ │ │ + addeq r2, r3, ip, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ad0 │ │ │ │ + bl 0xfec34c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4024f4 │ │ │ │ + bl 0x402644 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ - bl 0x3ddf4c │ │ │ │ + bl 0x3de09c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415904 │ │ │ │ + bl 0x415a54 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r4, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 7, cr15, [ip], #-460 @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, lsl #13 │ │ │ │ + addeq r2, r3, r4, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b28 │ │ │ │ + bl 0xfec34c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40254c │ │ │ │ + bl 0x40269c │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ - bl 0x3ddfa4 │ │ │ │ + bl 0x3de0f4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x41595c │ │ │ │ + bl 0x415aac │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r8], #460 @ 0x1cc │ │ │ │ + mrrc2 7, 7, pc, r0, cr3 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, lsr #12 │ │ │ │ + ldrdeq r2, [r3], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b80 │ │ │ │ + bl 0xfec34cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4025a4 │ │ │ │ + bl 0x4026f4 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ - bl 0x3ddffc │ │ │ │ + bl 0x3de14c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x4159b4 │ │ │ │ + bl 0x415b04 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2l 7, cr15, [ip], {115} @ 0x73 │ │ │ │ + stc2 7, cr15, [r4], #-460 @ 0xfffffe34 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r3], r4 │ │ │ │ + addeq r2, r3, r4, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34bd8 │ │ │ │ + bl 0xfec34d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4025fc │ │ │ │ + bl 0x40274c │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0x3de054 │ │ │ │ + bl 0x3de1a4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a0c │ │ │ │ + bl 0x415b5c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - stc2 7, cr15, [r0], #460 @ 0x1cc │ │ │ │ + blx 0xfff1b932 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, ror r5 │ │ │ │ + addeq r2, r3, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c30 │ │ │ │ + bl 0xfec34d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402654 │ │ │ │ + bl 0x4027a4 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ - bl 0x3de0ac │ │ │ │ + bl 0x3de1fc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415a64 │ │ │ │ + bl 0x415bb4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2l 7, cr15, [r4], #-460 @ 0xfffffe34 │ │ │ │ + blx 0xff41b98a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, lsr #10 │ │ │ │ + ldrdeq r2, [r3], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34c88 │ │ │ │ + bl 0xfec34dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4026ac │ │ │ │ + bl 0x4027fc │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vmla.f d16, d0, d0[5] │ │ │ │ - bl 0x3de104 │ │ │ │ + bl 0x3de254 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415abc │ │ │ │ + bl 0x415c0c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - mcrr2 7, 7, pc, r8, cr3 @ │ │ │ │ + blx 0xfe91b9e2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, asr #9 │ │ │ │ + addeq r2, r3, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ce0 │ │ │ │ + bl 0xfec34e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402704 │ │ │ │ + bl 0x402854 │ │ │ │ vcgt.s8 d16, d10, d1 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ - bl 0x3de15c │ │ │ │ + bl 0x3de2ac │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b14 │ │ │ │ + bl 0x415c64 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - ldc2 7, cr15, [ip], {115} @ 0x73 │ │ │ │ + blx 0x1e1ba3a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, ror r4 │ │ │ │ + addeq r2, r3, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d38 │ │ │ │ + bl 0xfec34e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40275c │ │ │ │ + bl 0x4028ac │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ - bl 0x3de1b4 │ │ │ │ + bl 0x3de304 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415b6c │ │ │ │ + bl 0x415cbc │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xffd1b942 │ │ │ │ + blx 0x131ba92 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, lsl r4 │ │ │ │ + addeq r2, r3, ip, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34d90 │ │ │ │ + bl 0xfec34ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4027b4 │ │ │ │ + bl 0x402904 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ - bl 0x3de20c │ │ │ │ + bl 0x3de35c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415bc4 │ │ │ │ + bl 0x415d14 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xff21b99a │ │ │ │ + blx 0x81baea │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, asr #7 │ │ │ │ + addeq r2, r3, r4, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34de8 │ │ │ │ + bl 0xfec34f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x40280c │ │ │ │ + bl 0x40295c │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ - bl 0x3de264 │ │ │ │ + bl 0x3de3b4 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415c1c │ │ │ │ + bl 0x415d6c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0xfe71b9f2 │ │ │ │ + blx 0xffd1bb40 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, ip, ror #6 │ │ │ │ + addeq r2, r3, ip, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e40 │ │ │ │ + bl 0xfec34f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402864 │ │ │ │ + bl 0x4029b4 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ - bl 0x3de2bc │ │ │ │ + bl 0x3de40c │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415c74 │ │ │ │ + bl 0x415dc4 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x1c1ba4a │ │ │ │ + blx 0xff21bb98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, lsl r3 │ │ │ │ + addeq r2, r3, r4, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34e98 │ │ │ │ + bl 0xfec34fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x4028bc │ │ │ │ + bl 0x402a0c │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vmla.f d19, d16, d0[0] │ │ │ │ - bl 0x3de314 │ │ │ │ + bl 0x3de464 │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415ccc │ │ │ │ + bl 0x415e1c │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x111baa2 │ │ │ │ + blx 0xfe71bbf0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008322bc │ │ │ │ + addeq r2, r3, ip, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34ef0 │ │ │ │ + bl 0xfec35040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ cdp 0, 1, cr12, cr13, cr4, {2} │ │ │ │ addlt lr, r3, r0, ror pc │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @ instruction: 0xf85ec000 │ │ │ │ strbtmi ip, [r3], #-12 │ │ │ │ - bl 0x402914 │ │ │ │ + bl 0x402a64 │ │ │ │ @ instruction: 0xf6490301 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ - bl 0x3de36c │ │ │ │ + bl 0x3de4bc │ │ │ │ @ instruction: 0xf8cd0e02 │ │ │ │ - bl 0x415d24 │ │ │ │ + bl 0x415e74 │ │ │ │ stmdavs r8, {r9} │ │ │ │ - blx 0x61bafa │ │ │ │ + blx 0x1c1bc48 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - addeq r2, r3, r4, ror #4 │ │ │ │ + addeq r2, r3, r4, lsl r1 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldclt 7, cr15, [lr, #-476]! @ 0xfffffe24 │ │ │ │ + ldclt 7, cr15, [r6], {119} @ 0x77 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - stmdblt r4, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt ip, {r0, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34f58 │ │ │ │ + bl 0xfec350a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt ip, r3, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d12a │ │ │ │ ldmdblt sl, {r2, r3, r5, r6, r7, sp}^ │ │ │ │ umlalscs pc, r0, r0, r8 @ │ │ │ │ @@ -210562,760 +210648,756 @@ │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ strbtmi r6, [r1], -r3, lsl #27 │ │ │ │ @ instruction: 0xf04f6882 │ │ │ │ vmull.s8 q8, d7, d1 │ │ │ │ - bne 0xff578d98 │ │ │ │ + bne 0xff578ee8 │ │ │ │ vsubw.s8 q9, , d1 │ │ │ │ - bcs 0x16e9a0 │ │ │ │ + bcs 0x16eaf0 │ │ │ │ uqadd16mi fp, r3, r8 │ │ │ │ @ instruction: 0xf7cb2201 │ │ │ │ - tstpcs r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fab5 │ │ │ │ andlt r4, r3, r8, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ smullsne pc, r3, r0, r8 @ │ │ │ │ @ instruction: 0xf6c1230a │ │ │ │ andcs r7, r1, #224, 6 @ 0x80000003 │ │ │ │ svceq 0x0001f011 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - @ instruction: 0xf9e4f7cb │ │ │ │ + @ instruction: 0xf996f7cb │ │ │ │ @ instruction: 0xf8d0e7e3 │ │ │ │ @ instruction: 0x061b30d0 │ │ │ │ @ instruction: 0xf7d7d402 │ │ │ │ - ldrb pc, [ip, fp, ror #23] @ │ │ │ │ - mvnvc pc, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0xe7dcfbbb │ │ │ │ + teqpne r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, ip, r4, asr #12 │ │ │ │ + rscvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1a222fa │ │ │ │ - svclt 0x0000fcbf │ │ │ │ + svclt 0x0000fcb7 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - svclt 0x0000bff9 │ │ │ │ + svclt 0x0000bf51 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - svclt 0x00c2f77a │ │ │ │ - strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf0021ec0 │ │ │ │ - @ instruction: 0xf00c021e │ │ │ │ - b 0x1160eb8 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - subvs r0, r2, lr, lsl r3 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r2, fp, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + svclt 0x001af77a │ │ │ │ + strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ + b 0x14a0eac │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0025e80 │ │ │ │ + @ instruction: 0xf003021e │ │ │ │ + b 0x115ec08 │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + addvs r0, r2, lr, lsl ip │ │ │ │ + sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x112ebf0 │ │ │ │ + stmib r0, {r2, r3, r8}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0034203 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ tstmi r3, #3840 @ 0xf00 │ │ │ │ - subvs r0, r3, sl, asr #16 │ │ │ │ - @ instruction: 0xf0020c8b │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x116a298 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - addvs r6, r3, r2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x11724bc │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + addvs r0, r3, sl, asr #17 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff360004 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x11aeb14 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x11aeb40 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - beq 0xff3cb334 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2a80 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + stclne 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d0 │ │ │ │ - tstmi r3, #0, 28 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - and pc, r0, r0, asr #17 │ │ │ │ - movwne lr, #6592 @ 0x19c0 │ │ │ │ + stmib r0, {r8, lr}^ │ │ │ │ + andvs ip, r1, r1, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - stceq 12, cr1, [sl], {192} @ 0xc0 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andeq pc, r4, #2 │ │ │ │ - subsmi fp, sl, r0, lsl #10 │ │ │ │ - vmlseq.f32 s29, s2, s30 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00e1c40 │ │ │ │ - @ instruction: 0xf0030e1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x13f259c │ │ │ │ - movwmi r0, #48142 @ 0xbc0e │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r0, lsl #24 │ │ │ │ + svclt 0x00004770 │ │ │ │ + b 0x14cb4b8 │ │ │ │ + b 0x14a19c0 │ │ │ │ + @ instruction: 0xf3c13cd1 │ │ │ │ + @ instruction: 0xf00e1340 │ │ │ │ + b 0x11a1940 │ │ │ │ + @ instruction: 0xf00c030e │ │ │ │ + subvs r0, r3, r2, lsl #24 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + b 0x13e0c00 │ │ │ │ + stceq 12, cr0, [fp], {3} │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + movweq pc, #16387 @ 0x4003 @ │ │ │ │ + b 0xfe1aed14 │ │ │ │ + andvs r0, r2, ip, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14cb3b8 │ │ │ │ - beq 0xff3a10c0 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2b08 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - addvs lr, r2, r0 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + stmib r0, {r0, sp, lr}^ │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14cb3f0 │ │ │ │ - beq 0xff3a10f8 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - cdpne 3, 12, cr15, cr0, cr1, {6} │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2b3c │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ + subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf8c0430b │ │ │ │ - addvs lr, r2, r0 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ + andcs r6, r0, r2, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - stclt 12, cr0, [r0, #-0] │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - beq 0xff3cb42c │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + b 0x14b2b70 │ │ │ │ + @ instruction: 0xf0030c41 │ │ │ │ + @ instruction: 0xf00c031e │ │ │ │ + tstmi r3, #7680 @ 0x1e00 │ │ │ │ subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d0 │ │ │ │ - tstmi r3, #192, 28 @ 0xc00 │ │ │ │ - smlabtmi r0, r1, r3, pc @ │ │ │ │ - and pc, r4, r0, asr #17 │ │ │ │ - addvs r6, r3, r1 │ │ │ │ + b 0x1176390 │ │ │ │ + vsubl.u8 q8, d1, d12 │ │ │ │ + sbcvs r4, r2, r0, lsl #24 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + smlabtgt r0, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x0000bd00 │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3526c │ │ │ │ + bl 0xfec353ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ - bl 0xde6e8 │ │ │ │ + bl 0xde828 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - vst2.16 {d31,d33}, [pc :64], r7 │ │ │ │ + vst2.32 {d31-d32}, [pc :256], r7 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe29be94 │ │ │ │ - addeq r1, r3, r6, ror #29 │ │ │ │ + blt 0xffa9bfd4 │ │ │ │ + addeq r1, r3, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec352c4 │ │ │ │ + bl 0xfec35404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r4, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ - bl 0xde740 │ │ │ │ + bl 0xde880 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xf04ff92b │ │ │ │ + @ instruction: 0xf04ff88b │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0x179beec │ │ │ │ - addeq r1, r3, lr, lsl #29 │ │ │ │ + blt 0xfef9c02c │ │ │ │ + addeq r1, r3, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3531c │ │ │ │ + bl 0xfec3545c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ strmi ip, [r4], -r8, asr #32 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #130 @ 0x82 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andeq pc, ip, r0, asr r8 @ │ │ │ │ movwls r4, #5123 @ 0x1403 │ │ │ │ vadd.i8 , q5, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ - bl 0xde798 │ │ │ │ + bl 0xde8d8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ stmdbne r2, {lr, pc} │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - andcs pc, r0, #16711680 @ 0xff0000 │ │ │ │ + andcs pc, r0, #6225920 @ 0x5f0000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf77a4010 │ │ │ │ - svclt 0x0000be51 │ │ │ │ - addeq r1, r3, r6, lsr lr │ │ │ │ + svclt 0x0000bdb1 │ │ │ │ + strdeq r1, [r3], r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35378 │ │ │ │ + bl 0xfec354b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf8cef772 │ │ │ │ + @ instruction: 0xf82ef772 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178208 │ │ │ │ + bls 0x178348 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf8cef773 │ │ │ │ + @ instruction: 0xf82ef773 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7736808 │ │ │ │ - @ instruction: 0xb005f8bd │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, asr #27 │ │ │ │ - addeq r1, r3, r2, lsr #27 │ │ │ │ + addeq r1, r3, lr, lsl #25 │ │ │ │ + addeq r1, r3, r2, ror #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35400 │ │ │ │ + bl 0xfec35540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf88af772 │ │ │ │ + @ instruction: 0xffeaf771 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178290 │ │ │ │ + bls 0x1783d0 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf88af773 │ │ │ │ + @ instruction: 0xffeaf772 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ - @ instruction: 0xf7736808 │ │ │ │ - andlt pc, r5, r9, ror r8 @ │ │ │ │ + @ instruction: 0xf7726808 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, asr #26 │ │ │ │ - addeq r1, r3, sl, lsl sp │ │ │ │ + addeq r1, r3, r6, lsl #24 │ │ │ │ + ldrdeq r1, [r3], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35488 │ │ │ │ + bl 0xfec355c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf87af772 │ │ │ │ + @ instruction: 0xffdaf771 │ │ │ │ @ instruction: 0x46054b17 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178318 │ │ │ │ + bls 0x178458 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xf846f773 │ │ │ │ + @ instruction: 0xffa6f772 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ - @ instruction: 0xf7736808 │ │ │ │ - andlt pc, r5, r5, lsr r8 @ │ │ │ │ + @ instruction: 0xf7726808 │ │ │ │ + mullt r5, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x00831cbe │ │ │ │ - umulleq r1, r3, r2, ip │ │ │ │ + addeq r1, r3, lr, ror fp │ │ │ │ + addeq r1, r3, r2, asr fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35510 │ │ │ │ + bl 0xfec35650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xf802f772 │ │ │ │ + @ instruction: 0xff62f771 │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1783a0 │ │ │ │ + bls 0x1784e0 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xf802f773 │ │ │ │ + @ instruction: 0xff62f772 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xe1c138 │ │ │ │ + @ instruction: 0xf994f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, fp, ror #31 │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r6, lsr ip │ │ │ │ - strdeq r1, [r3], lr │ │ │ │ + strdeq r1, [r3], r6 │ │ │ │ + @ instruction: 0x00831abe │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec355a4 │ │ │ │ + bl 0xfec356e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xffb8f771 │ │ │ │ + @ instruction: 0xff18f771 │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178434 │ │ │ │ + bls 0x178574 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xffb8f772 │ │ │ │ + @ instruction: 0xff18f772 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9eaf777 │ │ │ │ + @ instruction: 0xf94af777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r1, lsr #31 │ │ │ │ + andlt pc, r5, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, r2, lsr #23 │ │ │ │ - addeq r1, r3, sl, ror #22 │ │ │ │ + addeq r1, r3, r2, ror #20 │ │ │ │ + addeq r1, r3, sl, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35638 │ │ │ │ + bl 0xfec35778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xff6ef771 │ │ │ │ + mcr2 7, 6, pc, cr14, cr1, {3} @ │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1784c8 │ │ │ │ + bls 0x178608 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - @ instruction: 0xff6ef772 │ │ │ │ + mcr2 7, 6, pc, cr14, cr2, {3} @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf9a0f777 │ │ │ │ + @ instruction: 0xf900f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r7, asr pc @ │ │ │ │ + @ instruction: 0xb005feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, lsl #22 │ │ │ │ - ldrdeq r1, [r3], r6 │ │ │ │ + addeq r1, r3, lr, asr #19 │ │ │ │ + umulleq r1, r3, r6, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec356cc │ │ │ │ + bl 0xfec3580c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xff24f771 │ │ │ │ + mcr2 7, 4, pc, cr4, cr1, {3} @ │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x17855c │ │ │ │ + bls 0x17869c │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - @ instruction: 0xff24f772 │ │ │ │ + mcr2 7, 4, pc, cr4, cr2, {3} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf956f777 │ │ │ │ + @ instruction: 0xf8b6f777 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r5], #-1044 @ 0xfffffbec │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a18bb │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, sl, ror sl │ │ │ │ - addeq r1, r3, r2, asr #20 │ │ │ │ + addeq r1, r3, sl, lsr r9 │ │ │ │ + addeq r1, r3, r2, lsl #18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35760 │ │ │ │ + bl 0xfec358a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ svcvs 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - @ instruction: 0xff0ef771 │ │ │ │ + mcr2 7, 3, pc, cr14, cr1, {3} @ │ │ │ │ @ instruction: 0x46054b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1785f0 │ │ │ │ + bls 0x178730 │ │ │ │ stmdane r3, {r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #32768 @ 0x8000 │ │ │ │ stmdavs r8, {r1, r6, r8, fp, ip} │ │ │ │ - mrc2 7, 6, pc, cr10, cr2, {3} │ │ │ │ + mrc2 7, 1, pc, cr10, cr2, {3} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d66c │ │ │ │ + blmi 0x49d52c │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2290 @ 0xfffff70e │ │ │ │ stmib sp, {r0, r2, r4, sl, lr}^ │ │ │ │ ldmne fp!, {sl, ip, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr2, cr2, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr2, {3} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r1, r3, r6, ror #19 │ │ │ │ - addeq r1, r3, ip, lsr #19 │ │ │ │ + addeq r1, r3, r6, lsr #17 │ │ │ │ + addeq r1, r3, ip, ror #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec357f4 │ │ │ │ + bl 0xfec35934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 6, pc, cr4, cr1, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr4, cr1, {3} @ │ │ │ │ @ instruction: 0x46064b1a │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178684 │ │ │ │ + bls 0x1787c4 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - mrc2 7, 4, pc, cr0, cr2, {3} │ │ │ │ + ldc2l 7, cr15, [r0, #456]! @ 0x1c8 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - blmi 0x49d5d8 │ │ │ │ + blmi 0x49d498 │ │ │ │ tstppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r5], #-2298 @ 0xfffff706 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr8, cr2, {3} │ │ │ │ + ldc2l 7, cr15, [r8, #456] @ 0x1c8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r1, r3, r2, asr r9 │ │ │ │ - addeq r1, r3, r8, lsl r9 │ │ │ │ + addeq r1, r3, r2, lsl r8 │ │ │ │ + ldrdeq r1, [r3], r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35888 │ │ │ │ + bl 0xfec359c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - mcr2 7, 2, pc, cr6, cr1, {3} @ │ │ │ │ + stc2 7, cr15, [r6, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178718 │ │ │ │ + bls 0x178858 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnscs pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - mcr2 7, 2, pc, cr6, cr2, {3} @ │ │ │ │ + stc2 7, cr15, [r6, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf878f777 │ │ │ │ + @ instruction: 0xffd8f776 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf872f777 │ │ │ │ + @ instruction: 0xffd2f776 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r9, lsr #28 │ │ │ │ + andlt pc, r5, r9, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - @ instruction: 0x008318be │ │ │ │ - addeq r1, r3, sl, ror r8 │ │ │ │ + addeq r1, r3, lr, ror r7 │ │ │ │ + addeq r1, r3, sl, lsr r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35928 │ │ │ │ + bl 0xfec35a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [r6, #452]! @ 0x1c4 │ │ │ │ + ldc2l 7, cr15, [r6, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0x46064b1d │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x1787b8 │ │ │ │ + bls 0x1788f8 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ cmnpcs r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - ldc2l 7, cr15, [r6, #456]! @ 0x1c8 │ │ │ │ + ldc2l 7, cr15, [r6, #-456] @ 0xfffffe38 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf828f777 │ │ │ │ + @ instruction: 0xff88f776 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf822f777 │ │ │ │ + @ instruction: 0xff82f776 │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, lsl r8 │ │ │ │ - ldrdeq r1, [r3], sl │ │ │ │ + ldrdeq r1, [r3], lr │ │ │ │ + umulleq r1, r3, sl, r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec359c8 │ │ │ │ + bl 0xfec35b08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ smlabtcs r2, sp, r9, lr │ │ │ │ - ldc2l 7, cr15, [sl, #452] @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [sl, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0x46064b1e │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ - bls 0x178858 │ │ │ │ + bls 0x178998 │ │ │ │ stmdane r3, {r3, r4, r5, r6, r7, fp, ip, lr}^ │ │ │ │ mvnsne pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ andls r1, r1, #1081344 @ 0x108000 │ │ │ │ stmdavs r8, {r1, r7, r8, fp, ip} │ │ │ │ - stc2 7, cr15, [r6, #456]! @ 0x1c8 │ │ │ │ + stc2 7, cr15, [r6, #-456] @ 0xfffffe38 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf77a4300 │ │ │ │ - @ instruction: 0x4621fafb │ │ │ │ + @ instruction: 0x4621fa5b │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0xffe1c60c │ │ │ │ + blx 0x161c74c │ │ │ │ vqdmulh.s d20, d10, d14 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - andlt pc, r5, r7, lsl #27 │ │ │ │ + andlt pc, r5, r7, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - addeq r1, r3, lr, ror r7 │ │ │ │ - addeq r1, r3, r6, lsr r7 │ │ │ │ + addeq r1, r3, lr, lsr r6 │ │ │ │ + strdeq r1, [r3], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35a6c │ │ │ │ + bl 0xfec35bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0, #452] @ 0x1c4 │ │ │ │ + stc2 7, cr15, [r0, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - ldc2l 7, cr15, [lr, #472] @ 0x1d8 │ │ │ │ + ldc2 7, cr15, [lr, #-472]! @ 0xfffffe28 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174bf0 │ │ │ │ + bl 0x174d30 │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r2, #-456]! @ 0xfffffe38 │ │ │ │ + stc2 7, cr15, [r2], {114} @ 0x72 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r3, r6, asr #13 │ │ │ │ + addeq r1, r3, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ad8 │ │ │ │ + bl 0xfec35c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #452] @ 0x1c4 │ │ │ │ + stc2l 7, cr15, [sl], #452 @ 0x1c4 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldmdavs r9, {r0, r1, ip, pc} │ │ │ │ - stc2 7, cr15, [r8, #472]! @ 0x1d8 │ │ │ │ + stc2 7, cr15, [r8, #-472] @ 0xfffffe28 │ │ │ │ vnmls.f64 d4, d13, d14 │ │ │ │ @ instruction: 0xf6492f70 │ │ │ │ vaddw.s8 q8, q8, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x174c5c │ │ │ │ + bl 0x174d9c │ │ │ │ stmiane r3!, {sl, fp} │ │ │ │ strtmi r6, [sl], #-2056 @ 0xfffff7f8 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [ip], #456 @ 0x1c8 │ │ │ │ + mcrr2 7, 7, pc, ip, cr2 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, r3, sl, asr r6 │ │ │ │ + addeq r1, r3, sl, lsl r5 │ │ │ │ ldrsbcc pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0x6d02b963 │ │ │ │ @ instruction: 0xf0126812 │ │ │ │ strdle r0, [r7], -r0 @ │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @@ -211324,181 +211406,181 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ mvnsle r0, r0, ror #31 │ │ │ │ push {r0, r8, r9, sp} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec35b80 │ │ │ │ + bl 0xfec35cc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r4], r8 │ │ │ │ strmi r4, [lr], -ip, lsl #12 │ │ │ │ @ instruction: 0x46074619 │ │ │ │ - @ instruction: 0xf9def7ff │ │ │ │ + @ instruction: 0xf9e6f7ff │ │ │ │ ldmib r4, {r3, r6, r8, r9, ip, sp, pc}^ │ │ │ │ orrlt r2, sl, #0, 6 │ │ │ │ ldmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldclpl 3, cr7, [sp, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x0606065d │ │ │ │ andeq r0, fp, fp, lsl #22 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ @ instruction: 0xf64280de │ │ │ │ vmlal.s8 , d16, d20 │ │ │ │ movwls r2, #14487 @ 0x3897 │ │ │ │ - ldc2 7, cr15, [r2], #452 @ 0x1c4 │ │ │ │ + ldc2 7, cr15, [r2], {113} @ 0x71 │ │ │ │ strmi r9, [r4], -r3, lsl #22 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ tstpmi r2, #3145728 @ p-variant is OBSOLETE @ 0x300000 │ │ │ │ @ instruction: 0xf779009a │ │ │ │ - ldmvs r1!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmvs r1!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000290f │ │ │ │ @ instruction: 0x462280b1 │ │ │ │ @ instruction: 0xf7c64638 │ │ │ │ - andcs pc, r1, r5, lsl #26 │ │ │ │ + @ instruction: 0x2001fcbf │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdale r7!, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, sp, r7, ror #19 │ │ │ │ - @ instruction: 0x000deabd │ │ │ │ - andeq lr, sp, r1, ror sl │ │ │ │ - andeq lr, sp, r1, ror sl │ │ │ │ - andeq lr, sp, r1, ror sl │ │ │ │ - andeq lr, sp, r7, ror #19 │ │ │ │ - andeq lr, sp, r7, ror #19 │ │ │ │ - andeq lr, sp, r7, ror #19 │ │ │ │ - andeq lr, sp, r9, lsl #22 │ │ │ │ - andeq lr, sp, r5, lsr sl │ │ │ │ - andeq lr, sp, r5, lsr sl │ │ │ │ + andeq lr, sp, r7, lsr #22 │ │ │ │ + strdeq lr, [sp], -sp │ │ │ │ + @ instruction: 0x000debb1 │ │ │ │ + @ instruction: 0x000debb1 │ │ │ │ + @ instruction: 0x000debb1 │ │ │ │ + andeq lr, sp, r7, lsr #22 │ │ │ │ + andeq lr, sp, r7, lsr #22 │ │ │ │ + andeq lr, sp, r7, lsr #22 │ │ │ │ + andeq lr, sp, r9, asr #24 │ │ │ │ + andeq lr, sp, r5, ror fp │ │ │ │ + andeq lr, sp, r5, ror fp │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - ldc2l 7, cr15, [r6], #-452 @ 0xfffffe3c │ │ │ │ + blx 0xff69c946 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - ldc2 7, cr15, [r6], {198} @ 0xc6 │ │ │ │ + blx 0xff51caa6 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0xffa9c976 │ │ │ │ + blx 0xfe91cab6 │ │ │ │ andcs lr, r0, r5, asr #15 │ │ │ │ - cmnppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b58 │ │ │ │ andls r7, r0, r3, asr r2 │ │ │ │ - blx 0xfe99b01e │ │ │ │ + blx 0xfe99b15e │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x159ef38 │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ + blmi 0x159f078 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16a3273 │ │ │ │ stmiavs r3!, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ subsle r2, pc, pc, lsl #22 │ │ │ │ - mcrr2 7, 7, pc, ip, cr1 @ │ │ │ │ + blx 0xfec1c99a │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf7726808 │ │ │ │ - str pc, [ip, r9, lsl #24] │ │ │ │ + str pc, [ip, r9, ror #22] │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - ldc2 7, cr15, [r2], #-452 @ 0xfffffe3c │ │ │ │ + blx 0xfe59c9ce │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0xff59c9ee │ │ │ │ + blx 0xfe41cb2e │ │ │ │ @ instruction: 0xee1d4a3f │ │ │ │ @ instruction: 0xf6420f70 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldrbtmi r2, [sl], #-919 @ 0xfffffc69 │ │ │ │ stmdbls r3, {r1, r4, fp, sp, lr} │ │ │ │ ldrdgt pc, [r0], -r3 │ │ │ │ andcs r5, r0, #8585216 @ 0x830000 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, r5, r6, sl, lr} │ │ │ │ - blx 0x1c8ce │ │ │ │ + blx 0x181ca0e │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - @ instruction: 0xe76efd97 │ │ │ │ + strb pc, [lr, -pc, ror #26]! @ │ │ │ │ andls r6, r3, #10616832 @ 0xa20000 │ │ │ │ - stc2 7, cr15, [ip], {113} @ 0x71 │ │ │ │ + blx 0x1c1ca1a │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - blx 0xfec1ca3a │ │ │ │ + blx 0x1a9cb7a │ │ │ │ @ instruction: 0xf04f9903 │ │ │ │ strmi r4, [r8], -r0, lsl #5 │ │ │ │ - blx 0x69c90c │ │ │ │ + @ instruction: 0xf976f778 │ │ │ │ stmdals r3, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf6032204 │ │ │ │ addseq r4, r9, r2, lsl r3 │ │ │ │ - blx 0x1e9ca56 │ │ │ │ + blx 0xd1cb96 │ │ │ │ @ instruction: 0xf7d64638 │ │ │ │ - @ instruction: 0xe752fd7b │ │ │ │ + @ instruction: 0xe752fd53 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c94620 │ │ │ │ - strb pc, [ip, -r3, ror #17] @ │ │ │ │ - blx 0xffc1c91a │ │ │ │ + @ instruction: 0xe74cf89d │ │ │ │ + blx 0x141ca5a │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vmax.s8 d20, d3, d4 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9} │ │ │ │ - blx 0xa1c94e │ │ │ │ + blx 0xfe21ca8c │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f2f778 │ │ │ │ + @ instruction: 0xf952f778 │ │ │ │ @ instruction: 0x4638e731 │ │ │ │ - stc2l 7, cr15, [r6], {201} @ 0xc9 │ │ │ │ + stc2 7, cr15, [r0], {201} @ 0xc9 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r4], #804 @ 0x324 │ │ │ │ + ldc2 7, cr15, [lr], {201} @ 0xc9 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r8], r0, lsr #17 │ │ │ │ tstls r3, r9, lsl r8 │ │ │ │ - @ instruction: 0xf886f772 │ │ │ │ + @ instruction: 0xffe6f771 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf882f772 │ │ │ │ + @ instruction: 0xffe2f771 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ stmdbls r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2203 @ 0xfffff765 │ │ │ │ strmi r1, [fp], #-2282 @ 0xfffff716 │ │ │ │ bicscc pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r9, r1, r0, lsl #4 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff29c992 │ │ │ │ + blx 0xa9cad2 │ │ │ │ ldrbt r6, [sl], r3, ror #16 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ - addeq r1, r3, r2, asr #9 │ │ │ │ - addeq r1, r3, r2, lsl #9 │ │ │ │ - @ instruction: 0x008313bc │ │ │ │ + eorseq sp, r3, r4, asr #2 │ │ │ │ + addeq r1, r3, r2, lsl #7 │ │ │ │ + addeq r1, r3, r2, asr #6 │ │ │ │ + addeq r1, r3, ip, ror r2 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x14a2918 │ │ │ │ + b 0x14a2a58 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -211512,79 +211594,79 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35e70 │ │ │ │ + bl 0xfec35fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x15f13c │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ + blmi 0x15f27c │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - blx 0xfe69b234 │ │ │ │ - eorseq sp, r3, ip │ │ │ │ + blx 0xfe69b374 │ │ │ │ + eorseq sp, r3, r4, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35e98 │ │ │ │ + bl 0xfec35fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ umulllt ip, r5, r4, r0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf890d159 │ │ │ │ strmi r3, [r4], -r1, asr #1 │ │ │ │ stmdblt fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ rsble r2, r9, r0, lsl #18 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - @ instruction: 0xf934f797 │ │ │ │ + @ instruction: 0xf894f797 │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ - blmi 0x1bb7060 │ │ │ │ + blmi 0x1bb71a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcne pc, r4, r2, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x31bcf64a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ stmdavs r3, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ ldrmi r6, [r3], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf7722200 │ │ │ │ - movwcs pc, #2793 @ 0xae9 @ │ │ │ │ + movwcs pc, #2633 @ 0xa49 @ │ │ │ │ sbccc pc, r1, r4, lsl #17 │ │ │ │ teqle ip, r0, lsl #26 │ │ │ │ smullcs pc, r0, r4, r8 @ │ │ │ │ umlalscc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ andcs r8, sp, #138 @ 0x8a │ │ │ │ rscpl pc, lr, r4, lsl #17 │ │ │ │ - blcs 0xf70a8 │ │ │ │ + blcs 0xf71e8 │ │ │ │ @ instruction: 0xf771d0ca │ │ │ │ - ldmdavs r1!, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ addpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - @ instruction: 0xf894fa3f │ │ │ │ + @ instruction: 0xf894f99f │ │ │ │ stmdals r2, {r0, r2, r3, r4, r5, r7, ip, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0x46018099 │ │ │ │ andeq pc, r4, #111 @ 0x6f │ │ │ │ @ instruction: 0xf7789002 │ │ │ │ - stmdals r2, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7c65188 │ │ │ │ - movwcs pc, #2665 @ 0xa69 @ │ │ │ │ + movwcs pc, #2595 @ 0xa23 @ │ │ │ │ adcscc pc, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01e │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf7cac000 │ │ │ │ - andcs pc, r0, sp, lsl sl @ │ │ │ │ + ldrdcs pc, [r0], -r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, sp, #240, 26 @ 0x3c00 │ │ │ │ rsccc pc, lr, r4, lsl #17 │ │ │ │ ldr r6, [r5, r2, ror #1] │ │ │ │ @@ -211596,65 +211678,65 @@ │ │ │ │ addle r2, r9, r0, lsl #22 │ │ │ │ strtne pc, [r4], r2, asr #12 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ umlalscs pc, sp, r4, r8 @ │ │ │ │ rsbcc pc, r3, #536870912 @ 0x20000000 │ │ │ │ andls r0, r3, #146 @ 0x92 │ │ │ │ - blx 0xfee9cb84 │ │ │ │ + blx 0x69ccc4 │ │ │ │ ldmdavs r1!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - blmi 0xc9d598 │ │ │ │ + blmi 0xc9d458 │ │ │ │ orrsvs pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmdavs r2!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r8], #-2299 @ 0xfffff705 │ │ │ │ ldrmi r9, [r3], #-0 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe31cbb4 │ │ │ │ + @ instruction: 0xf9e8f772 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andsle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf413685b │ │ │ │ andsle r6, r0, r0, ror r3 │ │ │ │ @ instruction: 0xf7712000 │ │ │ │ - andcs pc, r4, #316 @ 0x13c │ │ │ │ + andcs pc, r4, #2800 @ 0xaf0 │ │ │ │ @ instruction: 0x51a4f640 │ │ │ │ - blx 0x41cd28 │ │ │ │ + @ instruction: 0xf9c6f7c6 │ │ │ │ @ instruction: 0xf8d36d23 │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ andle r6, r9, r0, ror pc │ │ │ │ vst2.16 {d6-d7}, [r3 :64], fp │ │ │ │ - blcc 0xf7be4 │ │ │ │ + blcc 0xf7d24 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0x116e38 │ │ │ │ + blcs 0x116f78 │ │ │ │ ldrb sp, [r8, -r0, asr #1]! │ │ │ │ @ instruction: 0xf8942300 │ │ │ │ @ instruction: 0xf88420bd │ │ │ │ - bcs 0xeb1f4 │ │ │ │ + bcs 0xeb334 │ │ │ │ strcs fp, [ip, #-3860] @ 0xfffff0ec │ │ │ │ @ instruction: 0xf7712504 │ │ │ │ - ldmdavs r1!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf7799002 │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl], #-472 @ 0xfffffe28 │ │ │ │ + blx 0xfe79cd76 │ │ │ │ andcs r9, r4, #131072 @ 0x20000 │ │ │ │ tstppl r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9e0f7c6 │ │ │ │ + @ instruction: 0xf99af7c6 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ str r3, [r3, -r0, asr #1]! │ │ │ │ andcs r4, r4, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf7769002 │ │ │ │ - stmdals r2, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e766 │ │ │ │ - addeq r1, r3, r4, lsl #5 │ │ │ │ - addeq r1, r3, lr, lsl #3 │ │ │ │ + addeq r1, r3, r4, asr #2 │ │ │ │ + addeq r1, r3, lr, asr #32 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211665,46 +211747,46 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #3664 @ 0xe50 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - blx 0xc1cc98 │ │ │ │ + @ instruction: 0xf98cf771 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xffa9ce3a │ │ │ │ + blx 0xff09cf7a │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f963 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f8c3 │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d9a0 │ │ │ │ + blmi 0x61d860 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0xff19ce82 │ │ │ │ + blx 0xfe79cfc2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - andcs pc, r1, fp, lsr #19 │ │ │ │ + andcs pc, r1, fp, lsl #18 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - ldr pc, [ip, r3, lsl #30]! │ │ │ │ - addeq r1, r3, r2, rrx │ │ │ │ + ldr pc, [ip, fp, lsl #30]! │ │ │ │ + addeq r0, r3, r2, lsr #30 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -211715,274 +211797,274 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ movlt pc, #2064 @ 0x810 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf9c8f771 │ │ │ │ + @ instruction: 0xf928f771 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - blx 0xfe19cf02 │ │ │ │ + blx 0x179d042 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7794631 │ │ │ │ - @ instruction: 0xf771f8ff │ │ │ │ - stmdavs r1!, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf771f85f │ │ │ │ + stmdavs r1!, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7769003 │ │ │ │ - blmi 0x61d8d8 │ │ │ │ + blmi 0x61d798 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf772461a │ │ │ │ - stmdavs r4!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ - blx 0x189cf4a │ │ │ │ + blx 0xe9d08a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7794638 │ │ │ │ - andcs pc, r1, r7, asr #18 │ │ │ │ + andcs pc, r1, r7, lsr #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7febdf0 │ │ │ │ - @ instruction: 0xe7bcfe9f │ │ │ │ - umulleq r0, r3, sl, pc @ │ │ │ │ + ldr pc, [ip, r7, lsr #29]! │ │ │ │ + addeq r0, r3, sl, asr lr │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36238 │ │ │ │ + bl 0xfec36378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ mrc2 7, 0, pc, cr14, cr15, {7} │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf964f771 │ │ │ │ + @ instruction: 0xf8c4f771 │ │ │ │ @ instruction: 0xf7714607 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4631fb1b │ │ │ │ + @ instruction: 0x4631faf3 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf898f779 │ │ │ │ - @ instruction: 0xf9bcf771 │ │ │ │ + @ instruction: 0xfff8f778 │ │ │ │ + @ instruction: 0xf91cf771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf9def776 │ │ │ │ + @ instruction: 0xf93ef776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf924f772 │ │ │ │ + @ instruction: 0xf884f772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - @ instruction: 0x4621faf7 │ │ │ │ + strtmi pc, [r1], -pc, asr #21 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfee9ceae │ │ │ │ + blx 0x69cfee │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b7fe37 │ │ │ │ + @ instruction: 0xe7b7fe3f │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, ip, asr #29 │ │ │ │ + addeq r0, r3, ip, lsl #27 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d060 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r0, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36324 │ │ │ │ + bl 0xfec36464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r7, asr #32 │ │ │ │ stc2 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8eef771 │ │ │ │ + @ instruction: 0xf84ef771 │ │ │ │ @ instruction: 0xf7714680 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #21 @ │ │ │ │ + @ instruction: 0x4631fa7d │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff21cf50 │ │ │ │ - @ instruction: 0xf946f771 │ │ │ │ + blx 0xa1d090 │ │ │ │ + @ instruction: 0xf8a6f771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, r8, lsl #5 │ │ │ │ - @ instruction: 0xf968f776 │ │ │ │ + @ instruction: 0xf8c8f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r8, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - @ instruction: 0xf8aef772 │ │ │ │ + @ instruction: 0xf80ef772 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -r1, lsl #21 │ │ │ │ + @ instruction: 0x4621fa59 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf86af779 │ │ │ │ + @ instruction: 0xffcaf778 │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r7, r1, asr #27]! │ │ │ │ + ldr pc, [r7, r9, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r0, r3, r0, ror #27 │ │ │ │ + addeq r0, r3, r0, lsr #25 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3640c │ │ │ │ + bl 0xfec3654c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ ldc2 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf7712497 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7702497 │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - @ instruction: 0x4602fa35 │ │ │ │ + strmi pc, [r2], -sp, lsl #20 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - @ instruction: 0xff6af778 │ │ │ │ - @ instruction: 0xf8d6f771 │ │ │ │ + mcr2 7, 6, pc, cr10, cr8, {3} @ │ │ │ │ + @ instruction: 0xf836f771 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xf8f8f776 │ │ │ │ + @ instruction: 0xf858f776 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf83ef772 │ │ │ │ + @ instruction: 0xff9ef771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4621fa11 │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xfffaf778 │ │ │ │ + @ instruction: 0xff5af778 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15faec │ │ │ │ + bcs 0x15fc2c │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2l 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r0, r3, r0, lsl #26 │ │ │ │ + addeq r0, r3, r0, asr #23 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r6, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec364e8 │ │ │ │ + bl 0xfec36628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, lr, asr #32 │ │ │ │ stc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ @ instruction: 0xf642b3a0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf7712497 │ │ │ │ - stmdavs r9!, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7702497 │ │ │ │ + stmdavs r9!, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ @ instruction: 0xf7d66826 │ │ │ │ - strmi pc, [r2], -r7, asr #19 │ │ │ │ + @ instruction: 0x4602f99f │ │ │ │ @ instruction: 0x46314638 │ │ │ │ - mrc2 7, 7, pc, cr12, cr8, {3} │ │ │ │ - @ instruction: 0xf868f771 │ │ │ │ + mrc2 7, 2, pc, cr12, cr8, {3} │ │ │ │ + @ instruction: 0xffc8f770 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r3, ip, lsr #5 │ │ │ │ - @ instruction: 0xf88af776 │ │ │ │ + @ instruction: 0xffeaf775 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r3, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvc pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [fp], #-0 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xffd0f771 │ │ │ │ + @ instruction: 0xff30f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - strtmi pc, [r1], -r3, lsr #19 │ │ │ │ + @ instruction: 0x4621f97b │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff8cf778 │ │ │ │ + mcr2 7, 7, pc, cr12, cr8, {3} @ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x15fbc8 │ │ │ │ + bcs 0x15fd08 │ │ │ │ ldrmi sp, [r8], -r8, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r0, r3, r4, lsr #24 │ │ │ │ + addeq r0, r3, r4, ror #21 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -211993,59 +212075,59 @@ │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf7712497 │ │ │ │ - vadd.i8 d31, d3, d3 │ │ │ │ + @ instruction: 0xf7702497 │ │ │ │ + vmax.f32 , , │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf824f776 │ │ │ │ - @ instruction: 0xff92f770 │ │ │ │ + @ instruction: 0xff84f775 │ │ │ │ + mrc2 7, 7, pc, cr2, cr0, {3} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 7, 6, pc, cr14, cr8, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr8, {3} @ │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [r2, #-476] @ 0xfffffe24 │ │ │ │ - @ instruction: 0xff84f770 │ │ │ │ + stc2 7, cr15, [r2], #476 @ 0x1dc │ │ │ │ + mcr2 7, 7, pc, cr4, cr0, {3} @ │ │ │ │ ldmvs r1!, {r0, r1, r4, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf93cf7d6 │ │ │ │ + @ instruction: 0xf914f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ @ instruction: 0x4621bb7b │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blmi 0x6dee00 │ │ │ │ + blmi 0x6decc0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiane sl!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bl 0x303c60 │ │ │ │ + bl 0x303da0 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ stmdavs r8, {r0, r1, r3, r6, sl, lr} │ │ │ │ @ instruction: 0xf771461a │ │ │ │ - ldmdavs sp!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r1, ror r8 │ │ │ │ - @ instruction: 0xf91cf7d6 │ │ │ │ + @ instruction: 0xf8f4f7d6 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - andcs pc, r1, r5, lsl #30 │ │ │ │ + andcs pc, r1, r5, ror #28 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ + stc2l 7, cr15, [r4], #-1016 @ 0xfffffc08 │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r0, r3, r4, lsl fp │ │ │ │ + ldrdeq r0, [r3], r4 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212057,58 +212139,58 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d049 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmax.f32 d31, d19, d5 │ │ │ │ + vceq.f32 , , │ │ │ │ strmi r0, [r1], r8, lsl #5 │ │ │ │ @ instruction: 0xf7756821 │ │ │ │ - @ instruction: 0xf770ffa7 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770ff07 │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf7785241 │ │ │ │ - movwcs pc, #7761 @ 0x1e51 @ │ │ │ │ + movwcs pc, #7601 @ 0x1db1 @ │ │ │ │ @ instruction: 0x4641221a │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - @ instruction: 0xf770fcc5 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fc25 │ │ │ │ + stmdavs r6!, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r9!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #17 @ │ │ │ │ + @ instruction: 0x4631f899 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 7, 1, pc, cr14, cr8, {3} │ │ │ │ + ldc2 7, cr15, [lr, #480] @ 0x1e0 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vsra.s64 d16, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r3, #8, 22 @ 0x2000 │ │ │ │ - bl 0x343d54 │ │ │ │ + bl 0x343e94 │ │ │ │ andls r0, r0, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x461a443b │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, ror #16 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8a0f7d6 │ │ │ │ + @ instruction: 0xf878f7d6 │ │ │ │ strmi r9, [r2], -r3, lsl #22 │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r3, ror #28 │ │ │ │ + andcs pc, r1, r3, asr #27 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blx 0xff89d58e │ │ │ │ + blx 0xffa9d6ce │ │ │ │ andcc lr, r2, #43253760 @ 0x2940000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r0, r3, r2, lsr #20 │ │ │ │ + addeq r0, r3, r2, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrsbtpl pc, [r4], r0 @ │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @@ -212130,58 +212212,58 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - mcr2 7, 4, pc, cr10, cr0, {3} @ │ │ │ │ + stc2l 7, cr15, [sl, #448]! @ 0x1c0 │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - ldrtmi pc, [r1], -r7, lsl #29 @ │ │ │ │ + ldrtmi pc, [r1], -r7, ror #27 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ ldrtmi lr, [r1], -r8 │ │ │ │ @ instruction: 0xf1ba3d01 │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ streq pc, [r2], #-866 @ 0xfffffc9e │ │ │ │ - @ instruction: 0xf836f7d6 │ │ │ │ + @ instruction: 0xf80ef7d6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15ed18 │ │ │ │ + blls 0x15ebd8 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ - @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #16 @ │ │ │ │ + @ instruction: 0xf7d52000 │ │ │ │ + usub8mi pc, r9, pc @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mrc2 7, 0, pc, cr0, cr8, {3} │ │ │ │ - bl 0x385e6c │ │ │ │ + ldc2l 7, cr15, [r0, #-480]! @ 0xfffffe20 │ │ │ │ + bl 0x385fac │ │ │ │ andcs r0, r0, r6, lsl #6 │ │ │ │ vsub.i32 d17, d19, d18 │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x189d68e │ │ │ │ + blx 0x1a9d7ce │ │ │ │ ldrmi lr, [r8], -r7, lsr #15 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r9, r0, r0, lsl #22 │ │ │ │ stmiane r3!, {r1, r2, r3, r4, r5, fp, sp, lr}^ │ │ │ │ streq pc, [r2], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf7d54621 │ │ │ │ - shsub8mi pc, r1, r9 @ │ │ │ │ + @ instruction: 0x4631ffd1 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #480]! @ 0x1e0 │ │ │ │ + stc2l 7, cr15, [r2, #-480] @ 0xfffffe20 │ │ │ │ rscle r3, pc, #1, 26 @ 0x40 │ │ │ │ @ instruction: 0x4628e7d7 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x469a461d │ │ │ │ @@ -212191,59 +212273,59 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d06c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ push {r0, r2, r3, r5, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec3690c │ │ │ │ + bl 0xfec36a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d4 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldmdblt r0!, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r4, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - strmi pc, [r7], -sp, ror #27 │ │ │ │ - mrc2 7, 0, pc, cr14, cr0, {3} │ │ │ │ + strmi pc, [r7], -sp, asr #26 │ │ │ │ + ldc2l 7, cr15, [lr, #-448]! @ 0xfffffe40 │ │ │ │ stmdavs r6!, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - @ instruction: 0xffa4f7d5 │ │ │ │ + @ instruction: 0xff7cf7d5 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - @ instruction: 0xf770fd21 │ │ │ │ - stmdavs r1!, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770fc81 │ │ │ │ + stmdavs r1!, {r0, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x8df11c │ │ │ │ + blmi 0x8defdc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2089 @ 0xfffff7d7 │ │ │ │ stmdals r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900018bb │ │ │ │ - bllt 0x13308a0 │ │ │ │ + bllt 0x13309e0 │ │ │ │ mvnsne pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {r0, sp}^ │ │ │ │ - @ instruction: 0xff7ef7d5 │ │ │ │ + @ instruction: 0xff56f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7794640 │ │ │ │ - andcs pc, r1, sp, lsr r8 @ │ │ │ │ + @ instruction: 0xf7784640 │ │ │ │ + mulcs r1, sp, pc @ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212251,230 +212333,230 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq (UNDEF: 104), r9 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [r4, r1, lsl #27] @ │ │ │ │ - ldrdeq r0, [r3], lr │ │ │ │ + ldrb pc, [r4, r1, ror #25] @ │ │ │ │ + umulleq r0, r3, lr, r6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ subsle r6, r8, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ subsle r0, r9, r0, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36a1c │ │ │ │ + bl 0xfec36b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d5 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ qaddcs sp, r1, r0 │ │ │ │ - blx 0xc1d834 │ │ │ │ + blx 0xc1d974 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [r2, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2l 7, cr15, [r2], {112} @ 0x70 │ │ │ │ strmi r6, [r7], -r9, lsr #17 │ │ │ │ stmdavs r6!, {sp} │ │ │ │ - @ instruction: 0xff2cf7d5 │ │ │ │ + @ instruction: 0xff04f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770fca9 │ │ │ │ - vadd.f32 , , │ │ │ │ + @ instruction: 0xf770fc09 │ │ │ │ + vadd.f32 d31, d3, d29 │ │ │ │ stmdavs r1!, {r2, r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x91f02c │ │ │ │ + blmi 0x91eeec │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r8], #-2090 @ 0xfffff7d6 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ vpadd.i8 , , q1 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - stmdavs r4!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r9!, {sp}^ │ │ │ │ - @ instruction: 0xff06f7d5 │ │ │ │ + mrc2 7, 6, pc, cr14, cr5, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, pc, ror #25 │ │ │ │ + andcs pc, r1, pc, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r5!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fe4770 │ │ │ │ - @ instruction: 0xe7adfa3b │ │ │ │ + str pc, [sp, r3, asr #20]! │ │ │ │ cmnpne r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r8, #-452] @ 0xfffffe3c │ │ │ │ + stc2l 7, cr15, [r8], #-452 @ 0xfffffe3c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r0, r3, lr, ror #13 │ │ │ │ + addeq r0, r3, lr, lsr #11 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ stmdale r6, {r1, r8, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36b18 │ │ │ │ + bl 0xfec36c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r0, ror r0 │ │ │ │ @ instruction: 0xf9aef7ff │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - ldc2l 7, cr15, [r4], #448 @ 0x1c0 │ │ │ │ + mrrc2 7, 7, pc, r4, cr0 @ │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ @ instruction: 0xf7d56819 │ │ │ │ - strtmi pc, [r9], -sp, lsr #29 │ │ │ │ + strtmi pc, [r9], -r5, lsl #29 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [sl], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xfe39d87e │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - stc2l 7, cr15, [ip, #-448] @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [ip], #448 @ 0x1c0 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - stc2l 7, cr15, [lr, #-468]! @ 0xfffffe2c │ │ │ │ - cmppvc ip, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + stc2l 7, cr15, [lr], {117} @ 0x75 │ │ │ │ + @ instruction: 0x03a4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77178d8 │ │ │ │ - @ instruction: 0x4607f993 │ │ │ │ - ldc2l 7, cr15, [r4], {112} @ 0x70 │ │ │ │ + @ instruction: 0x4607f8f3 │ │ │ │ + ldc2 7, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ ldrbtmi r4, [fp], #-2852 @ 0xfffff4dc │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blmi 0x85ec54 │ │ │ │ + blmi 0x85eb14 │ │ │ │ mvnpl pc, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x175d64 │ │ │ │ + bl 0x175ea4 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - blmi 0x65ec30 │ │ │ │ + blmi 0x65eaf0 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip], {113} @ 0x71 │ │ │ │ + blx 0xffc1d8ea │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {sp}^ │ │ │ │ - mrc2 7, 2, pc, cr14, cr5, {6} │ │ │ │ + mrc2 7, 1, pc, cr6, cr5, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7789804 │ │ │ │ - andcs pc, r1, r7, asr #24 │ │ │ │ + andcs pc, r1, r7, lsr #23 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf99ef7fe │ │ │ │ + @ instruction: 0xf9a6f7fe │ │ │ │ svclt 0x0000e78e │ │ │ │ - ldrdeq r0, [r3], lr │ │ │ │ - @ instruction: 0x008305b4 │ │ │ │ - umulleq r0, r3, r6, r5 │ │ │ │ + umulleq r0, r3, lr, r4 │ │ │ │ + addeq r0, r3, r4, ror r4 │ │ │ │ + addeq r0, r3, r6, asr r4 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r7, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r8, r0, ror r3 │ │ │ │ tstlt r3, fp, lsl #16 │ │ │ │ - blcs 0xf9d6c │ │ │ │ + blcs 0xf9eac │ │ │ │ push {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec36c4c │ │ │ │ + bl 0xfec36d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, r8, r8, asr #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d4 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ @ instruction: 0x4619d05a │ │ │ │ @ instruction: 0xf914f7ff │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ - mrrc2 7, 7, pc, lr, cr0 @ │ │ │ │ + blx 0xff09d972 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - @ instruction: 0xf642fc5b │ │ │ │ + @ instruction: 0xf642fbbb │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0xf8d82397 │ │ │ │ strmi r1, [r7], -r8 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d5681d │ │ │ │ - strmi pc, [r2], -pc, lsl #28 │ │ │ │ + strmi pc, [r2], -r7, ror #27 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0x121d87a │ │ │ │ + blx 0xfea1d9b8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d59303 │ │ │ │ - @ instruction: 0x4621fdff │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xe1d89a │ │ │ │ + blx 0xfe61d9d8 │ │ │ │ stmdbmi r6!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ mrc 8, 0, r6, cr13, cr8, {0} │ │ │ │ ldrbtmi r3, [r9], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xf8d86809 │ │ │ │ ldmdapl r9, {r2, sp}^ │ │ │ │ - bl 0x2a5c9c │ │ │ │ + bl 0x2a5ddc │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcgt.s8 , , q5 │ │ │ │ vsra.s64 d22, d8, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - andcs pc, r1, r5, lsr ip @ │ │ │ │ + mulcs r1, r5, fp │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x160344 │ │ │ │ + bcs 0x160484 │ │ │ │ mulcs r0, r6, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf91af7fe │ │ │ │ + @ instruction: 0xf922f7fe │ │ │ │ smlatbcs r0, r4, r7, lr │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - blls 0x1dec44 │ │ │ │ + blls 0x1deb04 │ │ │ │ @ instruction: 0xf649e7c7 │ │ │ │ vaddw.s8 q8, q0, d20 │ │ │ │ mulls r1, r4, r1 │ │ │ │ @ instruction: 0xf8cd6808 │ │ │ │ @ instruction: 0xf771c000 │ │ │ │ - andcs pc, r1, fp, lsl #24 │ │ │ │ + andcs pc, r1, fp, ror #22 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq r0, r3, r2, lsr #9 │ │ │ │ + addeq r0, r3, r2, ror #6 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf0006370 │ │ │ │ ldmdavs r3, {r1, r2, r7, pc}^ │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ addhi pc, r7, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -212486,85 +212568,85 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d060 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - blls 0x1deab4 │ │ │ │ + blls 0x1de974 │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ ldmdavs r9, {r0, r2, r5, fp, sp, lr} │ │ │ │ - ldc2l 7, cr15, [ip, #-852]! @ 0xfffffcac │ │ │ │ + ldc2l 7, cr15, [r4, #-852] @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - mrc 10, 0, APSR_nzcv, cr13, cr1, {5} │ │ │ │ + mrc 10, 0, APSR_nzcv, cr13, cr1, {0} │ │ │ │ @ instruction: 0xf7705f70 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7754606 │ │ │ │ - vfma.f32 d31, d8, d29 │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf648fb9d │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - @ instruction: 0xf862f771 │ │ │ │ + @ instruction: 0xffc2f770 │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - blmi 0xbdea74 │ │ │ │ + blmi 0xbde934 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl sl!, {r0, r2, ip, pc}^ │ │ │ │ @ instruction: 0xf64618bb │ │ │ │ vqshl.s64 d17, d28, #0 │ │ │ │ ldmibne r1, {r2, r4, r7, r8, r9, sl} │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r8!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x1f9d9ce │ │ │ │ + blx 0xff79db0c │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8cd681b │ │ │ │ stmiapl sl!, {r4, pc}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1b1d9f2 │ │ │ │ + blx 0xff31db30 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmdane r3, {r1, r3, r5, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf7716838 │ │ │ │ - blls 0x1de9b4 │ │ │ │ + blls 0x1de874 │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d56859 │ │ │ │ - strtmi pc, [r1], -sp, lsr #26 │ │ │ │ + strtmi pc, [r1], -r5, lsl #26 │ │ │ │ stmdals r4, {r1, r9, sl, lr} │ │ │ │ - blx 0x69da3e │ │ │ │ + blx 0x1e9db7c │ │ │ │ andlt r2, r6, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmibvc r2, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ssub16mi sl, r8, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf860f7fe │ │ │ │ + @ instruction: 0xf868f7fe │ │ │ │ svclt 0x0000e781 │ │ │ │ - addeq r0, r3, ip, ror r3 │ │ │ │ - addeq r0, r3, r2, asr r3 │ │ │ │ - addeq r0, r3, r4, lsr r3 │ │ │ │ + addeq r0, r3, ip, lsr r2 │ │ │ │ + addeq r0, r3, r2, lsl r2 │ │ │ │ + strdeq r0, [r3], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ ldmdavs r2, {r0, r2, r7, ip, sp, pc} │ │ │ │ streq pc, [lr], #-18 @ 0xffffffee │ │ │ │ - b 0x12540cc │ │ │ │ + b 0x125420c │ │ │ │ ldrbteq r0, [r6], r3, lsl #12 │ │ │ │ @ instruction: 0xf8d0d476 │ │ │ │ @ instruction: 0xf01240b4 │ │ │ │ tstle r5, r0, ror r2 │ │ │ │ cmnle r8, r0, lsl #24 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ cmnle fp, r0, lsl #20 │ │ │ │ @@ -212582,70 +212664,70 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - blx 0xe9daea │ │ │ │ + blx 0xfe69dc28 │ │ │ │ @ instruction: 0xf7704681 │ │ │ │ - @ instruction: 0x4631fb33 │ │ │ │ + @ instruction: 0x4631fa93 │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - ldc2 7, cr15, [r8], #852 @ 0x354 │ │ │ │ + ldc2 7, cr15, [r0], {213} @ 0xd5 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - blls 0x15f0a4 │ │ │ │ + blls 0x15ef64 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, lr, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ suble r2, r1, r0, lsl #20 │ │ │ │ ldmdavs sp!, {r1, r9, fp, ip, pc} │ │ │ │ - beq 0x1da66c │ │ │ │ - stc2 7, cr15, [r2], #852 @ 0x354 │ │ │ │ + beq 0x1da7ac │ │ │ │ + ldc2l 7, cr15, [sl], #-852 @ 0xfffffcac │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784648 │ │ │ │ - strbmi pc, [r9], -r1, asr #25 @ │ │ │ │ + strbmi pc, [r9], -r1, lsr #24 @ │ │ │ │ ldrbmi r4, [r8, r0, asr #12] │ │ │ │ @ instruction: 0x4651683d │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fc95 │ │ │ │ + strtmi pc, [r9], -sp, ror #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4, #-480] @ 0xfffffe20 │ │ │ │ + ldc2 7, cr15, [r4], #480 @ 0x1e0 │ │ │ │ @ instruction: 0xf0262001 │ │ │ │ ldrtmi r0, [r1], -r3, lsl #6 │ │ │ │ bicsle r2, sp, r0, lsl #24 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - ldr pc, [pc, pc, asr #31] │ │ │ │ + @ instruction: 0xe79fffd7 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [sp, r1, lsl #6] │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x23173c │ │ │ │ + bl 0x23187c │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - mrrc2 7, 13, pc, sl, cr5 @ │ │ │ │ + ldc2 7, cr15, [r2], #-852 @ 0xfffffcac │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7784640 │ │ │ │ - stccc 13, cr15, [r1], {25} │ │ │ │ + stccc 12, cr15, [r1], {121} @ 0x79 │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e784 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @@ -212663,48 +212745,48 @@ │ │ │ │ ldrdlt r1, [r2], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r5, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ cmnplt r8, #25, 30 @ p-variant is OBSOLETE @ 0x64 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - blx 0xfe61dc2c │ │ │ │ + @ instruction: 0xf9f4f770 │ │ │ │ @ instruction: 0xf7704607 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4631fc17 │ │ │ │ + ldrtmi pc, [r1], -pc, ror #23 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6], #-480 @ 0xfffffe20 │ │ │ │ + blx 0xfe69ddaa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsmi pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmne fp!, {ip, pc} │ │ │ │ stmdavs r8, {r1, r6, sl, lr} │ │ │ │ - blx 0xb1dc70 │ │ │ │ + @ instruction: 0xf988f771 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fbfb │ │ │ │ + @ instruction: 0x4621fbd3 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9e4f778 │ │ │ │ + @ instruction: 0xf944f778 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff34f7fd │ │ │ │ + @ instruction: 0xff3cf7fd │ │ │ │ svclt 0x0000e7b9 │ │ │ │ - ldrdeq r0, [r3], r4 │ │ │ │ + umulleq pc, r2, r4, pc @ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -212716,117 +212798,117 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vpmin.s8 , , │ │ │ │ + vmul.i8 d31, d19, d31 │ │ │ │ strmi r0, [r7], -r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - blx 0xfe11dd20 │ │ │ │ - @ instruction: 0xf9eef770 │ │ │ │ + @ instruction: 0xf9e0f775 │ │ │ │ + @ instruction: 0xf94ef770 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r9], -r7, lsr #23 │ │ │ │ + @ instruction: 0x4629fb7f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf924f778 │ │ │ │ + @ instruction: 0xf884f778 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ movtlt fp, #39688 @ 0x9b08 │ │ │ │ bicspl pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - @ instruction: 0xf8d9f9b3 │ │ │ │ + @ instruction: 0xf8d9f913 │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - blx 0xfe21defa │ │ │ │ + blx 0x181e03a │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784630 │ │ │ │ - andcs pc, r1, sp, ror #18 │ │ │ │ + andcs pc, r1, sp, asr #17 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ ldrhlt lr, [r9, #-113]! @ 0xffffff8f │ │ │ │ @ instruction: 0x21bcf648 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - bfi pc, r1, #19, #10 @ │ │ │ │ + @ instruction: 0xe7dcf8f1 │ │ │ │ msrvc (UNDEF: 96), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - ldrb pc, [r4, r9, lsl #19] @ │ │ │ │ + ldrb pc, [r4, r9, ror #17] @ │ │ │ │ cmppmi r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7716808 │ │ │ │ - strb pc, [ip, r1, lsl #19] @ │ │ │ │ - strdeq pc, [r2], r2 │ │ │ │ + strb pc, [ip, r1, ror #17] @ │ │ │ │ + @ instruction: 0x0082feb2 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d070 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ push {r0, r4, r5, r6, sl, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec37220 │ │ │ │ + bl 0xfec37360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fd8 │ │ │ │ @ instruction: 0x460d30d0 │ │ │ │ vaddl.u8 , d19, d3 │ │ │ │ cmnlt r1, r0, asr #3 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ ldmdblt r0!, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0f0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf7702497 │ │ │ │ - vmla.i8 , , │ │ │ │ + vmla.i8 d31, d3, d27 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9ecf775 │ │ │ │ - @ instruction: 0xf98ef770 │ │ │ │ + @ instruction: 0xf94cf775 │ │ │ │ + @ instruction: 0xf8eef770 │ │ │ │ @ instruction: 0xf7704606 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -r9, ror #17 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621fb11 │ │ │ │ + strtmi pc, [r1], -r9, ror #21 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xd1de76 │ │ │ │ + blx 0xfe51dfb4 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {lr}^ │ │ │ │ tsteq r2, r8, lsl #22 │ │ │ │ @ instruction: 0x910018b3 │ │ │ │ - bllt 0x17f1198 │ │ │ │ + bllt 0x17f12d8 │ │ │ │ @ instruction: 0xf648b398 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf91ef771 │ │ │ │ + @ instruction: 0xf87ef771 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - blx 0xffd1e020 │ │ │ │ + blx 0xff31e160 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - ldrdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, r9, lsr r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -212834,31 +212916,31 @@ │ │ │ │ @ instruction: 0x46184770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf648b178 │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf8f2f771 │ │ │ │ + @ instruction: 0xf852f771 │ │ │ │ @ instruction: 0xf648e7d2 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf8eaf771 │ │ │ │ + @ instruction: 0xf84af771 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ vmla.f d19, d16, d0[1] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf8e2f771 │ │ │ │ + @ instruction: 0xf842f771 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq pc, r2, sl, asr #29 │ │ │ │ + addeq pc, r2, sl, lsl #27 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164964 │ │ │ │ + bcs 0x164aa4 │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -212868,55 +212950,55 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #8128 @ 0x1fc0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8faf770 │ │ │ │ + @ instruction: 0xf85af770 │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0xfe11e100 │ │ │ │ + blx 0x171e240 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770fa9f │ │ │ │ - stmdavs r1!, {r0, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770f9ff │ │ │ │ + stmdavs r1!, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de6d4 │ │ │ │ + blmi 0x6de594 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf771461a │ │ │ │ - stmdavs r4!, {r0, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770461a │ │ │ │ + stmdavs r4!, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - blx 0x181e148 │ │ │ │ + blx 0xe1e288 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, fp, lsl fp @ │ │ │ │ + andcs pc, r1, fp, ror sl @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - umulleq pc, r2, r6, sp @ │ │ │ │ + addeq pc, r2, r6, asr ip @ │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf8dcd05f │ │ │ │ vaddl.u8 q9, d2, d8 │ │ │ │ - bcs 0x164a4c │ │ │ │ + bcs 0x164b8c │ │ │ │ ldrblt sp, [r0, #2393]! @ 0x959 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf013b085 │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ @@ -212926,49 +213008,49 @@ │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ movlt pc, #704 @ 0x2c0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf886f770 │ │ │ │ + @ instruction: 0xffe6f76f │ │ │ │ strmi r6, [r7], -r9, lsr #16 │ │ │ │ stmdavs r6!, {r0, sp} │ │ │ │ - blx 0x41e1e8 │ │ │ │ + @ instruction: 0xf9e4f7d5 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784631 │ │ │ │ - @ instruction: 0xf770fa2b │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770f98b │ │ │ │ + stmdavs r1!, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7759003 │ │ │ │ - blmi 0x6de5ec │ │ │ │ + blmi 0x6de4ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf645681b │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf771461a │ │ │ │ - stmdavs r4!, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf770461a │ │ │ │ + stmdavs r4!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - @ instruction: 0xf9e8f7d5 │ │ │ │ + @ instruction: 0xf9c0f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7784638 │ │ │ │ - andcs pc, r1, r7, lsr #21 │ │ │ │ + andcs pc, r1, r7, lsl #20 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 7, cr15, [r4, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ svclt 0x0000e7b7 │ │ │ │ - addeq pc, r2, lr, lsr #25 │ │ │ │ + addeq pc, r2, lr, ror #22 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsble r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ rsble r0, r2, r0, ror r3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -212978,70 +213060,70 @@ │ │ │ │ addlt r4, r3, r8, lsl #13 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ subsle r2, r9, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d03d │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf7702497 │ │ │ │ - vtst.8 , , │ │ │ │ + @ instruction: 0xf76f2497 │ │ │ │ + vrecps.f32 d31, d19, d17 │ │ │ │ strmi r0, [r7], -ip, lsr #5 │ │ │ │ stmdavs r1!, {r0, r5, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf872f775 │ │ │ │ - @ instruction: 0xffe0f76f │ │ │ │ + @ instruction: 0xffd2f774 │ │ │ │ + @ instruction: 0xff40f76f │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ ldrdne pc, [ip], -r8 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4629f999 │ │ │ │ + @ instruction: 0x4629f971 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 6, pc, cr14, cr7, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr7, {3} @ │ │ │ │ vnmls.f64 d4, d13, d26 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-0 │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r3, {r2, ip}^ │ │ │ │ ldrtmi r1, [r3], #-2298 @ 0xfffff706 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xb3a9bb68 │ │ │ │ cmppvs r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xf8d9ffa5 │ │ │ │ + @ instruction: 0xf8d9ff05 │ │ │ │ andcs r4, r0, r0 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ - @ instruction: 0xf976f7d5 │ │ │ │ + @ instruction: 0xf94ef7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7774630 │ │ │ │ - andcs pc, r1, pc, asr pc @ │ │ │ │ + @ instruction: 0x2001febf │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x160c24 │ │ │ │ + bcs 0x160d64 │ │ │ │ @ instruction: 0x4618d89c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ cmnlt r9, r5, lsr #15 │ │ │ │ cmppcc r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d0ff77 │ │ │ │ + @ instruction: 0xe7d0fed7 │ │ │ │ mvnvc pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r8, pc, ror #30] @ │ │ │ │ + strb pc, [r8, pc, asr #29] @ │ │ │ │ bicmi pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r0, r7, ror #30] @ │ │ │ │ - ldrdeq pc, [r2], r6 │ │ │ │ + strb pc, [r0, r7, asr #29] @ │ │ │ │ + umulleq pc, r2, r6, sl @ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stmdavs sl, {r1, r3, r5, r6, ip, lr, pc} │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r5, r0, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213055,64 +213137,64 @@ │ │ │ │ strmi sp, [r8], sl, asr #8 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ subsle r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf76fd03d │ │ │ │ - strmi pc, [r6], -r5, lsl #31 │ │ │ │ - @ instruction: 0xff82f76f │ │ │ │ + strmi pc, [r6], -r5, ror #29 │ │ │ │ + cdp2 7, 14, cr15, cr2, cr15, {3} │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrdne pc, [r8], -r8 │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldmdavs sp, {r0, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf902f7d5 │ │ │ │ + @ instruction: 0xf8daf7d5 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7784629 │ │ │ │ - @ instruction: 0xf8d8f921 │ │ │ │ - bllt 0xfefac4b8 │ │ │ │ + @ instruction: 0xf8d8f881 │ │ │ │ + bllt 0xfefac5f8 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8d82001 │ │ │ │ @ instruction: 0xf7d5100c │ │ │ │ - @ instruction: 0x4621f8f3 │ │ │ │ + strtmi pc, [r1], -fp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf912f778 │ │ │ │ + @ instruction: 0xf872f778 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf8d81f70 │ │ │ │ ldrbtmi r2, [fp], #-4 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ stmiapl r9, {}^ @ │ │ │ │ - bl 0x2a66b4 │ │ │ │ + bl 0x2a67f4 │ │ │ │ strmi r0, [r8], #-3073 @ 0xfffff3ff │ │ │ │ vcge.s8 d27, d9, d2 │ │ │ │ vsra.s64 d21, d0, #64 │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs ip, r0, #0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - andcs pc, r1, r9, lsr #30 │ │ │ │ + andcs pc, r1, r9, lsl #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - @ instruction: 0xe7acfc15 │ │ │ │ + @ instruction: 0xe7acfc1d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - @ instruction: 0xe7cdff5b │ │ │ │ + @ instruction: 0xe7cdfebb │ │ │ │ tstpvc ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff06f770 │ │ │ │ + mcr2 7, 3, pc, cr6, cr0, {3} @ │ │ │ │ ldrb r2, [fp, r1] │ │ │ │ - addeq pc, r2, sl, lsl #21 │ │ │ │ + addeq pc, r2, sl, asr #18 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213122,73 +213204,73 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrdlt r1, [r5], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0x201e592 │ │ │ │ + blx 0x201e6d2 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - vrecps.f32 d31, d3, d5 │ │ │ │ + @ instruction: 0xf243fe75 │ │ │ │ strmi r0, [r0], r8, lsl #5 │ │ │ │ stmdavs r1!, {r0, r1, r2, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff36f774 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr15, {3} │ │ │ │ + mrc2 7, 4, pc, cr6, cr4, {3} │ │ │ │ + cdp2 7, 0, cr15, cr4, cr15, {3} │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ subpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7774681 │ │ │ │ - andscs pc, sl, #14272 @ 0x37c0 │ │ │ │ + andscs pc, sl, #4032 @ 0xfc0 │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xf76ffc53 │ │ │ │ - ldmdavs r3!, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffbb3 │ │ │ │ + ldmdavs r3!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460568b1 │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d56824 │ │ │ │ - blls 0x1de748 │ │ │ │ + blls 0x1de7e8 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774628 │ │ │ │ - @ instruction: 0xf76ffd7f │ │ │ │ - blmi 0x660104 │ │ │ │ + @ instruction: 0xf76ffcdf │ │ │ │ + blmi 0x65ffc4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ - bl 0x305248 │ │ │ │ + bl 0x305388 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ strmi r1, [r2], #-2219 @ 0xfffff755 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldmdavs sp!, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs sp!, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r1, ror r8 │ │ │ │ - @ instruction: 0xf828f7d5 │ │ │ │ + @ instruction: 0xf800f7d5 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7784620 │ │ │ │ - andcs pc, r1, r7, ror #17 │ │ │ │ + andcs pc, r1, r7, asr #16 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq pc, r2, r0, lsr r9 @ │ │ │ │ + strdeq pc, [r2], r0 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf8dcd028 │ │ │ │ @ instruction: 0xf0133004 │ │ │ │ eorle r6, r3, r0, ror #6 │ │ │ │ movweq pc, #57362 @ 0xe012 @ │ │ │ │ @@ -213198,156 +213280,156 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0460d │ │ │ │ ldrdlt r1, [r4], r0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ smlatbcs r0, r9, r1, fp │ │ │ │ - blx 0xffa1e6c0 │ │ │ │ + blx 0xffa1e800 │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0e9 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76f2497 │ │ │ │ - @ instruction: 0xf243fe7d │ │ │ │ + vmla.f32 , , │ │ │ │ strmi r0, [r2], r8, lsl #5 │ │ │ │ @ instruction: 0xf7746821 │ │ │ │ - @ instruction: 0xf76ffe9f │ │ │ │ - stmdavs r1!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffdff │ │ │ │ + stmdavs r1!, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf7775241 │ │ │ │ - movwcs pc, #7497 @ 0x1d49 @ │ │ │ │ + movwcs pc, #7337 @ 0x1ca9 @ │ │ │ │ @ instruction: 0x4639221a │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf76ffbbd │ │ │ │ - @ instruction: 0x4681fdff │ │ │ │ - cdp2 7, 3, cr15, cr0, cr15, {3} │ │ │ │ + @ instruction: 0xf76ffb1d │ │ │ │ + pkhtbmi pc, r1, pc, asr #26 @ │ │ │ │ + ldc2 7, cr15, [r0, #444] @ 0x1bc │ │ │ │ strmi r6, [r0], r6, lsr #16 │ │ │ │ andcs r6, r1, r9, lsr #17 │ │ │ │ - @ instruction: 0xffb6f7d4 │ │ │ │ + @ instruction: 0xff8ef7d4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - blmi 0x6e06a0 │ │ │ │ + blmi 0x6e0560 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ - bl 0x385368 │ │ │ │ + bl 0x3854a8 │ │ │ │ movwls r0, #770 @ 0x302 │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ stmdavs r8, {r1, r3, r6, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r0, #448]! @ 0x1c0 │ │ │ │ + ldc2l 7, cr15, [r0, #-448] @ 0xfffffe40 │ │ │ │ stmdavs r9!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ movwls r2, #12288 @ 0x3000 │ │ │ │ @ instruction: 0xf7d46824 │ │ │ │ - blls 0x1e05d8 │ │ │ │ + blls 0x1e0678 │ │ │ │ tstlt r3, r2, lsl #12 │ │ │ │ strbmi r3, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, r7, asr sp @ │ │ │ │ + @ instruction: 0x2001fcb7 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addeq pc, r2, ip, lsl #16 │ │ │ │ + addeq pc, r2, ip, asr #13 │ │ │ │ ldrsbgt pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ addshi pc, r0, r0 │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec379d4 │ │ │ │ + bl 0xfec37b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r0 @ │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x43224200 │ │ │ │ svclt 0x004806d2 │ │ │ │ strbtle r4, [sp], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ tstcs r0, r5, ror r0 │ │ │ │ - blx 0x129e7fc │ │ │ │ + blx 0x129e93c │ │ │ │ rsble r2, r0, r0, lsl #16 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - stc2l 7, cr15, [r0, #444] @ 0x1bc │ │ │ │ + stc2 7, cr15, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strmi r9, [r0], r3, lsl #22 │ │ │ │ stmdavs r5!, {r0, sp} │ │ │ │ @ instruction: 0xf7d46819 │ │ │ │ - strtmi pc, [r9], -r5, asr #30 │ │ │ │ + qadd16mi pc, r9, sp @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff64f777 │ │ │ │ + mcr2 7, 6, pc, cr4, cr7, {3} @ │ │ │ │ svcpl 0x0070ee1d │ │ │ │ - stc2l 7, cr15, [r4, #444]! @ 0x1bc │ │ │ │ + stc2l 7, cr15, [r4, #-444] @ 0xfffffe44 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - mcr2 7, 0, pc, cr6, cr4, {3} @ │ │ │ │ - cmppvc ip, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + stc2l 7, cr15, [r6, #-464]! @ 0xfffffe30 │ │ │ │ + @ instruction: 0x03a4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf77078d8 │ │ │ │ - strmi pc, [r7], -fp, lsr #20 │ │ │ │ - stc2l 7, cr15, [ip, #-444]! @ 0xfffffe44 │ │ │ │ + strmi pc, [r7], -fp, lsl #19 │ │ │ │ + stc2l 7, cr15, [ip], {111} @ 0x6f │ │ │ │ ldrbtmi r4, [fp], #-2854 @ 0xfffff4da │ │ │ │ andls r6, r5, fp, lsl r8 │ │ │ │ ldmne fp!, {r1, r3, r5, r6, r7, fp, ip, lr} │ │ │ │ ldrne pc, [ip, r6, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0x91001991 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7706838 │ │ │ │ - blmi 0x8dfd84 │ │ │ │ + blmi 0x8dfc44 │ │ │ │ cmpppl ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - bl 0x176c34 │ │ │ │ + bl 0x176d74 │ │ │ │ ldrtmi r0, [r2], #-776 @ 0xfffffcf8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - blmi 0x6dfd60 │ │ │ │ + blmi 0x6dfc20 │ │ │ │ ldrbtmi r9, [fp], #-2309 @ 0xfffff6fb │ │ │ │ stmiapl sl!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4, #-448]! @ 0xfffffe40 │ │ │ │ + stc2 7, cr15, [r4], {112} @ 0x70 │ │ │ │ stmdavs r4!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldmdavs r9, {r0, sp}^ │ │ │ │ - mrc2 7, 7, pc, cr6, cr4, {6} │ │ │ │ + mcr2 7, 6, pc, cr14, cr4, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7779804 │ │ │ │ - @ instruction: 0x2001ffb5 │ │ │ │ + andcs pc, r1, r5, lsl pc @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fd4770 │ │ │ │ - @ instruction: 0xe789fa31 │ │ │ │ - addeq pc, r2, lr, lsl #14 │ │ │ │ - addeq pc, r2, r4, ror #13 │ │ │ │ - addeq pc, r2, r6, asr #13 │ │ │ │ + @ instruction: 0xe789fa39 │ │ │ │ + addeq pc, r2, lr, asr #11 │ │ │ │ + addeq pc, r2, r4, lsr #11 │ │ │ │ + addeq pc, r2, r6, lsl #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -213366,91 +213448,91 @@ │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ stmdbcs r0, {r6, r7, r8, ip} │ │ │ │ addshi pc, pc, r0 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0x11caa4 │ │ │ │ + beq 0x11cbe4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d7809c │ │ │ │ - bls 0x4ecc5c │ │ │ │ - beq 0x15cd8c │ │ │ │ + bls 0x4ecd9c │ │ │ │ + beq 0x15cecc │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #13056 @ 0x3300 │ │ │ │ strne pc, [r4, r2, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ - stc2l 7, cr15, [sl], {111} @ 0x6f │ │ │ │ + stc2 7, cr15, [sl], #-444 @ 0xfffffe44 │ │ │ │ @ instruction: 0xf76f4681 │ │ │ │ - andls pc, r1, r7, asr #25 │ │ │ │ - stc2l 7, cr15, [r4], {111} @ 0x6f │ │ │ │ + andls pc, r1, r7, lsr #24 │ │ │ │ + stc2 7, cr15, [r4], #-444 @ 0xfffffe44 │ │ │ │ @ instruction: 0xf76f4680 │ │ │ │ - vadd.f32 d31, d3, d25 │ │ │ │ + @ instruction: 0xf243fc89 │ │ │ │ ldmdavs r9!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7749005 │ │ │ │ - @ instruction: 0xf8d7fd4b │ │ │ │ + @ instruction: 0xf8d7fcab │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fe75 │ │ │ │ + ldrbmi pc, [r9], -sp, asr #28 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xffd9e7aa │ │ │ │ + blx 0x159e8ea │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - mcr2 7, 3, pc, cr10, cr4, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - strls pc, [r0], -r7, ror #23 │ │ │ │ - blcs 0x1075f0 │ │ │ │ - blls 0x254ee4 │ │ │ │ - bls 0x132314 │ │ │ │ + strls pc, [r0], -r7, asr #22 │ │ │ │ + blcs 0x107730 │ │ │ │ + blls 0x255024 │ │ │ │ + bls 0x132454 │ │ │ │ cdpls 6, 0, cr4, cr4, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4659fe55 │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr], #-476 @ 0xfffffe24 │ │ │ │ - blcs 0x107610 │ │ │ │ - blcc 0x154aec │ │ │ │ - bl 0x385618 │ │ │ │ + blx 0xfe89e92a │ │ │ │ + blcs 0x107750 │ │ │ │ + blcc 0x154c2c │ │ │ │ + bl 0x385758 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d40402 │ │ │ │ - @ instruction: 0x4659fe3d │ │ │ │ + @ instruction: 0x4659fe15 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfef9e81a │ │ │ │ - blcs 0x10764c │ │ │ │ - bls 0x514d84 │ │ │ │ + blx 0x79e95a │ │ │ │ + blcs 0x10778c │ │ │ │ + bls 0x514ec4 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - mcr2 7, 1, pc, cr10, cr4, {6} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr4, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7779801 │ │ │ │ - blls 0x19f900 │ │ │ │ + blls 0x19f7c0 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - mrc2 7, 0, pc, cr12, cr4, {6} │ │ │ │ + ldc2l 7, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7774640 │ │ │ │ - @ instruction: 0xe7b4fb99 │ │ │ │ + @ instruction: 0xe7b4faf9 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd8ff0 │ │ │ │ - @ instruction: 0xe760f95d │ │ │ │ + strb pc, [r0, -r5, ror #18]! @ │ │ │ │ @ instruction: 0xe7f24630 │ │ │ │ andlt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, lr, r0 │ │ │ │ movwls r4, #13978 @ 0x369a │ │ │ │ @@ -213458,164 +213540,164 @@ │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf013d055 │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ push {r1, r2, r4, r6, sl, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec37cd8 │ │ │ │ + bl 0xfec37e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ orrlt r1, r9, #192, 2 @ 0x30 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ orrlt pc, r8, #13565952 @ 0xcf0000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - mcrr2 7, 6, pc, r2, cr15 @ │ │ │ │ + blx 0xfe99ea0e │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - stc2l 7, cr15, [r8, #848] @ 0x350 │ │ │ │ + stc2 7, cr15, [r0, #848]! @ 0x350 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7774638 │ │ │ │ - @ instruction: 0xf76ffde7 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76ffd47 │ │ │ │ + stmdavs r9!, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7744606 │ │ │ │ - strbmi pc, [r0], -fp, lsl #25 @ │ │ │ │ - @ instruction: 0xf8b4f770 │ │ │ │ - blcs 0x2badcc │ │ │ │ + strbmi pc, [r0], -fp, ror #23 @ │ │ │ │ + @ instruction: 0xf814f770 │ │ │ │ + blcs 0x2baf0c │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbhi r5, [r1, #-3401]! @ 0xfffff2b7 │ │ │ │ @ instruction: 0x21c1ad99 │ │ │ │ - @ instruction: 0xf8fef7fd │ │ │ │ + @ instruction: 0xf906f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blmi 0x18b294c │ │ │ │ + blmi 0x18b2a8c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrcc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff59e972 │ │ │ │ + blx 0xd9eab2 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d4682c │ │ │ │ - @ instruction: 0x4602fd79 │ │ │ │ + @ instruction: 0x4602fd51 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - mrc2 7, 1, pc, cr8, cr7, {3} │ │ │ │ + ldc2 7, cr15, [r8, #476] @ 0x1dc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x140139c │ │ │ │ + blmi 0x14014dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfeb9e9c2 │ │ │ │ - blmi 0x11dab5c │ │ │ │ + blx 0x39eb02 │ │ │ │ + blmi 0x11dac9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe69e9ea │ │ │ │ - blmi 0xf9ab34 │ │ │ │ + blx 0xffe9eb28 │ │ │ │ + blmi 0xf9ac74 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, r6, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe19ea12 │ │ │ │ - blmi 0xd5ab0c │ │ │ │ + blx 0xff99eb50 │ │ │ │ + blmi 0xd5ac4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppmi r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1c9ea3a │ │ │ │ - blmi 0xb1aae4 │ │ │ │ + blx 0xff49eb78 │ │ │ │ + blmi 0xb1ac24 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrspl pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x179ea62 │ │ │ │ - blmi 0x8daabc │ │ │ │ + blx 0xfef9eba0 │ │ │ │ + blmi 0x8dabfc │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstppl r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x129ea8a │ │ │ │ - blmi 0x69aa94 │ │ │ │ + blx 0xfea9ebc8 │ │ │ │ + blmi 0x69abd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmne r2!, {r0, r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ andls r4, r1, #24, 8 @ 0x18000000 │ │ │ │ andls r4, r0, fp, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xd9eab2 │ │ │ │ + blx 0xfe59ebf0 │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - cmnppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x171d2a8 │ │ │ │ - addeq pc, r2, ip, asr #7 │ │ │ │ - addeq pc, r2, ip, ror r3 @ │ │ │ │ - addeq pc, r2, r4, asr r3 @ │ │ │ │ - addeq pc, r2, ip, lsr #6 │ │ │ │ - addeq pc, r2, r4, lsl #6 │ │ │ │ - ldrdeq pc, [r2], ip │ │ │ │ - @ instruction: 0x0082f2b4 │ │ │ │ + blx 0x171d3e8 │ │ │ │ addeq pc, r2, ip, lsl #5 │ │ │ │ - eorseq sp, r3, ip, lsl r0 │ │ │ │ + addeq pc, r2, ip, lsr r2 @ │ │ │ │ + addeq pc, r2, r4, lsl r2 @ │ │ │ │ + addeq pc, r2, ip, ror #3 │ │ │ │ + addeq pc, r2, r4, asr #3 │ │ │ │ + umulleq pc, r2, ip, r1 @ │ │ │ │ + addeq pc, r2, r4, ror r1 @ │ │ │ │ + addeq pc, r2, ip, asr #2 │ │ │ │ + eorseq sp, r3, r4, ror #2 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -213630,32 +213712,32 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ + ldrtmi pc, [r1], -r5, ror #24 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x39eb78 │ │ │ │ - blx 0xc9eb5e │ │ │ │ + @ instruction: 0xf96af777 │ │ │ │ + blx 0xfe49ec9c │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -r8, lsl #5 │ │ │ │ - blx 0x151eb7e │ │ │ │ + blx 0xfed1ecbc │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -213663,110 +213745,110 @@ │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - mcrr2 7, 13, pc, ip, cr4 @ │ │ │ │ + stc2 7, cr15, [r4], #-848 @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - andcs pc, r1, r5, lsr sl @ │ │ │ │ + mulcs r1, r5, r9 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d16, d0[7] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7d6fa7d │ │ │ │ + @ instruction: 0xe7d6f9dd │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r2, r9, ror #20] @ │ │ │ │ + strb pc, [r2, r9, asr #19] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - sbfx pc, r5, #20, #15 │ │ │ │ + @ instruction: 0xe7aef9b5 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldr pc, [sl, r1, asr #20] │ │ │ │ + ldr pc, [sl, r1, lsr #19] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - str pc, [r6, sp, lsr #20] │ │ │ │ + str pc, [r6, sp, lsl #19] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe772fa19 │ │ │ │ + @ instruction: 0xe772f979 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [lr, -r5, lsl #20] @ │ │ │ │ + ldrb pc, [lr, -r5, ror #18] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x3a1410 │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ + blmi 0x3a1550 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf168427a │ │ │ │ svclt 0x0000f92b │ │ │ │ - addeq pc, r2, r2, ror r1 @ │ │ │ │ - addeq pc, r2, r2, lsr #2 │ │ │ │ - strdeq pc, [r2], sl │ │ │ │ - ldrdeq pc, [r2], r2 │ │ │ │ - addeq pc, r2, sl, lsr #1 │ │ │ │ - addeq pc, r2, r2, lsl #1 │ │ │ │ - addeq pc, r2, sl, asr r0 @ │ │ │ │ addeq pc, r2, r2, lsr r0 @ │ │ │ │ - eorseq sp, r3, r0, lsr r0 │ │ │ │ + addeq lr, r2, r2, ror #31 │ │ │ │ + @ instruction: 0x0082efba │ │ │ │ + umulleq lr, r2, r2, pc @ │ │ │ │ + addeq lr, r2, sl, ror #30 │ │ │ │ + addeq lr, r2, r2, asr #30 │ │ │ │ + addeq lr, r2, sl, lsl pc │ │ │ │ + strdeq lr, [r2], r2 │ │ │ │ + eorseq sp, r3, r8, ror r1 │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ suble r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ suble r0, r7, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -213781,38 +213863,38 @@ │ │ │ │ ldmib r4, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6423201 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ bfieq r2, r7, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf76f0810 │ │ │ │ - stmdavs lr!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d42000 │ │ │ │ - @ instruction: 0x4631fb5f │ │ │ │ + @ instruction: 0x4631fb37 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8dcf777 │ │ │ │ - blx 0x11edb8 │ │ │ │ + @ instruction: 0xf83cf777 │ │ │ │ + @ instruction: 0xf960f76f │ │ │ │ vadd.i8 d22, d3, d25 │ │ │ │ strmi r0, [r6], -ip, lsr #5 │ │ │ │ - blx 0x99edd8 │ │ │ │ + @ instruction: 0xf982f774 │ │ │ │ @ instruction: 0xf76f4640 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r2, r4, r6, r7, pc}^ @ │ │ │ │ - blpl 0x12dd028 │ │ │ │ - blge 0xfe6c1ddc │ │ │ │ + blpl 0x12dd168 │ │ │ │ + blge 0xfe6c1f1c │ │ │ │ ldmibvc r2, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r7!, {r1, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fc4770 │ │ │ │ - stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, r1, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ @@ -213820,283 +213902,283 @@ │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x59efda │ │ │ │ + blx 0xffb9f118 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7774621 │ │ │ │ - strdcs pc, [r1], -fp │ │ │ │ + andcs pc, r1, fp, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [r6, r3, asr #18] @ │ │ │ │ + ldrb pc, [r6, r3, lsr #17] @ │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - strb pc, [r2, pc, lsr #18] @ │ │ │ │ + strb pc, [r2, pc, lsl #17] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe7aef91b │ │ │ │ + @ instruction: 0xe7aef87b │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldr pc, [sl, r7, lsl #18] │ │ │ │ + ldr pc, [sl, r7, ror #16] │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe786f8f3 │ │ │ │ + @ instruction: 0xe786f853 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - @ instruction: 0xe772f8df │ │ │ │ + @ instruction: 0xe772f83f │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r8], #-2290 @ 0xfffff70e │ │ │ │ ldrtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf7706808 │ │ │ │ - ldrb pc, [lr, -fp, asr #17] @ │ │ │ │ + ldrb pc, [lr, -fp, lsr #16] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x3a1684 │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ + blmi 0x3a17c4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1674242 │ │ │ │ svclt 0x0000fff1 │ │ │ │ - strdeq lr, [r2], lr @ │ │ │ │ - addeq lr, r2, lr, lsr #29 │ │ │ │ - addeq lr, r2, r6, lsl #29 │ │ │ │ - addeq lr, r2, lr, asr lr │ │ │ │ - addeq lr, r2, r6, lsr lr │ │ │ │ - addeq lr, r2, lr, lsl #28 │ │ │ │ - addeq lr, r2, r6, ror #27 │ │ │ │ @ instruction: 0x0082edbe │ │ │ │ - eorseq sp, r3, r4, asr #32 │ │ │ │ + addeq lr, r2, lr, ror #26 │ │ │ │ + addeq lr, r2, r6, asr #26 │ │ │ │ + addeq lr, r2, lr, lsl sp │ │ │ │ + strdeq lr, [r2], r6 │ │ │ │ + addeq lr, r2, lr, asr #25 │ │ │ │ + addeq lr, r2, r6, lsr #25 │ │ │ │ + addeq lr, r2, lr, ror ip │ │ │ │ + eorseq sp, r3, ip, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ vaddl.u8 q10, d4, d8 │ │ │ │ @ instruction: 0xf1bc1c03 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ ldcls 0, cr8, [r0], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ movwls r8, #12487 @ 0x30c7 │ │ │ │ - mvnvc pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpne r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r1, r0 │ │ │ │ - blcs 0x147ea4 │ │ │ │ + blcs 0x147fe4 │ │ │ │ rschi pc, r7, r0 │ │ │ │ - @ instruction: 0xf8c8f76f │ │ │ │ + @ instruction: 0xf828f76f │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [sl], r0, lsl #13 │ │ │ │ @ instruction: 0xf7746819 │ │ │ │ - stccs 8, cr15, [r5], {229} @ 0xe5 │ │ │ │ + stccs 8, cr15, [r5], {69} @ 0x45 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ - cmppvc ip, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0x03a4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - strmi pc, [r4], -r7, lsl #26 │ │ │ │ - @ instruction: 0xf848f76f │ │ │ │ + strmi pc, [r4], -r7, ror #24 │ │ │ │ + @ instruction: 0xffa8f76e │ │ │ │ andls r4, r5, r8, ror fp │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1681 @ 0xfffff96f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ - bl 0x162508 │ │ │ │ + bl 0x162648 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ strtmi r4, [r1], -r2, lsl #8 │ │ │ │ stmdavs r0!, {r2, sl, ip, pc} │ │ │ │ - @ instruction: 0xf81af770 │ │ │ │ - blcs 0x1c7f0c │ │ │ │ + @ instruction: 0xff7af76f │ │ │ │ + blcs 0x1c804c │ │ │ │ addhi pc, r5, r0 │ │ │ │ - @ instruction: 0xf82cf76f │ │ │ │ - @ instruction: 0xf76f4605 │ │ │ │ - @ instruction: 0xf8daf829 │ │ │ │ + @ instruction: 0xff8cf76e │ │ │ │ + @ instruction: 0xf76e4605 │ │ │ │ + @ instruction: 0xf8daff89 │ │ │ │ strmi r4, [r6], -r0 │ │ │ │ andcs r4, r0, r9, asr r6 │ │ │ │ - @ instruction: 0xf9e2f7d4 │ │ │ │ + @ instruction: 0xf9baf7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - blmi 0x1a21070 │ │ │ │ + blmi 0x1a20f30 │ │ │ │ ldrbtmi r9, [fp], #-2064 @ 0xfffff7f0 │ │ │ │ stmdacs r1, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ tstls r0, r1, asr #8 │ │ │ │ @ instruction: 0xf645bf0b │ │ │ │ @ instruction: 0xf6456164 │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xffecf76f │ │ │ │ + @ instruction: 0xff4cf76f │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ andcs r9, r0, r3, lsl #18 │ │ │ │ - @ instruction: 0xf9bef7d4 │ │ │ │ + @ instruction: 0xf996f7d4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - blmi 0x15e11d8 │ │ │ │ + blmi 0x15e1098 │ │ │ │ @ instruction: 0x11bcf646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrbtmi r9, [fp], #-2564 @ 0xfffff5fc │ │ │ │ ldmdavs r0, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ - bl 0x307f68 │ │ │ │ + bl 0x3080a8 │ │ │ │ @ instruction: 0xf8cd0c02 │ │ │ │ ldrmi ip, [r3], #-0 │ │ │ │ @ instruction: 0xf76f461a │ │ │ │ - andcs pc, r1, sp, asr #31 │ │ │ │ + andcs pc, r1, sp, lsr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ ldclvs 4, cr15, [r0], #-120 @ 0xffffff88 │ │ │ │ @ instruction: 0xf01ed009 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ - b 0x118d0dc │ │ │ │ + b 0x118d21c │ │ │ │ @ instruction: 0xf01e0e03 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strbtmi sl, [r0], -lr, asr #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - strb pc, [ip, -r9, asr #25] @ │ │ │ │ + @ instruction: 0xe74cfcd1 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded043 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ strbtmi sl, [r0], -lr, lsr #30 │ │ │ │ @ instruction: 0xf76ee7de │ │ │ │ - @ instruction: 0x4606ffdb │ │ │ │ - @ instruction: 0xffd8f76e │ │ │ │ + @ instruction: 0x4606ff3b │ │ │ │ + @ instruction: 0xff38f76e │ │ │ │ ldrdpl pc, [r0], -sl │ │ │ │ ldrbmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - @ instruction: 0x4629f95d │ │ │ │ + @ instruction: 0x4629f935 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf97cf777 │ │ │ │ + @ instruction: 0xf8dcf777 │ │ │ │ @ instruction: 0xf6454b23 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf859681b │ │ │ │ - bl 0x16941c │ │ │ │ + bl 0x16955c │ │ │ │ andls r0, r0, r8 │ │ │ │ ldrtmi r1, [sl], #-2227 @ 0xfffff74d │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8daff6f │ │ │ │ + @ instruction: 0xf8dafecf │ │ │ │ stmdbls r3, {lr} │ │ │ │ @ instruction: 0xf7d42001 │ │ │ │ - strtmi pc, [r1], -r1, asr #18 │ │ │ │ + @ instruction: 0x4621f919 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x11f210 │ │ │ │ + @ instruction: 0xf960f777 │ │ │ │ @ instruction: 0xf76ee781 │ │ │ │ - @ instruction: 0xf642ffe1 │ │ │ │ + @ instruction: 0xf642ff41 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ vcge.s8 d18, d19, d7 │ │ │ │ strmi r0, [r0], ip, lsr #5 │ │ │ │ ldmdavs r9, {r1, r3, r4, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xfffef773 │ │ │ │ + @ instruction: 0xff5ef773 │ │ │ │ @ instruction: 0xf89ee717 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ @ instruction: 0xf63f0f02 │ │ │ │ strbtmi sl, [r0], -r8, ror #29 │ │ │ │ vaba.s8 d30, d29, d8 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ - blmi 0x261530 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ + blmi 0x261670 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf986f19f │ │ │ │ - @ instruction: 0x0082ecbe │ │ │ │ - addeq lr, r2, lr, ror #24 │ │ │ │ - addeq lr, r2, lr, lsl ip │ │ │ │ - addeq lr, r2, lr, asr fp │ │ │ │ - eorseq sp, r3, ip, asr r0 │ │ │ │ + addeq lr, r2, lr, ror fp │ │ │ │ + addeq lr, r2, lr, lsr #22 │ │ │ │ + ldrdeq lr, [r2], lr @ │ │ │ │ + addeq lr, r2, lr, lsl sl │ │ │ │ + eorseq sp, r3, r4, lsr #3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, sp, asr #17 │ │ │ │ stmdbvs fp, {r0, r2, r3, r8, r9, ip, sp, pc} │ │ │ │ - blcs 0x8f255c │ │ │ │ + blcs 0x8f269c │ │ │ │ stmvs fp, {r0, r2, r3, r4, sl, fp, ip, lr, pc} │ │ │ │ tstle r1, pc, lsl #22 │ │ │ │ stmiblt r3, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ movwcs r1, #4304 @ 0x10d0 │ │ │ │ @ instruction: 0xf8804606 │ │ │ │ vaddl.u8 , d17, d0 │ │ │ │ @@ -214109,96 +214191,96 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ + stc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34630 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xf2f18 │ │ │ │ + stmdbvs r3!, {r0, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xf3058 │ │ │ │ @ instruction: 0xf896d15c │ │ │ │ ldrhlt r3, [r3, -lr] │ │ │ │ - blcs 0x43b7b0 │ │ │ │ + blcs 0x43b8f0 │ │ │ │ @ instruction: 0xf76ed05d │ │ │ │ - stccs 15, cr15, [r0, #-4] │ │ │ │ + stccs 14, cr15, [r0, #-388] @ 0xfffffe7c │ │ │ │ stclle 6, cr4, [r4, #-516] @ 0xfffffdfc │ │ │ │ - bne 0xfea1ee3c │ │ │ │ - bcs 0xfe6de038 │ │ │ │ + bne 0xfea1ef7c │ │ │ │ + bcs 0xfe6de178 │ │ │ │ eor r2, r1, r0, lsl #14 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale sp!, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r9], -r2, ror #5 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c74642 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-0 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 7, 4, pc, cr12, cr6, {3} @ │ │ │ │ + stc2l 7, cr15, [ip, #472]! @ 0x1d8 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ strcc r4, [r1, -r0, asr #12] │ │ │ │ - @ instruction: 0xff68f773 │ │ │ │ + mcr2 7, 6, pc, cr8, cr3, {3} @ │ │ │ │ @ instruction: 0xd01c42bd │ │ │ │ stmdacs r0, {r5, r6, fp, sp, lr} │ │ │ │ stmdbvs r1!, {r1, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xf88cf7d4 │ │ │ │ + @ instruction: 0xf864f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d6fe09 │ │ │ │ + @ instruction: 0xf8d6fd69 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x622224 │ │ │ │ + blcs 0x622364 │ │ │ │ rsccs sp, r2, #60, 16 @ 0x3c0000 │ │ │ │ andls r4, r0, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0x46424630 │ │ │ │ - blx 0xff31f4d6 │ │ │ │ + blx 0xfe19f616 │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ - @ instruction: 0xff14f7c3 │ │ │ │ + cdp2 7, 12, cr15, cr14, cr3, {6} │ │ │ │ @ instruction: 0xf7c64630 │ │ │ │ - str pc, [r1, r3, ror #26] │ │ │ │ + usad8 r1, sp, sp │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff36f773 │ │ │ │ + mrc2 7, 4, pc, cr6, cr3, {3} │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ addsle r2, lr, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 7, cr15, cr4, cr15, {3} │ │ │ │ + ldc2l 7, cr15, [r4, #444] @ 0x1bc │ │ │ │ adceq lr, sl, r7, lsl #15 │ │ │ │ subsmi r4, r2, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - bfi pc, r5, (invalid: 30:14) @ │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + @ instruction: 0xe7cefe75 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + addscs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf19f32cd │ │ │ │ svclt 0x0000f8a7 │ │ │ │ - addeq lr, r2, lr, ror #18 │ │ │ │ - eorseq sp, r3, ip, rrx │ │ │ │ + addeq lr, r2, lr, lsr #16 │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ @ instruction: 0xf89d681b │ │ │ │ @@ -214210,102 +214292,102 @@ │ │ │ │ @ instruction: 0x4326432e │ │ │ │ @ instruction: 0xf10006f6 │ │ │ │ @ instruction: 0xf8d080ae │ │ │ │ @ instruction: 0xf01360b4 │ │ │ │ tstle r7, r0, ror r3 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d080c1 │ │ │ │ - blcs 0xed978 │ │ │ │ + blcs 0xedab8 │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ strmi r9, [r7], -r4, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r1, r0, r8 │ │ │ │ - blx 0xffc9f6a8 │ │ │ │ + blx 0xffc9f7e8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-48] @ 0xffffffd0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ adchi pc, fp, r0 │ │ │ │ ldrsbtcc pc, [r8], r7 @ │ │ │ │ - b 0x14c7f18 │ │ │ │ + b 0x14c8058 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6429303 │ │ │ │ vabdl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf76e2797 │ │ │ │ - strmi pc, [r1], pc, asr #28 │ │ │ │ - cdp2 7, 4, cr15, cr12, cr14, {3} │ │ │ │ + strmi pc, [r1], pc, lsr #27 │ │ │ │ + stc2 7, cr15, [ip, #440]! @ 0x1b8 │ │ │ │ @ instruction: 0xf76e9001 │ │ │ │ - strmi pc, [r0], r9, asr #28 │ │ │ │ - cdp2 7, 7, cr15, cr10, cr14, {3} │ │ │ │ + strmi pc, [r0], r9, lsr #27 │ │ │ │ + ldc2l 7, cr15, [sl, #440] @ 0x1b8 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - mrc2 7, 4, pc, cr12, cr3, {3} │ │ │ │ + ldc2l 7, cr15, [ip, #460]! @ 0x1cc │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - @ instruction: 0xffc6f7d3 │ │ │ │ + @ instruction: 0xff9ef7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - @ instruction: 0xf8d7ffe5 │ │ │ │ + @ instruction: 0xf8d7ff45 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - @ instruction: 0x4659ffbb │ │ │ │ + uadd8mi pc, r9, r3 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xffdaf776 │ │ │ │ - blls 0x186f44 │ │ │ │ + @ instruction: 0xff3af776 │ │ │ │ + blls 0x187084 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r4, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - @ instruction: 0xffa6f7d3 │ │ │ │ + @ instruction: 0xff7ef7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ - @ instruction: 0xf7774640 │ │ │ │ - blls 0x11f900 │ │ │ │ + @ instruction: 0xf7764640 │ │ │ │ + blls 0x1217c0 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x362b88 │ │ │ │ + bl 0x362cc8 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - @ instruction: 0xff8ef7d3 │ │ │ │ + @ instruction: 0xff66f7d3 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf7764648 │ │ │ │ - blls 0x1e1650 │ │ │ │ + blls 0x1e1510 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d34611 │ │ │ │ - usub16mi pc, r9, fp @ │ │ │ │ + usaxmi pc, r9, r3 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - @ instruction: 0xff9af776 │ │ │ │ - blcs 0x1083cc │ │ │ │ + mrc2 7, 7, pc, cr10, cr6, {3} │ │ │ │ + blcs 0x10850c │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - ldrbmi pc, [r9], -sp, ror #30 @ │ │ │ │ + ldrbmi pc, [r9], -r5, asr #30 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff8cf776 │ │ │ │ + mcr2 7, 7, pc, cr12, cr6, {3} @ │ │ │ │ @ instruction: 0x4610e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfec9f7e4 │ │ │ │ + blx 0xfee9f924 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ andcs sl, r1, r0, ror #30 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -214334,15 +214416,15 @@ │ │ │ │ ldrsbt pc, [r8], r0 @ │ │ │ │ svceq 0x0000f1be │ │ │ │ pkhbtmi sp, sl, sp, lsl #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x4691461d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ @ instruction: 0x4671b339 │ │ │ │ - blx 0x21f87c │ │ │ │ + blx 0x21f9bc │ │ │ │ andcs fp, r1, r8, lsr fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mul r7, lr, r8 │ │ │ │ @@ -214354,145 +214436,145 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d0d7 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - strmi pc, [r7], -r3, lsr #26 │ │ │ │ - stc2 7, cr15, [r0, #-440]! @ 0xfffffe48 │ │ │ │ + strmi pc, [r7], -r3, lsl #25 │ │ │ │ + stc2 7, cr15, [r0], {110} @ 0x6e │ │ │ │ @ instruction: 0xf76e4606 │ │ │ │ - andls pc, r0, sp, lsl sp @ │ │ │ │ - stc2 7, cr15, [r2, #440] @ 0x1b8 │ │ │ │ + andls pc, r0, sp, ror ip @ │ │ │ │ + stc2l 7, cr15, [r2], #440 @ 0x1b8 │ │ │ │ vadd.i8 d22, d3, d17 │ │ │ │ andls r0, r1, ip, lsr #5 │ │ │ │ - stc2 7, cr15, [r4, #460]! @ 0x1cc │ │ │ │ + stc2 7, cr15, [r4, #-460] @ 0xfffffe34 │ │ │ │ stmdavs r5!, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strmi pc, [r2], -pc, asr #29 │ │ │ │ + strmi pc, [r2], -r7, lsr #29 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - stc2 7, cr15, [r4], {118} @ 0x76 │ │ │ │ + blx 0x1a1f832 │ │ │ │ stmdavs r4!, {r0, r1, r5, r7, r9, sl, lr} │ │ │ │ stmdbls ip, {sp} │ │ │ │ - mcr2 7, 6, pc, cr4, cr3, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr12, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764630 │ │ │ │ - @ instruction: 0xf1b8fbf9 │ │ │ │ + @ instruction: 0xf1b8fb59 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ ldrtmi r9, [r2], -r0, lsl #26 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mrc2 7, 5, pc, cr0, cr3, {6} │ │ │ │ + mcr2 7, 4, pc, cr8, cr3, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764628 │ │ │ │ - @ instruction: 0xe798fc99 │ │ │ │ + @ instruction: 0xe798fbf9 │ │ │ │ ldrdmi pc, [r0], -fp │ │ │ │ andcs r4, r0, r9, asr #12 │ │ │ │ - mcr2 7, 5, pc, cr4, cr3, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr12, cr3, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7769800 │ │ │ │ - ubfx pc, r9, #23, #2 │ │ │ │ + @ instruction: 0xe7e1fb39 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ @ instruction: 0xf0144008 │ │ │ │ @ instruction: 0xf0000ce0 │ │ │ │ ldcls 0, cr8, [r1], {183} @ 0xb7 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ ldcls 0, cr8, [r1], {174} @ 0xae │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ ldrmi r8, [sl], sp, asr #1 │ │ │ │ - mvnvc pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpne r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ @ instruction: 0x3070f893 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ stmdbcs r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - blcs 0x148618 │ │ │ │ + blcs 0x148758 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ - ldc2 7, cr15, [r0, #-440] @ 0xfffffe48 │ │ │ │ + ldc2l 7, cr15, [r0], #-440 @ 0xfffffe48 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - andcs pc, r0, sp, lsr #26 │ │ │ │ - @ instruction: 0xf956f76f │ │ │ │ + andcs pc, r0, sp, lsl #25 │ │ │ │ + @ instruction: 0xf8b6f76f │ │ │ │ andls r2, r4, r5, lsl #24 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - cmppvc ip, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0x03a4f648 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf76f5d18 │ │ │ │ - strmi pc, [r4], -fp, asr #18 │ │ │ │ - stc2 7, cr15, [ip], {110} @ 0x6e │ │ │ │ + strmi pc, [r4], -fp, lsr #17 │ │ │ │ + blx 0xffc1f90e │ │ │ │ andls r4, r3, sl, lsl #23 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1680 @ 0xfffff970 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf64618a3 │ │ │ │ @ instruction: 0xf2c014bc │ │ │ │ ldmibne r1, {r2, r4, r7, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r4, [r2], #-1569 @ 0xfffff9df │ │ │ │ @ instruction: 0xf76f6820 │ │ │ │ - blls 0x560bbc │ │ │ │ + blls 0x560a7c │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ @ instruction: 0xf76e8095 │ │ │ │ - @ instruction: 0x4605fc71 │ │ │ │ - stc2l 7, cr15, [lr], #-440 @ 0xfffffe48 │ │ │ │ + @ instruction: 0x4605fbd1 │ │ │ │ + blx 0xff49f94a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ ldrbmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r7, lsr #28 │ │ │ │ + @ instruction: 0x4621fdff │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfea1f842 │ │ │ │ - bls 0x1f4844 │ │ │ │ + blx 0x21f982 │ │ │ │ + bls 0x1f4984 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stccs 12, cr9, [r1], {17} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r1, r2, lsl #22 │ │ │ │ movweq lr, #6917 @ 0x1b05 │ │ │ │ andeq lr, r6, #1024 @ 0x400 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ suble r0, ip, r0, lsl #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adcshi pc, r1, r0 │ │ │ │ mvnvs pc, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - @ instruction: 0xf8d9fc59 │ │ │ │ + @ instruction: 0xf8d9fbb9 │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d39910 │ │ │ │ - @ instruction: 0x4621fdff │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xffb1f892 │ │ │ │ + blx 0x131f9d2 │ │ │ │ @ instruction: 0xf6464b63 │ │ │ │ vsra.s64 d17, d28, #64 │ │ │ │ - bls 0x162114 │ │ │ │ + bls 0x162254 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8586810 │ │ │ │ - blls 0x1a9adc │ │ │ │ + blls 0x1a9c1c │ │ │ │ @ instruction: 0x0c02eb07 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - stc2 7, cr15, [lr], {111} @ 0x6f │ │ │ │ + blx 0x1c9f9de │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8de8ff0 │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @@ -214501,96 +214583,96 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf01e8ff0 │ │ │ │ @ instruction: 0xf47f0c0e │ │ │ │ ldrbeq sl, [ip], r4, asr #30 │ │ │ │ @ instruction: 0xe740d4f0 │ │ │ │ - @ instruction: 0xf916f7fc │ │ │ │ + @ instruction: 0xf91ef7fc │ │ │ │ @ instruction: 0xf1bbe751 │ │ │ │ rsbsle r0, r4, r0, lsl #30 │ │ │ │ mvnseq pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76f6808 │ │ │ │ - ldr pc, [r2, sp, lsl #24]! │ │ │ │ + ldr pc, [r2, sp, ror #22]! │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded04f │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @ instruction: 0xf47f0c70 │ │ │ │ ldrb sl, [r5, r8, lsr #30] │ │ │ │ - mrrc2 7, 6, pc, r2, cr14 @ │ │ │ │ + blx 0xfed9fa52 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ ldrmi r4, [r9], r7, lsl #12 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - strb pc, [r0, -pc, ror #24] @ │ │ │ │ - ldc2 7, cr15, [r0], {110} @ 0x6e │ │ │ │ + strb pc, [r0, -pc, asr #23] @ │ │ │ │ + blx 0x1d1fa6e │ │ │ │ @ instruction: 0xf76e4605 │ │ │ │ - strmi pc, [r6], -sp, lsl #24 │ │ │ │ - blx 0xff69f93a │ │ │ │ + strmi pc, [r6], -sp, ror #22 │ │ │ │ + blx 0xe9fa7a │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ andls r4, r5, r1, asr r6 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r1], -pc, lsl #27 │ │ │ │ + strtmi pc, [r1], -r7, ror #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #472]! @ 0x1d8 │ │ │ │ - bls 0x1f484c │ │ │ │ + stc2 7, cr15, [lr, #-472] @ 0xfffffe28 │ │ │ │ + bls 0x1f498c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r8, asr r8 @ │ │ │ │ stmdane fp!, {r4, r6, fp, ip}^ │ │ │ │ ldrtmi r1, [r9], #-2442 @ 0xfffff676 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf647d027 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xff31f982 │ │ │ │ + blx 0xb1fac2 │ │ │ │ ldrtmi r9, [r1], -r5, lsl #26 │ │ │ │ @ instruction: 0xf77a4628 │ │ │ │ - @ instruction: 0xf8d9fd91 │ │ │ │ + @ instruction: 0xf8d9fcf1 │ │ │ │ ldmdbls r0, {lr} │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r9, ror #26 │ │ │ │ + strtmi pc, [r1], -r1, asr #26 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x159f9be │ │ │ │ + blx 0xfed9fafc │ │ │ │ @ instruction: 0xf89ee768 │ │ │ │ @ instruction: 0xf00ee007 │ │ │ │ @ instruction: 0xf1be0e0f │ │ │ │ stmible r5, {r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf647e6d5 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfeb1f9c2 │ │ │ │ + blx 0x31fb02 │ │ │ │ @ instruction: 0xf647e74d │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe91f9d2 │ │ │ │ + blx 0x11fb12 │ │ │ │ vaba.s8 q15, q12, q3 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe71f9e2 │ │ │ │ + blx 0xfff1fb20 │ │ │ │ vaba.s8 d30, d13, d29 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ - blmi 0x261cf0 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ + blmi 0x261e30 │ │ │ │ adcne pc, r1, #64, 4 │ │ │ │ stc2 1, cr15, [r6, #632]! @ 0x278 │ │ │ │ - addeq lr, r2, r6, asr #10 │ │ │ │ - strdeq lr, [r2], r8 │ │ │ │ - addeq lr, r2, r0, lsr #9 │ │ │ │ - addeq lr, r2, r8, asr #7 │ │ │ │ - eorseq sp, r3, ip, asr r0 │ │ │ │ + addeq lr, r2, r6, lsl #8 │ │ │ │ + @ instruction: 0x0082e3b8 │ │ │ │ + addeq lr, r2, r0, ror #6 │ │ │ │ + addeq lr, r2, r8, lsl #5 │ │ │ │ + eorseq sp, r3, r4, lsr #3 │ │ │ │ ldmvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ mvnseq pc, #19 │ │ │ │ push {r0, r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf44f4ff0 │ │ │ │ - bl 0xfec38e68 │ │ │ │ + bl 0xfec38fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r4, r5, r7, r8, r9, sl, fp} │ │ │ │ stccs 0, cr11, [r3], {137} @ 0x89 │ │ │ │ stccs 0, cr13, [r1], {72} @ 0x48 │ │ │ │ addshi pc, fp, r0 │ │ │ │ ldrmi r6, [fp], fp, asr #16 │ │ │ │ movwls r6, #14475 @ 0x388b │ │ │ │ @@ -214602,201 +214684,201 @@ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ @ instruction: 0xf0002c03 │ │ │ │ @ instruction: 0xf6428090 │ │ │ │ vabal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf76e2597 │ │ │ │ - strdls pc, [r5], -r7 │ │ │ │ - blx 0xf1fa76 │ │ │ │ + andls pc, r5, r7, asr pc @ │ │ │ │ + blx 0xfe71fbb4 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4607fb35 │ │ │ │ - blx 0xd9fa82 │ │ │ │ + @ instruction: 0x4607fa95 │ │ │ │ + blx 0xfe59fbc0 │ │ │ │ stmdbls r3, {r1, r2, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - ldrtmi pc, [r1], -fp, ror #25 @ │ │ │ │ + ldrtmi pc, [r1], -r3, asr #25 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1b1fab8 │ │ │ │ + @ instruction: 0xf9c8f776 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r9], -r1, ror #25 │ │ │ │ + @ instruction: 0x4629fcb9 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x189facc │ │ │ │ + @ instruction: 0xf9bef776 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale lr!, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ tsteq lr, r1, lsl #2 │ │ │ │ sbcseq r0, r9, r6, lsr #32 │ │ │ │ @ instruction: 0xf4126812 │ │ │ │ andle r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf012684d │ │ │ │ stmiavs pc, {r1, r2, r3, r8, r9}^ @ │ │ │ │ strtmi r6, [fp], lr, lsl #17 │ │ │ │ @ instruction: 0x960346ba │ │ │ │ - b 0x12563ec │ │ │ │ + b 0x125652c │ │ │ │ teqmi sl, #1610612736 @ 0x60000000 │ │ │ │ strle r0, [sp, #1746]! @ 0x6d2 │ │ │ │ andlt r4, r9, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffc9fb08 │ │ │ │ + blx 0x149fc48 │ │ │ │ teqpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r0, r2, r9, sl, lr} │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - blls 0x261188 │ │ │ │ + blls 0x261048 │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7758700 │ │ │ │ - @ instruction: 0x2c01fa21 │ │ │ │ + @ instruction: 0x2c01f981 │ │ │ │ sbcshi pc, fp, r0 │ │ │ │ ldrbmi r9, [r1], -r3, lsl #22 │ │ │ │ ldmdavs ip, {sp} │ │ │ │ - ldc2 7, cr15, [r0], {211} @ 0xd3 │ │ │ │ + stc2l 7, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7764621 │ │ │ │ - andcs pc, r1, r9, ror sl @ │ │ │ │ + ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd0f7fb │ │ │ │ + @ instruction: 0xffd8f7fb │ │ │ │ @ instruction: 0xf8d2e775 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ rsbsle r6, r2, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ @ instruction: 0xf47f0370 │ │ │ │ ssaxmi sl, r8, fp │ │ │ │ @ instruction: 0x2100e7b1 │ │ │ │ - @ instruction: 0xff84f76e │ │ │ │ + cdp2 7, 14, cr15, cr4, cr14, {3} │ │ │ │ @ instruction: 0xf76e9005 │ │ │ │ - pkhtbmi pc, r1, pc, asr #21 @ │ │ │ │ - blx 0xff81fb94 │ │ │ │ + @ instruction: 0x4681fa3f │ │ │ │ + blx 0x101fcd4 │ │ │ │ @ instruction: 0xf76e4680 │ │ │ │ - @ instruction: 0x4604fad9 │ │ │ │ - blx 0xff69fba0 │ │ │ │ + @ instruction: 0x4604fa39 │ │ │ │ + blx 0xe9fce0 │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - @ instruction: 0x4606fad3 │ │ │ │ + @ instruction: 0x4606fa33 │ │ │ │ @ instruction: 0xf76e9007 │ │ │ │ - @ instruction: 0xf649facf │ │ │ │ + @ instruction: 0xf649fa2f │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46052397 │ │ │ │ ldrtmi r9, [r8], -r6 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fca7 │ │ │ │ + @ instruction: 0xf649fc07 │ │ │ │ vbic.i32 d22, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0x46302397 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - @ instruction: 0xf649fcd7 │ │ │ │ + @ instruction: 0xf649fc37 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ @ instruction: 0x46282397 │ │ │ │ strne pc, [r4, #1602]! @ 0x642 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf77a6819 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs lr!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r1, r3, lsl #18 │ │ │ │ @ instruction: 0xf7d39503 │ │ │ │ - @ instruction: 0x4631fc37 │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #24 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrrc2 7, 7, pc, r6, cr6 @ │ │ │ │ + blx 0xfee9fd62 │ │ │ │ ldrbmi r6, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d32001 │ │ │ │ - strtmi pc, [r9], -sp, lsr #24 │ │ │ │ + strtmi pc, [r9], -r5, lsl #24 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcrr2 7, 7, pc, ip, cr6 @ │ │ │ │ + blx 0xfec1fd76 │ │ │ │ ldmdavs fp, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldmdale r2, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x6e028a93 │ │ │ │ - blx 0xfe59fc28 │ │ │ │ + @ instruction: 0xf9f2f76e │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7761206 │ │ │ │ - blls 0x261570 │ │ │ │ + blls 0x261430 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - blls 0x1e1788 │ │ │ │ + blls 0x1e1648 │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -fp, lsl #24 │ │ │ │ + strmi pc, [r2], -r3, ror #23 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [sl], {118} @ 0x76 │ │ │ │ + stc2 7, cr15, [sl], #-472 @ 0xfffffe28 │ │ │ │ ldmibvc r2, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ @ instruction: 0xf63f2a02 │ │ │ │ ldrmi sl, [r8], -r7, ror #29 │ │ │ │ @ instruction: 0xf649e73d │ │ │ │ vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8cd2397 │ │ │ │ ldrtmi r8, [sp], -r0 │ │ │ │ strbmi r9, [r9], -r1, lsl #14 │ │ │ │ andcs r9, r9, r5, lsl #30 │ │ │ │ @ instruction: 0x463b681a │ │ │ │ - @ instruction: 0xf976f775 │ │ │ │ - blx 0xc1fc8c │ │ │ │ + @ instruction: 0xf8d6f775 │ │ │ │ + @ instruction: 0xf98cf76e │ │ │ │ teqpvs r4, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sl, {r7, r9, sl, lr} │ │ │ │ movtvs pc, #1609 @ 0x649 @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf7736819 │ │ │ │ - ldrtmi pc, [fp], -r5, asr #24 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsr #23 @ │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ strls r2, [r1, #-3] │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf95ef775 │ │ │ │ + @ instruction: 0xf8bef775 │ │ │ │ @ instruction: 0xf649e73b │ │ │ │ vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, r9, sp}^ │ │ │ │ strbmi r8, [r9], -r0, lsl #14 │ │ │ │ andcs r9, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf7756812 │ │ │ │ - @ instruction: 0xe72ef951 │ │ │ │ + @ instruction: 0xe72ef8b1 │ │ │ │ subvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strhi lr, [r0, -sp, asr #19] │ │ │ │ - blls 0x233850 │ │ │ │ + blls 0x233990 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xf944f775 │ │ │ │ + @ instruction: 0xf8a4f775 │ │ │ │ strbmi lr, [r9], -r1, lsr #14 │ │ │ │ @ instruction: 0xf64f4648 │ │ │ │ - @ instruction: 0xf77572ff │ │ │ │ - ldr pc, [sp, -fp, lsl #16] │ │ │ │ + @ instruction: 0xf77472ff │ │ │ │ + ldr pc, [sp, -fp, ror #30] │ │ │ │ ldrtmi r9, [sl], -r5, lsl #28 │ │ │ │ andcs r4, r9, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf7798004 │ │ │ │ - @ instruction: 0xf76efdd7 │ │ │ │ - @ instruction: 0x4607fa1b │ │ │ │ + @ instruction: 0xf76efd37 │ │ │ │ + @ instruction: 0x4607f97b │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - stc2l 7, cr15, [r6, #-472] @ 0xfffffe28 │ │ │ │ + stc2 7, cr15, [r6], #472 @ 0x1d8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7799400 │ │ │ │ - str pc, [r6, r7, asr #27] │ │ │ │ + str pc, [r6, r7, lsr #26] │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [lr, #484]! @ 0x1e4 │ │ │ │ - blls 0x25bd84 │ │ │ │ + ldc2 7, cr15, [lr, #-484] @ 0xfffffe1c │ │ │ │ + blls 0x25bec4 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r3, sp}^ │ │ │ │ @ instruction: 0xf7799800 │ │ │ │ - @ instruction: 0xe774fdb5 │ │ │ │ + @ instruction: 0xe774fd15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldmdavs ip, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0x7c14ea5f │ │ │ │ @@ -214817,75 +214899,75 @@ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76e2497 │ │ │ │ - strmi pc, [r0], sp, lsl #19 │ │ │ │ - @ instruction: 0xf98af76e │ │ │ │ + strmi pc, [r0], sp, ror #17 │ │ │ │ + @ instruction: 0xf8eaf76e │ │ │ │ @ instruction: 0xf76e4607 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - @ instruction: 0x4631fb3f │ │ │ │ + @ instruction: 0x4631fb17 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf776 │ │ │ │ + @ instruction: 0xf81cf776 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - blx 0xe1ff92 │ │ │ │ + blx 0x4200d2 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf1bbf8b1 │ │ │ │ + @ instruction: 0xf1bbf811 │ │ │ │ cmple sp, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - strmi pc, [r2], -r5, lsr #22 │ │ │ │ + @ instruction: 0x4602fafd │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - @ instruction: 0xf8a2f776 │ │ │ │ - blcs 0x108c80 │ │ │ │ + @ instruction: 0xf802f776 │ │ │ │ + blcs 0x108dc0 │ │ │ │ @ instruction: 0xf76ed137 │ │ │ │ - @ instruction: 0x9c05f9c3 │ │ │ │ + @ instruction: 0x9c05f923 │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xf9e4f773 │ │ │ │ + @ instruction: 0xf944f773 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61a4f246 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x306ca4 │ │ │ │ + bl 0x306de4 │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf980f76f │ │ │ │ + @ instruction: 0xf8e0f76f │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - blx 0xfff20008 │ │ │ │ + blx 0xff520148 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - andcs pc, r1, r1, ror #17 │ │ │ │ + andcs pc, r1, r1, asr #16 │ │ │ │ andcs lr, r0, r7, lsl #15 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 7, 1, pc, cr8, cr11, {7} │ │ │ │ + mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ @ instruction: 0xf04fe78f │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734650 │ │ │ │ - strb pc, [r0, fp, ror #22] @ │ │ │ │ + strb pc, [r0, fp, asr #21] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x1a1feca │ │ │ │ + blx 0xff220008 │ │ │ │ svclt 0x0000e7aa │ │ │ │ - ldrdeq sp, [r2], r8 │ │ │ │ + umulleq sp, r2, r8, sp │ │ │ │ @ instruction: 0xf8d26d02 │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andle r6, sl, r0, ror r3 │ │ │ │ @ instruction: 0xf4136853 │ │ │ │ tstle fp, r0, ror r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -214894,251 +214976,251 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3!, {r1, r9, fp, sp}^ │ │ │ │ ldrsbtcc pc, [r4], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrsbtcs pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39348 │ │ │ │ + bl 0xfec39488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp}^ │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ @ instruction: 0xf8d0680b │ │ │ │ @ instruction: 0x461d10d0 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ suble r2, r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ movlt pc, #9408 @ 0x24c0 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xf8daf76e │ │ │ │ + @ instruction: 0xf83af76e │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - blx 0xfe6200d0 │ │ │ │ + blx 0x1c20210 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754629 │ │ │ │ - @ instruction: 0xf76effc9 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76eff29 │ │ │ │ + stmdavs r1!, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ @ instruction: 0xf7739003 │ │ │ │ - blmi 0x6206fc │ │ │ │ + blmi 0x6205bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ ldmpl r3, {r2, r4, r7, r8}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf76f461a │ │ │ │ - stmdavs r4!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76e461a │ │ │ │ + stmdavs r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r9, lsr r6 │ │ │ │ - blx 0x1d20118 │ │ │ │ + blx 0x1320258 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7764630 │ │ │ │ - andcs pc, r1, r9, asr r8 @ │ │ │ │ + @ instruction: 0xf7754630 │ │ │ │ + @ instruction: 0x2001ffb9 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf7fbbdf0 │ │ │ │ - @ instruction: 0xe7bcfdb1 │ │ │ │ - @ instruction: 0x0082ddbe │ │ │ │ + @ instruction: 0xe7bcfdb9 │ │ │ │ + addeq sp, r2, lr, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrsb pc, [r0], #-128 @ 0xffffff80 @ │ │ │ │ @ instruction: 0xf8deb087 │ │ │ │ - b 0x18b2220 │ │ │ │ + b 0x18b2360 │ │ │ │ @ instruction: 0xf0007c14 │ │ │ │ @ instruction: 0xf8de808e │ │ │ │ @ instruction: 0xf41ee000 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf8d08088 │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d0808b │ │ │ │ stccs 0, cr4, [r0], {184} @ 0xb8 │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ stceq 0, cr15, [lr], {30} │ │ │ │ ldmib r1, {r0, r3, r8, ip, lr, pc}^ │ │ │ │ - b 0x11f7248 │ │ │ │ + b 0x11f7388 │ │ │ │ stmdavs ip, {r0, r2, r9, sl, fp} │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ svceq 0x0010f01e │ │ │ │ strmi sp, [r9], pc, ror #2 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ movwls r4, #18067 @ 0x4693 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ - @ instruction: 0xf76e2497 │ │ │ │ - strmi pc, [r0], sp, lsl #17 │ │ │ │ - @ instruction: 0xf88af76e │ │ │ │ - @ instruction: 0xf76e4607 │ │ │ │ - stmdavs r6!, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf76d2497 │ │ │ │ + strmi pc, [r0], sp, ror #31 │ │ │ │ + @ instruction: 0xffeaf76d │ │ │ │ + @ instruction: 0xf76d4607 │ │ │ │ + stmdavs r6!, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r1, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #20 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #19 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xba0078 │ │ │ │ + @ instruction: 0xf98af776 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r0 │ │ │ │ - blx 0x1201f8 │ │ │ │ + @ instruction: 0xf9d8f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764638 │ │ │ │ - @ instruction: 0xf1bbfa1f │ │ │ │ + @ instruction: 0xf1bbf97f │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r9, r1, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602f9f1 │ │ │ │ + strmi pc, [r2], -r9, asr #19 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - blx 0x5200ac │ │ │ │ - blcs 0x108ee8 │ │ │ │ - @ instruction: 0xf76ed140 │ │ │ │ - stcls 8, cr15, [r5], {143} @ 0x8f │ │ │ │ + @ instruction: 0xf970f776 │ │ │ │ + blcs 0x109028 │ │ │ │ + @ instruction: 0xf76dd140 │ │ │ │ + stcls 15, cr15, [r5], {239} @ 0xef │ │ │ │ addeq pc, r8, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xf8b0f773 │ │ │ │ + @ instruction: 0xf810f773 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R8_fiq, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x306f0c │ │ │ │ + bl 0x30704c │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf84cf76f │ │ │ │ + @ instruction: 0xffacf76e │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r1, r8 │ │ │ │ - @ instruction: 0xf9c4f7d3 │ │ │ │ + @ instruction: 0xf99cf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7764650 │ │ │ │ - andcs pc, r1, r3, lsl #21 │ │ │ │ + andcs pc, r1, r3, ror #19 │ │ │ │ strbtmi lr, [r0], -r0 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - @ instruction: 0xe786fcfb │ │ │ │ + str pc, [r6, r3, lsl #26] │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - sbfx pc, r1, #26, #23 │ │ │ │ + @ instruction: 0xe7b6fcb1 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf7764300 │ │ │ │ - ldr pc, [pc, r9, asr #26] │ │ │ │ - addeq sp, r2, r0, ror ip │ │ │ │ + ldr pc, [pc, r9, lsr #25] │ │ │ │ + addeq sp, r2, r0, lsr fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ @ instruction: 0xf8d3b087 │ │ │ │ @ instruction: 0xf8d340a0 │ │ │ │ @ instruction: 0xf414e004 │ │ │ │ @ instruction: 0xf0006c70 │ │ │ │ @ instruction: 0xf41e8086 │ │ │ │ @ instruction: 0xf0000c70 │ │ │ │ - b 0x18c25cc │ │ │ │ + b 0x18c270c │ │ │ │ @ instruction: 0xf0007c1e │ │ │ │ ldmdavs fp, {r0, r1, r7, pc} │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ @ instruction: 0xf1bcc0b4 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ - blcs 0xee6b0 │ │ │ │ + blcs 0xee7f0 │ │ │ │ @ instruction: 0x4689d174 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ strls r4, [r4, #-1683] @ 0xfffff96d │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ rsbsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d05f │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76d2497 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #31 @ │ │ │ │ - @ instruction: 0xff96f76d │ │ │ │ + @ instruction: 0x4680fef9 │ │ │ │ + cdp2 7, 15, cr15, cr6, cr13, {3} │ │ │ │ @ instruction: 0xf76d4607 │ │ │ │ - stmdavs r6!, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r6!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andcs r4, r0, r2, lsl #13 │ │ │ │ @ instruction: 0xf7d39405 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #18 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 7, 4, pc, cr0, cr5, {3} @ │ │ │ │ + stc2l 7, cr15, [r0, #468]! @ 0x1d4 │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r0 │ │ │ │ - @ instruction: 0xf940f7d3 │ │ │ │ + @ instruction: 0xf918f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754638 │ │ │ │ - @ instruction: 0xf1bbfe75 │ │ │ │ + @ instruction: 0xf1bbfdd5 │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ andcs r9, r0, r5, lsl #22 │ │ │ │ ldrdne pc, [r8], -r9 │ │ │ │ @ instruction: 0xf7d3681c │ │ │ │ - @ instruction: 0x4602f931 │ │ │ │ + strmi pc, [r2], -r9, lsl #18 │ │ │ │ @ instruction: 0x46214650 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {3} @ │ │ │ │ - blcs 0x109068 │ │ │ │ + stc2l 7, cr15, [r6, #468] @ 0x1d4 │ │ │ │ + blcs 0x1091a8 │ │ │ │ @ instruction: 0xf76dd13e │ │ │ │ - stcls 15, cr15, [r5], {207} @ 0xcf │ │ │ │ + stcls 15, cr15, [r5], {47} @ 0x2f │ │ │ │ adceq pc, ip, #805306372 @ 0x30000004 │ │ │ │ stmdavs r1!, {r2, ip, pc} │ │ │ │ - @ instruction: 0xfff0f772 │ │ │ │ + @ instruction: 0xff50f772 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdals r4, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvs R8_usr, r6 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0x900218bb │ │ │ │ - bl 0x30708c │ │ │ │ + bl 0x3071cc │ │ │ │ ldrbmi r0, [r2], #-770 @ 0xfffffcfe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xff8cf76e │ │ │ │ + cdp2 7, 14, cr15, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf8d96824 │ │ │ │ andcs r1, r0, r8 │ │ │ │ - @ instruction: 0xf904f7d3 │ │ │ │ + @ instruction: 0xf8dcf7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7754650 │ │ │ │ - andcs pc, r1, sp, ror #29 │ │ │ │ + andcs pc, r1, sp, asr #28 │ │ │ │ vaddl.u8 q15, d14, d5 │ │ │ │ stccs 4, cr6, [r2], {3} │ │ │ │ svcge 0x0079f63f │ │ │ │ andlt r4, r7, r0, ror #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ @ instruction: 0xf7fbe7f5 │ │ │ │ - @ instruction: 0xe788fc3d │ │ │ │ + str pc, [r8, r5, asr #24] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf970f773 │ │ │ │ + @ instruction: 0xf8d0f773 │ │ │ │ vst1.32 {d30}, [pc :256], r9 │ │ │ │ strbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7734640 │ │ │ │ - str pc, [r3, r9, ror #18]! │ │ │ │ - strdeq sp, [r2], r0 │ │ │ │ + str pc, [r3, r9, asr #17]! │ │ │ │ + @ instruction: 0x0082d9b0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, r2, lsl #26 │ │ │ │ ldmdavs r7, {r1, r2, r9, sl, lr} │ │ │ │ svceq 0x00f0f017 │ │ │ │ @@ -215159,545 +215241,544 @@ │ │ │ │ andcs r2, r0, r1 │ │ │ │ stmvs sl, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, lr, pc, lsl #20 │ │ │ │ @ instruction: 0xf0072b10 │ │ │ │ svclt 0x00d4070e │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00182f00 │ │ │ │ - blcs 0xeb16c │ │ │ │ + blcs 0xeb2ac │ │ │ │ @ instruction: 0x460dd1d9 │ │ │ │ ldrsbne pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf8862201 │ │ │ │ vaddl.u8 q9, d17, d0 │ │ │ │ teqlt r1, r0, asr #3 │ │ │ │ @ instruction: 0x46304619 │ │ │ │ - blx 0xfe22057a │ │ │ │ + blx 0xfe2206ba │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ ldrtmi lr, [r0], -r9, asr #15 │ │ │ │ - blx 0xff8a0582 │ │ │ │ + blx 0xffaa06c2 │ │ │ │ stmdavs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ stmiavs r9!, {r0, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr2, {6} │ │ │ │ + cdp2 7, 3, cr15, cr6, cr2, {6} │ │ │ │ strmi r6, [r1], fp, ror #18 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8968081 │ │ │ │ - blcs 0xee8b0 │ │ │ │ + blcs 0xee9f0 │ │ │ │ @ instruction: 0xf76dd15f │ │ │ │ - stccs 14, cr15, [r0], {235} @ 0xeb │ │ │ │ + stccs 14, cr15, [r0], {75} @ 0x4b │ │ │ │ svclt 0x00c24680 │ │ │ │ @ instruction: 0xf6422700 │ │ │ │ vmlsl.s8 , d16, d20 │ │ │ │ @ instruction: 0xdc232a97 │ │ │ │ @ instruction: 0xf8d6e07c │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x623258 │ │ │ │ + blcs 0x623398 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - stmdbvs r9!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldrtmi r2, [r9], #-1 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf916f776 │ │ │ │ + @ instruction: 0xf876f776 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ strcc r4, [r1, -r8, asr #12] │ │ │ │ - @ instruction: 0xff1cf772 │ │ │ │ + mrc2 7, 3, pc, cr12, cr2, {3} │ │ │ │ @ instruction: 0xd01d42bc │ │ │ │ - blcs 0xfc7c8 │ │ │ │ + blcs 0xfc908 │ │ │ │ stmdbvs r9!, {r0, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8da2001 │ │ │ │ ldrtmi r3, [r9], #-0 │ │ │ │ @ instruction: 0xf7d39303 │ │ │ │ - stmdbls r3, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf85ef776 │ │ │ │ + @ instruction: 0xffbef775 │ │ │ │ ldrdcc pc, [ip], r6 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ stmdale lr, {r0, r2, r4, r8, r9, fp, sp}^ │ │ │ │ strbmi r2, [r1], -r3, asr #4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7c6464a │ │ │ │ - ldrb pc, [r9, sp, ror #26] @ │ │ │ │ + ldrb pc, [r9, r7, lsr #26] @ │ │ │ │ cmnlt r3, fp, lsr #16 │ │ │ │ orrslt r6, r3, #1753088 @ 0x1ac000 │ │ │ │ subsmi r0, sl, #227 @ 0xe3 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - mrc2 7, 7, pc, cr2, cr2, {3} │ │ │ │ + mrc2 7, 2, pc, cr2, cr2, {3} │ │ │ │ strbmi r6, [sl], -r9, lsr #17 │ │ │ │ @ instruction: 0xf7c24630 │ │ │ │ - ldrtmi pc, [r0], -r1, asr #29 @ │ │ │ │ - ldc2 7, cr15, [r0, #-788] @ 0xfffffcec │ │ │ │ + @ instruction: 0x4630fe7b │ │ │ │ + stc2l 7, cr15, [sl], {197} @ 0xc5 │ │ │ │ stmiavs fp!, {r0, r1, r2, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrsle r2, ip, sp, lsl #22 │ │ │ │ - blcs 0xfc730 │ │ │ │ - blmi 0x8568ec │ │ │ │ + blcs 0xfc870 │ │ │ │ + blmi 0x856a2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppeq r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64258d2 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strbmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf76e6808 │ │ │ │ - str pc, [r2, r5, lsr #28] │ │ │ │ + str pc, [r2, r5, lsl #27] │ │ │ │ strmi r6, [r1], -sl, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mcr2 7, 6, pc, cr6, cr2, {3} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr2, {3} @ │ │ │ │ stmiavs fp!, {r0, r1, r2, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - strble r0, [pc, #2011] @ 0xe2ea3 │ │ │ │ + strble r0, [pc, #2011] @ 0xe2fe3 │ │ │ │ strb r2, [r9, r4, lsl #4] │ │ │ │ - blcs 0xfc77c │ │ │ │ + blcs 0xfc8bc │ │ │ │ stmdbvs fp!, {r0, r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbmi r0, r2, #228 @ 0xe4 │ │ │ │ sbcle r2, r3, r0, lsl #24 │ │ │ │ vaba.s8 d30, d29, d30 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ - blmi 0x1a27a8 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ + blmi 0x1a28e8 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf848f19e │ │ │ │ - ldrdeq sp, [r2], r0 │ │ │ │ - eorseq sp, r3, ip, rrx │ │ │ │ + umulleq sp, r2, r0, r7 │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ ldrsbne pc, [r0], #128 @ 0x80 @ │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ - blt 0xff0a0704 │ │ │ │ - bllt 0x820704 │ │ │ │ + blt 0xff0a0844 │ │ │ │ + bllt 0xa20844 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8dfb08a │ │ │ │ - pkhbtmi lr, ip, r8, lsl #10 │ │ │ │ + pkhbtmi lr, ip, r4, lsl #10 │ │ │ │ rsbsvs pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ addvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ ldrd pc, [r0], -lr │ │ │ │ eor pc, r4, sp, asr #17 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strmi r2, [r6], r0, lsl #6 │ │ │ │ stmib sp, {r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #33542 @ 0x8306 │ │ │ │ - cmnphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ teqpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ addhi pc, lr, r0, asr #4 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vand d8, d16, d14 │ │ │ │ - vst4. {d24-d27}, [pc :256], r3 │ │ │ │ + vand d8, d16, d11 │ │ │ │ + vst4. {d24-d27}, [pc :128] │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ - rschi pc, r6, r0 │ │ │ │ + rschi pc, r2, r0 │ │ │ │ msrvs CPSR_s, pc, asr #8 │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ @ instruction: 0xf040428a │ │ │ │ - vmla.i q12, q14, d3[4] │ │ │ │ - bcs 0xf6fa0 │ │ │ │ - eorhi pc, r9, #0 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ + bcs 0xf70e0 │ │ │ │ + eorhi pc, r6, #0 │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ - vshr.u64 q12, , #52 │ │ │ │ - blcs 0x1735b0 │ │ │ │ - addshi pc, sp, #0 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ + blcs 0x1736f0 │ │ │ │ + addshi pc, fp, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0x1031b0 │ │ │ │ - subhi pc, r2, #64 @ 0x40 │ │ │ │ + blcs 0x1032e8 │ │ │ │ + eorshi pc, pc, #64 @ 0x40 │ │ │ │ subeq lr, ip, pc, asr #20 │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, r0 │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ vsubw.u8 q10, q6, d1 │ │ │ │ - b 0x11769d8 │ │ │ │ + b 0x1176b18 │ │ │ │ addcs r0, r0, #0, 16 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xfe103258 │ │ │ │ - adcshi pc, r6, r0, asr #32 │ │ │ │ + bcs 0xfe103390 │ │ │ │ + adcshi pc, r2, r0, asr #32 │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ - sbchi pc, fp, #0 │ │ │ │ + sbchi pc, r9, #0 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ andcs r2, r0, r1 │ │ │ │ - rsbsle r2, r3, r0, lsl #16 │ │ │ │ + rsbsle r2, r1, r0, lsl #16 │ │ │ │ ldrsbteq pc, [r4], lr @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - @ instruction: 0xf8de8213 │ │ │ │ + @ instruction: 0xf8de8210 │ │ │ │ @ instruction: 0x462640b8 │ │ │ │ - cmnle r9, r0, lsl #24 │ │ │ │ + cmnle r7, r0, lsl #24 │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ @ instruction: 0xf76db350 │ │ │ │ - @ instruction: 0x4607fd7d │ │ │ │ - ldc2l 7, cr15, [sl, #-436]! @ 0xfffffe4c │ │ │ │ + @ instruction: 0x4607fcdd │ │ │ │ + ldc2l 7, cr15, [sl], {109} @ 0x6d │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ movwls r9, #10498 @ 0x2902 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - strmi pc, [r2], -pc, lsr #30 │ │ │ │ + strmi pc, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - stc2l 7, cr15, [r4], #-468 @ 0xfffffe2c │ │ │ │ + blx 0xff22076e │ │ │ │ strbmi r9, [r1], -r2, lsl #22 │ │ │ │ ldmdavs ip, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff24f7d2 │ │ │ │ + mrc2 7, 7, pc, cr12, cr2, {6} │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7754621 │ │ │ │ - tstpcs r0, #22784 @ p-variant is OBSOLETE @ 0x5900 │ │ │ │ + tstpcs r0, #189440 @ p-variant is OBSOLETE @ 0x2e400 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movwls r4, #1594 @ 0x63a │ │ │ │ - blx 0xff6a064c │ │ │ │ + blx 0xea078c │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xff2ef7fa │ │ │ │ - eors r2, r7, r1 │ │ │ │ + @ instruction: 0xff36f7fa │ │ │ │ + eors r2, r5, r1 │ │ │ │ smlabtvs r0, pc, r6, pc @ │ │ │ │ @ instruction: 0xf000428a │ │ │ │ - vst4. {d24-d27}, [pc], r1 │ │ │ │ + vst4.32 {d24-d27}, [pc :256]! │ │ │ │ vand d6, d0, d0 │ │ │ │ - @ instruction: 0xf6cf8090 │ │ │ │ + @ instruction: 0xf6cf808c │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - vst4.8 {d29-d32}, [pc :256], sl │ │ │ │ + vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ @ instruction: 0xf6cf6120 │ │ │ │ addmi r6, sl, #0, 2 │ │ │ │ - b 0x14d6e08 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf0031ec0 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - b 0x11b70c4 │ │ │ │ - b 0x14a34fc │ │ │ │ - @ instruction: 0xf00e0e4c │ │ │ │ - andls r0, r4, #480 @ 0x1e0 │ │ │ │ - vsubw.u8 , q6, d6 │ │ │ │ - b 0x14a71d4 │ │ │ │ - b 0x116b848 │ │ │ │ - stmdbge r4, {r1, r2, r3, r9} │ │ │ │ + b 0x14d6f38 │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0025380 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi sl, #192, 28 @ 0xc00 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + b 0x14c7228 │ │ │ │ + b 0x11a3340 │ │ │ │ + @ instruction: 0xf002030e │ │ │ │ + movwls r0, #25118 @ 0x621e │ │ │ │ + movtne pc, #972 @ 0x3cc @ │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - eor pc, r0, sp, asr #17 │ │ │ │ - movwls r9, #29189 @ 0x7205 │ │ │ │ - @ instruction: 0xf9aef7ff │ │ │ │ + andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf8cd9305 │ │ │ │ + andls lr, r4, #32 │ │ │ │ + @ instruction: 0xf9b0f7ff │ │ │ │ ldmdavs sl, {r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subhi pc, pc, #64 @ 0x40 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + b 0x14b36d0 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + andls r0, r7, #2013265920 @ 0x78000000 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - vmlseq.f32 s29, s24, s30 │ │ │ │ - cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ - movwls r9, #25092 @ 0x6204 │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - @ instruction: 0xf04f5c80 │ │ │ │ - strb r0, [r9, r1, lsl #28] │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + vsubw.u8 , q6, d6 │ │ │ │ + stmdbge r4, {r6, r8, r9, ip} │ │ │ │ + @ instruction: 0xf04f4313 │ │ │ │ + strb r0, [fp, r1, lsl #28] │ │ │ │ subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ - sbcshi pc, r6, r0 │ │ │ │ - bfi r4, r8, (invalid: 12:11) │ │ │ │ + sbcshi pc, r7, r0 │ │ │ │ + bfi r4, r8, #12, #2 │ │ │ │ teqpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0x1c2dd4 │ │ │ │ + bcs 0x1c2f10 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_x, r0 │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ vfnmacs.f32 s29, s24, s30 │ │ │ │ andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ @ instruction: 0xf00e5180 │ │ │ │ tstmi r3, #480 @ 0x1e0 │ │ │ │ vmlseq.f32 s28, s2, s28 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffdcf7fe │ │ │ │ - @ instruction: 0xf6cfe79e │ │ │ │ + @ instruction: 0xffe0f7fe │ │ │ │ + @ instruction: 0xf6cfe7a0 │ │ │ │ addmi r6, sl, #128, 2 │ │ │ │ @ instruction: 0xf41cd1cc │ │ │ │ bicle r1, r9, r0, asr #4 │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - b 0x14d6ce4 │ │ │ │ + b 0x14d6e1c │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b3610 │ │ │ │ - b 0x14ab558 │ │ │ │ + b 0x14b3748 │ │ │ │ + b 0x14ab690 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169afc │ │ │ │ - b 0x13e3238 │ │ │ │ + b 0x1169c34 │ │ │ │ + b 0x13e3370 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vaddw.s8 , q0, d29 │ │ │ │ + vbic.i32 q10, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - ldrb pc, [r1, -pc, lsl #30]! @ │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + @ instruction: 0xe773ff13 │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - b 0x14c7644 │ │ │ │ - @ instruction: 0xf00c035c │ │ │ │ + cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + b 0x14b37ac │ │ │ │ + movwls r0, #29404 @ 0x72dc │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf00ca904 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ - stmdbge r4, {r4, r8, r9} │ │ │ │ + andls r0, r6, #16, 6 @ 0x40000000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ - b 0x14c7654 │ │ │ │ - vrsra.u64 d20, d12, #52 │ │ │ │ - @ instruction: 0xf0033c03 │ │ │ │ - andls r0, r4, #16, 6 @ 0x40000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwls r2, #29187 @ 0x7203 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - @ instruction: 0xe74df8fd │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ - rsbsle r2, r8, r0, lsl #20 │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - @ instruction: 0xf3ccaf79 │ │ │ │ - bcs 0x173474 │ │ │ │ - mrshi pc, (UNDEF: 3) @ │ │ │ │ - @ instruction: 0xf47f2a03 │ │ │ │ - b 0x14ce840 │ │ │ │ - b 0x14a37b0 │ │ │ │ - @ instruction: 0xf3cc2edc │ │ │ │ - vmlal.u , d12, d0[0] │ │ │ │ - @ instruction: 0xf0035180 │ │ │ │ - @ instruction: 0xf00e031e │ │ │ │ - b 0x146630c │ │ │ │ - tstmi r3, #1, 28 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - and pc, r0, sp, asr #17 │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - andgt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff60f7fe │ │ │ │ - @ instruction: 0xf41ce722 │ │ │ │ - @ instruction: 0xf47f1240 │ │ │ │ - stcvs 15, cr10, [r3, #-324] @ 0xfffffebc │ │ │ │ - @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf00003c0 │ │ │ │ - b 0x14c2dbc │ │ │ │ - vrsra.u64 q8, q6, #52 │ │ │ │ - @ instruction: 0xf0034103 │ │ │ │ - andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14b3704 │ │ │ │ - b 0x14b354c │ │ │ │ - vsra.u8 q8, q6, #4 │ │ │ │ - @ instruction: 0xf0013e03 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - @ instruction: 0xf00c0210 │ │ │ │ - b 0x1165b2c │ │ │ │ - b 0x112332c │ │ │ │ - @ instruction: 0xf64d0c0c │ │ │ │ - vaddw.s8 q10, q8, d13 │ │ │ │ - @ instruction: 0xf8cd010d │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - ldrbt pc, [r7], r1, lsr #27 @ │ │ │ │ - ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - biceq pc, r0, #19 │ │ │ │ - svcge 0x0024f43f │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - bicne pc, r0, ip, asr #7 │ │ │ │ + @ instruction: 0xf04f9305 │ │ │ │ + andls r0, r4, #768 @ 0x300 │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf900f7ff │ │ │ │ + @ instruction: 0xf3cce74e │ │ │ │ + bcs 0xf73a0 │ │ │ │ + bcs 0x1d6d80 │ │ │ │ + svcge 0x0078f47f │ │ │ │ + addmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x1c2fc0 │ │ │ │ + svcge 0x0070f47f │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + vfnmacs.f32 s29, s24, s30 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - movwmi r9, #45569 @ 0xb201 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0x0c01ea4c │ │ │ │ - bicscc pc, sp, sp, asr #12 │ │ │ │ - smlabteq sp, r0, r2, pc @ │ │ │ │ - andgt pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 6, pc, cr4, cr13, {7} │ │ │ │ - stcvs 6, cr14, [r3, #-832] @ 0xfffffcc0 │ │ │ │ - @ instruction: 0xf013689b │ │ │ │ - @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce758 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00311c0 │ │ │ │ - andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b37a0 │ │ │ │ - b 0x14ab6e8 │ │ │ │ - vmla.f q8, q6, d0[3] │ │ │ │ - @ instruction: 0xf0015e80 │ │ │ │ - @ instruction: 0xf002011e │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169c8c │ │ │ │ - b 0x13e33c8 │ │ │ │ - @ instruction: 0xf64d0c01 │ │ │ │ - vaddw.s8 , q8, d5 │ │ │ │ - @ instruction: 0xf8cd010d │ │ │ │ - @ instruction: 0xf7fec000 │ │ │ │ - strt pc, [r9], r7, asr #28 │ │ │ │ + cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + vmlseq.f32 s28, s2, s28 │ │ │ │ + vrsra.u8 d20, d3, #4 │ │ │ │ + vaddw.u8 q10, q6, d1 │ │ │ │ + @ instruction: 0xf8cd12c0 │ │ │ │ + @ instruction: 0xf04fe000 │ │ │ │ + @ instruction: 0xf8cd0c01 │ │ │ │ + @ instruction: 0xf7fec004 │ │ │ │ + str pc, [r3, -r3, ror #30]! │ │ │ │ + subne pc, r0, #28, 8 @ 0x1c000000 │ │ │ │ + svcge 0x0050f47f │ │ │ │ ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ biceq pc, r0, #19 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ + adcshi pc, sp, r0 │ │ │ │ bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movwmi r9, #45569 @ 0xb201 │ │ │ │ addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ stceq 0, cr15, [pc], {12} │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c0cea41 │ │ │ │ - mvnmi pc, sp, asr #12 │ │ │ │ + bicspl pc, sp, sp, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ - stcvs 6, cr14, [r3, #-520] @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ + stcvs 6, cr14, [r3, #-992] @ 0xfffffc20 │ │ │ │ @ instruction: 0xf013689b │ │ │ │ @ instruction: 0xf43f03c0 │ │ │ │ - b 0x14ce6bc │ │ │ │ + b 0x14ce8dc │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00311c0 │ │ │ │ andls r0, r1, #2013265920 @ 0x78000000 │ │ │ │ - b 0x14b383c │ │ │ │ - b 0x14ab784 │ │ │ │ + b 0x14b388c │ │ │ │ + b 0x14ab7d4 │ │ │ │ vmla.f q8, q6, d0[3] │ │ │ │ @ instruction: 0xf0015e80 │ │ │ │ @ instruction: 0xf002011e │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - b 0x1169d28 │ │ │ │ - b 0x13e3464 │ │ │ │ + b 0x1169d78 │ │ │ │ + b 0x13e34b4 │ │ │ │ @ instruction: 0xf64d0c01 │ │ │ │ - vbic.i32 d20, #5 @ 0x00000005 │ │ │ │ + vaddw.s8 , q0, d29 │ │ │ │ @ instruction: 0xf8cd010d │ │ │ │ @ instruction: 0xf7fdc000 │ │ │ │ - @ instruction: 0xe65bfe5f │ │ │ │ - ldrb r2, [r9], -r0 │ │ │ │ + @ instruction: 0xe6d1fed7 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + bicne pc, r0, ip, asr #7 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + movwmi r9, #45569 @ 0xb201 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + bicsmi pc, r5, sp, asr #12 │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 2, pc, cr10, cr14, {7} @ │ │ │ │ + stcvs 6, cr14, [r3, #-680] @ 0xfffffd58 │ │ │ │ + @ instruction: 0xf013689b │ │ │ │ + @ instruction: 0xf43f03c0 │ │ │ │ + b 0x14ce840 │ │ │ │ + vrsra.u64 q8, q6, #52 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + andls r0, r1, #16, 6 @ 0x40000000 │ │ │ │ + b 0x14b3928 │ │ │ │ + b 0x14b3770 │ │ │ │ + vsra.u8 q8, q6, #4 │ │ │ │ + @ instruction: 0xf0013e03 │ │ │ │ + @ instruction: 0xf0020110 │ │ │ │ + @ instruction: 0xf00c0210 │ │ │ │ + b 0x1165d50 │ │ │ │ + b 0x1123550 │ │ │ │ + @ instruction: 0xf64d0c0c │ │ │ │ + vbic.i32 d22, #5 @ 0x00000005 │ │ │ │ + @ instruction: 0xf8cd010d │ │ │ │ + @ instruction: 0xf7fec000 │ │ │ │ + str pc, [r3], pc, lsr #26 │ │ │ │ + ldmvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + biceq pc, r0, #19 │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + bicne pc, r0, ip, asr #7 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + movwmi r9, #45569 @ 0xb201 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ + andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0x0c01ea4c │ │ │ │ + orrpl pc, r5, sp, asr #12 │ │ │ │ + smlabteq sp, r0, r2, pc @ │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + mcr2 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ + andcs lr, r0, ip, asr r6 │ │ │ │ + svclt 0x0000e65a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svceq 0x0080f01c │ │ │ │ - mcrge 4, 4, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 4, pc, cr4, cr15, {3} @ │ │ │ │ orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x14c7458 │ │ │ │ + b 0x14c7594 │ │ │ │ vrshr.u8 q8, q6, #4 │ │ │ │ @ instruction: 0xf00c3103 │ │ │ │ @ instruction: 0xf0030e0f │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ movwmi r0, #45584 @ 0xb210 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - blx 0xff1a0c70 │ │ │ │ + blx 0xff220dac │ │ │ │ @ instruction: 0xf01ce63e │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ - b 0x14ce638 │ │ │ │ + b 0x14ce76c │ │ │ │ vrsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0035280 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ tstmi r3, #64, 28 @ 0x400 │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeaa0ca8 │ │ │ │ - b 0x14dc53c │ │ │ │ - b 0x14a39e8 │ │ │ │ + blx 0xfeb20de4 │ │ │ │ + b 0x14dc678 │ │ │ │ + b 0x14a3b24 │ │ │ │ vsra.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0011240 │ │ │ │ vsra.u8 d16, d14, #4 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ - b 0x1123944 │ │ │ │ + b 0x1123a80 │ │ │ │ tstmi r3, #14, 28 @ 0xe0 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mcr2 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ @ instruction: 0xf01ce606 │ │ │ │ - @ instruction: 0xd1a70f80 │ │ │ │ + @ instruction: 0xd1a60f80 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ addpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ subne pc, r0, ip, asr #7 │ │ │ │ - b 0x14b3950 │ │ │ │ + b 0x14b3a8c │ │ │ │ @ instruction: 0xf002024c │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ movwmi r4, #8449 @ 0x2101 │ │ │ │ stceq 0, cr15, [r2], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8cd4670 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ - strb pc, [fp, #2671]! @ 0xa6f @ │ │ │ │ + strb pc, [fp, #2673]! @ 0xa71 @ │ │ │ │ ldrsbcc pc, [r0], #-142 @ 0xffffff72 @ │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r1, r3, r5, ip, lr, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ stmdacs r0, {sp} │ │ │ │ ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ ldrsbteq pc, [r4], lr @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - @ instruction: 0xf8deaf7b │ │ │ │ - bcs 0xeb030 │ │ │ │ + @ instruction: 0xf8deaf7a │ │ │ │ + bcs 0xeb16c │ │ │ │ ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ tstls r2, r0, ror r6 │ │ │ │ - ldc2l 7, cr15, [r4], {255} @ 0xff │ │ │ │ + ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ stmdacs r0, {r1, r8, fp, ip, pc} │ │ │ │ - ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ + ldcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @ instruction: 0xf76d9103 │ │ │ │ - stmdbls r3, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46012210 │ │ │ │ - mrc2 7, 7, pc, cr0, cr2, {3} │ │ │ │ + mrc2 7, 2, pc, cr2, cr2, {3} │ │ │ │ strbmi r9, [r1], -r2, lsl #16 │ │ │ │ - stc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ - ldmibvc fp, {r1, r2, r3, r4, r5, r6, r8, sl, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ + ldmibvc fp, {r7, r8, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldmibvc fp, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ andcs r2, r1, r0 │ │ │ │ - @ instruction: 0xf1d2e532 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + @ instruction: 0xf1d2e534 │ │ │ │ + svclt 0x0000ff49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec39fb4 │ │ │ │ + bl 0xfec3a0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt lr, r2, r0, asr r0 │ │ │ │ ldrdmi pc, [r0], lr @ │ │ │ │ ldclvs 4, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ @ instruction: 0xf8ded004 │ │ │ │ @ instruction: 0xf41cc004 │ │ │ │ @@ -215708,154 +215789,154 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi r6, sl, r0, asr #31 │ │ │ │ sbceq lr, r1, #2048 @ 0x800 │ │ │ │ ldmdale lr, {r0, r2, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f020 │ │ │ │ - ldrdeq r2, [lr], -r1 │ │ │ │ - andeq r2, lr, r5, lsr #28 │ │ │ │ - andeq r2, lr, fp, lsl lr │ │ │ │ - andeq r2, lr, pc, lsr #28 │ │ │ │ - andeq r2, lr, r1, lsl lr │ │ │ │ - andeq r2, lr, r1, lsl lr │ │ │ │ + andeq r2, lr, sp, lsl #30 │ │ │ │ + andeq r2, lr, r1, ror #30 │ │ │ │ + andeq r2, lr, r7, asr pc │ │ │ │ + andeq r2, lr, fp, ror #30 │ │ │ │ + andeq r2, lr, sp, asr #30 │ │ │ │ + andeq r2, lr, sp, asr #30 │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ - bcs 0x2dcd8c │ │ │ │ + bcs 0x2dcec8 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r6, r1] │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ - cmnppl ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf9b8f166 │ │ │ │ - eorseq sp, r3, r0, lsl #1 │ │ │ │ + @ instruction: 0xf9baf166 │ │ │ │ + eorseq sp, r3, r8, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a054 │ │ │ │ + bl 0xfec3a190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-928] @ 0xfffffc60 │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ andsle r6, r6, r0, ror r3 │ │ │ │ @ instruction: 0xf4116851 │ │ │ │ andsle r6, r2, r0, ror pc │ │ │ │ @ instruction: 0xf0106810 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9b0f7e5 │ │ │ │ + @ instruction: 0xf9c4f7e5 │ │ │ │ andcs fp, r1, r8, asr #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ - strble r2, [pc, #0]! @ 0xe2eac │ │ │ │ + strble r2, [pc, #0]! @ 0xe2fe8 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, ror #16 │ │ │ │ - blcs 0x11825c │ │ │ │ + blcs 0x118398 │ │ │ │ @ instruction: 0xf8d4d139 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ mvnslt r1, r0, asr #3 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 7, pc, cr0, cr11, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr2, cr11, {7} @ │ │ │ │ sbcsle r2, sl, r0, lsl #16 │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xff66f7ff │ │ │ │ stcvs 1, cr11, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r0, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -r9, asr #1 │ │ │ │ - @ instruction: 0xf9aaf7e5 │ │ │ │ + @ instruction: 0xf9bef7e5 │ │ │ │ ldmdavs r1, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ @ instruction: 0xe7c1d1d3 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, r1, lsr #30] @ │ │ │ │ + ldrb pc, [pc, fp, lsr #30] @ │ │ │ │ andls r6, r1, #2752512 @ 0x2a0000 │ │ │ │ - blx 0x3a0ccc │ │ │ │ + @ instruction: 0xf96cf76d │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf9aaf7c2 │ │ │ │ + @ instruction: 0xf966f7c2 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - stc2l 7, cr15, [sl], #-840 @ 0xfffffcb8 │ │ │ │ + mcrr2 7, 13, pc, r4, cr2 @ │ │ │ │ ldmdavs r3, {r0, r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ str sp, [r2, r1, asr #1]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a144 │ │ │ │ + bl 0xfec3a280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldrdcc pc, [r0], r2 @ │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmdavs r1, {r0, r2, r4, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldmdavs r0, {r0, r4, ip, lr, pc} │ │ │ │ andeq pc, lr, r0, lsl r0 @ │ │ │ │ stmiavs fp!, {r1, r8, ip, lr, pc} │ │ │ │ strle r0, [r4], #-1755 @ 0xfffff925 │ │ │ │ @ instruction: 0xf7e54620 │ │ │ │ - stmiblt r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r2, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiavs r9!, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ eorle r2, lr, r2, lsl #18 │ │ │ │ ldrsbne pc, [r0], #132 @ 0x84 @ │ │ │ │ svclt 0x00580648 │ │ │ │ ldrble r2, [r0, #0]! │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ tstle r2, lr │ │ │ │ strbeq r6, [r9], r9, lsr #17 │ │ │ │ - blcs 0x11834c │ │ │ │ + blcs 0x118488 │ │ │ │ @ instruction: 0xf8d4d141 │ │ │ │ vshr.u64 , q0, #63 │ │ │ │ @ instruction: 0xb32111c0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mcr2 7, 3, pc, cr10, cr11, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr12, cr11, {7} @ │ │ │ │ sbcsle r2, fp, r0, lsl #16 │ │ │ │ andcc lr, r3, #3489792 @ 0x354000 │ │ │ │ stmiavs r9!, {r5, r9, sl, lr} │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ stcvs 1, cr11, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdavs fp, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -sl, asr #1 │ │ │ │ - @ instruction: 0xf934f7e5 │ │ │ │ + @ instruction: 0xf948f7e5 │ │ │ │ ldmdavs r1, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r3] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - mcr2 7, 5, pc, cr6, cr10, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr0, cr10, {7} │ │ │ │ @ instruction: 0xf76de7da │ │ │ │ - stmdavs fp!, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d2692a │ │ │ │ - stmdavs r9!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9e4f7c2 │ │ │ │ + @ instruction: 0xf9a0f7c2 │ │ │ │ ldmdavs r3, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79bd0b9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -215889,16 +215970,16 @@ │ │ │ │ andseq r3, sp, #196608 @ 0x30000 │ │ │ │ msrhi SPSR_sc, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, sl, #64, 2 │ │ │ │ strhi pc, [r3], #-0 │ │ │ │ - blmi 0xfefeb0d4 │ │ │ │ - blls 0x3bd140 │ │ │ │ + blmi 0xfefeb210 │ │ │ │ + blls 0x3bd27c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0410300 │ │ │ │ @ instruction: 0xb00c82bd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vst1.64 {d24}, [pc :256], r0 │ │ │ │ @@ -215913,54 +215994,54 @@ │ │ │ │ addmi r6, r2, #0 │ │ │ │ subscs sp, r0, #-2147483594 @ 0x80000036 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ subcs r4, r0, sl │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004282 │ │ │ │ vqshl.s8 q4, q0, q8 │ │ │ │ - bcs 0x11039f4 │ │ │ │ + bcs 0x1103b30 │ │ │ │ addhi pc, r3, #0 │ │ │ │ - strhi pc, [pc], #-512 @ 0xe313c │ │ │ │ + strhi pc, [pc], #-512 @ 0xe3278 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #-1442840576 @ 0xaa000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf3174 │ │ │ │ + bcs 0xf32b0 │ │ │ │ ldcvs 1, cr13, [sl, #-768]! @ 0xfffffd00 │ │ │ │ strcc pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ ldrdne pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ addshi pc, lr, r1 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ svclt 0x00140f70 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082d0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1a92c00 │ │ │ │ @ instruction: 0x46b84638 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ - bleq 0xff789d98 │ │ │ │ + bleq 0xff789ed4 │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - b 0x1163cfc │ │ │ │ + b 0x1163e38 │ │ │ │ @ instruction: 0xf1410601 │ │ │ │ @ instruction: 0xf76d8249 │ │ │ │ - @ instruction: 0xf642f8c3 │ │ │ │ + @ instruction: 0xf642f825 │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46072397 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7d2681c │ │ │ │ - @ instruction: 0x4602fa79 │ │ │ │ + @ instruction: 0x4602fa53 │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - @ instruction: 0xffaef774 │ │ │ │ + @ instruction: 0xff10f774 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf7c24640 │ │ │ │ - rscs pc, r6, r3, lsl r9 @ │ │ │ │ + rscs pc, r6, pc, asr #17 │ │ │ │ stmdami r3, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andseq r0, sl, #25600 @ 0x6400 │ │ │ │ adchi pc, ip, #0, 2 │ │ │ │ vrshr.s64 q9, q0, #64 │ │ │ │ andsmi r0, sl, r0, ror #4 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addmi r0, r2, #64 @ 0x40 │ │ │ │ @@ -215971,40 +216052,40 @@ │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ svcge 0x0060f43f │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff1302 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ stmdbls r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ @ instruction: 0xf0021440 │ │ │ │ @ instruction: 0xf001021e │ │ │ │ tstmi r4, #62914560 @ 0x3c00000 │ │ │ │ @ instruction: 0xf10402db │ │ │ │ @ instruction: 0xf1400601 │ │ │ │ - @ instruction: 0xf76d87e9 │ │ │ │ - @ instruction: 0x4621f875 │ │ │ │ + @ instruction: 0xf76c87e9 │ │ │ │ + @ instruction: 0x4621ffd7 │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - bls 0x1a1b18 │ │ │ │ + bls 0x1a1c7c │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8d0f7c2 │ │ │ │ - @ instruction: 0xf86af76d │ │ │ │ + @ instruction: 0xf88cf7c2 │ │ │ │ + @ instruction: 0xffccf76c │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xb21248 │ │ │ │ + blx 0xda1384 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c24638 │ │ │ │ - adc pc, r8, r5, asr #17 │ │ │ │ + adc pc, r8, r1, lsl #17 │ │ │ │ andsne pc, r0, #1 │ │ │ │ @ instruction: 0xf5b24615 │ │ │ │ @ instruction: 0xf0001f80 │ │ │ │ vcgt.s8 d8, d0, d8 │ │ │ │ - bcs 0x103d60 │ │ │ │ + bcs 0x103e9c │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ vsubl.s8 q9, d0, d15 │ │ │ │ andmi r0, sl, r0, lsl #5 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf5b2850c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0x064eaf1b │ │ │ │ @@ -216018,214 +216099,214 @@ │ │ │ │ strmi r6, [r0], sl, lsl #16 │ │ │ │ svceq 0x000ef012 │ │ │ │ strbeq sp, [r4], r2, lsl #2 │ │ │ │ svcge 0x0004f53f │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ subne pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf1410258 │ │ │ │ - bcs 0x1037d4 │ │ │ │ + bcs 0x103910 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr10, cr15, {3} │ │ │ │ @ instruction: 0xf0012c00 │ │ │ │ @ instruction: 0xf0188301 │ │ │ │ @ instruction: 0xf47f0401 │ │ │ │ @ instruction: 0x2610aef3 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0x3212f0 │ │ │ │ + blx 0x3a142c │ │ │ │ rsble r2, r2, r0, lsl #16 │ │ │ │ - @ instruction: 0xf818f76d │ │ │ │ + @ instruction: 0xff7af76c │ │ │ │ strmi r9, [r1], -r2, lsl #22 │ │ │ │ @ instruction: 0x460d4638 │ │ │ │ andcc pc, r3, #201326595 @ 0xc000003 │ │ │ │ - @ instruction: 0xffb6f7c1 │ │ │ │ + @ instruction: 0xff72f7c1 │ │ │ │ @ instruction: 0xf7d24640 │ │ │ │ - @ instruction: 0x4633f9b3 │ │ │ │ + ldrtmi pc, [r3], -sp, lsl #19 @ │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff00f785 │ │ │ │ + cdp2 7, 6, cr15, cr2, cr5, {4} │ │ │ │ @ instruction: 0xf6c0e04d │ │ │ │ addmi r5, sl, #0, 2 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025180 │ │ │ │ vmov.i32 d16, #48640 @ 0x0000be00 │ │ │ │ - b 0x1174748 │ │ │ │ + b 0x1174884 │ │ │ │ addseq r0, r8, #65536 @ 0x10000 │ │ │ │ eorshi pc, r8, #0, 2 │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr15, {1} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf9ccf7ff │ │ │ │ - blls 0x190050 │ │ │ │ + @ instruction: 0xf9cef7ff │ │ │ │ + blls 0x19018c │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - strmi pc, [r5], -sp, lsl #31 │ │ │ │ + strmi pc, [r5], -r9, asr #30 │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a32cc │ │ │ │ + blls 0x1a3190 │ │ │ │ @ instruction: 0xf4134604 │ │ │ │ @ instruction: 0xf0001080 │ │ │ │ @ instruction: 0xf8d78329 │ │ │ │ @ instruction: 0xf003308c │ │ │ │ - blcs 0x624020 │ │ │ │ + blcs 0x62415c │ │ │ │ ldrhi pc, [ip], #-513 @ 0xfffffdff │ │ │ │ mvncs r4, r8, lsr r6 │ │ │ │ tstls r0, sl, lsr #12 │ │ │ │ @ instruction: 0xf7c54621 │ │ │ │ - @ instruction: 0x4641f9b7 │ │ │ │ + @ instruction: 0x4641f973 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - mulcs r1, r1, r9 │ │ │ │ + mulcs r1, fp, r9 │ │ │ │ svclt 0x0000e687 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023103 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x11747e4 │ │ │ │ + b 0x1174920 │ │ │ │ addseq r0, lr, #65536 @ 0x10000 │ │ │ │ orrshi pc, r7, r0, lsl #2 │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ rscshi pc, r3, r0 │ │ │ │ svceq 0x000ef011 │ │ │ │ @ instruction: 0xf018d103 │ │ │ │ @ instruction: 0xf47f0f10 │ │ │ │ ldrtmi sl, [r8], -fp, ror #28 │ │ │ │ @ instruction: 0xf7ff9302 │ │ │ │ - stmdacs r0, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x197774 │ │ │ │ + stmdacs r0, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blls 0x1978b0 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ andseq r0, r9, #154 @ 0x9a │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584629 │ │ │ │ @ instruction: 0xf7c14252 │ │ │ │ - strmi pc, [r5], -r1, asr #30 │ │ │ │ + @ instruction: 0x4605fefd │ │ │ │ @ instruction: 0xf76c4681 │ │ │ │ - blls 0x1a3304 │ │ │ │ + blls 0x1a31c8 │ │ │ │ sbcseq r4, lr, #4, 12 @ 0x400000 │ │ │ │ rscshi pc, ip, #64, 2 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ @ instruction: 0x462a83d1 │ │ │ │ cmpcs r3, r8, lsr r6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ - cdp2 7, 3, cr15, cr2, cr5, {6} │ │ │ │ + stc2l 7, cr15, [lr, #788]! @ 0x314 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf7d2681d │ │ │ │ - strmi pc, [r2], -r7, lsr #18 │ │ │ │ + strmi pc, [r2], -r1, lsl #18 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf9e6f775 │ │ │ │ + @ instruction: 0xf948f775 │ │ │ │ addseq lr, sl, #44302336 @ 0x2a40000 │ │ │ │ mrcge 5, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 1, pc, cr0, cr15, {1} @ │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf936f7ff │ │ │ │ + @ instruction: 0xf938f7ff │ │ │ │ addsle r2, r0, r0, lsl #16 │ │ │ │ ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ - beq 0xff8080ac │ │ │ │ + beq 0xff8081e8 │ │ │ │ vmov.i32 q8, #186 @ 0x000000ba │ │ │ │ vst4.32 {d5,d7,d9,d11}, [r2], r0 │ │ │ │ @ instruction: 0xf00472ff │ │ │ │ andseq r0, lr, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r1], #-2628 @ 0xfffff5bc │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ smlabtmi r3, r3, r3, pc @ │ │ │ │ - cdp2 7, 14, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 7, 10, cr15, cr10, cr1, {6} │ │ │ │ @ instruction: 0xf76c4606 │ │ │ │ - blls 0x1a3190 │ │ │ │ + blls 0x1a3054 │ │ │ │ sbcseq r4, sp, #128, 12 @ 0x8000000 │ │ │ │ strhi pc, [fp], #-320 @ 0xfffffec0 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ @ instruction: 0x4638837f │ │ │ │ mvncs r4, r2, lsr r6 │ │ │ │ strbmi r9, [r1], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf91af7c5 │ │ │ │ + @ instruction: 0xf8d6f7c5 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f4f7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ subscs lr, r0, #25427968 @ 0x1840000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b2400a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcge.s8 d8, d0, d12 │ │ │ │ - bcs 0x1103884 │ │ │ │ + bcs 0x11039c0 │ │ │ │ adcshi pc, pc, r0 │ │ │ │ orrshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ eorcs r8, pc, #-1476395008 @ 0xa8000000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf3550 │ │ │ │ + bcs 0xf368c │ │ │ │ ldclge 4, cr15, [r2, #508] @ 0x1fc │ │ │ │ ldmdavs r1, {r1, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r1, r2, r6, r7, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf8d8f7ff │ │ │ │ + @ instruction: 0xf8daf7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x18f224 │ │ │ │ + blls 0x18f360 │ │ │ │ @ instruction: 0xf3c30bdc │ │ │ │ @ instruction: 0xf00412c0 │ │ │ │ vmov.i32 d16, #12451840 @ 0x00be0000 │ │ │ │ tstmi r4, #12582912 @ 0xc00000 │ │ │ │ @ instruction: 0xf14102de │ │ │ │ @ instruction: 0xf76c8053 │ │ │ │ - @ instruction: 0x4621fedb │ │ │ │ + @ instruction: 0x4621fe3d │ │ │ │ @ instruction: 0xf7fa9002 │ │ │ │ - stmdals r2, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012d0f │ │ │ │ strmi r8, [r2], -r9, lsr #3 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff32f7c1 │ │ │ │ + cdp2 7, 14, cr15, cr14, cr1, {6} │ │ │ │ @ instruction: 0xf5b2e715 │ │ │ │ rsble r0, sp, r0, lsr #30 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ rsbhi pc, r1, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ ldcge 4, cr15, [r0, #508] @ 0x1fc │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - ldc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ sbcseq r9, r9, #2048 @ 0x800 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ + mrc2 7, 6, pc, cr10, cr14, {7} │ │ │ │ @ instruction: 0xf8d2e57f │ │ │ │ @ instruction: 0xf41000a0 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdavs r2, {r0, r3, r4, r5, r6, r8, sl, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ stmdage r4, {r8, r9, sl, sp, lr, pc} │ │ │ │ andls r9, r7, #-2147483648 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ cmpcs r0, r2, lsl #22 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ andsmi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ strhi pc, [r0, #-0] │ │ │ │ @@ -216233,79 +216314,79 @@ │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b18512 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r1, r8, sl, pc} │ │ │ │ ldclge 4, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - cmnpcs sp, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31bdf24e │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf806f7fe │ │ │ │ + @ instruction: 0xf808f7fe │ │ │ │ stmdage r4, {r0, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a260c │ │ │ │ + blls 0x1a2770 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vand d19, d30, d9 │ │ │ │ - blls 0x23bc58 │ │ │ │ + vand q10, q15, │ │ │ │ + blls 0x23fe94 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fe010d │ │ │ │ - str pc, [lr, #-2271]! @ 0xfffff721 │ │ │ │ + str pc, [lr, #-2273]! @ 0xfffff71f │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ bicshi pc, sl, #64 @ 0x40 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff5a166e │ │ │ │ + blx 0xff8217aa │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr8, cr14, {7} │ │ │ │ + mrc2 7, 3, pc, cr10, cr14, {7} │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a25b8 │ │ │ │ + blls 0x1a271c │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vrhadd.s8 q10, q15, │ │ │ │ - blls 0x23fb2c │ │ │ │ + @ instruction: 0xf64e6101 │ │ │ │ + blls 0x223d68 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - str pc, [r4, #-2331] @ 0xfffff6e5 │ │ │ │ + str pc, [r4, #-2333] @ 0xfffff6e3 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], #768 @ 0x300 │ │ │ │ @ instruction: 0xf0004562 │ │ │ │ @ instruction: 0xf04f827b │ │ │ │ vhadd.s8 q0, q0, q0 │ │ │ │ vbic.i32 q12, #1 @ 0x00000001 │ │ │ │ addmi r0, r2, #128 @ 0x80 │ │ │ │ rsbhi pc, r1, #0 │ │ │ │ svceq 0x0020f5b2 │ │ │ │ ldclge 4, cr15, [r0], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf10002d9 │ │ │ │ @ instruction: 0x461983fa │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe6216ea │ │ │ │ + blx 0xfe8a1826 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr14 @ │ │ │ │ andcs lr, r1, #-520093696 @ 0xe1000000 │ │ │ │ @ instruction: 0xf8cd940a │ │ │ │ andseq r8, ip, #32 │ │ │ │ @ instruction: 0xf53f9209 │ │ │ │ stmdbge r4, {r0, r3, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ sbcslt r5, fp, #0, 4 │ │ │ │ strcs lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ - strb pc, [lr], #3811 @ 0xee3 @ │ │ │ │ + strb pc, [lr], #3813 @ 0xee5 @ │ │ │ │ subeq r6, r9, r0, lsl #26 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r4, r8, #671088640 @ 0x28000000 │ │ │ │ tstcs r1, r2, lsl #16 │ │ │ │ @ instruction: 0xf0129409 │ │ │ │ strdls r0, [sl, -r0] │ │ │ │ @@ -216317,27 +216398,27 @@ │ │ │ │ ldcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ strbpl pc, [r0], #-963 @ 0xfffffc3d @ │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ vrshr.u64 , q5, #61 │ │ │ │ andls r5, r7, #0, 6 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - mcr2 7, 4, pc, cr8, cr13, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr13, {7} @ │ │ │ │ sbcslt lr, sl, #-1526726656 @ 0xa5000000 │ │ │ │ ldceq 2, cr9, [sl], {7} │ │ │ │ @ instruction: 0xf002a904 │ │ │ │ strls r0, [r9], #-528 @ 0xfffffdf0 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ andls r2, r8, #16777216 @ 0x1000000 │ │ │ │ subpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ movwpl pc, #963 @ 0x3c3 @ │ │ │ │ stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2304 │ │ │ │ - str pc, [lr], #3747 @ 0xea3 │ │ │ │ + str pc, [lr], #3749 @ 0xea5 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ andls r8, r9, #32 │ │ │ │ strls r0, [sl], #-538 @ 0xfffffde6 │ │ │ │ stcge 5, cr15, [r6], {63} @ 0x3f │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f011 │ │ │ │ @ instruction: 0xf8d2d10a │ │ │ │ @@ -216348,15 +216429,15 @@ │ │ │ │ ldclge 4, cr15, [r6], #-252 @ 0xffffff04 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ strls r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ @ instruction: 0xf1b2e7c2 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ andcs sl, pc, #27904 @ 0x6d00 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ - bcs 0xf3828 │ │ │ │ + bcs 0xf3964 │ │ │ │ eorhi pc, pc, #0 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ stclge 4, cr15, [r2], #-508 @ 0xfffffe04 │ │ │ │ stcleq 4, cr9, [ip], {7} │ │ │ │ subne pc, r1, #67108867 @ 0x4000003 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ ldmeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ @@ -216371,455 +216452,455 @@ │ │ │ │ strb pc, [r8], #-2943 @ 0xfffff481 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ msrhi SPSR_, r0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r2, #32 │ │ │ │ ldcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - blx 0xffaa1844 │ │ │ │ + blx 0xffd21980 │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ stmib sp, {r7, r8, r9, sl, fp, ip}^ │ │ │ │ - bls 0x26886c │ │ │ │ + bls 0x2689a8 │ │ │ │ svclt 0x000c4638 │ │ │ │ - @ instruction: 0x01b9f24e │ │ │ │ - tstpne sp, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mvnsne pc, lr, asr #4 │ │ │ │ + msrcs (UNDEF: 109), sp │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf83af7fd │ │ │ │ + @ instruction: 0xf83cf7fd │ │ │ │ subcs lr, r0, r3, lsr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ andeq lr, r0, #4096 @ 0x1000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ strhi pc, [r1], #-0 │ │ │ │ bichi pc, r7, r0, lsl #4 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ bicshi pc, r7, #0 │ │ │ │ orrhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ stmdage r4, {r1, sl, pc} │ │ │ │ @ instruction: 0xf7fa2401 │ │ │ │ - stmdbls r4, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - vhsub.s8 d19, d14, d5 │ │ │ │ - vsra.s64 d23, d29, #64 │ │ │ │ + @ instruction: 0xf64e3205 │ │ │ │ + vsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffebb │ │ │ │ + @ instruction: 0xf7fffebd │ │ │ │ vstrvs d11, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf0116811 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ ldrdeq pc, [r0], r2 @ │ │ │ │ svcvs 0x0070f410 │ │ │ │ - blge 0xffda09e8 │ │ │ │ + blge 0xffda0b24 │ │ │ │ @ instruction: 0xf4126852 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldmdaeq ip, {r0, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc}^ │ │ │ │ andeq pc, pc, #3 │ │ │ │ ldreq pc, [r0], #-4 │ │ │ │ svceq 0x000ef011 │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ strbteq sp, [r0], r2, lsl #2 │ │ │ │ - blge 0xff920e0c │ │ │ │ + blge 0xff920f48 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mrc2 7, 7, pc, cr6, cr14, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x18ee60 │ │ │ │ + blls 0x18ef9c │ │ │ │ @ instruction: 0xf1040064 │ │ │ │ sbcseq r0, r9, #4096 @ 0x1000 │ │ │ │ strhi pc, [ip], #320 @ 0x140 │ │ │ │ - ldc2l 7, cr15, [lr], #432 @ 0x1b0 │ │ │ │ + stc2l 7, cr15, [r0], #-432 @ 0xfffffe50 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr12, cr9, {7} │ │ │ │ + mcr2 7, 6, pc, cr6, cr9, {7} @ │ │ │ │ strbmi r9, [r1], -r2, lsl #20 │ │ │ │ @ instruction: 0xf7c14638 │ │ │ │ - @ instruction: 0xf76cfd59 │ │ │ │ - stclne 12, cr15, [r1], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf76cfd15 │ │ │ │ + stclne 12, cr15, [r1], #-340 @ 0xfffffeac │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ - @ instruction: 0x4622feb1 │ │ │ │ + @ instruction: 0x4622febb │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - stc2l 7, cr15, [lr, #-772] @ 0xfffffcfc │ │ │ │ + stc2 7, cr15, [sl, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf5b2e531 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a22e8 │ │ │ │ - bls 0x289d80 │ │ │ │ + blls 0x1a244c │ │ │ │ + bls 0x289ebc │ │ │ │ strne pc, [r0], #1043 @ 0x413 │ │ │ │ adchi pc, ip, #64 @ 0x40 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blls 0x235260 │ │ │ │ - tstpvc sp, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blls 0x23539c │ │ │ │ + cmppeq sp, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff52f7fd │ │ │ │ - bllt 0xfe96198c │ │ │ │ + @ instruction: 0xff54f7fd │ │ │ │ + bllt 0xfe961ac8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #160, 2 @ 0x28 │ │ │ │ - blge 0xfe7a0b98 │ │ │ │ + blge 0xfe7a0cd4 │ │ │ │ addne pc, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ strls r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ - blx 0x1021998 │ │ │ │ + blx 0x12a1ad4 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ - bllt 0xfe3619bc │ │ │ │ + stc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + bllt 0xfe361af8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf47f4282 │ │ │ │ @ instruction: 0xf411ab83 │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ stmdage r4, {r1, r2, r3, r9, pc} │ │ │ │ andls r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - blx 0xaa19c4 │ │ │ │ + blx 0xd21b00 │ │ │ │ andcs r9, r1, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff8219e0 │ │ │ │ - bllt 0x1de19e8 │ │ │ │ + blx 0xff8a1b1c │ │ │ │ + bllt 0x1de1b24 │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - mrc2 7, 2, pc, cr8, cr1, {6} │ │ │ │ + mrc2 7, 1, pc, cr2, cr1, {6} │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744629 │ │ │ │ - @ instruction: 0xf8d7fbd5 │ │ │ │ + @ instruction: 0xf8d7fb37 │ │ │ │ ldrtmi r3, [r8], -ip, lsl #1 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ vpadd.i8 d2, d1, d5 │ │ │ │ @ instruction: 0xf04f80e5 │ │ │ │ strbmi r0, [sl], -r2, ror #25 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ @ instruction: 0xf7c5c000 │ │ │ │ - strb pc, [sl], #2449 @ 0x991 @ │ │ │ │ + strb pc, [sl], #2381 @ 0x94d @ │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ @ instruction: 0xf7d1681d │ │ │ │ - @ instruction: 0x4602fe39 │ │ │ │ + @ instruction: 0x4602fe13 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - mrc2 7, 2, pc, cr8, cr4, {3} │ │ │ │ + ldc2 7, cr15, [sl, #464]! @ 0x1d0 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - blcs 0x6246cc │ │ │ │ + blcs 0x624808 │ │ │ │ sbchi pc, r6, r1, lsl #4 │ │ │ │ mcrreq 0, 4, pc, r3, cr15 @ │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a2197a │ │ │ │ + blx 0x921ab6 │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf9dcf7fa │ │ │ │ + @ instruction: 0xf9e6f7fa │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ ldmib sp, {r0, r1, r5, r9, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x273e84 │ │ │ │ + bls 0x273fc0 │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vorr.i32 d16, #5 @ 0x00000005 │ │ │ │ + vmla.f d17, d0, d1[5] │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffecf │ │ │ │ + @ instruction: 0xf7fffed1 │ │ │ │ stmdage r4, {r1, r2, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a21b4 │ │ │ │ + blls 0x1a2318 │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vrhadd.s8 , q7, │ │ │ │ - blls 0x22fed0 │ │ │ │ + vrhadd.s8 d18, d30, d29 │ │ │ │ + blls 0x23410c │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffeb3 │ │ │ │ + @ instruction: 0xf7fffeb5 │ │ │ │ stmdage r4, {r1, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a217c │ │ │ │ + blls 0x1a22e0 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ stcne 4, cr15, [r0], {19} │ │ │ │ svclt 0x000b9a06 │ │ │ │ @ instruction: 0x1c00e9cd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msreq (UNDEF: 97), lr │ │ │ │ - @ instruction: 0x71bdf24d │ │ │ │ + @ instruction: 0x11a1f24e │ │ │ │ + tstpne sp, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000c9b05 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - mrc2 7, 4, pc, cr6, cr13, {7} │ │ │ │ - blt 0xffa61b04 │ │ │ │ + mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ + blt 0xffa61c40 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - @ instruction: 0xf98cf7fa │ │ │ │ + @ instruction: 0xf996f7fa │ │ │ │ stmdbls r4, {r1, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf4134638 │ │ │ │ - bls 0x26ad1c │ │ │ │ + bls 0x26ae58 │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {sl, fp, ip}^ │ │ │ │ @ instruction: 0xf64d1400 │ │ │ │ - @ instruction: 0xf64d016d │ │ │ │ - blls 0x224244 │ │ │ │ + @ instruction: 0xf64d11bd │ │ │ │ + blls 0x22c0c0 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffedf │ │ │ │ + @ instruction: 0xf7fffee1 │ │ │ │ stmdage r4, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf96ef7fa │ │ │ │ + @ instruction: 0xf978f7fa │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf0401180 │ │ │ │ ldmib sp, {r2, r3, r5, r9, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, lr}^ │ │ │ │ - bls 0x273f60 │ │ │ │ + bls 0x27409c │ │ │ │ @ instruction: 0xf64d4638 │ │ │ │ - vbic.i32 , #5 @ 0x00000005 │ │ │ │ + vmla.f d18, d16, d1[1] │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffec7 │ │ │ │ + @ instruction: 0xf7fffec9 │ │ │ │ stmdage r4, {r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa9102 │ │ │ │ - blls 0x1a20d8 │ │ │ │ + blls 0x1a223c │ │ │ │ strcs r9, [r1], #-2308 @ 0xfffff6fc │ │ │ │ svcne 0x0080f413 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ vmax.f32 d27, d14, d12 │ │ │ │ - vand , q15, │ │ │ │ - blls 0x23404c │ │ │ │ + vand d19, d14, d21 │ │ │ │ + blls 0x238288 │ │ │ │ @ instruction: 0xf2c0bf0c │ │ │ │ vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7fc010d │ │ │ │ - @ instruction: 0xf7fffeab │ │ │ │ + @ instruction: 0xf7fffead │ │ │ │ stmdage r4, {r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ strls r9, [r7], #-258 @ 0xfffffefe │ │ │ │ - @ instruction: 0xf93af7fa │ │ │ │ + @ instruction: 0xf944f7fa │ │ │ │ sbcseq r9, r8, #2048 @ 0x800 │ │ │ │ - bge 0xfe3a11b8 │ │ │ │ + bge 0xfe3a12f4 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xf9ecf7fe │ │ │ │ - blt 0xfe1e1bc8 │ │ │ │ + @ instruction: 0xf9eef7fe │ │ │ │ + blt 0xfe1e1d04 │ │ │ │ vsubl.s8 q9, d16, d31 │ │ │ │ andmi r0, sl, r0, asr #4 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - bge 0x1fa0dd8 │ │ │ │ + bge 0x1fa0f14 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ strls r5, [r7], #-512 @ 0xfffffe00 │ │ │ │ vsubl.u8 , d3, d4 │ │ │ │ vsubl.u8 q10, d3, d3 │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7fa2305 │ │ │ │ - @ instruction: 0xf7fffea3 │ │ │ │ + @ instruction: 0xf7fffea5 │ │ │ │ @ instruction: 0xf5b1ba6c │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ strdcs r8, [r0], #-31 @ 0xffffffe1 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf0004281 │ │ │ │ @ instruction: 0xf5b181f1 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ tstcs r0, sp, asr sl │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4100 │ │ │ │ - vbic.i32 q9, #13 @ 0x0000000d │ │ │ │ + vmla.f d19, d16, d1[3] │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffd0f │ │ │ │ + @ instruction: 0xf7fffd11 │ │ │ │ @ instruction: 0xf5b2ba52 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ addmi r8, r2, #132, 4 @ 0x40000008 │ │ │ │ subshi pc, r2, #0 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, sl, #128, 2 │ │ │ │ - bge 0x1220e44 │ │ │ │ + bge 0x1220f80 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6411 @ 0x190b @ │ │ │ │ + movwcs pc, #6421 @ 0x1915 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fffacb │ │ │ │ + @ instruction: 0xf7fffacd │ │ │ │ stmiaeq sl, {r3, r4, r5, r9, fp, ip, sp, pc}^ │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ ldreq r4, [sp], sl, lsl #6 │ │ │ │ cmppl r3, pc, asr #20 │ │ │ │ mvnshi pc, r0, lsl #2 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ cmpcs r0, r8, lsl #2 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, r4, lr} │ │ │ │ - bge 0x920e8c │ │ │ │ + bge 0x920fc8 │ │ │ │ @ instruction: 0xf04fa904 │ │ │ │ movwcs r0, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xf8cd9405 │ │ │ │ stmib sp, {r4, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2306 │ │ │ │ @ instruction: 0xf7fff94b │ │ │ │ stmiaeq r9, {r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strmi pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 3, 0, cr15, cr3, cr3, {6} │ │ │ │ - b 0x14b48ec │ │ │ │ + b 0x14b4a28 │ │ │ │ subseq r5, r9, #21248 @ 0x5300 │ │ │ │ movwhi pc, #16640 @ 0x4100 @ │ │ │ │ @ instruction: 0xf100069a │ │ │ │ @ instruction: 0x065b82d7 │ │ │ │ - bge 0x1211cc │ │ │ │ + bge 0x121308 │ │ │ │ @ instruction: 0xf00ca904 │ │ │ │ andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andmi lr, r5, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ @ instruction: 0xf7fff8b3 │ │ │ │ @ instruction: 0x4621b9f4 │ │ │ │ - stc2l 7, cr15, [r0], #996 @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ ldrdcc pc, [ip], r7 │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ - blcs 0x624978 │ │ │ │ + blcs 0x624ab4 │ │ │ │ ldrbhi pc, [r0, -r0, lsl #4]! @ │ │ │ │ ldrtmi r2, [r2], -r1, ror #9 │ │ │ │ strls r4, [r0], #-1601 @ 0xfffff9bf │ │ │ │ - @ instruction: 0xf81ef7c5 │ │ │ │ - bllt 0x16e1d0c │ │ │ │ + @ instruction: 0xffdaf7c4 │ │ │ │ + bllt 0x16e1e48 │ │ │ │ eorcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r6, #0 │ │ │ │ sbchi pc, r7, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.8 {d8-d11}, [r3], r4 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ @ instruction: 0xf5b28503 │ │ │ │ @ instruction: 0xf0002fa0 │ │ │ │ @ instruction: 0xf5b28510 │ │ │ │ @ instruction: 0xf47f3f80 │ │ │ │ ldrmi sl, [r9], -r7, asr #19 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0x6d3bf951 │ │ │ │ + @ instruction: 0x6d3bf957 │ │ │ │ @ instruction: 0xf8d34638 │ │ │ │ @ instruction: 0xf4133110 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ @ instruction: 0xf8d7a9bb │ │ │ │ ldmib sp, {r4, r6, r7, ip, sp}^ │ │ │ │ - @ instruction: 0x9d068904 │ │ │ │ + stcls 8, cr9, [r6, #-16] │ │ │ │ bicne pc, r0, r3, asr #7 │ │ │ │ @ instruction: 0xf140061e │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - @ instruction: 0xff8ef7fa │ │ │ │ + @ instruction: 0xff90f7fa │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf642ab22 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ @ instruction: 0xf76c2497 │ │ │ │ - vpadd.i8 d31, d3, d27 │ │ │ │ + vpmin.s8 d31, d19, d13 │ │ │ │ strmi r0, [r7], -r8, lsl #5 │ │ │ │ @ instruction: 0xf7716821 │ │ │ │ - @ instruction: 0xf76cfb5d │ │ │ │ - strtmi pc, [r9], -fp, asr #21 │ │ │ │ + @ instruction: 0xf76cfabf │ │ │ │ + strtmi pc, [r9], -sp, lsr #20 │ │ │ │ strmi r6, [r6], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - strtmi pc, [r9], -r5, lsl #25 │ │ │ │ + @ instruction: 0x4629fc5f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1a1b7c │ │ │ │ + @ instruction: 0xf964f774 │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r1, r0, #16384000 @ 0xfa0000 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf76d461a │ │ │ │ - mulcs r0, r7, sl │ │ │ │ - stmdavs r4!, {r0, r3, r6, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ - @ instruction: 0xf1b84602 │ │ │ │ + strdcs pc, [r0], -r9 │ │ │ │ + stmdavs r4!, {r0, r6, r9, sl, lr} │ │ │ │ + mcrr2 7, 13, pc, r4, cr1 @ │ │ │ │ + @ instruction: 0xf1b94602 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7744630 │ │ │ │ - @ instruction: 0xf7fffa2b │ │ │ │ + @ instruction: 0xf7fff98d │ │ │ │ vst1.64 {d11-d12}, [r1 :128], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsr #4 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ rscshi pc, r5, #0 │ │ │ │ rsbshi pc, r6, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst2.16 {d8-d11}, [r1], lr │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 q4, , q8 │ │ │ │ - bcs 0x1050fc │ │ │ │ + bcs 0x105238 │ │ │ │ strbhi pc, [r7, #-0]! @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8e4f7fa │ │ │ │ + @ instruction: 0xf8eaf7fa │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1021e1a │ │ │ │ + blx 0x10a1f56 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x00a0f011 │ │ │ │ stmdbge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d26d3a │ │ │ │ @ instruction: 0xf41110a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs r2, {r0, r1, r4, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f412 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - bcs 0xec654 │ │ │ │ + bcs 0xec790 │ │ │ │ ldmdbge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r4], r7 @ │ │ │ │ - bcs 0xf5740 │ │ │ │ + bcs 0xf587c │ │ │ │ ldmdbge r6!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ movwls sl, #10545 @ 0x2931 │ │ │ │ - mcrr2 7, 15, pc, r8, cr14 @ │ │ │ │ + mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x18e904 │ │ │ │ + blls 0x18ea40 │ │ │ │ andeq pc, pc, #3 │ │ │ │ - beq 0xff7e6ae8 │ │ │ │ + beq 0xff7e6c24 │ │ │ │ mvnseq pc, r1 │ │ │ │ orrpl pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf011430a │ │ │ │ @ instruction: 0xf0020f40 │ │ │ │ - b 0x14a4794 │ │ │ │ + b 0x14a48d0 │ │ │ │ svclt 0x000c11d1 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ subpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf0040192 │ │ │ │ - b 0x1164f24 │ │ │ │ + b 0x1165060 │ │ │ │ tstmi ip, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf76c4310 │ │ │ │ - @ instruction: 0x4621fef7 │ │ │ │ - ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ - blt 0x20e1ebc │ │ │ │ + @ instruction: 0x4621fe59 │ │ │ │ + ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + blt 0x20e1ff8 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x17a1ec4 │ │ │ │ + blx 0x1822000 │ │ │ │ stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blls 0x22ced4 │ │ │ │ + blls 0x22d010 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - vmin.s8 d20, d13, d24 │ │ │ │ - vmla.f d23, d0, d1[5] │ │ │ │ + @ instruction: 0xf64d4638 │ │ │ │ + vsra.s64 d16, d21, #64 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffca5 │ │ │ │ + @ instruction: 0xf7fffca7 │ │ │ │ @ instruction: 0xf013b8f4 │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ stmiage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r1, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00e0f011 │ │ │ │ stmiage r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c30ada │ │ │ │ @ instruction: 0xf0025080 │ │ │ │ @ instruction: 0xf011021e │ │ │ │ - b 0x117fcd0 │ │ │ │ + b 0x117fe0c │ │ │ │ @ instruction: 0xf8d70500 │ │ │ │ @ instruction: 0x469020b4 │ │ │ │ strbthi pc, [r4], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8d7a8d7 │ │ │ │ - bcs 0xec208 │ │ │ │ + bcs 0xec344 │ │ │ │ ldmge r2, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0xffb21f2e │ │ │ │ + blx 0xffba206a │ │ │ │ stmdacs r0, {r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x1161038 │ │ │ │ + bge 0x1161174 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0030b1a │ │ │ │ @ instruction: 0xf002000f │ │ │ │ @ instruction: 0xf64203f0 │ │ │ │ vaddhn.i16 d17, q8, q10 │ │ │ │ tstmi r8, #-1761607680 @ 0x97000000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ @@ -216827,205 +216908,205 @@ │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbccc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst2.32 {d20-d23}, [pc], r0 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ @ instruction: 0xf76c0400 │ │ │ │ - @ instruction: 0x4607fe95 │ │ │ │ + @ instruction: 0x4607fdf7 │ │ │ │ ldrtmi lr, [r2], -r7 │ │ │ │ movweq lr, #39686 @ 0x9b06 │ │ │ │ ldmcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ stmdavs r5!, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d12000 │ │ │ │ - strmi pc, [r2], -r9, lsl #23 │ │ │ │ + strmi pc, [r2], -r3, ror #22 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf972f774 │ │ │ │ + @ instruction: 0xf8d4f774 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf7ffd1e9 │ │ │ │ movwcs fp, #6664 @ 0x1a08 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - @ instruction: 0xf7fffff3 │ │ │ │ + @ instruction: 0xf7fffff5 │ │ │ │ smlalbbcs fp, r0, sl, r8 │ │ │ │ smlawteq r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf47f428a │ │ │ │ ldrmi sl, [r9], -r3, lsl #17 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbls r4, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bicscs pc, r5, sp, asr #12 │ │ │ │ + msrmi SP_usr, sp │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - blx 0xca1fe2 │ │ │ │ + blx 0xd2211e │ │ │ │ ldmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8fcf7fe │ │ │ │ + @ instruction: 0xf8fef7fe │ │ │ │ stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xf8f4f7fe │ │ │ │ + @ instruction: 0xf8f6f7fe │ │ │ │ stmdalt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d0, d14 │ │ │ │ - vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ + vorr.i32 q9, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffb13 │ │ │ │ + @ instruction: 0xf7fffb15 │ │ │ │ tstcs r0, r6, asr r8 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64d4100 │ │ │ │ - vmla.f d17, d16, d1[3] │ │ │ │ + vorr.i32 d19, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffb07 │ │ │ │ + @ instruction: 0xf7fffb09 │ │ │ │ tstcs r1, sl, asr #16 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vrhadd.s8 d20, d14, d0 │ │ │ │ - vorr.i32 , #5 @ 0x00000005 │ │ │ │ + vsra.s64 d22, d5, #64 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ + @ instruction: 0xf7fffafd │ │ │ │ stmdage r4, {r1, r2, r3, r4, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff06f7f9 │ │ │ │ + @ instruction: 0xff10f7f9 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r8], -r0, lsl #8 │ │ │ │ - msrcs SP_usr, sp │ │ │ │ + cmnpcc r5, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ - blx 0xffba2068 │ │ │ │ + blx 0xffc221a4 │ │ │ │ stmdalt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls r0, [r5], #-73 @ 0xffffffb7 │ │ │ │ @ instruction: 0xf0019206 │ │ │ │ andcs r0, r1, #33554432 @ 0x2000000 │ │ │ │ andls sl, r7, #4, 18 @ 0x10000 │ │ │ │ addne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ andls r5, r8, #192, 6 │ │ │ │ @ instruction: 0xf7fe9304 │ │ │ │ @ instruction: 0xf7ffff51 │ │ │ │ stmdage r4, {r1, r3, r4, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - movwcs pc, #7905 @ 0x1ee1 @ │ │ │ │ + movwcs pc, #7915 @ 0x1eeb @ │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - @ instruction: 0xf7fff8a1 │ │ │ │ + @ instruction: 0xf7fff8a3 │ │ │ │ stmdage r4, {r1, r2, r3, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f92401 │ │ │ │ - stmdbls r4, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ vhsub.s8 d19, d14, d5 │ │ │ │ - vmla.f d21, d16, d1[6] │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf7fd010d │ │ │ │ - @ instruction: 0xf7fefab9 │ │ │ │ + @ instruction: 0xf7fefabb │ │ │ │ svclt 0x0000bffc │ │ │ │ - addeq ip, r2, sl, lsr #3 │ │ │ │ + addeq ip, r2, lr, rrx │ │ │ │ eorcs pc, r0, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b2 │ │ │ │ subhi pc, r8, #0 │ │ │ │ andhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vst1.16 {d8-d11}, [r1 :128], r2 │ │ │ │ @ instruction: 0xf5b222a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vcge.s8 q4, q8, q15 │ │ │ │ - bcs 0x105538 │ │ │ │ + bcs 0x105674 │ │ │ │ ldrbthi pc, [r0], #0 @ │ │ │ │ sbcne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andls r9, r4, #117440512 @ 0x7000000 │ │ │ │ ldmdaeq sl, {r2, r3, r4, r6, r7, r9, fp}^ │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, r0, #2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc4305 │ │ │ │ - @ instruction: 0xf7fefaa3 │ │ │ │ + @ instruction: 0xf7fefaa5 │ │ │ │ @ instruction: 0xf011bfca │ │ │ │ ldrmi r0, [r1], r0, lsr #5 │ │ │ │ svcge 0x00c4f47e │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0060f412 │ │ │ │ svcge 0x00bef43e │ │ │ │ vmull.u8 q8, d19, d9 │ │ │ │ @ instruction: 0xf0013003 │ │ │ │ @ instruction: 0xf0120110 │ │ │ │ - b 0x1127d9c │ │ │ │ + b 0x1127ed8 │ │ │ │ strmi r0, [sp], -r0, lsl #2 │ │ │ │ strbeq sp, [r9], r2, lsl #2 │ │ │ │ svcge 0x00b0f53e │ │ │ │ ldrsbteq pc, [r4], r7 @ │ │ │ │ svcvs 0x0070f012 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ stmdacs r0, {r0, r4, r7, sl, pc} │ │ │ │ svcge 0x00a6f47e │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2a00 │ │ │ │ ldrtmi sl, [r8], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7fe9302 │ │ │ │ - blls 0x1a2c74 │ │ │ │ + blls 0x1a2db8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04fa910 │ │ │ │ - bleq 0x7661a4 │ │ │ │ + bleq 0x7662e0 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rscseq pc, r0, #2 │ │ │ │ @ instruction: 0xf0122000 │ │ │ │ - b 0x11a7eb4 │ │ │ │ - b 0x14a4dc0 │ │ │ │ + b 0x11a7ff0 │ │ │ │ + b 0x14a4efc │ │ │ │ svclt 0x000c12d2 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ cmnppl pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ biccc lr, r2, r1, asr #20 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ streq r4, [r9], #-793 @ 0xfffffce7 │ │ │ │ - ldc2l 7, cr15, [lr, #-432]! @ 0xfffffe50 │ │ │ │ + stc2l 7, cr15, [r0], #432 @ 0x1b0 │ │ │ │ and r4, r7, r7, lsl #12 │ │ │ │ - bl 0x275aac │ │ │ │ + bl 0x275be8 │ │ │ │ @ instruction: 0xf1080309 │ │ │ │ vceq.i32 , , │ │ │ │ ldrmi r0, [r5], -r1, lsl #4 │ │ │ │ strtmi r4, [lr], -r9, lsr #12 │ │ │ │ andcs r6, r1, r5, lsr #16 │ │ │ │ - blx 0x1722140 │ │ │ │ + blx 0xda227c │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7744638 │ │ │ │ - @ instruction: 0xf1b8fb17 │ │ │ │ + @ instruction: 0xf1b8fa79 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf88cf76c │ │ │ │ + @ instruction: 0xffeef76b │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf82cf7c1 │ │ │ │ + @ instruction: 0xffe8f7c0 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x182220c │ │ │ │ - @ instruction: 0xf880f76c │ │ │ │ + blx 0x1aa2348 │ │ │ │ + @ instruction: 0xffe2f76b │ │ │ │ strmi r4, [r4], -r2, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf820f7c1 │ │ │ │ + @ instruction: 0xffdcf7c0 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x1522224 │ │ │ │ + blx 0x17a2360 │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf872f76c │ │ │ │ + @ instruction: 0xffd4f76b │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - @ instruction: 0xf812f7c1 │ │ │ │ + @ instruction: 0xffcef7c0 │ │ │ │ stmdals r2, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x11a2240 │ │ │ │ - @ instruction: 0xf866f76c │ │ │ │ + blx 0x142237c │ │ │ │ + @ instruction: 0xffc8f76b │ │ │ │ strmi r4, [r4], -sl, asr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf806f7c1 │ │ │ │ + @ instruction: 0xffc2f7c0 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - blx 0xea2258 │ │ │ │ + blx 0x1122394 │ │ │ │ stmialt r3!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andeq pc, r2, #2 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ strls r2, [r5], #-513 @ 0xfffffdff │ │ │ │ @@ -217036,188 +217117,188 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7fe2401 │ │ │ │ @ instruction: 0xf5b2bf5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ ldrmi sl, [r9], -sp, lsl #30 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ + mrc2 7, 2, pc, cr12, cr9, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr0, cr12, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr2, cr12, {7} @ │ │ │ │ svclt 0x0003f7fe │ │ │ │ str lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ streq pc, [r4], #-4 │ │ │ │ movtne pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ ldc2 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr3, cr14, {7} │ │ │ │ svccs 0x0020f5b2 │ │ │ │ mcrge 4, 7, pc, cr14, cr14, {3} @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr9, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ cmpeq sl, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0x81baf100 │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - blls 0x1a3c50 │ │ │ │ + blls 0x1a3dac │ │ │ │ @ instruction: 0xf53e03db │ │ │ │ stmdbge r4, {r0, r1, r2, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefa6b │ │ │ │ + @ instruction: 0xf7fefa6d │ │ │ │ @ instruction: 0x4619bed2 │ │ │ │ @ instruction: 0xf100035a │ │ │ │ stmdage r4, {r1, r2, r3, r4, r7, r8, pc} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3a08 │ │ │ │ + blls 0x1a3b6c │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ stmdavs r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rsbhi pc, fp, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - blcs 0xfe104de4 │ │ │ │ + blcs 0xfe104f20 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr6, cr14, {3} │ │ │ │ @ instruction: 0xf8d36d3b │ │ │ │ @ instruction: 0xf41220a0 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ ldmdavs fp, {r1, r2, r4, r5, r7, r8, r9, pc}^ │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr10, cr14, {1} @ │ │ │ │ ldrsbtcc pc, [r4], r7 @ │ │ │ │ - blcs 0xf5c64 │ │ │ │ + blcs 0xf5da0 │ │ │ │ mcrge 4, 5, pc, cr4, cr14, {3} @ │ │ │ │ ldrsbtpl pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf47e2d00 │ │ │ │ @ instruction: 0xf7feae9f │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffc6f76b │ │ │ │ + @ instruction: 0xff28f76b │ │ │ │ @ instruction: 0x13a4f642 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ @ instruction: 0xf7d1681e │ │ │ │ - @ instruction: 0x4602f97b │ │ │ │ + @ instruction: 0x4602f955 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr0, cr3, {3} │ │ │ │ + mrc2 7, 0, pc, cr2, cr3, {3} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - stc2l 7, cr15, [r6, #456] @ 0x1c8 │ │ │ │ + stc2 7, cr15, [r8, #-456]! @ 0xfffffe38 │ │ │ │ strtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96af7d1 │ │ │ │ + @ instruction: 0xf944f7d1 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf7feff53 │ │ │ │ + @ instruction: 0xf7fefeb5 │ │ │ │ movteq fp, #57324 @ 0xdfec │ │ │ │ teqphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf4139b02 │ │ │ │ @ instruction: 0xf47e3380 │ │ │ │ ldcvs 14, cr10, [sl, #-420]! @ 0xfffffe5c │ │ │ │ ldmdavs r2, {r3, r4, r5, r9, sl, lr} │ │ │ │ svceq 0x00f0f012 │ │ │ │ mcrge 4, 3, pc, cr2, cr14, {1} @ │ │ │ │ ldrsbcs pc, [r0], #135 @ 0x87 @ │ │ │ │ stmdals r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c29d06 │ │ │ │ ldreq r1, [r4], -r0, asr #3 │ │ │ │ adcshi pc, fp, #64, 2 │ │ │ │ @ instruction: 0xf7fa4619 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00c9f43e │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ - @ instruction: 0xff7af76b │ │ │ │ + cdp2 7, 13, cr15, cr12, cr11, {3} │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf934f7d1 │ │ │ │ + @ instruction: 0xf90ef7d1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0xf76bfeb1 │ │ │ │ - vrecps.f32 , , │ │ │ │ + @ instruction: 0xf76bfe13 │ │ │ │ + vrecps.f32 d31, d3, d23 │ │ │ │ stmdavs r1!, {r3, r7, r9} │ │ │ │ @ instruction: 0xf7709002 │ │ │ │ - blmi 0xff2e443c │ │ │ │ + blmi 0xff2e4300 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r9, [fp], #-2050 @ 0xfffff7fe │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrtmi r4, [r3], #-1048 @ 0xfffffbe8 │ │ │ │ andls r4, r0, sl, lsl r6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ orrshi pc, fp, #0 │ │ │ │ mvneq pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf76c6808 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r1, asr #12 │ │ │ │ - @ instruction: 0xf90cf7d1 │ │ │ │ + @ instruction: 0xf8e6f7d1 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734630 │ │ │ │ - @ instruction: 0xf7fefef5 │ │ │ │ + @ instruction: 0xf7fefe57 │ │ │ │ movteq fp, #44942 @ 0xaf8e │ │ │ │ rscshi pc, r7, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ + stc2 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stmdals r4, {r0, r1, r3, lr} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vhsub.s8 q4, q0, │ │ │ │ - blcs 0x104c90 │ │ │ │ + blcs 0x104dcc │ │ │ │ eorhi pc, fp, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [sl, #248]! @ 0xf8 │ │ │ │ ldmdavs r9, {r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r8, r0, asr #32 │ │ │ │ - cmpppl r5, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r5, sp, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r4, [r8], -r3, lsl #12 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ - @ instruction: 0xf5b2b84f │ │ │ │ + @ instruction: 0xf5b2b851 │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ - b 0x14cfc98 │ │ │ │ + b 0x14cfdd4 │ │ │ │ @ instruction: 0xf3c13cd1 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x13e758c │ │ │ │ - b 0x14a7528 │ │ │ │ + b 0x13e76c8 │ │ │ │ + b 0x14a7664 │ │ │ │ stceq 14, cr0, [sl], {67} @ 0x43 │ │ │ │ streq pc, [r4], #-4 │ │ │ │ cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r2, sl, ip, pc} │ │ │ │ strcc pc, [r3], #-963 @ 0xfffffc3d │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ @ instruction: 0x43221340 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xfee22540 │ │ │ │ - ldclt 7, cr15, [pc, #1016]! @ 0xe494c │ │ │ │ + blx 0xfeea267c │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0xe4a88 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf01880ed │ │ │ │ @ instruction: 0xf47e0f01 │ │ │ │ @ instruction: 0x2610adb7 │ │ │ │ streq pc, [r2], #-450 @ 0xfffffe3e │ │ │ │ mcrlt 7, 6, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf00279d2 │ │ │ │ - bcs 0x164db0 │ │ │ │ + bcs 0x164eec │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ strbt r2, [sl], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf1000359 │ │ │ │ bicseq r8, sl, #240, 4 │ │ │ │ sbcshi pc, ip, #0, 2 │ │ │ │ strls r0, [r7], #-3226 @ 0xfffff366 │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ @@ -217226,337 +217307,337 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fef89b │ │ │ │ + @ instruction: 0xf7fef89d │ │ │ │ movteq fp, #60812 @ 0xed8c │ │ │ │ rscshi pc, r6, r0, lsl #2 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ orrcs r9, r0, r2, lsl #22 │ │ │ │ smlabteq r1, r0, r2, pc @ │ │ │ │ stcls 0, cr4, [r4], {11} │ │ │ │ @ instruction: 0xf5b39a05 │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ vqsub.s8 d8, d0, d24 │ │ │ │ - blcs 0x104e64 │ │ │ │ + blcs 0x104fa0 │ │ │ │ andhi pc, r0, #0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ stclge 4, cr15, [lr, #-248]! @ 0xffffff08 │ │ │ │ ldmdavs r9, {r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64dd12c │ │ │ │ - vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ + vmla.f d23, d0, d1[6] │ │ │ │ strtmi r0, [r3], -sp, lsl #2 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1222604 │ │ │ │ - cdp2 7, 8, cr15, cr8, cr11, {3} │ │ │ │ + bllt 0x12a2740 │ │ │ │ + stc2l 7, cr15, [sl, #428]! @ 0x1ac │ │ │ │ strmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrtmi r9, [r8], -r2 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr0, {6} │ │ │ │ + stc2l 7, cr15, [r4, #768]! @ 0x300 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ - @ instruction: 0xf858f7f9 │ │ │ │ + @ instruction: 0xf862f7f9 │ │ │ │ mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ - cdp2 7, 7, cr15, cr10, cr11, {3} │ │ │ │ + ldc2l 7, cr15, [ip, #428] @ 0x1ac │ │ │ │ strmi r4, [r4], -sl, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr0, {6} │ │ │ │ + ldc2l 7, cr15, [r6, #768] @ 0x300 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - stc2 7, cr15, [r4], {114} @ 0x72 │ │ │ │ + blx 0xffaa2556 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf844f7f9 │ │ │ │ + @ instruction: 0xf84ef7f9 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - blx 0xffc20da4 │ │ │ │ + blx 0xffca0ee0 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ stmdage r4, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ + ldc2l 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9d2f7fb │ │ │ │ + @ instruction: 0xf9d4f7fb │ │ │ │ stclt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fefe3f │ │ │ │ + @ instruction: 0xf7fefe41 │ │ │ │ stmdage r4, {r1, r2, r3, r4, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stc2l 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldcge 4, cr15, [r4, #-248] @ 0xffffff08 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd9405 │ │ │ │ - blcs 0x10c724 │ │ │ │ + blcs 0x10c860 │ │ │ │ cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x10b2d8 │ │ │ │ + blcs 0x10b414 │ │ │ │ stcge 4, cr15, [r8, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr14, {1} │ │ │ │ - cdp2 7, 2, cr15, cr14, cr11, {3} │ │ │ │ + ldc2 7, cr15, [r0, #428] @ 0x1ac │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - strtmi pc, [r1], -fp, lsr #28 │ │ │ │ + strtmi pc, [r1], -sp, lsl #27 │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffe0f7d0 │ │ │ │ + @ instruction: 0xffbaf7d0 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - @ instruction: 0x4631fd5d │ │ │ │ + @ instruction: 0x4631fcbf │ │ │ │ @ instruction: 0xf7704638 │ │ │ │ - blmi 0x96406c │ │ │ │ + blmi 0x963f30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #11016 @ 0x2b08 │ │ │ │ ldrmi r1, [r0], #-2236 @ 0xfffff744 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ subshi pc, r3, #0 │ │ │ │ tstpvs r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - cdp2 7, 1, cr15, cr2, cr12, {3} │ │ │ │ + ldc2l 7, cr15, [r4, #-432]! @ 0xfffffe50 │ │ │ │ mcrlt 7, 2, pc, cr5, cr14, {7} @ │ │ │ │ ldr r2, [r5, -r8, lsl #12] │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a3604 │ │ │ │ + blls 0x1a3768 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061c │ │ │ │ @ instruction: 0xf7fa811e │ │ │ │ - @ instruction: 0xf7fefd4d │ │ │ │ + @ instruction: 0xf7fefd4f │ │ │ │ @ instruction: 0x4619bcbc │ │ │ │ movwls sl, #10244 @ 0x2804 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe8a274e │ │ │ │ + blx 0xfeb2288a │ │ │ │ ldreq r9, [r9], -r2, lsl #22 │ │ │ │ ldcge 5, cr15, [r0], #248 @ 0xf8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ stclt 7, cr15, [fp], #1016 @ 0x3f8 │ │ │ │ - strdeq fp, [r2], lr │ │ │ │ + addeq fp, r2, r2, asr #19 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - addeq fp, r2, lr, asr r8 │ │ │ │ + addeq fp, r2, r2, lsr #14 │ │ │ │ svccs 0x00a0f5b2 │ │ │ │ stcge 4, cr15, [r0], #504 @ 0x1f8 │ │ │ │ @ instruction: 0xf100060e │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe1a2786 │ │ │ │ + blx 0xfe4228c2 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff622792 │ │ │ │ + blx 0xff6a28ce │ │ │ │ ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023c03 │ │ │ │ vmov.i32 d16, #45056 @ 0x0000b000 │ │ │ │ - b 0x11757bc │ │ │ │ + b 0x11758f8 │ │ │ │ andls r0, r6, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf003085a │ │ │ │ strls r0, [r4], #-3087 @ 0xfffff3f1 │ │ │ │ @ instruction: 0xf3c3a904 │ │ │ │ ldrtmi r1, [r8], -r0, asr #9 │ │ │ │ tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c97ec │ │ │ │ + b 0x11c9928 │ │ │ │ movwls r0, #29452 @ 0x730c │ │ │ │ - mcr2 7, 1, pc, cr10, cr11, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr12, cr11, {7} @ │ │ │ │ ldcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xff8cf7fd │ │ │ │ + @ instruction: 0xff8ef7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x18ff8c │ │ │ │ + blls 0x1900c8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0xfe9a25f8 │ │ │ │ + blge 0xfe9a2734 │ │ │ │ svceq 0x0018f015 │ │ │ │ - blge 0xfe821900 │ │ │ │ + blge 0xfe821a3c │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ stmdbeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfe72280c │ │ │ │ + bllt 0xfe722948 │ │ │ │ tstls r2, r4, lsl #16 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1222802 │ │ │ │ + blx 0x14a293e │ │ │ │ ldrtmi r9, [r8], -r2, lsl #22 │ │ │ │ ldreq sl, [pc], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fad47b │ │ │ │ - @ instruction: 0xf7fefb2f │ │ │ │ + @ instruction: 0xf7fefb31 │ │ │ │ ldcvs 12, cr11, [fp, #-328]! @ 0xfffffeb8 │ │ │ │ ldrdcs pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf413685b │ │ │ │ svclt 0x00140f70 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d7ac41 │ │ │ │ @ instruction: 0x463830b4 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d7ac3b │ │ │ │ stccs 0, cr5, [r0, #-736] @ 0xfffffd20 │ │ │ │ ldcge 4, cr15, [r6], #-504 @ 0xfffffe08 │ │ │ │ - @ instruction: 0xff4ef7fd │ │ │ │ + @ instruction: 0xff50f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf76bada8 │ │ │ │ - @ instruction: 0xf642fd5d │ │ │ │ + @ instruction: 0xf642fcbf │ │ │ │ vsubw.s8 , q8, d20 │ │ │ │ @ instruction: 0x46312397 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmdavs lr, {r1, r8, r9, ip, pc} │ │ │ │ - @ instruction: 0xff12f7d0 │ │ │ │ + mcr2 7, 7, pc, cr12, cr0, {6} @ │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734631 │ │ │ │ - @ instruction: 0xf44ffc47 │ │ │ │ + @ instruction: 0xf44ffba9 │ │ │ │ strtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7704620 │ │ │ │ - ldr pc, [r5, #3987] @ 0xf93 │ │ │ │ + ldr pc, [r5, #3829] @ 0xef5 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ ldclt 7, cr15, [r3], {254} @ 0xfe │ │ │ │ @ instruction: 0xf47e428b │ │ │ │ ldcvs 12, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ - blmi 0xff2cf8e4 │ │ │ │ - blls 0x3be928 │ │ │ │ + blmi 0xff2cfa20 │ │ │ │ + blls 0x3bea64 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64eaec7 │ │ │ │ - vmla.f d16, d0, d1[4] │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ str r0, [sp], -sp, lsl #2 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x7a27ec │ │ │ │ + @ instruction: 0xf9d6f7c3 │ │ │ │ stcllt 7, cr15, [sp, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fe2608 │ │ │ │ stmdage r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefd57 │ │ │ │ + @ instruction: 0xf7fefd59 │ │ │ │ stmdage r4, {r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ stmib sp, {r1, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a34f8 │ │ │ │ + blls 0x1a3654 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100061d │ │ │ │ @ instruction: 0xf7fb814a │ │ │ │ - @ instruction: 0xf7fefc13 │ │ │ │ + @ instruction: 0xf7fefc15 │ │ │ │ @ instruction: 0xf7fabbda │ │ │ │ - @ instruction: 0xf7feffe9 │ │ │ │ + @ instruction: 0xf7feffeb │ │ │ │ vldmdbvs fp!, {d11-} │ │ │ │ @ instruction: 0xf0116819 │ │ │ │ strdle r0, [sl, -r0] │ │ │ │ ldrdne pc, [r0], r3 @ │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff3a1a34 │ │ │ │ + blge 0xff3a1b70 │ │ │ │ @ instruction: 0xf413685b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0xfea4f85c │ │ │ │ - blls 0x3be9b0 │ │ │ │ + blmi 0xfea4f998 │ │ │ │ + blls 0x3beaec │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ vceq.f32 d26, d21, d3 │ │ │ │ vbic.i32 , #13 @ 0x0000000d │ │ │ │ strb r0, [r9, #261] @ 0x105 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f013 │ │ │ │ - blge 0xfeda1a64 │ │ │ │ + blge 0xfeda1ba0 │ │ │ │ ldmdavs r9, {r0, r1, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - teqppl sp, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, sp, sp, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f9e5b6 │ │ │ │ - @ instruction: 0xf7fff9e3 │ │ │ │ + @ instruction: 0xf7fff9ed │ │ │ │ @ instruction: 0xf7fbb9f3 │ │ │ │ - @ instruction: 0xf7fef8e3 │ │ │ │ + @ instruction: 0xf7fef8e5 │ │ │ │ @ instruction: 0xf7f9bb9e │ │ │ │ - strb pc, [r4, #-2523] @ 0xfffff625 @ │ │ │ │ + strb pc, [r4, #-2533] @ 0xfffff61b @ │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ - stc2l 7, cr15, [r0], {107} @ 0x6b │ │ │ │ + stc2 7, cr15, [r2], #-428 @ 0xfffffe54 │ │ │ │ @ instruction: 0xf76b4680 │ │ │ │ - @ instruction: 0x4621fcbd │ │ │ │ + @ instruction: 0x4621fc1f │ │ │ │ strtne pc, [r4], #1602 @ 0x642 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ strtmi r4, [lr], -r7, lsl #12 │ │ │ │ stmdavs r5!, {r3, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 3, pc, cr2, cr0, {6} │ │ │ │ + mcr2 7, 2, pc, cr12, cr0, {6} @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf7734629 │ │ │ │ - stmdavs r5!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5!, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - mcr2 7, 3, pc, cr8, cr0, {6} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr0, {6} @ │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7734638 │ │ │ │ - str pc, [sl], r5, ror #23 │ │ │ │ + str pc, [sl], r7, asr #22 │ │ │ │ stmdavs fp, {r0, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d1d10a │ │ │ │ @ instruction: 0xf41330a0 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdavs fp, {r0, r3, r5, r6, r8, r9, fp, sp, pc}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1a21b00 │ │ │ │ + blge 0x1a21c3c │ │ │ │ ldmdavs r9, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {3} @ │ │ │ │ tstpcc r5, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r5, r0, r2, pc @ │ │ │ │ addmi lr, fp, #1019215872 @ 0x3cc00000 │ │ │ │ - blge 0x1621c20 │ │ │ │ + blge 0x1621d5c │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x14a1b2c │ │ │ │ + blge 0x14a1c68 │ │ │ │ ldmdavs r9, {r0, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrge 4, 0, pc, cr12, cr15, {3} @ │ │ │ │ - biceq pc, sp, lr, asr #12 │ │ │ │ + tstpcs sp, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [fp, #-884]! @ 0xfffffc8c │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blmi 0x190f748 │ │ │ │ - blls 0x3beac4 │ │ │ │ + blmi 0x190f884 │ │ │ │ + blls 0x3bec00 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ @ instruction: 0xf64dadf9 │ │ │ │ - vaddw.s8 q11, q0, d13 │ │ │ │ + vorr.i32 , #13 @ 0x0000000d │ │ │ │ strb r0, [sl, #269] @ 0x10d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ vmov.i32 q8, #156 @ 0x0000009c │ │ │ │ @ instruction: 0xf0041240 │ │ │ │ tstmi r4, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf0020c9a │ │ │ │ stmdbge r4, {r4, r9} │ │ │ │ vmvn.i32 d20, #-1207959552 @ 0xb8000000 │ │ │ │ tstmi r3, #201326592 @ 0xc000000 │ │ │ │ movwmi lr, #18893 @ 0x49cd │ │ │ │ - blx 0xff0a2a84 │ │ │ │ - bllt 0x762a98 │ │ │ │ + blx 0xff122bc0 │ │ │ │ + bllt 0x762bd4 │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - mcr2 7, 1, pc, cr14, cr13, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - blls 0x18fcd0 │ │ │ │ + blls 0x18fe0c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blge 0x1e628b4 │ │ │ │ + blge 0x1e629f0 │ │ │ │ svceq 0x000cf015 │ │ │ │ - blge 0x1ce1bbc │ │ │ │ + blge 0x1ce1cf8 │ │ │ │ ldrsbtcs pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf1021052 │ │ │ │ @ instruction: 0xf7ff0901 │ │ │ │ ldmibvc fp, {r1, r3, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @@ -217571,72 +217652,72 @@ │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movtne pc, #963 @ 0x3c3 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb2305 │ │ │ │ - @ instruction: 0xf7fefd1b │ │ │ │ + @ instruction: 0xf7fefd1d │ │ │ │ @ instruction: 0xf5b2bada │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ stmib sp, {r0, r2, r4, r6, r7, r9, fp, sp, pc}^ │ │ │ │ stmdage r4, {r1, r2, sl, lr} │ │ │ │ ldrtle r0, [r4], #-1548 @ 0xfffff9f4 │ │ │ │ - @ instruction: 0xf9e6f7f9 │ │ │ │ + @ instruction: 0xf9eef7f9 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x1ea2b2a │ │ │ │ - blt 0xff362b38 │ │ │ │ + blx 0x1f22c66 │ │ │ │ + blt 0xff362c74 │ │ │ │ stmdage r4, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - blls 0x1a325c │ │ │ │ + blls 0x1a33b8 │ │ │ │ @ instruction: 0xf57e061e │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf7fef95b │ │ │ │ - beq 0xff793644 │ │ │ │ + @ instruction: 0xf7fef95d │ │ │ │ + beq 0xff793780 │ │ │ │ stcpl 3, cr15, [r0], {195} @ 0xc3 │ │ │ │ andseq pc, lr, #2 │ │ │ │ strmi pc, [r0], #-963 @ 0xfffffc3d │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldmdaeq sl, {r1, r2, r9, ip, pc}^ │ │ │ │ stceq 0, cr15, [pc], {3} │ │ │ │ stmdbge r4, {r2, sl, ip, pc} │ │ │ │ strbne pc, [r0], #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strls r0, [r5], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7fefa35 │ │ │ │ + @ instruction: 0xf7fefa37 │ │ │ │ @ instruction: 0xf7f9ba9c │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf7fefaaf │ │ │ │ + @ instruction: 0xf7fefab1 │ │ │ │ @ instruction: 0xf7fbba94 │ │ │ │ - @ instruction: 0xf7fefdff │ │ │ │ + @ instruction: 0xf7fefe01 │ │ │ │ vpmin.s8 d27, d25, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0xfe8a2972 │ │ │ │ + blx 0x122aae │ │ │ │ vshl.s8 q15, , │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf76c9400 │ │ │ │ - @ instruction: 0xf7fefbbf │ │ │ │ + @ instruction: 0xf7fefb21 │ │ │ │ svclt 0x0000bbf2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mvneq pc, sp, asr #4 │ │ │ │ + teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsne pc, r0, lr, asr #12 │ │ │ │ + addscs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19b32cd │ │ │ │ - svclt 0x0000fdc9 │ │ │ │ - eorseq sp, r3, ip, rrx │ │ │ │ + svclt 0x0000fdcb │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4, #-844] @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf8d0b921 │ │ │ │ @ instruction: 0xf0022d08 │ │ │ │ tstmi r3, #4, 4 @ 0x40000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -217707,19 +217788,19 @@ │ │ │ │ svcmi 0x0080f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04178 │ │ │ │ @ instruction: 0xf8d04218 │ │ │ │ @ instruction: 0xf8d03220 │ │ │ │ @ instruction: 0xf0032230 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x11dd280 │ │ │ │ + b 0x11dd3bc │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x11b55e4 │ │ │ │ + b 0x11b5720 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x11b55fc │ │ │ │ + b 0x11b5738 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234d40 │ │ │ │ andsmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ eoreq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @@ -217735,64 +217816,64 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3bfac │ │ │ │ + bl 0xfec3c0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vrsra.s64 d16, d0, #64 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - svclt 0x0000f9f5 │ │ │ │ + svclt 0x0000f9f7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3bfd8 │ │ │ │ + bl 0xfec3c114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - blmi 0x1652a4 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x1653e0 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ - @ instruction: 0xf9e2f164 │ │ │ │ - eorseq sp, r3, r0, lsr #1 │ │ │ │ + @ instruction: 0xf9e4f164 │ │ │ │ + eorseq sp, r3, r8, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c000 │ │ │ │ + bl 0xfec3c13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - blmi 0x1652cc │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x165408 │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ - @ instruction: 0xf9cef164 │ │ │ │ - ldrhteq sp, [r3], -r4 │ │ │ │ + @ instruction: 0xf9d0f164 │ │ │ │ + ldrshteq sp, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c028 │ │ │ │ + bl 0xfec3c164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - blmi 0x1652f4 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x165430 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ - @ instruction: 0xf9baf164 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + @ instruction: 0xf9bcf164 │ │ │ │ + eorseq sp, r3, ip, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c050 │ │ │ │ + bl 0xfec3c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - blmi 0x16531c │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x165458 │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ - @ instruction: 0xf9a6f164 │ │ │ │ - eorseq sp, r3, r8, ror #1 │ │ │ │ + @ instruction: 0xf9a8f164 │ │ │ │ + eorseq sp, r3, r0, lsr r2 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, lsl #1]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 26 @ 0x1600 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ subvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -217802,24 +217883,24 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stclcc 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xf6c78 │ │ │ │ + bl 0xf6db4 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ @ instruction: 0xf3c33d04 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ eorscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ tstle r7, sl, lsl r7 │ │ │ │ - blcs 0x22733c │ │ │ │ + blcs 0x227478 │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x1e0ee4 │ │ │ │ - bleq 0x3adb28 │ │ │ │ + blne 0x1e1020 │ │ │ │ + bleq 0x3adc64 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -217829,44 +217910,44 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c124 │ │ │ │ + bl 0xfec3c260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - blmi 0x1653f0 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x16552c │ │ │ │ andls r2, r0, r7, lsr r2 │ │ │ │ - @ instruction: 0xf93cf164 │ │ │ │ - eorseq sp, r3, r0, lsl r1 │ │ │ │ + @ instruction: 0xf93ef164 │ │ │ │ + eorseq sp, r3, r8, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c14c │ │ │ │ + bl 0xfec3c288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, r4, lsr #27 │ │ │ │ stcne 8, cr15, [r0, #832]! @ 0x340 │ │ │ │ svccs 0x0070f412 │ │ │ │ @ instruction: 0xf043b293 │ │ │ │ svclt 0x00080cff │ │ │ │ @ instruction: 0xf4124663 │ │ │ │ @ instruction: 0xf4430f70 │ │ │ │ svclt 0x0008427f │ │ │ │ stmdbcs r3, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c1d81f │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ - blvs 0xfe167f88 │ │ │ │ + blvs 0xfe1680c4 │ │ │ │ stc2 10, cr15, [lr], {12} @ │ │ │ │ ldmdale r6, {r1, r5, r6, r8, sl, lr} │ │ │ │ - bcs 0x4f51b8 │ │ │ │ + bcs 0x4f52f4 │ │ │ │ orrslt sp, r2, #4915200 @ 0x4b0000 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xe50d4 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xe5210 │ │ │ │ smlalbteq pc, r0, r2, r1 @ │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {5} │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @@ -217891,50 +217972,50 @@ │ │ │ │ @ instruction: 0xf023e7dd │ │ │ │ ldreq r0, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0x46180c1b │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, lsl #26 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - @ instruction: 0xf644f8c7 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf644f8c9 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ - blmi 0x1a50f4 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1a5230 │ │ │ │ @ instruction: 0xf19b2260 │ │ │ │ - svclt 0x0000fba5 │ │ │ │ - eorseq sp, r3, r0, lsl r1 │ │ │ │ - eorseq sp, r3, r0, lsr #2 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq sp, r3, r8, asr r2 │ │ │ │ + eorseq sp, r3, r8, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3c254 │ │ │ │ + bl 0xfec3c390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r3, r0, lsr r2 │ │ │ │ stcgt 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ tstpeq pc, r3, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ ldmdbeq sl, {r0, r1, r2, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ stmdale r8, {r0, r2, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ smlaldxmi r4, r1, lr, r4 │ │ │ │ vst2.8 {d16-d19}, [pc], r3 │ │ │ │ @ instruction: 0xf1a34e70 │ │ │ │ - blx 0xfeda5dc4 │ │ │ │ + blx 0xfeda5f00 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c00119 │ │ │ │ @ instruction: 0xf41c1230 │ │ │ │ eorle r0, r2, pc, ror pc │ │ │ │ smlabtmi r3, ip, r3, pc @ │ │ │ │ andpl pc, r3, #204, 6 @ 0x30000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #234881024 @ p-variant is OBSOLETE @ 0xe000000 │ │ │ │ - bcs 0x2f6a74 │ │ │ │ + bcs 0x2f6bb0 │ │ │ │ cmpmi r1, pc, asr #20 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ svceq 0x00f0f01e │ │ │ │ ldclcs 4, cr15, [r0], #-140 @ 0xffffff74 │ │ │ │ subpl lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -217950,20 +218031,20 @@ │ │ │ │ @ instruction: 0xf64fbd00 │ │ │ │ @ instruction: 0xe7ce7eff │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ vst1.64 {d30}, [pc], r3 │ │ │ │ @ instruction: 0xe7c64e7f │ │ │ │ cdpvc 6, 15, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r7, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1649000 │ │ │ │ - svclt 0x0000f851 │ │ │ │ - eorseq sp, r3, r0, lsl r1 │ │ │ │ + svclt 0x0000f853 │ │ │ │ + eorseq sp, r3, r8, asr r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e468a │ │ │ │ @ instruction: 0xf7ff4683 │ │ │ │ @@ -217972,69 +218053,69 @@ │ │ │ │ ldmib sp, {r0, r4, r8, r9, ip}^ │ │ │ │ andmi r8, r3, ip, lsl #8 │ │ │ │ svclt 0x000c2b00 │ │ │ │ @ instruction: 0xf047463a │ │ │ │ @ instruction: 0xf1aa0201 │ │ │ │ @ instruction: 0xf1a90104 │ │ │ │ vcgt.s8 d16, d13, d4 │ │ │ │ - vmov.i16 q11, #2048 @ 0x0800 │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ andls r4, r1, #190840832 @ 0xb600000 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcpl 0x0004f853 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ svcvs 0x0004f851 │ │ │ │ sbclt r1, r5, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0x0c07eb47 │ │ │ │ - b 0xfe16b5d0 │ │ │ │ + b 0xfe16b70c │ │ │ │ @ instruction: 0xf14c0206 │ │ │ │ @ instruction: 0xf85a0c00 │ │ │ │ @ instruction: 0xf0105035 │ │ │ │ svclt 0x00180f01 │ │ │ │ vmlsl.u q10, d0, d0[5] │ │ │ │ eormi r1, sl, pc │ │ │ │ - b 0xfe176808 │ │ │ │ + b 0xfe176944 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ - bls 0x15992c │ │ │ │ + bls 0x159a68 │ │ │ │ @ instruction: 0xf50bb162 │ │ │ │ tstcs r0, r1, asr #4 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ stcne 8, cr15, [r4], {66} @ 0x42 │ │ │ │ cmnpmi r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ movtvc lr, #19011 @ 0x4a43 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0000e73c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - blmi 0x1076a64 │ │ │ │ + blmi 0x1076ba0 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x136c44 │ │ │ │ + bl 0x136d80 │ │ │ │ @ instruction: 0xf7ff0847 │ │ │ │ @ instruction: 0xf50afea3 │ │ │ │ @ instruction: 0xf50a5341 │ │ │ │ eorslt r5, pc, #64, 24 @ 0x4000 │ │ │ │ - bgt 0x19f940 │ │ │ │ - bpl 0x1222638 │ │ │ │ + bgt 0x19fa7c │ │ │ │ + bpl 0x1222774 │ │ │ │ ldmvc lr, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf89c007f │ │ │ │ @ instruction: 0xf50c2121 │ │ │ │ @ instruction: 0xf10a798c │ │ │ │ andls r0, r1, #24, 20 @ 0x18000 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ streq pc, [r1], -r6, lsl #1 │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d13, d0 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ eorcc pc, r0, sp, lsr #17 │ │ │ │ smlawbcc r1, ip, r8, pc @ │ │ │ │ eorle r0, r6, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -218045,1055 +218126,1055 @@ │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ ldrdne pc, [r4], -r9 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - blx 0xfeca2fb2 │ │ │ │ + blx 0x5230ee │ │ │ │ vpmax.u8 , , │ │ │ │ @ instruction: 0xf856b2db │ │ │ │ @ instruction: 0xf8382033 │ │ │ │ andsmi r3, r0, r4, lsr #32 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8284303 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe4edf │ │ │ │ + strne pc, [pc, #-965] @ 0xe501b │ │ │ │ bicsle r2, r1, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3121 │ │ │ │ - blmi 0x3a4de4 │ │ │ │ - blls 0x33f324 │ │ │ │ + blmi 0x3a4f20 │ │ │ │ + blls 0x33f460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1d08ff0 │ │ │ │ - svclt 0x0000fcad │ │ │ │ + svclt 0x0000fcaf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - beq 0x11dff00 │ │ │ │ - blmi 0xfd1b6c │ │ │ │ + beq 0x11e003c │ │ │ │ + blmi 0xfd1ca8 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdavs fp, {r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @ instruction: 0xf50bfe1b │ │ │ │ @ instruction: 0xf50b5341 │ │ │ │ rsbeq r5, r4, r0, asr #24 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blgt 0x19fa54 │ │ │ │ - blpl 0x1222750 │ │ │ │ - blx 0x3436a0 │ │ │ │ + blgt 0x19fb90 │ │ │ │ + blpl 0x122288c │ │ │ │ + blx 0x3437dc │ │ │ │ @ instruction: 0xf89cf904 │ │ │ │ strmi r2, [r5], -r3, lsr #2 │ │ │ │ strvc pc, [ip, ip, lsl #10] │ │ │ │ - bleq 0x721764 │ │ │ │ + bleq 0x7218a0 │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0869201 │ │ │ │ rscslt r0, r3, #1048576 @ 0x100000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3306 │ │ │ │ @ instruction: 0xf88c3020 │ │ │ │ streq r3, [fp, -r3, lsr #2]! │ │ │ │ - b 0x6593e4 │ │ │ │ + b 0x659520 │ │ │ │ svclt 0x00180f09 │ │ │ │ tstle fp, sl, asr r6 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcfb94 │ │ │ │ + bhi 0xfcfcd0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf74b9900 │ │ │ │ - rsclt pc, fp, #380928 @ 0x5d000 │ │ │ │ + rsclt pc, fp, #3129344 @ 0x2fc000 │ │ │ │ eorscs pc, r3, r6, asr r8 @ │ │ │ │ eorcc pc, r4, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8484058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe4fe7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5123 │ │ │ │ bicsle r2, r8, r4, lsl #24 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf88cc002 │ │ │ │ @ instruction: 0xf7ff3123 │ │ │ │ - blmi 0x3a4cdc │ │ │ │ - blls 0x33f42c │ │ │ │ + blmi 0x3a4e18 │ │ │ │ + blls 0x33f568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1d08ff0 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r1, lsl #13 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ ldc2 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r8], -r7, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 14, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 7, 4, cr15, cr4, cr7, {5} │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9c │ │ │ │ strcs r5, [r0], #-2272 @ 0xfffff720 │ │ │ │ - blx 0x125b48c │ │ │ │ + blx 0x125b5c8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x12da848 │ │ │ │ + blx 0x12da984 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r7, r1 │ │ │ │ strcc r5, [r1], #-1328 @ 0xfffffad0 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ - ldrb r4, [pc, #4088]! @ 0xe6444 │ │ │ │ + ldrb r4, [pc, #4088]! @ 0xe6580 │ │ │ │ @ instruction: 0x46424653 │ │ │ │ tsteq r4, fp, lsl #22 │ │ │ │ @ instruction: 0xf7934648 │ │ │ │ - @ instruction: 0xe7effd3b │ │ │ │ - @ instruction: 0xff7cf72a │ │ │ │ + @ instruction: 0xe7effc9d │ │ │ │ + cdp2 7, 13, cr15, cr14, cr10, {1} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ stc2l 7, cr15, [r4, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 10, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr7, {5} │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r1], r6, asr #8 @ │ │ │ │ stmdble r5, {sl, sp} │ │ │ │ @ instruction: 0xf828e019 │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r8, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ @ instruction: 0x465bd0f1 │ │ │ │ - bl 0x376d88 │ │ │ │ + bl 0x376ec4 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ - ldc2 7, cr15, [r0, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [r2], {147} @ 0x93 │ │ │ │ ldrtmi lr, [r8], -r9, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae5bc │ │ │ │ - svclt 0x0000ff41 │ │ │ │ + svclt 0x0000fea3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ strmi pc, [r0], r7, lsr #26 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r5], -r3, ror #25 │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fe6b │ │ │ │ - bcs 0x625d88 │ │ │ │ + @ instruction: 0xf000fdcd │ │ │ │ + bcs 0x625ec4 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-738 @ 0xfffffd1e │ │ │ │ - blx 0x125b580 │ │ │ │ + blx 0x125b6bc │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x131a934 │ │ │ │ + blx 0x131aa70 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle r8, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strbmi lr, [fp], -r8, lsl #11 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ andls r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2 7, cr15, [sl, #-588] @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ strb r9, [sp, r1, lsl #20]! │ │ │ │ - @ instruction: 0xff04f72a │ │ │ │ + cdp2 7, 6, cr15, cr6, cr10, {1} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ strmi pc, [r5], -fp, ror #25 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fe33 │ │ │ │ + @ instruction: 0xf000fd95 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1760 @ 0xfffff920 │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x12595d0 │ │ │ │ + blx 0x125970c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf819d5f8 │ │ │ │ - bl 0x36d5ac │ │ │ │ + bl 0x36d6e8 │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [sl, #-588]! @ 0xfffffdb4 │ │ │ │ + ldc2 7, cr15, [ip], {147} @ 0x93 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae548 │ │ │ │ - svclt 0x0000fecd │ │ │ │ + svclt 0x0000fe2f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468946f0 │ │ │ │ @ instruction: 0xf7ff4692 │ │ │ │ @ instruction: 0x4605fcb3 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fdfb │ │ │ │ + @ instruction: 0xf000fd5d │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9c │ │ │ │ strcs r5, [r0], #-1761 @ 0xfffff91f │ │ │ │ ands sp, r8, r3, lsl #18 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1259640 │ │ │ │ + blx 0x125977c │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf839d5f8 │ │ │ │ - bl 0x36d61c │ │ │ │ + bl 0x36d758 │ │ │ │ ldrtmi r0, [r3], -r4, lsl #2 │ │ │ │ strcc r4, [r2], #-1592 @ 0xfffff9c8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + stc2l 7, cr15, [sl], #-588 @ 0xfffffdb4 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf72ae510 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ + svclt 0x0000fdf7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x46884677 │ │ │ │ @ instruction: 0xf7ff4691 │ │ │ │ @ instruction: 0x4605fc7b │ │ │ │ @ instruction: 0xf7a74630 │ │ │ │ - @ instruction: 0xf000fdc3 │ │ │ │ + @ instruction: 0xf000fd25 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2786 @ 0xfffff51e │ │ │ │ - blx 0x125b6bc │ │ │ │ + blx 0x125b7f8 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1031 @ 0xfffffbf9 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf858e4e6 │ │ │ │ ldrbmi r2, [r3], -r4 │ │ │ │ tsteq r4, r9, lsl #22 │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - ldc2l 7, cr15, [r4], {147} @ 0x93 │ │ │ │ + ldc2 7, cr15, [r6], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf72ae7ed │ │ │ │ - svclt 0x0000fe61 │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ mcrr2 7, 15, pc, r8, cr15 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [ip, #668] @ 0x29c │ │ │ │ + stc2l 7, cr15, [lr], #668 @ 0x29c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r8], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01b │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161b08 │ │ │ │ + beq 0x161c44 │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - sublt pc, r0, #236544 @ 0x39c00 │ │ │ │ + sublt pc, r0, #74752 @ 0x12400 │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @ instruction: 0xf72ae49e │ │ │ │ - svclt 0x0000fe23 │ │ │ │ + svclt 0x0000fd85 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], r9, lsl #24 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -r5, asr #23 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fd4d │ │ │ │ - bcs 0x625fc4 │ │ │ │ + @ instruction: 0xf000fcaf │ │ │ │ + bcs 0x626100 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-744 @ 0xfffffd18 │ │ │ │ - blx 0x129b7c4 │ │ │ │ + blx 0x129b900 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ab74 │ │ │ │ + blx 0x135acb0 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle sl, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldrbmi lr, [r3], -r8, ror #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7939201 │ │ │ │ - bls 0x16461c │ │ │ │ + bls 0x1644e0 │ │ │ │ strb fp, [fp, r0, asr #4]! │ │ │ │ - stc2l 7, cr15, [r4, #168]! @ 0xa8 │ │ │ │ + stc2l 7, cr15, [r6, #-168] @ 0xffffff58 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - blx 0xff4237aa │ │ │ │ + blx 0xff4238e6 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blx 0xfe3237b2 │ │ │ │ + blx 0xfe3238ee │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ + ldc2l 7, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ svclt 0x009c2e15 │ │ │ │ strbtpl pc, [r0], r6, asr #8 @ │ │ │ │ stmdble r7, {sl, sp} │ │ │ │ @ instruction: 0xf828e01a │ │ │ │ strcc r0, [r2], #-4 │ │ │ │ - beq 0x161c00 │ │ │ │ + beq 0x161d3c │ │ │ │ andle r2, pc, r0, lsl ip @ │ │ │ │ vpmax.u8 , q2, │ │ │ │ ldrble r0, [r6, #2011]! @ 0x7db │ │ │ │ @ instruction: 0xf004fa49 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ ldrbmi sp, [fp], -pc, ror #1 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf7934638 │ │ │ │ - strb pc, [r8, fp, ror #22]! @ │ │ │ │ + strb pc, [r8, sp, asr #21]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ strt r4, [r3], #-4088 @ 0xfffff008 │ │ │ │ - stc2 7, cr15, [r8, #168]! @ 0xa8 │ │ │ │ + stc2 7, cr15, [sl, #-168] @ 0xffffff58 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ strmi pc, [r1], pc, lsl #23 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -fp, asr #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fcd3 │ │ │ │ - bcs 0x6260b8 │ │ │ │ + @ instruction: 0xf000fc35 │ │ │ │ + bcs 0x6261f4 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-736 @ 0xfffffd20 │ │ │ │ - blx 0x129b8b8 │ │ │ │ + blx 0x129b9f4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ac68 │ │ │ │ + blx 0x135ada4 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xffca386c │ │ │ │ + bllt 0xffca39a8 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xba36ca │ │ │ │ + blx 0xfe423804 │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - stc2l 7, cr15, [sl, #-168]! @ 0xffffff58 │ │ │ │ + stc2l 7, cr15, [ip], {42} @ 0x2a │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhtbmi pc, r1, r1, asr #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, lsl #22 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fc95 │ │ │ │ - bcs 0x626134 │ │ │ │ + @ instruction: 0xf000fbf7 │ │ │ │ + bcs 0x626270 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-745 @ 0xfffffd17 │ │ │ │ - blx 0x129b938 │ │ │ │ + blx 0x129ba74 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ace4 │ │ │ │ + blx 0x135ae20 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfed238e8 │ │ │ │ + bllt 0xfed23a24 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0x723746 │ │ │ │ + blx 0x1fa3880 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7ea │ │ │ │ - svclt 0x0000fd2b │ │ │ │ + svclt 0x0000fc8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ usatmi r4, #18, r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff4688 │ │ │ │ pkhbtmi pc, r1, r1, lsl #22 @ │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strmi pc, [r6], -sp, asr #21 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fc55 │ │ │ │ - bcs 0x6261b4 │ │ │ │ + @ instruction: 0xf000fbb7 │ │ │ │ + bcs 0x6262f0 │ │ │ │ @ instruction: 0xf442bf9c │ │ │ │ strcs r5, [r0], #-737 @ 0xfffffd1f │ │ │ │ - blx 0x129b9b4 │ │ │ │ + blx 0x129baf0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ - blx 0x135ad64 │ │ │ │ + blx 0x135aea0 │ │ │ │ @ instruction: 0xf010f004 │ │ │ │ tstle fp, r1 │ │ │ │ andeq pc, r4, r8, asr #16 │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1d23968 │ │ │ │ + bllt 0x1d23aa4 │ │ │ │ @ instruction: 0x46294653 │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - blx 0xff7237c4 │ │ │ │ + blx 0xfa3900 │ │ │ │ strb r9, [fp, r1, lsl #20]! │ │ │ │ - stc2l 7, cr15, [ip], #168 @ 0xa8 │ │ │ │ + mcrr2 7, 2, pc, lr, cr10 @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fad3 │ │ │ │ @ instruction: 0xf7a74640 │ │ │ │ - @ instruction: 0xf000fc1b │ │ │ │ + @ instruction: 0xf000fb7d │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, sl, r4, lsl #18 │ │ │ │ strcc r3, [r1, #-1026] @ 0xfffffbfe │ │ │ │ andsle r2, r0, r0, lsl ip │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ ldrble r0, [r7, #2011]! @ 0x7db │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ ldrtmi r4, [fp], -r9, lsr #12 │ │ │ │ strcc r4, [r2], #-1600 @ 0xfffff9c0 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x9a382a │ │ │ │ + blx 0xfe223964 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ strbmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf72abb2f │ │ │ │ - svclt 0x0000fcb3 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0x4606fa99 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbe1 │ │ │ │ + @ instruction: 0xf000fb43 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2528 @ 0xfffff620 │ │ │ │ - blx 0x129ba88 │ │ │ │ + blx 0x129bbc4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf818bb03 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xffa238a4 │ │ │ │ + blx 0x12a39e0 │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fbdf │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r7], -r2, lsl #1 │ │ │ │ @ instruction: 0x468846f2 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -r3, ror #20 │ │ │ │ @ instruction: 0xf7a74638 │ │ │ │ - @ instruction: 0xf000fbab │ │ │ │ + @ instruction: 0xf000fb0d │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9c │ │ │ │ strcs r5, [r0], #-2529 @ 0xfffff61f │ │ │ │ - blx 0x129baf4 │ │ │ │ + blx 0x129bc30 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ strcc sp, [r4], #-1033 @ 0xfffffbf7 │ │ │ │ ldccs 5, cr3, [r0], {2} │ │ │ │ @ instruction: 0x4638d1f7 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0xf838bacd │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee23910 │ │ │ │ + blx 0x6a3a4c │ │ │ │ @ instruction: 0xf72ae7eb │ │ │ │ - svclt 0x0000fc47 │ │ │ │ + svclt 0x0000fba9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -fp, lsr #20 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ strmi pc, [r6], -r7, ror #19 │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000fb6f │ │ │ │ + @ instruction: 0xf000fad1 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2024 @ 0xfffff818 │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x13741c │ │ │ │ + blls 0x137558 │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf9caf793 │ │ │ │ + @ instruction: 0xf92cf793 │ │ │ │ strb fp, [r7, r0, asr #4]! │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe123b48 │ │ │ │ - stc2 7, cr15, [r4], {42} @ 0x2a │ │ │ │ + blt 0xfe123c84 │ │ │ │ + blx 0x1aa3936 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9eaf7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf9a6f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xca3a1e │ │ │ │ + blx 0xfe523b58 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r8, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe57df │ │ │ │ + strne pc, [pc, #-965] @ 0xe591b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x13a3bb4 │ │ │ │ + blt 0x13a3cf0 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf984f793 │ │ │ │ + @ instruction: 0xf8e6f793 │ │ │ │ sublt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf9a8f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf964f7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xffc23aa0 │ │ │ │ + blx 0x14a3bdc │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5863 │ │ │ │ + strne pc, [pc, #-965] @ 0xe599f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x323c38 │ │ │ │ + blt 0x323d74 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf96ef793 │ │ │ │ + @ instruction: 0xf8d0f793 │ │ │ │ andlt r9, r0, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r5, ror #18 │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ strmi pc, [r6], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7a74650 │ │ │ │ - @ instruction: 0xf000faa9 │ │ │ │ + @ instruction: 0xf000fa0b │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07f3d81b │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle lr, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xe58eb @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xe5a27 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ strbmi r3, [r4, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4650d1f1 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ ldmdavc r9!, {r0, r1, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - blls 0x1375f4 │ │ │ │ + blls 0x137730 │ │ │ │ ldrbmi r4, [r9], #-1616 @ 0xfffff9b0 │ │ │ │ - @ instruction: 0xf8fef793 │ │ │ │ + @ instruction: 0xf860f793 │ │ │ │ @ instruction: 0xf72ae7e8 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000faa1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r3, lsr #18 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f8df │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000fa67 │ │ │ │ + @ instruction: 0xf000f9c9 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2016 @ 0xfffff820 │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x13762c │ │ │ │ + blls 0x137768 │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf8c2f793 │ │ │ │ + @ instruction: 0xf824f793 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab979 │ │ │ │ - svclt 0x0000fafd │ │ │ │ + svclt 0x0000fa5f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf8e2f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf89ef7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xaa3c2c │ │ │ │ + @ instruction: 0xf988f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe59ef │ │ │ │ + strne pc, [pc, #-965] @ 0xe5b2b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf87cf793 │ │ │ │ + @ instruction: 0xffdef792 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - blx 0xff023a88 │ │ │ │ + blx 0x8a3bc4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7ffe004 │ │ │ │ strmi pc, [r5], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0x4606f85d │ │ │ │ @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f9e5 │ │ │ │ + @ instruction: 0xf000f947 │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, ip, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, sp]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x137730 │ │ │ │ + blls 0x13786c │ │ │ │ ldrbmi r4, [r9], #-1608 @ 0xfffff9b8 │ │ │ │ - @ instruction: 0xf86cf793 │ │ │ │ + @ instruction: 0xffcef792 │ │ │ │ strbmi lr, [r8], -r8, ror #15 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ @ instruction: 0xf72ab8f7 │ │ │ │ - svclt 0x0000fa7b │ │ │ │ + svclt 0x0000f9dd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf860f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf81cf7ff │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9a4f7a7 │ │ │ │ + @ instruction: 0xf906f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5af3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5c2f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmialt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf826f793 │ │ │ │ + @ instruction: 0xff88f792 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - blx 0xfa3b8c │ │ │ │ + @ instruction: 0xf99cf72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xffdcf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf964f7a7 │ │ │ │ + @ instruction: 0xf8c6f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale sp, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5b73 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5caf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ ldrbmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf800f793 │ │ │ │ + @ instruction: 0xff62f792 │ │ │ │ strb r9, [r6, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf9faf72a │ │ │ │ + @ instruction: 0xf95cf72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xffe0f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff9cf7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf924f7a7 │ │ │ │ + @ instruction: 0xf886f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r3!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5bf3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5d2f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0x464b4419 │ │ │ │ - @ instruction: 0xffbaf792 │ │ │ │ + @ instruction: 0xff1cf792 │ │ │ │ strb r9, [r0, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf9b4f72a │ │ │ │ + @ instruction: 0xf916f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff9af7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xff56f7fe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8def7a7 │ │ │ │ + @ instruction: 0xf840f7a7 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r9, #1107296256 @ 0x42000000 │ │ │ │ ldmdale pc, {sl, sp} @ │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5c7f │ │ │ │ + strne pc, [pc, #-965] @ 0xe5dbb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00faf7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3ca868 │ │ │ │ + bl 0x3ca9a4 │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165de8 │ │ │ │ + bls 0x165cac │ │ │ │ strb fp, [r4, r0, lsl #4]! │ │ │ │ - @ instruction: 0xf972f72a │ │ │ │ + @ instruction: 0xf8d4f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee004 │ │ │ │ @ instruction: 0x4605ff57 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ @ instruction: 0x4606ff13 │ │ │ │ - @ instruction: 0xf7a74648 │ │ │ │ - @ instruction: 0xf000f89b │ │ │ │ + @ instruction: 0xf7a64648 │ │ │ │ + @ instruction: 0xf000fffd │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9c │ │ │ │ strcs r5, [r0], #-2017 @ 0xfffff81f │ │ │ │ ands sp, sp, r9, lsl #18 │ │ │ │ andseq pc, r4, r8, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ vabal.u8 q8, d22, d15 │ │ │ │ stccs 6, cr0, [r8], {143} @ 0x8f │ │ │ │ ldrbeq sp, [r3, lr]! │ │ │ │ @ instruction: 0xf015d5f6 │ │ │ │ rscsle r0, r1, r1 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ - blls 0x1379c4 │ │ │ │ - bl 0x3b7a00 │ │ │ │ + blls 0x137b00 │ │ │ │ + bl 0x3b7b3c │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - strb pc, [r7, r1, lsr #30]! @ │ │ │ │ + strb pc, [r7, r3, lsl #29]! @ │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00acf7fe │ │ │ │ - @ instruction: 0xf930f72a │ │ │ │ + @ instruction: 0xf892f72a │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ @ instruction: 0xff16f7fe │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf85af7a7 │ │ │ │ + @ instruction: 0xffbcf7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r1, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5d87 │ │ │ │ + strne pc, [pc, #-965] @ 0xe5ec3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0076f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3ca970 │ │ │ │ + bl 0x3caaac │ │ │ │ @ instruction: 0xf7920141 │ │ │ │ - bls 0x165ce0 │ │ │ │ + bls 0x165ba4 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f8ef │ │ │ │ + svclt 0x0000f851 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #18, r1, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 6, pc, cr4, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf818f7a7 │ │ │ │ + @ instruction: 0xff7af7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale lr, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5e0b │ │ │ │ + strne pc, [pc, #-965] @ 0xe5f47 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0034f7fe │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0x46384653 │ │ │ │ - bl 0x3ca9f4 │ │ │ │ + bl 0x3cab30 │ │ │ │ @ instruction: 0xf7920181 │ │ │ │ - bls 0x165cc4 │ │ │ │ + bls 0x165b88 │ │ │ │ @ instruction: 0xf72ae7e5 │ │ │ │ - svclt 0x0000f8ad │ │ │ │ + svclt 0x0000f80f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ usatmi r4, #17, r2, lsl #13 │ │ │ │ ldrmi r4, [fp], r8, lsl #13 │ │ │ │ mrc2 7, 4, pc, cr2, cr14, {7} │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffd6f7a6 │ │ │ │ + @ instruction: 0xff38f7a6 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ stmdale r4!, {sl, sp} │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10e │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xe5e8f │ │ │ │ + strne pc, [pc, #-965] @ 0xe5fcb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andls r4, r1, #56, 12 @ 0x3800000 │ │ │ │ eorne pc, r3, sl, asr r8 @ │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ orreq lr, r3, #11264 @ 0x2c00 │ │ │ │ biceq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf792464b │ │ │ │ - bls 0x165c34 │ │ │ │ - @ instruction: 0xf72ae7df │ │ │ │ - svclt 0x0000f865 │ │ │ │ + bls 0x165af8 │ │ │ │ + @ instruction: 0xf729e7df │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r9, asr #28 │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ strmi pc, [r5], -r5, lsl #28 │ │ │ │ @ instruction: 0xf7a64650 │ │ │ │ - @ instruction: 0xf000ff8d │ │ │ │ + @ instruction: 0xf000feef │ │ │ │ @ instruction: 0xf1b9091f │ │ │ │ svclt 0x009c0f15 │ │ │ │ stmibpl r0!, {r0, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ ands sp, fp, r8, lsl #18 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vmlsl.u q8, d5, d3[3] │ │ │ │ @@ -219101,32 +219182,32 @@ │ │ │ │ andle r4, sp, r4, asr #10 │ │ │ │ ldrble r0, [r5, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r3, #2035]! @ 0x7f3 │ │ │ │ strbmi r9, [fp], -r3, lsl #20 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ ldrbmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf792783a │ │ │ │ - strb pc, [r9, pc, lsl #29]! @ │ │ │ │ + @ instruction: 0xe7e9fdf1 │ │ │ │ andlt r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr14, cr14, {7} │ │ │ │ - @ instruction: 0xf822f72a │ │ │ │ + @ instruction: 0xff84f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r7, lsl #28 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ strmi pc, [r5], -r3, asr #27 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000ff4b │ │ │ │ + @ instruction: 0xf000fead │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r0, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219138,66 +219219,66 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf81a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 14, cr15, [r8], {69} @ 0x45 │ │ │ │ + stccs 13, cr15, [r8], {167} @ 0xa7 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729be53 │ │ │ │ - svclt 0x0000ffd7 │ │ │ │ + svclt 0x0000ff39 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [ip, #1016]! @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - @ instruction: 0xff00f7a6 │ │ │ │ + cdp2 7, 6, cr15, cr2, cr6, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r0!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe6400 │ │ │ │ + strne pc, [pc], #-964 @ 0xe653c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr14, cr14, {7} │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7cf8 │ │ │ │ + blls 0x1b7e34 │ │ │ │ eorcs pc, r5, fp, lsl r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [ip, #584]! @ 0x248 │ │ │ │ + ldc2l 7, cr15, [lr, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + svclt 0x0000fef7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ @ instruction: 0x4606fd79 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fd35 │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000febd │ │ │ │ + @ instruction: 0xf000fe1f │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -fp, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219209,98 +219290,98 @@ │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strbmi r2, [r1], #-20 @ 0xffffffec │ │ │ │ strcc r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ vmvn.i32 d20, #-620756992 @ 0xdb000000 │ │ │ │ @ instruction: 0xf792058f │ │ │ │ - stccs 13, cr15, [r8], {189} @ 0xbd │ │ │ │ + stccs 13, cr15, [r8], {31} │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729bdc5 │ │ │ │ - svclt 0x0000ff49 │ │ │ │ + svclt 0x0000feab │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr6, {5} │ │ │ │ + ldc2l 7, cr15, [r4, #664] @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe651c │ │ │ │ + strne pc, [pc], #-964 @ 0xe6658 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7e14 │ │ │ │ + blls 0x1b7f50 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2l 7, cr15, [r4, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 7, cr15, [r6], {146} @ 0x92 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000ff07 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ stc2l 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr6, {5} │ │ │ │ + ldc2 7, cr15, [r2, #664] @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81d │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe65a0 │ │ │ │ + strne pc, [pc], #-964 @ 0xe66dc │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b7e98 │ │ │ │ + blls 0x1b7fd4 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8cd4419 │ │ │ │ strbmi sl, [r3], -r0 │ │ │ │ - ldc2 7, cr15, [r8, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 7, cr15, [sl], {146} @ 0x92 │ │ │ │ @ instruction: 0xf729e7e5 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fe27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ stc2 7, cr15, [sl], #1016 @ 0x3f8 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr, #664]! @ 0x298 │ │ │ │ + ldc2l 7, cr15, [r0, #-664] @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ @@ -219308,36 +219389,36 @@ │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca64c │ │ │ │ + bl 0x3ca788 │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ @ instruction: 0xf8594411 │ │ │ │ @ instruction: 0xf8cd2024 │ │ │ │ @ instruction: 0xf7928000 │ │ │ │ - stmdals r3, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf729e7e0 │ │ │ │ - svclt 0x0000fe7d │ │ │ │ + svclt 0x0000fddf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ @ instruction: 0xf8cd469b │ │ │ │ @ instruction: 0xf7fee00c │ │ │ │ strmi pc, [r6], -r1, ror #24 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0x4605fc1d │ │ │ │ @ instruction: 0xf7a64640 │ │ │ │ - @ instruction: 0xf000fda5 │ │ │ │ + @ instruction: 0xf000fd07 │ │ │ │ svccs 0x0015071f │ │ │ │ ldrbmi sp, [fp], -ip, lsr #16 │ │ │ │ strbpl pc, [r1, r7, asr #8]! @ │ │ │ │ strcs r4, [r0], #-1747 @ 0xfffff92d │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ mul r6, r8, r6 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @@ -219346,173 +219427,173 @@ │ │ │ │ @ instruction: 0x07ead016 │ │ │ │ @ instruction: 0x07f3d5f6 │ │ │ │ @ instruction: 0xf83bd5f4 │ │ │ │ @ instruction: 0x46481014 │ │ │ │ @ instruction: 0xf3c69b03 │ │ │ │ @ instruction: 0xf83a068f │ │ │ │ strcc r2, [r1], #-20 @ 0xffffffec │ │ │ │ - bl 0x30b2d8 │ │ │ │ + bl 0x30b414 │ │ │ │ ldrtmi r0, [fp], -r1, asr #2 │ │ │ │ - streq pc, [pc, #965] @ 0xe6aa5 │ │ │ │ - stc2 7, cr15, [r4], #584 @ 0x248 │ │ │ │ + streq pc, [pc, #965] @ 0xe6be1 │ │ │ │ + stc2 7, cr15, [r6], {146} @ 0x92 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr9, {1} │ │ │ │ + ldc2 7, cr15, [r2, #164] @ 0xa4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ ldc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xff5a471a │ │ │ │ + blx 0xff5a4856 │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl, #-664] @ 0xfffffd68 │ │ │ │ + ldc2 7, cr15, [ip], #664 @ 0x298 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r1!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe674c │ │ │ │ + strne pc, [pc], #-964 @ 0xe6888 │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b8044 │ │ │ │ + blls 0x1b8180 │ │ │ │ eorcs pc, r5, fp, lsr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - ubfx pc, fp, #24, #5 │ │ │ │ - stc2l 7, cr15, [lr, #164]! @ 0xa4 │ │ │ │ + @ instruction: 0xe7e4fbbd │ │ │ │ + ldc2l 7, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ usatmi r4, #18, r0, lsl #13 │ │ │ │ movwls r4, #13963 @ 0x368b │ │ │ │ - blx 0xff624796 │ │ │ │ + blx 0xff6248d2 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xfe52479e │ │ │ │ + blx 0xfe5248da │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ + ldc2l 7, cr15, [sl], #-664 @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009e2815 │ │ │ │ strcs r4, [r0, #-1729] @ 0xfffff93f │ │ │ │ stmiapl r2!, {r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07e2d81e │ │ │ │ ldrbeq sp, [r3, r1, lsl #10]! │ │ │ │ strcc sp, [r1, #-1036] @ 0xfffffbf4 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc], #-964 @ 0xe67d0 │ │ │ │ + strne pc, [pc], #-964 @ 0xe690c │ │ │ │ mvnsle r2, r4, lsl #26 │ │ │ │ andlt r4, r5, r8, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ eorne pc, r5, r9, asr r8 @ │ │ │ │ - blls 0x1b80c8 │ │ │ │ + blls 0x1b8204 │ │ │ │ eorcs pc, r5, fp, asr r8 @ │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ @ instruction: 0xf7924643 │ │ │ │ - @ instruction: 0xe7e4fc1f │ │ │ │ - stc2 7, cr15, [ip, #164]! @ 0xa4 │ │ │ │ + strb pc, [r4, r1, lsl #23]! @ │ │ │ │ + stc2 7, cr15, [lr, #-164] @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ usatmi r4, #16, fp, lsl #13 │ │ │ │ ldrmi r4, [r2], r9, lsl #13 │ │ │ │ - blx 0xfe5a481a │ │ │ │ + blx 0xfe5a4956 │ │ │ │ ldrtmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x14a4822 │ │ │ │ + blx 0x14a495e │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6], {166} @ 0xa6 │ │ │ │ + ldc2 7, cr15, [r8], #-664 @ 0xfffffd68 │ │ │ │ andseq pc, pc, r0 │ │ │ │ svclt 0x009f2815 │ │ │ │ mvnpl pc, #64, 8 @ 0x40000000 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ strle r0, [r1, #-2026] @ 0xfffff816 │ │ │ │ strle r0, [fp], #-2035 @ 0xfffff80d │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ vrsubhn.i16 d17, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ strdlt sp, [r5], -r4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xffe2485c │ │ │ │ + bllt 0xffe24998 │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ andeq pc, r1, #4 │ │ │ │ - bl 0x3ca87c │ │ │ │ + bl 0x3ca9b8 │ │ │ │ @ instruction: 0xf85a0282 │ │ │ │ ldrtmi r1, [fp], -r3, lsr #32 │ │ │ │ biceq lr, r1, r2, lsl #22 │ │ │ │ eorcs pc, r4, r9, asr r8 @ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xff7246d2 │ │ │ │ + blx 0xfa480e │ │ │ │ ldrb r9, [pc, r3, lsl #16] │ │ │ │ - stc2l 7, cr15, [r4, #-164]! @ 0xffffff5c │ │ │ │ + stc2l 7, cr15, [r6], {41} @ 0x29 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ @ instruction: 0xf8cd4615 │ │ │ │ @ instruction: 0xf7fee000 │ │ │ │ strmi pc, [r6], -r9, asr #22 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ strmi pc, [r7], -r5, lsl #22 │ │ │ │ @ instruction: 0xf7a64648 │ │ │ │ - @ instruction: 0xf000fc8d │ │ │ │ + @ instruction: 0xf000fbef │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0x46cbbf9f │ │ │ │ rscpl pc, r2, #64, 8 @ 0x40000000 │ │ │ │ @ instruction: 0xf10446d1 │ │ │ │ stmdale r0!, {r4, r9, fp} │ │ │ │ strle r0, [r8, #-2043] @ 0xfffff805 │ │ │ │ @ instruction: 0xf016682b │ │ │ │ - bl 0x3268e8 │ │ │ │ + bl 0x326a24 │ │ │ │ tstle r0, r3, lsl #16 │ │ │ │ @ instruction: 0xf8c56020 │ │ │ │ strcc r8, [r4], #-0 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ ldrbmi sp, [r8], -ip, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x115790 │ │ │ │ + blls 0x1158cc │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7929201 │ │ │ │ - bls 0x1655a4 │ │ │ │ + bls 0x165468 │ │ │ │ @ instruction: 0xf729e7e6 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fc7f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r2], r5, lsl #1 │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ @ instruction: 0x1e00e9cd │ │ │ │ - blx 0x1a493a │ │ │ │ + blx 0x1a4a76 │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xff0a4940 │ │ │ │ + blx 0xff0a4a7c │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcrr2 7, 10, pc, r6, cr6 @ │ │ │ │ + blx 0xfeb24926 │ │ │ │ andseq pc, pc, #0 │ │ │ │ svclt 0x009c2a15 │ │ │ │ rscpl pc, r2, #1107296256 @ 0x42000000 │ │ │ │ ldmdale r5!, {sl, sp} │ │ │ │ ldrle r0, [r6, #-2035] @ 0xfffff80d │ │ │ │ stmdaeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ streq pc, [r1, -r4] │ │ │ │ @@ -219523,1539 +219604,1539 @@ │ │ │ │ @ instruction: 0xf8439b00 │ │ │ │ ldmdblt r7!, {r2, r5}^ │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ ldrbeq r1, [r3, pc, lsl #10]! │ │ │ │ strcc sp, [r1], #-1256 @ 0xfffffb18 │ │ │ │ andle r2, sl, r4, lsl #24 │ │ │ │ - strne pc, [pc, #-965] @ 0xe65d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe6713 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strcc lr, [r1], #-2014 @ 0xfffff822 │ │ │ │ @ instruction: 0x2c043904 │ │ │ │ eorne pc, r8, r9, asr #16 │ │ │ │ @ instruction: 0x4650d1f4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - blls 0x1556e0 │ │ │ │ + blls 0x15581c │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7921202 │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r1, [r7, r2, lsl #4] │ │ │ │ - stc2l 7, cr15, [r4], {41} @ 0x29 │ │ │ │ + stc2 7, cr15, [r6], #-164 @ 0xffffff5c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ usatmi r4, #19, sl, lsl #13 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfeba49e8 │ │ │ │ + blx 0xfeba4b24 │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0x1aa49f0 │ │ │ │ + blx 0x1aa4b2c │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffca489a │ │ │ │ + blx 0x15249d6 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ stmdale r8!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r4, [r8], r8, asr #12 │ │ │ │ vst1.64 {d20-d22}, [r3 :64], r1 │ │ │ │ @ instruction: 0xf10453e2 │ │ │ │ @ instruction: 0x46370a10 │ │ │ │ strle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ ldrbeq r6, [sl, r6, lsr #16]! │ │ │ │ strle r4, [lr], #-1102 @ 0xfffffbb2 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xe666b │ │ │ │ + strne pc, [pc, #-965] @ 0xe67a7 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf8cdbb05 │ │ │ │ ldrtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf8d89303 │ │ │ │ andls r2, r2, r0 │ │ │ │ - blx 0xffda489c │ │ │ │ + blx 0x16249d8 │ │ │ │ movweq lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf729e7e4 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fbdf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ @ instruction: 0x4691469b │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ - blx 0x19a4a78 │ │ │ │ + blx 0x19a4bb4 │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - blx 0x8a4a80 │ │ │ │ + blx 0x8a4bbc │ │ │ │ ldrbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfeaa492a │ │ │ │ + blx 0x324a66 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ ldmdale lr!, {r0, r2, r4, r8, r9, fp, sp} │ │ │ │ vst1.16 {d20-d22}, [r3 :64], r0 │ │ │ │ ldrbmi r5, [sl], r2, ror #7 │ │ │ │ strbmi r2, [fp], r0, lsl #8 │ │ │ │ ldrle r0, [r4, #-2025] @ 0xfffff817 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ eorcs pc, r9, fp, asr r8 @ │ │ │ │ @ instruction: 0x07f24417 │ │ │ │ @ instruction: 0xf1b8d411 │ │ │ │ tstle sp, r0, lsl #30 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6703 │ │ │ │ + strne pc, [pc, #-965] @ 0xe683f │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ strbeq r1, [r9, pc, lsl #12]! │ │ │ │ strcc sp, [r1], #-1258 @ 0xfffffb16 │ │ │ │ andsle r2, r9, r4, lsl #24 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ - strne pc, [pc, #-965] @ 0xe671b │ │ │ │ - bls 0x1e0a64 │ │ │ │ + strne pc, [pc, #-965] @ 0xe6857 │ │ │ │ + bls 0x1e0ba0 │ │ │ │ movwls r9, #22786 @ 0x5902 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7929004 │ │ │ │ - ldmib sp, {r0, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1b80304 │ │ │ │ rscle r0, r1, r0, lsl #30 │ │ │ │ svccc 0x00043401 │ │ │ │ @ instruction: 0xf84b2c04 │ │ │ │ mvnle r7, r9, lsr #32 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ @ instruction: 0xf729ba9b │ │ │ │ - svclt 0x0000fc1f │ │ │ │ + svclt 0x0000fb81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf9c4f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x14249de │ │ │ │ + blx 0xfeca4b18 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9bac │ │ │ │ + bl 0x2f9ce8 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6b60 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6c9c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d78c │ │ │ │ + bl 0x14d8c8 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5328 │ │ │ │ + bl 0x3a51ec │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xff6a4852 │ │ │ │ - eorseq sp, r3, r4, lsr r1 │ │ │ │ + blx 0xf2498e │ │ │ │ + eorseq sp, r3, ip, ror r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x1a4a72 │ │ │ │ + blx 0x1a24bac │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9c40 │ │ │ │ + bl 0x2f9d7c │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6bf4 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6d30 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d820 │ │ │ │ + bl 0x14d95c │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5294 │ │ │ │ + bl 0x3a5158 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xfe4248e6 │ │ │ │ - eorseq sp, r3, r8, lsr r1 │ │ │ │ + blx 0xffca4a20 │ │ │ │ + eorseq sp, r3, r0, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf930f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfef24b04 │ │ │ │ + blx 0x7a4c40 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9cd4 │ │ │ │ + bl 0x2f9e10 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6c88 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6dc4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d8b4 │ │ │ │ + bl 0x14d9f0 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a5200 │ │ │ │ + bl 0x3a50c4 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0x11a497a │ │ │ │ - eorseq sp, r3, ip, lsr r1 │ │ │ │ + blx 0xfea24ab4 │ │ │ │ + eorseq sp, r3, r4, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd468a │ │ │ │ andls lr, r1, #0 │ │ │ │ @ instruction: 0xf8e6f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x1ca4b98 │ │ │ │ + @ instruction: 0xf9d0f7a6 │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ - bl 0x2f9d68 │ │ │ │ + bl 0x2f9ea4 │ │ │ │ vst1.8 {d18-d19}, [r0], sl │ │ │ │ @ instruction: 0xf50a5be2 │ │ │ │ @ instruction: 0x1d276980 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe6d1c │ │ │ │ + strle r0, [pc], #-2027 @ 0xe6e58 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r7, [sl], -r6, lsr #16 │ │ │ │ strbmi r9, [r0], -r1, lsl #18 │ │ │ │ - bl 0x14d948 │ │ │ │ + bl 0x14da84 │ │ │ │ @ instruction: 0xf7920186 │ │ │ │ - bl 0x3a516c │ │ │ │ + bl 0x3a5030 │ │ │ │ strbmi r0, [lr], #-774 @ 0xfffffcfa │ │ │ │ stcleq 8, cr15, [r0, #524]! @ 0x20c │ │ │ │ orrvc pc, r0, #12582912 @ 0xc00000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dbd1f8 │ │ │ │ - blx 0xfff24a0c │ │ │ │ - eorseq sp, r3, r0, asr #2 │ │ │ │ + blx 0x17a4b48 │ │ │ │ + eorseq sp, r3, r8, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf89cf7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xa24c2c │ │ │ │ + @ instruction: 0xf986f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c220 │ │ │ │ + bl 0xfea1c35c │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a71c8 │ │ │ │ + blls 0x1a7304 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7922300 │ │ │ │ - blls 0x1a50e4 │ │ │ │ - bl 0x2ed1a8 │ │ │ │ - bl 0x1af9ec │ │ │ │ + blls 0x1a4fa8 │ │ │ │ + bl 0x2ed2e4 │ │ │ │ + bl 0x1afb28 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe9a4ab8 │ │ │ │ - eorseq sp, r3, r4, asr #2 │ │ │ │ + blx 0x224bf4 │ │ │ │ + eorseq sp, r3, ip, lsl #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf846f7fe │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9cef7a6 │ │ │ │ + @ instruction: 0xf930f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c2cc │ │ │ │ + bl 0xfea1c408 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7274 │ │ │ │ + blls 0x1a73b0 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ - @ instruction: 0xf7922300 │ │ │ │ - blls 0x1a5038 │ │ │ │ - bl 0x2ed254 │ │ │ │ - bl 0x1afa98 │ │ │ │ + @ instruction: 0xf7912300 │ │ │ │ + blls 0x1a6efc │ │ │ │ + bl 0x2ed390 │ │ │ │ + bl 0x1afbd4 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1424b64 │ │ │ │ - eorseq sp, r3, r8, asr #2 │ │ │ │ + @ instruction: 0xf9aef729 │ │ │ │ + mlaseq r3, r0, r2, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xfff0f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf978f7a6 │ │ │ │ + @ instruction: 0xf8daf7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c378 │ │ │ │ + bl 0xfea1c4b4 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a7320 │ │ │ │ + blls 0x1a745c │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ - @ instruction: 0xf7922300 │ │ │ │ - blls 0x1a4f8c │ │ │ │ - bl 0x2ed300 │ │ │ │ - bl 0x1afb44 │ │ │ │ + @ instruction: 0xf7912300 │ │ │ │ + blls 0x1a6e50 │ │ │ │ + bl 0x2ed43c │ │ │ │ + bl 0x1afc80 │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f6f729 │ │ │ │ - eorseq sp, r3, ip, asr #2 │ │ │ │ + @ instruction: 0xf958f729 │ │ │ │ + mlaseq r3, r4, r2, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff9af7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf922f7a6 │ │ │ │ + @ instruction: 0xf884f7a6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r9!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ ldrsbtge pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ vst1.8 {d18-d20}, [r7], r0 │ │ │ │ @ instruction: 0xf04f53e2 │ │ │ │ @ instruction: 0xf10a0708 │ │ │ │ ldrbmi r0, [r4], -r4, lsl #22 │ │ │ │ strbeq r9, [fp, r0, lsl #6]! │ │ │ │ - bl 0xfea1c424 │ │ │ │ + bl 0xfea1c560 │ │ │ │ @ instruction: 0xf894010a │ │ │ │ @ instruction: 0xf0019000 │ │ │ │ - blls 0x1a73cc │ │ │ │ + blls 0x1a7508 │ │ │ │ addeq r4, r9, r0, asr #12 │ │ │ │ tstpne r7, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ @ instruction: 0xf7912300 │ │ │ │ - blls 0x1a6ee0 │ │ │ │ - bl 0x2ed3ac │ │ │ │ - bl 0x1afbf0 │ │ │ │ + blls 0x1a6da4 │ │ │ │ + bl 0x2ed4e8 │ │ │ │ + bl 0x1afd2c │ │ │ │ @ instruction: 0xf8a30349 │ │ │ │ stceq 13, cr0, [r0], {224} @ 0xe0 │ │ │ │ cdpeq 8, 14, cr15, cr0, cr3, {5} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @ instruction: 0xf086150f │ │ │ │ ldrbmi r0, [ip, #-1538] @ 0xfffff9fe │ │ │ │ ldrdlt sp, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a0f729 │ │ │ │ - eorseq sp, r3, r0, asr r1 │ │ │ │ + @ instruction: 0xf902f729 │ │ │ │ + mlaseq r3, r8, r2, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xff44f7fd │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf8ccf7a6 │ │ │ │ + @ instruction: 0xf82ef7a6 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d0f8 │ │ │ │ + bl 0x39d234 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vmvn.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138978 │ │ │ │ - bl 0x3b89b4 │ │ │ │ + blls 0x138ab4 │ │ │ │ + bl 0x3b8af0 │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - @ instruction: 0xff70f791 │ │ │ │ + mrc2 7, 6, pc, cr2, cr1, {4} │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf958f729 │ │ │ │ + @ instruction: 0xf8baf729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 7, pc, cr14, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf886f7a6 │ │ │ │ + @ instruction: 0xffe8f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - ldrne pc, [r8, -sp, asr #4]! │ │ │ │ + strcs pc, [r0, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x1389fc │ │ │ │ - bl 0x3b8a18 │ │ │ │ + blls 0x138b38 │ │ │ │ + bl 0x3b8b54 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005ff2d │ │ │ │ + @ instruction: 0xf005fe8f │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf910f729 │ │ │ │ + @ instruction: 0xf872f729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sp, lsl #12 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr6, cr13, {7} │ │ │ │ ldrbmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf83ef7a6 │ │ │ │ + @ instruction: 0xffa0f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ - bl 0x39d214 │ │ │ │ + bl 0x39d350 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vmvn.i32 d17, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d18, q8, q2 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf50558e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #18]! │ │ │ │ stmdavc r7!, {r1, r3, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138a94 │ │ │ │ - bl 0x3b8ad0 │ │ │ │ + blls 0x138bd0 │ │ │ │ + bl 0x3b8c0c │ │ │ │ ldmeq pc!, {r0, r1, r2, r7, r8} @ │ │ │ │ - mcr2 7, 7, pc, cr2, cr1, {4} @ │ │ │ │ + mcr2 7, 2, pc, cr4, cr1, {4} @ │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf505160f │ │ │ │ strbmi r7, [ip, #-1408] @ 0xfffffa80 │ │ │ │ andlt sp, r3, fp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8caf729 │ │ │ │ + @ instruction: 0xf82cf729 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr0, cr13, {7} │ │ │ │ strbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xfff8f7a5 │ │ │ │ + @ instruction: 0xff5af7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ @ instruction: 0xf448bf9f │ │ │ │ strcs r5, [r2, #-2274] @ 0xfffff71e │ │ │ │ - strbne pc, [r0, -sp, asr #4] @ │ │ │ │ + strcs pc, [r8, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrbeq sp, [r3, r4, lsr #16]! │ │ │ │ ldmdavc ip!, {r0, r4, r8, sl, ip, lr, pc} │ │ │ │ - blls 0x138b18 │ │ │ │ - bl 0x3b8b34 │ │ │ │ + blls 0x138c54 │ │ │ │ + bl 0x3b8c70 │ │ │ │ @ instruction: 0xf0040184 │ │ │ │ @ instruction: 0xf79104fc │ │ │ │ - @ instruction: 0xf005fe9f │ │ │ │ + @ instruction: 0xf005fe01 │ │ │ │ ldrbmi r0, [r3], #-771 @ 0xfffffcfd │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c4444c │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 7, cr3, [r6, #-4] │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf882f729 │ │ │ │ + @ instruction: 0xffe4f728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000ffb1 │ │ │ │ + @ instruction: 0xf000ff13 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6ed3 │ │ │ │ + strne pc, [pc, #-965] @ 0xe700f │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - mcr2 7, 2, pc, cr12, cr1, {4} @ │ │ │ │ + stc2 7, cr15, [lr, #580]! @ 0x244 │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b83c0 │ │ │ │ + bl 0x1b84fc │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aaa60 │ │ │ │ + b 0x14aab9c │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ - @ instruction: 0xf729e7d5 │ │ │ │ - svclt 0x0000f837 │ │ │ │ - eorseq sp, r3, r4, asr r1 │ │ │ │ + @ instruction: 0xf728e7d5 │ │ │ │ + svclt 0x0000ff99 │ │ │ │ + mlaseq r3, ip, r2, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x468846f3 │ │ │ │ @ instruction: 0xf7fd9201 │ │ │ │ @ instruction: 0x4605fddb │ │ │ │ @ instruction: 0xf7a54630 │ │ │ │ - @ instruction: 0xf000ff63 │ │ │ │ + @ instruction: 0xf000fec5 │ │ │ │ ldmdacs r5, {r0, r1, r2, r3, r4} │ │ │ │ @ instruction: 0xf440bf9e │ │ │ │ @ instruction: 0x4c195ae2 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, fp, lsr #16]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe6f6f │ │ │ │ + strne pc, [pc, #-965] @ 0xe70ab │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r7!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ stmdbls r1, {r1, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x4630465b │ │ │ │ cmpeq r7, r1, lsl #22 │ │ │ │ - ldc2l 7, cr15, [lr, #580]! @ 0x244 │ │ │ │ + stc2l 7, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ @ instruction: 0xf0022200 │ │ │ │ strbmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ movwcs lr, #15110 @ 0x3b06 │ │ │ │ - bl 0x1b845c │ │ │ │ + bl 0x1b8598 │ │ │ │ andcc r0, r1, #-2013265919 @ 0x88000001 │ │ │ │ @ instruction: 0xf8832a04 │ │ │ │ - b 0x14aaafc │ │ │ │ + b 0x14aac38 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ @ instruction: 0xf728e7d5 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ - eorseq sp, r3, r8, asr r1 │ │ │ │ + svclt 0x0000ff4b │ │ │ │ + eorseq sp, r3, r0, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff14f7a5 │ │ │ │ + cdp2 7, 7, cr15, cr6, cr5, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a47c8 │ │ │ │ + bvs 0x18a4904 │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a44cc │ │ │ │ + blpl 0xff9a4608 │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe73d8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7514 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8ce4 │ │ │ │ + blls 0xf8e20 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - stc2 7, cr15, [r8, #580]! @ 0x244 │ │ │ │ + stc2 7, cr15, [sl, #-580] @ 0xfffffdbc │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - @ instruction: 0xff9ef728 │ │ │ │ - eorseq sp, r3, ip, asr r1 │ │ │ │ + @ instruction: 0xff00f728 │ │ │ │ + eorseq sp, r3, r4, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8cd460e │ │ │ │ andls lr, r1, #0 │ │ │ │ stc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 7, 12, cr15, cr10, cr5, {5} │ │ │ │ + cdp2 7, 2, cr15, cr12, cr5, {5} │ │ │ │ andseq pc, pc, r0 │ │ │ │ stmdale sp!, {r0, r2, r4, fp, sp} │ │ │ │ ldcmi 2, cr0, [r7], {49} @ 0x31 │ │ │ │ - bvs 0x18a485c │ │ │ │ + bvs 0x18a4998 │ │ │ │ msrvs SPSR_fsx, r1, lsl #10 │ │ │ │ - blpl 0xff9a4560 │ │ │ │ + blpl 0xff9a469c │ │ │ │ ldmdane lr!, {r1, r3, r4, r5, r7, sl, lr}^ │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - strle r0, [pc], #-2027 @ 0xe746c │ │ │ │ + strle r0, [pc], #-2027 @ 0xe75a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulls r0, r4, r8 │ │ │ │ stmdbls r1, {r1, r3, r4, r6, r9, sl, lr} │ │ │ │ - blls 0xf8d78 │ │ │ │ + blls 0xf8eb4 │ │ │ │ orreq lr, r9, r1, lsl #22 │ │ │ │ - ldc2l 7, cr15, [lr, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 7, cr15, [r0], {145} @ 0x91 │ │ │ │ andseq pc, r9, sl, lsr #16 │ │ │ │ @ instruction: 0xf8260c00 │ │ │ │ bfi r0, r9, #0, #32 │ │ │ │ - @ instruction: 0xff54f728 │ │ │ │ - eorseq sp, r3, r0, ror #2 │ │ │ │ + cdp2 7, 11, cr15, cr6, cr8, {1} │ │ │ │ + eorseq sp, r3, r8, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr0, cr5, {5} │ │ │ │ + stc2l 7, cr15, [r2, #660]! @ 0x294 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138de4 │ │ │ │ - bl 0x1f8e00 │ │ │ │ + blls 0x138f20 │ │ │ │ + bl 0x1f8f3c │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ - eorseq sp, r3, r4, ror #2 │ │ │ │ + svclt 0x0000fe6f │ │ │ │ + eorseq sp, r3, ip, lsr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ strbmi r4, [r0], -r6, lsl #12 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr5, {5} │ │ │ │ + ldc2 7, cr15, [sl, #660] @ 0x294 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ svclt 0x009e2f15 │ │ │ │ strbpl pc, [r2, r7, asr #8]! @ │ │ │ │ @ instruction: 0xf8df2500 │ │ │ │ stmdale r4!, {r2, r4, r6, ip, pc} │ │ │ │ ldrle r0, [r2, #-2035] @ 0xfffff80d │ │ │ │ andmi pc, r9, r5, lsl r8 @ │ │ │ │ - blls 0x138e74 │ │ │ │ - bl 0x1f8e90 │ │ │ │ + blls 0x138fb0 │ │ │ │ + bl 0x1f8fcc │ │ │ │ @ instruction: 0xf791010b │ │ │ │ - stmiaeq r4!, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiaeq r4!, {r0, r2, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ adceq r4, r4, r3, asr r4 │ │ │ │ strcs lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c44444 │ │ │ │ strcc r0, [r1, #-3552] @ 0xfffff220 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnle r2, r4, lsl #26 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ - eorseq sp, r3, r8, ror #2 │ │ │ │ + svclt 0x0000fe27 │ │ │ │ + ldrhteq sp, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0, #660]! @ 0x294 │ │ │ │ + ldc2l 7, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrtne pc, [r4], #-589 @ 0xfffffdb3 @ │ │ │ │ + ldrbtcs pc, [ip], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223758 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7620 │ │ │ │ + beq 0x223894 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe775c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130254 │ │ │ │ + bl 0x130390 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x5427ca │ │ │ │ + blx 0x542906 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x127eb8 │ │ │ │ + blcc 0x127ff4 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - stc2l 7, cr15, [r4], #580 @ 0x244 │ │ │ │ + mcrr2 7, 9, pc, r6, cr1 @ │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fe71 │ │ │ │ + svclt 0x0000fdd3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [lr, #660] @ 0x294 │ │ │ │ + stc2 7, cr15, [r0, #-660] @ 0xfffffd6c │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrtne pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strcs pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2237fc │ │ │ │ - strle r0, [pc], #-2027 @ 0xe76c4 │ │ │ │ + beq 0x223938 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7800 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x1302f8 │ │ │ │ + bl 0x130434 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x54286e │ │ │ │ + blx 0x5429aa │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x127f5c │ │ │ │ + blcc 0x128098 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - ldc2 7, cr15, [r2], {145} @ 0x91 │ │ │ │ + blx 0xffe25696 │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fe1f │ │ │ │ + svclt 0x0000fd81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0xff225732 │ │ │ │ + blx 0xff22586e │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 7, cr15, [ip, #-660] @ 0xfffffd6c │ │ │ │ + stc2 7, cr15, [lr], #660 @ 0x294 │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - ldrtne pc, [ip], #-589 @ 0xfffffdb3 @ │ │ │ │ + strcs pc, [r4], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2238a0 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe7768 │ │ │ │ + beq 0x2239dc │ │ │ │ + strle r0, [pc], #-2027 @ 0xe78a4 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x13039c │ │ │ │ + bl 0x1304d8 │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x542912 │ │ │ │ + blx 0x542a4e │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x128000 │ │ │ │ + blcc 0x12813c │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - mcrr2 7, 9, pc, r0, cr1 @ │ │ │ │ + blx 0xfe9a573a │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fdcd │ │ │ │ + svclt 0x0000fd2f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r7], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ - blx 0x1da57d6 │ │ │ │ + blx 0x1da5912 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [sl], #660 @ 0x294 │ │ │ │ + mrrc2 7, 10, pc, ip, cr5 @ │ │ │ │ ldreq pc, [pc], -r0 │ │ │ │ ldmdale r6!, {r0, r2, r4, r9, sl, fp, sp} │ │ │ │ - strbne pc, [r0], #-589 @ 0xfffffdb3 @ │ │ │ │ + strcs pc, [r8], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strbtpl pc, [r2], r6, asr #8 @ │ │ │ │ stmdbcs r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x223944 │ │ │ │ - strle r0, [pc], #-2027 @ 0xe780c │ │ │ │ + beq 0x223a80 │ │ │ │ + strle r0, [pc], #-2027 @ 0xe7948 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r0, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r5], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r7, r0, #2162688 @ 0x210000 │ │ │ │ - bl 0x130440 │ │ │ │ + bl 0x13057c │ │ │ │ @ instruction: 0xf50c0c09 │ │ │ │ - blx 0x5429b6 │ │ │ │ + blx 0x542af2 │ │ │ │ ldrtmi fp, [ip], #266 @ 0x10a │ │ │ │ - blcc 0x1280a4 │ │ │ │ + blcc 0x1281e0 │ │ │ │ andeq pc, r0, ip, lsl r8 @ │ │ │ │ andcs lr, r2, #64, 20 @ 0x40000 │ │ │ │ mvnsle r1, r8, asr ip │ │ │ │ ldrtmi r9, [r8], -r3, lsl #22 │ │ │ │ ldrtmi r9, [r3], -r0, lsl #6 │ │ │ │ - blx 0xffca56a2 │ │ │ │ + blx 0x15257de │ │ │ │ @ instruction: 0xf728e7d6 │ │ │ │ - svclt 0x0000fd7b │ │ │ │ + svclt 0x0000fcdd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x92587a │ │ │ │ + blx 0x9259b6 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - stc2 7, cr15, [r8], #660 @ 0x294 │ │ │ │ + stc2 7, cr15, [sl], {165} @ 0xa5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strbne pc, [r4, -sp, asr #4] @ │ │ │ │ + strcs pc, [ip, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cd18 │ │ │ │ + blls 0x25ce54 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7b0c │ │ │ │ - bl 0x1b04d4 │ │ │ │ - blx 0x5285d2 │ │ │ │ + bl 0x2e7c48 │ │ │ │ + bl 0x1b0610 │ │ │ │ + blx 0x52870e │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2985 @ 0xfffff457 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7527 │ │ │ │ + strcc pc, [r1], #-2827 @ 0xfffff4f5 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7663 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fd25 │ │ │ │ + svclt 0x0000fc87 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0xff3a5924 │ │ │ │ + blx 0xff3a5a60 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - mrrc2 7, 10, pc, r2, cr5 @ │ │ │ │ + blx 0xfee2590a │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strbne pc, [r8, -sp, asr #4] @ │ │ │ │ + ldrcs pc, [r0, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cdc4 │ │ │ │ + blls 0x25cf00 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7bb8 │ │ │ │ - bl 0x1b0580 │ │ │ │ - blx 0x52867e │ │ │ │ + bl 0x2e7cf4 │ │ │ │ + bl 0x1b06bc │ │ │ │ + blx 0x5287ba │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2899 @ 0xfffff4ad │ │ │ │ - strne pc, [pc, #-965] @ 0xe75d3 │ │ │ │ + strcc pc, [r1], #-2741 @ 0xfffff54b │ │ │ │ + strne pc, [pc, #-965] @ 0xe770f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fc31 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x1e259d0 │ │ │ │ + blx 0x1e25b0c │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0x2587a │ │ │ │ + blx 0x18a59b6 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - strbne pc, [ip, -sp, asr #4] @ │ │ │ │ + ldrcs pc, [r4, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25ce70 │ │ │ │ + blls 0x25cfac │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7c64 │ │ │ │ - bl 0x1b062c │ │ │ │ - blx 0x52872a │ │ │ │ + bl 0x2e7da0 │ │ │ │ + bl 0x1b0768 │ │ │ │ + blx 0x528866 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2813 @ 0xfffff503 │ │ │ │ - strne pc, [pc, #-965] @ 0xe767f │ │ │ │ + strcc pc, [r1], #-2655 @ 0xfffff5a1 │ │ │ │ + strne pc, [pc, #-965] @ 0xe77bb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + svclt 0x0000fbdb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r0], r7, lsl #1 │ │ │ │ @ instruction: 0xf8cd4693 │ │ │ │ tstls r5, r0, lsl r0 │ │ │ │ - blx 0x8a5a7c │ │ │ │ + blx 0x8a5bb8 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xfeaa5926 │ │ │ │ + blx 0x325a62 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale sl!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ mvnpl pc, #1191182336 @ 0x47000000 │ │ │ │ - ldrbne pc, [r0, -sp, asr #4] @ │ │ │ │ + ldrcs pc, [r8, sp, asr #4] │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1072600 │ │ │ │ ldrtmi r0, [ip], -r4, lsl #18 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strbeq r0, [fp, r8, lsl #20]! │ │ │ │ - blls 0x25cf1c │ │ │ │ + blls 0x25d058 │ │ │ │ stmdavc r1!, {r1, r5, r6, r7, r8, r9, fp, ip} │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x464018f3 │ │ │ │ - bl 0x2e7d10 │ │ │ │ - bl 0x1b06d8 │ │ │ │ - blx 0x5287d6 │ │ │ │ + bl 0x2e7e4c │ │ │ │ + bl 0x1b0814 │ │ │ │ + blx 0x528912 │ │ │ │ @ instruction: 0xf8b3210a │ │ │ │ ldrbmi r2, [r9], #-3552 @ 0xfffff220 │ │ │ │ mcrcc 8, 7, pc, cr0, cr3, {5} @ │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7919b03 │ │ │ │ - strcc pc, [r1], #-2727 @ 0xfffff559 │ │ │ │ - strne pc, [pc, #-965] @ 0xe772b │ │ │ │ + strcc pc, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7867 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r4, ip, ip, asr #10 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fc23 │ │ │ │ + svclt 0x0000fb85 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r6], -r9, asr #19 │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000fb51 │ │ │ │ + @ instruction: 0xf000fab3 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35dbf0 │ │ │ │ + bl 0x35dd2c │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vmvn.i32 d17, #262144 @ 0x00040000 │ │ │ │ + vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3a9d90 │ │ │ │ + bl 0x3a9ecc │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2657 @ 0xfffff59f │ │ │ │ + strcc pc, [r1], #-2499 @ 0xfffff63d │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fbdd │ │ │ │ + svclt 0x0000fb3f │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ strmi pc, [r5], -r3, lsl #19 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000fb0b │ │ │ │ + @ instruction: 0xf000fa6d │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - ldrtne pc, [r8], -sp, asr #4 @ │ │ │ │ + strcs pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x725a4c │ │ │ │ + @ instruction: 0xf97af791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000faf7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d46f2 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4606f93b │ │ │ │ @ instruction: 0xf7a54648 │ │ │ │ - @ instruction: 0xf000fac3 │ │ │ │ + @ instruction: 0xf000fa25 │ │ │ │ svccs 0x0015071f │ │ │ │ - bl 0x35dd0c │ │ │ │ + bl 0x35de48 │ │ │ │ vrshl.s8 d18, d5, d13 │ │ │ │ - vmvn.i32 d17, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d18, q8, q2 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ @ instruction: 0xf50557e2 │ │ │ │ @ instruction: 0xf104655e │ │ │ │ ldrbeq r0, [r3, r4, lsl #16]! │ │ │ │ stmdavc r1!, {r0, r1, r3, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0x4648463b │ │ │ │ - bl 0x3a9eac │ │ │ │ + bl 0x3a9fe8 │ │ │ │ @ instruction: 0xf8550181 │ │ │ │ @ instruction: 0xf8cd2022 │ │ │ │ @ instruction: 0xf791a000 │ │ │ │ - strcc pc, [r1], #-2515 @ 0xfffff62d │ │ │ │ + strcc pc, [r1], #-2357 @ 0xfffff6cb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ strvc pc, [r0, #1285] @ 0x505 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000fab1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fd4693 │ │ │ │ @ instruction: 0x4605f8f5 │ │ │ │ @ instruction: 0xf7a54640 │ │ │ │ - @ instruction: 0xf000fa7d │ │ │ │ + @ instruction: 0xf000f9df │ │ │ │ svccs 0x0015071f │ │ │ │ @ instruction: 0xf447bf9f │ │ │ │ strcs r5, [r2], #-2018 @ 0xfffff81e │ │ │ │ - strbne pc, [r0], -sp, asr #4 @ │ │ │ │ + strcs pc, [r8], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ ldmdavc r1!, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r3, r4 │ │ │ │ @ instruction: 0x463b4450 │ │ │ │ rscseq pc, ip, #1 │ │ │ │ andcs lr, r0, #2048 @ 0x800 │ │ │ │ orreq lr, r1, fp, lsl #22 │ │ │ │ strbmi r4, [r0], -r2, asr #8 │ │ │ │ stclcs 8, cr15, [r0, #840]! @ 0x348 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf98af791 │ │ │ │ + @ instruction: 0xf8ecf791 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000fb07 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8acf7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - blx 0xe25c08 │ │ │ │ + @ instruction: 0xf996f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ vtst.8 d29, d13, d26 │ │ │ │ - vmov.i32 , #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe79d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7b13 │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x278eb8 │ │ │ │ + bl 0x278ff4 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe7e08 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7f44 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc5a0 │ │ │ │ + blls 0x1dc6dc │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - ldrb pc, [r0, r3, lsr #18] @ │ │ │ │ - blx 0xfed25a98 │ │ │ │ + ldrb pc, [r0, r5, lsl #17] @ │ │ │ │ + blx 0x5a5bd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ ldrmi r4, [r3], pc, lsl #12 │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf856f7fd │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9def7a5 │ │ │ │ + @ instruction: 0xf940f7a5 │ │ │ │ ldmdaeq pc, {ip, sp, lr, pc} @ │ │ │ │ svceq 0x0015f1b8 │ │ │ │ vtst.8 d29, d13, d26 │ │ │ │ - vmov.i32 , #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vst3.8 {d16-d18}, [r8 :256], r3 │ │ │ │ @ instruction: 0xf10458e2 │ │ │ │ @ instruction: 0xf04f0904 │ │ │ │ strbeq r0, [fp, r2, lsl #20]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7a83 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7bbf │ │ │ │ mvnsle r4, r1, lsr #11 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8948ff0 │ │ │ │ andcs lr, r0, #0 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ tstplt sl, lr, lsl fp @ p-variant is OBSOLETE │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ - bl 0x278f64 │ │ │ │ + bl 0x2790a0 │ │ │ │ ldrbtmi r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xe7eb4 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xe7ff0 │ │ │ │ svccc 0x00fff1bc │ │ │ │ stclcc 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ andcs lr, r2, #274432 @ 0x43000 │ │ │ │ - blls 0x1dc64c │ │ │ │ + blls 0x1dc788 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7914643 │ │ │ │ - ldrb pc, [r0, sp, asr #17] @ │ │ │ │ - blx 0x17a5b44 │ │ │ │ + ldrb pc, [r0, pc, lsr #16] @ │ │ │ │ + @ instruction: 0xf9bcf728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf800f7fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf988f7a5 │ │ │ │ + @ instruction: 0xf8eaf7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ vmax.s8 d19, d13, d1 │ │ │ │ - vmov.i32 , #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d18, q8, q10 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a5304 │ │ │ │ + bvs 0x18a5440 │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf710 │ │ │ │ + bl 0x3cf84c │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf88ef791 │ │ │ │ + @ instruction: 0xfff0f790 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x4a5bdc │ │ │ │ + @ instruction: 0xf970f728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ ldrmi r4, [r3], lr, lsl #12 │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffb4f7fc │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf93cf7a5 │ │ │ │ + @ instruction: 0xf89ef7a5 │ │ │ │ ldreq pc, [pc, -r0] │ │ │ │ ldmdale r1!, {r0, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ vmax.s8 d19, d13, d1 │ │ │ │ - vmls.i d17, d0, d0[4] │ │ │ │ + vaddhn.i16 d18, q8, q12 │ │ │ │ vst3.8 {d16-d18}, [r7 :256], r3 │ │ │ │ eorseq r5, r6, #59244544 @ 0x3880000 │ │ │ │ stmdbeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bvs 0x18a539c │ │ │ │ + bvs 0x18a54d8 │ │ │ │ strbvs pc, [lr], -r6, lsl #10 @ │ │ │ │ strbmi r4, [r6], #-1218 @ 0xfffffb3e │ │ │ │ strbeq r9, [fp, r3, lsl #12]! │ │ │ │ @ instruction: 0xf894d510 │ │ │ │ ldrtmi ip, [fp], -r0 │ │ │ │ strbmi r9, [r0], -r3, lsl #20 │ │ │ │ - bl 0x3cf7a8 │ │ │ │ + bl 0x3cf8e4 │ │ │ │ @ instruction: 0xf83a018c │ │ │ │ @ instruction: 0xf832e01c │ │ │ │ @ instruction: 0x9600201c │ │ │ │ andmi lr, lr, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf842f791 │ │ │ │ + @ instruction: 0xffa4f790 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [ip, #-1295] @ 0xfffffaf1 │ │ │ │ andlt sp, r5, r7, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9c2f728 │ │ │ │ + @ instruction: 0xf924f728 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r9, ror #30 │ │ │ │ @ instruction: 0xf7a54638 │ │ │ │ - @ instruction: 0xf000f8f1 │ │ │ │ + @ instruction: 0xf000f853 │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - stmdane r4!, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiacs ip!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x1798f0 │ │ │ │ + bl 0x179a2c │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x168274 │ │ │ │ + bl 0x1683b0 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-4093 @ 0xfffff003 │ │ │ │ - strne pc, [pc, #-965] @ 0xe7c7f │ │ │ │ + strcc pc, [r1], #-3935 @ 0xfffff0a1 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7dbb │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f97b │ │ │ │ + svclt 0x0000f8dd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0x468a46f1 │ │ │ │ @ instruction: 0xf7fc4693 │ │ │ │ strmi pc, [r5], -r1, lsr #30 │ │ │ │ @ instruction: 0xf7a54638 │ │ │ │ - @ instruction: 0xf000f8a9 │ │ │ │ + @ instruction: 0xf000f80b │ │ │ │ mrccs 6, 0, r0, cr5, cr15, {0} │ │ │ │ @ instruction: 0xf446bf9f │ │ │ │ strcs r5, [r0], #-1762 @ 0xfffff91e │ │ │ │ - stmdane r8!, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmcs r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbeq sp, [fp, r5, lsr #16]! │ │ │ │ @ instruction: 0xf818d513 │ │ │ │ @ instruction: 0xf0042004 │ │ │ │ ldrbmi r0, [r0], #-1 │ │ │ │ - bl 0x179980 │ │ │ │ + bl 0x179abc │ │ │ │ ldmeq r2, {r0, r1, r3, r8}^ │ │ │ │ - bl 0x168304 │ │ │ │ + bl 0x168440 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8d2443a │ │ │ │ @ instruction: 0xf8cd2de0 │ │ │ │ @ instruction: 0xf7909000 │ │ │ │ - strcc pc, [r1], #-4021 @ 0xfffff04b │ │ │ │ - strne pc, [pc, #-965] @ 0xe7d0f │ │ │ │ + strcc pc, [r1], #-3863 @ 0xfffff0e9 │ │ │ │ + strne pc, [pc, #-965] @ 0xe7e4b │ │ │ │ mvnle r2, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7288ff0 │ │ │ │ - svclt 0x0000f933 │ │ │ │ + svclt 0x0000f895 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f2fc │ │ │ │ + bl 0xfec3f438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7fc9201 │ │ │ │ - bls 0x167d74 │ │ │ │ + bls 0x167eb0 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - blx 0x18b5150 │ │ │ │ + blx 0x18b528c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c01f04 │ │ │ │ - b 0xfe16c168 │ │ │ │ + b 0xfe16c2a4 │ │ │ │ strbmi r0, [r4, #-769]! @ 0xfffffcff │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ andcc pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r0], -sp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf7f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f358 │ │ │ │ + bl 0xfec3f494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x127d20 │ │ │ │ + bls 0x127e5c │ │ │ │ @ instruction: 0xf1029901 │ │ │ │ andcc r3, pc, #65280 @ 0xff00 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strle r0, [r7, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, ip, r9 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @@ -221063,22 +221144,22 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [r4, #257] @ 0x101 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bf55 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f3ac │ │ │ │ + bl 0xfec3f4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 6, pc, cr4, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ strcc r1, [lr], #-3753 @ 0xfffff157 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r4, #-143]! @ 0xffffff71 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorscs pc, r2, r5, asr r8 @ │ │ │ │ @@ -221088,25 +221169,25 @@ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ movweq lr, #10828 @ 0x2a4c │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f410 │ │ │ │ + bl 0xfec3f54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr2, cr12, {7} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ vmax.f32 d17, d13, d25 │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf85e0433 │ │ │ │ - blx 0x18b7e48 │ │ │ │ + blx 0x18b7f84 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsgt pc, ip, r4, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -221114,112 +221195,112 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f478 │ │ │ │ + bl 0xfec3f5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130690 │ │ │ │ + bcc 0x1307cc │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8013b18 │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f0 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bec7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f4c8 │ │ │ │ + bl 0xfec3f604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mrc2 7, 1, pc, cr6, cr12, {7} │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a97b4 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ + blx 0x18a98f0 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blx 0xfeda8534 │ │ │ │ + blx 0xfeda8670 │ │ │ │ addsmi pc, r4, #201326594 @ 0xc000002 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ tstpeq r0, #-1073741784 @ p-variant is OBSOLETE @ 0xc0000028 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be97 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f528 │ │ │ │ + bl 0xfec3f664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ mcr2 7, 0, pc, cr6, cr12, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe1d8454 │ │ │ │ - b 0x1a8f70 │ │ │ │ - b 0xfe1a8f9c │ │ │ │ + b 0xfe1d8590 │ │ │ │ + b 0x1a90ac │ │ │ │ + b 0xfe1a90d8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr8, cr12, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f584 │ │ │ │ + bl 0xfec3f6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9870 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ + blx 0x18a99ac │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ - blx 0xfe7e85f0 │ │ │ │ + blx 0xfe7e872c │ │ │ │ addsmi pc, r4, #156, 24 @ 0x9c00 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be3b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f5e0 │ │ │ │ + bl 0xfec3f71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r4, #-2587]! @ 0xfffff5e5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221227,62 +221308,62 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000be0d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f63c │ │ │ │ + bl 0xfec3f778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2l 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svccc 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe179a44 │ │ │ │ - b 0x1b9144 │ │ │ │ - b 0xfe1a90ac │ │ │ │ + b 0xfe179b80 │ │ │ │ + b 0x1b9280 │ │ │ │ + b 0xfe1a91e8 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r0, #1008]! @ 0x3f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f694 │ │ │ │ + bl 0xfec3f7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ strmi pc, [r4], -pc, asr #26 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe84bc │ │ │ │ - bl 0x48250c │ │ │ │ + strcs pc, [pc], #-964 @ 0xe85f8 │ │ │ │ + bl 0x482648 │ │ │ │ @ instruction: 0xf85e07c5 │ │ │ │ - blx 0xfe5c059c │ │ │ │ + blx 0xfe5c06d8 │ │ │ │ ldmdavs r3, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs pc, {r0, r2, r3, r4, r5, r6, fp, sp, lr} @ │ │ │ │ rsbsmi fp, fp, fp, lsl sl │ │ │ │ stmdavs lr, {r0, r1, r4, r5, lr}^ │ │ │ │ andvs r4, fp, fp, ror r0 │ │ │ │ movweq lr, #51846 @ 0xca86 │ │ │ │ rsbsmi r4, r3, fp, lsr #32 │ │ │ │ - bl 0x480614 │ │ │ │ + bl 0x480750 │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ stmvs ip, {r2, r4, r5, sp, lr} │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blt 0x574d00 │ │ │ │ + blt 0x574e3c │ │ │ │ rsbmi fp, r2, fp, lsl sl │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ @@ -221291,312 +221372,312 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf1044683 │ │ │ │ @ instruction: 0xf7fc0a08 │ │ │ │ vadd.f32 d31, d13, d7 │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ @ instruction: 0xf1a40e33 │ │ │ │ @ instruction: 0xf1a50c08 │ │ │ │ @ instruction: 0xf85c0108 │ │ │ │ @ instruction: 0xf8519f08 │ │ │ │ strbmi r5, [r2, #3848]! @ 0xf08 │ │ │ │ movwmi lr, #39503 @ 0x9a4f │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x11c269c │ │ │ │ + b 0x11c27d8 │ │ │ │ sbclt r4, r2, #1207959552 @ 0x48000000 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stmiaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsvs pc, r2, lr, asr r8 @ │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14d4fe4 │ │ │ │ + b 0x14d5120 │ │ │ │ @ instruction: 0xf8d84202 │ │ │ │ - b 0x1188590 │ │ │ │ - b 0x11b8de8 │ │ │ │ - b 0xfe179198 │ │ │ │ - b 0xfe1a8da8 │ │ │ │ - b 0x1691a4 │ │ │ │ - b 0x1a8db4 │ │ │ │ - b 0xfe1691b0 │ │ │ │ - b 0xfe1a8db8 │ │ │ │ + b 0x11886cc │ │ │ │ + b 0x11b8f24 │ │ │ │ + b 0xfe1792d4 │ │ │ │ + b 0xfe1a8ee4 │ │ │ │ + b 0x1692e0 │ │ │ │ + b 0x1a8ef0 │ │ │ │ + b 0xfe1692ec │ │ │ │ + b 0xfe1a8ef4 │ │ │ │ subvs r0, sl, r5, lsl #6 │ │ │ │ bicsle r6, r0, fp │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd4f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ - blx 0x18ce9d4 │ │ │ │ - bls 0x1277d4 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + blx 0x18ceb10 │ │ │ │ + bls 0x127910 │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - strcs pc, [pc], #-960 @ 0xe85e0 │ │ │ │ + strcs pc, [pc], #-960 @ 0xe871c │ │ │ │ strtmi r6, [r8], -fp, lsl #16 │ │ │ │ - bl 0x482744 │ │ │ │ + bl 0x482880 │ │ │ │ @ instruction: 0xf85e05cc │ │ │ │ - b 0xfe2c06e0 │ │ │ │ + b 0xfe2c081c │ │ │ │ @ instruction: 0xf8d20c03 │ │ │ │ - b 0x4085f8 │ │ │ │ + b 0x408734 │ │ │ │ stmdavs sp!, {r1, r2, sl, fp}^ │ │ │ │ streq lr, [r3], -ip, lsl #21 │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ movweq lr, #27272 @ 0x6a88 │ │ │ │ @ instruction: 0xf85e402b │ │ │ │ rsbsmi r5, r3, r4, lsr r0 │ │ │ │ - bl 0x480740 │ │ │ │ + bl 0x48087c │ │ │ │ ldmib r1, {r2, r6, r7, r8, r9}^ │ │ │ │ ldmdavs lr, {r1, r9, sl, fp, lr}^ │ │ │ │ movwgt lr, #10706 @ 0x29d2 │ │ │ │ andeq lr, lr, #140, 20 @ 0x8c000 │ │ │ │ eorsmi r4, r2, r3, rrx │ │ │ │ - b 0xfe1786d8 │ │ │ │ + b 0xfe178814 │ │ │ │ rsbmi r0, r3, lr, lsl #4 │ │ │ │ addvs r6, fp, sl, asr #1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bd07 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f848 │ │ │ │ + bl 0xfec3f984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7fc9101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.u8 q11, d0, d18 │ │ │ │ strtmi r2, [r8], -pc, lsl #24 │ │ │ │ - bl 0x1c26a8 │ │ │ │ + bl 0x1c27e4 │ │ │ │ subsmi r0, r5, lr, asr #13 │ │ │ │ eorscs pc, lr, r3, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s5 │ │ │ │ stmdavs r5!, {r1, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r2, #581632 @ 0x8e000 │ │ │ │ ldrd pc, [r4], -r6 │ │ │ │ andvs r6, sl, lr, asr #16 │ │ │ │ andeq lr, r5, #548864 @ 0x86000 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ andeq lr, r6, #581632 @ 0x8e000 │ │ │ │ - bl 0x1c07c8 │ │ │ │ + bl 0x1c0904 │ │ │ │ @ instruction: 0xf85302cc │ │ │ │ ldmib r1, {r2, r3, r4, r5, lr, pc}^ │ │ │ │ ldmdavs r3, {r1, r8, sl, sp, lr}^ │ │ │ │ and lr, r2, #212, 18 @ 0x350000 │ │ │ │ - b 0xfe27885c │ │ │ │ - b 0xbebef0 │ │ │ │ - b 0x9ab6f4 │ │ │ │ + b 0xfe278998 │ │ │ │ + b 0xbec02c │ │ │ │ + b 0x9ab830 │ │ │ │ rsbmi r0, fp, r2, lsl #6 │ │ │ │ andeq lr, r6, #140, 20 @ 0x8c000 │ │ │ │ movwcs lr, #10689 @ 0x29c1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bcbd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3f8dc │ │ │ │ + bl 0xfec3fa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130af4 │ │ │ │ + bcc 0x130c30 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d505 │ │ │ │ - blcs 0xf4704 │ │ │ │ + blcs 0xf4840 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, r1, ror #10 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f928 │ │ │ │ + bl 0xfec3fa64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stc2 7, cr15, [r6], {252} @ 0xfc │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9c14 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ + blx 0x18a9d50 │ │ │ │ @ instruction: 0xf932fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xe8994 │ │ │ │ + blcs 0xe8ad0 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - b 0x1b91b4 │ │ │ │ - b 0xbe93a0 │ │ │ │ - b 0x11ab7a4 │ │ │ │ + b 0x1b92f0 │ │ │ │ + b 0xbe94dc │ │ │ │ + b 0x11ab8e0 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f984 │ │ │ │ + bl 0xfec3fac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xff726786 │ │ │ │ + blx 0xff7268c2 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf855425b │ │ │ │ subsmi ip, r3, ip, lsr r0 │ │ │ │ - b 0x1b9d94 │ │ │ │ - b 0xfe1a93f8 │ │ │ │ + b 0x1b9ed0 │ │ │ │ + b 0xfe1a9534 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r0], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3f9e0 │ │ │ │ + bl 0xfec3fb1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x127698 │ │ │ │ + bls 0x1277d4 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {r7, sl, fp, sp} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402858 │ │ │ │ + b 0xfe402994 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b1638 │ │ │ │ + b 0xfe1b1774 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480970 │ │ │ │ + bl 0x480aac │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ addcs pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r2, r2, r0, lsl #7 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xffba6868 │ │ │ │ + bllt 0xffba69a4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fa80 │ │ │ │ + bl 0xfec3fbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ - bls 0x1275f8 │ │ │ │ + bls 0x127734 │ │ │ │ stmdbls r1, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, r9, sl, fp} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ @ instruction: 0xf023240f │ │ │ │ stmdavs fp, {sl, fp, lr} │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe4028f8 │ │ │ │ + b 0xfe402a34 │ │ │ │ ldmdavs sp, {r0, r2, sl, fp}^ │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @ instruction: 0xf8d1c000 │ │ │ │ @ instruction: 0xf023c004 │ │ │ │ - b 0xfe1b94d8 │ │ │ │ + b 0xfe1b9614 │ │ │ │ eormi r0, fp, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - bl 0x480a10 │ │ │ │ + bl 0x480b4c │ │ │ │ @ instruction: 0xf85e03c4 │ │ │ │ ldmdavs sp, {r2, r4, r5, sp, lr, pc}^ │ │ │ │ movwmi lr, #10706 @ 0x29d2 │ │ │ │ andmi pc, r0, #36 @ 0x24 │ │ │ │ @ instruction: 0xf023688c │ │ │ │ rsbmi r4, r2, r0, lsl #6 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ addvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ andlt r6, r3, fp, asr #1 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe7a6908 │ │ │ │ + bllt 0xfe7a6a44 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3fb20 │ │ │ │ + bl 0xfec3fc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmib sp, {r0, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - bcc 0x130d38 │ │ │ │ + bcc 0x130e74 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf801425b │ │ │ │ strbmi r3, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0x4620d1f2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4010 │ │ │ │ svclt 0x0000bb75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fb6c │ │ │ │ + bl 0xfec3fca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xffa2696c │ │ │ │ + blx 0xffa26aa8 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blx 0x18a9e58 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ + blx 0x18a9f94 │ │ │ │ @ instruction: 0xf832fe80 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ subsmi r0, fp, #143 @ 0x8f │ │ │ │ @ instruction: 0xf8554294 │ │ │ │ - b 0x1e0a9c │ │ │ │ - b 0xbe95e0 │ │ │ │ - b 0x11ab9e4 │ │ │ │ + b 0x1e0bd8 │ │ │ │ + b 0xbe971c │ │ │ │ + b 0x11abb20 │ │ │ │ andhi r0, fp, ip, lsl #6 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x13269ac │ │ │ │ + bllt 0x1326ae8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fbc4 │ │ │ │ + bl 0xfec3fd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0xfef269c4 │ │ │ │ + blx 0xfef26b00 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r1, [ip], #-3881 @ 0xfffff0d7 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f85e │ │ │ │ svccs 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r4, #-603]! @ 0xfffffda5 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ @@ -221604,110 +221685,110 @@ │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bb1b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fc20 │ │ │ │ + bl 0xfec3fd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa248 │ │ │ │ + bls 0xfa384 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8a4c │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8b88 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stccs 0, cr15, [r0], {140} @ 0x8c │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402bd8 │ │ │ │ + b 0xfe402d14 │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf0834073 │ │ │ │ eormi r2, fp, r0, lsl #7 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe499694 │ │ │ │ + b 0xfe4997d0 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xff4a6aa0 │ │ │ │ + blt 0xff4a6bdc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fcb8 │ │ │ │ + bl 0xfec3fdf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bls 0xfa2e0 │ │ │ │ + bls 0xfa41c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i8 q11, #8 @ 0x08 │ │ │ │ + vmull.p8 , d16, d16 │ │ │ │ rsclt r0, r5, #816 @ 0x330 │ │ │ │ ldmdavs r3, {r1, r2, r3, fp, sp, lr} │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8ae4 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8c20 │ │ │ │ @ instruction: 0x0c03ea86 │ │ │ │ biceq lr, r5, #14336 @ 0x3800 │ │ │ │ eorspl pc, r5, lr, asr r8 @ │ │ │ │ stcmi 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x0c05ea0c │ │ │ │ - b 0xfe402c70 │ │ │ │ + b 0xfe402dac │ │ │ │ ldmdavs r3, {r1, r2, r9, sl}^ │ │ │ │ stmdavs lr, {r1, r2, r3, sp, lr}^ │ │ │ │ @ instruction: 0xf1034073 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ subvs r4, fp, r3, ror r0 │ │ │ │ biceq lr, r4, #14336 @ 0x3800 │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ str lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ ldmib r2, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe49972c │ │ │ │ + b 0xfe499868 │ │ │ │ rsbmi r0, r3, ip, lsl #4 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ eormi r4, fp, r2, lsr r0 │ │ │ │ andeq lr, lr, #532480 @ 0x82000 │ │ │ │ stmib r1, {r0, r1, r5, r6, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe1a6b38 │ │ │ │ + blt 0xfe1a6c74 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fd50 │ │ │ │ + bl 0xfec3fe8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9f0f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8b78 │ │ │ │ - bl 0x402ba8 │ │ │ │ - bls 0x16a694 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8cb4 │ │ │ │ + bl 0x402ce4 │ │ │ │ + bls 0x16a7d0 │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0xfe180c60 │ │ │ │ - b 0x3ebba0 │ │ │ │ + b 0xfe180d9c │ │ │ │ + b 0x3ebcdc │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8bac │ │ │ │ + b 0xfe3f8ce8 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andvs r4, pc, sl, asr r0 @ │ │ │ │ subsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r9, sl, r1, lsl #22 │ │ │ │ subsmi r6, sl, sl, asr #16 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ @@ -221715,75 +221796,75 @@ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000ba3d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fddc │ │ │ │ + bl 0xfec3ff18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf9aaf7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8c04 │ │ │ │ - bl 0x402c34 │ │ │ │ - bls 0x16a720 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8d40 │ │ │ │ + bl 0x402d70 │ │ │ │ + bls 0x16a85c │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x9c0cec │ │ │ │ - b 0x3ebc28 │ │ │ │ + b 0x9c0e28 │ │ │ │ + b 0x3ebd64 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8c38 │ │ │ │ + b 0xfe3f8d74 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138da4 │ │ │ │ + blls 0x138ee0 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ movweq lr, #14894 @ 0x3a2e │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ svclt 0x0000b9f5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3fe6c │ │ │ │ + bl 0xfec3ffa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf962f7fc │ │ │ │ stmdbls r3, {r2, r9, sl, lr} │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ rsclt r0, r5, #13056 @ 0x3300 │ │ │ │ - strcs pc, [pc], #-964 @ 0xe8c94 │ │ │ │ - bl 0x402cc4 │ │ │ │ - bls 0x16a7b0 │ │ │ │ + strcs pc, [pc], #-964 @ 0xe8dd0 │ │ │ │ + bl 0x402e00 │ │ │ │ + bls 0x16a8ec │ │ │ │ eorsvc pc, r5, ip, asr r8 @ │ │ │ │ vdiveq.f64 d30, d4, d12 │ │ │ │ @ instruction: 0xf85c6875 │ │ │ │ - b 0x980d7c │ │ │ │ - b 0x3ebcbc │ │ │ │ + b 0x980eb8 │ │ │ │ + b 0x3ebdf8 │ │ │ │ @ instruction: 0xf8de0c07 │ │ │ │ - b 0xfe3f8cc8 │ │ │ │ + b 0xfe3f8e04 │ │ │ │ stmvs fp, {r0, r1, r8, r9, sl} │ │ │ │ ldrd pc, [ip], -r1 │ │ │ │ andeq lr, r3, #139264 @ 0x22000 │ │ │ │ eorsmi r6, r2, pc │ │ │ │ - blls 0x138e34 │ │ │ │ + blls 0x138f70 │ │ │ │ stmdavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ andeq lr, r2, #143360 @ 0x23000 │ │ │ │ movweq lr, #59939 @ 0xea23 │ │ │ │ stmdavs sp, {r1, r3, r5, lr}^ │ │ │ │ rsbmi r4, sl, r3, lsr #32 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ sbcvs r6, fp, sl, asr #32 │ │ │ │ @@ -221795,15 +221876,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf91af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221811,41 +221892,41 @@ │ │ │ │ @ instruction: 0xf8544013 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x182e88 │ │ │ │ - b 0xfe16957c │ │ │ │ - b 0x169570 │ │ │ │ - b 0xfe169580 │ │ │ │ + b 0x182fc4 │ │ │ │ + b 0xfe1696b8 │ │ │ │ + b 0x1696ac │ │ │ │ + b 0xfe1696bc │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf8d8f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x9c49d8 │ │ │ │ + b 0x9c4b14 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x204dd4 │ │ │ │ + bl 0x204f10 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -221863,15 +221944,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf892f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221879,41 +221960,41 @@ │ │ │ │ @ instruction: 0xf8544313 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0x1182f98 │ │ │ │ - b 0xfe16968c │ │ │ │ - b 0x169680 │ │ │ │ - b 0xfe169690 │ │ │ │ + b 0x11830d4 │ │ │ │ + b 0xfe1697c8 │ │ │ │ + b 0x1697bc │ │ │ │ + b 0xfe1697cc │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf850f7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ @ instruction: 0xf85e3508 │ │ │ │ @ instruction: 0xf85c2f08 │ │ │ │ @ instruction: 0xf8513f08 │ │ │ │ - b 0x19c4ae8 │ │ │ │ + b 0x19c4c24 │ │ │ │ sbclt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8de4073 │ │ │ │ - bl 0x204ee4 │ │ │ │ + bl 0x205020 │ │ │ │ vmul.i q8, q8, d2[0] │ │ │ │ @ instruction: 0xf854200f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ stmdavs fp, {r0, r1, r3, sp, lr}^ │ │ │ │ @@ -221931,15 +222012,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ @ instruction: 0xf80af7fc │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ sbclt r3, r6, #8, 10 @ 0x2000000 │ │ │ │ svccc 0x0008f85c │ │ │ │ svccs 0x0008f85e │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0008f851 │ │ │ │ @@ -221947,31 +222028,31 @@ │ │ │ │ @ instruction: 0xf8544053 │ │ │ │ rsbsmi r6, fp, r6, lsr r0 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d84033 │ │ │ │ rsbsmi r6, fp, r4 │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ strbmi r6, [r5, #-11]! │ │ │ │ - b 0xfe1830a8 │ │ │ │ - b 0xfe16979c │ │ │ │ - b 0x169790 │ │ │ │ - b 0xfe1697a0 │ │ │ │ + b 0xfe1831e4 │ │ │ │ + b 0xfe1698d8 │ │ │ │ + b 0x1698cc │ │ │ │ + b 0xfe1698dc │ │ │ │ subvs r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0x4648d1db │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec401a0 │ │ │ │ + bl 0xfec402dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffc8f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130948 │ │ │ │ + bcc 0x130a84 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strtmi r7, [r4], #2076 @ 0x81c │ │ │ │ @@ -221984,15 +222065,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff9ef7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ @@ -222009,89 +222090,89 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xff6ef7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b60ac │ │ │ │ + blx 0x18b61e8 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ - b 0xfe17a180 │ │ │ │ - b 0x1698b4 │ │ │ │ - b 0xfe1698d0 │ │ │ │ + b 0xfe17a2bc │ │ │ │ + b 0x1699f0 │ │ │ │ + b 0xfe169a0c │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00cef7fb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec402b8 │ │ │ │ + bl 0xfec403f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff3cf7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130a60 │ │ │ │ + bcc 0x130b9c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec07160 │ │ │ │ + bl 0xfec0729c │ │ │ │ @ instruction: 0xf8010c04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bfa3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xff10f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - bl 0xfebf1214 │ │ │ │ - b 0x3ec16c │ │ │ │ - b 0xc6c15c │ │ │ │ - b 0x13ec960 │ │ │ │ + bl 0xfebf1350 │ │ │ │ + b 0x3ec2a8 │ │ │ │ + b 0xc6c298 │ │ │ │ + b 0x13eca9c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ - blx 0x18b61cc │ │ │ │ + blx 0x18b6308 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r7, #165888 @ 0x28800 │ │ │ │ @@ -222099,73 +222180,73 @@ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bf3d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec403dc │ │ │ │ + bl 0xfec40518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x130b84 │ │ │ │ + bcc 0x130cc0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807286 │ │ │ │ + blx 0x8073c2 │ │ │ │ @ instruction: 0xf801fc04 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb4030 │ │ │ │ svclt 0x0000bf11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ mrc2 7, 3, pc, cr14, cr11, {7} │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x7f133a │ │ │ │ - b 0xca8290 │ │ │ │ - b 0x3eca80 │ │ │ │ - b 0x13ec284 │ │ │ │ + blx 0x7f1476 │ │ │ │ + b 0xca83cc │ │ │ │ + b 0x3ecbbc │ │ │ │ + b 0x13ec3c0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bedf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ mcr2 7, 2, pc, cr12, cr11, {7} @ │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b4ed4 │ │ │ │ + blx 0x18b5010 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ vqdmulh.s d15, d2, d7 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ @@ -222177,31 +222258,31 @@ │ │ │ │ svclt 0x0000beab │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d29, d12 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r9 @ │ │ │ │ @ instruction: 0xf913b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ecf6a │ │ │ │ - b 0x968368 │ │ │ │ - b 0x3e9750 │ │ │ │ - b 0x13ec354 │ │ │ │ + blx 0x7ed0a6 │ │ │ │ + b 0x9684a4 │ │ │ │ + b 0x3e988c │ │ │ │ + b 0x13ec490 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222210,93 +222291,93 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d13, d24 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c5450 │ │ │ │ + blx 0x18c558c │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x52cfca │ │ │ │ + blx 0x52d106 │ │ │ │ @ instruction: 0xf855f107 │ │ │ │ - b 0xfe1454b8 │ │ │ │ - b 0x1297dc │ │ │ │ - b 0xfe1297e4 │ │ │ │ + b 0xfe1455f4 │ │ │ │ + b 0x129918 │ │ │ │ + b 0xfe129920 │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000be39 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec405e4 │ │ │ │ + bl 0xfec40720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x13243c │ │ │ │ + blls 0x132578 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403464 │ │ │ │ + b 0xfe4035a0 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x48157c │ │ │ │ + bl 0x4816b8 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe18360a │ │ │ │ + blx 0xfe183746 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bded │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vceq.f32 d17, d29, d12 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r5], -r0, lsl #4 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andsgt pc, lr, r2, lsl r8 @ │ │ │ │ @ instruction: 0xf813b2e8 │ │ │ │ @ instruction: 0xf10e701e │ │ │ │ @ instruction: 0xf8340e01 │ │ │ │ @ instruction: 0xf3c51f02 │ │ │ │ @ instruction: 0xf856058f │ │ │ │ @ instruction: 0xf1be0030 │ │ │ │ - blx 0x7ed0e6 │ │ │ │ - b 0x9684e4 │ │ │ │ - b 0x3e98cc │ │ │ │ - b 0x13ec4d0 │ │ │ │ + blx 0x7ed222 │ │ │ │ + b 0x968620 │ │ │ │ + b 0x3e9a08 │ │ │ │ + b 0x13ec60c │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -222305,62 +222386,62 @@ │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ stmib sp, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7fb3200 │ │ │ │ ldmib sp, {r0, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmax.f32 d17, d13, d24 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf8330533 │ │ │ │ - blx 0x18c55cc │ │ │ │ + blx 0x18c5708 │ │ │ │ @ instruction: 0xf832fe84 │ │ │ │ @ instruction: 0xf10c102c │ │ │ │ @ instruction: 0xf8500c01 │ │ │ │ @ instruction: 0xf3c46f04 │ │ │ │ @ instruction: 0xf1bc140f │ │ │ │ - blx 0x2ad146 │ │ │ │ + blx 0x2ad282 │ │ │ │ @ instruction: 0xf855f101 │ │ │ │ - b 0xfe145634 │ │ │ │ - b 0x129958 │ │ │ │ - b 0xfe129960 │ │ │ │ + b 0xfe145770 │ │ │ │ + b 0x129a94 │ │ │ │ + b 0xfe129a9c │ │ │ │ andvs r0, r1, r6, lsl #2 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000bd7b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40760 │ │ │ │ + bl 0xfec4089c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ - blls 0x1325b8 │ │ │ │ + blls 0x1326f4 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r9, {r0, r2, r4, fp, sp, lr} │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4035e0 │ │ │ │ + b 0xfe40371c │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4816f8 │ │ │ │ + bl 0x481834 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r7, fp, sp, lr} │ │ │ │ - blx 0xfe983786 │ │ │ │ + blx 0xfe9838c2 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ @@ -222370,15 +222451,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ ldc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d13, d0 │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf9160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r9 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222394,81 +222475,81 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ stc2l 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ - subsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + adcvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c5738 │ │ │ │ + blx 0x18c5874 │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x5ad2b2 │ │ │ │ + blx 0x5ad3ee │ │ │ │ @ instruction: 0xf852f307 │ │ │ │ - b 0xfe1c57a0 │ │ │ │ - b 0x1aa2c4 │ │ │ │ - b 0xfe1aa2cc │ │ │ │ + b 0xfe1c58dc │ │ │ │ + b 0x1aa400 │ │ │ │ + b 0xfe1aa408 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec408c8 │ │ │ │ + bl 0xfec40a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ ldc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x172720 │ │ │ │ + bls 0x17285c │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe403748 │ │ │ │ + b 0xfe403884 │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x481860 │ │ │ │ + bl 0x48199c │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe1838ee │ │ │ │ + blx 0xfe183a2a │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bc7b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ mrrcne 12, 5, r1, sp, cr6 │ │ │ │ - blx 0xffb27762 │ │ │ │ + blx 0xffb2789e │ │ │ │ @ instruction: 0xf04f1ea1 │ │ │ │ vceq.f32 d16, d13, d0 │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf8160433 │ │ │ │ sbclt ip, r2, #30 │ │ │ │ andsvc pc, lr, r5, lsl r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svccc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r4, asr r8 @ │ │ │ │ @@ -222483,209 +222564,209 @@ │ │ │ │ mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldcne 6, cr4, [r5], {14} │ │ │ │ ldcne 6, cr4, [ip], {128} @ 0x80 │ │ │ │ - blx 0xfee277ca │ │ │ │ - subsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + blx 0xfee27906 │ │ │ │ + adcvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1f31 │ │ │ │ @ instruction: 0xf8340c00 │ │ │ │ - blx 0x18c58a0 │ │ │ │ + blx 0x18c59dc │ │ │ │ @ instruction: 0xf835fe80 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ - blx 0x2ad41a │ │ │ │ + blx 0x2ad556 │ │ │ │ @ instruction: 0xf852f303 │ │ │ │ - b 0xfe1c5908 │ │ │ │ - b 0x1aa42c │ │ │ │ - b 0xfe1aa434 │ │ │ │ + b 0xfe1c5a44 │ │ │ │ + b 0x1aa568 │ │ │ │ + b 0xfe1aa570 │ │ │ │ andvs r0, fp, r6, lsl #6 │ │ │ │ strbmi sp, [r0], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40a30 │ │ │ │ + bl 0xfec40b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe127832 │ │ │ │ + blx 0xfe12796e │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ - bls 0x172888 │ │ │ │ + bls 0x1729c4 │ │ │ │ strtmi fp, [r8], -r6, asr #5 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ ldmdavs r1, {r0, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ strgt pc, [r5, #-2977] @ 0xfffff45f │ │ │ │ stmdavs pc, {r0, r1, r8, fp, ip, pc} @ │ │ │ │ @ instruction: 0x0c07ea8c │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ eorsvs pc, r6, lr, asr r8 @ │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ - b 0xfe4038b0 │ │ │ │ + b 0xfe4039ec │ │ │ │ andvs r0, lr, r6, lsl #12 │ │ │ │ stmdavs pc, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ eorsvs pc, r4, lr, asr r8 @ │ │ │ │ streq lr, [r7, #-2700] @ 0xfffff574 │ │ │ │ - bl 0x4819c8 │ │ │ │ + bl 0x481b04 │ │ │ │ stmvs ip, {r2, r6, r7, r8, sl} │ │ │ │ ldmvs fp, {r1, r4, r6, r7, fp, sp, lr}^ │ │ │ │ - blx 0xfe983a56 │ │ │ │ + blx 0xfe983b92 │ │ │ │ rsbmi r2, r2, r3, lsl #6 │ │ │ │ rsbmi r4, r2, r2, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb40f0 │ │ │ │ svclt 0x0000bbc7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #22 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xff4a5b04 │ │ │ │ + blx 0xff525c40 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103aa8 │ │ │ │ + b 0xfe103be4 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131934 │ │ │ │ + b 0xfe131a70 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb87 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #21 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xff1a5b84 │ │ │ │ + blx 0xff225cc0 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103b28 │ │ │ │ + b 0xfe103c64 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe1319b4 │ │ │ │ + b 0xfe131af0 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb47 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, lsr #21 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xa5c04 │ │ │ │ + blx 0x125d42 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103ba8 │ │ │ │ + b 0xfe103ce4 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131a34 │ │ │ │ + b 0xfe131b70 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bb07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1a14682 │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ @ instruction: 0xf1020608 │ │ │ │ @ instruction: 0xf1a30908 │ │ │ │ @ instruction: 0xf7fb0808 │ │ │ │ strmi pc, [r5], -fp, ror #20 │ │ │ │ movwcs lr, #10744 @ 0x29f8 │ │ │ │ strdeq lr, [r2, -r6] │ │ │ │ - blx 0xffe25c84 │ │ │ │ + blx 0xffea5dc0 │ │ │ │ @ instruction: 0xf854b2eb │ │ │ │ @ instruction: 0xf3c52f08 │ │ │ │ strbmi r2, [lr, #-1295] @ 0xfffffaf1 │ │ │ │ fstmiaxeq r3, {d30-d32} @ Deprecated │ │ │ │ andeq lr, r2, r0, lsl #21 │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ - b 0xfe103c28 │ │ │ │ + b 0xfe103d64 │ │ │ │ @ instruction: 0xf8dc0002 │ │ │ │ - b 0xfe131ab4 │ │ │ │ + b 0xfe131bf0 │ │ │ │ eorvs r0, r0, r3, lsl #2 │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ bicsle r6, sp, r1, rrx │ │ │ │ pop {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb47f0 │ │ │ │ svclt 0x0000bac7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40cc8 │ │ │ │ + bl 0xfec40e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xe27ac8 │ │ │ │ + blx 0xe27c04 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131470 │ │ │ │ + bcc 0x1315ac │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r9, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @@ -222698,132 +222779,132 @@ │ │ │ │ svclt 0x0000ba99 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ - blx 0x2a7b24 │ │ │ │ + blx 0x2a7c60 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871c2a │ │ │ │ - b 0xc29380 │ │ │ │ - b 0x16cb70 │ │ │ │ - b 0x117a424 │ │ │ │ + blx 0x871d66 │ │ │ │ + b 0xc294bc │ │ │ │ + b 0x16ccac │ │ │ │ + b 0x117a560 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b27b68 │ │ │ │ + blt 0x1b27ca4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18b57c0 │ │ │ │ + blx 0x18b58fc │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #138240 @ 0x21c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40dec │ │ │ │ + bl 0xfec40f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131594 │ │ │ │ + bcc 0x1316d0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807c8e │ │ │ │ - b 0x14e8c30 │ │ │ │ + blx 0x807dca │ │ │ │ + b 0x14e8d6c │ │ │ │ @ instruction: 0xf8812c2c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x327c28 │ │ │ │ + blt 0x327d64 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf976f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b1d4a │ │ │ │ - b 0xc294bc │ │ │ │ - b 0x16cc90 │ │ │ │ - b 0x117a544 │ │ │ │ + blx 0x2b1e86 │ │ │ │ + b 0xc295f8 │ │ │ │ + b 0x16cdcc │ │ │ │ + b 0x117a680 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18c98e0 │ │ │ │ + blx 0x18c9a1c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ ldrbmi r6, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ andvc pc, r2, #171008 @ 0x29c00 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9a5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40f0c │ │ │ │ + bl 0xfec41048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf912f7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ @@ -222846,72 +222927,72 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ @ instruction: 0xf8e2f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt lr, r2, #2, 30 │ │ │ │ svchi 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x871e72 │ │ │ │ - b 0xc095cc │ │ │ │ - b 0x16cdb8 │ │ │ │ - b 0x117a62c │ │ │ │ + blx 0x871fae │ │ │ │ + b 0xc09708 │ │ │ │ + b 0x16cef4 │ │ │ │ + b 0x117a768 │ │ │ │ andhi r0, sl, ip, lsl #4 │ │ │ │ strbmi sp, [r8], -r9, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf8b2f7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xff2fb3de │ │ │ │ - blx 0x18ce63c │ │ │ │ + blx 0xff2fb51a │ │ │ │ + blx 0x18ce778 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16de50 │ │ │ │ + b 0xfe16df8c │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x199f0c │ │ │ │ - b 0xfe16a650 │ │ │ │ + b 0x19a048 │ │ │ │ + b 0xfe16a78c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41038 │ │ │ │ + bl 0xfec41174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf87cf7fb │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ strcs r1, [r0, #3683] @ 0xe63 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - blx 0x807eda │ │ │ │ - b 0x14c0e7c │ │ │ │ + blx 0x808016 │ │ │ │ + b 0x14c0fb8 │ │ │ │ @ instruction: 0xf8812c1c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -222919,67 +223000,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ @ instruction: 0xf850f7fb │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf833350e │ │ │ │ sbclt ip, r2, #2, 30 │ │ │ │ svcvc 0x0002f834 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - blx 0x2b1f96 │ │ │ │ - b 0xca8f00 │ │ │ │ + blx 0x2b20d2 │ │ │ │ + b 0xca903c │ │ │ │ @ instruction: 0xf50c0e02 │ │ │ │ - b 0x17ced8 │ │ │ │ - b 0x117a74c │ │ │ │ + b 0x17d014 │ │ │ │ + b 0x117a888 │ │ │ │ andhi r0, sl, lr, lsl #4 │ │ │ │ strbmi sp, [r0], -r7, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r2], ip, lsl #12 │ │ │ │ @ instruction: 0xf81ef7fb │ │ │ │ @ instruction: 0xf1a51f33 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x00210633 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ @ instruction: 0xf04f8f04 │ │ │ │ @ instruction: 0xf8534900 │ │ │ │ andcs ip, r0, #4, 30 │ │ │ │ svcvc 0x0004f851 │ │ │ │ - blx 0xffafb506 │ │ │ │ - blx 0x18ce764 │ │ │ │ + blx 0xffafb642 │ │ │ │ + blx 0x18ce8a0 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe16df78 │ │ │ │ + b 0xfe16e0b4 │ │ │ │ @ instruction: 0xf8560207 │ │ │ │ - b 0x19a034 │ │ │ │ - b 0xfe16a778 │ │ │ │ + b 0x19a170 │ │ │ │ + b 0xfe16a8b4 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41160 │ │ │ │ + bl 0xfec4129c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffe8f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131908 │ │ │ │ + bcc 0x131a44 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulmi r0, r3, r9 │ │ │ │ svclt 0x00b845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -222993,67 +223074,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xffbcf7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7414 │ │ │ │ + blx 0x18b7550 │ │ │ │ @ instruction: 0xf933fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199ea8 │ │ │ │ - b 0x16d01c │ │ │ │ - b 0xc6d01c │ │ │ │ - b 0x13ed80c │ │ │ │ + b 0x199fe4 │ │ │ │ + b 0x16d158 │ │ │ │ + b 0xc6d158 │ │ │ │ + b 0x13ed948 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ @ instruction: 0xff88f7fa │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00ac45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b640 │ │ │ │ - b 0xfe16a8a0 │ │ │ │ + b 0x17b77c │ │ │ │ + b 0xfe16a9dc │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00e6f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41288 │ │ │ │ + bl 0xfec413c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff54f7fa │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x131a30 │ │ │ │ + bcc 0x131b6c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r2, r8 │ │ │ │ strmi r7, [r4, #2076]! @ 0x81c │ │ │ │ ssat16mi fp, #5, r8 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223067,67 +223148,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #29 │ │ │ │ @ instruction: 0xff28f7fa │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b753c │ │ │ │ + blx 0x18b7678 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r2, [r8, #60]! @ 0x3c │ │ │ │ - b 0x199dd0 │ │ │ │ - b 0x16d144 │ │ │ │ - b 0xc6d144 │ │ │ │ - b 0x13ed934 │ │ │ │ + b 0x199f0c │ │ │ │ + b 0x16d280 │ │ │ │ + b 0xc6d280 │ │ │ │ + b 0x13eda70 │ │ │ │ addsmi r0, sp, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7fa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ svcne 0x001c4681 │ │ │ │ mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccc 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x002c45b8 │ │ │ │ andeq lr, r8, #536576 @ 0x83000 │ │ │ │ andeq lr, r7, #536576 @ 0x83000 │ │ │ │ - b 0x17b768 │ │ │ │ - b 0xfe16a9c8 │ │ │ │ + b 0x17b8a4 │ │ │ │ + b 0xfe16ab04 │ │ │ │ andvs r0, sl, r3, lsl #4 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0052f7fa │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec413b0 │ │ │ │ + bl 0xfec414ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131b54 │ │ │ │ + blcc 0x131c90 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r8, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r9 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ svclt 0x00a845a4 │ │ │ │ @ instruction: 0xf88146a4 │ │ │ │ @@ -223141,67 +223222,67 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b7664 │ │ │ │ + blx 0x18b77a0 │ │ │ │ @ instruction: 0xf932fc80 │ │ │ │ @ instruction: 0xf9348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da198 │ │ │ │ - b 0x1ad26c │ │ │ │ - b 0xc6d26c │ │ │ │ - b 0x13eda60 │ │ │ │ + b 0x1da2d4 │ │ │ │ + b 0x1ad3a8 │ │ │ │ + b 0xc6d3a8 │ │ │ │ + b 0x13edb9c │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr2, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ mcr2 7, 3, pc, cr0, cr10, {7} @ │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x00d445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bb890 │ │ │ │ - b 0xfe1aaef0 │ │ │ │ + b 0x1bb9cc │ │ │ │ + b 0xfe1ab02c │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr14, cr10, {7} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec414d8 │ │ │ │ + bl 0xfec41614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ mcr2 7, 1, pc, cr12, cr10, {7} @ │ │ │ │ ldrdcc lr, [r0, -sp] │ │ │ │ - blcc 0x131c7c │ │ │ │ + blcc 0x131db8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #67108864 @ 0x4000000 │ │ │ │ strle r0, [r7, #-1988] @ 0xfffff83c │ │ │ │ mulgt r0, r3, r8 │ │ │ │ strmi r7, [r4, #2068]! @ 0x814 │ │ │ │ strtmi fp, [r4], r8, lsr #30 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ @@ -223215,71 +223296,71 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, r4, lsl #29 │ │ │ │ mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ mcrne 14, 5, r1, cr10, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x18b778c │ │ │ │ + blx 0x18b78c8 │ │ │ │ @ instruction: 0xf832fc80 │ │ │ │ @ instruction: 0xf8348f02 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf856ef02 │ │ │ │ ldrmi r3, [r8, #60]! @ 0x3c │ │ │ │ - b 0x1da1c0 │ │ │ │ - b 0x1ad394 │ │ │ │ - b 0xc6d394 │ │ │ │ - b 0x13edb88 │ │ │ │ + b 0x1da2fc │ │ │ │ + b 0x1ad4d0 │ │ │ │ + b 0xc6d4d0 │ │ │ │ + b 0x13edcc4 │ │ │ │ addsmi r0, r5, #3584 @ 0xe00 │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr14, cr10, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [sp], -lr, lsl #12 │ │ │ │ svcne 0x00144681 │ │ │ │ stc2l 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f851 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f854 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svclt 0x009445b8 │ │ │ │ movweq lr, #35458 @ 0x8a82 │ │ │ │ movweq lr, #31362 @ 0x7a82 │ │ │ │ - b 0x1bb9b8 │ │ │ │ - b 0xfe1ab018 │ │ │ │ + b 0x1bbaf4 │ │ │ │ + b 0xfe1ab154 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ strbmi sp, [r8], -r6, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 1, pc, cr10, cr10, {7} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41600 │ │ │ │ + bl 0xfec4173c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f913 │ │ │ │ - bl 0xfebfbbc4 │ │ │ │ + bl 0xfebfbd00 │ │ │ │ svclt 0x00a8040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ @@ -223290,23 +223371,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #29 │ │ │ │ stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ mcrne 14, 5, r1, cr11, cr1, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf933350e │ │ │ │ - blx 0x18de08c │ │ │ │ + blx 0x18de1c8 │ │ │ │ @ instruction: 0xf934fe80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ streq lr, [ip, -r2, lsr #23] │ │ │ │ - bl 0xfec1a3f8 │ │ │ │ + bl 0xfec1a534 │ │ │ │ @ instruction: 0xf8310702 │ │ │ │ @ instruction: 0xf856cf02 │ │ │ │ addsmi r2, sp, #62 @ 0x3e │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @@ -223317,69 +223398,69 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada45c │ │ │ │ + bl 0xfeada598 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41734 │ │ │ │ + bl 0xfec41870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf8120510 │ │ │ │ tstcc r1, r1, lsl #30 │ │ │ │ svcgt 0x0001f813 │ │ │ │ - bl 0xfebfbcf8 │ │ │ │ + bl 0xfebfbe34 │ │ │ │ svclt 0x0028040e │ │ │ │ streq lr, [ip], #-2990 @ 0xfffff452 │ │ │ │ svceq 0x0001f010 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa4070 │ │ │ │ svclt 0x0000bd63 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec41790 │ │ │ │ + bl 0xfec418cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr1, cr1, {6} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svcgt 0x0002f833 │ │ │ │ svccs 0x0002f834 │ │ │ │ - bl 0xfe97bb44 │ │ │ │ + bl 0xfe97bc80 │ │ │ │ svclt 0x00980e0c │ │ │ │ vmlaeq.f64 d14, d18, d28 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ @@ -223393,49 +223474,49 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8547f04 │ │ │ │ adcsmi r2, sl, #4, 30 │ │ │ │ @ instruction: 0x0c07eba2 │ │ │ │ - bl 0xfeada48c │ │ │ │ + bl 0xfeada5c8 │ │ │ │ @ instruction: 0xf8510c02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bcf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41864 │ │ │ │ + bl 0xfec419a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x13200c │ │ │ │ + bcc 0x132148 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x822698 │ │ │ │ - b 0x14ad6d4 │ │ │ │ + bl 0x8227d4 │ │ │ │ + b 0x14ad810 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 7, cr15, [sl], {250} @ 0xfa │ │ │ │ @@ -223443,26 +223524,26 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ svcvs 0x0002f933 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @ instruction: 0x0c0eeb16 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ vfmsvc.f64 d30, d6, d14 │ │ │ │ - b 0x14d7218 │ │ │ │ + b 0x14d7354 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ea944 │ │ │ │ + b 0x13eaa80 │ │ │ │ addsmi r7, ip, #52736 @ 0xce00 │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ streq lr, [r8], -r7, lsr #20 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -223470,280 +223551,280 @@ │ │ │ │ ldclt 7, cr15, [r0], {250} @ 0xfa │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xa8732 │ │ │ │ + blx 0xa886e │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fbd54 │ │ │ │ - b 0xfe289a90 │ │ │ │ - b 0x16afbc │ │ │ │ - b 0xfe16afac │ │ │ │ + b 0x13fbe90 │ │ │ │ + b 0xfe289bcc │ │ │ │ + b 0x16b0f8 │ │ │ │ + b 0xfe16b0e8 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, r6, cr10 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec419a8 │ │ │ │ + bl 0xfec41ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff2287a6 │ │ │ │ + blx 0xff2288e2 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132150 │ │ │ │ + bcc 0x13228c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x8227dc │ │ │ │ - b 0x14ad818 │ │ │ │ + bl 0x822918 │ │ │ │ + b 0x14ad954 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, ip, lsl #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stclt 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ strmi r4, [r1], ip, lsl #12 │ │ │ │ - blx 0xfe6a8802 │ │ │ │ + blx 0xfe6a893e │ │ │ │ mcrne 14, 5, r1, cr1, cr2, {5} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svchi 0x0002f832 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ stmdaeq r4, {r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14bb2c0 │ │ │ │ - b 0xc6d9c0 │ │ │ │ - b 0x13ee070 │ │ │ │ - b 0x409b78 │ │ │ │ - b 0x13ed878 │ │ │ │ + b 0x14bb3fc │ │ │ │ + b 0xc6dafc │ │ │ │ + b 0x13ee1ac │ │ │ │ + b 0x409cb4 │ │ │ │ + b 0x13ed9b4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbef │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0x1828876 │ │ │ │ + blx 0x18289b2 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ - b 0x14ae8f4 │ │ │ │ + b 0x14aea30 │ │ │ │ @ instruction: 0xf8560c5c │ │ │ │ - bl 0x120a988 │ │ │ │ + bl 0x120aac4 │ │ │ │ ldrbmi r0, [r5, #-516]! @ 0xfffffdfc │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41aec │ │ │ │ + bl 0xfec41c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0x9a88ea │ │ │ │ + blx 0x9a8a26 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132294 │ │ │ │ + bcc 0x1323d0 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d009 │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0xff022920 │ │ │ │ - b 0x14ad95c │ │ │ │ + bl 0xff022a5c │ │ │ │ + b 0x14ada98 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe2a8928 │ │ │ │ + bllt 0xfe2a8a64 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ - blx 0xffe28944 │ │ │ │ + blx 0xffe28a80 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f933 │ │ │ │ @ instruction: 0xf932b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff086588 │ │ │ │ - b 0x14ad9a4 │ │ │ │ - bl 0x1c8a540 │ │ │ │ + bl 0xff0866c4 │ │ │ │ + b 0x14adae0 │ │ │ │ + bl 0x1c8a67c │ │ │ │ @ instruction: 0xf8557ee8 │ │ │ │ - b 0x14c6a6c │ │ │ │ + b 0x14c6ba8 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s14, s13 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x142899c │ │ │ │ + bllt 0x1428ad8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r1, ip, lsl #30 │ │ │ │ - blx 0xfefa89b8 │ │ │ │ + blx 0xfefa8af4 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf8542f04 │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ - bl 0xfed8a5fc │ │ │ │ - b 0x14ada10 │ │ │ │ - bl 0x1c8a57c │ │ │ │ - blx 0x18c7598 │ │ │ │ - b 0x14ea3fc │ │ │ │ + bl 0xfed8a738 │ │ │ │ + b 0x14adb4c │ │ │ │ + bl 0x1c8a6b8 │ │ │ │ + blx 0x18c76d4 │ │ │ │ + b 0x14ea538 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13eea40 │ │ │ │ + b 0x13eeb7c │ │ │ │ addsmi r7, sp, #49664 @ 0xc200 │ │ │ │ eors pc, lr, r6, asr r8 @ │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41c30 │ │ │ │ + bl 0xfec41d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xfe128a2c │ │ │ │ + blx 0xfe128b68 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x1323d8 │ │ │ │ + bcc 0x132514 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d009 │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0xff022a64 │ │ │ │ - b 0x14adaa0 │ │ │ │ + bl 0xff022ba0 │ │ │ │ + b 0x14adbdc │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xffa28a6c │ │ │ │ + blt 0xffa28ba8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r0, lr, lsl #12 │ │ │ │ - blx 0x15a8a88 │ │ │ │ + blx 0x15a8bc4 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf832b2c6 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xff0266cc │ │ │ │ + bl 0xff026808 │ │ │ │ @ instruction: 0xf8550c07 │ │ │ │ - bl 0x1ac2ba4 │ │ │ │ + bl 0x1ac2ce0 │ │ │ │ addsmi r0, ip, #1835008 @ 0x1c0000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfec28adc │ │ │ │ + blt 0xfec28c18 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ - blx 0x7a8af8 │ │ │ │ + blx 0x7a8c34 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ - blx 0x18b6734 │ │ │ │ + blx 0x18b6870 │ │ │ │ @ instruction: 0xf854fe80 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0xfed8a744 │ │ │ │ + bl 0xfed8a880 │ │ │ │ @ instruction: 0xf8560c0c │ │ │ │ - bl 0x19a2c34 │ │ │ │ + bl 0x19a2d70 │ │ │ │ addsmi r0, sp, #536870912 @ 0x20000000 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000ba75 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41d6c │ │ │ │ + bl 0xfec41ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf9e2f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @@ -223763,95 +223844,95 @@ │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xf28bc4 │ │ │ │ + blt 0xf28d00 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec41de4 │ │ │ │ + bl 0xfec41f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ @ instruction: 0x1eb1f9a7 │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x000ff112 │ │ │ │ - b 0x14daaf4 │ │ │ │ - blle 0x40a7c8 │ │ │ │ + b 0x14dac30 │ │ │ │ + blle 0x40a904 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr2, {6} │ │ │ │ svclt 0x00b82a00 │ │ │ │ @ instruction: 0xfe0efa4c │ │ │ │ - bcs 0x4e183c │ │ │ │ + bcs 0x4e1978 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41ab90 │ │ │ │ + blx 0x41accc │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf2d0c │ │ │ │ - b 0x46dc50 │ │ │ │ - b 0x13ee454 │ │ │ │ + b 0xbf2e48 │ │ │ │ + b 0x46dd8c │ │ │ │ + b 0x13ee590 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, r7, r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000b9f7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf964f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ @ instruction: 0xf8532f04 │ │ │ │ @ instruction: 0xf1127f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r7!, {s29-s107} │ │ │ │ @ instruction: 0xf1c2db0c │ │ │ │ - bcs 0xedca4 │ │ │ │ - blx 0x12dab88 │ │ │ │ - blle 0x269cdc │ │ │ │ + bcs 0xedde0 │ │ │ │ + blx 0x12dacc4 │ │ │ │ + blle 0x269e18 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fb734 │ │ │ │ - blx 0x18ab4e0 │ │ │ │ + b 0xfe3fb870 │ │ │ │ + blx 0x18ab61c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19adc0 │ │ │ │ - b 0xfe16b504 │ │ │ │ + b 0x19aefc │ │ │ │ + b 0xfe16b640 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41eec │ │ │ │ + bl 0xfec42028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ @ instruction: 0xf922f7fa │ │ │ │ @ instruction: 0x1e6a9901 │ │ │ │ @ instruction: 0xf1011e63 │ │ │ │ @ instruction: 0xf9130510 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4ae51c │ │ │ │ + blle 0x4ae658 │ │ │ │ @ instruction: 0xf1cc7814 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ svclt 0x00b80f00 │ │ │ │ vseleq.f32 s30, s28, s9 │ │ │ │ @ instruction: 0xf1bcdb06 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ @@ -223861,32 +223942,32 @@ │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, ip, r9, lsr #5 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r8!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec41f64 │ │ │ │ + bl 0xfec420a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr7, {7} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f0f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3db0e │ │ │ │ @ instruction: 0xf1c2c000 │ │ │ │ - bcs 0xee5a0 │ │ │ │ - blx 0xc1ac84 │ │ │ │ - blle 0x26a5e0 │ │ │ │ + bcs 0xee6dc │ │ │ │ + blx 0xc1adc0 │ │ │ │ + blle 0x26a71c │ │ │ │ @ instruction: 0xf04f2a0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s4, s24 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -223901,152 +223982,152 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf8a4f7fa │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x001ff112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42de1c │ │ │ │ + blle 0x42df58 │ │ │ │ @ instruction: 0xf1c2681f │ │ │ │ - bcs 0xede24 │ │ │ │ - blx 0xadad08 │ │ │ │ - blle 0x269e5c │ │ │ │ + bcs 0xedf60 │ │ │ │ + blx 0xadae44 │ │ │ │ + blle 0x269f98 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fb8b4 │ │ │ │ - blx 0x18ab660 │ │ │ │ + b 0xfe3fb9f0 │ │ │ │ + blx 0x18ab79c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19af40 │ │ │ │ - b 0xfe16b684 │ │ │ │ + b 0x19b07c │ │ │ │ + b 0xfe16b7c0 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r4!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4206c │ │ │ │ + bl 0xfec421a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xf862f7fa │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c2cc │ │ │ │ + bcc 0x12c408 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r5, sp, lsl #5 │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf11c0e00 │ │ │ │ - blle 0xffc2eadc │ │ │ │ + blle 0xffc2ec18 │ │ │ │ mulmi r0, r2, r9 │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0x1221a4c │ │ │ │ + blx 0x1221b88 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e6dc │ │ │ │ + bl 0x46e818 │ │ │ │ ldrb r0, [pc, r4, ror #28] │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec420f0 │ │ │ │ + bl 0xfec4222c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7fa4607 │ │ │ │ cdpne 8, 11, cr15, cr1, cr1, {1} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e2f6c │ │ │ │ + bcs 0x4e30a8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41ae7c │ │ │ │ + blx 0x41afb8 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbf2ff8 │ │ │ │ - b 0x46df3c │ │ │ │ - b 0x13ee740 │ │ │ │ + b 0xbf3134 │ │ │ │ + b 0x46e078 │ │ │ │ + b 0x13ee87c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r4, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf04f3302 │ │ │ │ @ instruction: 0xf1120e00 │ │ │ │ - blle 0xffa6eb8c │ │ │ │ + blle 0xffa6ecc8 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ vmlseq.f32 s28, s4, s31 │ │ │ │ - ble 0xff77575c │ │ │ │ + ble 0xff775898 │ │ │ │ stc2 10, cr15, [lr], {76} @ 0x4c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ vmuleq.f64 d30, d12, d14 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt ip!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xffdaf7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff112 │ │ │ │ ldmdavs pc, {r1, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0x0c02ea6f │ │ │ │ - blle 0x7b57b8 │ │ │ │ + blle 0x7b58f4 │ │ │ │ @ instruction: 0xf04f2a1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r2], {7} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe3fba40 │ │ │ │ - blx 0x18ab7ec │ │ │ │ + b 0xfe3fbb7c │ │ │ │ + blx 0x18ab928 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x19b0cc │ │ │ │ - b 0xfe16b810 │ │ │ │ + b 0x19b208 │ │ │ │ + b 0xfe16b94c │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf70cfa47 │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @ instruction: 0x0c67eb0c │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42208 │ │ │ │ + bl 0xfec42344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [sp], -ip, lsl #12 │ │ │ │ andls r4, r1, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0xff94f7f9 │ │ │ │ vmulne.f32 s19, s22, s2 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ - bcc 0x12c468 │ │ │ │ + bcc 0x12c5a4 │ │ │ │ @ instruction: 0xf1bce010 │ │ │ │ @ instruction: 0xf04f0f07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s24, s8 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ stc 8, cr15, [r1], {1} │ │ │ │ @@ -224055,109 +224136,109 @@ │ │ │ │ svcgt 0x0001f913 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ svclt 0x00b80f08 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdavc r4, {r2, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ vmlseq.f32 s28, s24, s31 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blx 0xa21be8 │ │ │ │ + blx 0xa21d24 │ │ │ │ @ instruction: 0xf004f40e │ │ │ │ - bl 0x46e878 │ │ │ │ + bl 0x46e9b4 │ │ │ │ @ instruction: 0xe7df0e54 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e4f7f9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4228c │ │ │ │ + bl 0xfec423c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ mrcne 6, 4, r4, cr12, cr5, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr3, {2} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ - bcs 0x4e3108 │ │ │ │ + bcs 0x4e3244 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x41b018 │ │ │ │ + blx 0x41b154 │ │ │ │ sbclt pc, r2, #2, 28 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbf3194 │ │ │ │ - b 0x46e0d8 │ │ │ │ - b 0x13ee8dc │ │ │ │ + b 0xbf32d0 │ │ │ │ + b 0x46e214 │ │ │ │ + b 0x13eea18 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r5, r0 │ │ │ │ svccs 0x0002f914 │ │ │ │ @ instruction: 0xf1123302 │ │ │ │ svclt 0x00b80f10 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b3dbe5 │ │ │ │ - b 0x1cdb0f4 │ │ │ │ - bcs 0xee900 │ │ │ │ - blx 0xc21c60 │ │ │ │ + b 0x1cdb230 │ │ │ │ + bcs 0xeea3c │ │ │ │ + blx 0xc21d9c │ │ │ │ @ instruction: 0xf00cfc0e │ │ │ │ - bl 0x46e908 │ │ │ │ + bl 0x46ea44 │ │ │ │ @ instruction: 0xe7d80e5c │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f940f8 │ │ │ │ svclt 0x0000bf9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r1, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xff0af7f9 │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf914350c │ │ │ │ movwcc r2, #20228 @ 0x4f04 │ │ │ │ svceq 0x0020f112 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36e150 │ │ │ │ - b 0x1cc51d0 │ │ │ │ - bcs 0xee160 │ │ │ │ - bcs 0x8e1dc8 │ │ │ │ + blle 0x36e28c │ │ │ │ + b 0x1cc530c │ │ │ │ + bcs 0xee29c │ │ │ │ + bcs 0x8e1f04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x2db0c4 │ │ │ │ + blx 0x2db200 │ │ │ │ @ instruction: 0xf851fc02 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, sl, sl │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ - blx 0xadaf08 │ │ │ │ + blx 0xadb044 │ │ │ │ @ instruction: 0xf007f70c │ │ │ │ - bl 0x3ee1a0 │ │ │ │ + bl 0x3ee2dc │ │ │ │ ubfx r0, r7, #24, #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec423a8 │ │ │ │ + bl 0xfec424e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 6, pc, cr4, cr9, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132b50 │ │ │ │ + bcc 0x132c8c │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d00b │ │ │ │ @ instruction: 0xf993c000 │ │ │ │ - bl 0x8231dc │ │ │ │ + bl 0x823318 │ │ │ │ @ instruction: 0xf11c0c0e │ │ │ │ - b 0x14ae1e8 │ │ │ │ + b 0x14ae324 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0026f7f9 │ │ │ │ @@ -224165,28 +224246,28 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc r1, [lr], #-3762 @ 0xfffff14e │ │ │ │ svc 0x0002f932 │ │ │ │ @ instruction: 0xf933b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x706e48 │ │ │ │ - b 0x14ae27c │ │ │ │ - bl 0x148ae00 │ │ │ │ + bl 0x706f84 │ │ │ │ + b 0x14ae3b8 │ │ │ │ + bl 0x148af3c │ │ │ │ @ instruction: 0xf11c7ee8 │ │ │ │ @ instruction: 0xf14e0c01 │ │ │ │ @ instruction: 0xf8550e00 │ │ │ │ - b 0x14c7334 │ │ │ │ + b 0x14c7470 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ streq lr, [r7], -r6, lsr #20 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0x4648d1dc │ │ │ │ @@ -224197,53 +224278,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ mrc2 7, 2, pc, cr6, cr9, {7} │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x00330533 │ │ │ │ @ instruction: 0xf853340c │ │ │ │ sbclt r2, r7, #4, 30 │ │ │ │ svchi 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvs 0x0004f851 │ │ │ │ @ instruction: 0x0c02eb18 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r8, #67584 @ 0x10800 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13fc8ac │ │ │ │ - b 0xfe28a5e8 │ │ │ │ - b 0x16bb14 │ │ │ │ - b 0xfe16bb04 │ │ │ │ + b 0x13fc9e8 │ │ │ │ + b 0xfe28a724 │ │ │ │ + b 0x16bc50 │ │ │ │ + b 0xfe16bc40 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x4648d1dd │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 5, pc, cr10, cr9, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42500 │ │ │ │ + bl 0xfec4263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ - bcc 0x132ca8 │ │ │ │ + bcc 0x132de4 │ │ │ │ ldreq pc, [r0], #-257 @ 0xfffffeff │ │ │ │ movwcc r3, #4609 @ 0x1201 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d00b │ │ │ │ @ instruction: 0xf893c000 │ │ │ │ - bl 0x823334 │ │ │ │ + bl 0x823470 │ │ │ │ @ instruction: 0xf10c0c0e │ │ │ │ - b 0x14ae340 │ │ │ │ + b 0x14ae47c │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr9, {7} │ │ │ │ @@ -224252,26 +224333,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ @ instruction: 0xf1a41ea9 │ │ │ │ vceq.f32 d16, d13, d2 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ mrcne 5, 5, r0, cr3, cr3, {1} │ │ │ │ andcs r3, r0, #234881024 @ 0xe000000 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @ instruction: 0xf833b2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x806fa4 │ │ │ │ + bl 0x8070e0 │ │ │ │ @ instruction: 0xf8550c08 │ │ │ │ @ instruction: 0xf10c7037 │ │ │ │ - bl 0x116e3ac │ │ │ │ - b 0xa6d3b4 │ │ │ │ + bl 0x116e4e8 │ │ │ │ + b 0xa6d4f0 │ │ │ │ ldrbmi r0, [r4, #-1543]! @ 0xfffff9f9 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r0, ror #3 │ │ │ │ @@ -224282,38 +224363,38 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ pkhbtmi r4, r1, lr, lsl #12 │ │ │ │ stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ svcne 0x00211f33 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ strcs r3, [r0], #-1292 @ 0xfffffaf4 │ │ │ │ svccs 0x0004f85e │ │ │ │ svcgt 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0ceb12 │ │ │ │ vmlal.u , d16, d2[0] │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - bl 0x120b4e4 │ │ │ │ + bl 0x120b620 │ │ │ │ @ instruction: 0xf11c0204 │ │ │ │ @ instruction: 0xf1420c01 │ │ │ │ ldrbmi r0, [r5, #-512]! @ 0xfffffe00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ bicsle r6, pc, sl │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ svclt 0x0000be01 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42654 │ │ │ │ + bl 0xfec42790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -224322,78 +224403,78 @@ │ │ │ │ mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42698 │ │ │ │ + bl 0xfec427d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r5, r1, asr #24 │ │ │ │ stcgt 8, cr15, [r5], {28} │ │ │ │ mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb5f0 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb72c │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr12, cr9, {7} @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec426e0 │ │ │ │ + bl 0xfec4281c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xce01e9cd │ │ │ │ mrc2 7, 0, pc, cr0, cr9, {7} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec42714 │ │ │ │ + bl 0xfec42850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xcc01e9cd │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xeb664 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xeb7a0 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4274c │ │ │ │ + bl 0xfec42888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafcdcc │ │ │ │ + blmi 0xafcf08 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3309 @ 0xced @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movweq pc, #45325 @ 0xb10d @ │ │ │ │ ldrmi r1, [sp], -sl, ror #24 │ │ │ │ streq pc, [r1], -lr │ │ │ │ svcgt 0x0001f914 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf812b96e │ │ │ │ - bl 0xfec06198 │ │ │ │ + bl 0xfec062d4 │ │ │ │ @ instruction: 0xf8050c06 │ │ │ │ @ instruction: 0xf00ecf01 │ │ │ │ @ instruction: 0xf10e0601 │ │ │ │ @ instruction: 0xf9140e01 │ │ │ │ cdpcs 15, 0, cr12, cr0, cr1, {0} │ │ │ │ @ instruction: 0xf812d0f1 │ │ │ │ @ instruction: 0xf1be6c02 │ │ │ │ @@ -224403,74 +224484,74 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2dfda8 │ │ │ │ - blls 0x2c5648 │ │ │ │ + blmi 0x2dfee4 │ │ │ │ + blls 0x2c5784 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [ip, #-996]! @ 0xfffffc1c │ │ │ │ - blx 0x927d22 │ │ │ │ + blx 0x9a7e5e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42804 │ │ │ │ + bl 0xfec42940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7ce88 │ │ │ │ + blmi 0xc7cfc4 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3217 @ 0xc91 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt lr!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a9710 │ │ │ │ + blvs 0x1a984c │ │ │ │ vmlaeq.f64 d14, d22, d30 │ │ │ │ svc 0x0002f823 │ │ │ │ streq pc, [r1], -ip │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f935 │ │ │ │ rscsle r2, r1, r0, lsl #28 │ │ │ │ stcvs 8, cr15, [r4], {50} @ 0x32 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b3760 │ │ │ │ - b 0x16c2a4 │ │ │ │ - b 0x11abeb4 │ │ │ │ + b 0x9b389c │ │ │ │ + b 0x16c3e0 │ │ │ │ + b 0x11abff0 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1cabcc5 │ │ │ │ - svclt 0x0000fab9 │ │ │ │ + svclt 0x0000fabb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @@ -224495,18 +224576,18 @@ │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ ldrtmi r0, [sl], #-3844 @ 0xfffff0fc │ │ │ │ andle r6, r1, sl, lsr #32 │ │ │ │ strb r3, [r2, r4, lsl #10]! │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf1011f0a │ │ │ │ - blx 0x18ac788 │ │ │ │ + blx 0x18ac8c4 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e1f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r4, #15 │ │ │ │ eorspl pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #6787 @ 0x1a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @@ -224515,21 +224596,21 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1cabc5b │ │ │ │ - svclt 0x0000fa4f │ │ │ │ + svclt 0x0000fa51 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec429a8 │ │ │ │ + bl 0xfec42ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blmi 0xafd028 │ │ │ │ + blmi 0xafd164 │ │ │ │ @ instruction: 0x46071e54 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #3007 @ 0xbbf @ │ │ │ │ ldrmi r9, [lr], r1, lsl #18 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ @@ -224554,86 +224635,86 @@ │ │ │ │ @ instruction: 0xf10de7e0 │ │ │ │ movwcc r0, #4635 @ 0x121b │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0xf801781c │ │ │ │ addsmi r4, r3, #256 @ 0x100 │ │ │ │ - blmi 0x2e0004 │ │ │ │ - blls 0x2c58a4 │ │ │ │ + blmi 0x2e0140 │ │ │ │ + blls 0x2c59e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xa9834 │ │ │ │ - @ instruction: 0xf9f2f1ca │ │ │ │ + bllt 0xa9970 │ │ │ │ + @ instruction: 0xf9f4f1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42a60 │ │ │ │ + bl 0xfec42b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0xc7d0e4 │ │ │ │ + blmi 0xc7d220 │ │ │ │ cdpne 6, 9, cr4, cr5, cr12, {0} │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f90300 │ │ │ │ movwcs pc, #2915 @ 0xb63 @ │ │ │ │ smlatbeq r2, sp, r1, pc @ │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ ldcne 3, cr3, [r2], #8 │ │ │ │ @ instruction: 0xf00c460b │ │ │ │ @ instruction: 0xf9350601 │ │ │ │ @ instruction: 0xf10cef02 │ │ │ │ stmdblt r6!, {r0, sl, fp}^ │ │ │ │ - blvs 0x1a996c │ │ │ │ + blvs 0x1a9aa8 │ │ │ │ @ instruction: 0xf82344b6 │ │ │ │ @ instruction: 0xf00cef02 │ │ │ │ @ instruction: 0xf10c0601 │ │ │ │ @ instruction: 0xf9350c01 │ │ │ │ cdpcs 15, 0, cr14, cr0, cr2, {0} │ │ │ │ @ instruction: 0xf832d0f2 │ │ │ │ @ instruction: 0xf1bc6c04 │ │ │ │ - bl 0xfec6f4e4 │ │ │ │ + bl 0xfec6f620 │ │ │ │ @ instruction: 0xf8230e06 │ │ │ │ andle lr, r1, r2, lsl #30 │ │ │ │ strb r3, [r0, r2, lsl #4]! │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564564 │ │ │ │ - b 0x9b39bc │ │ │ │ - b 0x16c500 │ │ │ │ - b 0x11ac110 │ │ │ │ + b 0x9b3af8 │ │ │ │ + b 0x16c63c │ │ │ │ + b 0x11ac24c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1cabb97 │ │ │ │ - svclt 0x0000f98b │ │ │ │ + svclt 0x0000f98d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [ip], -r8, lsl #1 │ │ │ │ ldrmi r4, [r5], -lr, lsr #22 │ │ │ │ @ instruction: 0xf1a44680 │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfff29938 │ │ │ │ + blx 0xfff29a74 │ │ │ │ @ instruction: 0xf10d2200 │ │ │ │ stmdbls r1, {r2, r3, r9, sl, fp} │ │ │ │ ldrmi r1, [r4], fp, lsr #30 │ │ │ │ stmib sp, {r0, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8530701 │ │ │ │ @@ -224643,67 +224724,67 @@ │ │ │ │ @ instruction: 0xf845443a │ │ │ │ @ instruction: 0xf00c2b04 │ │ │ │ @ instruction: 0xf10c0701 │ │ │ │ @ instruction: 0xf8530c01 │ │ │ │ svccs 0x00002f04 │ │ │ │ @ instruction: 0xf856d0f2 │ │ │ │ @ instruction: 0xf1bc702c │ │ │ │ - bl 0xfe96f5ac │ │ │ │ + bl 0xfe96f6e8 │ │ │ │ eorvs r0, sl, r7, lsl #4 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229b38 │ │ │ │ + blcc 0x229c74 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfabc │ │ │ │ - b 0x1ac5d4 │ │ │ │ - b 0xfe1ac5e8 │ │ │ │ + b 0xfe1bfbf8 │ │ │ │ + b 0x1ac710 │ │ │ │ + b 0xfe1ac724 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e018c │ │ │ │ - blls 0x2c5a48 │ │ │ │ + blmi 0x2e02c8 │ │ │ │ + blls 0x2c5b84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r8, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xc299d8 │ │ │ │ - @ instruction: 0xf920f1ca │ │ │ │ + bllt 0xc29b14 │ │ │ │ + @ instruction: 0xf922f1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ smlabbls r1, r0, r6, r4 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe529a08 │ │ │ │ + blx 0xfe529b44 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ ldrmi r9, [r6], -r1, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0033305 │ │ │ │ @ instruction: 0xf9150701 │ │ │ │ movwcc ip, #7937 @ 0x1f01 │ │ │ │ @ instruction: 0xf914b977 │ │ │ │ - bl 0xff00a64c │ │ │ │ + bl 0xff00a788 │ │ │ │ @ instruction: 0xf0030c07 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xec02f914 │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ - b 0x14b66ac │ │ │ │ + b 0x14b67e8 │ │ │ │ @ instruction: 0xf8060e5e │ │ │ │ andle lr, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224713,18 +224794,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1cabacf │ │ │ │ - svclt 0x0000f8c3 │ │ │ │ + svclt 0x0000f8c5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42cc0 │ │ │ │ + bl 0xfec42dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224733,15 +224814,15 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt fp!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1a9fcc │ │ │ │ + blcc 0x1aa108 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f826 │ │ │ │ svcgt 0x0002f935 │ │ │ │ rscle r2, pc, r0, lsl #22 │ │ │ │ @@ -224749,33 +224830,33 @@ │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ svceq 0x0008f1be │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f826 │ │ │ │ andcc sp, r2, #1 │ │ │ │ @ instruction: 0xf1a4e7db │ │ │ │ @ instruction: 0xf24d0c02 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf8313f02 │ │ │ │ @ instruction: 0xf3c05f02 │ │ │ │ strmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x2e0320 │ │ │ │ - blls 0x245bdc │ │ │ │ + blmi 0x2e045c │ │ │ │ + blls 0x245d18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x19a9b6c │ │ │ │ - @ instruction: 0xf856f1ca │ │ │ │ + blt 0x19a9ca8 │ │ │ │ + @ instruction: 0xf858f1ca │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -224790,52 +224871,52 @@ │ │ │ │ stmib sp, {r3, r9, sl}^ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorhi pc, ip, r3, asr r8 @ │ │ │ │ - bl 0xfed71b44 │ │ │ │ - bl 0x1aac40c │ │ │ │ + bl 0xfed71c80 │ │ │ │ + bl 0x1aac548 │ │ │ │ ldmdaeq r2, {r3, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x229d0c │ │ │ │ + blcs 0x229e48 │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorvc pc, ip, r6, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f1efc │ │ │ │ + bl 0x12f2038 │ │ │ │ @ instruction: 0xf1bc77e7 │ │ │ │ - b 0x14af82c │ │ │ │ - b 0x116c568 │ │ │ │ + b 0x14af968 │ │ │ │ + b 0x116c6a4 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x229dbc │ │ │ │ + blcc 0x229ef8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bfd40 │ │ │ │ - b 0x1ac858 │ │ │ │ - b 0xfe1ac86c │ │ │ │ + b 0xfe1bfe7c │ │ │ │ + b 0x1ac994 │ │ │ │ + b 0xfe1ac9a8 │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e0410 │ │ │ │ - blls 0x2c5ccc │ │ │ │ + blmi 0x2e054c │ │ │ │ + blls 0x2c5e08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xffdef1c9 │ │ │ │ + @ instruction: 0xffe0f1c9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mrrcne 0, 8, fp, ip, cr8 │ │ │ │ vnmlsne.f64 d20, d5, d24 │ │ │ │ @@ -224856,15 +224937,15 @@ │ │ │ │ vmoveq.32 d12[0], lr │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ svc 0x0001f806 │ │ │ │ svcgt 0x0001f915 │ │ │ │ rscsle r2, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x7c02f914 │ │ │ │ @ instruction: 0x0c07ebbc │ │ │ │ - b 0x14b6930 │ │ │ │ + b 0x14b6a6c │ │ │ │ @ instruction: 0xf8060c5c │ │ │ │ andle ip, r1, r1, lsl #30 │ │ │ │ ldrb r3, [lr, r1, lsl #8] │ │ │ │ tstpeq fp, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ strbeq r3, [r4, r1, lsl #4] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -224874,18 +224955,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strbmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f941f0 │ │ │ │ @ instruction: 0xf1c9b98d │ │ │ │ - svclt 0x0000ff81 │ │ │ │ + svclt 0x0000ff83 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42f44 │ │ │ │ + bl 0xfec43080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpne 3, 9, cr0, cr5, cr0, {0} │ │ │ │ @ instruction: 0xf7f94607 │ │ │ │ @@ -224894,49 +224975,49 @@ │ │ │ │ @ instruction: 0x469e1cb2 │ │ │ │ stmib sp, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf00e3302 │ │ │ │ @ instruction: 0xf9350301 │ │ │ │ @ instruction: 0xf10ecf02 │ │ │ │ ldmdblt r3!, {r0, r9, sl, fp}^ │ │ │ │ - blcc 0x1aa250 │ │ │ │ + blcc 0x1aa38c │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0xf826085b │ │ │ │ @ instruction: 0xf00e3f02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ @ instruction: 0xf9350e01 │ │ │ │ - blcs 0x11f9a8 │ │ │ │ + blcs 0x11fae4 │ │ │ │ @ instruction: 0xf932d0f0 │ │ │ │ - bl 0xfeffadb8 │ │ │ │ + bl 0xfeffaef4 │ │ │ │ @ instruction: 0xf1be0c03 │ │ │ │ - b 0x14af9d0 │ │ │ │ + b 0x14afb0c │ │ │ │ @ instruction: 0xf8260c5c │ │ │ │ andle ip, r1, r2, lsl #30 │ │ │ │ ldrb r3, [ip, r2, lsl #4] │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #234881024 @ 0xe000000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcpl 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645a4 │ │ │ │ - b 0x9b3ea8 │ │ │ │ - b 0x16c9ec │ │ │ │ - b 0x11ac5fc │ │ │ │ + b 0x9b3fe4 │ │ │ │ + b 0x16cb28 │ │ │ │ + b 0x11ac738 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1c9b921 │ │ │ │ - svclt 0x0000ff15 │ │ │ │ + svclt 0x0000ff17 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ svcne 0x0014b089 │ │ │ │ @ instruction: 0x46814a35 │ │ │ │ @@ -224952,51 +225033,51 @@ │ │ │ │ stmib sp, {r0, r1, r9, sp}^ │ │ │ │ @ instruction: 0xf00c2205 │ │ │ │ @ instruction: 0xf8540701 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ ldmiblt pc, {r0, sl, fp} @ │ │ │ │ eorvc pc, ip, r3, asr r8 @ │ │ │ │ stmiavc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x12f2158 │ │ │ │ + bl 0x12f2294 │ │ │ │ ldmdaeq r2, {r0, r1, r2, r5, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ sbcvc lr, r7, #270336 @ 0x42000 │ │ │ │ - blcs 0x229f90 │ │ │ │ + blcs 0x22a0cc │ │ │ │ streq pc, [r1, -ip] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svccs 0x0004f854 │ │ │ │ rscle r2, fp, r0, lsl #30 │ │ │ │ eorhi pc, ip, r6, asr r8 @ │ │ │ │ - bl 0xfed71df0 │ │ │ │ - bl 0x1aac6b8 │ │ │ │ + bl 0xfed71f2c │ │ │ │ + bl 0x1aac7f4 │ │ │ │ @ instruction: 0xf1bc77e8 │ │ │ │ - b 0x14afab0 │ │ │ │ - b 0x116c7ec │ │ │ │ + b 0x14afbec │ │ │ │ + b 0x116c928 │ │ │ │ eorvs r7, sl, r7, asr #5 │ │ │ │ strcc sp, [r4, #-1] │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x000a0633 │ │ │ │ streq pc, [ip], #-257 @ 0xfffffeff │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcne 0x0004f852 │ │ │ │ - blcc 0x22a040 │ │ │ │ + blcc 0x22a17c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564294 │ │ │ │ - b 0xfe1bffc4 │ │ │ │ - b 0x1acadc │ │ │ │ - b 0xfe1acaf0 │ │ │ │ + b 0xfe1c0100 │ │ │ │ + b 0x1acc18 │ │ │ │ + b 0xfe1acc2c │ │ │ │ andsvs r0, r3, r1, lsl #6 │ │ │ │ - blmi 0x2e0694 │ │ │ │ - blls 0x2c5f50 │ │ │ │ + blmi 0x2e07d0 │ │ │ │ + blls 0x2c608c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r9, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r8!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 1, 9, cr15, cr12, cr9, {6} │ │ │ │ + cdp2 1, 9, cr15, cr14, cr9, {6} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ @@ -225007,20 +225088,20 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svchi 0x0001f912 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r8, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17ef14c │ │ │ │ + b 0x17ef288 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x1278364 │ │ │ │ + b 0x12784a0 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1de │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f943f8 │ │ │ │ @@ -225030,24 +225111,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xffd4f7f8 │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf9332500 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9320800 │ │ │ │ - blx 0xfe41fbc6 │ │ │ │ - b 0x14df7f8 │ │ │ │ - b 0x13fb334 │ │ │ │ + blx 0xfe41fd02 │ │ │ │ + b 0x14df934 │ │ │ │ + b 0x13fb470 │ │ │ │ @ instruction: 0xf5ac4c4e │ │ │ │ - b 0x173e3cc │ │ │ │ + b 0x173e508 │ │ │ │ @ instruction: 0xf83139ee │ │ │ │ svclt 0x0008ef02 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ @ instruction: 0xf3c07cff │ │ │ │ @@ -225068,103 +225149,103 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041f1d │ │ │ │ @ instruction: 0xff88f7f8 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ svcne 0x00310833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8552600 │ │ │ │ - blx 0xfe177c6a │ │ │ │ - b 0x14dc88c │ │ │ │ - b 0x140b3d0 │ │ │ │ + blx 0xfe177da6 │ │ │ │ + b 0x14dc9c8 │ │ │ │ + b 0x140b50c │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r3, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3fd784 │ │ │ │ - b 0xfe16c898 │ │ │ │ + b 0x3fd8c0 │ │ │ │ + b 0xfe16c9d4 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ @ instruction: 0xb11bd1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bfd1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ mrcne 6, 2, r4, cr5, cr12, {0} │ │ │ │ - bleq 0x5284e0 │ │ │ │ + bleq 0x52861c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ @ instruction: 0xff38f7f8 │ │ │ │ @ instruction: 0xf1044631 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ svcge 0x0001f915 │ │ │ │ @ instruction: 0xf91e4632 │ │ │ │ ldrtmi r9, [fp], -r1, lsl #30 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ orrcs pc, r9, #206848 @ 0x32800 │ │ │ │ @ instruction: 0x469a4691 │ │ │ │ - bls 0x126830 │ │ │ │ - blls 0x12e848 │ │ │ │ + bls 0x12696c │ │ │ │ + blls 0x12e984 │ │ │ │ subvs lr, r3, #270336 @ 0x42000 │ │ │ │ - bcc 0xfe0fdb4c │ │ │ │ + bcc 0xfe0fdc88 │ │ │ │ rscne lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ @ instruction: 0x46a4097f │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc r9, (UNDEF: 1) │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - blls 0x1e0140 │ │ │ │ + blls 0x1e027c │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r5, r3, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0084f7f8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blvs 0x1728a94 │ │ │ │ - bleq 0xde8c64 │ │ │ │ + blvc 0xfe928bd0 │ │ │ │ + bleq 0xde8da0 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ mcr2 7, 7, pc, cr12, cr8, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff335992 │ │ │ │ + blx 0xff335ace │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff58e59c │ │ │ │ - b 0x1192da4 │ │ │ │ + bleq 0xff58e6d8 │ │ │ │ + b 0x1192ee0 │ │ │ │ ldrmi r4, [r0], r3, asr #4 │ │ │ │ andmi pc, r0, #679477248 @ 0x28800000 │ │ │ │ rsccc lr, r3, #335872 @ 0x52000 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00043f02 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ ldmvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @@ -225184,26 +225265,26 @@ │ │ │ │ svclt 0x0000bf2d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ svcne 0x001e460c │ │ │ │ - bvs 0x1728b44 │ │ │ │ - beq 0xde8d14 │ │ │ │ + bvc 0xfe928c80 │ │ │ │ + beq 0xde8e50 │ │ │ │ strcs r9, [r0, #-1] │ │ │ │ mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ - blmi 0x12835c │ │ │ │ + blmi 0x128498 │ │ │ │ movweq pc, #16809 @ 0x41a9 @ │ │ │ │ @ instruction: 0xf1091f21 │ │ │ │ strcs r0, [r0, -ip, lsl #18] │ │ │ │ svccs 0x0004f853 │ │ │ │ svcmi 0x0004f856 │ │ │ │ @ instruction: 0xf04f46be │ │ │ │ - blx 0xff1ff43e │ │ │ │ + blx 0xff1ff57a │ │ │ │ sbclt ip, r4, #2, 28 │ │ │ │ sbcsvc lr, ip, #323584 @ 0x4f000 │ │ │ │ subeq lr, lr, #270336 @ 0x42000 │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845be │ │ │ │ svclt 0x0004455a │ │ │ │ streq pc, [r1, -r0] │ │ │ │ @@ -225212,15 +225293,15 @@ │ │ │ │ @ instruction: 0xf8517034 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ strbmi r1, [fp, #-15] │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ - blls 0x158714 │ │ │ │ + blls 0x158850 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr12, cr8, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -225231,21 +225312,21 @@ │ │ │ │ mcr2 7, 2, pc, cr10, cr8, {7} @ │ │ │ │ strcs r4, [r0, #-1577] @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf1013f01 │ │ │ │ ssatmi r0, #9, r0, lsl #18 │ │ │ │ svc 0x0001f816 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcgt 0x0001f817 │ │ │ │ - bl 0x7f4acc │ │ │ │ - bl 0x12ef308 │ │ │ │ + bl 0x7f4c08 │ │ │ │ + bl 0x12ef444 │ │ │ │ @ instruction: 0xf5bc0e08 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xe8420 │ │ │ │ + beq 0xe855c │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt sp, r2, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -225257,21 +225338,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ cdpne 2, 11, cr2, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf24d1ebb │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ smladxcc lr, r3, r8, r0 │ │ │ │ @ instruction: 0xf8334616 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf8350900 │ │ │ │ - bl 0x81ff50 │ │ │ │ - bl 0x126f384 │ │ │ │ + bl 0x82008c │ │ │ │ + bl 0x126f4c0 │ │ │ │ @ instruction: 0xf5bc0e06 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @@ -225295,27 +225376,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2l 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ svcne 0x00290e04 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ldrmi r3, [sp], -ip, lsl #12 │ │ │ │ svcls 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f85e │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ stmdbeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - b 0x11b8ff4 │ │ │ │ - blx 0x18ad01c │ │ │ │ + b 0x11b9130 │ │ │ │ + blx 0x18ad158 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ strbmi r1, [r6, #-15]! │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @@ -225334,22 +225415,22 @@ │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9122600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9150301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x76fc68 │ │ │ │ - b 0x14ae89c │ │ │ │ - bl 0x140b820 │ │ │ │ + bl 0x76fda4 │ │ │ │ + b 0x14ae9d8 │ │ │ │ + bl 0x140b95c │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f6280 │ │ │ │ + ble 0x2f63bc │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225365,41 +225446,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d13, d2 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0c5f8 │ │ │ │ - b 0x2af53c │ │ │ │ - b 0x13ee140 │ │ │ │ + b 0xc0c734 │ │ │ │ + b 0x2af678 │ │ │ │ + b 0x13ee27c │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq ip, {r1, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4eed4c │ │ │ │ + blle 0xff4eee88 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ @@ -225409,15 +225490,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ ldc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r2, #25600 @ 0x6400 │ │ │ │ @@ -225426,17 +225507,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x14941e8 │ │ │ │ + b 0x1494324 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe17061c │ │ │ │ + b 0xfe170758 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ @@ -225455,16 +225536,16 @@ │ │ │ │ mrcne 14, 2, r1, cr13, cr6, {2} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svc 0x0001f815 │ │ │ │ @ instruction: 0xf8162300 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ - bl 0xfefece50 │ │ │ │ - bl 0x1c6f688 │ │ │ │ + bl 0xfefecf8c │ │ │ │ + bl 0x1c6f7c4 │ │ │ │ ldrmi r0, [lr, #3598] @ 0xe0e │ │ │ │ @ instruction: 0x469cbfbc │ │ │ │ tstlt sl, r3, lsl r6 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, asr #10 │ │ │ │ @@ -225478,31 +225559,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ mcrne 14, 5, r1, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e02bc │ │ │ │ + blx 0x18e03f8 │ │ │ │ @ instruction: 0xf832f880 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ - bl 0xfefeeac0 │ │ │ │ + bl 0xfefeebfc │ │ │ │ @ instruction: 0xf8570e0e │ │ │ │ - bl 0x1c0c7a8 │ │ │ │ + bl 0x1c0c8e4 │ │ │ │ strbmi r0, [ip, #3084] @ 0xc0c │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbeeae0 │ │ │ │ - b 0x46f700 │ │ │ │ - b 0x13eff04 │ │ │ │ - b 0x122f720 │ │ │ │ + b 0xbeec1c │ │ │ │ + b 0x46f83c │ │ │ │ + b 0x13f0040 │ │ │ │ + b 0x122f85c │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1db │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -225513,32 +225594,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff590360 │ │ │ │ + blne 0xff59049c │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x17dd08 │ │ │ │ - b 0xfe16cf94 │ │ │ │ + b 0x17de44 │ │ │ │ + b 0xfe16d0d0 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1df │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -225546,28 +225627,28 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e55 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2aa79a │ │ │ │ + blx 0xff2aa8d6 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf9120301 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfefeffd0 │ │ │ │ - b 0x14aebfc │ │ │ │ - bl 0x1c0bb88 │ │ │ │ + bl 0xfeff010c │ │ │ │ + b 0x14aed38 │ │ │ │ + bl 0x1c0bcc4 │ │ │ │ @ instruction: 0xf1b97cea │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ strbmi r0, [pc], -r0, lsl #20 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f65e8 │ │ │ │ + ble 0x2f6724 │ │ │ │ svceq 0x0080f119 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -225580,62 +225661,62 @@ │ │ │ │ ldclt 7, cr15, [r4], {248} @ 0xf8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfe1aa822 │ │ │ │ + blx 0xfe1aa95e │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ vceq.f32 d16, d13, d2 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ mrcne 6, 5, r0, cr11, cr3, {1} │ │ │ │ andcs r3, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0xf519e01c │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, asr #8] │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ae │ │ │ │ - b 0xc0c960 │ │ │ │ - b 0x2af8a4 │ │ │ │ - b 0x13ee4a8 │ │ │ │ + b 0xc0ca9c │ │ │ │ + b 0x2af9e0 │ │ │ │ + b 0x13ee5e4 │ │ │ │ @ instruction: 0xf8a10c07 │ │ │ │ andsle ip, r6, r0 │ │ │ │ svcgt 0x0002f93e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f933 │ │ │ │ stmdbeq sl, {r2, r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ vstmiavc sl!, {d30-} │ │ │ │ svcmi 0x0000f5b9 │ │ │ │ @ instruction: 0xf17c464f │ │ │ │ - blle 0xff4ef0b4 │ │ │ │ + blle 0xff4ef1f0 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xb11ae7d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f847f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xbaa8d2 │ │ │ │ + blx 0xbaaa0e │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ svcne 0x003b0633 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ ldrbne r9, [r7, r4, lsl #30] │ │ │ │ andeq lr, r9, #182272 @ 0x2c800 │ │ │ │ @@ -225644,173 +225725,173 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2da26 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1494550 │ │ │ │ + b 0x149468c │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ - b 0xfe170984 │ │ │ │ + b 0xfe170ac0 │ │ │ │ strbmi r0, [r5, #-521]! @ 0xfffffdf7 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r4, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c2a954 │ │ │ │ + bllt 0x1c2aa90 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ svclt 0x0000e7dc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec43b88 │ │ │ │ + bl 0xfec43cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ mrcne 10, 3, APSR_nzcv, cr2, cr5, {6} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svcgt 0x0001f91e │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11c │ │ │ │ - b 0x14e321c │ │ │ │ + b 0x14e3358 │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1793 @ 0x701 │ │ │ │ @ instruction: 0xf881b10f │ │ │ │ teqmi r3, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vrsubhn.i16 d16, q0, │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r8, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ @ instruction: 0xf1bcbb31 │ │ │ │ - blle 0x6705f0 │ │ │ │ + blle 0x67072c │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e3a64 │ │ │ │ - blx 0x14eba2c │ │ │ │ + blx 0x1e3ba0 │ │ │ │ + blx 0x14ebb68 │ │ │ │ ldrmi pc, [ip, #1932]! @ 0x78c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - b 0x1ce0d74 │ │ │ │ + b 0x1ce0eb0 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [pc], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf1cce7d0 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ - blx 0x11ae62c │ │ │ │ + blx 0x11ae768 │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ - blcs 0x126950 │ │ │ │ + blcs 0x126a8c │ │ │ │ ldrmi sp, [ip], fp, ror #3 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ svclt 0x0000e7c2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x1e2aa3c │ │ │ │ + blx 0x1e2ab78 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r5, lr, lsl #12 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x1a3b4c │ │ │ │ - blx 0x4ec2a8 │ │ │ │ + blx 0x1a3c88 │ │ │ │ + blx 0x4ec3e4 │ │ │ │ strbmi pc, [r6, #3214]! @ 0xc8e @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ bicsmi sp, r2, #5 │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ @ instruction: 0xf0004e00 │ │ │ │ - b 0x12ed294 │ │ │ │ + b 0x12ed3d0 │ │ │ │ @ instruction: 0xf8310202 │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ sbclt r0, r2, #65536 @ 0x10000 │ │ │ │ vrshr.u64 d20, d19, #64 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ - b 0xbf4b70 │ │ │ │ - b 0x46fab4 │ │ │ │ - b 0x13f02b8 │ │ │ │ + b 0xbf4cac │ │ │ │ + b 0x46fbf0 │ │ │ │ + b 0x13f03f4 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r7, r0 │ │ │ │ svccs 0x0002f933 │ │ │ │ svcgt 0x0002f915 │ │ │ │ svceq 0x000ff11c │ │ │ │ - b 0x14dc9b8 │ │ │ │ + b 0x14dcaf4 │ │ │ │ andcs r7, r0, #3616 @ 0xe20 │ │ │ │ @ instruction: 0xf1bcdbdf │ │ │ │ - ble 0xff3b06d4 │ │ │ │ + ble 0xff3b0810 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xfe0cfa42 │ │ │ │ ldrb r2, [r6, r0, lsl #4] │ │ │ │ - bcs 0xfe53c │ │ │ │ + bcs 0xfe678 │ │ │ │ ldrb sp, [r2, sp, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeaaaae0 │ │ │ │ + blt 0xfeaaac1c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x62aafc │ │ │ │ + blx 0x62ac38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf91e3f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ movwcs r1, #2010 @ 0x7da │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xc3074c │ │ │ │ + blle 0xc30888 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1e3c14 │ │ │ │ - blx 0x11a9378 │ │ │ │ + blx 0x1e3d50 │ │ │ │ + blx 0x11a94b4 │ │ │ │ strbmi pc, [r3, #-2056] @ 0xfffff7f8 @ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ bicsmi sp, fp, #5 │ │ │ │ @ instruction: 0xf1c30fdb │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ teqmi fp, #67108864 @ 0x4000000 │ │ │ │ svchi 0x0004f851 │ │ │ │ streq pc, [r1, -r3] │ │ │ │ - b 0xfe319688 │ │ │ │ + b 0xfe3197c4 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ strbmi r1, [r5, #-15]! │ │ │ │ eorscc pc, r3, r6, asr r8 @ │ │ │ │ andeq lr, r3, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ bicle r6, lr, sl │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x15aab88 │ │ │ │ + blt 0x15aacc4 │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 , q4, │ │ │ │ ldrb r2, [ip, r0, lsl #6] │ │ │ │ - blcs 0xfe420 │ │ │ │ + blcs 0xfe55c │ │ │ │ @ instruction: 0xe7d8d1d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr14, cr4, {0} │ │ │ │ @@ -225819,50 +225900,50 @@ │ │ │ │ @ instruction: 0xf1054639 │ │ │ │ @ instruction: 0x27003eff │ │ │ │ svcgt 0x0001f916 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf89edb28 │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xaf07fc │ │ │ │ + blle 0xaf0938 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a3cb8 │ │ │ │ + blx 0x1a3df4 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x009c0fff │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ stmdble r4, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xecd58 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xece94 │ │ │ │ tstlt sp, fp, lsr #12 │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ tstmi pc, #1073741824 @ 0x40000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r9, r1, asr #10 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x22ac24 │ │ │ │ + blt 0x22ad60 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [ip], r1, lsl #10 │ │ │ │ @ instruction: 0xf1cce7e7 │ │ │ │ movwcs r0, #3072 @ 0xc00 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ - bcs 0x126bdc │ │ │ │ + bcs 0x126d18 │ │ │ │ @ instruction: 0x4613d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ bfi r4, r4, #13, #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf95af7f8 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -225874,28 +225955,28 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xbf4da0 │ │ │ │ - b 0x32fce4 │ │ │ │ - b 0x13ed4e8 │ │ │ │ + b 0xbf4edc │ │ │ │ + b 0x32fe20 │ │ │ │ + b 0x13ed624 │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r5, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570930 │ │ │ │ + ble 0xff570a6c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf90cfa22 │ │ │ │ - bcs 0x126c78 │ │ │ │ + bcs 0x126db4 │ │ │ │ @ instruction: 0x4696d1d5 │ │ │ │ bfi r4, r1, #13, #10 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r2, {r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -225904,31 +225985,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf900f7f8 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30970 │ │ │ │ + blle 0xc30aac │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a3e3c │ │ │ │ - blx 0xb2adac │ │ │ │ + blx 0x1a3f78 │ │ │ │ + blx 0xb2aee8 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d02f │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x1239988 │ │ │ │ - blx 0x18ae1c0 │ │ │ │ + b 0x1239ac4 │ │ │ │ + blx 0x18ae2fc │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -225958,22 +226039,22 @@ │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ andcc ip, r1, #1, 30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1bc3000 │ │ │ │ - blle 0xcf0a28 │ │ │ │ + blle 0xcf0b64 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1e3f14 │ │ │ │ - blx 0x14ebe64 │ │ │ │ + blx 0x1e4050 │ │ │ │ + blx 0x14ebfa0 │ │ │ │ ldrbmi pc, [r4, #3724]! @ 0xe8c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce0e64 │ │ │ │ + b 0x1ce0fa0 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -225983,68 +226064,68 @@ │ │ │ │ movtpl pc, #1288 @ 0x508 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ @ instruction: 0xf04fb8e7 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - b 0x1ce6e1c │ │ │ │ + b 0x1ce6f58 │ │ │ │ @ instruction: 0xf0000c0c │ │ │ │ - blx 0x11ade98 │ │ │ │ + blx 0x11adfd4 │ │ │ │ movwcs pc, #3084 @ 0xc0c @ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0x0c6ceb0e │ │ │ │ - blcs 0x126e04 │ │ │ │ + blcs 0x126f40 │ │ │ │ ldrmi sp, [ip], sp, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ @ instruction: 0xf83cf7f8 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf04f360e │ │ │ │ eor r0, r8, r0, lsl #28 │ │ │ │ svceq 0x000ff1bc │ │ │ │ - blx 0x323fe0 │ │ │ │ - blx 0x4e971c │ │ │ │ + blx 0x32411c │ │ │ │ + blx 0x4e9858 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ andle r0, r6, r0, lsl #16 │ │ │ │ andeq lr, r8, #454656 @ 0x6f000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5c20fd2 │ │ │ │ - b 0x147d708 │ │ │ │ - blx 0x18b072c │ │ │ │ + b 0x147d844 │ │ │ │ + blx 0x18b0868 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf00ecf02 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ andeq lr, r8, #8192 @ 0x2000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf915d01d │ │ │ │ movwcc ip, #12034 @ 0x2f02 │ │ │ │ svceq 0x000ff11c │ │ │ │ andcs fp, r0, #188, 30 @ 0x2f0 │ │ │ │ - blle 0xff8fe984 │ │ │ │ + blle 0xff8feac0 │ │ │ │ @ instruction: 0x8000f9b3 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1ce3a70 │ │ │ │ - blx 0x12ed784 │ │ │ │ + b 0x1ce3bac │ │ │ │ + blx 0x12ed8c0 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ @ instruction: 0xf0020800 │ │ │ │ - bl 0x3eff64 │ │ │ │ + bl 0x3f00a0 │ │ │ │ ldrb r0, [r0, r2, ror #4] │ │ │ │ @ instruction: 0xf1b84642 │ │ │ │ bicle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf1bee7cb │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -226056,51 +226137,51 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xffd0f7f7 │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svchi 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff118 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb17 │ │ │ │ @ instruction: 0xf1b82000 │ │ │ │ - blle 0xcf0bd8 │ │ │ │ + blle 0xcf0d14 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x1a40bc │ │ │ │ - blx 0x142c004 │ │ │ │ + blx 0x1a41f8 │ │ │ │ + blx 0x142c140 │ │ │ │ strbmi pc, [r2, #-2056] @ 0xfffff7f8 @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce100c │ │ │ │ + b 0x1ce1148 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14ad7fc │ │ │ │ + b 0x14ad938 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe2fe5e4 │ │ │ │ - blx 0x18ad840 │ │ │ │ + b 0xfe2fe720 │ │ │ │ + blx 0x18ad97c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x19d10c │ │ │ │ - b 0xfe16d850 │ │ │ │ + b 0x19d248 │ │ │ │ + b 0xfe16d98c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, r8, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1cdb060 │ │ │ │ - blx 0x116f060 │ │ │ │ + b 0x1cdb19c │ │ │ │ + blx 0x116f19c │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -226110,57 +226191,57 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ cdpne 6, 5, cr4, cr13, cr4, {0} │ │ │ │ @ instruction: 0xff68f7f7 │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svcgt 0x0001f915 │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xb70ca8 │ │ │ │ + blle 0xb70de4 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ ldcle 15, cr0, [r5], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ stmdble r4, {r0, r8, r9} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xed1f0 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xed32c │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x12794c4 │ │ │ │ + b 0x1279600 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d8 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f741f0 │ │ │ │ @ instruction: 0xf04fbfb7 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrbtmi r0, [r4], r1, lsl #6 │ │ │ │ - b 0x1ce7080 │ │ │ │ + b 0x1ce71bc │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - blx 0xaedcfc │ │ │ │ + blx 0xaede38 │ │ │ │ @ instruction: 0xf008f80c │ │ │ │ - bl 0x3f0104 │ │ │ │ + bl 0x3f0240 │ │ │ │ @ instruction: 0xe7d80c58 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46c6d1d0 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r0, r4, asr #13] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46041e9d │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff06f7f7 │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r1, r2, r5, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ @@ -226172,30 +226253,30 @@ │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0e01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf858429f │ │ │ │ - b 0xbf5248 │ │ │ │ - b 0x33018c │ │ │ │ - b 0x13ed990 │ │ │ │ + b 0xbf5384 │ │ │ │ + b 0x3302c8 │ │ │ │ + b 0x13edacc │ │ │ │ @ instruction: 0xf8a10c02 │ │ │ │ andsle ip, r9, r0 │ │ │ │ svcgt 0x0002f915 │ │ │ │ @ instruction: 0xf11c3302 │ │ │ │ - ble 0xff570ddc │ │ │ │ + ble 0xff570f18 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xe7e246f1 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ vseleq.f32 s30, s24, s5 │ │ │ │ andeq pc, r1, #14 │ │ │ │ ldmdbeq lr, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x127118 │ │ │ │ + bcs 0x127254 │ │ │ │ @ instruction: 0x4696d1d1 │ │ │ │ bfi r4, r1, #13, #6 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x003af7f7 │ │ │ │ @@ -226204,31 +226285,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr8, cr7, {7} @ │ │ │ │ svcne 0x00291f3b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svcgt 0x0004f913 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f11c │ │ │ │ @ instruction: 0xf8dedb2e │ │ │ │ @ instruction: 0xf1bc2000 │ │ │ │ - blle 0xc30e20 │ │ │ │ + blle 0xc30f5c │ │ │ │ svceq 0x001ff1bc │ │ │ │ - blx 0x1a42fc │ │ │ │ - blx 0xb2b25c │ │ │ │ + blx 0x1a4438 │ │ │ │ + blx 0xb2b398 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ @ instruction: 0xf000d033 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x18b9e38 │ │ │ │ - b 0x126c440 │ │ │ │ + blx 0x18b9f74 │ │ │ │ + b 0x126c57c │ │ │ │ @ instruction: 0xf8510508 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r6, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ @@ -226263,33 +226344,33 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d138 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe1992ee │ │ │ │ + blx 0xfe19942a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37eba2 │ │ │ │ - bl 0x576124 │ │ │ │ + blx 0xff37ecde │ │ │ │ + bl 0x576260 │ │ │ │ cmpmi fp, r2, lsl #22 │ │ │ │ svcmi 0x0000f5bb │ │ │ │ - beq 0x1298d0 │ │ │ │ + beq 0x129a0c │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x43eb74 │ │ │ │ + ble 0x43ecb0 │ │ │ │ svcmi 0x0000f51b │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14beb88 │ │ │ │ + b 0x14becc4 │ │ │ │ svclt 0x00a8222b │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf809b10b │ │ │ │ - b 0x12f5364 │ │ │ │ + b 0x12f54a0 │ │ │ │ vmlal.u8 q8, d7, d1 │ │ │ │ @ instruction: 0xf00c074f │ │ │ │ andcc r0, r1, r1, lsl #2 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ sbcle r2, r6, r0, lsl #18 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @@ -226310,51 +226391,51 @@ │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ @ instruction: 0x460f4691 │ │ │ │ @ instruction: 0xf7f74683 │ │ │ │ @ instruction: 0x4641fdd7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], r6, lsl #12 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, fp}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0bbc │ │ │ │ + blcs 0xf0cf8 │ │ │ │ @ instruction: 0x469cd13f │ │ │ │ @ instruction: 0x2002f9b0 │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xa000f8b1 │ │ │ │ - blx 0xfe18f3de │ │ │ │ + blx 0xfe18f51a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f5fda │ │ │ │ - bl 0x576204 │ │ │ │ + blx 0xff1f6116 │ │ │ │ + bl 0x576340 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ eormi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf006bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x309ff4 │ │ │ │ + ble 0x30a130 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf006bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12fdc0c │ │ │ │ - blx 0x18af440 │ │ │ │ + b 0x12fdd48 │ │ │ │ + blx 0x18af57c │ │ │ │ ldmdahi fp!, {r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf0c3c │ │ │ │ + blcs 0xf0d78 │ │ │ │ @ instruction: 0xf1bed0bf │ │ │ │ andle r0, r5, r8, lsl #30 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andcc r3, r2, r2, lsl #14 │ │ │ │ ldr r3, [r0, r2, lsl #2]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf50bd003 │ │ │ │ @@ -226365,55 +226446,55 @@ │ │ │ │ svclt 0x0000bdf3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvs 0x1729db8 │ │ │ │ - bleq 0xde9f88 │ │ │ │ + blvc 0xfe929ef4 │ │ │ │ + bleq 0xdea0c4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd5b │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0x1fb0ca4 │ │ │ │ + bllt 0x1fb0de0 │ │ │ │ ldmdavs r7, {r2, r3, fp, sp, lr} │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs r7, {r2, r3, r6, fp, sp, lr}^ │ │ │ │ stmdbge r7, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdaeq sl, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09eb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x11bf044 │ │ │ │ + bllt 0x11bf180 │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ movwcs fp, #8040 @ 0x1f68 │ │ │ │ - bllt 0x1bf054 │ │ │ │ + bllt 0x1bf190 │ │ │ │ sbclt r4, r3, #2013265920 @ 0x78000000 │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #35468 @ 0x8a8c │ │ │ │ movweq lr, #39427 @ 0x9a03 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x22b608 │ │ │ │ + blcc 0x22b744 │ │ │ │ movweq pc, #4110 @ 0x100e @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ sbcle r2, pc, r0, lsl #22 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ - b 0x14e7418 │ │ │ │ + b 0x14e7554 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090301 │ │ │ │ ldrb r4, [r7, r0, lsl #24] │ │ │ │ - blls 0x1599bc │ │ │ │ + blls 0x159af8 │ │ │ │ @ instruction: 0xf5032201 │ │ │ │ andsvs r5, sl, #64, 6 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #988] @ 0x3dc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226433,35 +226514,35 @@ │ │ │ │ andcc r0, r1, pc, asr #14 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf990d0f5 │ │ │ │ @ instruction: 0xf99e2000 │ │ │ │ @ instruction: 0xf99e3001 │ │ │ │ @ instruction: 0xf9909000 │ │ │ │ - blx 0xfe19559a │ │ │ │ + blx 0xfe1956d6 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37ee4a │ │ │ │ - bl 0x5763c4 │ │ │ │ + blx 0xff37ef86 │ │ │ │ + bl 0x576500 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f5ba │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ rsbscs r0, pc, #67108864 @ 0x4000000 │ │ │ │ - ble 0x4bf01c │ │ │ │ + ble 0x4bf158 │ │ │ │ svcmi 0x0000f51a │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfbd │ │ │ │ addcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - b 0x14bf030 │ │ │ │ + b 0x14bf16c │ │ │ │ svclt 0x00a4222a │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf801b10b │ │ │ │ @ instruction: 0xf10c200c │ │ │ │ - b 0x12f05e8 │ │ │ │ + b 0x12f0724 │ │ │ │ @ instruction: 0xf1bc0809 │ │ │ │ andle r0, r5, r0, lsl pc │ │ │ │ strbeq pc, [pc, -r7, asr #7] @ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r7, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ @@ -226477,45 +226558,45 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ ldrmi r4, [r1], sl, lsl #13 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7fc89 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ @ instruction: 0xf1a94606 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #2 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x970146bc │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d6, d1 │ │ │ │ andcc r0, r2, pc, lsl #13 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0x1297ac │ │ │ │ + bleq 0x1298e8 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa002f8b1 │ │ │ │ @ instruction: 0x7000f8be │ │ │ │ strmi pc, [r3, #-2946] @ 0xfffff47e │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ orrcs pc, r7, #206848 @ 0x32800 │ │ │ │ - beq 0x1a82d4 │ │ │ │ + beq 0x1a8410 │ │ │ │ @ instruction: 0xf1ba415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14af298 │ │ │ │ + b 0x14af3d4 │ │ │ │ svclt 0x00a4422a │ │ │ │ - bleq 0x1696b8 │ │ │ │ + bleq 0x1697f4 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bada08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x1696cc │ │ │ │ + bleq 0x169808 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe2ac038 │ │ │ │ + blx 0xfe2ac174 │ │ │ │ andcc r9, r2, r1, lsl #22 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0xf8599301 │ │ │ │ vmvn.i32 d26, #234 @ 0x000000ea │ │ │ │ @ instruction: 0xf830068f │ │ │ │ tstcc r2, r2, lsl #24 │ │ │ │ @@ -226534,29 +226615,29 @@ │ │ │ │ svclt 0x0000bca1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f70100 │ │ │ │ svcne 0x002bfc09 │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6854 │ │ │ │ ldmdavs pc, {r8, fp} @ │ │ │ │ - blx 0xfe2078da │ │ │ │ + blx 0xfe207a16 │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, ip, sp, lr} │ │ │ │ stmdage r6, {r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ smladeq sl, r7, fp, lr │ │ │ │ @ instruction: 0x0c08eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -226601,25 +226682,25 @@ │ │ │ │ @ instruction: 0xf00c4650 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf990d139 │ │ │ │ @ instruction: 0xf99e2001 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf99ea000 │ │ │ │ - blx 0xfe199836 │ │ │ │ + blx 0xfe199972 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f0ea │ │ │ │ + blx 0xff37f226 │ │ │ │ ldmne r2, {r0, r1, r3, r7, r8, r9, sp} │ │ │ │ addcc r4, r0, #-1073741802 @ 0xc0000016 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ - beq 0x129e1c │ │ │ │ + beq 0x129f58 │ │ │ │ @ instruction: 0xf007bfa2 │ │ │ │ cmncs pc, #268435456 @ 0x10000000 │ │ │ │ - ble 0x3ff0a0 │ │ │ │ + ble 0x3ff1dc │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf007bfb7 │ │ │ │ andsne r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf007bfa8 │ │ │ │ tstlt sl, r1, lsl #4 │ │ │ │ @@ -226636,44 +226717,44 @@ │ │ │ │ @ instruction: 0xf10e3001 │ │ │ │ ldr r0, [r6, r1, lsl #28]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf506d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4630621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xff2ab89c │ │ │ │ + bllt 0xff2ab9d8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ strmi r4, [r3], r8, lsl #13 │ │ │ │ @ instruction: 0xf7f74616 │ │ │ │ @ instruction: 0x4607fb33 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ vmla.i8 d16, d13, d0 │ │ │ │ - vmov.i16 q11, #2048 @ 0x0800 │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ @ instruction: 0x46490a33 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xf9d00 │ │ │ │ + blcs 0xf9e3c │ │ │ │ ldrmi sp, [ip], r2, asr #2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ @ instruction: 0x3002f9b0 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ - blx 0xfe18f9e2 │ │ │ │ + blx 0xfe18fb1e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1f651e │ │ │ │ + blx 0xff1f665a │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14ae934 │ │ │ │ + b 0x14aea70 │ │ │ │ svclt 0x00a4422e │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226696,57 +226777,57 @@ │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf1b9e7ae │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1291 @ 0x50b @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x14ab98c │ │ │ │ + bllt 0x14abac8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvs 0x172a300 │ │ │ │ - bleq 0xdea4d0 │ │ │ │ + blvc 0xfe92a43c │ │ │ │ + bleq 0xdea60c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fab7 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf11ec │ │ │ │ + blcs 0xf1328 │ │ │ │ stmdavs ip, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe207a4e │ │ │ │ + blx 0xfe207b8a │ │ │ │ stmdavs ip, {r0, r1, r2, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe207b56 │ │ │ │ - bl 0x757a18 │ │ │ │ - bl 0x17f0228 │ │ │ │ + blx 0xfe207c92 │ │ │ │ + bl 0x757b54 │ │ │ │ + bl 0x17f0364 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ @ instruction: 0xf11abb83 │ │ │ │ @ instruction: 0xf15c4880 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ - bl 0x71c728 │ │ │ │ - bl 0x17efa40 │ │ │ │ + bl 0x71c864 │ │ │ │ + bl 0x17efb7c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #6 │ │ │ │ tstmi lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d5b2c3 │ │ │ │ mrscc r8, (UNDEF: 4) │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe411b0c │ │ │ │ - b 0x1ae664 │ │ │ │ - b 0xfe1ae66c │ │ │ │ + b 0xfe411c48 │ │ │ │ + b 0x1ae7a0 │ │ │ │ + b 0xfe1ae7a8 │ │ │ │ @ instruction: 0xf8450308 │ │ │ │ @ instruction: 0xf00e3b04 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xf125c │ │ │ │ + blcs 0xf1398 │ │ │ │ @ instruction: 0xf1bed0c7 │ │ │ │ andle r0, ip, r4, lsl #30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tstcc r4, r4, lsl #10 │ │ │ │ ldr r3, [r8, r4, lsl #4]! │ │ │ │ stmibvc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -226761,46 +226842,46 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ @ instruction: 0x46064617 │ │ │ │ tstls r1, r1, lsl #30 │ │ │ │ - blx 0x132ba90 │ │ │ │ + blx 0x132bbcc │ │ │ │ strmi r9, [r0], r1, lsl #18 │ │ │ │ rscscc pc, pc, r9, lsl #2 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf01e46ce │ │ │ │ tstle r8, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdaeq pc, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ andcc r3, r1, r1, lsl #14 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf997d0f6 │ │ │ │ @ instruction: 0xf9902000 │ │ │ │ @ instruction: 0xf9903001 │ │ │ │ @ instruction: 0xf997c000 │ │ │ │ - blx 0xfe195af2 │ │ │ │ + blx 0xfe195c2e │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff37f3a2 │ │ │ │ - bl 0x576928 │ │ │ │ + blx 0xff37f4de │ │ │ │ + bl 0x576a64 │ │ │ │ cmpmi fp, r2, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {28} │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf008bfa2 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x461a0c7f │ │ │ │ @ instruction: 0xf51cda0f │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bd33ff │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bf398 │ │ │ │ + b 0x14bf4d4 │ │ │ │ svclt 0x00a42c2c │ │ │ │ @ instruction: 0xf0082200 │ │ │ │ tstlt fp, r1, lsl #6 │ │ │ │ andgt pc, lr, r1, lsl #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ stmdbeq r2, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0010f1be │ │ │ │ @@ -226822,37 +226903,37 @@ │ │ │ │ @ instruction: 0x460e4692 │ │ │ │ @ instruction: 0xf7f74681 │ │ │ │ @ instruction: 0xf1a8f9d9 │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ strmi r0, [r7], -r0, lsl #16 │ │ │ │ @ instruction: 0xf1aa46c6 │ │ │ │ vhadd.s8 d16, d13, d2 │ │ │ │ - vmov.i16 q11, #2048 @ 0x0800 │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, fp}^ │ │ │ │ @ instruction: 0xf01e4500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ streq pc, [pc, r7, asr #7] │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ @ instruction: 0xf01e3102 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3002f9b1 │ │ │ │ @ instruction: 0xb002f8b0 │ │ │ │ - blx 0xfe18fc0e │ │ │ │ + blx 0xfe18fd4a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff3b67ea │ │ │ │ + blx 0xff3b6926 │ │ │ │ ldmne r2, {r2, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x14aec00 │ │ │ │ + b 0x14aed3c │ │ │ │ svclt 0x00a4422b │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {7} │ │ │ │ @@ -226882,56 +226963,56 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf7f79101 │ │ │ │ svcne 0x002bf95d │ │ │ │ strcs r9, [r0, #-2305] @ 0xfffff6ff │ │ │ │ ssat16mi r1, #15, r2 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f6857 │ │ │ │ ldmdavs ip, {fp} │ │ │ │ @ instruction: 0x9c04fb87 │ │ │ │ ldmdavs r4, {r0, r1, r2, r3, r4, r6, fp, sp, lr} │ │ │ │ strge pc, [r7, -r4, lsl #23] │ │ │ │ - beq 0x3a8930 │ │ │ │ + beq 0x3a8a6c │ │ │ │ @ instruction: 0x0c07eb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r1], r1, lsl #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf11ad12d │ │ │ │ @ instruction: 0xf15c4780 │ │ │ │ svclt 0x00680c00 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bl 0x17f44f4 │ │ │ │ + bl 0x17f4630 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b846e1 │ │ │ │ tstle r8, r0, lsl #30 │ │ │ │ - b 0x125a828 │ │ │ │ + b 0x125a964 │ │ │ │ @ instruction: 0xf1be0508 │ │ │ │ @ instruction: 0xf8560f03 │ │ │ │ @ instruction: 0xf8518037 │ │ │ │ - b 0xfe409dd4 │ │ │ │ - b 0x3f0d3c │ │ │ │ - b 0xfe3f0d44 │ │ │ │ + b 0xfe409f10 │ │ │ │ + b 0x3f0e78 │ │ │ │ + b 0xfe3f0e80 │ │ │ │ @ instruction: 0xf8410707 │ │ │ │ andle r7, sp, lr, lsr #32 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ - b 0x14e7bfc │ │ │ │ + b 0x14e7d38 │ │ │ │ @ instruction: 0xf00079e9 │ │ │ │ @ instruction: 0xf1090801 │ │ │ │ ldrb r4, [pc, r0, lsl #24] │ │ │ │ @ instruction: 0xf50bb11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4658621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @@ -226944,31 +227025,31 @@ │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf8e4f7f7 │ │ │ │ @ instruction: 0x26004632 │ │ │ │ svccc 0x00014605 │ │ │ │ ldrtmi r4, [r1], -r0, asr #12 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xfa194 │ │ │ │ + blcs 0xfa2d0 │ │ │ │ @ instruction: 0xf990d13c │ │ │ │ @ instruction: 0xf992c000 │ │ │ │ @ instruction: 0xf990e000 │ │ │ │ @ instruction: 0xf9928001 │ │ │ │ - blx 0xfe411daa │ │ │ │ - blx 0xfe3215e2 │ │ │ │ - bl 0xff0101d0 │ │ │ │ - bl 0x1c70dd0 │ │ │ │ - bl 0x7f15d8 │ │ │ │ - bl 0x1470de8 │ │ │ │ + blx 0xfe411ee6 │ │ │ │ + blx 0xfe32171e │ │ │ │ + bl 0xff01030c │ │ │ │ + bl 0x1c70f0c │ │ │ │ + bl 0x7f1714 │ │ │ │ + bl 0x1470f24 │ │ │ │ @ instruction: 0xf5bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xedc90 │ │ │ │ - ble 0x47f79c │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xeddcc │ │ │ │ + ble 0x47f8d8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbd │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r3], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf005bfa8 │ │ │ │ @@ -226977,15 +227058,15 @@ │ │ │ │ andgt pc, r1, r7, lsl #16 │ │ │ │ vorr.i32 d20, #56832 @ 0x0000de00 │ │ │ │ @ instruction: 0xf001054f │ │ │ │ andcc r0, r1, r1, lsl #6 │ │ │ │ tstcc r1, r1, lsl #4 │ │ │ │ sbcle r2, r2, r0, lsl #22 │ │ │ │ andle r2, r4, r0, lsl r9 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xeda4f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedb8b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b6 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f743f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ @@ -226995,99 +227076,99 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf87cf7f7 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3acca4 │ │ │ │ + bls 0x3acde0 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12a490 │ │ │ │ + beq 0x12a5cc │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30c6a4 │ │ │ │ + ble 0x30c7e0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc25f9c │ │ │ │ - b 0x32eb0c │ │ │ │ - b 0x11b0310 │ │ │ │ + b 0xc260d8 │ │ │ │ + b 0x32ec48 │ │ │ │ + b 0x11b044c │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, pc, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee2b5 │ │ │ │ + streq pc, [pc, #965] @ 0xee3f1 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ ldr r3, [r2, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmialt r0!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvs 0x172a85c │ │ │ │ - bleq 0xdeaa2c │ │ │ │ + blvc 0xfe92a998 │ │ │ │ + bleq 0xdeab68 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #16 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe207fce │ │ │ │ + blx 0xfe20810a │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe2080d6 │ │ │ │ - bl 0xfef14778 │ │ │ │ - bl 0x1beff84 │ │ │ │ - bl 0x6f0f8c │ │ │ │ - bl 0x17eff88 │ │ │ │ + blx 0xfe208212 │ │ │ │ + bl 0xfef148b4 │ │ │ │ + bl 0x1bf00c0 │ │ │ │ + bl 0x6f10c8 │ │ │ │ + bl 0x17f00c4 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14da418 │ │ │ │ + b 0x14da554 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18bff80 │ │ │ │ + blx 0x18c00bc │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2fa79c │ │ │ │ + b 0xfe2fa8d8 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c0c0 │ │ │ │ + blne 0x22c1fc │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, sl, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b9 │ │ │ │ @@ -227105,15 +227186,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ cdpne 15, 7, cr15, cr2, cr3, {5} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedc4f @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xedd8b @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227128,23 +227209,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14bfb68 │ │ │ │ + b 0x14bfca4 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xedccb @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xede07 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00d0f7f6 │ │ │ │ @@ -227154,65 +227235,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xff3ef7f6 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41610e │ │ │ │ - blx 0xfe361942 │ │ │ │ - bl 0xff014934 │ │ │ │ - bl 0x1c71134 │ │ │ │ - bl 0x7f193c │ │ │ │ - bl 0x1471148 │ │ │ │ + blx 0xfe41624a │ │ │ │ + blx 0xfe361a7e │ │ │ │ + bl 0xff014a70 │ │ │ │ + bl 0x1c71270 │ │ │ │ + bl 0x7f1a78 │ │ │ │ + bl 0x1471284 │ │ │ │ @ instruction: 0xf1bc0e0e │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0924 │ │ │ │ + b 0x14b0a60 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xee519 │ │ │ │ + streq pc, [pc, #965] @ 0xee655 │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf8d80 │ │ │ │ - b 0x32fd9c │ │ │ │ - b 0x12b05a0 │ │ │ │ + b 0xbf8ebc │ │ │ │ + b 0x32fed8 │ │ │ │ + b 0x12b06dc │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b57c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0064f7f6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d13, d13 │ │ │ │ - vorr.i16 q11, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fecd │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227220,34 +227301,34 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ecff0 │ │ │ │ + bls 0x2ed12c │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14da6b0 │ │ │ │ + b 0x14da7ec │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c0208 │ │ │ │ - b 0x12ad40c │ │ │ │ + blx 0x18c0344 │ │ │ │ + b 0x12ad548 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e310 │ │ │ │ + b 0xfe31e44c │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x231e34 │ │ │ │ - b 0xfe22f65c │ │ │ │ + b 0x231f70 │ │ │ │ + b 0xfe22f798 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7bc │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ @@ -227277,16 +227358,16 @@ │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @ instruction: 0xf11c417f │ │ │ │ @ instruction: 0xf1470c80 │ │ │ │ @ instruction: 0xf5bc0700 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00a20800 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xee188 │ │ │ │ - ble 0x47fbac │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xee2c4 │ │ │ │ + ble 0x47fce8 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0x37fff177 │ │ │ │ @ instruction: 0xf000bfbd │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #25 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf000bfa8 │ │ │ │ @@ -227313,103 +227394,103 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4690461f │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr0, cr6, {7} @ │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ vmax.s8 q10, , q0 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf0020833 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b0 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b0 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x3ad19c │ │ │ │ + bls 0x3ad2d8 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0x12a990 │ │ │ │ + beq 0x12aacc │ │ │ │ stmdbmi ip!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf005bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x30cba4 │ │ │ │ + ble 0x30cce0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ tstmi pc, #0, 18 │ │ │ │ @ instruction: 0xf8b6b2eb │ │ │ │ andcc ip, r2, r0 │ │ │ │ vaddw.u8 , , d2 │ │ │ │ @ instruction: 0xf858058f │ │ │ │ - b 0xc2649c │ │ │ │ - b 0x32f00c │ │ │ │ - b 0x11b0810 │ │ │ │ + b 0xc265d8 │ │ │ │ + b 0x32f148 │ │ │ │ + b 0x11b094c │ │ │ │ @ instruction: 0xf8260309 │ │ │ │ @ instruction: 0xf0023b02 │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ adcsle r2, fp, r0, lsl #22 │ │ │ │ andle r2, r5, r8, lsl #20 │ │ │ │ - streq pc, [pc, #965] @ 0xee7b5 │ │ │ │ + streq pc, [pc, #965] @ 0xee8f1 │ │ │ │ andcc r3, r2, r2, lsl #12 │ │ │ │ str r3, [lr, r2, lsl #2]! │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr0, cr6, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ - blvs 0x172ad5c │ │ │ │ - bleq 0xdeaf2c │ │ │ │ + blvc 0xfe92ae98 │ │ │ │ + bleq 0xdeb068 │ │ │ │ @ instruction: 0xf7f69001 │ │ │ │ ldrtmi pc, [r3], -r9, lsl #27 @ │ │ │ │ ldrtmi r2, [sl], -r0, lsl #12 │ │ │ │ @ instruction: 0xf00e46b6 │ │ │ │ @ instruction: 0xf10e0c01 │ │ │ │ strbtmi r0, [r1], -r1, lsl #28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r4, {r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2084ce │ │ │ │ + blx 0xfe20860a │ │ │ │ ldmdavs r4, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe2085d6 │ │ │ │ - bl 0xfef14c78 │ │ │ │ - bl 0x1bf0484 │ │ │ │ + blx 0xfe208712 │ │ │ │ + bl 0xfef14db4 │ │ │ │ + bl 0x1bf05c0 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f146c │ │ │ │ - bl 0x17f0490 │ │ │ │ + bl 0x6f15a8 │ │ │ │ + bl 0x17f05cc │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - b 0x14da920 │ │ │ │ + b 0x14daa5c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ cps #1 │ │ │ │ - blx 0x18c0488 │ │ │ │ + blx 0x18c05c4 │ │ │ │ @ instruction: 0xf8d5fc80 │ │ │ │ movwmi r9, #57344 @ 0xe000 │ │ │ │ - b 0xfe2faca4 │ │ │ │ + b 0xfe2fade0 │ │ │ │ movwcc r0, #16649 @ 0x4109 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ smlabbeq r9, r1, sl, lr │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blne 0x22c5c8 │ │ │ │ + blne 0x22c704 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ sbcle r0, r6, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ strcc r1, [r4, #-15] │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb126e7b5 │ │ │ │ @@ -227427,15 +227508,15 @@ │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf7f69101 │ │ │ │ mrcne 13, 3, APSR_nzcv, cr2, cr15, {0} │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r4, [r3], -r5, lsl #12 │ │ │ │ @ instruction: 0x07df1e78 │ │ │ │ movwcc sp, #5126 @ 0x1406 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee157 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee293 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ ldrble r0, [r8, #2015]! @ 0x7df │ │ │ │ mulgt r1, r0, r9 │ │ │ │ mul r0, r2, r9 │ │ │ │ mulvc r0, r0, r9 │ │ │ │ mulhi r1, r2, r9 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ @@ -227452,23 +227533,23 @@ │ │ │ │ @ instruction: 0xf04f0701 │ │ │ │ sxtahmi r0, lr, pc, ror #24 @ │ │ │ │ @ instruction: 0xf51cda10 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bd0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x14c0078 │ │ │ │ + b 0x14c01b4 │ │ │ │ svclt 0x00a42c2c │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1, -r5] │ │ │ │ @ instruction: 0xf801b10f │ │ │ │ movwcc ip, #4099 @ 0x1003 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ andle r2, r4, r0, lsl fp │ │ │ │ - strbeq pc, [pc, #-965] @ 0xee1db @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xee317 @ │ │ │ │ andcc r3, r1, #1 │ │ │ │ @ instruction: 0xb11ee7b5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-984] @ 0xfffffc28 │ │ │ │ @@ -227478,67 +227559,67 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ ldc2 7, cr15, [r6], #984 @ 0x3d8 │ │ │ │ @ instruction: 0x26001eb2 │ │ │ │ cdpne 6, 11, cr4, cr9, cr5, {0} │ │ │ │ ldrtmi r4, [r3], -r0, asr #12 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strle r0, [r7], #-2015 @ 0xfffff821 │ │ │ │ vsubw.u8 , , d1 │ │ │ │ andcc r0, r2, pc, lsl #11 │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ ldrble r0, [r7, #2015]! @ 0x7df │ │ │ │ @ instruction: 0xc002f9b1 │ │ │ │ @ instruction: 0xf9b22700 │ │ │ │ @ instruction: 0xf9b1e000 │ │ │ │ @ instruction: 0xf9b29000 │ │ │ │ - blx 0xfe41661e │ │ │ │ - blx 0xfe361e52 │ │ │ │ - bl 0xff014e44 │ │ │ │ - bl 0x1c71644 │ │ │ │ - bl 0x7f1e4c │ │ │ │ - bl 0x1471658 │ │ │ │ + blx 0xfe41675a │ │ │ │ + blx 0xfe361f8e │ │ │ │ + bl 0xff014f80 │ │ │ │ + bl 0x1c71780 │ │ │ │ + bl 0x7f1f88 │ │ │ │ + bl 0x1471794 │ │ │ │ @ instruction: 0xf51c0e0e │ │ │ │ @ instruction: 0xf14e4c00 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - b 0x14b0e3c │ │ │ │ + b 0x14b0f78 │ │ │ │ svclt 0x00a4492c │ │ │ │ streq pc, [r1, -r5] │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1bcda08 │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ rsclt r4, pc, #-134217728 @ 0xf8000000 │ │ │ │ @ instruction: 0xc000f8b0 │ │ │ │ movwcc r3, #4098 @ 0x1002 │ │ │ │ - streq pc, [pc, #965] @ 0xeea31 │ │ │ │ + streq pc, [pc, #965] @ 0xeeb6d │ │ │ │ eors pc, r7, r8, asr r8 @ │ │ │ │ andcc r3, r2, #-2147483648 @ 0x80000000 │ │ │ │ - b 0xbf9298 │ │ │ │ - b 0x3302b4 │ │ │ │ - b 0x12b0ab8 │ │ │ │ + b 0xbf93d4 │ │ │ │ + b 0x3303f0 │ │ │ │ + b 0x12b0bf4 │ │ │ │ @ instruction: 0xf8200709 │ │ │ │ @ instruction: 0xd1b17c02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d13, d13 │ │ │ │ - vorr.i16 q11, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7f60100 │ │ │ │ svcne 0x0032fc41 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ ldrtmi r1, [r6], fp, lsr #30 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ @@ -227546,217 +227627,217 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xf01e2500 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ ldmdavs pc, {r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb84 │ │ │ │ ldmdavs pc, {r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2ed508 │ │ │ │ + bls 0x2ed644 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ strcs fp, [r1, #-3944] @ 0xfffff098 │ │ │ │ strtmi r4, [r9], r0, ror #13 │ │ │ │ - b 0x14dabd0 │ │ │ │ + b 0x14dad0c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c0728 │ │ │ │ - b 0x12ad92c │ │ │ │ + blx 0x18c0864 │ │ │ │ + b 0x12ada68 │ │ │ │ @ instruction: 0xf8510609 │ │ │ │ andcc r9, r4, #46 @ 0x2e │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe31e830 │ │ │ │ + b 0xfe31e96c │ │ │ │ @ instruction: 0xf1be0509 │ │ │ │ - b 0x232354 │ │ │ │ - b 0xfe22fb7c │ │ │ │ + b 0x232490 │ │ │ │ + b 0xfe22fcb8 │ │ │ │ @ instruction: 0xf8410509 │ │ │ │ andle r5, r2, lr, lsr #32 │ │ │ │ cdpeq 0, 0, cr15, cr2, cr15, {2} │ │ │ │ @ instruction: 0xb126e7b8 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ stmdals r0, {r1, r3, r4, r9, sp, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000bc6d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4597c │ │ │ │ + bl 0xfec45ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xff7ac76a │ │ │ │ + blx 0xff7ac8a6 │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x15539c │ │ │ │ + bcc 0x1554d8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ ldrmi ip, [ip], #0 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrrlt 7, 15, pc, r2, cr6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec459d0 │ │ │ │ + bl 0xfec45b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfec2c7c6 │ │ │ │ + blx 0xfec2c902 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ ldrmi r0, [ip], #143 @ 0x8f │ │ │ │ @ instruction: 0xf85642a5 │ │ │ │ - b 0x3f68d4 │ │ │ │ - b 0xc71818 │ │ │ │ - b 0x13f201c │ │ │ │ + b 0x3f6a10 │ │ │ │ + b 0xc71954 │ │ │ │ + b 0x13f2158 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a30 │ │ │ │ + bl 0xfec45b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xfe12c81e │ │ │ │ + blx 0xfe12c95a │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bb888 │ │ │ │ + blx 0x18bb9c4 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrmi r1, [sl], #-15 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19e960 │ │ │ │ - b 0x16f08c │ │ │ │ - b 0xfe16f0a8 │ │ │ │ + b 0xfe19ea9c │ │ │ │ + b 0x16f1c8 │ │ │ │ + b 0xfe16f1e4 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bbe1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45a94 │ │ │ │ + bl 0xfec45bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0x14ac882 │ │ │ │ + blx 0x14ac9be │ │ │ │ ldrdcs lr, [r2, -sp] │ │ │ │ - bcc 0x1554b4 │ │ │ │ + bcc 0x1555f0 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf892bf1e │ │ │ │ - bl 0xfec1e8cc │ │ │ │ + bl 0xfec1ea08 │ │ │ │ @ instruction: 0xf8010c03 │ │ │ │ ldrbmi ip, [r1, #-3073]! @ 0xfffff3ff │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64010 │ │ │ │ svclt 0x0000bbb5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45aec │ │ │ │ + bl 0xfec45c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0x8ac8e2 │ │ │ │ + blx 0x8aca1e │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfebeeb5c │ │ │ │ + bl 0xfebeec98 │ │ │ │ adcmi r0, r5, #768 @ 0x300 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb83 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b50 │ │ │ │ + bl 0xfec45c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0xffd2c93c │ │ │ │ + blx 0xffd2ca78 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x18bb9a8 │ │ │ │ + blx 0x18bbae4 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ - bne 0xff5729c4 │ │ │ │ + bne 0xff572b00 │ │ │ │ @ instruction: 0xf8554574 │ │ │ │ - b 0xfe19ea80 │ │ │ │ - b 0x16f1ac │ │ │ │ - b 0xfe16f1c8 │ │ │ │ + b 0xfe19ebbc │ │ │ │ + b 0x16f2e8 │ │ │ │ + b 0xfe16f304 │ │ │ │ andvs r0, sl, r6, lsl #4 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000bb51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45bb4 │ │ │ │ + bl 0xfec45cf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ - blx 0xff0ac9a0 │ │ │ │ + blx 0xff0acadc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1013a01 │ │ │ │ andcc r0, r1, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ mulgt r0, r2, r8 │ │ │ │ stc2 11, cr15, [r4], {28} @ │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xb2c9d4 │ │ │ │ + bllt 0xb2cb10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c04 │ │ │ │ + bl 0xfec45d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ - blx 0xfe5ac9f8 │ │ │ │ + blx 0xfe5acb34 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svcgt 0x0002f834 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ adcmi r0, r5, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -227766,132 +227847,132 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f640f0 │ │ │ │ svclt 0x0000baf7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c68 │ │ │ │ + bl 0xfec45da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5639 @ 0x1607 │ │ │ │ - blx 0x1a2ca54 │ │ │ │ + blx 0x1a2cb90 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ - blx 0x18ba6a4 │ │ │ │ + blx 0x18ba7e0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff22ca9c │ │ │ │ + blt 0xff22cbd8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45ccc │ │ │ │ + bl 0xfec45e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xdacab8 │ │ │ │ - bls 0x194ef0 │ │ │ │ + blx 0xdacbf4 │ │ │ │ + bls 0x19502c │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0x81eafc │ │ │ │ - b 0x14b1b0c │ │ │ │ + bl 0x81ec38 │ │ │ │ + b 0x14b1c48 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xfe72caf4 │ │ │ │ + blt 0xfe72cc30 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - blx 0x2acb10 │ │ │ │ + blx 0x2acc4c │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d29, d19 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18ea758 │ │ │ │ + blx 0x18ea894 │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0x86ed98 │ │ │ │ - bl 0x1271b68 │ │ │ │ + bl 0x86eed4 │ │ │ │ + bl 0x1271ca4 │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - b 0x14cec48 │ │ │ │ + b 0x14ced84 │ │ │ │ adcmi r0, r3, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s16, s15 │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r3, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x192cb64 │ │ │ │ + blt 0x192cca0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d2e0 │ │ │ │ + blls 0x16d41c │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58e7d8 │ │ │ │ - bl 0x1271bd8 │ │ │ │ + bl 0x58e914 │ │ │ │ + bl 0x1271d14 │ │ │ │ ldrbmi r7, [r4, #-738]! @ 0xfffffd1e │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xaacbd8 │ │ │ │ + blt 0xaacd14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45e08 │ │ │ │ + bl 0xfec45f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf994f7f6 │ │ │ │ - bls 0x19502c │ │ │ │ + bls 0x195168 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0x81ec38 │ │ │ │ - b 0x14b1c48 │ │ │ │ + bl 0x81ed74 │ │ │ │ + b 0x14b1d84 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #11 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -227900,28 +227981,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf968f7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {5} │ │ │ │ vceq.f32 d17, d29, d19 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0x26000533 │ │ │ │ @ instruction: 0xf833340e │ │ │ │ sbclt ip, r7, #2, 30 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ stmdaeq r0, {r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13ff718 │ │ │ │ - b 0xc8dfcc │ │ │ │ - b 0x3f24cc │ │ │ │ - b 0x13f1cd0 │ │ │ │ + b 0x13ff854 │ │ │ │ + b 0xc8e108 │ │ │ │ + b 0x3f2608 │ │ │ │ + b 0x13f1e0c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ mvnle ip, r0 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -227929,48 +228010,48 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf92ef7f6 │ │ │ │ svcne 0x00299b01 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf85e340c │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0x58e914 │ │ │ │ + bl 0x58ea50 │ │ │ │ sbclt r0, r2, #768 @ 0x300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ andeq pc, r0, #-2147483631 @ 0x80000011 │ │ │ │ - b 0x14002ec │ │ │ │ - b 0xfe2ce028 │ │ │ │ - b 0x16f554 │ │ │ │ - b 0xfe16f548 │ │ │ │ + b 0x1400428 │ │ │ │ + b 0xfe2ce164 │ │ │ │ + b 0x16f690 │ │ │ │ + b 0xfe16f684 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ strbmi sp, [r8], -r5, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f643f0 │ │ │ │ svclt 0x0000b989 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec45f44 │ │ │ │ + bl 0xfec46080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf8f6f7f6 │ │ │ │ - bls 0x195168 │ │ │ │ + bls 0x1952a4 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf992d007 │ │ │ │ - bl 0xff01ed74 │ │ │ │ - b 0x14b1d84 │ │ │ │ + bl 0xff01eeb0 │ │ │ │ + b 0x14b1ec0 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt ip, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -227979,26 +228060,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ @ instruction: 0xf8caf7f6 │ │ │ │ mcrne 2, 5, fp, cr9, cr2, {1} │ │ │ │ vceq.f32 d17, d29, d19 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0x17d60533 │ │ │ │ @ instruction: 0xf933340e │ │ │ │ - blx 0x18ea9d0 │ │ │ │ + blx 0x18eab0c │ │ │ │ @ instruction: 0xf831f880 │ │ │ │ @ instruction: 0xf3c07f02 │ │ │ │ - bl 0xff06f010 │ │ │ │ - b 0x14b1de0 │ │ │ │ + bl 0xff06f14c │ │ │ │ + b 0x14b1f1c │ │ │ │ @ instruction: 0xf8557eee │ │ │ │ - bl 0x1c8eec0 │ │ │ │ - b 0x14b25fc │ │ │ │ - b 0xab1f58 │ │ │ │ + bl 0x1c8effc │ │ │ │ + b 0x14b2738 │ │ │ │ + b 0xab2094 │ │ │ │ adcmi r0, r3, #8, 14 @ 0x200000 │ │ │ │ vstmiavc lr, {s29-s104} │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r8], -r1, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -228006,52 +228087,52 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7f69301 │ │ │ │ - blls 0x16d064 │ │ │ │ + blls 0x16d1a0 │ │ │ │ @ instruction: 0xf1a41f29 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ strcc r0, [ip], #-1331 @ 0xfffffacd │ │ │ │ @ instruction: 0xf85e17de │ │ │ │ @ instruction: 0xf8512f04 │ │ │ │ - bl 0xfed8ea54 │ │ │ │ - b 0x14b1e54 │ │ │ │ - bl 0x1b0d1d4 │ │ │ │ - b 0x14af668 │ │ │ │ + bl 0xfed8eb90 │ │ │ │ + b 0x14b1f90 │ │ │ │ + bl 0x1b0d310 │ │ │ │ + b 0x14af7a4 │ │ │ │ ldrbmi r0, [r4, #-3164]! @ 0xfffff3a4 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r5, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r3, r8, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt r6!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46088 │ │ │ │ + bl 0xfec461c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf854f7f6 │ │ │ │ - bls 0x1952ac │ │ │ │ + bls 0x1953e8 │ │ │ │ mulcc r4, sp, r8 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ andcc r3, r1, #4096 @ 0x1000 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf892d007 │ │ │ │ - bl 0xff01eeb8 │ │ │ │ - b 0x14b1ec8 │ │ │ │ + bl 0xff01eff4 │ │ │ │ + b 0x14b2004 │ │ │ │ @ instruction: 0xf8810c5c │ │ │ │ mrscc ip, (UNDEF: 1) │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror r5 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -228059,24 +228140,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4614461e │ │ │ │ strmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f6 │ │ │ │ cdpne 14, 10, cr1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strcc fp, [lr], #-690 @ 0xfffffd4e │ │ │ │ svcgt 0x0002f833 │ │ │ │ @ instruction: 0xf831b2c6 │ │ │ │ @ instruction: 0xf3c0ef02 │ │ │ │ - bl 0xfefef150 │ │ │ │ - bl 0x1ab1f20 │ │ │ │ + bl 0xfefef28c │ │ │ │ + bl 0x1ab205c │ │ │ │ @ instruction: 0xf8550707 │ │ │ │ - b 0x14c6ff8 │ │ │ │ + b 0x14c7134 │ │ │ │ addsmi r0, ip, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r7, {s29-s104} │ │ │ │ vmlaeq.f32 s28, s12, s29 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ strbmi sp, [r0], -r4, ror #3 │ │ │ │ @@ -228084,27 +228165,27 @@ │ │ │ │ stmlt r4, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16ef20 │ │ │ │ + blls 0x16f05c │ │ │ │ svcne 0x002c1f21 │ │ │ │ @ instruction: 0xf854350c │ │ │ │ - blx 0x18bab88 │ │ │ │ + blx 0x18bacc4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - bl 0xfed72fc0 │ │ │ │ - bl 0x1971f94 │ │ │ │ + bl 0xfed730fc │ │ │ │ + bl 0x19720d0 │ │ │ │ @ instruction: 0xf8560202 │ │ │ │ - b 0x14e7088 │ │ │ │ + b 0x14e71c4 │ │ │ │ adcmi r0, r5, #92, 24 @ 0x5c00 │ │ │ │ vstmiavc r2, {s29-s104} │ │ │ │ andeq lr, ip, #552960 @ 0x87000 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ @@ -228118,21 +228199,21 @@ │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ sbcslt r1, lr, #1360 @ 0x550 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb6f7f5 │ │ │ │ @ instruction: 0x46474639 │ │ │ │ svcgt 0x0001f815 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x7f77e8 │ │ │ │ + bl 0x7f7924 │ │ │ │ @ instruction: 0xf1480c06 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ strbtmi r0, [r2], r0, lsl #28 │ │ │ │ ldrmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0xeb13c │ │ │ │ + beq 0xeb278 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ vorr.i32 d20, #34560 @ 0x00008700 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt pc, r4, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ @@ -228145,19 +228226,19 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strmi r0, [r4], -r0, lsl #16 │ │ │ │ @ instruction: 0xff7ef7f5 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8334645 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f1464 │ │ │ │ + bl 0x7f15a0 │ │ │ │ @ instruction: 0xf1480c02 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e3f80 │ │ │ │ @ instruction: 0xf8310e00 │ │ │ │ svclt 0x00a8ef02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ @@ -228182,32 +228263,32 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ @ instruction: 0xff34f7f5 │ │ │ │ svcne 0x00319b01 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ldrtmi r3, [lr], ip, lsl #10 │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14718d2 │ │ │ │ @ instruction: 0xf1b90900 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe34f204 │ │ │ │ - b 0x16f930 │ │ │ │ - b 0xfe16f94c │ │ │ │ + b 0xfe34f340 │ │ │ │ + b 0x16fa6c │ │ │ │ + b 0xfe16fa88 │ │ │ │ andvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1bed1de │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228221,21 +228302,21 @@ │ │ │ │ mcr2 7, 7, pc, cr14, cr5, {7} @ │ │ │ │ @ instruction: 0x4631b27a │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stmibvc r2!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9152600 │ │ │ │ @ instruction: 0xf000cf01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - bl 0x7f2984 │ │ │ │ - bl 0x1331990 │ │ │ │ + bl 0x7f2ac0 │ │ │ │ + bl 0x1331acc │ │ │ │ @ instruction: 0xf1ba7cec │ │ │ │ @ instruction: 0xf17c0f80 │ │ │ │ ldrbmi r0, [r7], -r0, lsl #22 │ │ │ │ ldrmi fp, [lr], r4, lsr #31 │ │ │ │ - ble 0x2f8f98 │ │ │ │ + ble 0x2f90d4 │ │ │ │ svceq 0x0080f11a │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, r1, lsl #6] │ │ │ │ @ instruction: 0xb103469e │ │ │ │ tstcc r1, pc │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ @@ -228251,39 +228332,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 5, pc, cr10, cr5, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {1} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ - b 0x14b0ecc │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ + b 0x14b1008 │ │ │ │ strcc r7, [lr], -r2, ror #17 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f51e │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16,d18}, [pc], r1 │ │ │ │ - b 0x1242a1c │ │ │ │ - blx 0x18b0644 │ │ │ │ + b 0x1242b58 │ │ │ │ + blx 0x18b0780 │ │ │ │ @ instruction: 0xf831f980 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ eorsls pc, r9, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c09ea2c │ │ │ │ vmlaeq.f32 s28, s18, s28 │ │ │ │ vmlseq.f32 s28, s28, s24 │ │ │ │ and pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d011 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - bl 0x7f164c │ │ │ │ - bl 0x12f2a58 │ │ │ │ + bl 0x7f1788 │ │ │ │ + bl 0x12f2b94 │ │ │ │ @ instruction: 0xf5be7cec │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ - blle 0xff631a5c │ │ │ │ + blle 0xff631b98 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ @ instruction: 0xb11de7d9 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ @@ -228294,29 +228375,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 2, pc, cr4, cr5, {7} │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - bl 0x5716b8 │ │ │ │ - bl 0x12f22d0 │ │ │ │ + bl 0x5717f4 │ │ │ │ + bl 0x12f240c │ │ │ │ @ instruction: 0xf1bc72e2 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xa31ac8 │ │ │ │ + ble 0xa31c04 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ - b 0x11daef0 │ │ │ │ + b 0x11db02c │ │ │ │ ldrmi r0, [r6, #777]! @ 0x309 │ │ │ │ andeq lr, sl, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, sl, #532480 @ 0x82000 │ │ │ │ @@ -228337,21 +228418,21 @@ │ │ │ │ sbcslt r4, sp, #4, 12 @ 0x400000 │ │ │ │ ldmdaeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr2, cr5, {7} @ │ │ │ │ mrcne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf8122600 │ │ │ │ @ instruction: 0xf04fcf01 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - bl 0xfefeff58 │ │ │ │ - bl 0x1ab236c │ │ │ │ + bl 0xfeff0094 │ │ │ │ + bl 0x1ab24a8 │ │ │ │ ldrbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ @ instruction: 0x46f4bfbc │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andgt pc, r0, r1, lsl #17 │ │ │ │ - b 0x127b770 │ │ │ │ + b 0x127b8ac │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt lr, r7, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f541f0 │ │ │ │ @@ -228361,30 +228442,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {5} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf8332500 │ │ │ │ - blx 0x18e2fc8 │ │ │ │ + blx 0x18e3104 │ │ │ │ @ instruction: 0xf04ff880 │ │ │ │ - bl 0xfeff17c8 │ │ │ │ - bl 0x1bf2bd4 │ │ │ │ + bl 0xfeff1904 │ │ │ │ + bl 0x1bf2d10 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ strbmi r8, [ip, #56] @ 0x38 │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ - b 0xbf17e8 │ │ │ │ - b 0x472408 │ │ │ │ - b 0x13f2c0c │ │ │ │ - b 0x1232428 │ │ │ │ + b 0xbf1924 │ │ │ │ + b 0x472544 │ │ │ │ + b 0x13f2d48 │ │ │ │ + b 0x1232564 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ adcsmi r0, r3, #143 @ 0x8f │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xb11dd1dd │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -228393,29 +228474,29 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16ea58 │ │ │ │ + blls 0x16eb94 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svccs 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1ab5fa0 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xeed55 │ │ │ │ + bl 0x1ab60dc │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xeee91 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0xfe17186c │ │ │ │ - b 0x146fc8c │ │ │ │ + b 0xfe1719a8 │ │ │ │ + b 0x146fdc8 │ │ │ │ @ instruction: 0xf8560e09 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ strmi r1, [ip, #15]! │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ mvnle r6, sl │ │ │ │ svceq 0x0000f1be │ │ │ │ @@ -228429,24 +228510,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460fb25d │ │ │ │ cdpne 6, 5, cr4, cr6, cr4, {0} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r2, #-980] @ 0xfffffc2c │ │ │ │ - bvc 0xffa69e00 │ │ │ │ + bvc 0xffa69f3c │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ svcgt 0x0001f916 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0xfeff7cd4 │ │ │ │ - b 0x14b2cec │ │ │ │ + bl 0xfeff7e10 │ │ │ │ + b 0x14b2e28 │ │ │ │ ldrbtmi r7, [r0], ip, ror #25 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ svceq 0x0080f1be │ │ │ │ - bleq 0x12bad8 │ │ │ │ + bleq 0x12bc14 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x461a087f │ │ │ │ @ instruction: 0xf11eda09 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ svclt 0x00be0c00 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ stmeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -228462,41 +228543,41 @@ │ │ │ │ ldclt 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460eb21d │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ stmibvc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ @ instruction: 0xf51ee01a │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - bmi 0x12c6ac │ │ │ │ + bmi 0x12c7e8 │ │ │ │ sbclt r4, r2, #1476395008 @ 0x58000000 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0xc2764c │ │ │ │ - b 0x36fdc0 │ │ │ │ - b 0x1171dc4 │ │ │ │ + b 0xc27788 │ │ │ │ + b 0x36fefc │ │ │ │ + b 0x1171f00 │ │ │ │ @ instruction: 0xf8a10a0a │ │ │ │ andsle sl, r3, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ - bl 0xfeff7d9c │ │ │ │ - b 0x14b2db4 │ │ │ │ + bl 0xfeff7ed8 │ │ │ │ + b 0x14b2ef0 │ │ │ │ ldrbtmi r7, [r2], ip, ror #25 │ │ │ │ @ instruction: 0x0c09eb6c │ │ │ │ svcmi 0x0000f5be │ │ │ │ - bleq 0x12bba0 │ │ │ │ + bleq 0x12bcdc │ │ │ │ @ instruction: 0xf000dbd5 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d97aff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -228504,40 +228585,40 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf7f59301 │ │ │ │ - blls 0x16e89c │ │ │ │ + blls 0x16e9d8 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf04f17df │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - b 0x14b1a10 │ │ │ │ - bne 0xff58d99c │ │ │ │ + b 0x14b1b4c │ │ │ │ + bne 0xff58dad8 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ - beq 0x12bc00 │ │ │ │ + beq 0x12bd3c │ │ │ │ @ instruction: 0xf1b2da28 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85645ac │ │ │ │ - b 0xfe193730 │ │ │ │ - b 0x16fe70 │ │ │ │ - b 0xfe16fe78 │ │ │ │ + b 0xfe19386c │ │ │ │ + b 0x16ffac │ │ │ │ + b 0xfe16ffb4 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d5 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -228557,20 +228638,20 @@ │ │ │ │ svcgt 0x0001f912 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdagt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiane ip, {s29-s107} │ │ │ │ mcrrvs 10, 4, lr, r8, cr12 │ │ │ │ @ instruction: 0xf1ac46e1 │ │ │ │ - b 0x17f28c4 │ │ │ │ + b 0x17f2a00 │ │ │ │ svclt 0x00041ce8 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb10b469e │ │ │ │ andls pc, r0, r1, lsl #17 │ │ │ │ - b 0x127badc │ │ │ │ + b 0x127bc18 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ tstlt lr, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f543f8 │ │ │ │ @@ -228579,205 +228660,205 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b21d │ │ │ │ ldc2 7, cr15, [r8], {245} @ 0xf5 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ svcgt 0x0002f933 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbgt r5, {r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vldmiacc ip, {s29-s107} │ │ │ │ mcrrmi 10, 4, lr, r9, cr12 │ │ │ │ cdpmi 5, 0, cr15, cr0, cr12, {5} │ │ │ │ @ instruction: 0x3ee9ea5e │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf08 │ │ │ │ - b 0x1171750 │ │ │ │ - blx 0x18aff70 │ │ │ │ + b 0x117188c │ │ │ │ + blx 0x18b00ac │ │ │ │ svclt 0x0008f880 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xef874 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xef9b0 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0xc8f844 │ │ │ │ - b 0x3f2f88 │ │ │ │ - b 0x147278c │ │ │ │ + b 0xc8f980 │ │ │ │ + b 0x3f30c4 │ │ │ │ + b 0x14728c8 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ bicsle ip, r7, r0 │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r2], #-980 @ 0xfffffc2c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xff52d77a │ │ │ │ + blx 0xff52d8b6 │ │ │ │ @ instruction: 0xf1a72300 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ svcne 0x00290833 │ │ │ │ @ instruction: 0xf04f370c │ │ │ │ ldrmi r4, [r9], r0, lsl #20 │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe278bc6 │ │ │ │ - b 0x14dffd0 │ │ │ │ - b 0x140eb3c │ │ │ │ + blx 0xfe278d02 │ │ │ │ + b 0x14e010c │ │ │ │ + b 0x140ec78 │ │ │ │ ldrbne r0, [r2, r2, asr #24] │ │ │ │ svclt 0x0008454a │ │ │ │ sbclt r4, r2, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0501 │ │ │ │ @ instruction: 0x432b4c00 │ │ │ │ svcpl 0x0004f851 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea85 │ │ │ │ - b 0x400dd4 │ │ │ │ - b 0xfe170004 │ │ │ │ + b 0x400f10 │ │ │ │ + b 0xfe170140 │ │ │ │ andvs r0, sl, r5, lsl #4 │ │ │ │ @ instruction: 0xb11bd1dc │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000bc1b │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ - blx 0x14c1044 │ │ │ │ + blx 0x14c1180 │ │ │ │ @ instruction: 0xf102f883 │ │ │ │ @ instruction: 0xf10439ff │ │ │ │ @ instruction: 0xf7f50b10 │ │ │ │ @ instruction: 0xf04ffb83 │ │ │ │ strtmi r0, [r1], -r0, lsl #20 │ │ │ │ strcs r2, [r0, -r0, asr #12] │ │ │ │ svcgt 0x0001f919 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d6464 │ │ │ │ - blls 0x136bb4 │ │ │ │ + b 0x14d65a0 │ │ │ │ + blls 0x136cf0 │ │ │ │ mcrrvs 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf1ac4662 │ │ │ │ - b 0x17f2a74 │ │ │ │ + b 0x17f2bb0 │ │ │ │ svclt 0x00041ce3 │ │ │ │ @ instruction: 0x46a6227f │ │ │ │ andvc fp, sl, r4, lsl #2 │ │ │ │ - b 0x137bc88 │ │ │ │ + b 0x137bdc4 │ │ │ │ vmlsl.u8 q8, d0, d14 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xff5ad87c │ │ │ │ + bllt 0xff5ad9b8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r2], ip, lsl #12 │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ vmin.s8 d20, d29, d8 │ │ │ │ - vorr.i16 q11, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s , d16, d16 │ │ │ │ @ instruction: 0xf7f50b33 │ │ │ │ @ instruction: 0xf04ffb3b │ │ │ │ @ instruction: 0x1ea10900 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr10, {5} │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ - beq 0x4abd08 │ │ │ │ + beq 0x4abe44 │ │ │ │ @ instruction: 0xf83e2500 │ │ │ │ strtmi ip, [r2], -r2, lsl #30 │ │ │ │ strcs r4, [r0, -fp, lsr #12] │ │ │ │ orrcs pc, r8, #204, 22 @ 0x33000 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - b 0x14d64f8 │ │ │ │ - blls 0x13ec48 │ │ │ │ + b 0x14d6634 │ │ │ │ + blls 0x13ed84 │ │ │ │ mcrrmi 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf5ac4662 │ │ │ │ - b 0x1802908 │ │ │ │ + b 0x1802a44 │ │ │ │ @ instruction: 0xf8313ce3 │ │ │ │ svclt 0x00083f02 │ │ │ │ streq pc, [r1, -r0] │ │ │ │ stmdbeq r7, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008b2c7 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85b45f2 │ │ │ │ - b 0x9cba08 │ │ │ │ - b 0x17054c │ │ │ │ - b 0x1170150 │ │ │ │ + b 0x9cbb44 │ │ │ │ + b 0x170688 │ │ │ │ + b 0x117028c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf1b9d1d3 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x202d928 │ │ │ │ + bllt 0x202da64 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffb2d948 │ │ │ │ + blx 0xffb2da84 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ movwcs r0, #1843 @ 0x733 │ │ │ │ @ instruction: 0xf04f360c │ │ │ │ @ instruction: 0xf85c0900 │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ - bcs 0x26e8c4 │ │ │ │ - b 0x11738e4 │ │ │ │ - b 0x14b02c8 │ │ │ │ + bcs 0x26ea00 │ │ │ │ + b 0x1173a20 │ │ │ │ + b 0x14b0404 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11c01b4 │ │ │ │ - blx 0x18b05dc │ │ │ │ + b 0x11c02f0 │ │ │ │ + blx 0x18b0718 │ │ │ │ strbmi pc, [r6, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, r7, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ andeq lr, r2, #561152 @ 0x89000 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ bicsle r6, r6, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xd2d9c0 │ │ │ │ + bllt 0xd2dafc │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ svccc 0x00010a00 │ │ │ │ - blx 0x14c1220 │ │ │ │ + blx 0x14c135c │ │ │ │ cdpne 8, 5, cr15, cr4, cr3, {4} │ │ │ │ - bleq 0x4ebe18 │ │ │ │ - blx 0xfe72d9e8 │ │ │ │ + bleq 0x4ebf54 │ │ │ │ + blx 0xfe72db24 │ │ │ │ svcgt 0x0001f914 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svccc 0x0001f917 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlagt.f64 d15, d24, d12 │ │ │ │ andseq r1, sp, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ @@ -228786,21 +228867,21 @@ │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ vmlseq.f64 d14, d2, d14 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ @ instruction: 0x232cea4f │ │ │ │ strmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2f8854 │ │ │ │ + ble 0x2f8990 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ orrcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ smlabblt r1, r9, r6, r4 │ │ │ │ - b 0x138bb5c │ │ │ │ + b 0x138bc98 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cc │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -228808,63 +228889,63 @@ │ │ │ │ svclt 0x0000badd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x12ada8c │ │ │ │ + blx 0x12adbc8 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bee01b │ │ │ │ - b 0x14c36cc │ │ │ │ + b 0x14c3808 │ │ │ │ @ instruction: 0xf1724e2e │ │ │ │ svclt 0x00bc32ff │ │ │ │ - bleq 0x16bad8 │ │ │ │ + bleq 0x16bc14 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc5ec │ │ │ │ + b 0x12dc728 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea2c │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d020 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe4a3716 │ │ │ │ - b 0x14e8328 │ │ │ │ - b 0x14ccac4 │ │ │ │ - bl 0x882348 │ │ │ │ - b 0x14b3354 │ │ │ │ - b 0x11c072c │ │ │ │ + blx 0xfe4a3852 │ │ │ │ + b 0x14e8464 │ │ │ │ + b 0x14ccc00 │ │ │ │ + bl 0x882484 │ │ │ │ + b 0x14b3490 │ │ │ │ + b 0x11c0868 │ │ │ │ cmpmi r2, ip, lsl r3 │ │ │ │ vmoveq.32 d10[0], lr │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ svcmi 0x0000f1be │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ @ instruction: 0xf000dbc7 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7cd7eff │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x202db28 │ │ │ │ + blt 0x202dc64 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9e6f7f5 │ │ │ │ svcne 0x003b1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccs 0x0004f851 │ │ │ │ svcls 0x0004f853 │ │ │ │ stcmi 0, cr15, [r0], {2} │ │ │ │ @@ -228875,23 +228956,23 @@ │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #18 │ │ │ │ @ instruction: 0xf1b946ca │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ - beq 0x16bbbc │ │ │ │ + beq 0x16bcf8 │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s5, s28 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842bb │ │ │ │ - b 0x49fcc8 │ │ │ │ - b 0xfe47340c │ │ │ │ + b 0x49fe04 │ │ │ │ + b 0xfe473548 │ │ │ │ andvs r0, sl, r2, lsl #4 │ │ │ │ tstlt lr, lr, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f547f0 │ │ │ │ svclt 0x0000ba2b │ │ │ │ @@ -228904,38 +228985,38 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf996f7f5 │ │ │ │ mvnscc pc, r9, lsl #2 │ │ │ │ stmdbeq pc, {r0, r3, r8, ip, sp, lr, pc} @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svccs 0x0001f915 │ │ │ │ - blx 0xfe3f9832 │ │ │ │ - b 0x14e284c │ │ │ │ - b 0x14ce7c0 │ │ │ │ - bl 0x7fb444 │ │ │ │ - b 0x14b2c70 │ │ │ │ - b 0x137a46c │ │ │ │ - bl 0x13ca490 │ │ │ │ + blx 0xfe3f996e │ │ │ │ + b 0x14e2988 │ │ │ │ + b 0x14ce8fc │ │ │ │ + bl 0x7fb580 │ │ │ │ + b 0x14b2dac │ │ │ │ + b 0x137a5a8 │ │ │ │ + bl 0x13ca5cc │ │ │ │ @ instruction: 0xf11e020b │ │ │ │ @ instruction: 0xf14a0e80 │ │ │ │ - bl 0x7f2454 │ │ │ │ - bl 0x1173490 │ │ │ │ + bl 0x7f2590 │ │ │ │ + bl 0x11735cc │ │ │ │ @ instruction: 0xf5be020a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - b 0x14b2464 │ │ │ │ + b 0x14b25a0 │ │ │ │ svclt 0x00a42c2e │ │ │ │ @ instruction: 0xf04f461f │ │ │ │ - ble 0x332e6c │ │ │ │ + ble 0x332fa8 │ │ │ │ svcmi 0x0000f51e │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [pc], -r0, lsl #25 │ │ │ │ @ instruction: 0xf885b10b │ │ │ │ - b 0x131fc8c │ │ │ │ + b 0x131fdc8 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1b8d1c4 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -228943,46 +229024,46 @@ │ │ │ │ svclt 0x0000b9cf │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ andslt r4, lr, #4, 12 @ 0x400000 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf938f7f5 │ │ │ │ cdpne 7, 10, cr2, cr9, cr0, {0} │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bce01b │ │ │ │ - b 0x14c38e8 │ │ │ │ + b 0x14c3a24 │ │ │ │ @ instruction: 0xf1734e2c │ │ │ │ svclt 0x00bc33ff │ │ │ │ - bleq 0x16bcf4 │ │ │ │ + bleq 0x16be30 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ - b 0x12dc808 │ │ │ │ + b 0x12dc944 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r8, #143]! @ 0x8f │ │ │ │ eorscc pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c03ea22 │ │ │ │ vmlaeq.f32 s28, s6, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf935d024 │ │ │ │ @ instruction: 0xf04fef02 │ │ │ │ @ instruction: 0xf9310b00 │ │ │ │ - blx 0xfe47b932 │ │ │ │ - b 0x14e8944 │ │ │ │ - b 0x14ce8b8 │ │ │ │ - bl 0x882d3c │ │ │ │ - b 0x14b3570 │ │ │ │ + blx 0xfe47ba6e │ │ │ │ + b 0x14e8a80 │ │ │ │ + b 0x14ce9f4 │ │ │ │ + bl 0x882e78 │ │ │ │ + b 0x14b36ac │ │ │ │ cmpmi fp, sl, lsl #20 │ │ │ │ - bmi 0x5aa668 │ │ │ │ + bmi 0x5aa7a4 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ - beq 0x12c270 │ │ │ │ + beq 0x12c3ac │ │ │ │ @ instruction: 0x0c0ceb1e │ │ │ │ movweq lr, #43843 @ 0xab43 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf000dbc3 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ @ instruction: 0xe7c97eff │ │ │ │ @@ -228996,37 +229077,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf8d8f7f5 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf85e2f04 │ │ │ │ @ instruction: 0xf0029f04 │ │ │ │ - b 0x1402db4 │ │ │ │ - b 0x14b2f00 │ │ │ │ - blx 0xff34e0c6 │ │ │ │ + b 0x1402ef0 │ │ │ │ + b 0x14b303c │ │ │ │ + blx 0xff34e202 │ │ │ │ @ instruction: 0xf04f8c05 │ │ │ │ @ instruction: 0xf1180900 │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6f2dcc │ │ │ │ - bl 0x17f1df0 │ │ │ │ + bl 0x6f2f08 │ │ │ │ + bl 0x17f1f2c │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], r0, ror #13 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e3df8 │ │ │ │ + b 0x14e3f34 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c1df0 │ │ │ │ - b 0xfe32eff4 │ │ │ │ - b 0x11b1e00 │ │ │ │ + blx 0x18c1f2c │ │ │ │ + b 0xfe32f130 │ │ │ │ + b 0x11b1f3c │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ bicle r6, sl, sl │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ @@ -229037,33 +229118,33 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d4698 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf882f7f5 │ │ │ │ - blx 0x14b77e8 │ │ │ │ + blx 0x14b7924 │ │ │ │ @ instruction: 0xf107f588 │ │ │ │ vacge.f32 , q12, │ │ │ │ strcc r1, [pc, -r0, asr #17] │ │ │ │ strcs r0, [r0], -sp, lsr #4 │ │ │ │ svcgt 0x0001f91e │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ svcls 0x0001f911 │ │ │ │ - blx 0xfe3f8666 │ │ │ │ - bl 0x82228c │ │ │ │ - bl 0x1332e9c │ │ │ │ - bl 0x7f2294 │ │ │ │ - bl 0x12f2e88 │ │ │ │ + blx 0xfe3f87a2 │ │ │ │ + bl 0x8223c8 │ │ │ │ + bl 0x1332fd8 │ │ │ │ + bl 0x7f23d0 │ │ │ │ + bl 0x12f2fc4 │ │ │ │ @ instruction: 0xf5bc0909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2a80 │ │ │ │ + b 0x14b2bbc │ │ │ │ svclt 0x00a42a2c │ │ │ │ @ instruction: 0xf04f461a │ │ │ │ - ble 0x332888 │ │ │ │ + ble 0x3329c4 │ │ │ │ svcmi 0x0000f51c │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ ldrmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10b │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -229079,77 +229160,77 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf832f7f5 │ │ │ │ cdpne 2, 11, cr11, cr1, cr11, {1} │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmdbmi r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ smladcc lr, sl, r4, r0 │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c470 │ │ │ │ + beq 0x12c5ac │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r7, #-709]! @ 0xfffffd3b │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42ed4c │ │ │ │ - bl 0x13762b0 │ │ │ │ + bcc 0x42ee88 │ │ │ │ + bl 0x13763ec │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aac70 │ │ │ │ + beq 0x3aadac │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c53c │ │ │ │ + bleq 0x12c678 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt ip!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - b 0x14c179c │ │ │ │ + b 0x14c18d8 │ │ │ │ ldrbeq r0, [sp, r3, ror #18] │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffd4f7f4 │ │ │ │ svcne 0x003a1f31 │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85246ae │ │ │ │ strbmi fp, [ip], r4, lsl #30 │ │ │ │ - beq 0x12c0f0 │ │ │ │ + beq 0x12c22c │ │ │ │ @ instruction: 0xec0bfbc3 │ │ │ │ vmoveq.32 d14[0], lr │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r6], r1, lsl #20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - b 0x14e3fe4 │ │ │ │ + b 0x14e4120 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0a01 │ │ │ │ - blx 0x18c37dc │ │ │ │ - b 0xfe4af1e0 │ │ │ │ - b 0x12737f0 │ │ │ │ + blx 0x18c3918 │ │ │ │ + b 0xfe4af31c │ │ │ │ + b 0x127392c │ │ │ │ vrsubhn.i16 d16, q0, q5 │ │ │ │ adcsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s24, s28 │ │ │ │ movweq lr, #14990 @ 0x3a8e │ │ │ │ bicsle r6, r3, fp │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ @@ -229162,39 +229243,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff8cf7f4 │ │ │ │ rsbslt r1, sp, #1680 @ 0x690 │ │ │ │ strbne pc, [r0, r7, asr #6] @ │ │ │ │ - ldclcc 1, cr15, [pc], #32 @ 0xf0058 │ │ │ │ + ldclcc 1, cr15, [pc], #32 @ 0xf0194 │ │ │ │ eoreq r2, sp, #0, 12 │ │ │ │ stmdaeq pc, {r3, r8, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1473580 │ │ │ │ @ instruction: 0xf91c0700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9110201 │ │ │ │ @ instruction: 0xf04f9f01 │ │ │ │ - blx 0xfe1b385a │ │ │ │ + blx 0xfe1b3996 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12b65d0 │ │ │ │ + bl 0x12b670c │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ - b 0x14b2c70 │ │ │ │ + b 0x14b2dac │ │ │ │ svclt 0x00a42a23 │ │ │ │ @ instruction: 0xf04f4696 │ │ │ │ - ble 0x332a78 │ │ │ │ + ble 0x332bb4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ ldrmi r0, [r6], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10a │ │ │ │ - b 0x1298098 │ │ │ │ + b 0x12981d4 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ strbmi r0, [r0, #79]! @ 0x4f │ │ │ │ @ instruction: 0xb11ed1d1 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44ff8 │ │ │ │ @@ -229206,41 +229287,41 @@ │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xff38f7f4 │ │ │ │ ldrteq r1, [sp], #-3753 @ 0xfffff157 │ │ │ │ strbcc pc, [r0, r7, asr #6] @ │ │ │ │ andmi pc, r0, #88080384 @ 0x5400000 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ ands r2, sl, r0, lsl #12 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ - beq 0x12c66c │ │ │ │ + beq 0x12c7a8 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst3.8 {d16,d18,d20}, [pc], r1 │ │ │ │ @ instruction: 0x432e4300 │ │ │ │ ldrbmi fp, [r0, #709]! @ 0x2c5 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorspl pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf931d016 │ │ │ │ strcs ip, [r0, #-3842] @ 0xfffff0fe │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x42ef48 │ │ │ │ - bl 0x13764ac │ │ │ │ + bcc 0x42f084 │ │ │ │ + bl 0x13765e8 │ │ │ │ ldmne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x3aae64 │ │ │ │ + beq 0x3aafa0 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0x12c738 │ │ │ │ + bleq 0x12c874 │ │ │ │ @ instruction: 0xf000dbd2 │ │ │ │ @ instruction: 0xf6470501 │ │ │ │ @ instruction: 0xe7d873ff │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ @@ -229251,75 +229332,75 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ stmdaeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr10, cr4, {7} │ │ │ │ @ instruction: 0x07ea1f39 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svccc 0x0004f851 │ │ │ │ @ instruction: 0xf85e4692 │ │ │ │ strbmi fp, [r4], r4, lsl #30 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xac0bfbc3 │ │ │ │ - bmi 0xfe12c624 │ │ │ │ + bmi 0xfe12c760 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - beq 0x3aae2c │ │ │ │ + beq 0x3aaf68 │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r2], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14e41ec │ │ │ │ + b 0x14e4328 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x18c29e4 │ │ │ │ - b 0xfe3af3e8 │ │ │ │ - b 0x12329f8 │ │ │ │ + blx 0x18c2b20 │ │ │ │ + b 0xfe3af524 │ │ │ │ + b 0x1232b34 │ │ │ │ vabal.u8 q8, d0, d9 │ │ │ │ ldrmi r1, [r6, #15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - beq 0x42aa24 │ │ │ │ + beq 0x42ab60 │ │ │ │ movweq lr, #14986 @ 0x3a8a │ │ │ │ bicle r6, pc, fp │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x001af7f4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47420 │ │ │ │ + bl 0xfec4755c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 4, pc, cr8, cr4, {7} @ │ │ │ │ stmdbls r1, {r9, fp, ip, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xf0244 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xf0380 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbeq r3, [r3, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf41 │ │ │ │ @ instruction: 0xf8913000 │ │ │ │ - blx 0x1e825a │ │ │ │ + blx 0x1e8396 │ │ │ │ @ instruction: 0xf881ee04 │ │ │ │ ldrmi lr, [r4] │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44030 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47478 │ │ │ │ + bl 0xfec475b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mrc2 7, 2, pc, cr8, cr4, {7} │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229331,68 +229412,68 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000bebd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec474dc │ │ │ │ + bl 0xfec47618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ mcr2 7, 1, pc, cr6, cr4, {7} @ │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b7f18 │ │ │ │ + blx 0x18b8054 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andne pc, r3, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, lr, asr #17 │ │ │ │ ldrtmi sp, [r8], -r9, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be89 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47544 │ │ │ │ + bl 0xfec47680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ ldc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ @ instruction: 0xf1049901 │ │ │ │ - blls 0xff75c │ │ │ │ + blls 0xff898 │ │ │ │ andeq pc, pc, #4, 2 │ │ │ │ @ instruction: 0xf10c3901 │ │ │ │ tstcc r1, r1, lsl #24 │ │ │ │ @ instruction: 0xf3c007c4 │ │ │ │ svclt 0x0041004f │ │ │ │ mulmi r0, ip, r8 │ │ │ │ mul r0, r1, r8 │ │ │ │ vmlacc.f64 d15, d14, d4 │ │ │ │ and pc, r0, r1, lsl #17 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 7, 2, APSR_nzcv, cr12, cr4, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4759c │ │ │ │ + bl 0xfec476d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ stc2l 7, cr15, [r6, #976] @ 0x3d0 │ │ │ │ vfmane.f64 d9, d1, d1 │ │ │ │ strcc r1, [lr, #-3756] @ 0xfffff154 │ │ │ │ svc 0x0002f831 │ │ │ │ @ instruction: 0xf834b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ @@ -229404,26 +229485,26 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f440f0 │ │ │ │ svclt 0x0000be2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47600 │ │ │ │ + bl 0xfec4773c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ vmax.s8 d20, d13, d7 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ movwls r0, #5683 @ 0x1633 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ @ instruction: 0xf1a49b01 │ │ │ │ svcne 0x002c0e04 │ │ │ │ @ instruction: 0xf85e350c │ │ │ │ - blx 0x18b803c │ │ │ │ + blx 0x18b8178 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ adcmi ip, r5, #60 @ 0x3c │ │ │ │ andcc pc, r1, #2048 @ 0x800 │ │ │ │ andeq lr, r1, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -229436,31 +229517,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ andslt fp, lr, #131 @ 0x83 │ │ │ │ strmi r2, [r7], -r0, lsl #10 │ │ │ │ ldrmi r1, [r0], ip, lsl #30 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr, #-976] @ 0xfffffc30 │ │ │ │ - blmi 0x12c5c8 │ │ │ │ + blmi 0x12c704 │ │ │ │ strtmi r4, [sl], r9, lsr #12 │ │ │ │ @ instruction: 0x468446b6 │ │ │ │ @ instruction: 0xf9389701 │ │ │ │ - blx 0x18bc520 │ │ │ │ + blx 0x18bc65c │ │ │ │ @ instruction: 0xf854f28c │ │ │ │ tstcc r1, r4, lsl #30 │ │ │ │ eorsvs pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [lr, -r3, lsl #23] │ │ │ │ - b 0xfe0f681c │ │ │ │ + b 0xfe0f6958 │ │ │ │ cmnmi pc, r3, lsl #4 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0x181a28 │ │ │ │ - b 0xfe170cd8 │ │ │ │ + b 0x181b64 │ │ │ │ + b 0xfe170e14 │ │ │ │ svclt 0x00010200 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf00c4042 │ │ │ │ eorsmi r0, r2, r1, lsl #6 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ tstmi sp, #66 @ 0x42 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ @@ -229474,53 +229555,53 @@ │ │ │ │ svclt 0x0000bda9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ @ instruction: 0xf04ffd11 │ │ │ │ @ instruction: 0xf1a40e00 │ │ │ │ ldrbtmi r0, [r2], -r8, lsl #2 │ │ │ │ strls r4, [r1, #-1778] @ 0xfffff90e │ │ │ │ @ instruction: 0xf859b2c5 │ │ │ │ @ instruction: 0xf8513032 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f3540 │ │ │ │ + bl 0x2f367c │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8d16864 │ │ │ │ - blx 0xfe25c562 │ │ │ │ + blx 0xfe25c69e │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ eorle r4, r0, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe240750 │ │ │ │ + b 0xfe24088c │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ - b 0x14776c0 │ │ │ │ + b 0x14777fc │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ andcs r2, r1, #15 │ │ │ │ stmib r1, {r1, r8, r9, fp, sp}^ │ │ │ │ bicsle r7, r5, r0, lsl #10 │ │ │ │ @ instruction: 0xf1be9d01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ movtpl pc, #1285 @ 0x505 @ │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbd57 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b41ec │ │ │ │ - b 0x12b19c0 │ │ │ │ - b 0x1f21c8 │ │ │ │ + b 0xfe3b4328 │ │ │ │ + b 0x12b1afc │ │ │ │ + b 0x1f2304 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -229528,15 +229609,15 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl r6 │ │ │ │ andslt r4, sp, #136, 12 @ 0x8800000 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4622fcb1 │ │ │ │ @ instruction: 0xf1a82400 │ │ │ │ vcgt.s8 d16, d13, d4 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf1080933 │ │ │ │ @ instruction: 0xf04f080c │ │ │ │ strtmi r4, [r2], r0, lsl #22 │ │ │ │ strls r4, [r1], -lr, lsr #13 │ │ │ │ @ instruction: 0x1002f9b2 │ │ │ │ @ instruction: 0xf853b2c5 │ │ │ │ @ instruction: 0xf04f6f04 │ │ │ │ @@ -229547,15 +229628,15 @@ │ │ │ │ svclt 0x00084557 │ │ │ │ svclt 0x00094559 │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbsmi r4, r1, r1, ror r0 │ │ │ │ stceq 3, cr15, [r0], {192} @ 0xc0 │ │ │ │ eormi fp, r9, r5, lsl pc │ │ │ │ submi r4, lr, r9, lsr #32 │ │ │ │ - b 0x1200774 │ │ │ │ + b 0x12008b0 │ │ │ │ vraddhn.i16 d16, q0, q6 │ │ │ │ ldrmi r1, [r8, #15] │ │ │ │ bicsle r6, fp, lr, lsl r0 │ │ │ │ tstlt ip, r1, lsl #28 │ │ │ │ movtpl pc, #1286 @ 0x506 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ @@ -229563,34 +229644,34 @@ │ │ │ │ ldcllt 7, cr15, [r6], #976 @ 0x3d0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f49300 │ │ │ │ tstpcs r0, pc, asr ip @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a64622 │ │ │ │ strmi r0, [sl], r8, lsl #28 │ │ │ │ stmdbeq r8, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ sbclt r9, r5, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf85e6853 │ │ │ │ @ instruction: 0xf04f7f08 │ │ │ │ - bl 0x2f36a4 │ │ │ │ + bl 0x2f37e0 │ │ │ │ @ instruction: 0xf85804c5 │ │ │ │ stcls 0, cr6, [r0, #-212] @ 0xffffff2c │ │ │ │ @ instruction: 0xf8de6864 │ │ │ │ - blx 0xfe25c6c6 │ │ │ │ + blx 0xfe25c802 │ │ │ │ @ instruction: 0xf1b53503 │ │ │ │ svclt 0x00084f80 │ │ │ │ andsle r4, lr, r3, asr r5 │ │ │ │ ldrdmi r1, [sp, #-139]! @ 0xffffff75 │ │ │ │ - b 0xfe2408b4 │ │ │ │ + b 0xfe2409f0 │ │ │ │ eorsmi r0, r3, fp, lsl #10 │ │ │ │ subsmi r4, pc, r5, lsr #32 │ │ │ │ streq lr, [fp, #-2693] @ 0xfffff57b │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ ldrbmi r3, [r1, #520]! @ 0x208 │ │ │ │ strvc lr, [r0, #-2510] @ 0xfffff632 │ │ │ │ @@ -229598,47 +229679,47 @@ │ │ │ │ @ instruction: 0xf505b119 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4628621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ @ instruction: 0xf06fbca7 │ │ │ │ @ instruction: 0xf0104500 │ │ │ │ - b 0xfe3b434c │ │ │ │ - b 0x12b1b20 │ │ │ │ - b 0x1f2328 │ │ │ │ + b 0xfe3b4488 │ │ │ │ + b 0x12b1c5c │ │ │ │ + b 0x1f2464 │ │ │ │ svclt 0x00180405 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ streq lr, [fp, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r7, r0, lsl #24] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f44698 │ │ │ │ svcne 0x0022fc01 │ │ │ │ strmi r2, [r4], r0, lsl #8 │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12c918 │ │ │ │ + blmi 0x12ca54 │ │ │ │ @ instruction: 0xf9389501 │ │ │ │ - blx 0x18b47e4 │ │ │ │ + blx 0x18b4920 │ │ │ │ @ instruction: 0xf937f38c │ │ │ │ andcc r5, r1, r0, lsr #32 │ │ │ │ eorsvs pc, r3, lr, asr r8 @ │ │ │ │ svccc 0x0004f852 │ │ │ │ strne pc, [r5, #-2945] @ 0xfffff47f │ │ │ │ cmnmi sp, r9, asr #16 │ │ │ │ svclt 0x0008454d │ │ │ │ svclt 0x00154551 │ │ │ │ - b 0xfe1c08ec │ │ │ │ + b 0xfe1c0a28 │ │ │ │ eorsmi r0, r1, fp, lsl #2 │ │ │ │ svclt 0x00154031 │ │ │ │ submi r4, fp, fp, asr #32 │ │ │ │ @ instruction: 0xf00c2100 │ │ │ │ movwmi r0, #49409 @ 0xc101 │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andsvs r2, r3, r4, lsl #16 │ │ │ │ @@ -229655,77 +229736,77 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ ldrmi r4, [r1], r4, lsl #12 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ andcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ vmin.s8 d20, d29, d6 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ strls r0, [r1], #-1843 @ 0xfffff8cd │ │ │ │ eorscc pc, lr, r6, asr r8 @ │ │ │ │ - blx 0xfe12f174 │ │ │ │ + blx 0xfe12f2b0 │ │ │ │ eorsmi pc, lr, r9, asr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcpl 0x0008f851 │ │ │ │ eorslt pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x4c03fb84 │ │ │ │ biceq lr, sl, #7168 @ 0x1c00 │ │ │ │ svcmi 0x0080f1bc │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ eorle r6, r4, fp, asr #16 │ │ │ │ - bl 0x13f6cb4 │ │ │ │ + bl 0x13f6df0 │ │ │ │ rsbmi r0, ip, ip, lsl #24 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ streq lr, [fp], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c0aea0c │ │ │ │ - b 0xfe4009e8 │ │ │ │ + b 0xfe400b24 │ │ │ │ stmib r1, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf10e4300 │ │ │ │ - b 0x1171448 │ │ │ │ + b 0x1171584 │ │ │ │ vsubl.u8 q8, d0, d8 │ │ │ │ @ instruction: 0xf04f200f │ │ │ │ - blcs 0x174054 │ │ │ │ + blcs 0x174190 │ │ │ │ stcls 1, cr13, [r1], {206} @ 0xce │ │ │ │ @ instruction: 0xf504b11a │ │ │ │ @ instruction: 0xf8c35340 │ │ │ │ strtmi lr, [r0], -r0, lsr #32 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f44ff0 │ │ │ │ - b 0x13df830 │ │ │ │ + b 0x13df96c │ │ │ │ @ instruction: 0xf06f0405 │ │ │ │ subsmi r4, sp, r0, lsl #10 │ │ │ │ svceq 0x0011f010 │ │ │ │ streq lr, [sl, #-2565] @ 0xfffff5fb │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - b 0xfe1b2888 │ │ │ │ + b 0xfe1b29c4 │ │ │ │ svclt 0x00080305 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7d5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ stmdaeq r2, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ae882 │ │ │ │ + blx 0x13ae9be │ │ │ │ strcs r1, [r0], #-3873 @ 0xfffff0df │ │ │ │ - cdpvs 2, 5, cr15, cr8, cr13, {2} │ │ │ │ + cdpvc 2, 10, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f3702 │ │ │ │ strtmi r4, [r1], r0, lsl #20 │ │ │ │ - blmi 0x12ca84 │ │ │ │ + blmi 0x12cbc0 │ │ │ │ strls r4, [r1, #-1700] @ 0xfffff95c │ │ │ │ eorcc pc, ip, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf937b2c2 │ │ │ │ @ instruction: 0xf10c502c │ │ │ │ @ instruction: 0xf85e0c01 │ │ │ │ @ instruction: 0xf8516032 │ │ │ │ - blx 0xfe1bc4f6 │ │ │ │ + blx 0xfe1bc632 │ │ │ │ ldmne fp, {r0, r2, r8, sl, ip, sp}^ │ │ │ │ strbmi r4, [sp, #-365] @ 0xfffffe93 │ │ │ │ ldrbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ subsmi fp, r3, r5, lsl pc │ │ │ │ movweq lr, #47746 @ 0xba82 │ │ │ │ eorsmi r4, r3, r3, lsr r0 │ │ │ │ subsmi fp, sl, r5, lsl pc │ │ │ │ @@ -229744,22 +229825,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r7], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmdaeq r4, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfffae920 │ │ │ │ + blx 0xfffaea5c │ │ │ │ vhsub.s8 d18, d13, d0 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf1a50933 │ │ │ │ strcc r0, [r4, -r8, lsl #2] │ │ │ │ strls r4, [r1], #-1684 @ 0xfffff96c │ │ │ │ eorsmi pc, ip, r8, asr r8 @ │ │ │ │ - blx 0xfe12f2e8 │ │ │ │ + blx 0xfe12f424 │ │ │ │ eorsvs pc, ip, r7, asr r8 @ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcpl 0x0008f851 │ │ │ │ biceq lr, sl, #9216 @ 0x2400 │ │ │ │ eorslt pc, sl, r9, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ @@ -229778,128 +229859,128 @@ │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ bicsle r2, r1, r2, lsl #22 │ │ │ │ tstlt sl, r1, lsl #24 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ eorgt pc, r0, r3, asr #17 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfae9a8 │ │ │ │ + bllt 0xfaeae4 │ │ │ │ streq lr, [r5], #-2635 @ 0xfffff5b5 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf010405d │ │ │ │ - b 0x23462c │ │ │ │ + b 0x234768 │ │ │ │ svclt 0x0018050a │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrb r0, [r5, r0, lsl #28] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xfe6ae9e8 │ │ │ │ + blx 0xfe6aeb24 │ │ │ │ cdpne 2, 6, cr11, cr10, cr3, {7} │ │ │ │ @ instruction: 0xf0044631 │ │ │ │ @ instruction: 0xf10604f8 │ │ │ │ @ instruction: 0xf1c30e10 │ │ │ │ andcc r0, r1, #8, 10 @ 0x2000000 │ │ │ │ movwlt r4, #13980 @ 0x369c │ │ │ │ teqeq lr, r7, lsl r8 │ │ │ │ ldrne lr, [r7], -r6, asr #20 │ │ │ │ - b 0x14dd618 │ │ │ │ + b 0x14dd754 │ │ │ │ rscseq r0, r6, r6, asr #24 │ │ │ │ mcrreq 0, 0, pc, r4, cr12 @ │ │ │ │ ldrbteq pc, [r7], -r6, lsr #32 @ │ │ │ │ stmiaeq r7!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ @ instruction: 0xf008107f │ │ │ │ @ instruction: 0xf0070611 │ │ │ │ - b 0x13f26e4 │ │ │ │ - b 0x13f3a78 │ │ │ │ - blx 0x18b3a80 │ │ │ │ - blx 0xc2fc98 │ │ │ │ + b 0x13f2820 │ │ │ │ + b 0x13f3bb4 │ │ │ │ + blx 0x18b3bbc │ │ │ │ + blx 0xc2fdd4 │ │ │ │ rscslt pc, r6, #5242880 @ 0x500000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x07c646b4 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ strmi r0, [lr, #79] @ 0x4f │ │ │ │ @ instruction: 0x4648d1d1 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xff8aea60 │ │ │ │ + blt 0xff8aeb9c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sp, lsl r6 │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0xf7f44683 │ │ │ │ rsclt pc, fp, #307200 @ 0x4b000 │ │ │ │ vceq.f32 d17, d31, d17 │ │ │ │ @ instruction: 0xf6cf07f0 │ │ │ │ vaba.s8 , , │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf6480433 │ │ │ │ @ instruction: 0xf6cf0688 │ │ │ │ @ instruction: 0xf00576ff │ │ │ │ @ instruction: 0xf1c305f0 │ │ │ │ @ instruction: 0xf1a80910 │ │ │ │ @ instruction: 0xf1080e02 │ │ │ │ @ instruction: 0xf8cd020e │ │ │ │ @ instruction: 0xf640b004 │ │ │ │ @ instruction: 0xf10e780f │ │ │ │ ldrmi r0, [ip], r2, lsl #28 │ │ │ │ @ instruction: 0xf8beb353 │ │ │ │ vhadd.s8 d28, d4, d0 │ │ │ │ - blx 0xfe803804 │ │ │ │ + blx 0xfe803940 │ │ │ │ @ instruction: 0xf3ccfc9c │ │ │ │ - b 0x2b7328 │ │ │ │ - b 0x377b30 │ │ │ │ - b 0x13f3324 │ │ │ │ - blx 0x8b3b30 │ │ │ │ - b 0x3ef53c │ │ │ │ - b 0x273840 │ │ │ │ - b 0x13b3e44 │ │ │ │ + b 0x2b7464 │ │ │ │ + b 0x377c6c │ │ │ │ + b 0x13f3460 │ │ │ │ + blx 0x8b3c6c │ │ │ │ + b 0x3ef678 │ │ │ │ + b 0x27397c │ │ │ │ + b 0x13b3f80 │ │ │ │ vqdmulh.s d16, d1, d12 │ │ │ │ - b 0x3f7b60 │ │ │ │ - b 0x13b3e88 │ │ │ │ + b 0x3f7c9c │ │ │ │ + b 0x13b3fc4 │ │ │ │ @ instruction: 0xf2420c0c │ │ │ │ - b 0x3bb7b0 │ │ │ │ - b 0x13f3494 │ │ │ │ - blx 0x8b3b58 │ │ │ │ - blx 0xc2fd64 │ │ │ │ - blx 0x8ef35c │ │ │ │ + b 0x3bb8ec │ │ │ │ + b 0x13f35d0 │ │ │ │ + blx 0x8b3c94 │ │ │ │ + blx 0xc2fea0 │ │ │ │ + blx 0x8ef498 │ │ │ │ vstrcs s30, [r0, #-552] @ 0xfffffdd8 │ │ │ │ ldrbmi fp, [r4], r8, lsl #30 │ │ │ │ - blx 0xfe12f4c0 │ │ │ │ + blx 0xfe12f5fc │ │ │ │ vsli.64 d20, d6, #0 │ │ │ │ @ instruction: 0xf854008f │ │ │ │ @ instruction: 0xf831b03a │ │ │ │ - b 0x41c75c │ │ │ │ - b 0xb73b84 │ │ │ │ - b 0x1373388 │ │ │ │ + b 0x41c898 │ │ │ │ + b 0xb73cc0 │ │ │ │ + b 0x13734c4 │ │ │ │ @ instruction: 0xf8a10a0c │ │ │ │ @ instruction: 0xd1bea000 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1caeb40 │ │ │ │ + blt 0x1caec7c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ pkhbtmi r4, r2, r7, lsl #12 │ │ │ │ @ instruction: 0xf9dcf7f4 │ │ │ │ rscslt r1, r4, #33, 30 @ 0x84 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr7, {5} │ │ │ │ andeq pc, ip, #-1073741823 @ 0xc0000001 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ strbteq pc, [r0], r6 @ │ │ │ │ streq pc, [r0, -r4, asr #3]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ teqlt ip, #164, 12 @ 0xa400000 │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r3], {147} @ 0x93 @ │ │ │ │ @@ -229912,32 +229993,32 @@ │ │ │ │ ldmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r2!, {r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacc r4, {r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00300db │ │ │ │ - b 0x13fda10 │ │ │ │ - b 0x13f3c14 │ │ │ │ - blx 0xbf3c04 │ │ │ │ + b 0x13fdb4c │ │ │ │ + b 0x13f3d50 │ │ │ │ + blx 0xbf3d40 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr7, {0} │ │ │ │ ldrmi fp, [ip], r8, lsl #30 │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4021d0 │ │ │ │ - blx 0x18b182c │ │ │ │ + b 0xfe40230c │ │ │ │ + blx 0x18b1968 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - b 0x1e0d08 │ │ │ │ - b 0xfe1b184c │ │ │ │ + b 0x1e0e44 │ │ │ │ + b 0xfe1b1988 │ │ │ │ andvs r0, fp, r8, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r2, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x52ebfc │ │ │ │ + blt 0x52ed38 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47e34 │ │ │ │ + bl 0xfec47f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -229953,43 +230034,43 @@ │ │ │ │ strtmi pc, [r0], -fp, ror #19 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47e94 │ │ │ │ + bl 0xfec47fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, r8, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf831d017 │ │ │ │ - blx 0xff423ce2 │ │ │ │ + blx 0xff423e1e │ │ │ │ vabal.u8 q10, d16, d14 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ea469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f9b3 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f0f42 │ │ │ │ + blx 0xff3f107e │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ @@ -230009,46 +230090,46 @@ │ │ │ │ @ instruction: 0x4620f97b │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47f74 │ │ │ │ + bl 0xfec480b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f49101 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d016 │ │ │ │ - blx 0xff288e3e │ │ │ │ + blx 0xff288f7a │ │ │ │ vabal.u8 q10, d0, d2 │ │ │ │ - blcs 0x1f4df4 │ │ │ │ + blcs 0x1f4f30 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -sl, ror #15 │ │ │ │ @ instruction: 0xf944f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff282856 │ │ │ │ + blx 0xff282992 │ │ │ │ ldrb r4, [r5, r2, lsl #10] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47ff0 │ │ │ │ + bl 0xfec4812c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230088,304 +230169,304 @@ │ │ │ │ @ instruction: 0x4620f8dd │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec480b0 │ │ │ │ + bl 0xfec481ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ ldmib sp, {r0, r6, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #1286 @ 0x506 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf931d00d │ │ │ │ @ instruction: 0xf013c013 │ │ │ │ @ instruction: 0xf9320f01 │ │ │ │ - blx 0xfe428f2e │ │ │ │ + blx 0xfe42906a │ │ │ │ andsle ip, r6, lr, lsl #28 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ - bl 0x1a4287c │ │ │ │ + bl 0x1a429b8 │ │ │ │ movwcc r0, #5390 @ 0x150e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, lsr #17 │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bl 0x6204d4 │ │ │ │ + bl 0x620610 │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ strbtmi r0, [r4], -r1, lsl #6 │ │ │ │ streq lr, [r5, #-2894] @ 0xfffff4b2 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48130 │ │ │ │ + bl 0xfec4826c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f42100 │ │ │ │ stmdbls r1, {r0, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib sp, {r9, fp, ip, pc}^ │ │ │ │ tstcc r2, r6, lsl #10 │ │ │ │ @ instruction: 0xf10c3a02 │ │ │ │ @ instruction: 0xf0100301 │ │ │ │ andle r0, lr, r1, lsl #30 │ │ │ │ ands pc, r3, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf931d01d │ │ │ │ - blx 0xfe423f7e │ │ │ │ - bl 0xfee247a8 │ │ │ │ - bl 0x1a33fa4 │ │ │ │ + blx 0xfe4240ba │ │ │ │ + bl 0xfee248e4 │ │ │ │ + bl 0x1a340e0 │ │ │ │ strbtmi r0, [r4], -lr, lsl #28 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7e4469c │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620f85f │ │ │ │ andlt r4, r2, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf831bd70 │ │ │ │ @ instruction: 0xf3c0cb02 │ │ │ │ - blx 0xff3f11ea │ │ │ │ + blx 0xff3f1326 │ │ │ │ ldrmi r4, [ip], lr, lsl #11 │ │ │ │ svclt 0x0000e7cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xffbaf7f3 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ strbeq r2, [r7, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d50c │ │ │ │ @ instruction: 0xf8526023 │ │ │ │ - blx 0xfe28d076 │ │ │ │ + blx 0xfe28d1b2 │ │ │ │ ldrbeq ip, [lr, r7, lsl #28] │ │ │ │ - bl 0xfee2644c │ │ │ │ - bl 0x1a34024 │ │ │ │ + bl 0xfee26588 │ │ │ │ + bl 0x1a34160 │ │ │ │ strbtmi r0, [r4], -lr, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1f503c │ │ │ │ + blcs 0x1f5178 │ │ │ │ strbmi sp, [r0], -fp, ror #3 │ │ │ │ @ instruction: 0xf822f7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bl 0x6117e0 │ │ │ │ + bl 0x61191c │ │ │ │ @ instruction: 0xf1030c0c │ │ │ │ - bl 0x1471c2c │ │ │ │ + bl 0x1471d68 │ │ │ │ strbtmi r0, [r4], -r5, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4823c │ │ │ │ + bl 0xfec48378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a64508 │ │ │ │ stmdbls r1, {r2, r9, sl, fp} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [lr, #-1986] @ 0xfffff83e │ │ │ │ eorcs pc, r3, lr, asr r8 @ │ │ │ │ streq pc, [r8], -r1, lsr #3 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf856d01a │ │ │ │ - blx 0xfe189106 │ │ │ │ - bne 0xfe97c094 │ │ │ │ - bl 0x1a428d0 │ │ │ │ + blx 0xfe189242 │ │ │ │ + bne 0xfe97c1d0 │ │ │ │ + bl 0x1a42a0c │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ - blcs 0x1f50c4 │ │ │ │ + blcs 0x1f5200 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r8], -r6, ror #15 │ │ │ │ @ instruction: 0xffdcf7f3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, r3, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff282b26 │ │ │ │ + blx 0xff282c62 │ │ │ │ ldrb r4, [r1, r2, lsl #10] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec482c0 │ │ │ │ + bl 0xfec483fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff38f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf1e │ │ │ │ @ instruction: 0xf912ec01 │ │ │ │ - blx 0x8a40fe │ │ │ │ + blx 0x8a423a │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xffa4f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48320 │ │ │ │ + bl 0xfec4845c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0xff08f7f3 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x8a0e76 │ │ │ │ + blx 0x8a0fb2 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ qsub16mi pc, r0, r5 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48380 │ │ │ │ + bl 0xfec484bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 6, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x260ed6 │ │ │ │ + blx 0x261012 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r5, asr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483e0 │ │ │ │ + bl 0xfec4851c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 5, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf1e │ │ │ │ @ instruction: 0xf812ec01 │ │ │ │ - blx 0x8a421e │ │ │ │ + blx 0x8a435a │ │ │ │ addmi r4, fp, #12, 8 @ 0xc000000 │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ @ instruction: 0xff14f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48440 │ │ │ │ + bl 0xfec4857c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 3, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044008f │ │ │ │ andscc pc, ip, r1, lsr r8 @ │ │ │ │ ands pc, ip, r2, lsr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x4a0f96 │ │ │ │ + blx 0x4a10d2 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r5, ror #29 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec484a0 │ │ │ │ + bl 0xfec485dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mcr2 7, 2, pc, cr8, cr3, {7} @ │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c007c3 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blx 0x260ff6 │ │ │ │ + blx 0x261132 │ │ │ │ @ instruction: 0xf1bc4403 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620feb5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48500 │ │ │ │ + bl 0xfec4863c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ mrc2 7, 0, pc, cr8, cr3, {7} │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ and pc, ip, r1, lsl r9 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea20f94 │ │ │ │ + bl 0xfea210d0 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc004f │ │ │ │ @@ -230394,28 +230475,28 @@ │ │ │ │ @ instruction: 0x4620fe79 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48578 │ │ │ │ + bl 0xfec486b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ ldc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r2, #-1987] @ 0xfffff83d │ │ │ │ ands pc, ip, r1, lsr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ andscc pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 11, 0, pc, cr3, cr14, {0} @ │ │ │ │ - bl 0xfea2100c │ │ │ │ + bl 0xfea21148 │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c4474 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ec │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ @@ -230424,28 +230505,28 @@ │ │ │ │ @ instruction: 0x4620fe3d │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec485f0 │ │ │ │ + bl 0xfec4872c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r6, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r0, #972]! @ 0x3cc │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrle r0, [r1, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r1, asr r8 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ eorpl pc, ip, r2, asr r8 @ │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - bne 0xffa21084 │ │ │ │ + bne 0xffa211c0 │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrmi r1, [ip], #-15 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [sp], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @@ -230453,91 +230534,91 @@ │ │ │ │ mcr2 7, 0, pc, cr2, cr3, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48664 │ │ │ │ + bl 0xfec487a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4c80 │ │ │ │ - bcc 0x13d888 │ │ │ │ + bls 0xf4dbc │ │ │ │ + bcc 0x13d9c4 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x8ac4a6 │ │ │ │ + blx 0x8ac5e2 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2l 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16f910 │ │ │ │ + bl 0x16fa4c │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec486e0 │ │ │ │ + bl 0xfec4881c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4cfc │ │ │ │ - bcc 0x17d908 │ │ │ │ + bls 0xf4e38 │ │ │ │ + bcc 0x17da44 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf831d018 │ │ │ │ - blx 0x8ac52a │ │ │ │ + blx 0x8ac666 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ stc2 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af60c │ │ │ │ + bl 0x1af748 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4875c │ │ │ │ + bl 0xfec48898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x245646 │ │ │ │ + blx 0x245782 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fd51 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230546,91 +230627,91 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec487d8 │ │ │ │ + bl 0xfec48914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4df4 │ │ │ │ - bcc 0x13d9fc │ │ │ │ + bls 0xf4f30 │ │ │ │ + bcc 0x13db38 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andcc pc, ip, r2, lsl r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf911d018 │ │ │ │ - blx 0x4ac61a │ │ │ │ + blx 0x4ac756 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ svceq 0x0010f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x16fa84 │ │ │ │ + bl 0x16fbc0 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48854 │ │ │ │ + bl 0xfec48990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ - bls 0xf4e70 │ │ │ │ - bcc 0x17da7c │ │ │ │ + bls 0xf4fac │ │ │ │ + bcc 0x17dbb8 │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ andscc pc, ip, r2, lsr r9 @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf931d018 │ │ │ │ - blx 0x4ac69e │ │ │ │ + blx 0x4ac7da │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ svceq 0x0008f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ strtmi lr, [r8], -sl, ror #15 │ │ │ │ ldc2l 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - bl 0x1af780 │ │ │ │ + bl 0x1af8bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [r3], #-2846 @ 0xfffff4e2 │ │ │ │ ldrb r4, [r5, r6, ror #13] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec488d0 │ │ │ │ + bl 0xfec48a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0], #-972 @ 0xfffffc34 │ │ │ │ svcne 0x002a9901 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ streq pc, [r8, #-417] @ 0xfffffe5f │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf855d017 │ │ │ │ - blx 0x2457ba │ │ │ │ + blx 0x2458f6 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fc97 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -230639,27 +230720,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bd70 │ │ │ │ vaddl.u8 , d0, d28 │ │ │ │ strbtmi r1, [r6], pc │ │ │ │ strmi pc, [r3], #-2821 @ 0xfffff4fb │ │ │ │ svclt 0x0000e7d4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4894c │ │ │ │ + bl 0xfec48a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf852d513 │ │ │ │ @ instruction: 0xf851602e │ │ │ │ - blx 0xfe1bd832 │ │ │ │ - beq 0x880794 │ │ │ │ + blx 0xfe1bd96e │ │ │ │ + beq 0x8808d0 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [ip], -r6, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c199b │ │ │ │ ldmdbne fp, {sl, fp} │ │ │ │ streq lr, [ip, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf10e461c │ │ │ │ @@ -230670,15 +230751,15 @@ │ │ │ │ @ instruction: 0x4620fc51 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec489c8 │ │ │ │ + bl 0xfec48b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ @@ -230689,18 +230770,18 @@ │ │ │ │ @ instruction: 0xf01e0608 │ │ │ │ eorle r0, r7, r1, lsl #30 │ │ │ │ eorvs pc, ip, r6, asr r8 @ │ │ │ │ strcc pc, [r6], -r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s12, s28 │ │ │ │ - bl 0x8760ec │ │ │ │ + bl 0x876228 │ │ │ │ @ instruction: 0xf1460e03 │ │ │ │ - bl 0x87301c │ │ │ │ - bl 0x1235030 │ │ │ │ + bl 0x873158 │ │ │ │ + bl 0x123516c │ │ │ │ ldrbtmi r0, [r4], -r6, lsl #10 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ strbtmi sp, [r6], r1 │ │ │ │ @ instruction: 0x4638e7d9 │ │ │ │ stc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @@ -230708,23 +230789,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ eorvs pc, ip, r1, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vmlacc.f64 d15, d22, d3 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x1276760 │ │ │ │ - b 0x14cb09c │ │ │ │ + b 0x127689c │ │ │ │ + b 0x14cb1d8 │ │ │ │ ldmibne fp, {r1, r2, r3, r5, r9, sl, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237cdc │ │ │ │ + bl 0x1237e18 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ ldr r4, [r6, r6, ror #13]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48a80 │ │ │ │ + bl 0xfec48bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r8, lsl #10 │ │ │ │ ldrdcs lr, [r0, -sp] │ │ │ │ @@ -230740,70 +230821,70 @@ │ │ │ │ andscs lr, r0, r5, asr #22 │ │ │ │ streq lr, [ip], #-2835 @ 0xfffff4ed │ │ │ │ streq pc, [r0, #-320] @ 0xfffffec0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ svceq 0x0004f1be │ │ │ │ ldrtmi sp, [r8], -r2, ror #3 │ │ │ │ - blx 0xfeeaf8ae │ │ │ │ + blx 0xfeeaf9ea │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48afc │ │ │ │ + bl 0xfec48c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f32100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f4508 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ strbeq r2, [r3, r0, lsl #2] │ │ │ │ @ instruction: 0xf851d51c │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8520f01 │ │ │ │ - blx 0xfe1c99de │ │ │ │ + blx 0xfe1c9b1a │ │ │ │ @ instruction: 0xd1273e06 │ │ │ │ vmov.i16 d16, #48640 @ 0xbe00 │ │ │ │ - b 0x1276838 │ │ │ │ + b 0x1276974 │ │ │ │ vrsubhn.i16 d22, q0, q7 │ │ │ │ ldmibne fp, {r0, r1, r2, r3, ip} │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ - bl 0x1237db8 │ │ │ │ + bl 0x1237ef4 │ │ │ │ ldrmi r0, [ip], -lr, lsl #10 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [r2], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ - blx 0x1d2f93a │ │ │ │ + blx 0x1d2fa76 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf10c425b │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ - bl 0x1c759c8 │ │ │ │ - beq 0x8752c8 │ │ │ │ + bl 0x1c75b04 │ │ │ │ + beq 0x875404 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strvs lr, [lr], -r6, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18f6 │ │ │ │ ldmdbne r6!, {r9, sl, fp} │ │ │ │ streq lr, [lr, #-2885] @ 0xfffff4bb │ │ │ │ @ instruction: 0xf1bc4634 │ │ │ │ @ instruction: 0xd1b40f04 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48bbc │ │ │ │ + bl 0xfec48cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcne 0x00324508 │ │ │ │ strcs r9, [r0], -r1, lsl #18 │ │ │ │ @@ -230815,15 +230896,15 @@ │ │ │ │ eorvs pc, lr, ip, asr r8 @ │ │ │ │ strgt pc, [r6], -r3, lsl #23 │ │ │ │ stceq 1, cr15, [r0], {220} @ 0xdc │ │ │ │ strbeq lr, [r6], -r6, ror #22 │ │ │ │ tstcs ip, #323584 @ 0x4f000 │ │ │ │ stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ movwvs lr, #27203 @ 0x6a43 │ │ │ │ - bl 0x5b62e4 │ │ │ │ + bl 0x5b6420 │ │ │ │ @ instruction: 0xf146030c │ │ │ │ ldmdbne fp, {r9, sl} │ │ │ │ streq lr, [r6, #-2885] @ 0xfffff4bb │ │ │ │ vmov.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ @ instruction: 0xe7d74676 │ │ │ │ @@ -230831,151 +230912,151 @@ │ │ │ │ strtmi pc, [r0], -pc, lsl #22 │ │ │ │ andlt r4, r3, r9, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf851bdf0 │ │ │ │ vaddl.u8 q11, d0, d30 │ │ │ │ - blx 0xfe1b5a8a │ │ │ │ - b 0x14bf268 │ │ │ │ + blx 0xfe1b5bc6 │ │ │ │ + b 0x14bf3a4 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13f6958 │ │ │ │ + b 0x13f6a94 │ │ │ │ eorsne r6, r6, #1536 @ 0x600 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - bl 0x1237ed4 │ │ │ │ + bl 0x1238010 │ │ │ │ ldrmi r0, [ip], -r6, lsl #10 │ │ │ │ @ instruction: 0xe7b34676 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48c78 │ │ │ │ + bl 0xfec48db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @ instruction: 0x2c01f911 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xff52fa78 │ │ │ │ + blx 0xff52fbb4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48cc8 │ │ │ │ + bl 0xfec48e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ @ instruction: 0x2c02f931 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfeb2fac8 │ │ │ │ + blx 0xfeb2fc04 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d18 │ │ │ │ + bl 0xfec48e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xfe12fb18 │ │ │ │ + blx 0xfe12fc54 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d68 │ │ │ │ + bl 0xfec48ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ stccs 8, cr15, [r1], {17} │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x172fb68 │ │ │ │ + blx 0x172fca4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48db8 │ │ │ │ + bl 0xfec48ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d2 │ │ │ │ svclt 0x0044008f │ │ │ │ stccs 8, cr15, [r2], {49} @ 0x31 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0xd2fbb8 │ │ │ │ + blx 0xd2fcf4 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e08 │ │ │ │ + bl 0xfec48f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ vaddw.u8 q8, q0, d4 │ │ │ │ svclt 0x0044100f │ │ │ │ stccs 8, cr15, [r4], {81} @ 0x51 │ │ │ │ addsmi r1, r9, #164, 16 @ 0xa40000 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ - blx 0x32fc08 │ │ │ │ + blx 0x32fd44 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48e58 │ │ │ │ + bl 0xfec48f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf96ef7f3 │ │ │ │ - b 0x14c3510 │ │ │ │ + b 0x14c364c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [ip, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -230985,20 +231066,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48eb4 │ │ │ │ + bl 0xfec48ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf940f7f3 │ │ │ │ - b 0x14c356c │ │ │ │ + b 0x14c36a8 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [r2, #-2942] @ 0xfffff482 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231008,15 +231089,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -fp, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f10 │ │ │ │ + bl 0xfec4904c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4622f911 │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231032,15 +231113,15 @@ │ │ │ │ @ instruction: 0xf97cf7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48f70 │ │ │ │ + bl 0xfec490ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231054,15 +231135,15 @@ │ │ │ │ @ instruction: 0xf950f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48fc8 │ │ │ │ + bl 0xfec49104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231077,15 +231158,15 @@ │ │ │ │ @ instruction: 0xf922f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49024 │ │ │ │ + bl 0xfec49160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f39101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231102,20 +231183,20 @@ │ │ │ │ stmdals r1, {r0, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49088 │ │ │ │ + bl 0xfec491c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf856f7f3 │ │ │ │ - b 0x14c3740 │ │ │ │ + b 0x14c387c │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ streq lr, [lr, #-2940] @ 0xfffff484 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231125,20 +231206,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r1, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec490e4 │ │ │ │ + bl 0xfec49220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andslt r0, r4, #240, 30 @ 0x3c0 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf828f7f3 │ │ │ │ - b 0x14c379c │ │ │ │ + b 0x14c38d8 │ │ │ │ @ instruction: 0xf1057ee4 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ streq lr, [lr, #-2930] @ 0xfffff48e │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -231148,15 +231229,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620f893 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49140 │ │ │ │ + bl 0xfec4927c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f24606 │ │ │ │ qsub8mi pc, r2, r9 @ │ │ │ │ strbne r4, [r4, r9, lsr #12]! │ │ │ │ ldceq 1, cr15, [r0], {5} │ │ │ │ @@ -231172,15 +231253,15 @@ │ │ │ │ @ instruction: 0xf864f7f3 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec491a0 │ │ │ │ + bl 0xfec492dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231192,15 +231273,15 @@ │ │ │ │ @ instruction: 0xf83cf7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec491f0 │ │ │ │ + bl 0xfec4932c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -231212,15 +231293,15 @@ │ │ │ │ @ instruction: 0xf814f7f3 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec49240 │ │ │ │ + bl 0xfec4937c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231233,24 +231314,24 @@ │ │ │ │ @ instruction: 0xffeaf7f2 │ │ │ │ andlt r9, r2, r0, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49294 │ │ │ │ + bl 0xfec493d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1012200 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xfe0b8 │ │ │ │ + blcs 0xfe1f4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr2, {3} @ │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ mrscc r2, R9_usr │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, r1, ror #10 │ │ │ │ @@ -231258,15 +231339,15 @@ │ │ │ │ @ instruction: 0x4620ffb9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec492f8 │ │ │ │ + bl 0xfec49434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ @@ -231284,15 +231365,15 @@ │ │ │ │ strtmi pc, [r0], -r5, lsl #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49360 │ │ │ │ + bl 0xfec4949c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4622 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ @@ -231310,15 +231391,15 @@ │ │ │ │ stmdals r1, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec493c8 │ │ │ │ + bl 0xfec49504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b2d4 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231333,15 +231414,15 @@ │ │ │ │ strtmi pc, [r0], -r3, lsr #30 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49424 │ │ │ │ + bl 0xfec49560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x4605b294 │ │ │ │ @ instruction: 0xf7f29101 │ │ │ │ stmdbls r1, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -231356,15 +231437,15 @@ │ │ │ │ @ instruction: 0x4620fef5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec49480 │ │ │ │ + bl 0xfec495bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f22100 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1012100 │ │ │ │ bfieq r0, r0, (invalid: 24:3) │ │ │ │ @@ -231379,187 +231460,187 @@ │ │ │ │ stmdals r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec494dc │ │ │ │ + bl 0xfec49618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ mcr2 7, 1, pc, cr10, cr2, {7} @ │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r9 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ - bl 0xfec03aa0 │ │ │ │ + bl 0xfec03bdc │ │ │ │ svclt 0x00a8030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49540 │ │ │ │ + bl 0xfec4967c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2l 7, cr15, [r8, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf931d50a │ │ │ │ @ instruction: 0xf935301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e2210 │ │ │ │ + bl 0xfe9e234c │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mcr2 7, 3, pc, cr2, cr2, {7} @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec495a4 │ │ │ │ + bl 0xfec496e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r6, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a2274 │ │ │ │ + bl 0xfe9a23b0 │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 1, pc, cr0, cr2, {7} │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49608 │ │ │ │ + bl 0xfec49744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ strtmi r9, [sl], -r1, lsl #18 │ │ │ │ ldreq pc, [r0, #-257] @ 0xfffffeff │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ mul r0, r1, r8 │ │ │ │ mulgt r0, r2, r8 │ │ │ │ - bl 0xfec03bcc │ │ │ │ + bl 0xfec03d08 │ │ │ │ svclt 0x0028030e │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ tstcc r1, ip, lsl r4 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ adcmi r3, r9, #268435456 @ 0x10000000 │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2l 7, cr15, [lr, #968]! @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4966c │ │ │ │ + bl 0xfec497a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ stc2l 7, cr15, [r2, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf831d50a │ │ │ │ @ instruction: 0xf835301c │ │ │ │ ldrbmi lr, [r3, #-28]! @ 0xffffffe4 │ │ │ │ andeq lr, r3, #178176 @ 0x2b800 │ │ │ │ - bl 0xfe9e213c │ │ │ │ + bl 0xfe9e2278 │ │ │ │ ldrmi r0, [r4], #-526 @ 0xfffffdf2 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ stc2l 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec496d0 │ │ │ │ + bl 0xfec4980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ tstls r1, ip, lsl r6 │ │ │ │ ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf04f9901 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf851d50a │ │ │ │ @ instruction: 0xf855202c │ │ │ │ addsmi r3, sl, #44 @ 0x2c │ │ │ │ vmlaeq.f64 d14, d18, d19 │ │ │ │ - bl 0xfe9a21a0 │ │ │ │ + bl 0xfe9a22dc │ │ │ │ ldrbtmi r0, [r4], #-3587 @ 0xfffff1fd │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [sl, #968] @ 0x3c8 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49734 │ │ │ │ + bl 0xfec49870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ tstls r1, r4, lsl r6 │ │ │ │ ldc2l 7, cr15, [lr], #968 @ 0x3c8 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ tstpeq r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x12389ac │ │ │ │ + bl 0x1238ae8 │ │ │ │ @ instruction: 0xf10c75e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ stc2l 7, cr15, [lr, #-968]! @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4978c │ │ │ │ + bl 0xfec498c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ tstls r1, sp, lsl r6 │ │ │ │ ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ ldrdgt pc, [r4], -sp │ │ │ │ andseq pc, r0, #12, 2 │ │ │ │ @@ -231573,31 +231654,31 @@ │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec497e4 │ │ │ │ + bl 0xfec49920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ stc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf113425d │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892db0c │ │ │ │ - blcs 0x12a61c │ │ │ │ - blx 0xca2500 │ │ │ │ - blle 0x271638 │ │ │ │ + blcs 0x12a758 │ │ │ │ + blx 0xca263c │ │ │ │ + blle 0x271774 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {14} @ │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ @@ -231611,23 +231692,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ cdpne 12, 11, cr15, cr1, cr9, {3} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5e90 │ │ │ │ + blle 0x3b5fcc │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ - blx 0x9a2578 │ │ │ │ - blle 0x271eb8 │ │ │ │ + blx 0x9a26b4 │ │ │ │ + blle 0x271ff4 │ │ │ │ @ instruction: 0xf04f2c0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s8, s4 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ addsmi r0, sp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ @@ -231643,54 +231724,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r1, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ svcne 0x0031fc29 │ │ │ │ vmax.f32 d17, d13, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [ip, #-1587] @ 0xfffff9cd │ │ │ │ svceq 0x001ff114 │ │ │ │ movweq pc, #16643 @ 0x4103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x3b5710 │ │ │ │ + blle 0x3b584c │ │ │ │ stccs 8, cr6, [r0], {26} │ │ │ │ - blx 0x9a25f8 │ │ │ │ - blle 0x271738 │ │ │ │ + blx 0x9a2734 │ │ │ │ + blle 0x271874 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ - b 0xfe4031dc │ │ │ │ - blx 0x18b2f54 │ │ │ │ + b 0xfe403318 │ │ │ │ + blx 0x18b3090 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a2830 │ │ │ │ - b 0xfe172f74 │ │ │ │ + b 0x1a296c │ │ │ │ + b 0xfe1730b0 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0x4648d1da │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4995c │ │ │ │ + bl 0xfec49a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ - blx 0xffbb073a │ │ │ │ + blx 0xffbb0876 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ ldreq pc, [r0], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf912425d │ │ │ │ @ instruction: 0xf113cf01 │ │ │ │ svclt 0x00b80f07 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ - blcs 0x1293b8 │ │ │ │ - blx 0x1422674 │ │ │ │ - blle 0x271fac │ │ │ │ + blcs 0x1294f4 │ │ │ │ + blx 0x14227b0 │ │ │ │ + blle 0x2720e8 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s24 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q15, d0, d1 │ │ │ │ @@ -231704,76 +231785,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f24267 │ │ │ │ @ instruction: 0x1eb1fbaf │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ svccs 0x0002f933 │ │ │ │ svceq 0x000ff114 │ │ │ │ - b 0x14e26e0 │ │ │ │ - blle 0x39238c │ │ │ │ + b 0x14e281c │ │ │ │ + blle 0x3924c8 │ │ │ │ svclt 0x00b82c00 │ │ │ │ @ instruction: 0xfe07fa42 │ │ │ │ @ instruction: 0x2c0fdb05 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a2778 │ │ │ │ + blx 0x1a28b4 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfa8f4 │ │ │ │ - b 0x475838 │ │ │ │ - b 0x13f603c │ │ │ │ + b 0xbfaa30 │ │ │ │ + b 0x475974 │ │ │ │ + b 0x13f6178 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ bicsle ip, fp, r0 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ - blx 0x1d3082e │ │ │ │ + blx 0x1d3096a │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf853350c │ │ │ │ @ instruction: 0xf1142f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x11a276c │ │ │ │ - blle 0x2718c0 │ │ │ │ + blx 0x11a28a8 │ │ │ │ + blle 0x2719fc │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {2} @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ - b 0xfe403318 │ │ │ │ - blx 0x18b30c4 │ │ │ │ + b 0xfe403454 │ │ │ │ + blx 0x18b3200 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ - b 0x1a29a4 │ │ │ │ - b 0xfe1730e8 │ │ │ │ + b 0x1a2ae0 │ │ │ │ + b 0xfe173224 │ │ │ │ andvs r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0x4640d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff1b0890 │ │ │ │ + bllt 0xff1b09cc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - blx 0xd308ae │ │ │ │ + blx 0xd309ea │ │ │ │ vminnm.f32 s30, s12, s30 │ │ │ │ cdpne 6, 7, cr4, cr10, cr9, {1} │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldreq pc, [r0, -r5, lsl #2] │ │ │ │ andcc r2, r1, #0, 10 │ │ │ │ svceq 0x0007f11e │ │ │ │ ldmdavc r6, {r1, r2, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @@ -231791,15 +231872,15 @@ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldrhle r4, [lr, #41] @ 0x29 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe130914 │ │ │ │ + bllt 0xfe130a50 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r6, r6, ror #12]! │ │ │ │ @ instruction: 0xf608fa26 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ mcrcs 7, 0, lr, cr0, cr15, {6} │ │ │ │ @@ -231808,87 +231889,87 @@ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6b0960 │ │ │ │ + blx 0xff6b0a9c │ │ │ │ stmdbeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr11, cr1, {5} │ │ │ │ strcc r2, [lr, -r0, lsl #12] │ │ │ │ ldmdahi sl, {r0, r3, r5, sp, lr, pc} │ │ │ │ svclt 0x00bc2d00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x37123c │ │ │ │ - vstrcs d13, [pc, #-56] @ 0xf2980 │ │ │ │ - blx 0x1a9a58 │ │ │ │ + blx 0x371378 │ │ │ │ + vstrcs d13, [pc, #-56] @ 0xf2abc │ │ │ │ + blx 0x1a9b94 │ │ │ │ @ instruction: 0xf5befe05 │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf04f46f2 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - bvc 0xf0310 │ │ │ │ + bvc 0xf044c │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a65e4 │ │ │ │ + b 0x12a6720 │ │ │ │ vrsubhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, fp, #143 @ 0x8f │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - beq 0x1ad218 │ │ │ │ + beq 0x1ad354 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8204 @ 0x200c │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdad1 │ │ │ │ ldrbtmi r0, [r2], r0, lsl #28 │ │ │ │ - bcs 0x12c99c │ │ │ │ + bcs 0x12cad8 │ │ │ │ @ instruction: 0x4696d1de │ │ │ │ bfi r4, r2, #13, #19 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x5b09f0 │ │ │ │ + bllt 0x5b0b2c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - blx 0xfe130a0c │ │ │ │ + blx 0xfe130b48 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x001ff113 │ │ │ │ @ instruction: 0xf8dedb31 │ │ │ │ - blcs 0xfaa6c │ │ │ │ + blcs 0xfaba8 │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ - blx 0x975a74 │ │ │ │ - blle 0x3ef298 │ │ │ │ + blx 0x975bb0 │ │ │ │ + blle 0x3ef3d4 │ │ │ │ @ instruction: 0xdc2a2b1f │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorle r4, r8, sl, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8781824 @ 0x00860000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1a66b8 │ │ │ │ - b 0x1732dc │ │ │ │ - b 0xfe1732d4 │ │ │ │ + b 0xfe1a67f4 │ │ │ │ + b 0x173418 │ │ │ │ + b 0xfe173410 │ │ │ │ andvs r0, sl, ip, lsl #4 │ │ │ │ @ instruction: 0xb11dd1d2 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf04fbac1 │ │ │ │ @@ -231900,65 +231981,65 @@ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0x9b0ac8 │ │ │ │ + blx 0x9b0c04 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ svccc 0x0001f912 │ │ │ │ svceq 0x0007f11e │ │ │ │ - b 0x14e9380 │ │ │ │ + b 0x14e94bc │ │ │ │ @ instruction: 0xf0007ce3 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ @ instruction: 0x432bc000 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt sp, sl, ror #3 │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @ instruction: 0xf1beba7f │ │ │ │ - blle 0x676754 │ │ │ │ + blle 0x676890 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1e9bc0 │ │ │ │ - blx 0x14f1b98 │ │ │ │ + blx 0x1e9cfc │ │ │ │ + blx 0x14f1cd4 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce6ed8 │ │ │ │ + b 0x1ce7014 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x11ecac4 │ │ │ │ + blx 0x11ecc00 │ │ │ │ @ instruction: 0xf000fc07 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ - blcs 0x12cab8 │ │ │ │ + blcs 0x12cbf4 │ │ │ │ ldrmi sp, [ip], sp, ror #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9c4f7f2 │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r2, lr, lsl #12 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ svceq 0x00d243d2 │ │ │ │ @@ -231974,20 +232055,20 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf933d014 │ │ │ │ @ instruction: 0xf1152f02 │ │ │ │ svclt 0x00bc0f0f │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ - blle 0xff93b428 │ │ │ │ + blle 0xff93b564 │ │ │ │ svclt 0x00bc2d00 │ │ │ │ @ instruction: 0xfe08fa42 │ │ │ │ - blle 0xff7bb434 │ │ │ │ + blle 0xff7bb570 │ │ │ │ stclle 13, cr2, [fp, #60] @ 0x3c │ │ │ │ - bcs 0x104694 │ │ │ │ + bcs 0x1047d0 │ │ │ │ @ instruction: 0xe7d5d1d0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldmiblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -231996,39 +232077,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf968f7f2 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf24d0c04 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ rsbslt r0, fp, #53477376 @ 0x3300000 │ │ │ │ @ instruction: 0xf04f350c │ │ │ │ @ instruction: 0xf85c0e00 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fa │ │ │ │ - blcs 0x1298e0 │ │ │ │ - blcs 0x8e995c │ │ │ │ - blx 0x2e9d6c │ │ │ │ - blx 0x11af4b4 │ │ │ │ + blcs 0x129a1c │ │ │ │ + blcs 0x8e9a98 │ │ │ │ + blx 0x2e9ea8 │ │ │ │ + blx 0x11af5f0 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004200 │ │ │ │ - b 0x14748c4 │ │ │ │ + b 0x1474a00 │ │ │ │ @ instruction: 0xf8510707 │ │ │ │ @ instruction: 0xf0078f04 │ │ │ │ sbclt r0, r7, #1, 28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x18edb8 │ │ │ │ - b 0xfe1734fc │ │ │ │ + b 0x18eef4 │ │ │ │ + b 0xfe173638 │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xf1bed1d1 │ │ │ │ andle r0, r3, r0, lsl #30 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ @@ -232041,44 +232122,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604b25e │ │ │ │ stmdaeq r0, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf90af7f2 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xf2d50 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xf2e8c │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ @ instruction: 0xf04f0710 │ │ │ │ @ instruction: 0xf91c0e00 │ │ │ │ - blcs 0x102948 │ │ │ │ + blcs 0x102a84 │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, pc, lsl #5 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt sl!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blle 0x4ba544 │ │ │ │ - blle 0x57e580 │ │ │ │ + blle 0x4ba680 │ │ │ │ + blle 0x57e6bc │ │ │ │ ldcle 14, cr2, [r6], {7} │ │ │ │ - blcs 0xc3054 │ │ │ │ + blcs 0xc3190 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ strcs r4, [r0, #-1557] @ 0xfffff9eb │ │ │ │ @ instruction: 0xf000bf98 │ │ │ │ ldrb r0, [r8, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ - blx 0x9eccf4 │ │ │ │ + blx 0x9ece30 │ │ │ │ strcs pc, [r0, #-776] @ 0xfffffcf8 │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf000e7cd │ │ │ │ ldrmi r0, [sp], -r1, lsl #4 │ │ │ │ sbcle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ svclt 0x0000e7c5 │ │ │ │ @@ -232087,43 +232168,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r0, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b0f7f2 │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andcs r3, r0, #14680064 @ 0xe00000 │ │ │ │ stccs 0, cr14, [r0, #-160] @ 0xffffff60 │ │ │ │ - blx 0xc22cec │ │ │ │ + blx 0xc22e28 │ │ │ │ @ instruction: 0xf04ffc08 │ │ │ │ - blle 0x436604 │ │ │ │ + blle 0x436740 │ │ │ │ ldcle 13, cr2, [sl], #-60 @ 0xffffffc4 │ │ │ │ stc2 10, cr15, [r5], {12} @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #15872 @ 0x3e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf2f5c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf3098 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ svc 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85742b3 │ │ │ │ - b 0xc96f1c │ │ │ │ - b 0x3f6660 │ │ │ │ - b 0x1475e64 │ │ │ │ + b 0xc97058 │ │ │ │ + b 0x3f679c │ │ │ │ + b 0x1475fa0 │ │ │ │ @ instruction: 0xf8a10c0c │ │ │ │ andsle ip, r0, r0 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ - blle 0xff935e5c │ │ │ │ + blle 0xff935f98 │ │ │ │ svceq 0x000ff115 │ │ │ │ @ instruction: 0xf04fdac9 │ │ │ │ strbtmi r0, [r6], r0, lsl #24 │ │ │ │ @ instruction: 0xb11ae7da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232136,54 +232217,54 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ @ instruction: 0xf850f7f2 │ │ │ │ @ instruction: 0xf1a61f39 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - bcs 0xfeacc │ │ │ │ + bcs 0xfec08 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf115db0c │ │ │ │ - blle 0xa76b48 │ │ │ │ - blle 0xabe2d0 │ │ │ │ + blle 0xa76c84 │ │ │ │ + blle 0xabe40c │ │ │ │ stcle 13, cr2, [ip, #-124]! @ 0xffffff84 │ │ │ │ @ instruction: 0xb11a4694 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0xfe322fe8 │ │ │ │ - b 0x173704 │ │ │ │ - b 0xfe173730 │ │ │ │ + b 0xfe323124 │ │ │ │ + b 0x173840 │ │ │ │ + b 0xfe17386c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ @ instruction: 0xb11bd1d7 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f241f0 │ │ │ │ andcs fp, r0, #10027008 @ 0x990000 │ │ │ │ bfi r4, r4, #13, #19 │ │ │ │ stceq 1, cr15, [r0], {197} @ 0xc5 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ace90 │ │ │ │ - blx 0xc31f48 │ │ │ │ + blx 0x1acfcc │ │ │ │ + blx 0xc32084 │ │ │ │ strbmi pc, [r2, #-2053] @ 0xfffff7fb @ │ │ │ │ strbtmi sp, [r2], -lr, asr #3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a14c │ │ │ │ + bl 0xfec4a288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xfff2f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232198,49 +232279,49 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f08 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf892dbec │ │ │ │ - blcs 0x12afa8 │ │ │ │ - blx 0xca9b34 │ │ │ │ + blcs 0x12b0e4 │ │ │ │ + blx 0xca9c70 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f5fb8 │ │ │ │ + bl 0x3f60f4 │ │ │ │ ubfx r0, lr, #24, #2 │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r4, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ mrcne 15, 5, APSR_nzcv, cr1, cr1, {5} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a2f5c │ │ │ │ + blx 0x1a3098 │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642ab │ │ │ │ - b 0xbfb0d8 │ │ │ │ - b 0x47601c │ │ │ │ - b 0x13f6820 │ │ │ │ + b 0xbfb214 │ │ │ │ + b 0x476158 │ │ │ │ + b 0x13f695c │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r0, r0 │ │ │ │ svceq 0x0010f114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa76830 │ │ │ │ + blle 0xffa7696c │ │ │ │ stccs 8, cr8, [r0], {26} │ │ │ │ ldrsbtmi sp, [sl], #173 @ 0xad │ │ │ │ cdpeq 0, 0, cr15, cr1, cr2, {0} │ │ │ │ vnmlseq.f64 d30, d2, d14 │ │ │ │ @ instruction: 0x4640e7dd │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r0, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -232249,23 +232330,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xff6ef7f1 │ │ │ │ svcne 0x0029b273 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ bicsmi r3, lr, #12, 8 @ 0xc000000 │ │ │ │ svceq 0x0020f113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x33608c │ │ │ │ + blle 0x3361c8 │ │ │ │ ldrdcs pc, [r0], -lr │ │ │ │ - blle 0x77dc94 │ │ │ │ + blle 0x77ddd0 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {2} @ │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ ldrbmi r1, [r4, #-15]! │ │ │ │ andeq lr, r8, #140, 20 @ 0x8c000 │ │ │ │ @@ -232276,15 +232357,15 @@ │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ rscsmi fp, r2, r1, asr #31 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ mrrceq 11, 0, lr, r2, cr12 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4a2e0 │ │ │ │ + bl 0xfec4a41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r4, #5638 @ 0x1606 │ │ │ │ @ instruction: 0xff28f7f1 │ │ │ │ mulcc r4, sp, r9 │ │ │ │ cdpne 6, 6, cr4, cr2, cr9, {1} │ │ │ │ @@ -232299,76 +232380,76 @@ │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, ip, #79 @ 0x4f │ │ │ │ @ instruction: 0xf113d012 │ │ │ │ @ instruction: 0xf1020f07 │ │ │ │ svclt 0x00b80201 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf992dbec │ │ │ │ - blcs 0x12b13c │ │ │ │ - blx 0x14a9cc8 │ │ │ │ + blcs 0x12b278 │ │ │ │ + blx 0x14a9e04 │ │ │ │ @ instruction: 0xf00efe05 │ │ │ │ - bl 0x3f614c │ │ │ │ + bl 0x3f6288 │ │ │ │ strb r0, [r1, lr, ror #24]! │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x007af7f1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf7f143e7 │ │ │ │ cdpne 14, 11, cr15, cr1, cr7, {7} │ │ │ │ vceq.f32 d17, d29, d27 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ stccs 0, cr14, [pc], {22} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1a30f0 │ │ │ │ + blx 0x1a322c │ │ │ │ sbclt pc, r2, #4, 28 @ 0x40 │ │ │ │ svcgt 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf856429d │ │ │ │ - b 0xbfb26c │ │ │ │ - b 0x4761b0 │ │ │ │ - b 0x13f69b4 │ │ │ │ + b 0xbfb3a8 │ │ │ │ + b 0x4762ec │ │ │ │ + b 0x13f6af0 │ │ │ │ @ instruction: 0xf8a10c0e │ │ │ │ andsle ip, r1, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffa769c4 │ │ │ │ + blle 0xffa76b00 │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff7fe1cc │ │ │ │ + ble 0xff7fe308 │ │ │ │ @ instruction: 0xf002413a │ │ │ │ - bl 0x4769d8 │ │ │ │ + bl 0x476b14 │ │ │ │ ldrb r0, [ip, r2, ror #28] │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhtbmi fp, r0, ip, asr #4 │ │ │ │ mcr2 7, 5, pc, cr2, cr1, {7} @ │ │ │ │ svcne 0x002b1f31 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf114350c │ │ │ │ @ instruction: 0xf1030f1f │ │ │ │ svclt 0x00b80304 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ stccs 3, cr4, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1a3190 │ │ │ │ + blx 0x1a32cc │ │ │ │ @ instruction: 0xf851fc04 │ │ │ │ addsmi r7, sp, #4, 30 │ │ │ │ andeq lr, r7, #140, 20 @ 0x8c000 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -232387,18 +232468,18 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrc2 7, 2, pc, cr12, cr1, {7} │ │ │ │ mrcne 6, 3, r4, cr2, cr9, {1} │ │ │ │ @ instruction: 0x26003710 │ │ │ │ @ instruction: 0xf1153201 │ │ │ │ - blle 0xab6ebc │ │ │ │ + blle 0xab6ff8 │ │ │ │ stccs 8, cr7, [r0, #-76] @ 0xffffffb4 │ │ │ │ vstrcs d13, [r7, #-168] @ 0xffffff58 │ │ │ │ - blx 0x1ea374 │ │ │ │ + blx 0x1ea4b0 │ │ │ │ @ instruction: 0xf1befe05 │ │ │ │ svclt 0x009c0fff │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ @ instruction: 0x469c0eff │ │ │ │ @@ -232416,58 +232497,58 @@ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ strb r4, [r5, r6, ror #13]! │ │ │ │ @ instruction: 0xf908fa23 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr1, cr9, {0} │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ - blcs 0x12d278 │ │ │ │ + blcs 0x12d3b4 │ │ │ │ @ instruction: 0x469cd1d3 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ ldrb r4, [r3, r6, ror #13] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461f │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ mcr2 7, 0, pc, cr6, cr1, {7} @ │ │ │ │ mcrne 2, 5, fp, cr9, cr10, {3} │ │ │ │ @ instruction: 0xf24d1eb3 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1cbc74c │ │ │ │ + b 0x1cbc888 │ │ │ │ eor r0, r6, r2, lsl #16 │ │ │ │ @ instruction: 0xa000f8b3 │ │ │ │ - blle 0xb7db58 │ │ │ │ + blle 0xb7dc94 │ │ │ │ @ instruction: 0xdc312a0f │ │ │ │ vseleq.f32 s30, s4, s20 │ │ │ │ svccc 0x0080f5be │ │ │ │ @ instruction: 0x46f1bf3c │ │ │ │ - beq 0x12f4a8 │ │ │ │ + beq 0x12f5e4 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - blx 0x18d1b74 │ │ │ │ + blx 0x18d1cb0 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x1266f88 │ │ │ │ + b 0x12670c4 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ vmlaeq.f32 s28, s28, s18 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ movwcc sp, #8213 @ 0x2015 │ │ │ │ svceq 0x0010f112 │ │ │ │ @ instruction: 0xf04fdad4 │ │ │ │ ldrbmi r0, [r1], r0, lsl #20 │ │ │ │ - blx 0xbad33c │ │ │ │ + blx 0xbad478 │ │ │ │ @ instruction: 0xf04ffe08 │ │ │ │ @ instruction: 0xf00e0a00 │ │ │ │ - bl 0x3f63c0 │ │ │ │ + bl 0x3f64fc │ │ │ │ @ instruction: 0xe7da095e │ │ │ │ @ instruction: 0xf1ba46d1 │ │ │ │ bicsle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xb11de7d5 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -232478,30 +232559,30 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ stc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ svceq 0x0020f113 │ │ │ │ @ instruction: 0xf8dedb2c │ │ │ │ - blcs 0xfb424 │ │ │ │ - blcs 0x8ea0d8 │ │ │ │ - blx 0x1aa4f8 │ │ │ │ - blx 0xc3243c │ │ │ │ + blcs 0xfb560 │ │ │ │ + blcs 0x8ea214 │ │ │ │ + blx 0x1aa634 │ │ │ │ + blx 0xc32578 │ │ │ │ strbmi pc, [sl, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d031 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x124003c │ │ │ │ - blx 0x18b4874 │ │ │ │ + b 0x1240178 │ │ │ │ + blx 0x18b49b0 │ │ │ │ ldrbmi pc, [r6, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r9, #8192 @ 0x2000 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ @@ -232528,27 +232609,27 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #-964] @ 0xfffffc3c │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ @ instruction: 0xf1062700 │ │ │ │ - b 0x1cb4910 │ │ │ │ + b 0x1cb4a4c │ │ │ │ andcc r0, r1, #14680064 @ 0xe00000 │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf992db2f │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xcf70e4 │ │ │ │ + blle 0xcf7220 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1ea5c8 │ │ │ │ - blx 0x14f2528 │ │ │ │ + blx 0x1ea704 │ │ │ │ + blx 0x14f2664 │ │ │ │ strbmi pc, [r4, #2188] @ 0x88c @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - b 0x1ce7520 │ │ │ │ + b 0x1ce765c │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ teqmi fp, #0 │ │ │ │ @ instruction: 0xf0033101 │ │ │ │ @@ -232558,34 +232639,34 @@ │ │ │ │ movtpl pc, #1289 @ 0x509 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ strbtmi r0, [r3], -r1, lsl #8 │ │ │ │ - blx 0x11ed4d8 │ │ │ │ + blx 0x11ed614 │ │ │ │ @ instruction: 0xf000f806 │ │ │ │ @ instruction: 0xf0080401 │ │ │ │ movwcs r0, #3073 @ 0xc01 │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ - blcs 0x12d4c4 │ │ │ │ + blcs 0x12d600 │ │ │ │ ldrmi sp, [ip], pc, asr #3 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604b25d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ mrcne 14, 5, r1, cr3, cr9, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ eor r3, r4, lr, lsl #12 │ │ │ │ ldcle 13, cr2, [r7], #-60 @ 0xffffffc4 │ │ │ │ vseleq.f32 s30, s10, s4 │ │ │ │ stc2 10, cr15, [lr], {15} @ │ │ │ │ svclt 0x000845e6 │ │ │ │ andle r2, r5, r0, lsl #4 │ │ │ │ @@ -232602,22 +232683,22 @@ │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ andgt pc, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf115d018 │ │ │ │ @ instruction: 0xf1030f0f │ │ │ │ svclt 0x00bc0302 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xff944fc0 │ │ │ │ + blle 0xff9450fc │ │ │ │ @ instruction: 0x2000f9b3 │ │ │ │ - ble 0xff43ea00 │ │ │ │ + ble 0xff43eb3c │ │ │ │ stc2 10, cr15, [r8], {66} @ 0x42 @ │ │ │ │ @ instruction: 0xf00c2200 │ │ │ │ - bl 0x476e10 │ │ │ │ + bl 0x476f4c │ │ │ │ ldrb r0, [r5, ip, ror #28] │ │ │ │ - bcs 0x10506c │ │ │ │ + bcs 0x1051a8 │ │ │ │ ldrb sp, [r1, ip, asr #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf504d003 │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ @@ -232626,49 +232707,49 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46044616 │ │ │ │ ldc2l 7, cr15, [ip], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0029b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r3, [r0, #-1548] @ 0xfffff9f4 │ │ │ │ svceq 0x001ff113 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ strbtmi r0, [r2], -r0, lsl #24 │ │ │ │ @ instruction: 0xf8dedb15 │ │ │ │ - blcs 0xfb678 │ │ │ │ - blcs 0x8ea338 │ │ │ │ - blx 0x1aa75c │ │ │ │ - blx 0x1432690 │ │ │ │ + blcs 0xfb7b4 │ │ │ │ + blcs 0x8ea474 │ │ │ │ + blx 0x1aa898 │ │ │ │ + blx 0x14327cc │ │ │ │ strbmi pc, [r2, #-2051] @ 0xfffff7fd @ │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ - b 0x1ce76ac │ │ │ │ + b 0x1ce77e8 │ │ │ │ @ instruction: 0xf0000c02 │ │ │ │ - b 0x14b3e9c │ │ │ │ + b 0x14b3fd8 │ │ │ │ @ instruction: 0xf1cc7cdc │ │ │ │ @ instruction: 0xf8514c00 │ │ │ │ @ instruction: 0x432a8f04 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ - b 0xfe304c84 │ │ │ │ - blx 0x18b3ee0 │ │ │ │ + b 0xfe304dc0 │ │ │ │ + blx 0x18b401c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0x1a37ac │ │ │ │ - b 0xfe173ef0 │ │ │ │ + b 0x1a38e8 │ │ │ │ + b 0xfe17402c │ │ │ │ andvs r0, sl, r8, lsl #4 │ │ │ │ tstlt sp, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ - b 0x1ce29c0 │ │ │ │ - blx 0x11756ec │ │ │ │ + b 0x1ce2afc │ │ │ │ + blx 0x1175828 │ │ │ │ andcs pc, r0, #8, 16 @ 0x80000 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ @ instruction: 0x4694e7d7 │ │ │ │ bicle r2, ip, r0, lsl #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -232683,125 +232764,125 @@ │ │ │ │ strdls r3, [r1, -pc] │ │ │ │ ldc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ strmi r9, [r7], -r3, lsl #22 │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ @ instruction: 0xf1033901 │ │ │ │ @ instruction: 0xf1030638 │ │ │ │ @ instruction: 0xf1c60518 │ │ │ │ - blx 0x18b67bc │ │ │ │ - blx 0xa3195c │ │ │ │ + blx 0x18b68f8 │ │ │ │ + blx 0xa31a98 │ │ │ │ vaddl.u8 , d7, d6 │ │ │ │ - blx 0x1fd384 │ │ │ │ - blx 0xa3277c │ │ │ │ - b 0x1130b64 │ │ │ │ + blx 0x1fd4c0 │ │ │ │ + blx 0xa328b8 │ │ │ │ + b 0x1130ca0 │ │ │ │ @ instruction: 0x4328000c │ │ │ │ ldmib r2, {r2, r4, r5, r6, r7, lr}^ │ │ │ │ - blx 0xa8cb5c │ │ │ │ + blx 0xa8cc98 │ │ │ │ @ instruction: 0xf1c3fc03 │ │ │ │ - blx 0xa34fe4 │ │ │ │ - blx 0x272f74 │ │ │ │ - b 0x1430f84 │ │ │ │ + blx 0xa35120 │ │ │ │ + blx 0x2730b0 │ │ │ │ + b 0x14310c0 │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa34ff4 │ │ │ │ + blx 0xa35130 │ │ │ │ vmax.s8 d31, d13, d6 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ - b 0x13f4c4c │ │ │ │ - blx 0x33679e │ │ │ │ - blx 0x370f8a │ │ │ │ - blx 0xfe90c79e │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ + b 0x13f4d88 │ │ │ │ + blx 0x3368da │ │ │ │ + blx 0x3710c6 │ │ │ │ + blx 0xfe90c8da │ │ │ │ stmdbls r1, {r0, r3, ip} │ │ │ │ eorsls pc, r8, r5, asr r8 @ │ │ │ │ - beq 0x12e3a8 │ │ │ │ + beq 0x12e4e4 │ │ │ │ sbceq lr, r8, r5, lsl #22 │ │ │ │ @ instruction: 0xf8d0680c │ │ │ │ stmdavs r8, {r2, pc} │ │ │ │ andeq lr, r0, ip, lsl #21 │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - b 0x103870 │ │ │ │ + b 0x1039ac │ │ │ │ rsbmi r0, r0, r9 │ │ │ │ - b 0xfe48b7d8 │ │ │ │ + b 0xfe48b914 │ │ │ │ @ instruction: 0xf1c3000c │ │ │ │ - b 0xf7040 │ │ │ │ - b 0xf37ec │ │ │ │ - b 0xfe0f37e8 │ │ │ │ + b 0xf717c │ │ │ │ + b 0xf3928 │ │ │ │ + b 0xfe0f3924 │ │ │ │ subvs r0, r8, ip │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ - blx 0x903b44 │ │ │ │ - b 0x11b2810 │ │ │ │ - blx 0x8f401c │ │ │ │ - bl 0x2703f4 │ │ │ │ + blx 0x903c80 │ │ │ │ + b 0x11b294c │ │ │ │ + blx 0x8f4158 │ │ │ │ + bl 0x270530 │ │ │ │ @ instruction: 0xf85500c7 │ │ │ │ - b 0x118f8cc │ │ │ │ + b 0x118fa08 │ │ │ │ stmvs sp, {r2, r3, r9} │ │ │ │ rsbmi r6, sl, r0, asr #16 │ │ │ │ eorsmi r4, sl, r2, lsr r0 │ │ │ │ addvs r4, sl, sl, rrx │ │ │ │ subsmi r6, r3, sl, asr #17 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ ldrbmi r6, [r8], -fp, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f14ff0 │ │ │ │ @ instruction: 0xf644bc19 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ - blmi 0x1738e4 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ + blmi 0x173a20 │ │ │ │ subseq pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffacf18c │ │ │ │ - eorseq sp, r3, ip, ror #2 │ │ │ │ + @ instruction: 0xffaef18c │ │ │ │ + ldrhteq sp, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3a80 │ │ │ │ + blcs 0x4d3bbc │ │ │ │ addhi pc, lr, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf3860 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf399c @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f2624 │ │ │ │ - bls 0x145080 │ │ │ │ + blls 0x1f2760 │ │ │ │ + bls 0x1451bc │ │ │ │ ldreq pc, [r0, -r3, lsl #2]! │ │ │ │ andseq pc, r0, r3, lsl #2 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ @ instruction: 0xf607fa24 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ rscsmi r4, ip, r6, lsl #6 │ │ │ │ rsclt r6, pc, #80, 16 @ 0x500000 │ │ │ │ vmlsmi.f32 s28, s8, s30 │ │ │ │ @ instruction: 0x4c06ea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vnmlami.f32 s28, s12, s28 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xf34e3 │ │ │ │ + strcs pc, [pc, #-965] @ 0xf361f │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c06eb1c │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ vmlseq.f64 d14, d14, d4 │ │ │ │ - blx 0x10d928 │ │ │ │ + blx 0x10da64 │ │ │ │ sbcsmi pc, ip, r6, lsl #12 │ │ │ │ @ instruction: 0xf1a34334 │ │ │ │ - blx 0x8f5164 │ │ │ │ + blx 0x8f52a0 │ │ │ │ teqpmi r4, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x283c54 │ │ │ │ + bl 0x283d90 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x0001407c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ stmdavs pc, {r2, r3, r4, r5, lr} @ │ │ │ │ @@ -232810,607 +232891,607 @@ │ │ │ │ rsbmi r0, r0, r0, lsr #14 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ subvs r4, r8, r0, rrx │ │ │ │ strteq pc, [r0], #-419 @ 0xfffffe5d │ │ │ │ ldrdcs lr, [r2], -r2 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x903ca0 │ │ │ │ + blx 0x903ddc │ │ │ │ teqpmi sl, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmvs ip, {r1, r5, r8, r9, lr} │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ @ instruction: 0xf8564062 │ │ │ │ - b 0x187a24 │ │ │ │ + b 0x187b60 │ │ │ │ eormi r0, sl, ip, lsl #4 │ │ │ │ rsbmi r6, r2, r0, asr #16 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3aac │ │ │ │ + b 0x1c3be8 │ │ │ │ andmi r0, r3, lr, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x1c31938 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x1c31a74 │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, ip, r4, asr #12 │ │ │ │ + addsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025e │ │ │ │ - svclt 0x0000feff │ │ │ │ - eorseq sp, r3, r0, lsl #3 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ + eorseq sp, r3, r8, asr #5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r3], r5, lsl #1 │ │ │ │ rsbsle r2, r3, r0, lsr #22 │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b24d0 │ │ │ │ - blls 0x1c51dc │ │ │ │ + bls 0x1b260c │ │ │ │ + blls 0x1c5318 │ │ │ │ @ instruction: 0xf887fa5f │ │ │ │ ldmib r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1c30500 │ │ │ │ @ instruction: 0xf1030620 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ @ instruction: 0xf3c70900 │ │ │ │ - blx 0x8fd618 │ │ │ │ + blx 0x8fd754 │ │ │ │ @ instruction: 0xf04ffc03 │ │ │ │ - blx 0x23fde0 │ │ │ │ - b 0x1431200 │ │ │ │ + blx 0x23ff1c │ │ │ │ + b 0x143133c │ │ │ │ @ instruction: 0xf1a30c06 │ │ │ │ - blx 0xa35270 │ │ │ │ - blx 0x133200 │ │ │ │ - blx 0xa71e1c │ │ │ │ - blx 0x931214 │ │ │ │ - b 0x1430e10 │ │ │ │ - blx 0x8f6a1c │ │ │ │ - b 0x1270a18 │ │ │ │ + blx 0xa353ac │ │ │ │ + blx 0x13333c │ │ │ │ + blx 0xa71f58 │ │ │ │ + blx 0x931350 │ │ │ │ + b 0x1430f4c │ │ │ │ + blx 0x8f6b58 │ │ │ │ + b 0x1270b54 │ │ │ │ sbcsmi r0, r8, r9, lsl #10 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - bl 0x28462c │ │ │ │ - bl 0x1f3d3c │ │ │ │ + bl 0x284768 │ │ │ │ + bl 0x1f3e78 │ │ │ │ stmdavs ip, {r0, r2, r9, fp} │ │ │ │ eorsls pc, r8, r6, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r0 │ │ │ │ - b 0xfe40da4c │ │ │ │ + b 0xfe40db88 │ │ │ │ @ instruction: 0xf8d10000 │ │ │ │ eormi ip, r8, r4 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ andvs r4, r8, r0, rrx │ │ │ │ andeq lr, ip, lr, lsl #21 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, sl, r0, lsl #20 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ @ instruction: 0xf1a36048 │ │ │ │ ldmib r2, {r5, sl, fp}^ │ │ │ │ - blx 0xfba64 │ │ │ │ + blx 0xfbba0 │ │ │ │ sbcsmi pc, sl, lr, lsl #28 │ │ │ │ stc2 10, cr15, [ip], {32} @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ sbceq lr, r7, r6, lsl #22 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r1, r2, r3, r7, fp, sp, lr}^ │ │ │ │ eormi r4, sl, r2, ror r0 │ │ │ │ rsbsmi r4, r2, sl, lsr r0 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ - b 0x1c3bd8 │ │ │ │ + b 0x1c3d14 │ │ │ │ andmi r0, r3, sl, lsl #6 │ │ │ │ sbcvs r4, fp, r3, asr r0 │ │ │ │ andlt r4, r5, r8, asr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff6b1a64 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff6b1ba0 │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvs pc, ip, r4, asr #12 │ │ │ │ + adcvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c025f │ │ │ │ - svclt 0x0000fe69 │ │ │ │ - mlaseq r3, r4, r1, sp │ │ │ │ + svclt 0x0000fe6b │ │ │ │ + ldrsbteq sp, [r3], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ rsbsle r2, r6, r8, lsl #22 │ │ │ │ ldmdale sl!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f23a0 │ │ │ │ + blls 0x1f24dc │ │ │ │ strcc pc, [r1, -pc, asr #32] │ │ │ │ @ instruction: 0xf1039a01 │ │ │ │ @ instruction: 0xf1c40438 │ │ │ │ - blx 0xa74f7c │ │ │ │ - blx 0x2b0b10 │ │ │ │ + blx 0xa750b8 │ │ │ │ + blx 0x2b0c4c │ │ │ │ msrmi CPSR_fs, #20971520 @ 0x1400000 │ │ │ │ ldreq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf505fa26 │ │ │ │ strcs pc, [pc], -r0, asr #7 │ │ │ │ addsmi r4, ip, ip, lsr #6 │ │ │ │ cdpeq 0, 15, cr15, cr15, cr4, {0} │ │ │ │ strmi lr, [r0, #-2514] @ 0xfffff62e │ │ │ │ @ instruction: 0xf80efb07 │ │ │ │ str pc, [r7, -lr, lsr #23] │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ @ instruction: 0xf1a3b2c5 │ │ │ │ - bl 0x2f3bb0 │ │ │ │ - blx 0x1f7350 │ │ │ │ - b 0x142fb38 │ │ │ │ + bl 0x2f3cec │ │ │ │ + blx 0x1f748c │ │ │ │ + b 0x142fc74 │ │ │ │ @ instruction: 0xf1c30c00 │ │ │ │ - blx 0x9f3bc0 │ │ │ │ - b 0x142fb44 │ │ │ │ - blx 0x1f6b48 │ │ │ │ + blx 0x9f3cfc │ │ │ │ + b 0x142fc80 │ │ │ │ + blx 0x1f6c84 │ │ │ │ vhadd.s8 d31, d13, d3 │ │ │ │ - vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ - bl 0x1f4c20 │ │ │ │ + vaddhn.i16 d23, q8, q8 │ │ │ │ + bl 0x1f4d5c │ │ │ │ @ instruction: 0xf85401c5 │ │ │ │ stmdavs r9, {r0, r2, r4, r5, ip, lr}^ │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ rsbsmi r6, r8, pc, lsl #16 │ │ │ │ andeq lr, r8, r0, lsl #20 │ │ │ │ stcls 0, cr4, [r1, #-160] @ 0xffffff60 │ │ │ │ stmdavs pc, {r3, r4, r5, r6, lr}^ @ │ │ │ │ - b 0xfe40bb94 │ │ │ │ + b 0xfe40bcd0 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ - b 0xf6bfc │ │ │ │ + b 0xf6d38 │ │ │ │ eormi r0, r8, lr │ │ │ │ subvs r4, r8, r8, ror r0 │ │ │ │ streq pc, [r0, -r3, asr #3]! │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ stc2 10, cr15, [ip], {-0} @ │ │ │ │ - blx 0x903dfc │ │ │ │ - b 0x11b17b4 │ │ │ │ - blx 0xf43cc │ │ │ │ - bl 0x2307ac │ │ │ │ + blx 0x903f38 │ │ │ │ + b 0x11b18f0 │ │ │ │ + blx 0xf4508 │ │ │ │ + bl 0x2308e8 │ │ │ │ @ instruction: 0xf85400c6 │ │ │ │ teqmi sl, #54 @ 0x36 │ │ │ │ stmdavs r0, {r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c3d3c │ │ │ │ + b 0x1c3e78 │ │ │ │ eorsmi r0, r3, r8, lsl #6 │ │ │ │ addvs r4, fp, r3, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2 │ │ │ │ strbmi r6, [r8], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf644ba3d │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ - blmi 0x173c9c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ + blmi 0x173dd8 │ │ │ │ andvs pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 1, cr15, [r0, #560] @ 0x230 │ │ │ │ - eorseq sp, r3, r8, lsr #3 │ │ │ │ + ldc2l 1, cr15, [r2, #560] @ 0x230 │ │ │ │ + ldrshteq sp, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ @ instruction: 0xf0002b10 │ │ │ │ - blcs 0x4d3e48 │ │ │ │ + blcs 0x4d3f84 │ │ │ │ addshi pc, r2, r0, lsl #4 │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3c67 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3da3 @ │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ - blls 0x1f226c │ │ │ │ - bls 0x160740 │ │ │ │ + blls 0x1f23a8 │ │ │ │ + bls 0x16087c │ │ │ │ ldceq 1, cr15, [r0], #-12 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldreq pc, [r0], #-259 @ 0xfffffefd │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ ldmib r2, {sl, sp}^ │ │ │ │ - blx 0x40d04c │ │ │ │ - blx 0x272c5c │ │ │ │ - blx 0x8f3460 │ │ │ │ - b 0x14f1288 │ │ │ │ - bl 0x806c8c │ │ │ │ + blx 0x40d188 │ │ │ │ + blx 0x272d98 │ │ │ │ + blx 0x8f359c │ │ │ │ + b 0x14f13c4 │ │ │ │ + bl 0x806dc8 │ │ │ │ @ instruction: 0xf1440c05 │ │ │ │ strteq r0, [r4], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c05eb1c │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x11f4d08 │ │ │ │ - b 0x14c4cec │ │ │ │ - bl 0x806cb0 │ │ │ │ + b 0x11f4e44 │ │ │ │ + b 0x14c4e28 │ │ │ │ + bl 0x806dec │ │ │ │ vmull.u8 q8, d0, d5 │ │ │ │ @ instruction: 0xf1a3250f │ │ │ │ @ instruction: 0xf1440020 │ │ │ │ - blx 0x274c90 │ │ │ │ - b 0x14afc94 │ │ │ │ + blx 0x274dcc │ │ │ │ + b 0x14afdd0 │ │ │ │ @ instruction: 0xf1c30e00 │ │ │ │ - blx 0xa73d1c │ │ │ │ - b 0x14afca0 │ │ │ │ - blx 0x2774a4 │ │ │ │ + blx 0xa73e58 │ │ │ │ + b 0x14afddc │ │ │ │ + blx 0x2775e0 │ │ │ │ vhadd.s8 d31, d13, d3 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ - bl 0x27557c │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ + bl 0x2756b8 │ │ │ │ @ instruction: 0xf85601c7 │ │ │ │ @ instruction: 0xf8d17037 │ │ │ │ stmdbls r2, {r2, ip, pc} │ │ │ │ stmdavs pc, {r0, r8, r9, sl, ip, pc} @ │ │ │ │ svcls 0x00014078 │ │ │ │ andeq lr, ip, r0, lsl #20 │ │ │ │ stmdavs pc, {r3, r4, r5, lr} @ │ │ │ │ andvs r4, r8, r8, ror r0 │ │ │ │ @ instruction: 0xf1a36848 │ │ │ │ - b 0xfe475958 │ │ │ │ - b 0x4774dc │ │ │ │ - b 0x4774f0 │ │ │ │ - b 0xfe477508 │ │ │ │ + b 0xfe475a94 │ │ │ │ + b 0x477618 │ │ │ │ + b 0x47762c │ │ │ │ + b 0xfe477644 │ │ │ │ subvs r0, r8, r0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr3, {6} │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf707fa00 │ │ │ │ - blx 0x903f60 │ │ │ │ + blx 0x90409c │ │ │ │ teqpmi sl, #14, 28 @ p-variant is OBSOLETE @ 0xe0 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r6, lsl #22 │ │ │ │ eorsvs pc, r5, r6, asr r8 @ │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stmdavs r0, {r0, r2, r3, r7, fp, sp, lr}^ │ │ │ │ - b 0x1c3ec0 │ │ │ │ + b 0x1c3ffc │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ addvs r4, fp, fp, rrx │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andmi r4, r2, r2, lsr #32 │ │ │ │ sbcvs r4, sl, sl, asr r0 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subvs pc, ip, r4, asr #12 │ │ │ │ + addsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0261 │ │ │ │ - svclt 0x0000fd1f │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + svclt 0x0000fd21 │ │ │ │ + eorseq sp, r3, r4, lsl #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r0], r5, lsl #1 │ │ │ │ rsble r2, sl, r0, lsr #22 │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf7f19101 │ │ │ │ - bls 0x1b2110 │ │ │ │ + bls 0x1b224c │ │ │ │ ldmib r2, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1034500 │ │ │ │ subsmi r0, lr, #32, 28 @ 0x200 │ │ │ │ stc2 10, cr15, [r3], {5} @ │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xf3ddf @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xf3f1b @ │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ vseleq.f32 s30, s28, s11 │ │ │ │ vmlseq.f32 s28, s12, s28 │ │ │ │ sbclt r4, r6, #221 @ 0xdd │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ - strcs pc, [pc, #-960] @ 0xf39e8 │ │ │ │ + strcs pc, [pc, #-960] @ 0xf3b24 │ │ │ │ eoreq pc, r0, r3, lsr #3 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf000fa04 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ @ instruction: 0xf000fa24 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ @ instruction: 0xf003fa04 │ │ │ │ - ldrbvs pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ + strtvc pc, [r0], #589 @ 0x24d │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ biceq lr, r6, r4, lsl #22 │ │ │ │ eorsls pc, r6, r4, asr r8 @ │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r6, fp, sp, lr} │ │ │ │ rsbsmi r6, r0, lr, lsl #16 │ │ │ │ andeq lr, lr, r0, lsl #20 │ │ │ │ andeq lr, r9, r0, lsl #20 │ │ │ │ stmdavs lr, {r4, r5, r6, lr}^ │ │ │ │ - b 0xfe40be10 │ │ │ │ + b 0xfe40bf4c │ │ │ │ @ instruction: 0xf1c30006 │ │ │ │ - b 0xf6e78 │ │ │ │ + b 0xf6fb4 │ │ │ │ eorsmi r0, r8, lr │ │ │ │ subvs r4, r8, r0, ror r0 │ │ │ │ strteq pc, [r0], -r3, lsr #3 │ │ │ │ andeq lr, r2, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xf606fa00 │ │ │ │ - blx 0x904078 │ │ │ │ + blx 0x9041b4 │ │ │ │ teqpmi r2, #12, 24 @ p-variant is OBSOLETE @ 0xc00 │ │ │ │ vpmax.u8 d15, d3, d0 │ │ │ │ sbceq lr, r5, r4, lsl #22 │ │ │ │ eorspl pc, r5, r4, asr r8 @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmvs r8, {r2, r6, fp, sp, lr} │ │ │ │ - b 0x1c3f38 │ │ │ │ + b 0x1c4074 │ │ │ │ eormi r0, fp, lr, lsl #6 │ │ │ │ addvs r4, fp, r3, asr #32 │ │ │ │ subsmi r6, sl, fp, asr #17 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ subsmi r4, sl, r2, lsr #32 │ │ │ │ strbmi r6, [r0], -sl, asr #1 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f143f0 │ │ │ │ @ instruction: 0xf644b8ff │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0x173f18 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ + blmi 0x174054 │ │ │ │ rsbeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r2], {140} @ 0x8c │ │ │ │ - ldrsbteq sp, [r3], -r0 │ │ │ │ + ldc2 1, cr15, [r4], {140} @ 0x8c │ │ │ │ + eorseq sp, r3, r8, lsl r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b074 │ │ │ │ + bl 0xfec4b1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf85ef7f1 │ │ │ │ - bls 0x15aa8c │ │ │ │ + bls 0x15abc8 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf912b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f3f7c │ │ │ │ - b 0x432ecc │ │ │ │ - b 0x936ec4 │ │ │ │ - b 0x13f42c8 │ │ │ │ + blx 0x3f40b8 │ │ │ │ + b 0x433008 │ │ │ │ + b 0x937000 │ │ │ │ + b 0x13f4404 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fc4b │ │ │ │ - eorseq sp, r3, r4, ror #3 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + eorseq sp, r3, ip, lsr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b104 │ │ │ │ + bl 0xfec4b240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf816f7f1 │ │ │ │ - bls 0x15ab1c │ │ │ │ + bls 0x15ac58 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stccc 6, cr4, [r2], {5} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf812b2e8 │ │ │ │ @ instruction: 0xf834c01e │ │ │ │ @ instruction: 0xf10e1f02 │ │ │ │ vmull.p8 q8, d5, d1 │ │ │ │ @ instruction: 0xf1be058f │ │ │ │ @ instruction: 0xf8560f08 │ │ │ │ - blx 0x3f400c │ │ │ │ - b 0x432f5c │ │ │ │ - b 0x936f54 │ │ │ │ - b 0x13f4358 │ │ │ │ + blx 0x3f4148 │ │ │ │ + b 0x433098 │ │ │ │ + b 0x937090 │ │ │ │ + b 0x13f4494 │ │ │ │ @ instruction: 0xf8a40c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fc03 │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ + eorseq sp, r3, r0, asr #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b194 │ │ │ │ + bl 0xfec4b2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xffcef7f0 │ │ │ │ - bls 0x15abac │ │ │ │ + bls 0x15ace8 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r9 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf3fd4 │ │ │ │ + strne pc, [pc], #-964 @ 0xf4110 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r8!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fbbb │ │ │ │ - eorseq sp, r3, ip, lsl #4 │ │ │ │ + svclt 0x0000fbbd │ │ │ │ + eorseq sp, r3, r4, asr r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b224 │ │ │ │ + bl 0xfec4b360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff86f7f0 │ │ │ │ - bls 0x15ac3c │ │ │ │ + bls 0x15ad78 │ │ │ │ stmdale r5!, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ svcne 0x00280c00 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ eorne pc, ip, r2, lsr r8 @ │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ svcvs 0x0004f850 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - strne pc, [pc], #-964 @ 0xf4064 │ │ │ │ + strne pc, [pc], #-964 @ 0xf41a0 │ │ │ │ svceq 0x0004f1bc │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ mvnle r6, r1 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00e0f7f0 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0281 │ │ │ │ - svclt 0x0000fb73 │ │ │ │ - eorseq sp, r3, r0, lsr #4 │ │ │ │ + svclt 0x0000fb75 │ │ │ │ + eorseq sp, r3, r8, ror #6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b2b4 │ │ │ │ + bl 0xfec4b3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ - blcs 0x51acd0 │ │ │ │ + blcs 0x51ae0c │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf990b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf40f0 │ │ │ │ + streq pc, [pc], #964 @ 0xf422c │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x4056d0 │ │ │ │ - b 0x937108 │ │ │ │ - b 0x13f450c │ │ │ │ + b 0x40580c │ │ │ │ + b 0x937244 │ │ │ │ + b 0x13f4648 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x009af7f0 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ - eorseq sp, r3, r4, lsr r2 │ │ │ │ + svclt 0x0000fb2f │ │ │ │ + eorseq sp, r3, ip, ror r3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b340 │ │ │ │ + bl 0xfec4b47c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [sp], -r7, lsl #12 │ │ │ │ movwls r4, #5654 @ 0x1616 │ │ │ │ mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ - blcs 0x51ad5c │ │ │ │ + blcs 0x51ae98 │ │ │ │ strmi sp, [r4], -r4, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ strcc r4, [lr, #-1584] @ 0xfffff9d0 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf890b2e2 │ │ │ │ @ instruction: 0xf83ec001 │ │ │ │ andcc r1, r2, r2, lsl #30 │ │ │ │ - streq pc, [pc], #964 @ 0xf417c │ │ │ │ + streq pc, [pc], #964 @ 0xf42b8 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {12} @ │ │ │ │ - b 0x40575c │ │ │ │ - b 0x937194 │ │ │ │ - b 0x13f4598 │ │ │ │ + b 0x405898 │ │ │ │ + b 0x9372d0 │ │ │ │ + b 0x13f46d4 │ │ │ │ @ instruction: 0xf8ae0c01 │ │ │ │ mvnle ip, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0054f7f0 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ - eorseq sp, r3, r8, asr #4 │ │ │ │ + svclt 0x0000fae9 │ │ │ │ + mlaseq r3, r0, r3, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b3cc │ │ │ │ + bl 0xfec4b508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mrc2 7, 5, pc, cr2, cr0, {7} │ │ │ │ - blcs 0x51ade8 │ │ │ │ + blcs 0x51af24 │ │ │ │ strtmi sp, [sl], -r2, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf9b2340c │ │ │ │ - blx 0x18b8204 │ │ │ │ + blx 0x18b8340 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r6, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r5, asr r8 @ │ │ │ │ @ instruction: 0x40714099 │ │ │ │ - b 0x1457a4 │ │ │ │ - b 0xfe134650 │ │ │ │ + b 0x1458e0 │ │ │ │ + b 0xfe13478c │ │ │ │ @ instruction: 0xf8cc0106 │ │ │ │ mvnle r1, r0 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0010f7f0 │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvs pc, ip, r4, asr #12 │ │ │ │ + adcsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18c0282 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq sp, r3, ip, asr r2 │ │ │ │ + svclt 0x0000faa5 │ │ │ │ + eorseq sp, r3, r4, lsr #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b454 │ │ │ │ + bl 0xfec4b590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ movwls r4, #5653 @ 0x1615 │ │ │ │ mcr2 7, 3, pc, cr14, cr0, {7} @ │ │ │ │ - blcs 0x51ae70 │ │ │ │ + blcs 0x51afac │ │ │ │ strtmi sp, [sl], -r1, lsr #16 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldmdahi r1, {r2, r3, sl, ip, sp}^ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvs 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ addsmi lr, r9, lr, lsr r0 │ │ │ │ @@ -233418,107 +233499,107 @@ │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r6, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], -fp, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f040f0 │ │ │ │ @ instruction: 0xf644becd │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ - blmi 0x17437c │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ + blmi 0x1744b8 │ │ │ │ addeq pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x19308fc │ │ │ │ - eorseq sp, r3, r0, ror r2 │ │ │ │ + blx 0x19b0a38 │ │ │ │ + ldrhteq sp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b4d8 │ │ │ │ + bl 0xfec4b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ mcr2 7, 1, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf04f9a02 │ │ │ │ stmdbls r3, {sl, fp} │ │ │ │ - bcc 0x19aefc │ │ │ │ + bcc 0x19b038 │ │ │ │ svceq 0x0001f010 │ │ │ │ andeq pc, r2, #-2147483648 @ 0x80000000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8b2bf1e │ │ │ │ - blx 0x14ac30c │ │ │ │ + blx 0x14ac448 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ @ instruction: 0xf10ce01c │ │ │ │ @ instruction: 0xf1bc0c01 │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr0, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ vrecps.f32 d17, d13, d5 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r0, lsl #2 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ svccs 0x0004f855 │ │ │ │ eoreq pc, lr, r1, lsr r8 @ │ │ │ │ - strne pc, [pc], #-964 @ 0xf4368 │ │ │ │ + strne pc, [pc], #-964 @ 0xf44a4 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ andeq lr, r7, #32, 20 @ 0x20000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eorgt pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000be5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5a0 │ │ │ │ + bl 0xfec4b6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ stc2l 7, cr15, [r8, #960] @ 0x3c0 │ │ │ │ vmlsl.u8 , d0, d2 │ │ │ │ stmdbls r3, {r0, r1, r2, r3, r6} │ │ │ │ @ instruction: 0xf1a29b01 │ │ │ │ andcc r0, lr, #512 @ 0x200 │ │ │ │ svceq 0x0001f010 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ addseq lr, r0, pc, asr #20 │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcbf1e │ │ │ │ - blx 0x14ac3dc │ │ │ │ + blx 0x14ac518 │ │ │ │ @ instruction: 0xf801fe03 │ │ │ │ ldrmi lr, [r4, #3073] @ 0xc01 │ │ │ │ strtmi sp, [r0], -lr, ror #3 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04010 │ │ │ │ svclt 0x0000be2d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173a70 │ │ │ │ + blls 0x173bac │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x002c008f │ │ │ │ - blx 0x18c1858 │ │ │ │ + blx 0x18c1994 │ │ │ │ @ instruction: 0xf854fc80 │ │ │ │ @ instruction: 0xf8b12f04 │ │ │ │ tstcc r4, r2 │ │ │ │ adcmi r0, r5, #0, 18 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @@ -233526,71 +233607,71 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ strbmi sp, [r0], -r9, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b668 │ │ │ │ + bl 0xfec4b7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46061e94 │ │ │ │ smlabtcc r0, sp, r9, lr │ │ │ │ stc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ andcs r9, r0, #0, 22 │ │ │ │ @ instruction: 0x1e5d9901 │ │ │ │ - blcs 0x10c1490 │ │ │ │ + blcs 0x10c15cc │ │ │ │ @ instruction: 0xf8b4d819 │ │ │ │ - blx 0xcac490 │ │ │ │ + blx 0xcac5cc │ │ │ │ @ instruction: 0xf00cfc05 │ │ │ │ - blx 0xc7749c │ │ │ │ - bl 0x833ca8 │ │ │ │ + blx 0xc775d8 │ │ │ │ + bl 0x833de4 │ │ │ │ @ instruction: 0xf0100c0e │ │ │ │ svclt 0x00180f01 │ │ │ │ andsgt pc, r2, r1, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2f46ec │ │ │ │ + bcs 0x2f4828 │ │ │ │ ldrtmi sp, [r0], -r8, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ @ instruction: 0xf04fbdc7 │ │ │ │ strb r0, [ip, r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcne 0x0014b082 │ │ │ │ vmax.s8 d20, d29, d0 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1339a0 │ │ │ │ + blls 0x133adc │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ strcc r1, [r4], #-3678 @ 0xfffff1a2 │ │ │ │ stmdale r0!, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ - blx 0xace598 │ │ │ │ - blx 0xaf3518 │ │ │ │ + blx 0xace6d4 │ │ │ │ + blx 0xaf3654 │ │ │ │ @ instruction: 0xf00cfe03 │ │ │ │ - bl 0x7f750c │ │ │ │ + bl 0x7f7648 │ │ │ │ sbclt r0, r7, #3584 @ 0xe00 │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsvc pc, r7, r5, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s14, s29 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x200d30 │ │ │ │ + bcs 0x200e6c │ │ │ │ strbmi sp, [r0], -r1, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd89 │ │ │ │ strb r0, [r4, r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b748 │ │ │ │ + bl 0xfec4b884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ tstls r1, r6, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4], #960 @ 0x3c0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ @ instruction: 0xf105014f │ │ │ │ @@ -233618,69 +233699,69 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf106038f │ │ │ │ svcne 0x0030020c │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ andcc r1, r4, r6, ror #28 │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0xace604 │ │ │ │ - blx 0xaf3604 │ │ │ │ + blx 0xace740 │ │ │ │ + blx 0xaf3740 │ │ │ │ @ instruction: 0xf00cfe04 │ │ │ │ - bl 0x7f75f8 │ │ │ │ + bl 0x7f7734 │ │ │ │ sbcslt r0, pc, #3584 @ 0xe00 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ ldmdbeq fp, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8554282 │ │ │ │ - b 0xc906e4 │ │ │ │ - b 0x3f7e28 │ │ │ │ - b 0x147762c │ │ │ │ + b 0xc90820 │ │ │ │ + b 0x3f7f64 │ │ │ │ + b 0x1477768 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf04fbd15 │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133844 │ │ │ │ + blls 0x133980 │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x14243d4 │ │ │ │ - blx 0x1477680 │ │ │ │ + b 0x1424510 │ │ │ │ + blx 0x14777bc │ │ │ │ @ instruction: 0xf1bcfe03 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - beq 0x20f07c8 │ │ │ │ - ble 0x3860d4 │ │ │ │ + beq 0x20f0904 │ │ │ │ + ble 0x386210 │ │ │ │ svceq 0x0080f11c │ │ │ │ @ instruction: 0xf15e46e2 │ │ │ │ @ instruction: 0xf04f0e00 │ │ │ │ svclt 0x00bc0900 │ │ │ │ - beq 0xfe1307e0 │ │ │ │ + beq 0xfe13091c │ │ │ │ @ instruction: 0xb10a4691 │ │ │ │ andsge pc, r0, r1, lsl #16 │ │ │ │ - b 0x12c06b4 │ │ │ │ + b 0x12c07f0 │ │ │ │ vabdl.u8 q8, d5, d9 │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r7, r8, sl} │ │ │ │ tstlt pc, ip, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @@ -233694,19 +233775,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b4f88 │ │ │ │ - blx 0xc142bc │ │ │ │ - blx 0x4b371c │ │ │ │ - blx 0x14b2b34 │ │ │ │ - b 0x1430f20 │ │ │ │ + b 0x14b50c4 │ │ │ │ + blx 0xc143f8 │ │ │ │ + blx 0x4b3858 │ │ │ │ + blx 0x14b2c70 │ │ │ │ + b 0x143105c │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svceq 0x0080f1bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -233714,61 +233795,61 @@ │ │ │ │ @ instruction: 0xf11cda0a │ │ │ │ strbtmi r0, [r2], r0, lsl #31 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], r0, lsl #21 │ │ │ │ @ instruction: 0xf885b10a │ │ │ │ - b 0x129c75c │ │ │ │ + b 0x129c898 │ │ │ │ stmeq r0, {r0, r3, r9, sl} │ │ │ │ adcsmi r3, r9, #8388608 @ 0x800000 │ │ │ │ tstlt lr, sp, asr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1336ec │ │ │ │ + blls 0x133828 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e83c0 │ │ │ │ - blx 0xc14364 │ │ │ │ - blx 0x4b37c4 │ │ │ │ - b 0x1432bdc │ │ │ │ + b 0x14e84fc │ │ │ │ + blx 0xc144a0 │ │ │ │ + blx 0x4b3900 │ │ │ │ + b 0x1432d18 │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x1476c44 │ │ │ │ + blx 0x1476d80 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf51cda2b │ │ │ │ strbtmi r4, [r1], r0, lsl #30 │ │ │ │ - beq 0x130d4c │ │ │ │ + beq 0x130e88 │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000c00 │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - blx 0x18c6bf4 │ │ │ │ + blx 0x18c6d30 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129c884 │ │ │ │ + b 0x129c9c0 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4900 │ │ │ │ - b 0x33803c │ │ │ │ - b 0x1477840 │ │ │ │ + b 0xba4a3c │ │ │ │ + b 0x338178 │ │ │ │ + b 0x147797c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r6, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -233778,47 +233859,47 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173628 │ │ │ │ + blls 0x173764 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ - blx 0x3730bc │ │ │ │ + blx 0x3731f8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x930f58 │ │ │ │ + beq 0x931094 │ │ │ │ vpmax.s8 , , q7 │ │ │ │ - blx 0x14a4604 │ │ │ │ - b 0x14330c0 │ │ │ │ + blx 0x14a4740 │ │ │ │ + b 0x14331fc │ │ │ │ @ instruction: 0xf5bc0c0a │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ - ble 0xaf80a4 │ │ │ │ + ble 0xaf81e0 │ │ │ │ svcmi 0x0000f51c │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ vst1.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1280cd4 │ │ │ │ + b 0x1280e10 │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7c998 │ │ │ │ - b 0x3f80dc │ │ │ │ - b 0x14778e0 │ │ │ │ + b 0xc7cad4 │ │ │ │ + b 0x3f8218 │ │ │ │ + b 0x1477a1c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -233833,81 +233914,81 @@ │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ @ instruction: 0xf04ffb13 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ @ instruction: 0x46771eb3 │ │ │ │ svcgt 0x0002f833 │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfe134 │ │ │ │ + blx 0xbfe270 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r0], r0, lsl #31 │ │ │ │ ldrmi fp, [r6], -r4, lsr #30 │ │ │ │ ldmeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ @ instruction: 0xf10e801e │ │ │ │ teqmi r7, #1, 28 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt pc, r6, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1cb2930 │ │ │ │ + bllt 0x1cb2a6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ ldrmi r4, [sp], -r4, lsl #12 │ │ │ │ - blx 0xff83294c │ │ │ │ + blx 0xff832a88 │ │ │ │ @ instruction: 0xf1a84631 │ │ │ │ vmull.p8 q8, d0, d2 │ │ │ │ cps #15 │ │ │ │ strcs r0, [r0], -lr, lsl #16 │ │ │ │ svcgt 0x0002f83e │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blx 0xbfd5a8 │ │ │ │ + blx 0xbfd6e4 │ │ │ │ @ instruction: 0xf5bcfc05 │ │ │ │ strbtmi r7, [r7], -r0, lsl #31 │ │ │ │ ldrmi fp, [r3], -r4, lsr #30 │ │ │ │ strdlt r2, [r2, -pc] │ │ │ │ tstmi lr, #79 @ 0x4f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ strdle r4, [fp, #80]! @ 0x50 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfb2998 │ │ │ │ + bllt 0xfb2ad4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ svcne 0x00164604 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09101 │ │ │ │ stmdbls r1, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ @ instruction: 0xf8564607 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0x976e10 │ │ │ │ + blx 0x976f4c │ │ │ │ sbcslt pc, sl, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ eorgt pc, r0, r1, lsr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf64fbf24 │ │ │ │ @ instruction: 0xf0037eff │ │ │ │ @ instruction: 0xf3c30901 │ │ │ │ - b 0xbf9670 │ │ │ │ - b 0x477a40 │ │ │ │ - b 0x13f8244 │ │ │ │ + b 0xbf97ac │ │ │ │ + b 0x477b7c │ │ │ │ + b 0x13f8380 │ │ │ │ @ instruction: 0xf8210c0e │ │ │ │ andcc ip, r1, r0, lsr #32 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ bicsle r2, ip, r4, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -233916,75 +233997,75 @@ │ │ │ │ svclt 0x0000baf5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x18b2a48 │ │ │ │ + blx 0x18b2b84 │ │ │ │ svcne 0x003b4631 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ svccs 0x0004f853 │ │ │ │ @ instruction: 0xf04f3104 │ │ │ │ - blx 0x976ea0 │ │ │ │ + blx 0x976fdc │ │ │ │ sbclt pc, r2, #1280 @ 0x500 │ │ │ │ svccc 0x0080f5bc │ │ │ │ usat16mi fp, #6, r8 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0901 │ │ │ │ - b 0x12946bc │ │ │ │ - b 0xbf62e8 │ │ │ │ - b 0x477ad0 │ │ │ │ - b 0x13f82d4 │ │ │ │ + b 0x12947f8 │ │ │ │ + b 0xbf6424 │ │ │ │ + b 0x477c0c │ │ │ │ + b 0x13f8410 │ │ │ │ stmdbeq r0, {r1, r2, r3, sl, fp} │ │ │ │ @ instruction: 0xf82142bb │ │ │ │ bicsle ip, sp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfed32aac │ │ │ │ + blt 0xfed32be8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133380 │ │ │ │ + blls 0x1334bc │ │ │ │ stmdbls r1, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ strmi r0, [r7], -r0, lsr #16 │ │ │ │ svcgt 0x0002f936 │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ stc2 10, cr15, [r3], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf908fa0e │ │ │ │ vpmax.s8 , q1, q7 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x1424898 │ │ │ │ - blx 0x1477b44 │ │ │ │ + b 0x14249d4 │ │ │ │ + blx 0x1477c80 │ │ │ │ @ instruction: 0xf5bcfe03 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ @ instruction: 0xf0050200 │ │ │ │ svclt 0x00a40201 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf4c8c │ │ │ │ - ble 0x246598 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf4dc8 │ │ │ │ + ble 0x2466d4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00bc45ce │ │ │ │ ldrmi r4, [r1], ip, asr #13 │ │ │ │ @ instruction: 0xf801b10a │ │ │ │ andcc ip, r1, r0, lsl r0 │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf4f35 │ │ │ │ + streq pc, [pc, #965] @ 0xf5071 │ │ │ │ bicsle r2, r1, r8, lsl #16 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f043f0 │ │ │ │ svclt 0x0000ba61 │ │ │ │ @@ -233997,19 +234078,19 @@ │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf9ccf7f0 │ │ │ │ vmovne.f64 d9, #145 @ 0xc0880000 -4.250 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf1c3370e │ │ │ │ @ instruction: 0xf9310820 │ │ │ │ @ instruction: 0xf1b3cf02 │ │ │ │ - b 0x14b5444 │ │ │ │ - blx 0xc14778 │ │ │ │ - blx 0x4b3bd8 │ │ │ │ - blx 0x14b2ff0 │ │ │ │ - b 0x14313dc │ │ │ │ + b 0x14b5580 │ │ │ │ + blx 0xc148b4 │ │ │ │ + blx 0x4b3d14 │ │ │ │ + blx 0x14b312c │ │ │ │ + b 0x1431518 │ │ │ │ svclt 0x00580c09 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ svcvc 0x0080f5bc │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @@ -234030,45 +234111,45 @@ │ │ │ │ svclt 0x0000ba11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x133238 │ │ │ │ + blls 0x133374 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ @ instruction: 0xf1c34616 │ │ │ │ @ instruction: 0xf8550820 │ │ │ │ - b 0x14e8874 │ │ │ │ - blx 0xc14818 │ │ │ │ - blx 0x4b3c78 │ │ │ │ - b 0x1433090 │ │ │ │ + b 0x14e89b0 │ │ │ │ + blx 0xc14954 │ │ │ │ + blx 0x4b3db4 │ │ │ │ + b 0x14331cc │ │ │ │ @ instruction: 0xf1b30c09 │ │ │ │ - blx 0x14770f8 │ │ │ │ + blx 0x1477234 │ │ │ │ svclt 0x005cfa03 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr10, {3} @ │ │ │ │ @ instruction: 0xf1bada29 │ │ │ │ svclt 0x00ab0f00 │ │ │ │ @ instruction: 0xf00046e1 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ - blx 0x18b70a4 │ │ │ │ + blx 0x18b71e0 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x129cd34 │ │ │ │ + b 0x129ce70 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xba4db0 │ │ │ │ - b 0x3384ec │ │ │ │ - b 0x1477cf0 │ │ │ │ + b 0xba4eec │ │ │ │ + b 0x338628 │ │ │ │ + b 0x1477e2c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ andcc ip, r1, #34 @ 0x22 │ │ │ │ bicle r2, r8, r4, lsl #20 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @@ -234078,46 +234159,46 @@ │ │ │ │ @ instruction: 0xe7da79ff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f09301 │ │ │ │ - blls 0x173178 │ │ │ │ + blls 0x1732b4 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x003d008f │ │ │ │ strcc r2, [ip, -r0, lsl #12] │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f855 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ stc2 10, cr15, [r3], {34} @ 0x22 @ │ │ │ │ vpmax.s8 d15, d9, d14 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ eoreq pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ - blx 0x1f3678 │ │ │ │ - blx 0x14a4ab4 │ │ │ │ - b 0x1431550 │ │ │ │ + blx 0x1f37b4 │ │ │ │ + blx 0x14a4bf0 │ │ │ │ + b 0x143168c │ │ │ │ @ instruction: 0xf5bc0c02 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - ble 0xa75554 │ │ │ │ + ble 0xa75690 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000a00 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ sbclt r0, r2, #0, 24 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - b 0x1281180 │ │ │ │ + b 0x12812bc │ │ │ │ stmdbeq r0, {r1, r3, r9, sl} │ │ │ │ @ instruction: 0xf85842bd │ │ │ │ - b 0xc7ce44 │ │ │ │ - b 0x3f8588 │ │ │ │ - b 0x1477d8c │ │ │ │ + b 0xc7cf80 │ │ │ │ + b 0x3f86c4 │ │ │ │ + b 0x1477ec8 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ bicle ip, fp, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -234127,56 +234208,56 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f03100 │ │ │ │ - blls 0x1330c0 │ │ │ │ + blls 0x1331fc │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x8000f9b6 │ │ │ │ stmdbeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x9314a8 │ │ │ │ + beq 0x9315e4 │ │ │ │ vfmsvc.f32 s29, s16, s30 │ │ │ │ stc2 10, cr15, [r0], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x14a4b64 │ │ │ │ - blx 0x4b3630 │ │ │ │ + blx 0x14a4ca0 │ │ │ │ + blx 0x4b376c │ │ │ │ svclt 0x0058f909 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x14a4b90 │ │ │ │ - b 0x1333248 │ │ │ │ - blx 0x1476e4c │ │ │ │ - bl 0x834638 │ │ │ │ + blx 0x14a4ccc │ │ │ │ + b 0x1333384 │ │ │ │ + blx 0x1476f88 │ │ │ │ + bl 0x834774 │ │ │ │ @ instruction: 0xf14e0c08 │ │ │ │ @ instruction: 0xf1bc0e00 │ │ │ │ @ instruction: 0xf17e0f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xf4d08 │ │ │ │ - ble 0x346a08 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xf4e44 │ │ │ │ + ble 0x346b44 │ │ │ │ svceq 0x0080f11c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #25 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf5235 │ │ │ │ + streq pc, [pc, #965] @ 0xf5371 │ │ │ │ lslsle r2, r8, #20 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fb8e1 │ │ │ │ @@ -234190,29 +234271,29 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ @ instruction: 0xf846f7f0 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c0ed0 │ │ │ │ + blcs 0x10c100c │ │ │ │ @ instruction: 0xf9b0d855 │ │ │ │ @ instruction: 0xf1c28000 │ │ │ │ @ instruction: 0xf1b20920 │ │ │ │ - b 0x14b7758 │ │ │ │ - blx 0xb14a7c │ │ │ │ - blx 0xb33ee8 │ │ │ │ - blx 0x4b2ef0 │ │ │ │ - b 0x143330c │ │ │ │ + b 0x14b7894 │ │ │ │ + blx 0xb14bb8 │ │ │ │ + blx 0xb34024 │ │ │ │ + blx 0x4b302c │ │ │ │ + b 0x1433448 │ │ │ │ @ instruction: 0xf1c30c09 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3b382c │ │ │ │ + blx 0x3b3968 │ │ │ │ @ instruction: 0xf909fa0e │ │ │ │ - b 0x1424c5c │ │ │ │ - b 0x12f7f28 │ │ │ │ + b 0x1424d98 │ │ │ │ + b 0x12f8064 │ │ │ │ @ instruction: 0xf1b30809 │ │ │ │ @ instruction: 0xf00c0920 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf909fa4e │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ @@ -234220,15 +234301,15 @@ │ │ │ │ svceq 0x0080f1bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ uxtahmi r0, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf11cda09 │ │ │ │ @ instruction: 0xf15e0f80 │ │ │ │ - ble 0x7f8740 │ │ │ │ + ble 0x7f887c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234244,60 +234325,60 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0016b082 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, fp}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x134ee0 │ │ │ │ + blls 0x13501c │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ mrcne 6, 2, r4, cr13, cr7, {0} │ │ │ │ - blcs 0x10c27c8 │ │ │ │ + blcs 0x10c2904 │ │ │ │ @ instruction: 0xf8d6d858 │ │ │ │ @ instruction: 0xf1c59000 │ │ │ │ - b 0x14b7844 │ │ │ │ - blx 0xb54b6c │ │ │ │ - blx 0xb73fe0 │ │ │ │ - blx 0x4b33dc │ │ │ │ - b 0x14337fc │ │ │ │ + b 0x14b7980 │ │ │ │ + blx 0xb54ca8 │ │ │ │ + blx 0xb7411c │ │ │ │ + blx 0x4b3518 │ │ │ │ + b 0x1433938 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3918 │ │ │ │ + blx 0x3b3a54 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9316f4 │ │ │ │ + beq 0x931830 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3b3828 │ │ │ │ + blx 0x3b3964 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x9316c4 │ │ │ │ - blx 0x14a4d6c │ │ │ │ - b 0x1373828 │ │ │ │ - blx 0x147742c │ │ │ │ - bl 0x834814 │ │ │ │ + beq 0x931800 │ │ │ │ + blx 0x14a4ea8 │ │ │ │ + b 0x1373964 │ │ │ │ + blx 0x1477568 │ │ │ │ + bl 0x834950 │ │ │ │ @ instruction: 0xf14e0c09 │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e4f00 │ │ │ │ - ble 0xc77418 │ │ │ │ + ble 0xc77554 │ │ │ │ svcmi 0x0000f51c │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0e01 │ │ │ │ - ble 0x94802c │ │ │ │ + ble 0x948168 │ │ │ │ streq lr, [lr, -r7, asr #20] │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, lr, r8, asr r8 @ │ │ │ │ eor pc, r2, r1, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ vmlaeq.f32 s28, s18, s29 │ │ │ │ @ instruction: 0x0c0cea4e │ │ │ │ eorgt pc, r2, r1, lsr #16 │ │ │ │ - bcs 0x201858 │ │ │ │ + bcs 0x201994 │ │ │ │ tstlt pc, lr, lsr #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00f0f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -234307,96 +234388,96 @@ │ │ │ │ @ instruction: 0xe7d57cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x174de4 │ │ │ │ + blls 0x174f20 │ │ │ │ svcne 0x003a4629 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strcs r3, [r0], -ip, lsl #14 │ │ │ │ andcc r1, r4, #1488 @ 0x5d0 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ - beq 0x9317d8 │ │ │ │ + beq 0x931914 │ │ │ │ vfmsvc.f32 s29, s18, s30 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf903fa29 │ │ │ │ - blx 0x3b390c │ │ │ │ + blx 0x3b3a48 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x9317b0 │ │ │ │ - blx 0x14a4e50 │ │ │ │ - b 0x143390c │ │ │ │ + beq 0x9318ec │ │ │ │ + blx 0x14a4f8c │ │ │ │ + b 0x1433a48 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x4780f4 │ │ │ │ - b 0x137391c │ │ │ │ + blx 0x478230 │ │ │ │ + b 0x1373a58 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3a38 │ │ │ │ + blx 0x3b3b74 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe03fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ - b 0x14c5b98 │ │ │ │ + b 0x14c5cd4 │ │ │ │ @ instruction: 0xf8581010 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x430150 │ │ │ │ - b 0xc78170 │ │ │ │ - b 0x1478974 │ │ │ │ + b 0x43028c │ │ │ │ + b 0xc782ac │ │ │ │ + b 0x1478ab0 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1aecc02 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbf6f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf529c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf53d8 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ andcs pc, r0, #3312 @ 0xcf0 │ │ │ │ @ instruction: 0x1eb39901 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - ldccs 3, cr3, [pc, #-8]! @ 0xf51ac │ │ │ │ + ldccs 3, cr3, [pc, #-8]! @ 0xf52e8 │ │ │ │ @ instruction: 0xf8b3d831 │ │ │ │ - blx 0xcad1bc │ │ │ │ + blx 0xcad2f8 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xc781c8 │ │ │ │ - bl 0x8349dc │ │ │ │ - bl 0x12b8204 │ │ │ │ + blx 0xc78304 │ │ │ │ + bl 0x834b18 │ │ │ │ + bl 0x12b8340 │ │ │ │ @ instruction: 0xf5bc0e07 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00220e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf531c │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf5458 │ │ │ │ andle r4, r3, #252706816 @ 0xf100000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @@ -234450,43 +234531,43 @@ │ │ │ │ svclt 0x0000e7e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ @ instruction: 0xf04ffe31 │ │ │ │ stmdbls r1, {r9, sl, fp} │ │ │ │ uhasxmi r1, r3, r2 │ │ │ │ @ instruction: 0xf1054676 │ │ │ │ andcc r3, r4, #16711680 @ 0xff0000 │ │ │ │ ldmdale sl!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -r2 │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x2b0028 │ │ │ │ + beq 0x2b0164 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x131900 │ │ │ │ + beq 0x131a3c │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b832c │ │ │ │ - b 0x11f3d30 │ │ │ │ + blx 0x18b8468 │ │ │ │ + b 0x11f3e6c │ │ │ │ @ instruction: 0xf831030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xc1d428 │ │ │ │ - b 0x33836c │ │ │ │ - b 0x13f7770 │ │ │ │ + b 0xc1d564 │ │ │ │ + b 0x3384a8 │ │ │ │ + b 0x13f78ac │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11b │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ @@ -234499,35 +234580,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldc2l 7, cr15, [sl, #956] @ 0x3bc │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrmi r3, [sl], -ip, lsl #12 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ ldrdls pc, [r0], -lr │ │ │ │ stc2 10, cr15, [r8], {41} @ 0x29 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf905fa29 │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ - beq 0x1b00d4 │ │ │ │ + beq 0x1b0210 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - beq 0x1319bc │ │ │ │ + beq 0x131af8 │ │ │ │ svclt 0x002446e1 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x18b83e8 │ │ │ │ - b 0x11f3dec │ │ │ │ + blx 0x18b8524 │ │ │ │ + b 0x11f3f28 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ ldrbmi r0, [r6, #-2304]! @ 0xfffff700 │ │ │ │ eorsge pc, sl, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0aea2c │ │ │ │ stmdbeq sl, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @@ -234542,55 +234623,55 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ cdpne 0, 9, cr11, cr6, cr2, {4} │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x134a44 │ │ │ │ + blls 0x134b80 │ │ │ │ stmdbls r1, {r9, sp} │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x36021e58 │ │ │ │ ldmdale r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xe000f9b6 │ │ │ │ stmdaeq r0!, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x931b24 │ │ │ │ + beq 0x931c60 │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r0], {46} @ 0x2e @ │ │ │ │ vseleq.f32 s30, s6, s29 │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ @ instruction: 0x0c08ea4c │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13651e0 │ │ │ │ - blx 0x373cac │ │ │ │ + blx 0x136531c │ │ │ │ + blx 0x373de8 │ │ │ │ svclt 0x0058f808 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ stmdaeq r0!, {r0, r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x136520c │ │ │ │ - b 0x14b34c0 │ │ │ │ - blx 0x1338cc4 │ │ │ │ - bl 0x8334b4 │ │ │ │ + blx 0x1365348 │ │ │ │ + b 0x14b35fc │ │ │ │ + blx 0x1338e00 │ │ │ │ + bl 0x8335f0 │ │ │ │ @ instruction: 0xf1480c0e │ │ │ │ @ instruction: 0xf5bc0e00 │ │ │ │ @ instruction: 0xf17e7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xf55fc │ │ │ │ - ble 0x2c7084 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xf5738 │ │ │ │ + ble 0x2c71c0 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf005da1d │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r0], r0, lsl #24 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf801d001 │ │ │ │ andcc ip, r1, #18 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ - streq pc, [pc, #965] @ 0xf58ad │ │ │ │ + streq pc, [pc, #965] @ 0xf59e9 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbda5 │ │ │ │ @@ -234604,44 +234685,44 @@ │ │ │ │ ldrmi fp, [r7], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ movwls r2, #5632 @ 0x1600 │ │ │ │ stc2 7, cr15, [sl, #-956] @ 0xfffffc44 │ │ │ │ @ instruction: 0xf3c09b01 │ │ │ │ cdpne 1, 11, cr0, cr8, cr15, {2} │ │ │ │ cdpne 7, 5, cr3, cr10, cr14, {0} │ │ │ │ - blcs 0x10c1548 │ │ │ │ + blcs 0x10c1684 │ │ │ │ @ instruction: 0xf9b0d853 │ │ │ │ @ instruction: 0xf1c2e000 │ │ │ │ @ instruction: 0xf1b20820 │ │ │ │ - b 0x14b7dd0 │ │ │ │ - blx 0xc93d0c │ │ │ │ - blx 0xcb4560 │ │ │ │ - blx 0x374d68 │ │ │ │ - b 0x1433580 │ │ │ │ + b 0x14b7f0c │ │ │ │ + blx 0xc93e48 │ │ │ │ + blx 0xcb469c │ │ │ │ + blx 0x374ea4 │ │ │ │ + b 0x14336bc │ │ │ │ @ instruction: 0xf1c30c08 │ │ │ │ svclt 0x00580820 │ │ │ │ - blx 0x3b3e90 │ │ │ │ + blx 0x3b3fcc │ │ │ │ @ instruction: 0xf808fa09 │ │ │ │ - b 0x14252d4 │ │ │ │ - b 0x14785a0 │ │ │ │ + b 0x1425410 │ │ │ │ + b 0x14786dc │ │ │ │ @ instruction: 0xf1b30e08 │ │ │ │ @ instruction: 0xf00c0820 │ │ │ │ svclt 0x005c0c01 │ │ │ │ @ instruction: 0xf808fa49 │ │ │ │ vmlseq.f32 s28, s16, s28 │ │ │ │ @ instruction: 0xf803fa49 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr8, {2} │ │ │ │ svcvc 0x0080f5bc │ │ │ │ stmdaeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf001bfa2 │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ @ instruction: 0x46f00cff │ │ │ │ @ instruction: 0xf1beda07 │ │ │ │ - ble 0x7f91b4 │ │ │ │ + ble 0x7f92f0 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1be46f0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andgt pc, r1, r5, lsl #17 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ strcc r0, [r2, #-2185] @ 0xfffff777 │ │ │ │ @@ -234657,162 +234738,162 @@ │ │ │ │ strb r0, [r2, r1, lsl #28]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcne 0x0015b082 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf7ef3100 │ │ │ │ - blls 0x13486c │ │ │ │ + blls 0x1349a8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ strcc r1, [r4, #-3674] @ 0xfffff1a6 │ │ │ │ ldmdale r8, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - beq 0x931d40 │ │ │ │ + beq 0x931e7c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b3e6c │ │ │ │ + blx 0x3b3fa8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931d18 │ │ │ │ - blx 0x13653c4 │ │ │ │ - b 0x1433e80 │ │ │ │ + beq 0x931e54 │ │ │ │ + blx 0x1365500 │ │ │ │ + b 0x1433fbc │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x338668 │ │ │ │ - b 0x1333e90 │ │ │ │ + blx 0x3387a4 │ │ │ │ + b 0x1333fcc │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b3f98 │ │ │ │ + blx 0x3b40d4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x12abf2c │ │ │ │ - blx 0x18b6ec4 │ │ │ │ + b 0x12ac068 │ │ │ │ + blx 0x18b7000 │ │ │ │ vmlal.u8 , d16, d0 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x41576c │ │ │ │ - b 0xaf86dc │ │ │ │ - b 0x12f76e0 │ │ │ │ + b 0x4158a8 │ │ │ │ + b 0xaf8818 │ │ │ │ + b 0x12f781c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ @ instruction: 0xd1ae0f04 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbcb5 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [r8, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5830 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf596c │ │ │ │ svclt 0x0000e7d3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ef9301 │ │ │ │ - blls 0x17476c │ │ │ │ + blls 0x1748a8 │ │ │ │ @ instruction: 0xf1a64629 │ │ │ │ vmull.p8 q8, d0, d4 │ │ │ │ strcc r0, [ip], -pc, lsl #1 │ │ │ │ cdpne 5, 5, cr2, cr10, cr0, {0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ ldmdale r6, {r0, r1, r2, r3, r4, r5, r8, r9, fp, sp}^ │ │ │ │ ldrdhi pc, [r0], -lr │ │ │ │ - beq 0x931e48 │ │ │ │ + beq 0x931f84 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stc2 10, cr15, [r2], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x3b3f74 │ │ │ │ + blx 0x3b40b0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x931e20 │ │ │ │ - blx 0x13654cc │ │ │ │ - b 0x1433f88 │ │ │ │ + beq 0x931f5c │ │ │ │ + blx 0x1365608 │ │ │ │ + b 0x14340c4 │ │ │ │ @ instruction: 0xf1c30c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x338770 │ │ │ │ - b 0x1333f98 │ │ │ │ + blx 0x3388ac │ │ │ │ + b 0x13340d4 │ │ │ │ @ instruction: 0xf1b3080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3b40a0 │ │ │ │ + blx 0x3b41dc │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf903fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcc r4, r1, lsr #20 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ - b 0x14c6d8c │ │ │ │ + b 0x14c6ec8 │ │ │ │ @ instruction: 0xf8571010 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x4187c8 │ │ │ │ - b 0xaf87e8 │ │ │ │ - b 0x12f77ec │ │ │ │ + b 0x418904 │ │ │ │ + b 0xaf8924 │ │ │ │ + b 0x12f7928 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef47f0 │ │ │ │ @ instruction: 0xf04fbc33 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [sl, r0, lsl #16] │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xf5934 │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xf5a70 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4ca04 │ │ │ │ + bl 0xfec4cb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x134674 │ │ │ │ + bls 0x1347b0 │ │ │ │ stmdbls r1, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0103a02 │ │ │ │ @ instruction: 0xf1020f01 │ │ │ │ vsubl.u8 q8, d0, d2 │ │ │ │ svclt 0x001c008f │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ andsgt pc, r3, r1, lsl #16 │ │ │ │ - blcs 0x30243c │ │ │ │ + blcs 0x302578 │ │ │ │ @ instruction: 0x4620d1f1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef4010 │ │ │ │ svclt 0x0000bc03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ca50 │ │ │ │ + bl 0xfec4cb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ef9101 │ │ │ │ stmdbls r1, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ eorcc pc, ip, r1, lsr r8 @ │ │ │ │ svcpl 0x0004f854 │ │ │ │ @@ -234824,66 +234905,66 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ef40f0 │ │ │ │ svclt 0x0000bbd3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cab0 │ │ │ │ + bl 0xfec4cbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ef2100 │ │ │ │ - bls 0x1345c8 │ │ │ │ + bls 0x134704 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x1e939901 │ │ │ │ @ instruction: 0xf010320e │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ - b 0x14b64e0 │ │ │ │ + b 0x14b661c │ │ │ │ setend le │ │ │ │ svclt 0x001c0102 │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ stcgt 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f04293 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfebb38b4 │ │ │ │ + bllt 0xfebb39f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cb00 │ │ │ │ + bl 0xfec4cc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ - blx 0x6b38d6 │ │ │ │ + blx 0x6b3a12 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ strcc r4, [ip], #-1577 @ 0xfffff9d7 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf85e884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldrbmi r2, [r4, #-60]! @ 0xffffffc4 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ stccc 8, cr15, [r2], {33} @ 0x21 │ │ │ │ ldrtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x2033910 │ │ │ │ + bllt 0x2033a4c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4604 │ │ │ │ @ instruction: 0xf04ffaeb │ │ │ │ cdpne 12, 11, cr0, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf9314667 │ │ │ │ - blcs 0xfe105584 │ │ │ │ + blcs 0xfe1056c0 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4616087f │ │ │ │ ldrmi sp, [r8], r9, lsl #20 │ │ │ │ @ instruction: 0xf15e3380 │ │ │ │ @@ -234896,54 +234977,54 @@ │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ bicsle r0, ip, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x10b398c │ │ │ │ + bllt 0x10b3ac8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ strcs r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xfec339a8 │ │ │ │ + blx 0xfec33ae4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ @ instruction: 0xf1084629 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ @ instruction: 0xf93e004f │ │ │ │ - blcs 0xfe105608 │ │ │ │ + blcs 0xfe105744 │ │ │ │ vstmiavc r3!, {s29-s107} │ │ │ │ andeq pc, r0, #124, 2 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrbcs fp, [pc, -r4, lsr #31]! │ │ │ │ - ble 0x307268 │ │ │ │ + ble 0x3073a4 │ │ │ │ orrcc r4, r0, #32505856 @ 0x1f00000 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2780bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e704f │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ mvnle r4, r6, asr #11 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1b3a04 │ │ │ │ + bllt 0x1b3b40 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d13, d5 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ - blx 0x1c33a28 │ │ │ │ + blx 0x1c33b64 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ @ instruction: 0xf513da2c │ │ │ │ @@ -234964,34 +235045,34 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1d4 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeeb3a9c │ │ │ │ + blt 0xfeeb3bd8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xf5c04 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xf5d40 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032fa1b │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c9724 │ │ │ │ + b 0x14c9860 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ - ble 0xaf8b2c │ │ │ │ + ble 0xaf8c68 │ │ │ │ svcmi 0x0000f513 │ │ │ │ @ instruction: 0xf15e469c │ │ │ │ svclt 0x00ae0e00 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @@ -235008,15 +235089,15 @@ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf000ba67 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cd90 │ │ │ │ + bl 0xfec4cecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf9d2f7ef │ │ │ │ @ instruction: 0xf1a62300 │ │ │ │ ldrmi r0, [lr], -r2, lsl #28 │ │ │ │ svcgt 0x0002f83e │ │ │ │ @@ -235029,17 +235110,17 @@ │ │ │ │ movwmi r3, #58113 @ 0xe301 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ mvnle r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xe33ba0 │ │ │ │ + blt 0xe33cdc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cdec │ │ │ │ + bl 0xfec4cf28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044617 │ │ │ │ @ instruction: 0xf9a4f7ef │ │ │ │ @ instruction: 0x46291ebb │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ strcs r0, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -235053,37 +235134,37 @@ │ │ │ │ streq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ smlabbcc r2, r0, r8, r0 │ │ │ │ @ instruction: 0xd1eb429f │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x233c00 │ │ │ │ + blt 0x233d3c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d13, d5 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf96ef7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ @ instruction: 0xf855b2c2 │ │ │ │ @ instruction: 0xf8313f04 │ │ │ │ @ instruction: 0xf04fc02e │ │ │ │ @ instruction: 0xf5b30800 │ │ │ │ @ instruction: 0xf8573f80 │ │ │ │ svclt 0x00242032 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x0c02ea2c │ │ │ │ - b 0x1405ce8 │ │ │ │ + b 0x1405e24 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, pc, r4, lsl #30 │ │ │ │ @ instruction: 0xf504b11e │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @@ -235093,80 +235174,80 @@ │ │ │ │ svclt 0x0000b9c3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f92d │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blx 0x18bf0f8 │ │ │ │ + blx 0x18bf234 │ │ │ │ @ instruction: 0xf852fe80 │ │ │ │ @ instruction: 0xf8b13f04 │ │ │ │ tstcc r4, r2 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0xf000bf24 │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0x1252d18 │ │ │ │ - b 0xbf7140 │ │ │ │ - b 0x1b8d5c │ │ │ │ - b 0x13f6960 │ │ │ │ + b 0x1252e54 │ │ │ │ + b 0xbf727c │ │ │ │ + b 0x1b8e98 │ │ │ │ + b 0x13f6a9c │ │ │ │ stmdbeq r0, {r0, r1, r8, r9} │ │ │ │ @ instruction: 0xf82142b2 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r2, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cf50 │ │ │ │ + bl 0xfec4d08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf8f2f7ef │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46671eb1 │ │ │ │ svccc 0x0002f931 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x2075dc │ │ │ │ + ble 0x207718 │ │ │ │ ldrmi r2, [r6, #1536]! @ 0x600 │ │ │ │ @ instruction: 0x4633bfbc │ │ │ │ tstlt sl, r6, lsl r6 │ │ │ │ andscc pc, ip, r5, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ vbic.i32 d20, #34560 @ 0x00008700 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf504b11f │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdblt sl, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cfc0 │ │ │ │ + bl 0xfec4d0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7f8b9 │ │ │ │ strtmi r0, [r9], -r2, lsl #24 │ │ │ │ vabdl.u8 , d0, d14 │ │ │ │ @ instruction: 0xf93c004f │ │ │ │ @ instruction: 0xf5b33f02 │ │ │ │ - b 0x14d5be8 │ │ │ │ + b 0x14d5d24 │ │ │ │ @ instruction: 0xf17e7ee3 │ │ │ │ @ instruction: 0xf0000200 │ │ │ │ svclt 0x00a40201 │ │ │ │ @ instruction: 0x461523ff │ │ │ │ strcs sp, [r0, #-2564] @ 0xfffff5fc │ │ │ │ svclt 0x00bc45ae │ │ │ │ ldrmi r4, [r5], -fp, lsr #12 │ │ │ │ @@ -235181,32 +235262,32 @@ │ │ │ │ svclt 0x0000b913 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ vrecps.f32 d17, d13, d5 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ tstls r1, r3, lsr r7 │ │ │ │ @ instruction: 0xf87cf7ef │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbtmi r9, [r6], -r1, lsl #18 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ stceq 1, cr15, [r0], {114} @ 0x72 │ │ │ │ - bcs 0x12c700 │ │ │ │ + bcs 0x12c83c │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ - b 0x12a5f34 │ │ │ │ + b 0x12a6070 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbfdf50 │ │ │ │ + b 0xbfe08c │ │ │ │ andsmi r0, r3, r2, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r1, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb11ed1da │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ @@ -235219,36 +235300,36 @@ │ │ │ │ svclt 0x0000e7da │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ef0733 │ │ │ │ svcne 0x0032f831 │ │ │ │ strcc r4, [ip], -r9, lsr #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8522500 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14c5cf8 │ │ │ │ + b 0x14c5e34 │ │ │ │ @ instruction: 0xf17c7ce3 │ │ │ │ - ble 0xa39700 │ │ │ │ + ble 0xa3983c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ - b 0x124232c │ │ │ │ + b 0x1242468 │ │ │ │ stmdbeq r0, {r3, r8, sl} │ │ │ │ @ instruction: 0xf85742b2 │ │ │ │ - b 0xc2e020 │ │ │ │ - b 0x1b8f64 │ │ │ │ - b 0x13f6b68 │ │ │ │ + b 0xc2e15c │ │ │ │ + b 0x1b90a0 │ │ │ │ + b 0x13f6ca4 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, sl, r2, lsl #24 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ andcs r5, r1, #64, 6 │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmlt r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -235258,29 +235339,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r2], r2, lsl #1 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ - blls 0x175f14 │ │ │ │ + blls 0x176050 │ │ │ │ vpadd.i8 , , │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ svcne 0x003a0533 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ svceq 0x0001f010 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ movweq lr, #27271 @ 0x6a87 │ │ │ │ svclt 0x0018b2c6 │ │ │ │ vmvn.i32 d20, #-1946157056 @ 0x8c000000 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsne pc, r6, r5, asr r8 @ │ │ │ │ - b 0x1c7844 │ │ │ │ - b 0xfe1b6bb4 │ │ │ │ + b 0x1c7980 │ │ │ │ + b 0xfe1b6cf0 │ │ │ │ andsvs r0, r3, r7, lsl #6 │ │ │ │ ldrbmi sp, [r0], -r8, ror #3 │ │ │ │ @ instruction: 0xf848f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -235288,32 +235369,32 @@ │ │ │ │ @ instruction: 0xf04f87f0 │ │ │ │ @ instruction: 0x463431ff │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ strbeq pc, [r0], -r3, asr #3 @ │ │ │ │ stceq 1, cr15, [r4], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr12, cr7, {0} │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf606fa21 │ │ │ │ @ instruction: 0xf1c34316 │ │ │ │ @ instruction: 0xf1c30220 │ │ │ │ - blx 0x937c84 │ │ │ │ + blx 0x937dc0 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ svcne 0x0004f85c │ │ │ │ @ instruction: 0xf010b2c2 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ @ instruction: 0xf855100f │ │ │ │ - blx 0x1560e4 │ │ │ │ - b 0x2b442c │ │ │ │ - b 0x1176834 │ │ │ │ - b 0xfe17684c │ │ │ │ - b 0x176830 │ │ │ │ - b 0xfe176850 │ │ │ │ - blx 0x936838 │ │ │ │ + blx 0x156220 │ │ │ │ + b 0x2b4568 │ │ │ │ + b 0x1176970 │ │ │ │ + b 0xfe176988 │ │ │ │ + b 0x17696c │ │ │ │ + b 0xfe17698c │ │ │ │ + blx 0x936974 │ │ │ │ svclt 0x0018f107 │ │ │ │ @ instruction: 0xf8cc460c │ │ │ │ ldrbmi r2, [r4, #0]! │ │ │ │ ldrbmi sp, [r0], -r2, ror #3 │ │ │ │ @ instruction: 0xf802f7ef │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -235321,48 +235402,48 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x687878 │ │ │ │ - blle 0x740078 │ │ │ │ + blle 0x6879b4 │ │ │ │ + blle 0x7401b4 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x1b910c │ │ │ │ - blx 0x1b2490 │ │ │ │ - blx 0x9b58cc │ │ │ │ - b 0x11750c8 │ │ │ │ - blx 0x1764d4 │ │ │ │ - b 0x11720a0 │ │ │ │ + blx 0x1b9248 │ │ │ │ + blx 0x1b25cc │ │ │ │ + blx 0x9b5a08 │ │ │ │ + b 0x1175204 │ │ │ │ + blx 0x176610 │ │ │ │ + b 0x11721dc │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11e5e38 │ │ │ │ + blx 0x11e5f74 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x14b9de0 │ │ │ │ + b 0x14b9f1c │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x7790ec │ │ │ │ - blle 0x8c04f0 │ │ │ │ + blle 0x779228 │ │ │ │ + blle 0x8c062c │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - ble 0x5f64f8 │ │ │ │ + ble 0x5f6634 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ @@ -235373,65 +235454,65 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9c6d64 │ │ │ │ + blx 0x9c6ea0 │ │ │ │ @ instruction: 0xf1acf10c │ │ │ │ - blx 0x9b91cc │ │ │ │ - b 0x1135180 │ │ │ │ + blx 0x9b9308 │ │ │ │ + b 0x11352bc │ │ │ │ andcs r0, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf11cc010 │ │ │ │ - b 0x14b9e64 │ │ │ │ + b 0x14b9fa0 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x461117da │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x679d7c │ │ │ │ + blle 0x679eb8 │ │ │ │ svceq 0x0040f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {3} @ │ │ │ │ tstmi sl, #41984 @ 0xa400 │ │ │ │ @ instruction: 0xf06fd04f │ │ │ │ - b 0x1cc6590 │ │ │ │ - b 0xfe152d20 │ │ │ │ + b 0x1cc66cc │ │ │ │ + b 0xfe152e5c │ │ │ │ @ instruction: 0xf04f71e3 │ │ │ │ @ instruction: 0xf8c00c01 │ │ │ │ ldrmi ip, [r0], -r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ cpsid │ │ │ │ @ instruction: 0xf1b00c20 │ │ │ │ - blx 0x976638 │ │ │ │ - blx 0x1f29bc │ │ │ │ - b 0x11b51f0 │ │ │ │ + blx 0x976774 │ │ │ │ + blx 0x1f2af8 │ │ │ │ + b 0x11b532c │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c6df4 │ │ │ │ + blx 0x11c6f30 │ │ │ │ ldrmi pc, [r0], -r0, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0120 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x177668 │ │ │ │ - blx 0x1f31f0 │ │ │ │ - blx 0x9b2620 │ │ │ │ + blx 0x1777a4 │ │ │ │ + blx 0x1f332c │ │ │ │ + blx 0x9b275c │ │ │ │ msrmi CPSR_c, #14, 28 @ 0xe0 │ │ │ │ vst1.8 {d15-d16}, [ip], r2 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0xa07a98 │ │ │ │ + blx 0xa07bd4 │ │ │ │ @ instruction: 0xf1bcfe0c │ │ │ │ - blx 0x137288 │ │ │ │ - b 0x14b3620 │ │ │ │ + blx 0x1373c4 │ │ │ │ + b 0x14b375c │ │ │ │ svclt 0x005c0e05 │ │ │ │ vst1.16 {d15-d16}, [r4], r1 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084572 │ │ │ │ lsrsle r4, r2, r6 │ │ │ │ @@ -235441,46 +235522,46 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xc76654 │ │ │ │ + blle 0xc76790 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x979300 │ │ │ │ - blx 0x9f22bc │ │ │ │ + blx 0x97943c │ │ │ │ + blx 0x9f23f8 │ │ │ │ @ instruction: 0xf1aef10e │ │ │ │ - blx 0x1b9b0c │ │ │ │ - b 0x11352c0 │ │ │ │ - blx 0x9b62c4 │ │ │ │ - b 0x1135ad0 │ │ │ │ + blx 0x1b9c48 │ │ │ │ + b 0x11353fc │ │ │ │ + blx 0x9b6400 │ │ │ │ + b 0x1135c0c │ │ │ │ andcs r0, r0, #14 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0e20 │ │ │ │ - blx 0x1b633c │ │ │ │ + blx 0x1b6478 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x177344 │ │ │ │ + blx 0x177480 │ │ │ │ @ instruction: 0xf1acfe0e │ │ │ │ - blx 0x97774c │ │ │ │ - b 0x11722d0 │ │ │ │ + blx 0x977888 │ │ │ │ + b 0x117240c │ │ │ │ movwmi r0, #4366 @ 0x110e │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ vseleq.f32 s30, s24, s1 │ │ │ │ @ instruction: 0xf505fa21 │ │ │ │ vmlseq.f32 s28, s8, s28 │ │ │ │ vmlseq.f32 s28, s10, s28 │ │ │ │ @@ -235489,60 +235570,60 @@ │ │ │ │ @ instruction: 0xd1b34572 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6ba010 │ │ │ │ + blle 0x6ba14c │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1b │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3520 @ 0xdc0 │ │ │ │ @ instruction: 0xf04fd00e │ │ │ │ @ instruction: 0xf8c40c01 │ │ │ │ @ instruction: 0xf06fc228 │ │ │ │ - b 0x1cc6734 │ │ │ │ - b 0xfe1526c4 │ │ │ │ + b 0x1cc6870 │ │ │ │ + b 0xfe152800 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf10cbd30 │ │ │ │ @ instruction: 0xf1cc31ff │ │ │ │ @ instruction: 0xf1b10c21 │ │ │ │ - blx 0x9763e0 │ │ │ │ - blx 0x1f2b68 │ │ │ │ - b 0x11b5398 │ │ │ │ + blx 0x97651c │ │ │ │ + blx 0x1f2ca4 │ │ │ │ + b 0x11b54d4 │ │ │ │ svclt 0x005c020c │ │ │ │ @ instruction: 0xf000fa43 │ │ │ │ - blx 0x11c6f7c │ │ │ │ + blx 0x11c70b8 │ │ │ │ ldmdaeq r0, {r0, r8, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r1, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1aebd30 │ │ │ │ @ instruction: 0xf1ce0c20 │ │ │ │ - blx 0x1b641c │ │ │ │ - blx 0x1b27d8 │ │ │ │ - blx 0x9b53d4 │ │ │ │ - b 0x11723a8 │ │ │ │ + blx 0x1b6558 │ │ │ │ + blx 0x1b2914 │ │ │ │ + blx 0x9b5510 │ │ │ │ + b 0x11724e4 │ │ │ │ movwmi r0, #4364 @ 0x110c │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ - blx 0x147bcc │ │ │ │ - blx 0x9353ec │ │ │ │ - b 0x11323f8 │ │ │ │ + blx 0x147d08 │ │ │ │ + blx 0x935528 │ │ │ │ + b 0x1132534 │ │ │ │ @ instruction: 0xf1be000c │ │ │ │ - blx 0x1139448 │ │ │ │ + blx 0x1139584 │ │ │ │ svclt 0x005cfe0e │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ svclt 0x00084573 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a24628 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -235552,35 +235633,35 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xeb6810 │ │ │ │ + blle 0xeb694c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ eorcc pc, r8, #12976128 @ 0xc60000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce59f4 │ │ │ │ + b 0x1ce5b30 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x979cc0 │ │ │ │ - blx 0x1f2474 │ │ │ │ - blx 0x9f284c │ │ │ │ + blx 0x979dfc │ │ │ │ + blx 0x1f25b0 │ │ │ │ + blx 0x9f2988 │ │ │ │ movwmi pc, #36366 @ 0x8e0e @ │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - b 0x14b855c │ │ │ │ - b 0x10f69d0 │ │ │ │ + b 0x14b8698 │ │ │ │ + b 0x10f6b0c │ │ │ │ stmiane r0, {r2, r3, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -235589,48 +235670,48 @@ │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x1870a8 │ │ │ │ - blx 0x1724d8 │ │ │ │ - blx 0x9334bc │ │ │ │ - blx 0x975ce0 │ │ │ │ - b 0x14b38c8 │ │ │ │ - b 0x1479cc8 │ │ │ │ - blx 0x939cd0 │ │ │ │ + blx 0x1871e4 │ │ │ │ + blx 0x172614 │ │ │ │ + blx 0x9335f8 │ │ │ │ + blx 0x975e1c │ │ │ │ + b 0x14b3a04 │ │ │ │ + b 0x1479e04 │ │ │ │ + blx 0x939e0c │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs sp, r0, #-2147483606 @ 0x8000002a │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db5f0 │ │ │ │ @ instruction: 0xf1c11014 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x12ba19c │ │ │ │ + blle 0x12ba2d8 │ │ │ │ @ instruction: 0xf1be461e │ │ │ │ - blle 0x13ba0e8 │ │ │ │ + blle 0x13ba224 │ │ │ │ svceq 0x002ff1be │ │ │ │ @ instruction: 0xf1aedc3e │ │ │ │ @ instruction: 0xf1ce0120 │ │ │ │ - blx 0x179578 │ │ │ │ - blx 0x1f3500 │ │ │ │ - blx 0x9b2938 │ │ │ │ + blx 0x1796b4 │ │ │ │ + blx 0x1f363c │ │ │ │ + blx 0x9b2a74 │ │ │ │ msrmi CPSR_c, #12, 24 @ 0xc00 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ - b 0x1137534 │ │ │ │ - blx 0x8c6984 │ │ │ │ + b 0x1137670 │ │ │ │ + blx 0x8c6ac0 │ │ │ │ strne pc, [ip], #-3212 @ 0xfffff374 │ │ │ │ @ instruction: 0x4c01ea4c │ │ │ │ smlawteq r0, lr, r1, pc @ │ │ │ │ - blx 0x207dc0 │ │ │ │ - blx 0xc3392c │ │ │ │ + blx 0x207efc │ │ │ │ + blx 0xc33a68 │ │ │ │ msrmi CPSR_fc, #-2147483645 @ 0x80000003 │ │ │ │ streq pc, [r0, #-446]! @ 0xfffffe42 │ │ │ │ @ instruction: 0xfe0efa47 │ │ │ │ @ instruction: 0x412cbf5c │ │ │ │ ldrbmi r4, [r3, #-801]! @ 0xfffffcdf │ │ │ │ addmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r3], -r4, lsl #30 │ │ │ │ @@ -235645,115 +235726,115 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnle r4, sl, lsl r3 │ │ │ │ ldrmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xf6588 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xf66c4 │ │ │ │ smlawteq r1, r1, r1, pc @ │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1bc430a │ │ │ │ svclt 0x005c0120 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x11c71c8 │ │ │ │ + blx 0x11c7304 │ │ │ │ strmi pc, [lr], -ip, lsl #2 │ │ │ │ @ instruction: 0xf0020853 │ │ │ │ - b 0x11b6db0 │ │ │ │ - b 0x14d34b4 │ │ │ │ + b 0x11b6eec │ │ │ │ + b 0x14d35f0 │ │ │ │ ldmne sl, {r0, r5, r6, sl, fp} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x14e3008 │ │ │ │ - b 0x11469f0 │ │ │ │ - b 0x11c6a0c │ │ │ │ + b 0x14e3144 │ │ │ │ + b 0x1146b2c │ │ │ │ + b 0x11c6b48 │ │ │ │ strne r4, [r9], #-769 @ 0xfffffcff │ │ │ │ svclt 0x0008458c │ │ │ │ @ instruction: 0xd1bb429a │ │ │ │ svclt 0x0000e7d0 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16f69f8 │ │ │ │ + ble 0x16f6b34 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ vst1.8 {d15-d16}, [r1], r2 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x923044 │ │ │ │ - blx 0x173e54 │ │ │ │ - blx 0x973638 │ │ │ │ + blx 0x923180 │ │ │ │ + blx 0x173f90 │ │ │ │ + blx 0x973774 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x9472e0 │ │ │ │ + blx 0x94741c │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ eorcc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ce5c14 │ │ │ │ + b 0x1ce5d50 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x976adc │ │ │ │ - blx 0x1f2e90 │ │ │ │ + blx 0x976c18 │ │ │ │ + blx 0x1f2fcc │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x14c729c │ │ │ │ + b 0x14c73d8 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3228 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15a5c6c │ │ │ │ + b 0x15a5da8 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x47f2c4 │ │ │ │ + blle 0x47f400 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x947014 │ │ │ │ - blle 0x3332d8 │ │ │ │ + blx 0x947150 │ │ │ │ + blle 0x333414 │ │ │ │ vstrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vpmax.u8 d15, d2, d1 │ │ │ │ vpmax.s8 d15, d2, d19 │ │ │ │ @ instruction: 0xd1ef4291 │ │ │ │ svclt 0x0000e7f3 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1fa380 │ │ │ │ + ble 0x1fa4bc │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0x1084d0 │ │ │ │ - bcs 0x8ed348 │ │ │ │ + bcs 0x10860c │ │ │ │ + bcs 0x8ed484 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -235766,146 +235847,146 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f20 │ │ │ │ - blle 0x37f368 │ │ │ │ - blle 0x440f6c │ │ │ │ + blle 0x37f4a4 │ │ │ │ + blle 0x4410a8 │ │ │ │ vldrle s4, [r6, #-124] @ 0xffffff84 │ │ │ │ @ instruction: 0xb121460b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ ldrmi r2, [r8], -r8, lsr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrsbmi r4, [r1], #50 @ 0x32 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmpeq r1, #3072 @ 0xc00 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x148560 │ │ │ │ - blx 0x9f33ac │ │ │ │ + blx 0x14869c │ │ │ │ + blx 0x9f34e8 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ strb sp, [r8, r4, ror #3]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0x12d3f4 │ │ │ │ - blcs 0x8ed404 │ │ │ │ + blcs 0x12d530 │ │ │ │ + blcs 0x8ed540 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1144fe8 │ │ │ │ + blx 0x1145124 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x1b73f0 │ │ │ │ + bl 0x1b752c │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x1485b8 │ │ │ │ - blx 0x11b3008 │ │ │ │ + blx 0x1486f4 │ │ │ │ + blx 0x11b3144 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4da14 │ │ │ │ + bl 0xfec4db50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ movwls r2, #4354 @ 0x1102 │ │ │ │ - blx 0xfe4b47e2 │ │ │ │ - bls 0x19cc38 │ │ │ │ + blx 0xfe4b491e │ │ │ │ + bls 0x19cd74 │ │ │ │ @ instruction: 0xf1019b01 │ │ │ │ @ instruction: 0x46940e10 │ │ │ │ svceq 0x0001f010 │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf18 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ ldrmi r0, [ip], #79 @ 0x4f │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ - bl 0x1880d0 │ │ │ │ + bl 0x18820c │ │ │ │ @ instruction: 0xf7ee1403 │ │ │ │ @ instruction: 0x4620fbfb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrbvs pc, [r8], -sp, asr #4 @ │ │ │ │ + strtvc pc, [r0], sp, asr #4 │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x1755f8 │ │ │ │ + bls 0x175734 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ ldrmi r3, [r3], -lr, lsl #10 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ ldrbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ streq lr, [r3, -r1, lsl #20] │ │ │ │ @ instruction: 0x0c01ea2c │ │ │ │ @ instruction: 0x0c07ea4c │ │ │ │ @ instruction: 0xf8ae4423 │ │ │ │ mvnle ip, r0 │ │ │ │ - bl 0x1881c4 │ │ │ │ + bl 0x188300 │ │ │ │ @ instruction: 0xf7ee04c4 │ │ │ │ strtmi pc, [r0], -r1, asr #23 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9201 │ │ │ │ - bls 0x175584 │ │ │ │ + bls 0x1756c0 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ ldrmi r3, [r3], -ip, lsl #12 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ smlabbeq r3, r5, sl, lr │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ strtmi lr, [r3], #-62 @ 0xffffffc2 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ smlabbeq r5, r1, sl, lr │ │ │ │ andne pc, r0, ip, asr #17 │ │ │ │ strbmi sp, [r0], -ip, ror #3 │ │ │ │ streq lr, [r4], #2818 @ 0xb02 │ │ │ │ - blx 0xfe2b48fa │ │ │ │ + blx 0xfe2b4a36 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4db60 │ │ │ │ + bl 0xfec4dc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0xffb3492c │ │ │ │ + blx 0xffb34a68 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ adcmi r4, r3, #44, 8 @ 0x2c000000 │ │ │ │ @@ -235921,27 +236002,27 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-716] @ 0xfffffd34 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ - b 0x1187ab4 │ │ │ │ + b 0x1187bf0 │ │ │ │ adcmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ mvnle r4, r6, ror #10 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fb19 │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -235951,53 +236032,53 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-476] @ 0xfffffe24 │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf857442c │ │ │ │ adcmi lr, r3, #62 @ 0x3e │ │ │ │ strcs fp, [r0], #-3848 @ 0xfffff0f8 │ │ │ │ - b 0x188018 │ │ │ │ - b 0xfe1772bc │ │ │ │ + b 0x188154 │ │ │ │ + b 0xfe1773f8 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fadd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dcb0 │ │ │ │ + bl 0xfec4ddec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46064614 │ │ │ │ movwls r9, #257 @ 0x101 │ │ │ │ - blx 0x1134a7c │ │ │ │ + blx 0x1134bb8 │ │ │ │ @ instruction: 0x9d069901 │ │ │ │ @ instruction: 0xf1019b00 │ │ │ │ @ instruction: 0xf0100210 │ │ │ │ @ instruction: 0xf1010f01 │ │ │ │ svclt 0x00180101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ svclt 0x00082c00 │ │ │ │ - blne 0x1a08354 │ │ │ │ + blne 0x1a08490 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @ instruction: 0xf7ee4630 │ │ │ │ strtmi pc, [r0], -sp, lsr #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236005,29 +236086,29 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ vstrls s30, [r8, #-44] @ 0xffffffd4 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ strcc r9, [lr], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, lr, r7, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s8, s2 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ svclt 0x00082c00 │ │ │ │ - b 0x11883c8 │ │ │ │ - blne 0x19f7394 │ │ │ │ + b 0x1188504 │ │ │ │ + blne 0x19f74d0 │ │ │ │ @ instruction: 0xf8ac4566 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa71 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236035,29 +236116,29 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -r0, lsl #13 │ │ │ │ - ldrbvs pc, [r8, -sp, asr #4] @ │ │ │ │ + strvc pc, [r0, sp, asr #4]! │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf7ee9301 │ │ │ │ @ instruction: 0x9d08f9cf │ │ │ │ stceq 1, cr15, [r4], {166} @ 0xa6 │ │ │ │ strcc r9, [ip], -r1, lsl #22 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcne 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andeq lr, r1, #132, 20 @ 0x84000 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0xf857461c │ │ │ │ - blne 0x1a2ecc4 │ │ │ │ - b 0x188168 │ │ │ │ - b 0xfe17740c │ │ │ │ + blne 0x1a2ee00 │ │ │ │ + b 0x1882a4 │ │ │ │ + b 0xfe177548 │ │ │ │ @ instruction: 0xf8cc0201 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ee4640 │ │ │ │ @ instruction: 0x4620fa35 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -236078,17 +236159,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0018428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b408 │ │ │ │ + b 0x32b544 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4062e0 │ │ │ │ + b 0x40641c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r0!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236110,17 +236191,17 @@ │ │ │ │ svclt 0x0018428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8548 │ │ │ │ - blx 0x8b78e4 │ │ │ │ - b 0x11f6708 │ │ │ │ + b 0x9c8684 │ │ │ │ + blx 0x8b7a20 │ │ │ │ + b 0x11f6844 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236134,19 +236215,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x14082ec │ │ │ │ + b 0x1408428 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b4f8 │ │ │ │ + b 0x32b634 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4063c8 │ │ │ │ + b 0x406504 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -236167,17 +236248,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c862c │ │ │ │ - blx 0x8b79cc │ │ │ │ - b 0x11f5fe4 │ │ │ │ + b 0x9c8768 │ │ │ │ + blx 0x8b7b08 │ │ │ │ + b 0x11f6120 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b945 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236195,17 +236276,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c869c │ │ │ │ - blx 0x8b7a3c │ │ │ │ - b 0x11f685c │ │ │ │ + b 0x9c87d8 │ │ │ │ + blx 0x8b7b78 │ │ │ │ + b 0x11f6998 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b90d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236215,18 +236296,18 @@ │ │ │ │ sxtab16mi pc, r0, fp, ror #16 @ │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ @ instruction: 0xf1a5f837 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cea7c │ │ │ │ + b 0x14cebb8 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #30 │ │ │ │ - blx 0x8bee78 │ │ │ │ + blx 0x8befb4 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236248,17 +236329,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0008428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b6b0 │ │ │ │ + b 0x32b7ec │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406588 │ │ │ │ + b 0x4066c4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236280,17 +236361,17 @@ │ │ │ │ svclt 0x0008428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c87f0 │ │ │ │ - blx 0x8b7b8c │ │ │ │ - b 0x11f69b0 │ │ │ │ + b 0x9c892c │ │ │ │ + blx 0x8b7cc8 │ │ │ │ + b 0x11f6aec │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b863 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236304,19 +236385,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x1408594 │ │ │ │ + b 0x14086d0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32b7a0 │ │ │ │ + b 0x32b8dc │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406670 │ │ │ │ + b 0x4067ac │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r8!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -236337,17 +236418,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c88d4 │ │ │ │ - blx 0x8b7c74 │ │ │ │ - b 0x11f628c │ │ │ │ + b 0x9c8a10 │ │ │ │ + blx 0x8b7db0 │ │ │ │ + b 0x11f63c8 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bff1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236365,17 +236446,17 @@ │ │ │ │ sadd16mi fp, r8, r4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8944 │ │ │ │ - blx 0x8b7ce4 │ │ │ │ - b 0x11f6b04 │ │ │ │ + b 0x9c8a80 │ │ │ │ + blx 0x8b7e20 │ │ │ │ + b 0x11f6c40 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfb9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236385,18 +236466,18 @@ │ │ │ │ strmi pc, [r0], r7, lsr #30 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fee3 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14ced24 │ │ │ │ + b 0x14cee60 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ uqadd16mi fp, r0, r4 │ │ │ │ - blx 0x8bf120 │ │ │ │ + blx 0x8bf25c │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236418,17 +236499,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0038428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32b958 │ │ │ │ + b 0x32ba94 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406830 │ │ │ │ + b 0x40696c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0048f7ed │ │ │ │ @@ -236450,17 +236531,17 @@ │ │ │ │ svclt 0x0038428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8a98 │ │ │ │ - blx 0x8b7e34 │ │ │ │ - b 0x11f6c58 │ │ │ │ + b 0x9c8bd4 │ │ │ │ + blx 0x8b7f70 │ │ │ │ + b 0x11f6d94 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236474,19 +236555,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x140883c │ │ │ │ + b 0x1408978 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32ba48 │ │ │ │ + b 0x32bb84 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406918 │ │ │ │ + b 0x406a54 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 7, 13, cr15, cr4, cr13, {7} │ │ │ │ @@ -236507,17 +236588,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8b7c │ │ │ │ - blx 0x8b7f1c │ │ │ │ - b 0x11f6534 │ │ │ │ + b 0x9c8cb8 │ │ │ │ + blx 0x8b8058 │ │ │ │ + b 0x11f6670 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236535,17 +236616,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8bec │ │ │ │ - blx 0x8b7f8c │ │ │ │ - b 0x11f6dac │ │ │ │ + b 0x9c8d28 │ │ │ │ + blx 0x8b80c8 │ │ │ │ + b 0x11f6ee8 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be65 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236555,18 +236636,18 @@ │ │ │ │ pkhtbmi pc, r0, r3, asr #27 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fd8f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cefcc │ │ │ │ + b 0x14cf108 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #30 │ │ │ │ - blx 0x8bf3c8 │ │ │ │ + blx 0x8bf504 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236588,17 +236669,17 @@ │ │ │ │ svcpl 0x0001f810 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f812 │ │ │ │ svclt 0x0098428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bc00 │ │ │ │ + b 0x32bd3c │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406ad8 │ │ │ │ + b 0x406c14 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #948]! @ 0x3b4 │ │ │ │ @@ -236620,17 +236701,17 @@ │ │ │ │ svclt 0x0098428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8d40 │ │ │ │ - blx 0x8b80dc │ │ │ │ - b 0x11f6f00 │ │ │ │ + b 0x9c8e7c │ │ │ │ + blx 0x8b8218 │ │ │ │ + b 0x11f703c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bdbb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236644,19 +236725,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1408ae4 │ │ │ │ + b 0x1408c20 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32bcf0 │ │ │ │ + b 0x32be2c │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406bc0 │ │ │ │ + b 0x406cfc │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0, #948] @ 0x3b4 │ │ │ │ @@ -236677,17 +236758,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c8e24 │ │ │ │ - blx 0x8b81c4 │ │ │ │ - b 0x11f67dc │ │ │ │ + b 0x9c8f60 │ │ │ │ + blx 0x8b8300 │ │ │ │ + b 0x11f6918 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd49 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236705,17 +236786,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8e94 │ │ │ │ - blx 0x8b8234 │ │ │ │ - b 0x11f7054 │ │ │ │ + b 0x9c8fd0 │ │ │ │ + blx 0x8b8370 │ │ │ │ + b 0x11f7190 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bd11 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236725,18 +236806,18 @@ │ │ │ │ sxtab16mi pc, r0, pc, ror #24 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fc3b │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf274 │ │ │ │ + b 0x14cf3b0 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsl #31 │ │ │ │ - blx 0x8bf670 │ │ │ │ + blx 0x8bf7ac │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -236758,17 +236839,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00b8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32bea8 │ │ │ │ + b 0x32bfe4 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x406d80 │ │ │ │ + b 0x406ebc │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ @@ -236790,17 +236871,17 @@ │ │ │ │ svclt 0x00b8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c8fe8 │ │ │ │ - blx 0x8b8384 │ │ │ │ - b 0x11f71a8 │ │ │ │ + b 0x9c9124 │ │ │ │ + blx 0x8b84c0 │ │ │ │ + b 0x11f72e4 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc67 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236814,19 +236895,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1408d8c │ │ │ │ + b 0x1408ec8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32bf98 │ │ │ │ + b 0x32c0d4 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x406e68 │ │ │ │ + b 0x406fa4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ @@ -236847,17 +236928,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c90cc │ │ │ │ - blx 0x8b846c │ │ │ │ - b 0x11f6a84 │ │ │ │ + b 0x9c9208 │ │ │ │ + blx 0x8b85a8 │ │ │ │ + b 0x11f6bc0 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbf5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236875,17 +236956,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c913c │ │ │ │ - blx 0x8b84dc │ │ │ │ - b 0x11f72fc │ │ │ │ + b 0x9c9278 │ │ │ │ + blx 0x8b8618 │ │ │ │ + b 0x11f7438 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bbbd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236895,28 +236976,28 @@ │ │ │ │ strmi pc, [r0], fp, lsr #22 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5fae7 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf51c │ │ │ │ + b 0x14cf658 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, lsr #31 │ │ │ │ - blx 0x8bf918 │ │ │ │ + blx 0x8bfa54 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe2b58f4 │ │ │ │ + bllt 0xfe2b5a30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680faf5 │ │ │ │ @@ -236928,24 +237009,24 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00a8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c150 │ │ │ │ + b 0x32c28c │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x407028 │ │ │ │ + b 0x407164 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1435968 │ │ │ │ + bllt 0x1435aa4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ @ instruction: 0x4680fabb │ │ │ │ @@ -236960,17 +237041,17 @@ │ │ │ │ svclt 0x00a8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9290 │ │ │ │ - blx 0x8b862c │ │ │ │ - b 0x11f7450 │ │ │ │ + b 0x9c93cc │ │ │ │ + blx 0x8b8768 │ │ │ │ + b 0x11f758c │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -236984,26 +237065,26 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1409034 │ │ │ │ + b 0x1409170 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c240 │ │ │ │ + b 0x32c37c │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x407110 │ │ │ │ + b 0x40724c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff735a50 │ │ │ │ + blt 0xff735b8c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7edb256 │ │ │ │ strmi pc, [r0], r7, asr #20 │ │ │ │ @@ -237017,17 +237098,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c9374 │ │ │ │ - blx 0x8b8714 │ │ │ │ - b 0x11f6d2c │ │ │ │ + b 0x9c94b0 │ │ │ │ + blx 0x8b8850 │ │ │ │ + b 0x11f6e68 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237045,17 +237126,17 @@ │ │ │ │ @ instruction: 0x4618bfb4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c93e4 │ │ │ │ - blx 0x8b8784 │ │ │ │ - b 0x11f75a4 │ │ │ │ + b 0x9c9520 │ │ │ │ + blx 0x8b88c0 │ │ │ │ + b 0x11f76e0 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000ba69 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237065,28 +237146,28 @@ │ │ │ │ pkhtbmi pc, r0, r7, asr #19 @ │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f993 │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cf7c4 │ │ │ │ + b 0x14cf900 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfb4 │ │ │ │ - blx 0x8bfbc0 │ │ │ │ + blx 0x8bfcfc │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ stccs 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xdb5b9c │ │ │ │ + blt 0xdb5cd8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ed4615 │ │ │ │ strmi pc, [r0], r1, lsr #19 │ │ │ │ @@ -237098,17 +237179,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00d8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c3f8 │ │ │ │ + b 0x32c534 │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x4072d0 │ │ │ │ + b 0x40740c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt r8!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -237130,17 +237211,17 @@ │ │ │ │ svclt 0x00d8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9538 │ │ │ │ - blx 0x8b88d4 │ │ │ │ - b 0x11f76f8 │ │ │ │ + b 0x9c9674 │ │ │ │ + blx 0x8b8a10 │ │ │ │ + b 0x11f7834 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237154,19 +237235,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x14092dc │ │ │ │ + b 0x1409418 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c4e8 │ │ │ │ + b 0x32c624 │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x4073b8 │ │ │ │ + b 0x4074f4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237187,17 +237268,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c961c │ │ │ │ - blx 0x8b89bc │ │ │ │ - b 0x11f6fd4 │ │ │ │ + b 0x9c9758 │ │ │ │ + blx 0x8b8af8 │ │ │ │ + b 0x11f7110 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b94d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237215,17 +237296,17 @@ │ │ │ │ ldrmi fp, [r8], -ip, asr #31 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c968c │ │ │ │ - blx 0x8b8a2c │ │ │ │ - b 0x11f784c │ │ │ │ + b 0x9c97c8 │ │ │ │ + blx 0x8b8b68 │ │ │ │ + b 0x11f7988 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b915 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237235,18 +237316,18 @@ │ │ │ │ strmi pc, [r0], r3, lsl #17 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ @ instruction: 0xf1a5f83f │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfa6c │ │ │ │ + b 0x14cfba8 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ strbtmi fp, [r0], -ip, asr #31 │ │ │ │ - blx 0x8bfe68 │ │ │ │ + blx 0x8bffa4 │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237268,17 +237349,17 @@ │ │ │ │ svcpl 0x0001f910 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svcne 0x0001f912 │ │ │ │ svclt 0x00c8428d │ │ │ │ addmi r2, r7, #0, 6 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ - b 0x32c6a0 │ │ │ │ + b 0x32c7dc │ │ │ │ @ instruction: 0xf8d40206 │ │ │ │ - b 0x407578 │ │ │ │ + b 0x4076b4 │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #27171 @ 0x6a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237300,17 +237381,17 @@ │ │ │ │ svclt 0x00c8428d │ │ │ │ strbmi r2, [r7, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsl #5 │ │ │ │ andeq lr, r6, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c97e0 │ │ │ │ - blx 0x8b8b7c │ │ │ │ - b 0x11f79a0 │ │ │ │ + b 0x9c991c │ │ │ │ + blx 0x8b8cb8 │ │ │ │ + b 0x11f7adc │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000b86b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237324,19 +237405,19 @@ │ │ │ │ @ instruction: 0xf1060e04 │ │ │ │ movwcs r0, #61708 @ 0xf10c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svcvc 0x0004f85e │ │ │ │ @ instruction: 0xf8520118 │ │ │ │ adcsmi r6, r7, #4, 30 │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x1409584 │ │ │ │ + b 0x14096c0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ - b 0x32c790 │ │ │ │ + b 0x32c8cc │ │ │ │ @ instruction: 0xf8d40205 │ │ │ │ - b 0x407660 │ │ │ │ + b 0x40779c │ │ │ │ strtmi r0, [r0], -r2, lsl #24 │ │ │ │ movweq lr, #23075 @ 0x5a23 │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stccc 8, cr15, [r4, #784]! @ 0x310 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r0!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -237357,17 +237438,17 @@ │ │ │ │ @ instruction: 0xf04f469e │ │ │ │ addlt r0, fp, #0, 28 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @ instruction: 0x0c02ea0c │ │ │ │ - b 0x9c98c4 │ │ │ │ - blx 0x8b8c64 │ │ │ │ - b 0x11f727c │ │ │ │ + b 0x9c9a00 │ │ │ │ + blx 0x8b8da0 │ │ │ │ + b 0x11f73b8 │ │ │ │ @ instruction: 0xf8c4030c │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bff9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237385,17 +237466,17 @@ │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ addlt r2, fp, #0 │ │ │ │ vmlseq.f32 s28, s0, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ andeq lr, r7, #8, 20 @ 0x8000 │ │ │ │ stccc 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ vmlaeq.f32 s28, s4, s28 │ │ │ │ - b 0x9c9934 │ │ │ │ - blx 0x8b8cd4 │ │ │ │ - b 0x11f7af4 │ │ │ │ + b 0x9c9a70 │ │ │ │ + blx 0x8b8e10 │ │ │ │ + b 0x11f7c30 │ │ │ │ @ instruction: 0xf8c4030e │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000bfc1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -237405,18 +237486,18 @@ │ │ │ │ strmi pc, [r0], pc, lsr #30 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ @ instruction: 0xf1a5feeb │ │ │ │ strmi r0, [r7], -r4, lsl #28 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85e2300 │ │ │ │ - b 0x14cfd14 │ │ │ │ + b 0x14cfe50 │ │ │ │ adcsmi r1, r5, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0x4660bfd4 │ │ │ │ - blx 0x8c0110 │ │ │ │ + blx 0x8c024c │ │ │ │ movwmi pc, #15490 @ 0x3c82 @ │ │ │ │ mvnsle r4, r1, ror r5 │ │ │ │ tsteq r7, r8, lsl #20 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ strtmi r4, [r0], -fp │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ tstmi sl, #-1342177271 @ 0xb0000009 │ │ │ │ @@ -237429,50 +237510,50 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ ldrmi r4, [fp], lr, lsl #12 │ │ │ │ @ instruction: 0xf7ec4617 │ │ │ │ @ instruction: 0xf8b4fef7 │ │ │ │ @ instruction: 0xf1a69da4 │ │ │ │ vrhadd.s8 d16, d13, d8 │ │ │ │ - vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1ab0c33 │ │ │ │ strmi r0, [r0], r8, lsl #12 │ │ │ │ @ instruction: 0xf10b3f08 │ │ │ │ strls r0, [r1], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf589fa5f │ │ │ │ svcmi 0x0008f856 │ │ │ │ svccc 0x0008f857 │ │ │ │ @ instruction: 0xf088fa5f │ │ │ │ svc 0x0008f851 │ │ │ │ - beq 0xff272dbc │ │ │ │ + beq 0xff272ef8 │ │ │ │ eorspl pc, r5, ip, asr r8 @ │ │ │ │ - b 0xfe208320 │ │ │ │ + b 0xfe20845c │ │ │ │ ldmdavs r2!, {r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf8da402b │ │ │ │ subsmi r5, ip, r4 │ │ │ │ - b 0x14d2390 │ │ │ │ + b 0x14d24cc │ │ │ │ vqshrn.u16 d18, , #8 │ │ │ │ subsmi r2, r3, pc, lsl #16 │ │ │ │ - b 0x1c987c │ │ │ │ - bl 0x3f8dc8 │ │ │ │ + b 0x1c99b8 │ │ │ │ + bl 0x3f8f04 │ │ │ │ @ instruction: 0xf85c05c0 │ │ │ │ - b 0x1f827c │ │ │ │ + b 0x1f83b8 │ │ │ │ stmdavs r8, {sl}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ - b 0xfe1901f8 │ │ │ │ + b 0xfe190334 │ │ │ │ stmdavs ip!, {r9}^ │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ bicle r6, fp, fp, asr #32 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x0032f7ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f3f0 │ │ │ │ + bl 0xfec4f52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ cdp2 7, 10, cr15, cr4, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 6, cr15, cr0, cr12, {7} │ │ │ │ movweq lr, #2565 @ 0xa05 │ │ │ │ stccs 8, cr15, [r4, #848]! @ 0x350 │ │ │ │ @@ -237480,62 +237561,62 @@ │ │ │ │ andeq lr, r0, #139264 @ 0x22000 │ │ │ │ addslt r4, fp, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf8c44313 │ │ │ │ pop {r2, r5, r7, r8, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ec4038 │ │ │ │ svclt 0x0000bf13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f430 │ │ │ │ + bl 0xfec4f56c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ cdp2 7, 8, cr15, cr2, cr12, {7} │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ cdp2 7, 3, cr15, cr14, cr12, {7} │ │ │ │ ldmdbcs r0, {r0, r8, fp, ip, pc} │ │ │ │ strmi sp, [r2], -r2, lsr #16 │ │ │ │ @ instruction: 0xf04fb199 │ │ │ │ @ instruction: 0xf1c13cff │ │ │ │ @ instruction: 0xf1a10340 │ │ │ │ @ instruction: 0xf1c10e20 │ │ │ │ - blx 0xbf86e4 │ │ │ │ + blx 0xbf8820 │ │ │ │ eormi pc, r8, r3, lsl #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @ instruction: 0xf101fa2c │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andmi r4, r3, fp, lsl #6 │ │ │ │ @ instruction: 0xf8d4b299 │ │ │ │ strtmi r3, [r0], -r4, lsr #27 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c4430b │ │ │ │ andlt r3, r3, r4, lsr #27 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ cdplt 7, 13, cr15, cr12, cr12, {7} │ │ │ │ - tstpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, ip, r4, asr #12 │ │ │ │ + rsbsvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf18822b9 │ │ │ │ - svclt 0x0000fa6f │ │ │ │ - eorseq sp, r3, r4, lsl #5 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ + eorseq sp, r3, ip, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f4bc │ │ │ │ + bl 0xfec4f5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ cdp2 7, 3, cr15, cr12, cr12, {7} │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ - blcs 0xfb2e4 │ │ │ │ + blcs 0xfb420 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe124e58 │ │ │ │ + blcs 0xfe124f94 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ @ instruction: 0xb1024694 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ strhle r4, [r8, #33]! @ 0x21 │ │ │ │ @ instruction: 0xf504b11d │ │ │ │ @@ -237548,23 +237629,23 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fe09 │ │ │ │ cdpne 14, 11, cr0, cr1, cr2, {0} │ │ │ │ vrshl.s8 d19, d14, d13 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf04fcf02 │ │ │ │ - blcs 0xfa354 │ │ │ │ + blcs 0xfa490 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ - b 0xc24dcc │ │ │ │ + b 0xc24f08 │ │ │ │ @ instruction: 0xf5b30c07 │ │ │ │ svclt 0x00084f00 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf647bf08 │ │ │ │ ldrshtmi r7, [fp], -pc │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ @@ -237581,76 +237662,76 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fdc7 │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d13 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @ instruction: 0xf1b3c03c │ │ │ │ svclt 0x00044f00 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x11885e0 │ │ │ │ - b 0x1b8c18 │ │ │ │ + b 0x118871c │ │ │ │ + b 0x1b8d54 │ │ │ │ vsubw.u8 q8, q0, d12 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ andvs r4, fp, lr, lsr #11 │ │ │ │ tstlt sl, r0, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec41f0 │ │ │ │ svclt 0x0000be19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4f624 │ │ │ │ + bl 0xfec4f760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2 7, cr15, [r8, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x36103eff │ │ │ │ @ instruction: 0xf91e2500 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0201 │ │ │ │ @ instruction: 0xf1130c00 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4694237f │ │ │ │ subsmi sp, fp, #0 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x1244864 │ │ │ │ + b 0x12449a0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ tstlt sp, r9, ror #3 │ │ │ │ movtpl pc, #1284 @ 0x504 @ │ │ │ │ andsvs r2, sl, #268435456 @ 0x10000000 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec4070 │ │ │ │ svclt 0x0000bde7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d13, d4 │ │ │ │ - vorr.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vabdl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7ec0733 │ │ │ │ mrcne 13, 5, APSR_nzcv, cr2, cr1, {2} │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ - blx 0x18c8e1c │ │ │ │ + blx 0x18c8f58 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ - b 0x126c0c0 │ │ │ │ + b 0x126c1fc │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ adcsmi r0, r2, #143 @ 0x8f │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea2c │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -237670,15 +237751,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ec4604 │ │ │ │ @ instruction: 0xf1a5fd15 │ │ │ │ svcne 0x00310e04 │ │ │ │ vrshl.s8 d19, d12, d13 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ andcs r0, r0, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0004f85e │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ subsmi sp, fp, #28 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcvc 0x0004f851 │ │ │ │ @@ -237694,20 +237775,20 @@ │ │ │ │ @ instruction: 0x4620621a │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f788 │ │ │ │ + bl 0xfec4f8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x1378f0 │ │ │ │ + bls 0x137a2c │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237719,71 +237800,71 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bd35 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f7ec │ │ │ │ + bl 0xfec4f928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [r4], #944 @ 0x3b0 │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c8218 │ │ │ │ + blx 0x18c8354 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf8858 │ │ │ │ + blcs 0xf8994 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a82dc │ │ │ │ - b 0x27be60 │ │ │ │ - b 0xbfbe40 │ │ │ │ - b 0x147b650 │ │ │ │ + b 0x2a8418 │ │ │ │ + b 0x27bf9c │ │ │ │ + b 0xbfbf7c │ │ │ │ + b 0x147b78c │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f854 │ │ │ │ + bl 0xfec4f990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ stc2l 7, cr15, [lr], #-944 @ 0xfffffc50 │ │ │ │ vrecps.f32 d17, d13, d17 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c428c │ │ │ │ - bl 0xfec17a0c │ │ │ │ + b 0xfe1c43c8 │ │ │ │ + bl 0xfec17b48 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x002c4562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c9130 │ │ │ │ - b 0xfe1b92d8 │ │ │ │ + b 0x1c926c │ │ │ │ + b 0xfe1b9414 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [lr], {236} @ 0xec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4f8b8 │ │ │ │ + bl 0xfec4f9f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ec2100 │ │ │ │ - bls 0x1377c0 │ │ │ │ + bls 0x1378fc │ │ │ │ @ instruction: 0x1e539901 │ │ │ │ stmdbcc r1, {r0, r1, r2, r3, r9, ip, sp} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf993d00f │ │ │ │ @ instruction: 0xf891c000 │ │ │ │ @ instruction: 0xf1bce000 │ │ │ │ @@ -237795,344 +237876,344 @@ │ │ │ │ vaddl.u8 q14, d0, d0 │ │ │ │ addsmi r0, r3, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec4010 │ │ │ │ svclt 0x0000bc9d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f91c │ │ │ │ + bl 0xfec4fa58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2 7, cr15, [ip], {236} @ 0xec │ │ │ │ cdpne 14, 10, cr1, cr9, cr2, {5} │ │ │ │ vshl.s8 d19, d14, d13 │ │ │ │ - vorr.i32 q11, #524288 @ 0x00080000 │ │ │ │ + vabal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf9320533 │ │ │ │ - blx 0x18c8348 │ │ │ │ + blx 0x18c8484 │ │ │ │ @ instruction: 0xf831fe80 │ │ │ │ @ instruction: 0xf3c0cf02 │ │ │ │ - blcs 0xf8988 │ │ │ │ + blcs 0xf8ac4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvs pc, lr, r5, asr r8 @ │ │ │ │ ldrmi fp, [ip, #667] @ 0x29b │ │ │ │ - b 0x2a85ac │ │ │ │ - b 0x27bf90 │ │ │ │ - b 0xbfbf70 │ │ │ │ - b 0x147b780 │ │ │ │ + b 0x2a86e8 │ │ │ │ + b 0x27c0cc │ │ │ │ + b 0xbfc0ac │ │ │ │ + b 0x147b8bc │ │ │ │ addsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ec40f8 │ │ │ │ svclt 0x0000bc69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4f984 │ │ │ │ + bl 0xfec4fac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ svcne 0x00144607 │ │ │ │ streq pc, [ip, #-258] @ 0xfffffefe │ │ │ │ - blx 0xff6b674a │ │ │ │ + blx 0xff6b6886 │ │ │ │ vrecps.f32 d17, d13, d17 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ @ instruction: 0xf8540633 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ - b 0xfe1c43bc │ │ │ │ - bl 0xfec17b3c │ │ │ │ + b 0xfe1c44f8 │ │ │ │ + bl 0xfec17c78 │ │ │ │ sbclt r7, r3, #58112 @ 0xe300 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, r3, r6, asr r8 @ │ │ │ │ svclt 0x00944562 │ │ │ │ movweq lr, #10882 @ 0x2a82 │ │ │ │ movweq lr, #51842 @ 0xca82 │ │ │ │ - b 0x1c9260 │ │ │ │ - b 0xfe1b9408 │ │ │ │ + b 0x1c939c │ │ │ │ + b 0xfe1b9544 │ │ │ │ andvs r0, fp, r2, lsl #6 │ │ │ │ ldrtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r6], #-944 @ 0xfffffc50 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca25c │ │ │ │ + blmi 0xbca398 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe7367c6 │ │ │ │ + blx 0xfe736902 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca1f0 │ │ │ │ + bhi 0xfca32c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xfeb36504 │ │ │ │ + blx 0x3b6640 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8c35 │ │ │ │ + streq pc, [pc, #965] @ 0xf8d71 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffb3682e │ │ │ │ + blx 0xffb3696a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9caf1bd │ │ │ │ + @ instruction: 0xf9ccf1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca328 │ │ │ │ + blmi 0xbca464 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xe3688e │ │ │ │ + blx 0xe369ca │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca2b8 │ │ │ │ + bhi 0xdca3f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x14365cc │ │ │ │ + @ instruction: 0xf9aef72b │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xfe2368f6 │ │ │ │ + blx 0xfe236a32 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf966f1bd │ │ │ │ + @ instruction: 0xf968f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca3ec │ │ │ │ + blmi 0xbca528 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff536954 │ │ │ │ + blx 0xff536a90 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca380 │ │ │ │ + bhi 0xfca4bc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf9e4f72b │ │ │ │ + @ instruction: 0xf946f72b │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8dc5 │ │ │ │ + streq pc, [pc, #965] @ 0xf8f01 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x9369be │ │ │ │ + blx 0x936afa │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf902f1bd │ │ │ │ + @ instruction: 0xf904f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca4b8 │ │ │ │ + blmi 0xbca5f4 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c36a1c │ │ │ │ + blx 0x1c36b58 │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca448 │ │ │ │ + bhi 0xdca584 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x23675c │ │ │ │ + @ instruction: 0xf966f72b │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @ instruction: 0x4648d1d7 │ │ │ │ - blx 0xff036a84 │ │ │ │ + blx 0xff036bc0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf89ef1bd │ │ │ │ + @ instruction: 0xf8a0f1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca57c │ │ │ │ + blmi 0xbca6b8 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x336ae4 │ │ │ │ + blx 0x336c20 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca510 │ │ │ │ + bhi 0xfca64c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #-172] @ 0xffffff54 │ │ │ │ + ldc2 7, cr15, [r2], #172 @ 0xac │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf8f55 │ │ │ │ + streq pc, [pc, #965] @ 0xf9091 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0x1736b4c │ │ │ │ + blx 0x1736c88 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf83af1bd │ │ │ │ + @ instruction: 0xf83cf1bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca648 │ │ │ │ + blmi 0xbca784 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9a4f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca5d8 │ │ │ │ + bhi 0xdca714 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf8b8f72c │ │ │ │ + @ instruction: 0xf81af72c │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238143,97 +238224,97 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffd6f1bc │ │ │ │ + @ instruction: 0xffd8f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0a70c │ │ │ │ + blmi 0xc0a848 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r1, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca6a0 │ │ │ │ + bhi 0xfca7dc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf854f72b │ │ │ │ + @ instruction: 0xffb6f72a │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ - b 0x9c8d54 │ │ │ │ + b 0x9c8e90 │ │ │ │ vsubw.u8 q8, q0, d2 │ │ │ │ movwmi r0, #12302 @ 0x300e │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf90e9 │ │ │ │ + streq pc, [pc, #965] @ 0xf9225 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d5 │ │ │ │ @ instruction: 0xf98ef7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff70f1bc │ │ │ │ + @ instruction: 0xff72f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc0a7dc │ │ │ │ + blmi 0xc0a918 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8daf7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca76c │ │ │ │ + bhi 0xdca8a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xf872f72b │ │ │ │ + @ instruction: 0xffd4f72a │ │ │ │ @ instruction: 0xf857b2e9 │ │ │ │ @ instruction: 0xf0202024 │ │ │ │ @ instruction: 0xf8584300 │ │ │ │ subsmi r1, r3, r1, lsr r0 │ │ │ │ subsmi r4, r3, fp │ │ │ │ eorcc pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ @@ -238245,96 +238326,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff0af1bc │ │ │ │ + @ instruction: 0xff0cf1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbca8a4 │ │ │ │ + blmi 0xbca9e0 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf874f7ec │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca838 │ │ │ │ + bhi 0xfca974 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0xcb6b9e │ │ │ │ + blx 0xfe536cd8 │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf927d │ │ │ │ + streq pc, [pc, #965] @ 0xf93b9 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xf8c4f7ec │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 5, pc, cr6, cr12, {5} @ │ │ │ │ + mcr2 1, 5, pc, cr8, cr12, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbca970 │ │ │ │ + blmi 0xbcaaac │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf810f7ec │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdca900 │ │ │ │ + bhi 0xdcaa3c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x3b6c66 │ │ │ │ + blx 0x1c36da0 │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238345,96 +238426,96 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 2, pc, cr2, cr12, {5} @ │ │ │ │ + mcr2 1, 2, pc, cr4, cr12, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcaa34 │ │ │ │ + blmi 0xbcab70 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffacf7eb │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfca9c8 │ │ │ │ + bhi 0xfcab04 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0x1eb6d2c │ │ │ │ + @ instruction: 0xf9d8f73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf940d │ │ │ │ + streq pc, [pc, #965] @ 0xf9549 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ @ instruction: 0xfffcf7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr, #752] @ 0x2f0 │ │ │ │ + stc2l 1, cr15, [r0, #752]! @ 0x2f0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xbcab00 │ │ │ │ + blmi 0xbcac3c │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff48f7eb │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcaa90 │ │ │ │ + bhi 0xdcabcc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ - blx 0x15b6df4 │ │ │ │ + @ instruction: 0xf9b4f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238445,100 +238526,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [sl, #-752]! @ 0xfffffd10 │ │ │ │ + ldc2l 1, cr15, [ip, #-752]! @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4abc4 │ │ │ │ + blmi 0xc4ad00 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 14, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcab58 │ │ │ │ + bhi 0xfcac94 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf99af73f │ │ │ │ + @ instruction: 0xf8fcf73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf95a5 │ │ │ │ + streq pc, [pc, #965] @ 0xf96e1 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ @ instruction: 0xff30f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r2, #-752] @ 0xfffffd10 │ │ │ │ + ldc2 1, cr15, [r4, #-752] @ 0xfffffd10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4ac98 │ │ │ │ + blmi 0xc4add4 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 7, cr15, cr12, cr11, {7} │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcac28 │ │ │ │ + bhi 0xdcad64 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf972f73f │ │ │ │ + @ instruction: 0xf8d4f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238549,100 +238630,100 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [sl], #752 @ 0x2f0 │ │ │ │ + stc2 1, cr15, [ip], #752 @ 0x2f0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc4ad64 │ │ │ │ + blmi 0xc4aea0 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 1, cr15, cr4, cr11, {7} │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x07aa4010 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcacf8 │ │ │ │ + bhi 0xfcae34 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8daf73f │ │ │ │ + @ instruction: 0xf83cf73f │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9745 │ │ │ │ + streq pc, [pc, #965] @ 0xf9881 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ cdp2 7, 6, cr15, cr0, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcrr2 1, 11, pc, r2, cr12 @ │ │ │ │ + mcrr2 1, 11, pc, r4, cr12 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r1], r7, lsl #1 │ │ │ │ - blmi 0xc4ae38 │ │ │ │ + blmi 0xc4af74 │ │ │ │ strbpl pc, [r4], -r9, lsl #10 @ │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #940]! @ 0x3ac │ │ │ │ @ instruction: 0x46053618 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4402 │ │ │ │ @ instruction: 0x072a4010 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs r3!, {r1, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r1!, {r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xdcadc8 │ │ │ │ + bhi 0xdcaf04 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf8b2f73f │ │ │ │ + @ instruction: 0xf814f73f │ │ │ │ @ instruction: 0xf857b2ea │ │ │ │ @ instruction: 0xf8583024 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r7, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ @@ -238653,15 +238734,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff7b5b76 │ │ │ │ + blx 0xff835cb2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238671,73 +238752,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r0, #-940] @ 0xfffffc54 │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5900 │ │ │ │ + beq 0xeb5a3c │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - stc2l 7, cr15, [r2], #-168 @ 0xffffff58 │ │ │ │ + blx 0xff2372d2 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf94f4 │ │ │ │ + streq pc, [pc], #964 @ 0xf9630 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x23956c │ │ │ │ + bge 0x2396a8 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - strb pc, [pc, pc, lsr #24] @ │ │ │ │ + bfi pc, r1, (invalid: 23:15) @ │ │ │ │ vqdmulh.s d25, d13, d1 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b8b10 │ │ │ │ - blls 0x4d35f8 │ │ │ │ + blmi 0x3b8c4c │ │ │ │ + blls 0x4d3734 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fb45 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -238761,63 +238842,63 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe3e3c │ │ │ │ + bhi 0xfe3f78 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - @ instruction: 0x46d4fc35 │ │ │ │ - bleq 0x237774 │ │ │ │ - beq 0x175a88 │ │ │ │ + @ instruction: 0x46d4fb97 │ │ │ │ + bleq 0x2378b0 │ │ │ │ + beq 0x175bc4 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf9670 │ │ │ │ + strne pc, [pc], #-964 @ 0xf97ac │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafb9b │ │ │ │ + @ instruction: 0xf1bafafd │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435acc │ │ │ │ + bleq 0x435c08 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237824 │ │ │ │ - bne 0x4f65d8 │ │ │ │ + blcc 0x237960 │ │ │ │ + bne 0x4f6714 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bd77c │ │ │ │ - b 0x1ba2bc │ │ │ │ - b 0xfe1ba2c4 │ │ │ │ + b 0xfe1bd8b8 │ │ │ │ + b 0x1ba3f8 │ │ │ │ + b 0xfe1ba400 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ stc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe9b5de4 │ │ │ │ + blx 0xfea35f20 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x461fb091 │ │ │ │ strmi r4, [r3], r5, asr #22 │ │ │ │ @@ -238827,73 +238908,73 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {235} @ 0xeb │ │ │ │ stceq 1, cr15, [r6], #-52 @ 0xffffffcc │ │ │ │ - beq 0xeb5b70 │ │ │ │ + beq 0xeb5cac │ │ │ │ strmi r4, [r4], -r6, ror #12 │ │ │ │ strpl lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r4, sp, lsr #17 │ │ │ │ @ instruction: 0x0c02e9cd │ │ │ │ ldmdahi r9!, {r0, r2, r3, sp, lr, pc} │ │ │ │ @ instruction: 0x0000f8b8 │ │ │ │ - blx 0xab7406 │ │ │ │ + blx 0xfe337540 │ │ │ │ svceq 0x0002f826 │ │ │ │ - streq pc, [pc], #964 @ 0xf9764 │ │ │ │ + streq pc, [pc], #964 @ 0xf98a0 │ │ │ │ stmdaeq r2, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r3, [r2, #1794]! @ 0x702 │ │ │ │ strtmi sp, [ip], r6, lsr #32 │ │ │ │ andeq pc, r3, r4, lsl r0 @ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x07e3d0f0 │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90e14 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia lr!, {r2, ip} │ │ │ │ - bge 0x2397dc │ │ │ │ + bge 0x239918 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf837d0d1 │ │ │ │ @ instruction: 0xf8b81c04 │ │ │ │ @ instruction: 0xf72a0000 │ │ │ │ - @ instruction: 0xe7cffafb │ │ │ │ + @ instruction: 0xe7cffa5d │ │ │ │ vqdmulh.s d25, d13, d1 │ │ │ │ - vmov.i32 q11, #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d23, q8, q8 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r9, sl}^ │ │ │ │ cdpne 12, 9, cr1, cr8, cr2, {0} │ │ │ │ streq pc, [lr, #-259] @ 0xfffffefd │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3b88a0 │ │ │ │ - blls 0x4d3868 │ │ │ │ + blmi 0x3b89dc │ │ │ │ + blls 0x4d39a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000fa0b │ │ │ │ + svclt 0x0000fa0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcne 0, cr11, [sp, #-564] @ 0xfffffdcc │ │ │ │ strcs r4, [r0], #-2889 @ 0xfffff4b7 │ │ │ │ @@ -238917,283 +238998,283 @@ │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #37748736 @ 0x2400000 │ │ │ │ strle r3, [fp], #-536 @ 0xfffffde8 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ - bhi 0xfe40ac │ │ │ │ + bhi 0xfe41e8 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf855d11c │ │ │ │ @ instruction: 0xf3c41b04 │ │ │ │ @ instruction: 0xf856140f │ │ │ │ @ instruction: 0xf72a0b04 │ │ │ │ - @ instruction: 0x46d4fa7d │ │ │ │ - bleq 0x2379e4 │ │ │ │ - beq 0x175cf8 │ │ │ │ + @ instruction: 0x46d4f9df │ │ │ │ + bleq 0x237b20 │ │ │ │ + beq 0x175e34 │ │ │ │ andeq pc, pc, r4, lsl r0 @ │ │ │ │ @ instruction: 0xf1bad1da │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ andsle r0, r1, r0 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ - strne pc, [pc], #-964 @ 0xf98e0 │ │ │ │ + strne pc, [pc], #-964 @ 0xf9a1c │ │ │ │ strcc r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ ubfx r4, r4, #13, #14 │ │ │ │ stcne 8, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf72a6830 │ │ │ │ - @ instruction: 0xf1bafae3 │ │ │ │ + @ instruction: 0xf1bafa45 │ │ │ │ @ instruction: 0xf8c80f04 │ │ │ │ mvnle r0, r0 │ │ │ │ @ instruction: 0xae00e9dd │ │ │ │ andeq pc, r4, #-1073741782 @ 0xc000002a │ │ │ │ - ldrbvs pc, [r8, #-589] @ 0xfffffdb3 @ │ │ │ │ + strvc pc, [r0, #589]! @ 0x24d │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - bleq 0x435d3c │ │ │ │ + bleq 0x435e78 │ │ │ │ @ instruction: 0xf18afa5f │ │ │ │ svceq 0x0004f852 │ │ │ │ - blcc 0x237a94 │ │ │ │ - bne 0x4f6848 │ │ │ │ + blcc 0x237bd0 │ │ │ │ + bne 0x4f6984 │ │ │ │ @ instruction: 0xf8554593 │ │ │ │ - b 0xfe1bd9ec │ │ │ │ - b 0x1ba52c │ │ │ │ - b 0xfe1ba534 │ │ │ │ + b 0xfe1bdb28 │ │ │ │ + b 0x1ba668 │ │ │ │ + b 0xfe1ba670 │ │ │ │ andsvs r0, r3, r0, lsl #6 │ │ │ │ strbmi sp, [r8], -ip, ror #3 │ │ │ │ - blx 0xfe3378ea │ │ │ │ + blx 0xfe337a26 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf96af1bc │ │ │ │ + @ instruction: 0xf96cf1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc4b3e4 │ │ │ │ + blmi 0xc4b520 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff637948 │ │ │ │ + blx 0xff637a84 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r3, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9a0c │ │ │ │ + bhi 0xfb9b48 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xfff2f72e │ │ │ │ + @ instruction: 0xff54f72e │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9dc5 │ │ │ │ + streq pc, [pc, #965] @ 0xf9f01 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d3 │ │ │ │ - blx 0x9379ba │ │ │ │ + blx 0x937af6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf902f1bc │ │ │ │ + @ instruction: 0xf904f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc4b4b8 │ │ │ │ + blmi 0xc4b5f4 │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c37a18 │ │ │ │ + blx 0x1c37b54 │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r2, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9adc │ │ │ │ + bhi 0xfb9c18 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf8a0f731 │ │ │ │ + @ instruction: 0xf802f731 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r4, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b85c0 │ │ │ │ - blls 0x2d3b48 │ │ │ │ + blmi 0x3b86fc │ │ │ │ + blls 0x2d3c84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bc8ff0 │ │ │ │ - svclt 0x0000f89b │ │ │ │ + svclt 0x0000f89d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blmi 0xc8b584 │ │ │ │ + blmi 0xc8b6c0 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r2], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x237ae8 │ │ │ │ + blx 0x237c24 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x07aa4018 │ │ │ │ strbeq sp, [fp, r5, lsr #32]! │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ @ instruction: 0x332a5344 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9bac │ │ │ │ + bhi 0xfb9ce8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf83aab02 │ │ │ │ @ instruction: 0xf8390014 │ │ │ │ movwls r1, #20 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff20f72e │ │ │ │ + cdp2 7, 8, cr15, cr2, cr14, {1} │ │ │ │ ldmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r1], #-51 @ 0xffffffcd │ │ │ │ - streq pc, [pc, #965] @ 0xf9f69 │ │ │ │ + streq pc, [pc, #965] @ 0xfa0a5 │ │ │ │ stccs 6, cr3, [r8], {2} │ │ │ │ @ instruction: 0x4658d1d1 │ │ │ │ - blx 0x14b7b5c │ │ │ │ + blx 0x14b7c98 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf830f1bc │ │ │ │ + @ instruction: 0xf832f1bc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blmi 0xc8b65c │ │ │ │ + blmi 0xc8b798 │ │ │ │ strbpl pc, [r4, -r9, lsl #10] @ │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r3], r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf99af7eb │ │ │ │ @ instruction: 0x46053718 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ @ instruction: 0x072a4018 │ │ │ │ strbeq sp, [fp, r4, lsr #32]! │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ tstcc r8, #68, 6 @ 0x10000001 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs fp!, {r3, sl, fp}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xfb9c80 │ │ │ │ + bhi 0xfb9dbc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf85bab02 │ │ │ │ @ instruction: 0xf85a0024 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ ldmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xffccf730 │ │ │ │ + @ instruction: 0xff2ef730 │ │ │ │ ldmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r2, r2, r4, lsl #24 │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b8418 │ │ │ │ - blls 0x2d3cf0 │ │ │ │ + blmi 0x3b8554 │ │ │ │ + blls 0x2d3e2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ + svclt 0x0000ffc9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x140b728 │ │ │ │ - blpl 0x12370e8 │ │ │ │ + blmi 0x140b864 │ │ │ │ + blpl 0x1237224 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6100 │ │ │ │ + bleq 0xbb623c │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf930f7eb │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239224,20 +239305,20 @@ │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf1089b03 │ │ │ │ strbmi r0, [sl], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, r1, lsr r8 @ │ │ │ │ @ instruction: 0xf8384650 │ │ │ │ movwls r1, #4116 @ 0x1014 │ │ │ │ - mrrc2 7, 2, pc, r4, cr10 @ │ │ │ │ + blx 0xfeeb7b56 │ │ │ │ stmdbls r1, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r4, [r0], -r1, lsl #13 │ │ │ │ - mcrr2 7, 2, pc, lr, cr10 @ │ │ │ │ + blx 0xfed37b62 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -239248,25 +239329,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r4, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b82cc │ │ │ │ - blls 0x353e3c │ │ │ │ + blmi 0x3b8408 │ │ │ │ + blls 0x353f78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000ff21 │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2883 @ 0xfffff4bd │ │ │ │ @@ -239285,38 +239366,38 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9d44 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9e80 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9d68 │ │ │ │ + strgt r2, [pc, #-288] @ 0xf9ea4 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1d9f3c │ │ │ │ + blls 0x1da078 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8534672 │ │ │ │ @ instruction: 0xf8515024 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0xf3c6ff7d │ │ │ │ + @ instruction: 0xf3c6fedf │ │ │ │ vrhadd.s8 d17, d13, d7 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239332,15 +239413,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 4, pc, cr12, cr11, {5} @ │ │ │ │ + mcr2 1, 4, pc, cr14, cr11, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strmi r4, [r1], lr, asr #22 │ │ │ │ @@ -239354,48 +239435,48 @@ │ │ │ │ stmdbeq sl!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ strbmi r0, [pc], -sl, ror #15 │ │ │ │ strbmi fp, [sl], r8, asr #30 │ │ │ │ - blls 0x1aefc4 │ │ │ │ + blls 0x1af100 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf50346e2 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ strbeq r3, [fp, -r0]! │ │ │ │ - blls 0x1aeff0 │ │ │ │ + blls 0x1af12c │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf5034667 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ stmia ip!, {r1, r4, r5, r8, sp} │ │ │ │ @ instruction: 0xf8be000f │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ - blls 0x1c5fcc │ │ │ │ + blls 0x1c6108 │ │ │ │ tstpeq r2, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8384652 │ │ │ │ movwcc fp, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - @ instruction: 0x463afb17 │ │ │ │ + @ instruction: 0x463afa79 │ │ │ │ andls r4, r1, r9, asr r6 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + rsclt pc, sl, #471040 @ 0x73000 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239407,25 +239488,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7eb9802 │ │ │ │ - blmi 0x3b8050 │ │ │ │ - blls 0x3540b8 │ │ │ │ + blmi 0x3b818c │ │ │ │ + blls 0x3541f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fde3 │ │ │ │ + svclt 0x0000fde5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ @@ -239444,74 +239525,74 @@ │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9fc0 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa0fc │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf50ad40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xf9fe4 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa120 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da1b8 │ │ │ │ + blls 0x1da2f4 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - cdp2 7, 4, cr15, cr2, cr10, {1} │ │ │ │ + stc2 7, cr15, [r4, #168]! @ 0xa8 │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - cdp2 7, 3, cr15, cr12, cr10, {1} │ │ │ │ + ldc2 7, cr15, [lr, #168] @ 0xa8 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ stmdbcs pc, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [lr], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3b9f20 │ │ │ │ - blls 0x3541e8 │ │ │ │ + blmi 0x3ba05c │ │ │ │ + blls 0x354324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fd4b │ │ │ │ + svclt 0x0000fd4d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x13cbc24 │ │ │ │ - blpl 0x12375e0 │ │ │ │ + blmi 0x13cbd60 │ │ │ │ + blpl 0x123771c │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb65f8 │ │ │ │ + bleq 0xbb6734 │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 7, 11, cr15, cr4, cr10, {7} │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239524,15 +239605,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af260 │ │ │ │ + blls 0x1af39c │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239541,19 +239622,19 @@ │ │ │ │ ldrbtmi r0, [r2], -r2, lsl #2 │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ andsvc pc, r4, r1, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst3.16 @ instruction: 0xf4874650 │ │ │ │ vst4.16 {d4[0],d5[0],d6[0],d7[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf72a4100 │ │ │ │ - @ instruction: 0x4639f9db │ │ │ │ + @ instruction: 0x4639f93d │ │ │ │ andls r4, r1, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4650 │ │ │ │ - rsclt pc, sl, #3489792 @ 0x354000 │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + rsclt pc, sl, #901120 @ 0xdc000 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -239565,77 +239646,77 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r6, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9802 │ │ │ │ - blmi 0x3b9dd8 │ │ │ │ - blls 0x354330 │ │ │ │ + blmi 0x3b9f14 │ │ │ │ + blls 0x35446c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fca7 │ │ │ │ + svclt 0x0000fca9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r2, r4, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf6364 │ │ │ │ + beq 0xf64a0 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d057 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa238 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa374 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa25c │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa398 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ stmdals r3, {r0, r1, r3, r5, pc} │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf8504672 │ │ │ │ @ instruction: 0xf1015024 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ strtmi r3, [r8], -r4, lsr #32 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ @ instruction: 0xf72a9301 │ │ │ │ - stmdbls r1, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andls r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf72a4628 │ │ │ │ - @ instruction: 0xf3c6fcff │ │ │ │ + vqdmulh.s , q3, d1[4] │ │ │ │ vrhadd.s8 d17, d13, d7 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ stcls 3, cr0, [r2, #-204] @ 0xffffff34 │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror r8 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbsvs r6, r8, fp, lsr r8 │ │ │ │ andsmi r4, r5, sp, asr r0 │ │ │ │ @@ -239651,25 +239732,25 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [lr], {187} @ 0xbb │ │ │ │ + ldc2 1, cr15, [r0], {187} @ 0xbb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ - blmi 0x138be9c │ │ │ │ - blpl 0x1237858 │ │ │ │ + blmi 0x138bfd8 │ │ │ │ + blpl 0x1237994 │ │ │ │ andls r4, r2, lr, lsl #12 │ │ │ │ - bleq 0xbb6870 │ │ │ │ + bleq 0xbb69ac │ │ │ │ strcs r9, [r0], #-515 @ 0xfffffdfd │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 7, cr15, [r8, #-936]! @ 0xfffffc58 │ │ │ │ stmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @ instruction: 0xf8ad4406 │ │ │ │ @@ -239682,15 +239763,15 @@ │ │ │ │ @ instruction: 0xf8dc5c40 │ │ │ │ @ instruction: 0xf8dc3136 │ │ │ │ @ instruction: 0xf8dc012a │ │ │ │ @ instruction: 0xf8dc112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x076b803b │ │ │ │ - blls 0x1af4d8 │ │ │ │ + blls 0x1af614 │ │ │ │ ldrtmi sl, [r8], r4, lsl #30 │ │ │ │ mcrrpl 5, 0, pc, r0, cr3 @ │ │ │ │ teqpcc r6, ip @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -ip]! │ │ │ │ ldrdne pc, [lr, -ip]! │ │ │ │ teqpcs r2, ip @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bcc70f │ │ │ │ @@ -239698,147 +239779,147 @@ │ │ │ │ @ instruction: 0xf1099b03 │ │ │ │ @ instruction: 0xf8390102 │ │ │ │ @ instruction: 0x46727014 │ │ │ │ @ instruction: 0xf8313302 │ │ │ │ vst1.8 @ instruction: 0xf4871014 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ - @ instruction: 0xf8a0f72a │ │ │ │ + @ instruction: 0xf802f72a │ │ │ │ @ instruction: 0x46424639 │ │ │ │ ldrbmi r9, [r0], -r1 │ │ │ │ - @ instruction: 0xf89af72a │ │ │ │ + @ instruction: 0xfffcf729 │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0001030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d45ec │ │ │ │ + b 0x9d4728 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa167 │ │ │ │ + strne pc, [pc, #-965] @ 0xfa2a3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r2, {r0, r1, r2, r4, r7, r8, ip, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #936] @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1c36c4e │ │ │ │ + blx 0x1cb6d8a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [fp], fp, lsl #1 │ │ │ │ strcs r4, [r0], #-2885 @ 0xfffff4bb │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r6], -r4, lsl #8 │ │ │ │ - beq 0xf65d8 │ │ │ │ + beq 0xf6714 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d056 │ │ │ │ ldrbeq r5, [r2, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46ae │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa4ac │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa5e8 │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ ldrbteq r8, [r3], fp, lsr #32 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ stcge 12, cr5, [r4, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf8dc46a8 │ │ │ │ @ instruction: 0xf8dc3124 │ │ │ │ @ instruction: 0xf8dc0118 │ │ │ │ @ instruction: 0xf8dc111c │ │ │ │ - strgt r2, [pc, #-288] @ 0xfa4d0 │ │ │ │ + strgt r2, [pc, #-288] @ 0xfa60c │ │ │ │ msrcc CPSR_f, ip @ │ │ │ │ - blls 0x1da6a4 │ │ │ │ + blls 0x1da7e0 │ │ │ │ tstpeq r4, fp, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r4, fp, asr r8 @ │ │ │ │ movwcc r4, #18034 @ 0x4672 │ │ │ │ eorne pc, r4, r1, asr r8 @ │ │ │ │ eorpl pc, r4, r3, asr r8 @ │ │ │ │ movwmi pc, #256 @ 0x100 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #6 │ │ │ │ - blx 0xff4382c2 │ │ │ │ + blx 0xcb83fe │ │ │ │ strbmi r9, [r2], -r1, lsl #18 │ │ │ │ strtmi r9, [r8], -r2 │ │ │ │ - blx 0xff2b82ce │ │ │ │ + blx 0xb3840a │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539d02 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ ldmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ ldmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, sp, r8, ror r0 │ │ │ │ subsmi r4, sp, r5, lsl r0 │ │ │ │ ldmdblt ip!, {r0, r2, r3, r4, r5, sp, lr} │ │ │ │ - bcs 0x4f756c │ │ │ │ + bcs 0x4f76a8 │ │ │ │ ldrbmi r3, [r6], -r8, lsl #14 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ lslle r0, r0, #30 │ │ │ │ @ instruction: 0xf7ea4648 │ │ │ │ - blmi 0x3b9a34 │ │ │ │ - blls 0x3546d4 │ │ │ │ + blmi 0x3b9b70 │ │ │ │ + blls 0x354810 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000fad5 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], ip, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfc43 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6af4 │ │ │ │ + beq 0xbb6c30 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r2, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22f728 │ │ │ │ + blls 0x22f864 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -239848,58 +239929,58 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25a81c │ │ │ │ + blls 0x25a958 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ andsvc pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8457 @ 0x2109 @ │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ movwcs fp, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf72e8832 │ │ │ │ - @ instruction: 0xf8cdf93f │ │ │ │ + @ instruction: 0xf8cdf8a1 │ │ │ │ ldrbmi r8, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r8], -r3 │ │ │ │ - @ instruction: 0xf936f72e │ │ │ │ + @ instruction: 0xf898f72e │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4868 │ │ │ │ + b 0x9d49a4 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa3e3 │ │ │ │ + strne pc, [pc, #-965] @ 0xfa51f │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r2, r4, r7, r8, ip, lr, pc} │ │ │ │ mcrr2 7, 14, pc, ip, cr10 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xcb6ec8 │ │ │ │ + blx 0xd37004 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2886 @ 0xfffff4ba │ │ │ │ @@ -239929,76 +240010,76 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25a940 │ │ │ │ + bls 0x25aa7c │ │ │ │ movweq pc, #16650 @ 0x410a @ │ │ │ │ eorne pc, r4, sl, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13872 @ 0x3630 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9b2f730 │ │ │ │ + @ instruction: 0xf914f730 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf7304630 │ │ │ │ - @ instruction: 0xf3c7f9a9 │ │ │ │ + @ instruction: 0xf3c7f90b │ │ │ │ vrhadd.s8 d17, d13, d7 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, r9, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ eorvs r4, lr, lr, asr r0 │ │ │ │ vbic.i16 d27, #252 @ 0x00fc │ │ │ │ strcc r2, [r8, #-2319] @ 0xfffff6f1 │ │ │ │ strcs r4, [r2], #-1615 @ 0xfffff9b1 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4658d19d │ │ │ │ - blx 0xfedb8892 │ │ │ │ + blx 0xfedb89ce │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf994f1bb │ │ │ │ + @ instruction: 0xf996f1bb │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r9], sp, lsl #1 │ │ │ │ strmi r4, [r2], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdfb03 │ │ │ │ @ instruction: 0xf50aa010 │ │ │ │ strmi r5, [r5], -r4, asr #20 │ │ │ │ - beq 0xbb6d74 │ │ │ │ + beq 0xbb6eb0 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r0], sl, ror #15 │ │ │ │ ldrbmi fp, [r4], r8, asr #30 │ │ │ │ - blls 0x22f9a8 │ │ │ │ + blls 0x22fae4 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240008,30 +240089,30 @@ │ │ │ │ @ instruction: 0xf50346b8 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25aa9c │ │ │ │ + blls 0x25abd8 │ │ │ │ andslt pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf1097014 │ │ │ │ ldrtmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ vst1.8 {d12[0]}, [r1], r0 │ │ │ │ ldmdahi r2!, {r8, lr} │ │ │ │ - @ instruction: 0xfffcf72d │ │ │ │ + @ instruction: 0xff5ef72d │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf72d4638 │ │ │ │ - rsclt pc, sl, #972 @ 0x3cc │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + rsclt pc, sl, #340 @ 0x154 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240043,25 +240124,25 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b9660 │ │ │ │ - blls 0x3d4aa8 │ │ │ │ + blmi 0x3b979c │ │ │ │ + blls 0x3d4be4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f8eb │ │ │ │ + svclt 0x0000f8ed │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ @@ -240091,78 +240172,78 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25abc8 │ │ │ │ + blls 0x25ad04 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10a6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, sl, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - @ instruction: 0xf730682a │ │ │ │ - @ instruction: 0xf8cdf86b │ │ │ │ + @ instruction: 0xf72f682a │ │ │ │ + @ instruction: 0xf8cdffcd │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - @ instruction: 0xf862f730 │ │ │ │ + @ instruction: 0xffc4f72f │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf8532039 │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ stmdbcs pc, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} @ │ │ │ │ strbmi r3, [pc], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1b92402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7ea4658 │ │ │ │ - blmi 0x3b9524 │ │ │ │ - blls 0x3d4be4 │ │ │ │ + blmi 0x3b9660 │ │ │ │ + blls 0x3d4d20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1bb8ff0 │ │ │ │ - svclt 0x0000f84d │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf9bb │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb7008 │ │ │ │ + bleq 0xbb7144 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r6, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x22fc38 │ │ │ │ + blls 0x22fd74 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240172,74 +240253,74 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25ad2c │ │ │ │ + blls 0x25ae68 │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ andshi pc, r4, r3, lsr r8 @ │ │ │ │ movweq pc, #8458 @ 0x210a @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ movwcs r7, #20 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ strmi pc, [r0, -r7, lsl #9] │ │ │ │ @ instruction: 0xf72d8832 │ │ │ │ - @ instruction: 0xf8cdfeb3 │ │ │ │ + @ instruction: 0xf8cdfe15 │ │ │ │ ldrtmi r9, [r9], -r0 │ │ │ │ ldmdahi r2!, {r8, r9, sp}^ │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr13, {1} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr13, {1} │ │ │ │ vhsub.s8 , , q13 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ tstcs r0, r3, lsr r3 │ │ │ │ eorsvc pc, r2, r3, asr r8 @ │ │ │ │ addeq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r2, r3, asr r8 @ │ │ │ │ vcgt.u32 d18, d7, d0 │ │ │ │ vrhadd.u32 d16, d7, d15 │ │ │ │ svcls 0x0003030f │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d7, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9d4d80 │ │ │ │ + b 0x9d4ebc │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xfa8fb │ │ │ │ + strne pc, [pc, #-965] @ 0xfaa37 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ stmdals r4, {r4, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf9c0f7ea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffa2f1ba │ │ │ │ + @ instruction: 0xffa4f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ stmib sp, {r0, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf6d6c │ │ │ │ + beq 0xf6ea8 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05d │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240255,32 +240336,32 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - bls 0x25ae58 │ │ │ │ + bls 0x25af94 │ │ │ │ movweq pc, #16651 @ 0x410b @ │ │ │ │ eorne pc, r4, fp, asr r8 @ │ │ │ │ eorvs pc, r4, r2, asr r8 @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf1034630 │ │ │ │ movwls r4, #13056 @ 0x3300 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ - @ instruction: 0xff22f72f │ │ │ │ + cdp2 7, 8, cr15, cr4, cr15, {1} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ andls r6, r4, sl, ror #16 │ │ │ │ @ instruction: 0xf72f4630 │ │ │ │ - vmov.f32 d31, #-1.5625 @ 0xbfc80000 │ │ │ │ + vmov.i64 , #0xffffffffff00ffff │ │ │ │ vrhadd.s8 d17, d13, d7 │ │ │ │ - vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ mcrls 3, 0, r0, cr4, cr3, {1} │ │ │ │ eorscs pc, sl, r3, asr r8 @ │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ subsmi r6, r8, fp, ror #16 │ │ │ │ subsmi r4, r8, r8 │ │ │ │ rsbvs r6, r8, fp, lsr #16 │ │ │ │ andsmi r4, r6, lr, asr r0 │ │ │ │ @@ -240296,37 +240377,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff04f1ba │ │ │ │ + @ instruction: 0xff06f1ba │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sl], sp, lsl #1 │ │ │ │ strmi r4, [r3], lr, asr #22 │ │ │ │ strcs r4, [r0], #-1550 @ 0xfffff9f2 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ @ instruction: 0xf8cdf873 │ │ │ │ @ instruction: 0xf50bb010 │ │ │ │ strmi r5, [r5], -r4, asr #22 │ │ │ │ - bleq 0xbb7298 │ │ │ │ + bleq 0xbb73d4 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ rsble r0, r5, r9, lsr #14 │ │ │ │ ldrbmi r0, [r9], sl, ror #15 │ │ │ │ ldrbmi fp, [ip], r8, asr #30 │ │ │ │ - blls 0x22fec8 │ │ │ │ + blls 0x230004 │ │ │ │ ldrtmi sl, [ip], r6, lsl #30 │ │ │ │ cdppl 5, 4, cr15, cr0, cr3, {0} │ │ │ │ teqpcc r6, lr @ @ p-variant is OBSOLETE │ │ │ │ ldrdeq pc, [sl, -lr]! │ │ │ │ ldrdne pc, [lr, -lr]! │ │ │ │ teqpcs r2, lr @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8bec70f │ │ │ │ @@ -240336,30 +240417,30 @@ │ │ │ │ @ instruction: 0xf50346b9 │ │ │ │ @ instruction: 0xf8de5e40 │ │ │ │ @ instruction: 0xf8de3136 │ │ │ │ @ instruction: 0xf8de012a │ │ │ │ @ instruction: 0xf8de112e │ │ │ │ smladxgt pc, r2, r1, r2 @ │ │ │ │ teqpcc sl, lr @ @ p-variant is OBSOLETE │ │ │ │ - blls 0x25afbc │ │ │ │ + blls 0x25b0f8 │ │ │ │ andsvc pc, r4, sl, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r7], r2 │ │ │ │ @ instruction: 0xf8334700 │ │ │ │ @ instruction: 0xf10a8014 │ │ │ │ strbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {lr, pc} │ │ │ │ - stc2l 7, cr15, [ip, #-180]! @ 0xffffff4c │ │ │ │ + stc2l 7, cr15, [lr], {45} @ 0x2d │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andls r8, r3, r2, ror r8 │ │ │ │ @ instruction: 0xf72d4640 │ │ │ │ - rsclt pc, sl, #6336 @ 0x18c0 │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + rsclt pc, sl, #50432 @ 0xc500 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8532100 │ │ │ │ vmvn.i32 d23, #210 @ 0x000000d2 │ │ │ │ @ instruction: 0xf8530287 │ │ │ │ movwcs r2, #50 @ 0x32 │ │ │ │ tstpeq pc, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62311 @ 0xf367 @ │ │ │ │ @@ -240371,39 +240452,39 @@ │ │ │ │ ldmdavs r3!, {r1, r3, r4, lr} │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, r1, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ea9804 │ │ │ │ - blmi 0x3b9140 │ │ │ │ - blls 0x3d4fc8 │ │ │ │ + blmi 0x3b927c │ │ │ │ + blls 0x3d5104 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fe5b │ │ │ │ + svclt 0x0000fe5d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2888 @ 0xfffff4b8 │ │ │ │ strmi r4, [sp], -r1, lsl #13 │ │ │ │ ldmdavs fp, {r0, r2, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7e90300 │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r7], -r6, lsl #8 │ │ │ │ - beq 0xf6ffc │ │ │ │ + beq 0xf7138 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ eormi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf509d05c │ │ │ │ ldrbeq r5, [sl, r4, asr #16]! │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi fp, [r4], r8, asr #30 │ │ │ │ @ instruction: 0xf509d40f │ │ │ │ @@ -240419,69 +240500,69 @@ │ │ │ │ cdpge 14, 0, cr5, cr6, cr0, {2} │ │ │ │ @ instruction: 0xf8de46b0 │ │ │ │ @ instruction: 0xf8de3124 │ │ │ │ @ instruction: 0xf8de0118 │ │ │ │ @ instruction: 0xf8de111c │ │ │ │ strgt r2, [pc], -r0, lsr #2 │ │ │ │ msrcc CPSR_f, lr @ │ │ │ │ - blls 0x25b0e8 │ │ │ │ + blls 0x25b224 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf10b6024 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, fp, asr r8 @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs sl!, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf72f2300 │ │ │ │ - @ instruction: 0xf8cdfddb │ │ │ │ + @ instruction: 0xf8cdfd3d │ │ │ │ stmdbls r3, {pc} │ │ │ │ stmdavs sl!, {r8, r9, sp}^ │ │ │ │ ldrtmi r9, [r0], -r4 │ │ │ │ - ldc2l 7, cr15, [r2, #188] @ 0xbc │ │ │ │ + ldc2 7, cr15, [r4, #-188]! @ 0xffffff44 │ │ │ │ smlabtne r7, r7, r3, pc @ │ │ │ │ - cmppvs r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movvc pc, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8539e04 │ │ │ │ @ instruction: 0xf853203a │ │ │ │ stmdavs fp!, {r0, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ stmdavs fp!, {r3, r4, r6, lr} │ │ │ │ subsmi r6, lr, r8, rrx │ │ │ │ subsmi r4, lr, r6, lsl r0 │ │ │ │ ldmdblt ip!, {r1, r2, r3, r5, sp, lr} │ │ │ │ - bcs 0x4f7fa0 │ │ │ │ + bcs 0x4f80dc │ │ │ │ ldrbmi r3, [r7], -r8, lsl #10 │ │ │ │ @ instruction: 0xf1ba2402 │ │ │ │ orrsle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0xf7e94648 │ │ │ │ - blmi 0x3bb004 │ │ │ │ - blls 0x3d5104 │ │ │ │ + blmi 0x3bb140 │ │ │ │ + blls 0x3d5240 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fdbf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9958 │ │ │ │ + blx 0xfe1f9a94 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r5, lsr #30]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240492,46 +240573,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #848 @ 0x350 │ │ │ │ + rsclt pc, sl, #9664 @ 0x25c0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3210 │ │ │ │ + b 0x9c334c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3baf38 │ │ │ │ - blls 0x2551d0 │ │ │ │ + blmi 0x3bb074 │ │ │ │ + blls 0x25530c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fd59 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccc14 │ │ │ │ + blmi 0xbccd50 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 12, cr15, cr0, cr9, {7} │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240539,50 +240620,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfccba4 │ │ │ │ + bhi 0xfccce0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2l 7, cr15, [r8, #160] @ 0xa0 │ │ │ │ + ldc2 7, cr15, [sl, #-160]! @ 0xffffff60 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bae70 │ │ │ │ - blls 0x255298 │ │ │ │ + blmi 0x3bafac │ │ │ │ + blls 0x2553d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fcf5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9aec │ │ │ │ + blx 0xfe1f9c28 │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afe5b │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240593,46 +240674,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7284651 │ │ │ │ - rsclt pc, sl, #7104 @ 0x1bc0 │ │ │ │ + rsclt pc, sl, #53504 @ 0xd100 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c33a4 │ │ │ │ + b 0x9c34e0 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bada4 │ │ │ │ - blls 0x255364 │ │ │ │ + blmi 0x3baee0 │ │ │ │ + blls 0x2554a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fc8d │ │ │ │ + svclt 0x0000fc8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccda8 │ │ │ │ + blmi 0xbccee4 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #932]! @ 0x3a4 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240640,50 +240721,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfccd38 │ │ │ │ + bhi 0xfcce74 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2 7, cr15, [lr, #160] @ 0xa0 │ │ │ │ + ldc2l 7, cr15, [r0], #160 @ 0xa0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bacdc │ │ │ │ - blls 0x25542c │ │ │ │ + blmi 0x3bae18 │ │ │ │ + blls 0x255568 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fc29 │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blx 0xfe1f9c80 │ │ │ │ + blx 0xfe1f9dbc │ │ │ │ strmi r4, [ip], -fp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afd91 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -240694,46 +240775,46 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7294651 │ │ │ │ - rsclt pc, sl, #14221312 @ 0xd90000 │ │ │ │ + rsclt pc, sl, #3866624 @ 0x3b0000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3538 │ │ │ │ + b 0x9c3674 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r9, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3bac10 │ │ │ │ - blls 0x2554f8 │ │ │ │ + blmi 0x3bad4c │ │ │ │ + blls 0x255634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ + svclt 0x0000fbc5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbccf3c │ │ │ │ + blmi 0xbcd078 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #-932]! @ 0xfffffc5c │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -240741,50 +240822,50 @@ │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfccecc │ │ │ │ + bhi 0xfcd008 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - mcrr2 7, 2, pc, r0, cr9 @ │ │ │ │ + blx 0xfe9b9312 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3bab48 │ │ │ │ - blls 0x2555c0 │ │ │ │ + blmi 0x3bac84 │ │ │ │ + blls 0x2556fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fb5f │ │ │ │ + svclt 0x0000fb61 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1f9e14 │ │ │ │ + blx 0xfe1f9f50 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ strcc pc, [sl, -r7, asr #25]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240792,51 +240873,51 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ cmpppl r4, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strle r3, [fp], #-298 @ 0xfffffed6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe59f8 │ │ │ │ + bhi 0xfe5b34 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf72d8830 │ │ │ │ - rsclt pc, sl, #3751936 @ 0x394000 │ │ │ │ + rsclt pc, sl, #1163264 @ 0x11c000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c36d4 │ │ │ │ + b 0x9c3810 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3baa74 │ │ │ │ - blls 0x2d5694 │ │ │ │ + blmi 0x3babb0 │ │ │ │ + blls 0x2d57d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000faf5 │ │ │ │ + svclt 0x0000faf7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d0d8 │ │ │ │ + blmi 0xc4d214 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, lr, cr9 @ │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -240849,47 +240930,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdavs r0!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xfe5b9390 │ │ │ │ + @ instruction: 0xf9f4f72f │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3ba9a4 │ │ │ │ - blls 0x2d5764 │ │ │ │ + blmi 0x3baae0 │ │ │ │ + blls 0x2d58a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa8f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ - blx 0xfe1f9fb8 │ │ │ │ + blx 0xfe1fa0f4 │ │ │ │ strmi r4, [ip], -sp, lsr #22 │ │ │ │ strbpl pc, [r4, -fp, lsl #10] @ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e90933 │ │ │ │ @ instruction: 0x372afbf5 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ @@ -240897,271 +240978,271 @@ │ │ │ │ svclt 0x004407eb │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ strle r3, [fp], #-554 @ 0xfffffdd6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfe5f9c │ │ │ │ + bhi 0xfe60d8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r8, #2081 @ 0x821 │ │ │ │ andls r8, r0, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf72d4652 │ │ │ │ - rsclt pc, sl, #311296 @ 0x4c000 │ │ │ │ + rsclt pc, sl, #7667712 @ 0x750000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c3878 │ │ │ │ + b 0x9c39b4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ @ instruction: 0xf7e94658 │ │ │ │ - blmi 0x3ba8d0 │ │ │ │ - blls 0x2d5838 │ │ │ │ + blmi 0x3baa0c │ │ │ │ + blls 0x2d5974 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000fa23 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - blmi 0xc4d27c │ │ │ │ + blmi 0xc4d3b8 │ │ │ │ @ instruction: 0xf50a460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe4397d2 │ │ │ │ + blx 0xfe43990e │ │ │ │ @ instruction: 0x46053718 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x072a3018 │ │ │ │ strbeq sp, [fp, r0, lsr #32]! │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x17b8a0 │ │ │ │ + bge 0x17b9dc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ andls r3, r0, #0 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ ldmdavs r0!, {r0, r5, fp, sp, lr} │ │ │ │ - @ instruction: 0xf9c0f72f │ │ │ │ + @ instruction: 0xf922f72f │ │ │ │ stmdavs r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, r6, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ - blmi 0x3ba800 │ │ │ │ - blls 0x2d5908 │ │ │ │ + blmi 0x3ba93c │ │ │ │ + blls 0x2d5a44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ba8ff0 │ │ │ │ - svclt 0x0000f9bb │ │ │ │ + svclt 0x0000f9bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0xcb988e │ │ │ │ + blx 0xcb99ca │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ - @ instruction: 0xf7288000 │ │ │ │ - bllt 0x15399b0 │ │ │ │ + @ instruction: 0xf7278000 │ │ │ │ + bllt 0x153b874 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf824f728 │ │ │ │ + @ instruction: 0xff86f727 │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - vqrdmulh.s , , d1[7] │ │ │ │ + vqrdmulh.s , , d3[3] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -sp, lsl #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afe2f │ │ │ │ + @ instruction: 0xf50afd91 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afe21 │ │ │ │ + @ instruction: 0xf50afd83 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0xff5b9944 │ │ │ │ + blx 0xff5b9a80 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb5eb │ │ │ │ + strne pc, [pc, #-965] @ 0xfb727 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r9, asr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ - @ instruction: 0xf7288000 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7278000 │ │ │ │ + ldmdblt r8, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf832f728 │ │ │ │ + @ instruction: 0xff94f727 │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2l 7, cr15, [r6, #240] @ 0xf0 │ │ │ │ + stc2 7, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - mcr2 7, 0, pc, cr2, cr15, {1} @ │ │ │ │ + stc2l 7, cr15, [r4, #-252]! @ 0xffffff04 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ - @ instruction: 0xf7283118 │ │ │ │ - stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7273118 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afdef │ │ │ │ + @ instruction: 0xf50afd51 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x372ab296 │ │ │ │ - blx 0x1eb99fc │ │ │ │ + blx 0x1eb9b38 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x153b840 │ │ │ │ + bllt 0x153b704 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff6cf727 │ │ │ │ + cdp2 7, 12, cr15, cr14, cr7, {1} │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xf73c3402 │ │ │ │ - vqrdmulh.s , , d1[1] │ │ │ │ + vmull.u8 , d21, d23 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fad5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x464087f0 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd77 │ │ │ │ + @ instruction: 0xf50afcd9 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd69 │ │ │ │ + @ instruction: 0xf50afccb │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ msrcc CPSR_fx, r2 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ msrcc CPSR_fx, r2, lsr #17 │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ - blx 0x7b9ab4 │ │ │ │ + blx 0x7b9bf0 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb75b │ │ │ │ + strne pc, [pc, #-965] @ 0xfb897 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630fa91 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff7af727 │ │ │ │ + cdp2 7, 13, cr15, cr12, cr7, {1} │ │ │ │ ldrtmi fp, [r0], -r8, asr #19 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - ldc2 7, cr15, [lr, #-240] @ 0xffffff10 │ │ │ │ + stc2 7, cr15, [r0], {60} @ 0x3c │ │ │ │ ldrb r4, [sl, r6, lsl #12] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - stc2l 7, cr15, [sl, #-252] @ 0xffffff04 │ │ │ │ + stc2 7, cr15, [ip], #252 @ 0xfc │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8b24640 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ @ instruction: 0xf7273118 │ │ │ │ - stmdacs r0, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi sp, [r0], -r5, ror #1 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afd37 │ │ │ │ + @ instruction: 0xf50afc99 │ │ │ │ strmi r5, [r0], r0, asr #4 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241175,39 +241256,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b6d0 │ │ │ │ + bllt 0x173b594 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 11, cr15, cr4, cr7, {1} │ │ │ │ + cdp2 7, 1, cr15, cr6, cr7, {1} │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - ldc2l 7, cr15, [ip], #-240 @ 0xffffff10 │ │ │ │ - streq pc, [pc, #965] @ 0xfbfcd │ │ │ │ + blx 0xff8b9a32 │ │ │ │ + streq pc, [pc, #965] @ 0xfc109 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ - blx 0x839bb8 │ │ │ │ + blx 0x839cf4 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - ldc2 7, cr15, [lr], #252 @ 0xfc │ │ │ │ + stc2 7, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - ldc2 7, cr15, [r0], #252 @ 0xfc │ │ │ │ + ldc2 7, cr15, [r2], {63} @ 0x3f │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241216,44 +241297,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf962f7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfb8cb │ │ │ │ + strne pc, [pc, #-965] @ 0xfba07 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ @ instruction: 0x4630f9d9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 12, cr15, cr2, cr7, {1} │ │ │ │ + cdp2 7, 2, cr15, cr4, cr7, {1} │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - @ instruction: 0x4606fc55 │ │ │ │ + @ instruction: 0x4606fbb7 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afc91 │ │ │ │ + @ instruction: 0xf50afbf3 │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - cdp2 7, 10, cr15, cr8, cr7, {1} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr7, {1} │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - ldc2l 7, cr15, [lr], #-252 @ 0xffffff04 │ │ │ │ + blx 0xff939b3e │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241267,39 +241348,39 @@ │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd019 │ │ │ │ @ instruction: 0x4639d5f8 │ │ │ │ @ instruction: 0xf8b44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - bllt 0x173b560 │ │ │ │ + bllt 0x173b424 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 7, cr15, [ip, #156]! @ 0x9c │ │ │ │ + ldc2l 7, cr15, [lr, #-156] @ 0xffffff64 │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ vqshlu.s8 d20, d26, #0 │ │ │ │ strcc r0, [r2], #-270 @ 0xfffffef2 │ │ │ │ - blx 0xff639a66 │ │ │ │ - streq pc, [pc, #965] @ 0xfc13d │ │ │ │ + blx 0xeb9ba2 │ │ │ │ + streq pc, [pc, #965] @ 0xfc279 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r5, ror #3 │ │ │ │ @ instruction: 0xf964f7e9 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - stc2 7, cr15, [r6], {63} @ 0x3f │ │ │ │ + blx 0x1b39bda │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ ldrb r3, [r8, sl, lsr #2] │ │ │ │ @ instruction: 0x46394630 │ │ │ │ - blx 0xfff39aba │ │ │ │ + blx 0x17b9bf6 │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24606 │ │ │ │ @ instruction: 0xf043312a │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ strb r3, [r5, sl, lsr #2] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241308,44 +241389,44 @@ │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ @ instruction: 0x37184616 │ │ │ │ @ instruction: 0xf8aaf7e9 │ │ │ │ ldmdbeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r4], #-1041 @ 0xfffffbef │ │ │ │ - strne pc, [pc, #-965] @ 0xfba3b │ │ │ │ + strne pc, [pc, #-965] @ 0xfbb77 │ │ │ │ mvnsle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7e94650 │ │ │ │ ldrtmi pc, [r0], -r1, lsr #18 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463987f0 │ │ │ │ @ instruction: 0xf8d44630 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 7, 0, cr15, cr10, cr7, {1} │ │ │ │ + stc2l 7, cr15, [ip, #-156]! @ 0xffffff64 │ │ │ │ @ instruction: 0x4630b9d0 │ │ │ │ @ instruction: 0xf028463a │ │ │ │ @ instruction: 0xf73c4100 │ │ │ │ - strmi pc, [r6], -sp, lsr #23 │ │ │ │ + strmi pc, [r6], -pc, lsl #22 │ │ │ │ @ instruction: 0x4630e7d9 │ │ │ │ @ instruction: 0xf73f4639 │ │ │ │ - @ instruction: 0xf50afbd9 │ │ │ │ + @ instruction: 0xf50afb3b │ │ │ │ strmi r5, [r6], -r0, asr #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0x3118f8b2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstpcc r8, r2, lsr #17 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r0, #156]! @ 0x9c │ │ │ │ + ldc2l 7, cr15, [r2, #-156] @ 0xffffff64 │ │ │ │ rscle r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xff2b9b72 │ │ │ │ + blx 0xb39cae │ │ │ │ subpl pc, r0, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0xf8b24680 │ │ │ │ @ instruction: 0xf0433118 │ │ │ │ @ instruction: 0xf8a20301 │ │ │ │ bfi r3, r8, #2, #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -241362,30 +241443,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf800f7e9 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12aff64 │ │ │ │ + blx 0x12b00a0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17bf3c │ │ │ │ + bge 0x17c078 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - @ instruction: 0xffe0f73c │ │ │ │ + @ instruction: 0xff42f73c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241399,26 +241480,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 3, pc, cr6, cr9, {5} @ │ │ │ │ + mcr2 1, 3, pc, cr8, cr9, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cd9c4 │ │ │ │ + blx 0x8cdb00 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-4049 @ 0xfffff02f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241435,15 +241516,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - @ instruction: 0xff6cf73c │ │ │ │ + mcr2 7, 6, pc, cr14, cr12, {1} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241457,15 +241538,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r2, #740]! @ 0x2e4 │ │ │ │ + ldc2l 1, cr15, [r4, #740]! @ 0x2e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241478,30 +241559,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff18f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0134 │ │ │ │ + blx 0x12f0270 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c10c │ │ │ │ + bge 0x17c248 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - @ instruction: 0xff00f73c │ │ │ │ + mcr2 7, 3, pc, cr2, cr12, {1} @ │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241515,15 +241596,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr, #-740]! @ 0xfffffd1c │ │ │ │ + stc2 1, cr15, [r0, #740] @ 0x2e4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241536,52 +241617,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 10, cr15, cr4, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0218 │ │ │ │ + blx 0x12f0354 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c1f4 │ │ │ │ + bge 0x17c330 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170934 │ │ │ │ + bls 0x170a70 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc2e4 │ │ │ │ + b 0x9cc420 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbea0 │ │ │ │ - blls 0x2d6268 │ │ │ │ + blmi 0x3bbfdc │ │ │ │ + blls 0x2d63a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fd0b │ │ │ │ + svclt 0x0000fd0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241594,30 +241675,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 3, cr15, cr0, cr8, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0304 │ │ │ │ + blx 0x12b0440 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c2dc │ │ │ │ + bge 0x17c418 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, fp, lsr r8 @ │ │ │ │ - mrc2 7, 0, pc, cr0, cr12, {1} │ │ │ │ + ldc2l 7, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241631,26 +241712,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r6], {185} @ 0xb9 │ │ │ │ + ldc2 1, cr15, [r8], {185} @ 0xb9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cdd64 │ │ │ │ + blx 0x8cdea0 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3585 @ 0xfffff1ff │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241667,15 +241748,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r0, [r1], -r5 │ │ │ │ - ldc2 7, cr15, [ip, #240] @ 0xf0 │ │ │ │ + ldc2l 7, cr15, [lr], #240 @ 0xf0 │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241689,15 +241770,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [r2], #-740 @ 0xfffffd1c │ │ │ │ + stc2 1, cr15, [r4], #-740 @ 0xfffffd1c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241710,30 +241791,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ stc2l 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f04d4 │ │ │ │ + blx 0x12f0610 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c4ac │ │ │ │ + bge 0x17c5e8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, asr r8 @ │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r0, #-240]! @ 0xffffff10 │ │ │ │ + ldc2 7, cr15, [r2], {60} @ 0x3c │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241747,15 +241828,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfecb8bc2 │ │ │ │ + blx 0xfed38cfe │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241768,52 +241849,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {232} @ 0xe8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f05b8 │ │ │ │ + blx 0x12f06f4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c594 │ │ │ │ + bge 0x17c6d0 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4651 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x170cd4 │ │ │ │ + bls 0x170e10 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cc684 │ │ │ │ + b 0x9cc7c0 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bbb00 │ │ │ │ - blls 0x2d6608 │ │ │ │ + blmi 0x3bbc3c │ │ │ │ + blls 0x2d6744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000fb3b │ │ │ │ + svclt 0x0000fb3d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -241826,30 +241907,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ stc2l 7, cr15, [r0], #-928 @ 0xfffffc60 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b06a4 │ │ │ │ + blx 0x12b07e0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c67c │ │ │ │ + bge 0x17c7b8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mcrr2 7, 3, pc, r0, cr12 @ │ │ │ │ + blx 0xfe9ba482 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241863,26 +241944,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff2b8d90 │ │ │ │ + blx 0xff338ecc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce104 │ │ │ │ + blx 0x8ce240 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-3121 @ 0xfffff3cf │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -241899,15 +241980,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - blx 0xff43a42e │ │ │ │ + blx 0xcba56a │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -241921,200 +242002,200 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x15b8e78 │ │ │ │ + blx 0x1638fb4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ba76a │ │ │ │ + blx 0xff0ba8a6 │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x1f3a776 │ │ │ │ + blx 0x1f3a8b2 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0874 │ │ │ │ + blx 0x12f09b0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c84c │ │ │ │ + bge 0x17c988 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - blx 0x193a516 │ │ │ │ + blx 0xff1ba650 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x3a7f6 │ │ │ │ + blx 0x3a932 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9def1b9 │ │ │ │ + @ instruction: 0xf9e0f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ ldmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13ba852 │ │ │ │ + blx 0x13ba98e │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ - blx 0x23a85e │ │ │ │ + blx 0x23a99a │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0958 │ │ │ │ + blx 0x12f0a94 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17c934 │ │ │ │ + bge 0x17ca70 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171074 │ │ │ │ + bls 0x1711b0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cca24 │ │ │ │ + b 0x9ccb60 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb760 │ │ │ │ - blls 0x2d69a8 │ │ │ │ + blmi 0x3bb89c │ │ │ │ + blls 0x2d6ae4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b98ff0 │ │ │ │ - svclt 0x0000f96b │ │ │ │ + svclt 0x0000f96d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r4, [r2], fp, lsl #13 │ │ │ │ stmdaeq sl!, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff6ba938 │ │ │ │ + blx 0xff6baa74 │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ - blx 0xfe53a944 │ │ │ │ + blx 0xfe53aa80 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0a44 │ │ │ │ + blx 0x12b0b80 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17ca1c │ │ │ │ + bge 0x17cb58 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - blx 0x1d3a6e4 │ │ │ │ + @ instruction: 0xf9d2f73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0x63a9c6 │ │ │ │ + blx 0x63ab02 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8f6f1b9 │ │ │ │ + @ instruction: 0xf8f8f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce4a4 │ │ │ │ + blx 0x8ce5e0 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2657 @ 0xfffff59f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242131,37 +242212,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf9fcf73c │ │ │ │ + @ instruction: 0xf95ef73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, r7, r6, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #-268435445 @ 0xf000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xfe93aaac │ │ │ │ + blx 0xfe93abe8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf882f1b9 │ │ │ │ + @ instruction: 0xf884f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242174,52 +242255,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf9a8f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0c14 │ │ │ │ + blx 0x12f0d50 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cbec │ │ │ │ + bge 0x17cd28 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xf990f73c │ │ │ │ + @ instruction: 0xf8f2f73c │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ eorsmi r4, lr, r7, lsl r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi r3, #1610612747 @ 0x6000000b │ │ │ │ stccc 8, cr15, [r4, #804]! @ 0x324 │ │ │ │ - blx 0xc3ab94 │ │ │ │ + blx 0xc3acd0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf80ef1b9 │ │ │ │ + @ instruction: 0xf810f1b9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242232,52 +242313,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xf934f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0cf8 │ │ │ │ + blx 0x12f0e34 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17ccd4 │ │ │ │ + bge 0x17ce10 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73c4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171414 │ │ │ │ + bls 0x171550 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9ccdc4 │ │ │ │ + b 0x9ccf00 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e83da4 │ │ │ │ - blmi 0x3bb3c0 │ │ │ │ - blls 0x2d6d48 │ │ │ │ + blmi 0x3bb4fc │ │ │ │ + blls 0x2d6e84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000ff9b │ │ │ │ + svclt 0x0000ff9d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242290,30 +242371,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ @ instruction: 0xf8c0f7e8 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b0de4 │ │ │ │ + blx 0x12b0f20 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cdbc │ │ │ │ + bge 0x17cef8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf8a0f73c │ │ │ │ + @ instruction: 0xf802f73c │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242327,26 +242408,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff26f1b8 │ │ │ │ + @ instruction: 0xff28f1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8ce844 │ │ │ │ + blx 0x8ce980 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e8082a │ │ │ │ strcs pc, [r3], #-2193 @ 0xfffff76f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ stmib sp, {r0, r1, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242363,15 +242444,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - @ instruction: 0xf82cf73c │ │ │ │ + @ instruction: 0xff8ef73b │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242385,15 +242466,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 5, pc, cr2, cr8, {5} │ │ │ │ + mrc2 1, 5, pc, cr4, cr8, {5} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242406,30 +242487,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xffd8f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f0fb4 │ │ │ │ + blx 0x12f10f0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17cf8c │ │ │ │ + bge 0x17d0c8 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - @ instruction: 0xffc0f73b │ │ │ │ + @ instruction: 0xff22f73b │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242443,15 +242524,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mrc2 1, 1, pc, cr14, cr8, {5} │ │ │ │ + mcr2 1, 2, pc, cr0, cr8, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242464,52 +242545,52 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ @ instruction: 0xff64f7e7 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1098 │ │ │ │ + blx 0x12f11d4 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d074 │ │ │ │ + bge 0x17d1b0 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x1717b4 │ │ │ │ + bls 0x1718f0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd164 │ │ │ │ + b 0x9cd2a0 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bd020 │ │ │ │ - blls 0x2d70e8 │ │ │ │ + blmi 0x3bd15c │ │ │ │ + blls 0x2d7224 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fdcb │ │ │ │ + svclt 0x0000fdcd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242522,30 +242603,30 @@ │ │ │ │ strmi r2, [r6], -r3, lsl #10 │ │ │ │ strbmi r4, [r8], -r7, lsr #12 │ │ │ │ cdp2 7, 15, cr15, cr0, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, lr, #24 │ │ │ │ - blx 0x12b1184 │ │ │ │ + blx 0x12b12c0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d15c │ │ │ │ + bge 0x17d298 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 6, pc, cr0, cr11, {1} │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {1} │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ adceq r4, sp, pc, lsl r3 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242559,26 +242640,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [r6, #-736] @ 0xfffffd20 │ │ │ │ + ldc2l 1, cr15, [r8, #-736] @ 0xfffffd20 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0, #-1665] @ 0xfffff97f │ │ │ │ stmdapl r4, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x8cebe4 │ │ │ │ + blx 0x8ced20 │ │ │ │ @ instruction: 0xf108fa82 │ │ │ │ @ instruction: 0xf7e7082a │ │ │ │ strcs pc, [r3], #-3777 @ 0xfffff13f │ │ │ │ strtmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ @@ -242595,15 +242676,15 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf83b3000 │ │ │ │ ldrbmi r1, [r0], -r5 │ │ │ │ - mrc2 7, 2, pc, cr12, cr11, {1} │ │ │ │ + ldc2 7, cr15, [lr, #236]! @ 0xec │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1571 @ 0x623 │ │ │ │ adceq r4, r4, pc, lsl r3 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, r5, r4, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242617,15 +242698,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [r2], #736 @ 0x2e0 │ │ │ │ + stc2l 1, cr15, [r4], #736 @ 0x2e0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242638,30 +242719,30 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ cdp2 7, 0, cr15, cr8, cr7, {7} │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1354 │ │ │ │ + blx 0x12f1490 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d32c │ │ │ │ + bge 0x17d468 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ andeq pc, r4, sl, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r0, #236]! @ 0xec │ │ │ │ + ldc2l 7, cr15, [r2, #-236] @ 0xffffff14 │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431e │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r4, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4, #868]! @ 0x364 │ │ │ │ @@ -242675,15 +242756,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr], #-736 @ 0xfffffd20 │ │ │ │ + ldc2l 1, cr15, [r0], #-736 @ 0xfffffd20 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r4, lsr fp │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ @@ -242696,64 +242777,64 @@ │ │ │ │ strmi r2, [r7], -pc, lsl #10 │ │ │ │ strbmi r4, [r8], -r6, lsr #12 │ │ │ │ ldc2 7, cr15, [r4, #924] @ 0x39c │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, ip, pc}^ │ │ │ │ @ instruction: 0xf8ad4404 │ │ │ │ eormi r4, pc, #24 │ │ │ │ - blx 0x12f1438 │ │ │ │ + blx 0x12f1574 │ │ │ │ ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf509bf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d80c08 │ │ │ │ @ instruction: 0xf8d82008 │ │ │ │ @ instruction: 0xf8d8300c │ │ │ │ @ instruction: 0xf8d80000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x17d414 │ │ │ │ + bge 0x17d550 │ │ │ │ @ instruction: 0x3010f8b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf73b4650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi lr, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x171b54 │ │ │ │ + bls 0x171c90 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r7, r4, lsr #27 │ │ │ │ - b 0x9cd504 │ │ │ │ + b 0x9cd640 │ │ │ │ adcslt r0, r6, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf8c94333 │ │ │ │ @ instruction: 0xf7e73da4 │ │ │ │ - blmi 0x3bcc80 │ │ │ │ - blls 0x2d7488 │ │ │ │ + blmi 0x3bcdbc │ │ │ │ + blls 0x2d75c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fbfb │ │ │ │ + svclt 0x0000fbfd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0eec8 │ │ │ │ + blmi 0xc0f004 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #-924]! @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242761,50 +242842,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcee5c │ │ │ │ + bhi 0xfcef98 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ @ instruction: 0xf7994651 │ │ │ │ - rsclt pc, sl, #13172736 @ 0xc90000 │ │ │ │ + rsclt pc, sl, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c5594 │ │ │ │ + b 0x9c56d0 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bcbb4 │ │ │ │ - blls 0x257554 │ │ │ │ + blmi 0x3bccf0 │ │ │ │ + blls 0x257690 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fb95 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcef94 │ │ │ │ + blmi 0xbcf0d0 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #924 @ 0x39c │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242812,49 +242893,49 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcef28 │ │ │ │ + bhi 0xfcf064 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf964f799 │ │ │ │ + @ instruction: 0xf8c6f799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfd969 │ │ │ │ + streq pc, [pc, #965] @ 0xfdaa5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2l 7, cr15, [lr, #-924] @ 0xfffffc64 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xd39cba │ │ │ │ + blx 0xdb9df6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xc0f05c │ │ │ │ + blmi 0xc0f198 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [sl], {231} @ 0xe7 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242862,50 +242943,50 @@ │ │ │ │ @ instruction: 0x07ebd01e │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfceff0 │ │ │ │ + bhi 0xfcf12c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x0000f9b6 │ │ │ │ - @ instruction: 0xf7994651 │ │ │ │ - rsclt pc, sl, #3080192 @ 0x2f0000 │ │ │ │ + @ instruction: 0xf7984651 │ │ │ │ + rsclt pc, sl, #580 @ 0x244 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9c5728 │ │ │ │ + b 0x9c5864 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r8, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74658 │ │ │ │ - blmi 0x3bca20 │ │ │ │ - blls 0x2576e8 │ │ │ │ + blmi 0x3bcb5c │ │ │ │ + blls 0x257824 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000facd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r3], r7, lsl #1 │ │ │ │ - blmi 0xbcf128 │ │ │ │ + blmi 0xbcf264 │ │ │ │ @ instruction: 0xf50b460c │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4], #-924 @ 0xfffffc64 │ │ │ │ strmi r3, [r5], -sl, lsr #14 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @@ -242913,255 +242994,255 @@ │ │ │ │ @ instruction: 0x07ebd01d │ │ │ │ @ instruction: 0xf50bbf44 │ │ │ │ eorcc r5, sl, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf0bc │ │ │ │ + bhi 0xfcf1f8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf8caf799 │ │ │ │ + @ instruction: 0xf82cf799 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfdafd │ │ │ │ + streq pc, [pc, #965] @ 0xfdc39 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d9 │ │ │ │ stc2 7, cr15, [r4], {231} @ 0xe7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1ab9e4c │ │ │ │ + blx 0x1b39f88 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf1f4 │ │ │ │ + blmi 0xbcf330 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff53b742 │ │ │ │ + blx 0xff53b87e │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf184 │ │ │ │ + bhi 0xfcf2c0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - mcr2 7, 0, pc, cr6, cr8, {4} @ │ │ │ │ + stc2l 7, cr15, [r8, #-608]! @ 0xfffffda0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc890 │ │ │ │ - blls 0x257878 │ │ │ │ + blmi 0x3bc9cc │ │ │ │ + blls 0x2579b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000fa03 │ │ │ │ + svclt 0x0000fa05 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf2bc │ │ │ │ + blmi 0xbcf3f8 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c3b80a │ │ │ │ + blx 0x1c3b946 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf24c │ │ │ │ + bhi 0xfcf388 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - mcr2 7, 3, pc, cr14, cr8, {4} @ │ │ │ │ + ldc2l 7, cr15, [r0, #608] @ 0x260 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc7c8 │ │ │ │ - blls 0x257940 │ │ │ │ + blmi 0x3bc904 │ │ │ │ + blls 0x257a7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f99f │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf384 │ │ │ │ + blmi 0xbcf4c0 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x33b8d2 │ │ │ │ + blx 0x33ba0e │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf314 │ │ │ │ + bhi 0xfcf450 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - ldc2l 7, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ + ldc2 7, cr15, [lr], #608 @ 0x260 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc700 │ │ │ │ - blls 0x257a08 │ │ │ │ + blmi 0x3bc83c │ │ │ │ + blls 0x257b44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f93b │ │ │ │ + svclt 0x0000f93d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ - blmi 0xbcf44c │ │ │ │ + blmi 0xbcf588 │ │ │ │ @ instruction: 0xf50a4615 │ │ │ │ ldmdavs fp, {r2, r6, r8, r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [lr], -r0, lsl #6 │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfea3b998 │ │ │ │ + blx 0xfea3bad4 │ │ │ │ @ instruction: 0x46043718 │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07223010 │ │ │ │ @ instruction: 0x07e3d01c │ │ │ │ @ instruction: 0xf50abf44 │ │ │ │ andscc r5, r8, #68, 4 @ 0x40000004 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfcf3dc │ │ │ │ + bhi 0xfcf518 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbmi r6, [r9], -r8, lsr #16 │ │ │ │ - stc2l 7, cr15, [r4, #608] @ 0x260 │ │ │ │ + stc2 7, cr15, [r6, #-608]! @ 0xfffffda0 │ │ │ │ ldmdavs r3!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, sl, sp, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x3bc638 │ │ │ │ - blls 0x257ad0 │ │ │ │ + blmi 0x3bc774 │ │ │ │ + blls 0x257c0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b88ff0 │ │ │ │ - svclt 0x0000f8d7 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f304 │ │ │ │ + bmi 0xd8f440 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123aee0 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + bpl 0x123b01c │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x10bba64 │ │ │ │ + blx 0x10bbba0 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbb9efc │ │ │ │ + beq 0xbba038 │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243173,53 +243254,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #15296 @ 0x3bc0 │ │ │ │ + rsclt pc, fp, #5184 @ 0x1440 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0xfe13bae8 │ │ │ │ + blx 0xfe13bc24 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf862f1b8 │ │ │ │ + @ instruction: 0xf864f1b8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd8f3ec │ │ │ │ + bmi 0xd8f528 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ - bpl 0x123afc8 │ │ │ │ - ldmdbvs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + bpl 0x123b104 │ │ │ │ + stmibvc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9caf7e7 │ │ │ │ msrcc CPSR_fs, r7 @ │ │ │ │ movwls r4, #1541 @ 0x605 │ │ │ │ - beq 0xbb9fe4 │ │ │ │ + beq 0xbba120 │ │ │ │ @ instruction: 0xf1049b01 │ │ │ │ andcs r0, r0, #16, 16 @ 0x100000 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ @@ -243231,53 +243312,53 @@ │ │ │ │ ldrdeq pc, [sl, -r7]! │ │ │ │ ldrdne pc, [lr, -r7]! │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac313a │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, fp, #1968 @ 0x7b0 │ │ │ │ + rsclt pc, fp, #14144 @ 0x3740 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ andsmi r8, r0, r3, lsr #16 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, r5, r4, asr #10 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #22 │ │ │ │ smlawbcc ip, r7, r8, pc @ │ │ │ │ - blx 0x43bbd0 │ │ │ │ + blx 0x43bd0c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffeef1b7 │ │ │ │ + @ instruction: 0xfff0f1b7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f4d0 │ │ │ │ + bmi 0xd4f60c │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf956f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x1464a4 │ │ │ │ + blls 0x1465e0 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243288,53 +243369,53 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #187392 @ 0x2dc00 │ │ │ │ + rsclt pc, r3, #25600 @ 0x6400 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfdd04 │ │ │ │ + strne pc, [pc], #-964 @ 0xfde40 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x13245c │ │ │ │ + blls 0x132598 │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc384 │ │ │ │ - blls 0x2d7d84 │ │ │ │ + blmi 0x3bc4c0 │ │ │ │ + blls 0x2d7ec0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000ff7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r3], r9, lsl #1 │ │ │ │ strbpl pc, [r0, -fp, lsl #10] @ │ │ │ │ - bmi 0xd4f5b4 │ │ │ │ + bmi 0xd4f6f0 │ │ │ │ movwls r4, #5646 @ 0x160e │ │ │ │ - ldmdavs r8, {r0, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmiavc r0!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8e4f7e7 │ │ │ │ @ instruction: 0x311af897 │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ - blls 0x146588 │ │ │ │ + blls 0x1466c4 │ │ │ │ andcs lr, r2, #3358720 @ 0x334000 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andscs pc, r8, sp, lsr #17 │ │ │ │ tstpcc sl, r7, lsl #17 @ p-variant is OBSOLETE │ │ │ │ eorle r0, r2, r2, lsr #14 │ │ │ │ svclt 0x004407e3 │ │ │ │ subpl pc, r4, #46137344 @ 0x2c00000 │ │ │ │ @@ -243345,47 +243426,47 @@ │ │ │ │ @ instruction: 0x0118f8d7 │ │ │ │ @ instruction: 0x111cf8d7 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b7aa02 │ │ │ │ @ instruction: 0xf8ac3128 │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ @ instruction: 0xf7982100 │ │ │ │ - rsclt pc, r3, #4352 @ 0x1100 │ │ │ │ + rsclt pc, r3, #117760 @ 0x1cc00 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ subsmi r6, r8, r3, lsr r8 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4, #-48] @ 0xffffffd0 │ │ │ │ - strne pc, [pc], #-964 @ 0xfdde8 │ │ │ │ + strne pc, [pc], #-964 @ 0xfdf24 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ - blls 0x132540 │ │ │ │ + blls 0x13267c │ │ │ │ @ instruction: 0xf8874658 │ │ │ │ @ instruction: 0xf7e7311a │ │ │ │ - blmi 0x3bc2a0 │ │ │ │ - blls 0x2d7e68 │ │ │ │ + blmi 0x3bc3dc │ │ │ │ + blls 0x2d7fa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000ff0b │ │ │ │ + svclt 0x0000ff0d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r7], -r9, lsl #1 │ │ │ │ - blpl 0x113b25c │ │ │ │ - bmi 0xd4f69c │ │ │ │ + blpl 0x113b398 │ │ │ │ + bmi 0xd4f7d8 │ │ │ │ movwls r4, #5644 @ 0x160c │ │ │ │ stmdbpl r4, {r0, r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vhadd.s8 d25, d13, d0 │ │ │ │ - vmov.i16 q11, #2048 @ 0x0800 │ │ │ │ + vmlsl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf1090a33 │ │ │ │ ldmdavs r2, {r1, r3, r5, r8, fp} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf1040200 │ │ │ │ @ instruction: 0xf7e70810 │ │ │ │ @ instruction: 0xf50bf86d │ │ │ │ andcs r7, r0, #39059456 @ 0x2540000 │ │ │ │ @@ -243401,47 +243482,47 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - @ instruction: 0xf9aef799 │ │ │ │ + @ instruction: 0xf910f799 │ │ │ │ @ instruction: 0xf85ab2eb │ │ │ │ stmdahi r3!, {r0, r1, r4, r5, sp} │ │ │ │ - b 0x9cdf00 │ │ │ │ + b 0x9ce03c │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe291 │ │ │ │ + streq pc, [pc, #965] @ 0xfe3cd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf88b0200 │ │ │ │ @ instruction: 0xf7e7212c │ │ │ │ - blmi 0x3bc1bc │ │ │ │ - blls 0x2d7f4c │ │ │ │ + blmi 0x3bc2f8 │ │ │ │ + blls 0x2d8088 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b78ff0 │ │ │ │ - svclt 0x0000fe99 │ │ │ │ + svclt 0x0000fe9b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r1], r9, lsl #1 │ │ │ │ - blpl 0x113b348 │ │ │ │ - bmi 0xd0f77c │ │ │ │ + blpl 0x113b484 │ │ │ │ + bmi 0xd0f8b8 │ │ │ │ movwls r4, #1550 @ 0x60e │ │ │ │ - bvs 0x173a864 │ │ │ │ - beq 0xdfaa34 │ │ │ │ + bvc 0xfe93a9a0 │ │ │ │ + beq 0xdfab70 │ │ │ │ ldmdaeq r0, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf800f7e7 │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ strmi r2, [r4], -r4, lsl #4 │ │ │ │ @@ -243458,15 +243539,15 @@ │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmdavs r9!, {r3, sl, fp}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - @ instruction: 0xf958f799 │ │ │ │ + @ instruction: 0xf8baf799 │ │ │ │ @ instruction: 0xf85ab2e3 │ │ │ │ ldmdavs r3!, {r0, r1, r4, r5, sp} │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ bicsle r4, ip, r5, asr #10 │ │ │ │ @@ -243478,15 +243559,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 1, pc, cr8, cr7, {5} @ │ │ │ │ + mcr2 1, 1, pc, cr10, cr7, {5} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b8f1 │ │ │ │ @ instruction: 0xf7e72301 │ │ │ │ svclt 0x0000b8ed │ │ │ │ @ instruction: 0xf7e72300 │ │ │ │ svclt 0x0000b971 │ │ │ │ @@ -243498,15 +243579,15 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d13, d6 │ │ │ │ - vorr.i16 q11, #8 @ 0x0008 │ │ │ │ + vqdmlal.s , d16, d16 │ │ │ │ @ instruction: 0xf7e60933 │ │ │ │ strcc pc, [sl, -r3, lsl #31]! │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ movwcs r0, #2064 @ 0x810 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243516,46 +243597,46 @@ │ │ │ │ strle r3, [sl], #-298 @ 0xfffffed6 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ - ldc2 7, cr15, [r2], #-204 @ 0xffffff34 │ │ │ │ + blx 0xfe63be8a │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xfe45d │ │ │ │ + streq pc, [pc, #965] @ 0xfe599 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xffd4f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 1, cr15, [r6, #732]! @ 0x2dc │ │ │ │ + ldc2 1, cr15, [r8, #732]! @ 0x2dc │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, fp, lsr #22 │ │ │ │ ldrmi r4, [r5], -r2, lsl #13 │ │ │ │ strbpl pc, [r4, -sl, lsl #10] @ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d13, d14 │ │ │ │ - vmov.i16 q11, #8 @ 0x0008 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ @ instruction: 0xf7e60833 │ │ │ │ ldrcc pc, [r8, -r1, lsr #30] │ │ │ │ @ instruction: 0xf1054604 │ │ │ │ movwcs r0, #2320 @ 0x910 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ @@ -243565,34 +243646,34 @@ │ │ │ │ strle r3, [sl], #-280 @ 0xfffffee8 │ │ │ │ ldmdavs r9!, {r2, r3, r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ strbtmi r0, [r9], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r8!, {ip, sp} │ │ │ │ - mcrr2 7, 3, pc, r2, cr3 @ │ │ │ │ + blx 0xfea3bf4e │ │ │ │ ldmdavs r1!, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ strcc r6, [r4, #-51] @ 0xffffffcd │ │ │ │ - strne pc, [pc], #-964 @ 0xfe15c │ │ │ │ + strne pc, [pc], #-964 @ 0xfe298 │ │ │ │ strbmi r3, [sp, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1da │ │ │ │ @ instruction: 0xff72f7e6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2l 1, cr15, [r4, #-732] @ 0xfffffd24 │ │ │ │ + ldc2l 1, cr15, [r6, #-732] @ 0xfffffd24 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ orrcc pc, r0, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r8, #160, 2 @ 0x28 │ │ │ │ svclt 0x00882a01 │ │ │ │ svclt 0x00942b03 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00142810 │ │ │ │ @@ -243602,223 +243683,223 @@ │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stmiblt r3!, {r6, r7, r8, r9, ip}^ │ │ │ │ @ instruction: 0x3150f890 │ │ │ │ @ instruction: 0xf8d0b98b │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4fee54 │ │ │ │ + blcc 0x4fef90 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vcgt.s8 d18, d13, d1 │ │ │ │ - vrshr.s64 d18, d4, #64 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ ldrmi r3, [r8], -r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrmi r0, [r8], -r1, lsl #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ - bcs 0x109708 │ │ │ │ + bcs 0x109844 │ │ │ │ @ instruction: 0xf8d0d1ef │ │ │ │ - bl 0x10d770 │ │ │ │ + bl 0x10d8ac │ │ │ │ @ instruction: 0xf8d00083 │ │ │ │ bicsmi r3, fp, #4, 26 @ 0x100 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs r4, r0, #24, 12 @ 0x1800000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5542c │ │ │ │ + bl 0xfec55568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ - blmi 0x1be6f4 │ │ │ │ + vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ + blmi 0x1be830 │ │ │ │ rsbne pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - svclt 0x0000ffb7 │ │ │ │ - eorseq sp, r3, r0, asr #5 │ │ │ │ + svclt 0x0000ffb9 │ │ │ │ + eorseq sp, r3, r8, lsl #8 │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf8d34602 │ │ │ │ vshr.u64 q8, q4, #64 │ │ │ │ ldmiblt r0!, {r6, r7, ip} │ │ │ │ @ instruction: 0x3150f892 │ │ │ │ @ instruction: 0xf8d2b9b3 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ - blcc 0x4feeec │ │ │ │ + blcc 0x4ff028 │ │ │ │ stmdale fp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - addscs pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + sbcscc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eoreq pc, r3, r2, asr r8 @ │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ svclt 0x00b82801 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec554b0 │ │ │ │ + bl 0xfec555ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, lr, r8 │ │ │ │ @ instruction: 0xf5a09b02 │ │ │ │ @ instruction: 0x46045736 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ - blcs 0x14df88 │ │ │ │ + blcs 0x14e0c4 │ │ │ │ @ instruction: 0x4640d011 │ │ │ │ @ instruction: 0xff62f7ff │ │ │ │ @ instruction: 0xf5a4b9d8 │ │ │ │ @ instruction: 0x46385336 │ │ │ │ adchi pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf8c49b02 │ │ │ │ @ instruction: 0xf8c45da8 │ │ │ │ @ instruction: 0xf8c46dac │ │ │ │ @ instruction: 0xf7703dbc │ │ │ │ - @ instruction: 0xf78bf8e7 │ │ │ │ - tstpeq r3, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf78bf849 │ │ │ │ + smlabbeq r3, sp, r8, pc @ │ │ │ │ cdpeq 5, 10, cr13, cr11, cr9, {7} │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00040302 │ │ │ │ strvc pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ movwls r2, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xf644e7df │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ - blmi 0x17e3d4 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ + blmi 0x17e510 │ │ │ │ @ instruction: 0xf1822242 │ │ │ │ - svclt 0x0000fa35 │ │ │ │ - eorseq sp, r3, ip, asr #5 │ │ │ │ + svclt 0x0000fa37 │ │ │ │ + eorseq sp, r3, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55530 │ │ │ │ + bl 0xfec5566c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #33 @ 0x21 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x46d7a0 │ │ │ │ + bcs 0x46d8dc │ │ │ │ ldmdale r0!, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ - bcs 0x20cb88 │ │ │ │ - blcs 0x574730 │ │ │ │ + bcs 0x20ccc4 │ │ │ │ + blcs 0x57486c │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bcs 0x47e1c8 │ │ │ │ - bcc 0x5323c8 │ │ │ │ + bcs 0x47e304 │ │ │ │ + bcc 0x532504 │ │ │ │ stmdale r1!, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf0333b16 │ │ │ │ mvnle r0, r4, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, lr, r6, lsl fp │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ bicle r2, r4, pc, lsl fp │ │ │ │ - bcs 0x4b8314 │ │ │ │ + bcs 0x4b8450 │ │ │ │ @ instruction: 0xf04fd1c1 │ │ │ │ - blx 0x98ebe0 │ │ │ │ + blx 0x98ed1c │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ @ instruction: 0xe7cad5bb │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0x1be89c │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + blmi 0x1be9d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf14a228a │ │ │ │ - svclt 0x0000fee5 │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + svclt 0x0000fee7 │ │ │ │ + eorseq sp, r3, r4, lsr #8 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec555fc │ │ │ │ + bl 0xfec55738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ @ instruction: 0x460d5036 │ │ │ │ @ instruction: 0x46163830 │ │ │ │ ldrmi r9, [pc], -r5, lsl #18 │ │ │ │ - @ instruction: 0xffc0f776 │ │ │ │ + @ instruction: 0xff22f776 │ │ │ │ stcls 6, cr4, [r4], {32} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ strls r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf001469a │ │ │ │ addlt r0, r7, r3, lsl #6 │ │ │ │ ldrmi r3, [r1], r1, lsl #6 │ │ │ │ - b 0x14c0664 │ │ │ │ - ldrbcs r0, [pc, #2243]! @ 0xfed03 │ │ │ │ + b 0x14c07a0 │ │ │ │ + ldrbcs r0, [pc, #2243]! @ 0xfee3f │ │ │ │ andcs r9, r0, #4, 4 @ 0x40000000 │ │ │ │ @ instruction: 0x46179c10 │ │ │ │ strls r9, [r2], #-2833 @ 0xfffff4ef │ │ │ │ movwls r9, #12293 @ 0x3005 │ │ │ │ stmdbls r2, {r0, r9, ip, pc} │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ - blx 0xa4e490 │ │ │ │ - blx 0x27a478 │ │ │ │ + blx 0xa4e5cc │ │ │ │ + blx 0x27a5b4 │ │ │ │ movwmi pc, #33036 @ 0x810c @ │ │ │ │ - blx 0x3a487c │ │ │ │ + blx 0x3a49b8 │ │ │ │ andmi pc, r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf102fa29 │ │ │ │ vseleq.f32 s30, s24, s21 │ │ │ │ tsteq fp, r1, asr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ strmi fp, [r8, #713] @ 0x2c9 │ │ │ │ - blls 0x234928 │ │ │ │ - bl 0x1e5ca4 │ │ │ │ + blls 0x234a64 │ │ │ │ + bl 0x1e5de0 │ │ │ │ ldrdeq r0, [r9], #1 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ teqpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c10840 │ │ │ │ - bl 0x1c1d24 │ │ │ │ + bl 0x1c1e60 │ │ │ │ @ instruction: 0xf1a11340 │ │ │ │ @ instruction: 0xf5030020 │ │ │ │ - bl 0x29b428 │ │ │ │ + bl 0x29b564 │ │ │ │ @ instruction: 0xf8560bc3 │ │ │ │ sbcmi r3, fp, r3, lsr r0 │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf0034303 │ │ │ │ - blx 0x1bf4cc │ │ │ │ - blx 0x9fa504 │ │ │ │ + blx 0x1bf608 │ │ │ │ + blx 0x9fa640 │ │ │ │ msrmi CPSR_, #4, 8 @ 0x4000000 │ │ │ │ tstmi pc, #147 @ 0x93 │ │ │ │ andcc r9, r8, #1024 @ 0x400 │ │ │ │ - bcs 0x110f0f0 │ │ │ │ + bcs 0x110f22c │ │ │ │ @ instruction: 0xd1b49301 │ │ │ │ @ instruction: 0x46194638 │ │ │ │ andcs fp, r0, #7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55704 │ │ │ │ + bl 0xfec55840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #26 │ │ │ │ ldclcc 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ - bl 0x12cb60 │ │ │ │ + bl 0x12cc9c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #26]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3444] @ 0xfffff28c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -243835,60 +243916,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5577c │ │ │ │ + bl 0xfec558b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf1b1b192 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ strmi sp, [r8], -r9, lsr #32 │ │ │ │ @ instruction: 0xf1774611 │ │ │ │ - @ instruction: 0x4603fcb5 │ │ │ │ + @ instruction: 0x4603fcb7 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x1034bc │ │ │ │ + blcs 0x1035f8 │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10db24 │ │ │ │ + bl 0x10dc60 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04fff07 │ │ │ │ ldrb r4, [r7, r0, lsl #6] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec557f4 │ │ │ │ + bl 0xfec55930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [r8], -r2, ror #2 │ │ │ │ @ instruction: 0xf1774611 │ │ │ │ - strmi pc, [r3], -r3, asr #22 │ │ │ │ + strmi pc, [r3], -r5, asr #22 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x103528 │ │ │ │ + blcs 0x103664 │ │ │ │ @ instruction: 0xf8d0d0ee │ │ │ │ - bl 0x10db90 │ │ │ │ + bl 0x10dccc │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133d0c │ │ │ │ rscle r0, r5, r0, lsl r3 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8cd2117 │ │ │ │ @ instruction: 0xf8cde004 │ │ │ │ @@ -243904,33 +243985,33 @@ │ │ │ │ @ instruction: 0xf0023011 │ │ │ │ movwmi r3, #33348 @ 0x8244 │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe5448bc │ │ │ │ + b 0xfe5449f8 │ │ │ │ strle r0, [r5, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ andcs fp, r1, #92, 30 @ 0x170 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe5448dc │ │ │ │ + b 0xfe544a18 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe545104 │ │ │ │ + b 0xfe545240 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorcs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -243944,15 +244025,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x003e1a89 │ │ │ │ movwcs r2, #4352 @ 0x1100 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x1147334 │ │ │ │ + blx 0x1147470 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ svclt 0x00c80f00 │ │ │ │ eorcc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ @ instruction: 0xf102bfc8 │ │ │ │ stcle 1, cr3, [r5], {255} @ 0xff │ │ │ │ svccc 0x00fff1bc │ │ │ │ @@ -243960,18 +244041,18 @@ │ │ │ │ subsmi r3, r1, #40, 4 @ 0x80000002 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ - blx 0x11cff84 │ │ │ │ - blx 0x4ba77c │ │ │ │ + blx 0x11d00c0 │ │ │ │ + blx 0x4ba8b8 │ │ │ │ stmdacs r0, {r1, sl, ip, sp, lr, pc} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xfe78c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xfe8c8 │ │ │ │ strbtmi fp, [r3], -r4, asr #31 │ │ │ │ eor pc, r8, #12910592 @ 0xc50000 │ │ │ │ andcc sp, r1, r4, lsl #24 │ │ │ │ @ instruction: 0xf8c5bfbc │ │ │ │ rsbmi lr, r3, #40, 4 @ 0x80000002 │ │ │ │ addslt r1, fp, #150994944 @ 0x9000000 │ │ │ │ vpmax.s8 , q1, │ │ │ │ @@ -243985,26 +244066,26 @@ │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ svclt 0x00bc0301 │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ - blle 0x2cb074 │ │ │ │ + blle 0x2cb1b0 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ addsmi r3, r1, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf8c0bf8c │ │ │ │ strmi r3, [sl], -r8, lsr #4 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strmi fp, [r6], r0, lsl #10 │ │ │ │ - blx 0x42b028 │ │ │ │ - blcs 0x13b008 │ │ │ │ + blx 0x42b164 │ │ │ │ + blcs 0x13b144 │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x2000bfbc │ │ │ │ eorgt pc, r8, #13500416 @ 0xce0000 │ │ │ │ addsmi sp, sl, #5120 @ 0x1400 │ │ │ │ svclt 0x003c4618 │ │ │ │ @ instruction: 0xf8ce4610 │ │ │ │ strne ip, [fp], #-552 @ 0xfffffdd8 │ │ │ │ @@ -244019,15 +244100,15 @@ │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ movwvc pc, #1155 @ 0x483 @ │ │ │ │ msrcc SPSR_f, r0, asr #17 │ │ │ │ - bllt 0x2bc69c │ │ │ │ + blt 0x1b3c7d8 │ │ │ │ strtcc pc, [r8], #2256 @ 0x8d0 │ │ │ │ strle r0, [r6], #-923 @ 0xfffffc65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -244039,100 +244120,100 @@ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ stmib sp, {r2, r3, r8, sp}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ svclt 0x0000fdad │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55aac │ │ │ │ + bl 0xfec55be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #-671088640 @ 0xd8000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ eorseq pc, r0, r3, lsr #3 │ │ │ │ adccs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldc2l 7, cr15, [sl, #444]! @ 0x1bc │ │ │ │ + ldc2l 7, cr15, [ip, #-444] @ 0xfffffe44 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55ad0 │ │ │ │ + bl 0xfec55c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55ae4 │ │ │ │ + bl 0xfec55c20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ cmpplt r0, r1, asr ip @ p-variant is OBSOLETE │ │ │ │ teqppl r6, #164, 10 @ p-variant is OBSOLETE @ 0x29000000 │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ @ instruction: 0xf8c33830 │ │ │ │ @ instruction: 0xf76f12a0 │ │ │ │ - @ instruction: 0xf644fddb │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf644fd3d │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d15, d30 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ - blmi 0x17e9cc │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ + blmi 0x17eb08 │ │ │ │ rscsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff36f181 │ │ │ │ - ldrshteq sp, [r3], -r8 │ │ │ │ + @ instruction: 0xff38f181 │ │ │ │ + eorseq sp, r3, r0, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55b2c │ │ │ │ + bl 0xfec55c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ ldc2 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55b44 │ │ │ │ + bl 0xfec55c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ strtmi r2, [sl], -r1, lsl #16 │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andls r2, r0, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fca1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55b70 │ │ │ │ + bl 0xfec55cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78d0ff8 │ │ │ │ - strmi pc, [r3], -fp, lsr #25 │ │ │ │ + strmi pc, [r3], -sp, lsl #24 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec55b9c │ │ │ │ + bl 0xfec55cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #6 │ │ │ │ - stc2l 7, cr15, [lr], {141} @ 0x8d │ │ │ │ + ldc2 7, cr15, [r0], #-564 @ 0xfffffdcc │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - bl 0x23cb28 │ │ │ │ - blt 0x173c7f8 │ │ │ │ + bl 0x23cc64 │ │ │ │ + ldmiblt sl!, {r4, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec55bc0 │ │ │ │ + bl 0xfec55cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ @ instruction: 0xf644460f │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf5a62121 │ │ │ │ @ instruction: 0xf06e5536 │ │ │ │ - @ instruction: 0xf506f83b │ │ │ │ + @ instruction: 0xf506f83d │ │ │ │ ldccc 3, cr3, [r0, #-612]! @ 0xfffffd9c │ │ │ │ ldrbtmi pc, [ip], #2259 @ 0x8d3 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ @ instruction: 0xf06ed1f7 │ │ │ │ - @ instruction: 0xf506f82d │ │ │ │ + @ instruction: 0xf506f82f │ │ │ │ mvncc r3, #1677721602 @ 0x64000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svclt 0x005404dc │ │ │ │ sbcsne pc, pc, #64, 4 │ │ │ │ rscsne pc, pc, #64, 4 │ │ │ │ andseq pc, r0, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00480498 │ │ │ │ @@ -244156,35 +244237,35 @@ │ │ │ │ @ instruction: 0xf0110280 │ │ │ │ shsub16mi r6, r9, r0 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ @ instruction: 0xf0131200 │ │ │ │ svclt 0x00180ff0 │ │ │ │ andeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf78d2301 │ │ │ │ - @ instruction: 0xf896fc65 │ │ │ │ - blvs 0xffdc6fc8 │ │ │ │ - bcs 0x110348 │ │ │ │ + @ instruction: 0xf896fbc7 │ │ │ │ + blvs 0xffdc7104 │ │ │ │ + bcs 0x110484 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ andsmi r0, r3, r1, lsl #4 │ │ │ │ @ instruction: 0xf50663f3 │ │ │ │ @ instruction: 0xf7903699 │ │ │ │ - ldrbcc pc, [r0], -r5, ror #19 @ │ │ │ │ + ldrbcc pc, [r0], -r7, asr #18 @ │ │ │ │ tstpvc ip, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r8, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xffd2f06d │ │ │ │ + @ instruction: 0xffd4f06d │ │ │ │ ldrtmi pc, [r0], #2262 @ 0x8d6 @ │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ pop {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf06d40f8 │ │ │ │ - svclt 0x0000bfc5 │ │ │ │ + svclt 0x0000bfc7 │ │ │ │ andsle r2, r3, sp, lsl #18 │ │ │ │ andle r2, ip, lr, lsl #18 │ │ │ │ stmdble r5, {r0, r1, r2, r8, fp, sp} │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, lr, r1, lsl fp │ │ │ │ eoreq pc, r1, r0, asr r8 @ │ │ │ │ @@ -244216,15 +244297,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r4, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec55d70 │ │ │ │ + bl 0xfec55eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033168 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -244243,26 +244324,26 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xa3cbda │ │ │ │ + blx 0xa3cd16 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec55dec │ │ │ │ + bl 0xfec55f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, ror #2 │ │ │ │ @ instruction: 0xf0034604 │ │ │ │ - blcs 0x8bf87c │ │ │ │ + blcs 0x8bf9b8 │ │ │ │ addmi sp, fp, #50 @ 0x32 │ │ │ │ - blvs 0x112e828 │ │ │ │ + blvs 0x112e964 │ │ │ │ andlt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs pc, {r4, r8, fp, ip, sp} @ │ │ │ │ ldm pc, {r1, r2, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ movwne pc, #32769 @ 0x8001 @ │ │ │ │ @@ -244276,41 +244357,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xff9bcc5c │ │ │ │ + blx 0xff9bcd98 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ - blx 0xfeabcc68 │ │ │ │ + blx 0xfeabcda4 │ │ │ │ svclt 0x00b82801 │ │ │ │ @ instruction: 0xf04f2001 │ │ │ │ andls r7, r0, r0, lsl #4 │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec55e8c │ │ │ │ + bl 0xfec55fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ movwls r9, #8195 @ 0x2003 │ │ │ │ - blx 0x11bcca2 │ │ │ │ + blx 0x11bcdde │ │ │ │ stmdals r3, {r1, r8, r9, fp, ip, pc} │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ stmdale r9!, {r0, r3, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r9, {r0, r2, r8, fp, ip}^ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {81} @ 0x51 │ │ │ │ - bl 0x12e8d8 │ │ │ │ + bl 0x12ea14 │ │ │ │ @ instruction: 0xf8c00083 │ │ │ │ @ instruction: 0xf04051e4 │ │ │ │ andlt r8, r5, r3, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -244324,18 +244405,18 @@ │ │ │ │ ldrdcc pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ msrpl SPSR_fs, r0, asr #17 │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r3!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - bvc 0x1d9ae8c │ │ │ │ + bvc 0x1d9afc8 │ │ │ │ ldclvc 2, cr3, [r8], #-200 @ 0xffffff38 │ │ │ │ ldrbtvc r3, [r6], #-562 @ 0xfffffdce │ │ │ │ - blpl 0xd8b5f4 │ │ │ │ + blpl 0xd8b730 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r5, r6, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {48} @ 0x30 │ │ │ │ @@ -244349,21 +244430,21 @@ │ │ │ │ cmncc r4, #0, 6 │ │ │ │ eorpl pc, r3, r0, asr #16 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x153cd80 │ │ │ │ + blx 0x153cebc │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0xaff248 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + blmi 0xaff384 │ │ │ │ eorsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - movwcs pc, #2575 @ 0xa0f @ │ │ │ │ + movwcs pc, #2577 @ 0xa11 @ │ │ │ │ @ instruction: 0xf840336c │ │ │ │ andlt r5, r5, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #23856 @ 0x5d30 │ │ │ │ @@ -244388,36 +244469,36 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0x1bf2dc │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + blmi 0x1bf418 │ │ │ │ eorsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - svclt 0x0000f9c5 │ │ │ │ - eorseq sp, r3, r4, lsl r3 │ │ │ │ + svclt 0x0000f9c7 │ │ │ │ + eorseq sp, r3, ip, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec5603c │ │ │ │ + bl 0xfec56178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ andne lr, r4, sp, asr #19 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ - bls 0x1fd804 │ │ │ │ + bls 0x1fd940 │ │ │ │ ldrdne lr, [r4], -sp │ │ │ │ movweq pc, #33186 @ 0x81a2 @ │ │ │ │ stmdale r9!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdavs r6, {r0, r2, fp, ip}^ │ │ │ │ ldmdbcs r0, {r0, r2, r5, r8, r9, fp, ip, sp} │ │ │ │ ldmdbcs r1, {r1, r3, r4, r6, ip, lr, pc} │ │ │ │ - bl 0x12ea84 │ │ │ │ + bl 0x12ebc0 │ │ │ │ @ instruction: 0xf8d00082 │ │ │ │ @ instruction: 0xf04001e4 │ │ │ │ mullt r7, lr, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @@ -244458,19 +244539,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf8503274 │ │ │ │ str r0, [r8, r2, lsr #32]! │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0xa3f3f4 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + blmi 0xa3f530 │ │ │ │ eorsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - movwcs pc, #2361 @ 0x939 @ │ │ │ │ + movwcs pc, #2363 @ 0x93b @ │ │ │ │ @ instruction: 0xf850336c │ │ │ │ andlt r0, r7, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ ldrb r2, [r1, r5, lsl #6]! │ │ │ │ @@ -244492,42 +244573,42 @@ │ │ │ │ movwcs lr, #18413 @ 0x47ed │ │ │ │ movwcs lr, #14315 @ 0x37eb │ │ │ │ movwcs lr, #26601 @ 0x67e9 │ │ │ │ movwcs lr, #30695 @ 0x77e7 │ │ │ │ movwcs lr, #6117 @ 0x17e5 │ │ │ │ movwcs lr, #10211 @ 0x27e3 │ │ │ │ andcs lr, r0, r1, ror #15 │ │ │ │ - cmnpvs r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rscscs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf8f4f14a │ │ │ │ - eorseq sp, r3, r8, lsr #6 │ │ │ │ + @ instruction: 0xf8f6f14a │ │ │ │ + eorseq sp, r3, r0, ror r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec561dc │ │ │ │ + bl 0xfec56318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, ror #31 │ │ │ │ addscc pc, r9, r0, lsl #10 │ │ │ │ addlt r3, r4, r0, asr r0 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xf96af78d │ │ │ │ + @ instruction: 0xf8ccf78d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ mcrrvs 1, 4, r8, r3, cr6 │ │ │ │ mvnslt r4, r1, lsl #12 │ │ │ │ andls r1, r3, sl, lsr #28 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldrmi r4, [r5], -r0, lsr #12 │ │ │ │ stmdbls r3, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ streq fp, [r2, r8, lsr #3] │ │ │ │ @ instruction: 0xf504d47a │ │ │ │ @ instruction: 0xf1a03399 │ │ │ │ @ instruction: 0xf8d30e05 │ │ │ │ vshr.u64 q14, q4, #52 │ │ │ │ - blcs 0x103f2c │ │ │ │ + blcs 0x104068 │ │ │ │ @ instruction: 0xf1bed15a │ │ │ │ vmax.f32 d0, d0, d7 │ │ │ │ ldm pc, {r0, r2, r7, pc}^ @ │ │ │ │ cdpeq 0, 0, cr15, cr14, cr14, {0} │ │ │ │ orrhi sl, r3, #3997696 @ 0x3d0000 │ │ │ │ strmi r8, [r8], -r3, lsl #29 │ │ │ │ tstcs r0, r4 │ │ │ │ @@ -244536,30 +244617,30 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdacs r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ tstphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ ldreq r3, [fp], -r8, lsl #24 │ │ │ │ @ instruction: 0xf894d437 │ │ │ │ - blcs 0x10b5b0 │ │ │ │ + blcs 0x10b6ec │ │ │ │ sbcshi pc, ip, r0, asr #32 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38dcc0 │ │ │ │ + blcs 0x38ddfc │ │ │ │ vadd.i8 d29, d13, d27 │ │ │ │ - vrshr.s64 d18, d4, #64 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x14b11c │ │ │ │ + blcs 0x14b258 │ │ │ │ @ instruction: 0xf644dd23 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf644012e │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ - blmi 0xfe3bf15c │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vaddl.s8 q8, d0, d0 │ │ │ │ + blmi 0xfe3bf298 │ │ │ │ addcc pc, r5, #64, 4 │ │ │ │ - blx 0x1d3b6b2 │ │ │ │ + blx 0x1dbb7ee │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ ldrsbgt pc, [r8], #131 @ 0x83 @ │ │ │ │ svcvc 0x0000f01c │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ @ instruction: 0xf01c211d │ │ │ │ svclt 0x001c5f00 │ │ │ │ @ instruction: 0xf04f4632 │ │ │ │ @@ -244569,50 +244650,50 @@ │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ @ instruction: 0xf04ff8e7 │ │ │ │ ldrtmi r0, [r2], -r1, lsl #24 │ │ │ │ ldrb r4, [r4, r1, ror #12]! │ │ │ │ svceq 0x0007f1be │ │ │ │ andge sp, r1, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf02ef852 │ │ │ │ - andeq pc, pc, r3, asr r0 @ │ │ │ │ - andeq pc, pc, r3, asr r0 @ │ │ │ │ - strheq pc, [pc], -r1 @ │ │ │ │ - @ instruction: 0x000ff1b1 │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, r5, lsr #3 │ │ │ │ - blcs 0x2c6e20 │ │ │ │ + andeq pc, pc, pc, lsl #3 │ │ │ │ + andeq pc, pc, pc, lsl #3 │ │ │ │ + andeq pc, pc, sp, ror #3 │ │ │ │ + andeq pc, pc, sp, ror #5 │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r1, ror #5 │ │ │ │ + blcs 0x2c6f5c │ │ │ │ vtst.8 d13, d15, d4 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, pc, r3, asr r0 @ │ │ │ │ - andeq pc, pc, r3, asr r0 @ │ │ │ │ - andeq pc, pc, r9, lsr #1 │ │ │ │ - andeq pc, pc, pc, asr #3 │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, sp, lsr r1 @ │ │ │ │ - andeq pc, pc, r7, asr #4 │ │ │ │ + andeq pc, pc, pc, lsl #3 │ │ │ │ + andeq pc, pc, pc, lsl #3 │ │ │ │ + andeq pc, pc, r5, ror #3 │ │ │ │ + andeq pc, pc, fp, lsl #6 │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r9, ror r2 @ │ │ │ │ + andeq pc, pc, r3, lsl #7 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ - blmi 0x197f604 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ + blmi 0x197f740 │ │ │ │ subsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf14a9000 │ │ │ │ - andcs pc, r0, #3211264 @ 0x310000 │ │ │ │ + andcs pc, r0, #3342336 @ 0x330000 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0x3150f894 │ │ │ │ cmnle r8, r0, lsl #22 │ │ │ │ ldrdcc pc, [r8, #-132]! @ 0xffffff7c │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x38ddb0 │ │ │ │ + blcs 0x38deec │ │ │ │ vtst.8 d29, d13, d13 │ │ │ │ - vsra.s64 d18, d4, #64 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8510133 │ │ │ │ - blcs 0x14b20c │ │ │ │ + blcs 0x14b348 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0x2101469c │ │ │ │ @ instruction: 0xf504e7a1 │ │ │ │ @ instruction: 0xf005309a │ │ │ │ adcscc r0, r0, r1, lsl #4 │ │ │ │ ldrdeq pc, [ip], r0 │ │ │ │ svceq 0x00f0f010 │ │ │ │ @@ -244639,127 +244720,127 @@ │ │ │ │ @ instruction: 0xf3c30ff0 │ │ │ │ svclt 0x000813c0 │ │ │ │ stmdblt r2!, {r9, sp} │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ adcle r2, sp, r0, lsl #22 │ │ │ │ stmiavs r8, {r0, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ - bcs 0x1eee2c │ │ │ │ - bvc 0x3b39e0 │ │ │ │ + bcs 0x1eef68 │ │ │ │ + bvc 0x3b3b1c │ │ │ │ svclt 0x00182a03 │ │ │ │ stmiale pc!, {r0, r9, fp, sp}^ @ │ │ │ │ - bcs 0x11d744 │ │ │ │ + bcs 0x11d880 │ │ │ │ stmibvc sl, {r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmiale r9!, {r0, r1, r2, r9, fp, sp}^ │ │ │ │ - blcs 0x110af0 │ │ │ │ + blcs 0x110c2c │ │ │ │ bfi sp, r8, (invalid: 1:0) │ │ │ │ ldrdcc pc, [r8, #-132] @ 0xffffff7c │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d4e72b │ │ │ │ vmla.f , , d0[2] │ │ │ │ @ instruction: 0xf1bc0c81 │ │ │ │ svclt 0x00b80f01 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf504e79d │ │ │ │ andcs r3, r0, #1677721602 @ 0x64000002 │ │ │ │ andsvs pc, r0, #-1342177268 @ 0xb000000c │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0x104160 │ │ │ │ + blcs 0x10429c │ │ │ │ svcge 0x007cf43f │ │ │ │ strtmi lr, [r0], -r3, lsr #15 │ │ │ │ - cmnpvs r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa2f7fe │ │ │ │ eorle r2, r2, r3, lsl #16 │ │ │ │ - rscvs pc, ip, r4, asr #12 │ │ │ │ + eorseq pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d3 │ │ │ │ @ instruction: 0xf1813289 │ │ │ │ - @ instruction: 0xf644fa81 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf644fa83 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ - blmi 0x43f354 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blmi 0x43f490 │ │ │ │ andcc pc, r1, #64, 4 │ │ │ │ - blx 0x1e3b8a8 │ │ │ │ - cmnpvs r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1ebb9e4 │ │ │ │ + bicvc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, r4, r4, asr #12 │ │ │ │ + subeq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1817263 │ │ │ │ - @ instruction: 0xf644fa67 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ - blmi 0x17f380 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ + blmi 0x17f4bc │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x18bb8d4 │ │ │ │ - eorseq sp, r3, ip, lsr r3 │ │ │ │ - eorseq sp, r3, r8, asr r3 │ │ │ │ + blx 0x193ba10 │ │ │ │ + eorseq sp, r3, r4, lsl #9 │ │ │ │ + eorseq sp, r3, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec564e0 │ │ │ │ + bl 0xfec5661c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0x30503099 │ │ │ │ ldrsbteq pc, [r0], #128 @ 0x80 @ │ │ │ │ - @ instruction: 0xffecf78c │ │ │ │ + @ instruction: 0xff4ef78c │ │ │ │ tstcs r0, r8, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf644bd08 │ │ │ │ - vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d16, d0[0] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ - blmi 0x17f3d0 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ + blmi 0x17f50c │ │ │ │ addscc pc, sl, #64, 4 │ │ │ │ - blx 0xebb924 │ │ │ │ - eorseq sp, r3, r4, ror r3 │ │ │ │ + blx 0xf3ba60 │ │ │ │ + ldrhteq sp, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5652c │ │ │ │ + bl 0xfec56668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78a460e │ │ │ │ - sbceq pc, r3, #81920 @ 0x14000 │ │ │ │ + sbceq pc, r3, #6750208 @ 0x670000 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ tstcs r2, r0, ror sp │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r1, #1024 @ 0x400 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xf846f7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56570 │ │ │ │ + bl 0xfec566ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, lr, lsl #12 │ │ │ │ @ instruction: 0x46044675 │ │ │ │ - cdp2 7, 11, cr15, cr12, cr13, {4} │ │ │ │ + cdp2 7, 1, cr15, cr14, cr13, {4} │ │ │ │ andsle r2, lr, r5, lsr #16 │ │ │ │ tstle sp, lr, lsr #16 │ │ │ │ sbccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x1289f94 │ │ │ │ + blle 0x128a0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd49fb0 │ │ │ │ + ble 0xffd4a0ec │ │ │ │ orrscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ sbclt r6, sl, #64, 2 │ │ │ │ @ instruction: 0xf8d4e00d │ │ │ │ - blcs 0x10bedc │ │ │ │ + blcs 0x10c018 │ │ │ │ @ instruction: 0xf504dae2 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ mvncc r0, #512 @ 0x200 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ smlalbtvs pc, r0, r3, r3 @ │ │ │ │ addseq fp, r8, sl, asr #5 │ │ │ │ stmdbcs r0, {r0, r2, r5, r8, sl, ip, lr, pc} │ │ │ │ @@ -244777,106 +244858,106 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf7fec500 │ │ │ │ @ instruction: 0xf504ffe9 │ │ │ │ @ instruction: 0xf04f3399 │ │ │ │ @ instruction: 0xf8d30c03 │ │ │ │ vshr.u64 q9, q4, #62 │ │ │ │ - bcs 0x117d34 │ │ │ │ + bcs 0x117e70 │ │ │ │ andlt sp, r2, sp, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf402bd70 │ │ │ │ movwmi r2, #8832 @ 0x2280 │ │ │ │ ldrb sp, [lr, r0, lsr #1] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec5665c │ │ │ │ + bl 0xfec56798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf413b083 │ │ │ │ mrsle r7, LR_und │ │ │ │ ldrd pc, [ip], #-129 @ 0xffffff7f │ │ │ │ strdlt r4, [r3], -r4 @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ strmi r4, [ip], -r0, ror #14 │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6447174 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ andls r0, r1, #46 @ 0x2e │ │ │ │ - blx 0xff9bb644 │ │ │ │ - bls 0x150d18 │ │ │ │ + blx 0xffa3b780 │ │ │ │ + bls 0x150e54 │ │ │ │ stclvs 3, cr2, [r4] │ │ │ │ strmi r4, [r0, r8, lsr #12]! │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4030 │ │ │ │ - svclt 0x0000bad9 │ │ │ │ + svclt 0x0000badb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec566b0 │ │ │ │ + bl 0xfec567ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq fp, [r3, #130] @ 0x82 │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ mullt r2, r8, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ tstls r1, r4, lsl #12 │ │ │ │ - rsbsvs pc, r8, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ bicscc pc, lr, r0, asr #4 │ │ │ │ - blx 0xfeebb69c │ │ │ │ + blx 0xfef3b7d8 │ │ │ │ strtmi r9, [r0], -r1, lsl #22 │ │ │ │ ldcvs 6, cr4, [sl], {25} │ │ │ │ mulls r1, r0, r7 │ │ │ │ - blx 0xfed3b6ac │ │ │ │ + blx 0xfedbb7e8 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56714 │ │ │ │ + bl 0xfec56850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ streq fp, [r4, #130]! @ 0x82 │ │ │ │ @ instruction: 0xf8d1d406 │ │ │ │ ldrbtmi lr, [r4], ip, asr #32 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47604070 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - rsbsvs pc, r8, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blx 0xfe2bb6fc │ │ │ │ + blx 0xfe33b838 │ │ │ │ ldmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ strmi r6, [r0, r4, ror #25]! │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf06d4070 │ │ │ │ - svclt 0x0000ba7d │ │ │ │ + svclt 0x0000ba7f │ │ │ │ ldreq r6, [r3, #2314] @ 0x90a │ │ │ │ stcvs 4, cr13, [fp], {1} │ │ │ │ ldrlt r4, [r0, #-1816] @ 0xfffff8e8 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - rsbsvs pc, r8, r4, asr #12 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf06d31fb │ │ │ │ - blls 0x13df1c │ │ │ │ + blls 0x13e060 │ │ │ │ ldrmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x47906c9a │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ - blx 0x183b754 │ │ │ │ + blx 0x18bb890 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ orrscc pc, r9, #0, 10 │ │ │ │ @ instruction: 0xf85333e0 │ │ │ │ @@ -244887,44 +244968,44 @@ │ │ │ │ andcs sp, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strtcc pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ ldrbtle r0, [r4], #1498 @ 0x5da │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec567ec │ │ │ │ + bl 0xfec56928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ svclt 0x00b87200 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ mrscs r2, SP_irq │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf7fec000 │ │ │ │ svclt 0x0000fe49 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec56820 │ │ │ │ + bl 0xfec5695c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe0 │ │ │ │ @ instruction: 0x460e3399 │ │ │ │ strtne pc, [r8], #-2256 @ 0xfffff730 │ │ │ │ addlt r3, r4, r0, ror #7 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0012c08 │ │ │ │ vabal.u8 q8, d18, d0 │ │ │ │ ldreq r7, [r2], -r0, asr #2 │ │ │ │ @ instruction: 0xf890d438 │ │ │ │ stmiblt sl!, {r4, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r8, #-128]! @ 0xffffff80 │ │ │ │ andseq pc, pc, #2 │ │ │ │ - bcs 0x38de98 │ │ │ │ + bcs 0x38dfd4 │ │ │ │ vtst.8 d29, d13, d17 │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8500033 │ │ │ │ @ instruction: 0xb1a92022 │ │ │ │ eorle r2, r9, r1, lsl #20 │ │ │ │ cmple r2, r0, lsl #26 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strble r0, [lr, #-155] @ 0xffffff65 │ │ │ │ andcs fp, r0, r4 │ │ │ │ @@ -244932,72 +245013,72 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrdcs pc, [r8, #-128] @ 0xffffff80 │ │ │ │ addeq pc, r1, #134217731 @ 0x8000003 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7892302 │ │ │ │ - pldw [r1], #-3925 @ 0xfffff0ab │ │ │ │ + pldw [r1], #-3767 @ 0xfffff149 │ │ │ │ ldmib sp, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ bicsle r2, pc, r2, lsl #6 │ │ │ │ orrscc pc, r9, r4, lsl #10 │ │ │ │ @ instruction: 0xf8d13150 │ │ │ │ stmdbcs r1, {r3, r4, r9, ip} │ │ │ │ ldrd sp, [lr], -r8 @ │ │ │ │ stclcs 8, cr15, [r0, #-832] @ 0xfffffcc0 │ │ │ │ bicslt fp, r9, r2, lsl #3 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff40f789 │ │ │ │ + cdp2 7, 10, cr15, cr2, cr9, {4} │ │ │ │ @ instruction: 0xf4109b02 │ │ │ │ sbcle r2, sp, r0, lsl #30 │ │ │ │ ldrtmi r2, [r2], -r2, lsl #10 │ │ │ │ mrscs r2, LR_mon │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ stc2l 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ ldclcs 8, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ addeq lr, r2, #0, 22 │ │ │ │ stccs 8, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ strble r0, [r6, #2002]! @ 0x7d2 │ │ │ │ stccs 1, cr11, [r0, #-996] @ 0xfffffc1c │ │ │ │ and sp, lr, r0, asr #1 │ │ │ │ movwls r4, #9760 @ 0x2620 │ │ │ │ - @ instruction: 0xff24f789 │ │ │ │ + cdp2 7, 8, cr15, cr6, cr9, {4} │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ bicsle r6, fp, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x147f74 │ │ │ │ + bcs 0x1480b0 │ │ │ │ @ instruction: 0x4620d0d4 │ │ │ │ @ instruction: 0xf7fe2101 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ movwls pc, #11707 @ 0x2dbb @ │ │ │ │ - @ instruction: 0xff08f789 │ │ │ │ + cdp2 7, 6, cr15, cr10, cr9, {4} │ │ │ │ @ instruction: 0xf4119b02 │ │ │ │ orrsle r6, r5, r0, lsl #31 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8d23250 │ │ │ │ - bcs 0x147fac │ │ │ │ + bcs 0x1480e8 │ │ │ │ strb sp, [r2, lr, lsl #1]! │ │ │ │ @ instruction: 0xf012b2d3 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ strmi fp, [fp], -fp, lsr #18 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1c34770 │ │ │ │ - blx 0x13ffec │ │ │ │ + blx 0x140128 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blcs 0x911544 │ │ │ │ + blcs 0x911680 │ │ │ │ movwcs fp, #3868 @ 0xf1c │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf001bf04 │ │ │ │ @ instruction: 0xf8c00101 │ │ │ │ @ instruction: 0x46181218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -245039,58 +245120,58 @@ │ │ │ │ tstpeq pc, #18 @ p-variant is OBSOLETE │ │ │ │ sbcslt sp, r2, #-2147483646 @ 0x80000002 │ │ │ │ svceq 0x00cbb112 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x19471b4 │ │ │ │ + blx 0x19472f0 │ │ │ │ sbcsmi pc, r1, r3, lsl #6 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andsne pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [lr], -r3, lsl #1 │ │ │ │ strpl pc, [r0], #1089 @ 0x441 │ │ │ │ rsbmi r4, r2, #148, 12 @ 0x9400000 │ │ │ │ - blls 0x391260 │ │ │ │ + blls 0x39139c │ │ │ │ tstle r1, #-1610612727 @ 0xa0000009 │ │ │ │ strbtmi r9, [r3], -sl, lsl #20 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7789600 │ │ │ │ - andlt pc, r3, r1, asr #27 │ │ │ │ + andlt pc, r3, r3, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, sl, lr}^ │ │ │ │ strbtmi r6, [r0], r0, lsl #28 │ │ │ │ strmi r4, [r1], sp, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #480]! @ 0x1e0 │ │ │ │ + ldc2 7, cr15, [r0, #-480] @ 0xfffffe20 │ │ │ │ strbmi r9, [r3], -sl, lsl #20 │ │ │ │ strbmi r1, [r8], -r9, lsr #22 │ │ │ │ stmib sp, {r1, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf7786700 │ │ │ │ - andlt pc, r3, r5, lsr #27 │ │ │ │ + andlt pc, r3, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec56aec │ │ │ │ + bl 0xfec56c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr9, {4} │ │ │ │ + stc2 7, cr15, [sl, #548] @ 0x224 │ │ │ │ @ instruction: 0xf6c02320 │ │ │ │ andmi r0, r3, r0, lsl #6 │ │ │ │ andle r2, r8, r0, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -245101,34 +245182,34 @@ │ │ │ │ ldmib r3, {r0, r3, r4, r7, r8, r9, ip, sp}^ │ │ │ │ mrceq 1, 2, r2, cr3, cr6, {1} │ │ │ │ bicne lr, r1, #274432 @ 0x43000 │ │ │ │ ldrle r0, [r4, #-145]! @ 0xffffff6f │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst3.8 {d3-d5}, [r3 :128], r8 │ │ │ │ - bllt 0x1f57f44 │ │ │ │ + bllt 0x1f58080 │ │ │ │ andeq pc, r1, r3 │ │ │ │ @ instruction: 0x0c01ea50 │ │ │ │ svceq 0x0010d045 │ │ │ │ strle r0, [r7, #-211] @ 0xffffff2d │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ - bvs 0x7cc81c │ │ │ │ + bvs 0x7cc958 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andsle r4, pc, fp, lsl #6 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ orrsmi r1, r3, #0, 6 │ │ │ │ @ instruction: 0xf8d4d03e │ │ │ │ strbeq r3, [r1, r8, lsl #7] │ │ │ │ @ instruction: 0xf504d506 │ │ │ │ lslscc r3, sl @ │ │ │ │ @ instruction: 0xf4116a09 │ │ │ │ eorsle r6, r3, r0, ror #30 │ │ │ │ svclt 0x00580210 │ │ │ │ andmi pc, r6, #64, 4 │ │ │ │ - blcs 0x134e50 │ │ │ │ + blcs 0x134f8c │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ movwmi pc, #25152 @ 0x6240 @ │ │ │ │ ldrmi fp, [sl], -r8, lsr #31 │ │ │ │ @ instruction: 0xf013e028 │ │ │ │ andsle r0, lr, r1, lsl #6 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmnpmi lr, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @@ -245139,48 +245220,49 @@ │ │ │ │ addvc pc, r0, #570425344 @ 0x22000000 │ │ │ │ ldcgt 8, cr15, [ip], {196} @ 0xc4 │ │ │ │ ldrcs pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ eorspl pc, r6, r4, lsr #11 │ │ │ │ vst2.8 {d19-d20}, [pc :256], r0 │ │ │ │ pop {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7124010 │ │ │ │ - vst1.16 {d11-d12}, [r3 :128]! │ │ │ │ + vst2. {d11,d13}, [r3] │ │ │ │ movwmi r2, #13184 @ 0x3380 │ │ │ │ @ instruction: 0x2320d1e0 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xd1074393 │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ stccc 8, cr15, [r0], #-848 @ 0xfffffcb0 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #18 │ │ │ │ orrcc pc, r8, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ - bcc 0x147334 │ │ │ │ + andeq r0, r0, r0 │ │ │ │ + bcc 0x147474 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x89047e │ │ │ │ + blx 0x8905be │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x147358 │ │ │ │ + bcc 0x147498 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x8904a2 │ │ │ │ + blx 0x8905e2 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ - bcc 0x14737c │ │ │ │ + bcc 0x1474bc │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x8904c6 │ │ │ │ + blx 0x890606 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -245188,15 +245270,15 @@ │ │ │ │ @ instruction: 0xf101b087 │ │ │ │ ldrmi r0, [sp], -r8, lsl #12 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ ldcls 6, cr4, [r0], {131} @ 0x83 │ │ │ │ svcls 0x00111a89 │ │ │ │ vaddw.u8 , q2, d1 │ │ │ │ - blx 0x18c9ea4 │ │ │ │ + blx 0x18c9fe4 │ │ │ │ @ instruction: 0xf1b9fc84 │ │ │ │ @ instruction: 0xf10c0f02 │ │ │ │ svclt 0x00180c01 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00159005 │ │ │ │ @@ -245214,28 +245296,28 @@ │ │ │ │ @ instruction: 0xf1a447b8 │ │ │ │ ldrtmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf8554681 │ │ │ │ ldrmi r0, [r8, r8, lsl #24]! │ │ │ │ strmi r4, [r0], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554631 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x1519e8 │ │ │ │ + blls 0x151b28 │ │ │ │ andge pc, r0, fp, asr #17 │ │ │ │ ldmdbne sl, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8cb9b02 │ │ │ │ stmib fp, {r2, ip, pc}^ │ │ │ │ addsmi r8, r3, #2 │ │ │ │ - bleq 0x53bf4c │ │ │ │ + bleq 0x53c08c │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9803 │ │ │ │ strbmi sl, [r8, #20] │ │ │ │ - bl 0x3b5f54 │ │ │ │ + bl 0x3b6094 │ │ │ │ andcs r0, r0, r9, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9bff44 │ │ │ │ + bl 0xfe9c0084 │ │ │ │ ldrmi r0, [r0, #522] @ 0x20a │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -245251,53 +245333,53 @@ │ │ │ │ @ instruction: 0xf8ddc014 │ │ │ │ vmla.i , q0, d0[3] │ │ │ │ sbclt r2, r2, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ - b 0x14c7d9c │ │ │ │ + b 0x14c7edc │ │ │ │ svclt 0x001602c2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ usatmi r4, #17, r1, lsl #13 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14d0bd0 │ │ │ │ + b 0x14d0d10 │ │ │ │ svclt 0x000809a9 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf838e203 │ │ │ │ @ instruction: 0xf8370024 │ │ │ │ strcc r1, [r1], #-36 @ 0xffffffdc │ │ │ │ - b 0xfe12680c │ │ │ │ + b 0xfe12694c │ │ │ │ movwls r0, #10 │ │ │ │ streq r4, [r9], #-1627 @ 0xfffff9a5 │ │ │ │ @ instruction: 0xf8550400 │ │ │ │ - @ instruction: 0xf72b2f04 │ │ │ │ - strbmi pc, [ip, #-2061] @ 0xfffff7f3 @ │ │ │ │ + @ instruction: 0xf72a2f04 │ │ │ │ + strbmi pc, [ip, #-3949] @ 0xfffff093 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ ldmib sp, {r0, r1, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dde203 │ │ │ │ ldrbmi ip, [r2, #-20]! @ 0xffffffec │ │ │ │ - bl 0x436018 │ │ │ │ + bl 0x436158 │ │ │ │ strcs r0, [r0], #-782 @ 0xfffffcf2 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9d1008 │ │ │ │ + bl 0xfe9d1148 │ │ │ │ addmi r0, sl, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ movwls r4, #26133 @ 0x6615 │ │ │ │ - bcc 0x67a3a8 │ │ │ │ + bcc 0x67a4e8 │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldrsblt pc, [ip], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ @@ -245310,39 +245392,39 @@ │ │ │ │ subeq lr, r0, r5, lsl #22 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2a04 │ │ │ │ ldrmi r0, [r6], r0, lsl #2 │ │ │ │ svclt 0x00a84689 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ stmib sp, {r0, r2, ip, pc}^ │ │ │ │ - blls 0x2494a4 │ │ │ │ + blls 0x2495e4 │ │ │ │ strbmi r0, [ip], -sp, lsl #1 │ │ │ │ smlabt r2, sp, r9, lr │ │ │ │ eorvc pc, r9, r3, lsr r8 @ │ │ │ │ - blls 0x29105c │ │ │ │ - blls 0x206214 │ │ │ │ + blls 0x29119c │ │ │ │ + blls 0x206354 │ │ │ │ ldrmi r0, [sp], #-1087 @ 0xfffffbc1 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ - blls 0x61158c │ │ │ │ - b 0xfe10ccb0 │ │ │ │ + blls 0x6116cc │ │ │ │ + b 0xfe10cdf0 │ │ │ │ @ instruction: 0xf856000a │ │ │ │ movwls r2, #2820 @ 0xb04 │ │ │ │ streq r4, [r0], #-1627 @ 0xfffff9a5 │ │ │ │ - @ instruction: 0xff9ef72a │ │ │ │ + cdp2 7, 15, cr15, cr14, cr10, {1} │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xffc428d4 │ │ │ │ + blle 0xffc42a14 │ │ │ │ ldrd lr, [r2, -sp] │ │ │ │ ldrbtmi r9, [r1], #-2823 @ 0xfffff4f9 │ │ │ │ ldclle 5, cr4, [sl], {75} @ 0x4b │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ stmdble r8, {r2, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r6, ror #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea800f0 │ │ │ │ + bl 0xfea80230 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ @@ -245354,19 +245436,19 @@ │ │ │ │ bicscc lr, r0, pc, asr #20 │ │ │ │ ldmiblt sl!, {r3, r4, ip, lr, pc}^ │ │ │ │ stc2 10, cr15, [r3], {179} @ 0xb3 @ │ │ │ │ svclt 0x00144293 │ │ │ │ @ instruction: 0xf04e4670 │ │ │ │ @ instruction: 0xf1ac0001 │ │ │ │ @ instruction: 0xf1cc0c15 │ │ │ │ - blx 0x1c36fc │ │ │ │ + blx 0x1c383c │ │ │ │ vst2.8 {d31-d34}, [pc], ip │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ - b 0x402f40 │ │ │ │ - b 0x140ee54 │ │ │ │ + b 0x403080 │ │ │ │ + b 0x140ef94 │ │ │ │ addsmi r5, r0, #52736 @ 0xce00 │ │ │ │ strbtmi fp, [r2], -r8, lsl #30 │ │ │ │ sbcvc lr, r1, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -245379,15 +245461,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r4], r9, lsl #1 │ │ │ │ ldmdals r3, {r1, r4, sl, sp} │ │ │ │ ldmib sp, {r1, r4, r8, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cda614 │ │ │ │ - blx 0x22fdfe │ │ │ │ + blx 0x22ff3e │ │ │ │ @ instruction: 0xf5033000 │ │ │ │ @ instruction: 0xf5005341 │ │ │ │ vqrdmlah.s , , d2[0] │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ mulhi r2, r3, r8 │ │ │ │ svclt 0x0018b2eb │ │ │ │ @ instruction: 0xf1033001 │ │ │ │ @@ -245406,136 +245488,136 @@ │ │ │ │ movw lr, #18893 @ 0x49cd │ │ │ │ streq lr, [r0], #-2565 @ 0xfffff5fb │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ smultteq sp, r0, r0 │ │ │ │ @ instruction: 0xf851180f │ │ │ │ ldrmi r1, [r0], #-52 @ 0xffffffcc │ │ │ │ eorsmi pc, r4, r2, asr r8 @ │ │ │ │ - blx 0x95a004 │ │ │ │ + blx 0x95a144 │ │ │ │ @ instruction: 0xf1c5f905 │ │ │ │ stmdavs r2, {r5, r8}^ │ │ │ │ - blx 0x27e6a6 │ │ │ │ - blx 0x2c8e18 │ │ │ │ - b 0x137c220 │ │ │ │ + blx 0x27e7e6 │ │ │ │ + blx 0x2c8f58 │ │ │ │ + b 0x137c360 │ │ │ │ @ instruction: 0xf1a50901 │ │ │ │ - blx 0xac02a4 │ │ │ │ - b 0x137c22c │ │ │ │ + blx 0xac03e4 │ │ │ │ + b 0x137c36c │ │ │ │ @ instruction: 0xf1c50901 │ │ │ │ rscmi r0, pc, r0, lsr #2 │ │ │ │ stmdbeq sl, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - b 0x13d0018 │ │ │ │ + b 0x13d0158 │ │ │ │ @ instruction: 0xf1a50b01 │ │ │ │ strbtmi r0, [r6], -r0, lsr #2 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x17a77c │ │ │ │ + bleq 0x17a8bc │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa29 │ │ │ │ - blx 0x2d1764 │ │ │ │ - blx 0xafc66c │ │ │ │ + blx 0x2d18a4 │ │ │ │ + blx 0xafc7ac │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff49 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r2], r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xbd1784 │ │ │ │ + blx 0xbd18c4 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff38f7ff │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ - blls 0x69169c │ │ │ │ + blls 0x6917dc │ │ │ │ ldmdavs r2!, {r4, r6, r9, sl, lr} │ │ │ │ - cdp2 7, 10, cr15, cr12, cr10, {1} │ │ │ │ + cdp2 7, 0, cr15, cr12, cr10, {1} │ │ │ │ @ instruction: 0xf8469b03 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x2ceec4 │ │ │ │ + bls 0x2cf004 │ │ │ │ stmdble r8, {r0, r1, r4, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1122 @ 0xfffffb9e │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe9912c8 │ │ │ │ + bl 0xfe991408 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r9], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ ldrmi r4, [r0], -r3, lsl #12 │ │ │ │ - bls 0x549740 │ │ │ │ - blx 0x2a6f3e │ │ │ │ + bls 0x549880 │ │ │ │ + blx 0x2a707e │ │ │ │ vsubl.u8 , d4, d2 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdapl r2, {r1, r8, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0018b2e2 │ │ │ │ @ instruction: 0xf1023601 │ │ │ │ @ instruction: 0xf8950201 │ │ │ │ @ instruction: 0xf1089002 │ │ │ │ - b 0x14c1f40 │ │ │ │ + b 0x14c2080 │ │ │ │ svclt 0x001a02c2 │ │ │ │ @ instruction: 0x46b200f6 │ │ │ │ @ instruction: 0xf1aa4692 │ │ │ │ svclt 0x00180710 │ │ │ │ - blx 0xfeee5748 │ │ │ │ + blx 0xfeee5888 │ │ │ │ vabdl.u8 , d20, d7 │ │ │ │ vmlsl.u q9, d20, d0[0] │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ - b 0x14c2644 │ │ │ │ + b 0x14c2784 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, ip}^ │ │ │ │ ldmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ svclt 0x00085c12 │ │ │ │ @ instruction: 0xf8309205 │ │ │ │ - b 0x27ffa8 │ │ │ │ - b 0xa80f78 │ │ │ │ - bl 0x14177c │ │ │ │ + b 0x2800e8 │ │ │ │ + b 0xa810b8 │ │ │ │ + bl 0x1418bc │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x210350 │ │ │ │ + blx 0x210490 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ - blls 0x23fa70 │ │ │ │ + blls 0x23fbb0 │ │ │ │ @ instruction: 0x4683463a │ │ │ │ ldrmi r4, [sl], #1607 @ 0x647 │ │ │ │ strcs r4, [r0], #-1565 @ 0xfffff9e3 │ │ │ │ @ instruction: 0xf1c44690 │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ - blx 0xb00c2c │ │ │ │ + blx 0xb00d6c │ │ │ │ strbmi pc, [r9], -r4 @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ - blx 0xa8cff8 │ │ │ │ + blx 0xa8d138 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0x9700fe9f │ │ │ │ @ instruction: 0x46599b14 │ │ │ │ @ instruction: 0xf72a682a │ │ │ │ - @ instruction: 0xf845fe15 │ │ │ │ + @ instruction: 0xf845fd75 │ │ │ │ ldrbmi r0, [r5, #-2820] @ 0xfffff4fc │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r8, r9, sp} │ │ │ │ stmdble r7, {r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1049 @ 0xfffffbe7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0xff3113f4 │ │ │ │ + bne 0xff311534 │ │ │ │ ldmle sl!, {r1, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -245543,15 +245625,15 @@ │ │ │ │ @ instruction: 0xf101fb00 │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiane ip, {s28-s106} │ │ │ │ vstmiane r2, {d30-} │ │ │ │ andeq lr, r1, #12, 22 @ 0x3000 │ │ │ │ sbcne pc, r7, r2, asr #6 │ │ │ │ @ instruction: 0xf08317d3 │ │ │ │ - bl 0xfed00e28 │ │ │ │ + bl 0xfed00f68 │ │ │ │ svclt 0x00181fe2 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbcc r1, {r4, r5, r8, sl, ip, sp, pc} │ │ │ │ stmdacc r1, {r0, r1, sl, fp, ip, pc} │ │ │ │ @@ -245631,18 +245713,18 @@ │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi r3, [ip], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf9112540 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5cfd92 │ │ │ │ + blx 0x5cfed2 │ │ │ │ vcgt.u8 d21, d3, d12 │ │ │ │ - b 0x14c74b0 │ │ │ │ - bl 0xff01fd24 │ │ │ │ + b 0x14c75f0 │ │ │ │ + bl 0xff01fe64 │ │ │ │ @ instruction: 0xf08e1fe3 │ │ │ │ svclt 0x00180e7f │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -245652,25 +245734,25 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ vstmiacc ip, {s28-s106} │ │ │ │ sbccc lr, r2, ip, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe1089e4 │ │ │ │ - blls 0x15c570 │ │ │ │ + b 0xfe108b24 │ │ │ │ + blls 0x15c6b0 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - b 0x14ed63c │ │ │ │ + b 0x14ed77c │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - blx 0x553406 │ │ │ │ - b 0x14f3210 │ │ │ │ + blx 0x553546 │ │ │ │ + b 0x14f3350 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ @@ -245678,71 +245760,71 @@ │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ teqp r2, #17408 @ p-variant is OBSOLETE @ 0x4400 │ │ │ │ vcge.u8 , , q5 │ │ │ │ addsmi r3, sl, #1006632963 @ 0x3c000003 │ │ │ │ @ instruction: 0xf500d007 │ │ │ │ @ instruction: 0xf6475040 │ │ │ │ - b 0xfe1dd244 │ │ │ │ + b 0xfe1dd384 │ │ │ │ andcs r7, r1, #-2013265917 @ 0x88000003 │ │ │ │ - blx 0x8d8a58 │ │ │ │ - b 0x113c484 │ │ │ │ + blx 0x8d8b98 │ │ │ │ + b 0x113c5c4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpls 6, 0, cr4, cr8, cr5, {0} │ │ │ │ mrcne 6, 4, r4, cr0, cr9, {4} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscslt r1, r4, #2720 @ 0xaa0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf6473601 │ │ │ │ - b 0x14de288 │ │ │ │ + b 0x14de3c8 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462300f3 │ │ │ │ @ instruction: 0xf93218ce │ │ │ │ @ instruction: 0xf931ef02 │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ - b 0x14ebeac │ │ │ │ + b 0x14ebfec │ │ │ │ @ instruction: 0xf50e3ece │ │ │ │ - blx 0x813cae │ │ │ │ + blx 0x813dee │ │ │ │ @ instruction: 0xf34cec0a │ │ │ │ - b 0x14cfdf0 │ │ │ │ + b 0x14cff30 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e02c0 │ │ │ │ + b 0xfe2e0400 │ │ │ │ addmi r7, lr, #236, 28 @ 0xec0 │ │ │ │ and pc, r0, r2, lsr #17 │ │ │ │ addsmi sp, ip, #1073741881 @ 0x40000039 │ │ │ │ strtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r4, #92160 @ 0x16800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x56d73a │ │ │ │ - b 0x14ffb04 │ │ │ │ + blx 0x56d87a │ │ │ │ + b 0x14ffc44 │ │ │ │ @ instruction: 0xf50c3ccc │ │ │ │ - bl 0xfec13504 │ │ │ │ - b 0x14c3340 │ │ │ │ + bl 0xfec13644 │ │ │ │ + b 0x14c3480 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ @ instruction: 0xf647d008 │ │ │ │ strcs r7, [r1], #-3327 @ 0xfffff301 │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ cdppl 5, 4, cr15, cr0, cr0, {0} │ │ │ │ eormi pc, r0, lr, asr #17 │ │ │ │ - blx 0x545396 │ │ │ │ + blx 0x5454d6 │ │ │ │ bicseq pc, fp, #-2147483636 @ 0x8000000c │ │ │ │ orrmi pc, r0, #12582912 @ 0xc00000 │ │ │ │ bicsne r1, sl, #372736 @ 0x5b000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ mulle r7, sl, r2 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ @@ -245759,142 +245841,142 @@ │ │ │ │ mcrne 14, 5, r1, cr2, cr3, {4} │ │ │ │ vmlal.u , d21, d0[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14effdc │ │ │ │ + b 0x14f011c │ │ │ │ strmi r0, [r6], r5, asr #29 │ │ │ │ streq lr, [lr, #-2817] @ 0xfffff4ff │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blls 0x1be860 │ │ │ │ + blls 0x1be9a0 │ │ │ │ svcge 0x0002f933 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc19fb0a │ │ │ │ stmibcc pc, {r2, r3, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45cc │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ stmibvc ip!, {r1, r2, r7, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8a2428d │ │ │ │ mvnle r9, r0 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec99fe0 │ │ │ │ + bl 0xfec9a120 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcrls 6, 0, r4, cr7, cr9, {4} │ │ │ │ - bcc 0x191c0c │ │ │ │ + bcc 0x191d4c │ │ │ │ @ instruction: 0xf04f3802 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf6471c73 │ │ │ │ - b 0x14de414 │ │ │ │ + b 0x14de554 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00db │ │ │ │ @ instruction: 0x462b461e │ │ │ │ @ instruction: 0xf931440e │ │ │ │ @ instruction: 0xf832eb02 │ │ │ │ - blx 0x83403a │ │ │ │ + blx 0x83417a │ │ │ │ @ instruction: 0xf34cfc0e │ │ │ │ - b 0x14cff74 │ │ │ │ + b 0x14d00b4 │ │ │ │ ldrbmi r3, [r4, #3308]! @ 0xcec │ │ │ │ @ instruction: 0xf8c9bf1c │ │ │ │ - b 0xfe2e0444 │ │ │ │ + b 0xfe2e0584 │ │ │ │ adcsmi r7, r1, #236, 28 @ 0xec0 │ │ │ │ svc 0x0002f820 │ │ │ │ addsmi sp, sp, #-1073741766 @ 0xc000003a │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ - bcc 0x191ee4 │ │ │ │ + bcc 0x192024 │ │ │ │ @ instruction: 0xf44f1eab │ │ │ │ rsclt r4, r0, #128, 12 @ 0x8000000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14c24a0 │ │ │ │ + b 0x14c25e0 │ │ │ │ @ instruction: 0xf64700c0 │ │ │ │ svclt 0x001577ff │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1670 @ 0xfffff97a │ │ │ │ - blgt 0x1be978 │ │ │ │ + blgt 0x1beab8 │ │ │ │ svcge 0x0002f832 │ │ │ │ @ instruction: 0x6c0afb1c │ │ │ │ - bcc 0xff4fd1f0 │ │ │ │ + bcc 0xff4fd330 │ │ │ │ vstmiacc ip!, {s29-s107} │ │ │ │ svclt 0x001c45d4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ - bvc 0xffc3aeec │ │ │ │ + bvc 0xffc3b02c │ │ │ │ @ instruction: 0xf823428c │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -lr, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9a0f0 │ │ │ │ + bl 0xfec9a230 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c911c │ │ │ │ - blcs 0x1bff2c │ │ │ │ + blx 0x18c925c │ │ │ │ + blcs 0x1c006c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x191f00 │ │ │ │ + bl 0x192040 │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14dd940 │ │ │ │ + b 0x14dda80 │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x311d54 │ │ │ │ + blcs 0x311e94 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93c46c6 │ │ │ │ - blx 0x183176 │ │ │ │ + blx 0x1832b6 │ │ │ │ vhadd.u8 d31, d0, d0 │ │ │ │ bicne r3, r0, #3391488 @ 0x33c000 │ │ │ │ svclt 0x001c4548 │ │ │ │ - b 0xfe218650 │ │ │ │ + b 0xfe218790 │ │ │ │ ldrmi r7, [ip, #2528] @ 0x9e0 │ │ │ │ svcls 0x0002f82e │ │ │ │ - bls 0x174d44 │ │ │ │ + bls 0x174e84 │ │ │ │ @ instruction: 0xf10c3708 │ │ │ │ @ instruction: 0xf1080310 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xf8dddce2 │ │ │ │ strmi lr, [r8], -ip │ │ │ │ strmi r9, [lr, #2306] @ 0x902 │ │ │ │ strmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -245908,35 +245990,35 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1], -r0, lsl #16 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c91e4 │ │ │ │ - blcs 0x1bfff4 │ │ │ │ + blx 0x18c9324 │ │ │ │ + blcs 0x1c0134 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and lr, r2, sp, asr #19 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x460b4673 │ │ │ │ - bl 0x191fc8 │ │ │ │ + bl 0x192108 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ - b 0x14d180c │ │ │ │ + b 0x14d194c │ │ │ │ stmib sp, {r0, r1, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r3], -r0, lsl #2 │ │ │ │ svclt 0x00a82b08 │ │ │ │ subseq r2, sl, r8, lsl #6 │ │ │ │ @ instruction: 0xf64718ab │ │ │ │ @ instruction: 0xf93b75ff │ │ │ │ - bl 0xfe9e8688 │ │ │ │ + bl 0xfe9e87c8 │ │ │ │ strbmi r0, [lr], r2, lsl #24 │ │ │ │ - blne 0x1beb20 │ │ │ │ + blne 0x1bec60 │ │ │ │ tstpmi sl, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ sbccc pc, pc, r1, asr #6 │ │ │ │ addmi r1, r1, #603979779 @ 0x24000003 │ │ │ │ eorsvs fp, lr, ip, lsl pc │ │ │ │ rscvc lr, r1, r5, lsl #21 │ │ │ │ @ instruction: 0xf82e459c │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ @@ -245945,41 +246027,41 @@ │ │ │ │ @ instruction: 0xf1090310 │ │ │ │ strbmi r0, [r1, #-2320] @ 0xfffff6f0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, ip} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1a7c │ │ │ │ + bne 0x3d1bbc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c92a8 │ │ │ │ - blcs 0x1c00b8 │ │ │ │ + blx 0x18c93e8 │ │ │ │ + blcs 0x1c01f8 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x19208c │ │ │ │ + bl 0x1921cc │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddacc │ │ │ │ + b 0x14ddc0c │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x311ee0 │ │ │ │ + blcs 0x312020 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -245997,41 +246079,41 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1b4c │ │ │ │ + bne 0x3d1c8c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461e │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ strcs r0, [r0, -r2, lsl #16] │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ - blx 0x18c9378 │ │ │ │ - blcs 0x1c0188 │ │ │ │ + blx 0x18c94b8 │ │ │ │ + blcs 0x1c02c8 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ and pc, ip, sp, asr #17 │ │ │ │ sbcseq fp, r9, r5, lsl pc │ │ │ │ @ instruction: 0x468946f1 │ │ │ │ - bl 0x19215c │ │ │ │ + bl 0x19229c │ │ │ │ @ instruction: 0xf6470b44 │ │ │ │ - b 0x14ddb9c │ │ │ │ + b 0x14ddcdc │ │ │ │ stmib sp, {r0, r3, r5, r6, r8, fp}^ │ │ │ │ strbmi r9, [fp], -r1, lsl #2 │ │ │ │ - blcs 0x311fb0 │ │ │ │ + blcs 0x3120f0 │ │ │ │ movwcs fp, #36776 @ 0x8fa8 │ │ │ │ stmiane fp!, {r1, r3, r4, r6} │ │ │ │ strcs r4, [r1, #-1682] @ 0xfffff96e │ │ │ │ andscs pc, r7, fp, lsr r9 @ │ │ │ │ @ instruction: 0x0c0aeba3 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ @@ -246049,57 +246131,57 @@ │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {186} @ 0xba │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ stmdbls r2, {r3, r9, sl, lr} │ │ │ │ stmdble r7, {r1, r2, r3, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1025 @ 0xfffffbff │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bne 0x3d1c1c │ │ │ │ + bne 0x3d1d5c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ - bcc 0x1addf0 │ │ │ │ - blcc 0x1a7844 │ │ │ │ + bcc 0x1adf30 │ │ │ │ + blcc 0x1a7984 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svc 0x0002f933 │ │ │ │ - blmi 0x1bed1c │ │ │ │ + blmi 0x1bee5c │ │ │ │ svcgt 0x0002f832 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xec04fb1c │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ ssatmi fp, #7, r8, lsl #30 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - bcc 0x1ade54 │ │ │ │ - blcc 0x1a78a8 │ │ │ │ + bcc 0x1adf94 │ │ │ │ + blcc 0x1a79e8 │ │ │ │ @ instruction: 0xf6473802 │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svcgt 0x0002f933 │ │ │ │ - blmi 0x1bed80 │ │ │ │ + blmi 0x1beec0 │ │ │ │ svc 0x0002f932 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xcc14fb0e │ │ │ │ cdpcc 3, 12, cr15, cr15, cr12, {2} │ │ │ │ strbtvc lr, [ip], #2694 @ 0xa86 │ │ │ │ svccc 0x00ecebbe │ │ │ │ @@ -246114,21 +246196,21 @@ │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ sbcslt fp, fp, #10, 30 @ 0x28 │ │ │ │ movwcc r3, #5121 @ 0x1401 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x100f5f @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x10109f @ │ │ │ │ @ instruction: 0xf931440c │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d052e │ │ │ │ + blx 0x5d066e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ - b 0xfe24fc68 │ │ │ │ - bl 0xff0204bc │ │ │ │ + b 0xfe24fda8 │ │ │ │ + bl 0xff0205fc │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -246140,18 +246222,18 @@ │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf647440c │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x5d058a │ │ │ │ + blx 0x5d06ca │ │ │ │ vcgt.u8 d22, d3, d12 │ │ │ │ - b 0xfe24fcc4 │ │ │ │ - bl 0xff020518 │ │ │ │ + b 0xfe24fe04 │ │ │ │ + bl 0xff020658 │ │ │ │ svclt 0x00183fe3 │ │ │ │ addmi r4, ip, #244, 12 @ 0xf400000 │ │ │ │ svcgt 0x0002f820 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -246162,15 +246244,15 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 14, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472600 │ │ │ │ - b 0x14de1d4 │ │ │ │ + b 0x14de314 │ │ │ │ @ instruction: 0xf9390868 │ │ │ │ @ instruction: 0xf1ae4016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @@ -246189,27 +246271,27 @@ │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ stmdbeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0xf1a00e0e │ │ │ │ - b 0x14c2a4c │ │ │ │ - bl 0x18316c │ │ │ │ + b 0x14c2b8c │ │ │ │ + bl 0x1832ac │ │ │ │ strcs r0, [r0, -r3, asr #20] │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stmdbeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - ldrbvc pc, [pc, #1607]! @ 0x10109f @ │ │ │ │ + ldrbvc pc, [pc, #1607]! @ 0x1011df @ │ │ │ │ andsmi pc, r7, sl, lsr r9 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314640 │ │ │ │ - blx 0x5d0672 │ │ │ │ + blx 0x5d07b2 │ │ │ │ vcgt.u8 d22, d3, d4 │ │ │ │ - b 0xfe24d5ac │ │ │ │ - bl 0xfed9fe00 │ │ │ │ + b 0xfe24d6ec │ │ │ │ + bl 0xfed9ff40 │ │ │ │ svclt 0x00183fe3 │ │ │ │ ldrbmi r4, [r1, #-1634]! @ 0xfffff99e │ │ │ │ svccs 0x0002f820 │ │ │ │ strcc sp, [r8, -pc, ror #3] │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r3], #740 @ 0x2e4 │ │ │ │ @@ -246220,37 +246302,37 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x582a08 │ │ │ │ - bl 0x11c12f4 │ │ │ │ + bl 0x582b48 │ │ │ │ + bl 0x11c1434 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x11049d0 │ │ │ │ + b 0x1104b10 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfedc69e4 │ │ │ │ + bl 0xfedc6b24 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ subsmi r2, r0, r1, lsl #6 │ │ │ │ andsvs r9, r3, r1, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff143b0a │ │ │ │ + blx 0xff143c4a │ │ │ │ svceq 0x00db3c02 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed86a80 │ │ │ │ + bl 0xfed86bc0 │ │ │ │ andle r7, r6, ip, ror #31 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ andcs r4, r1, #75 @ 0x4b │ │ │ │ ldrmi r6, [r8], -r2, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -246262,54 +246344,54 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ ldrmi r4, [lr], r3, lsl #13 │ │ │ │ stmdbeq r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14ce36c │ │ │ │ + b 0x14ce4ac │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x462200f2 │ │ │ │ stmne ip, {r1, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf85c9201 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf0036b04 │ │ │ │ @ instruction: 0xf8594000 │ │ │ │ ldrbeq r5, [sl, r4, lsl #30] │ │ │ │ subseq lr, r3, r0, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andcs pc, r5, r6, asr #23 │ │ │ │ - b 0x1184ae4 │ │ │ │ + b 0x1184c24 │ │ │ │ ldrbne r0, [r3, r0, asr #4] │ │ │ │ svcvc 0x00e0ebb3 │ │ │ │ @ instruction: 0xf8cebf1c │ │ │ │ - b 0xfe2e0bac │ │ │ │ + b 0xfe2e0cec │ │ │ │ addmi r7, ip, #224, 4 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ - bls 0x175334 │ │ │ │ + bls 0x175474 │ │ │ │ stmdble r8, {r1, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, sl, asr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - bl 0xfe980fd0 │ │ │ │ + bl 0xfe981110 │ │ │ │ ldrmi r0, [sl, #779] @ 0x30b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - bne 0x17c3bf8 │ │ │ │ + bne 0x17c3d38 │ │ │ │ @ instruction: 0x0c02eb6c │ │ │ │ - b 0x11c4b6c │ │ │ │ - b 0x14c1934 │ │ │ │ + b 0x11c4cac │ │ │ │ + b 0x14c1a74 │ │ │ │ ldrbne r7, [sl, ip, ror #3] │ │ │ │ svcvc 0x00ecebb2 │ │ │ │ @ instruction: 0xf500d006 │ │ │ │ @ instruction: 0xf06f5040 │ │ │ │ submi r4, fp, r0, lsl #6 │ │ │ │ andvs r2, r2, #268435456 @ 0x10000000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -246318,45 +246400,45 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x46cc4699 │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ strmi r4, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0x460d1f16 │ │ │ │ - blx 0x18e7c78 │ │ │ │ + blx 0x18e7db8 │ │ │ │ vmull.p8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rsceq fp, r3, r4, lsl pc │ │ │ │ svcne 0x00044673 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8559301 │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ @ instruction: 0xf8541f04 │ │ │ │ @ instruction: 0xf0000f04 │ │ │ │ - blx 0xfe1d147e │ │ │ │ + blx 0xfe1d15be │ │ │ │ strbeq r1, [r3, r1, lsl #20] │ │ │ │ orrmi pc, r0, #-1073741820 @ 0xc0000004 │ │ │ │ subseq lr, r0, #270336 @ 0x42000 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ - bl 0x19875fc │ │ │ │ + bl 0x198773c │ │ │ │ svceq 0x00db020a │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ - bl 0xfed46c00 │ │ │ │ + bl 0xfed46d40 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, ip, asr #17 │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ eorvs r4, r3, r9, lsr #11 │ │ │ │ - blls 0x175424 │ │ │ │ + blls 0x175564 │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, fp, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c10c8 │ │ │ │ + bl 0xfe9c1208 │ │ │ │ ldrmi r0, [r6, #523] @ 0x20b │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -246364,117 +246446,117 @@ │ │ │ │ @ instruction: 0xf1a24698 │ │ │ │ svcne 0x002b0e04 │ │ │ │ rsclt r2, r0, #262144 @ 0x40000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1002c02 │ │ │ │ svclt 0x00180001 │ │ │ │ @ instruction: 0xf06f3401 │ │ │ │ - b 0x14d2500 │ │ │ │ + b 0x14d2640 │ │ │ │ svclt 0x001500c0 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strbtmi r4, [r4], -r4, lsl #12 │ │ │ │ strmi r4, [ip], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x23ee58 │ │ │ │ + blcs 0x23ef98 │ │ │ │ svcls 0x0004f85e │ │ │ │ stmdbcs r9, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x1184c68 │ │ │ │ - b 0x14c1648 │ │ │ │ - bl 0xfef9f8b0 │ │ │ │ + b 0x1184da8 │ │ │ │ + b 0x14c1788 │ │ │ │ + bl 0xfef9f9f0 │ │ │ │ svclt 0x001c7fe9 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ rscvc lr, r9, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf84342a1 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -ip, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec1a954 │ │ │ │ + bl 0xfec1aa94 │ │ │ │ addsmi r0, r8, #335544320 @ 0x14000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r0, fp, lsl #13 │ │ │ │ svcne 0x0010b083 │ │ │ │ streq pc, [r4, #-424] @ 0xfffffe58 │ │ │ │ - beq 0x17ceb4 │ │ │ │ + beq 0x17cff4 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14cdd94 │ │ │ │ + b 0x14cded4 │ │ │ │ svclt 0x000b06c6 │ │ │ │ rsceq r9, r3, r1, lsl #12 │ │ │ │ @ instruction: 0x461f4637 │ │ │ │ movwls fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf851440f │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504c80 │ │ │ │ @ instruction: 0xf04f2f04 │ │ │ │ - blx 0xff1c45b6 │ │ │ │ - b 0x14f45c0 │ │ │ │ - b 0x142012c │ │ │ │ + blx 0xff1c46f6 │ │ │ │ + b 0x14f4700 │ │ │ │ + b 0x142026c │ │ │ │ ldrbne r0, [sl, lr, asr #6] │ │ │ │ svcvc 0x00eeebb2 │ │ │ │ @ instruction: 0xf8cbbf1c │ │ │ │ - b 0xfe368dcc │ │ │ │ + b 0xfe368f0c │ │ │ │ addmi r7, pc, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f845 │ │ │ │ - blls 0x17556c │ │ │ │ + blls 0x1756ac │ │ │ │ stmdble r8, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c11f0 │ │ │ │ + bl 0xfe9c1330 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ @ instruction: 0xf3c59d0e │ │ │ │ rsclt r2, fp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1032e02 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce628 │ │ │ │ - b 0x14ca4bc │ │ │ │ + b 0x14ce768 │ │ │ │ + b 0x14ca5fc │ │ │ │ movwls r0, #13251 @ 0x33c3 │ │ │ │ rscseq fp, r1, r6, lsl pc │ │ │ │ @ instruction: 0x460e461e │ │ │ │ - beq 0xfe27ba40 │ │ │ │ + beq 0xfe27bb80 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmiaeq r6!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r1, lsl #12 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ strmi r2, [r1], -r4, lsl #20 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85a444c │ │ │ │ - bl 0xfea08f10 │ │ │ │ + bl 0xfea09050 │ │ │ │ strmi r0, [lr], r9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blcc 0x23efac │ │ │ │ + blcc 0x23f0ec │ │ │ │ @ instruction: 0x3c02fb83 │ │ │ │ - b 0x11c4de0 │ │ │ │ - b 0x14c1ba8 │ │ │ │ - bl 0xfef1f208 │ │ │ │ + b 0x11c4f20 │ │ │ │ + b 0x14c1ce8 │ │ │ │ + bl 0xfef1f348 │ │ │ │ svclt 0x001c7fec │ │ │ │ - b 0xfe258f7c │ │ │ │ + b 0xfe2590bc │ │ │ │ adcmi r7, r0, #236, 6 @ 0xb0000003 │ │ │ │ - blcc 0x23efc4 │ │ │ │ + blcc 0x23f104 │ │ │ │ @ instruction: 0xf8ddd1ec │ │ │ │ @ instruction: 0xf100c000 │ │ │ │ - blls 0x141ed8 │ │ │ │ + blls 0x142018 │ │ │ │ @ instruction: 0xf10c3110 │ │ │ │ strbmi r0, [r3, #-3076]! @ 0xfffff3fc │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ addmi r1, fp, #134217728 @ 0x8000000 │ │ │ │ ldrbmi sp, [r9], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ @@ -246495,34 +246577,34 @@ │ │ │ │ andcs pc, r1, r5, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159304 │ │ │ │ - beq 0xff13b848 │ │ │ │ + beq 0xff13b988 │ │ │ │ @ instruction: 0x4652461a │ │ │ │ - bl 0x21297c │ │ │ │ + bl 0x212abc │ │ │ │ andls r0, r1, r5, lsl #1 │ │ │ │ @ instruction: 0x46351092 │ │ │ │ ldrmi r2, [r0], -r4, lsl #20 │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - bcs 0x1bb65c │ │ │ │ - bleq 0xfe13b868 │ │ │ │ + bcs 0x1bb79c │ │ │ │ + bleq 0xfe13b9a8 │ │ │ │ vmlaeq.f64 d14, d11, d1 │ │ │ │ - bl 0xfeca7b38 │ │ │ │ + bl 0xfeca7c78 │ │ │ │ strtmi r0, [lr], -fp, lsl #2 │ │ │ │ eormi pc, ip, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8514623 │ │ │ │ @ instruction: 0xf04fab04 │ │ │ │ strcs r4, [r0], #-640 @ 0xfffffd80 │ │ │ │ strcs pc, [r3], #-3018 @ 0xfffff436 │ │ │ │ - b 0x1184e98 │ │ │ │ - b 0x14c1864 │ │ │ │ - bl 0xfef9fae0 │ │ │ │ + b 0x1184fd8 │ │ │ │ + b 0x14c19a4 │ │ │ │ + bl 0xfef9fc20 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andhi pc, r0, r9, asr #17 │ │ │ │ rscvc lr, r4, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf8464571 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0xf10c9b02 │ │ │ │ @ instruction: 0xf1010c04 │ │ │ │ @@ -246542,46 +246624,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r6, pc, lsl #12 @ │ │ │ │ strmi fp, [r8], -r5, lsl #1 │ │ │ │ @ instruction: 0xf06f2601 │ │ │ │ stcls 5, cr4, [lr], {-0} │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x1adb4c │ │ │ │ + blcs 0x1adc8c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r1, pc, asr #20 │ │ │ │ svclt 0x00159103 │ │ │ │ stmiaeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r3], -fp, lsl #12 │ │ │ │ - bl 0x192a08 │ │ │ │ + bl 0x192b48 │ │ │ │ ldrbtmi r0, [r1], -r4, lsl #21 │ │ │ │ stmibeq r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x464b4674 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svclt 0x00a82b04 │ │ │ │ addseq r2, sl, r4, lsl #6 │ │ │ │ andcs r1, r0, r3, lsl #17 │ │ │ │ @ instruction: 0xf85a4698 │ │ │ │ - bl 0xfeb0d08c │ │ │ │ + bl 0xfeb0d1cc │ │ │ │ strtmi r0, [r6], r2, lsl #24 │ │ │ │ @ instruction: 0xf85e9000 │ │ │ │ @ instruction: 0xf85c0b04 │ │ │ │ @ instruction: 0xf0009b04 │ │ │ │ - b 0x13d3c20 │ │ │ │ + b 0x13d3d60 │ │ │ │ @ instruction: 0x07c00b50 │ │ │ │ - bleq 0x1fff4c │ │ │ │ + bleq 0x20008c │ │ │ │ addmi pc, r0, r0, lsl r1 @ │ │ │ │ - bleq 0x13d55c │ │ │ │ - b 0x1104f34 │ │ │ │ - b 0x14c1164 │ │ │ │ - bl 0xfef5f7bc │ │ │ │ + bleq 0x13d69c │ │ │ │ + b 0x1105074 │ │ │ │ + b 0x14c12a4 │ │ │ │ + bl 0xfef5f8fc │ │ │ │ svclt 0x001c7feb │ │ │ │ - b 0xfe25913c │ │ │ │ + b 0xfe25927c │ │ │ │ strbmi r7, [r4, #235] @ 0xeb │ │ │ │ stceq 8, cr15, [r4], {78} @ 0x4e │ │ │ │ stmdals r0, {r0, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ ldmdaeq r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r9, [r0], #-2817 @ 0xfffff4ff │ │ │ │ addmi r3, r3, #4 │ │ │ │ @ instruction: 0xf8dddcd3 │ │ │ │ @@ -246603,51 +246685,51 @@ │ │ │ │ cdpls 7, 1, cr2, cr0, cr1, {0} │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f0d14 │ │ │ │ + b 0x14f0e54 │ │ │ │ ldrmi r0, [r8], -r0, asr #29 │ │ │ │ - bl 0x192a84 │ │ │ │ + bl 0x192bc4 │ │ │ │ svclt 0x00080a86 │ │ │ │ @ instruction: 0xf8cd469e │ │ │ │ - b 0x14e9100 │ │ │ │ + b 0x14e9240 │ │ │ │ stmib sp, {r5, r7, r8, fp}^ │ │ │ │ strbmi lr, [sl], -r4, lsl #6 │ │ │ │ - bcs 0x2090dc │ │ │ │ + bcs 0x20921c │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ - bl 0x16510c │ │ │ │ - b 0x14c26f8 │ │ │ │ - bls 0x1c3afc │ │ │ │ + bl 0x16524c │ │ │ │ + b 0x14c2838 │ │ │ │ + bls 0x1c3c3c │ │ │ │ vmlaeq.f64 d14, d26, d21 │ │ │ │ andls r4, r1, r1, ror #13 │ │ │ │ eorcs pc, r0, r2, asr r8 @ │ │ │ │ - bllt 0x23f27c │ │ │ │ - blmi 0x23f26c │ │ │ │ + bllt 0x23f3bc │ │ │ │ + blmi 0x23f3ac │ │ │ │ andmi pc, r0, r4 │ │ │ │ - b 0x1103094 │ │ │ │ - blx 0xfe3c1266 │ │ │ │ + b 0x11031d4 │ │ │ │ + blx 0xfe3c13a6 │ │ │ │ @ instruction: 0xf111b402 │ │ │ │ @ instruction: 0xf1404180 │ │ │ │ - bl 0xfed41120 │ │ │ │ - bl 0x1901550 │ │ │ │ + bl 0xfed41260 │ │ │ │ + bl 0x1901690 │ │ │ │ svceq 0x00c90004 │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ - bl 0xfee07060 │ │ │ │ + bl 0xfee071a0 │ │ │ │ svclt 0x001c7fe0 │ │ │ │ andvc pc, r0, r8, asr #17 │ │ │ │ mvnvc lr, r6, lsl #21 │ │ │ │ @ instruction: 0xf84945ae │ │ │ │ bicsle r1, sp, r4, lsl #24 │ │ │ │ @ instruction: 0xf10e9801 │ │ │ │ - bls 0x18258c │ │ │ │ + bls 0x1826cc │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ addmi r3, r2, #4 │ │ │ │ @ instruction: 0xf8dddccd │ │ │ │ @ instruction: 0x461ce010 │ │ │ │ ldrbmi r9, [r3, #-2821]! @ 0xfffff4fb │ │ │ │ strtmi sp, [r6], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -246668,24 +246750,24 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf852440d │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0083b04 │ │ │ │ @ instruction: 0xf8544e00 │ │ │ │ - b 0x14e0dd0 │ │ │ │ - b 0x14a04e4 │ │ │ │ + b 0x14e0f10 │ │ │ │ + b 0x14a0624 │ │ │ │ @ instruction: 0xf11c0e58 │ │ │ │ @ instruction: 0xf14e4c80 │ │ │ │ - blx 0xff2c49d2 │ │ │ │ - b 0x14f49e0 │ │ │ │ - b 0x11de148 │ │ │ │ + blx 0xff2c4b12 │ │ │ │ + b 0x14f4b20 │ │ │ │ + b 0x11de288 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b0e44 │ │ │ │ + b 0xfe2b0f84 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246698,26 +246780,26 @@ │ │ │ │ rsceq r3, sp, r1, lsl #12 │ │ │ │ rscseq fp, r5, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440d │ │ │ │ @ instruction: 0xf8543b04 │ │ │ │ @ instruction: 0xf8527f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe1d4a3a │ │ │ │ - b 0x14cee58 │ │ │ │ + blx 0xfe1d4b7a │ │ │ │ + b 0x14cef98 │ │ │ │ @ instruction: 0xf11c7cc8 │ │ │ │ - b 0x1494444 │ │ │ │ + b 0x1494584 │ │ │ │ @ instruction: 0xf14e0e58 │ │ │ │ - bl 0xff004a4c │ │ │ │ - bl 0x1c8425c │ │ │ │ - b 0x14c4a70 │ │ │ │ - b 0x11de1c8 │ │ │ │ + bl 0xff004b8c │ │ │ │ + bl 0x1c8439c │ │ │ │ + b 0x14c4bb0 │ │ │ │ + b 0x11de308 │ │ │ │ ldrbne r0, [pc, lr, asr #6] │ │ │ │ svcvc 0x00eeebb7 │ │ │ │ - b 0xfe2b0ec4 │ │ │ │ + b 0xfe2b1004 │ │ │ │ addmi r7, sp, #-1207959549 @ 0xb8000003 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -246728,18 +246810,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - blx 0xfe1ccec2 │ │ │ │ + blx 0xfe1cd002 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed87224 │ │ │ │ + bl 0xfed87364 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #544768 @ 0x85000 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246753,18 +246835,18 @@ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf04f2b04 │ │ │ │ @ instruction: 0xf8544380 │ │ │ │ @ instruction: 0xf04f0f04 │ │ │ │ - blx 0xff104316 │ │ │ │ + blx 0xff104456 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed87288 │ │ │ │ + bl 0xfed873c8 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84e428e │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -246772,28 +246854,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ svclt 0x000a2c02 │ │ │ │ stclne 2, cr11, [r7], #-892 @ 0xfffffc84 │ │ │ │ addsne r3, fp, #262144 @ 0x40000 │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ setend le │ │ │ │ - bl 0x1813a0 │ │ │ │ + bl 0x1814e0 │ │ │ │ @ instruction: 0xf06f0883 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf85e462a │ │ │ │ - blx 0xfe14ff8a │ │ │ │ + blx 0xfe1500ca │ │ │ │ svceq 0x00db3c03 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00ecebb9 │ │ │ │ - b 0xfe2b0fec │ │ │ │ + b 0xfe2b112c │ │ │ │ strmi r7, [r6, #1004] @ 0x3ec │ │ │ │ - blcc 0x23f49c │ │ │ │ + blcc 0x23f5dc │ │ │ │ strcc sp, [r4], #-493 @ 0xfffffe13 │ │ │ │ andseq pc, r0, lr, lsl #2 │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r2, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -246805,41 +246887,41 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2500 │ │ │ │ - b 0x14d2fe4 │ │ │ │ + b 0x14d3124 │ │ │ │ @ instruction: 0xf85908a8 │ │ │ │ @ instruction: 0xf1a41025 │ │ │ │ @ instruction: 0x46320e10 │ │ │ │ - blge 0x23f56c │ │ │ │ + blge 0x23f6ac │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x3c01fbca │ │ │ │ - b 0x11c5370 │ │ │ │ - b 0x14c2138 │ │ │ │ - bl 0xfef9ff98 │ │ │ │ + b 0x11c54b0 │ │ │ │ + b 0x14c2278 │ │ │ │ + bl 0xfefa00d8 │ │ │ │ svclt 0x00187fec │ │ │ │ mvnvc lr, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf84245a6 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf10e3504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec58640 │ │ │ │ + bl 0xfec58780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbcac8 │ │ │ │ + blvc 0xfbcc08 │ │ │ │ @ instruction: 0xf89d4d3b │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -246857,65 +246939,65 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01a │ │ │ │ - bl 0x884cb4 │ │ │ │ - b 0x14c14b8 │ │ │ │ - b 0x14dd7cc │ │ │ │ + bl 0x884df4 │ │ │ │ + b 0x14c15f8 │ │ │ │ + b 0x14dd90c │ │ │ │ cmpmi r0, r4, asr r4 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ stmiane r4!, {r0, r9, sl, fp}^ │ │ │ │ movwmi pc, #5 @ │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ - bl 0x1152ce0 │ │ │ │ - bl 0x6018e8 │ │ │ │ + bl 0x1152e20 │ │ │ │ + bl 0x601a28 │ │ │ │ @ instruction: 0xf141030e │ │ │ │ strmi r0, [ip], r0, lsl #2 │ │ │ │ @ instruction: 0xf112b14e │ │ │ │ svclt 0x002c4280 │ │ │ │ andcs r2, r0, r1 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ strmi r0, [r3], -r0, lsl #2 │ │ │ │ ldmne fp, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ - b 0x11d1a28 │ │ │ │ + b 0x11d1b68 │ │ │ │ @ instruction: 0x17cb70d2 │ │ │ │ svcvc 0x00ecebb3 │ │ │ │ svclt 0x001e4b0b │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rsbmi r4, r1, r0, ror #7 │ │ │ │ - blls 0x2db584 │ │ │ │ + blls 0x2db6c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xfe1bdc06 │ │ │ │ + blx 0xfe1bdd46 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bca00 │ │ │ │ + blhi 0x1bcb40 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ mcrrmi 0, 8, fp, r7, cr9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460c9d14 │ │ │ │ - blhi 0x10bcbf0 │ │ │ │ + blhi 0x10bcd30 │ │ │ │ stmdacs r1, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - blx 0x18f11a8 │ │ │ │ + blx 0x18f12e8 │ │ │ │ @ instruction: 0xf108fc85 │ │ │ │ @ instruction: 0xf10c0801 │ │ │ │ @ instruction: 0xf1a00c01 │ │ │ │ svclt 0x00140508 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ @@ -246924,56 +247006,56 @@ │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf05b8b04 │ │ │ │ ldmib sp, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x17ba1cc │ │ │ │ + b 0x17ba30c │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x17bbf14 │ │ │ │ + beq 0x17bc054 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3fbf08 │ │ │ │ + bvc 0xff3fc048 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0x13c254 │ │ │ │ + beq 0x13c394 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x1112f80 │ │ │ │ - bl 0x1181764 │ │ │ │ - bl 0x781dfc │ │ │ │ + b 0x11130c0 │ │ │ │ + bl 0x11818a4 │ │ │ │ + bl 0x781f3c │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfed07544 │ │ │ │ + bl 0xfed07684 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf06fbf1c │ │ │ │ - b 0xfe411a38 │ │ │ │ + b 0xfe411b78 │ │ │ │ strmi r0, [r0, #257]! @ 0x101 │ │ │ │ @ instruction: 0xd1ac6069 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ - blhi 0x1bc948 │ │ │ │ + blhi 0x1bca88 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffb3dd38 │ │ │ │ + blx 0xffb3de78 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -246984,18 +247066,18 @@ │ │ │ │ @ instruction: 0xf3c59d0c │ │ │ │ @ instruction: 0xf1b92901 │ │ │ │ svclt 0x000a0f02 │ │ │ │ stc2 10, cr15, [r5], {95} @ 0x5f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - b 0x14f1308 │ │ │ │ - b 0x14c3de0 │ │ │ │ + b 0x14f1448 │ │ │ │ + b 0x14c3f20 │ │ │ │ strmi r0, [r9], #2508 @ 0x9cc │ │ │ │ - blvc 0x1bcd1c │ │ │ │ + blvc 0x1bce5c │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3759] @ 0xfffff151 @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -247027,27 +247109,27 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x1107ad0 │ │ │ │ - b 0x14c1f68 │ │ │ │ - b 0x11e0aec │ │ │ │ + bl 0x1107c10 │ │ │ │ + b 0x14c20a8 │ │ │ │ + b 0x11e0c2c │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cf13d8 │ │ │ │ + b 0x1cf1518 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b5eec │ │ │ │ - blls 0x2db7fc │ │ │ │ + blmi 0x3b602c │ │ │ │ + blls 0x2db93c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -247080,85 +247162,85 @@ │ │ │ │ @ instruction: 0xf05b8904 │ │ │ │ ldmib sp, {r0, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1147ba4 │ │ │ │ - b 0x11c2040 │ │ │ │ - b 0x14de780 │ │ │ │ + bl 0x1147ce4 │ │ │ │ + b 0x11c2180 │ │ │ │ + b 0x14de8c0 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cf14ac │ │ │ │ + b 0x1cf15ec │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ strhtvs r4, [sl], #-44 @ 0xffffffd4 │ │ │ │ - blmi 0x3b5fa0 │ │ │ │ - blls 0x2db8d0 │ │ │ │ + blmi 0x3b60e0 │ │ │ │ + blls 0x2dba10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1b483f0 │ │ │ │ svclt 0x0000f9d7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bcd50 │ │ │ │ + blhi 0x1bce90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [r7], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53dcb0 │ │ │ │ - blhi 0xdfcf2c │ │ │ │ + bleq 0x53ddf0 │ │ │ │ + blhi 0xdfd06c │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13d9f8 │ │ │ │ + beq 0x13db38 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f14f0 │ │ │ │ + blx 0x18f1630 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2cec │ │ │ │ + bl 0x1d2e2c │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - bls 0x280d08 │ │ │ │ + bls 0x280e48 │ │ │ │ stmdbls r7, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - b 0x11c7c80 │ │ │ │ - bl 0x115e860 │ │ │ │ + b 0x11c7dc0 │ │ │ │ + bl 0x115e9a0 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2128 │ │ │ │ - b 0xfe19e8b0 │ │ │ │ + b 0x1cd2268 │ │ │ │ + b 0xfe19e9f0 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d9 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b8874 │ │ │ │ - blls 0x35b9b8 │ │ │ │ + blmi 0x4b89b4 │ │ │ │ + blls 0x35baf8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -247166,64 +247248,64 @@ │ │ │ │ @ instruction: 0xf1b48ff0 │ │ │ │ svclt 0x0000f961 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1bce48 │ │ │ │ + blhi 0x1bcf88 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ - bleq 0x53dda8 │ │ │ │ - blhi 0xefd024 │ │ │ │ + bleq 0x53dee8 │ │ │ │ + blhi 0xefd164 │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - beq 0x13daf0 │ │ │ │ + beq 0x13dc30 │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ - blx 0x18f15e8 │ │ │ │ + blx 0x18f1728 │ │ │ │ @ instruction: 0xf100f883 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ addsne r0, fp, #65536 @ 0x10000 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmiaeq r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ab9b03 │ │ │ │ ldmib r9, {r4, r8, r9, sl}^ │ │ │ │ - bl 0x1d2de4 │ │ │ │ + bl 0x1d2f24 │ │ │ │ ldm r7!, {r1, r3, r6, r7, r9, sl}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ strtmi sl, [r2], -r4, lsl #16 │ │ │ │ stc 6, cr4, [sp, #172] @ 0xac │ │ │ │ vstr d8, [sp, #16] │ │ │ │ @ instruction: 0xf05b8b06 │ │ │ │ - blls 0x280c10 │ │ │ │ + blls 0x280d50 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ submi pc, r0, #-1073741780 @ 0xc000002c │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmdane fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c7d88 │ │ │ │ - bl 0x115e968 │ │ │ │ + b 0x11c7ec8 │ │ │ │ + bl 0x115eaa8 │ │ │ │ ldrbne r0, [r0, r1, lsl #4] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ @ instruction: 0xf06fbf1e │ │ │ │ - b 0x1cd2230 │ │ │ │ - b 0xfe19e9b8 │ │ │ │ + b 0x1cd2370 │ │ │ │ + b 0xfe19eaf8 │ │ │ │ ldrmi r7, [fp, #737]! @ 0x2e1 │ │ │ │ andcc lr, r0, #3244032 @ 0x318000 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ @ instruction: 0xf10ad1d1 │ │ │ │ @ instruction: 0xf1090a02 │ │ │ │ @ instruction: 0xf10b0910 │ │ │ │ strbmi r0, [r2, #2832] @ 0xb10 │ │ │ │ - blmi 0x4b895c │ │ │ │ - blls 0x35bac0 │ │ │ │ + blmi 0x4b8a9c │ │ │ │ + blls 0x35bc00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ ldc 0, cr11, [sp], #44 @ 0x2c │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -247237,70 +247319,70 @@ │ │ │ │ svcne 0x001c4683 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f1704 │ │ │ │ + b 0x14f1844 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x1496d0 │ │ │ │ + bl 0x149810 │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9926002 │ │ │ │ @ instruction: 0xf991e002 │ │ │ │ @ instruction: 0xf9927003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf912cb04 │ │ │ │ addmi sl, r8, #4, 22 @ 0x1000 │ │ │ │ stc2 11, cr15, [sl], {28} @ │ │ │ │ movwgt pc, #39699 @ 0x9b13 @ │ │ │ │ svcgt 0x0004f854 │ │ │ │ - blx 0x6d2c82 │ │ │ │ - blx 0x68f71a │ │ │ │ + blx 0x6d2dc2 │ │ │ │ + blx 0x68f85a │ │ │ │ @ instruction: 0xf845760e │ │ │ │ mvnle r6, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1240 @ 0xfffffb28 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb12f1c │ │ │ │ + bl 0xfeb1305c │ │ │ │ addsmi r0, pc, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14ceb4c │ │ │ │ + b 0x14cec8c │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a9782 │ │ │ │ + blx 0x3a98c2 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x32cb7e │ │ │ │ + blx 0x32ccbe │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392cb6 │ │ │ │ + blx 0x392df6 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x324b9a │ │ │ │ + blx 0x324cda │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247311,33 +247393,33 @@ │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ rsclt r9, r5, #8, 24 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14cebe0 │ │ │ │ + b 0x14ced20 │ │ │ │ svclt 0x001405c5 │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ svcne 0x000446ac │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85e8c03 │ │ │ │ - blx 0x3a9816 │ │ │ │ + blx 0x3a9956 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x32cc12 │ │ │ │ + blx 0x32cd52 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x392d4a │ │ │ │ + blx 0x392e8a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x324c2e │ │ │ │ + blx 0x324d6e │ │ │ │ @ instruction: 0xf8443307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r5, #106496 @ 0x1a000 │ │ │ │ @@ -247350,39 +247432,39 @@ │ │ │ │ @ instruction: 0xf1a03b08 │ │ │ │ addlt r0, r7, r8, lsl #24 │ │ │ │ andls r9, r5, r0, lsl ip │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10e2c02 │ │ │ │ svclt 0x00180e01 │ │ │ │ - b 0x14cec7c │ │ │ │ + b 0x14cedbc │ │ │ │ svclt 0x00140ece │ │ │ │ ldrbtmi r0, [r7], -r7, ror #1 │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0xf9b17e03 │ │ │ │ mrscc r4, (UNDEF: 8) │ │ │ │ @ instruction: 0x0000f9b2 │ │ │ │ @ instruction: 0xf8313208 │ │ │ │ @ instruction: 0xf832ec06 │ │ │ │ - blx 0xfe220ca6 │ │ │ │ + blx 0xfe220de6 │ │ │ │ @ instruction: 0xf8328900 │ │ │ │ strbmi r0, [r4], -r6, lsl #24 │ │ │ │ - blx 0xff4935de │ │ │ │ + blx 0xff49371e │ │ │ │ @ instruction: 0xf8534580 │ │ │ │ stmib sp, {r3, r8, r9, sl, fp}^ │ │ │ │ stcls 5, cr4, [r0], {-0} │ │ │ │ - bl 0x6290bc │ │ │ │ + bl 0x6291fc │ │ │ │ ldmdavs ip, {r9, fp}^ │ │ │ │ stc 8, cr15, [r2], {49} @ 0x31 │ │ │ │ - bleq 0x27c9d4 │ │ │ │ + bleq 0x27cb14 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ stceq 8, cr15, [r4], {49} @ 0x31 │ │ │ │ - blx 0xff492796 │ │ │ │ + blx 0xff4928d6 │ │ │ │ @ instruction: 0xf8324587 │ │ │ │ - blx 0xff13ccea │ │ │ │ + blx 0xff13ce2a │ │ │ │ stmib ip!, {r1, r2, r3, r7, r8, sl, lr}^ │ │ │ │ bicsle r4, r2, r2, lsl #10 │ │ │ │ @ instruction: 0x7e03e9dd │ │ │ │ ldrmi r9, [lr, #2053]! @ 0x805 │ │ │ │ strmi sp, [r7], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ @@ -247395,39 +247477,39 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r5], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ rsclt r9, r6, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14ced30 │ │ │ │ + b 0x14cee70 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r7], -r7, ror #1 │ │ │ │ - beq 0x2fc93c │ │ │ │ + beq 0x2fca7c │ │ │ │ strvc lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0x9002f8b2 │ │ │ │ @ instruction: 0xc004f8b1 │ │ │ │ @ instruction: 0xf8b18897 │ │ │ │ @ instruction: 0xf8b28006 │ │ │ │ @ instruction: 0xf8b1e006 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8316b08 │ │ │ │ - blx 0xfea1497e │ │ │ │ - blx 0xffbdad7a │ │ │ │ + blx 0xfea14abe │ │ │ │ + blx 0xffbdaeba │ │ │ │ @ instruction: 0xf8536409 │ │ │ │ - bl 0x6a9988 │ │ │ │ + bl 0x6a9ac8 │ │ │ │ ldmdavs lr, {r0, r3, r8, fp}^ │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ - blx 0xffb132ba │ │ │ │ - blx 0xffc26db2 │ │ │ │ + blx 0xffb133fa │ │ │ │ + blx 0xffc26ef2 │ │ │ │ @ instruction: 0xf8409407 │ │ │ │ subvs r9, r4, r8, lsl #30 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, lr, #0, 12 │ │ │ │ - strtmi sp, [pc], #-2311 @ 0x101d8c │ │ │ │ + strtmi sp, [pc], #-2311 @ 0x101ecc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, lr, #125952 @ 0x1ec00 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -247440,15 +247522,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27c9e8 │ │ │ │ + bleq 0xfe27cb28 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247459,30 +247541,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x240274 │ │ │ │ + blne 0x2403b4 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x23ff90 │ │ │ │ - blx 0x792fa2 │ │ │ │ - blx 0x50865e │ │ │ │ + bllt 0x2400d0 │ │ │ │ + blx 0x7930e2 │ │ │ │ + blx 0x50879e │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x17c5c0 │ │ │ │ + blt 0x17c700 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe984e58 │ │ │ │ + bl 0xfe984f98 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x27e288 │ │ │ │ - bl 0x1930b4 │ │ │ │ - bls 0x243290 │ │ │ │ + beq 0x27e3c8 │ │ │ │ + bl 0x1931f4 │ │ │ │ + bls 0x2433d0 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrmi r9, [r8], -r6, lsl #24 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ strmi sp, [r4], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r4, ror #17] │ │ │ │ addsmi r1, r3, #139264 @ 0x22000 │ │ │ │ @@ -247494,44 +247576,44 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r7, lsl #12 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x14ce2bc │ │ │ │ - b 0x14cb550 │ │ │ │ + b 0x14ce3fc │ │ │ │ + b 0x14cb690 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x193738 │ │ │ │ + bl 0x193878 │ │ │ │ smlabbcs r0, r5, sl, r0 │ │ │ │ - bleq 0xfe63c80c │ │ │ │ + bleq 0xfe63c94c │ │ │ │ strlt lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ stmdacs r4, {r3, r4, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf81a008c │ │ │ │ - bl 0x3a1f68 │ │ │ │ + bl 0x3a20a8 │ │ │ │ strmi r0, [r9], r4, lsl #6 │ │ │ │ mul r1, r3, r8 │ │ │ │ mulgt r2, r3, r8 │ │ │ │ - blls 0x1a026c │ │ │ │ - blls 0x14836c │ │ │ │ + blls 0x1a03ac │ │ │ │ + blls 0x1484ac │ │ │ │ ldrtmi r1, [ip], #-2330 @ 0xfffff6e6 │ │ │ │ mullt r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf1024288 │ │ │ │ - blx 0x30271e │ │ │ │ - blx 0x4c0b3e │ │ │ │ + blx 0x30285e │ │ │ │ + blx 0x4c0c7e │ │ │ │ @ instruction: 0xf855bb03 │ │ │ │ ldrbmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stclt 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ stclt 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #47884 @ 0xbb0c @ │ │ │ │ - blcc 0x24003c │ │ │ │ + blcc 0x24017c │ │ │ │ cdpne 12, 4, cr13, cr3, cr6, {7} │ │ │ │ tstpeq r1, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #39843 @ 0x9ba3 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00b84288 │ │ │ │ ldrmi r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ andeq lr, r9, r3, lsl #22 │ │ │ │ @@ -247555,55 +247637,55 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cbb4 │ │ │ │ + bleq 0xfe27ccf4 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x220334 │ │ │ │ - bls 0x1c8434 │ │ │ │ + bls 0x220474 │ │ │ │ + bls 0x1c8574 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x548c0a │ │ │ │ - blx 0x73e422 │ │ │ │ + blx 0x548d4a │ │ │ │ + blx 0x73e562 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3c0c64 │ │ │ │ + bne 0x3c0da4 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x240120 │ │ │ │ + bleq 0x240260 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d389c │ │ │ │ + blls 0x2d39dc │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99bc54 │ │ │ │ + bne 0x99bd94 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247614,15 +247696,15 @@ │ │ │ │ stmdbcs r2, {r0, r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x000c9307 │ │ │ │ sbceq r4, ip, ip, lsl r6 │ │ │ │ - bleq 0xfe27cca0 │ │ │ │ + bleq 0xfe27cde0 │ │ │ │ stmiaeq r1!, {r0, r1, r9, sl, lr} │ │ │ │ strne lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strmi r2, [sp], -r4, lsl #18 │ │ │ │ strcs fp, [r4, #-3880] @ 0xfffff0d8 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @@ -247633,36 +247715,36 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x548cf6 │ │ │ │ - blx 0x7fe50e │ │ │ │ + blx 0x548e36 │ │ │ │ + blx 0x7fe64e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x300d5c │ │ │ │ + bne 0x300e9c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x24020c │ │ │ │ + bleq 0x24034c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ stcls 12, cr13, [r6], {194} @ 0xc2 │ │ │ │ - blls 0x2d3988 │ │ │ │ + blls 0x2d3ac8 │ │ │ │ stmdble r7, {r0, r1, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r4, lsl #8 │ │ │ │ stmia r4!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0x99bd40 │ │ │ │ + bne 0x99be80 │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247673,25 +247755,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1939e8 │ │ │ │ + bl 0x193b28 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x14c6dc4 │ │ │ │ + b 0x14c6f04 │ │ │ │ @ instruction: 0x46c10ad1 │ │ │ │ @ instruction: 0xf8cd4652 │ │ │ │ - bcs 0x1aa258 │ │ │ │ + bcs 0x1aa398 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x366db8 │ │ │ │ - blls 0x4425bc │ │ │ │ + bl 0x366ef8 │ │ │ │ + blls 0x4426fc │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -247703,42 +247785,42 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff42520e │ │ │ │ - bl 0x69c004 │ │ │ │ + blx 0xff42534e │ │ │ │ + bl 0x69c144 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff3a8632 │ │ │ │ + blx 0xff3a8772 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe9c363c │ │ │ │ + bl 0xfe9c377c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1d32bc │ │ │ │ - blls 0x405a7c │ │ │ │ + bl 0x1d33fc │ │ │ │ + blls 0x405bbc │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdls pc, [r8], -sp @ │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe953670 │ │ │ │ + bl 0xfe9537b0 │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247749,52 +247831,52 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x193b18 │ │ │ │ + bl 0x193c58 │ │ │ │ stmib sp, {r2, r6, r7, sl, fp}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1a6adc │ │ │ │ + bcs 0x1a6c1c │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf83c00f8 │ │ │ │ - bl 0x42a3ac │ │ │ │ + bl 0x42a4ec │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ ldmdahi sl, {r2, r8, r9, sl, lr, pc}^ │ │ │ │ @ instruction: 0x9004f8b3 │ │ │ │ movwls r8, #14555 @ 0x38db │ │ │ │ andls r9, r2, #9216 @ 0x2400 │ │ │ │ - blls 0x308358 │ │ │ │ - blls 0x288350 │ │ │ │ + blls 0x308498 │ │ │ │ + blls 0x288490 │ │ │ │ stmhi sp, {r3, r4, sl, lr} │ │ │ │ stmiahi lr, {r3, ip, sp}^ │ │ │ │ @ instruction: 0xf8b13701 │ │ │ │ @ instruction: 0xf831e002 │ │ │ │ strls r3, [r1, #-2824] @ 0xfffff4f8 │ │ │ │ ldmib r4, {r1, r8, sl, fp, ip, pc}^ │ │ │ │ - blx 0xfe9f2b0a │ │ │ │ + blx 0xfe9f2c4a │ │ │ │ strcc r3, [r8], #-2826 @ 0xfffff4f6 │ │ │ │ - blcc 0x2812c8 │ │ │ │ - bl 0x5e9720 │ │ │ │ - bl 0x1182f48 │ │ │ │ + blcc 0x281408 │ │ │ │ + bl 0x5e9860 │ │ │ │ + bl 0x1183088 │ │ │ │ ldrmi r0, [r8, #523]! @ 0x20b │ │ │ │ andcc pc, r5, #235520 @ 0x39800 │ │ │ │ - blx 0xffa6972a │ │ │ │ + blx 0xffa6986a │ │ │ │ stmdb r0, {r0, r3, r9, ip, sp}^ │ │ │ │ stclle 2, cr3, [r0], #8 │ │ │ │ @ instruction: 0xc604e9dd │ │ │ │ mvnscc pc, #8, 2 │ │ │ │ - blne 0xfe7c9514 │ │ │ │ + blne 0xfe7c9654 │ │ │ │ svclt 0x00b845b8 │ │ │ │ strcc r2, [r3], -r0, lsl #6 │ │ │ │ - bl 0x1d33c0 │ │ │ │ - blls 0x2c4360 │ │ │ │ + bl 0x1d3500 │ │ │ │ + blls 0x2c44a0 │ │ │ │ ldcle 2, cr4, [sp], #748 @ 0x2ec │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ addmi r9, fp, #6, 28 @ 0x60 │ │ │ │ ldrtmi sp, [r1], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2273] @ 0xfffff71f │ │ │ │ addsmi r1, r3, #141312 @ 0x22800 │ │ │ │ @@ -247810,32 +247892,32 @@ │ │ │ │ vrshr.u64 , q12, #57 │ │ │ │ svccs 0x00022701 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ stmdaeq r2, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14f1ff8 │ │ │ │ + b 0x14f2138 │ │ │ │ strmi r0, [r6], r7, asr #29 │ │ │ │ - b 0x14c966c │ │ │ │ + b 0x14c97ac │ │ │ │ @ instruction: 0xf835099e │ │ │ │ @ instruction: 0xf836302c │ │ │ │ @ instruction: 0xf837a02c │ │ │ │ - blx 0x7ae472 │ │ │ │ + blx 0x7ae5b2 │ │ │ │ @ instruction: 0xf838fa03 │ │ │ │ @ instruction: 0xf10c302c │ │ │ │ strbmi r0, [ip, #3073] @ 0xc01 │ │ │ │ movwge pc, #47891 @ 0xbb13 @ │ │ │ │ svcge 0x0004f852 │ │ │ │ @ instruction: 0xf8414453 │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r6, lsr #9 │ │ │ │ stmia lr!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec9bff4 │ │ │ │ + bl 0xfec9c134 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -247844,28 +247926,28 @@ │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf1010e00 │ │ │ │ strmi r0, [r8], -r2, lsl #16 │ │ │ │ rscslt r9, ip, #12, 30 @ 0x30 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1042f02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d0034 │ │ │ │ + b 0x14d0174 │ │ │ │ svclt 0x001404c4 │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ strtmi r4, [r2], r4, lsr #13 │ │ │ │ - b 0x14c96fc │ │ │ │ + b 0x14c983c │ │ │ │ @ instruction: 0x462c099c │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ eorne pc, lr, r0, lsr r8 @ │ │ │ │ eorvs pc, lr, r4, lsr r8 @ │ │ │ │ eorpl pc, lr, r7, lsr r8 @ │ │ │ │ eorgt pc, lr, r8, lsr r8 @ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - blx 0x293b9a │ │ │ │ - blx 0x27e86a │ │ │ │ + blx 0x293cda │ │ │ │ + blx 0x27e9aa │ │ │ │ @ instruction: 0xf853110c │ │ │ │ strtmi r5, [r9], #-3844 @ 0xfffff0fc │ │ │ │ svcne 0x0004f842 │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strbmi ip, [r2, #4]! │ │ │ │ ldrbmi sp, [ip], #2312 @ 0x908 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -247879,49 +247961,49 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b0c0 │ │ │ │ + blcs 0x18b200 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193cd4 │ │ │ │ + bl 0x193e14 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c2840 │ │ │ │ + b 0x14c2980 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf9390090 │ │ │ │ - bl 0x37a574 │ │ │ │ + bl 0x37a6b4 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f9b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x5d2f52 │ │ │ │ - blx 0x77f14a │ │ │ │ + blx 0x5d3092 │ │ │ │ + blx 0x77f28a │ │ │ │ @ instruction: 0xf854330c │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x24061c │ │ │ │ + blcc 0x24075c │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x12654c │ │ │ │ + bl 0x12668c │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f9884 │ │ │ │ + blls 0x1f99c4 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -247930,49 +248012,49 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469b │ │ │ │ strmi fp, [sp], -r5, lsl #1 │ │ │ │ stcls 12, cr1, [lr], {174} @ 0xae │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, q4, #60 │ │ │ │ - blcs 0x18b18c │ │ │ │ + blcs 0x18b2cc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x193da0 │ │ │ │ + bl 0x193ee0 │ │ │ │ @ instruction: 0xf04f0984 │ │ │ │ svclt 0x00180200 │ │ │ │ - b 0x14c290c │ │ │ │ + b 0x14c2a4c │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, fp}^ │ │ │ │ ldrbmi sl, [r1], -r2, lsl #6 │ │ │ │ stmdbcs r4, {r1, r7, r9, sl, lr} │ │ │ │ tstcs r4, r8, lsr #30 │ │ │ │ @ instruction: 0xf8390090 │ │ │ │ - bl 0x37a640 │ │ │ │ + bl 0x37a780 │ │ │ │ ldrmi r0, [r0], r0, lsl #8 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xc002f8b4 │ │ │ │ streq lr, [r0], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf8354438 │ │ │ │ @ instruction: 0xf8363022 │ │ │ │ andcc r9, r1, #34 @ 0x22 │ │ │ │ - blx 0x49301e │ │ │ │ - blx 0x43f1ea │ │ │ │ + blx 0x49315e │ │ │ │ + blx 0x43f32a │ │ │ │ @ instruction: 0xf8543309 │ │ │ │ strbmi r9, [fp], #-2820 @ 0xfffff4fc │ │ │ │ - blcc 0x2406e8 │ │ │ │ + blcc 0x240828 │ │ │ │ cdpne 12, 4, cr13, cr8, cr15, {7} │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ andeq lr, r8, r0, lsr #23 │ │ │ │ addsmi r9, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0x2000bfb8 │ │ │ │ stmdaeq r5, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4402 │ │ │ │ - bl 0x126618 │ │ │ │ + bl 0x126758 │ │ │ │ addsmi r0, r3, #8, 2 │ │ │ │ - blls 0x1f9950 │ │ │ │ + blls 0x1f9a90 │ │ │ │ ldrmi r4, [sl, #1616] @ 0x650 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r0, #223232 @ 0x36800 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -247989,38 +248071,38 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd574 │ │ │ │ + b 0x14cd6b4 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140702 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x49421c │ │ │ │ + bl 0x49435c │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40, 8 @ 0x28000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0xfe14032e │ │ │ │ + blx 0xff94046c │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8274641 │ │ │ │ ldrtmi ip, [r0], -r2, lsl #24 │ │ │ │ - blx 0x1f4033e │ │ │ │ + blx 0xff74047c │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x24075c │ │ │ │ - blls 0x13670c │ │ │ │ + bleq 0x24089c │ │ │ │ + blls 0x13684c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ stmdahi r0!, {r1, sl, fp, pc} │ │ │ │ - blcs 0x124868 │ │ │ │ + blcs 0x1249a8 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], ip │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcde │ │ │ │ ldrb r4, [fp, r0, lsl #2] │ │ │ │ @ instruction: 0xec01e9dd │ │ │ │ @@ -248045,49 +248127,49 @@ │ │ │ │ vst1.8 {d9-d11}, [r7], r3 │ │ │ │ movwls r6, #896 @ 0x380 │ │ │ │ andcs pc, r1, r7, asr #7 │ │ │ │ stc2 10, cr15, [r7], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ vaddl.u8 , d7, d1 │ │ │ │ - b 0x14cd654 │ │ │ │ + b 0x14cd794 │ │ │ │ @ instruction: 0xf1060ccc │ │ │ │ svclt 0x00140704 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ - bl 0x4942fc │ │ │ │ + bl 0x49443c │ │ │ │ stmib sp, {r0, r9, fp}^ │ │ │ │ ands lr, sl, r1, lsl #24 │ │ │ │ andmi pc, r0, #40 @ 0x28 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdami r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ - blx 0x74040e │ │ │ │ + blx 0x1f4054c │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ @ instruction: 0xf8474641 │ │ │ │ ldrtmi ip, [r0], -r4, lsl #24 │ │ │ │ - blx 0x54041e │ │ │ │ + blx 0x1d4055c │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x3408bc │ │ │ │ - blls 0x1367e8 │ │ │ │ + bleq 0x3409fc │ │ │ │ + blls 0x136928 │ │ │ │ tsthi r1, r5, asr r9 │ │ │ │ @ instruction: 0x0600e9d4 │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cdpls 12, 0, cr14, cr3, cr1, {0} │ │ │ │ stmdble r8, {r2, r4, r5, r6, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec82be4 │ │ │ │ + bl 0xfec82d24 │ │ │ │ ldrmi r0, [ip, #774] @ 0x306 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -248103,15 +248185,15 @@ │ │ │ │ ldrtmi sl, [r9], ip, lsr #32 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ andcs pc, r1, r6, asr #7 │ │ │ │ stmdacs r2, {r0, r1, r4, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14f248c │ │ │ │ + b 0x14f25cc │ │ │ │ ldrmi r0, [fp], r0, asr #23 │ │ │ │ andeq pc, r8, #-1073741782 @ 0xc000002a │ │ │ │ movwlt lr, #39373 @ 0x99cd │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, q3, q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r6, lsl #8 │ │ │ │ @@ -248121,21 +248203,21 @@ │ │ │ │ stcmi 0, cr15, [r0], {39} @ 0x27 │ │ │ │ stmdbls r8, {r0, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x0c0ceb71 │ │ │ │ @ instruction: 0xf107d301 │ │ │ │ ldmib sp, {r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf7219000 │ │ │ │ - ldrcc pc, [r0, #-2971] @ 0xfffff465 │ │ │ │ + ldrcc pc, [r0, #-2811] @ 0xfffff505 │ │ │ │ smlabteq r0, r6, r9, lr │ │ │ │ ldmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r4, lsl #2 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7213410 │ │ │ │ - ldrcc pc, [r0], -pc, lsl #23 │ │ │ │ + ldrcc pc, [r0], -pc, ror #21 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ andsle r4, fp, sp, asr r5 │ │ │ │ ldrdeq lr, [r0, -r5] │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ ldrdeq lr, [r2, -r5] │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @@ -248166,147 +248248,147 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r4], sp, lsl #1 │ │ │ │ svcls 0x00171c9e │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ - beq 0x5418 │ │ │ │ - beq 0x13d34c │ │ │ │ + beq 0x5558 │ │ │ │ + beq 0x13d48c │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movwcc pc, #967 @ 0x3c7 @ │ │ │ │ @ instruction: 0xf00ab2fd │ │ │ │ @ instruction: 0xf1b80a01 │ │ │ │ - b 0xb86558 │ │ │ │ + b 0xb86698 │ │ │ │ @ instruction: 0xf1050b03 │ │ │ │ - b 0x383d5c │ │ │ │ + b 0x383e9c │ │ │ │ svclt 0x00180a03 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbeq lr, [sl, -pc, asr #20] │ │ │ │ - b 0xa2857c │ │ │ │ - b 0x204580 │ │ │ │ + b 0xa286bc │ │ │ │ + b 0x2046c0 │ │ │ │ svclt 0x00140403 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf00046a8 │ │ │ │ mvnseq r0, #1 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0809308 │ │ │ │ - b 0x14c3594 │ │ │ │ + b 0x14c36d4 │ │ │ │ subeq r3, r0, fp, asr #23 │ │ │ │ - beq 0x173d2d4 │ │ │ │ + beq 0x173d414 │ │ │ │ streq pc, [r2, -ip, lsl #2] │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ stmib sp, {r0, r4, fp, ip}^ │ │ │ │ tstls r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf8339b07 │ │ │ │ - blls 0x2a2a08 │ │ │ │ + blls 0x2a2b48 │ │ │ │ @ instruction: 0xf8334640 │ │ │ │ - blls 0x246a10 │ │ │ │ + blls 0x246b50 │ │ │ │ smlabbeq r1, fp, sl, lr │ │ │ │ andspl pc, r4, r3, lsr r8 @ │ │ │ │ - blls 0x20f9d4 │ │ │ │ + blls 0x20fb14 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x1d2b48 │ │ │ │ + blls 0x1d2c88 │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ - @ instruction: 0xfff8f725 │ │ │ │ + @ instruction: 0xff58f725 │ │ │ │ stceq 8, cr15, [r2], {39} @ 0x27 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blls 0x31428c │ │ │ │ + blls 0x3143cc │ │ │ │ @ instruction: 0xf8364640 │ │ │ │ @ instruction: 0xf7252b04 │ │ │ │ - ldrbmi pc, [r4, #-4077] @ 0xfffff013 @ │ │ │ │ - bleq 0x240a94 │ │ │ │ + ldrbmi pc, [r4, #-3917] @ 0xfffff0b3 @ │ │ │ │ + bleq 0x240bd4 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x438e2c │ │ │ │ + bl 0x438f6c │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c2e1c │ │ │ │ + bl 0xfe9c2f5c │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x86767c │ │ │ │ + blls 0x8677bc │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0x14bd66c │ │ │ │ + bleq 0x14bd7ac │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andeq pc, r1, r0 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ bicseq r4, fp, #13 │ │ │ │ - b 0x9276d0 │ │ │ │ + b 0x927810 │ │ │ │ andmi r0, r1, r1, lsl #6 │ │ │ │ strls r0, [r4, #-109] @ 0xffffff93 │ │ │ │ movwls r0, #41947 @ 0xa3db │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ strcs r0, [r0, #-2147] @ 0xfffff79d │ │ │ │ movwls r2, #39688 @ 0x9b08 │ │ │ │ movwcs fp, #36648 @ 0x8f28 │ │ │ │ eors pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r2, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldcne 6, cr4, [r3], {16} │ │ │ │ movwls r9, #45583 @ 0xb20f │ │ │ │ - bls 0x4a970c │ │ │ │ + bls 0x4a984c │ │ │ │ andsls pc, r5, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8339b0b │ │ │ │ orrslt r3, sl, #21 │ │ │ │ subsmi r9, r3, ip, lsl #20 │ │ │ │ movwls fp, #12955 @ 0x329b │ │ │ │ rsbseq r9, ip, sl, lsl #22 │ │ │ │ - beq 0x27d71c │ │ │ │ + beq 0x27d85c │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ stmdbeq r3, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ andsvc pc, r5, fp, lsr r8 @ │ │ │ │ ldmdahi r2!, {r1, r8, sl, ip, sp} │ │ │ │ ldmib sp, {r2, sl, ip, sp}^ │ │ │ │ ldrtmi r1, [r8], -r3, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7253604 │ │ │ │ - @ instruction: 0xf824ff5b │ │ │ │ - blls 0x245b2c │ │ │ │ + @ instruction: 0xf824febb │ │ │ │ + blls 0x245c6c │ │ │ │ @ instruction: 0xf8364638 │ │ │ │ strbmi r2, [r9], -r2, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff50f725 │ │ │ │ + cdp2 7, 11, cr15, cr0, cr5, {1} │ │ │ │ @ instruction: 0xf8244555 │ │ │ │ - blle 0xff9c5b3c │ │ │ │ + blle 0xff9c5c7c │ │ │ │ @ instruction: 0xc706e9dd │ │ │ │ strbtmi r9, [r7], #-2825 @ 0xfffff4f7 │ │ │ │ stcle 5, cr4, [r9, #-332] @ 0xfffffeb4 │ │ │ │ @ instruction: 0xe7c34655 │ │ │ │ - b 0xfe369378 │ │ │ │ + b 0xfe3694b8 │ │ │ │ ldrmi r0, [r9], r2, lsl #20 │ │ │ │ vshll.u8 , d15, #2 │ │ │ │ strb r9, [r7, r3, lsl #6] │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -248330,85 +248412,85 @@ │ │ │ │ ldmibcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vmull.u q8, d20, d0[4] │ │ │ │ vmlal.u8 q9, d4, d1 │ │ │ │ rsclt r3, r5, #0, 6 │ │ │ │ streq lr, [r9], #-2688 @ 0xfffff580 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ - bleq 0x1fd458 │ │ │ │ + bleq 0x1fd598 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ @ instruction: 0xf0090801 │ │ │ │ - b 0x14c4fe4 │ │ │ │ + b 0x14c5124 │ │ │ │ strls r0, [r3], #-1092 @ 0xfffffbbc │ │ │ │ streq lr, [r3], #-2592 @ 0xfffff5e0 │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f2854 │ │ │ │ - b 0x14c4f18 │ │ │ │ + b 0x14f2994 │ │ │ │ + b 0x14c5058 │ │ │ │ svclt 0x000873c4 │ │ │ │ movwls r4, #18088 @ 0x46a8 │ │ │ │ movwls r0, #32835 @ 0x8043 │ │ │ │ movweq pc, #4233 @ 0x1089 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0xff3fd54c │ │ │ │ + blvc 0xff3fd68c │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ - bl 0x193e5c │ │ │ │ + bl 0x193f9c │ │ │ │ smlabbls r7, r3, r3, r0 │ │ │ │ - b 0x14e7838 │ │ │ │ + b 0x14e7978 │ │ │ │ stmib sp, {r3, r4, r7, r8, r9}^ │ │ │ │ movwls r8, #21769 @ 0x5509 │ │ │ │ @ instruction: 0xf8599b07 │ │ │ │ @ instruction: 0xf8531024 │ │ │ │ - b 0xfe3e2cc4 │ │ │ │ - blls 0x28303c │ │ │ │ + b 0xfe3e2e04 │ │ │ │ + blls 0x28317c │ │ │ │ @ instruction: 0xf8534640 │ │ │ │ strcc r5, [r2], #-36 @ 0xffffffdc │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi sl, sp, r0 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ @ instruction: 0xf7272c04 │ │ │ │ - @ instruction: 0xf847ffd3 │ │ │ │ + @ instruction: 0xf847ff33 │ │ │ │ @ instruction: 0xf8cd0c04 │ │ │ │ strtmi sl, [r9], -r0 │ │ │ │ strbmi r9, [r0], -r8, lsl #22 │ │ │ │ - blcs 0x340dbc │ │ │ │ - @ instruction: 0xffc8f727 │ │ │ │ + blcs 0x340efc │ │ │ │ + @ instruction: 0xff28f727 │ │ │ │ @ instruction: 0xf8479b05 │ │ │ │ addsmi r0, ip, #8, 22 @ 0x2000 │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8509 │ │ │ │ strbmi ip, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bl 0x4390a4 │ │ │ │ + bl 0x4391e4 │ │ │ │ andcs r0, r0, r8, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c3094 │ │ │ │ + bl 0xfe9c31d4 │ │ │ │ addsmi r0, r5, #12, 4 @ 0xc0000000 │ │ │ │ strdlt sp, [sp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x4607b093 │ │ │ │ - blls 0x8678f4 │ │ │ │ + blls 0x867a34 │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strcs r9, [r0, -r8, lsl #14] │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ vldmiacs r3, {s28-s106} │ │ │ │ @ instruction: 0xf00c2802 │ │ │ │ svclt 0x00180e01 │ │ │ │ sbcslt r3, lr, #1 │ │ │ │ - bleq 0xfe4bd8e4 │ │ │ │ + bleq 0xfe4bda24 │ │ │ │ orrcc pc, r0, r3, asr #7 │ │ │ │ sbceq fp, r4, r8, lsl pc │ │ │ │ sbcscs lr, r3, pc, asr #20 │ │ │ │ streq lr, [ip, #-2688] @ 0xfffff580 │ │ │ │ movwcc pc, #5059 @ 0x13c3 @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ @@ -248427,44 +248509,44 @@ │ │ │ │ movwls r0, #20555 @ 0x504b │ │ │ │ movwls r0, #39075 @ 0x98a3 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp}^ │ │ │ │ svclt 0x00284610 │ │ │ │ andls r2, pc, #4, 6 @ 0x10000000 │ │ │ │ ldcne 6, cr4, [r3, #-624] @ 0xfffffd90 │ │ │ │ stmdbls lr, {r2, r3, r8, r9, ip, pc} │ │ │ │ - bls 0x429988 │ │ │ │ + bls 0x429ac8 │ │ │ │ eorcc pc, r5, r3, asr r8 @ │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ stmdbls sl, {r0, r3, r7, r8, r9, ip, sp, pc} │ │ │ │ - beq 0x1bd760 │ │ │ │ + beq 0x1bd8a0 │ │ │ │ adcseq r9, ip, fp, lsl #20 │ │ │ │ stmdbeq r5, {r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ strgt lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ ldmdbne lr, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ eorvc pc, r5, fp, asr r8 @ │ │ │ │ ldmdavs r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blls 0x210188 │ │ │ │ + blls 0x2102c8 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ strcc r8, [r8], -r0 │ │ │ │ - @ instruction: 0xff36f727 │ │ │ │ - blls 0x25ae10 │ │ │ │ + cdp2 7, 9, cr15, cr6, cr7, {1} │ │ │ │ + blls 0x25af50 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ strcc r2, [r8], #-3076 @ 0xfffff3fc │ │ │ │ @ instruction: 0xf8cd9903 │ │ │ │ @ instruction: 0xf7278000 │ │ │ │ - strbmi pc, [sp, #-3883] @ 0xfffff0d5 @ │ │ │ │ + strbmi pc, [sp, #-3723] @ 0xfffff175 @ │ │ │ │ stceq 8, cr15, [r4], {68} @ 0x44 │ │ │ │ ldmib sp, {r2, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ - blls 0x3749c8 │ │ │ │ + blls 0x374b08 │ │ │ │ strbmi r4, [fp, #-1127] @ 0xfffffb99 │ │ │ │ strbmi sp, [sp], -r6, lsl #26 │ │ │ │ stmdbls sl, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - beq 0x1fd7c4 │ │ │ │ + beq 0x1fd904 │ │ │ │ bfi r4, r3, (invalid: 12:11) │ │ │ │ @ instruction: 0x4610e9dd │ │ │ │ adcmi r9, r6, #8, 30 │ │ │ │ ldrtmi sp, [ip], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #232448 @ 0x38c00 │ │ │ │ @@ -248478,81 +248560,81 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r0], pc, lsl #1 │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @ instruction: 0xf8cd9819 │ │ │ │ vmvn.i32 d24, #132 @ 0x00000084 │ │ │ │ - blx 0x18cbe1c │ │ │ │ + blx 0x18cbf5c │ │ │ │ @ instruction: 0x2c02f980 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - blcs 0xfe53d764 │ │ │ │ + blcs 0xfe53d8a4 │ │ │ │ ldrbcs lr, [r0, #2639] @ 0xa4f │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - beq 0x17ee60 │ │ │ │ + beq 0x17efa0 │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - b 0xfe254774 │ │ │ │ + b 0xfe2548b4 │ │ │ │ @ instruction: 0xf3c00b0b │ │ │ │ @ instruction: 0xf08a3300 │ │ │ │ @ instruction: 0xf00b0401 │ │ │ │ ldmeq r0!, {r0, r8, r9, fp}^ │ │ │ │ vmlaeq.f32 s28, s6, s23 │ │ │ │ - bleq 0x1fd680 │ │ │ │ + bleq 0x1fd7c0 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ - bl 0x190e64 │ │ │ │ + bl 0x190fa4 │ │ │ │ @ instruction: 0xf020040c │ │ │ │ - b 0x14c2e6c │ │ │ │ + b 0x14c2fac │ │ │ │ andls r7, r8, #-536870900 @ 0xe000000c │ │ │ │ subeq lr, fp, #323584 @ 0x4f000 │ │ │ │ - b 0xa67688 │ │ │ │ + b 0xa677c8 │ │ │ │ andsmi r0, sp, r3, lsl #4 │ │ │ │ - b 0x14d3fbc │ │ │ │ + b 0x14d40fc │ │ │ │ ldrbeq r0, [r3, sl, asr #21] │ │ │ │ - bleq 0x3bda88 │ │ │ │ + bleq 0x3bdbc8 │ │ │ │ rsbeq r9, fp, r9, lsl #6 │ │ │ │ movwls r4, #30277 @ 0x7645 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ biceq lr, r0, #3072 @ 0xc00 │ │ │ │ stmdbvs fp, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ - blls 0x3b2f40 │ │ │ │ + blls 0x3b3080 │ │ │ │ stmdavs r2!, {r4, r8, sl, ip, sp}^ │ │ │ │ - bne 0xff9e92cc │ │ │ │ + bne 0xff9e940c │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ - bl 0x1d2fd8 │ │ │ │ + bl 0x1d3118 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdals r5, {r4, sl, ip, sp} │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf854404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r7, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7274649 │ │ │ │ - shsaxmi pc, r2, r5 @ │ │ │ │ + @ instruction: 0x4632feb5 │ │ │ │ stmdb r5, {r3, r4, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #12 │ │ │ │ strls r9, [r2], -r7, lsl #28 │ │ │ │ stmdbhi r4, {r0, r1, r2, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7279b04 │ │ │ │ - blls 0x2c2c14 │ │ │ │ + blls 0x2c2ad4 │ │ │ │ tsteq r2, r5, asr #18 │ │ │ │ bicle r4, sl, fp, asr r5 │ │ │ │ stmdbvs fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrsbthi pc, [r4], -sp @ │ │ │ │ stmdble r8, {r0, r4, r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r6, asr #8 │ │ │ │ stmia r6!, {r8, sp}^ │ │ │ │ - bl 0xfea83328 │ │ │ │ + bl 0xfea83468 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -248560,22 +248642,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4960 │ │ │ │ + b 0x14d4aa0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14a98c │ │ │ │ + bl 0x14aacc │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mrc2 7, 1, pc, cr4, cr3, {4} │ │ │ │ + ldc2 7, cr15, [r4, #588] @ 0x24c │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248589,22 +248671,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d49d4 │ │ │ │ + b 0x14d4b14 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ac00 │ │ │ │ + bl 0x14ad40 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mcr2 7, 5, pc, cr4, cr3, {4} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248618,22 +248700,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4a48 │ │ │ │ + b 0x14d4b88 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ac74 │ │ │ │ + bl 0x14adb4 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mcr2 7, 3, pc, cr14, cr3, {4} @ │ │ │ │ + stc2l 7, cr15, [lr, #588] @ 0x24c │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248647,29 +248729,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4abc │ │ │ │ + b 0x14d4bfc │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x33950c │ │ │ │ + bl 0x33964c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c34fc │ │ │ │ + bl 0xfe9c363c │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248677,22 +248759,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4b34 │ │ │ │ + b 0x14d4c74 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ab60 │ │ │ │ + bl 0x14aca0 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr0, cr3, {4} @ │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248706,22 +248788,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ba8 │ │ │ │ + b 0x14d4ce8 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14add4 │ │ │ │ + bl 0x14af14 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrc2 7, 7, pc, cr12, cr3, {4} │ │ │ │ + mrc2 7, 2, pc, cr12, cr3, {4} │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248735,22 +248817,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4c1c │ │ │ │ + b 0x14d4d5c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ae48 │ │ │ │ + bl 0x14af88 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mcr2 7, 6, pc, cr6, cr3, {4} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr3, {4} @ │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248764,29 +248846,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4c90 │ │ │ │ + b 0x14d4dd0 │ │ │ │ ldrmi r0, [r2], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf7934652 │ │ │ │ - stmib r7!, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib r7!, {r0, r1, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [r9, #258]! @ 0x102 │ │ │ │ adcmi sp, r6, #-2147483587 @ 0x8000003d │ │ │ │ - bl 0x3396e0 │ │ │ │ + bl 0x339820 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c36d0 │ │ │ │ + bl 0xfe9c3810 │ │ │ │ addsmi r0, r6, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -248794,22 +248876,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4d08 │ │ │ │ + b 0x14d4e48 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14ad34 │ │ │ │ + bl 0x14ae74 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - blx 0xff940fdc │ │ │ │ + blx 0x114111c │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248823,22 +248905,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4d7c │ │ │ │ + b 0x14d4ebc │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14afa8 │ │ │ │ + bl 0x14b0e8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0x741052 │ │ │ │ + blx 0x1f41190 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248852,22 +248934,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4df0 │ │ │ │ + b 0x14d4f30 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b01c │ │ │ │ + bl 0x14b15c │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xc1256 │ │ │ │ + blx 0x18c1396 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248881,22 +248963,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4e64 │ │ │ │ + b 0x14d4fa4 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b090 │ │ │ │ + bl 0x14b1d0 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - mrrc2 7, 9, pc, r8, cr2 @ │ │ │ │ + blx 0xfef4140a │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248910,22 +248992,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4ed8 │ │ │ │ + b 0x14d5018 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b104 │ │ │ │ + bl 0x14b244 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xfe8c133e │ │ │ │ + blx 0xc147c │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248939,22 +249021,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4f4c │ │ │ │ + b 0x14d508c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b178 │ │ │ │ + bl 0x14b2b8 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ strbmi r0, [r9], -r4, lsl #22 │ │ │ │ - blx 0xfff413b2 │ │ │ │ + blx 0x17414f2 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248968,22 +249050,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4fc0 │ │ │ │ + b 0x14d5100 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14afec │ │ │ │ + bl 0x14b12c │ │ │ │ @ instruction: 0xf9350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - ldc2 7, cr15, [r4], {50} @ 0x32 │ │ │ │ + blx 0xffe413e6 │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -248997,22 +249079,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5034 │ │ │ │ + b 0x14d5174 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - bl 0x14b060 │ │ │ │ + bl 0x14b1a0 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ strbmi r0, [r9], -r2, lsl #22 │ │ │ │ - @ instruction: 0xff5af733 │ │ │ │ + mrc2 7, 5, pc, cr10, cr3, {1} │ │ │ │ svceq 0x0002f827 │ │ │ │ mvnsle r4, sl, lsr #11 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249026,31 +249108,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d50a8 │ │ │ │ + b 0x14d51e8 │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e2c0 │ │ │ │ + beq 0x23e400 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf72fdced │ │ │ │ - strmi pc, [sl, #3303]! @ 0xce7 │ │ │ │ + strmi pc, [sl, #3143]! @ 0xc47 │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249063,31 +249145,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d513c │ │ │ │ + b 0x14d527c │ │ │ │ ldrmi r0, [r7], -r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x23e354 │ │ │ │ + beq 0x23e494 │ │ │ │ ldmdahi fp!, {r0, r1, r2, sp, lr, pc} │ │ │ │ @ instruction: 0xf04345aa │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf731dced │ │ │ │ - strmi pc, [sl, #3023]! @ 0xbcf │ │ │ │ + strmi pc, [sl, #2863]! @ 0xb2f │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ andle r4, r9, #180, 4 @ 0x4000000b │ │ │ │ movweq lr, #19208 @ 0x4b08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ @@ -249100,85 +249182,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d4fec │ │ │ │ + b 0x14d512c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1bfe60 │ │ │ │ + beq 0x1bffa0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c18bc │ │ │ │ + blne 0x1c19fc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x1dc14c6 │ │ │ │ - b 0x14d4e98 │ │ │ │ + blx 0xff5c1604 │ │ │ │ + b 0x14d4fd8 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783c14 │ │ │ │ + blne 0xff783d54 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5064 │ │ │ │ + b 0x14d51a4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x23fed8 │ │ │ │ + beq 0x240018 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2419b4 │ │ │ │ + blne 0x241af4 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0x10c153e │ │ │ │ - b 0x14d4f10 │ │ │ │ + blx 0xfe8c167c │ │ │ │ + b 0x14d5050 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff783c8c │ │ │ │ + blne 0xff783dcc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efac8 │ │ │ │ + b 0x14efc08 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1450f4 │ │ │ │ + bl 0x145234 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - @ instruction: 0x17c3fb57 │ │ │ │ + @ instruction: 0x17c3fab7 │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249193,23 +249275,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5160 │ │ │ │ + b 0x14d52a0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1bffd4 │ │ │ │ + beq 0x1c0114 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c1a30 │ │ │ │ + blne 0x1c1b70 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfef41638 │ │ │ │ + blx 0x741778 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249225,23 +249307,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d51e0 │ │ │ │ + b 0x14d5320 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240054 │ │ │ │ + beq 0x240194 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x241b30 │ │ │ │ + blne 0x241c70 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xfe1416b8 │ │ │ │ + @ instruction: 0xf9e0f735 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249257,25 +249339,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efc4c │ │ │ │ + b 0x14efd8c │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145278 │ │ │ │ + bl 0x1453b8 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r2, r0, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cd2100 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249292,98 +249374,98 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d52ec │ │ │ │ + b 0x14d542c │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c0160 │ │ │ │ + beq 0x1c02a0 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1bbc │ │ │ │ + bleq 0x1c1cfc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf9f6f735 │ │ │ │ + @ instruction: 0xf956f735 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d5198 │ │ │ │ + b 0x14d52d8 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c3f1c │ │ │ │ + blne 0xff9c405c │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d536c │ │ │ │ + b 0x14d54ac │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2401e0 │ │ │ │ + beq 0x240320 │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241cbc │ │ │ │ + bleq 0x241dfc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ - @ instruction: 0xf9e6f735 │ │ │ │ + @ instruction: 0xf946f735 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14d5218 │ │ │ │ + b 0x14d5358 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, ip, lsr r4 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - blne 0xff9c3f9c │ │ │ │ + blne 0xff9c40dc │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14efdd8 │ │ │ │ + b 0x14eff18 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145404 │ │ │ │ + bl 0x145544 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - blx 0xfed42484 │ │ │ │ + blx 0xfed42344 │ │ │ │ strmi pc, [r9, #128]! @ 0x80 │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04024 │ │ │ │ + bl 0xfea04164 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -249391,85 +249473,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d5478 │ │ │ │ + b 0x14d55b8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c02ec │ │ │ │ + beq 0x1c042c │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1d48 │ │ │ │ + bleq 0x1c1e88 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf92cf735 │ │ │ │ - b 0x14d5324 │ │ │ │ + @ instruction: 0xf88cf735 │ │ │ │ + b 0x14d5464 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff7840a0 │ │ │ │ + blne 0xff7841e0 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d54f0 │ │ │ │ + b 0x14d5630 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x240364 │ │ │ │ + beq 0x2404a4 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241e40 │ │ │ │ + bleq 0x241f80 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf8f8f735 │ │ │ │ - b 0x14d539c │ │ │ │ + @ instruction: 0xf858f735 │ │ │ │ + b 0x14d54dc │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r1, r0, fp, lsr r9 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0xff784118 │ │ │ │ + blne 0xff784258 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14eff54 │ │ │ │ + b 0x14f0094 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145580 │ │ │ │ + bl 0x1456c0 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ movwcs r0, #258 @ 0x102 │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf735a000 │ │ │ │ - bfine pc, r1, (invalid: 18:3) @ │ │ │ │ + @ instruction: 0x17c3f871 │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741884 @ 0x4000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -249484,23 +249566,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d55ec │ │ │ │ + b 0x14d572c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x1c0460 │ │ │ │ + beq 0x1c05a0 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c1ebc │ │ │ │ + bleq 0x1c1ffc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf872f735 │ │ │ │ + @ instruction: 0xffd2f734 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249516,23 +249598,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {222} @ 0xde │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14d566c │ │ │ │ + b 0x14d57ac │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d4634 │ │ │ │ - beq 0x2404e0 │ │ │ │ + beq 0x240620 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x241fbc │ │ │ │ + bleq 0x2420fc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf83af735 │ │ │ │ + @ instruction: 0xff9af734 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ adcmi sp, r6, #240, 2 @ 0x3c │ │ │ │ ldmdbne fp!, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249548,25 +249630,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14f00d8 │ │ │ │ + b 0x14f0218 │ │ │ │ strmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x4692463c │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x145704 │ │ │ │ + bl 0x145844 │ │ │ │ ldm r5!, {r2, r8, fp}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ - @ instruction: 0xf735a000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf734a000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r9, lsr #11 │ │ │ │ adcmi sp, r7, #1073741883 @ 0x4000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -249586,28 +249668,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d0f6c │ │ │ │ + b 0x14d10ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23eb78 │ │ │ │ - bleq 0x1c204c │ │ │ │ + bleq 0x23ecb8 │ │ │ │ + bleq 0x1c218c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2651] @ 0xfffff5a5 @ │ │ │ │ + ldrbmi pc, [sp, #-2491] @ 0xfffff645 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a3b4 │ │ │ │ + bl 0x37a4f4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c43a4 │ │ │ │ + bl 0xfe9c44e4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249618,28 +249700,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d0fec │ │ │ │ + b 0x14d112c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ebf8 │ │ │ │ - bleq 0x1c20cc │ │ │ │ + bleq 0x23ed38 │ │ │ │ + bleq 0x1c220c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3795] @ 0xfffff12d @ │ │ │ │ + ldrbmi pc, [sp, #-3635] @ 0xfffff1cd @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a434 │ │ │ │ + bl 0x37a574 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4424 │ │ │ │ + bl 0xfe9c4564 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249650,28 +249732,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d106c │ │ │ │ + b 0x14d11ac │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ec78 │ │ │ │ - bleq 0x2421cc │ │ │ │ + bleq 0x23edb8 │ │ │ │ + bleq 0x24230c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3739] @ 0xfffff165 @ │ │ │ │ + ldrbmi pc, [sp, #-3579] @ 0xfffff205 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a4b4 │ │ │ │ + bl 0x37a5f4 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c44a4 │ │ │ │ + bl 0xfe9c45e4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249679,33 +249761,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb10c │ │ │ │ + blx 0x18eb24c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155a08 │ │ │ │ + bl 0x155b48 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3927] @ 0xfffff0a9 @ │ │ │ │ + ldrbmi pc, [r5, #-3767] @ 0xfffff149 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a53c │ │ │ │ + bl 0x37a67c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c452c │ │ │ │ + bl 0xfe9c466c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249716,28 +249798,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1174 │ │ │ │ + b 0x14d12b4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ed80 │ │ │ │ - bleq 0x1c2254 │ │ │ │ + bleq 0x23eec0 │ │ │ │ + bleq 0x1c2394 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2391] @ 0xfffff6a9 @ │ │ │ │ + ldrbmi pc, [sp, #-2231] @ 0xfffff749 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a5bc │ │ │ │ + bl 0x37a6fc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c45ac │ │ │ │ + bl 0xfe9c46ec │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249748,28 +249830,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d11f4 │ │ │ │ + b 0x14d1334 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ee00 │ │ │ │ - bleq 0x1c22d4 │ │ │ │ + bleq 0x23ef40 │ │ │ │ + bleq 0x1c2414 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2331] @ 0xfffff6e5 @ │ │ │ │ + ldrbmi pc, [sp, #-2171] @ 0xfffff785 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a63c │ │ │ │ + bl 0x37a77c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c462c │ │ │ │ + bl 0xfe9c476c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249780,28 +249862,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1274 │ │ │ │ + b 0x14d13b4 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ee80 │ │ │ │ - bleq 0x1c2354 │ │ │ │ + bleq 0x23efc0 │ │ │ │ + bleq 0x1c2494 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - ldrbmi pc, [sp, #-3475] @ 0xfffff26d @ │ │ │ │ + ldrbmi pc, [sp, #-3315] @ 0xfffff30d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a6bc │ │ │ │ + bl 0x37a7fc │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c46ac │ │ │ │ + bl 0xfe9c47ec │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249812,28 +249894,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d12f4 │ │ │ │ + b 0x14d1434 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23ef00 │ │ │ │ - bleq 0x242454 │ │ │ │ + bleq 0x23f040 │ │ │ │ + bleq 0x242594 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - ldrbmi pc, [sp, #-3543] @ 0xfffff229 @ │ │ │ │ + ldrbmi pc, [sp, #-3383] @ 0xfffff2c9 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a73c │ │ │ │ + bl 0x37a87c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c472c │ │ │ │ + bl 0xfe9c486c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249841,33 +249923,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb394 │ │ │ │ + blx 0x18eb4d4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155c90 │ │ │ │ + bl 0x155dd0 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - ldrbmi pc, [r5, #-3793] @ 0xfffff12f @ │ │ │ │ + ldrbmi pc, [r5, #-3633] @ 0xfffff1cf @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37a7c4 │ │ │ │ + bl 0x37a904 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c47b4 │ │ │ │ + bl 0xfe9c48f4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -249878,28 +249960,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d13fc │ │ │ │ + b 0x14d153c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f008 │ │ │ │ - bleq 0x1c24dc │ │ │ │ + bleq 0x23f148 │ │ │ │ + bleq 0x1c261c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2071] @ 0xfffff7e9 @ │ │ │ │ + @ instruction: 0xf71f1f02 │ │ │ │ + ldrbmi pc, [sp, #-3959] @ 0xfffff089 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a844 │ │ │ │ + bl 0x37a984 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4834 │ │ │ │ + bl 0xfe9c4974 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249910,28 +249992,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d147c │ │ │ │ + b 0x14d15bc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f088 │ │ │ │ - bleq 0x1c255c │ │ │ │ + bleq 0x23f1c8 │ │ │ │ + bleq 0x1c269c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-3621] @ 0xfffff1db @ │ │ │ │ + ldrbmi pc, [sp, #-3461] @ 0xfffff27b @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a8c4 │ │ │ │ + bl 0x37aa04 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c48b4 │ │ │ │ + bl 0xfe9c49f4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249942,28 +250024,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d14fc │ │ │ │ + b 0x14d163c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f108 │ │ │ │ - bleq 0x1c25dc │ │ │ │ + bleq 0x23f248 │ │ │ │ + bleq 0x1c271c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf7201f02 │ │ │ │ - ldrbmi pc, [sp, #-2179] @ 0xfffff77d @ │ │ │ │ + @ instruction: 0xf71f1f02 │ │ │ │ + ldrbmi pc, [sp, #-4067] @ 0xfffff01d @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a944 │ │ │ │ + bl 0x37aa84 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4934 │ │ │ │ + bl 0xfe9c4a74 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -249974,28 +250056,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d157c │ │ │ │ + b 0x14d16bc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x23f188 │ │ │ │ - bleq 0x2426dc │ │ │ │ + bleq 0x23f2c8 │ │ │ │ + bleq 0x24281c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7201f04 │ │ │ │ - ldrbmi pc, [sp, #-3087] @ 0xfffff3f1 @ │ │ │ │ + ldrbmi pc, [sp, #-2927] @ 0xfffff491 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37a9c4 │ │ │ │ + bl 0x37ab04 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c49b4 │ │ │ │ + bl 0xfe9c4af4 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250003,33 +250085,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18eb61c │ │ │ │ + blx 0x18eb75c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x155f18 │ │ │ │ + bl 0x156058 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf720b000 │ │ │ │ - ldrbmi pc, [r5, #-3151] @ 0xfffff3b1 @ │ │ │ │ + ldrbmi pc, [r5, #-2991] @ 0xfffff451 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37aa4c │ │ │ │ + bl 0x37ab8c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4a3c │ │ │ │ + bl 0xfe9c4b7c │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250044,32 +250126,32 @@ │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ strls fp, [r1, -lr, lsl #30] │ │ │ │ movwls r0, #4323 @ 0x10e3 │ │ │ │ - bl 0x16b294 │ │ │ │ + bl 0x16b3d4 │ │ │ │ @ instruction: 0xf8350903 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf71f4608 │ │ │ │ - @ instruction: 0xf3c0ffbb │ │ │ │ - b 0x11c52e0 │ │ │ │ + vmov.f32 d31, #-3.375 @ 0xc0580000 │ │ │ │ + b 0x11c5420 │ │ │ │ vld2. {d3-d6}, [r0], r4 │ │ │ │ addslt r4, fp, #0, 4 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ strmi fp, [r3], -r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ - bl 0x33aaec │ │ │ │ + bl 0x33ac2c │ │ │ │ andcs r0, r0, r3, lsl #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04adc │ │ │ │ + bl 0xfea04c1c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250080,35 +250162,35 @@ │ │ │ │ ldrmi fp, [fp], r3, lsl #1 │ │ │ │ strmi r4, [lr], -r1, lsl #13 │ │ │ │ stcls 15, cr1, [ip, #-92] @ 0xffffffa4 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d1b24 │ │ │ │ + b 0x14d1c64 │ │ │ │ svclt 0x000e08c8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4331 @ 0x10eb │ │ │ │ - blls 0x14c344 │ │ │ │ - beq 0x1ff338 │ │ │ │ - blne 0x242890 │ │ │ │ + blls 0x14c484 │ │ │ │ + beq 0x1ff478 │ │ │ │ + blne 0x2429d0 │ │ │ │ @ instruction: 0xf857465a │ │ │ │ strmi r4, [r8], -r4, lsl #30 │ │ │ │ - blx 0xec23c6 │ │ │ │ + blx 0xfe6c2504 │ │ │ │ andmi pc, r0, #32 │ │ │ │ strbvc lr, [r4], #2626 @ 0xa42 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r4], -r8, lsl #31 │ │ │ │ @ instruction: 0xf8454556 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #2817] @ 0xb01 │ │ │ │ - bl 0x37ab88 │ │ │ │ + bl 0x37acc8 │ │ │ │ andcs r0, r0, r3, lsl #10 │ │ │ │ stmia r5!, {r8, sp}^ │ │ │ │ - bl 0xfea44b78 │ │ │ │ + bl 0xfea44cb8 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250119,37 +250201,37 @@ │ │ │ │ strmi fp, [r7], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4618 │ │ │ │ @ instruction: 0xf6c70a00 │ │ │ │ @ instruction: 0x460c7af0 │ │ │ │ @ instruction: 0xf1a29d10 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ strls r0, [r5, -r0, lsl #16] │ │ │ │ - blx 0xfe28313a │ │ │ │ + blx 0xfe28327a │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf10b2d02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1bd0 │ │ │ │ + b 0x14d1d10 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -fp, ror #1 │ │ │ │ streq pc, [r8, #-423] @ 0xfffffe59 │ │ │ │ - blcc 0x1fef10 │ │ │ │ + blcc 0x1ff050 │ │ │ │ stmdbeq r3, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ ldm r4!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf7204619 │ │ │ │ - @ instruction: 0xf021fb61 │ │ │ │ + @ instruction: 0xf021fac1 │ │ │ │ strmi r4, [r0, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #124928 @ 0x1e800 │ │ │ │ - b 0x11f44a8 │ │ │ │ + b 0x11f45e8 │ │ │ │ strbmi r7, [ip, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blcc 0x1fef88 │ │ │ │ + blcc 0x1ff0c8 │ │ │ │ ldrmi r9, [fp, #3845] @ 0xf05 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r3, #3034] @ 0xbda │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250164,22 +250246,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1874 │ │ │ │ + b 0x14d19b4 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2954 │ │ │ │ + bleq 0x1c2a94 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - strbmi pc, [sp, #-2707] @ 0xfffff56d @ │ │ │ │ + strbmi pc, [sp, #-2547] @ 0xfffff60d @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250196,22 +250278,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d18f4 │ │ │ │ + b 0x14d1a34 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242a54 │ │ │ │ + bleq 0x242b94 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - strbmi pc, [sp, #-2775] @ 0xfffff529 @ │ │ │ │ + strbmi pc, [sp, #-2615] @ 0xfffff5c9 @ │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250225,34 +250307,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18eb994 │ │ │ │ + blx 0x18ebad4 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156290 │ │ │ │ + bl 0x1563d0 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf71fb000 │ │ │ │ - @ instruction: 0xf846fbd1 │ │ │ │ + @ instruction: 0xf846fb31 │ │ │ │ @ instruction: 0xf0210f08 │ │ │ │ ldrbmi r4, [r5, #-256] @ 0xffffff00 │ │ │ │ mvnsle r6, r1, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04db8 │ │ │ │ + bl 0xfea04ef8 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250263,31 +250345,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1a00 │ │ │ │ + b 0x14d1b40 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2ae0 │ │ │ │ + bleq 0x1c2c20 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf71f1f02 │ │ │ │ - vld2. {d15,d17}, [r0]! │ │ │ │ + vld2.8 {d15,d17}, [r0 :128]! │ │ │ │ @ instruction: 0xf5b34300 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea04e44 │ │ │ │ + bl 0xfea04f84 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250298,31 +250380,31 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1a8c │ │ │ │ + b 0x14d1bcc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242bec │ │ │ │ + bleq 0x242d2c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf71f1f04 │ │ │ │ - @ instruction: 0xf020fa0b │ │ │ │ + @ instruction: 0xf020f96b │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00884fff │ │ │ │ strbmi r4, [sp, #-1539] @ 0xfffff9fd │ │ │ │ svccc 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ - bl 0x33aee0 │ │ │ │ + bl 0x33b020 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c4ed0 │ │ │ │ + bl 0xfe9c5010 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250331,41 +250413,41 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sl], r5, lsl #1 │ │ │ │ @ instruction: 0xf1a2460d │ │ │ │ @ instruction: 0xf1a00708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ stcls 8, cr0, [lr], {-0} │ │ │ │ - blx 0xfe24348a │ │ │ │ + blx 0xfe2435ca │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10b2c02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14d1b20 │ │ │ │ + b 0x14d1c60 │ │ │ │ svclt 0x00140bcb │ │ │ │ ldrbmi r0, [fp], -r3, ror #1 │ │ │ │ @ instruction: 0xf6c72400 │ │ │ │ stmib sp, {r4, r5, r6, r7, sl, ip, sp, lr}^ │ │ │ │ - bl 0x153738 │ │ │ │ + bl 0x153878 │ │ │ │ strmi r0, [r3], r3, lsl #18 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfff427c0 │ │ │ │ + blx 0x1742900 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8464580 │ │ │ │ - bl 0x1e08770 │ │ │ │ + bl 0x1e088b0 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [sp, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ ldrbmi r9, [r8], -r2, lsl #22 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r7, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x795f7c │ │ │ │ + bne 0x7960bc │ │ │ │ ldmle sl!, {r0, r1, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -250376,22 +250458,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1bc4 │ │ │ │ + b 0x14d1d04 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1c2ca4 │ │ │ │ + bleq 0x1c2de4 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7341f02 │ │ │ │ - blx 0xfed431e0 │ │ │ │ + blx 0xfed430a0 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250410,22 +250492,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1c4c │ │ │ │ + b 0x14d1d8c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x242dac │ │ │ │ + bleq 0x242eec │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7341f04 │ │ │ │ - blx 0xfed43218 │ │ │ │ + blx 0xfed430d8 │ │ │ │ strbmi pc, [sp, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ andeq pc, r0, r0, asr #3 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250441,36 +250523,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebcf4 │ │ │ │ + blx 0x18ebe34 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1565f0 │ │ │ │ + bl 0x156730 │ │ │ │ ldmib r7!, {r2, r9, fp}^ │ │ │ │ ldm r5!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf734b000 │ │ │ │ - blx 0xfed43388 │ │ │ │ + blx 0xfed43248 │ │ │ │ ldrbmi pc, [r5, #-128] @ 0xffffff80 @ │ │ │ │ subsne lr, r0, pc, asr #20 │ │ │ │ movweq pc, #448 @ 0x1c0 @ │ │ │ │ svccc 0x0008f846 │ │ │ │ mvnle r6, r3, ror r0 │ │ │ │ stmdble r8, {r5, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, ip, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05120 │ │ │ │ + bl 0xfea05260 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -250481,30 +250563,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1d68 │ │ │ │ + b 0x14d1ea8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c2e48 │ │ │ │ + blne 0x1c2f88 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7340f02 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea051a8 │ │ │ │ + bl 0xfea052e8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250515,30 +250597,30 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1df0 │ │ │ │ + b 0x14d1f30 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x242f50 │ │ │ │ + blne 0x243090 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ - @ instruction: 0xf7340f04 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7330f04 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ stmdble r8, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05230 │ │ │ │ + bl 0xfea05370 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250546,27 +250628,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ebe98 │ │ │ │ + blx 0x18ebfd8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156794 │ │ │ │ + bl 0x1568d4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ - @ instruction: 0xf734b000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf733b000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f846 │ │ │ │ rsbsvs r4, r0, r5, asr r5 │ │ │ │ strmi sp, [r0, #493]! @ 0x1ed │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250586,22 +250668,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1f0c │ │ │ │ + b 0x14d204c │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c2fec │ │ │ │ + blne 0x1c312c │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7330f02 │ │ │ │ - strbmi pc, [sp, #-4057] @ 0xfffff027 @ │ │ │ │ + strbmi pc, [sp, #-3897] @ 0xfffff0c7 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250618,22 +250700,22 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d1f8c │ │ │ │ + b 0x14d20cc │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2430ec │ │ │ │ + blne 0x24322c │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7330f04 │ │ │ │ - strbmi pc, [sp, #-4001] @ 0xfffff05f @ │ │ │ │ + strbmi pc, [sp, #-3841] @ 0xfffff0ff @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcmi sp, r7, #-2147483588 @ 0x8000003c │ │ │ │ strbmi sp, [r4], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250647,27 +250729,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - blx 0x18ec02c │ │ │ │ + blx 0x18ec16c │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156928 │ │ │ │ + bl 0x156a68 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r7!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf733b000 │ │ │ │ - @ instruction: 0x17c3ffb5 │ │ │ │ + bfine pc, r5, (invalid: 30:3) @ │ │ │ │ svccc 0x0008f846 │ │ │ │ rsbsvs r4, r3, r5, asr r5 │ │ │ │ strmi sp, [r0, #497]! @ 0x1f1 │ │ │ │ strbmi sp, [ip], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #39844 @ 0x9ba4 │ │ │ │ @@ -250685,32 +250767,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2098 │ │ │ │ + b 0x14d21d8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3178 │ │ │ │ + blne 0x1c32b8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf82b454d │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea054e0 │ │ │ │ + bl 0xfea05620 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250721,32 +250803,32 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2128 │ │ │ │ + b 0x14d2268 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243288 │ │ │ │ + blne 0x2433c8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ @ instruction: 0xf84b454d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ andle r4, r8, #188, 4 @ 0xc000000b │ │ │ │ andcs r4, r0, r4, asr #8 │ │ │ │ stmia r4!, {r8, sp}^ │ │ │ │ - bl 0xfea05570 │ │ │ │ + bl 0xfea056b0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250754,30 +250836,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec5d8 │ │ │ │ + blx 0x18ec718 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156ad8 │ │ │ │ + bl 0x156c18 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svceq 0x0008f847 │ │ │ │ rsbsvs r4, r8, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-487] @ 0xfffffe19 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -250797,24 +250879,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ rsclt r0, r7, #2048 @ 0x800 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d2258 │ │ │ │ + b 0x14d2398 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1c3338 │ │ │ │ + blne 0x1c3478 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf3c10f02 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf733000e │ │ │ │ - strbmi pc, [sp, #-3631] @ 0xfffff1d1 @ │ │ │ │ + strbmi pc, [sp, #-3471] @ 0xfffff271 @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0002f82b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250831,24 +250913,24 @@ │ │ │ │ strmi r9, [r0], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ rsclt r0, r7, #4, 22 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d22e0 │ │ │ │ + b 0x14d2420 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [ip], -r4, ror #1 │ │ │ │ stmdbeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x243440 │ │ │ │ + blne 0x243580 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf0210f04 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7334000 │ │ │ │ - strbmi pc, [sp, #-3571] @ 0xfffff20d @ │ │ │ │ + strbmi pc, [sp, #-3411] @ 0xfffff2ad @ │ │ │ │ rscvc lr, r0, pc, asr #20 │ │ │ │ svceq 0x0004f84b │ │ │ │ adcsmi sp, ip, #-2147483589 @ 0x8000003b │ │ │ │ strbmi sp, [r4], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ movweq lr, #35748 @ 0x8ba4 │ │ │ │ @@ -250862,30 +250944,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460c469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec788 │ │ │ │ + blx 0x18ec8c8 │ │ │ │ vmlal.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x156c88 │ │ │ │ + bl 0x156dc8 │ │ │ │ @ instruction: 0xf8560a05 │ │ │ │ ldmib r4, {r3, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ strcc fp, [r8], #-0 │ │ │ │ @ instruction: 0xf0236871 │ │ │ │ @ instruction: 0xf0214300 │ │ │ │ @ instruction: 0xf7334100 │ │ │ │ - strbne pc, [r3, r1, lsl #28] @ │ │ │ │ + strbne pc, [r3, r1, ror #26] @ │ │ │ │ svccc 0x0008f847 │ │ │ │ rsbsvs r4, fp, r4, asr r5 │ │ │ │ strbmi sp, [r5, #-491] @ 0xfffffe15 │ │ │ │ strbmi sp, [sp], #-520 @ 0xfffffdf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ movweq lr, #39845 @ 0x9ba5 │ │ │ │ @@ -250903,28 +250985,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2400 │ │ │ │ + b 0x14d2540 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24000c │ │ │ │ - bleq 0x1c34e0 │ │ │ │ + bleq 0x24014c │ │ │ │ + bleq 0x1c3620 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ - @ instruction: 0xf7331f02 │ │ │ │ - ldrbmi pc, [sp, #-2159] @ 0xfffff791 @ │ │ │ │ + @ instruction: 0xf7321f02 │ │ │ │ + ldrbmi pc, [sp, #-4047] @ 0xfffff031 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b848 │ │ │ │ + bl 0x37b988 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5838 │ │ │ │ + bl 0xfe9c5978 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250935,28 +251017,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2480 │ │ │ │ + b 0x14d25c0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24008c │ │ │ │ - bleq 0x2435e0 │ │ │ │ + bleq 0x2401cc │ │ │ │ + bleq 0x243720 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ - @ instruction: 0xf7331f04 │ │ │ │ - ldrbmi pc, [sp, #-2159] @ 0xfffff791 @ │ │ │ │ + @ instruction: 0xf7321f04 │ │ │ │ + ldrbmi pc, [sp, #-4047] @ 0xfffff031 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b8c8 │ │ │ │ + bl 0x37ba08 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c58b8 │ │ │ │ + bl 0xfe9c59f8 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -250964,33 +251046,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec520 │ │ │ │ + blx 0x18ec660 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156e1c │ │ │ │ + bl 0x156f5c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - @ instruction: 0xf733b000 │ │ │ │ - ldrbmi pc, [r5, #-2123] @ 0xfffff7b5 @ │ │ │ │ + @ instruction: 0xf732b000 │ │ │ │ + ldrbmi pc, [r5, #-4011] @ 0xfffff055 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37b950 │ │ │ │ + bl 0x37ba90 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5940 │ │ │ │ + bl 0xfe9c5a80 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251001,28 +251083,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2588 │ │ │ │ + b 0x14d26c8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240194 │ │ │ │ - bleq 0x1c3668 │ │ │ │ + bleq 0x2402d4 │ │ │ │ + bleq 0x1c37a8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-4027] @ 0xfffff045 @ │ │ │ │ + ldrbmi pc, [sp, #-3867] @ 0xfffff0e5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37b9d0 │ │ │ │ + bl 0x37bb10 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c59c0 │ │ │ │ + bl 0xfe9c5b00 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251033,28 +251115,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2608 │ │ │ │ + b 0x14d2748 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240214 │ │ │ │ - bleq 0x243768 │ │ │ │ + bleq 0x240354 │ │ │ │ + bleq 0x2438a8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-4027] @ 0xfffff045 @ │ │ │ │ + ldrbmi pc, [sp, #-3867] @ 0xfffff0e5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37ba50 │ │ │ │ + bl 0x37bb90 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5a40 │ │ │ │ + bl 0xfe9c5b80 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251062,33 +251144,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec6a8 │ │ │ │ + blx 0x18ec7e8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x156fa4 │ │ │ │ + bl 0x1570e4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-4071] @ 0xfffff019 @ │ │ │ │ + ldrbmi pc, [r5, #-3911] @ 0xfffff0b9 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bad8 │ │ │ │ + bl 0x37bc18 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5ac8 │ │ │ │ + bl 0xfe9c5c08 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251099,28 +251181,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2710 │ │ │ │ + b 0x14d2850 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24031c │ │ │ │ - bleq 0x1c37f0 │ │ │ │ + bleq 0x24045c │ │ │ │ + bleq 0x1c3930 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3819] @ 0xfffff115 @ │ │ │ │ + ldrbmi pc, [sp, #-3659] @ 0xfffff1b5 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bb58 │ │ │ │ + bl 0x37bc98 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5b48 │ │ │ │ + bl 0xfe9c5c88 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251131,28 +251213,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2790 │ │ │ │ + b 0x14d28d0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x24039c │ │ │ │ - bleq 0x2438f0 │ │ │ │ + bleq 0x2404dc │ │ │ │ + bleq 0x243a30 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3819] @ 0xfffff115 @ │ │ │ │ + ldrbmi pc, [sp, #-3659] @ 0xfffff1b5 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bbd8 │ │ │ │ + bl 0x37bd18 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5bc8 │ │ │ │ + bl 0xfe9c5d08 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251160,33 +251242,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec830 │ │ │ │ + blx 0x18ec970 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15712c │ │ │ │ + bl 0x15726c │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3803] @ 0xfffff125 @ │ │ │ │ + ldrbmi pc, [r5, #-3643] @ 0xfffff1c5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bc60 │ │ │ │ + bl 0x37bda0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5c50 │ │ │ │ + bl 0xfe9c5d90 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251197,28 +251279,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ mcrne 14, 4, r1, cr7, cr6, {4} │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2898 │ │ │ │ + b 0x14d29d8 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x2404a4 │ │ │ │ - bleq 0x1c3978 │ │ │ │ + bleq 0x2405e4 │ │ │ │ + bleq 0x1c3ab8 │ │ │ │ @ instruction: 0xf8364652 │ │ │ │ @ instruction: 0xf7321f02 │ │ │ │ - ldrbmi pc, [sp, #-3639] @ 0xfffff1c9 @ │ │ │ │ + ldrbmi pc, [sp, #-3479] @ 0xfffff269 @ │ │ │ │ svceq 0x0002f827 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bce0 │ │ │ │ + bl 0x37be20 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5cd0 │ │ │ │ + bl 0xfe9c5e10 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251229,28 +251311,28 @@ │ │ │ │ strmi r9, [r1], sl, lsl #24 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ svcne 0x00071f16 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d2918 │ │ │ │ + b 0x14d2a58 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ - bleq 0x240524 │ │ │ │ - bleq 0x243a78 │ │ │ │ + bleq 0x240664 │ │ │ │ + bleq 0x243bb8 │ │ │ │ @ instruction: 0xf8564652 │ │ │ │ @ instruction: 0xf7321f04 │ │ │ │ - ldrbmi pc, [sp, #-3639] @ 0xfffff1c9 @ │ │ │ │ + ldrbmi pc, [sp, #-3479] @ 0xfffff269 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ strmi sp, [r0, #500]! @ 0x1f4 │ │ │ │ - bl 0x37bd60 │ │ │ │ + bl 0x37bea0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5d50 │ │ │ │ + bl 0xfe9c5e90 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -251258,33 +251340,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0x460d469b │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - blx 0x18ec9b8 │ │ │ │ + blx 0x18ecaf8 │ │ │ │ vmlal.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x1572b4 │ │ │ │ + bl 0x1573f4 │ │ │ │ ldm r5!, {r2, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf732b000 │ │ │ │ - ldrbmi pc, [r5, #-3703] @ 0xfffff189 @ │ │ │ │ + ldrbmi pc, [r5, #-3543] @ 0xfffff229 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ strmi sp, [r0, #499]! @ 0x1f3 │ │ │ │ - bl 0x37bde8 │ │ │ │ + bl 0x37bf28 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5dd8 │ │ │ │ + bl 0xfe9c5f18 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251295,50 +251377,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d3620 │ │ │ │ + b 0x14d3760 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d448 │ │ │ │ + blls 0x14d588 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13da78 │ │ │ │ + blcs 0x13dbb8 │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [r5], -r8 @ │ │ │ │ - stc2l 7, cr15, [ip, #120]! @ 0x78 │ │ │ │ + stc2l 7, cr15, [ip, #-120] @ 0xffffff88 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - @ instruction: 0xf9b2f71e │ │ │ │ + @ instruction: 0xf912f71e │ │ │ │ @ instruction: 0xf8279b00 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ @ instruction: 0xf836d01f │ │ │ │ strtmi r8, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x1c3b34 │ │ │ │ - mcr2 7, 4, pc, cr12, cr5, {1} @ │ │ │ │ + bleq 0x1c3c74 │ │ │ │ + stc2l 7, cr15, [ip, #212]! @ 0xd4 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - strmi pc, [r1], -r7, lsl #29 │ │ │ │ + strmi pc, [r1], -r7, ror #27 │ │ │ │ movweq pc, #58315 @ 0xe3cb @ │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stceq 3, cr15, [lr], {193} @ 0xc1 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf44f9b00 │ │ │ │ @ instruction: 0xf8274080 │ │ │ │ addsmi r0, sp, #2, 30 │ │ │ │ - blls 0x17a214 │ │ │ │ + blls 0x17a354 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5eb0 │ │ │ │ + bl 0xfe9c5ff0 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251349,50 +251431,50 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d36f8 │ │ │ │ + b 0x14d3838 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d720 │ │ │ │ + blls 0x14d860 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13db50 │ │ │ │ + blcs 0x13dc90 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - @ instruction: 0xf94cf71f │ │ │ │ + @ instruction: 0xf8acf71f │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf9caf71e │ │ │ │ + @ instruction: 0xf92af71e │ │ │ │ @ instruction: 0xf8479b00 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243c8c │ │ │ │ - mrc2 7, 1, pc, cr8, cr5, {1} │ │ │ │ + bleq 0x243dcc │ │ │ │ + ldc2 7, cr15, [r8, #212] @ 0xd4 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfe33 │ │ │ │ + @ instruction: 0xf02bfd93 │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d7 │ │ │ │ bicsle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b00 │ │ │ │ @ instruction: 0xf8474080 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x17a2ec │ │ │ │ + blls 0x17a42c │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c5f88 │ │ │ │ + bl 0xfe9c60c8 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -251403,45 +251485,45 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000c1e96 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d37d0 │ │ │ │ + b 0x14d3910 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ - blls 0x14d5f8 │ │ │ │ + blls 0x14d738 │ │ │ │ movwls r1, #2251 @ 0x8cb │ │ │ │ - blcs 0x13dc3c │ │ │ │ + blcs 0x13dd7c │ │ │ │ @ instruction: 0xf5bcbf08 │ │ │ │ strdle r4, [sl], -r8 @ │ │ │ │ - ldc2 7, cr15, [r4, #-120] @ 0xffffff88 │ │ │ │ + ldc2l 7, cr15, [r4], #-120 @ 0xffffff88 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - @ instruction: 0xf8daf71e │ │ │ │ + @ instruction: 0xf83af71e │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7284180 │ │ │ │ - blls 0x144424 │ │ │ │ + blls 0x1442e4 │ │ │ │ svceq 0x0002f827 │ │ │ │ mulsle pc, sp, r2 @ │ │ │ │ svchi 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7350b02 │ │ │ │ - strtmi pc, [r1], -pc, lsr #27 │ │ │ │ + strtmi pc, [r1], -pc, lsl #26 │ │ │ │ strbmi r4, [r0], -r3, lsl #13 │ │ │ │ - stc2 7, cr15, [sl, #212]! @ 0xd4 │ │ │ │ + stc2 7, cr15, [sl, #-212] @ 0xffffff2c │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strtmi r0, [r2], -lr, lsl #6 │ │ │ │ vmov.i32 q10, #-1744830464 @ 0x98000000 │ │ │ │ @ instruction: 0xf5b30c0e │ │ │ │ ldrshle r4, [r2, #248] @ 0xf8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ - blls 0x13a394 │ │ │ │ + blls 0x13a4d4 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ svceq 0x0002f827 │ │ │ │ @ instruction: 0xd1df429d │ │ │ │ ldrmi r9, [r9, #2817] @ 0xb01 │ │ │ │ ldrbmi sp, [r3], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -251460,189 +251542,189 @@ │ │ │ │ ldrmi fp, [ip], -r5, lsl #1 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ svcls 0x000e1f16 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14d38b4 │ │ │ │ + b 0x14d39f4 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ movwls r0, #12539 @ 0x30fb │ │ │ │ vsubw.s8 q9, q2, d0 │ │ │ │ movwls r0, #9024 @ 0x2340 │ │ │ │ - blls 0x1cd8e4 │ │ │ │ + blls 0x1cda24 │ │ │ │ movwls r1, #6347 @ 0x18cb │ │ │ │ - blcs 0x13dd24 │ │ │ │ + blcs 0x13de64 │ │ │ │ @ instruction: 0xf1bcbf08 │ │ │ │ strdle r4, [r9], -pc @ │ │ │ │ - @ instruction: 0xf86af71f │ │ │ │ + @ instruction: 0xffcaf71e │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf71e9802 │ │ │ │ - strtmi pc, [r2], -r9, ror #17 │ │ │ │ + strtmi pc, [r2], -r9, asr #16 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - @ instruction: 0xf9faf728 │ │ │ │ + @ instruction: 0xf95af728 │ │ │ │ @ instruction: 0xf8479b01 │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ @ instruction: 0xf856d01f │ │ │ │ strtmi r8, [r1], -r4, lsl #30 │ │ │ │ - bleq 0x243e58 │ │ │ │ - ldc2l 7, cr15, [r2, #-212] @ 0xffffff2c │ │ │ │ + bleq 0x243f98 │ │ │ │ + ldc2 7, cr15, [r2], #212 @ 0xd4 │ │ │ │ strmi r4, [r3], r1, lsr #12 │ │ │ │ @ instruction: 0xf7354640 │ │ │ │ - @ instruction: 0xf02bfd4d │ │ │ │ + @ instruction: 0xf02bfcad │ │ │ │ strmi r4, [r1], -r0, lsl #6 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @ instruction: 0xf1bcd1d3 │ │ │ │ bicsle r0, r5, r0, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ @ instruction: 0xf847507f │ │ │ │ addsmi r0, sp, #4, 30 │ │ │ │ - blls 0x1fa4b8 │ │ │ │ + blls 0x1fa5f8 │ │ │ │ stmdble r8, {r0, r3, r4, r7, r8, sl, lr} │ │ │ │ andcs r4, r0, r3, asr r4 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9c6154 │ │ │ │ + bl 0xfe9c6294 │ │ │ │ ldrmi r0, [r1, #522] @ 0x20a │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cd7dc │ │ │ │ + blx 0x18cd91c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x1176d4 │ │ │ │ + bl 0x117814 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - ldc2 7, cr15, [r2], #-120 @ 0xffffff88 │ │ │ │ + blx 0xfe5c3b6e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824fff5 │ │ │ │ + @ instruction: 0xf824ff55 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e1d0 │ │ │ │ + blne 0xc4e310 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cda64 │ │ │ │ + blx 0x18cdba4 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11775c │ │ │ │ + bl 0x11789c │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xffbaf71e │ │ │ │ + @ instruction: 0xff1af71e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ffb9 │ │ │ │ + @ instruction: 0xf844ff19 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e258 │ │ │ │ + blne 0xc4e398 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ - blx 0x18cd8ec │ │ │ │ + blx 0x18cda2c │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x1177e4 │ │ │ │ + bl 0x117924 │ │ │ │ @ instruction: 0xf8b40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ - blx 0xfebc3b3e │ │ │ │ + blx 0x3c3c7e │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf824ff71 │ │ │ │ + @ instruction: 0xf824fed1 │ │ │ │ ldrbmi r0, [r4, #-2818] @ 0xfffff4fe │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e2e0 │ │ │ │ + blne 0xc4e420 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r9, [r8], sl, lsl #26 │ │ │ │ svcne 0x000f4604 │ │ │ │ - blx 0x18cdb74 │ │ │ │ + blx 0x18cdcb4 │ │ │ │ @ instruction: 0xf3c5f985 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x11786c │ │ │ │ + bl 0x1179ac │ │ │ │ @ instruction: 0xf8d40a05 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ - @ instruction: 0xff32f71e │ │ │ │ + mrc2 7, 4, pc, cr2, cr14, {0} │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf71d4658 │ │ │ │ - @ instruction: 0xf844ffb1 │ │ │ │ + @ instruction: 0xf844ff11 │ │ │ │ ldrbmi r0, [r4, #-2820] @ 0xfffff4fc │ │ │ │ strmi sp, [r9, #493]! @ 0x1ed │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xc4e368 │ │ │ │ + blne 0xc4e4a8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2403] @ 0x963 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -251653,25 +251735,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d33b8 │ │ │ │ + b 0x14d34f8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340bc4 │ │ │ │ + beq 0x340d04 │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [sl], #136 @ 0x88 │ │ │ │ - bleq 0x1c406c │ │ │ │ + mrrc2 7, 2, pc, sl, cr2 @ │ │ │ │ + bleq 0x1c41ac │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251686,25 +251768,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d343c │ │ │ │ + b 0x14d357c │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x340c48 │ │ │ │ + beq 0x340d88 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2l 7, cr15, [lr, #144] @ 0x90 │ │ │ │ - bleq 0x244170 │ │ │ │ + stc2 7, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ + bleq 0x2442b0 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251722,24 +251804,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0900 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d34cc │ │ │ │ + b 0x14d360c │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x280cd4 │ │ │ │ + beq 0x280e14 │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c0814 │ │ │ │ + blls 0x1c0954 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - cdp2 7, 4, cr15, cr14, cr4, {1} │ │ │ │ + stc2 7, cr15, [lr, #144]! @ 0x90 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -251755,25 +251837,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3550 │ │ │ │ + b 0x14d3690 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x340d5c │ │ │ │ + beq 0x340e9c │ │ │ │ movwcs r8, #2082 @ 0x822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffaef724 │ │ │ │ - bleq 0x1c4204 │ │ │ │ + @ instruction: 0xff0ef724 │ │ │ │ + bleq 0x1c4344 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251789,25 +251871,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d35d8 │ │ │ │ + b 0x14d3718 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xffbc3e82 │ │ │ │ - bleq 0x1c428c │ │ │ │ + blx 0x13c3fc2 │ │ │ │ + bleq 0x1c43cc │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251823,25 +251905,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ svcne 0x000f4604 │ │ │ │ stcls 15, cr1, [sl, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3660 │ │ │ │ + b 0x14d37a0 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [ip], #144 @ 0x90 │ │ │ │ - bleq 0x244394 │ │ │ │ + ldc2 7, cr15, [ip], {36} @ 0x24 │ │ │ │ + bleq 0x2444d4 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251859,30 +251941,30 @@ │ │ │ │ @ instruction: 0xf1a20508 │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9e0e0900 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3af0 │ │ │ │ + b 0x14d3c30 │ │ │ │ svclt 0x001408c8 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - beq 0x2c0ef8 │ │ │ │ + beq 0x2c1038 │ │ │ │ svceq 0x0008f855 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ - blls 0x1c0a3c │ │ │ │ + blls 0x1c0b7c │ │ │ │ ldmib r7!, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1012302 │ │ │ │ @ instruction: 0xf7244100 │ │ │ │ - stmia r4!, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r4!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r4, #-258] @ 0xfffffefe │ │ │ │ ldrmi sp, [r0, #492]! @ 0x1ec │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xe8e728 │ │ │ │ + blne 0xe8e868 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2467] @ 0x9a3 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -251894,25 +251976,25 @@ │ │ │ │ ldrmi fp, [sl], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr15, cr4, {0} │ │ │ │ stcls 14, cr1, [sl, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d377c │ │ │ │ + b 0x14d38bc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbeq r5, {r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi r2!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr4, {1} │ │ │ │ - bleq 0x1c4430 │ │ │ │ + ldc2l 7, cr15, [r8, #144]! @ 0x90 │ │ │ │ + bleq 0x1c4570 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -251927,25 +252009,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3800 │ │ │ │ + b 0x14d3940 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x34100c │ │ │ │ + beq 0x34114c │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xff6c40a8 │ │ │ │ - bleq 0x1c44b4 │ │ │ │ + blx 0xec41e8 │ │ │ │ + bleq 0x1c45f4 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251960,25 +252042,25 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ svcne 0x000e4604 │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3884 │ │ │ │ + b 0x14d39c4 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcne 0x001546b8 │ │ │ │ - beq 0x341090 │ │ │ │ + beq 0x3411d0 │ │ │ │ movwcs r6, #10274 @ 0x2822 │ │ │ │ svcne 0x0004f855 │ │ │ │ svceq 0x0004f856 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfebc4136 │ │ │ │ - bleq 0x2445b8 │ │ │ │ + blx 0x3c4276 │ │ │ │ + bleq 0x2446f8 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ @@ -251996,24 +252078,24 @@ │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ @ instruction: 0x9d0e0902 │ │ │ │ @ instruction: 0xf885fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1082d02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14d3914 │ │ │ │ + b 0x14d3a54 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r5], -sp, ror #1 │ │ │ │ - beq 0x28111c │ │ │ │ + beq 0x28125c │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ - blls 0x1c0c5c │ │ │ │ + blls 0x1c0d9c │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ - stc2 7, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ + blx 0xfe3c4306 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ stmdble r7, {r3, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r3, r5, r8, r9, fp, ip}^ │ │ │ │ stmdbne r3!, {r1, r8}^ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -252029,62 +252111,62 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ cdpne 6, 8, cr4, cr14, cr4, {0} │ │ │ │ rsclt r9, pc, #640 @ 0x280 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14d3998 │ │ │ │ + b 0x14d3ad8 │ │ │ │ svclt 0x001407c7 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ mrcne 6, 4, r4, cr5, cr8, {5} │ │ │ │ - beq 0x3411a4 │ │ │ │ + beq 0x3412e4 │ │ │ │ movwcs r8, #10274 @ 0x2822 │ │ │ │ svcne 0x0002f835 │ │ │ │ svceq 0x0002f836 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [sl, #144] @ 0x90 │ │ │ │ - bleq 0x1c464c │ │ │ │ + stc2l 7, cr15, [sl], #144 @ 0x90 │ │ │ │ + bleq 0x1c478c │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ stmdble r8, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, r4, #168, 22 @ 0x2a000 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, pc, #10682368 @ 0xa30000 │ │ │ │ strdlt sp, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d1600 │ │ │ │ + blx 0x18d1740 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f6268 │ │ │ │ - b 0x14ca11c │ │ │ │ - b 0x14cf49c │ │ │ │ + b 0x14f63a8 │ │ │ │ + b 0x14ca25c │ │ │ │ + b 0x14cf5dc │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c8810 │ │ │ │ + b 0x14c8950 │ │ │ │ @ instruction: 0x46070c5e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ subeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andspl pc, r6, r0, lsr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf83e2200 │ │ │ │ andcc r3, r1, #2048 @ 0x800 │ │ │ │ - blx 0x5d70a2 │ │ │ │ + blx 0x5d71e2 │ │ │ │ @ instruction: 0xf821f305 │ │ │ │ vldmiale r6!, {d19} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252095,37 +252177,37 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ - blx 0x18d16a4 │ │ │ │ + blx 0x18d17e4 │ │ │ │ svclt 0x0018fc83 │ │ │ │ @ instruction: 0xf10c3401 │ │ │ │ addlt r0, r3, r1, lsl #24 │ │ │ │ - b 0x14f630c │ │ │ │ - b 0x14ca1c0 │ │ │ │ - b 0x14cf540 │ │ │ │ + b 0x14f644c │ │ │ │ + b 0x14ca300 │ │ │ │ + b 0x14cf680 │ │ │ │ svclt 0x00120ccc │ │ │ │ @ instruction: 0x46674677 │ │ │ │ svccs 0x001046e6 │ │ │ │ svclt 0x00a84688 │ │ │ │ usatmi r2, #2, r0, lsl #14 │ │ │ │ @ instruction: 0x468346b9 │ │ │ │ - b 0x14c89b4 │ │ │ │ + b 0x14c8af4 │ │ │ │ @ instruction: 0x46070c9e │ │ │ │ strmi r2, [ip], -r0, lsl #12 │ │ │ │ addeq lr, r3, r2, lsl #22 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ eorpl pc, r6, r0, asr r8 @ │ │ │ │ @ instruction: 0x46c64639 │ │ │ │ @ instruction: 0xf85e2200 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blx 0x257146 │ │ │ │ + blx 0x257286 │ │ │ │ @ instruction: 0xf841f303 │ │ │ │ vldmiale r6!, {d19-d20} │ │ │ │ strbmi r4, [r8], #1062 @ 0x426 │ │ │ │ strbmi r4, [r6, #-1103]! @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf8ddd3ec │ │ │ │ ldrbmi lr, [r2, #4]! │ │ │ │ ldrbmi sp, [lr], #2312 @ 0x908 │ │ │ │ @@ -252144,38 +252226,38 @@ │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ sbcseq r0, r2, r0, lsl #16 │ │ │ │ vaddw.u8 , , d1 │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ @ instruction: 0x23a3ea4f │ │ │ │ tstcc r1, r2, lsl pc │ │ │ │ @ instruction: 0x46164611 │ │ │ │ - bleq 0xff20109c │ │ │ │ + bleq 0xff2011dc │ │ │ │ sbceq fp, lr, r8, lsl pc │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ shadd16mi fp, r1, r8 │ │ │ │ ldmdbcs r0, {r9, sp} │ │ │ │ - beq 0xff6c10b0 │ │ │ │ + beq 0xff6c11f0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ stmiaeq sp, {r1, r8, ip, pc}^ │ │ │ │ ldmne r8!, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x3577dc │ │ │ │ + bl 0x35791c │ │ │ │ @ instruction: 0xf8590103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ strmi r9, [r8], r1, lsl #22 │ │ │ │ ldmib r4, {r2, r3, r4, r7, fp, ip}^ │ │ │ │ andcc r1, r8, r0, lsl #22 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr12, {0} │ │ │ │ @ instruction: 0xf04f3408 │ │ │ │ ldrbmi r0, [r5, #-3073]! @ 0xfffff3ff │ │ │ │ vqrdmulh.s d15, d8, d1 │ │ │ │ movwcc pc, #47878 @ 0xbb06 @ │ │ │ │ - blne 0x2c5640 │ │ │ │ + blne 0x2c5780 │ │ │ │ stcne 8, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf840445b │ │ │ │ stclle 12, cr3, [sl], #16 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strtmi r9, [r8], #2818 @ 0xb02 │ │ │ │ ldrbmi r4, [r0, #1050] @ 0x41a │ │ │ │ ldmib sp, {r2, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @@ -252192,35 +252274,35 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ tstls r0, lr, lsl #24 │ │ │ │ vmov.i32 d20, #-922746880 @ 0xc9000000 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3424 │ │ │ │ - b 0x14cfab4 │ │ │ │ + b 0x14d3564 │ │ │ │ + b 0x14cfbf4 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a478 │ │ │ │ + bl 0x18a5b8 │ │ │ │ svclt 0x00a80a44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf044 │ │ │ │ + b 0x14cf184 │ │ │ │ stmib sp, {r0, r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x14e7450 │ │ │ │ + b 0x14e7590 │ │ │ │ @ instruction: 0x46160458 │ │ │ │ stmdbls r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x0c02eb03 │ │ │ │ andlt pc, r2, sl, lsr r8 @ │ │ │ │ stmne sp, {r3, r4, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf83c2100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - bl 0x1c4940 │ │ │ │ - blx 0x8972a2 │ │ │ │ + bl 0x1c4a80 │ │ │ │ + blx 0x8973e2 │ │ │ │ @ instruction: 0xf8208e0b │ │ │ │ vldmiale r4!, {d30} │ │ │ │ strtmi r9, [r6], #-2305 @ 0xfffff6ff │ │ │ │ strmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252236,35 +252318,35 @@ │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ strmi fp, [sl], r5, lsl #1 │ │ │ │ stcls 6, cr4, [lr], {134} @ 0x86 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d34d4 │ │ │ │ - b 0x14cfb64 │ │ │ │ + b 0x14d3614 │ │ │ │ + b 0x14cfca4 │ │ │ │ svclt 0x001505c5 │ │ │ │ ssatmi r0, #9, fp, asr #1 │ │ │ │ @ instruction: 0x462b4698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe2414f0 │ │ │ │ + bleq 0xfe241630 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8930 │ │ │ │ + b 0x14c8a70 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6908 │ │ │ │ + b 0x14e6a48 │ │ │ │ stmib sp, {r3, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf85b3502 │ │ │ │ - bl 0x39e904 │ │ │ │ - blls 0x107d08 │ │ │ │ + bl 0x39ea44 │ │ │ │ + blls 0x107e48 │ │ │ │ andcs r1, r0, #3735552 @ 0x390000 │ │ │ │ - bl 0x1d83d0 │ │ │ │ + bl 0x1d8510 │ │ │ │ @ instruction: 0xf85c0c00 │ │ │ │ andcc r3, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x244a70 │ │ │ │ - blx 0x317372 │ │ │ │ + blvs 0x244bb0 │ │ │ │ + blx 0x3174b2 │ │ │ │ @ instruction: 0xf8413306 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [r8], #-1486 @ 0xfffffa32 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, sp, #8388608 @ 0x800000 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252294,81 +252376,81 @@ │ │ │ │ movwne lr, #35277 @ 0x89cd │ │ │ │ andscs fp, r0, r8, lsr #31 │ │ │ │ rsceq r4, r0, r2, lsl #13 │ │ │ │ andsge pc, ip, sp, asr #17 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ ldrtmi r9, [lr], r5 │ │ │ │ stmiaeq r8, {r8, r9, sl, sp}^ │ │ │ │ - blls 0x26a9c8 │ │ │ │ + blls 0x26ab08 │ │ │ │ streq lr, [r7, #-2827] @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28d128 │ │ │ │ + blls 0x28d268 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x1cd12c │ │ │ │ + blls 0x1cd26c │ │ │ │ andmi pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x14111c │ │ │ │ + bcc 0x14125c │ │ │ │ ldmib r5, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x212a0e │ │ │ │ + blx 0x212b4e │ │ │ │ strcc r2, [r8, #-522] @ 0xfffffdf6 │ │ │ │ - bcc 0x245880 │ │ │ │ + bcc 0x2459c0 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2823 @ 0xfffff4f9 │ │ │ │ - blls 0x217a94 │ │ │ │ + blls 0x217bd4 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movwne lr, #35293 @ 0x89dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ stmdble r8, {r0, r1, r3, r7, r9, lr} │ │ │ │ strcs r4, [r0], #-1097 @ 0xfffffbb7 │ │ │ │ stmia r1!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe957e3c │ │ │ │ + bl 0xfe957f7c │ │ │ │ addsmi r0, r3, #-1879048192 @ 0x90000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ stcls 0, cr11, [lr], {133} @ 0x85 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3670 │ │ │ │ - b 0x14cfd00 │ │ │ │ + b 0x14d37b0 │ │ │ │ + b 0x14cfe40 │ │ │ │ andls r0, r3, r0, asr #1 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r8], r0, lsl #13 │ │ │ │ @ instruction: 0xf1b84603 │ │ │ │ - bl 0x18a6c4 │ │ │ │ + bl 0x18a804 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14cf290 │ │ │ │ + b 0x14cf3d0 │ │ │ │ @ instruction: 0x46160953 │ │ │ │ ldrbeq lr, [r8], #-2639 @ 0xfffff5b1 │ │ │ │ movwhi lr, #6605 @ 0x19cd │ │ │ │ - bl 0x3ad6a0 │ │ │ │ + bl 0x3ad7e0 │ │ │ │ @ instruction: 0xf83b0c02 │ │ │ │ popne {r1, pc} │ │ │ │ vmlaeq.f64 d14, d2, d3 │ │ │ │ @ instruction: 0xf83c2000 │ │ │ │ andcc r1, r1, r2, lsl #22 │ │ │ │ - blcc 0x1c4bb0 │ │ │ │ - blx 0x5574ce │ │ │ │ - bl 0xfea02ee0 │ │ │ │ + blcc 0x1c4cf0 │ │ │ │ + blx 0x55760e │ │ │ │ + bl 0xfea03020 │ │ │ │ @ instruction: 0xf8250301 │ │ │ │ vldmiale r2!, {d19} │ │ │ │ strtmi r9, [r6], #-2817 @ 0xfffff4ff │ │ │ │ ldrmi r4, [sl], #-1457 @ 0xfffffa4f │ │ │ │ ldmib sp, {r2, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252384,36 +252466,36 @@ │ │ │ │ strmi r4, [sl], r7, lsl #12 │ │ │ │ @ instruction: 0xf04fb085 │ │ │ │ stcls 14, cr0, [lr], {-0} │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14d3724 │ │ │ │ - b 0x14cfdb4 │ │ │ │ + b 0x14d3864 │ │ │ │ + b 0x14cfef4 │ │ │ │ svclt 0x001500c0 │ │ │ │ pkhtbmi r0, r0, fp, asr #1 │ │ │ │ @ instruction: 0x46034698 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ - bleq 0xfe241740 │ │ │ │ + bleq 0xfe241880 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14c8b80 │ │ │ │ + b 0x14c8cc0 │ │ │ │ @ instruction: 0xf8cd0993 │ │ │ │ - b 0x14e6b58 │ │ │ │ + b 0x14e6c98 │ │ │ │ @ instruction: 0xf04f0498 │ │ │ │ stmib sp, {fp}^ │ │ │ │ - blls 0x112b5c │ │ │ │ + blls 0x112c9c │ │ │ │ streq lr, [lr, #-2826] @ 0xfffff4f6 │ │ │ │ andvs pc, lr, fp, asr r8 @ │ │ │ │ andeq lr, lr, r7, lsl #22 │ │ │ │ @ instruction: 0x0c0eeb03 │ │ │ │ @ instruction: 0xf85c2100 │ │ │ │ tstcc r1, r4, lsl #22 │ │ │ │ - blcs 0x244cc4 │ │ │ │ - blx 0x2975a6 │ │ │ │ + blcs 0x244e04 │ │ │ │ + blx 0x2976e6 │ │ │ │ @ instruction: 0xf8403312 │ │ │ │ vldmiale r4!, {d19-d20} │ │ │ │ strtmi r9, [r0], #2817 @ 0xb01 │ │ │ │ ldrmi r4, [lr], #1480 @ 0x5c8 │ │ │ │ ldmib sp, {r0, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ addsmi r3, r8, #2 │ │ │ │ ldrtmi sp, [fp], #-2311 @ 0xfffff6f9 │ │ │ │ @@ -252427,55 +252509,55 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, fp, r1, lsl #13 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ rsclt r1, r3, #4, 6 @ 0x10000000 │ │ │ │ sbcseq r3, sp, r1, lsl #6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - b 0x14d17d4 │ │ │ │ + b 0x14d1914 │ │ │ │ svclt 0x001324a4 │ │ │ │ strtmi r3, [fp], -r1, lsl #6 │ │ │ │ sbcseq r4, r8, r8, lsr #12 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x4603bf18 │ │ │ │ - b 0x14d1824 │ │ │ │ + b 0x14d1964 │ │ │ │ svclt 0x00a80bd0 │ │ │ │ @ instruction: 0xf8cd2310 │ │ │ │ @ instruction: 0x469ab01c │ │ │ │ @ instruction: 0xf8cd00e3 │ │ │ │ @ instruction: 0x464ca018 │ │ │ │ ldrbeq lr, [sl, pc, asr #20] │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #153092096 @ 0x9200000 │ │ │ │ - blls 0x1eb814 │ │ │ │ + blls 0x1eb954 │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ ldmne r9, {r0, r9, ip, pc} │ │ │ │ - bl 0x1ed828 │ │ │ │ - bl 0x389c20 │ │ │ │ + bl 0x1ed968 │ │ │ │ + bl 0x389d60 │ │ │ │ @ instruction: 0xf85a0301 │ │ │ │ @ instruction: 0xf8d31001 │ │ │ │ strmi r8, [lr], r4 │ │ │ │ ldmne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1032300 │ │ │ │ strcc r0, [r8, #-2305] @ 0xfffff6ff │ │ │ │ - blcc 0x14138c │ │ │ │ + blcc 0x1414cc │ │ │ │ ldmib ip, {r3, r9, sl, ip, sp}^ │ │ │ │ cpsid a │ │ │ │ - blx 0x1c9c62 │ │ │ │ - blx 0x4c3466 │ │ │ │ - blx 0xfe9cf476 │ │ │ │ - bne 0xff115884 │ │ │ │ - bl 0x1957db8 │ │ │ │ + blx 0x1c9da2 │ │ │ │ + blx 0x4c35a6 │ │ │ │ + blx 0xfe9cf5b6 │ │ │ │ + bne 0xff1159c4 │ │ │ │ + bl 0x1957ef8 │ │ │ │ movwcs r0, #4354 @ 0x1102 │ │ │ │ @ instruction: 0xf845454f │ │ │ │ @ instruction: 0xf8450c08 │ │ │ │ stclle 12, cr1, [r4], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrtmi r9, [r9], #2822 @ 0xb06 │ │ │ │ - blls 0x2d7cd4 │ │ │ │ + blls 0x2d7e14 │ │ │ │ bicle r4, sl, #641728512 @ 0x26400000 │ │ │ │ streq lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ addmi r4, r5, #168820736 @ 0xa100000 │ │ │ │ strtmi sp, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #39840 @ 0x9ba0 │ │ │ │ @@ -252488,40 +252570,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cf8c4 │ │ │ │ - blcs 0x1c4ed4 │ │ │ │ + blx 0x18cfa04 │ │ │ │ + blcs 0x1c5014 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14ed900 │ │ │ │ + b 0x14eda40 │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1ed914 │ │ │ │ + bl 0x1eda54 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c4dfc │ │ │ │ + bleq 0x1c4f3c │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71e3401 │ │ │ │ - adcmi pc, r7, #3686400 @ 0x384000 │ │ │ │ - bleq 0x1c4db4 │ │ │ │ - blls 0x1be0f4 │ │ │ │ + adcmi pc, r7, #1064960 @ 0x104000 │ │ │ │ + bleq 0x1c4ef4 │ │ │ │ + blls 0x1be234 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252535,40 +252617,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cf980 │ │ │ │ - blcs 0x1c4f90 │ │ │ │ + blx 0x18cfac0 │ │ │ │ + blcs 0x1c50d0 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ ldmdaeq pc!, {r0, r8, r9, ip, pc}^ @ │ │ │ │ movwls r0, #10355 @ 0x2873 │ │ │ │ - b 0x14ed9bc │ │ │ │ + b 0x14edafc │ │ │ │ strcs r0, [r0], #-1352 @ 0xfffffab8 │ │ │ │ andsvs pc, r8, r3, lsr r8 @ │ │ │ │ - bl 0x1ed9d0 │ │ │ │ + bl 0x1edb10 │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x1c4eb8 │ │ │ │ + bleq 0x1c4ff8 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #8448 @ 0x2100 │ │ │ │ - bleq 0x1c4e70 │ │ │ │ - blls 0x1be1b0 │ │ │ │ + adcmi pc, r7, #132096 @ 0x20400 │ │ │ │ + bleq 0x1c4fb0 │ │ │ │ + blls 0x1be2f0 │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252582,40 +252664,40 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ - blx 0x18cfa3c │ │ │ │ - blcs 0x1c504c │ │ │ │ + blx 0x18cfb7c │ │ │ │ + blcs 0x1c518c │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcseq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r7], -r7, asr #12 │ │ │ │ svccs 0x00104646 │ │ │ │ stmdavs r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ ldmeq pc!, {r0, r8, r9, ip, pc} @ │ │ │ │ movwls r0, #10419 @ 0x28b3 │ │ │ │ - b 0x14eda78 │ │ │ │ + b 0x14edbb8 │ │ │ │ strcs r0, [r0], #-1416 @ 0xfffffa78 │ │ │ │ eorvs pc, r8, r3, asr r8 @ │ │ │ │ - bl 0x1eda8c │ │ │ │ + bl 0x1edbcc │ │ │ │ ldrbmi r0, [r5], #-2821 @ 0xfffff4fb │ │ │ │ - bleq 0x244ff4 │ │ │ │ + bleq 0x245134 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf71d3401 │ │ │ │ - adcmi pc, r7, #572 @ 0x23c │ │ │ │ - bleq 0x244fac │ │ │ │ - blls 0x1be26c │ │ │ │ + adcmi pc, r7, #3824 @ 0xef0 │ │ │ │ + bleq 0x2450ec │ │ │ │ + blls 0x1be3ac │ │ │ │ ldrmi r4, [r8, #1208] @ 0x4b8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrmi r6, [r0, #2052]! @ 0x804 │ │ │ │ ldrbmi sp, [r6], #-2312 @ 0xfffff6f8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ movweq lr, #43942 @ 0xaba6 │ │ │ │ @@ -252627,55 +252709,55 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x143028 │ │ │ │ + bleq 0x143168 │ │ │ │ tstls r6, r4, lsl ip │ │ │ │ vaddl.u8 , d4, d3 │ │ │ │ rsclt r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d3b08 │ │ │ │ - b 0x14d0198 │ │ │ │ + b 0x14d3c48 │ │ │ │ + b 0x14d02d8 │ │ │ │ andls r0, r7, #207618048 @ 0xc600000 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x14cab5c │ │ │ │ + b 0x14cac9c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x22bb48 │ │ │ │ + blls 0x22bc88 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ stmiane r2!, {r8, sl, sp}^ │ │ │ │ ldrmi r9, [sl], #-2823 @ 0xfffff4f9 │ │ │ │ - bl 0x1edb5c │ │ │ │ - blls 0x1c8f58 │ │ │ │ + bl 0x1edc9c │ │ │ │ + blls 0x1c9098 │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf71da000 │ │ │ │ - stclne 15, cr15, [fp], #-692 @ 0xfffffd4c │ │ │ │ + stclne 15, cr15, [fp], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ andcs r4, r0, pc, asr r4 │ │ │ │ stmia r7!, {r8, sp}^ │ │ │ │ - bl 0xfeac7394 │ │ │ │ + bl 0xfeac74d4 │ │ │ │ addsmi r0, lr, #738197504 @ 0x2c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -252685,40 +252767,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d33d8 │ │ │ │ - b 0x14d0268 │ │ │ │ + b 0x14d3518 │ │ │ │ + b 0x14d03a8 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x1907f8 │ │ │ │ - b 0x14c7d0c │ │ │ │ + bl 0x190938 │ │ │ │ + b 0x14c7e4c │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16cc10 │ │ │ │ + bls 0x16cd50 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab06c │ │ │ │ + bls 0x1ab1ac │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2809 @ 0xfffff507 │ │ │ │ + strcc pc, [r1], #-2649 @ 0xfffff5a7 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3771]! @ 0xebb │ │ │ │ - bleq 0x1c50cc │ │ │ │ + strmi pc, [r0, #3611]! @ 0xe1b │ │ │ │ + bleq 0x1c520c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252737,40 +252819,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d34a8 │ │ │ │ - b 0x14d0338 │ │ │ │ + b 0x14d35e8 │ │ │ │ + b 0x14d0478 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x1908c8 │ │ │ │ - b 0x14c7edc │ │ │ │ + bl 0x190a08 │ │ │ │ + b 0x14c801c │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16cce0 │ │ │ │ + bls 0x16ce20 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a317c │ │ │ │ + bls 0x1a32bc │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3677 @ 0xfffff1a3 │ │ │ │ + strcc pc, [r1], #-3517 @ 0xfffff243 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3675]! @ 0xe5b │ │ │ │ - bleq 0x24521c │ │ │ │ + strmi pc, [r0, #3515]! @ 0xdbb │ │ │ │ + bleq 0x24535c │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252789,40 +252871,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3578 │ │ │ │ - b 0x14d0408 │ │ │ │ + b 0x14d36b8 │ │ │ │ + b 0x14d0548 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmdaeq r7!, {r4, fp}^ │ │ │ │ - bl 0x190998 │ │ │ │ - b 0x14c7eac │ │ │ │ + bl 0x190ad8 │ │ │ │ + b 0x14c7fec │ │ │ │ movwls r0, #6232 @ 0x1858 │ │ │ │ - bls 0x16cdb0 │ │ │ │ + bls 0x16cef0 │ │ │ │ @ instruction: 0x96000073 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ab20c │ │ │ │ + bls 0x1ab34c │ │ │ │ @ instruction: 0x463e18d7 │ │ │ │ ldrbmi r8, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8364649 │ │ │ │ @ instruction: 0xf71d0b02 │ │ │ │ - strcc pc, [r1], #-2601 @ 0xfffff5d7 │ │ │ │ + strcc pc, [r1], #-2441 @ 0xfffff677 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3567]! @ 0xdef │ │ │ │ - bleq 0x1c526c │ │ │ │ + strmi pc, [r0, #3407]! @ 0xd4f │ │ │ │ + bleq 0x1c53ac │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252841,40 +252923,40 @@ │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r2], r7, lsl #1 │ │ │ │ ldcls 6, cr4, [r0], {155} @ 0x9b │ │ │ │ vaddw.u8 , q2, d2 │ │ │ │ rsclt r2, r5, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1052902 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d3648 │ │ │ │ - b 0x14d04d8 │ │ │ │ + b 0x14d3788 │ │ │ │ + b 0x14d0618 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ sbceq fp, lr, r5, lsl pc │ │ │ │ ldrtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1b8462e │ │ │ │ @ instruction: 0x96040f10 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ ldmeq r7!, {r4, fp} │ │ │ │ - bl 0x190a68 │ │ │ │ - b 0x14c807c │ │ │ │ + bl 0x190ba8 │ │ │ │ + b 0x14c81bc │ │ │ │ movwls r0, #6296 @ 0x1898 │ │ │ │ - bls 0x16ce80 │ │ │ │ + bls 0x16cfc0 │ │ │ │ @ instruction: 0x960000b3 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bls 0x1a331c │ │ │ │ + bls 0x1a345c │ │ │ │ ldmne r6, {r0, r3, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbmi r6, [sl], -pc, lsr #16 │ │ │ │ @ instruction: 0xf8564649 │ │ │ │ @ instruction: 0xf71d0b04 │ │ │ │ - strcc pc, [r1], #-3469 @ 0xfffff273 │ │ │ │ + strcc pc, [r1], #-3309 @ 0xfffff313 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf71c4638 │ │ │ │ - strmi pc, [r0, #3595]! @ 0xe0b │ │ │ │ - bleq 0x2453bc │ │ │ │ + strmi pc, [r0, #3435]! @ 0xd6b │ │ │ │ + bleq 0x2454fc │ │ │ │ cdpls 12, 0, cr13, cr0, cr14, {7} │ │ │ │ strbmi r9, [r6], #-2819 @ 0xfffff4fd │ │ │ │ bicsle r4, lr, #-536870903 @ 0xe0000009 │ │ │ │ strvs lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ streq lr, [r6, -sl, lsl #22] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -252891,50 +252973,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143448 │ │ │ │ + bleq 0x143588 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9530 │ │ │ │ + b 0x14c9670 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14edf60 │ │ │ │ + b 0x14ee0a0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5444 │ │ │ │ + bleq 0x1c5584 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2857]! @ 0xb29 │ │ │ │ - bleq 0x1c5414 │ │ │ │ - blls 0x27e744 │ │ │ │ + strmi pc, [r0, #2697]! @ 0xa89 │ │ │ │ + bleq 0x1c5554 │ │ │ │ + blls 0x27e884 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107398 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1074d8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -252945,50 +253027,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143520 │ │ │ │ + bleq 0x143660 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9708 │ │ │ │ + b 0x14c9848 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee038 │ │ │ │ + b 0x14ee178 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x24559c │ │ │ │ + bleq 0x2456dc │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #3027]! @ 0xbd3 │ │ │ │ - bleq 0x24556c │ │ │ │ - blls 0x27e81c │ │ │ │ + strmi pc, [r0, #2867]! @ 0xb33 │ │ │ │ + bleq 0x2456ac │ │ │ │ + blls 0x27e95c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107470 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x1075b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -252996,56 +253078,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1435ec │ │ │ │ - blls 0x76c0d8 │ │ │ │ + bleq 0x14372c │ │ │ │ + blls 0x76c218 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d18d4 │ │ │ │ + b 0x14d1a14 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d8fdc │ │ │ │ + b 0x14d911c │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46cabf18 │ │ │ │ @ instruction: 0xf1ba9307 │ │ │ │ - b 0x14cb130 │ │ │ │ + b 0x14cb270 │ │ │ │ svclt 0x00a801d9 │ │ │ │ - beq 0x543634 │ │ │ │ + beq 0x543774 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14eb920 │ │ │ │ + b 0x14eba60 │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e75d8 │ │ │ │ + blls 0x2e7718 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3cd89c │ │ │ │ - blls 0x398580 │ │ │ │ - blls 0x34d998 │ │ │ │ - blls 0x28d994 │ │ │ │ + blls 0x3cd9dc │ │ │ │ + blls 0x3986c0 │ │ │ │ + blls 0x34dad8 │ │ │ │ + blls 0x28dad4 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7232304 │ │ │ │ - @ instruction: 0xf108fc23 │ │ │ │ + @ instruction: 0xf108fb83 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33e900 │ │ │ │ + blls 0x33ea40 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253061,50 +253143,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1436f0 │ │ │ │ + bleq 0x143830 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c97d8 │ │ │ │ + b 0x14c9918 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee208 │ │ │ │ + b 0x14ee348 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c56ec │ │ │ │ + bleq 0x1c582c │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #3413]! @ 0xd55 │ │ │ │ - bleq 0x1c56bc │ │ │ │ - blls 0x27e9ec │ │ │ │ + strmi pc, [r0, #3253]! @ 0xcb5 │ │ │ │ + bleq 0x1c57fc │ │ │ │ + blls 0x27eb2c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107640 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107780 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253115,51 +253197,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1437c8 │ │ │ │ + bleq 0x143908 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c98b0 │ │ │ │ + b 0x14c99f0 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee2e0 │ │ │ │ + b 0x14ee420 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c57c4 │ │ │ │ + bleq 0x1c5904 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf721a000 │ │ │ │ - strmi pc, [r0, #2407]! @ 0x967 │ │ │ │ - bleq 0x1c5798 │ │ │ │ - blls 0x27eac0 │ │ │ │ + strmi pc, [r0, #2247]! @ 0x8c7 │ │ │ │ + bleq 0x1c58d8 │ │ │ │ + blls 0x27ec00 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x10771c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x10785c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253170,51 +253252,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x1438a4 │ │ │ │ + bleq 0x1439e4 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9a8c │ │ │ │ + b 0x14c9bcc │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee3bc │ │ │ │ + b 0x14ee4fc │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245920 │ │ │ │ + bleq 0x245a60 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2575]! @ 0xa0f │ │ │ │ - bleq 0x2458f4 │ │ │ │ - blls 0x27eb9c │ │ │ │ + strmi pc, [r0, #2415]! @ 0x96f │ │ │ │ + bleq 0x245a34 │ │ │ │ + blls 0x27ecdc │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x1077f8 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107938 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253222,64 +253304,64 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x143974 │ │ │ │ + bleq 0x143ab4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bls 0x76c064 │ │ │ │ + bls 0x76c1a4 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ smlabtcs r1, r2, r3, pc @ │ │ │ │ stmdbcs r2, {r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ movwvc lr, #43469 @ 0xa9cd │ │ │ │ - b 0x14f74b8 │ │ │ │ + b 0x14f75f8 │ │ │ │ strtmi r0, [r2], r1, asr #17 │ │ │ │ strtmi r4, [r0], r2, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ - b 0x14ca0bc │ │ │ │ + b 0x14ca1fc │ │ │ │ andls r0, r7, #216, 2 @ 0x36 │ │ │ │ - beq 0xff7c21c0 │ │ │ │ + beq 0xff7c2300 │ │ │ │ stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - blls 0x2e88bc │ │ │ │ + blls 0x2e89fc │ │ │ │ strbeq lr, [r9, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf04f9a09 │ │ │ │ stmiane fp!, {fp}^ │ │ │ │ - bls 0x3988e8 │ │ │ │ - bls 0x3cddf0 │ │ │ │ - bls 0x28de00 │ │ │ │ + bls 0x398a28 │ │ │ │ + bls 0x3cdf30 │ │ │ │ + bls 0x28df40 │ │ │ │ ldmib r3, {r0, r2, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib r4, {r2, r8, r9, sp}^ │ │ │ │ strcc r0, [r8], #-256 @ 0xffffff00 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - blx 0x18c5558 │ │ │ │ + @ instruction: 0xf9bef723 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r8], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ bicsle r4, r2, #641728512 @ 0x26400000 │ │ │ │ strhi lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ stmdble r8, {r2, r6, r8, sl, lr} │ │ │ │ andcs r4, r0, r0, ror #9 │ │ │ │ stmia r8!, {r8, sp}^ │ │ │ │ - bl 0xfeb07d04 │ │ │ │ + bl 0xfeb07e44 │ │ │ │ addsmi r0, ip, #12, 6 @ 0x30000000 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -253287,51 +253369,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143a78 │ │ │ │ + bleq 0x143bb8 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9b60 │ │ │ │ + b 0x14c9ca0 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee590 │ │ │ │ + b 0x14ee6d0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5a74 │ │ │ │ + bleq 0x1c5bb4 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2959]! @ 0xb8f │ │ │ │ - bleq 0x1c5a48 │ │ │ │ - blls 0x27ed70 │ │ │ │ + strmi pc, [r0, #2799]! @ 0xaef │ │ │ │ + bleq 0x1c5b88 │ │ │ │ + blls 0x27eeb0 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x1079cc │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107b0c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253342,50 +253424,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143b54 │ │ │ │ + bleq 0x143c94 │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9c3c │ │ │ │ + b 0x14c9d7c │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee66c │ │ │ │ + b 0x14ee7ac │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5b50 │ │ │ │ + bleq 0x1c5c90 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf720a000 │ │ │ │ - strmi pc, [r0, #4003]! @ 0xfa3 │ │ │ │ - bleq 0x1c5b20 │ │ │ │ - blls 0x27ee50 │ │ │ │ + strmi pc, [r0, #3843]! @ 0xf03 │ │ │ │ + bleq 0x1c5c60 │ │ │ │ + blls 0x27ef90 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107aa4 │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107be4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253396,50 +253478,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143c2c │ │ │ │ + bleq 0x143d6c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9e14 │ │ │ │ + b 0x14c9f54 │ │ │ │ andls r0, r5, #152, 16 @ 0x980000 │ │ │ │ - b 0x14ee744 │ │ │ │ + b 0x14ee884 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x245ca8 │ │ │ │ + bleq 0x245de8 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ - @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2125]! @ 0x84d │ │ │ │ - bleq 0x245c78 │ │ │ │ - blls 0x27ef28 │ │ │ │ + @ instruction: 0xf722a000 │ │ │ │ + strmi pc, [r0, #4013]! @ 0xfad │ │ │ │ + bleq 0x245db8 │ │ │ │ + blls 0x27f068 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107b7c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107cbc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253447,56 +253529,56 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [pc], -pc, lsl #1 │ │ │ │ - bleq 0x1c3cf8 │ │ │ │ - blls 0x76c7e4 │ │ │ │ + bleq 0x1c3e38 │ │ │ │ + blls 0x76c924 │ │ │ │ andls r9, r6, r8, lsl lr │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, ip, sp, pc}^ │ │ │ │ tstcc r1, sl, lsl #4 │ │ │ │ stmiaeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smlabtcs r1, r3, r3, pc @ │ │ │ │ - b 0x14d1fe0 │ │ │ │ + b 0x14d2120 │ │ │ │ svclt 0x001223a3 │ │ │ │ strbmi r3, [r2], r1, lsl #2 │ │ │ │ - b 0x14d96e8 │ │ │ │ + b 0x14d9828 │ │ │ │ svclt 0x001803c3 │ │ │ │ stmibeq r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00189307 │ │ │ │ @ instruction: 0xf8cd46ca │ │ │ │ @ instruction: 0xf1ba9030 │ │ │ │ - b 0x14cb83c │ │ │ │ + b 0x14cb97c │ │ │ │ svclt 0x00a803d9 │ │ │ │ - beq 0x543d40 │ │ │ │ + beq 0x543e80 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - b 0x14ec82c │ │ │ │ + b 0x14ec96c │ │ │ │ @ instruction: 0xf8cd0ada │ │ │ │ - blls 0x2e7ce4 │ │ │ │ + blls 0x2e7e24 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x3cdfa8 │ │ │ │ - blls 0x398c8c │ │ │ │ - blls 0x34e0a4 │ │ │ │ - blls 0x28e0a0 │ │ │ │ + blls 0x3ce0e8 │ │ │ │ + blls 0x398dcc │ │ │ │ + blls 0x34e1e4 │ │ │ │ + blls 0x28e1e0 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf7232304 │ │ │ │ - @ instruction: 0xf108f89d │ │ │ │ + @ instruction: 0xf7222304 │ │ │ │ + @ instruction: 0xf108fffd │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x33f00c │ │ │ │ + blls 0x33f14c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd980c │ │ │ │ strbmi ip, [r8, #24] │ │ │ │ strbtmi sp, [r1], #2312 @ 0x908 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r9, r8, lr │ │ │ │ @@ -253512,50 +253594,50 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ ldmdbls r5, {r1, r2, r8, ip, pc} │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bleq 0x143dfc │ │ │ │ + bleq 0x143f3c │ │ │ │ andcs pc, r1, r1, asr #7 │ │ │ │ stmdacs r2, {r1, r2, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0x21a1ea4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00159307 │ │ │ │ ldrtmi r0, [r0], r7, asr #1 │ │ │ │ @ instruction: 0x463746b8 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ andls r0, r4, #16, 16 @ 0x100000 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ - b 0x14c9ee4 │ │ │ │ + b 0x14ca024 │ │ │ │ andls r0, r5, #88, 16 @ 0x580000 │ │ │ │ - b 0x14ee914 │ │ │ │ + b 0x14eea54 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x1c5df8 │ │ │ │ + bleq 0x1c5f38 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf723a000 │ │ │ │ - strmi pc, [r0, #2511]! @ 0x9cf │ │ │ │ - bleq 0x1c5dc8 │ │ │ │ - blls 0x27f0f8 │ │ │ │ + strmi pc, [r0, #2351]! @ 0x92f │ │ │ │ + bleq 0x1c5f08 │ │ │ │ + blls 0x27f238 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7608 │ │ │ │ adcsmi fp, lr, #12 │ │ │ │ - ldrbmi sp, [pc], #-2312 @ 0x107d4c │ │ │ │ + ldrbmi sp, [pc], #-2312 @ 0x107e8c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ movweq lr, #48039 @ 0xbba7 │ │ │ │ ldmle r9!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -253568,96 +253650,96 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f79f0 │ │ │ │ + b 0x14f7b30 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f812 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20fff │ │ │ │ ldrbtcs r4, [pc], r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e1f4 │ │ │ │ + bl 0x23e334 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7881e8 │ │ │ │ + blne 0x788328 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9220 │ │ │ │ + b 0x14c9360 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c5ef4 │ │ │ │ + blvc 0x1c6034 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b43f80 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788268 │ │ │ │ + blne 0x7883a8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {5} │ │ │ │ smlabbcs r0, r9, r6, r4 │ │ │ │ svcne 0x002e1f18 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f7aec │ │ │ │ + b 0x14f7c2c │ │ │ │ ldrtmi r0, [ip], r4, asr #25 │ │ │ │ stmdaeq ip, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf852460c │ │ │ │ @ instruction: 0xf850eb04 │ │ │ │ - bl 0x5d7ac0 │ │ │ │ - bl 0x1208aec │ │ │ │ + bl 0x5d7c00 │ │ │ │ + bl 0x1208c2c │ │ │ │ @ instruction: 0xf1be0e04 │ │ │ │ svclt 0x001c0f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8462101 │ │ │ │ strbmi r3, [r2, #-3844] @ 0xfffff0fc │ │ │ │ tstlt r1, sp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r7, #-0]! │ │ │ │ - bl 0x27e2f8 │ │ │ │ + bl 0x27e438 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x17882ec │ │ │ │ + blne 0x178842c │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vmlals.f32 s6, s14, s2 │ │ │ │ @@ -253665,15 +253747,15 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7b74 │ │ │ │ + b 0x14f7cb4 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq r2, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ ldrmi r4, [ip, #1204] @ 0x4b4 │ │ │ │ @ instruction: 0x2701bfb8 │ │ │ │ @@ -253681,18 +253763,18 @@ │ │ │ │ svclt 0x00d20f7f │ │ │ │ cmncs pc, #103809024 @ 0x6300000 │ │ │ │ ldrmi r2, [r0, #1793] @ 0x701 │ │ │ │ svccc 0x0001f800 │ │ │ │ tstlt r7, sl, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23e384 │ │ │ │ + bl 0x23e4c4 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788378 │ │ │ │ + blne 0x7884b8 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpls 6, 0, cr4, cr9, cr5, {0} │ │ │ │ @@ -253701,24 +253783,24 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f7c04 │ │ │ │ + b 0x14f7d44 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0xf51c44d4 │ │ │ │ svclt 0x00b84f00 │ │ │ │ - blle 0x2517dc │ │ │ │ + blle 0x25191c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ @ instruction: 0x4663bfb2 │ │ │ │ @ instruction: 0x2601463b │ │ │ │ @ instruction: 0xf820454a │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ @@ -253737,91 +253819,91 @@ │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7c94 │ │ │ │ + b 0x14f7dd4 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x18fd1c │ │ │ │ + bl 0x18fe5c │ │ │ │ @ instruction: 0xf850070c │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524100 │ │ │ │ - bl 0x76ec6c │ │ │ │ - b 0x14cb86c │ │ │ │ - bl 0x11e4ff0 │ │ │ │ + bl 0x76edac │ │ │ │ + b 0x14cb9ac │ │ │ │ + bl 0x11e5130 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159a44 │ │ │ │ + blle 0x159b84 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec084b0 │ │ │ │ + bl 0xfec085f0 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls s6, [r7, #-4] │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ @ instruction: 0xf04f1e58 │ │ │ │ rsclt r0, lr, #0, 16 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d54e8 │ │ │ │ + b 0x14d5628 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ mcrne 6, 3, r4, cr5, cr6, {5} │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcgt 0x0001f812 │ │ │ │ @ instruction: 0xf8102100 │ │ │ │ - bl 0xff017d04 │ │ │ │ + bl 0xff017e44 │ │ │ │ svclt 0x00540c03 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8050801 │ │ │ │ adcsmi r1, sl, #1, 30 │ │ │ │ @ instruction: 0xf1b8d1f0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e544 │ │ │ │ + bl 0x23e684 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788538 │ │ │ │ + blne 0x788678 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ cdpne 6, 9, cr4, cr8, cr9, {4} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f7dbc │ │ │ │ + b 0x14f7efc │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18fc08 │ │ │ │ + bl 0x18fd48 │ │ │ │ @ instruction: 0xf832070e │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ svccc 0x0002f830 │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ uqsaxmi fp, r1, r4 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0002f825 │ │ │ │ @@ -253842,22 +253924,22 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcls 6, cr4, [r6, #-16] │ │ │ │ @ instruction: 0xf1a34688 │ │ │ │ rsclt r0, lr, #4, 28 @ 0x40 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d55ec │ │ │ │ + b 0x14d572c │ │ │ │ svclt 0x001406c6 │ │ │ │ vstmiaeq r5, {s29-s107} │ │ │ │ svcne 0x000546b4 │ │ │ │ streq lr, [ip, -r2, lsl #22] │ │ │ │ @ instruction: 0xf8522000 │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ - bne 0x17cfe14 │ │ │ │ + bne 0x17cff54 │ │ │ │ tsteq r1, r1, ror #22 │ │ │ │ svclt 0x00bc2900 │ │ │ │ andcs r2, r1, r0, lsl #6 │ │ │ │ svccc 0x0004f845 │ │ │ │ ldrhle r4, [r0, #42]! @ 0x2a │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ @@ -253877,23 +253959,23 @@ │ │ │ │ cdpne 8, 5, cr3, cr9, cr1, {0} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r0, -pc, asr #32] │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7ec4 │ │ │ │ + b 0x14f8004 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0001f912 │ │ │ │ cmnpeq pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ svcvs 0x0001f911 │ │ │ │ @ instruction: 0x0c06ebac │ │ │ │ svclt 0x00b8459c │ │ │ │ - blle 0x251e98 │ │ │ │ + blle 0x251fd8 │ │ │ │ svceq 0x007ff1bc │ │ │ │ @ instruction: 0x4663bfd2 │ │ │ │ smlsdxcs r1, pc, r3, r2 @ │ │ │ │ @ instruction: 0xf8004542 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @@ -253914,15 +253996,15 @@ │ │ │ │ mrcne 8, 4, r7, cr9, cr15, {7} │ │ │ │ vrshr.u64 , q10, #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, r0, lsr #3 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14f7f58 │ │ │ │ + b 0x14f8098 │ │ │ │ strtmi r0, [r6], r6, asr #29 │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9322600 │ │ │ │ strbmi ip, [r3], -r2, lsl #22 │ │ │ │ svcge 0x0002f931 │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ @ instruction: 0x0c0aebac │ │ │ │ @@ -253932,58 +254014,58 @@ │ │ │ │ svclt 0x00b24f00 │ │ │ │ ldrtmi r4, [fp], -r3, ror #12 │ │ │ │ strbmi r2, [sl, #-1537] @ 0xfffff9ff │ │ │ │ svccc 0x0002f820 │ │ │ │ tstlt r6, r7, ror #3 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ ldrbmi r3, [r4, #-0]! │ │ │ │ - bl 0x27e770 │ │ │ │ + bl 0x27e8b0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1788764 │ │ │ │ + blne 0x17888a4 │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {6} │ │ │ │ svcne 0x0018468a │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f7fe8 │ │ │ │ + b 0x14f8128 │ │ │ │ strtmi r0, [ip], r4, asr #25 │ │ │ │ - bl 0x190070 │ │ │ │ + bl 0x1901b0 │ │ │ │ @ instruction: 0xf852070c │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0xfedeffc0 │ │ │ │ - b 0x14cbbd8 │ │ │ │ - bl 0x19e5344 │ │ │ │ + bl 0xfedf0100 │ │ │ │ + b 0x14cbd18 │ │ │ │ + bl 0x19e5484 │ │ │ │ strmi r7, [lr, #1001] @ 0x3e9 │ │ │ │ stmdbeq r0, {r0, r1, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bedb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734100 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0x159d98 │ │ │ │ + blle 0x159ed8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84442ba │ │ │ │ mvnle r1, r4, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec08804 │ │ │ │ + bl 0xfec08944 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -253991,55 +254073,55 @@ │ │ │ │ strmi r4, [r9], r4, lsl #12 │ │ │ │ smlsdcs r0, r8, lr, r1 │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14f808c │ │ │ │ + b 0x14f81cc │ │ │ │ ldrtmi r0, [r6], r5, asr #29 │ │ │ │ - bl 0x18fdd8 │ │ │ │ + bl 0x18ff18 │ │ │ │ @ instruction: 0xf812080e │ │ │ │ tstcs r0, r1, lsl #30 │ │ │ │ svccc 0x0001f910 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ strcs fp, [r1, -r8, asr #30] │ │ │ │ @ instruction: 0xf1bcd405 │ │ │ │ svclt 0x00d20fff │ │ │ │ mvnscs r4, r1, ror #12 │ │ │ │ strbmi r2, [r2, #-1793] @ 0xfffff8ff │ │ │ │ svcne 0x0001f805 │ │ │ │ tstlt r7, fp, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ ldrbmi r3, [r6, #-0]! │ │ │ │ - bl 0x23e89c │ │ │ │ + bl 0x23e9dc │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788890 │ │ │ │ + blne 0x7889d0 │ │ │ │ mvnsle r4, #536870923 @ 0x2000000b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ cdpne 6, 9, cr4, cr8, cr10, {4} │ │ │ │ rsclt r2, r6, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14d54c0 │ │ │ │ + b 0x14d5600 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ mcrne 6, 5, r4, cr12, cr6, {5} │ │ │ │ stmdbeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcc 0x1c6598 │ │ │ │ + blcc 0x1c66d8 │ │ │ │ @ instruction: 0xf9302100 │ │ │ │ @ instruction: 0xf64fcf02 │ │ │ │ - bl 0x8268d8 │ │ │ │ + bl 0x826a18 │ │ │ │ svclt 0x00480c03 │ │ │ │ strle r2, [r5], #-1793 @ 0xfffff8ff │ │ │ │ svccc 0x0080f5bc │ │ │ │ @ instruction: 0x4661bfb2 │ │ │ │ strcs r4, [r1, -r1, asr #12] │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ @@ -254060,23 +254142,23 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x0018468b │ │ │ │ rsclt r4, r5, #203423744 @ 0xc200000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf04f3401 │ │ │ │ - b 0x14d6d4c │ │ │ │ + b 0x14d6e8c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ svcne 0x003446ae │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svccc 0x0004f850 │ │ │ │ @ instruction: 0xf8522100 │ │ │ │ - bl 0x5fb17c │ │ │ │ - b 0x14cb5a0 │ │ │ │ + bl 0x5fb2bc │ │ │ │ + b 0x14cb6e0 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf04fda01 │ │ │ │ @@ -254101,85 +254183,85 @@ │ │ │ │ stmdacc r1, {r0, r8, r9, fp, ip, sp} │ │ │ │ vrshr.u64 , , #58 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8244 │ │ │ │ + b 0x14f8384 │ │ │ │ strtmi r0, [lr], r6, asr #29 │ │ │ │ streq lr, [lr, -r2, lsl #22] │ │ │ │ svcvs 0x0001f912 │ │ │ │ svcgt 0x0001f813 │ │ │ │ @ instruction: 0xf1bc44b4 │ │ │ │ svclt 0x00d20f7f │ │ │ │ ldrbtcs r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0xf8002101 │ │ │ │ adcsmi r6, sl, #1, 30 │ │ │ │ @ instruction: 0xb111d1f0 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ ldrbmi r3, [r5, #-0]! │ │ │ │ - bl 0x23ea48 │ │ │ │ + bl 0x23eb88 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788a3c │ │ │ │ + blne 0x788b7c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46044619 │ │ │ │ rsclt r3, lr, #32768 @ 0x8000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a01c6b │ │ │ │ - b 0x14c9a74 │ │ │ │ + b 0x14c9bb4 │ │ │ │ @ instruction: 0xf04f06c6 │ │ │ │ svclt 0x00140000 │ │ │ │ @ instruction: 0x463300db │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blvc 0x1c6b48 │ │ │ │ + blvc 0x1c6c88 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svcgt 0x0002f831 │ │ │ │ @ instruction: 0xf5bc44bc │ │ │ │ svclt 0x00b44f00 │ │ │ │ andcs r4, r1, r6, ror #13 │ │ │ │ svc 0x0002f825 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ andcs fp, r1, #16, 2 │ │ │ │ andcs pc, r0, r9, asr #17 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x788abc │ │ │ │ + blne 0x788bfc │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 6, cr4, [r7], {6} │ │ │ │ svcne 0x00184689 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ - b 0x14f8340 │ │ │ │ + b 0x14f8480 │ │ │ │ strtmi r0, [lr], r4, asr #29 │ │ │ │ - bl 0x1903c8 │ │ │ │ + bl 0x190508 │ │ │ │ @ instruction: 0xf852070e │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf8504100 │ │ │ │ - bl 0x83c318 │ │ │ │ - b 0x14cb718 │ │ │ │ + bl 0x83c458 │ │ │ │ + b 0x14cb858 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ @ instruction: 0xf04f4661 │ │ │ │ @ instruction: 0xf8440801 │ │ │ │ adcsmi r1, sl, #4, 30 │ │ │ │ @@ -254202,23 +254284,23 @@ │ │ │ │ andeq pc, r8, r3, lsr #3 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14f83dc │ │ │ │ + b 0x14f851c │ │ │ │ ldrtmi r0, [r8], r4, asr #29 │ │ │ │ @ instruction: 0x46be46f0 │ │ │ │ @ instruction: 0xf1a64490 │ │ │ │ @ instruction: 0xf8500408 │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ andge lr, r0, #220, 18 @ 0x370000 │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ - bl 0x5e28bc │ │ │ │ + bl 0x5e29fc │ │ │ │ cmnmi sl, sl, lsl #6 │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ svclt 0x00182900 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ svccc 0x0008f844 │ │ │ │ sadd16mi fp, sl, ip │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -254233,15 +254315,15 @@ │ │ │ │ movweq lr, #27566 @ 0x6bae │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a03c │ │ │ │ + blcc 0x31a17c │ │ │ │ @ instruction: 0xf1a0b083 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ strmi r0, [r2], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {179} @ 0xb3 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -254255,27 +254337,27 @@ │ │ │ │ tstcs r0, r8, lsl #30 │ │ │ │ @ instruction: 0x460f6815 │ │ │ │ andcc r6, r8, #5636096 @ 0x560000 │ │ │ │ ldmdavs r8, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ stmdaeq r0, {r1, r2, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1a8f500 │ │ │ │ + bl 0x1a8f640 │ │ │ │ @ instruction: 0xf84c0700 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ andvc pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r0], -r0, lsl #2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r7, #-805306360 @ 0xd0000008 │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe2494 │ │ │ │ + bne 0xbe25d4 │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254283,46 +254365,46 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5cd0 │ │ │ │ + b 0x14d5e10 │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ ldmne r2, {r3, sl, fp, ip, sp}^ │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [r3], #-2891 @ 0xfffff4b5 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x203334 │ │ │ │ - b 0x9d8a98 │ │ │ │ - blcs 0x10953c │ │ │ │ + bleq 0x203474 │ │ │ │ + b 0x9d8bd8 │ │ │ │ + blcs 0x10967c │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99d50 │ │ │ │ + bl 0xfec99e90 │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -254330,66 +254412,66 @@ │ │ │ │ @ instruction: 0xf06fb083 │ │ │ │ @ instruction: 0xf1a34800 │ │ │ │ ldrmi r0, [r4], r8, lsl #20 │ │ │ │ rsclt r9, r9, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1012d02 │ │ │ │ svclt 0x00180101 │ │ │ │ - b 0x14d5d8c │ │ │ │ + b 0x14d5ecc │ │ │ │ svclt 0x001601c1 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ ldrbtmi r4, [r7], -pc, lsl #12 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ svclt 0x00084417 │ │ │ │ @ instruction: 0xf8cd468e │ │ │ │ @ instruction: 0xf85ae004 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ - bne 0xfe7979d0 │ │ │ │ + bne 0xfe797b10 │ │ │ │ stccc 8, cr15, [r4], {92} @ 0x5c │ │ │ │ ldrdlt pc, [r4], -sl │ │ │ │ streq lr, [fp], #-2915 @ 0xfffff49d │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ - bleq 0x2033f0 │ │ │ │ - b 0x1d8b54 │ │ │ │ - blcs 0x1095f8 │ │ │ │ + bleq 0x203530 │ │ │ │ + b 0x1d8c94 │ │ │ │ + blcs 0x109738 │ │ │ │ movweq lr, #60015 @ 0xea6f │ │ │ │ @ instruction: 0x461abfb8 │ │ │ │ svccs 0x0008f845 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ @ instruction: 0x2601bfbc │ │ │ │ ldrmi r4, [ip, #1652]! @ 0x674 │ │ │ │ bicsle r6, ip, ip, rrx │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ stmdble r8, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1158 @ 0xfffffb7a │ │ │ │ stmia lr!, {r8, sl, sp}^ │ │ │ │ - bl 0xfec99e0c │ │ │ │ + bl 0xfec99f4c │ │ │ │ addmi r0, fp, #0, 6 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf04f468b │ │ │ │ addlt r0, r5, r0, lsl #20 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscslt r9, r4, #14, 28 @ 0xe0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6244 │ │ │ │ + b 0x14d6384 │ │ │ │ stmib sp, {r2, r6, r7, sl}^ │ │ │ │ svclt 0x00154002 │ │ │ │ vstmiaeq r6, {s29-s107} │ │ │ │ strbtmi r4, [r1], r1, lsr #13 │ │ │ │ - bl 0x35a4e4 │ │ │ │ + bl 0x35a624 │ │ │ │ @ instruction: 0xf8cd0102 │ │ │ │ @ instruction: 0xf1a3c004 │ │ │ │ and r0, sp, r8, lsl #24 │ │ │ │ stmdaeq r8, {r0, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ strmi r0, [r7], -r1, lsl #20 │ │ │ │ @@ -254397,19 +254479,19 @@ │ │ │ │ @ instruction: 0xf8ce428a │ │ │ │ eorle r7, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x5600e9d2 │ │ │ │ andcc r4, r8, #202375168 @ 0xc100000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x168ef34 │ │ │ │ + bl 0x168f074 │ │ │ │ svclt 0x00280703 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8d36a0 │ │ │ │ - bl 0x19d9434 │ │ │ │ + ble 0xff8d37e0 │ │ │ │ + bl 0x19d9574 │ │ │ │ adcmi r0, r5, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15222 @ 0x3b76 │ │ │ │ andcs sp, r0, r0, ror #5 │ │ │ │ svceq 0x0008f84e │ │ │ │ @ instruction: 0xf04f4607 │ │ │ │ addmi r0, sl, #4096 @ 0x1000 │ │ │ │ andvc pc, r4, lr, asr #17 │ │ │ │ @@ -254417,23 +254499,23 @@ │ │ │ │ stmdals r3, {r0, sl, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ andle r4, r8, #164, 10 @ 0x29000000 │ │ │ │ strcs r4, [r0], -r4, lsl #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec226ec │ │ │ │ + bl 0xfec2282c │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ - blcc 0x31a33c │ │ │ │ + blcc 0x31a47c │ │ │ │ @ instruction: 0xf1a0b085 │ │ │ │ @ instruction: 0xf04f0c08 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ streq lr, [r2], -sp, asr #19 │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ @@ -254445,110 +254527,110 @@ │ │ │ │ ldrmi r4, [r1], #1549 @ 0x60d │ │ │ │ smlabtpl r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0x0700e9d2 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1d00b64 │ │ │ │ - bl 0xfeb8ab58 │ │ │ │ + b 0x1d00ca4 │ │ │ │ + bl 0xfeb8ac98 │ │ │ │ strmi r0, [r8, #1031] @ 0x407 │ │ │ │ streq lr, [lr], #-2932 @ 0xfffff48c │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x148eba4 │ │ │ │ + bl 0x148ece4 │ │ │ │ @ instruction: 0xf84c0507 │ │ │ │ strbmi r6, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldmib sp, {r8, ip, lr}^ │ │ │ │ @ instruction: 0xf1bb0602 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, r3, r1, lsl #6 │ │ │ │ stmdble r7, {r0, r3, r5, r7, r9, lr} │ │ │ │ strcs r4, [r0], -r5, lsl #8 │ │ │ │ stmia r5!, {r8, r9, sl, sp}^ │ │ │ │ - bne 0xbe27a4 │ │ │ │ + bne 0xbe28e4 │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d7fc8 │ │ │ │ - b 0x14c9ee0 │ │ │ │ + b 0x14d8108 │ │ │ │ + b 0x14ca020 │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x30427c │ │ │ │ - blvc 0x1c3e90 │ │ │ │ + blvc 0x3043bc │ │ │ │ + blvc 0x1c3fd0 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d603c │ │ │ │ - b 0x14d16c4 │ │ │ │ + b 0x14d617c │ │ │ │ + b 0x14d1804 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0xf9311943 │ │ │ │ @ instruction: 0xf9b0ef02 │ │ │ │ - blx 0x14b8c54 │ │ │ │ + blx 0x14b8d94 │ │ │ │ ldrbtmi pc, [r4], #3586 @ 0xe02 @ │ │ │ │ - blgt 0x1c6cdc │ │ │ │ + blgt 0x1c6e1c │ │ │ │ mvnsle r4, r3, lsl #5 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3042e4 │ │ │ │ + blvc 0x304424 │ │ │ │ vstmia r3!, {s2-s234} │ │ │ │ ldmdane sl, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f6154 │ │ │ │ + blx 0x18f6294 │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8904 │ │ │ │ + b 0x14f8a44 │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ tstmi r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec278f8 │ │ │ │ + bl 0xfec27a38 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254566,104 +254648,104 @@ │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ svccc 0x0008f85e │ │ │ │ stmdaeq r0!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdls lr, [r0, -r0] │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ - blx 0x2c754c │ │ │ │ + blx 0x2c768c │ │ │ │ @ instruction: 0xf808fa42 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - b 0x11f8ab0 │ │ │ │ - blx 0x1189974 │ │ │ │ - bl 0x605588 │ │ │ │ + b 0x11f8bf0 │ │ │ │ + blx 0x1189ab4 │ │ │ │ + bl 0x6056c8 │ │ │ │ @ instruction: 0xf8400309 │ │ │ │ - bl 0x1157d80 │ │ │ │ + bl 0x1157ec0 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcmi sp, r5, #-2147483593 @ 0x80000037 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0xa12974 │ │ │ │ + bne 0xa12ab4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003301 │ │ │ │ - b 0x14d81a4 │ │ │ │ - b 0x14ca0bc │ │ │ │ + b 0x14d82e4 │ │ │ │ + b 0x14ca1fc │ │ │ │ svclt 0x001425a2 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ stmdbcc r1, {r1, r2, r5, r7, r9, sl, lr} │ │ │ │ streq lr, [lr], -ip, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r6, #-299]! @ 0xfffffed5 │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ stmdble r8, {r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ - blvc 0x2c4458 │ │ │ │ - blvc 0x1c406c │ │ │ │ + blvc 0x2c4598 │ │ │ │ + blvc 0x1c41ac │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 d27, #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6214 │ │ │ │ - b 0x14d189c │ │ │ │ + b 0x14d6354 │ │ │ │ + b 0x14d19dc │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ @ instruction: 0x0c05eb00 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x1c6eb4 │ │ │ │ + blcc 0x1c6ff4 │ │ │ │ mvnsle r4, r4, lsl #11 │ │ │ │ stmdble r8, {r2, r3, r5, r7, r9, lr} │ │ │ │ - ldc 6, cr4, [pc, #396] @ 0x108fcc │ │ │ │ - bne 0xffb67a60 │ │ │ │ - blvc 0x1c40d4 │ │ │ │ + ldc 6, cr4, [pc, #396] @ 0x10910c │ │ │ │ + bne 0xffb67ba0 │ │ │ │ + blvc 0x1c4214 │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ - blx 0x18f632c │ │ │ │ + blx 0x18f646c │ │ │ │ @ instruction: 0xf1bcfe82 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ - b 0x14f8adc │ │ │ │ + b 0x14f8c1c │ │ │ │ ldrbtmi r0, [r4], ip, asr #25 │ │ │ │ streq lr, [ip], #-2816 @ 0xfffff500 │ │ │ │ svccc 0x0004f851 │ │ │ │ sbcsmi r6, r3, r5, lsl #16 │ │ │ │ @ instruction: 0xf840442b │ │ │ │ adcmi r3, r0, #4, 22 @ 0x1000 │ │ │ │ strbmi sp, [r6, #502]! @ 0x1f6 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec27ad0 │ │ │ │ + bl 0xfec27c10 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -254673,120 +254755,120 @@ │ │ │ │ @ instruction: 0xf1beb2d4 │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ smlatbeq r8, r1, r1, pc @ │ │ │ │ - b 0x14f8b4c │ │ │ │ + b 0x14f8c8c │ │ │ │ strtmi r0, [r6], lr, asr #29 │ │ │ │ streq lr, [lr, -r0, lsl #22] │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ - beq 0x9455bc │ │ │ │ + beq 0x9456fc │ │ │ │ svccc 0x0008f851 │ │ │ │ @ instruction: 0xf8d06805 │ │ │ │ - blx 0x9e8f28 │ │ │ │ + blx 0x9e9068 │ │ │ │ stmdavs sl, {r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf906fa02 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf90afa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ @ instruction: 0xf840195b │ │ │ │ - bl 0x1317b58 │ │ │ │ + bl 0x1317c98 │ │ │ │ adcsmi r0, r8, #536870912 @ 0x20000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldrbmi sp, [r4, #-484]! @ 0xfffffe1c │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec92b4c │ │ │ │ + bl 0xfec92c8c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0x122b5c │ │ │ │ + bl 0x122c9c │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5b84 │ │ │ │ - b 0x14d1a0c │ │ │ │ + b 0x14d5cc4 │ │ │ │ + b 0x14d1b4c │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr5, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ @ instruction: 0xf9111e42 │ │ │ │ addmi r3, lr, #1, 30 │ │ │ │ vpmax.u8 , , │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ cmneq r3, #14336 @ 0x3800 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbmi sp, [r4, #-499]! @ 0xfffffe0d │ │ │ │ - bl 0x13f3d8 │ │ │ │ - ldc 3, cr0, [pc, #48] @ 0x108fec │ │ │ │ + bl 0x13f518 │ │ │ │ + ldc 3, cr0, [pc, #48] @ 0x10912c │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a7bcc │ │ │ │ + bne 0x7a7d0c │ │ │ │ ldmle sl!, {r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5bfc │ │ │ │ - b 0x14d1a84 │ │ │ │ + b 0x14d5d3c │ │ │ │ + b 0x14d1bc4 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1c74d8 │ │ │ │ - blx 0x11d9a50 │ │ │ │ + blcc 0x1c7618 │ │ │ │ + blx 0x11d9b90 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c824 │ │ │ │ + bl 0x48c964 │ │ │ │ @ instruction: 0xf8220363 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c46b0 │ │ │ │ - blvc 0x1c42c4 │ │ │ │ + blvc 0x2c47f0 │ │ │ │ + blvc 0x1c4404 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5c6c │ │ │ │ - b 0x14d1af4 │ │ │ │ + b 0x14d5dac │ │ │ │ + b 0x14d1c34 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x2471c8 │ │ │ │ - blx 0x11d9ac0 │ │ │ │ + blcc 0x247308 │ │ │ │ + blx 0x11d9c00 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48c894 │ │ │ │ + bl 0x48c9d4 │ │ │ │ @ instruction: 0xf8420363 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4720 │ │ │ │ - blvc 0x1c4334 │ │ │ │ + blvc 0x2c4860 │ │ │ │ + blvc 0x1c4474 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -254800,79 +254882,79 @@ │ │ │ │ svclt 0x00144606 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf10246ae │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ stmdacc r8, {r0, r5, sl} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9457f4 │ │ │ │ + beq 0x945934 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x3c7a18 │ │ │ │ + blx 0x3c7b58 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11f8e84 │ │ │ │ + b 0x11f8fc4 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf840189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ bicsle r6, sp, r3, asr #32 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec89558 │ │ │ │ + bl 0xfec89698 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8dd8 │ │ │ │ + b 0x14f8f18 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0x1e503901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x11d9bd8 │ │ │ │ + blx 0x11d9d18 │ │ │ │ @ instruction: 0xf003f300 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ ldrmi r0, [r3], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f80e │ │ │ │ strbmi sp, [r5, #-498]! @ 0xfffffe0e │ │ │ │ - bl 0x23f5d8 │ │ │ │ + bl 0x23f718 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7895cc │ │ │ │ + blne 0x78970c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ strmi r3, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ - b 0x14f8e48 │ │ │ │ + b 0x14f8f88 │ │ │ │ strtmi r0, [ip], r3, asr #25 │ │ │ │ @ instruction: 0xf1a41e50 │ │ │ │ - bl 0x14ca0c │ │ │ │ + bl 0x14cb4c │ │ │ │ @ instruction: 0xf831060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q0, │ │ │ │ andeq pc, r1, #3 │ │ │ │ movteq pc, #58307 @ 0xe3c3 @ │ │ │ │ @ instruction: 0xf82e4413 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ @@ -254885,31 +254967,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ @ instruction: 0xf1042b02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d5e5c │ │ │ │ - b 0x14d1ce4 │ │ │ │ + b 0x14d5f9c │ │ │ │ + b 0x14d1e24 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x001435ff │ │ │ │ vstmiaeq r3, {s29-s107} │ │ │ │ svcne 0x000246a4 │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x2473b8 │ │ │ │ - blx 0x9d9cb0 │ │ │ │ + blcc 0x2474f8 │ │ │ │ + blx 0x9d9df0 │ │ │ │ @ instruction: 0xf003f305 │ │ │ │ - bl 0x48ca84 │ │ │ │ + bl 0x48cbc4 │ │ │ │ @ instruction: 0xf8420353 │ │ │ │ mvnsle r3, r4, lsl #30 │ │ │ │ stmdble r8, {r2, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ - blvc 0x2c4910 │ │ │ │ - blvc 0x1c4524 │ │ │ │ + blvc 0x2c4a50 │ │ │ │ + blvc 0x1c4664 │ │ │ │ addsmi r1, r4, #106496 @ 0x1a000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @@ -254924,55 +255006,55 @@ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr0, cr12, {5} │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ stmdaeq ip, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - blx 0x195718 │ │ │ │ + blx 0x195858 │ │ │ │ sbcmi pc, r3, r7, lsl #18 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @ instruction: 0xf904fa22 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - b 0x14d9614 │ │ │ │ + b 0x14d9754 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ - b 0x1349f18 │ │ │ │ + b 0x134a058 │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ movweq lr, #15129 @ 0x3b19 │ │ │ │ svccc 0x0008f84e │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ mvnle r2, r4 │ │ │ │ stmdble r8, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b4 │ │ │ │ stmia ip!, {r8, sp}^ │ │ │ │ - bl 0xfec09744 │ │ │ │ + bl 0xfec09884 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d5f6c │ │ │ │ - b 0x14d1df4 │ │ │ │ + b 0x14d60ac │ │ │ │ + b 0x14d1f34 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svcgt 0x0001f911 │ │ │ │ svceq 0x0001f812 │ │ │ │ - blx 0x1419dcc │ │ │ │ + blx 0x1419f0c │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1c9f9c │ │ │ │ + bl 0x1ca0dc │ │ │ │ strmi r0, [r3], #-876 @ 0xfffffc94 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -254980,54 +255062,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d5fdc │ │ │ │ - b 0x14d1e64 │ │ │ │ + b 0x14d611c │ │ │ │ + b 0x14d1fa4 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x150df8 │ │ │ │ + bl 0x150f38 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ stc2 10, cr15, [r6], {76} @ 0x4c @ │ │ │ │ movweq pc, #4108 @ 0x100c @ │ │ │ │ cmneq ip, #3072 @ 0xc00 │ │ │ │ andshi r4, r3, r3, lsl #8 │ │ │ │ ldrbmi sp, [r5, #-497]! @ 0xfffffe0f │ │ │ │ - bl 0x23f834 │ │ │ │ + bl 0x23f974 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789828 │ │ │ │ + blne 0x789968 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d604c │ │ │ │ - b 0x14d1ed4 │ │ │ │ + b 0x14d618c │ │ │ │ + b 0x14d2014 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f90a4 │ │ │ │ + b 0x14f91e4 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x2475a8 │ │ │ │ + blcc 0x2476e8 │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x11d9ea8 │ │ │ │ + blx 0x11d9fe8 │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c478 │ │ │ │ + bl 0x40c5b8 │ │ │ │ ldrmi r0, [r3], #-867 @ 0xfffffc9d │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255046,31 +255128,31 @@ │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ sbceq fp, r0, r8, lsl pc │ │ │ │ strteq pc, [r1], #-450 @ 0xfffffe3e │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ ldmib r1, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ @ instruction: 0xf1be3200 │ │ │ │ @ instruction: 0xf1010a20 │ │ │ │ - blx 0x189900 │ │ │ │ - blx 0xa074f4 │ │ │ │ - b 0x1206120 │ │ │ │ - blx 0x118a10c │ │ │ │ + blx 0x189a40 │ │ │ │ + blx 0xa07634 │ │ │ │ + b 0x1206260 │ │ │ │ + blx 0x118a24c │ │ │ │ svclt 0x0058fa0a │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ svchi 0x0008f85c │ │ │ │ @ instruction: 0xf90efa42 │ │ │ │ - beq 0x18550c │ │ │ │ - b 0x11cb670 │ │ │ │ - b 0x14e642c │ │ │ │ - bl 0x5c9eb0 │ │ │ │ + beq 0x18564c │ │ │ │ + b 0x11cb7b0 │ │ │ │ + b 0x14e656c │ │ │ │ + bl 0x5c9ff0 │ │ │ │ @ instruction: 0xf142030a │ │ │ │ - bl 0x709d14 │ │ │ │ + bl 0x709e54 │ │ │ │ @ instruction: 0xf8cc0303 │ │ │ │ @ instruction: 0xf8dc3000 │ │ │ │ - bl 0x1195530 │ │ │ │ + bl 0x1195670 │ │ │ │ addmi r0, pc, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ addmi sp, r5, #-1073741772 @ 0xc0000034 │ │ │ │ ldrtmi sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @@ -255080,50 +255162,50 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d616c │ │ │ │ - b 0x14d1ff4 │ │ │ │ + b 0x14d62ac │ │ │ │ + b 0x14d2134 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ cdpne 6, 5, cr4, cr6, cr14, {5} │ │ │ │ cdpne 6, 4, cr4, cr2, cr4, {0} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x11d9fcc │ │ │ │ + blx 0x11da10c │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ strmi r0, [r4], #1 │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ andsvc r4, r3, r3, ror #8 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23f9c8 │ │ │ │ + bl 0x23fb08 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x7899bc │ │ │ │ + blne 0x789afc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d61e0 │ │ │ │ - b 0x14d2068 │ │ │ │ + b 0x14d6320 │ │ │ │ + b 0x14d21a8 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r4, [r4], -lr, lsr #13 │ │ │ │ - bl 0x150ffc │ │ │ │ + bl 0x15113c │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ addmi r0, pc, #2, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ vraddhn.i16 d20, , q2 │ │ │ │ strbtmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -255137,26 +255219,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6250 │ │ │ │ - b 0x14d20d8 │ │ │ │ + b 0x14d6390 │ │ │ │ + b 0x14d2218 │ │ │ │ strmi r0, [r4], -r5, asr #11 │ │ │ │ - b 0x14f92a8 │ │ │ │ + b 0x14f93e8 │ │ │ │ strtmi r0, [lr], r3, asr #29 │ │ │ │ stmdacc r4, {r1, r2, r4, r6, r9, sl, fp, ip} │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - blcc 0x2477ac │ │ │ │ + blcc 0x2478ec │ │ │ │ svccs 0x0004f850 │ │ │ │ - blx 0x9da0ac │ │ │ │ + blx 0x9da1ec │ │ │ │ @ instruction: 0xf003f306 │ │ │ │ - bl 0x40c67c │ │ │ │ + bl 0x40c7bc │ │ │ │ ldrmi r0, [r3], #-851 @ 0xfffffcad │ │ │ │ mvnsle r6, r3 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #60164 @ 0xeb04 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -255176,63 +255258,63 @@ │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr0, cr14, {5} │ │ │ │ stceq 1, cr15, [r8], {166} @ 0xa6 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r1, -r2, asr #3]! │ │ │ │ strteq pc, [r1], #-418 @ 0xfffffe5e │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ - blx 0x1d5b08 │ │ │ │ + blx 0x1d5c48 │ │ │ │ sbcmi pc, r2, r7, lsl #18 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf904fa23 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ - b 0x14d9a08 │ │ │ │ + b 0x14d9b48 │ │ │ │ @ instruction: 0xf0020952 │ │ │ │ - b 0x1349f08 │ │ │ │ + b 0x134a048 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r2, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0008f85c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ andeq lr, r9, #18432 @ 0x4800 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ ldrdcs pc, [r4], -ip │ │ │ │ movweq lr, #11075 @ 0x2b43 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ bicsle r3, r9, r4 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x200044b6 │ │ │ │ stmia lr!, {r8, sp}^ │ │ │ │ - bl 0xfec89b44 │ │ │ │ + bl 0xfec89c84 │ │ │ │ addsmi r0, sp, #402653184 @ 0x18000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6095c │ │ │ │ + bl 0xfec60a9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r4], -r2, lsl #22 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14f93dc │ │ │ │ + b 0x14f951c │ │ │ │ stmdavc fp, {r0, r1, r6, r7, r9, sl, fp} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ eorseq pc, r8, r6, lsl #2 │ │ │ │ strtmi fp, [lr], r8, lsl #30 │ │ │ │ mulgt r0, r4, r8 │ │ │ │ ldmdacs pc!, {r0, r1, r4, r5, r8, lr} @ │ │ │ │ @ instruction: 0xf04fd837 │ │ │ │ @ instruction: 0xf1c037ff │ │ │ │ - b 0xfe40a020 │ │ │ │ - blx 0x2ca3b0 │ │ │ │ - blx 0xb05fb0 │ │ │ │ + b 0xfe40a160 │ │ │ │ + blx 0x2ca4f0 │ │ │ │ + blx 0xb060f0 │ │ │ │ tstpmi r0, #0 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r0, #3784704 @ 0x39c000 │ │ │ │ andmi r4, r3, r7, ror r4 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ eorvc r4, r3, r4, lsr #13 │ │ │ │ @@ -255240,77 +255322,77 @@ │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-307]! @ 0xfffffecd │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #2563 @ 0xa03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r5, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x23fc08 │ │ │ │ + bl 0x23fd48 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x789bfc │ │ │ │ + blne 0x789d3c │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fdd6 │ │ │ │ + svclt 0x0000fd36 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60a14 │ │ │ │ + bl 0xfec60b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdahi fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strtcs lr, [r2], pc, asr #20 │ │ │ │ - b 0x14eb850 │ │ │ │ + b 0x14eb990 │ │ │ │ @ instruction: 0xf10605c5 │ │ │ │ svclt 0x00140230 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ - bcs 0x10d9d10 │ │ │ │ + bcs 0x10d9e50 │ │ │ │ @ instruction: 0xf04fd836 │ │ │ │ @ instruction: 0xf1c23eff │ │ │ │ rsbsmi r0, fp, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.s8 d15, d2, d30 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ ldceq 1, cr15, [r0], {6} │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ andsmi r4, r3, r4, lsl #13 │ │ │ │ rsbsmi r4, fp, r0, lsr #8 │ │ │ │ - blcc 0x1c7924 │ │ │ │ + blcc 0x1c7a64 │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9d4c │ │ │ │ + b 0xfe1d9e8c │ │ │ │ andsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c793c │ │ │ │ + blcc 0x1c7a7c │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa1189c │ │ │ │ + bne 0xffa119dc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - ldc2l 7, cr15, [pc, #-24]! @ 0x1098a0 │ │ │ │ + ldc2l 7, cr15, [pc], {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60ac0 │ │ │ │ + bl 0xfec60c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ strmi r2, [r6], -r2, lsl #26 │ │ │ │ @ instruction: 0xf104680b │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14d6ce0 │ │ │ │ - b 0x14d1b68 │ │ │ │ + b 0x14d6e20 │ │ │ │ + b 0x14d1ca8 │ │ │ │ @ instruction: 0xf10004c4 │ │ │ │ svclt 0x00140e20 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ sbcmi r6, r3, r7, lsr r8 │ │ │ │ svceq 0x003ff1be │ │ │ │ @ instruction: 0xf04fd834 │ │ │ │ @ instruction: 0xf1ce32ff │ │ │ │ @@ -255318,85 +255400,85 @@ │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ vmlseq.f32 s28, s24, s28 │ │ │ │ ldrtmi r4, [r4], r2, asr #1 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ rsbsmi r4, fp, lr, lsr #8 │ │ │ │ - blcc 0x247a50 │ │ │ │ + blcc 0x247b90 │ │ │ │ svccc 0x0004f851 │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ subsmi r4, r3, r3, asr #1 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ @ instruction: 0xf84c4053 │ │ │ │ ldrmi r3, [r4, #2820]! @ 0xb04 │ │ │ │ adcmi sp, ip, #-2147483588 @ 0x8000003c │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea51d44 │ │ │ │ + bl 0xfea51e84 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x409d54 │ │ │ │ + bl 0x409e94 │ │ │ │ addsmi r0, ip, #134217728 @ 0x8000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2 7, cr15, [r9, #-24]! @ 0xffffffe8 │ │ │ │ + stc2 7, cr15, [r9], {6} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vrsubhn.i16 d20, q1, q2 │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf103b2d3 │ │ │ │ @ instruction: 0xf1ce0301 │ │ │ │ svclt 0x00180920 │ │ │ │ - bleq 0xff1442d0 │ │ │ │ + bleq 0xff144410 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r0], -r1 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ ldrmi fp, [fp], r8, lsl #30 │ │ │ │ ldrdgt pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1beb083 │ │ │ │ - blx 0x10d6ac │ │ │ │ - b 0x1506dd8 │ │ │ │ - blx 0x98c524 │ │ │ │ - b 0x11c61f4 │ │ │ │ - blx 0x90a1d4 │ │ │ │ - b 0x11c6de4 │ │ │ │ - blx 0x90a1dc │ │ │ │ + blx 0x10d7ec │ │ │ │ + b 0x1506f18 │ │ │ │ + blx 0x98c664 │ │ │ │ + b 0x11c6334 │ │ │ │ + blx 0x90a314 │ │ │ │ + b 0x11c6f24 │ │ │ │ + blx 0x90a31c │ │ │ │ stmdavs r5!, {r1, r2, r3, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fd85a │ │ │ │ - b 0xfe4175d0 │ │ │ │ + b 0xfe417710 │ │ │ │ andls r0, r0, #536870912 @ 0x20000000 │ │ │ │ - blx 0x299b7c │ │ │ │ + blx 0x299cbc │ │ │ │ @ instruction: 0xf1baf209 │ │ │ │ - blx 0xa8d5e8 │ │ │ │ - b 0x1307620 │ │ │ │ - blx 0xa8b5f4 │ │ │ │ - b 0x1306210 │ │ │ │ - bls 0x10b5fc │ │ │ │ + blx 0xa8d728 │ │ │ │ + b 0x1307760 │ │ │ │ + blx 0xa8b734 │ │ │ │ + b 0x1306350 │ │ │ │ + bls 0x10b73c │ │ │ │ @ instruction: 0xf60efa26 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ andeq lr, r6, r0, lsl #20 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ andeq lr, r5, r0, lsl #21 │ │ │ │ rsbvs r6, r0, r2, lsr #32 │ │ │ │ @ instruction: 0xf104d026 │ │ │ │ - bl 0x20ca34 │ │ │ │ + bl 0x20cb74 │ │ │ │ stmib sp, {r0, r1, r3, r9, fp}^ │ │ │ │ @ instruction: 0xf851b300 │ │ │ │ @ instruction: 0xf8dc3f08 │ │ │ │ @ instruction: 0xf8dc5000 │ │ │ │ - blx 0x9c9a38 │ │ │ │ + blx 0x9c9b78 │ │ │ │ stmdavs sl, {r1, r2, r3, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x38823a │ │ │ │ + blx 0x38837a │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ - blx 0x3482c2 │ │ │ │ + blx 0x348402 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ vpmax.s8 d15, d14, d18 │ │ │ │ submi r4, r2, fp, rrx │ │ │ │ eorsmi r4, r2, fp, lsr r0 │ │ │ │ @ instruction: 0xf84c406b │ │ │ │ submi r3, r2, r8, lsl #22 │ │ │ │ @ instruction: 0xf84c45e2 │ │ │ │ @@ -255408,73 +255490,73 @@ │ │ │ │ strvs lr, [r2, -r2, ror #17] │ │ │ │ addmi r1, fp, #17408 @ 0x4400 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r7], {6} │ │ │ │ + blx 0xfff077e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60c90 │ │ │ │ + bl 0xfec60dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r6, #67108864 @ 0x4000000 │ │ │ │ strmi r2, [r5], -r2, lsl #22 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ adccs lr, r2, pc, asr #20 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r8, #192, 2 @ 0x30 │ │ │ │ - b 0x14f9708 │ │ │ │ + b 0x14f9848 │ │ │ │ ldrtmi r0, [r6], r3, asr #29 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, fp, ip, sp, lr} │ │ │ │ - bcs 0x139964 │ │ │ │ + bcs 0x139aa4 │ │ │ │ ldcle 8, cr7, [lr, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], #-448 @ 0xfffffe40 @ │ │ │ │ ldcle 2, cr4, [sl], #-648 @ 0xfffffd78 │ │ │ │ ldrteq pc, [r8], #-256 @ 0xffffff00 @ │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x109c14 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x109d54 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ - blx 0xc19cec │ │ │ │ + blx 0xc19e2c │ │ │ │ rsbsmi pc, fp, r4, lsl #8 │ │ │ │ vpmax.s8 d15, d2, d12 │ │ │ │ @ instruction: 0xf1004314 │ │ │ │ - blx 0xc0a350 │ │ │ │ + blx 0xc0a490 │ │ │ │ tstpmi r4, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eormi r4, r3, r4, lsl #1 │ │ │ │ - bl 0x259ce8 │ │ │ │ + bl 0x259e28 │ │ │ │ ldrbtmi r0, [r7], #-1804 @ 0xfffff8f4 │ │ │ │ eorvc r4, fp, ip, lsr #13 │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ strbmi r4, [r7, #-131]! @ 0xffffff7d │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ movweq lr, #18947 @ 0x4a03 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-496]! @ 0xfffffe10 │ │ │ │ - bl 0x27ff48 │ │ │ │ + bl 0x280088 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x1789f3c │ │ │ │ + blne 0x178a07c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf706bdf8 │ │ │ │ - svclt 0x0000fc36 │ │ │ │ + svclt 0x0000fb96 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60d54 │ │ │ │ + bl 0xfec60e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6b70 │ │ │ │ - b 0x14d25f8 │ │ │ │ + b 0x14d6cb0 │ │ │ │ + b 0x14d2738 │ │ │ │ @ instruction: 0xf1c205c5 │ │ │ │ svclt 0x00140610 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xe000f8b0 │ │ │ │ svclt 0x00a82a00 │ │ │ │ stmdahi fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1c2dd40 │ │ │ │ @@ -255489,199 +255571,199 @@ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ ldceq 1, cr15, [r0], {2} │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ strtmi r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ mlasmi r3, r6, r0, r4 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7c7c │ │ │ │ + blcc 0x1c7dbc │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ - b 0xfe1d9e24 │ │ │ │ + b 0xfe1d9f64 │ │ │ │ eorsmi r0, r3, lr, lsl #6 │ │ │ │ movweq lr, #60035 @ 0xea83 │ │ │ │ - blcc 0x1c7c94 │ │ │ │ + blcc 0x1c7dd4 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11bf4 │ │ │ │ + bne 0xffa11d34 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff60782a │ │ │ │ + blx 0xe0796a │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec60e18 │ │ │ │ + bl 0xfec60f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14d6c34 │ │ │ │ - b 0x14d56bc │ │ │ │ + b 0x14d6d74 │ │ │ │ + b 0x14d57fc │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140220 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bcs 0x139aec │ │ │ │ + bcs 0x139c2c │ │ │ │ ldcle 8, cr6, [sp, #-44]! @ 0xffffffd4 │ │ │ │ strbeq pc, [r0], -lr, asr #3 @ │ │ │ │ ldcle 2, cr4, [r9], #-712 @ 0xfffffd38 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ streq pc, [r0, -lr, asr #3] │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ - blx 0x99a970 │ │ │ │ + blx 0x99aab0 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe1d9d50 │ │ │ │ + b 0xfe1d9e90 │ │ │ │ strmi r0, [r4], ip, lsl #6 │ │ │ │ @ instruction: 0xf84c4420 │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ - blx 0x1d1c98 │ │ │ │ + blx 0x1d1dd8 │ │ │ │ subsmi pc, r3, lr, lsl #6 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ - blcc 0x247dd4 │ │ │ │ + blcc 0x247f14 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ stmdble r8, {r0, r2, r5, r7, r9, lr} │ │ │ │ tstcs r0, r3, lsl #12 │ │ │ │ - bne 0xffa11cb4 │ │ │ │ + bne 0xffa11df4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #425984 @ 0x68000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x1e078ea │ │ │ │ + blx 0xff607a28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ sbcslt r4, r3, #140509184 @ 0x8600000 │ │ │ │ andcs pc, r1, r2, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, ip, sp} │ │ │ │ svclt 0x0018b083 │ │ │ │ - b 0x14d5cf8 │ │ │ │ + b 0x14d5e38 │ │ │ │ svclt 0x000803c3 │ │ │ │ @ instruction: 0xf8de461f │ │ │ │ svclt 0x0018c000 │ │ │ │ addsne r0, r0, #199 @ 0xc7 │ │ │ │ strbeq pc, [r0, #-448] @ 0xfffffe40 @ │ │ │ │ ldrdls pc, [r4], -lr │ │ │ │ stmdacs r0, {r1, r2, r3, r4, r5, r6, r7, fp} │ │ │ │ stccs 15, cr11, [r0, #-672] @ 0xfffffd60 │ │ │ │ andmi lr, r0, #3424256 @ 0x344000 │ │ │ │ ldclle 6, cr9, [r7, #-0] │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x109d6f @ │ │ │ │ - beq 0x946424 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x109eaf @ │ │ │ │ + beq 0x946564 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x259f34 │ │ │ │ - blx 0xa88558 │ │ │ │ - blx 0xa87534 │ │ │ │ - b 0x12c7d58 │ │ │ │ - b 0x128b564 │ │ │ │ + blx 0x25a074 │ │ │ │ + blx 0xa88698 │ │ │ │ + blx 0xa87674 │ │ │ │ + b 0x12c7e98 │ │ │ │ + b 0x128b6a4 │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ sbcmi r0, r5, r0, lsr #20 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ - b 0x1259f60 │ │ │ │ + b 0x125a0a0 │ │ │ │ @ instruction: 0xf1c00508 │ │ │ │ - blx 0xa8bdd4 │ │ │ │ - b 0x1288978 │ │ │ │ - blx 0x20b188 │ │ │ │ - b 0x11c8988 │ │ │ │ - blx 0xa0a590 │ │ │ │ - b 0x11c8988 │ │ │ │ + blx 0xa8bf14 │ │ │ │ + b 0x1288ab8 │ │ │ │ + blx 0x20b2c8 │ │ │ │ + b 0x11c8ac8 │ │ │ │ + blx 0xa0a6d0 │ │ │ │ + b 0x11c8ac8 │ │ │ │ addmi r0, r4, fp, lsl #4 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ - b 0xfe219f8c │ │ │ │ + b 0xfe21a0cc │ │ │ │ eormi r0, sl, ip, lsl #8 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ @ instruction: 0xf8ce4034 │ │ │ │ ldmeq sl!, {r2, sp}^ │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf8ce2a01 │ │ │ │ eorle r4, r8, r0 │ │ │ │ stceq 1, cr15, [r8], {14} │ │ │ │ stmdbeq r7, {r1, r2, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ movwvc lr, #2509 @ 0x9cd │ │ │ │ svcmi 0x0008f851 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ vpmax.s8 d15, d0, d4 │ │ │ │ - blx 0x219f18 │ │ │ │ + blx 0x21a058 │ │ │ │ eorsmi pc, r2, sl, lsl #22 │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x347ef0 │ │ │ │ + blcs 0x348030 │ │ │ │ strbmi r4, [ip, #131] @ 0x83 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ movweq lr, #31363 @ 0x7a83 │ │ │ │ stccc 8, cr15, [r4], {76} @ 0x4c │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ adcsmi r7, fp, #0, 6 │ │ │ │ - bl 0x4c020c │ │ │ │ + bl 0x4c034c │ │ │ │ strcs r0, [r0], #-519 @ 0xfffffdf9 │ │ │ │ stmia r2!, {r8, sl, sp}^ │ │ │ │ - bl 0xfe99b1fc │ │ │ │ + bl 0xfe99b33c │ │ │ │ addsmi r0, r9, #-2147483645 @ 0x80000003 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff607a28 │ │ │ │ + blx 0xe07b68 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec61018 │ │ │ │ + bl 0xfec61158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x109e90 │ │ │ │ - vldr d7, [pc, #36] @ 0x109e68 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x109fd0 │ │ │ │ + vldr d7, [pc, #36] @ 0x109fa8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ mullt r7, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6107c │ │ │ │ + bl 0xfec611bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x109eb0 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x109ff0 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x645518 │ │ │ │ + blvc 0x645658 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x109eb8 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x109ff8 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, asr pc @ │ │ │ │ @@ -255705,93 +255787,93 @@ │ │ │ │ vabal.u8 q9, d4, d1 │ │ │ │ stccs 14, cr2, [r2, #-768] @ 0xfffffd00 │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ svcpl 0x0080f414 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ uqadd16mi fp, r6, r8 │ │ │ │ @ instruction: 0xf41419be │ │ │ │ - b 0x14e5134 │ │ │ │ + b 0x14e5274 │ │ │ │ strls r0, [r5, #-1477] @ 0xfffffa3b │ │ │ │ strbpl pc, [r1, #-1287] @ 0xfffffaf9 @ │ │ │ │ vmlseq.f32 s29, s28, s30 │ │ │ │ svclt 0x00089603 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ vmlal.u8 q11, d5, d29 │ │ │ │ andle r4, fp, r0, asr #15 │ │ │ │ - beq 0x1c5f68 │ │ │ │ + beq 0x1c60a8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4c00 │ │ │ │ ldrbmi r0, [r4], -r0, lsl #24 │ │ │ │ strls r2, [r2], #-1026 @ 0xfffffbfe │ │ │ │ - bleq 0x4c4b74 │ │ │ │ + bleq 0x4c4cb4 │ │ │ │ @ instruction: 0xf8cd1f1e │ │ │ │ svcne 0x0005b010 │ │ │ │ - beq 0x4c4b7c │ │ │ │ + beq 0x4c4cbc │ │ │ │ strbtmi r2, [r3], r0, lsl #8 │ │ │ │ ldrtmi r9, [r9], -r4, lsl #22 │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ andls pc, r4, r3, lsr r8 @ │ │ │ │ andeq lr, r0, fp, lsl #21 │ │ │ │ mrc2 7, 5, pc, cr8, cr5, {7} │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf7f54648 │ │ │ │ - bls 0x209a68 │ │ │ │ + bls 0x209ba8 │ │ │ │ strmi r9, [r1], -r0, lsl #4 │ │ │ │ strbmi r9, [r0], -r2, lsl #22 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf7203404 │ │ │ │ - blls 0x289844 │ │ │ │ + blls 0x289704 │ │ │ │ svceq 0x0004f845 │ │ │ │ - blle 0xff95aa28 │ │ │ │ + blle 0xff95ab68 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec611d8 │ │ │ │ + bl 0xfec61318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrdgt pc, [r0], -sp @ │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ svcvs 0x0080f41c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0x10a050 │ │ │ │ - vldr d7, [pc, #36] @ 0x10a028 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0x10a190 │ │ │ │ + vldr d7, [pc, #36] @ 0x10a168 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6123c │ │ │ │ + bl 0xfec6137c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ stcvs 4, cr15, [r0], {30} │ │ │ │ - ldc 15, cr11, [pc, #32] @ 0x10a070 │ │ │ │ + ldc 15, cr11, [pc, #32] @ 0x10a1b0 │ │ │ │ andle r7, lr, r5, lsl fp │ │ │ │ mcrrpl 5, 0, pc, r1, cr3 @ │ │ │ │ - blvc 0x6456d8 │ │ │ │ + blvc 0x645818 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ - ldc 12, cr0, [pc, #8] @ 0x10a078 │ │ │ │ + ldc 12, cr0, [pc, #8] @ 0x10a1b8 │ │ │ │ @ instruction: 0xf8cd7b0d │ │ │ │ @ instruction: 0xf04fc010 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ @ instruction: 0xf8cde000 │ │ │ │ stc 0, cr12, [sp, #16] │ │ │ │ @ instruction: 0xf7f57b02 │ │ │ │ andlt pc, r7, r9, lsr #30 │ │ │ │ @@ -255829,66 +255911,66 @@ │ │ │ │ stmibmi r0, {r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf004d00a │ │ │ │ stccs 4, cr0, [r0], {2} │ │ │ │ @ instruction: 0xf44fbf0b │ │ │ │ @ instruction: 0xf04f4800 │ │ │ │ strtmi r0, [r0], -r0, lsl #16 │ │ │ │ andls r2, r2, r2 │ │ │ │ - bl 0x15bc34 │ │ │ │ + bl 0x15bd74 │ │ │ │ @ instruction: 0xf04f0746 │ │ │ │ - bl 0x18c134 │ │ │ │ + bl 0x18c274 │ │ │ │ movwls r0, #29253 @ 0x7245 │ │ │ │ - blls 0x26e950 │ │ │ │ + blls 0x26ea90 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, r8, r3, lsr r8 @ │ │ │ │ ldc2l 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ strmi r9, [r3], r7, lsl #22 │ │ │ │ streq lr, [r8], -r3, lsl #22 │ │ │ │ - bl 0x1f0d6c │ │ │ │ - blpl 0xf0b578 │ │ │ │ + bl 0x1f0eac │ │ │ │ + blpl 0xf0b6b8 │ │ │ │ strcc r4, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ andeq lr, r0, sl, lsl #21 │ │ │ │ stc2l 7, cr15, [lr, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf8569b03 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #22 │ │ │ │ - blls 0x1aed70 │ │ │ │ - stc2l 7, cr15, [r2, #-128] @ 0xffffff80 │ │ │ │ + blls 0x1aeeb0 │ │ │ │ + stc2 7, cr15, [r2], #128 @ 0x80 │ │ │ │ @ instruction: 0xf8452c10 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ @ instruction: 0x37100810 │ │ │ │ - blle 0xff71b7e8 │ │ │ │ + blle 0xff71b928 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb5f0 │ │ │ │ sbcslt r0, ip, #2, 30 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1040301 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x14d69c0 │ │ │ │ + b 0x14d6b00 │ │ │ │ svclt 0x001204c4 │ │ │ │ @ instruction: 0x4627461f │ │ │ │ ldrmi r4, [r7], #-1571 @ 0xfffff9dd │ │ │ │ and r1, sl, r5, asr #28 │ │ │ │ svceq 0x0007f1bc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2ba140 │ │ │ │ + blx 0x2ba280 │ │ │ │ addsmi pc, r7, #12, 28 @ 0xc0 │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf912d013 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf1bc6f01 │ │ │ │ - ble 0xffc4ddf8 │ │ │ │ + ble 0xffc4df38 │ │ │ │ svceq 0x0007f11c │ │ │ │ cdpeq 0, 0, cr15, cr7, cr15, {2} │ │ │ │ @ instruction: 0xf1ccbfa8 │ │ │ │ addsmi r0, r7, #0, 28 │ │ │ │ @ instruction: 0xfe0efa46 │ │ │ │ svc 0x0001f805 │ │ │ │ adcmi sp, r3, #-1073741766 @ 0xc000003a │ │ │ │ @@ -255905,31 +255987,31 @@ │ │ │ │ strmi r0, [r4], -r2, lsl #30 │ │ │ │ svclt 0x0018b2d8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ smlatbeq r2, r1, r1, pc @ │ │ │ │ streq pc, [r2, #-420] @ 0xfffffe5c │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ - b 0x14f9ec0 │ │ │ │ + b 0x14fa000 │ │ │ │ strbtmi r0, [r7], -ip, asr #25 │ │ │ │ strmi r4, [r4], r7, lsl #12 │ │ │ │ and r4, r9, r7, lsl r4 │ │ │ │ @ instruction: 0xf04f2b0f │ │ │ │ svclt 0x00d80e00 │ │ │ │ vseleq.f32 s30, s6, s12 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andsle lr, r3, r2, lsl #30 │ │ │ │ - blcc 0x1c8748 │ │ │ │ + blcc 0x1c8888 │ │ │ │ svcvs 0x0002f931 │ │ │ │ - blcs 0x136bf4 │ │ │ │ + blcs 0x136d34 │ │ │ │ @ instruction: 0xf113daee │ │ │ │ @ instruction: 0xf04f0f0f │ │ │ │ svclt 0x00a80e0f │ │ │ │ cdpeq 1, 0, cr15, cr0, cr3, {6} │ │ │ │ - blx 0x129ad84 │ │ │ │ + blx 0x129aec4 │ │ │ │ @ instruction: 0xf825fe0e │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ movweq lr, #51972 @ 0xcb04 │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r0, #26624 @ 0x6800 │ │ │ │ @@ -255941,93 +256023,93 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ cps #1 │ │ │ │ @ instruction: 0xf10132ff │ │ │ │ - b 0x14d6ae8 │ │ │ │ + b 0x14d6c28 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ and r1, sl, ip, ror #28 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x2ba268 │ │ │ │ + blx 0x2ba3a8 │ │ │ │ stcle 3, cr15, [r0, #-12] │ │ │ │ adcsmi r2, sl, #0, 6 │ │ │ │ svccc 0x0001f804 │ │ │ │ @ instruction: 0xf812d015 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ - blx 0x14e5f24 │ │ │ │ + blx 0x14e6064 │ │ │ │ @ instruction: 0xf1befe83 │ │ │ │ - ble 0xffbcdf28 │ │ │ │ + ble 0xffbce068 │ │ │ │ stmdaeq r0, {r1, r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0007f11e │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x12ba1d8 │ │ │ │ + blx 0x12ba318 │ │ │ │ adcsmi pc, sl, #8, 6 @ 0x20000000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strmi sp, [r4, #489] @ 0x1e9 │ │ │ │ - bl 0x27eb68 │ │ │ │ + bl 0x27eca8 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a3f5c │ │ │ │ + blne 0x17a409c │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ svceq 0x0002f1bc │ │ │ │ sbcslt r4, r8, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf1000c01 │ │ │ │ @ instruction: 0xf1a10001 │ │ │ │ @ instruction: 0xf1a50102 │ │ │ │ - b 0x14cb394 │ │ │ │ + b 0x14cb4d4 │ │ │ │ svclt 0x001900c0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ ldrmi r4, [r7], #-1668 @ 0xfffff97c │ │ │ │ - blcs 0x5023c8 │ │ │ │ - blx 0x2ba304 │ │ │ │ + blcs 0x502508 │ │ │ │ + blx 0x2ba444 │ │ │ │ stcle 14, cr15, [r1, #-12] │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf82442ba │ │ │ │ andsle lr, r2, r2, lsl #30 │ │ │ │ - blcc 0x1c8480 │ │ │ │ + blcc 0x1c85c0 │ │ │ │ svcvs 0x0002f831 │ │ │ │ - blcs 0x136d2c │ │ │ │ + blcs 0x136e6c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ movwcc r0, #63488 @ 0xf800 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x12ba270 │ │ │ │ + blx 0x12ba3b0 │ │ │ │ adcsmi pc, sl, #8, 28 @ 0x80 │ │ │ │ svc 0x0002f824 │ │ │ │ strmi sp, [r4, #492] @ 0x1ec │ │ │ │ - bl 0x27ec00 │ │ │ │ + bl 0x27ed40 │ │ │ │ strcs r0, [r0], -ip, lsl #6 │ │ │ │ stmia r3!, {r8, r9, sl, sp}^ │ │ │ │ - blne 0x17a3ff4 │ │ │ │ + blne 0x17a4134 │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dbe28 │ │ │ │ + b 0x14dbf68 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a246ba │ │ │ │ @ instruction: 0xf1a2463c │ │ │ │ strmi r0, [sl], #1544 @ 0x608 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @@ -256059,52 +256141,52 @@ │ │ │ │ svclt 0x00164c29 │ │ │ │ strbmi r0, [r0], -sp, ror #1 │ │ │ │ addlt r4, r8, r8, lsr #12 │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strtcs lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq lr, r0, pc, asr #20 │ │ │ │ - beq 0x5468c8 │ │ │ │ + beq 0x546a08 │ │ │ │ rscscc pc, pc, r0, lsl #2 │ │ │ │ strbmi fp, [r5], -r8, lsl #30 │ │ │ │ andeq pc, r1, r0, lsr #32 │ │ │ │ streq pc, [r8], -r9, lsl #2 │ │ │ │ rsceq r4, r4, r0, lsr #8 │ │ │ │ strmi r1, [ip], #-2327 @ 0xfffff6e9 │ │ │ │ - beq 0xff145108 │ │ │ │ + beq 0xff145248 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ movwcs lr, #18676 @ 0x48f4 │ │ │ │ ldc 7, cr3, [r1, #64] @ 0x40 │ │ │ │ vstr d7, [sp] │ │ │ │ @ instruction: 0xf0617b00 │ │ │ │ ldrbmi pc, [r4, #-3597] @ 0xfffff1f3 @ │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ movwcs lr, #18662 @ 0x48e6 │ │ │ │ strmi sp, [r8, #490]! @ 0x1ea │ │ │ │ - bl 0x380934 │ │ │ │ + bl 0x380a74 │ │ │ │ andcs r0, r0, r5, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9ca924 │ │ │ │ + bl 0xfe9caa64 │ │ │ │ ldrmi r0, [r0, #521] @ 0x209 │ │ │ │ - blmi 0x3c0908 │ │ │ │ - blls 0x2e4590 │ │ │ │ + blmi 0x3c0a48 │ │ │ │ + blls 0x2e46d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ab87f0 │ │ │ │ svclt 0x0000fb77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec61758 │ │ │ │ + bl 0xfec61898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ pkhbtmi r1, lr, r8, lsl #5 │ │ │ │ sbceq fp, r1, r2, lsl #1 │ │ │ │ @ instruction: 0x0c01eb02 │ │ │ │ streq lr, [r1, #-2830] @ 0xfffff4f2 │ │ │ │ @ instruction: 0xf8529301 │ │ │ │ @@ -256127,203 +256209,203 @@ │ │ │ │ andlt r0, r2, r0, lsl r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 1, cr15, [r2], #820 @ 0x334 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x18f7a14 │ │ │ │ + blx 0x18f7b54 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192de0 │ │ │ │ + bcs 0x192f20 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a5f0 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a730 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db08c │ │ │ │ + b 0x14db1cc │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf80c0300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10a828 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10a968 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a922c │ │ │ │ + bne 0x7a936c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7a88 │ │ │ │ + blx 0x18f7bc8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192e54 │ │ │ │ + bcs 0x192f94 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a664 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a7a4 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f811 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf80c12c0 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10a694 │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a7d4 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a9298 │ │ │ │ + bne 0x7a93d8 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7af0 │ │ │ │ + blx 0x18f7c30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192ebc │ │ │ │ + bcs 0x192ffc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a6cc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a80c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305d74 │ │ │ │ - blvc 0x1c5988 │ │ │ │ + blvc 0x305eb4 │ │ │ │ + blvc 0x1c5ac8 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7b60 │ │ │ │ + blx 0x18f7ca0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192f2c │ │ │ │ + bcs 0x19306c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a73c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a87c │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ strmi r4, [ip], #-1651 @ 0xfffff98d │ │ │ │ svccs 0x0001f911 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0001f80c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305de4 │ │ │ │ - blvc 0x1c59f8 │ │ │ │ + blvc 0x305f24 │ │ │ │ + blvc 0x1c5b38 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7bd0 │ │ │ │ + blx 0x18f7d10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x192f9c │ │ │ │ + bcs 0x1930dc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0x10a7ac │ │ │ │ + ldclcc 1, cr15, [pc] @ 0x10a8ec │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ mvnseq pc, #131 @ 0x83 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10a9e0 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10ab20 │ │ │ │ vstmia r3!, {d7-d10} │ │ │ │ - bne 0x7a93e4 │ │ │ │ + bne 0x7a9524 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7c40 │ │ │ │ + blx 0x18f7d80 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19300c │ │ │ │ + bcs 0x19314c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x14db2b8 │ │ │ │ + b 0x14db3f8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf82c0300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - ldc 8, cr1, [pc, #524] @ 0x10aa54 │ │ │ │ + ldc 8, cr1, [pc, #524] @ 0x10ab94 │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a9458 │ │ │ │ + bne 0x7a9598 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7cb0 │ │ │ │ + blx 0x18f7df0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x19307c │ │ │ │ + bcs 0x1931bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccs 0x0002f831 │ │ │ │ vhsub.u8 d20, d18, d17 │ │ │ │ @ instruction: 0xf82c32c0 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r7, r8, sl, lr} │ │ │ │ - ldc 4, cr4, [pc, #12] @ 0x10a8bc │ │ │ │ + ldc 4, cr4, [pc, #12] @ 0x10a9fc │ │ │ │ fstmiax r3!, {d7-d9} @ Deprecated │ │ │ │ - bne 0x7a94c0 │ │ │ │ + bne 0x7a9600 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18f7d18 │ │ │ │ + blx 0x18f7e58 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1930e4 │ │ │ │ + bcs 0x193224 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256331,26 +256413,26 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00c832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x305f9c │ │ │ │ - blvc 0x1c5bb0 │ │ │ │ + blvc 0x3060dc │ │ │ │ + blvc 0x1c5cf0 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7d88 │ │ │ │ + blx 0x18f7ec8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x193154 │ │ │ │ + bcs 0x193294 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mrrcne 15, 1, fp, r3, cr8 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ @ instruction: 0x461c4674 │ │ │ │ stccc 6, cr4, [r2], {115} @ 0x73 │ │ │ │ @@ -256358,42 +256440,42 @@ │ │ │ │ svccs 0x0002f931 │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00d832ff │ │ │ │ adcmi r2, r1, #0, 4 │ │ │ │ svccs 0x0002f82c │ │ │ │ ldrmi sp, [lr, #500] @ 0x1f4 │ │ │ │ strmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ - blvc 0x30600c │ │ │ │ - blvc 0x1c5c20 │ │ │ │ + blvc 0x30614c │ │ │ │ + blvc 0x1c5d60 │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18f7df8 │ │ │ │ + blx 0x18f7f38 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1931c4 │ │ │ │ + bcs 0x193304 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ stccc 6, cr4, [r2], {114} @ 0x72 │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f82c │ │ │ │ ldrmi sp, [r6, #502] @ 0x1f6 │ │ │ │ stmne r3, {r0, r1, r2, r8, fp, ip, lr, pc} │ │ │ │ - blvc 0x2c6078 │ │ │ │ - blvc 0x1c5c8c │ │ │ │ + blvc 0x2c61b8 │ │ │ │ + blvc 0x1c5dcc │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @@ -256405,23 +256487,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f911 │ │ │ │ svc 0x0001f910 │ │ │ │ - bl 0xfec1c1ec │ │ │ │ + bl 0xfec1c32c │ │ │ │ svclt 0x00c8020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ae7c │ │ │ │ + blne 0x78afbc │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256433,15 +256515,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf93118cf │ │ │ │ @ instruction: 0xf930cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecba9e4 │ │ │ │ + bl 0xfecbab24 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256456,17 +256538,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248c90 │ │ │ │ + blcs 0x248dd0 │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b56c │ │ │ │ + bl 0xfe99b6ac │ │ │ │ svclt 0x00c80001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256477,39 +256559,39 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc388 │ │ │ │ + b 0x14dc4c8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14bba8 │ │ │ │ + bl 0x14bce8 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9a7b4 │ │ │ │ + bl 0x1a9a8f4 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x801b64 │ │ │ │ + bne 0x801ca4 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x280fe8 │ │ │ │ + bl 0x281128 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178afdc │ │ │ │ + blne 0x178b11c │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256520,23 +256602,23 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 5, cr4, cr0, cr11, {1} │ │ │ │ stmiane pc, {r1, r2, r5, r6, r9, sl, fp, ip}^ @ │ │ │ │ svcgt 0x0001f811 │ │ │ │ svc 0x0001f810 │ │ │ │ - bl 0xfec1c3b8 │ │ │ │ + bl 0xfec1c4f8 │ │ │ │ svclt 0x0088020e │ │ │ │ andeq lr, ip, #178176 @ 0x2b800 │ │ │ │ @ instruction: 0xf80642b9 │ │ │ │ mvnsle r2, r1, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b048 │ │ │ │ + blne 0x78b188 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ sbcslt fp, sp, #240, 10 @ 0x3c000000 │ │ │ │ @@ -256548,15 +256630,15 @@ │ │ │ │ andeq pc, r2, r2, lsr #3 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ cdpne 6, 10, cr4, cr6, cr11, {1} │ │ │ │ @ instruction: 0xf83118cf │ │ │ │ @ instruction: 0xf830cb02 │ │ │ │ strbmi lr, [r6, #3842]! @ 0xf02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbaab0 │ │ │ │ + bl 0xfecbabf0 │ │ │ │ adcsmi r0, r9, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f826 │ │ │ │ addsmi sp, sp, #1073741884 @ 0x4000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #26624 @ 0x6800 │ │ │ │ @@ -256571,17 +256653,17 @@ │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ strmi r0, [r4], -r1, lsl #6 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ svclt 0x0014468c │ │ │ │ @ instruction: 0x462b00db │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ stmiane pc, {r1, r2, r8, r9, sl, fp, ip}^ @ │ │ │ │ - blcs 0x248e5c │ │ │ │ + blcs 0x248f9c │ │ │ │ svcne 0x0004f85e │ │ │ │ - bl 0xfe99b738 │ │ │ │ + bl 0xfe99b878 │ │ │ │ svclt 0x00880001 │ │ │ │ ldrmi r1, [ip, #2696]! @ 0xa88 │ │ │ │ svceq 0x0004f846 │ │ │ │ addsmi sp, sp, #-2147483588 @ 0x8000003c │ │ │ │ strtmi sp, [r3], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -256592,124 +256674,124 @@ │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0xf1bcb2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x14dc554 │ │ │ │ + b 0x14dc694 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140e08 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046bc │ │ │ │ - bl 0x14bd74 │ │ │ │ + bl 0x14beb4 │ │ │ │ and r0, r7, ip, lsl #16 │ │ │ │ @ instruction: 0xf8441ac3 │ │ │ │ - bl 0x1a9a980 │ │ │ │ + bl 0x1a9aac0 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andsle r6, r2, r2, rrx │ │ │ │ svceq 0x0008f85e │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ @ instruction: 0xf8de3108 │ │ │ │ addmi r6, r3, #4 │ │ │ │ stmdbeq r6, {r1, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bne 0x7ffd30 │ │ │ │ + bne 0x7ffe70 │ │ │ │ svccc 0x0008f844 │ │ │ │ andeq lr, r6, #100352 @ 0x18800 │ │ │ │ rsbvs r4, r2, r1, asr #10 │ │ │ │ strbmi sp, [r7, #-492]! @ 0xfffffe14 │ │ │ │ - bl 0x2811b4 │ │ │ │ + bl 0x2812f4 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b1a8 │ │ │ │ + blne 0x178b2e8 │ │ │ │ ldmle sl!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14dc5e0 │ │ │ │ + b 0x14dc720 │ │ │ │ @ instruction: 0xf10406c6 │ │ │ │ svclt 0x00143cff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ mcrne 6, 2, r4, cr13, cr6, {5} │ │ │ │ - bl 0x412724 │ │ │ │ + bl 0x412864 │ │ │ │ @ instruction: 0xf915080e │ │ │ │ @ instruction: 0xf9102f01 │ │ │ │ @ instruction: 0xf91c1f01 │ │ │ │ addmi r7, sl, #1, 30 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3facdc │ │ │ │ + bne 0xfe3fae1c │ │ │ │ ldrtmi r4, [fp], #-1476 @ 0xfffffa3c │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x24122c │ │ │ │ + bl 0x24136c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78b220 │ │ │ │ + blne 0x78b360 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cb24c │ │ │ │ + b 0x14cb38c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140202 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf9311987 │ │ │ │ @ instruction: 0xf932cf02 │ │ │ │ @ instruction: 0xf930ef02 │ │ │ │ ldrbmi r5, [r4, #2818]! @ 0xb02 │ │ │ │ movweq lr, #60332 @ 0xebac │ │ │ │ - bl 0xfecbad48 │ │ │ │ + bl 0xfecbae88 │ │ │ │ adcsmi r0, r8, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf820442b │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3464f8 │ │ │ │ + blvc 0x346638 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14ce6cc │ │ │ │ + b 0x14ce80c │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3fadc0 │ │ │ │ + bne 0xfe3faf00 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9b10 │ │ │ │ - blvc 0x1c6178 │ │ │ │ + bne 0xda9c50 │ │ │ │ + blvc 0x1c62b8 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256718,34 +256800,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff402f6c │ │ │ │ + bne 0xff4030ac │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x1199f6c │ │ │ │ + bl 0x119a0ac │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x385d3c │ │ │ │ - bne 0x1801f04 │ │ │ │ + beq 0x385e7c │ │ │ │ + bne 0x1802044 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d38c │ │ │ │ + bne 0xe8d4cc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256756,82 +256838,82 @@ │ │ │ │ svclt 0x00180601 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, #0, 2 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144605 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ mcrne 6, 2, r4, cr15, cr4, {5} │ │ │ │ - bl 0x1d2928 │ │ │ │ + bl 0x1d2a68 │ │ │ │ @ instruction: 0xf817080c │ │ │ │ @ instruction: 0xf8142f01 │ │ │ │ @ instruction: 0xf9131f01 │ │ │ │ addsmi lr, r1, #1, 30 │ │ │ │ andeq lr, r1, r2, lsr #23 │ │ │ │ - bne 0xfe33ae10 │ │ │ │ + bne 0xfe33af50 │ │ │ │ strmi r4, [r6], #1347 @ 0x543 │ │ │ │ and pc, r0, r3, lsl #17 │ │ │ │ strbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x281420 │ │ │ │ + bl 0x281560 │ │ │ │ andcs r0, r0, ip, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x178b414 │ │ │ │ + blne 0x178b554 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, sp, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14cc040 │ │ │ │ + b 0x14cc180 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140102 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf8341987 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf830ef02 │ │ │ │ strbmi r3, [r6, #2818]! @ 0xb02 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ - bl 0xfecbae7c │ │ │ │ + bl 0xfecbafbc │ │ │ │ adcsmi r0, r8, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf8204413 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3066ec │ │ │ │ + blvc 0x30682c │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1a13601 │ │ │ │ - b 0x14ce8bc │ │ │ │ + b 0x14ce9fc │ │ │ │ @ instruction: 0xf1a204c4 │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x462600f6 │ │ │ │ @ instruction: 0xf85e1987 │ │ │ │ @ instruction: 0xf85c2f04 │ │ │ │ @ instruction: 0xf8501f04 │ │ │ │ addmi r5, sl, #4, 22 @ 0x1000 │ │ │ │ movweq lr, #7074 @ 0x1ba2 │ │ │ │ - bne 0xfe3fadb0 │ │ │ │ + bne 0xfe3faef0 │ │ │ │ strtmi r4, [fp], #-696 @ 0xfffffd48 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ adcsmi sp, r4, #-1073741765 @ 0xc000003b │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xda9d00 │ │ │ │ - blvc 0x1c6368 │ │ │ │ + bne 0xda9e40 │ │ │ │ + blvc 0x1c64a8 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -256840,34 +256922,34 @@ │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr1, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne r7, {r1, r2, r3, r5, r9, sl, lr} │ │ │ │ - bne 0xff40315c │ │ │ │ + bne 0xff40329c │ │ │ │ andeq lr, r2, #107520 @ 0x1a400 │ │ │ │ @ instruction: 0xf840191b │ │ │ │ - bl 0x119a15c │ │ │ │ + bl 0x119a29c │ │ │ │ adcsmi r0, r8, #8, 4 @ 0x80000000 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ @ instruction: 0xf85ed013 │ │ │ │ @ instruction: 0xf85c3f08 │ │ │ │ ldmib r0, {r3, r8, r9, sl, fp, ip}^ │ │ │ │ addmi r4, fp, #0, 16 │ │ │ │ ldrdcs pc, [r4], -lr │ │ │ │ andeq pc, r8, r0, lsl #2 │ │ │ │ ldrdls pc, [r4], -ip │ │ │ │ - beq 0x385f2c │ │ │ │ - bne 0x18000f4 │ │ │ │ + beq 0x38606c │ │ │ │ + bne 0x1800234 │ │ │ │ andeq lr, r9, #100352 @ 0x18800 │ │ │ │ adcsmi lr, r5, #59244544 @ 0x3880000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe8d57c │ │ │ │ + bne 0xe8d6bc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -256889,52 +256971,52 @@ │ │ │ │ @ instruction: 0x2c02e9a8 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f19f4 │ │ │ │ + b 0x14f1b34 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #12864 @ 0x3240 │ │ │ │ + adcmi pc, r5, #2624 @ 0xa40 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1285e48 │ │ │ │ + bleq 0x1285f88 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #11712 @ 0x2dc0 │ │ │ │ - bleq 0x1c92ec │ │ │ │ - blls 0x142610 │ │ │ │ + adcmi pc, r5, #1472 @ 0x5c0 │ │ │ │ + bleq 0x1c942c │ │ │ │ + blls 0x142750 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb65c │ │ │ │ + bl 0xfe9cb79c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481640 │ │ │ │ - blls 0x12652c8 │ │ │ │ + blmi 0x481780 │ │ │ │ + blls 0x1265408 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0x12c7932 │ │ │ │ + blx 0x12c7a72 │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ ldc2l 1, cr15, [r4], {170} @ 0xaa │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ @@ -256952,52 +257034,52 @@ │ │ │ │ @ instruction: 0x2c02e92a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1af0 │ │ │ │ + b 0x14f1c30 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #5312 @ 0x14c0 │ │ │ │ + adcmi pc, r5, #45824 @ 0xb300 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe285f44 │ │ │ │ + bleq 0xfe286084 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf7183401 │ │ │ │ - adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ - bleq 0x249468 │ │ │ │ - blls 0x14270c │ │ │ │ + adcmi pc, r5, #41216 @ 0xa100 │ │ │ │ + bleq 0x2495a8 │ │ │ │ + blls 0x14284c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb758 │ │ │ │ + bl 0xfe9cb898 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48173c │ │ │ │ - blls 0x12653c4 │ │ │ │ + blmi 0x48187c │ │ │ │ + blls 0x1265504 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ - blx 0xff347a2c │ │ │ │ + blx 0xff347b6c │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ mrrc2 1, 10, pc, r6, cr10 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @@ -257014,50 +257096,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stmia r8!, {r0, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dca30 │ │ │ │ + b 0x14dcb70 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - ldc2l 7, cr15, [r8, #96] @ 0x60 │ │ │ │ + ldc2 7, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286040 │ │ │ │ + bleq 0xff286180 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf7189700 │ │ │ │ - adcsmi pc, r5, #12736 @ 0x31c0 │ │ │ │ + adcsmi pc, r5, #2496 @ 0x9c0 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0b84c │ │ │ │ + bl 0xfea0b98c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641830 │ │ │ │ - blls 0x12e54b8 │ │ │ │ + blmi 0x641970 │ │ │ │ + blls 0x12e55f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef430 │ │ │ │ - blne 0x785db0 │ │ │ │ + bls 0x1ef570 │ │ │ │ + blne 0x785ef0 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1aa4622 │ │ │ │ @@ -257083,54 +257165,54 @@ │ │ │ │ stccs 8, cr14, [r2], {36} @ 0x24 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1cfc │ │ │ │ + b 0x14f1e3c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #940 @ 0x3ac │ │ │ │ + adcmi pc, r5, #300 @ 0x12c │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286150 │ │ │ │ + bleq 0x1286290 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #868 @ 0x364 │ │ │ │ - bleq 0x1c95f4 │ │ │ │ - blls 0x142918 │ │ │ │ + adcmi pc, r5, #57, 30 @ 0xe4 │ │ │ │ + bleq 0x1c9734 │ │ │ │ + blls 0x142a58 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cb964 │ │ │ │ + bl 0xfe9cbaa4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481948 │ │ │ │ - blls 0x12655d0 │ │ │ │ + blmi 0x481a88 │ │ │ │ + blls 0x1265710 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf9c2f1aa │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0x1547c42 │ │ │ │ + blx 0x1547d82 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [lr], -r7, asr #1 │ │ │ │ @ instruction: 0x46814b38 │ │ │ │ @@ -257146,54 +257228,54 @@ │ │ │ │ stccs 15, cr14, [r2], {166} @ 0xa6 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f1df8 │ │ │ │ + b 0x14f1f38 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #692 @ 0x2b4 │ │ │ │ + adcmi pc, r5, #13, 30 @ 0x34 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28624c │ │ │ │ + bleq 0xfe28638c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #620 @ 0x26c │ │ │ │ - bleq 0x249770 │ │ │ │ - blls 0x142a14 │ │ │ │ + adcmi pc, r5, #4016 @ 0xfb0 │ │ │ │ + bleq 0x2498b0 │ │ │ │ + blls 0x142b54 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cba60 │ │ │ │ + bl 0xfe9cbba0 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481a44 │ │ │ │ - blls 0x12656cc │ │ │ │ + blmi 0x481b84 │ │ │ │ + blls 0x126580c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf44f8ff0 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf944f1aa │ │ │ │ ldr r4, [r5, r0, lsl #13]! │ │ │ │ - blx 0xff5c7d3c │ │ │ │ + blx 0xff5c7e7c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r9, asr #1 │ │ │ │ @ instruction: 0x46824b3d │ │ │ │ @@ -257208,50 +257290,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ svc 0x0024f198 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dcd38 │ │ │ │ + b 0x14dce78 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - @ instruction: 0xff52f72c │ │ │ │ + cdp2 7, 11, cr15, cr2, cr12, {1} │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286348 │ │ │ │ + bleq 0xff286488 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #260 @ 0x104 │ │ │ │ + adcsmi pc, r5, #2576 @ 0xa10 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0bb54 │ │ │ │ + bl 0xfea0bc94 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641b38 │ │ │ │ - blls 0x12e57c0 │ │ │ │ + blmi 0x641c78 │ │ │ │ + blls 0x12e5900 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1ef738 │ │ │ │ - blne 0x7860b8 │ │ │ │ + bls 0x1ef878 │ │ │ │ + blne 0x7861f8 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1aa4622 │ │ │ │ @@ -257277,42 +257359,42 @@ │ │ │ │ stccs 14, cr14, [r2], {160} @ 0xa0 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2004 │ │ │ │ + b 0x14f2144 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #1904 @ 0x770 │ │ │ │ + adcmi pc, r5, #13760 @ 0x35c0 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286458 │ │ │ │ + bleq 0x1286598 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #1616 @ 0x650 │ │ │ │ - bleq 0x1c98fc │ │ │ │ - blls 0x142c20 │ │ │ │ + adcmi pc, r5, #12608 @ 0x3140 │ │ │ │ + bleq 0x1c9a3c │ │ │ │ + blls 0x142d60 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbc6c │ │ │ │ + bl 0xfe9cbdac │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481c50 │ │ │ │ - blls 0x12658d8 │ │ │ │ + blmi 0x481d90 │ │ │ │ + blls 0x1265a18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257340,42 +257422,42 @@ │ │ │ │ stccs 14, cr14, [r2], {34} @ 0x22 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2100 │ │ │ │ + b 0x14f2240 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #912 @ 0x390 │ │ │ │ + adcmi pc, r5, #9792 @ 0x2640 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286554 │ │ │ │ + bleq 0xfe286694 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #624 @ 0x270 │ │ │ │ - bleq 0x249a78 │ │ │ │ - blls 0x142d1c │ │ │ │ + adcmi pc, r5, #8640 @ 0x21c0 │ │ │ │ + bleq 0x249bb8 │ │ │ │ + blls 0x142e5c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbd68 │ │ │ │ + bl 0xfe9cbea8 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481d4c │ │ │ │ - blls 0x12659d4 │ │ │ │ + blmi 0x481e8c │ │ │ │ + blls 0x1265b14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257402,50 +257484,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ stc 1, cr15, [r0, #608]! @ 0x260 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd040 │ │ │ │ + b 0x14dd180 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - cdp2 7, 2, cr15, cr14, cr12, {1} │ │ │ │ + stc2 7, cr15, [lr, #176] @ 0xb0 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286650 │ │ │ │ + bleq 0xff286790 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #464 @ 0x1d0 │ │ │ │ + adcsmi pc, r5, #8000 @ 0x1f40 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0be5c │ │ │ │ + bl 0xfea0bf9c │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x641e40 │ │ │ │ - blls 0x12e5ac8 │ │ │ │ + blmi 0x641f80 │ │ │ │ + blls 0x12e5c08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efa40 │ │ │ │ - blne 0x7863c0 │ │ │ │ + bls 0x1efb80 │ │ │ │ + blne 0x786500 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ @@ -257471,42 +257553,42 @@ │ │ │ │ stccs 13, cr14, [r2], {28} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f230c │ │ │ │ + b 0x14f244c │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #59136 @ 0xe700 │ │ │ │ + adcmi pc, r5, #18176 @ 0x4700 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286760 │ │ │ │ + bleq 0x12868a0 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #54528 @ 0xd500 │ │ │ │ - bleq 0x1c9c04 │ │ │ │ - blls 0x142f28 │ │ │ │ + adcmi pc, r5, #13568 @ 0x3500 │ │ │ │ + bleq 0x1c9d44 │ │ │ │ + blls 0x143068 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cbf74 │ │ │ │ + bl 0xfe9cc0b4 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x481f58 │ │ │ │ - blls 0x1265be0 │ │ │ │ + blmi 0x482098 │ │ │ │ + blls 0x1265d20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257534,42 +257616,42 @@ │ │ │ │ stccs 12, cr14, [r2], {158} @ 0x9e │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2408 │ │ │ │ + b 0x14f2548 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #43264 @ 0xa900 │ │ │ │ + adcmi pc, r5, #2304 @ 0x900 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe28685c │ │ │ │ + bleq 0xfe28699c │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #38656 @ 0x9700 │ │ │ │ - bleq 0x249d80 │ │ │ │ - blls 0x143024 │ │ │ │ + adcmi pc, r5, #252928 @ 0x3dc00 │ │ │ │ + bleq 0x249ec0 │ │ │ │ + blls 0x143164 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc070 │ │ │ │ + bl 0xfe9cc1b0 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x482054 │ │ │ │ - blls 0x1265cdc │ │ │ │ + blmi 0x482194 │ │ │ │ + blls 0x1265e1c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257596,50 +257678,50 @@ │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldc 1, cr15, [ip], {152} @ 0x98 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd348 │ │ │ │ + b 0x14dd488 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - stc2l 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ + blx 0xff1c9b12 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286958 │ │ │ │ + bleq 0xff286a98 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #20736 @ 0x5100 │ │ │ │ + adcsmi pc, r5, #181248 @ 0x2c400 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c164 │ │ │ │ + bl 0xfea0c2a4 │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x642148 │ │ │ │ - blls 0x12e5dd0 │ │ │ │ + blmi 0x642288 │ │ │ │ + blls 0x12e5f10 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1efd48 │ │ │ │ - blne 0x7866c8 │ │ │ │ + bls 0x1efe88 │ │ │ │ + blne 0x786808 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ @@ -257665,42 +257747,42 @@ │ │ │ │ @ instruction: 0x2c02eb98 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2614 │ │ │ │ + b 0x14f2754 │ │ │ │ umaalle r0, r2, r2, r5 │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0702 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #117760 @ 0x1cc00 │ │ │ │ + adcmi pc, r5, #864256 @ 0xd3000 │ │ │ │ svceq 0x0002f827 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0x1286a68 │ │ │ │ + bleq 0x1286ba8 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf83a0a02 │ │ │ │ ldrtmi r1, [r2], -r4, lsr #32 │ │ │ │ eoreq pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #99328 @ 0x18400 │ │ │ │ - bleq 0x1c9f0c │ │ │ │ - blls 0x143230 │ │ │ │ + adcmi pc, r5, #790528 @ 0xc1000 │ │ │ │ + bleq 0x1ca04c │ │ │ │ + blls 0x143370 │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc27c │ │ │ │ + bl 0xfe9cc3bc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x482260 │ │ │ │ - blls 0x1265ee8 │ │ │ │ + blmi 0x4823a0 │ │ │ │ + blls 0x1266028 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257728,42 +257810,42 @@ │ │ │ │ @ instruction: 0x2c02eb1a │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ rsceq fp, r2, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ andls fp, r0, #20, 30 @ 0x50 │ │ │ │ strbmi r9, [r1, #1792] @ 0x700 │ │ │ │ - b 0x14f2710 │ │ │ │ + b 0x14f2850 │ │ │ │ ldrdle r0, [r2], #-82 @ 0xffffffae │ │ │ │ @ instruction: 0x970146d3 │ │ │ │ @ instruction: 0xf1a92400 │ │ │ │ @ instruction: 0xf10a0704 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #54272 @ 0xd400 │ │ │ │ + adcmi pc, r5, #610304 @ 0x95000 │ │ │ │ svceq 0x0004f847 │ │ │ │ svcls 0x0001dcf3 │ │ │ │ - bleq 0xfe286b64 │ │ │ │ + bleq 0xfe286ca4 │ │ │ │ @ instruction: 0xf1082400 │ │ │ │ @ instruction: 0xf85a0a04 │ │ │ │ @ instruction: 0x46321034 │ │ │ │ eorseq pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf72c3401 │ │ │ │ - adcmi pc, r5, #35840 @ 0x8c00 │ │ │ │ - bleq 0x24a088 │ │ │ │ - blls 0x14332c │ │ │ │ + adcmi pc, r5, #536576 @ 0x83000 │ │ │ │ + bleq 0x24a1c8 │ │ │ │ + blls 0x14346c │ │ │ │ stmdble r8, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, fp, asr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cc378 │ │ │ │ + bl 0xfe9cc4b8 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ - blmi 0x48235c │ │ │ │ - blls 0x1265fe4 │ │ │ │ + blmi 0x48249c │ │ │ │ + blls 0x1266124 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -257785,55 +257867,55 @@ │ │ │ │ @ instruction: 0xf984fa5f │ │ │ │ movtls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq pc, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ andeq pc, pc, r3, lsr #32 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - b 0xfe748654 │ │ │ │ + b 0xfe748794 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stccs 6, cr4, [r2], {3} │ │ │ │ strcc sp, [r1], #-71 @ 0xffffffb9 │ │ │ │ rsceq r9, r4, r3, lsl #20 │ │ │ │ - b 0x14dd650 │ │ │ │ + b 0x14dd790 │ │ │ │ suble r1, fp, r4, lsl fp │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1aad01f │ │ │ │ strcs r0, [r0, #-2056] @ 0xfffff7f8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ strcc r9, [r1, #-1792] @ 0xfffff900 │ │ │ │ strdeq lr, [r4, -r6] │ │ │ │ - blx 0x10c9cda │ │ │ │ + blx 0xfe8c9e18 │ │ │ │ stmib r8!, {r0, r1, r3, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ - bleq 0xff286c60 │ │ │ │ + bleq 0xff286da0 │ │ │ │ ldmib r8, {r9, sl, sp}^ │ │ │ │ strcc r2, [r1], -r2, lsl #6 │ │ │ │ strdeq lr, [r4, -r8] │ │ │ │ @ instruction: 0xf72c9700 │ │ │ │ - adcsmi pc, r5, #46080 @ 0xb400 │ │ │ │ + adcsmi pc, r5, #577536 @ 0x8d000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ strbmi sp, [ip, #-499] @ 0xfffffe0d │ │ │ │ ldrbmi fp, [r4], #-3902 @ 0xfffff0c2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r4!, {r0, r2, r9, ip, lr, pc}^ │ │ │ │ - bl 0xfea0c46c │ │ │ │ + bl 0xfea0c5ac │ │ │ │ ldrmi r0, [r9, #778] @ 0x30a │ │ │ │ - blmi 0x642450 │ │ │ │ - blls 0x12e60d8 │ │ │ │ + blmi 0x642590 │ │ │ │ + blls 0x12e6218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1f0050 │ │ │ │ - blne 0x7869d0 │ │ │ │ + bls 0x1f0190 │ │ │ │ + blne 0x786b10 │ │ │ │ mulle r4, r2, r5 │ │ │ │ @ instruction: 0xf1bb464c │ │ │ │ @ instruction: 0xd1b80f00 │ │ │ │ strbmi lr, [ip], -r3, ror #15 │ │ │ │ stmdbls r3, {r3, r4, r9, sl, lr} │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a94622 │ │ │ │ @@ -257876,141 +257958,141 @@ │ │ │ │ andsgt pc, r3, r6, lsl r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8004461 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cc568 │ │ │ │ + blne 0xff5cc6a8 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18b098 │ │ │ │ + bls 0x18b1d8 │ │ │ │ ldr r4, [lr, r6, lsl #12]! │ │ │ │ stc2l 1, cr15, [lr, #-676] @ 0xfffffd5c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc951cc │ │ │ │ + blmi 0xc9530c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stmib r2!, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d91ec │ │ │ │ + b 0x14d932c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dccd0 │ │ │ │ + b 0x14dce10 │ │ │ │ mlasle r6, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8204461 │ │ │ │ ldclle 15, cr1, [r5], #8 │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x1ca2b0 │ │ │ │ + blne 0x1ca3f0 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2630 │ │ │ │ - blls 0x12662b4 │ │ │ │ + blmi 0x4c2770 │ │ │ │ + blls 0x12663f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0x154891a │ │ │ │ + blx 0x1548a5a │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7be │ │ │ │ svclt 0x0000fcdd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xc952b0 │ │ │ │ + blmi 0xc953f0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ ldmdb r0!, {r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d92d0 │ │ │ │ + b 0x14d9410 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dcdb4 │ │ │ │ + b 0x14dcef4 │ │ │ │ ldrsbtle r0, [r6], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ addsmi r3, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8404461 │ │ │ │ ldclle 15, cr1, [r5], #16 │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ strbtmi r4, [r1], #-668 @ 0xfffffd64 │ │ │ │ - blne 0x24a414 │ │ │ │ + blne 0x24a554 │ │ │ │ addsmi sp, r5, #62720 @ 0xf500 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2714 │ │ │ │ - blls 0x1266398 │ │ │ │ + blmi 0x4c2854 │ │ │ │ + blls 0x12664d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff8c89fc │ │ │ │ + blx 0xff8c8b3c │ │ │ │ strmi r9, [r6], -r1, lsl #20 │ │ │ │ @ instruction: 0xf1a9e7be │ │ │ │ svclt 0x0000fc6b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -258025,25 +258107,25 @@ │ │ │ │ strbmi r7, [r0], -r0, lsl #5 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf19800ed │ │ │ │ svccs 0x0002e8be │ │ │ │ strcc sp, [r1, -sl, asr #32] │ │ │ │ - b 0x14dce4c │ │ │ │ - b 0x14ceed4 │ │ │ │ + b 0x14dcf8c │ │ │ │ + b 0x14cf014 │ │ │ │ suble r1, sp, sl, lsl r7 │ │ │ │ - b 0x14f909c │ │ │ │ + b 0x14f91dc │ │ │ │ strbmi r1, [r9], -r7, lsl #28 │ │ │ │ stmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmib r1, {r0, r4, r5, r6, r7, sl, lr}^ │ │ │ │ ldmib r1, {sl, fp, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf848189b │ │ │ │ - bl 0x141bffc │ │ │ │ + bl 0x141c13c │ │ │ │ strmi r0, [r9, #768] @ 0x300 │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ @ instruction: 0x4621d1f1 │ │ │ │ strbeq lr, [r7, r6, lsl #22] │ │ │ │ ldmib r1, {r1, r2, r5, r7, sl, lr}^ │ │ │ │ strcc r3, [r8, -r0] │ │ │ │ strcs lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @@ -258052,25 +258134,25 @@ │ │ │ │ andeq lr, r4, r0, asr #22 │ │ │ │ @ instruction: 0xf847458e │ │ │ │ mvnsle r0, r4, lsl #24 │ │ │ │ svclt 0x003e45aa │ │ │ │ andeq lr, r6, #10240 @ 0x2800 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r2!, {r2, r9, ip, lr, pc}^ │ │ │ │ - blne 0xfe5cc828 │ │ │ │ + blne 0xfe5cc968 │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r6, pc, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x14dcee0 │ │ │ │ + b 0x14dd020 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b3 │ │ │ │ ldrbmi r4, [r2], -r1, lsr #12 │ │ │ │ vst1.16 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf8cd7380 │ │ │ │ @@ -258117,52 +258199,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cc92c │ │ │ │ + blne 0xff5cca6c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18acd4 │ │ │ │ + bls 0x18ae14 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0x1c48c06 │ │ │ │ + blx 0x1c48d46 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15590 │ │ │ │ + blmi 0xd156d0 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x00c0f197 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d95b0 │ │ │ │ + b 0x14d96f0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd094 │ │ │ │ + b 0x14dd1d4 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258171,22 +258253,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1ca67c │ │ │ │ + blne 0x1ca7bc │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c29fc │ │ │ │ - blls 0x1266680 │ │ │ │ + blmi 0x4c2b3c │ │ │ │ + blls 0x12667c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258202,26 +258284,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1567c │ │ │ │ + blmi 0xd157bc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ svc 0x004af197 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d969c │ │ │ │ + b 0x14d97dc │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd180 │ │ │ │ + b 0x14dd2c0 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258230,22 +258312,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24a7e8 │ │ │ │ + blne 0x24a928 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2ae8 │ │ │ │ - blls 0x126676c │ │ │ │ + blmi 0x4c2c28 │ │ │ │ + blls 0x12668ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258293,52 +258375,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5ccbec │ │ │ │ + blne 0xff5ccd2c │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a99201 │ │ │ │ - bls 0x18aa14 │ │ │ │ + bls 0x18ab54 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ - blx 0x448ec4 │ │ │ │ + blx 0x449004 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15850 │ │ │ │ + blmi 0xd15990 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ mcr 1, 3, pc, cr0, cr7, {4} @ │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9870 │ │ │ │ + b 0x14d99b0 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd354 │ │ │ │ + b 0x14dd494 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ @ instruction: 0x4661bfb8 │ │ │ │ @@ -258347,22 +258429,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1ca93c │ │ │ │ + blne 0x1caa7c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2cbc │ │ │ │ - blls 0x1266940 │ │ │ │ + blmi 0x4c2dfc │ │ │ │ + blls 0x1266a80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258378,26 +258460,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd1593c │ │ │ │ + blmi 0xd15a7c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stcl 1, cr15, [sl, #604]! @ 0x25c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d995c │ │ │ │ + b 0x14d9a9c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd440 │ │ │ │ + b 0x14dd580 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ uqasxmi fp, r1, r8 │ │ │ │ @@ -258406,22 +258488,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00384561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24aaa8 │ │ │ │ + blne 0x24abe8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2da8 │ │ │ │ - blls 0x1266a2c │ │ │ │ + blmi 0x4c2ee8 │ │ │ │ + blls 0x1266b6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258469,52 +258551,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cceac │ │ │ │ + blne 0xff5ccfec │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x18c754 │ │ │ │ + bls 0x18c894 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ @ instruction: 0xf8acf1a9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15b10 │ │ │ │ + blmi 0xd15c50 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stc 1, cr15, [r0, #-604] @ 0xfffffda4 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9b30 │ │ │ │ + b 0x14d9c70 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd614 │ │ │ │ + b 0x14dd754 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r9 @ │ │ │ │ eorgt pc, r3, r8, lsr r9 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258523,22 +258605,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1cabfc │ │ │ │ + blne 0x1cad3c │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c2f7c │ │ │ │ - blls 0x1266c00 │ │ │ │ + blmi 0x4c30bc │ │ │ │ + blls 0x1266d40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258554,26 +258636,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15bfc │ │ │ │ + blmi 0xd15d3c │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ stc 1, cr15, [sl], {151} @ 0x97 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9c1c │ │ │ │ + b 0x14d9d5c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd700 │ │ │ │ + b 0x14dd840 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258582,22 +258664,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24ad68 │ │ │ │ + blne 0x24aea8 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3068 │ │ │ │ - blls 0x1266cec │ │ │ │ + blmi 0x4c31a8 │ │ │ │ + blls 0x1266e2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258645,52 +258727,52 @@ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf800429c │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ stmdble r7, {r0, r2, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, sl, lsr r4 │ │ │ │ stmia r2!, {r8, sp}^ │ │ │ │ - blne 0xff5cd16c │ │ │ │ + blne 0xff5cd2ac │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r2, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ ldrtmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a89201 │ │ │ │ - bls 0x18c494 │ │ │ │ + bls 0x18c5d4 │ │ │ │ ldr r4, [sl, r6, lsl #12]! │ │ │ │ @ instruction: 0xff4cf1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15dd0 │ │ │ │ + blmi 0xd15f10 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xfe949440 │ │ │ │ + bl 0xfe949580 │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9df0 │ │ │ │ + b 0x14d9f30 │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd8d4 │ │ │ │ + b 0x14dda14 │ │ │ │ mlasle sl, r2, r4, r0 │ │ │ │ movwcs r1, #3768 @ 0xeb8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {0} │ │ │ │ eorne pc, r3, lr, lsr r8 @ │ │ │ │ eorgt pc, r3, r8, lsr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -258699,22 +258781,22 @@ │ │ │ │ subeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8361023 │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x1caebc │ │ │ │ + blne 0x1caffc │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c323c │ │ │ │ - blls 0x1266ec0 │ │ │ │ + blmi 0x4c337c │ │ │ │ + blls 0x1267000 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258730,26 +258812,26 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr8, cr12, {6} │ │ │ │ strmi fp, [r7], -r7, asr #1 │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ @ instruction: 0xf024b2dd │ │ │ │ @ instruction: 0xf024000f │ │ │ │ @ instruction: 0xf3c3090f │ │ │ │ - blmi 0xd15ebc │ │ │ │ + blmi 0xd15ffc │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9345 │ │ │ │ strcc r0, [r1, #-768] @ 0xfffffd00 │ │ │ │ - bl 0xbc952c │ │ │ │ + bl 0xbc966c │ │ │ │ svclt 0x00182c02 │ │ │ │ - b 0x14d9edc │ │ │ │ + b 0x14da01c │ │ │ │ svclt 0x000c05c5 │ │ │ │ rsceq r4, r2, sl, lsr #12 │ │ │ │ - b 0x14dd9c0 │ │ │ │ + b 0x14ddb00 │ │ │ │ ldrsbtle r0, [sl], -r2 │ │ │ │ movwcs r1, #3896 @ 0xf38 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr8, {0} │ │ │ │ eorsne pc, r3, lr, asr r8 @ │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ strbmi r3, [r1, #-769]! @ 0xfffffcff │ │ │ │ strbtmi fp, [r1], -r8, lsr #30 │ │ │ │ @@ -258758,22 +258840,22 @@ │ │ │ │ addeq lr, r4, r7, lsl #22 │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8561033 │ │ │ │ movwcc ip, #4147 @ 0x1033 │ │ │ │ svclt 0x00284561 │ │ │ │ addsmi r4, ip, #101711872 @ 0x6100000 │ │ │ │ - blne 0x24b028 │ │ │ │ + blne 0x24b168 │ │ │ │ addsmi sp, r5, #62208 @ 0xf300 │ │ │ │ ldrtmi sp, [sl], #-2311 @ 0xfffff6f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r2, r8, lr │ │ │ │ addsmi r1, sp, #216064 @ 0x34c00 │ │ │ │ - blmi 0x4c3328 │ │ │ │ - blls 0x1266fac │ │ │ │ + blmi 0x4c3468 │ │ │ │ + blls 0x12670ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x464883f0 │ │ │ │ @@ -258788,24 +258870,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14de9a4 │ │ │ │ + b 0x14deae4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247bbc │ │ │ │ + beq 0x247cfc │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xf84cf789 │ │ │ │ + @ instruction: 0xffacf788 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258819,24 +258901,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dea20 │ │ │ │ + b 0x14deb60 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247c38 │ │ │ │ + beq 0x247d78 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - @ instruction: 0xf942f789 │ │ │ │ + @ instruction: 0xf8a2f789 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -258850,30 +258932,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dea9c │ │ │ │ + b 0x14debdc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154cc4 │ │ │ │ + bl 0x154e04 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2461] @ 0xfffff663 @ │ │ │ │ + ldrbmi pc, [r5, #-2301] @ 0xfffff703 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3834ec │ │ │ │ + bl 0x38362c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd4dc │ │ │ │ + bl 0xfe9cd61c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258881,30 +258963,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deb18 │ │ │ │ + b 0x14dec58 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154d40 │ │ │ │ + bl 0x154e80 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2603] @ 0xfffff5d5 @ │ │ │ │ + ldrbmi pc, [r5, #-2443] @ 0xfffff675 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383568 │ │ │ │ + bl 0x3836a8 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd558 │ │ │ │ + bl 0xfe9cd698 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258912,30 +258994,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deb94 │ │ │ │ + b 0x14decd4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154bbc │ │ │ │ + bl 0x154cfc │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2641] @ 0xfffff5af @ │ │ │ │ + ldrbmi pc, [r5, #-2481] @ 0xfffff64f @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3835e4 │ │ │ │ + bl 0x383724 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd5d4 │ │ │ │ + bl 0xfe9cd714 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258943,30 +259025,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dec10 │ │ │ │ + b 0x14ded50 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154c38 │ │ │ │ + bl 0x154d78 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2835] @ 0xfffff4ed @ │ │ │ │ + ldrbmi pc, [r5, #-2675] @ 0xfffff58d @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383660 │ │ │ │ + bl 0x3837a0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd650 │ │ │ │ + bl 0xfe9cd790 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -258974,24 +259056,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dec8c │ │ │ │ + b 0x14dedcc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247ea4 │ │ │ │ + beq 0x247fe4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xff64b0d2 │ │ │ │ + blx 0xe4b212 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259005,24 +259087,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ded08 │ │ │ │ + b 0x14dee48 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x247f20 │ │ │ │ + beq 0x248060 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0x4642465b │ │ │ │ - blx 0xff1cb14e │ │ │ │ + blx 0x9cb28e │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdble r9, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, r9, #166912 @ 0x28c00 │ │ │ │ @@ -259036,30 +259118,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ded84 │ │ │ │ + b 0x14deec4 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154fac │ │ │ │ + bl 0x1550ec │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2119] @ 0xfffff7b9 @ │ │ │ │ + @ instruction: 0xf7884641 │ │ │ │ + ldrbmi pc, [r5, #-4007] @ 0xfffff059 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3837d4 │ │ │ │ + bl 0x383914 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd7c4 │ │ │ │ + bl 0xfe9cd904 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259067,30 +259149,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dee00 │ │ │ │ + b 0x14def40 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x155028 │ │ │ │ + bl 0x155168 │ │ │ │ @ instruction: 0xf8550a04 │ │ │ │ ldrbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2261] @ 0xfffff72b @ │ │ │ │ + ldrbmi pc, [r5, #-2101] @ 0xfffff7cb @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383850 │ │ │ │ + bl 0x383990 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd840 │ │ │ │ + bl 0xfe9cd980 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259098,30 +259180,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14dee7c │ │ │ │ + b 0x14defbc │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154ea4 │ │ │ │ + bl 0x154fe4 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2317] @ 0xfffff6f3 @ │ │ │ │ + ldrbmi pc, [r5, #-2157] @ 0xfffff793 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x3838cc │ │ │ │ + bl 0x383a0c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd8bc │ │ │ │ + bl 0xfe9cd9fc │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259129,30 +259211,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deef8 │ │ │ │ + b 0x14df038 │ │ │ │ ldrmi r0, [r3], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ stmiacs r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x154f20 │ │ │ │ + bl 0x155060 │ │ │ │ @ instruction: 0xf8350a04 │ │ │ │ ldrbmi r0, [sl], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7894641 │ │ │ │ - ldrbmi pc, [r5, #-2511] @ 0xfffff631 @ │ │ │ │ + ldrbmi pc, [r5, #-2351] @ 0xfffff6d1 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ - bl 0x383948 │ │ │ │ + bl 0x383a88 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cd938 │ │ │ │ + bl 0xfe9cda78 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259160,25 +259242,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14def74 │ │ │ │ + b 0x14df0b4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x248188 │ │ │ │ + beq 0x2482c8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - stc2l 7, cr15, [r6, #-544]! @ 0xfffffde0 │ │ │ │ + stc2l 7, cr15, [r6], {136} @ 0x88 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259193,25 +259275,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14deff8 │ │ │ │ + b 0x14df138 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x24820c │ │ │ │ + beq 0x24834c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r4, r0, #70254592 @ 0x4300000 │ │ │ │ - cdp2 7, 5, cr15, cr8, cr8, {4} │ │ │ │ + ldc2 7, cr15, [r8, #544]! @ 0x220 │ │ │ │ stmib r6!, {r0, r2, r4, r6, r8, sl, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259226,32 +259308,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df07c │ │ │ │ + b 0x14df1bc │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1552a0 │ │ │ │ + bl 0x1553e0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3807] @ 0xfffff121 @ │ │ │ │ + ldrbmi pc, [r5, #-3647] @ 0xfffff1c1 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383ad4 │ │ │ │ + bl 0x383c14 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdac4 │ │ │ │ + bl 0xfe9cdc04 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259259,32 +259341,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df100 │ │ │ │ + b 0x14df240 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155324 │ │ │ │ + bl 0x155464 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-3945] @ 0xfffff097 @ │ │ │ │ + ldrbmi pc, [r5, #-3785] @ 0xfffff137 @ │ │ │ │ svceq 0x0004f846 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383b58 │ │ │ │ + bl 0x383c98 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdb48 │ │ │ │ + bl 0xfe9cdc88 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259292,32 +259374,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df184 │ │ │ │ + b 0x14df2c4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1551a8 │ │ │ │ + bl 0x1552e8 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf7882100 │ │ │ │ - ldrbmi pc, [r5, #-4013] @ 0xfffff053 @ │ │ │ │ + ldrbmi pc, [r5, #-3853] @ 0xfffff0f3 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383bdc │ │ │ │ + bl 0x383d1c │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdbcc │ │ │ │ + bl 0xfe9cdd0c │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259325,32 +259407,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df208 │ │ │ │ + b 0x14df348 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x15522c │ │ │ │ + bl 0x15536c │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ - @ instruction: 0xf7892100 │ │ │ │ - ldrbmi pc, [r5, #-2155] @ 0xfffff795 @ │ │ │ │ + @ instruction: 0xf7882100 │ │ │ │ + ldrbmi pc, [r5, #-4043] @ 0xfffff035 @ │ │ │ │ svceq 0x0002f826 │ │ │ │ adcmi sp, r7, #1073741885 @ 0x4000003d │ │ │ │ andlt pc, r2, r8, lsl #17 │ │ │ │ - bl 0x383c60 │ │ │ │ + bl 0x383da0 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cdc50 │ │ │ │ + bl 0xfe9cdd90 │ │ │ │ addsmi r0, r7, #-1879048192 @ 0x90000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ @@ -259358,24 +259440,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df28c │ │ │ │ + b 0x14df3cc │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x1552b0 │ │ │ │ + bl 0x1553f0 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8357093 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ - ldc2 7, cr15, [r2], #548 @ 0x224 │ │ │ │ + ldc2 7, cr15, [r2], {137} @ 0x89 │ │ │ │ svceq 0x0002f826 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259390,24 +259472,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {223} @ 0xdf │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df30c │ │ │ │ + b 0x14df44c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0x460d463c │ │ │ │ - bl 0x155530 │ │ │ │ + bl 0x155670 │ │ │ │ @ instruction: 0xf8920a04 │ │ │ │ addsne fp, fp, #2 │ │ │ │ @ instruction: 0xf8557093 │ │ │ │ strbmi r0, [r1], -r4, lsl #22 │ │ │ │ - stc2 7, cr15, [lr], {137} @ 0x89 │ │ │ │ + blx 0xffccb892 │ │ │ │ svceq 0x0004f846 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf88842a7 │ │ │ │ stmdble r9, {r1, ip, sp, pc} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259416,58 +259498,58 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1578 │ │ │ │ + blx 0x18d16b8 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd5e4 │ │ │ │ + b 0x14fd724 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da588 │ │ │ │ + b 0x14da6c8 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf9111e44 │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d5, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x143dd8 │ │ │ │ + bl 0x143f18 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79edcc │ │ │ │ + bne 0x79ef0c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d15ec │ │ │ │ + blx 0x18d172c │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd658 │ │ │ │ + b 0x14fd798 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14cea08 │ │ │ │ + b 0x14ceb48 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cbed4 │ │ │ │ + blpl 0x1cc014 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x5de4de │ │ │ │ - b 0x150a630 │ │ │ │ + blx 0x5de61e │ │ │ │ + b 0x150a770 │ │ │ │ @ instruction: 0xf8244323 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259483,23 +259565,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - blcs 0x24bbc0 │ │ │ │ + blcs 0x24bd00 │ │ │ │ svceq 0x0004f85e │ │ │ │ - blx 0xfe11e56a │ │ │ │ + blx 0xfe11e6aa │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78dea4 │ │ │ │ + blne 0x78dfe4 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259509,26 +259591,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df318 │ │ │ │ + b 0x14df458 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c9160 │ │ │ │ + blvc 0x1c92a0 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x149144 │ │ │ │ + blvc 0x149284 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ @ instruction: 0x3608fbf9 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259543,58 +259625,58 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf86ef1a8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d1774 │ │ │ │ + blx 0x18d18b4 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14fd7e0 │ │ │ │ + b 0x14fd920 │ │ │ │ @ instruction: 0xf1020ccc │ │ │ │ - b 0x14da784 │ │ │ │ + b 0x14da8c4 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ @ instruction: 0xf8111e44 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r5, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f804 │ │ │ │ strbmi sp, [r6, #499]! @ 0x1f3 │ │ │ │ - bl 0x143fd4 │ │ │ │ + bl 0x144114 │ │ │ │ strcs r0, [r0], #-780 @ 0xfffffcf4 │ │ │ │ stmia r3!, {r8, sl, sp}^ │ │ │ │ - bne 0x79efc8 │ │ │ │ + bne 0x79f108 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ @ instruction: 0xf1bcb570 │ │ │ │ - blx 0x18d17e8 │ │ │ │ + blx 0x18d1928 │ │ │ │ svclt 0x0018fe83 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14fd854 │ │ │ │ + b 0x14fd994 │ │ │ │ @ instruction: 0xf1a00ccc │ │ │ │ - b 0x14cec04 │ │ │ │ + b 0x14ced44 │ │ │ │ svclt 0x00120ece │ │ │ │ ldrbtmi r4, [r6], -r6, ror #12 │ │ │ │ strmi r4, [lr], #-1780 @ 0xfffff90c │ │ │ │ - blpl 0x1cbcd0 │ │ │ │ + blpl 0x1cbe10 │ │ │ │ svccc 0x0002f832 │ │ │ │ - blx 0x25e6da │ │ │ │ - b 0x150a824 │ │ │ │ + blx 0x25e81a │ │ │ │ + b 0x150a964 │ │ │ │ @ instruction: 0xf8244313 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r6, #2586] @ 0xa1a │ │ │ │ @@ -259610,23 +259692,23 @@ │ │ │ │ strmi r0, [r4], -r1, lsl #10 │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ sadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [fp], -pc, lsr #12 │ │ │ │ svcne 0x0006440f │ │ │ │ - bleq 0x24bdbc │ │ │ │ + bleq 0x24befc │ │ │ │ svccs 0x0004f85e │ │ │ │ - blx 0xfe91e766 │ │ │ │ + blx 0xfe91e8a6 │ │ │ │ @ instruction: 0xf846c202 │ │ │ │ mvnsle r2, r4, lsl #30 │ │ │ │ stmdble r7, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r4, r0, r3, lsr #8 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78e0a0 │ │ │ │ + blne 0x78e1e0 │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -259636,26 +259718,26 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ stmdavs r4!, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ vraddhn.i16 d16, , q0 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14df514 │ │ │ │ + b 0x14df654 │ │ │ │ strmi r0, [r6], -r8, asr #17 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ strmi r4, [sl], #1604 @ 0x644 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x1c935c │ │ │ │ + blvc 0x1c949c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x149340 │ │ │ │ + blvc 0x149480 │ │ │ │ @ instruction: 0xf04f3708 │ │ │ │ strcc pc, [r8], -fp, asr #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ stmdble r9, {r5, r7, r8, sl, lr} │ │ │ │ movweq lr, #19209 @ 0x4b09 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ @@ -259670,99 +259752,99 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xff70f1a7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ - blx 0x18d9170 │ │ │ │ + blx 0x18d92b0 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3501 │ │ │ │ addlt r0, r5, r1, lsl #28 │ │ │ │ strcs pc, [r5], r3, asr #7 │ │ │ │ - b 0x14fd9dc │ │ │ │ - b 0x14d0094 │ │ │ │ + b 0x14fdb1c │ │ │ │ + b 0x14d01d4 │ │ │ │ @ instruction: 0xf1a20ece │ │ │ │ @ instruction: 0xf1c60408 │ │ │ │ svclt 0x00140200 │ │ │ │ ldrbtmi r4, [r7], -r7, asr #12 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x94a4b4 │ │ │ │ - bleq 0x94a438 │ │ │ │ + beq 0x94a5f4 │ │ │ │ + bleq 0x94a578 │ │ │ │ ldrbtmi fp, [r0], r8, lsl #30 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ strls r8, [r0, -r1, lsl #28] │ │ │ │ @ instruction: 0xf8549003 │ │ │ │ @ instruction: 0xf1a20f08 │ │ │ │ ldmib r1, {r5, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf1c2c300 │ │ │ │ tstcc r8, r0, lsr #16 │ │ │ │ - b 0xfe427f60 │ │ │ │ + b 0xfe4280a0 │ │ │ │ rsbsmi r0, fp, r0 │ │ │ │ stc2 10, cr15, [r6], {32} @ │ │ │ │ vseleq.f32 s30, s28, s0 │ │ │ │ @ instruction: 0xf90afa03 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf90bfa23 │ │ │ │ @ instruction: 0xf808fa20 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ - b 0x141e028 │ │ │ │ + b 0x141e168 │ │ │ │ @ instruction: 0xf8450000 │ │ │ │ - blx 0x1d1a10 │ │ │ │ - b 0x1149dfc │ │ │ │ + blx 0x1d1b50 │ │ │ │ + b 0x1149f3c │ │ │ │ rscsmi r0, r3, lr │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ rsbvs r4, fp, r3, lsl #6 │ │ │ │ addsmi r9, r9, #0, 22 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r9, sl, fp, pc} │ │ │ │ stmdble r8, {r1, r2, r6, r7, r8, sl, lr} │ │ │ │ strcs r4, [r0], #-1152 @ 0xfffffb80 │ │ │ │ stmia r8!, {r8, sl, sp}^ │ │ │ │ - bl 0xfeb1f224 │ │ │ │ + bl 0xfeb1f364 │ │ │ │ ldrmi r0, [lr, #768] @ 0x300 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6503c │ │ │ │ + bl 0xfec6517c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stccs 6, cr15, [r1], {79} @ 0x4f │ │ │ │ + mcrrcc 6, 4, pc, r1, cr15 @ │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ mcr2 7, 0, pc, cr12, cr1, {7} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65074 │ │ │ │ + bl 0xfec651b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - stccs 6, cr15, [r5], #-316 @ 0xfffffec4 │ │ │ │ + stclcc 6, cr15, [r5], #-316 @ 0xfffffec4 │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec650ac │ │ │ │ + bl 0xfec651ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - mcrrcs 6, 4, pc, r9, cr15 @ │ │ │ │ + stccc 6, cr15, [r9], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [pc], {192} @ 0xc0 │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -259821,91 +259903,91 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r0, lsl #13 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf716461c │ │ │ │ - @ instruction: 0x4607fef7 │ │ │ │ + @ instruction: 0x4607fe57 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7164028 │ │ │ │ - strtmi pc, [r2], -sp, ror #29 │ │ │ │ + strtmi pc, [r2], -sp, asr #28 │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr12, cr5, {0} @ │ │ │ │ + mcr2 7, 2, pc, cr12, cr5, {0} @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf71541f0 │ │ │ │ - svclt 0x0000bee5 │ │ │ │ + svclt 0x0000be45 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r1], -sp, lsl #12 │ │ │ │ ldrmi fp, [ip], -fp, lsl #1 │ │ │ │ - b 0x14cf0c8 │ │ │ │ - b 0x14e0064 │ │ │ │ + b 0x14cf208 │ │ │ │ + b 0x14e01a4 │ │ │ │ @ instruction: 0xf0274911 │ │ │ │ streq r4, [fp], #-1536 @ 0xfffffa00 │ │ │ │ - b 0x14f486c │ │ │ │ - b 0x14e0040 │ │ │ │ + b 0x14f49ac │ │ │ │ + b 0x14e0180 │ │ │ │ @ instruction: 0xf1b64909 │ │ │ │ strdls r4, [r5], -pc @ │ │ │ │ stmdale r7, {r3, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ - b 0x26b030 │ │ │ │ + b 0x26b170 │ │ │ │ @ instruction: 0xf1b00003 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 7, cr15, [r2, #-84] @ 0xffffffac │ │ │ │ + stc2l 7, cr15, [r2], #-84 @ 0xffffffac │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ strtmi r9, [r2], -r5, lsl #16 │ │ │ │ andlt r4, fp, r9, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr0, cr5, {0} │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr0, cr5, {0} │ │ │ │ @ instruction: 0xf0200408 │ │ │ │ @ instruction: 0xf1b04000 │ │ │ │ stmiale fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf1b14019 │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46214638 │ │ │ │ @ instruction: 0xf7229209 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r0, [r0], -r6, lsl #2 │ │ │ │ strcs r4, [r0, #-1569] @ 0xfffff9df │ │ │ │ - ldc2 7, cr15, [r6, #-136] @ 0xffffff78 │ │ │ │ + ldc2l 7, cr15, [r6], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ stmdals r8, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r0, #-136] @ 0xffffff78 │ │ │ │ + ldc2l 7, cr15, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], r2, lsl #13 │ │ │ │ strtmi r4, [r1], -r8, asr #12 │ │ │ │ - stc2 7, cr15, [sl, #-136] @ 0xffffff78 │ │ │ │ + stc2l 7, cr15, [sl], #-136 @ 0xffffff78 │ │ │ │ strmi r9, [r0], r9, lsl #20 │ │ │ │ ldrbmi r4, [fp], -r9, lsl #13 │ │ │ │ ldmib sp, {r9, ip, pc}^ │ │ │ │ ldrbmi r0, [r2], -r6, lsl #2 │ │ │ │ - @ instruction: 0xff04f716 │ │ │ │ + mcr2 7, 3, pc, cr4, cr6, {0} @ │ │ │ │ stmib sp, {r1, r6, r9, sl, lr}^ │ │ │ │ strbmi r0, [fp], -r0, lsl #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ strls r9, [r2, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xff7cf71c │ │ │ │ + mrc2 7, 6, pc, cr12, cr12, {0} │ │ │ │ @ instruction: 0xf7224622 │ │ │ │ - @ instruction: 0x4607fd7f │ │ │ │ + @ instruction: 0x4607fcdf │ │ │ │ @ instruction: 0x4621e7bc │ │ │ │ @ instruction: 0xf7154640 │ │ │ │ - @ instruction: 0xb108fcb9 │ │ │ │ + tstplt r8, r9, lsl ip @ p-variant is OBSOLETE │ │ │ │ ldr r4, [r5, r7, asr #12]! │ │ │ │ strtmi r9, [r1], -r8, lsl #16 │ │ │ │ - ldc2 7, cr15, [r2], #84 @ 0x54 │ │ │ │ + ldc2 7, cr15, [r2], {21} │ │ │ │ svcls 0x0008b108 │ │ │ │ strtmi lr, [r1], -lr, lsr #15 │ │ │ │ @ instruction: 0xf7154648 │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b6 │ │ │ │ strmi sp, [r3], -r6, lsr #17 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3402b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0xf0239b08 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ @@ -259924,19 +260006,19 @@ │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip, #-1674] @ 0xfffff976 │ │ │ │ sbcslt r4, lr, #152043520 @ 0x9100000 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1062b02 │ │ │ │ svclt 0x00180601 │ │ │ │ stmib r8, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14e3564 │ │ │ │ + b 0x14e36a4 │ │ │ │ @ instruction: 0xf8c806c6 │ │ │ │ svclt 0x0016500c │ │ │ │ @ instruction: 0x463300db │ │ │ │ - b 0x14f2d7c │ │ │ │ + b 0x14f2ebc │ │ │ │ movwls r0, #17315 @ 0x43a3 │ │ │ │ @ instruction: 0x3150f89c │ │ │ │ strls fp, [r3], -r8, lsl #30 │ │ │ │ andspl pc, r0, r8, lsr #17 │ │ │ │ rsble r2, r7, r0, lsl #22 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @@ -259952,15 +260034,15 @@ │ │ │ │ @ instruction: 0xf8ac30aa │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ subsle r3, r9, r8, lsr #32 │ │ │ │ ldrd pc, [r8], -sp │ │ │ │ @ instruction: 0xf1aa46c4 │ │ │ │ strls r0, [r5], -r4, lsl #22 │ │ │ │ - beq 0x24a874 │ │ │ │ + beq 0x24a9b4 │ │ │ │ ldm lr!, {r2, r9, sl, fp, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf1a7000f │ │ │ │ strls r0, [r4, -r4, lsl #18] │ │ │ │ svcls 0x00023c04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -259969,21 +260051,21 @@ │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1, #-1595] @ 0xfffff9c5 │ │ │ │ svccs 0x0004f85a │ │ │ │ svcne 0x0004f85b │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 7, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf84942b5 │ │ │ │ - blle 0xffcd1e24 │ │ │ │ + blle 0xffcd1f64 │ │ │ │ @ instruction: 0x7604e9dd │ │ │ │ adcsmi r9, r3, #3072 @ 0xc00 │ │ │ │ - blls 0x202a40 │ │ │ │ + blls 0x202b80 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r3, r4, r5, sl, lr}^ │ │ │ │ - blne 0xff78e634 │ │ │ │ + blne 0xff78e774 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, lr, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -260010,15 +260092,15 @@ │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ svccs 0x0004f859 │ │ │ │ @ instruction: 0xf85a465b │ │ │ │ strcc r1, [r1, #-3844] @ 0xfffff0fc │ │ │ │ svceq 0x0004f854 │ │ │ │ mrc2 7, 3, pc, cr8, cr15, {7} │ │ │ │ @ instruction: 0xf84842b5 │ │ │ │ - blle 0xffd51ec8 │ │ │ │ + blle 0xffd52008 │ │ │ │ str r9, [sp, r5, lsl #28]! │ │ │ │ ldc2 1, cr15, [ip], #668 @ 0x29c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -260032,21 +260114,21 @@ │ │ │ │ rscslt ip, fp, #136 @ 0x88 │ │ │ │ movwcc r9, #5650 @ 0x1612 │ │ │ │ stmib sl, {r0, r2, r8, ip, pc}^ │ │ │ │ sbcseq r6, ip, r1, lsl #12 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ svclt 0x000a2b02 │ │ │ │ movwcc r9, #5130 @ 0x140a │ │ │ │ - b 0x14dfb9c │ │ │ │ + b 0x14dfcdc │ │ │ │ @ instruction: 0xf8ca27a7 │ │ │ │ svclt 0x001c600c │ │ │ │ movwls r0, #41179 @ 0xa0db │ │ │ │ andsvs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf89c109a │ │ │ │ - bcs 0x21a868 │ │ │ │ + bcs 0x21a9a8 │ │ │ │ svclt 0x00a89204 │ │ │ │ andls r2, r3, #4, 4 @ 0x40000000 │ │ │ │ rsbsle r2, r2, r0, lsl #22 │ │ │ │ stmdbpl r0, {r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ ldmdaeq r4!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdlt pc, [r0], -ip │ │ │ │ @@ -260061,46 +260143,46 @@ │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ rsble r3, r4, r0, asr #32 │ │ │ │ @ instruction: 0x464646b4 │ │ │ │ orreq lr, r7, #5120 @ 0x1400 │ │ │ │ ldrbmi r9, [r5], -r9, lsl #6 │ │ │ │ cdpgt 6, 0, cr4, cr15, cr1, {7} │ │ │ │ - strgt r2, [pc, #-1797] @ 0x10dc7f │ │ │ │ + strgt r2, [pc, #-1797] @ 0x10ddbf │ │ │ │ @ instruction: 0xf8cd940b │ │ │ │ ldmdavs r3!, {r5, sp, lr, pc} │ │ │ │ strbtmi r8, [r3], -fp, lsr #32 │ │ │ │ subvc pc, sl, sp, lsl #17 │ │ │ │ strbmi r9, [ip], -r9, lsl #20 │ │ │ │ movwls r0, #28829 @ 0x709d │ │ │ │ eorlt pc, r9, r2, asr r8 @ │ │ │ │ ldrmi r9, [r1], #2563 @ 0xa03 │ │ │ │ ldmdbne r7, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ ldmdbne r6, {r0, r2, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r5], #-2568 @ 0xfffff5f8 │ │ │ │ - bleq 0x24c510 │ │ │ │ + bleq 0x24c650 │ │ │ │ @ instruction: 0xf8564643 │ │ │ │ ldrbmi r1, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ strbmi pc, [ip, #-3605] @ 0xfffff1eb @ │ │ │ │ - bleq 0x24c4e0 │ │ │ │ - bls 0x205390 │ │ │ │ + bleq 0x24c620 │ │ │ │ + bls 0x2054d0 │ │ │ │ ldrmi r9, [r3], #-2823 @ 0xfffff4f9 │ │ │ │ strbmi r9, [sl, #-2564] @ 0xfffff5fc │ │ │ │ stcls 12, cr13, [fp], {220} @ 0xdc │ │ │ │ ldrd pc, [r0], -sp @ │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ - blls 0x3c480c │ │ │ │ + blls 0x3c494c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r0, r1, r4, r5, r6, sl, lr}^ │ │ │ │ - bl 0xfe9ce7fc │ │ │ │ + bl 0xfe9ce93c │ │ │ │ addsmi r0, r4, #-536870912 @ 0xe0000000 │ │ │ │ - blmi 0xc047e0 │ │ │ │ - blls 0x6e8468 │ │ │ │ + blmi 0xc04920 │ │ │ │ + blls 0x6e85a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf50c8ff0 │ │ │ │ @@ -260109,40 +260191,40 @@ │ │ │ │ @ instruction: 0xf04f46c4 │ │ │ │ @ instruction: 0xce0f0901 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ subls pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf8ac6833 │ │ │ │ @ instruction: 0xf04f3000 │ │ │ │ andcs r0, r1, #0, 20 │ │ │ │ - bl 0x25ff90 │ │ │ │ + bl 0x2600d0 │ │ │ │ @ instruction: 0xf88d0387 │ │ │ │ @ instruction: 0xf88d203d │ │ │ │ andcs r2, r6, #63 @ 0x3f │ │ │ │ @ instruction: 0xf88d9308 │ │ │ │ strls r2, [r9], #-54 @ 0xffffffca │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [ip], -r8, lsl #22 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldrmi r9, [fp], #2819 @ 0xb03 │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2823 @ 0xfffff4f9 │ │ │ │ - blne 0x24c5d4 │ │ │ │ + blne 0x24c714 │ │ │ │ @ instruction: 0xf8574643 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff3401 │ │ │ │ ldrbmi pc, [ip, #-3467] @ 0xfffff275 @ │ │ │ │ - bleq 0x24c5a4 │ │ │ │ - blls 0x20545c │ │ │ │ - blls 0x21f700 │ │ │ │ + bleq 0x24c6e4 │ │ │ │ + blls 0x20559c │ │ │ │ + blls 0x21f840 │ │ │ │ ldclle 5, cr4, [pc], {91} @ 0x5b │ │ │ │ @ instruction: 0xf8dd9c09 │ │ │ │ @ instruction: 0xe79de01c │ │ │ │ - blx 0xff34ab46 │ │ │ │ + blx 0xff34ac86 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stcmi 0, cr11, [r4], {153} @ 0x99 │ │ │ │ @ instruction: 0xf10d4688 │ │ │ │ @@ -260150,80 +260232,80 @@ │ │ │ │ @ instruction: 0xf04f9417 │ │ │ │ strmi r0, [r6], r0, lsl #8 │ │ │ │ strcs r9, [r0], #-772 @ 0xfffffcfc │ │ │ │ andls r9, r6, #35840 @ 0x8c00 │ │ │ │ sbcslt r9, sl, #2176 @ 0x880 │ │ │ │ andcc r9, r1, #301989888 @ 0x12000000 │ │ │ │ stmibcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - blcc 0x14b3f4 │ │ │ │ + blcc 0x14b534 │ │ │ │ strmi lr, [r1], #-2506 @ 0xfffff636 │ │ │ │ vshr.u64 q8, q3, #61 │ │ │ │ - bcs 0x196cf8 │ │ │ │ + bcs 0x196e38 │ │ │ │ strls fp, [sl], -sl, lsl #30 │ │ │ │ ldrtmi r3, [r2], -r1, lsl #4 │ │ │ │ andmi pc, ip, sl, asr #17 │ │ │ │ sbcseq fp, r2, ip, lsl pc │ │ │ │ @ instruction: 0xf8aa920a │ │ │ │ addsne r4, r1, r0, lsl r0 │ │ │ │ @ instruction: 0x2150f895 │ │ │ │ tstls r5, r4, lsl #18 │ │ │ │ smlatbcs r4, r8, pc, fp @ │ │ │ │ - bcs 0x132928 │ │ │ │ + bcs 0x132a68 │ │ │ │ addhi pc, r2, r0 │ │ │ │ mcrrpl 5, 0, pc, r0, cr5 @ │ │ │ │ strbpl pc, [r1, #-1285] @ 0xfffffafb @ │ │ │ │ stmdavs fp!, {r0, r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwls r4, #30269 @ 0x763d │ │ │ │ @ instruction: 0x009af8dc │ │ │ │ ldrdcc pc, [r6], ip @ │ │ │ │ @ instruction: 0x109ef8dc │ │ │ │ ldrdcs pc, [r2], ip @ │ │ │ │ @ instruction: 0xf8bcc50f │ │ │ │ eorhi r3, fp, sl, lsr #1 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ - blls 0x2da650 │ │ │ │ + blls 0x2da790 │ │ │ │ ldrble r0, [r4, #-1179]! @ 0xfffffb65 │ │ │ │ ldrtmi r9, [sp], -r3, lsl #18 │ │ │ │ - bl 0x335174 │ │ │ │ - bls 0x21168c │ │ │ │ + bl 0x3352b4 │ │ │ │ + bls 0x2117cc │ │ │ │ ldrbmi r4, [r4], -r0, lsr #13 │ │ │ │ - bleq 0x28a6a4 │ │ │ │ + bleq 0x28a7e4 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ addeq r9, fp, r8, lsl #6 │ │ │ │ - bl 0x1b3198 │ │ │ │ + bl 0x1b32d8 │ │ │ │ strls r0, [fp], -r3, lsl #18 │ │ │ │ - strgt ip, [pc], #-3343 @ 0x10e57c │ │ │ │ + strgt ip, [pc], #-3343 @ 0x10e6bc │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ eorhi r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf88d464b │ │ │ │ strbmi fp, [r1], sl, asr #32 │ │ │ │ @ instruction: 0x469846bb │ │ │ │ - b 0x14f51b4 │ │ │ │ + b 0x14f52f4 │ │ │ │ @ instruction: 0xf8cd0489 │ │ │ │ @ instruction: 0x46659018 │ │ │ │ eorvc pc, r9, r3, asr r8 @ │ │ │ │ - blls 0x220128 │ │ │ │ - blls 0x2d4a20 │ │ │ │ + blls 0x220268 │ │ │ │ + blls 0x2d4b60 │ │ │ │ @ instruction: 0xf8b5441c │ │ │ │ ldrtmi r1, [sl], -r0, lsl #2 │ │ │ │ - blcc 0x24c688 │ │ │ │ - bleq 0x24c710 │ │ │ │ + blcc 0x24c7c8 │ │ │ │ + bleq 0x24c850 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ tstmi r1, r3, asr #20 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrmi pc, [r0, #3349]! @ 0xd15 │ │ │ │ - bleq 0x24c6dc │ │ │ │ - blls 0x202d84 │ │ │ │ + bleq 0x24c81c │ │ │ │ + blls 0x202ec4 │ │ │ │ @ instruction: 0xf8dd46cc │ │ │ │ ldrmi r9, [r9], #24 │ │ │ │ ldrmi r9, [ip], #2825 @ 0xb09 │ │ │ │ - blls 0x25f840 │ │ │ │ + blls 0x25f980 │ │ │ │ ldclle 5, cr4, [r5], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e0b │ │ │ │ - blls 0x3c665c │ │ │ │ + blls 0x3c679c │ │ │ │ stmdble r9, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, sl, lsl #22 │ │ │ │ ldrbtmi r2, [r3], #-256 @ 0xffffff00 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ andeq lr, lr, #166912 @ 0x28c00 │ │ │ │ ldmle r9!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r5, r8, r9, fp, lr} │ │ │ │ @@ -260236,82 +260318,82 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbpl pc, [r2], #-1285 @ 0xfffffafb @ │ │ │ │ strcc sl, [r8], #-3853 @ 0xfffff0f3 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ stcgt 12, cr0, [pc], {1} │ │ │ │ @ instruction: 0xf88dc50f │ │ │ │ stmdavs r3!, {r6, lr, pc} │ │ │ │ - blls 0x2ae6ec │ │ │ │ + blls 0x2ae82c │ │ │ │ cmpeq fp, r8, lsl #22 │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0x468e46b8 │ │ │ │ - bl 0x1f3e74 │ │ │ │ + bl 0x1f3fb4 │ │ │ │ movwls r0, #33673 @ 0x8389 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - b 0x14d0a5c │ │ │ │ + b 0x14d0b9c │ │ │ │ movwcs r0, #7299 @ 0x1c83 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d46e2 │ │ │ │ movwcs r3, #24639 @ 0x603f │ │ │ │ eorscc pc, r6, sp, lsl #17 │ │ │ │ - bl 0x1f5284 │ │ │ │ - blls 0x3112a8 │ │ │ │ + bl 0x1f53c4 │ │ │ │ + blls 0x3113e8 │ │ │ │ streq lr, [r9], #2639 @ 0xa4f │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8534675 │ │ │ │ ldrbtmi r7, [r1], r9, lsr #32 │ │ │ │ ldmdbne lr, {r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2823 @ 0xfffff4f9 │ │ │ │ @ instruction: 0x1100f8b5 │ │ │ │ @ instruction: 0xf835463a │ │ │ │ @ instruction: 0xf8563b04 │ │ │ │ - b 0x11d12b0 │ │ │ │ + b 0x11d13f0 │ │ │ │ strbmi r4, [r3], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [ip], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf84445b3 │ │ │ │ mvnle r0, r4, lsl #22 │ │ │ │ - bl 0x3752c0 │ │ │ │ + bl 0x375400 │ │ │ │ @ instruction: 0xf8dd0e0a │ │ │ │ ldrbmi r9, [r3], #24 │ │ │ │ - blls 0x25f924 │ │ │ │ + blls 0x25fa64 │ │ │ │ ldclle 5, cr4, [r8], {75} @ 0x4b │ │ │ │ @ instruction: 0xf8dd9e09 │ │ │ │ usada8 lr, ip, r0, lr │ │ │ │ - blx 0xfee4ad6c │ │ │ │ + blx 0xfee4aeac │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ stcmi 6, cr4, [r5], #84 @ 0x54 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ - blls 0x8d0af4 │ │ │ │ + blls 0x8d0c34 │ │ │ │ ldrls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrsbtgt pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ @ instruction: 0x460c9038 │ │ │ │ vrshr.u64 , q5, #61 │ │ │ │ andcc r2, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x00182b02 │ │ │ │ stmib r7, {r0, r8, r9, ip, sp}^ │ │ │ │ - b 0x14f4b20 │ │ │ │ + b 0x14f4c60 │ │ │ │ andls r0, r5, #536870924 @ 0x2000000c │ │ │ │ sbcseq fp, fp, r9, lsl pc │ │ │ │ - bls 0x273340 │ │ │ │ + bls 0x273480 │ │ │ │ svclt 0x00089206 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8a7900c │ │ │ │ addsne r9, fp, r0, lsl r0 │ │ │ │ @ instruction: 0xf89c9302 │ │ │ │ - blcs 0x11ac80 │ │ │ │ + blcs 0x11adc0 │ │ │ │ adchi pc, pc, r0 │ │ │ │ cdppl 5, 4, cr15, cr0, cr12, {0} │ │ │ │ - beq 0xa4ab80 │ │ │ │ + beq 0xa4acc0 │ │ │ │ mcrrpl 5, 0, pc, r1, cr12 @ │ │ │ │ @ instruction: 0xf8de46d0 │ │ │ │ @ instruction: 0xf8de30a6 │ │ │ │ @ instruction: 0xf8de009a │ │ │ │ @ instruction: 0xf8de109e │ │ │ │ stmia r8!, {r1, r5, r7, sp} │ │ │ │ @ instruction: 0xf8dc000f │ │ │ │ @@ -260351,45 +260433,45 @@ │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c0c │ │ │ │ @ instruction: 0x9700fbfd │ │ │ │ andls r4, r4, r3, asr r6 │ │ │ │ ldccs 8, cr15, [r0], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [r8], {86} @ 0x56 │ │ │ │ - blx 0xffdcc80a │ │ │ │ + blx 0xffdcc94a │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - blx 0xffbcc81a │ │ │ │ + blx 0xffbcc95a │ │ │ │ strmi r9, [r3], r0, lsl #14 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ @ instruction: 0x9700fbdf │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d7a0 │ │ │ │ + blls 0x20d8e0 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083b01 │ │ │ │ - blls 0x190894 │ │ │ │ + blls 0x1909d4 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9dfec0 │ │ │ │ + blle 0xfe9e0000 │ │ │ │ @ instruction: 0xb01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ stmdble sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ andcs r9, r0, r6, lsl #22 │ │ │ │ tstcs r0, r5, lsl #24 │ │ │ │ stmia r3!, {r0, r1, r3, r4, r6, sl, lr}^ │ │ │ │ - bl 0xfe9cec80 │ │ │ │ + bl 0xfe9cedc0 │ │ │ │ addsmi r0, r4, #-1342177280 @ 0xb0000000 │ │ │ │ - blmi 0x1144c64 │ │ │ │ - blls 0x5e88ec │ │ │ │ + blmi 0x1144da4 │ │ │ │ + blls 0x5e8a2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -260416,119 +260498,119 @@ │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcne 8, cr15, [r0], {84} @ 0x54 │ │ │ │ andls r4, r3, r3, asr r6 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ ldrcc r0, [r0, #-3084] @ 0xfffff3f4 │ │ │ │ - blx 0x134c90e │ │ │ │ + blx 0x134ca4e │ │ │ │ stccs 8, cr15, [r4], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf7ff4653 │ │ │ │ @ instruction: 0xf855fb41 │ │ │ │ @ instruction: 0xf8542c10 │ │ │ │ strmi r1, [r3], r8, lsl #24 │ │ │ │ @ instruction: 0xf8564653 │ │ │ │ @ instruction: 0xf7ff0c08 │ │ │ │ @ instruction: 0xf855fb37 │ │ │ │ @ instruction: 0xf8542c0c │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ - blx 0xd4c93e │ │ │ │ + blx 0xd4ca7e │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r1, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blx 0xacc952 │ │ │ │ + blx 0xacca92 │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x20d5e0 │ │ │ │ - blcc 0x149084 │ │ │ │ + blls 0x20d720 │ │ │ │ + blcc 0x1491c4 │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r9, [r0, -r2] │ │ │ │ - blle 0xfeddffd4 │ │ │ │ + blle 0xfede0114 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf1a7e772 │ │ │ │ svclt 0x0000f95d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65b8c │ │ │ │ + bl 0xfec65ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8d8f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65bc4 │ │ │ │ + bl 0xfec65d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @ instruction: 0xb004f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65c00 │ │ │ │ + bl 0xfec65d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ mullt r4, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65c3c │ │ │ │ + bl 0xfec65d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ @ instruction: 0xcc02e9cd │ │ │ │ @ instruction: 0xf8e0f7f1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65c74 │ │ │ │ + bl 0xfec65db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ andlt pc, r4, r3, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec65cb0 │ │ │ │ + bl 0xfec65df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strls r9, [r0], #-3078 @ 0xfffff3fa │ │ │ │ strls r9, [r1], #-3079 @ 0xfffff3f9 │ │ │ │ stmib sp, {r1, sl, sp}^ │ │ │ │ @ instruction: 0xf7f1c402 │ │ │ │ @@ -260543,82 +260625,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe760 │ │ │ │ + b 0x14fe8a0 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf9134498 │ │ │ │ @ instruction: 0xf911cf01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x244f5c │ │ │ │ + bl 0x24509c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78ef50 │ │ │ │ + blne 0x78f090 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a0378 │ │ │ │ + bcc 0x1a04b8 │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dbf80 │ │ │ │ + b 0x14dc0c0 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf9333b02 │ │ │ │ @ instruction: 0xf931cf02 │ │ │ │ @ instruction: 0xf9327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x244fd8 │ │ │ │ + bl 0x245118 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78efcc │ │ │ │ + blne 0x78f10c │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe854 │ │ │ │ + b 0x14fe994 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1a828 │ │ │ │ + bl 0xfec1a968 │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ @ instruction: 0x4652bfb8 │ │ │ │ svclt 0x00a8454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260637,42 +260719,42 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14ceca4 │ │ │ │ + b 0x14cede4 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da8dc4 │ │ │ │ + bl 0x1da8f04 │ │ │ │ svclt 0x00bc0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edf700 │ │ │ │ + bl 0x1edf840 │ │ │ │ svclt 0x00bc0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f0f8 │ │ │ │ + bl 0xfeb4f238 │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -260680,82 +260762,82 @@ │ │ │ │ stmdbcc r1, {r2, r9, sl, lr} │ │ │ │ stmdacc r1, {r0, r9, fp, ip, sp} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fe984 │ │ │ │ + b 0x14feac4 │ │ │ │ ldrtmi r0, [r0], r5, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8134498 │ │ │ │ @ instruction: 0xf811cf01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ ldrmi r5, [ip, #3841]! @ 0xf01 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0001f800 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x245180 │ │ │ │ + bl 0x2452c0 │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f174 │ │ │ │ + blne 0x78f2b4 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9d063902 │ │ │ │ - bcc 0x1a059c │ │ │ │ + bcc 0x1a06dc │ │ │ │ rsclt r3, lr, #131072 @ 0x20000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14dc1a4 │ │ │ │ + b 0x14dc2e4 │ │ │ │ svclt 0x001506c6 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ @ instruction: 0x46f046b0 │ │ │ │ @ instruction: 0xf1a846b6 │ │ │ │ ldrmi r0, [r8], #2050 @ 0x802 │ │ │ │ @ instruction: 0xf8333b02 │ │ │ │ @ instruction: 0xf831cf02 │ │ │ │ @ instruction: 0xf8327f02 │ │ │ │ ldrmi r5, [ip, #3842]! @ 0xf02 │ │ │ │ @ instruction: 0x46bcbfb8 │ │ │ │ svclt 0x00a845ac │ │ │ │ strbmi r4, [r3, #-1708] @ 0xfffff954 │ │ │ │ svcgt 0x0002f820 │ │ │ │ ldrbmi sp, [r6, #-495]! @ 0xfffffe11 │ │ │ │ - bl 0x2451fc │ │ │ │ + bl 0x24533c │ │ │ │ andcs r0, r0, lr, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - blne 0x78f1f0 │ │ │ │ + blne 0x78f330 │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcls 6, cr4, [r8], {5} │ │ │ │ svcne 0x0008461f │ │ │ │ svcne 0x00391f13 │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14fea78 │ │ │ │ + b 0x14febb8 │ │ │ │ ldrtmi r0, [r0], r4, asr #29 │ │ │ │ @ instruction: 0x46b646f0 │ │ │ │ @ instruction: 0xf8501f2c │ │ │ │ @ instruction: 0xf101af04 │ │ │ │ @ instruction: 0xf8510c08 │ │ │ │ - bl 0xfec1aa4c │ │ │ │ + bl 0xfec1ab8c │ │ │ │ @ instruction: 0xf8530c07 │ │ │ │ ldrbmi r9, [r2, #-3844] @ 0xfffff0fc │ │ │ │ uasxmi fp, r2, r8 │ │ │ │ svclt 0x0028454a │ │ │ │ strbmi r4, [r0, #1610]! @ 0x64a │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbmi sp, [r6, #-3307]! @ 0xfffff315 │ │ │ │ @@ -260774,57 +260856,57 @@ │ │ │ │ @ instruction: 0xf1a20408 │ │ │ │ strtmi r0, [sl], r8, lsl #28 │ │ │ │ vmull.p8 , d6, d12 │ │ │ │ rscslt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf1a73301 │ │ │ │ - b 0x14ceec8 │ │ │ │ + b 0x14cf008 │ │ │ │ svclt 0x001606c6 │ │ │ │ stmibeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46c846b1 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ ldrtmi fp, [r0], r8, lsl #30 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0xf85446b9 │ │ │ │ @ instruction: 0xf1007f08 │ │ │ │ @ instruction: 0xf8500c10 │ │ │ │ @ instruction: 0xf10e1f08 │ │ │ │ movwcc r0, #36360 @ 0x8e08 │ │ │ │ @ instruction: 0x0c09ebac │ │ │ │ stmdavs r5!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ - bl 0x1da8fe8 │ │ │ │ + bl 0x1da9128 │ │ │ │ svclt 0x003c0b05 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0x5700e9de │ │ │ │ - bl 0x1edf924 │ │ │ │ + bl 0x1edfa64 │ │ │ │ svclt 0x003c0b02 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ stmib r3, {r5, r6, r7, r8, sl, lr}^ │ │ │ │ stclle 2, cr1, [r0] │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ stmdble r8, {r1, r2, r3, r6, r8, sl, lr} │ │ │ │ ldrdcs r4, [r0], -r1 │ │ │ │ stmia r9!, {r8, sp}^ │ │ │ │ - bl 0xfeb4f31c │ │ │ │ + bl 0xfeb4f45c │ │ │ │ addsmi r0, lr, #671088640 @ 0x28000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x197748 │ │ │ │ + bcs 0x197888 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - ldrbcc pc, [pc, #257]! @ 0x10f051 @ │ │ │ │ + ldrbcc pc, [pc, #257]! @ 0x10f191 @ │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ svclt 0x00154680 │ │ │ │ ssatmi r0, #26, r4, asr #1 │ │ │ │ ldrtmi r4, [ip], -r1, lsr #13 │ │ │ │ cdpne 4, 4, cr4, cr6, cr9, {5} │ │ │ │ svceq 0x0001f815 │ │ │ │ stc2l 1, cr15, [r4], #-412 @ 0xfffffe64 │ │ │ │ @@ -260840,39 +260922,39 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ sbcslt r4, r0, #4, 12 @ 0x400000 │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ - bcs 0x19afb4 │ │ │ │ + bcs 0x19b0f4 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr4, {5} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ strmi fp, [r5], -r7, lsl #30 │ │ │ │ - b 0x14e09d4 │ │ │ │ + b 0x14e0b14 │ │ │ │ strbtmi r0, [r5], -r2, asr #25 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5dfcbc │ │ │ │ + bl 0x5dfdfc │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x12dd114 │ │ │ │ - b 0x14d0c2c │ │ │ │ - bl 0x1190b54 │ │ │ │ - b 0x12d1418 │ │ │ │ + b 0x12dd254 │ │ │ │ + b 0x14d0d6c │ │ │ │ + bl 0x1190c94 │ │ │ │ + b 0x12d1558 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -260882,84 +260964,84 @@ │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8ce428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ stmdble r8, {r5, r6, r8, sl, lr} │ │ │ │ strcs r4, [r0], -r4, lsr #9 │ │ │ │ stmia ip!, {r8, r9, sl, sp}^ │ │ │ │ - bl 0xfec28c60 │ │ │ │ + bl 0xfec28da0 │ │ │ │ addsmi r0, r8, #4, 6 @ 0x10000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x19788c │ │ │ │ + bcs 0x1979cc │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0a94 │ │ │ │ + b 0x14e0bd4 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ - @ instruction: 0xf7880b04 │ │ │ │ - @ instruction: 0xf846f815 │ │ │ │ + @ instruction: 0xf7870b04 │ │ │ │ + @ instruction: 0xf846ff75 │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x3454e0 │ │ │ │ + bl 0x345620 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf4d0 │ │ │ │ + bl 0xfe9cf610 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x197900 │ │ │ │ + bcs 0x197a40 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x14e0b08 │ │ │ │ + b 0x14e0c48 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a146b9 │ │ │ │ strmi r4, [r9], #1596 @ 0x63c │ │ │ │ @ instruction: 0xf8551f06 │ │ │ │ @ instruction: 0xf7870b04 │ │ │ │ - @ instruction: 0xf846fffd │ │ │ │ + @ instruction: 0xf846ff5d │ │ │ │ strbmi r0, [sp, #-3844] @ 0xfffff0fc │ │ │ │ adcmi sp, r7, #-1073741763 @ 0xc000003d │ │ │ │ - bl 0x345554 │ │ │ │ + bl 0x345694 │ │ │ │ andcs r0, r0, r4, lsl #6 │ │ │ │ stmia r3!, {r8, sp}^ │ │ │ │ - bl 0xfe9cf544 │ │ │ │ + bl 0xfe9cf684 │ │ │ │ addsmi r0, r7, #8, 4 @ 0x80000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xf209e8 │ │ │ │ + blmi 0xf20b28 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ mrrcne 2, 15, fp, lr, cr14 │ │ │ │ @@ -260971,15 +261053,15 @@ │ │ │ │ stmib r2, {r0, r2, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r2], -r9, asr #12 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf5054620 │ │ │ │ @ instruction: 0xf1a65548 │ │ │ │ @ instruction: 0xf3c7fbb1 │ │ │ │ strbmi r2, [r0], -r1, asr #3 │ │ │ │ - blx 0x29c5fe │ │ │ │ + blx 0x29c73e │ │ │ │ strbmi pc, [r6], #-257 @ 0xfffffeff @ │ │ │ │ stmibeq fp, {r0, r3, r6} │ │ │ │ cdpeq 0, 3, cr15, cr15, cr1, {0} │ │ │ │ stceq 1, cr15, [r0], #-824 @ 0xfffffcc8 │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @ instruction: 0xf8543102 │ │ │ │ @@ -260987,25 +261069,25 @@ │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ stc2 10, cr15, [ip], {7} @ │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf0034313 │ │ │ │ ldmdaeq sl, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x24fef8 │ │ │ │ + bl 0x250038 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf8550e20 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, sl, fp}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ vseleq.f32 s30, s28, s14 │ │ │ │ stc2 10, cr15, [ip], {39} @ 0x27 @ │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - blcc 0x18d224 │ │ │ │ + blcc 0x18d364 │ │ │ │ strhle r4, [ip, #32] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -261013,15 +261095,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldc2l 1, cr15, [r6], #664 @ 0x298 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xfa0adc │ │ │ │ + blmi 0xfa0c1c │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261031,22 +261113,22 @@ │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1954620 │ │ │ │ strbmi lr, [r9], -r4, asr #18 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - blx 0xe4b946 │ │ │ │ + blx 0xe4ba86 │ │ │ │ cdpcs 3, 12, cr15, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf507086b │ │ │ │ strbmi r5, [r0], -r8, asr #2 │ │ │ │ - bl 0x31b6fc │ │ │ │ - blx 0x1d22d6 │ │ │ │ - bl 0xff34eafc │ │ │ │ - bl 0x112c00 │ │ │ │ + bl 0x31b83c │ │ │ │ + blx 0x1d2416 │ │ │ │ + bl 0xff34ec3c │ │ │ │ + bl 0x112d40 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9, sl} │ │ │ │ streq pc, [r0, #-454]! @ 0xfffffe3a │ │ │ │ eoreq pc, r0, #-2147483607 @ 0x80000029 │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ rscsmi r6, r3, pc, ror r8 │ │ │ │ @@ -261056,79 +261138,79 @@ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, r1, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, r1, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9a950c │ │ │ │ - blx 0x30bf20 │ │ │ │ - blx 0xb0cb30 │ │ │ │ + blx 0x9a964c │ │ │ │ + blx 0x30c060 │ │ │ │ + blx 0xb0cc70 │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ strbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ - blmi 0x383a64 │ │ │ │ - blls 0x11e9394 │ │ │ │ + blmi 0x383ba4 │ │ │ │ + blls 0x11e94d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a683f0 │ │ │ │ svclt 0x0000fc77 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0xde0bdc │ │ │ │ + blmi 0xde0d1c │ │ │ │ strmi fp, [r1], r4, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @ instruction: 0xf0243501 │ │ │ │ svclt 0x0018040f │ │ │ │ pkhtbmi r0, sl, sp, asr #1 │ │ │ │ rsceq fp, sp, r8, lsl #30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e0c1c │ │ │ │ + b 0x14e0d5c │ │ │ │ @ instruction: 0xf1950895 │ │ │ │ strtmi lr, [sl], -r2, asr #17 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ strbpl pc, [r8, -r7, lsl #10] @ │ │ │ │ - blx 0xfed4ba4c │ │ │ │ + blx 0xfed4bb8c │ │ │ │ sbccs pc, r3, #402653187 @ 0x18000003 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ - blx 0x31d002 │ │ │ │ - bl 0x1cbbcc │ │ │ │ + blx 0x31d142 │ │ │ │ + bl 0x1cbd0c │ │ │ │ subseq r0, r2, r8, lsl #12 │ │ │ │ ldmibeq r3, {r1, r2, r4, r5, r6} │ │ │ │ - ldceq 0, cr15, [pc], #-8 @ 0x10f3c8 │ │ │ │ + ldceq 0, cr15, [pc], #-8 @ 0x10f508 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ vdiveq.f64 d30, d3, d4 │ │ │ │ @ instruction: 0xf8543202 │ │ │ │ adcsmi r3, r2, #51 @ 0x33 │ │ │ │ ldrd pc, [r4], -lr │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf000fa0e │ │ │ │ @ instruction: 0xf101fa2e │ │ │ │ movweq lr, #2627 @ 0xa43 │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ svccc 0x0004f845 │ │ │ │ - blmi 0x383b88 │ │ │ │ - blls 0x11e9478 │ │ │ │ + blmi 0x383cc8 │ │ │ │ + blls 0x11e95b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r4, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a687f0 │ │ │ │ @@ -261136,83 +261218,83 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r1], lr, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bb76c │ │ │ │ + bcs 0x1bb8ac │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f468 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f5a8 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ ldrbcs lr, [r3, pc, asr #20] │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf1950801 │ │ │ │ ldrbmi lr, [r1], -sl, asr #16 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ - blx 0xfcbb38 │ │ │ │ + blx 0xfcbc78 │ │ │ │ tstpeq r1, r7 @ p-variant is OBSOLETE │ │ │ │ cdppl 5, 4, cr15, cr8, cr9, {0} │ │ │ │ - b 0x14d74ac │ │ │ │ + b 0x14d75ec │ │ │ │ @ instruction: 0xf10e2908 │ │ │ │ - blx 0x252cf6 │ │ │ │ + blx 0x252e36 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ - b 0x14d14c4 │ │ │ │ + b 0x14d1604 │ │ │ │ strls r0, [r1, #-3141] @ 0xfffff3bb │ │ │ │ stmdbne sl, {r0, r3, r6}^ │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ - beq 0x14a0e4 │ │ │ │ + beq 0x14a224 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-2080] @ 0xfffff7e0 │ │ │ │ - bleq 0xff20a0f0 │ │ │ │ + bleq 0xff20a230 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb4fc │ │ │ │ + blx 0x9fb63c │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cf974 │ │ │ │ - blx 0xc0d518 │ │ │ │ - b 0x120b900 │ │ │ │ - b 0x11d0120 │ │ │ │ + blx 0x3cfab4 │ │ │ │ + blx 0xc0d658 │ │ │ │ + b 0x120ba40 │ │ │ │ + b 0x11d0260 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d0114 │ │ │ │ - b 0x14cfa58 │ │ │ │ + b 0x14d0254 │ │ │ │ + b 0x14cfb98 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x490210 │ │ │ │ + bl 0x490350 │ │ │ │ @ instruction: 0xf85e08c1 │ │ │ │ @ instruction: 0xf8d81031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x9515a4 │ │ │ │ + blx 0x9516e4 │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d01ac │ │ │ │ - b 0x118d550 │ │ │ │ - blx 0xbcf954 │ │ │ │ - b 0x118c144 │ │ │ │ + blx 0x3d02ec │ │ │ │ + b 0x118d690 │ │ │ │ + blx 0xbcfa94 │ │ │ │ + b 0x118c284 │ │ │ │ @ instruction: 0xf80a0103 │ │ │ │ bicle r1, r7, r1, lsl #22 │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ strbmi r4, [r8], #-1553 @ 0xfffff9ef │ │ │ │ @ instruction: 0xf1b84467 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - blmi 0x389430 │ │ │ │ - blls 0x12695c8 │ │ │ │ + blmi 0x389570 │ │ │ │ + blls 0x1269708 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a68ff0 │ │ │ │ @@ -261220,130 +261302,130 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], fp, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bb8bc │ │ │ │ + bcs 0x1bb9fc │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f5b8 │ │ │ │ + streq pc, [pc], #-36 @ 0x10f6f8 │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d91dc │ │ │ │ + b 0x14d931c │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ ldrbmi lr, [r1], -r4, lsr #31 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a6086e │ │ │ │ @ instruction: 0xf00bf993 │ │ │ │ @ instruction: 0xf5080103 │ │ │ │ - b 0x14e6f18 │ │ │ │ + b 0x14e7058 │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, r0, lsl lr │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmibne sl, {r0, r3, r6} │ │ │ │ subeq r0, sp, r7, asr r0 │ │ │ │ @ instruction: 0x0c00eb09 │ │ │ │ @ instruction: 0xf00509ab │ │ │ │ @ instruction: 0xf1c1013f │ │ │ │ strcc r0, [r2, #-1568] @ 0xfffff9e0 │ │ │ │ - bleq 0xff20a238 │ │ │ │ + bleq 0xff20a378 │ │ │ │ @ instruction: 0xf85442af │ │ │ │ @ instruction: 0xf8db3033 │ │ │ │ - blx 0x9fb644 │ │ │ │ + blx 0x9fb784 │ │ │ │ @ instruction: 0xf1a1f301 │ │ │ │ - blx 0x3cfabc │ │ │ │ - blx 0xc0ce58 │ │ │ │ - b 0x120ba48 │ │ │ │ - b 0x11d0260 │ │ │ │ + blx 0x3cfbfc │ │ │ │ + blx 0xc0cf98 │ │ │ │ + b 0x120bb88 │ │ │ │ + b 0x11d03a0 │ │ │ │ @ instruction: 0xf0030301 │ │ │ │ - b 0x14d025c │ │ │ │ - b 0x14cfba0 │ │ │ │ + b 0x14d039c │ │ │ │ + b 0x14cfce0 │ │ │ │ @ instruction: 0xf0031343 │ │ │ │ - bl 0x490358 │ │ │ │ + bl 0x490498 │ │ │ │ @ instruction: 0xf85e06c1 │ │ │ │ @ instruction: 0xf8d61031 │ │ │ │ @ instruction: 0xf1c3b004 │ │ │ │ - blx 0x950eec │ │ │ │ + blx 0x95102c │ │ │ │ @ instruction: 0xf1a3f103 │ │ │ │ - blx 0x3d02f4 │ │ │ │ - b 0x118ce90 │ │ │ │ - blx 0xbcfa94 │ │ │ │ - b 0x118c28c │ │ │ │ + blx 0x3d0434 │ │ │ │ + b 0x118cfd0 │ │ │ │ + blx 0xbcfbd4 │ │ │ │ + b 0x118c3cc │ │ │ │ @ instruction: 0xf82c0103 │ │ │ │ bicle r1, r7, r2, lsl #22 │ │ │ │ ldrmi r9, [r1], -r0, lsl #22 │ │ │ │ @ instruction: 0xf1b84450 │ │ │ │ - ldrmi r0, [pc], #-3841 @ 0x10f694 │ │ │ │ - blls 0x1836a8 │ │ │ │ + ldrmi r0, [pc], #-3841 @ 0x10f7d4 │ │ │ │ + blls 0x1837e8 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b8441a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfefcbd5c │ │ │ │ + blx 0xfefcbe9c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x197ee4 │ │ │ │ + bcs 0x198024 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e066 │ │ │ │ + blx 0xfe20e1a6 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ mcrrmi 5, 1, r0, r0, cr7 │ │ │ │ - streq pc, [pc, #-37] @ 0x10f6d3 │ │ │ │ - b 0x14ff35c │ │ │ │ + streq pc, [pc, #-37] @ 0x10f813 │ │ │ │ + b 0x14ff49c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff324 │ │ │ │ + b 0x14ff464 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e0fb8 │ │ │ │ + b 0x14e10f8 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ mrc 1, 7, APSR_nzcv, cr10, cr4, {4} │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e0fdc │ │ │ │ + b 0x14e111c │ │ │ │ @ instruction: 0xf1a6049b │ │ │ │ @ instruction: 0xf008f8e9 │ │ │ │ @ instruction: 0xf5070107 │ │ │ │ - b 0x14e546c │ │ │ │ + b 0x14e55ac │ │ │ │ strls r2, [r1], #-2569 @ 0xfffff5f7 │ │ │ │ - blx 0x21d396 │ │ │ │ + blx 0x21d4d6 │ │ │ │ andcs pc, r0, r1, lsl #2 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x14f884 │ │ │ │ + bl 0x14f9c4 │ │ │ │ rsbeq r0, r4, r4, lsl #16 │ │ │ │ vmlseq.f32 s29, s16, s30 │ │ │ │ - bl 0x28f890 │ │ │ │ + bl 0x28f9d0 │ │ │ │ strmi r0, [r3], r0, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf1c2023f │ │ │ │ tstcc r2, r0, lsr #18 │ │ │ │ sbceq lr, r3, r5, lsl #22 │ │ │ │ @ instruction: 0xf855458e │ │ │ │ @@ -261352,24 +261434,24 @@ │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf909fa00 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ eorcc pc, r3, r7, asr r8 @ │ │ │ │ - blcc 0x24d8e0 │ │ │ │ + blcc 0x24da20 │ │ │ │ @ instruction: 0xf8ddd1e0 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ andeq lr, sl, fp, lsl #22 │ │ │ │ @ instruction: 0xf1b944a6 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ ldrmi r0, [r8], #2305 @ 0x901 │ │ │ │ - blmi 0x389700 │ │ │ │ - blls 0x126983c │ │ │ │ + blmi 0x389840 │ │ │ │ + blls 0x126997c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r7, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a68ff0 │ │ │ │ @@ -261377,21 +261459,21 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r6], -r6, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbb30 │ │ │ │ + bcs 0x1bbc70 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f82c │ │ │ │ + streq pc, [pc], #-36 @ 0x10f96c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [pc], -sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @@ -261399,24 +261481,24 @@ │ │ │ │ @ instruction: 0xf1940a01 │ │ │ │ ldrtmi lr, [r9], -sl, ror #28 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf85af1a6 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ @ instruction: 0xf10e2000 │ │ │ │ - b 0x14d30ac │ │ │ │ + b 0x14d31ec │ │ │ │ rsbeq r2, lr, sl, lsl #20 │ │ │ │ andcs r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrreq 10, 4, lr, r5, cr15 │ │ │ │ rsbseq r9, sp, r1, lsl #10 │ │ │ │ stmdaeq r0, {r0, r3, r8, r9, fp, sp, lr, pc} │ │ │ │ stmibeq fp!, {r9, ip, pc} │ │ │ │ eorseq pc, pc, #5 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ - bl 0x21cc98 │ │ │ │ + bl 0x21cdd8 │ │ │ │ adcmi r0, lr, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d2, d19 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ vpmax.s8 d15, d2, d27 │ │ │ │ @@ -261432,18 +261514,18 @@ │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ vpmax.s8 d15, d3, d18 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf101fa0b │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ - blcs 0x18d910 │ │ │ │ + blcs 0x18da50 │ │ │ │ ldmib sp, {r0, r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - ldrmi r4, [pc], #-1126 @ 0x10f8fc │ │ │ │ + ldrmi r4, [pc], #-1126 @ 0x10fa3c │ │ │ │ @ instruction: 0xd1bc3a01 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -261453,49 +261535,49 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ ldrmi r4, [r0], sl, asr #26 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bbc60 │ │ │ │ + bcs 0x1bbda0 │ │ │ │ strbls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ sbcslt fp, sp, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1, #-513] @ 0xfffffdff │ │ │ │ ldreq pc, [r7], #-269 @ 0xfffffef3 │ │ │ │ - streq pc, [pc], #-36 @ 0x10f95c │ │ │ │ + streq pc, [pc], #-36 @ 0x10fa9c │ │ │ │ sbcseq fp, r5, r4, lsl pc │ │ │ │ strmi r0, [sl], sp, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14d9580 │ │ │ │ + b 0x14d96c0 │ │ │ │ @ instruction: 0xf1942bd3 │ │ │ │ @ instruction: 0x4651edd2 │ │ │ │ vst1.8 {d20-d22}, [pc :128], sl │ │ │ │ strtmi r7, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a5086e │ │ │ │ @ instruction: 0xf00bffc1 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ - b 0x14e72bc │ │ │ │ + b 0x14e73fc │ │ │ │ @ instruction: 0xf10e2a07 │ │ │ │ andcs r0, r0, #16, 28 @ 0x100 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ stmib sp, {r2, sp}^ │ │ │ │ addeq r5, r9, r0, lsl #12 │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ strbeq lr, [r8, -pc, asr #20] │ │ │ │ - bl 0x34faf0 │ │ │ │ + bl 0x34fc30 │ │ │ │ stmibeq fp!, {r1, sl, fp} │ │ │ │ teqpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r0], -r1, asr #3 │ │ │ │ - bl 0x21cdd4 │ │ │ │ + bl 0x21cf14 │ │ │ │ adcmi r0, pc, #199680 @ 0x30c00 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrdlt pc, [r4], -fp │ │ │ │ vpmax.u8 d15, d1, d19 │ │ │ │ msreq CPSR_, r1, lsr #3 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ @ instruction: 0xf101fa2b │ │ │ │ @@ -261511,19 +261593,19 @@ │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ @ instruction: 0xf103fa21 │ │ │ │ msreq CPSR_, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf606fa0b │ │ │ │ tsteq r6, r1, asr #20 │ │ │ │ vpmax.u8 d15, d3, d27 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ - blne 0x1cdadc │ │ │ │ - blls 0x14414c │ │ │ │ + blne 0x1cdc1c │ │ │ │ + blls 0x14428c │ │ │ │ ldrbmi r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ - ldrmi r3, [pc], #-2049 @ 0x10fa38 │ │ │ │ - blls 0x183a44 │ │ │ │ + ldrmi r3, [pc], #-2049 @ 0x10fb78 │ │ │ │ + blls 0x183b84 │ │ │ │ @ instruction: 0xe7bb4498 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -261532,71 +261614,71 @@ │ │ │ │ @ instruction: 0xf8eaf1a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 12, cr15, cr0, cr12, {6} │ │ │ │ vmov.i32 d20, #-1224736768 @ 0xb7000000 │ │ │ │ - bcs 0x198284 │ │ │ │ + bcs 0x1983c4 │ │ │ │ svclt 0x000ab0c7 │ │ │ │ - blx 0xfe20e406 │ │ │ │ + blx 0xfe20e546 │ │ │ │ @ instruction: 0xf10b3201 │ │ │ │ @ instruction: 0xf10d0b01 │ │ │ │ ldcmi 5, cr0, [sp], #-92 @ 0xffffffa4 │ │ │ │ - streq pc, [pc, #-37] @ 0x10fa73 │ │ │ │ - b 0x14ff6fc │ │ │ │ + streq pc, [pc, #-37] @ 0x10fbb3 │ │ │ │ + b 0x14ff83c │ │ │ │ strmi r0, [sl], r2, asr #23 │ │ │ │ - b 0x14ff6c4 │ │ │ │ + b 0x14ff804 │ │ │ │ @ instruction: 0xf44f0bcb │ │ │ │ @ instruction: 0xf4137280 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ - b 0x14e1358 │ │ │ │ + b 0x14e1498 │ │ │ │ svclt 0x001428d3 │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stc 1, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ @ instruction: 0x465a4651 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - b 0x14e137c │ │ │ │ + b 0x14e14bc │ │ │ │ @ instruction: 0xf1a5049b │ │ │ │ @ instruction: 0xf008ff19 │ │ │ │ - b 0x14cfef4 │ │ │ │ + b 0x14d0034 │ │ │ │ @ instruction: 0xf5072a09 │ │ │ │ strls r5, [r1], #-1864 @ 0xfffff8b8 │ │ │ │ - blx 0x21d736 │ │ │ │ + blx 0x21d876 │ │ │ │ @ instruction: 0xf04ff101 │ │ │ │ andcs r0, r4, r0, lsl #16 │ │ │ │ - bl 0x14fd24 │ │ │ │ + bl 0x14fe64 │ │ │ │ rsbeq r0, r4, r4, lsl #18 │ │ │ │ vmlseq.f32 s29, s18, s30 │ │ │ │ - bl 0x28fc30 │ │ │ │ + bl 0x28fd70 │ │ │ │ strtmi r0, [r3], r8, lsl #24 │ │ │ │ stmibeq fp, {ip, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ eoreq pc, r0, r2, asr #3 │ │ │ │ - bl 0x25bf28 │ │ │ │ + bl 0x25c068 │ │ │ │ strmi r0, [lr, #1219] @ 0x4c3 │ │ │ │ eorscc pc, r3, r5, asr r8 @ │ │ │ │ - blx 0x9e9cbc │ │ │ │ + blx 0x9e9dfc │ │ │ │ @ instruction: 0xf1a2f302 │ │ │ │ - blx 0x2103b4 │ │ │ │ - blx 0xa4bb38 │ │ │ │ - b 0x120c344 │ │ │ │ - b 0x11d0740 │ │ │ │ + blx 0x2104f4 │ │ │ │ + blx 0xa4bc78 │ │ │ │ + b 0x120c484 │ │ │ │ + b 0x11d0880 │ │ │ │ @ instruction: 0xf0030302 │ │ │ │ @ instruction: 0xf8570303 │ │ │ │ @ instruction: 0xf84c3023 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrbmi r9, [ip], -r0, lsl #16 │ │ │ │ ldrbmi r4, [r0], #1609 @ 0x649 │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r6, r7, sl, lr} │ │ │ │ - blls 0x183b68 │ │ │ │ + blls 0x183ca8 │ │ │ │ bfi r4, r9, #9, #9 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r7, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -261604,15 +261686,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf858f1a6 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12a1418 │ │ │ │ + blmi 0x12a1558 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261626,52 +261708,52 @@ │ │ │ │ strbmi lr, [r9], -r6, lsr #25 │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ cdp2 1, 9, cr15, cr6, cr5, {5} │ │ │ │ biccs pc, r0, r6, asr #7 │ │ │ │ mcrrpl 5, 0, pc, r8, cr8 @ │ │ │ │ @ instruction: 0xf10c4638 │ │ │ │ - bl 0x2d2c38 │ │ │ │ - blx 0x253412 │ │ │ │ + bl 0x2d2d78 │ │ │ │ + blx 0x253552 │ │ │ │ addeq pc, r9, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a2e026 │ │ │ │ - blx 0xa51888 │ │ │ │ - blx 0x2cc814 │ │ │ │ - blx 0xacdc30 │ │ │ │ - b 0x120d830 │ │ │ │ + blx 0xa519c8 │ │ │ │ + blx 0x2cc954 │ │ │ │ + blx 0xacdd70 │ │ │ │ + b 0x120d970 │ │ │ │ teqmi fp, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldmdaeq sl, {r2, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf003015b │ │ │ │ - bl 0x410924 │ │ │ │ + bl 0x410a64 │ │ │ │ @ instruction: 0xf1c307c2 │ │ │ │ @ instruction: 0xf85c0620 │ │ │ │ @ instruction: 0xf1a32032 │ │ │ │ ldmdavs pc!, {r5, r8, sl}^ @ │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ @ instruction: 0xf606fa07 │ │ │ │ @ instruction: 0xf505fa27 │ │ │ │ @ instruction: 0x432b4333 │ │ │ │ - blcc 0x18dc4c │ │ │ │ + blcc 0x18dd8c │ │ │ │ eorle r4, r1, r0, ror r5 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x211c6c │ │ │ │ + bl 0x211dac │ │ │ │ @ instruction: 0xf1b807c3 │ │ │ │ @ instruction: 0xf8540f40 │ │ │ │ @ instruction: 0xf1c25033 │ │ │ │ ldmdavs lr!, {r5, fp}^ │ │ │ │ ldmvs fp!, {r0, r3, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x2a05d4 │ │ │ │ - blx 0xa8dc9c │ │ │ │ + blx 0x2a0714 │ │ │ │ + blx 0xa8dddc │ │ │ │ @ instruction: 0xf007f202 │ │ │ │ - b 0x1191180 │ │ │ │ - blx 0xa904a8 │ │ │ │ - b 0x11ce0b0 │ │ │ │ + b 0x11912c0 │ │ │ │ + blx 0xa905e8 │ │ │ │ + b 0x11ce1f0 │ │ │ │ adcmi r0, fp, r9, lsl #4 │ │ │ │ bfi r4, r3, (invalid: 6:1) │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -261680,15 +261762,15 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xffc0f1a5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x12e1548 │ │ │ │ + blmi 0x12e1688 │ │ │ │ strmi fp, [r7], -r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5062 @ 0x13c6 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4853 @ 0x12f5 │ │ │ │ @@ -261719,17 +261801,17 @@ │ │ │ │ tstcc r4, pc, lsl #6 │ │ │ │ cmpeq fp, sl, asr r8 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2, ip, lsl #22] │ │ │ │ strteq pc, [r0], -r3, asr #3 │ │ │ │ eorscs pc, r2, ip, asr r8 @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ - blx 0x9a9f68 │ │ │ │ - blx 0x30c97c │ │ │ │ - blx 0xb0d58c │ │ │ │ + blx 0x9aa0a8 │ │ │ │ + blx 0x30cabc │ │ │ │ + blx 0xb0d6cc │ │ │ │ teqpmi r3, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ @ instruction: 0xf820432b │ │ │ │ ldrbmi r3, [r0, #-2818]! @ 0xfffff4fe │ │ │ │ stmibeq fp, {r0, r5, ip, lr, pc} │ │ │ │ eorseq pc, pc, #1 │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ @@ -261737,35 +261819,35 @@ │ │ │ │ eorspl pc, r3, r4, asr r8 @ │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmible r9, {r1, r2, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1a268bb │ │ │ │ subsmi r0, r7, #32, 18 @ 0x80000 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ - ldreq pc, [pc, #-7]! @ 0x10fdad │ │ │ │ + ldreq pc, [pc, #-7]! @ 0x10feed │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #171 @ 0xab │ │ │ │ - blmi 0x389ccc │ │ │ │ - blls 0x11e9e34 │ │ │ │ + blmi 0x389e0c │ │ │ │ + blls 0x11e9f74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r5, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a583f0 │ │ │ │ svclt 0x0000ff27 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1161680 │ │ │ │ + blmi 0x11617c0 │ │ │ │ strmi fp, [r0], r5, asr #1 │ │ │ │ movtls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ @ instruction: 0xf10d2b02 │ │ │ │ svclt 0x000a040f │ │ │ │ movwcc fp, #4862 @ 0x12fe │ │ │ │ @@ -261779,28 +261861,28 @@ │ │ │ │ @ instruction: 0xf1945548 │ │ │ │ @ instruction: 0xf44feb72 │ │ │ │ strbmi r7, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @ instruction: 0xf1a53510 │ │ │ │ vqrdmulh.s , , d1[4] │ │ │ │ ldmeq r3!, {r1, r6, r7, r9, sl, fp, sp} │ │ │ │ - bl 0x32175c │ │ │ │ - blx 0x1d2e7a │ │ │ │ - bl 0xff34f69c │ │ │ │ + bl 0x32189c │ │ │ │ + blx 0x1d2fba │ │ │ │ + bl 0xff34f7dc │ │ │ │ ands r0, r2, lr, lsl #29 │ │ │ │ streq pc, [r0, -r2, lsr #3]! │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf707fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf003433b │ │ │ │ @ instruction: 0xf855030f │ │ │ │ @ instruction: 0xf8403023 │ │ │ │ strbmi r3, [r0, #-2820]! @ 0xfffff4fc │ │ │ │ - bl 0x143f38 │ │ │ │ + bl 0x144078 │ │ │ │ @ instruction: 0xf003030e │ │ │ │ ldmibeq fp, {r0, r1, r2, r3, r4, r5, r9} │ │ │ │ stmdaeq r4, {r1, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0040f1b8 │ │ │ │ stmdaeq r0!, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ strbeq lr, [r3, r4, lsl #22] │ │ │ │ eorsne pc, r3, r4, asr r8 @ │ │ │ │ @@ -261812,15 +261894,15 @@ │ │ │ │ teqpeq pc, r7 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf909fa26 │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ tstmi r3, #139 @ 0x8b │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ - blcc 0x24dfe0 │ │ │ │ + blcc 0x24e120 │ │ │ │ bicsle r4, r4, r0, ror #10 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r5, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -261830,21 +261912,21 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c56 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc24c │ │ │ │ + bcs 0x1bc38c │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x10fe2f │ │ │ │ - streq pc, [pc, #-37] @ 0x10ff1b │ │ │ │ + ldreq pc, [pc, #-269] @ 0x10ff6f │ │ │ │ + streq pc, [pc, #-37] @ 0x11005b │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [pc], -r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @@ -261862,17 +261944,17 @@ │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ addseq r0, r8, r4, lsr #1 │ │ │ │ @ instruction: 0x0c07eb0b │ │ │ │ stmib sp, {r0, r4, r5, r7, r9, sl, lr}^ │ │ │ │ eor r8, ip, r1, lsl #14 │ │ │ │ vpmax.s8 d15, d7, d24 │ │ │ │ stmdaeq r0!, {r0, r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x29fc28 │ │ │ │ - b 0x11cdfcc │ │ │ │ - blx 0xa907d0 │ │ │ │ + blx 0x29fd68 │ │ │ │ + b 0x11ce10c │ │ │ │ + blx 0xa90910 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ andeq pc, pc, #2 │ │ │ │ strbmi r3, [r8, #-4] │ │ │ │ ldrbeq lr, [r2], -pc, asr #20 │ │ │ │ subne lr, r2, #323584 @ 0x4f000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ strbeq lr, [r6, lr, lsl #22] │ │ │ │ @@ -261881,35 +261963,35 @@ │ │ │ │ streq pc, [r0, -r2, asr #3]! │ │ │ │ @ instruction: 0xf602fa26 │ │ │ │ eoreq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf707fa08 │ │ │ │ streq lr, [r7], -r6, asr #20 │ │ │ │ vpmax.s8 d15, d2, d24 │ │ │ │ streq lr, [r2], -r6, asr #20 │ │ │ │ - blvs 0x18e024 │ │ │ │ + blvs 0x18e164 │ │ │ │ stmibeq r6, {r1, r5, ip, lr, pc} │ │ │ │ ldreq pc, [pc, -r0]! │ │ │ │ - beq 0x24c41c │ │ │ │ + beq 0x24c55c │ │ │ │ sbceq lr, r6, #5120 @ 0x1400 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r6, r5, asr r8 @ │ │ │ │ stmible r5, {r1, r2, r4, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94c730 │ │ │ │ + beq 0x94c870 │ │ │ │ @ instruction: 0xf807fa28 │ │ │ │ - blx 0x2aa264 │ │ │ │ - b 0x134e848 │ │ │ │ + blx 0x2aa3a4 │ │ │ │ + b 0x134e988 │ │ │ │ @ instruction: 0xf1a7080a │ │ │ │ rsbsmi r0, pc, #32, 20 @ 0x20000 │ │ │ │ ldreq pc, [pc, -r7]! │ │ │ │ - blx 0x3ce8c8 │ │ │ │ + blx 0x3cea08 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x11a0320 │ │ │ │ + b 0x11a0460 │ │ │ │ ldr r0, [fp, r8, lsl #4]! │ │ │ │ @ instruction: 0x8701e9dd │ │ │ │ - bls 0x1d645c │ │ │ │ + bls 0x1d659c │ │ │ │ @ instruction: 0xf1b8440f │ │ │ │ ldrmi r0, [r3], #-3841 @ 0xfffff0ff │ │ │ │ @ instruction: 0xf04fd002 │ │ │ │ ldr r0, [ip, r1, lsl #16] │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -261921,95 +262003,95 @@ │ │ │ │ stc2l 1, cr15, [r0, #660]! @ 0x294 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vqshlu.s64 d20, d0, #3 │ │ │ │ - bcs 0x198898 │ │ │ │ + bcs 0x1989d8 │ │ │ │ svclt 0x000ab0c9 │ │ │ │ andcc fp, r1, #-536870899 @ 0xe000000d │ │ │ │ @ instruction: 0xf10d3601 │ │ │ │ mrrcmi 5, 1, r0, r4, cr15 │ │ │ │ - streq pc, [pc, #-37] @ 0x110083 │ │ │ │ + streq pc, [pc, #-37] @ 0x1101c3 │ │ │ │ sbcseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x468a00f6 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - blcs 0xff60aa00 │ │ │ │ + blcs 0xff60ab40 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ stmdavs r4!, {r0, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9447 │ │ │ │ @ instruction: 0xf1940400 │ │ │ │ ldrtmi lr, [r2], -r8, lsr #20 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r1 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1a50874 │ │ │ │ @ instruction: 0xf00bfc17 │ │ │ │ @ instruction: 0xf5080101 │ │ │ │ eorseq r5, sl, #72, 28 @ 0x480 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bleq 0x12caa34 │ │ │ │ + bleq 0x12cab74 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strls r2, [r3], #-0 │ │ │ │ stmdbne pc, {r0, r3, r6} @ │ │ │ │ @ instruction: 0xf608fa07 │ │ │ │ andhi lr, r1, sp, asr #19 │ │ │ │ - bl 0x350338 │ │ │ │ + bl 0x350478 │ │ │ │ ldrtmi r0, [r0], r0, lsl #24 │ │ │ │ - blx 0xa481c4 │ │ │ │ + blx 0xa48304 │ │ │ │ @ instruction: 0xf1c0f300 │ │ │ │ stmdacc r0!, {r5, sl} │ │ │ │ vst1.8 {d15-d16}, [r4], r6 │ │ │ │ - blx 0xaa0db8 │ │ │ │ + blx 0xaa0ef8 │ │ │ │ movwmi pc, #12288 @ 0x3000 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbmi r3, [r1, #-260] @ 0xfffffefc │ │ │ │ subseq lr, r3, pc, asr #20 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ eorseq pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36866 │ │ │ │ - blx 0x9111d4 │ │ │ │ + blx 0x911314 │ │ │ │ @ instruction: 0xf1a3f003 │ │ │ │ - blx 0x290ddc │ │ │ │ - b 0x114d170 │ │ │ │ - blx 0xa90174 │ │ │ │ - b 0x114cd74 │ │ │ │ + blx 0x290f1c │ │ │ │ + b 0x114d2b0 │ │ │ │ + blx 0xa902b4 │ │ │ │ + b 0x114ceb4 │ │ │ │ @ instruction: 0xf82c0003 │ │ │ │ eorle r0, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf001098c │ │ │ │ @ instruction: 0xf100003f │ │ │ │ - bl 0x25298c │ │ │ │ + bl 0x252acc │ │ │ │ @ instruction: 0xf1ba03c4 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r2, r4, r5, lr}^ │ │ │ │ @ instruction: 0xf1c0d9c7 │ │ │ │ sbcmi r0, r4, r0, lsr #20 │ │ │ │ - blx 0x2aa400 │ │ │ │ - b 0x124e9c0 │ │ │ │ + blx 0x2aa540 │ │ │ │ + b 0x124eb00 │ │ │ │ @ instruction: 0xf1a0040a │ │ │ │ submi r0, r0, #32, 20 @ 0x20000 │ │ │ │ eorseq pc, pc, r0 │ │ │ │ - blx 0x3cea40 │ │ │ │ + blx 0x3ceb80 │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x43234083 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x1701bc │ │ │ │ + bl 0x1702fc │ │ │ │ ldrtmi r0, [r9], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ andle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0xf04f9b03 │ │ │ │ - ldrmi r0, [pc], #-2049 @ 0x1101cc │ │ │ │ - blmi 0x38a048 │ │ │ │ - blls 0x12ea23c │ │ │ │ + ldrmi r0, [pc], #-2049 @ 0x11030c │ │ │ │ + blmi 0x38a188 │ │ │ │ + blls 0x12ea37c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ @@ -262017,82 +262099,82 @@ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0x46164c50 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc538 │ │ │ │ + bcs 0x1bc678 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x11011b │ │ │ │ - streq pc, [pc, #-37] @ 0x110207 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11025b │ │ │ │ + streq pc, [pc, #-37] @ 0x110347 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r8, r4, pc, fp @ │ │ │ │ - b 0x14d9e50 │ │ │ │ + b 0x14d9f90 │ │ │ │ @ instruction: 0xf1942ad3 │ │ │ │ strbmi lr, [r1], -sl, ror #18 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x174c8fa │ │ │ │ + blx 0x174ca3a │ │ │ │ tstpeq r3, sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f023b │ │ │ │ @ instruction: 0xf5060802 │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ - blx 0x362682 │ │ │ │ + blx 0x3627c2 │ │ │ │ ldrcc pc, [r0], -r1, lsl #2 │ │ │ │ ldrmi r2, [ip], -r0, lsl #4 │ │ │ │ - bl 0x1503a8 │ │ │ │ - blx 0x2d1eac │ │ │ │ + bl 0x1504e8 │ │ │ │ + blx 0x2d1fec │ │ │ │ addeq pc, r8, r8, lsl #28 │ │ │ │ @ instruction: 0x0c02eb0b │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ ands r8, r4, r4 │ │ │ │ @ instruction: 0xf103fa28 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x19ef24 │ │ │ │ - b 0x118e2c8 │ │ │ │ - blx 0x9906cc │ │ │ │ + blx 0x19f064 │ │ │ │ + b 0x118e408 │ │ │ │ + blx 0x99080c │ │ │ │ tstpmi r9, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r3, [r0, #-4]! │ │ │ │ eorcc pc, r1, r6, asr r8 @ │ │ │ │ - blcc 0x24e3f0 │ │ │ │ + blcc 0x24e530 │ │ │ │ stmibeq r2, {r1, r5, ip, lr, pc} │ │ │ │ teqpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ - beq 0x24c6d8 │ │ │ │ + beq 0x24c818 │ │ │ │ biceq lr, r2, r5, lsl #22 │ │ │ │ svceq 0x0040f1ba │ │ │ │ eorshi pc, r2, r5, asr r8 @ │ │ │ │ ldmible sp, {r1, r3, r6, fp, sp, lr}^ │ │ │ │ - beq 0x94c9ec │ │ │ │ + beq 0x94cb2c │ │ │ │ @ instruction: 0xf803fa28 │ │ │ │ - blx 0x1aa50c │ │ │ │ - b 0x134eb14 │ │ │ │ + blx 0x1aa64c │ │ │ │ + b 0x134ec54 │ │ │ │ @ instruction: 0xf1a3080a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3ceb84 │ │ │ │ + blx 0x3cecc4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1160568 │ │ │ │ + b 0x11606a8 │ │ │ │ ldrb r0, [r3, r8, lsl #2] │ │ │ │ ldrdhi pc, [r4], -sp │ │ │ │ andeq lr, r4, #9216 @ 0x2400 │ │ │ │ ldrtmi r9, [r9], -r2, lsl #22 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ vmlaeq.f64 d14, d3, d0 │ │ │ │ - blls 0x204330 │ │ │ │ + blls 0x204470 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7b0441f │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -262102,120 +262184,120 @@ │ │ │ │ ldc2l 1, cr15, [r6], #-660 @ 0xfffffd6c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ vmov.i32 d20, #-1241513984 @ 0xb6000000 │ │ │ │ - bcs 0x198b6c │ │ │ │ + bcs 0x198cac │ │ │ │ svclt 0x0008b0c9 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svclt 0x00144c50 │ │ │ │ stmdaeq r1, {r1, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-269] @ 0x110273 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x1103b3 │ │ │ │ svcvs 0x0080f413 │ │ │ │ - streq pc, [pc, #-37] @ 0x110363 │ │ │ │ + streq pc, [pc, #-37] @ 0x1104a3 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strcs fp, [r4], #-3860 @ 0xfffff0ec │ │ │ │ strmi r2, [pc], -r1, lsl #8 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strmi r2, [r1], r0, lsl #2 │ │ │ │ @ instruction: 0xf1944628 │ │ │ │ @ instruction: 0x4639e8be │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - bleq 0x174acf4 │ │ │ │ - blx 0xfec4ca50 │ │ │ │ + bleq 0x174ae34 │ │ │ │ + blx 0xfec4cb90 │ │ │ │ cdppl 5, 4, cr15, cr8, cr6, {0} │ │ │ │ strcs r0, [r0], #-545 @ 0xfffffddf │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ strbeq lr, [r8], -pc, asr #20 │ │ │ │ movwcs r4, #17959 @ 0x4627 │ │ │ │ mcrreq 10, 4, lr, r8, cr15 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ - bl 0x35065c │ │ │ │ + bl 0x35079c │ │ │ │ ldrtmi r0, [r2], r7, lsl #16 │ │ │ │ strcc lr, [r1, -sp, asr #19] │ │ │ │ - blx 0xb08490 │ │ │ │ + blx 0xb085d0 │ │ │ │ @ instruction: 0xf1c2f302 │ │ │ │ - bcc 0x912070 │ │ │ │ + bcc 0x9121b0 │ │ │ │ @ instruction: 0xf707fa06 │ │ │ │ - blx 0xaa10e4 │ │ │ │ + blx 0xaa1224 │ │ │ │ tstpmi r3, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrbmi r3, [r0, #-4] │ │ │ │ subseq lr, r3, #323584 @ 0x4f000 │ │ │ │ movtne lr, #14927 @ 0x3a4f │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r2], lr, lsl #22 │ │ │ │ eorscs pc, r2, lr, asr r8 @ │ │ │ │ @ instruction: 0xf1c36877 │ │ │ │ - blx 0x991ca0 │ │ │ │ + blx 0x991de0 │ │ │ │ @ instruction: 0xf1a3f203 │ │ │ │ - blx 0x2d10a8 │ │ │ │ - b 0x11cdc44 │ │ │ │ - blx 0xad0c48 │ │ │ │ - b 0x11cd040 │ │ │ │ + blx 0x2d11e8 │ │ │ │ + b 0x11cdd84 │ │ │ │ + blx 0xad0d88 │ │ │ │ + b 0x11cd180 │ │ │ │ @ instruction: 0xf8280203 │ │ │ │ eorle r2, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf0000986 │ │ │ │ @ instruction: 0xf102023f │ │ │ │ - bl 0x253058 │ │ │ │ + bl 0x253198 │ │ │ │ @ instruction: 0xf1bb03c6 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs lr, {r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1c2d9c7 │ │ │ │ sbcsmi r0, r7, r0, lsr #22 │ │ │ │ - blx 0x2aa6cc │ │ │ │ - b 0x130f090 │ │ │ │ + blx 0x2aa80c │ │ │ │ + b 0x130f1d0 │ │ │ │ @ instruction: 0xf1a2070b │ │ │ │ subsmi r0, r2, #32, 22 @ 0x8000 │ │ │ │ eorseq pc, pc, #2 │ │ │ │ - blx 0x40ed0e │ │ │ │ + blx 0x40ee4e │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ teqmi fp, #147 @ 0x93 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bl 0x11e088 │ │ │ │ - bls 0x1d1cb8 │ │ │ │ - blcc 0x1614c8 │ │ │ │ + bl 0x11e1c8 │ │ │ │ + bls 0x1d1df8 │ │ │ │ + blcc 0x161608 │ │ │ │ @ instruction: 0xd1a34414 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r9, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1ccb4a │ │ │ │ + blx 0xff1ccc8a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 11, cr15, cr8, cr12, {6} │ │ │ │ ldrmi r4, [r6], -ip, asr #24 │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ - bcs 0x1bc7f8 │ │ │ │ + bcs 0x1bc938 │ │ │ │ strbls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #10, 30 @ 0x28 │ │ │ │ strcc r3, [r1], #-513 @ 0xfffffdff │ │ │ │ - ldreq pc, [pc, #-269] @ 0x1103db │ │ │ │ - streq pc, [pc, #-37] @ 0x1104c7 │ │ │ │ + ldreq pc, [pc, #-269] @ 0x11051b │ │ │ │ + streq pc, [pc, #-37] @ 0x110607 │ │ │ │ sbcseq fp, r4, r4, lsl pc │ │ │ │ strmi r0, [r8], r4, ror #1 │ │ │ │ svcvs 0x0080f413 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r3, lsl #13 │ │ │ │ smladcs r4, r4, pc, fp @ │ │ │ │ - b 0x14da110 │ │ │ │ + b 0x14da250 │ │ │ │ @ instruction: 0xf1942ad3 │ │ │ │ strbmi lr, [r1], -sl, lsl #16 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ strtmi r7, [r8], -r0, lsl #7 │ │ │ │ ldmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9f8f1a5 │ │ │ │ tstpeq r1, sl @ p-variant is OBSOLETE │ │ │ │ @@ -262223,227 +262305,227 @@ │ │ │ │ stmib sp, {r3, r6, r9, sl, ip, lr}^ │ │ │ │ ldrcc r4, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf101fb09 │ │ │ │ andcs r2, r4, #0, 14 │ │ │ │ addeq r4, r9, ip, lsl r6 │ │ │ │ stmdaeq r9, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0e88ea4f │ │ │ │ - bl 0x3d076c │ │ │ │ + bl 0x3d08ac │ │ │ │ strtmi r0, [r1], r7, lsl #24 │ │ │ │ ands r9, r3, r1, lsl #4 │ │ │ │ vpmax.s8 d15, d3, d17 │ │ │ │ smlawteq r0, r3, r1, pc @ │ │ │ │ - blx 0x21f1e0 │ │ │ │ + blx 0x21f320 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ @ instruction: 0xf002431a │ │ │ │ andcc r0, r4, pc, lsl #4 │ │ │ │ @ instruction: 0xf8564570 │ │ │ │ @ instruction: 0xf84c3022 │ │ │ │ eorle r3, r0, r4, lsl #22 │ │ │ │ @ instruction: 0xf0000981 │ │ │ │ @ instruction: 0xf103033f │ │ │ │ - bl 0x252d98 │ │ │ │ + bl 0x252ed8 │ │ │ │ @ instruction: 0xf1ba02c1 │ │ │ │ @ instruction: 0xf8550f40 │ │ │ │ ldmdavs r4, {r0, r4, r5, ip}^ │ │ │ │ @ instruction: 0xf1c3d9de │ │ │ │ sbcsmi r0, r9, r0, lsr #20 │ │ │ │ - blx 0x22a7e8 │ │ │ │ - b 0x118edcc │ │ │ │ + blx 0x22a928 │ │ │ │ + b 0x118ef0c │ │ │ │ @ instruction: 0xf1a3010a │ │ │ │ subsmi r0, fp, #32, 20 @ 0x20000 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3cee44 │ │ │ │ + blx 0x3cef84 │ │ │ │ tsteq sl, r1, asr #20 │ │ │ │ movwmi r4, #41114 @ 0xa09a │ │ │ │ - bls 0x18a514 │ │ │ │ - blls 0x1a1ef4 │ │ │ │ + bls 0x18a654 │ │ │ │ + blls 0x1a2034 │ │ │ │ strbmi r4, [r1], -pc, asr #8 │ │ │ │ - bl 0x11edd0 │ │ │ │ + bl 0x11ef10 │ │ │ │ andle r0, r2, r3, lsl #28 │ │ │ │ ldrmi r9, [r8], #2819 @ 0xb03 │ │ │ │ - blmi 0x38a4b8 │ │ │ │ - blls 0x12ea644 │ │ │ │ + blmi 0x38a5f8 │ │ │ │ + blls 0x12ea784 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, r9, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1a58ff0 │ │ │ │ svclt 0x0000fb1f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67808 │ │ │ │ + bl 0xfec67948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {240} @ 0xf0 │ │ │ │ stmdavs r1, {r1, r7, ip, sp, pc} │ │ │ │ tstls r1, r8, lsl #12 │ │ │ │ mrrc2 1, 9, pc, r4, cr4 @ │ │ │ │ stmdaeq r2, {r0, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf72e6da0 │ │ │ │ - @ instruction: 0x6da0fb09 │ │ │ │ + @ instruction: 0x6da0fa69 │ │ │ │ vhsub.s8 d18, d9, d1 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf116012f │ │ │ │ @ instruction: 0x6da3fac1 │ │ │ │ andlt r6, r2, r8, lsl r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ svclt 0x009d2896 │ │ │ │ - cmppvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movvc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - cmppvs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movvc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ and r2, r2, r0, lsl #4 │ │ │ │ - bcs 0xfe6dce7c │ │ │ │ + bcs 0xfe6dcfbc │ │ │ │ ldmdavs r9, {r3, ip, lr, pc} │ │ │ │ addmi r3, r1, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x4610d1f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrmi r2, [r0], -pc, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec678b4 │ │ │ │ + bl 0xfec679f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r3, r3, r0, lsl #4 │ │ │ │ - msrvc R8_fiq, r4 │ │ │ │ + cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldclvs 8, cr6, [r0, #-364] @ 0xfffffe94 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrsbtcs pc, [ip], r3 @ │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1349300 │ │ │ │ ldrdlt pc, [r3], -r9 │ │ │ │ - bl 0x24e860 │ │ │ │ - ldmdblt r4!, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x16a800 │ │ │ │ + bl 0x24e9a0 │ │ │ │ + ldmlt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x16a940 │ │ │ │ push {r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfec67900 │ │ │ │ + bl 0xfec67a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q4 │ │ │ │ vabal.s8 q11, d0, d0 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe5d8a10 │ │ │ │ + blvs 0xfe5d8b50 │ │ │ │ svclt 0x0024429e │ │ │ │ - sbcvs pc, r4, r8, asr #12 │ │ │ │ + andeq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ stmdbvs r9, {r1, r6, r9, ip, lr, pc} │ │ │ │ strcc pc, [r0, -r5, lsl #10] │ │ │ │ vaddhn.i16 d18, q0, │ │ │ │ addmi r0, ip, #16777216 @ 0x1000000 │ │ │ │ - bl 0xfe9eb488 │ │ │ │ + bl 0xfe9eb5c8 │ │ │ │ svclt 0x00280306 │ │ │ │ ldclvs 6, cr4, [r8, #-48]! @ 0xffffffd0 │ │ │ │ adcmi r4, r3, #144, 12 @ 0x9000000 │ │ │ │ @ instruction: 0xf645d827 │ │ │ │ - vorr.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ movwls r0, #12594 @ 0x3132 │ │ │ │ - blx 0xff3ccc2a │ │ │ │ + blx 0xff3ccd6a │ │ │ │ strtmi r9, [r1], -r3, lsl #24 │ │ │ │ @ instruction: 0xf1166db8 │ │ │ │ stmiavs r8!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x32be58 │ │ │ │ + bl 0x32bf98 │ │ │ │ ldmdavs sl, {r1, r2, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #797 @ 0x31d │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ stmiblt r8!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ tsteq r5, #3522560 @ 0x35c000 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8eef72f │ │ │ │ + @ instruction: 0xf84ef72f │ │ │ │ andcs r6, r1, #7872 @ 0x1ec0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - @ instruction: 0xf649bab1 │ │ │ │ - vsra.s64 q9, q2, #64 │ │ │ │ + @ instruction: 0xf649ba11 │ │ │ │ + vorr.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf133012f │ │ │ │ ldrb pc, [r8, r3, lsr #23] @ │ │ │ │ - andpl pc, r0, r8, asr #12 │ │ │ │ + subvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e41f0 │ │ │ │ - @ instruction: 0x4623bb97 │ │ │ │ - @ instruction: 0xf7689500 │ │ │ │ - ldrb pc, [sl, r3, lsl #17] @ │ │ │ │ - rscsmi pc, ip, r8, asr #12 │ │ │ │ + @ instruction: 0x4623baf7 │ │ │ │ + @ instruction: 0xf7679500 │ │ │ │ + ldrb pc, [sl, r3, ror #31] @ │ │ │ │ + subvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - bllt 0xfe44e48c │ │ │ │ + blt 0xffc4e5cc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec679dc │ │ │ │ + bl 0xfec67b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ stmdavs r0, {r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r0!, {r1, r9, sl, lr} │ │ │ │ vrhadd.s8 d18, d2, d0 │ │ │ │ vaddhn.i16 d22, q0, q0 │ │ │ │ stmdbvs r3, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0x134c04 │ │ │ │ + bvs 0x134d44 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strcc pc, [r0], #-1284 @ 0xfffffafc │ │ │ │ eorspl pc, r6, r0, lsl #10 │ │ │ │ @ instruction: 0xf01c3030 │ │ │ │ vstmdbvs r4!, {s31-s155} │ │ │ │ - blle 0x3d8020 │ │ │ │ - @ instruction: 0xf6444620 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + blle 0x3d8160 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vsra.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf134012e │ │ │ │ andlt pc, r2, r9, lsr fp @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmlt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x84cdd2 │ │ │ │ - @ instruction: 0xf6444603 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + svclt 0x00f4f72e │ │ │ │ + blx 0x84cf12 │ │ │ │ + vmax.s8 d20, d5, d3 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf134681a │ │ │ │ andlt pc, r2, r9, lsr #22 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmlt r4, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00e4f72e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67a58 │ │ │ │ + bl 0xfec67b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf19d6818 │ │ │ │ andcc pc, r1, fp, lsl pc @ │ │ │ │ - @ instruction: 0xf644d007 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vhadd.s8 d29, d5, d7 │ │ │ │ + vshr.s64 d16, d12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf72e4010 │ │ │ │ - blmi 0x33f560 │ │ │ │ + blmi 0x33f420 │ │ │ │ @ instruction: 0xf1676d5c │ │ │ │ @ instruction: 0x4603faf5 │ │ │ │ - cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ - blx 0x1ccd66 │ │ │ │ + blx 0x1ccea6 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmdalt lr, {r0, r1, r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00bef72e │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r4, r3, lsl #16 │ │ │ │ ldmdavs sp, {r1, r2, r3, r4, r8, fp, sp, lr} │ │ │ │ @@ -262453,187 +262535,187 @@ │ │ │ │ stmdbhi r8, {r0, r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xffcaf129 │ │ │ │ @ instruction: 0xb3a84604 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19c8900 │ │ │ │ @ instruction: 0x4d1bf975 │ │ │ │ - blle 0x7180ec │ │ │ │ - @ instruction: 0xf6446d68 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + blle 0x71822c │ │ │ │ + vadd.f32 q11, , q12 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ andls r0, r3, #-2147483637 @ 0x8000000b │ │ │ │ - blx 0xff5ccdc4 │ │ │ │ + blx 0xff5ccf04 │ │ │ │ vstmdbvs r8!, {s19-s21} │ │ │ │ - @ instruction: 0xf72f4621 │ │ │ │ - stclvs 8, cr15, [fp, #-212]! @ 0xffffff2c │ │ │ │ + @ instruction: 0xf72e4621 │ │ │ │ + stclvs 15, cr15, [fp, #-596]! @ 0xfffffdac │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf72e0100 │ │ │ │ - @ instruction: 0x4620f9fb │ │ │ │ + @ instruction: 0x4620f95b │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1294370 │ │ │ │ @ instruction: 0xf167bf99 │ │ │ │ strmi pc, [r3], -r9, lsr #21 │ │ │ │ - cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blx 0xfeeccdfc │ │ │ │ - @ instruction: 0xf814f72f │ │ │ │ + blx 0xfeeccf3c │ │ │ │ + @ instruction: 0xff74f72e │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ cmnmi r0, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f129 │ │ │ │ - subsvc pc, r8, r4, asr #12 │ │ │ │ + adceq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5ce600 │ │ │ │ + blx 0xdce740 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67b58 │ │ │ │ + bl 0xfec67c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf7ff6800 │ │ │ │ strmi pc, [r5], -sp, asr #28 │ │ │ │ andpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xff78f129 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4601d036 │ │ │ │ ldcmi 6, cr4, [lr, #-160] @ 0xffffff60 │ │ │ │ andpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x4cc9f4 │ │ │ │ + blx 0x4ccb34 │ │ │ │ stclvs 14, cr1, [fp, #-8]! │ │ │ │ @ instruction: 0x4618db18 │ │ │ │ - cmppvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x01a4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1349201 │ │ │ │ - bls 0x18f398 │ │ │ │ + bls 0x18f4d8 │ │ │ │ strtmi r6, [r1], -r8, ror #26 │ │ │ │ - @ instruction: 0xffe2f72e │ │ │ │ + @ instruction: 0xff42f72e │ │ │ │ andcs r6, r1, #6848 @ 0x1ac0 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ - @ instruction: 0xf9a8f72e │ │ │ │ + @ instruction: 0xf908f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0046f129 │ │ │ │ @ instruction: 0xf1679301 │ │ │ │ @ instruction: 0x4602fa55 │ │ │ │ - cmppvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, fp, ip, pc} │ │ │ │ - blx 0x19ccea4 │ │ │ │ - @ instruction: 0xffc0f72e │ │ │ │ + blx 0x19ccfe4 │ │ │ │ + @ instruction: 0xff20f72e │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x0032f129 │ │ │ │ - subsvc pc, r8, r4, asr #12 │ │ │ │ + adceq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20ce6a8 │ │ │ │ + @ instruction: 0xf9def72e │ │ │ │ svclt 0x0000e7de │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67c00 │ │ │ │ + bl 0xfec67d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdavs r8, {r0, r1, r7, ip, sp, pc} │ │ │ │ - bvs 0x7eae80 │ │ │ │ + bvs 0x7eafc0 │ │ │ │ @ instruction: 0xf72f461d │ │ │ │ - msrlt CPSR_f, #1392640 @ 0x154000 │ │ │ │ - @ instruction: 0xf986f72f │ │ │ │ + msrlt CPSR_f, #11862016 @ 0xb50000 │ │ │ │ + @ instruction: 0xf8e6f72f │ │ │ │ @ instruction: 0xf8d0b310 │ │ │ │ @ instruction: 0xb1fb3290 │ │ │ │ ldrdcc pc, [r0], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1e3 │ │ │ │ biclt r3, fp, r8, lsr #8 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - blx 0x12cd088 │ │ │ │ + blx 0x12cd1c8 │ │ │ │ ldmdale r3, {r2, r7, r9, lr} │ │ │ │ - blls 0x156fc8 │ │ │ │ - @ instruction: 0xf6444282 │ │ │ │ - vmla.f d23, d0, d0[5] │ │ │ │ + blls 0x157108 │ │ │ │ + vhsub.s8 d20, d21, d2 │ │ │ │ + vaddw.s8 q8, q8, d28 │ │ │ │ svclt 0x0088012e │ │ │ │ stmdami sl, {r0, r2, r8, r9, fp, ip} │ │ │ │ strtmi r4, [sl], -r3, lsr #8 │ │ │ │ @ instruction: 0xf1346d40 │ │ │ │ andlt pc, r3, pc, lsl sl @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x007af72e │ │ │ │ - sbcvs pc, r4, r8, asr #12 │ │ │ │ + cdplt 7, 13, cr15, cr10, cr14, {1} │ │ │ │ + andeq pc, ip, r9, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72e4030 │ │ │ │ - svclt 0x0000ba3b │ │ │ │ + svclt 0x0000b99b │ │ │ │ addseq r2, r7, r0, lsl #12 │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ stcle 8, cr2, [r6, #-32] @ 0xffffffe0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x03b4f24e │ │ │ │ + mvnsne pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - msrvc (UNDEF: 108), r4 │ │ │ │ + @ instruction: 0x01b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addvc pc, r0, r4, asr #12 │ │ │ │ + sbceq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf16f223f │ │ │ │ svclt 0x0000fe67 │ │ │ │ @ instruction: 0xf702200c │ │ │ │ - svclt 0x0000bef7 │ │ │ │ + svclt 0x0000be57 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67cd0 │ │ │ │ + bl 0xfec67e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {5} │ │ │ │ @ instruction: 0xf649b154 │ │ │ │ vmla.f d22, d0, d0[3] │ │ │ │ strls r2, [r6], #-407 @ 0xfffffe69 │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ smladxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xf7329201 │ │ │ │ - stmdbls r1, {r0, r1, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7329000 │ │ │ │ - bls 0x14f918 │ │ │ │ + bls 0x14f7d8 │ │ │ │ ubfx r1, r3, #15, #11 │ │ │ │ - blcs 0x12ac38 │ │ │ │ + blcs 0x12ad78 │ │ │ │ ldrlt sp, [r0, #-339] @ 0xfffffead │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ strmi r6, [ip], -fp, asr #17 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0242003 │ │ │ │ @ instruction: 0x4603fbdb │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5aadc8 │ │ │ │ + blt 0x5aaf08 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x5ab0d4 │ │ │ │ + blt 0x5ab214 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x5ab2e0 │ │ │ │ - bvs 0x9a90c4 │ │ │ │ + blt 0x5ab420 │ │ │ │ + bvs 0x9a9204 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf38c │ │ │ │ + blt 0x5bf4cc │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5bf3a4 │ │ │ │ + blt 0x5bf4e4 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x5abc10 │ │ │ │ + blt 0x5abd50 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x5ac41c │ │ │ │ + blt 0x5ac55c │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -262645,34 +262727,34 @@ │ │ │ │ @ instruction: 0xf06f4770 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec67de4 │ │ │ │ + bl 0xfec67f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ andeq lr, r3, #84, 20 @ 0x54000 │ │ │ │ @ instruction: 0xf1b4d01a │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ andsle r0, pc, #0, 6 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ mvnslt pc, sp, ror #22 │ │ │ │ - blcs 0x12ec1c │ │ │ │ + blcs 0x12ed5c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffb4ccbe │ │ │ │ - blle 0x45ac30 │ │ │ │ + blx 0xffb4cdfe │ │ │ │ + blle 0x45ad70 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -262685,30 +262767,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ ldmib sp, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r4, [r1], sl, lsl #20 │ │ │ │ @ instruction: 0xf7304688 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #25 @ │ │ │ │ + ldrtmi pc, [r2], -pc, asr #24 @ │ │ │ │ bicslt r4, r0, fp, lsr r6 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ cdpne 15, 0, cr15, cr3, cr7, {5} │ │ │ │ @ instruction: 0xf649db26 │ │ │ │ vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf8cd2097 │ │ │ │ strtmi sl, [sl], -r4, lsr #32 │ │ │ │ - @ instruction: 0xf6449408 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vshl.s8 d25, d8, d5 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf8c0012e │ │ │ │ @ instruction: 0xf6408000 │ │ │ │ - vmla.i d18, d16, d1[1] │ │ │ │ + vaddl.s8 q10, d0, d5 │ │ │ │ pop {r0, r4} │ │ │ │ @ instruction: 0xf73047f0 │ │ │ │ - @ instruction: 0x4628bd3f │ │ │ │ + @ instruction: 0x4628bc9f │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r4], {81} @ 0x51 │ │ │ │ strbmi r9, [r8], -r8, lsl #2 │ │ │ │ @ instruction: 0xf04f4641 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f47f0 │ │ │ │ @@ -262716,156 +262798,156 @@ │ │ │ │ @ instruction: 0x46484259 │ │ │ │ @ instruction: 0xf04f9108 │ │ │ │ @ instruction: 0x464132ff │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ movwcs r4, #5896 @ 0x1708 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xffdccd90 │ │ │ │ + blx 0xffdcced0 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf014d047 │ │ │ │ eorle r0, r6, r1, lsl #2 │ │ │ │ svclt 0x004805a6 │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00480560 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ streq r4, [r2, #-1576]! @ 0xfffff9d8 │ │ │ │ svclt 0x00484652 │ │ │ │ orreq pc, r0, r1, asr #32 │ │ │ │ - blx 0x18cd3aa │ │ │ │ - ble 0x6d8540 │ │ │ │ + blx 0x18cd4ea │ │ │ │ + ble 0x6d8680 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf167d41f │ │ │ │ @ instruction: 0x4601f895 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ stmdavs r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ strbmi r9, [r1], -r8, lsl #2 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ @ instruction: 0xf0044708 │ │ │ │ ldrb r0, [r5, r2, lsl #2] │ │ │ │ - @ instruction: 0xf9fef732 │ │ │ │ + @ instruction: 0xf95ef732 │ │ │ │ strtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x154ea34 │ │ │ │ + @ instruction: 0xf9b0f732 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ strbne r9, [fp, r8, lsl #2]! │ │ │ │ strbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strtmi r4, [sl], -r8, lsl #14 │ │ │ │ - bicseq pc, r8, lr, asr #4 │ │ │ │ + msrcs R8_usr, lr │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - adcsvc pc, r0, r4, asr #12 │ │ │ │ + rscseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aef053 │ │ │ │ ldrdcs lr, [lr, -r3] │ │ │ │ svclt 0x0000e798 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec67fa4 │ │ │ │ + bl 0xfec680e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - blx 0x54ea80 │ │ │ │ + @ instruction: 0xf970f732 │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x2071fc │ │ │ │ + blcc 0x20733c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfee4eaa8 │ │ │ │ + blt 0x64ebe8 │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf19dd9ee │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf167daea │ │ │ │ @ instruction: 0x4603f83b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicvc pc, r8, r4, asr #12 │ │ │ │ + tstpne r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7304628 │ │ │ │ - @ instruction: 0x4620fc91 │ │ │ │ + @ instruction: 0x4620fbf1 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7324070 │ │ │ │ - @ instruction: 0x2109ba91 │ │ │ │ + strdcs fp, [r9, -r1] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - bicsvc pc, r4, r4, asr #12 │ │ │ │ + tstpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ sbccs pc, fp, #64, 4 │ │ │ │ @ instruction: 0xf9acf138 │ │ │ │ - eorseq lr, r3, r4, ror #1 │ │ │ │ + eorseq lr, r3, ip, lsr #4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ pkhbtmi r4, r0, r9, lsl #12 │ │ │ │ stcls 6, cr4, [sl], {21} │ │ │ │ ldrdgt pc, [ip], -sp @ │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ movweq pc, #380 @ 0x17c @ │ │ │ │ svclt 0x00246813 │ │ │ │ strmi pc, [r0], #-111 @ 0xffffff91 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x1dfaa0 │ │ │ │ + blcs 0x1dfbe0 │ │ │ │ ldm pc, {r0, r2, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r8, {r0, r1, ip, sp, lr, pc}^ │ │ │ │ movwcs r0, #531 @ 0x213 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x7ccf40 │ │ │ │ + blx 0x7cd080 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0254640 │ │ │ │ tstpcs r0, fp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ ldrbne r4, [r3, r2, lsl #12] │ │ │ │ ands r4, pc, r0, asr #12 │ │ │ │ movwvs lr, #10709 @ 0x29d5 │ │ │ │ @ instruction: 0xf04f2003 │ │ │ │ - bne 0xffe932d4 │ │ │ │ + bne 0xffe93414 │ │ │ │ @ instruction: 0xf17c42b4 │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ svclt 0x003c0300 │ │ │ │ strbtmi r4, [r1], r6, lsr #12 │ │ │ │ @ instruction: 0xf0244632 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmiavs fp!, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6ff4419 │ │ │ │ - stmiavs sl!, {r1, r6, r8, fp, sp, lr, pc}^ │ │ │ │ + stmiavs sl!, {r1, r5, r7, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [r0], -fp, asr #12 │ │ │ │ tstcs r0, r2, lsr r4 │ │ │ │ ldrtmi r6, [r2], -sl, ror #1 │ │ │ │ ldrtmi r9, [r9], -sl, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ strmi r6, [fp], -sl, ror #16 │ │ │ │ strls r4, [sl], #-1592 @ 0xfffff9c8 │ │ │ │ - mvnvc pc, r4, asr #12 │ │ │ │ + teqpne r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - movwcs fp, #3077 @ 0xc05 │ │ │ │ + movwcs fp, #2917 @ 0xb65 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ @ instruction: 0xf9d4f024 │ │ │ │ stmdblt r8!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf166e00e │ │ │ │ stmdavs r1, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r0, r4, lsl #18 │ │ │ │ strtmi r6, [r2], -r8, ror #16 │ │ │ │ @@ -262876,54 +262958,54 @@ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ @ instruction: 0xf04fe7cc │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x464033ff │ │ │ │ andcs lr, r0, r6, asr #15 │ │ │ │ - bicsvc pc, r4, r4, asr #12 │ │ │ │ + tstpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf914f138 │ │ │ │ - ldrshteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r0, asr #4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6819c │ │ │ │ + bl 0xfec682dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xf912f732 │ │ │ │ + @ instruction: 0xf872f732 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x004cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8cd4630 │ │ │ │ andlt ip, r3, r0, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00004708 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec681f0 │ │ │ │ + bl 0xfec68330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r9], -lr, lsl #12 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd9d08 │ │ │ │ @ instruction: 0xf1b5c024 │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ ldmdavs r3, {r8, r9} │ │ │ │ @ instruction: 0xf06fbf24 │ │ │ │ @ instruction: 0xf04f4500 │ │ │ │ - blcc 0x15401c │ │ │ │ + blcc 0x15415c │ │ │ │ stmdale sp, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andseq r1, r2, #720 @ 0x2d0 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0244618 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629d03b │ │ │ │ @@ -262935,20 +263017,20 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [r8, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ strmi r6, [fp], -r2, ror #16 │ │ │ │ strls r4, [r8, #-1584] @ 0xfffff9d0 │ │ │ │ - mvnsvc pc, r4, asr #12 │ │ │ │ + cmppne r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorgt pc, r4, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - movwcs fp, #7007 @ 0x1b5f │ │ │ │ + movwcs fp, #6847 @ 0x1abf │ │ │ │ ldrmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf92ef024 │ │ │ │ orrlt r4, r0, r1, lsl #12 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ stc2 1, cr15, [r2, #-636]! @ 0xfffffd84 │ │ │ │ strmi r1, [r4], -r3, asr #24 │ │ │ │ strbvc lr, [r0, #2639]! @ 0xa4f │ │ │ │ @@ -262956,29 +263038,29 @@ │ │ │ │ @ instruction: 0xf166d102 │ │ │ │ stmdavs r1, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrdcs lr, [lr, -r1] │ │ │ │ @ instruction: 0xf04fe7cb │ │ │ │ strdcs r3, [r5, -pc] │ │ │ │ bfi r4, r3, (invalid: 12:10) │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ - blmi 0x1d1580 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x1d16c0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1383213 │ │ │ │ svclt 0x0000f873 │ │ │ │ - eorseq lr, r3, r0, lsl r1 │ │ │ │ + eorseq lr, r3, r8, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec682e0 │ │ │ │ + bl 0xfec68420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ tstls r1, pc, lsl r6 │ │ │ │ strmi lr, [r8, #-2525] @ 0xfffff623 │ │ │ │ - @ instruction: 0xf870f732 │ │ │ │ + @ instruction: 0xffd0f731 │ │ │ │ cmplt r8, r1, lsl #18 │ │ │ │ ldrtmi r4, [fp], -r2, lsl #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ andlt r4, r3, r8, lsl #10 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x006cf7ff │ │ │ │ stceq 0, cr15, [r9], {79} @ 0x4f │ │ │ │ @@ -262992,17 +263074,17 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r4, lsl #1 │ │ │ │ @ instruction: 0x460d4610 │ │ │ │ strvc lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ ldrsbthi pc, [r0], -sp @ │ │ │ │ - @ instruction: 0xf844f732 │ │ │ │ + @ instruction: 0xffa4f731 │ │ │ │ cmplt r0, r9, lsl #2 │ │ │ │ - blcc 0x16b164 │ │ │ │ + blcc 0x16b2a4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ andeq r1, lr, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf04f211d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46294630 │ │ │ │ @@ -263010,21 +263092,21 @@ │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d02f │ │ │ │ eorsle r0, lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstcs r6, lr, lsr #32 │ │ │ │ stmdavs r2, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ stmib sp, {r4, r5, pc}^ │ │ │ │ andlt r7, r4, sl, lsl #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xff2cee70 │ │ │ │ + blt 0xacefb0 │ │ │ │ ldrtmi r6, [sl], -r0, asr #16 │ │ │ │ @ instruction: 0xf8cd4623 │ │ │ │ @ instruction: 0xf19f8000 │ │ │ │ @ instruction: 0xf1b1f807 │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ strmi r4, [r2], -fp, lsl #12 │ │ │ │ @@ -263032,39 +263114,39 @@ │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1662302 │ │ │ │ ldmib sp, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdavs r1, {r1, r8, r9, sp} │ │ │ │ stmiavs r3, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - blle 0xff49c1f0 │ │ │ │ + blle 0xff49c330 │ │ │ │ smlabbcs r0, r3, r8, r6 │ │ │ │ adcsmi r4, fp, #60817408 @ 0x3a00000 │ │ │ │ movweq lr, #19313 @ 0x4b71 │ │ │ │ sbcvs fp, r7, r4, lsr #31 │ │ │ │ - ble 0xfee22a90 │ │ │ │ + ble 0xfee22bd0 │ │ │ │ stmvs r3, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x461f19db │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - bicsvc pc, r4, r4, asr #12 │ │ │ │ + tstpne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorscc pc, sl, #64, 4 │ │ │ │ @ instruction: 0xffc8f137 │ │ │ │ - eorseq lr, r3, r8, lsr #2 │ │ │ │ + eorseq lr, r3, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68434 │ │ │ │ + bl 0xfec68574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf731460c │ │ │ │ - smlabtcs r9, r9, pc, pc @ │ │ │ │ + tstpcs r9, r9, lsr #30 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1dfe54 │ │ │ │ + blcs 0x1dff94 │ │ │ │ ldm pc, {r1, r2, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263076,59 +263158,59 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r5, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - msreq R8_usr, r5 │ │ │ │ + msrne (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x12cef70 │ │ │ │ + stmiblt r6!, {r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf19f6840 │ │ │ │ smlatbcs r0, r1, lr, pc @ │ │ │ │ strbne r4, [r3, r2, lsl #12] │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ ldc2l 1, cr15, [r2, #408] @ 0x198 │ │ │ │ andcs r9, r0, #2048 @ 0x800 │ │ │ │ ldrb r6, [r7, r1, lsl #16] │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ - blmi 0x1d1794 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x1d18d4 │ │ │ │ subsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1379000 │ │ │ │ svclt 0x0000ff69 │ │ │ │ - eorseq lr, r3, ip, lsr r1 │ │ │ │ + eorseq lr, r3, r4, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec684f4 │ │ │ │ + bl 0xfec68634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ strmi r4, [pc], -r2, asr #22 │ │ │ │ stcls 6, cr4, [r6], #-88 @ 0xffffffa8 │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff62f731 │ │ │ │ + mcr2 7, 6, pc, cr2, cr1, {1} @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ - blcs 0x1ab328 │ │ │ │ - blcs 0x2053f8 │ │ │ │ - blcs 0x1853b4 │ │ │ │ + blcs 0x1ab468 │ │ │ │ + blcs 0x205538 │ │ │ │ + blcs 0x1854f4 │ │ │ │ stmdavs r4, {r2, r5, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf193a802 │ │ │ │ stmdbge r2, {r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf19d4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r9, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ - blmi 0xd2320c │ │ │ │ - blls 0x8eb3b8 │ │ │ │ + blmi 0xd2334c │ │ │ │ + blls 0x8eb4f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r6, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -263141,53 +263223,53 @@ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r0, r2, r4, r5, r8, ip, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r3, lsr #12 │ │ │ │ - msreq R12_fiq, r5 │ │ │ │ + cmnpne r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - @ instruction: 0xf166b9c5 │ │ │ │ + @ instruction: 0xf166b925 │ │ │ │ @ instruction: 0x4601fd5b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r5, r9, sl, lr} │ │ │ │ ldrmi r9, [r0, r0, lsl #2]! │ │ │ │ - blmi 0x54b2c8 │ │ │ │ - blls 0x8eb438 │ │ │ │ + blmi 0x54b408 │ │ │ │ + blls 0x8eb578 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ @ instruction: 0xf04f2109 │ │ │ │ strdls r3, [r6, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ - blmi 0x2518b4 │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x2519f4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf137326e │ │ │ │ @ instruction: 0xf1a4fed9 │ │ │ │ svclt 0x0000fc17 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r0, asr r1 │ │ │ │ + mlaseq r3, r8, r2, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6861c │ │ │ │ + bl 0xfec6875c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #30 │ │ │ │ adclt r4, r1, sl, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7310300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r4, r6, ip, lr, pc} │ │ │ │ eorsle r2, r9, r2, lsl #22 │ │ │ │ andsle r2, r9, r4, lsl #22 │ │ │ │ cmple r5, r1, lsl #22 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ stmda r6!, {r0, r1, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -263197,79 +263279,79 @@ │ │ │ │ stc2 1, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, ip, r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r5, lsr #18 │ │ │ │ - blx 0x11cf482 │ │ │ │ + blx 0x11cf5c2 │ │ │ │ svclt 0x00181e02 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldrmi r4, [r3], -r1, asr #4 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ - blmi 0x8a3338 │ │ │ │ - blls 0x8eb504 │ │ │ │ + blmi 0x8a3478 │ │ │ │ + blls 0x8eb644 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdavs r2, {r1, r2, r4, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x4628463b │ │ │ │ - msreq R12_fiq, r5 │ │ │ │ + cmnpne r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73040f0 │ │ │ │ - stmdbge r2, {r0, r1, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ + stmdbge r2, {r0, r1, r2, r3, r7, fp, ip, sp, pc} │ │ │ │ smlabtcs r9, sp, r7, lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r0, r8, lsr #15] │ │ │ │ - blx 0xfe94db8a │ │ │ │ - @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ - blmi 0x2519bc │ │ │ │ + blx 0xfe94dcca │ │ │ │ + vhadd.s8 d18, d5, d0 │ │ │ │ + vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ + blmi 0x251afc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1373287 │ │ │ │ svclt 0x0000fe55 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, ror #2 │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r0, lsr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ - blmi 0x123d7b4 │ │ │ │ + blmi 0x123d8f4 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf8dd5628 │ │ │ │ - @ instruction: 0xf73090a8 │ │ │ │ - bicslt pc, r0, fp, lsl #17 │ │ │ │ + @ instruction: 0xf72f90a8 │ │ │ │ + bicslt pc, r0, fp, ror #31 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - bmi 0xfd0264 │ │ │ │ - blle 0xf58d68 │ │ │ │ - bls 0x8eb5a4 │ │ │ │ + bmi 0xfd03a4 │ │ │ │ + blle 0xf58ea8 │ │ │ │ + bls 0x8eb6e4 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ cmnle r9, r0, lsl #4 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - teqpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adcls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf73043f0 │ │ │ │ - @ instruction: 0x4601b8dd │ │ │ │ + @ instruction: 0x4601b83d │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ svc 0x00ccf192 │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlane.f64 d15, d2, d19 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf04fdc2a │ │ │ │ @@ -263281,15 +263363,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r1, r0, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - bls 0x8eb618 │ │ │ │ + bls 0x8eb758 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xd12f0200 │ │ │ │ @ instruction: 0xf04f4259 │ │ │ │ strdls r3, [r8, -pc]! │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @@ -263301,42 +263383,42 @@ │ │ │ │ strmi pc, [r4], -r7, lsr #17 │ │ │ │ @ instruction: 0xf166b140 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r0, asr #12 │ │ │ │ @ instruction: 0xe7c747b8 │ │ │ │ strbmi sl, [r8], -r2, lsl #18 │ │ │ │ - blx 0x1dcf620 │ │ │ │ + blx 0x1dcf760 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ ldr r2, [r0, lr, lsl #2]! │ │ │ │ - blx 0x4dcd0 │ │ │ │ + blx 0x4de10 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r4], -r2, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0x5608e9dd │ │ │ │ - @ instruction: 0xfffef72f │ │ │ │ + @ instruction: 0xff5ef72f │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0x4620b178 │ │ │ │ - blx 0xfeecf66c │ │ │ │ - blle 0x818e80 │ │ │ │ + blx 0xfeecf7ac │ │ │ │ + blle 0x818fc0 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmppeq r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf73041f0 │ │ │ │ - @ instruction: 0x4620b859 │ │ │ │ - blx 0xfeacf68c │ │ │ │ + @ instruction: 0xf72f41f0 │ │ │ │ + @ instruction: 0x4620bfb9 │ │ │ │ + blx 0xfeacf7cc │ │ │ │ svclt 0x00d81e02 │ │ │ │ ldcle 2, cr4, [r0], {81} @ 0x51 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbmi r9, [r0], -r8, lsl #2 │ │ │ │ andlt r4, r2, r9, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -263346,47 +263428,47 @@ │ │ │ │ movwcs lr, #6130 @ 0x17f2 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 0, 1, cr15, cr0, cr3, {1} │ │ │ │ @ instruction: 0xf179b160 │ │ │ │ strmi pc, [r1], -pc, lsr #17 │ │ │ │ strbne r4, [r4, r2, lsl #12] │ │ │ │ andls fp, r1, r0, lsr #2 │ │ │ │ - blx 0xff3cdc72 │ │ │ │ + blx 0xff3cddb2 │ │ │ │ stmdavs r1, {r0, r9, fp, ip, pc} │ │ │ │ ldrb r4, [pc, r3, lsr #12] │ │ │ │ ldrb r2, [r9, lr, lsl #2] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ tstcs r0, #3620864 @ 0x374000 │ │ │ │ strmi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ ldrsbtls pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xffa8f72f │ │ │ │ + @ instruction: 0xff08f72f │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ ldrtmi fp, [r0], -r8, ror #3 │ │ │ │ - blx 0x194f718 │ │ │ │ - blle 0xb58f24 │ │ │ │ + blx 0x194f858 │ │ │ │ + blle 0xb59064 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ tstls r0, r8, asr #12 │ │ │ │ - blx 0x174f728 │ │ │ │ + blx 0x174f868 │ │ │ │ stceq 1, cr15, [r0], {176} @ 0xb0 │ │ │ │ - blls 0x148460 │ │ │ │ + blls 0x1485a0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f4ff0 │ │ │ │ - shsub8mi fp, r0, r5 │ │ │ │ - blx 0x11cf754 │ │ │ │ + shsaxmi fp, r0, r5 │ │ │ │ + blx 0x11cf894 │ │ │ │ ldcle 14, cr1, [r1], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [ip, -pc] │ │ │ │ ldrtmi r4, [r9], -r0, asr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x47084ff0 │ │ │ │ @@ -263394,16 +263476,16 @@ │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ udf #9023 @ 0x233f │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ strmi pc, [r4], -sp, lsr #27 │ │ │ │ ldrbmi fp, [r2], -r0, lsr #6 │ │ │ │ @ instruction: 0x4648465b │ │ │ │ - blx 0x9cf794 │ │ │ │ - ldclle 14, cr1, [pc, #8] @ 0x1117a4 │ │ │ │ + blx 0x9cf8d4 │ │ │ │ + ldclle 14, cr1, [pc, #8] @ 0x1118e4 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0x4601fd9f │ │ │ │ strtmi fp, [r0], -r0, asr #3 │ │ │ │ @ instruction: 0xf856f179 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, r9, sl, ip} │ │ │ │ @@ -263421,25 +263503,25 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ - @ instruction: 0xff2ef72f │ │ │ │ + cdp2 7, 8, cr15, cr14, cr15, {1} │ │ │ │ ldrtmi fp, [fp], -r8, lsl #3 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xf9e6f7ff │ │ │ │ - blle 0x8d9020 │ │ │ │ + blle 0x8d9160 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ - msreq (UNDEF: 100), r5 │ │ │ │ + @ instruction: 0x11acf245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f43f0 │ │ │ │ - ldrtmi fp, [r2], -r9, lsl #31 │ │ │ │ + ldrtmi fp, [r2], -r9, ror #29 │ │ │ │ ldrtmi r4, [fp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x1e02f9d3 │ │ │ │ subsmi fp, r1, #216, 30 @ 0x360 │ │ │ │ tstls sl, r6, lsl ip │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -263459,31 +263541,31 @@ │ │ │ │ strbne r4, [r3, r5, lsl #12] │ │ │ │ andle r1, r7, r2, asr #24 │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ strls r4, [sl], #-1601 @ 0xfffff9bf │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @ instruction: 0xf1669301 │ │ │ │ - blls 0x190440 │ │ │ │ + blls 0x190580 │ │ │ │ ldrb r6, [r1, r4, lsl #16]! │ │ │ │ strb r2, [ip, lr, lsl #2] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68aac │ │ │ │ + bl 0xfec68bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ movwls r4, #13844 @ 0x3614 │ │ │ │ - cdp2 7, 13, cr15, cr0, cr15, {1} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr15, {1} │ │ │ │ cmplt r0, r3, lsl #22 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cmnpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11b8f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf72f4070 │ │ │ │ - tstcs r6, r1, lsr pc │ │ │ │ + @ instruction: 0x2116be91 │ │ │ │ @ instruction: 0xf04fb183 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -263493,15 +263575,15 @@ │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ strmi pc, [r4], -sp, ror #25 │ │ │ │ @ instruction: 0xf123b1c0 │ │ │ │ movwcs pc, #2817 @ 0xb01 @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xff12f164 │ │ │ │ - blt 0x5c0124 │ │ │ │ + blt 0x5c0264 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -263509,122 +263591,122 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r1, lsl #2 │ │ │ │ ldrmi r9, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf77c4698 │ │ │ │ - @ instruction: 0x4606f8b9 │ │ │ │ + @ instruction: 0x4606f819 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ @ instruction: 0xf77c3030 │ │ │ │ - orrslt pc, r8, pc, lsr #18 │ │ │ │ + orrslt pc, r8, pc, lsl #17 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ @ instruction: 0xb1b8fcb3 │ │ │ │ stmdavs r3, {r1, fp, sp, lr}^ │ │ │ │ - bl 0xfedbfe04 │ │ │ │ - bl 0x19d21b0 │ │ │ │ + bl 0xfedbff44 │ │ │ │ + bl 0x19d22f0 │ │ │ │ strtmi r0, [r8], -r8, lsl #6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldmlt sl, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [lr], {35} @ 0x23 │ │ │ │ stmdavs r2, {r4, r8, ip, sp, pc} │ │ │ │ strb r4, [r9, r3, lsr #12]! │ │ │ │ strmi r4, [r3], -r2, lsl #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf77c47f0 │ │ │ │ - svclt 0x0000b8c7 │ │ │ │ + svclt 0x0000b827 │ │ │ │ ldmib r3, {r1, r8, r9, sp, pc}^ │ │ │ │ @ instruction: 0xf77c2300 │ │ │ │ - svclt 0x0000b8c1 │ │ │ │ + svclt 0x0000b821 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b119 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - ldmlt r2!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf8d0b131 │ │ │ │ @ instruction: 0xf8c44290 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - stmialt r8!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r8, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x460abc10 │ │ │ │ @ instruction: 0xf77c460b │ │ │ │ - svclt 0x0000b8a3 │ │ │ │ + svclt 0x0000b803 │ │ │ │ stmdbls r1, {r4, sl, ip, sp, pc} │ │ │ │ @ instruction: 0xf1b1b149 │ │ │ │ @ instruction: 0xf8d00219 │ │ │ │ svclt 0x00184290 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c44613 │ │ │ │ ldclt 0, cr1, [r0], {176} @ 0xb0 │ │ │ │ - ldmlt r2, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00f2f77b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68c30 │ │ │ │ + bl 0xfec68d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ cmplt r4, r5, lsl #12 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8c14628 │ │ │ │ pop {r4, r5, r7, lr} │ │ │ │ - @ instruction: 0xf77c4070 │ │ │ │ - @ instruction: 0xf77cb87f │ │ │ │ - movwcs pc, #6337 @ 0x18c1 @ │ │ │ │ + @ instruction: 0xf77b4070 │ │ │ │ + @ instruction: 0xf77cbfdf │ │ │ │ + movwcs pc, #6177 @ 0x1821 @ │ │ │ │ ldrmi r1, [sl], -r1, asr #28 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ teqplt r0, r3, asr #24 @ p-variant is OBSOLETE │ │ │ │ strtmi r7, [r3], -r2, lsl #16 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf77c4070 │ │ │ │ - @ instruction: 0xf04fb86f │ │ │ │ + @ instruction: 0xf77b4070 │ │ │ │ + @ instruction: 0xf04fbfcf │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ @ instruction: 0xe7e14613 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec68c80 │ │ │ │ + bl 0xfec68dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x4605491a │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r4, sl, lsl #24 │ │ │ │ addsne pc, r0, #13959168 @ 0xd50000 │ │ │ │ adcsmi pc, r0, r1, asr #17 │ │ │ │ stmdavs r8, {r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, r5, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4628d11f │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ - @ instruction: 0xf77c4030 │ │ │ │ - andcs fp, r0, #4784128 @ 0x490000 │ │ │ │ + @ instruction: 0xf77b4030 │ │ │ │ + andcs fp, r0, #676 @ 0x2a4 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf77c2302 │ │ │ │ - movwcs pc, #34951 @ 0x8887 @ │ │ │ │ + @ instruction: 0xf77b2302 │ │ │ │ + movwcs pc, #36839 @ 0x8fe7 @ │ │ │ │ msreq CPSR_s, r0, lsr #3 │ │ │ │ andeq lr, r3, #13312 @ 0x3400 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - cdp2 7, 15, cr15, cr10, cr6, {3} │ │ │ │ + cdp2 7, 5, cr15, cr10, cr6, {3} │ │ │ │ @ instruction: 0xf04fb120 │ │ │ │ strcs r3, [lr], #-767 @ 0xfffffd01 │ │ │ │ bfi r4, r3, #12, #14 │ │ │ │ andcc lr, r2, #3620864 @ 0x374000 │ │ │ │ - blt 0x5c0358 │ │ │ │ + blt 0x5c0498 │ │ │ │ @ instruction: 0xf1a4e7d8 │ │ │ │ svclt 0x0000f8a3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec68d04 │ │ │ │ + bl 0xfec68e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72f0ff8 │ │ │ │ - @ instruction: 0xf649fda9 │ │ │ │ + @ instruction: 0xf649fd09 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ andcs r2, r4, #1543503874 @ 0x5c000002 │ │ │ │ tstcs r2, r0, lsr #2 │ │ │ │ strmi r2, [sl], -r0 │ │ │ │ cmpvs r9, r8, asr r0 │ │ │ │ andsvs r6, sl, sl, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -263632,25 +263714,25 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ - blmi 0xfebfddb4 │ │ │ │ + blmi 0xfebfdef4 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ ldrpl pc, [r6, #-1280]! @ 0xfffffb00 │ │ │ │ ldrcc r9, [r0, #-265]! @ 0xfffffef7 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xffb6f77b │ │ │ │ + @ instruction: 0xff16f77b │ │ │ │ strmi r2, [r7], -r1, lsl #2 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - mrcne 15, 3, APSR_nzcv, cr11, cr1, {5} │ │ │ │ - blcs 0xd23390 │ │ │ │ + mrcne 15, 3, APSR_nzcv, cr11, cr1, {0} │ │ │ │ + blcs 0xd234d0 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ ldreq pc, [r1], #-19 @ 0xffffffed │ │ │ │ teqeq sl, #-1006632958 @ 0xc4000002 │ │ │ │ biceq r0, r9, #-1677721600 @ 0x9c000000 │ │ │ │ rsbeq r0, r7, #112, 6 @ 0xc0000001 │ │ │ │ cmpeq r8, #-1610612732 @ 0xa0000004 │ │ │ │ ldrshteq r0, [r7], -r7 │ │ │ │ @@ -263669,70 +263751,70 @@ │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ eorseq r0, r7, r7, lsr r0 │ │ │ │ rsceq r0, r6, sp, ror #1 │ │ │ │ - @ instruction: 0xf77c4628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf77b4628 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ strmi pc, [r4, #1601]! @ 0x641 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstcs r1, fp, lsr r6 │ │ │ │ - adcseq pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + rscsne pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1a36828 │ │ │ │ stmdavs r9!, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf96cf700 │ │ │ │ - @ instruction: 0xff84f6fe │ │ │ │ + @ instruction: 0xf8ccf700 │ │ │ │ + mcr2 6, 7, pc, cr4, cr14, {7} @ │ │ │ │ andle r2, r7, r0, lsr #30 │ │ │ │ tstls r6, r0, lsr #12 │ │ │ │ - @ instruction: 0xffd0f77b │ │ │ │ + @ instruction: 0xff30f77b │ │ │ │ stmdacs r0, {r1, r2, r8, fp, ip, pc} │ │ │ │ ldrbhi pc, [r6], r0 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - strmi pc, [r7], -pc, asr #31 │ │ │ │ + strmi pc, [r7], -pc, lsr #30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5316 @ 0x14c4 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ orrslt pc, r8, r1, asr fp @ │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ ldrmi r6, [pc], -r3, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #8125 @ 0x1fbd @ │ │ │ │ + movwcs pc, #7965 @ 0x1f1d @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf106852d │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strhi pc, [ip, #-64]! @ 0xffffffc0 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf04f250e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462033ff │ │ │ │ adcspl pc, r0, r1, asr #17 │ │ │ │ - @ instruction: 0xff64f77b │ │ │ │ + mcr2 7, 6, pc, cr4, cr11, {3} @ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrhi pc, [lr], r0, asr #32 │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0, -r0] │ │ │ │ stmdage lr, {r5, r9, sp} │ │ │ │ ldc 1, cr15, [r8], #-584 @ 0xfffffdb8 │ │ │ │ addscc pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - @ instruction: 0xff86f77b │ │ │ │ + mcr2 7, 7, pc, cr6, cr11, {3} @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1895825408 @ 0x71000000 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d0ca │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @@ -263745,163 +263827,163 @@ │ │ │ │ ldmibvs fp, {r1, r2, r3, r9, sl, fp, sp, pc}^ │ │ │ │ andcs r9, r0, #-536870912 @ 0xe0000000 │ │ │ │ movwcs r9, #786 @ 0x312 │ │ │ │ tstls r1, #1006632960 @ 0x3c000000 │ │ │ │ movwcs r9, #787 @ 0x313 │ │ │ │ tstcs r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83aff000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0xff94ddb0 │ │ │ │ + blx 0xff94def0 │ │ │ │ adcle r2, r1, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ subvs r6, r3, r3, ror r8 │ │ │ │ - blge 0x69f554 │ │ │ │ + blge 0x69f694 │ │ │ │ @ instruction: 0xf1083704 │ │ │ │ adcsmi r0, r3, #8, 16 @ 0x80000 │ │ │ │ andcs sp, r0, #-2147483591 @ 0x80000039 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff02f77b │ │ │ │ + mcr2 7, 3, pc, cr2, cr11, {3} @ │ │ │ │ @ instruction: 0xa32ae79c │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xe795fefb │ │ │ │ + @ instruction: 0xe795fe5b │ │ │ │ mvnsvs pc, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ mvnhi pc, #0 │ │ │ │ andcs sl, r1, sl, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf199330c │ │ │ │ - bls 0x3d1838 │ │ │ │ + bls 0x3d1978 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ stmdals ip, {r0, r1, r3, r8, r9, sl, fp, ip, pc} │ │ │ │ movwcs pc, #7074 @ 0x1ba2 @ │ │ │ │ - blx 0x157dda │ │ │ │ - bl 0x11de9b0 │ │ │ │ + blx 0x157f1a │ │ │ │ + bl 0x11deaf0 │ │ │ │ vcgt.s8 , , q8 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0x46282197 │ │ │ │ - blne 0xff6ebde0 │ │ │ │ - bl 0x19ebed0 │ │ │ │ + blne 0xff6ebf20 │ │ │ │ + bl 0x19ec010 │ │ │ │ movwls r0, #25346 @ 0x6302 │ │ │ │ - @ instruction: 0xff0ef77b │ │ │ │ + mcr2 7, 3, pc, cr14, cr11, {3} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4628839e │ │ │ │ - @ instruction: 0xff08f77b │ │ │ │ + mcr2 7, 3, pc, cr8, cr11, {3} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #1404 @ 0x57c │ │ │ │ andcs r4, r8, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0232003 │ │ │ │ stmdacs r0, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ andvs r9, r7, r6, lsl #22 │ │ │ │ ldr r6, [r0, r3, asr #32]! │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldrsbtcs pc, [r0], r2 @ │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {3} │ │ │ │ + mrc2 7, 0, pc, cr0, cr11, {3} │ │ │ │ svclt 0x0000e74a │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7c45f8 │ │ │ │ + blcc 0xfe7c4738 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7907 @ 0x1ee3 @ │ │ │ │ + movwcs pc, #7747 @ 0x1e43 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #64, 6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1acdea4 │ │ │ │ + blx 0x1acdfe4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - mrc2 7, 6, pc, cr2, cr11, {3} │ │ │ │ + mrc2 7, 1, pc, cr2, cr11, {3} │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1828716544 @ 0x6d000000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ - blx 0x164dec8 │ │ │ │ + blx 0x164e008 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - bicsne pc, r1, r1, asr #12 │ │ │ │ + tstpcc r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d4e710 │ │ │ │ @ instruction: 0x46283290 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7855 @ 0x1eaf @ │ │ │ │ + movwcs pc, #7695 @ 0x1e0f @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #469762051 @ 0x1c000003 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xdcdf0c │ │ │ │ + blx 0xdce04c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r9], r8, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr14, cr11, {3} │ │ │ │ + ldc2l 7, cr15, [lr, #492]! @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r4], #-0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02318b1 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ ldmib r3, {r1, fp, sp, lr}^ │ │ │ │ - bne 0xff3de310 │ │ │ │ + bne 0xff3de450 │ │ │ │ ldrmi r2, [sl], r1, lsl #22 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ addsmi r4, r3, #152, 12 @ 0x9800000 │ │ │ │ strbthi pc, [r7], #-576 @ 0xfffffdc0 @ │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ ldrb r2, [r2], r7, lsl #10 │ │ │ │ @ instruction: 0xf1952000 │ │ │ │ @ instruction: 0x4606febb │ │ │ │ @ instruction: 0xf1b1460d │ │ │ │ svclt 0x00083fff │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrthi pc, [lr], #-0 @ │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - strb pc, [r9], pc, lsr #28 @ │ │ │ │ + strb pc, [r9], pc, lsl #27 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7787 @ 0x1e6b @ │ │ │ │ + movwcs pc, #7627 @ 0x1dcb @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #872415233 @ 0x34000001 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf9eef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - mrc2 7, 2, pc, cr10, cr11, {3} │ │ │ │ + ldc2 7, cr15, [sl, #492]! @ 0x1ec │ │ │ │ strmi r2, [r0], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #224, 6 @ 0x80000003 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf9dcf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46284698 │ │ │ │ - mcr2 7, 2, pc, cr6, cr11, {3} @ │ │ │ │ + stc2 7, cr15, [r6, #492]! @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ strhi pc, [r7], #0 │ │ │ │ @ instruction: 0xf1062208 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ @ instruction: 0xf9c8f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [sl], r8, lsr #12 │ │ │ │ - mrc2 7, 1, pc, cr4, cr11, {3} │ │ │ │ + ldc2 7, cr15, [r4, #492] @ 0x1ec │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strhi pc, [r0], #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #24, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @@ -263909,290 +263991,290 @@ │ │ │ │ strtmi r3, [r0], -r1, lsl #4 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ streq pc, [r1, #-281] @ 0xfffffee7 │ │ │ │ streq pc, [r0], -r8, asr #2 │ │ │ │ @ instruction: 0xf8cd9204 │ │ │ │ ldrtmi sl, [sl], -r8 │ │ │ │ @ instruction: 0xf6419305 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vorr.i32 d19, #1 @ 0x00000001 │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7ff5600 │ │ │ │ @ instruction: 0xe669fb9b │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7691 @ 0x1e0b @ │ │ │ │ + movwcs pc, #7531 @ 0x1d6b @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf98ef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r6, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2l 7, cr15, [sl, #492]! @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [sl, #-492] @ 0xfffffe14 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #201326593 @ 0xc000001 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf97cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ movwcc r6, #6213 @ 0x1845 │ │ │ │ @ instruction: 0xf145463a │ │ │ │ strtmi r0, [r0], -r0, lsl #10 │ │ │ │ - bicsne pc, r1, r1, asr #12 │ │ │ │ + tstpcc r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strcc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x7d000e │ │ │ │ + blx 0x7d014e │ │ │ │ @ instruction: 0x4628e638 │ │ │ │ - ldc2l 7, cr15, [sl, #492] @ 0x1ec │ │ │ │ + ldc2 7, cr15, [sl, #-492]! @ 0xfffffe14 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf95cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r8], r6, asr #16 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - svceq 0x00f2fdc7 │ │ │ │ + svceq 0x00f2fd27 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ - b 0x14fda3c │ │ │ │ + b 0x14fdb7c │ │ │ │ @ instruction: 0xe67972d8 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - ldc 13, cr15, [pc, #772] @ 0x112358 │ │ │ │ + ldc 13, cr15, [pc, #132] @ 0x112218 │ │ │ │ vmovne.8 d19[2], r7 │ │ │ │ subsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vaddw.s8 q9, q0, d21 │ │ │ │ + vmla.f d19, d0, d1[5] │ │ │ │ stc 1, cr0, [sp, #68] @ 0x44 │ │ │ │ @ instruction: 0xf7fe7b00 │ │ │ │ @ instruction: 0xe607fef9 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7593 @ 0x1da9 @ │ │ │ │ + movwcs pc, #7433 @ 0x1d09 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #16, 4 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf92cf023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #492] @ 0x1ec │ │ │ │ + ldc2l 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fx, #0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02318b1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [ip, #252] @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - strmi pc, [r5], -r7, lsl #27 │ │ │ │ + strmi pc, [r5], -r7, ror #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #5026 @ 0x13a2 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf908f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r6, [r9], r6, asr #16 │ │ │ │ ldc2 1, cr15, [r2, #284] @ 0x11c │ │ │ │ @ instruction: 0xf19a4605 │ │ │ │ rscslt pc, sl, #52480 @ 0xcd00 │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ tstcs r1, r1, lsl #4 │ │ │ │ vadd.i8 d26, d5, d9 │ │ │ │ - vsubl.s8 q8, d16, d20 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf1a3022e │ │ │ │ vmlsne.f64 d15, d5, d7 │ │ │ │ strcc sp, [r1, #-2826] @ 0xfffff4f6 │ │ │ │ - b 0x14e37b0 │ │ │ │ - bl 0x1eaf0a4 │ │ │ │ + b 0x14e38f0 │ │ │ │ + bl 0x1eaf1e4 │ │ │ │ @ instruction: 0xf0800303 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0xfe6ce75e │ │ │ │ + blx 0xfe6ce89e │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi lr, [r8], -sp, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + ldc2 7, cr15, [r0], #492 @ 0x1ec │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ subshi pc, r2, #0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #252] @ 0xfc │ │ │ │ strtmi r6, [r0], -r5, lsl #16 │ │ │ │ - stc2l 7, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ - sbcsne pc, r1, #68157440 @ 0x4100000 │ │ │ │ + stc2 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ + andscc pc, r1, #68157440 @ 0x4100000 │ │ │ │ andseq pc, r1, #192, 4 │ │ │ │ smlaltbeq pc, r0, r0, r1 @ │ │ │ │ tstls r0, fp, lsr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vbic.i32 q9, #5 @ 0x00000005 │ │ │ │ + vsra.s64 d19, d21, #64 │ │ │ │ @ instruction: 0xf7ff0111 │ │ │ │ str pc, [fp, #2241] @ 0x8c1 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7469 @ 0x1d2d @ │ │ │ │ + movwcs pc, #7309 @ 0x1c8d @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-2147483609 @ 0x80000027 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8b0f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - ldc2 7, cr15, [ip, #-492] @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [ip], #-492 @ 0xfffffe14 │ │ │ │ strmi r2, [r5], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #536870924 @ 0x2000000c │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf89ef023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ tstcs r0, r5, asr #16 │ │ │ │ tstls r2, sl, lsr r6 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d17, d16, d1[5] │ │ │ │ + vaddw.s8 , q0, d21 │ │ │ │ stmib sp, {r0, r4, r8}^ │ │ │ │ @ instruction: 0xf7fe3500 │ │ │ │ ldrb pc, [fp, #-4017] @ 0xfffff04f @ │ │ │ │ @ instruction: 0xf916f023 │ │ │ │ vmull.p8 , d0, d5 │ │ │ │ - b 0x14f2b4c │ │ │ │ - bmi 0x1d31570 │ │ │ │ + b 0x14f2c8c │ │ │ │ + bmi 0x1d316b0 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ - @ instruction: 0x11bdf641 │ │ │ │ + mvnscs pc, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x5c00e9cd │ │ │ │ mrc2 7, 7, pc, cr12, cr14, {7} │ │ │ │ - ldc 5, cr14, [pc, #288] @ 0x112314 │ │ │ │ + ldc 5, cr14, [pc, #288] @ 0x112454 │ │ │ │ ldrtmi r7, [r3], -r8, ror #22 │ │ │ │ strtmi r4, [r0], -r8, ror #20 │ │ │ │ - @ instruction: 0x11bdf641 │ │ │ │ + mvnscs pc, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blvc 0x14d83c │ │ │ │ + blvc 0x14d97c │ │ │ │ mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ @ instruction: 0xf195e53a │ │ │ │ @ instruction: 0xf648f81b │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x17c201db │ │ │ │ movwne pc, #2945 @ 0xb81 @ │ │ │ │ - bl 0xff1a3aa4 │ │ │ │ + bl 0xff1a3be4 │ │ │ │ ldrbne r3, [r3, r3, lsr #4] │ │ │ │ - ldc2 7, cr15, [r0], {123} @ 0x7b │ │ │ │ + blx 0xffd5015a │ │ │ │ strtmi lr, [r8], -sl, lsr #10 │ │ │ │ - stc2l 7, cr15, [ip], {123} @ 0x7b │ │ │ │ + stc2 7, cr15, [ip], #-492 @ 0xfffffe14 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ mvnshi pc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf6416802 │ │ │ │ - vaddw.s8 q9, q0, d5 │ │ │ │ + vmla.f d19, d0, d1[1] │ │ │ │ @ instruction: 0x46200111 │ │ │ │ @ instruction: 0xffe8f7fe │ │ │ │ @ instruction: 0x4628e512 │ │ │ │ - ldc2 7, cr15, [r4], #492 @ 0x1ec │ │ │ │ + ldc2 7, cr15, [r4], {123} @ 0x7b │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ msrhi CPSR_fsxc, r0 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b461f │ │ │ │ - movwcs pc, #7331 @ 0x1ca3 @ │ │ │ │ + movwcs pc, #7171 @ 0x1c03 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #84, 4 @ 0x40000005 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf826f023 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - ldc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ + blx 0xffdd01d6 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ adcshi pc, fp, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0234618 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ stmdavs r5, {r0, fp, sp, lr}^ │ │ │ │ strbmi r9, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - cmppne r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r1, r1, asr #12 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe9501 │ │ │ │ ldrb pc, [r1], #3675 @ 0xe5b @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7283 @ 0x1c73 @ │ │ │ │ + movwcs pc, #7123 @ 0x1bd3 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #1073741866 @ 0x4000002a │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xfff6f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - bicsne pc, r1, r1, asr #12 │ │ │ │ + tstpcc r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ ldrt pc, [r9], #3399 @ 0xd47 @ │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7259 @ 0x1c5b @ │ │ │ │ + movwcs pc, #7099 @ 0x1bbb @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #-1073741786 @ 0xc0000026 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xffdef022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r7, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [pc], -r8, lsr #12 │ │ │ │ - mcrr2 7, 7, pc, sl, cr11 @ │ │ │ │ + blx 0xfebd0266 │ │ │ │ stmdacs r0, {r0, r8, r9, sp} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr], {63} @ 0x3f │ │ │ │ strtmi r6, [r8], -r3, lsl #16 │ │ │ │ @ instruction: 0xf77b4698 │ │ │ │ - @ instruction: 0x4605fc39 │ │ │ │ + @ instruction: 0x4605fb99 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4718 @ 0x126e │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xffbaf022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ tstls r0, r5, asr #16 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0xf6414620 │ │ │ │ - vmla.f d17, d0, d1[0] │ │ │ │ + vaddw.s8 q9, q8, d1 │ │ │ │ strls r0, [r1, #-273] @ 0xfffffeef │ │ │ │ mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ svclt 0x0000e478 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq r9, r7, #96, 28 @ 0x600 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - movwcs pc, #7187 @ 0x1c13 @ │ │ │ │ + movwcs pc, #7027 @ 0x1b73 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #152 @ 0x98 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff96f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r4, r6, sl, fp, sp, pc} │ │ │ │ ldrmi r4, [r8], r8, lsr #12 │ │ │ │ - stc2 7, cr15, [r2], {123} @ 0x7b │ │ │ │ + blx 0x19d02f6 │ │ │ │ strmi r2, [r2], r1, lsl #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andcs r8, r8, #188, 2 @ 0x2f │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xff84f022 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r6, sl, fp, sp, pc} │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628469a │ │ │ │ - blx 0xffcd01de │ │ │ │ + blx 0x14d031e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ bichi pc, r0, r0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r0], #-252 @ 0xffffff04 │ │ │ │ @@ -264203,34 +264285,34 @@ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ac25 │ │ │ │ @ instruction: 0xf17a0f0c │ │ │ │ svclt 0x00240300 │ │ │ │ @ instruction: 0xf8d42516 │ │ │ │ @ instruction: 0xf4bf1290 │ │ │ │ vfma.f32 d26, d5, d14 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf192012e │ │ │ │ @ instruction: 0x4601f979 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b9827f │ │ │ │ @ instruction: 0xf17a0f04 │ │ │ │ movwle r0, #25344 @ 0x6300 │ │ │ │ svceq 0x0008f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ shasxmi fp, r9, r4 │ │ │ │ tstls r6, r2, lsl #2 │ │ │ │ - mrc2 7, 3, pc, cr12, cr0, {1} │ │ │ │ + ldc2l 7, cr15, [ip, #192] @ 0xc0 │ │ │ │ stmdbls r6, {r0, r2, r9, sl, lr} │ │ │ │ - mcr2 7, 6, pc, cr14, cr0, {1} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr0, {1} @ │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ strmi lr, [r3], -r5, ror #8 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffdcf584 │ │ │ │ + blge 0xffdcf6c4 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ andcs lr, r4, #80, 8 @ 0x50000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff26f022 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffacc0 │ │ │ │ andcs fp, r4, #234496 @ 0x39400 │ │ │ │ @@ -264251,151 +264333,151 @@ │ │ │ │ andcs fp, r4, #203776 @ 0x31c00 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 15, cr15, cr14, cr2, {1} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaf68 │ │ │ │ @ instruction: 0x9007bbbd │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ andcs r9, r8, #7168 @ 0x1c00 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ cdp2 0, 14, cr15, cr12, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2fd3c8 │ │ │ │ + blls 0x2fd508 │ │ │ │ subvs r6, r3, r7 │ │ │ │ @ instruction: 0xf77b4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, r0 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ cdp2 0, 13, cr15, cr10, cr2, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bls 0x2bd3a4 │ │ │ │ + bls 0x2bd4e4 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff6043 │ │ │ │ stmdage sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - blx 0xff7ceba6 │ │ │ │ + blx 0xff7cece6 │ │ │ │ andne lr, ip, #3620864 @ 0x374000 │ │ │ │ mcrrmi 4, 4, pc, sl, cr15 @ │ │ │ │ ldccc 6, cr15, [sl], {195} @ 0xc3 │ │ │ │ cmpeq r0, fp, asr #2 │ │ │ │ - b 0x1118ed0 │ │ │ │ - bl 0x192a8ac │ │ │ │ + b 0x1119010 │ │ │ │ + bl 0x192a9ec │ │ │ │ ldmne fp, {r1}^ │ │ │ │ ldmne fp, {r6, r8, lr}^ │ │ │ │ ldmdane fp, {r6, r8, lr}^ │ │ │ │ vmlseq.f64 d14, d0, d2 │ │ │ │ stmdbls fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ vnmlavc.f32 s29, s6, s28 │ │ │ │ - blx 0xfe9928f6 │ │ │ │ + blx 0xfe992a36 │ │ │ │ ldmne r2, {r2, r3, sp}^ │ │ │ │ tstpeq r1, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #60225 @ 0xeb41 │ │ │ │ - bllt 0x110594 │ │ │ │ + bllt 0x1106d4 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - bllt 0x19505a8 │ │ │ │ + bllt 0x19506e8 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr8, cr2, {1} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab8e │ │ │ │ movwcs fp, #6999 @ 0x1b57 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x14cf6cc │ │ │ │ + blge 0x14cf80c │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - bllt 0xfd05d4 │ │ │ │ + bllt 0xfd0714 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - bllt 0x11505e8 │ │ │ │ + bllt 0x1150728 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xf4f6f8 │ │ │ │ + blge 0xf4f838 │ │ │ │ ldrtmi r6, [lr], -r3, lsl #16 │ │ │ │ ldr r4, [r9, #-1688] @ 0xfffff968 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r9], #-508 @ 0xfffffe04 │ │ │ │ - bllt 0xbd0614 │ │ │ │ + bllt 0xbd0754 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ - bllt 0x950628 │ │ │ │ + bllt 0x950768 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 0, pc, cr8, cr15, {3} @ │ │ │ │ - bllt 0x6d063c │ │ │ │ + bllt 0x6d077c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bllt 0x450650 │ │ │ │ + bllt 0x450790 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr5, cr15, {3} @ │ │ │ │ - bllt 0x1d0664 │ │ │ │ + bllt 0x1d07a4 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfffcf774 │ │ │ │ + bge 0xfffcf8b4 │ │ │ │ ldrt r6, [ip], #2051 @ 0x803 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0xffcd068c │ │ │ │ + blt 0xffcd07cc │ │ │ │ ldmib r3, {r2, r4, r6, r7, r8, r9, sp, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x1750488 │ │ │ │ - blt 0xffdd069c │ │ │ │ + @ instruction: 0xf9b8f77b │ │ │ │ + blt 0xffdd07dc │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4f8ac │ │ │ │ - blt 0xff8506b0 │ │ │ │ + blge 0x4f9ec │ │ │ │ + blt 0xff8507f0 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff64f7c0 │ │ │ │ + bge 0xff64f900 │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ stmdavs r4, {r1, r8, r9} │ │ │ │ svclt 0x00082f00 │ │ │ │ mulle r0, r8, r5 │ │ │ │ strtmi r2, [r0], -r1, lsl #8 │ │ │ │ - blx 0xfff50398 │ │ │ │ + blx 0x17504d8 │ │ │ │ @ instruction: 0xf1724620 │ │ │ │ andcs pc, r4, #37120 @ 0x9100 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [ip, #136]! @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r7, r9, fp, sp, pc} │ │ │ │ strt r4, [r0], #-1689 @ 0xfffff967 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02218b1 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6], {127} @ 0x7f │ │ │ │ - blt 0xfed50708 │ │ │ │ + blt 0xfed50848 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfeb4f818 │ │ │ │ + bge 0xfeb4f958 │ │ │ │ @ instruction: 0xf7ff6803 │ │ │ │ vldmdbne r1!, {d11-d19} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [ip, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #255852544 @ 0xf400000 │ │ │ │ @@ -264405,50 +264487,50 @@ │ │ │ │ @ instruction: 0xf7ffadac │ │ │ │ andcs fp, r4, #593920 @ 0x91000 │ │ │ │ ldmne r1!, {r3, r4, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r3, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xe6444699 │ │ │ │ - blx 0xfe24ecfa │ │ │ │ - blcs 0x12c774 │ │ │ │ - blge 0xff04f868 │ │ │ │ + blx 0xfe24ee3a │ │ │ │ + blcs 0x12c8b4 │ │ │ │ + blge 0xff04f9a8 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0xfeed0774 │ │ │ │ + bllt 0xfeed08b4 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1d4f888 │ │ │ │ + bge 0x1d4f9c8 │ │ │ │ strtmi r6, [fp], r6, lsl #16 │ │ │ │ @ instruction: 0x4628e63f │ │ │ │ - blx 0x7d0584 │ │ │ │ + @ instruction: 0xf97af77b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf10680c8 │ │ │ │ movwcs r0, #264 @ 0x108 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip, #136] @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf108aa5d │ │ │ │ movwcs r3, #1535 @ 0x5ff │ │ │ │ subvs r6, r3, r5 │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r4, r3, r2, asr #12 │ │ │ │ stc2 0, cr15, [lr, #136] @ 0x88 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ - bge 0x14cf8cc │ │ │ │ + bge 0x14cfa0c │ │ │ │ svceq 0x0001f1ba │ │ │ │ movwcs fp, #3996 @ 0xf9c │ │ │ │ @ instruction: 0xf67f7003 │ │ │ │ @ instruction: 0xf8d7aab0 │ │ │ │ @ instruction: 0x464230bc │ │ │ │ @ instruction: 0xf0226dd9 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x10cf9ec │ │ │ │ + bge 0x10cfb2c │ │ │ │ eorcs r1, r0, r2, ror lr │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ addsmi r1, sp, #158720 @ 0x26c00 │ │ │ │ @ instruction: 0xf7ffd8f6 │ │ │ │ movwcs fp, #6810 @ 0x1a9a │ │ │ │ @@ -264470,23 +264552,23 @@ │ │ │ │ stc2l 0, cr15, [ip, #-136] @ 0xffffff78 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r2, r3, r9, fp, sp, pc} │ │ │ │ andcs lr, r4, #608174080 @ 0x24400000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1f8fa64 │ │ │ │ - blt 0x150868 │ │ │ │ + blge 0x1f8fba4 │ │ │ │ + blt 0x1509a8 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0224618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi r6, [fp], -r2, lsl #16 │ │ │ │ - bllt 0x20d0884 │ │ │ │ + bllt 0x20d09c4 │ │ │ │ andls r4, r6, #48, 12 @ 0x3000000 │ │ │ │ ldc2 0, cr15, [r2, #-100] @ 0xffffff9c │ │ │ │ strmi r9, [r6], -r6, lsl #20 │ │ │ │ movwvs pc, #79 @ 0x4f @ │ │ │ │ and r6, r1, r0, asr r2 │ │ │ │ ldmdaeq fp, {r1, r2, r4, r6, r9, fp, sp, lr}^ │ │ │ │ andls r4, r7, #503316480 @ 0x1e000000 │ │ │ │ @@ -264508,120 +264590,120 @@ │ │ │ │ stmibge r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7], -r7 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ ldc2l 0, cr15, [r8], #136 @ 0x88 │ │ │ │ stmdacs r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0x462ad057 │ │ │ │ - ldc 6, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + bl 0xfe8d0634 │ │ │ │ @ instruction: 0xf18f9809 │ │ │ │ andcs pc, r0, #644 @ 0x284 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf91ef77b │ │ │ │ + @ instruction: 0xf87ef77b │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strmi r2, [r3], -r4, lsl #4 │ │ │ │ @ instruction: 0x200318b1 │ │ │ │ stc2l 0, cr15, [r2], #136 @ 0x88 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2bcfb4 │ │ │ │ + blls 0x2bd0f4 │ │ │ │ @ instruction: 0xf7ff6003 │ │ │ │ strmi fp, [r3], -r8, lsl #20 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0x112a4c @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0x112b8c @ │ │ │ │ ldr r6, [r9, -r5]! │ │ │ │ - orreq pc, ip, r5, asr #4 │ │ │ │ + bicsne pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1914628 │ │ │ │ ldmdblt r0!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0002f1b9 │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf8d4d328 │ │ │ │ @ instruction: 0xf04f1290 │ │ │ │ strdcs r3, [sp], -pc @ │ │ │ │ @ instruction: 0xf8c14613 │ │ │ │ @ instruction: 0xf7ff00b0 │ │ │ │ vmla.i8 , q15, q11 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ - bl 0x1d364c │ │ │ │ + vbic.i32 d19, #1024 @ 0x00000400 │ │ │ │ + bl 0x1d378c │ │ │ │ strcc r0, [r1], -r9, lsl #7 │ │ │ │ streq pc, [r0, #-331] @ 0xfffffeb5 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ ldmvs fp, {r9, sl, ip, pc} │ │ │ │ - bicsne pc, r1, r1, asr #12 │ │ │ │ + tstpcc r1, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strls r9, [r1, #-770] @ 0xfffffcfe │ │ │ │ bicsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ @ instruction: 0xf7fff95d │ │ │ │ strmi fp, [r8], -sp, ror #18 │ │ │ │ @ instruction: 0xff4cf18f │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff65067a │ │ │ │ + blx 0xe507ba │ │ │ │ andcs r4, r5, #5242880 @ 0x500000 │ │ │ │ - mvnne pc, lr, asr #4 │ │ │ │ + teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [ip], {48} @ 0x30 │ │ │ │ + blx 0xffc507ca │ │ │ │ strbne r4, [fp, sl, lsr #12]! │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf932f1a3 │ │ │ │ strcc pc, [r0], -r6, lsr #11 │ │ │ │ movwmi r3, #60966 @ 0xee26 │ │ │ │ strcs fp, [r1], #-3860 @ 0xfffff0ec │ │ │ │ ldrbt r2, [r8], -r0, lsl #8 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorcs pc, r4, lr, asr #4 │ │ │ │ + rsbcc pc, ip, lr, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ svclt 0x0044f02a │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmplt r3, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x4604b530 │ │ │ │ - b 0x14ecc08 │ │ │ │ - bl 0x116358 │ │ │ │ + b 0x14ecd48 │ │ │ │ + bl 0x116498 │ │ │ │ @ instruction: 0xf8dc1c0e │ │ │ │ addsmi r1, r1, #4 │ │ │ │ @ instruction: 0xf8dcd812 │ │ │ │ - blcc 0x166a3c │ │ │ │ + blcc 0x166b7c │ │ │ │ andseq pc, r0, ip, lsl #2 │ │ │ │ ldmdaeq fp, {r0, r3, r5, sl, lr}^ │ │ │ │ stmdble sl, {r0, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dc68e0 │ │ │ │ ldrmi r3, [r8], #-0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blcs 0x12440c │ │ │ │ + blcs 0x12454c │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d9, d16 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ tstcs r0, pc, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec69c98 │ │ │ │ + bl 0xfec69dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blcs 0x1242b4 │ │ │ │ + blcs 0x1243f4 │ │ │ │ cmnlt r1, #83 @ 0x53 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ stmib r4, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ stmib r4, {}^ @ │ │ │ │ @@ -264645,22 +264727,22 @@ │ │ │ │ vmla.i d22, d16, d0[0] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ @ instruction: 0xf6491100 │ │ │ │ vqdmlal.s q11, d16, d0[4] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ stmdavs r2, {r1, r8, ip} │ │ │ │ smlabtne r4, r4, r9, lr │ │ │ │ - bcs 0x12b1a8 │ │ │ │ + bcs 0x12b2e8 │ │ │ │ movwcs sp, #4569 @ 0x11d9 │ │ │ │ andcc lr, r0, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf83ef19f │ │ │ │ submi r9, r0, #4096 @ 0x1000 │ │ │ │ rsbsmi pc, r0, r0, lsr #8 │ │ │ │ @ instruction: 0xf0209b00 │ │ │ │ - bl 0x212f3c │ │ │ │ + bl 0x21307c │ │ │ │ @ instruction: 0xf84401c2 │ │ │ │ vld4.8 {d16-d19}, [pc :256], r2 │ │ │ │ subvs r4, sl, r1, ror #4 │ │ │ │ @ instruction: 0xf649e7d0 │ │ │ │ vmla.i d22, d16, d0[0] │ │ │ │ stmib r4, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ stmib r4, {r8, r9, ip, sp}^ │ │ │ │ @@ -264675,61 +264757,61 @@ │ │ │ │ vstmiaeq ip, {d30-d31} │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ str r6, [sp, r2, lsl #16]! │ │ │ │ ldrb r2, [r5, r1, lsl #6]! │ │ │ │ strb r2, [fp, r1, lsl #4] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1ce050 │ │ │ │ + blhi 0x1ce190 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [sl], #-3695 @ 0xfffff191 │ │ │ │ ldmne pc!, {r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bvs 0xff1504e0 │ │ │ │ - bcs 0xfe70f6c0 │ │ │ │ + bvs 0xff150620 │ │ │ │ + bcs 0xfe70f800 │ │ │ │ pkhbtmi r4, r9, r3, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xc4e248 │ │ │ │ + blhi 0xc4e388 │ │ │ │ ldmdami pc!, {r3, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - blx 0xbcf266 │ │ │ │ + blx 0xbcf3a6 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x1613bfc │ │ │ │ + bllt 0x1613d3c │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x15bc08 │ │ │ │ - bl 0x1d4430 │ │ │ │ + bl 0x15bd48 │ │ │ │ + bl 0x1d4570 │ │ │ │ stmdblt r7!, {r0, r3} │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ svclt 0x00181be4 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x1cdf34 │ │ │ │ + blhi 0x1ce074 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - blx 0x194f2d2 │ │ │ │ + blx 0x194f412 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -264737,45 +264819,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x13eea4 │ │ │ │ + blcs 0x13efe4 │ │ │ │ @ instruction: 0x4698d057 │ │ │ │ movwls r1, #7747 @ 0x1e43 │ │ │ │ @ instruction: 0xf108d45d │ │ │ │ @ instruction: 0x469135ff │ │ │ │ - bl 0x1645c8 │ │ │ │ + bl 0x164708 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ movwls r0, #1291 @ 0x50b │ │ │ │ - blls 0x1200bc │ │ │ │ + blls 0x1201fc │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ @ instruction: 0xf8fef192 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ addsmi r1, lr, #1028096 @ 0xfb000 │ │ │ │ - bl 0x248dc0 │ │ │ │ + bl 0x248f00 │ │ │ │ adcsmi r0, r5, #6144 @ 0x1800 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfebd9998 │ │ │ │ + bl 0xfebd9ad8 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x364650 │ │ │ │ - blne 0x10d2d04 │ │ │ │ + bl 0x364790 │ │ │ │ + blne 0x10d2e44 │ │ │ │ @ instruction: 0xf6fd1b36 │ │ │ │ - bicslt lr, sp, r4, asr #20 │ │ │ │ + bicslt lr, sp, r4, lsr #19 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x179904 │ │ │ │ + blcc 0x179a44 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea46d8c │ │ │ │ - bl 0x353538 │ │ │ │ + bl 0xfea46ecc │ │ │ │ + bl 0x353678 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4638fed5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -264792,31 +264874,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf641e7f4 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ stc2l 1, cr15, [r8, #512]! @ 0x200 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf940f172 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ strmi r4, [fp], r1, lsl #13 │ │ │ │ eorsle r2, r9, r0, lsl #22 │ │ │ │ ldmcc pc!, {r0, r1, r8, ip, sp, lr, pc}^ @ │ │ │ │ cdpvs 3, 12, cr2, cr6, cr12, {0} │ │ │ │ - blx 0x8e45e0 │ │ │ │ - blx 0x210fd2 │ │ │ │ - bl 0x350dd4 │ │ │ │ + blx 0x8e4720 │ │ │ │ + blx 0x211112 │ │ │ │ + bl 0x350f14 │ │ │ │ strtmi r0, [sl], r6, lsl #8 │ │ │ │ movwcs r3, #3340 @ 0xd0c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ strmi pc, [r4], pc, lsl #21 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ smlatbeq r8, sl, r1, pc @ │ │ │ │ @@ -264832,19 +264914,19 @@ │ │ │ │ @ instruction: 0xf8cc6867 │ │ │ │ @ instruction: 0xf0227000 │ │ │ │ tstplt r8, r3, ror sl @ p-variant is OBSOLETE │ │ │ │ andvs r6, r3, r3, lsr #17 │ │ │ │ @ instruction: 0xf1a442b4 │ │ │ │ bicsle r0, r4, ip, lsl #8 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x34dcb0 │ │ │ │ + bleq 0x34ddf0 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0x194eeac │ │ │ │ + blx 0x194efec │ │ │ │ @ instruction: 0xf04fb110 │ │ │ │ andhi r0, r3, r0, lsl #6 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ smlatbeq r2, fp, r1, pc @ │ │ │ │ @ instruction: 0xf0222003 │ │ │ │ tstplt r0, r5, asr sl @ p-variant is OBSOLETE │ │ │ │ strhtcc pc, [r8], #-137 @ 0xffffff77 @ │ │ │ │ @@ -264853,15 +264935,15 @@ │ │ │ │ @ instruction: 0xf8c94064 │ │ │ │ @ instruction: 0x46203054 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - bne 0x1640428 │ │ │ │ + bne 0x1640568 │ │ │ │ stmdavs r2, {r0, r8, sl, sp} │ │ │ │ vmax.s8 d20, d16, d4 │ │ │ │ andsmi r1, r8, r1 │ │ │ │ adcmi r2, r8, #0, 12 │ │ │ │ mulsvs r5, r1, r0 │ │ │ │ ldrdle r6, [fp], -r6 @ │ │ │ │ @ instruction: 0x463146b6 │ │ │ │ @@ -264871,15 +264953,15 @@ │ │ │ │ vaddw.u8 q8, , d4 │ │ │ │ movwmi r0, #4992 @ 0x1380 │ │ │ │ strpl pc, [r0], pc, asr #8 │ │ │ │ @ instruction: 0xf8dc430b │ │ │ │ subsvs r1, r1, r8 │ │ │ │ streq pc, [r0, #-258]! @ 0xfffffefe │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x556ed0 │ │ │ │ + bl 0x557010 │ │ │ │ @ instruction: 0xf8cc010e │ │ │ │ @ instruction: 0xf8dc1008 │ │ │ │ @ instruction: 0xf141100c │ │ │ │ @ instruction: 0xf8cc0100 │ │ │ │ stmib r2, {r2, r3, ip}^ │ │ │ │ bicsvs r4, r6, r5, lsl #6 │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ @@ -264913,15 +264995,15 @@ │ │ │ │ mrc2 1, 1, pc, cr8, cr14, {4} │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ strmi r5, [r5], -r0, lsl #1 │ │ │ │ strtmi lr, [ip], #-0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7644610 │ │ │ │ - blne 0xe12524 │ │ │ │ + blne 0xe123e4 │ │ │ │ ldmle r6!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdavs r0, {r2, r7, r9, sl, lr} │ │ │ │ @@ -264938,71 +265020,71 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstpeq r4, #3 @ p-variant is OBSOLETE │ │ │ │ andle r2, r1, r4, lsl #22 │ │ │ │ ubfx r1, r2, #20, #14 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmiane r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ea2e8 │ │ │ │ + blcs 0x20ea428 │ │ │ │ strlt sp, [r0, #-500] @ 0xfffffe0c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr0, {0} │ │ │ │ - blcs 0x12710d4 │ │ │ │ - bne 0x15c6ffc │ │ │ │ + blcs 0x1271214 │ │ │ │ + bne 0x15c713c │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ ldrmi r2, [r3], #-0 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ svccc 0x0001f81e │ │ │ │ mvnle r2, ip, asr #22 │ │ │ │ mulcc r1, lr, r8 │ │ │ │ svclt 0x00082b46 │ │ │ │ mvnle r2, r0, lsl #4 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6a204 │ │ │ │ + bl 0xfec6a344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ andsmi r1, ip, r1, lsl #8 │ │ │ │ andle r2, r6, r1, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf003bd70 │ │ │ │ - blcs 0x213c78 │ │ │ │ - bne 0x16470c0 │ │ │ │ + blcs 0x213db8 │ │ │ │ + bne 0x1647200 │ │ │ │ @ instruction: 0xf649d0f2 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r6, [sp], #-2077 @ 0xfffff7e3 │ │ │ │ - bl 0xfea4b054 │ │ │ │ + bl 0xfea4b194 │ │ │ │ strmi r0, [r5], #-1024 @ 0xfffffc00 │ │ │ │ stccs 0, cr13, [r0], {13} │ │ │ │ strtmi sp, [r2], -r4, ror #27 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ stc2l 1, cr15, [r2, #-628] @ 0xfffffd8c │ │ │ │ - ble 0xffd9d058 │ │ │ │ + ble 0xffd9d198 │ │ │ │ @ instruction: 0xff08f164 │ │ │ │ - blcs 0x22d06c │ │ │ │ + blcs 0x22d1ac │ │ │ │ @ instruction: 0xf04fd0f1 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649bd70 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ stclpl 8, cr1, [fp], {204} @ 0xcc │ │ │ │ bicsle r2, r0, pc, ror fp │ │ │ │ stclne 8, cr7, [r5], #-396 @ 0xfffffe74 │ │ │ │ bicle r2, ip, r5, asr #22 │ │ │ │ svccc 0x0001f815 │ │ │ │ bicle r2, r8, ip, asr #22 │ │ │ │ - blcs 0x12b1248 │ │ │ │ + blcs 0x12b1388 │ │ │ │ ldr sp, [r9, r5, asr #3]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0bb │ │ │ │ @ instruction: 0x26005336 │ │ │ │ @@ -265013,203 +265095,203 @@ │ │ │ │ @ instruction: 0xf8d3960a │ │ │ │ @ instruction: 0xf04f4260 │ │ │ │ ldmdavs r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf04f9239 │ │ │ │ strls r0, [fp], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1a09309 │ │ │ │ stmiblt r8!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x35c0e8 │ │ │ │ - blls 0xf6d154 │ │ │ │ + blmi 0x35c228 │ │ │ │ + blls 0xf6d294 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -pc, ror #3 │ │ │ │ tstcs r0, fp, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andcs sl, r4, ip, lsl #18 │ │ │ │ @ instruction: 0xf918f19e │ │ │ │ - blle 0xff9dd11c │ │ │ │ + blle 0xff9dd25c │ │ │ │ andcc lr, ip, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - mrc2 6, 5, pc, cr2, cr15, {7} │ │ │ │ + mrc2 6, 0, pc, cr2, cr15, {7} │ │ │ │ cdp2 0, 6, cr15, cr2, cr3, {0} │ │ │ │ - @ instruction: 0xf6424630 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vmin.s8 d20, d3, d16 │ │ │ │ + vmla.f d16, d0, d1[3] │ │ │ │ @ instruction: 0xf7640111 │ │ │ │ - stmdage sl, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - msrvc (UNDEF: 109), r2 │ │ │ │ + stmdage sl, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x01adf243 │ │ │ │ tstpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strvs lr, [sl], -sp, asr #19 │ │ │ │ - blx 0xe50edc │ │ │ │ + @ instruction: 0xf994f764 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0x3601b13b │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x29c00a │ │ │ │ + blx 0x29c14a │ │ │ │ @ instruction: 0xf8d4f303 │ │ │ │ strhcs r2, [r0], -ip │ │ │ │ - blvs 0xfe5b959c │ │ │ │ + blvs 0xfe5b96dc │ │ │ │ andcc r3, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0220149 │ │ │ │ @ instruction: 0xf1110203 │ │ │ │ @ instruction: 0xf1020cc4 │ │ │ │ @ instruction: 0xf1400214 │ │ │ │ - bl 0x59318c │ │ │ │ + bl 0x5932cc │ │ │ │ tstls r1, ip, lsl #4 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ @ instruction: 0xf14018d6 │ │ │ │ @ instruction: 0xf6400300 │ │ │ │ ldmne r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf143990b │ │ │ │ andls r0, r2, r0 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ ldrmi r1, [r3], r9, lsl #17 │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1de3be4 │ │ │ │ + bl 0x1de3d24 │ │ │ │ @ instruction: 0xf0c00000 │ │ │ │ @ instruction: 0xf1148186 │ │ │ │ vmla.f32 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 q9, #4 @ 0x00000004 │ │ │ │ strmi r0, [r1], lr, lsr #2 │ │ │ │ @ instruction: 0xf86cf118 │ │ │ │ ldrdcc pc, [r0], #132 @ 0x84 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ @ instruction: 0xf11a0428 │ │ │ │ @ instruction: 0x4607fedd │ │ │ │ mcrr2 1, 9, pc, lr, cr9 @ │ │ │ │ strmi r4, [r3], -r2, asr #12 │ │ │ │ vmin.s8 d20, d5, d25 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ @ instruction: 0xf12e002e │ │ │ │ andls pc, r0, sp, lsl ip @ │ │ │ │ @ instruction: 0xf1274638 │ │ │ │ strbmi pc, [r0], -r3, lsr #22 @ │ │ │ │ - blx 0x94f6a6 │ │ │ │ + blx 0x94f7e6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r8], -r2 │ │ │ │ - blx 0xfeccf666 │ │ │ │ + blx 0xfeccf7a6 │ │ │ │ @ instruction: 0xf44f9f00 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ ldrtmi r2, [r8], -r1, asr #2 │ │ │ │ @ instruction: 0xf8e2f19d │ │ │ │ ldrtmi r9, [r8], -r9 │ │ │ │ - blx 0x4cf6ca │ │ │ │ - blcs 0x139e54 │ │ │ │ + blx 0x4cf80a │ │ │ │ + blcs 0x139f94 │ │ │ │ smlawthi r8, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04f4658 │ │ │ │ @ instruction: 0xf1270800 │ │ │ │ - blls 0x1d1d2c │ │ │ │ + blls 0x1d1e6c │ │ │ │ @ instruction: 0xf6429313 │ │ │ │ - vmla.f d22, d0, d1[4] │ │ │ │ - blls 0x153690 │ │ │ │ + vaddw.s8 , q8, d17 │ │ │ │ + blls 0x1537d0 │ │ │ │ teqcc r4, #5 │ │ │ │ - bne 0xffdac060 │ │ │ │ - movwne pc, #16965 @ 0x4245 @ │ │ │ │ + bne 0xffdac1a0 │ │ │ │ + movtcs pc, #49733 @ 0xc245 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strmi r6, [r2], -r2, asr #8 │ │ │ │ sublt pc, r8, sp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - blls 0x3ad2cc │ │ │ │ + blls 0x3ad40c │ │ │ │ ldmdage r0, {r4, sp, lr} │ │ │ │ ldrhi r3, [r3, #769] @ 0x301 │ │ │ │ cmpvs r3, r1, lsl #6 │ │ │ │ bicsvs r2, r3, r4, lsr r3 │ │ │ │ @ instruction: 0xf8c22304 │ │ │ │ cmpvs r3, #36 @ 0x24 │ │ │ │ msreq CPSR_f, #192, 4 │ │ │ │ teqcs r4, #-1073741820 @ 0xc0000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vqsub.s8 d22, d16, d3 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ subsvs r0, r3, r1, lsl #6 │ │ │ │ cmppeq r4, #-2147483648 @ p-variant is OBSOLETE @ 0x80000000 │ │ │ │ @ instruction: 0xf7649310 │ │ │ │ - @ instruction: 0xf8d4f987 │ │ │ │ + @ instruction: 0xf8d4f8e7 │ │ │ │ strhcs r3, [r5], -ip │ │ │ │ tstcs r6, r0, lsl sl │ │ │ │ @ instruction: 0xf1026b9b │ │ │ │ subsvs r0, r3, ip, lsl #14 │ │ │ │ andsvs r3, r0, r3, lsl #6 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @ instruction: 0xf1036091 │ │ │ │ vmax.s8 d16, d5, d8 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vbic.i32 q9, #2048 @ 0x00000800 │ │ │ │ movwls r0, #814 @ 0x32e │ │ │ │ strls r9, [r4], -r1, lsl #14 │ │ │ │ sbcsvs r6, r0, r8, lsl r8 │ │ │ │ andseq pc, r4, r2, lsl #2 │ │ │ │ @ instruction: 0xf649791a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ teqvc sl, r7 @ │ │ │ │ ldrtmi r9, [r7], #-514 @ 0xfffffdfe │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmdbeq r4, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ smladls r7, lr, r8, r6 │ │ │ │ - blvs 0xfe5ae040 │ │ │ │ + blvs 0xfe5ae180 │ │ │ │ movwls r4, #25649 @ 0x6431 │ │ │ │ - svc 0x003cf6fc │ │ │ │ - bls 0x179f08 │ │ │ │ + mrc 6, 4, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + bls 0x17a048 │ │ │ │ stmdbls r4, {r0, r2, sp} │ │ │ │ qaddcs r5, r0, r3 │ │ │ │ - bls 0x1ad374 │ │ │ │ + bls 0x1ad4b4 │ │ │ │ rsbscs r7, ip, #973078528 @ 0x3a000000 │ │ │ │ ldmdage r4, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ smlabtcs r1, r7, r9, lr │ │ │ │ @ instruction: 0xf1914641 │ │ │ │ @ instruction: 0xf199e900 │ │ │ │ @ instruction: 0xf8adfbed │ │ │ │ @ instruction: 0xf1990058 │ │ │ │ @ instruction: 0xf8adfb79 │ │ │ │ @ instruction: 0xf199005a │ │ │ │ andsls pc, r7, r5, lsr #23 │ │ │ │ - blx 0xfebcf9a6 │ │ │ │ + blx 0xfebcfae6 │ │ │ │ @ instruction: 0xf1999018 │ │ │ │ mulsls r9, r7, fp │ │ │ │ @ instruction: 0xf1994640 │ │ │ │ andsls pc, sl, fp, asr #23 │ │ │ │ ldmdage pc, {r1, r2, r8, r9, fp, ip, pc} @ │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ ldmib r2, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ movwls r3, #5911 @ 0x1717 │ │ │ │ ldrmi r1, [r9], #-2814 @ 0xfffff502 │ │ │ │ svclt 0x00282e50 │ │ │ │ @ instruction: 0x46322650 │ │ │ │ - svc 0x0006f6fc │ │ │ │ + mcr 6, 3, pc, cr6, cr12, {7} @ │ │ │ │ addsmi r9, pc, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, fp, ror r1 │ │ │ │ strmi sp, [fp], -r9 │ │ │ │ svccs 0x0001f811 │ │ │ │ andvc fp, r8, r2, lsl #18 │ │ │ │ - bge 0x622034 │ │ │ │ + bge 0x622174 │ │ │ │ addsmi r1, lr, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf8d4d8f5 │ │ │ │ @ instruction: 0xf8d220c0 │ │ │ │ @ instruction: 0xf11a0428 │ │ │ │ andscs pc, r0, #16320 @ 0x3fc0 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ @ instruction: 0xf191a81b │ │ │ │ strtmi pc, [r0], -fp, lsr #30 │ │ │ │ - blx 0x144f84c │ │ │ │ + blx 0x144f98c │ │ │ │ rsbscs r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - blls 0x20ef44 │ │ │ │ - blcs 0x12d42c │ │ │ │ + blls 0x20ee04 │ │ │ │ + blcs 0x12d56c │ │ │ │ stcls 0, cr13, [r7], {72} @ 0x48 │ │ │ │ ldmdbpl r6!, {r0, r2, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0!, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrcc r4, [ip], #1565 @ 0x61d │ │ │ │ @ instruction: 0xf8442394 │ │ │ │ - blls 0x1223f8 │ │ │ │ + blls 0x122538 │ │ │ │ svclt 0x001845a9 │ │ │ │ @ instruction: 0xf04f2600 │ │ │ │ @ instruction: 0xf04f0290 │ │ │ │ svclt 0x00080100 │ │ │ │ ldmdavs r8, {r1, r2, r4, r6, r9, sl, lr} │ │ │ │ ldrbmi fp, [r0], r8, lsl #30 │ │ │ │ svclt 0x0018791b │ │ │ │ @@ -265220,95 +265302,95 @@ │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ streq pc, [r8, -r4, lsl #2] │ │ │ │ stm sl, {r0, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ subsvs pc, ip, sp, lsr #17 │ │ │ │ addscc pc, r0, #13959168 @ 0xd50000 │ │ │ │ tstls sl, #1769472 @ 0x1b0000 │ │ │ │ - blx 0xf4fa8a │ │ │ │ + blx 0xf4fbca │ │ │ │ @ instruction: 0xf199901b │ │ │ │ andsls pc, ip, r5, lsr #22 │ │ │ │ @ instruction: 0xf1992000 │ │ │ │ @ instruction: 0xf505fb59 │ │ │ │ andsls r5, sp, r6, lsr r1 │ │ │ │ stmdage r6!, {r4, r5, r8, ip, sp} │ │ │ │ - ldc2 7, cr15, [r0, #528] @ 0x210 │ │ │ │ + ldc2l 7, cr15, [r0], #528 @ 0x210 │ │ │ │ addscs r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf6fca914 │ │ │ │ - @ instruction: 0xf8d5ee9a │ │ │ │ + @ instruction: 0xf8d5edfa │ │ │ │ strtcc r5, [r8], #628 @ 0x274 │ │ │ │ @ instruction: 0xd1bd2d00 │ │ │ │ ldrbmi r9, [ip], -r9, lsl #28 │ │ │ │ and r9, r4, r5, lsl #26 │ │ │ │ strmi sp, [r5], #-15 │ │ │ │ @ instruction: 0x2c001a24 │ │ │ │ @ instruction: 0x4622dd1d │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xe4fae6 │ │ │ │ - ble 0xffddd474 │ │ │ │ + blx 0xe4fc26 │ │ │ │ + ble 0xffddd5b4 │ │ │ │ ldc2l 1, cr15, [sl], #400 @ 0x190 │ │ │ │ - blcs 0x22d488 │ │ │ │ + blcs 0x22d5c8 │ │ │ │ stmdals r5, {r0, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf9e2f127 │ │ │ │ ldc2l 1, cr15, [r2], #400 @ 0x190 │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ stc2l 0, cr15, [r6], {3} │ │ │ │ - stc2 6, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ + stc2l 6, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ stmdacs r0, {r0, r3, fp, ip, pc} │ │ │ │ mcrge 6, 1, pc, cr5, cr15, {7} @ │ │ │ │ @ instruction: 0xf8fef19b │ │ │ │ stmdals r5, {r0, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d0f127 │ │ │ │ - @ instruction: 0xf642a809 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ - @ instruction: 0xf7640111 │ │ │ │ - @ instruction: 0x4604f87f │ │ │ │ + vadd.i8 d26, d3, d9 │ │ │ │ + vbic.i32 d17, #9 @ 0x00000009 │ │ │ │ + @ instruction: 0xf7630111 │ │ │ │ + @ instruction: 0x4604ffdf │ │ │ │ ldc2l 1, cr15, [r8], {100} @ 0x64 │ │ │ │ - blle 0x1de4c0 │ │ │ │ + blle 0x1de600 │ │ │ │ strcs r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ strb r6, [r1, r3]! │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf164e7de │ │ │ │ ldrb pc, [r5, sp, asr #25]! @ │ │ │ │ - blx 0xfed4fb62 │ │ │ │ + blx 0xfed4fca2 │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfed1b4e0 │ │ │ │ + blx 0xfed1b620 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6a6f4 │ │ │ │ + bl 0xfec6a834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ adccs r0, lr, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1359000 │ │ │ │ svclt 0x0000fe51 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ - bvs 0xff150e50 │ │ │ │ - bcs 0xfe710030 │ │ │ │ - blmi 0xff03f780 │ │ │ │ + bvs 0xff150f90 │ │ │ │ + bcs 0xfe710170 │ │ │ │ + blmi 0xff03f8c0 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ tstls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stccs 0, cr9, [r0], {9} │ │ │ │ addsmi fp, r4, #24, 30 @ 0x60 │ │ │ │ strcs fp, [r1, #-3892] @ 0xfffff0cc │ │ │ │ @ instruction: 0xf0c02500 │ │ │ │ @ instruction: 0x46178191 │ │ │ │ @ instruction: 0xf19e4689 │ │ │ │ @ instruction: 0xf649fb29 │ │ │ │ vrsra.s64 d22, d24, #64 │ │ │ │ - b 0x14dc3c0 │ │ │ │ + b 0x14dc500 │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrcs 8, 0, r7, cr0, cr14, {0} │ │ │ │ @ instruction: 0x4628d052 │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ @@ -265320,48 +265402,48 @@ │ │ │ │ stmdavs ip!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ stmdbcs r0, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf384fab4 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ ldmdbeq fp, {r1, r3, fp, sp, pc}^ │ │ │ │ - blx 0x1cd15b0 │ │ │ │ + blx 0x1cd16f0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrtmi r8, [r2], -r9, asr #2 │ │ │ │ stmdage sl, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffad15c0 │ │ │ │ + blx 0xffad1700 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf7848141 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 70) @ │ │ │ │ strbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf1624620 │ │ │ │ stmdbcs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf4136813 │ │ │ │ - blmi 0xfe4273f4 │ │ │ │ + blmi 0xfe427534 │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blls 0x56d664 │ │ │ │ + blls 0x56d7a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r3, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs sl, #7434 @ 0x1d0a │ │ │ │ @ instruction: 0x4649463a │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r9, sl, sp, lr}^ │ │ │ │ stmib sp, {r2, r3, r9, sl, sp, lr}^ │ │ │ │ ldrls r6, [r0], -lr, lsl #12 │ │ │ │ - blx 0xc51634 │ │ │ │ + blx 0xc51774 │ │ │ │ ldrtmi fp, [r0], -r0, ror #2 │ │ │ │ mcr2 1, 4, pc, cr6, cr14, {4} @ │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, sp, r0, asr #32 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @@ -265369,74 +265451,74 @@ │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf5148094 │ │ │ │ strls r4, [fp], #-3953 @ 0xfffff08f │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c09308 │ │ │ │ - blls 0x333910 │ │ │ │ + blls 0x333a50 │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0569310 │ │ │ │ @ instruction: 0x4606f9db │ │ │ │ @ instruction: 0xf19e2000 │ │ │ │ @ instruction: 0xf1c8fe61 │ │ │ │ andls r0, r5, r0, lsl #20 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, r0, lsr #1 │ │ │ │ @ instruction: 0xf1272700 │ │ │ │ - bls 0x2918cc │ │ │ │ + bls 0x291a0c │ │ │ │ cmnpmi pc, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldmne r3, {r1, r8, sp, lr}^ │ │ │ │ orrvs r4, r3, r1, lsr r6 │ │ │ │ movweq lr, #31559 @ 0x7b47 │ │ │ │ bicvs r6, r3, r7, asr #2 │ │ │ │ @ instruction: 0xf9e4f055 │ │ │ │ @ instruction: 0xf44f9b08 │ │ │ │ @ instruction: 0xf6491280 │ │ │ │ vqdmulh.s d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sl, fp, sp}^ │ │ │ │ - bl 0x2766e4 │ │ │ │ + bl 0x276824 │ │ │ │ movwls r0, #17347 @ 0x43c3 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ streq lr, [sl], #-2561 @ 0xfffff5ff │ │ │ │ stmdale pc!, {r1, r5, r7, r9, lr} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ stccc 8, cr15, [r8], {91} @ 0x5b │ │ │ │ stmdaeq r3, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], {91} @ 0x5b │ │ │ │ ldrmi r4, [r8, #1059] @ 0x423 │ │ │ │ stmib sp, {r2, r3, r4, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [r6], #340 @ 0x154 │ │ │ │ teqle pc, r0, lsl #16 │ │ │ │ - bleq 0x34fdb4 │ │ │ │ + bleq 0x34fef4 │ │ │ │ mvnle r4, fp, lsr #11 │ │ │ │ stmdacs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1051714 │ │ │ │ + blx 0x1051854 │ │ │ │ ldrtmi fp, [r0], -r0, lsl #3 │ │ │ │ - blx 0xfee4f878 │ │ │ │ + blx 0xfee4f9b8 │ │ │ │ ldrvs pc, [r4, #1609]! @ 0x649 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strb r6, [lr, -ip, lsr #32] │ │ │ │ ldmdavs fp, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ andeq lr, r8, #166912 @ 0x28c00 │ │ │ │ rscle r2, r9, r0, lsl #20 │ │ │ │ bicle r1, r9, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0xf0564630 │ │ │ │ strcs pc, [r0], #-2723 @ 0xfffff55d │ │ │ │ strtmi r2, [r0], r8, lsl #14 │ │ │ │ vmla.i8 d25, d5, d9 │ │ │ │ - vmla.i d18, d0, d0[1] │ │ │ │ + vaddl.s8 , d16, d12 │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ @ instruction: 0xf8cdf89f │ │ │ │ tstcs r8, ip │ │ │ │ vabd.s8 d25, d5, d0 │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ strcc r0, [r1], #-46 @ 0xffffffd2 │ │ │ │ strcc r6, [r8, #-2155] @ 0xfffff795 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ cdp2 0, 10, cr15, cr12, cr11, {2} │ │ │ │ addsmi r9, ip, #8, 22 @ 0x2000 │ │ │ │ andcs sp, r1, fp, ror #3 │ │ │ │ @@ -265446,15 +265528,15 @@ │ │ │ │ @ instruction: 0xf640e7d2 │ │ │ │ movwls r7, #46079 @ 0xb3ff │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strcs sp, [r2], #-19 @ 0xffffffed │ │ │ │ @ instruction: 0xf8cd2303 │ │ │ │ movwls r9, #32816 @ 0x8030 │ │ │ │ @ instruction: 0xf19e970d │ │ │ │ - bl 0x491fb0 │ │ │ │ + bl 0x4920f0 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld1.32 {d22-d25}, [pc :64], r3 │ │ │ │ sbcsvs r4, r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #10073 @ 0x2759 │ │ │ │ movwls r2, #33793 @ 0x8401 │ │ │ │ @@ -265472,86 +265554,86 @@ │ │ │ │ @ instruction: 0xf9ccf7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -sl, lsl #2 │ │ │ │ vmax.s8 d20, d5, d11 │ │ │ │ - vshr.s64 q9, q0, #64 │ │ │ │ + vmov.i32 d20, #8 @ 0x00000008 │ │ │ │ andslt r0, r3, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [r8], #-320 @ 0xfffffec0 │ │ │ │ - blx 0x3cfeac │ │ │ │ + blx 0x3cffec │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ - addsne pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + rsccs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1a26800 │ │ │ │ andcs pc, r1, r1, lsr #16 │ │ │ │ - blx 0xff84fe12 │ │ │ │ + blx 0xff84ff52 │ │ │ │ vmla.i8 d25, d5, d9 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ andcs pc, r1, sp, lsl r8 @ │ │ │ │ - blx 0xff5cfe26 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff5cff66 │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ andls r4, r0, r7, asr r2 │ │ │ │ stc2 1, cr15, [r2], #212 @ 0xd4 │ │ │ │ movwcs r4, #1537 @ 0x601 │ │ │ │ vshl.s8 d25, d0, d5 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf04c002e │ │ │ │ andcs pc, r1, r7, lsl #16 │ │ │ │ - blx 0xff04fe52 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff04ff92 │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccs pc, ip, r5, asr #4 │ │ │ │ + rscscc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf16c425a │ │ │ │ svclt 0x0000ff73 │ │ │ │ - eorseq lr, r3, r0, ror r2 │ │ │ │ - eorseq lr, r3, r4, lsl #5 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, ip, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ andcs r4, r0, #23068672 @ 0x1600000 │ │ │ │ andls r9, sl, r8, lsl fp │ │ │ │ movwls r4, #22104 @ 0x5658 │ │ │ │ - blmi 0xfea77cf0 │ │ │ │ + blmi 0xfea77e30 │ │ │ │ ldmdavs fp, {r0, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ - blge 0x4144e0 │ │ │ │ + blge 0x414620 │ │ │ │ teqcs r4, #134217728 @ 0x8000000 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcs r9, #780 @ 0x30c │ │ │ │ - blx 0x1b4f8f8 │ │ │ │ + blx 0x1b4fa38 │ │ │ │ @ instruction: 0xf89bb190 │ │ │ │ - blcs 0x20df8f8 │ │ │ │ + blcs 0x20dfa38 │ │ │ │ vqadd.s8 d29, d5, d10 │ │ │ │ - vrshr.s64 q9, q12, #64 │ │ │ │ + vmlal.s q10, d0, d0[0] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe6fd940 │ │ │ │ + blmi 0xfe6fda80 │ │ │ │ andpl pc, r6, #64, 4 │ │ │ │ - blx 0x16cfa46 │ │ │ │ + blx 0x16cfb86 │ │ │ │ vadd.i8 d25, d5, d12 │ │ │ │ - vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ - bls 0x393dec │ │ │ │ + vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ + bls 0x393f2c │ │ │ │ mcrr2 0, 4, pc, ip, cr11 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0x1bcfef6 │ │ │ │ + blx 0x1bd0036 │ │ │ │ mulcc r1, fp, r8 │ │ │ │ mvnle r2, r5, asr #22 │ │ │ │ mulcc r2, fp, r8 │ │ │ │ bicsle r2, ip, ip, asr #22 │ │ │ │ mulcc r3, fp, r8 │ │ │ │ bicsle r2, r8, r6, asr #22 │ │ │ │ mulcc r4, fp, r8 │ │ │ │ @@ -265559,34 +265641,34 @@ │ │ │ │ mulcc r5, fp, r8 │ │ │ │ bicsle r2, r0, r1, lsl #22 │ │ │ │ mulcc r6, fp, r8 │ │ │ │ bicle r2, ip, r1, lsl #22 │ │ │ │ @ instruction: 0x3012f8bb │ │ │ │ andle r2, pc, r8, lsr #22 │ │ │ │ stmdage ip, {r7, r8, r9, fp, lr} │ │ │ │ - rscscs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + submi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf04b520b │ │ │ │ bfc pc, (invalid: 22:7) @ │ │ │ │ strhtcc pc, [r8], -fp @ │ │ │ │ mvnle r2, r4, lsr fp │ │ │ │ strhtcc pc, [sl], -fp @ │ │ │ │ mvnle r2, r0, lsr #22 │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r1!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwls sl, #2828 @ 0xb0c │ │ │ │ - blls 0x2dcdac │ │ │ │ + blls 0x2dceec │ │ │ │ strhtcs pc, [ip], -fp @ │ │ │ │ @ instruction: 0xf8db4629 │ │ │ │ cmpeq r2, ip, lsl r0 │ │ │ │ - blx 0x204f9c4 │ │ │ │ + blx 0x204fb04 │ │ │ │ andls r4, r9, r4, lsl #12 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ rsbpl pc, r8, r6, lsr #17 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0036735 │ │ │ │ @ instruction: 0xf886fa0f │ │ │ │ @ instruction: 0xf8bb8058 │ │ │ │ @@ -265596,15 +265678,15 @@ │ │ │ │ vmov.i32 , #24832 @ 0x00006100 │ │ │ │ vst1.16 {d20-d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0x46a87eff │ │ │ │ @ instruction: 0xf04f46a9 │ │ │ │ @ instruction: 0x469237ff │ │ │ │ ands pc, r8, sp, asr #17 │ │ │ │ - blcs 0x20ba40 │ │ │ │ + blcs 0x20bb80 │ │ │ │ addhi pc, pc, r0 │ │ │ │ svclt 0x00014553 │ │ │ │ @ instruction: 0xf00369a3 │ │ │ │ @ instruction: 0xf8860301 │ │ │ │ @ instruction: 0xf8bb3058 │ │ │ │ strcc ip, [r1, #-44] @ 0xffffffd4 │ │ │ │ strmi r3, [ip, #1056]! @ 0x420 │ │ │ │ @@ -265618,40 +265700,40 @@ │ │ │ │ ldrmi r9, [r3], #-2310 @ 0xfffff6fa │ │ │ │ @ instruction: 0xf8bb3b01 │ │ │ │ andmi ip, sl, ip, lsr #32 │ │ │ │ svclt 0x00284297 │ │ │ │ ldrmi r4, [r9, #1559] @ 0x617 │ │ │ │ @ instruction: 0x4699bf38 │ │ │ │ stccc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ - b 0x132510c │ │ │ │ + b 0x132524c │ │ │ │ stclle 8, cr0, [r0], #12 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ strcs fp, [r1, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0xfee07abc │ │ │ │ + blx 0xfee07bfc │ │ │ │ msrcc CPSR_, #201326594 @ 0xc000002 │ │ │ │ - blx 0xfedbfea4 │ │ │ │ - blcs 0x150888 │ │ │ │ + blx 0xfedbffe4 │ │ │ │ + blcs 0x1509c8 │ │ │ │ adchi pc, sp, #0 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ streq pc, [r1, #-451]! @ 0xfffffe3d │ │ │ │ - blx 0x1a2714 │ │ │ │ - blx 0x9d0ea8 │ │ │ │ + blx 0x1a2854 │ │ │ │ + blx 0x9d0fe8 │ │ │ │ tstpmi sp, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ - blcs 0x13a6b0 │ │ │ │ + blcs 0x13a7f0 │ │ │ │ @ instruction: 0xf8bbd06d │ │ │ │ - blcs 0x19fae4 │ │ │ │ - bl 0xfeb87c38 │ │ │ │ + blcs 0x19fc24 │ │ │ │ + bl 0xfeb87d78 │ │ │ │ stmdals sl, {r0, r1, r2, sl} │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ movwvc pc, #50762 @ 0xc64a @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bl 0x2edb2c │ │ │ │ + bl 0x2edc6c │ │ │ │ stccs 8, cr0, [r0, #-12] │ │ │ │ subshi pc, sl, #64 @ 0x40 │ │ │ │ @ instruction: 0x1010f8bb │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, sl, ip, sp} │ │ │ │ @@ -265661,73 +265743,73 @@ │ │ │ │ strbmi r9, [r0], -r0, lsl #4 │ │ │ │ strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [r0], #-12 │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf164d17c │ │ │ │ vmul.i8 d31, d21, d21 │ │ │ │ - vrsra.s64 d19, d24, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x5ec3d4 │ │ │ │ - blx 0xfe24fc50 │ │ │ │ - blls 0x28d708 │ │ │ │ + blmi 0x5ec514 │ │ │ │ + blx 0xfe24fd90 │ │ │ │ + blls 0x28d848 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldmdavs r9, {r1, r2, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbvs r2!, {r2, r3, r4, r7, r9, pc} │ │ │ │ stmdavs r0!, {r2, r3, r8, r9, fp, sp, pc}^ │ │ │ │ - blls 0x2f8740 │ │ │ │ + blls 0x2f8880 │ │ │ │ @ instruction: 0xf9b8f002 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adchi pc, r0, #0 │ │ │ │ strmi r6, [r2], #-2338 @ 0xfffff6de │ │ │ │ stceq 8, cr15, [r1], {18} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ - bls 0x274534 │ │ │ │ + bls 0x274674 │ │ │ │ @ instruction: 0xf1266013 │ │ │ │ @ instruction: 0xf8bbfe73 │ │ │ │ ldrb ip, [r8, -ip, lsr #32] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - mlaseq r3, r8, r2, lr │ │ │ │ + eorseq lr, r3, r0, ror #7 │ │ │ │ strbmi r9, [sl], -sl, lsl #16 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ ldrtmi pc, [r8], pc, asr #25 @ │ │ │ │ @ instruction: 0x3010f8bb │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ - blcs 0x19ab18 │ │ │ │ + blcs 0x19ac58 │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf80ef19e │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - ldc 2, cr8, [pc, #160] @ 0x113c38 │ │ │ │ + ldc 2, cr8, [pc, #160] @ 0x113d78 │ │ │ │ @ instruction: 0x46407bb7 │ │ │ │ ldmcc pc!, {r0, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - beq 0x34e7b8 │ │ │ │ + beq 0x34e8f8 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 6, cr4, [sp, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0037b02 │ │ │ │ mcrrne 12, 0, pc, r3, cr15 @ │ │ │ │ ldrbmi sp, [r4, #-159] @ 0xffffff61 │ │ │ │ rsbhi pc, r9, #0 │ │ │ │ rsbmi r4, fp, #128, 8 @ 0x80000000 │ │ │ │ streq lr, [r3, #-2568] @ 0xfffff5f8 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0x113bd0 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0x113d10 @ │ │ │ │ ldmvc pc!, {r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ strmi r4, [r0], #1068 @ 0x42c │ │ │ │ vhsub.u32 d20, d31, d24 │ │ │ │ vshl.u32 d16, d11, d15 │ │ │ │ andle r0, r2, fp, lsl #16 │ │ │ │ @ instruction: 0xf0041a29 │ │ │ │ strbmi pc, [r4, #-2271] @ 0xfffff721 @ │ │ │ │ - bl 0xfeb47c00 │ │ │ │ + bl 0xfeb47d40 │ │ │ │ strtmi r0, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8d8f004 │ │ │ │ movwls r1, #23531 @ 0x5beb │ │ │ │ mulcc r7, fp, r8 │ │ │ │ @ instruction: 0xf0002b41 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r4, r5, r7, r8, pc} │ │ │ │ mvnsvc pc, #9437184 @ 0x900000 │ │ │ │ @@ -265756,41 +265838,41 @@ │ │ │ │ stmdbvs r7!, {r0, r1, r5, r7, r8, fp, sp, lr} │ │ │ │ vmlal.u8 q11, d19, d22 │ │ │ │ ldreq r0, [r9, r0, lsl #17] │ │ │ │ @ instruction: 0xf0039a05 │ │ │ │ svclt 0x00480301 │ │ │ │ stmdaeq r2, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x9014f8d4 │ │ │ │ - b 0x1324cdc │ │ │ │ + b 0x1324e1c │ │ │ │ svccs 0x00000883 │ │ │ │ ldrtmi sp, [r7], #-370 @ 0xfffffe8e │ │ │ │ @ instruction: 0xf00844b1 │ │ │ │ - strbmi r0, [pc, #-2818] @ 0x113192 │ │ │ │ + strbmi r0, [pc, #-2818] @ 0x1132d2 │ │ │ │ @ instruction: 0xf018d343 │ │ │ │ andle r0, fp, r4, lsl #30 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ @ instruction: 0xf8da42b3 │ │ │ │ svclt 0x0088300c │ │ │ │ andvs pc, r8, sl, asr #17 │ │ │ │ andle r4, r1, #-1342177269 @ 0xb000000b │ │ │ │ andvc pc, ip, sl, asr #17 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2c81f0 │ │ │ │ + blls 0x2c8330 │ │ │ │ strtcc r3, [r0], #-1281 @ 0xfffffaff │ │ │ │ strhtgt pc, [ip], -r3 @ │ │ │ │ stclle 5, cr4, [sl], {172} @ 0xac │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8dd4656 │ │ │ │ ldmdblt fp, {r3, r4, ip, sp, pc} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ movwcc lr, #18886 @ 0x49c6 │ │ │ │ @ instruction: 0xf9a2f050 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf00380b2 │ │ │ │ - blls 0x311f50 │ │ │ │ + blls 0x312090 │ │ │ │ @ instruction: 0xf19a6898 │ │ │ │ stmdals r9, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [r8, #152]! @ 0x98 │ │ │ │ ldmdavs sl, {r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, r5, r0, asr #32 │ │ │ │ @@ -265818,146 +265900,146 @@ │ │ │ │ @ instruction: 0x3014f8da │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ adcsmi r6, fp, #16 │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ @ instruction: 0xe7a47014 │ │ │ │ vmul.i q11, q3, d3[4] │ │ │ │ stmdals r8, {r0, r1, r3, r8} │ │ │ │ - bne 0x17fa598 │ │ │ │ + bne 0x17fa6d8 │ │ │ │ ldrtmi r9, [r9], #-512 @ 0xfffffe00 │ │ │ │ strbmi r9, [r2], -r1, lsl #6 │ │ │ │ eorsmi r2, r0, r2, lsl r3 │ │ │ │ @ instruction: 0xf8c8f002 │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xe6b4af7c │ │ │ │ movwls r4, #46648 @ 0xb638 │ │ │ │ - stc2l 7, cr15, [r4], {99} @ 0x63 │ │ │ │ + stc2 7, cr15, [r4], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf0109b0b │ │ │ │ svclt 0x00080f07 │ │ │ │ orrpl pc, r0, #683671552 @ 0x28c00000 │ │ │ │ streq sp, [r2, r2, asr #1] │ │ │ │ msrhi CPSR_fx, r0, asr #2 │ │ │ │ adcsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ movwls r2, #45312 @ 0xb100 │ │ │ │ - blne 0xff7ade00 │ │ │ │ + blne 0xff7adf40 │ │ │ │ @ instruction: 0xf1904438 │ │ │ │ - bls 0x34ec88 │ │ │ │ + bls 0x34edc8 │ │ │ │ @ instruction: 0xf6099b0b │ │ │ │ @ instruction: 0x401171ff │ │ │ │ ldmible r3!, {r0, r3, r4, r7, r9, lr} │ │ │ │ - blvc 0xb0f454 │ │ │ │ + blvc 0xb0f594 │ │ │ │ ldrmi r1, [r8], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ - blvc 0x1cf41c │ │ │ │ + blvc 0x1cf55c │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ strdcc pc, [r1], -r5 │ │ │ │ @ instruction: 0xf164d1a4 │ │ │ │ vtst.8 d31, d5, d27 │ │ │ │ - vsubw.s8 , q8, d20 │ │ │ │ + vqdmlal.s q10, d16, d0[7] │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage ip, {r1, fp, sp, lr} │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ - blmi 0x7d89d0 │ │ │ │ + blmi 0x7d8b10 │ │ │ │ @ instruction: 0xf90af04b │ │ │ │ - blmi 0x78d414 │ │ │ │ + blmi 0x78d554 │ │ │ │ vadd.i8 d26, d5, d12 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d20, d12, #64 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c6f04b │ │ │ │ @ instruction: 0xf8dae56e │ │ │ │ @ instruction: 0xf8ca300c │ │ │ │ addsmi r6, pc, #8 │ │ │ │ svcge 0x0034f63f │ │ │ │ @ instruction: 0xf8bbe785 │ │ │ │ eorcs r5, r8, #48 @ 0x30 │ │ │ │ @ instruction: 0xf8db2400 │ │ │ │ - blls 0x2d3ed8 │ │ │ │ + blls 0x2d4018 │ │ │ │ strls r4, [r0], #-1569 @ 0xfffff9df │ │ │ │ vqdmulh.s d15, d2, d5 │ │ │ │ @ instruction: 0xf828f002 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stccs 0, cr13, [r0, #-484] @ 0xfffffe1c │ │ │ │ @ instruction: 0x4621d077 │ │ │ │ and r4, fp, r4, lsl #12 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr #5 │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ strtcc r3, [r8], #-257 @ 0xfffffeff │ │ │ │ rsble r4, r8, sp, lsl #5 │ │ │ │ - blcs 0x1ae01c │ │ │ │ + blcs 0x1ae15c │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1dcb3a │ │ │ │ + blx 0x1dcc7a │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1264638 │ │ │ │ pkhtbmi pc, r1, pc, asr #25 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs sl!, {r0, r2, r3, r4, r5, r7, pc} │ │ │ │ strls r9, [r0, -r7, lsl #22] │ │ │ │ movwls r2, #5888 @ 0x1700 │ │ │ │ smladxls r2, fp, r6, r4 │ │ │ │ @ instruction: 0xff82f001 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbvs r5!, {r0, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf1264628 │ │ │ │ strmi pc, [r0], fp, asr #25 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x2f4178 │ │ │ │ + blls 0x2f42b8 │ │ │ │ stmib sp, {r1, r5, r8, fp, sp, lr}^ │ │ │ │ ldrtmi r5, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0019702 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, r0, r0 │ │ │ │ @ instruction: 0xf000092d │ │ │ │ ssatmi r8, #29, sp, lsl #1 │ │ │ │ cdpvs 6, 15, cr15, cr14, cr15, {2} │ │ │ │ streq lr, [ip], #-2824 @ 0xfffff4f8 │ │ │ │ - blcc 0x176688 │ │ │ │ + blcc 0x1767c8 │ │ │ │ ldrbmi fp, [r3, #-667]! @ 0xfffffd65 │ │ │ │ - blvc 0xa09f14 │ │ │ │ + blvc 0xa0a054 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsble r2, pc, r2, lsl #22 │ │ │ │ adcmi r3, pc, #1, 26 @ 0x40 │ │ │ │ vstrcs d13, [r0, #-164] @ 0xffffff5c │ │ │ │ addhi pc, r8, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1264640 │ │ │ │ @ instruction: 0x4604fd31 │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ - msrcs SPSR_fc, #69206016 @ 0x4200000 │ │ │ │ + @ instruction: 0x33a9f642 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldc2 1, cr15, [sl], {113} @ 0x71 │ │ │ │ @ instruction: 0xf1262014 │ │ │ │ @ instruction: 0xf642fc19 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #2304 @ 0x00000900 │ │ │ │ andvs r0, r3, r1, lsl r3 │ │ │ │ mvnspl pc, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andls pc, ip, r0, asr #17 │ │ │ │ strpl lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ tstvs r2, sl, lsl r8 │ │ │ │ @ instruction: 0x46306018 │ │ │ │ ldc2l 1, cr15, [r2], #-152 @ 0xffffff68 │ │ │ │ - bl 0x34da64 │ │ │ │ - blgt 0x4d8b80 │ │ │ │ + bl 0x34dba4 │ │ │ │ + blgt 0x4d8cc0 │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r1, #784]! @ 0x310 │ │ │ │ - b 0x32492c │ │ │ │ + b 0x324a6c │ │ │ │ ldrb r0, [fp, #2051]! @ 0x803 │ │ │ │ strhtcc pc, [r8], #-134 @ 0xffffff7a @ │ │ │ │ - blx 0x1dbfbe │ │ │ │ + blx 0x1dc0fe │ │ │ │ @ instruction: 0xf126f000 │ │ │ │ ldrbtvs pc, [r0], pc, ror #23 @ │ │ │ │ strhtgt pc, [ip], -fp @ │ │ │ │ svceq 0x0000f1bc │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #9216 @ 0x2400 │ │ │ │ and r9, fp, r5, lsl #24 │ │ │ │ @@ -265970,74 +266052,74 @@ │ │ │ │ stmdbcs r1, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldmvs r9, {r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r3, [r1], #-12 │ │ │ │ stcne 8, cr15, [ip], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8406899 │ │ │ │ ldmdbvs r9, {r3, sl, fp, ip}^ │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blx 0xfef4df8c │ │ │ │ + blx 0xfef4e0cc │ │ │ │ stmdbeq sp!, {r3, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ vqrshl.s8 q15, q4, q2 │ │ │ │ ldrb r0, [r9, #-802]! @ 0xfffffcde │ │ │ │ strcc r6, [r1, -r3, ror #16] │ │ │ │ adcmi r9, pc, #20480 @ 0x5000 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ - b 0x150aa24 │ │ │ │ + b 0x150ab64 │ │ │ │ ldrb r1, [r7, -r7, lsl #24]! │ │ │ │ stmdage ip, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ - rsbscc pc, r4, #1342177284 @ 0x50000004 │ │ │ │ + adcsmi pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vst1.8 {d25-d28}, [pc], r0 │ │ │ │ @ instruction: 0xf04a72f1 │ │ │ │ ldrbt pc, [r9], #-4049 @ 0xfffff02f @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1264648 │ │ │ │ strbmi pc, [r0], -sp, lsl #24 @ │ │ │ │ stc2 1, cr15, [sl], {38} @ 0x26 │ │ │ │ @ instruction: 0xf1264630 │ │ │ │ ldrb pc, [r4], -r7, lsl #24 @ │ │ │ │ strbtmi r4, [r1], r5, asr #12 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrmi lr, [sl], r8, lsr #10 │ │ │ │ - eorscc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + addmi pc, r4, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x57885c │ │ │ │ + blmi 0x57899c │ │ │ │ vadd.i8 d26, d0, d12 │ │ │ │ @ instruction: 0xf04a523e │ │ │ │ ldrbmi pc, [r0], -pc, lsr #31 @ │ │ │ │ - blx 0xffcd0506 │ │ │ │ + blx 0xffcd0646 │ │ │ │ vqshl.s8 q15, q2, │ │ │ │ - vsubl.s8 , d0, d16 │ │ │ │ + vmlal.s q10, d0, d0[6] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d0 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x2fe0b4 │ │ │ │ + blmi 0x2fe1f4 │ │ │ │ eorspl pc, r4, #64, 4 │ │ │ │ @ instruction: 0xff9cf04a │ │ │ │ - beq 0x1501cc │ │ │ │ + beq 0x15030c │ │ │ │ @ instruction: 0xf1a1e7e9 │ │ │ │ @ instruction: 0x4605fdd1 │ │ │ │ svclt 0x0000e5ae │ │ │ │ - eorseq lr, r3, r8, lsr #5 │ │ │ │ - mlaseq r3, r8, r2, lr │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r0, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6b2ac │ │ │ │ + bl 0xfec6b3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b30 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ - b 0xc5070c │ │ │ │ + b 0xc5084c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf87af19c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r9, [r6], -r3, lsl #2 │ │ │ │ @@ -266058,15 +266140,15 @@ │ │ │ │ @ instruction: 0xf854f19c │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ - blls 0x2888ac │ │ │ │ + blls 0x2889ec │ │ │ │ andne pc, r1, #64, 4 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ @ instruction: 0xd1d24293 │ │ │ │ strhtcc pc, [r2], -sp @ │ │ │ │ bicle r2, lr, r8, lsr #22 │ │ │ │ teqcs r4, #57344 @ 0xe000 │ │ │ │ @@ -266081,15 +266163,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ rscslt r4, r1, r1, asr #23 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb505d0 │ │ │ │ + beq 0xb50710 │ │ │ │ ldmdavs fp, {r0, r4, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1900800 │ │ │ │ addcs lr, r4, #188, 18 @ 0x2f0000 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ ldmib r6!, {r4, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -266104,109 +266186,109 @@ │ │ │ │ @ instruction: 0xf7ff39ff │ │ │ │ vqdmulh.s , , │ │ │ │ vrsra.s64 d16, d24, #64 │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf19d3400 │ │ │ │ - ldc 12, cr15, [pc, #876] @ 0x114564 │ │ │ │ + ldc 12, cr15, [pc, #876] @ 0x1146a4 │ │ │ │ @ instruction: 0xf5b07ba5 │ │ │ │ @ instruction: 0xf8955f80 │ │ │ │ svclt 0x00383058 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi r1, [r7], -r1, lsr #16 │ │ │ │ svclt 0x00144543 │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ @ instruction: 0x23224640 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blvc 0x1cf854 │ │ │ │ + blvc 0x1cf994 │ │ │ │ @ instruction: 0xf8daf003 │ │ │ │ strbmi r4, [r8, #-1667] @ 0xfffff97d │ │ │ │ ldrbthi pc, [r9], #-0 @ │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {95} @ 0x5f │ │ │ │ cdp2 0, 4, cr15, cr4, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ strmi pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ - blx 0xfeed06e0 │ │ │ │ + blx 0xfeed0820 │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fd13 │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb65a74 │ │ │ │ + bvs 0xb65bb4 │ │ │ │ tstls r0, r2, lsr #12 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ stc2 7, cr15, [r6, #-1016] @ 0xfffffc08 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ strtmi r6, [r2], -r9, lsr #20 │ │ │ │ @ instruction: 0xf8d69100 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fcf9 │ │ │ │ @ instruction: 0xf8c64620 │ │ │ │ strbvs r3, [fp, #1036]! @ 0x40c │ │ │ │ - blx 0xff650738 │ │ │ │ + blx 0xff650878 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da8405 │ │ │ │ strls r7, [r5, -r0] │ │ │ │ suble r2, r4, r0, lsl #30 │ │ │ │ @ instruction: 0x46412234 │ │ │ │ @ instruction: 0xf190a85e │ │ │ │ @ instruction: 0x4638e934 │ │ │ │ stmdahi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ eorhi pc, ip, sp, asr #17 │ │ │ │ - blx 0xfe6d03f2 │ │ │ │ + blx 0xfe6d0532 │ │ │ │ @ instruction: 0xf19c4641 │ │ │ │ cdpne 8, 0, cr15, cr7, cr9, {4} │ │ │ │ bicshi pc, r6, #192, 4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf19c4631 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnshi pc, #192, 4 │ │ │ │ - bge 0x4ff068 │ │ │ │ + bge 0x4ff1a8 │ │ │ │ streq lr, [sp, -sp, asr #19] │ │ │ │ stmdals r5, {r2, r3, r8, fp, sp, pc} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff960c │ │ │ │ - bls 0x692e60 │ │ │ │ + bls 0x692fa0 │ │ │ │ addsmi r6, sl, #2801664 @ 0x2ac000 │ │ │ │ stmdbls pc, {r0, r2, r8, fp, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf1b11ac9 │ │ │ │ svclt 0x00387f80 │ │ │ │ vrhadd.s8 d22, d21, d26 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ - blx 0x350964 │ │ │ │ + blx 0x350aa4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vcge.s8 q12, , q14 │ │ │ │ - vaddw.s8 q10, q0, d8 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdals r5, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf9fef190 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stcvs 3, cr8, [r8, #-456]! @ 0xfffffe38 │ │ │ │ - cdp2 7, 3, cr15, cr4, cr3, {4} │ │ │ │ + ldc2 7, cr15, [r4, #524] @ 0x20c │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_x, #0 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ @ instruction: 0xf04fa85e │ │ │ │ @ instruction: 0xf1900800 │ │ │ │ @ instruction: 0xf04fe8e6 │ │ │ │ andls r3, lr, #-268435441 @ 0xf000000f │ │ │ │ ldmdavs r8!, {r1, r2, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ andls sl, ip, r0, lsr sl │ │ │ │ ldmvs ip!, {r2, r3, r8, fp, sp, pc} │ │ │ │ - andsmi pc, ip, r5, asr #4 │ │ │ │ + rsbpl pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff940d │ │ │ │ ldmib sp, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424030 │ │ │ │ ldrdgt pc, [ip], -r7 │ │ │ │ cdpvs 6, 11, cr15, cr4, cr9, {2} │ │ │ │ @@ -266234,77 +266316,77 @@ │ │ │ │ strdvs r6, [fp], -sl │ │ │ │ cmppmi r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andsvs r4, sl, r2, lsl #8 │ │ │ │ teqeq r4, sp @ │ │ │ │ svcge 0x00302205 │ │ │ │ @ instruction: 0xf0021a09 │ │ │ │ - blls 0x293984 │ │ │ │ + blls 0x293ac4 │ │ │ │ @ instruction: 0xf8d6626c │ │ │ │ @ instruction: 0xf8d6b40c │ │ │ │ @ instruction: 0xf8d68418 │ │ │ │ - blcs 0x139480 │ │ │ │ + blcs 0x1395c0 │ │ │ │ rschi pc, lr, #0 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x11791cc │ │ │ │ + bcs 0x117930c │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf00060e3 │ │ │ │ - blge 0x4f5090 │ │ │ │ - blmi 0x7b9054 │ │ │ │ + blge 0x4f51d0 │ │ │ │ + blmi 0x7b9194 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r0, {r3, r9, ip, pc}^ │ │ │ │ - stc2l 7, cr15, [r6], {131} @ 0x83 │ │ │ │ + stc2 7, cr15, [r6], #-524 @ 0xfffffdf4 │ │ │ │ stmdacs r0, {r2, ip, pc} │ │ │ │ rsbshi pc, r6, #0 │ │ │ │ ldc2 1, cr15, [ip, #-576]! @ 0xfffffdc0 │ │ │ │ @ instruction: 0xf0231d03 │ │ │ │ mcrrne 3, 0, r0, r2, cr3 │ │ │ │ movweq lr, #15275 @ 0x3bab │ │ │ │ ldrmi r9, [sl], r4, lsl #18 │ │ │ │ @ instruction: 0xf02a4618 │ │ │ │ movwls r0, #31503 @ 0x7b0f │ │ │ │ - bleq 0x550b14 │ │ │ │ - blx 0xc50472 │ │ │ │ + bleq 0x550c54 │ │ │ │ + blx 0xc505b2 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ ldc2 0, cr15, [sl, #332] @ 0x14c │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ eorcs pc, r6, #35840 @ 0x8c00 │ │ │ │ cmplt pc, r4, lsr #6 │ │ │ │ and r1, r9, sl, lsl sp │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq fp, pc, r8, asr #20 │ │ │ │ + rsbseq fp, pc, r8, lsl #18 │ │ │ │ movweq lr, #35593 @ 0x8b09 │ │ │ │ streq pc, [r1], #-265 @ 0xfffffef7 │ │ │ │ andcs r3, r3, r3, lsl #6 │ │ │ │ andslt r4, r2, #318767104 @ 0x13000000 │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ orreq lr, r3, #175104 @ 0x2ac00 │ │ │ │ @ instruction: 0x63aa0092 │ │ │ │ andeq pc, pc, #35 @ 0x23 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ andcc r9, r4, #1610612736 @ 0x60000000 │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ - beq 0xfe20f0d4 │ │ │ │ - bl 0x3b8ce0 │ │ │ │ + beq 0xfe20f214 │ │ │ │ + bl 0x3b8e20 │ │ │ │ strtvs r0, [sl], #-1156 @ 0xfffffb7c │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf8c54621 │ │ │ │ cmnvs ip, #72 @ 0x48 │ │ │ │ @ instruction: 0xff00f020 │ │ │ │ movwcs fp, #12552 @ 0x3108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ stmiane r1!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb118fef7 │ │ │ │ - bls 0x172e6a8 │ │ │ │ + bls 0x172e7e8 │ │ │ │ andvs r4, r3, r3, lsl r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlattlt r8, fp, lr, pc @ │ │ │ │ andvs r2, r3, r4, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -266338,15 +266420,15 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r8, sp, lr, pc @ │ │ │ │ andvs r2, r3, r7, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_s, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_fiq, r3 │ │ │ │ - blcs 0x13b1c8 │ │ │ │ + blcs 0x13b308 │ │ │ │ subshi pc, r8, #0 │ │ │ │ andvs r6, r3, fp, asr r8 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fe95 │ │ │ │ andvs r2, r3, r8, lsl #6 │ │ │ │ @@ -266371,15 +266453,15 @@ │ │ │ │ tstplt r8, sp, ror #28 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_usr, r3 │ │ │ │ @ instruction: 0xf1989009 │ │ │ │ - blls 0x392fe4 │ │ │ │ + blls 0x393124 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ cdp2 0, 5, cr15, cr6, cr0, {1} │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -266394,15 +266476,15 @@ │ │ │ │ tstplt r8, pc, lsr lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ msrlt R8_usr, r5 │ │ │ │ @ instruction: 0xf1989009 │ │ │ │ - blls 0x392dc8 │ │ │ │ + blls 0x392f08 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ cdp2 0, 2, cr15, cr8, cr0, {1} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -266416,31 +266498,31 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, lsl lr @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ - bmi 0xfebc0bfc │ │ │ │ + bmi 0xfebc0d3c │ │ │ │ ldrbtmi r9, [sl], #-2312 @ 0xfffff6f8 │ │ │ │ movwls r6, #38930 @ 0x9812 │ │ │ │ @ instruction: 0xf7835888 │ │ │ │ - blls 0x3930b8 │ │ │ │ + blls 0x392f78 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror #2 │ │ │ │ ldc2l 0, cr15, [r4, #128]! @ 0x80 │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ stc2l 0, cr15, [sl, #128]! @ 0x80 │ │ │ │ andls fp, r9, r8, lsr #2 │ │ │ │ @ instruction: 0xf1992002 │ │ │ │ - blls 0x3933e8 │ │ │ │ + blls 0x393528 │ │ │ │ movwcs r6, #24 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ ldc2l 0, cr15, [ip, #128] @ 0x80 │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -266475,43 +266557,43 @@ │ │ │ │ ldc2 0, cr15, [ip, #128] @ 0x80 │ │ │ │ tstcs sl, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ ldc2 0, cr15, [r2, #128] @ 0x80 │ │ │ │ smlalbblt r4, r0, r3, r6 │ │ │ │ - bls 0x327588 │ │ │ │ + bls 0x3276c8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf78358d0 │ │ │ │ - @ instruction: 0xf8cbfa97 │ │ │ │ - blls 0x2d47d8 │ │ │ │ - bleq 0xfe350bec │ │ │ │ + @ instruction: 0xf8cbf9f7 │ │ │ │ + blls 0x2d4918 │ │ │ │ + bleq 0xfe350d2c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ strhlt r8, [r7, fp]! │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ ldc2l 0, cr15, [sl, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3dd3fc │ │ │ │ + bl 0x3dd53c │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ ldc2l 0, cr15, [r0, #-128]! @ 0xffffff80 │ │ │ │ ldmdavs fp!, {r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf10b6003 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r5, ror #26 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ tsteq r2, fp, lsl #22 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, asr sp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - blvs 0xfebaf5e4 │ │ │ │ + blvs 0xfebaf724 │ │ │ │ movweq pc, #33219 @ 0x81c3 @ │ │ │ │ addsmi r4, sl, #1526726656 @ 0x5b000000 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs r9, #2310 @ 0x906 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [sl, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @@ -266524,15 +266606,15 @@ │ │ │ │ ldc2 0, cr15, [sl, #-128]! @ 0xffffff80 │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf10b4620 │ │ │ │ @ instruction: 0xf0200b01 │ │ │ │ @ instruction: 0x3001fdbf │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r3, asr #11 │ │ │ │ - bl 0x1fb49c │ │ │ │ + bl 0x1fb5dc │ │ │ │ movwls r0, #17291 @ 0x438b │ │ │ │ movwcs r9, #2308 @ 0x904 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r4, #-128]! @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf1b96003 │ │ │ │ ldcle 15, cr0, [r7, #-0] │ │ │ │ @@ -266543,88 +266625,88 @@ │ │ │ │ ldc2 0, cr15, [r4, #-128] @ 0xffffff80 │ │ │ │ andvs fp, r4, r0, lsl #2 │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ @ instruction: 0xf0200801 │ │ │ │ mulcc r1, r9, sp │ │ │ │ strmi r3, [r4], #-1796 @ 0xfffff8fc │ │ │ │ mvnle r4, r8, asr #11 │ │ │ │ - beq 0xfe34f500 │ │ │ │ + beq 0xfe34f640 │ │ │ │ movwcs r4, #1617 @ 0x651 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r0, #-128] @ 0xffffff80 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ stmdals r5, {r0, r1, sp, lr} │ │ │ │ @ instruction: 0xf8c69b06 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ - bls 0x500d98 │ │ │ │ + bls 0x500ed8 │ │ │ │ eorvs r9, sl, r9, lsl fp │ │ │ │ @ instruction: 0xf12562ab │ │ │ │ andcs pc, r0, r3, lsr #31 │ │ │ │ - orrseq pc, sp, #805306372 @ 0x30000004 │ │ │ │ + bicsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ tstpeq r1, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r2, r0, asr #32 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bleq 0x5109e4 │ │ │ │ + bleq 0x510b24 │ │ │ │ @ instruction: 0x46202110 │ │ │ │ - bleq 0x550fec │ │ │ │ - blx 0xdd0a92 │ │ │ │ + bleq 0x55112c │ │ │ │ + blx 0xdd0bd2 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0014658 │ │ │ │ - blls 0x252c3c │ │ │ │ + blls 0x252d7c │ │ │ │ eorcs r9, r4, #469762048 @ 0x1c000000 │ │ │ │ ldr r2, [r4, #802] @ 0x322 │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r0], {32} │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ ldc2 0, cr15, [r6], #128 @ 0x80 │ │ │ │ - blls 0x300d9c │ │ │ │ + blls 0x300edc │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe72e0b90 │ │ │ │ - @ instruction: 0x007fb79e │ │ │ │ - ldrhteq fp, [pc], #-100 │ │ │ │ + rsbseq fp, pc, lr, asr r6 @ │ │ │ │ + rsbseq fp, pc, r4, ror r5 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ @ instruction: 0xf04f2322 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0028902 │ │ │ │ @ instruction: 0x4604fd15 │ │ │ │ suble r1, ip, r3, asr #24 │ │ │ │ - cdp2 7, 7, cr15, cr0, cr3, {4} │ │ │ │ + ldc2l 7, cr15, [r0, #524] @ 0x20c │ │ │ │ andcs r4, r5, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ - blx 0x20d09cc │ │ │ │ + blx 0x20d0b0c │ │ │ │ cmppmi ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strlt pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ ldrhi pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldrls pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ vqadd.s8 d22, d11, d12 │ │ │ │ vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf5042397 │ │ │ │ andsvs r5, ip, r0, lsl #9 │ │ │ │ - blcs 0x13b600 │ │ │ │ + blcs 0x13b740 │ │ │ │ ldcge 4, cr15, [r2, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf89dac6b │ │ │ │ movwcs r2, #331 @ 0x14b │ │ │ │ - bcs 0x11797a8 │ │ │ │ + bcs 0x11798e8 │ │ │ │ movwls fp, #40728 @ 0x9f18 │ │ │ │ movwcc lr, #6596 @ 0x19c4 │ │ │ │ @ instruction: 0xf47f60e3 │ │ │ │ @ instruction: 0xf02bad12 │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xf9b8f7fe │ │ │ │ strmi r2, [r3], r0, lsl #6 │ │ │ │ @@ -266643,90 +266725,90 @@ │ │ │ │ stc2l 0, cr15, [r6], {2} │ │ │ │ @ instruction: 0xf163e477 │ │ │ │ stmdavs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb r4, [fp, -r0, asr #4] │ │ │ │ str r9, [r6, #2825]! @ 0xb09 │ │ │ │ tstpeq r3, fp, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - blge 0x5130a4 │ │ │ │ + blge 0x5131e4 │ │ │ │ strbvs r4, [fp, r1, lsl #12]! │ │ │ │ strls r4, [lr, #-1560]! @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf988f7fe │ │ │ │ strbvs r9, [fp, -r8, lsr #22]! │ │ │ │ - blls 0xbe6488 │ │ │ │ - blge 0x4ee92c │ │ │ │ + blls 0xbe65c8 │ │ │ │ + blge 0x4eea6c │ │ │ │ ldrb r9, [r4], #777 @ 0x309 │ │ │ │ @ instruction: 0xf8d8f1a1 │ │ │ │ @ instruction: 0xf9f0f163 │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ eorsvs pc, lr, #64, 4 │ │ │ │ stmdavs r1, {r0, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x2d0bd2 │ │ │ │ + blx 0x2d0d12 │ │ │ │ @ instruction: 0xf04a980b │ │ │ │ strbmi pc, [r8], -r9, lsr #19 @ │ │ │ │ - blx 0xfeb51074 │ │ │ │ + blx 0xfeb511b4 │ │ │ │ adcmi pc, r4, #68157440 @ 0x4100000 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ strtpl pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ ldmdavs r4, {r0, r1, r2, sp} │ │ │ │ @ instruction: 0xf944f190 │ │ │ │ andls r4, r0, fp, lsr #12 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andvs pc, ip, #72351744 @ 0x4500000 │ │ │ │ + subsvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ cdp2 1, 13, cr15, cr6, cr0, {5} │ │ │ │ @ instruction: 0xf1704648 │ │ │ │ @ instruction: 0xf163fa91 │ │ │ │ vmla.i8 , , │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmdage fp, {r1, fp, sp, lr} │ │ │ │ andls r4, r0, #19456 @ 0x4c00 │ │ │ │ subvs pc, r5, #64, 4 │ │ │ │ - blx 0xfe5d0c30 │ │ │ │ - bls 0x27ab38 │ │ │ │ - teqpcc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe5d0d70 │ │ │ │ + bls 0x27ac78 │ │ │ │ + cmnpmi ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1650c42 │ │ │ │ + blx 0x1650d82 │ │ │ │ @ instruction: 0xf1704648 │ │ │ │ vpmin.s8 , , │ │ │ │ - vmla.i d19, d16, d0[3] │ │ │ │ - @ instruction: 0xf6fc002e │ │ │ │ - @ instruction: 0x4658f873 │ │ │ │ - blx 0x1bd10f0 │ │ │ │ - teqpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6fb002e │ │ │ │ + @ instruction: 0x4658ffd3 │ │ │ │ + blx 0x1bd1230 │ │ │ │ + orrcs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eormi pc, ip, r5, asr #4 │ │ │ │ + rsbspl pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf16b7236 │ │ │ │ svclt 0x0000fe21 │ │ │ │ - ldrhteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, r4, asr #5 │ │ │ │ + ldrshteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, ip, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6bd5c │ │ │ │ + bl 0xfec6be9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ - @ instruction: 0xf8b2f72d │ │ │ │ + @ instruction: 0xf812f72d │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - mcrrlt 7, 5, pc, r0, cr8 @ │ │ │ │ + bllt 0xfe952a10 │ │ │ │ stmdble ip!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6bd7c │ │ │ │ + bl 0xfec6bebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi lr, [r0, lr]! │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x69eb94 │ │ │ │ + blle 0x69ecd4 │ │ │ │ andcc r8, r3, #2752512 @ 0x2a0000 │ │ │ │ adcmi r4, r3, #19 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-526 @ 0xfffffdf2 │ │ │ │ stmdble fp, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -sl, lsr #16 │ │ │ │ svclt 0x008c2a03 │ │ │ │ @@ -266753,24 +266835,24 @@ │ │ │ │ tstcc r0, #12713984 @ 0xc20000 │ │ │ │ ldrmi r6, [r3], #-2258 @ 0xfffff72e │ │ │ │ mvnsle r4, #-1342177272 @ 0xb0000008 │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6be20 │ │ │ │ + bl 0xfec6bf60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ - blx 0x1750cb6 │ │ │ │ + blx 0x1750df6 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ andls r9, r1, r1, lsl #20 │ │ │ │ @ instruction: 0xf6fb4620 │ │ │ │ - stmdbls r1, {r1, r2, r3, r4, r7, r9, fp, sp, lr, pc} │ │ │ │ + stmdbls r1, {r1, r2, r3, r4, r5, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdahi fp, {sp} │ │ │ │ andlt r8, r2, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @@ -266786,31 +266868,31 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ strb pc, [ip, r3, lsr #20]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6beb4 │ │ │ │ + bl 0xfec6bff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff50f003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6bee4 │ │ │ │ + bl 0xfec6c024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468e0ff8 │ │ │ │ ldmdble r5, {r4, r8, fp, sp} │ │ │ │ stmdavs r1, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf101290f │ │ │ │ svclt 0x008c0303 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @@ -266826,44 +266908,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b2bd08 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ cmppmi fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ stmdale r3, {r1, r3, r7, r9, lr} │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ smlabble sp, sl, r2, r4 │ │ │ │ - bl 0xfec262d0 │ │ │ │ + bl 0xfec26410 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4670d8d1 │ │ │ │ @ instruction: 0xf6a2e7e5 │ │ │ │ @ instruction: 0xf5b10134 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd407 │ │ │ │ tstcs r0, r5, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrmi fp, [r1], -r8, lsl #26 │ │ │ │ - rsbsmi pc, ip, r5, asr #4 │ │ │ │ + sbcpl pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b4f04f │ │ │ │ svclt 0x0000e7ef │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6bf98 │ │ │ │ + bl 0xfec6c0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4dd5b0 │ │ │ │ + blcs 0x4dd6f0 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x176fc0 │ │ │ │ + bcs 0x177100 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64bbd08 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @@ -266876,15 +266958,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcmi pc, r4, r5, asr #4 │ │ │ │ + rscpl pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96ef04f │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -266903,119 +266985,119 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x4a36b8 │ │ │ │ + bcs 0x4a37f8 │ │ │ │ teqphi r6, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r8, r8, lsl #1 │ │ │ │ teqeq r4, r8, lsl #1 │ │ │ │ ldrhteq r0, [sl], sl │ │ │ │ ldrheq r0, [r4, -sl]! │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ @ instruction: 0xf8da00fa │ │ │ │ - ldrbeq r3, [pc, #-0] @ 0x114ea4 │ │ │ │ + ldrbeq r3, [pc, #-0] @ 0x114fe4 │ │ │ │ cmpphi r8, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64f3203 │ │ │ │ @ instruction: 0x401373fc │ │ │ │ andle r4, r5, #281018368 @ 0x10c00000 │ │ │ │ stmdaeq r3, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84499 │ │ │ │ ldmdale fp, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x90edec │ │ │ │ + blcs 0x90ef2c │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1b80820 │ │ │ │ stmible lr!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - bcs 0x1552814 │ │ │ │ - bcs 0xfe7119ec │ │ │ │ - blmi 0x1992800 │ │ │ │ - bleq 0x5919f4 │ │ │ │ + bcs 0x1552954 │ │ │ │ + bcs 0xfe711b2c │ │ │ │ + blpl 0xfe992940 │ │ │ │ + bleq 0x591b34 │ │ │ │ stmdbeq r0!, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ ldrmi r2, [r3], -r3, lsl #20 │ │ │ │ smlabbcs r0, ip, pc, fp @ │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf041bf88 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0xf8b9d1d6 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ stmdacc r4, {r6, lr} │ │ │ │ ldmle lr!, {r0, r3, r4, fp, sp} │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andseq r4, r1, r5, lsr #29 │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - andseq r4, r1, r5, lsr #29 │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - andseq r5, r1, fp, ror #1 │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - mulseq r1, fp, lr │ │ │ │ - andseq r4, r1, r5, lsr #29 │ │ │ │ + andseq r4, r1, r5, ror #31 │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + andseq r4, r1, r5, ror #31 │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + andseq r5, r1, fp, lsr #4 │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + @ instruction: 0x00114fdb │ │ │ │ + andseq r4, r1, r5, ror #31 │ │ │ │ ldmible r6, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmible r2, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmdbcs r0, {r0, r1, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12299 @ 0x300b │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ ldrmi sp, [r0], #2434 @ 0x982 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af7f │ │ │ │ addsmi r3, pc, #0 │ │ │ │ - blcs 0x204c6c │ │ │ │ + blcs 0x204dac │ │ │ │ svcge 0x0078f67f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x15c900 │ │ │ │ + bcs 0x15ca40 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f881 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af64 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x005ff67f │ │ │ │ - bcs 0x1552934 │ │ │ │ - bcs 0xfe711b0c │ │ │ │ + bcs 0x1552a74 │ │ │ │ + bcs 0xfe711c4c │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb8d058 │ │ │ │ + blx 0xb8d198 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13597 @ 0x351d │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x0048f4bf │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -267027,15 +267109,15 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8af37 │ │ │ │ stmdbcs pc, {r1, ip} @ │ │ │ │ @ instruction: 0xf8dad9dd │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f841 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af24 │ │ │ │ svccs 0x0003071c │ │ │ │ svcge 0x001ff67f │ │ │ │ @@ -267056,47 +267138,47 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ @ instruction: 0xf8b8aefd │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e1 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vqrshl.s8 , , │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04f002e │ │ │ │ @ instruction: 0xf8b8f807 │ │ │ │ ldrb r3, [r4, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ - bcs 0x24ebd8 │ │ │ │ + bcs 0x24ed18 │ │ │ │ @ instruction: 0xf109d93b │ │ │ │ and r0, lr, r4, lsl #14 │ │ │ │ ldrdeq pc, [r0], -sl │ │ │ │ strtle r0, [r2], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfe9e5b58 │ │ │ │ + bl 0xfe9e5c98 │ │ │ │ ldmdble r7, {r1, r8, r9} │ │ │ │ - blcs 0x226170 │ │ │ │ + blcs 0x2262b0 │ │ │ │ ldmdahi r9!, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x0028428b │ │ │ │ stmdble pc, {r0, r1, r8, fp, sp} @ │ │ │ │ vld2.16 {d8-d9}, [r2 :256], sl │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ ldrbmi sp, [sl], -r6, ror #3 │ │ │ │ movwls r1, #7480 @ 0x1d38 │ │ │ │ ldc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ ldmdahi r9!, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ ldrb r9, [pc, r1, lsl #22] │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ @ instruction: 0x4611e6b0 │ │ │ │ - sbcmi pc, r8, r5, asr #4 │ │ │ │ + andsvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9301 │ │ │ │ ldrb pc, [r0, sp, asr #31]! @ │ │ │ │ - rscmi pc, ip, r5, asr #4 │ │ │ │ + eorsvs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc6f04e │ │ │ │ @ instruction: 0x2000f8b9 │ │ │ │ andcs lr, r4, #165675008 @ 0x9e00000 │ │ │ │ svclt 0x0000e69c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -267111,92 +267193,92 @@ │ │ │ │ stmdavs lr!, {r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x009442a6 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982e0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmiahi fp!, {r0, r1, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ - bcs 0x15cc20 │ │ │ │ + bcs 0x15cd60 │ │ │ │ @ instruction: 0x4656d811 │ │ │ │ - blmi 0xfe3e6a80 │ │ │ │ - blls 0x66f22c │ │ │ │ + blmi 0xfe3e6bc0 │ │ │ │ + blls 0x66f36c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, r9, asr r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x5391a0 │ │ │ │ + blcc 0x5392e0 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r1, r2, r4, r5, r6, r8, pc}^ @ │ │ │ │ subseq pc, r3, r3, lsl r0 @ │ │ │ │ subseq r0, r3, r3, asr r0 │ │ │ │ rsceq r0, ip, r4, ror r1 │ │ │ │ rsceq r0, ip, ip, ror #1 │ │ │ │ teqeq r4, r4, ror r1 │ │ │ │ teqeq r4, r4, lsr r1 │ │ │ │ andseq r0, lr, r4, ror r1 │ │ │ │ andseq r0, lr, lr, lsl r0 │ │ │ │ stcls 6, cr4, [sp, #-680] @ 0xfffffd58 │ │ │ │ strvs lr, [fp], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf0231cf3 │ │ │ │ adcmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffa49d58 │ │ │ │ + bne 0xffa49e98 │ │ │ │ ldccs 4, cr4, [r0], {29} │ │ │ │ @ instruction: 0x4656d8bb │ │ │ │ cdpcs 7, 1, cr14, cr11, cr10, {6} │ │ │ │ @ instruction: 0xf1a6d9f2 │ │ │ │ @ instruction: 0xf1b8081c │ │ │ │ stmible sp!, {r2, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1552b64 │ │ │ │ - blcs 0xfe711d3c │ │ │ │ + blcs 0x1552ca4 │ │ │ │ + blcs 0xfe711e7c │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ strcc lr, [r3, -fp] │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r3, #-59] @ 0xffffffc5 │ │ │ │ - bl 0xfeb49dd0 │ │ │ │ + bl 0xfeb49f10 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9da │ │ │ │ svccs 0x00037000 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ strbmi r2, [r7, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf043bf88 │ │ │ │ - blcs 0x115e74 │ │ │ │ + blcs 0x115fb4 │ │ │ │ @ instruction: 0xf8b9d1ce │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9e3 │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ - vqrshl.s8 , , │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + @ instruction: 0xf645d5df │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ @ instruction: 0xe7d8ff31 │ │ │ │ ldmible sp!, {r0, r1, r2, r3, r4, r9, sl, fp, sp} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ ldmible r9!, {r2, r8, r9, fp, sp} │ │ │ │ stmdbeq r0!, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x1552bd0 │ │ │ │ - blcs 0xfe711da8 │ │ │ │ + blcs 0x1552d10 │ │ │ │ + blcs 0xfe711ee8 │ │ │ │ andsmi pc, sp, #73400320 @ 0x4600000 │ │ │ │ rscspl pc, sl, #192, 12 @ 0xc000000 │ │ │ │ - cdpvs 2, 15, cr15, cr0, cr5, {2} │ │ │ │ + cdpeq 6, 3, cr15, cr8, cr5, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strls r9, [sp, #-515] @ 0xfffffdfd │ │ │ │ - eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + rsbseq pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x46554698 │ │ │ │ stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd640b │ │ │ │ eor lr, r6, r4, lsr #32 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380ff │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x6c9714 │ │ │ │ + blcs 0x6c9854 │ │ │ │ eorshi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ @ instruction: 0xf8db8199 │ │ │ │ ldrbeq r3, [sl, #-0] │ │ │ │ @ instruction: 0x83b5f100 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ @@ -267211,24 +267293,24 @@ │ │ │ │ svclt 0x008c4634 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00884546 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8b9af65 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9e6048 │ │ │ │ - blcc 0xa8ca5c │ │ │ │ + blcs 0x9e6188 │ │ │ │ + blcc 0xa8cb9c │ │ │ │ ldmle r2, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x509aa4 │ │ │ │ + blcs 0x509be4 │ │ │ │ addshi pc, r6, #0 │ │ │ │ bicle r2, r8, r6, lsl #22 │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x251790 │ │ │ │ + beq 0x2518d0 │ │ │ │ cmn sl, #655360 @ 0xa0000 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ sbcle r4, r1, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ ldmible sp!, {r2, sl, fp, sp} │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ @@ -267239,15 +267321,15 @@ │ │ │ │ @ instruction: 0xd1b12b00 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r1, r0, lsl #22 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldrble r0, [sp, #1371] @ 0x55b │ │ │ │ - adcsvs pc, r0, r5, asr #4 │ │ │ │ + rscsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr14, {2} │ │ │ │ mrccs 7, 0, lr, cr7, cr6, {6} │ │ │ │ svcge 0x0024f67f │ │ │ │ ldmdaeq r8, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ svcge 0x001ef67f │ │ │ │ @@ -267257,35 +267339,35 @@ │ │ │ │ @ instruction: 0xf64b4625 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ mul pc, r7, r4 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf0804543 │ │ │ │ - bl 0xfeb35df0 │ │ │ │ + bl 0xfeb35f30 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ rsbshi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x00944547 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8b98268 │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x3c1e9c │ │ │ │ - blx 0xc0b440 │ │ │ │ + blcs 0x3c1fdc │ │ │ │ + blx 0xc0b580 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r1, r3, r4, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [r7, #1368] @ 0x558 │ │ │ │ - rsbsvc pc, r0, r5, asr #4 │ │ │ │ + adcseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9200 │ │ │ │ - bls 0x154d94 │ │ │ │ + bls 0x154ed4 │ │ │ │ cdpcs 7, 1, cr14, cr11, cr14, {6} │ │ │ │ mrcge 6, 6, APSR_nzcv, cr12, cr15, {3} │ │ │ │ ldmdaeq ip, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f1b8 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr6, cr15, {3} │ │ │ │ ldmdbeq ip, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ vmin.s8 q10, , │ │ │ │ @@ -267295,64 +267377,64 @@ │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ muls r1, r7, r4 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r8, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [sl], -ip │ │ │ │ vqrshl.s8 d20, d0, d16 │ │ │ │ - bl 0xfeb35d48 │ │ │ │ + bl 0xfeb35e88 │ │ │ │ ldrmi r0, [r1], #2050 @ 0x802 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ eorhi pc, r5, #64, 4 │ │ │ │ @ instruction: 0x7000f8b9 │ │ │ │ svclt 0x002845b8 │ │ │ │ vmax.f32 d18, d0, d3 │ │ │ │ @ instruction: 0xf8b9821e │ │ │ │ ldmdbcs r4, {r1, ip} │ │ │ │ stmdavs r2!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r3, #1362]! @ 0x552 │ │ │ │ - adcsvc pc, r4, r5, asr #4 │ │ │ │ + rscseq pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154d14 │ │ │ │ + blls 0x154e54 │ │ │ │ @ instruction: 0xf06fe7da │ │ │ │ @ instruction: 0xe6720015 │ │ │ │ - blcs 0x5640e0 │ │ │ │ + blcs 0x564220 │ │ │ │ svcge 0x000bf63f │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ andge sl, r1, #8, 30 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152f3 │ │ │ │ - @ instruction: 0x001152f3 │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152f3 │ │ │ │ - @ instruction: 0x001152f3 │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - @ instruction: 0x001152fd │ │ │ │ - andseq r5, r1, r1, lsr r5 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, r3, lsr r4 │ │ │ │ + andseq r5, r1, r3, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, r3, lsr r4 │ │ │ │ + andseq r5, r1, r3, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, sp, lsr r4 │ │ │ │ + andseq r5, r1, r1, ror r6 │ │ │ │ cdpcs 3, 0, cr2, cr4, cr0, {0} │ │ │ │ tstcc r1, #3358720 @ 0x334000 │ │ │ │ tstcc r3, #3358720 @ 0x334000 │ │ │ │ addshi pc, r1, #64, 4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ andsls pc, ip, sp, asr #17 │ │ │ │ vmin.s8 d20, d21, d10 │ │ │ │ - vbic.i16 , #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf2c069b8 │ │ │ │ vmla.i8 d16, d5, d30 │ │ │ │ - @ instruction: 0xf2c05c98 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ movwls r0, #11310 @ 0x2c2e │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ stmdavs r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ ldmdahi lr!, {r3, r8, sl, ip, pc} │ │ │ │ ldrtmi r2, [r0], r3, lsl #28 │ │ │ │ movwcs fp, #3980 @ 0xf8c │ │ │ │ @@ -267365,63 +267447,63 @@ │ │ │ │ strne pc, [r3], -r3 │ │ │ │ eorseq r4, r2, r7, lsl #12 │ │ │ │ movwls r1, #3387 @ 0xd3b │ │ │ │ movwls r1, #7987 @ 0x1f33 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r3], -ip │ │ │ │ andle r4, r3, #805306378 @ 0x3000000a │ │ │ │ - ldrmi r1, [pc], #-2788 @ 0x1155b0 │ │ │ │ + ldrmi r1, [pc], #-2788 @ 0x1156f0 │ │ │ │ ldmle ip, {r2, sl, fp, sp}^ │ │ │ │ stmdavs r5, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x18f040 │ │ │ │ + bls 0x18f180 │ │ │ │ stmdals r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [r2, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x175d0c │ │ │ │ + bls 0x175e4c │ │ │ │ stmdals r0, {r2, r8, fp, ip, pc} │ │ │ │ stc2 1, cr15, [sl, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db81fa │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ stmdbls r0, {r2, r3, r4, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ - adcspl pc, ip, r5, asr #4 │ │ │ │ + andvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-312]! @ 0xfffffec8 │ │ │ │ - bls 0x1cf548 │ │ │ │ + bls 0x1cf688 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2 1, cr15, [r6, #-572] @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db817c │ │ │ │ ldrbeq r3, [sp, #-0] │ │ │ │ ldrbmi sp, [r1], -r8, asr #11 │ │ │ │ - andvs pc, r0, r5, asr #4 │ │ │ │ + subvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-312]! @ 0xfffffec8 │ │ │ │ svcne 0x0033e7c0 │ │ │ │ - beq 0x251a40 │ │ │ │ + beq 0x251b80 │ │ │ │ ldr r9, [fp, r2, lsl #6]! │ │ │ │ vceq.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf109821c │ │ │ │ vabd.s8 d16, d5, d4 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vrshr.s64 d23, d8, #64 │ │ │ │ strls r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmdacs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ssatmi r4, #28, sp, asr #12 │ │ │ │ ands r4, r7, r7, lsr r6 │ │ │ │ subsle r2, r1, sl, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ @ instruction: 0x81b8f100 │ │ │ │ - beq 0x211a80 │ │ │ │ + beq 0x211bc0 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ andeq lr, r2, #40960 @ 0xa000 │ │ │ │ vqsub.s8 d20, d16, d4 │ │ │ │ @ instruction: 0xf64f813e │ │ │ │ - b 0x3b225c │ │ │ │ - bne 0xfea15e78 │ │ │ │ + b 0x3b239c │ │ │ │ + bne 0xfea15fb8 │ │ │ │ stccs 4, cr4, [r4], {147} @ 0x93 │ │ │ │ teqphi r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xa000f8bb │ │ │ │ ldrbmi r4, [r4, #-1622] @ 0xfffff9aa │ │ │ │ @ instruction: 0xf1babf28 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0xf8bb812c │ │ │ │ @@ -267430,76 +267512,76 @@ │ │ │ │ svclt 0x00810f04 │ │ │ │ ssatmi r4, #17, r3, asr #12 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ @ instruction: 0x3603e1dc │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb49f20 │ │ │ │ + bl 0xfeb4a060 │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stmdahi r1!, {r1, r3, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ rscle r2, r6, r1, lsl #18 │ │ │ │ ldrbeq r6, [r2, #-2090] @ 0xfffff7d6 │ │ │ │ stmdals r1, {r0, r1, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154afc │ │ │ │ + blls 0x154c3c │ │ │ │ @ instruction: 0x4654e7dd │ │ │ │ @ instruction: 0xe7b1469a │ │ │ │ svceq 0x0004f1ba │ │ │ │ ldrbmi fp, [r3], -r1, lsl #31 │ │ │ │ @ instruction: 0x46a246b0 │ │ │ │ streq pc, [r4], #-267 @ 0xfffffef5 │ │ │ │ @ instruction: 0xe1add810 │ │ │ │ stmdavs sl!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ - ldrle r0, [pc], #-1360 @ 0x11570c │ │ │ │ + ldrle r0, [pc], #-1360 @ 0x11584c │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ rscle r4, r8, #276824064 @ 0x10800000 │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r2!, {r2, r8, r9, sl, fp}^ │ │ │ │ strbmi r8, [r6, #-2086] @ 0xfffff7da │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ cdpcs 2, 0, cr2, cr3, cr1, {0} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ - bcs 0x115f3c │ │ │ │ + bcs 0x11607c │ │ │ │ stmdahi r1!, {r0, r1, r2, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmible r1!, {r0, r1, r8, fp, sp}^ │ │ │ │ - bcs 0x1dd46c │ │ │ │ + bcs 0x1dd5ac │ │ │ │ stmdavs sl!, {r1, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ - ldrble r0, [pc, #1360] @ 0x115c9c │ │ │ │ - rsbsvs pc, r0, r5, asr #4 │ │ │ │ + ldrble r0, [pc, #1360] @ 0x115ddc │ │ │ │ + adcsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf04e9300 │ │ │ │ - blls 0x154a88 │ │ │ │ + blls 0x154bc8 │ │ │ │ mcrcs 7, 0, lr, cr4, cr6, {6} │ │ │ │ orrhi pc, r1, r0, asr #4 │ │ │ │ streq pc, [r4, -r9, lsl #2] │ │ │ │ ldrbmi r4, [sp], -sl, lsr #13 │ │ │ │ @ instruction: 0x463746bb │ │ │ │ stmdavs r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4000f8bb │ │ │ │ @ instruction: 0x46a042bc │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ stccs 2, cr2, [r3], {1} │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmiblt sl!, {r0, r9}^ │ │ │ │ @ instruction: 0x1002f8bb │ │ │ │ - bcs 0x41d0bc │ │ │ │ + bcs 0x41d1fc │ │ │ │ orrhi pc, r5, r0, lsl #4 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ svcne 0x00090909 │ │ │ │ - bmi 0x7dc3cc │ │ │ │ + bmi 0x7dc50c │ │ │ │ ldrbmi r0, [r4], -r9 │ │ │ │ strcc r4, [r3], #-1690 @ 0xfffff966 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ adcsmi r4, sl, #34 @ 0x22 │ │ │ │ @ instruction: 0xf64fd206 │ │ │ │ strdmi r7, [r2], -ip @ │ │ │ │ ldrmi r1, [r3], #2751 @ 0xabf │ │ │ │ @@ -267511,15 +267593,15 @@ │ │ │ │ stccs 7, cr14, [r4], {233} @ 0xe9 │ │ │ │ ldrbmi fp, [r3], -r2, lsl #31 │ │ │ │ @ instruction: 0xf10b46a2 │ │ │ │ stmdale ip, {r2, sl} │ │ │ │ strcc lr, [r3], -r6, asr #2 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ strbmi r4, [r2, #-50] @ 0xffffffce │ │ │ │ - bl 0xfeb4a35c │ │ │ │ + bl 0xfeb4a49c │ │ │ │ ldrmi r0, [r4], #-2050 @ 0xfffff7fe │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r6!, {r0, r1, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x008c2e03 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ svclt 0x00884546 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ @@ -267540,30 +267622,30 @@ │ │ │ │ stmdaeq r2, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84414 │ │ │ │ stmible r8!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ strbmi r2, [r6, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf042bf88 │ │ │ │ - bcs 0x116070 │ │ │ │ + bcs 0x1161b0 │ │ │ │ stmdahi r1!, {r0, r2, r3, r4, r7, r8, ip, lr, pc}^ │ │ │ │ rscle r2, r5, r1, lsl #18 │ │ │ │ ldrbeq r6, [r0, #-2090] @ 0xfffff7d6 │ │ │ │ - vrshl.s8 , q9, │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + @ instruction: 0xf645d5e2 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ ldc2 0, cr15, [r4], #-312 @ 0xfffffec8 │ │ │ │ ldrb r9, [r9, r0, lsl #22] │ │ │ │ svclt 0x00882e04 │ │ │ │ - beq 0x251cb8 │ │ │ │ + beq 0x251df8 │ │ │ │ rsc sp, r6, ip, lsl #16 │ │ │ │ @ instruction: 0xf64f3703 │ │ │ │ ldrshtmi r7, [fp], -ip │ │ │ │ @ instruction: 0xf4bf42a3 │ │ │ │ - bne 0xffa40d5c │ │ │ │ + bne 0xffa40e9c │ │ │ │ stccs 4, cr4, [r4], {154} @ 0x9a │ │ │ │ stcge 6, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0x7000f8ba │ │ │ │ svclt 0x009442a7 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982f03 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -267591,15 +267673,15 @@ │ │ │ │ muls r2, r7, r6 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ ldmdavs r0!, {r0, r1, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ strcc r8, [r3, #-133] @ 0xffffff7b │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4bd84 │ │ │ │ + bl 0xfeb4bec4 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r2, r3, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmdble r8, {r0, r1, r8, sl, fp, sp} │ │ │ │ ldmdbcs r9, {r0, r5, r6, fp, pc} │ │ │ │ stmible r3!, {r0, r1, r3, r5, r6, r7, ip, lr, pc}^ │ │ │ │ @@ -267617,110 +267699,110 @@ │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldmdblt r1, {r0, r1, r2, r3, sp, lr, pc} │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ strcc sp, [r3, #-1115] @ 0xfffffba5 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c11c │ │ │ │ + bl 0xfeb4c25c │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r3, r4, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ ldmible r4, {r0, r1, r8, sl, fp, sp}^ │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e7 │ │ │ │ stmdacs r5, {r0, r3, r5} │ │ │ │ strb sp, [r3, r7, ror #19]! │ │ │ │ - addsvs pc, r0, r5, asr #4 │ │ │ │ + sbcsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe551b0a │ │ │ │ + blx 0xfe551c4a │ │ │ │ cdpcs 6, 0, cr14, cr4, cr0, {2} │ │ │ │ @ instruction: 0x464bd952 │ │ │ │ ssatmi r4, #2, sl, asr #12 │ │ │ │ ldcne 6, cr4, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0x463746ba │ │ │ │ ldrbcs pc, [r0], -fp, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ strcc lr, [r3, #-11] │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ strmi r4, [r8, #41] @ 0x29 │ │ │ │ - bl 0xfeb4c0c0 │ │ │ │ + bl 0xfeb4c200 │ │ │ │ strmi r0, [ip], #-2049 @ 0xfffff7ff │ │ │ │ svceq 0x0004f1b8 │ │ │ │ stmdahi r5!, {r0, r1, r3, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ svclt 0x002845a8 │ │ │ │ stmible r6!, {r0, r1, r8, sl, fp, sp} │ │ │ │ cdpne 8, 4, cr8, cr8, cr1, {3} │ │ │ │ stmible sl!, {r3, fp, sp}^ │ │ │ │ strbeq r6, [r0, #-2096] @ 0xfffff7d0 │ │ │ │ vrshl.s8 , , │ │ │ │ - vshr.s64 d21, d12, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [ip, lr, lsl #4] │ │ │ │ - sbcspl pc, ip, r5, asr #4 │ │ │ │ + eorvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ - blx 0x16d1b7e │ │ │ │ + blx 0x16d1cbe │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04e320e │ │ │ │ ldmib sp, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r8, lr, lsl #4] │ │ │ │ - beq 0x211e8c │ │ │ │ + beq 0x211fcc │ │ │ │ @ instruction: 0x3603e5ff │ │ │ │ - vqshl.s8 q15, , │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + @ instruction: 0xf645e451 │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ strb pc, [r3], #-2877 @ 0xfffff4c3 @ │ │ │ │ ldr r3, [lr], r3, lsl #8 │ │ │ │ ldr r2, [r5, #772] @ 0x304 │ │ │ │ @ instruction: 0xf8daf1a0 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8, #-2075] @ 0xfffff7e5 │ │ │ │ stcge 5, cr15, [r6, #508] @ 0x1fc │ │ │ │ - eorvs pc, r8, r5, asr #4 │ │ │ │ + rsbsvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xb51bda │ │ │ │ + blx 0xb51d1a │ │ │ │ @ instruction: 0xf64be57e │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0556 │ │ │ │ - @ instruction: 0xf245ae7e │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf645ae7e │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf04e002e │ │ │ │ @ instruction: 0xe676fb19 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6cccc │ │ │ │ + bl 0xfec6ce0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf01f9201 │ │ │ │ msrlt SPSR_f, r1, lsl #24 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - bl 0x13536d4 │ │ │ │ + b 0xfeb53814 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x136738c │ │ │ │ + blmi 0x13674cc │ │ │ │ cdp 6, 1, cr4, cr13, cr15, {0} │ │ │ │ ldrbtmi r1, [fp], #-3952 @ 0xfffff090 │ │ │ │ mcrrne 8, 1, r6, r5, cr11 │ │ │ │ ldclne 6, cr4, [lr], #-580 @ 0xfffffdbc │ │ │ │ streq lr, [r5, #2985] @ 0xba9 │ │ │ │ stmiapl fp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ streq lr, [r6], r5, lsr #23 │ │ │ │ @@ -267732,51 +267814,51 @@ │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ @ instruction: 0xf8db641e │ │ │ │ bicsvs r3, pc, #188 @ 0xbc │ │ │ │ cmple ip, r0, lsl #20 │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ - blx 0xff051bea │ │ │ │ + blx 0xff051d2a │ │ │ │ andvs fp, r7, r0, lsl #2 │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrbvs r2, [ip, #3840] @ 0xf00 │ │ │ │ svccc 0x0001dd13 │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfecd1c06 │ │ │ │ + blx 0xfecd1d46 │ │ │ │ strmi r3, [r3], -r4, lsl #12 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ svccc 0x0001fc33 │ │ │ │ ldclne 0, cr3, [fp], #-4 │ │ │ │ mvnle r4, r4, lsl #8 │ │ │ │ ldrtmi r1, [r1], -lr, lsr #30 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ @ instruction: 0xb108fb9b │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcle 6, cr6, [r7, #-112] @ 0xffffff90 │ │ │ │ - bcc 0x111fec │ │ │ │ + bcc 0x11212c │ │ │ │ strtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfe3d1c4e │ │ │ │ + blx 0xfe3d1d8e │ │ │ │ strmi r3, [r3], -r4, lsl #10 │ │ │ │ tstlt r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf01f601c │ │ │ │ @ instruction: 0xf10afc0f │ │ │ │ strdcc r3, [r1], -pc @ │ │ │ │ svccc 0x00fff1ba │ │ │ │ mvnle r4, r4, lsl #8 │ │ │ │ streq pc, [r4, #-425] @ 0xfffffe57 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0x1e51c7a │ │ │ │ + blx 0x1e51dba │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ strbmi r6, [r0], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4088 @ 0xff8 │ │ │ │ @@ -267786,20 +267868,20 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2056 @ 0x808 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mulvs r6, r0, r0 │ │ │ │ svclt 0x0000e78e │ │ │ │ - rsbseq sl, pc, sl, asr r3 @ │ │ │ │ + rsbseq sl, pc, sl, lsl r2 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6ce4c │ │ │ │ + bl 0xfec6cf8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r8, ror pc │ │ │ │ - blmi 0x17676c8 │ │ │ │ + blmi 0x1767808 │ │ │ │ stcls 6, cr4, [r3], #-20 @ 0xffffffec │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8c49e22 │ │ │ │ @ instruction: 0xf8c41428 │ │ │ │ ldmdavs r1, {r3, sl} │ │ │ │ @ instruction: 0x4610b131 │ │ │ │ @@ -267837,22 +267919,22 @@ │ │ │ │ svcvs 0x0081f5b5 │ │ │ │ streq pc, [r8], #-2260 @ 0xfffff72c │ │ │ │ svclt 0x00044621 │ │ │ │ @ instruction: 0xf8c49b07 │ │ │ │ @ instruction: 0xf19a3414 │ │ │ │ cdpne 12, 0, cr15, cr5, cr9, {6} │ │ │ │ @ instruction: 0xf5b5db4e │ │ │ │ - blle 0xaf1b10 │ │ │ │ + blle 0xaf1c50 │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ - blcs 0x20f3da8 │ │ │ │ - blcs 0x19c9ddc │ │ │ │ + blcs 0x20f3ee8 │ │ │ │ + blcs 0x19c9f1c │ │ │ │ stmdavc r3!, {r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1272b46 │ │ │ │ - blcs 0x1433fb8 │ │ │ │ + blcs 0x14340f8 │ │ │ │ stmiavc r3!, {r2, r5, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xd1212b54 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 0, cr15, [r8, #124]! @ 0x7c │ │ │ │ rscvc lr, r0, r0, lsl #20 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ @@ -267860,105 +267942,105 @@ │ │ │ │ andslt sp, lr, sl, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addvs pc, r0, #826277888 @ 0x31400000 │ │ │ │ stmdbne r0!, {r8, sp}^ │ │ │ │ - bl 0xff8523a4 │ │ │ │ + bl 0xff8524e4 │ │ │ │ strmi pc, [r0], #-2244 @ 0xfffff73c │ │ │ │ strpl pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ stclle 13, cr2, [pc], {3} │ │ │ │ andeq pc, r7, pc, rrx │ │ │ │ stmdavc r3!, {r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mvnsle r2, r5, asr #22 │ │ │ │ - blcs 0x1434014 │ │ │ │ + blcs 0x1434154 │ │ │ │ stmiavc r3!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ mvnsle r2, r6, asr #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9f2f7fe │ │ │ │ @ instruction: 0xf162e7d0 │ │ │ │ stmdavs r5, {r0, r1, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ strb r4, [r7, sp, ror #4]! │ │ │ │ @ instruction: 0xff48f19f │ │ │ │ - sbcsvc pc, r0, r5, asr #4 │ │ │ │ + andsne pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xff2ef6fa │ │ │ │ + mcr2 6, 4, pc, cr14, cr10, {7} @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf924f16f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6cfc8 │ │ │ │ + bl 0xfec6d108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf8dd4694 │ │ │ │ - bls 0x2cde48 │ │ │ │ + bls 0x2cdf88 │ │ │ │ ldrdpl pc, [r4], -lr │ │ │ │ streq lr, [ip], #-2834 @ 0xfffff4ee │ │ │ │ tstpeq r0, r3, asr #2 @ p-variant is OBSOLETE │ │ │ │ adcmi r2, r5, #0, 4 │ │ │ │ - ble 0x1166414 │ │ │ │ + ble 0x1166554 │ │ │ │ @ instruction: 0xf8de4606 │ │ │ │ stmdacs r0, {r3} │ │ │ │ movwls sp, #6988 @ 0x1b4c │ │ │ │ - bls 0x2a76c0 │ │ │ │ + bls 0x2a7800 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mcr2 1, 7, pc, cr2, cr6, {4} @ │ │ │ │ addsmi r9, r8, #6144 @ 0x1800 │ │ │ │ stmdacs r0, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf645db1a │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d30, d14 │ │ │ │ - vrsra.s64 q9, q4, #64 │ │ │ │ - vcge.s8 d16, d5, d19 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ + @ instruction: 0xf6450333 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-715 @ 0xfffffd35 │ │ │ │ @ instruction: 0xf8caf049 │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf812f162 │ │ │ │ - bicscc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + msrpl CPSR_, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, r9, #67108864 @ 0x4000000 │ │ │ │ - bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrmi CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vadd.i8 d22, d5, d4 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf6456804 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ stmdals r8, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0499400 │ │ │ │ @ instruction: 0xe7dff8df │ │ │ │ ldrdne pc, [r0], -lr │ │ │ │ strbtmi r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ - stmib r0, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmia r0!, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ sbccs r9, r0, #8, 16 @ 0x80000 │ │ │ │ - ldrbtvc pc, [r8], #581 @ 0x245 @ │ │ │ │ + strbne pc, [r0], #-1605 @ 0xfffff9bb @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bicscs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrmi CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, r5, asr #4 │ │ │ │ + msrne R8_fiq, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0499400 │ │ │ │ ldr pc, [sp, r9, lsl #17]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d0bc │ │ │ │ + bl 0xfec6d1fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf1249305 │ │ │ │ - blls 0x3d5010 │ │ │ │ + blls 0x3d5150 │ │ │ │ movwls r4, #9770 @ 0x262a │ │ │ │ movwls r9, #6917 @ 0x1b05 │ │ │ │ strls r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ cmpplt r8, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -267973,84 +268055,84 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5c2148 │ │ │ │ + blcs 0x5c2288 │ │ │ │ cmple lr, lr, lsl #26 │ │ │ │ stccs 8, cr6, [r0], {172} @ 0xac │ │ │ │ stmdavs fp!, {r3, r6, r9, fp, ip, lr, pc}^ │ │ │ │ - bls 0x4e7984 │ │ │ │ + bls 0x4e7ac4 │ │ │ │ stmdble lr!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ - blvc 0x10915c4 │ │ │ │ + blvc 0x1091704 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #515 @ 0x203 │ │ │ │ @ instruction: 0x46802332 │ │ │ │ - blvc 0x1d158c │ │ │ │ + blvc 0x1d16cc │ │ │ │ @ instruction: 0xf001460e │ │ │ │ @ instruction: 0x4604fa3d │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf9baf01f │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r5, {r0, r3, r6, ip, lr, pc}^ │ │ │ │ - blls 0x4db37c │ │ │ │ + blls 0x4db4bc │ │ │ │ ldrtmi r4, [r3], #-1049 @ 0xfffffbe7 │ │ │ │ ldmdble pc, {r0, r1, r3, r5, r7, r9, lr} @ │ │ │ │ - blls 0x4fab9c │ │ │ │ + blls 0x4facdc │ │ │ │ ldrtmi r1, [sl], -pc, ror #21 │ │ │ │ - ldm r6!, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bl 0x3bcba8 │ │ │ │ + ldmda r6, {r1, r3, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bl 0x3bcce8 │ │ │ │ tstcs r0, r7 │ │ │ │ @ instruction: 0xf18e1b5a │ │ │ │ @ instruction: 0xf1b9eac4 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ strtmi pc, [r0], -r9, lsl #31 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf6fa4632 │ │ │ │ - ubfx lr, sl, #17, #9 │ │ │ │ + @ instruction: 0xe7e8e83a │ │ │ │ strls r9, [r0], #-3343 @ 0xfffff2f1 │ │ │ │ strls r2, [r2, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0019403 │ │ │ │ @ instruction: 0x4604f9ff │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vaba.s8 q12, , q8 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64587f0 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - blmi 0x5160bc │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + blmi 0x5161fc │ │ │ │ @ instruction: 0xf16a22e4 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf645fbc1 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x3960d4 │ │ │ │ + vshr.s64 d17, d24, #64 │ │ │ │ + blmi 0x396214 │ │ │ │ @ instruction: 0xf16a22f7 │ │ │ │ - vpadd.i8 d31, d21, d21 │ │ │ │ - vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf645fbb5 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x2160ec │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ + blmi 0x21622c │ │ │ │ @ instruction: 0xf16a22ef │ │ │ │ svclt 0x0000fba9 │ │ │ │ ... │ │ │ │ - eorseq lr, r3, r4, ror #5 │ │ │ │ + eorseq lr, r3, ip, lsr #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -268067,185 +268149,185 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d2ac │ │ │ │ + bl 0xfec6d3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ @ instruction: 0xf649fe37 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0x61182397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d2d8 │ │ │ │ + bl 0xfec6d418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ @ instruction: 0xf649fe21 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0x61582397 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d304 │ │ │ │ + bl 0xfec6d444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ vceq.f32 d31, d11, d11 │ │ │ │ vrsra.s64 d16, d20, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldclt 7, cr15, [r0, #344]! @ 0x158 │ │ │ │ - stcllt 7, cr15, [r2, #-344]! @ 0xfffffea8 │ │ │ │ - bllt 0xfe25228c │ │ │ │ + ldclt 7, cr15, [r0, #-344] @ 0xfffffea8 │ │ │ │ + stcllt 7, cr15, [r2], {86} @ 0x56 │ │ │ │ + bllt 0xfe2523cc │ │ │ │ @ instruction: 0x01b4f64b │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ stmialt r2!, {r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d348 │ │ │ │ + bl 0xfec6d488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1724611 │ │ │ │ @ instruction: 0xf649f817 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ andcs r2, r1, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d380 │ │ │ │ + bl 0xfec6d4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf12b0ff8 │ │ │ │ @ instruction: 0xf649fb3f │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ andsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d3ac │ │ │ │ + bl 0xfec6d4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vaddl.s8 q8, d16, d0 │ │ │ │ + vmla.i d17, d16, d0[2] │ │ │ │ @ instruction: 0xf17d002e │ │ │ │ andcs pc, r0, pc, asr lr @ │ │ │ │ @ instruction: 0xff20f16e │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - rscseq pc, r8, r5, asr #12 │ │ │ │ + subcs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbtcs pc, [r0], #590 @ 0x24e @ │ │ │ │ + ldrtmi pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf17d2608 │ │ │ │ and pc, r8, r3, asr #28 │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ cdp2 1, 6, cr15, cr2, cr14, {4} │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ cdp2 1, 5, cr15, cr14, cr14, {4} │ │ │ │ - bvc 0x9e7c0c │ │ │ │ + bvc 0x9e7d4c │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf18e3701 │ │ │ │ strmi pc, [r7], #-3671 @ 0xfffff1a9 │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0x127b20 │ │ │ │ + blcs 0x127c60 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf6452001 │ │ │ │ - vrsra.s64 d17, d16, #64 │ │ │ │ + vrsra.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf645032e │ │ │ │ - vsra.s64 d17, d8, #64 │ │ │ │ + vmla.f d18, d16, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6455300 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vrsra.s64 q9, q2, #64 │ │ │ │ @ instruction: 0xf645032e │ │ │ │ - @ instruction: 0xf2c018d4 │ │ │ │ + vmov.i16 d19, #12 @ 0x000c │ │ │ │ @ instruction: 0xf645082e │ │ │ │ - vqdmull.s , d16, d0[0] │ │ │ │ + vqdmlsl.s , d0, d8 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - blx 0x20528de │ │ │ │ + blx 0x2052a1e │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf18e4650 │ │ │ │ cdpne 14, 7, cr15, cr3, cr11, {1} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - blx 0x1a5290e │ │ │ │ + blx 0x1a52a4e │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0x1252dc │ │ │ │ + blcs 0x12541c │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x14d293a │ │ │ │ + blx 0x14d2a7a │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ adcseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf6452001 │ │ │ │ - vmla.f d17, d16, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf19f2300 │ │ │ │ @ instruction: 0xf645fb3d │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf17d002e │ │ │ │ strbmi pc, [r8], -r9, asr #27 @ │ │ │ │ cdp2 1, 8, cr15, cr10, cr14, {3} │ │ │ │ - eorseq lr, r3, r8, lsl #6 │ │ │ │ + eorseq lr, r3, r0, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d4fc │ │ │ │ + bl 0xfec6d63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d510 │ │ │ │ + bl 0xfec6d650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #51200 @ 0xc800 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 1, cr15, [lr], {114} @ 0x72 │ │ │ │ ldmdavc r9, {r8, r9, fp, ip, pc} │ │ │ │ eorsle r2, pc, sp, asr #18 │ │ │ │ stmdbcs r7, {r0, r2, r3, r5, fp, ip, lr, pc}^ │ │ │ │ stmdbcs fp, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ @ instruction: 0x469cbf1c │ │ │ │ tstle fp, r2, lsl #12 │ │ │ │ - blx 0x11e770 │ │ │ │ + blx 0x11e8b0 │ │ │ │ @ instruction: 0xf103f201 │ │ │ │ @ instruction: 0xf8cd0c01 │ │ │ │ - blx 0x9c6354 │ │ │ │ + blx 0x9c6494 │ │ │ │ addmi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ ldmdavc r9, {r1, r4, r5, r8, ip, lr, pc}^ │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ orrsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ svclt 0x0018428a │ │ │ │ subsvs r3, sl, #4096 @ 0x1000 │ │ │ │ @@ -268257,34 +268339,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs fp!, {r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf641d0d6 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - subpl pc, ip, #72351744 @ 0x4500000 │ │ │ │ + addsvs pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19f6800 │ │ │ │ andcs pc, r1, sp, ror #20 │ │ │ │ cdp2 1, 2, cr15, cr8, cr14, {3} │ │ │ │ bfi r2, r4, #2, #5 │ │ │ │ bfi r2, lr, #2, #3 │ │ │ │ ldc2 1, cr15, [ip], #-636 @ 0xfffffd84 │ │ │ │ @ instruction: 0x43a4f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - eorpl pc, r8, r5, asr #12 │ │ │ │ + rsbsvs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf17d681b │ │ │ │ @ instruction: 0x2001fab9 │ │ │ │ cdp2 1, 1, cr15, cr2, cr14, {3} │ │ │ │ ldrb r4, [r8, r3, ror #12] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d5f0 │ │ │ │ + bl 0xfec6d730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04e0ff8 │ │ │ │ @ instruction: 0xf649f859 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ addsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -268292,161 +268374,161 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x43a8f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf04e6818 │ │ │ │ andcs pc, r1, r9, lsr #17 │ │ │ │ stc2l 1, cr15, [lr, #440]! @ 0x1b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d630 │ │ │ │ + bl 0xfec6d770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf18e0ff8 │ │ │ │ @ instruction: 0xf649fc75 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ sbcsvs r2, r8, #1543503874 @ 0x5c000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmnppl r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x61b8f645 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf96ef18e │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - @ instruction: 0xff0cf6fb │ │ │ │ + mcr2 6, 3, pc, cr12, cr11, {7} @ │ │ │ │ @ instruction: 0xf16e2001 │ │ │ │ svclt 0x0000fdc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6d684 │ │ │ │ + bl 0xfec6d7c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff652a6a │ │ │ │ + blx 0xff652baa │ │ │ │ @ instruction: 0x03b4f24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnlt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13d703c │ │ │ │ + bcs 0x13d717c │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3ee628 │ │ │ │ - blls 0x170534 │ │ │ │ + blmi 0x3ee768 │ │ │ │ + blls 0x170674 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffe6b │ │ │ │ svclt 0x0000fba3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d700 │ │ │ │ + bl 0xfec6d840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6464b17 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 d22, d12, #0 │ │ │ │ @ instruction: 0xf18e2597 │ │ │ │ @ instruction: 0x4606fbff │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0466b28 │ │ │ │ ldmiblt r8, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 1, 14, cr15, cr14, cr14, {4} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38ad14 │ │ │ │ - blls 0x1705b0 │ │ │ │ + blmi 0x38ae54 │ │ │ │ + blls 0x1706f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r6!, {r2, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffe31 │ │ │ │ svclt 0x0000fb69 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d774 │ │ │ │ + bl 0xfec6d8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6464b17 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ vshl.s64 d22, d12, #0 │ │ │ │ @ instruction: 0xf18e2597 │ │ │ │ strmi pc, [r6], -r5, asr #23 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0466b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 1, 11, cr15, cr4, cr14, {4} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x38ad88 │ │ │ │ - blls 0x170624 │ │ │ │ + blmi 0x38aec8 │ │ │ │ + blls 0x170764 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt ip!, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf19ffdf7 │ │ │ │ svclt 0x0000fb2f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6d7e8 │ │ │ │ + bl 0xfec6d928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ cdp2 0, 14, cr15, cr10, cr2, {2} │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fdd9 │ │ │ │ addseq r9, r7, #208, 28 @ 0xd00 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6d820 │ │ │ │ + bl 0xfec6d960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6fc0ff8 │ │ │ │ - @ instruction: 0xf015fda7 │ │ │ │ + @ instruction: 0xf015fd07 │ │ │ │ @ instruction: 0xf000fe89 │ │ │ │ @ instruction: 0xf6fcfc25 │ │ │ │ - @ instruction: 0xf72bfc2b │ │ │ │ - vrecps.f32 , q0, │ │ │ │ + @ instruction: 0xf72bfb8b │ │ │ │ + @ instruction: 0xf240fedd │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - cmnppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ - cmnppl r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r0, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf0450964 │ │ │ │ @ instruction: 0x4620faf3 │ │ │ │ stc2 0, cr15, [lr], {-0} │ │ │ │ vpadd.i8 d27, d16, d29 │ │ │ │ @@ -268464,128 +268546,128 @@ │ │ │ │ @ instruction: 0x1c9de9d3 │ │ │ │ @ instruction: 0xf8c1b319 │ │ │ │ @ instruction: 0xf8d3c278 │ │ │ │ @ instruction: 0xf8cc1274 │ │ │ │ @ instruction: 0xf8c31000 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r9, ip, lr} │ │ │ │ @ instruction: 0xf6fcd1ea │ │ │ │ - ldmibpl fp!, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmibpl fp!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf85ef044 │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x462959b8 │ │ │ │ - @ instruction: 0xff64f72b │ │ │ │ + cdp2 7, 12, cr15, cr4, cr11, {1} │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ pop {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6fc41f0 │ │ │ │ - svcmi 0x0004bde9 │ │ │ │ + svcmi 0x0004bd49 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ - blx 0xff4d42fe │ │ │ │ + blx 0xcd443e │ │ │ │ @ instruction: 0xf8c8e7ee │ │ │ │ ldrb ip, [ip, r4] │ │ │ │ muleq r0, ip, r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfed1cf84 │ │ │ │ + blx 0xfed1d0c4 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ muleq r0, ip, r0 │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andls fp, r1, r3, lsl #1 │ │ │ │ @ instruction: 0xf19b20e0 │ │ │ │ - blls 0x1961f0 │ │ │ │ + blls 0x196330 │ │ │ │ andlt r6, r3, r8, lsl r0 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd00 │ │ │ │ - stclt 6, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stcllt 6, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6d97c │ │ │ │ + bl 0xfec6dabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fc8 │ │ │ │ strmi r5, [r4], -r0, lsl #10 │ │ │ │ - bmi 0xc429b0 │ │ │ │ + bmi 0xc42af0 │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c42201 │ │ │ │ stmib r5, {r3, r4, r5, r7, sp}^ │ │ │ │ @ instruction: 0xf8c530d4 │ │ │ │ stmib sp, {r3, r4, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1973304 │ │ │ │ vmlsne.f32 s30, s7, s15 │ │ │ │ @ instruction: 0xf04fdc12 │ │ │ │ @ instruction: 0xf8c533ff │ │ │ │ - blmi 0x8e3550 │ │ │ │ - blls 0x2f082c │ │ │ │ + blmi 0x8e3690 │ │ │ │ + blls 0x2f096c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r1, r0, lsl #6 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andcs sl, r7, r2, lsl #18 │ │ │ │ @ instruction: 0xf1959301 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x18af80 │ │ │ │ + blls 0x18b0c0 │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ ldrdcs lr, [r3], -sp │ │ │ │ ldrdgt pc, [r8], -sp │ │ │ │ - b 0x14dc760 │ │ │ │ - blx 0x1f6382 │ │ │ │ - blx 0x19300e │ │ │ │ - blx 0x11f03a │ │ │ │ - blx 0x212c12 │ │ │ │ - blx 0xfe91ac4a │ │ │ │ - blx 0xfec1a022 │ │ │ │ + b 0x14dc8a0 │ │ │ │ + blx 0x1f64c2 │ │ │ │ + blx 0x19314e │ │ │ │ + blx 0x11f17a │ │ │ │ + blx 0x212d52 │ │ │ │ + blx 0xfe91ad8a │ │ │ │ + blx 0xfec1a162 │ │ │ │ ldrbtmi r6, [r1], #-771 @ 0xfffffcfd │ │ │ │ movwge r1, #26839 @ 0x68d7 │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xffe0f15f │ │ │ │ - bl 0x12dc8e8 │ │ │ │ + bl 0x12dca28 │ │ │ │ stmib r4, {r0, r8}^ │ │ │ │ strb r0, [r2, sl, lsl #2] │ │ │ │ - blx 0x1d2eb0 │ │ │ │ - blcc 0xfe7c9038 │ │ │ │ + blx 0x1d2ff0 │ │ │ │ + blcc 0xfe7c9178 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6da48 │ │ │ │ + bl 0xfec6db88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490fe8 │ │ │ │ vrsra.s64 d22, d12, #64 │ │ │ │ umulllt r2, r2, r7, r3 @ │ │ │ │ - blvs 0xfe73a860 │ │ │ │ - blx 0xffad444c │ │ │ │ + blvs 0xfe73a9a0 │ │ │ │ + blx 0x12d458c │ │ │ │ @ instruction: 0xf6fb4605 │ │ │ │ - stmdbls r1, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ subpl pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ ldrtpl pc, [r6], #-1441 @ 0xfffffa5f @ │ │ │ │ @ instruction: 0xf8d43030 │ │ │ │ @ instruction: 0xf8c53298 │ │ │ │ @ instruction: 0xf6f932c8 │ │ │ │ - andcs lr, r0, #124, 24 @ 0x7c00 │ │ │ │ + andcs lr, r0, #220, 22 @ 0x37000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ submi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf6fc4628 │ │ │ │ - stmiavs r4!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ eorspl pc, r6, r5, lsl #10 │ │ │ │ andlt r3, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -268600,15 +268682,15 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ strmi r4, [r2], -r6, lsl #12 │ │ │ │ @ instruction: 0xf64a463b │ │ │ │ vmla.i d22, d16, d0[5] │ │ │ │ stmib sp, {r0, r1, r2, r4, r7, sp}^ │ │ │ │ strmi r1, [r8], r0, lsl #14 │ │ │ │ - blx 0xfeed2a4a │ │ │ │ + blx 0xfeed2b8a │ │ │ │ @ instruction: 0x4604b1b8 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0528700 │ │ │ │ strtmi pc, [r5], -fp, asr #23 │ │ │ │ movwcs lr, #18900 @ 0x49d4 │ │ │ │ adcsmi r4, r2, #4, 12 @ 0x400000 │ │ │ │ @@ -268627,75 +268709,75 @@ │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf0522197 │ │ │ │ @ instruction: 0x4628f993 │ │ │ │ @ instruction: 0xff76f123 │ │ │ │ bicsle r2, r1, r0, lsl #24 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec6db6c │ │ │ │ + bl 0xfec6dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r8, ror #31 │ │ │ │ strmi r9, [pc], -r6, lsl #22 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ svclt 0x00420699 │ │ │ │ @ instruction: 0xf0439b07 │ │ │ │ movwls r0, #29568 @ 0x7380 │ │ │ │ ldmdale r3!, {r1, r3, r5, r7, r9, lr} │ │ │ │ stmdale fp!, {r1, r7, r9, lr} │ │ │ │ ldrtmi r9, [r0], -r7, lsl #20 │ │ │ │ strtmi r2, [r9], -r8, lsl #6 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - cdp2 7, 10, cr15, cr10, cr1, {3} │ │ │ │ + cdp2 7, 0, cr15, cr10, cr1, {3} │ │ │ │ tstle sl, #-805306357 @ 0xd000000b │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ stmdavs fp!, {r1, r3, r4, fp, sp, lr} │ │ │ │ teqle sl, r0, lsl #20 │ │ │ │ ldrle r0, [fp], #-1115 @ 0xfffffba5 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bls 0x3061bc │ │ │ │ + bls 0x3062fc │ │ │ │ stclne 3, cr2, [r8], #-32 @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - ldrb pc, [sp, r7, lsl #29] @ │ │ │ │ + ldrb pc, [sp, r7, ror #27] @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7611e71 │ │ │ │ - strb pc, [sp, r1, lsl #29] @ │ │ │ │ + strb pc, [sp, r1, ror #27] @ │ │ │ │ movwcs r9, #35335 @ 0x8a07 │ │ │ │ @ instruction: 0xf7614639 │ │ │ │ - @ instruction: 0xe7d1fe7b │ │ │ │ - blx 0xed2b3a │ │ │ │ + @ instruction: 0xe7d1fddb │ │ │ │ + blx 0xed2c7a │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0de │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - adcpl pc, r0, r6, asr #4 │ │ │ │ + rscvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff98f17c │ │ │ │ @ instruction: 0xf7604628 │ │ │ │ - strtmi pc, [r8], -r7, lsl #28 │ │ │ │ - blx 0xad2b5e │ │ │ │ + strtmi pc, [r8], -r7, ror #26 │ │ │ │ + blx 0xad2c9e │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q12 │ │ │ │ vmvn.i32 d22, #3584 @ 0x00000e00 │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, sp, r0, lsl #20 │ │ │ │ ldrle r0, [fp, #1050]! @ 0x41a │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - rsbspl pc, r8, r6, asr #4 │ │ │ │ + sbcvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13d2b92 │ │ │ │ + blx 0x13d2cd2 │ │ │ │ ldr r6, [r1, fp, lsr #16]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @@ -268709,82 +268791,82 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r6, {r1, r2, r8, sl, fp, ip, lr, pc} │ │ │ │ - bl 0xfea27ac8 │ │ │ │ - bl 0x12d7ab8 │ │ │ │ + bl 0xfea27c08 │ │ │ │ + bl 0x12d7bf8 │ │ │ │ strb r7, [r1, r0, ror #15]! │ │ │ │ @ instruction: 0xf9d6f161 │ │ │ │ - blcs 0x230ad0 │ │ │ │ + blcs 0x230c10 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf18d4628 │ │ │ │ ldrb lr, [sl, r6, lsr #26] │ │ │ │ bicvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldclt 1, cr15, [r4], {155} @ 0x9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6dcf4 │ │ │ │ + bl 0xfec6de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - blx 0xfe653182 │ │ │ │ + blx 0xfe6532c2 │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blls 0x5283a0 │ │ │ │ + blls 0x5284e0 │ │ │ │ msreq CPSR_fsxc, #3 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf64980a0 │ │ │ │ @ instruction: 0xf2c068b4 │ │ │ │ @ instruction: 0xf19b2897 │ │ │ │ cdpne 8, 6, cr15, cr3, cr5, {1} │ │ │ │ stmdbeq r0, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84682 │ │ │ │ adcsmi r2, r4, #0 │ │ │ │ movweq lr, #11012 @ 0x2b04 │ │ │ │ subsle r9, r4, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x152cb8 │ │ │ │ + bleq 0x152df8 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7605480 │ │ │ │ - adcmi pc, r6, #13248 @ 0x33c0 │ │ │ │ - bleq 0x1514b8 │ │ │ │ + adcmi pc, r6, #3008 @ 0xbc0 │ │ │ │ + bleq 0x1515f8 │ │ │ │ strmi sp, [r9, #2294]! @ 0x8f6 │ │ │ │ strbmi sp, [r8], -r8, lsl #18 │ │ │ │ stmibpl r0, {r0, r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r4, #384] @ 0x180 │ │ │ │ - b 0x13e80d4 │ │ │ │ + stc2 7, cr15, [r4, #-384]! @ 0xfffffe80 │ │ │ │ + b 0x13e8214 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x130acac │ │ │ │ + b 0x130adec │ │ │ │ vsubw.u8 q8, , d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ @ instruction: 0xf3c30b03 │ │ │ │ @ instruction: 0xf0030780 │ │ │ │ - b 0x12177cc │ │ │ │ + b 0x121790c │ │ │ │ tstmi pc, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0xf0039b10 │ │ │ │ streq r0, [r3, r0, lsr #22]! │ │ │ │ @ instruction: 0xf8d8d55b │ │ │ │ stclne 0, cr1, [sl], #-0 │ │ │ │ ldrtmi r1, [r1], #-2962 @ 0xfffff46e │ │ │ │ svceq 0x0000f1bb │ │ │ │ @@ -268805,15 +268887,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ stc 1, cr15, [r2], {141} @ 0x8d │ │ │ │ strmi lr, [r9, #2024]! @ 0x7e8 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle r2!, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x8d22b0 │ │ │ │ + blvc 0x8d23f0 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46519b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @@ -268829,15 +268911,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0448ff0 │ │ │ │ stmdals r5, {r1, sl} │ │ │ │ @ instruction: 0x46224651 │ │ │ │ - blx 0x353302 │ │ │ │ + blx 0x353442 │ │ │ │ @ instruction: 0x07b9e79b │ │ │ │ svcge 0x005df57f │ │ │ │ @ instruction: 0xf8e6f161 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -268847,55 +268929,55 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf6014680 │ │ │ │ strbmi r7, [r4], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf19ab085 │ │ │ │ submi pc, r3, #436 @ 0x1b4 │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ stmdbeq r8, {r0, r1, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x125ce4 │ │ │ │ - b 0x3d98f4 │ │ │ │ + bl 0x125e24 │ │ │ │ + b 0x3d9a34 │ │ │ │ @ instruction: 0xf10b0b03 │ │ │ │ - bl 0xfeae4ce8 │ │ │ │ + bl 0xfeae4e28 │ │ │ │ addsmi r0, r8, #603979776 @ 0x24000000 │ │ │ │ strbmi sp, [r8, #2084] @ 0x824 │ │ │ │ svclt 0x00844682 │ │ │ │ strcs r4, [r0], -sp, asr #12 │ │ │ │ strtmi sp, [r8], -sl, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - stc2 7, cr15, [lr, #-384] @ 0xfffffe80 │ │ │ │ - b 0x12a83ac │ │ │ │ + stc2l 7, cr15, [lr], #-384 @ 0xfffffe80 │ │ │ │ + b 0x12a84ec │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ ldrbmi fp, [r1], #262 @ 0x106 │ │ │ │ andle r4, ip, #188, 4 @ 0xc000000b │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - stc2 7, cr15, [r0, #-384] @ 0xfffffe80 │ │ │ │ - b 0x12677c4 │ │ │ │ + stc2l 7, cr15, [r0], #-384 @ 0xfffffe80 │ │ │ │ + b 0x1267904 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb03164 │ │ │ │ + bl 0xfeb032a4 │ │ │ │ ldrmi r0, [r9, #1802]! @ 0x70a │ │ │ │ @ instruction: 0xf107d82f │ │ │ │ ands r0, r8, r1, lsl #22 │ │ │ │ ldmdble r1, {r3, r6, r7, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1614] @ 0xfffff9b2 │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7605680 │ │ │ │ - ldrmi pc, [r0, #3307]! @ 0xceb │ │ │ │ + ldrmi pc, [r0, #3147]! @ 0xc4b │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ adcsmi sp, ip, #16121856 @ 0xf60000 │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - stc2l 7, cr15, [r0], #384 @ 0x180 │ │ │ │ - b 0x1267804 │ │ │ │ + mcrr2 7, 6, pc, r0, cr0 @ │ │ │ │ + b 0x1267944 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ @ instruction: 0xf649b99d │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ @ instruction: 0xf6492297 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ - bl 0xfebdfbdc │ │ │ │ + bl 0xfebdfd1c │ │ │ │ ldmdavs r2, {r0, r3, r8} │ │ │ │ ldrmi r6, [r9], #2075 @ 0x81b │ │ │ │ strbmi fp, [r8], -r2, lsl #19 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf19b4ff0 │ │ │ │ @ instruction: 0x2000babf │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -268905,15 +268987,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf19b0332 │ │ │ │ - bl 0xfef956b4 │ │ │ │ + bl 0xfef957f4 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -268928,47 +269010,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1854802 │ │ │ │ svclt 0x0000bb2b │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e024 │ │ │ │ + bl 0xfec6e164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0x12d060 │ │ │ │ - blcc 0x18e270 │ │ │ │ + blcs 0x12d1a0 │ │ │ │ + blcc 0x18e3b0 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ stmdblt r0, {r1, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2d4a3c │ │ │ │ + blx 0xad4b7c │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec6e084 │ │ │ │ + bl 0xfec6e1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x29ae6c │ │ │ │ + bmi 0x29afac │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1854803 │ │ │ │ @ instruction: 0xf6f9bae5 │ │ │ │ - svclt 0x0000fe3d │ │ │ │ + svclt 0x0000fd9d │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1842100 │ │ │ │ stmdami r1, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmialt ip, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ @@ -269001,80 +269083,80 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 15, cr8, [r0, #-960] @ 0xfffffc40 │ │ │ │ addshi pc, r3, r0 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldrbvc pc, [pc, #1541]! @ 0x11754d @ │ │ │ │ + ldrbvc pc, [pc, #1541]! @ 0x11768d @ │ │ │ │ vceq.i32 d22, d15, d11 │ │ │ │ cdpne 5, 6, cr0, cr10, cr11, {0} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ movwcc r8, #4227 @ 0x1083 │ │ │ │ addsmi r1, ip, #93184 @ 0x16c00 │ │ │ │ tstls r4, lr, ror r8 │ │ │ │ mcr2 1, 1, pc, cr4, cr10, {4} @ │ │ │ │ strmi r1, [r2], -r3, ror #28 │ │ │ │ subsmi r1, r3, #88, 18 @ 0x160000 │ │ │ │ cdp 14, 1, cr1, cr13, cr6, {2} │ │ │ │ ldrmi r1, [r6], #-3952 @ 0xfffff090 │ │ │ │ - b 0x2a8980 │ │ │ │ + b 0x2a8ac0 │ │ │ │ cdpmi 5, 9, cr0, cr2, cr3, {0} │ │ │ │ strtmi r4, [fp], r9, lsl #13 │ │ │ │ eormi r1, r3, pc, ror #28 │ │ │ │ mcrrne 8, 7, r5, r5, cr0 │ │ │ │ stmdbls r4, {r0, r2, r4, r5, r6, ip, lr} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bne 0xfff37358 │ │ │ │ + bne 0xfff37498 │ │ │ │ vhsub.s8 d20, d16, d2 │ │ │ │ addsmi r8, ip, #131 @ 0x83 │ │ │ │ tstphi r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x460d461e │ │ │ │ pkhbtmi r4, fp, r8, lsl #13 │ │ │ │ ldrtmi r9, [r0], -r4, lsl #4 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0xfef54d36 │ │ │ │ - b 0x1267a88 │ │ │ │ + blx 0x754e76 │ │ │ │ + b 0x1267bc8 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ ldrmi r4, [sl, #1625]! @ 0x659 │ │ │ │ ssatmi sp, #4, r2, lsl #4 │ │ │ │ @ instruction: 0x463c4656 │ │ │ │ @ instruction: 0x460f4698 │ │ │ │ ldclne 2, cr9, [r0], #-16 │ │ │ │ strpl pc, [r0], r6, lsl #10 │ │ │ │ - blx 0xfea54d5e │ │ │ │ - b 0x1267ab0 │ │ │ │ + blx 0x254e9e │ │ │ │ + b 0x1267bf0 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ strbmi r9, [r3], -r4, lsl #20 │ │ │ │ @ instruction: 0x4639465c │ │ │ │ andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f950e │ │ │ │ strtmi r0, [r3], r1, lsl #16 │ │ │ │ ldrvs pc, [r4, r9, asr #12]! │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ cdpge 12, 0, cr10, cr14, cr11, {0} │ │ │ │ tstls r4, r0, lsl #10 │ │ │ │ strcc lr, [r1, #-4] │ │ │ │ strcc r3, [r4], -r4, lsl #8 │ │ │ │ - ble 0x1de8528 │ │ │ │ + ble 0x1de8668 │ │ │ │ ldmdavs r1!, {r3, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf853683a │ │ │ │ ldrmi r0, [r0], #-37 @ 0xffffffdb │ │ │ │ addeq pc, r0, #67108867 @ 0x4000003 │ │ │ │ tstpeq r3, r1 @ p-variant is OBSOLETE │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ @ instruction: 0xf93af19b │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x19e8840 │ │ │ │ + blmi 0x19e8980 │ │ │ │ andcc pc, r9, r3, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ stmdbmi r0!, {r2, r3, r4, r5, r7, pc}^ │ │ │ │ @ instruction: 0xf8413b01 │ │ │ │ - blcs 0x123070 │ │ │ │ + blcs 0x1231b0 │ │ │ │ svcge 0x0062f47f │ │ │ │ andls r4, r4, #6094848 @ 0x5d0000 │ │ │ │ @ instruction: 0xfffef185 │ │ │ │ ldrb r9, [fp, -r4, lsl #20] │ │ │ │ andeq pc, fp, #111 @ 0x6f │ │ │ │ @ instruction: 0x462ae758 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ @@ -269084,63 +269166,63 @@ │ │ │ │ @ instruction: 0xf64baf48 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0412 │ │ │ │ tstls r2, r0, asr #30 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d21, d6, d0 │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ tstls r4, lr, lsr #32 │ │ │ │ @ instruction: 0xf82af04d │ │ │ │ ldr r9, [r2, -r4, lsl #18]! │ │ │ │ ldmdble r8!, {r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0x460e461d │ │ │ │ stmib sp, {r3, r4, r7, r9, sl, lr}^ │ │ │ │ strtmi r1, [r8], -r4, lsl #4 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xed4e3a │ │ │ │ - b 0x12a7b6c │ │ │ │ + blx 0xfe6d4f78 │ │ │ │ + b 0x12a7cac │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ adcsmi r4, r1, #70254592 @ 0x4300000 │ │ │ │ ldrmi sp, [r3], #-37 @ 0xffffffdb │ │ │ │ @ instruction: 0x960e45ba │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ cmple pc, #-1342177280 @ 0xb0000000 │ │ │ │ stmible sl, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - bl 0xfec01930 │ │ │ │ - bl 0x1988f8 │ │ │ │ + bl 0xfec01a70 │ │ │ │ + bl 0x198a38 │ │ │ │ @ instruction: 0xf84c0c8c │ │ │ │ @ instruction: 0xf84c3c28 │ │ │ │ @ instruction: 0xf84c6c1c │ │ │ │ @ instruction: 0xe77c1c10 │ │ │ │ ldrbmi r9, [ip], -r4, lsl #18 │ │ │ │ andeq pc, r7, #1 │ │ │ │ @ instruction: 0xf0424620 │ │ │ │ ldrbmi r0, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7612307 │ │ │ │ - andcs pc, r0, #987136 @ 0xf1000 │ │ │ │ + andcs pc, r0, #331776 @ 0x51000 │ │ │ │ ldrmi lr, [sl, #1935]! @ 0x78f │ │ │ │ @ instruction: 0xf04fd236 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ ldrbmi ip, [r5], -r4, lsl #8 │ │ │ │ ldrmi r4, [r8], lr, lsl #12 │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stclne 2, cr1, [r8], #-24 @ 0xffffffe8 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xffed4eb8 │ │ │ │ - b 0x12a7bec │ │ │ │ + blx 0x16d4ff8 │ │ │ │ + b 0x12a7d2c │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ andne lr, r6, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ adcsmi ip, r1, #4, 8 @ 0x4000000 │ │ │ │ - bl 0x48b1ec │ │ │ │ - bne 0xff057384 │ │ │ │ + bl 0x48b32c │ │ │ │ + bne 0xff0574c4 │ │ │ │ @ instruction: 0xf10c429d │ │ │ │ svclt 0x00840801 │ │ │ │ stmdaeq r2, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10562c2 │ │ │ │ ldrmi r0, [r3], r1, lsl #4 │ │ │ │ andvs r6, r2, #402653186 @ 0x18000002 │ │ │ │ @@ -269159,166 +269241,166 @@ │ │ │ │ @ instruction: 0xf10cbf88 │ │ │ │ ldmle sp, {r0, fp} │ │ │ │ svceq 0x0001f1bc │ │ │ │ svcge 0x0021f43f │ │ │ │ strmi lr, [sp], -r6, lsr #15 │ │ │ │ @ instruction: 0xf19ee705 │ │ │ │ @ instruction: 0xf6f9fd3f │ │ │ │ - svclt 0x0000f913 │ │ │ │ + svclt 0x0000f873 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1d268c │ │ │ │ + blhi 0x1d27cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ stc2l 1, cr15, [r0], #616 @ 0x268 │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ mvnvs pc, #77594624 @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bvs 0x827b1c │ │ │ │ + bvs 0x827c5c │ │ │ │ bicvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf1053f01 │ │ │ │ strmi r3, [r7], #-3327 @ 0xfffff301 │ │ │ │ stmdbeq ip, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c56819 │ │ │ │ - b 0x35aa20 │ │ │ │ + b 0x35ab60 │ │ │ │ eorsmi r0, lr, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ - blls 0x228c5c │ │ │ │ - bvs 0xfee54b58 │ │ │ │ - bcs 0xfe713d38 │ │ │ │ + blls 0x228d9c │ │ │ │ + bvs 0xfee54c98 │ │ │ │ + bcs 0xfe713e78 │ │ │ │ ldmibvs ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmibcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr4, [pc, #380] @ 0x1173c0 │ │ │ │ + ldc 6, cr4, [pc, #380] @ 0x117500 │ │ │ │ ldrbmi r8, [ip], -r2, ror #22 │ │ │ │ @ instruction: 0xf64946e0 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8cd2197 │ │ │ │ tstls r5, r8, lsl r0 │ │ │ │ - blhi 0x1d2890 │ │ │ │ + blhi 0x1d29d0 │ │ │ │ @ instruction: 0xf8da2200 │ │ │ │ ldrtmi r0, [r1], -r0 │ │ │ │ @ instruction: 0xf04f4418 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xffe4f19a │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf8dad034 │ │ │ │ cdpne 0, 7, cr3, cr1, cr0, {0} │ │ │ │ @ instruction: 0xf8d94401 │ │ │ │ - bne 0xff35f288 │ │ │ │ + bne 0xff35f3c8 │ │ │ │ andsle r4, r7, r7, lsl #5 │ │ │ │ ldmdble r8!, {r0, r4, r7, r9, lr} │ │ │ │ - bleq 0x1533d0 │ │ │ │ + bleq 0x153510 │ │ │ │ @ instruction: 0xf19b4631 │ │ │ │ - bllt 0x855390 │ │ │ │ + bllt 0x8554d0 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1], #-3996 @ 0xfffff064 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf603d904 │ │ │ │ strcs r7, [r1], #-1023 @ 0xfffffc01 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ strb r4, [sp, pc, lsr #12] │ │ │ │ stmdale sp, {r0, r4, r7, r9, lr} │ │ │ │ addsmi r1, r3, #798720 @ 0xc3000 │ │ │ │ - b 0x60d490 │ │ │ │ + b 0x60d5d0 │ │ │ │ rsble r0, r0, r8, lsl #30 │ │ │ │ - bleq 0x1936fc │ │ │ │ + bleq 0x19383c │ │ │ │ svceq 0x0001f1bb │ │ │ │ @ instruction: 0xf1bbd035 │ │ │ │ eorle r0, lr, r2, lsl #30 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf818f19b │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x1172e8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117428 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1d25e4 │ │ │ │ + blhi 0x1d2724 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bne 0xff1fb2c4 │ │ │ │ + bne 0xff1fb404 │ │ │ │ ldmdale r1, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ svceq 0x0008ea13 │ │ │ │ - bls 0x2cb40c │ │ │ │ + bls 0x2cb54c │ │ │ │ ldrtmi r4, [r1], -r3, asr #8 │ │ │ │ - bleq 0x153454 │ │ │ │ + bleq 0x153594 │ │ │ │ movwls r4, #28691 @ 0x7013 │ │ │ │ @ instruction: 0xfffaf19a │ │ │ │ - blcs 0x13df40 │ │ │ │ - bls 0x24b60c │ │ │ │ + blcs 0x13e080 │ │ │ │ + bls 0x24b74c │ │ │ │ svclt 0x008c429a │ │ │ │ @ instruction: 0xf0042100 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ @ instruction: 0x462fd1d6 │ │ │ │ ldrtmi lr, [r1], -lr, lsl #15 │ │ │ │ @ instruction: 0xffeaf19a │ │ │ │ - bls 0x2d11f0 │ │ │ │ + bls 0x2d1330 │ │ │ │ andsmi r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf19a9307 │ │ │ │ - blls 0x3172dc │ │ │ │ + blls 0x31741c │ │ │ │ submi lr, r6, #60555264 @ 0x39c0000 │ │ │ │ smmlar r5, r4, r0, r4 │ │ │ │ stmdals r4, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf760462b │ │ │ │ - @ instruction: 0x4604fa5b │ │ │ │ + @ instruction: 0x4604f9bb │ │ │ │ @ instruction: 0xd1bf1c42 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blls 0x2313d4 │ │ │ │ + blls 0x231514 │ │ │ │ ldmible r5!, {r0, r1, r7, r9, lr} │ │ │ │ strtmi r9, [fp], -r4, lsl #18 │ │ │ │ stmdbcc r1, {r1, r4, r5, r9, sl, lr} │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7604ff0 │ │ │ │ - ldrmi fp, [ip], -r5, asr #20 │ │ │ │ + ldrmi fp, [ip], -r5, lsr #19 │ │ │ │ mvnvs pc, #77594624 @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bvs 0x7bd7ac │ │ │ │ + bvs 0x7bd8ec │ │ │ │ @ instruction: 0xd1a3428a │ │ │ │ adcmi r6, r2, #368640 @ 0x5a000 │ │ │ │ ldmdbne r6!, {r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xe79d621e │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #4 │ │ │ │ + rsbvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0xf16972f6 │ │ │ │ svclt 0x0000f9e3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - eorseq lr, r3, r4, ror #10 │ │ │ │ + eorseq lr, r3, ip, lsr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ - blmi 0xfec28e4c │ │ │ │ + blmi 0xfec28f8c │ │ │ │ @ instruction: 0x4605b0b1 │ │ │ │ @ instruction: 0x932f681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ mrcls 6, 1, r4, cr12, cr7, {0} │ │ │ │ ldrsbtls pc, [r4], #141 @ 0x8d @ │ │ │ │ - blcs 0x131478 │ │ │ │ + blcs 0x1315b8 │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ svccs 0x000f808b │ │ │ │ addhi pc, r8, r0, lsl #4 │ │ │ │ - ldrbtvc pc, [pc], #1537 @ 0x117420 @ │ │ │ │ + ldrbtvc pc, [pc], #1537 @ 0x117560 @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 d24, d10, #58 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ cmnle r9, r0, lsl #22 │ │ │ │ tstpne r0, #24 @ p-variant is OBSOLETE │ │ │ │ @@ -269336,15 +269418,15 @@ │ │ │ │ stmdapl r3, {r1, r3, r8, ip, pc}^ │ │ │ │ subpl r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf19a8109 │ │ │ │ @ instruction: 0xf649fb99 │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ pkhbtmi r2, r3, r7, lsl #7 │ │ │ │ - blcs 0x1314f4 │ │ │ │ + blcs 0x131634 │ │ │ │ @ instruction: 0xf418d06e │ │ │ │ @ instruction: 0xf0401f80 │ │ │ │ @ instruction: 0xf0188250 │ │ │ │ svclt 0x00180f10 │ │ │ │ @ instruction: 0xf00046c2 │ │ │ │ @ instruction: 0xf0078268 │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @@ -269369,26 +269451,26 @@ │ │ │ │ ldmdals sl!, {r2, r3, r4, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf197a912 │ │ │ │ @ instruction: 0x3001fbbf │ │ │ │ mvnshi pc, #0 │ │ │ │ andscc lr, ip, #3620864 @ 0x374000 │ │ │ │ addsmi r9, lr, #229376 @ 0x38000 │ │ │ │ andsne pc, r0, r1 │ │ │ │ - bl 0x1f7b548 │ │ │ │ + bl 0x1f7b688 │ │ │ │ vaddl.s8 q8, d0, d2 │ │ │ │ - blls 0x4f7fd8 │ │ │ │ - beq 0x95361c │ │ │ │ + blls 0x4f8118 │ │ │ │ + beq 0x95375c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f83d1 │ │ │ │ mcrls 3, 0, r3, cr9, cr15, {7} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ sbcs r9, r3, sl, lsr r3 │ │ │ │ ldc2 1, cr15, [lr], {96} @ 0x60 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x117538 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x117678 @ │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r1, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -269398,75 +269480,75 @@ │ │ │ │ movwcs pc, #52357 @ 0xcc85 @ │ │ │ │ strb r6, [r5, r3]! │ │ │ │ movweq pc, #28679 @ 0x7007 @ │ │ │ │ andeq pc, r3, #7 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ vsubw.u8 , , d13 │ │ │ │ @ instruction: 0xf5b00380 │ │ │ │ - b 0x11ef380 │ │ │ │ + b 0x11ef4c0 │ │ │ │ movwls r0, #49922 @ 0xc302 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ tstphi r4, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ nopeq {8} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf1ba8089 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - blcs 0x1383dc │ │ │ │ + blcs 0x13851c │ │ │ │ rschi pc, r4, #0 │ │ │ │ @ instruction: 0xf0484657 │ │ │ │ strbmi r0, [r2], r0, lsr #6 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ - blvc 0xf52c30 │ │ │ │ + blvc 0xf52d70 │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ - bl 0xfe9a8e9c │ │ │ │ + bl 0xfe9a8fdc │ │ │ │ ldrtmi r0, [r9], -fp, lsl #14 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ - blvc 0x1d2bfc │ │ │ │ - bls 0x43bdcc │ │ │ │ + blvc 0x1d2d3c │ │ │ │ + bls 0x43bf0c │ │ │ │ mrc2 1, 1, pc, cr6, cr10, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ orrhi pc, r3, #0 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ adcsmi r8, ip, #805306376 @ 0x30000008 │ │ │ │ rsbshi pc, fp, #192 @ 0xc0 │ │ │ │ svceq 0x0020f01a │ │ │ │ subshi pc, r4, #0 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bne 0xffc71668 │ │ │ │ + bne 0xffc717a8 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0x83baf200 │ │ │ │ vmulne.f64 d25, d1, d11 │ │ │ │ strtmi r9, [r9], #-2569 @ 0xfffff5f7 │ │ │ │ svclt 0x00084313 │ │ │ │ andle r4, r8, fp, lsl #12 │ │ │ │ @ instruction: 0xf10b9809 │ │ │ │ strmi r3, [fp], #-1023 @ 0xfffffc01 │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ andsmi r1, r3, fp, lsl sl │ │ │ │ - bls 0x466234 │ │ │ │ + bls 0x466374 │ │ │ │ andls r4, r1, #40, 12 @ 0x2800000 │ │ │ │ andls r9, r0, #57344 @ 0xe000 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ vqadd.s8 q15, , │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baedf │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f041a │ │ │ │ - blls 0xfc31c0 │ │ │ │ + blls 0xfc3300 │ │ │ │ stmib sp, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d24, d6, d3 │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ movwcs r0, #46 @ 0x2e │ │ │ │ stmib sp, {r8, ip, pc}^ │ │ │ │ strls r6, [r2, -r6, lsl #18] │ │ │ │ tstls r9, r1, lsl #6 │ │ │ │ ldc2 0, cr15, [r6, #-304]! @ 0xfffffed0 │ │ │ │ strb r9, [r3], r9, lsl #18 │ │ │ │ @ instruction: 0xf1844806 │ │ │ │ @@ -269475,41 +269557,41 @@ │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ ldmdavs r7, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ - blcs 0x128774 │ │ │ │ + blcs 0x1288b4 │ │ │ │ teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ svcne 0x0010f01a │ │ │ │ svclt 0x00044653 │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ nopeq {74} @ 0x4a │ │ │ │ svcge 0x0070f43f │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x4653993a │ │ │ │ ldrtmi r9, [r8], -r0, lsl #2 │ │ │ │ - bls 0x428f64 │ │ │ │ + bls 0x4290a4 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2 1, cr15, [sl, #616]! @ 0x268 │ │ │ │ @ instruction: 0x460342b8 │ │ │ │ @ instruction: 0xf104bf02 │ │ │ │ ldmdbne fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ addsle r4, sl, r9, lsl r6 │ │ │ │ mrrcne 10, 11, r4, r8, cr2 │ │ │ │ ldmdapl r5, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ rscshi pc, ip, #0 │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xf9e8f7ff │ │ │ │ - blx 0xfecd3c92 │ │ │ │ + blx 0xfecd3dd2 │ │ │ │ stccs 3, cr2, [r0, #-68] @ 0xffffffbc │ │ │ │ vhadd.u8 d22, d0, d3 │ │ │ │ - blmi 0xfebb7dc8 │ │ │ │ - bls 0x3a6b24 │ │ │ │ + blmi 0xfebb7f08 │ │ │ │ + bls 0x3a6c64 │ │ │ │ stccs 0, cr5, [r0, #-628] @ 0xfffffd8c │ │ │ │ svcge 0x0006f47f │ │ │ │ @ instruction: 0xf18548a7 │ │ │ │ @ instruction: 0xe701fc93 │ │ │ │ movweq pc, #459 @ 0x1cb @ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ addshi pc, sp, r0 │ │ │ │ @@ -269518,24 +269600,24 @@ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ movwls r1, #47339 @ 0xb8eb │ │ │ │ eorsle r2, sp, r0, lsl #20 │ │ │ │ svceq 0x0020f01a │ │ │ │ msrhi SPSR_fsxc, r0 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bls 0x3903a4 │ │ │ │ + bls 0x3904e4 │ │ │ │ stmdbne r1!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x1bbba4 │ │ │ │ + b 0x1bbce4 │ │ │ │ addmi r0, r5, #5 │ │ │ │ adchi pc, r2, #64, 4 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ - bcc 0x17bfb8 │ │ │ │ + bcc 0x17c0f8 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vqsub.s8 d4, d16, d1 │ │ │ │ - bls 0xfb7e90 │ │ │ │ + bls 0xfb7fd0 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi sl, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwge lr, #2509 @ 0x9cd │ │ │ │ @@ -269547,284 +269629,284 @@ │ │ │ │ stccs 3, cr9, [r0, #-36] @ 0xffffffdc │ │ │ │ rscshi pc, pc, r0, asr #32 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf8cdd156 │ │ │ │ strbmi sl, [r2], ip, lsr #32 │ │ │ │ stmibne r1!, {r0, r3, r9, fp, ip, pc} │ │ │ │ streq lr, [r6, #-2562] @ 0xfffff5fe │ │ │ │ - b 0x37cbe0 │ │ │ │ + b 0x37cd20 │ │ │ │ movwls r7, #13282 @ 0x33e2 │ │ │ │ - blne 0x137e4c8 │ │ │ │ + blne 0x137e608 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #6 │ │ │ │ andeq lr, fp, #3620864 @ 0x374000 │ │ │ │ stc2 1, cr15, [r8, #-616]! @ 0xfffffd98 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498276 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ - blne 0x1e60658 │ │ │ │ + blne 0x1e60798 │ │ │ │ ldmdavs fp, {r1, r6, r8, fp, ip} │ │ │ │ @ instruction: 0xf6491ad2 │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vqsub.s8 d4, d16, d10 │ │ │ │ - blls 0x4782bc │ │ │ │ + blls 0x4783fc │ │ │ │ stmib sp, {r4, r9, sl, lr}^ │ │ │ │ cdpne 3, 6, cr10, cr3, cr0, {0} │ │ │ │ @ instruction: 0x46194413 │ │ │ │ @ instruction: 0xf8a0f7ff │ │ │ │ - bmi 0x1ae9038 │ │ │ │ + bmi 0x1ae9178 │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x177cb0 │ │ │ │ - blcs 0x12b984 │ │ │ │ + blcc 0x177df0 │ │ │ │ + blcs 0x12bac4 │ │ │ │ stclne 0, cr13, [r2], #-476 @ 0xfffffe24 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq pc, [pc], -r8 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0x1943228 │ │ │ │ + blmi 0x1943368 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r9, [fp], #-2570 @ 0xfffff5f6 │ │ │ │ ldmpl r5, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr10, cr15, {3} @ │ │ │ │ - ldc2l 7, cr15, [lr], #-368 @ 0xfffffe90 │ │ │ │ + blx 0xff8d571a │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7564628 │ │ │ │ - @ instruction: 0xe661fdf7 │ │ │ │ + @ instruction: 0xe661fd57 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf01a2397 │ │ │ │ ldmdavs fp, {r5, r8, sl} │ │ │ │ @ instruction: 0xf000930b │ │ │ │ mcrne 0, 3, r8, cr2, cr6, {6} │ │ │ │ @ instruction: 0xf10b9909 │ │ │ │ strcs r3, [r0, #-1023] @ 0xfffffc01 │ │ │ │ andls r4, lr, #318767104 @ 0x13000000 │ │ │ │ - strls r4, [pc, #-11] @ 0x117891 │ │ │ │ + strls r4, [pc, #-11] @ 0x1179d1 │ │ │ │ @ instruction: 0x23201e5c │ │ │ │ stmib sp, {r1, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0c03510 │ │ │ │ - bls 0x4f7dc4 │ │ │ │ + bls 0x4f7f04 │ │ │ │ movweq pc, #4546 @ 0x11c2 @ │ │ │ │ - blls 0x3ddd30 │ │ │ │ + blls 0x3dde70 │ │ │ │ ldmdbne ip, {r2, r4, r6, r8, r9, fp, ip} │ │ │ │ - blcs 0x13e4fc │ │ │ │ + blcs 0x13e63c │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ - blcs 0x13e508 │ │ │ │ + blcs 0x13e648 │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ - blne 0x1dfd908 │ │ │ │ + blne 0x1dfda48 │ │ │ │ tstpeq r0, r9, ror #2 @ p-variant is OBSOLETE │ │ │ │ ldmdane fp, {r2, r3, r9, fp, ip, pc} │ │ │ │ - blls 0xfbc4e0 │ │ │ │ + blls 0xfbc620 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ tstls r3, r3, asr r6 │ │ │ │ @ instruction: 0xf19a4639 │ │ │ │ strmi pc, [r3], -r9, lsr #25 │ │ │ │ @ instruction: 0xf43f4284 │ │ │ │ - bmi 0xe43648 │ │ │ │ + bmi 0xe43788 │ │ │ │ stmdbls sl, {r3, r4, r6, sl, fp, ip} │ │ │ │ @ instruction: 0xf0005854 │ │ │ │ ldrmi r8, [r8], -sl, lsl #4 │ │ │ │ @ instruction: 0xf7ff4639 │ │ │ │ @ instruction: 0xf160f8eb │ │ │ │ tstpcs r1, #724992 @ p-variant is OBSOLETE @ 0xb1000 │ │ │ │ andvs r2, r3, r0, lsl #24 │ │ │ │ adchi pc, lr, r0, asr #6 │ │ │ │ @ instruction: 0x3c014b2b │ │ │ │ addspl r9, ip, sl, lsl #20 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ str sl, [r1, -r9, lsl #28] │ │ │ │ eorsge pc, r8, sp, asr #17 │ │ │ │ stmdami r7!, {r2, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xfe5d3f46 │ │ │ │ + blx 0xfe5d4086 │ │ │ │ cdpne 7, 6, cr14, cr9, cr3, {4} │ │ │ │ strtmi r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xff3af75f │ │ │ │ + mrc2 7, 4, pc, cr10, cr15, {2} │ │ │ │ tstpne r0, #40 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ - beq 0x553a50 │ │ │ │ + beq 0x553b90 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf160adaa │ │ │ │ - blmi 0x89638c │ │ │ │ + blmi 0x8964cc │ │ │ │ ldmpl fp, {r1, r3, r9, fp, ip, pc} │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x777b84 │ │ │ │ + bmi 0x777cc4 │ │ │ │ stmdbls sl, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0x12bab4 │ │ │ │ + blcs 0x12bbf4 │ │ │ │ stclge 4, cr15, [r4, #508]! @ 0x1fc │ │ │ │ submi lr, r3, #220, 12 @ 0xdc00000 │ │ │ │ @ instruction: 0xf5bb4602 │ │ │ │ - b 0x1ef778 │ │ │ │ - bl 0x217990 │ │ │ │ - b 0x1d7d98 │ │ │ │ - bl 0xfe958d9c │ │ │ │ + b 0x1ef8b8 │ │ │ │ + bl 0x217ad0 │ │ │ │ + b 0x1d7ed8 │ │ │ │ + bl 0xfe958edc │ │ │ │ svclt 0x00b80105 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ svclt 0x001e1c43 │ │ │ │ @ instruction: 0xf0481b73 │ │ │ │ ldmdane sp, {r4, r9, fp} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x1177a4 │ │ │ │ - blx 0x1a53f24 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x1178e4 │ │ │ │ + blx 0x1a54064 │ │ │ │ @ instruction: 0x9c0a4907 │ │ │ │ stmdbpl fp, {r2, r3, r9, sp} │ │ │ │ - blcs 0x12f9b8 │ │ │ │ - blcc 0x18ef2c │ │ │ │ - blcs 0x12bde4 │ │ │ │ + blcs 0x12faf8 │ │ │ │ + blcc 0x18f06c │ │ │ │ + blcs 0x12bf24 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ @ instruction: 0x46c2e6b4 │ │ │ │ svclt 0x0000e6bd │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - rsbseq r8, pc, sl, lsr #12 │ │ │ │ + rsbseq r8, pc, sl, ror #9 │ │ │ │ @ instruction: 0xf64946c2 │ │ │ │ vqshl.s64 d22, d20, #0 │ │ │ │ - blls 0xfa1838 │ │ │ │ + blls 0xfa1978 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #2306 @ 0x902 │ │ │ │ ldmdavs r8!, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf19a4628 │ │ │ │ strmi pc, [r2], -r5, lsr #24 │ │ │ │ @ instruction: 0xf0001c46 │ │ │ │ - bne 0xc77fc4 │ │ │ │ + bne 0xc78104 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ ldrpl lr, [sl, #-2581] @ 0xfffff5eb │ │ │ │ orrhi pc, lr, r0, asr #32 │ │ │ │ - bne 0xff5b1af8 │ │ │ │ + bne 0xff5b1c38 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, sl, #1769472 @ 0x1b0000 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscc pc, ip, ip, asr #4 │ │ │ │ + subpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d16, d17 │ │ │ │ @ instruction: 0xf168226f │ │ │ │ @ instruction: 0xf10bfeab │ │ │ │ - b 0xfe264a38 │ │ │ │ + b 0xfe264b78 │ │ │ │ andsmi r0, sl, r6, lsl #4 │ │ │ │ mvnvc lr, #36864 @ 0x9000 │ │ │ │ subsle r4, ip, sl, lsl r3 │ │ │ │ movweq pc, #61450 @ 0xf00a @ │ │ │ │ svclt 0x00022b02 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf43fc310 │ │ │ │ @ instruction: 0xf160ae82 │ │ │ │ stmibmi r5!, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r6, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ vstmiale r0!, {d2-d1} │ │ │ │ - ldc2 6, cr15, [r8], #992 @ 0x3e0 │ │ │ │ + ldc2 6, cr15, [r8], {248} @ 0xf8 │ │ │ │ @ instruction: 0xf14919a0 │ │ │ │ addmi r0, r3, #0, 24 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ - blls 0x50e864 │ │ │ │ + blls 0x50e9a4 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x4c331c │ │ │ │ + bls 0x4c345c │ │ │ │ nopeq {66} @ 0x42 │ │ │ │ str r4, [fp, #1682] @ 0x692 │ │ │ │ @ instruction: 0xf04a993a │ │ │ │ tstls r0, r0, lsl r3 │ │ │ │ stmdbls r9, {r3, r5, r9, sl, lr} │ │ │ │ - bne 0x197e2d8 │ │ │ │ + bne 0x197e418 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff2d411a │ │ │ │ + blx 0xff2d425a │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf160ad9d │ │ │ │ @ instruction: 0x4606f9d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ - bmi 0xfe455af4 │ │ │ │ + bmi 0xfe455c34 │ │ │ │ eorsvs r9, r4, sl, lsl #18 │ │ │ │ - blcs 0x12dc1c │ │ │ │ - blcc 0x18f20c │ │ │ │ - blcs 0x12bc24 │ │ │ │ + blcs 0x12dd5c │ │ │ │ + blcc 0x18f34c │ │ │ │ + blcs 0x12bd64 │ │ │ │ stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ - blne 0xf91370 │ │ │ │ + blne 0xf914b0 │ │ │ │ @ instruction: 0xf7fe1928 │ │ │ │ - ldrb pc, [pc, #-4091]! @ 0x116aed @ │ │ │ │ + ldrb pc, [pc, #-4091]! @ 0x116c2d @ │ │ │ │ orrpl pc, r0, r3, asr #11 │ │ │ │ movwne lr, #63949 @ 0xf9cd │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ - blls 0x53df34 │ │ │ │ + blls 0x53e074 │ │ │ │ addpl pc, r0, #700448768 @ 0x29c00000 │ │ │ │ ldmne pc, {r0, r2, r3, sl, lr} @ │ │ │ │ movwcs lr, #1391 @ 0x56f │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ - blls 0xfd13b8 │ │ │ │ + blls 0xfd14f8 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi sl, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf80cf7ff │ │ │ │ - bls 0x4c475c │ │ │ │ + bls 0x4c489c │ │ │ │ mvnscc pc, #-1073741822 @ 0xc0000002 │ │ │ │ ldrmi r9, [r3], #-2313 @ 0xfffff6f7 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #15360 @ 0x3c00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {5} │ │ │ │ - bls 0xfd1400 │ │ │ │ + bls 0xfd1540 │ │ │ │ streq lr, [fp], #-2980 @ 0xfffff45c │ │ │ │ stmib sp, {r0, r5, r6, sl, fp, ip}^ │ │ │ │ - blne 0x1dc0344 │ │ │ │ + blne 0x1dc0484 │ │ │ │ @ instruction: 0xf169463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4a9378 │ │ │ │ + bls 0x4a94b8 │ │ │ │ @ instruction: 0xffeaf7fe │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ stmdbls sl, {r0, r2, r5, r6, r9, fp, lr} │ │ │ │ addmi r5, r3, #5439488 @ 0x530000 │ │ │ │ @ instruction: 0xe781dcb3 │ │ │ │ @ instruction: 0xf8cd462f │ │ │ │ ldrt r8, [r7], #56 @ 0x38 │ │ │ │ movwls r1, #39619 @ 0x9ac3 │ │ │ │ movweq lr, #11116 @ 0x2b6c │ │ │ │ movwls r9, #47631 @ 0xba0f │ │ │ │ @ instruction: 0xf0439b0e │ │ │ │ - bcs 0x118808 │ │ │ │ + bcs 0x118948 │ │ │ │ adchi pc, r2, r0 │ │ │ │ - blvc 0x171320c │ │ │ │ + blvc 0x171334c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #34603008 @ 0x2100000 │ │ │ │ - bls 0x42947c │ │ │ │ - blvc 0x1d31d4 │ │ │ │ - blx 0x145420e │ │ │ │ + bls 0x4295bc │ │ │ │ + blvc 0x1d3314 │ │ │ │ + blx 0x145434e │ │ │ │ adcsmi r4, r8, #3145728 @ 0x300000 │ │ │ │ stcge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ movwls r9, #2874 @ 0xb3a │ │ │ │ stmdbls r9, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ tstpne r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ - bne 0x197e3ec │ │ │ │ + bne 0x197e52c │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ stmdbvs r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfd4232 │ │ │ │ + blx 0xfd4372 │ │ │ │ svclt 0x001c3001 │ │ │ │ mvnscc pc, r4, lsl #2 │ │ │ │ @ instruction: 0xf47f1949 │ │ │ │ @ instruction: 0xf160ad23 │ │ │ │ - blls 0x4d6100 │ │ │ │ + blls 0x4d6240 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ sbcseq r4, r9, #6291456 @ 0x600000 │ │ │ │ adchi pc, ip, r0, asr #2 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff76f7fe │ │ │ │ stmdbls sl, {r0, r6, r9, fp, lr} │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ - blcs 0x12dd48 │ │ │ │ + blcs 0x12de88 │ │ │ │ svcge 0x0069f73f │ │ │ │ - ldc 7, cr14, [pc, #216] @ 0x117cdc │ │ │ │ + ldc 7, cr14, [pc, #216] @ 0x117e1c │ │ │ │ @ instruction: 0xf04f7b3a │ │ │ │ - bls 0x424c08 │ │ │ │ + bls 0x424d48 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf04a4620 │ │ │ │ @ instruction: 0xf0420320 │ │ │ │ stc 2, cr0, [sp, #8] │ │ │ │ @ instruction: 0xf19a7b02 │ │ │ │ strmi pc, [r3], -sp, lsl #22 │ │ │ │ @ instruction: 0xf47f4284 │ │ │ │ @@ -269837,25 +269919,25 @@ │ │ │ │ ldrmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrtmi r9, [sl], -r2, lsl #4 │ │ │ │ @ instruction: 0xff0af7fe │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ ldreq r9, [r1, ip, lsl #20] │ │ │ │ stcge 5, cr15, [r2, #252]! @ 0xfc │ │ │ │ ldrtmi r9, [r9], -r9, lsl #16 │ │ │ │ - blx 0x9d42ca │ │ │ │ - ldc 5, cr14, [pc, #624] @ 0x117ed4 │ │ │ │ + blx 0x9d440a │ │ │ │ + ldc 5, cr14, [pc, #624] @ 0x118014 │ │ │ │ @ instruction: 0xf04f7b22 │ │ │ │ - bls 0x424c68 │ │ │ │ + bls 0x424da8 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ ldrbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blvc 0x1d32ac │ │ │ │ - blx 0xff9542e4 │ │ │ │ + blvc 0x1d33ec │ │ │ │ + blx 0xff954424 │ │ │ │ addmi r4, r4, #3145728 @ 0x300000 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - bcs 0x13e4cc │ │ │ │ + bcs 0x13e60c │ │ │ │ str sp, [r7, #463] @ 0x1cf │ │ │ │ andeq lr, r5, sl, asr sl │ │ │ │ mrcge 4, 4, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0x46219b3a │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf19a6902 │ │ │ │ @@ -269865,24 +269947,24 @@ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ strt r4, [r7], r2, asr #13 │ │ │ │ str r9, [lr, -pc]! │ │ │ │ str r4, [r5], #-1730 @ 0xfffff93e │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrsbtls pc, [ip], -sp @ │ │ │ │ @ instruction: 0x4653933a │ │ │ │ - strbt r9, [pc], #-3593 @ 0x117cd0 │ │ │ │ + strbt r9, [pc], #-3593 @ 0x117e10 │ │ │ │ ldrsbtge pc, [r8], -sp @ │ │ │ │ stmdals r9, {r2, r3, r5, r6, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ - bmi 0x2d78dc │ │ │ │ + bmi 0x2d7a1c │ │ │ │ ldmdapl r3, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe6c1aef4 │ │ │ │ ... │ │ │ │ - eorseq lr, r3, r4, ror r5 │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-732] @ 0xfffffd24 │ │ │ │ stccs 0, cr5, [r0, #-340] @ 0xfffffeac │ │ │ │ ldcge 4, cr15, [r4], {127} @ 0x7f │ │ │ │ @ instruction: 0xf19de50c │ │ │ │ stccs 15, cr15, [r0], {147} @ 0x93 │ │ │ │ @@ -269895,40 +269977,40 @@ │ │ │ │ ldmdbmi fp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ andscs r9, r1, #2560 @ 0xa00 │ │ │ │ andvs r5, r2, fp, lsl #18 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe697ae3a │ │ │ │ strtmi r1, [r8], -r1, ror #28 │ │ │ │ @ instruction: 0xf75f4429 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x004cf47f │ │ │ │ @ instruction: 0xf18c4640 │ │ │ │ @ instruction: 0x4601fffd │ │ │ │ - addvs pc, r0, r6, asr #4 │ │ │ │ + sbcvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f04c │ │ │ │ vabd.s8 q15, q3, q0 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ vrhadd.s8 d16, d12, d30 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ - blmi 0x397e2c │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + blmi 0x397f6c │ │ │ │ subvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ stc2 1, cr15, [r6, #-416] @ 0xfffffe60 │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscc pc, ip, ip, asr #4 │ │ │ │ + subpl pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1683202 │ │ │ │ svclt 0x0000fcf9 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ - eorseq lr, r3, ip, lsl #11 │ │ │ │ - eorseq lr, r3, r0, lsl #11 │ │ │ │ + ldrsbteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, r8, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6efb0 │ │ │ │ + bl 0xfec6f0f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0fe0 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ umulllt r2, r4, r7, r3 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @@ -269936,63 +270018,63 @@ │ │ │ │ mvnsvc pc, r1, lsl #12 │ │ │ │ tstpeq fp, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r5, r0, lsl #18 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r1, r3, r6, r9, sl, fp, ip} │ │ │ │ stmdale sp!, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0x17e49f4 │ │ │ │ + bne 0x17e4b34 │ │ │ │ stmdale r9!, {r2, r3, r4, r7, r9, lr} │ │ │ │ cdp 13, 1, cr4, cr13, cr14, {1} │ │ │ │ @ instruction: 0x46060f70 │ │ │ │ mrrcne 8, 2, r5, sl, cr11 │ │ │ │ orrlt r5, fp, #42 @ 0x2a │ │ │ │ tstls r2, r0, lsr #12 │ │ │ │ @ instruction: 0xff54f7fe │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0x1e63b960 │ │ │ │ movwcs r4, #33817 @ 0x8419 │ │ │ │ andne lr, r2, sp, asr #19 │ │ │ │ @ instruction: 0xf7604620 │ │ │ │ - stmdbls r2, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - bls 0x217380 │ │ │ │ + bls 0x2174c0 │ │ │ │ ldmibpl fp, {r5, r8, r9, fp, lr} │ │ │ │ vldmdble sl!, {d2-d1} │ │ │ │ - blcc 0x16a2b0 │ │ │ │ + blcc 0x16a3f0 │ │ │ │ ldmdblt fp, {r0, r1, r3, r7, r8, ip, lr}^ │ │ │ │ andls r4, r2, #1900544 @ 0x1d0000 │ │ │ │ @ instruction: 0xf908f185 │ │ │ │ and r9, r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf810f160 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r4, r4, r0, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstls r2, r2, lsl r8 │ │ │ │ - blx 0x54480 │ │ │ │ + blx 0x545c0 │ │ │ │ strb r9, [r7, r2, lsl #18] │ │ │ │ teqpvs ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x139eec │ │ │ │ + blcs 0x13a02c │ │ │ │ @ instruction: 0xf64bd0a2 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [fp, #1051] @ 0x41b │ │ │ │ strmi r2, [r2], -r0, lsl #6 │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf04c3101 │ │ │ │ stmdbls r2, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6f8e78e │ │ │ │ - svclt 0x0000fa9b │ │ │ │ + svclt 0x0000f9fb │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrbvs pc, [ip], #1609 @ 0x649 @ │ │ │ │ @@ -270025,15 +270107,15 @@ │ │ │ │ addsmi r4, r0, #137363456 @ 0x8300000 │ │ │ │ andcc sp, r1, #7536640 @ 0x730000 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ stmdale lr!, {r0, r4, r7, r8, sl, lr}^ │ │ │ │ mrc 15, 0, r4, cr13, cr6, {4} │ │ │ │ @ instruction: 0x96036f70 │ │ │ │ mrrcne 9, 11, r5, r0, cr10 @ │ │ │ │ - bcs 0x12c634 │ │ │ │ + bcs 0x12c774 │ │ │ │ @ instruction: 0xf1bad06f │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ stmdbcs r0, {r0, r1, r2, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf649d171 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ andls r2, r5, #1879048201 @ 0x70000009 │ │ │ │ addmi r6, sl, #1179648 @ 0x120000 │ │ │ │ @@ -270056,43 +270138,43 @@ │ │ │ │ @ instruction: 0xf0c04281 │ │ │ │ smlabbcc r1, r6, r0, r8 │ │ │ │ addmi r1, pc, #74752 @ 0x12400 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ ldmdavs fp, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ @ instruction: 0xf0c04545 │ │ │ │ - bl 0x3f8310 │ │ │ │ + bl 0x3f8450 │ │ │ │ strbmi r0, [r8], -r9, lsl #8 │ │ │ │ - blx 0xfead5d56 │ │ │ │ + blx 0x2d5e96 │ │ │ │ andcs r2, r0, #8, 6 @ 0x20000000 │ │ │ │ strmi r4, [r5], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7604648 │ │ │ │ - strtmi pc, [r1], -r7, lsl #23 │ │ │ │ + strtmi pc, [r1], -r7, ror #21 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ stcls 12, cr15, [r4], {115} @ 0x73 │ │ │ │ @ instruction: 0xf0454638 │ │ │ │ ldrtmi r0, [ip], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r2, [r1], -r8, lsl #6 │ │ │ │ - blx 0x1fd5d82 │ │ │ │ + blx 0xff7d5ec0 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ - bls 0x1eada0 │ │ │ │ - blcs 0x12e27c │ │ │ │ + bls 0x1eaee0 │ │ │ │ + blcs 0x12e3bc │ │ │ │ adcshi pc, r6, r0, asr #6 │ │ │ │ - blcc 0x16a9a0 │ │ │ │ + blcc 0x16aae0 │ │ │ │ subspl r9, r3, r3, lsl #18 │ │ │ │ @ instruction: 0x4638b133 │ │ │ │ @ instruction: 0xf15fe768 │ │ │ │ movwcs pc, #61219 @ 0xef23 @ │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ @ instruction: 0xf185485d │ │ │ │ @ instruction: 0x4638f811 │ │ │ │ ldmdami fp, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ - blx 0x654650 │ │ │ │ + blx 0x654790 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ ldrbmi lr, [r0], -r7, lsl #15 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwls r4, #17961 @ 0x4629 │ │ │ │ @ instruction: 0xf8bcf7ff │ │ │ │ mcrrne 11, 0, r9, r6, cr4 │ │ │ │ @ instruction: 0xf649d07d │ │ │ │ @@ -270106,173 +270188,173 @@ │ │ │ │ @ instruction: 0xff9ef19b │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r1, r9, sl, lr} │ │ │ │ cmnle r9, r0, lsl #20 │ │ │ │ eorle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf8da461a │ │ │ │ - bne 0xff5a4098 │ │ │ │ + bne 0xff5a41d8 │ │ │ │ ldrmi r6, [r7], -r3, lsr #16 │ │ │ │ svclt 0x009c429a │ │ │ │ mvnscc pc, #1073741825 @ 0x40000001 │ │ │ │ ldmible r2, {r2, r8, r9, ip, pc} │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvs pc, ip, r6, asr #4 │ │ │ │ + andseq pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d27 │ │ │ │ @ instruction: 0xf16842a7 │ │ │ │ - bl 0x396e58 │ │ │ │ + bl 0x396f98 │ │ │ │ strbmi r0, [r2], -ip │ │ │ │ @ instruction: 0xf19b4629 │ │ │ │ @ instruction: 0xf15fff75 │ │ │ │ movwcs pc, #52941 @ 0xcecd @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xe79537ff │ │ │ │ adcsvs pc, r4, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ pkhbtmi r9, r2, r0, lsl #28 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - bl 0x2b20f0 │ │ │ │ + bl 0x2b2230 │ │ │ │ strbmi r0, [r8], #-3072 @ 0xfffff400 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff5ef19b │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r2, {r0, r1, r9, sl, lr} │ │ │ │ adcsle r2, pc, r0, lsl #20 │ │ │ │ rscle r1, r2, r2, asr #24 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7fe9304 │ │ │ │ - bls 0x257850 │ │ │ │ - bl 0x392004 │ │ │ │ - bl 0x258944 │ │ │ │ + bls 0x257990 │ │ │ │ + bl 0x392144 │ │ │ │ + bl 0x258a84 │ │ │ │ strbmi r0, [r2, #-3081]! @ 0xfffff3f7 │ │ │ │ svcge 0x0026f4bf │ │ │ │ strtmi r4, [sl], r7, lsr #12 │ │ │ │ ldrmi r4, [r4], -r6, ror #12 │ │ │ │ movwls r4, #17933 @ 0x460d │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ - blx 0xffdd5ebc │ │ │ │ - b 0x1268c14 │ │ │ │ + blx 0x15d5ffc │ │ │ │ + b 0x1268d54 │ │ │ │ mvnsle r0, r0, lsl #10 │ │ │ │ - blls 0x2299f0 │ │ │ │ + blls 0x229b30 │ │ │ │ @ instruction: 0x4655463c │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf15faf11 │ │ │ │ movwcs pc, #52873 @ 0xce89 @ │ │ │ │ ldr r6, [sl, r3]! │ │ │ │ strbmi r9, [r1], -r4 │ │ │ │ @ instruction: 0xf7fe4648 │ │ │ │ - blls 0x257800 │ │ │ │ - bl 0xfeb51fa8 │ │ │ │ - bl 0x258588 │ │ │ │ + blls 0x257940 │ │ │ │ + bl 0xfeb520e8 │ │ │ │ + bl 0x2586c8 │ │ │ │ andls r0, r4, #9 │ │ │ │ ldc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ str r9, [r8, r4, lsl #20] │ │ │ │ - @ instruction: 0xf930f6f8 │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + @ instruction: 0xf890f6f8 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvs pc, ip, r6, asr #4 │ │ │ │ + andseq pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ @ instruction: 0xf1684292 │ │ │ │ svclt 0x0000faf7 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - mlaseq r3, r8, r5, lr │ │ │ │ + eorseq lr, r3, r0, ror #13 │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf601d044 │ │ │ │ vbit , , │ │ │ │ cmplt r1, fp, lsl #2 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0x1181d0 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0x118310 │ │ │ │ strbmi r6, [r3, #-2075]! @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf06fd208 │ │ │ │ @ instruction: 0x46180315 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bne 0x17e4dec │ │ │ │ + bne 0x17e4f2c │ │ │ │ ldmle r2!, {r3, r4, r7, r9, lr}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec6f3f4 │ │ │ │ + bl 0xfec6f534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r0, ror #31 │ │ │ │ vnmla.f32 s8, s26, s8 │ │ │ │ addlt r3, r3, r0, ror pc │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldmpl r3, {r1, r4, r8, r9, sl, fp, sp}^ │ │ │ │ andeq pc, r1, #-1073741824 @ 0xc0000000 │ │ │ │ svccs 0x0013d01e │ │ │ │ svccs 0x0004d01c │ │ │ │ ldmdami sp!, {r0, r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x12c728 │ │ │ │ + blcs 0x12c868 │ │ │ │ svccs 0x0011d05f │ │ │ │ stcle 0, cr13, [r9], {105} @ 0x69 │ │ │ │ tstle r7, r0, lsl pc │ │ │ │ @ instruction: 0x46301e73 │ │ │ │ vst3.8 {d20-d22}, [pc :64], r9 │ │ │ │ movwcs r7, #640 @ 0x280 │ │ │ │ - blx 0x1855fbc │ │ │ │ + @ instruction: 0xf9bcf760 │ │ │ │ ands r2, r6, r0, lsl #6 │ │ │ │ ldrmi r4, [r8], -fp, lsl #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmppl r2, pc, lsr #16 │ │ │ │ eorsle r2, lr, r0, lsl #22 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ ldrtmi r2, [r0], -r0, asr #4 │ │ │ │ tstls r0, r1, lsl #6 │ │ │ │ - ldc2l 7, cr15, [r2, #-380]! @ 0xfffffe84 │ │ │ │ + ldc2l 7, cr15, [r2], {95} @ 0x5f │ │ │ │ movwne lr, #2525 @ 0x9dd │ │ │ │ - bmi 0xb469b0 │ │ │ │ - bcs 0x12e7bc │ │ │ │ + bmi 0xb46af0 │ │ │ │ + bcs 0x12e8fc │ │ │ │ stmdbmi r6!, {r1, r3, r6, r8, sl, fp, ip, lr, pc} │ │ │ │ cmppl sl, r1, lsl #20 │ │ │ │ @ instruction: 0x4618b13a │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdami r1!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1849300 │ │ │ │ - blls 0x157e14 │ │ │ │ + blls 0x157f54 │ │ │ │ ldmdami sp, {r0, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ teqlt r3, #-2147483632 @ 0x80000010 │ │ │ │ ldrb r2, [fp, r0, lsl #6] │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs r8, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1994430 │ │ │ │ @ instruction: 0xf013ff57 │ │ │ │ stmdbls r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccs 0x00044603 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mrcne 1, 3, sp, cr2, cr3, {6} │ │ │ │ ldrmi r9, [r1], #-0 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - blls 0x1568c8 │ │ │ │ + blls 0x156788 │ │ │ │ stmdami pc, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ stmdbls r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdami ip, {r1, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ stmdbls r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdami r9, {r0, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1849100 │ │ │ │ stmdbls r0, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcne 7, 3, lr, cr3, cr2, {6} │ │ │ │ ldrmi r4, [r9], #-1584 @ 0xfffff9d0 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7607380 │ │ │ │ - @ instruction: 0xe797f9f5 │ │ │ │ - @ instruction: 0xf86af6f8 │ │ │ │ + @ instruction: 0xe797f955 │ │ │ │ + @ instruction: 0xffcaf6f7 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0058f8cc │ │ │ │ ldrmi fp, [sp], -r1, lsr #1 │ │ │ │ @@ -270305,37 +270387,37 @@ │ │ │ │ vhadd.u32 d20, d15, d1 │ │ │ │ addsmi r0, r9, #738197504 @ 0x2c000000 │ │ │ │ pkhbtmi r6, sl, r2, lsl #16 │ │ │ │ sasxmi fp, r9, r8 │ │ │ │ strmi r1, [fp], r8, asr #28 │ │ │ │ mulls r4, r0, r2 │ │ │ │ adchi pc, r9, r0, lsl #4 │ │ │ │ - bne 0x15a4bb8 │ │ │ │ + bne 0x15a4cf8 │ │ │ │ vqsub.s8 d4, d16, d4 │ │ │ │ svcmi 0x009780a4 │ │ │ │ svceq 0x0070ee1d │ │ │ │ andpl pc, r0, #620756992 @ 0x25000000 │ │ │ │ andls r9, r6, r5, lsl #4 │ │ │ │ mrrcne 8, 3, r5, r1, cr10 │ │ │ │ - bcs 0x12c4b4 │ │ │ │ + bcs 0x12c5f4 │ │ │ │ addshi pc, sl, r0 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf41580c6 │ │ │ │ ldrmi r4, [r7], -r0, lsl #5 │ │ │ │ rscshi pc, r1, r0 │ │ │ │ @ instruction: 0xf0c04553 │ │ │ │ @ instruction: 0xf64980ab │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs lr, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0004426 │ │ │ │ @ instruction: 0xf4158138 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ teqcs r2, #0, 10 │ │ │ │ - blvc 0xfe153a88 │ │ │ │ + blvc 0xfe153bc8 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ stc 6, cr4, [sp, #356] @ 0x164 │ │ │ │ @ instruction: 0xf1997b02 │ │ │ │ adcsmi pc, r0, #15, 30 @ 0x3c │ │ │ │ cmpphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ @@ -270344,40 +270426,40 @@ │ │ │ │ @ instruction: 0xf19c461a │ │ │ │ @ instruction: 0x4603ffd9 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ addsmi r8, lr, #-1073741808 @ 0xc0000010 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r0], -r5, lsl #22 │ │ │ │ @ instruction: 0xf4139e04 │ │ │ │ - b 0x14f0250 │ │ │ │ + b 0x14f0390 │ │ │ │ svclt 0x000c3363 │ │ │ │ andcs r2, r9, #-1342177280 @ 0xb0000000 │ │ │ │ @ instruction: 0xf0034426 │ │ │ │ ldrtmi r0, [r1], -r4, lsl #6 │ │ │ │ movwcs r4, #33562 @ 0x831a │ │ │ │ - @ instruction: 0xf946f760 │ │ │ │ + @ instruction: 0xf8a6f760 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xdd6468 │ │ │ │ + blx 0xdd65a8 │ │ │ │ @ instruction: 0xf1222028 │ │ │ │ movwcs pc, #2463 @ 0x99f @ │ │ │ │ @ instruction: 0xf64a6186 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x61432197 │ │ │ │ smlabtvs r4, r3, r1, r6 │ │ │ │ - blx 0xfffd45cc │ │ │ │ - bls 0x2ab218 │ │ │ │ - blcs 0x12e700 │ │ │ │ + blx 0xfffd470c │ │ │ │ + bls 0x2ab358 │ │ │ │ + blcs 0x12e840 │ │ │ │ teqphi r9, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x16ae18 │ │ │ │ + blcc 0x16af58 │ │ │ │ subspl r9, r3, r6, lsl #18 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5a98082 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - @ instruction: 0xffccf755 │ │ │ │ + @ instruction: 0xff2cf755 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ strtmi sp, [r3], -r6, lsr #8 │ │ │ │ ldmdavs r1, {r1, r4, r6, r9, fp, lr} │ │ │ │ subsmi r9, r1, pc, lsl sl │ │ │ │ @@ -270398,58 +270480,58 @@ │ │ │ │ movwls r4, #30788 @ 0x7844 │ │ │ │ @ instruction: 0xffacf183 │ │ │ │ ldrb r9, [pc, -r7, lsl #22] │ │ │ │ stc2 0, cr15, [ip, #300]! @ 0x12c │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d3 │ │ │ │ tstcs r1, r4, lsr #4 │ │ │ │ - rscsvs pc, r4, r6, asr #4 │ │ │ │ + eorseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4d4b1c │ │ │ │ - @ instruction: 0xf75f4628 │ │ │ │ - @ instruction: 0x4628f87d │ │ │ │ + blx 0x4d4c5c │ │ │ │ + @ instruction: 0xf75e4628 │ │ │ │ + @ instruction: 0x4628ffdd │ │ │ │ ldc2 0, cr15, [ip, #300] @ 0x12c │ │ │ │ strb r4, [r3, r3, lsr #12] │ │ │ │ stmiane r0!, {r0, r5, r6, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf75f4451 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf649d068 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf4152397 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ strtmi r6, [r6], #-2078 @ 0xfffff7e2 │ │ │ │ strtmi lr, [r0], -lr, asr #14 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ @ instruction: 0xf7fe9307 │ │ │ │ strmi pc, [r4], -sp, lsr #28 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ @ instruction: 0xf6498095 │ │ │ │ vrshr.s64 d22, d20, #64 │ │ │ │ - blls 0x2e0fe0 │ │ │ │ + blls 0x2e1120 │ │ │ │ @ instruction: 0xf6496816 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ ldrbmi r2, [r3, #-663] @ 0xfffffd69 │ │ │ │ ldmdavs r7, {r1, r2, sl, lr} │ │ │ │ @ instruction: 0xf415d056 │ │ │ │ - blx 0xfeef039c │ │ │ │ + blx 0xfeef04dc │ │ │ │ svclt 0x000cf587 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ ldmdami ip, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ ldc2l 1, cr15, [r2, #-528] @ 0xfffffdf0 │ │ │ │ @ instruction: 0xf75be779 │ │ │ │ - @ instruction: 0xf5a9fdd7 │ │ │ │ + @ instruction: 0xf5a9fd37 │ │ │ │ vst4.8 {d21-d24}, [pc :256], r6 │ │ │ │ ldmdacc r0!, {r8, lr} │ │ │ │ - @ instruction: 0xff4ef755 │ │ │ │ + mcr2 7, 5, pc, cr14, cr5, {2} @ │ │ │ │ movwls lr, #30584 @ 0x7778 │ │ │ │ - blls 0x229e4c │ │ │ │ + blls 0x229f8c │ │ │ │ @ instruction: 0xf75f18e1 │ │ │ │ - msrlt CPSR_f, #15663104 @ 0xef0000 │ │ │ │ + msrlt CPSR_f, #5177344 @ 0x4f0000 │ │ │ │ adcsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ sbcvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ strtmi r4, [r6], #-1363 @ 0xfffffaad │ │ │ │ subsle r6, r4, r1, lsl r8 │ │ │ │ @@ -270462,17 +270544,17 @@ │ │ │ │ @ instruction: 0xe6fd2332 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ tstpeq r5, #111 @ p-variant is OBSOLETE @ 0x6f │ │ │ │ stmdals r6, {r1, r3, r4, r5, r8, fp, lr} │ │ │ │ - bcs 0x12e654 │ │ │ │ - bcc 0x18fbe4 │ │ │ │ - bcs 0x12c65c │ │ │ │ + bcs 0x12e794 │ │ │ │ + bcc 0x18fd24 │ │ │ │ + bcs 0x12c79c │ │ │ │ svcge 0x0048f47f │ │ │ │ movwls r4, #18486 @ 0x4836 │ │ │ │ stc2 1, cr15, [sl, #-528] @ 0xfffffdf0 │ │ │ │ strb r9, [r1, -r4, lsl #22] │ │ │ │ strbmi r9, [r0], -r5, lsl #22 │ │ │ │ vst1.8 {d20-d22}, [r3 :256], r1 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @@ -270481,56 +270563,56 @@ │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @ instruction: 0xf013aef0 │ │ │ │ strmi pc, [r4], -r9, ror #25 │ │ │ │ strtmi fp, [r3], -pc, lsl #7 │ │ │ │ @ instruction: 0xf649e7dc │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - blls 0x284ce4 │ │ │ │ + blls 0x284e24 │ │ │ │ vst1.16 {d20-d22}, [r3], r0 │ │ │ │ movwls r4, #21376 @ 0x5380 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ mrc2 1, 5, pc, cr0, cr12, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr7, cr15, {3} │ │ │ │ ldc2l 0, cr15, [r0], {19} │ │ │ │ strtmi r4, [r3], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - bls 0x28ce4c │ │ │ │ + bls 0x28cf8c │ │ │ │ strb r4, [lr, r0, asr #12]! │ │ │ │ movweq pc, #45167 @ 0xb06f @ │ │ │ │ mcrrne 7, 11, lr, r7, cr12 │ │ │ │ @ instruction: 0xf06fd013 │ │ │ │ stccs 3, cr0, [r0, #-84] @ 0xffffffac │ │ │ │ @ instruction: 0x4659d0b6 │ │ │ │ movwls r4, #17968 @ 0x4630 │ │ │ │ - blx 0x4d66b8 │ │ │ │ + blx 0x4d67f8 │ │ │ │ str r9, [pc, r4, lsl #22]! │ │ │ │ ldc2 0, cr15, [r6], #76 @ 0x4c │ │ │ │ ldrbmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ strtmi pc, [r3], -r5, lsl #20 │ │ │ │ andls lr, r4, r6, lsr #15 │ │ │ │ - blx 0xff354c5a │ │ │ │ - blcs 0x5726ec │ │ │ │ + blx 0xff354d9a │ │ │ │ + blcs 0x57282c │ │ │ │ stmdals r4, {r0, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stc2 0, cr15, [r6], #76 @ 0x4c │ │ │ │ strb r4, [r2, r3, lsl #12]! │ │ │ │ - blx 0xfea54d64 │ │ │ │ - bicpl pc, r4, r6, asr #4 │ │ │ │ + blx 0xfea54ea4 │ │ │ │ + tstpvc ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, r6, asr #4 │ │ │ │ + eoreq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf16852a4 │ │ │ │ @ instruction: 0xf6f7f841 │ │ │ │ - svclt 0x0000fe6b │ │ │ │ + svclt 0x0000fdcb │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ - eorseq lr, r3, r8, lsr #11 │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr13, {1} │ │ │ │ addlt r6, r4, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -270554,16 +270636,16 @@ │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ mcr2 1, 2, pc, cr2, cr12, {4} @ │ │ │ │ mrrc2 0, 1, pc, r0, cr3 @ │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0x12ee88 │ │ │ │ - blcc 0x18fc9c │ │ │ │ + blcs 0x12efc8 │ │ │ │ + blcc 0x18fddc │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r4, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami fp, {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -270576,33 +270658,33 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1c481f0 │ │ │ │ strmi r0, [r2], -r1, lsl #6 │ │ │ │ strbmi r4, [r1], -r3, asr #8 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ @ instruction: 0xf75f2308 │ │ │ │ - strbmi pc, [r1], -r1, lsl #31 @ │ │ │ │ + strbmi pc, [r1], -r1, ror #29 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ stmdbls r3, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xe7c9fa59 │ │ │ │ - blcs 0x12eef4 │ │ │ │ - blcc 0x18fc30 │ │ │ │ + blcs 0x12f034 │ │ │ │ + blcc 0x18fd70 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [ip], {132} @ 0x84 │ │ │ │ @ instruction: 0xf6f7e7f8 │ │ │ │ - svclt 0x0000fde1 │ │ │ │ + svclt 0x0000fd41 │ │ │ │ andeq r0, r0, r0, lsr #1 │ │ │ │ addseq sl, r7, #236, 28 @ 0xec0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fa34 │ │ │ │ + bl 0xfec6fb74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x55c5dc │ │ │ │ + blmi 0x55c71c │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf18b0300 │ │ │ │ stmdage r1, {r1, r3, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ cdp2 1, 0, cr15, cr10, cr11, {3} │ │ │ │ @@ -270614,133 +270696,133 @@ │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ cdp2 1, 3, cr15, cr8, cr11, {3} │ │ │ │ @ instruction: 0xf16ba801 │ │ │ │ ldrdcs pc, [r1], -r7 │ │ │ │ mrc2 1, 1, pc, cr2, cr3, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fa8c │ │ │ │ + bl 0xfec6fbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x169c7f4 │ │ │ │ + bmi 0x169c934 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ - blcs 0x2e04fc │ │ │ │ + blcs 0x2e063c │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - ldrvc pc, [r8], -r4, asr #12 │ │ │ │ + strbteq pc, [r0], -r5, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf19d9600 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf19d9600 │ │ │ │ - bge 0x256dc0 │ │ │ │ + bge 0x256f00 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - addsvc pc, r4, r6, asr #4 │ │ │ │ + sbcseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffccf046 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi pc, [r0, #1609] @ 0x649 @ │ │ │ │ + ldrvs pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2a0278 │ │ │ │ + bcs 0x2a03b8 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x1926ab0 │ │ │ │ + blpl 0x1926bf0 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strvc pc, [r8, #-582]! @ 0xfffffdba │ │ │ │ + ldrbeq pc, [r0, #-1606]! @ 0xfffff9ba @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - rsbsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + adcseq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrvc pc, [ip, #-582] @ 0xfffffdba │ │ │ │ + strbeq pc, [r4, #-1606]! @ 0xfffff9ba @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - subvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + addeq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strvc pc, [ip, #-582]! @ 0xfffffdba │ │ │ │ + ldrbeq pc, [r4, #-1606]! @ 0xfffff9ba @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - rsbsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbceq pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - vaba.s8 d30, d22, d28 │ │ │ │ - vabal.s8 , d0, d16 │ │ │ │ - @ instruction: 0xf644052e │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf646e7bc │ │ │ │ + vmls.f d16, d0, d0[6] │ │ │ │ + vrshl.s8 d16, d30, d5 │ │ │ │ + vmlsl.s q8, d0, d0[4] │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ - @ instruction: 0xf644e7a9 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabd.s8 d30, d21, d25 │ │ │ │ + vmlsl.s q8, d0, d0[4] │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - eorsvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + addeq pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - vabd.s8 d30, d22, d24 │ │ │ │ - vmvn.i32 d23, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf646e7a8 │ │ │ │ + vmvn.i32 q8, #3072 @ 0x00000c00 │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - addvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + sbceq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - vaba.s8 d30, d22, d14 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + @ instruction: 0xf646e79e │ │ │ │ + vrshr.s64 d16, d4, #64 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - addvc pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + sbcseq pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - vaba.s8 d30, d22, d4 │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + @ instruction: 0xf646e794 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - rsbvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + adceq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - vabd.s8 d30, d22, d10 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + @ instruction: 0xf646e78a │ │ │ │ + vsubl.s8 q8, d16, d20 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - subsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + addseq pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec6fbf8 │ │ │ │ + bl 0xfec6fd38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd8 │ │ │ │ - bmi 0x172d6dc │ │ │ │ + bmi 0x172d81c │ │ │ │ strmi fp, [r5], -r8, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ @ instruction: 0xf64b7260 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ stmdbcs r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd562900 │ │ │ │ mrrcle 9, 4, r2, sp, cr0 @ │ │ │ │ andsvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - blcs 0x12fb90 │ │ │ │ + blcs 0x12fcd0 │ │ │ │ @ instruction: 0x4621d15c │ │ │ │ @ instruction: 0xf7294628 │ │ │ │ - @ instruction: 0x2c08fae3 │ │ │ │ + @ instruction: 0x2c08fa43 │ │ │ │ stccs 13, cr13, [fp], {77} @ 0x4d │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf880f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x158600 │ │ │ │ + blcs 0x158740 │ │ │ │ strcs sp, [r6], -r2, ror #2 │ │ │ │ - blx 0xff5d6708 │ │ │ │ + blx 0xdd6848 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ @@ -270756,53 +270838,53 @@ │ │ │ │ @ instruction: 0xf641fc6b │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0x46300395 │ │ │ │ @ instruction: 0xf18c681f │ │ │ │ strtmi pc, [r3], -fp, asr #24 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ @ instruction: 0xf6464638 │ │ │ │ - vsubl.s8 q8, d0, d16 │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ - rscsvc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + eorsne pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ mrc2 1, 6, pc, cr10, cr12, {4} │ │ │ │ - blcs 0x1529bc │ │ │ │ + blcs 0x152afc │ │ │ │ @ instruction: 0x4626d134 │ │ │ │ - blx 0xfe656784 │ │ │ │ + @ instruction: 0xf9f4f729 │ │ │ │ stccs 7, cr14, [r2], {179} @ 0xb3 │ │ │ │ @ instruction: 0xe7bdddb1 │ │ │ │ teqle r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf7292641 │ │ │ │ - str pc, [sl, fp, lsl #21]! │ │ │ │ + str pc, [sl, fp, ror #19]! │ │ │ │ movtvs pc, #49739 @ 0xc24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13ab6c │ │ │ │ + blcs 0x13acac │ │ │ │ @ instruction: 0xf64bd09b │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [r4, #1050] @ 0x41a │ │ │ │ @ instruction: 0x46224633 │ │ │ │ - vmax.s8 d20, d6, d25 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + @ instruction: 0xf6464629 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf04b002e │ │ │ │ str pc, [sl, r7, ror #21] │ │ │ │ movtvs pc, #49739 @ 0xc24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13ab9c │ │ │ │ + blcs 0x13acdc │ │ │ │ @ instruction: 0xf64bd095 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [lr, #1051] @ 0x41b │ │ │ │ strb r4, [r5, r6, lsr #12]! │ │ │ │ vmax.s8 d20, d11, d14 │ │ │ │ vqdmlal.s q11, d0, d0[3] │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ bicsle r2, r6, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x16d6800 │ │ │ │ + @ instruction: 0xf9b6f729 │ │ │ │ @ instruction: 0x2641e775 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @ instruction: 0x03bcf24b │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ @@ -270820,36 +270902,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldreq pc, [ip, #587]! @ 0x24b │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ ldrsbls pc, [r0], #-143 @ 0xffffff71 @ │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ - beq 0x1952d8 │ │ │ │ + beq 0x195418 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ - bl 0x270cdc │ │ │ │ + bl 0x270e1c │ │ │ │ @ instruction: 0xf815010a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #30 │ │ │ │ - ldccs 12, cr3, [pc], #-4 @ 0x118bd8 │ │ │ │ + ldccs 12, cr3, [pc], #-4 @ 0x118d18 │ │ │ │ @ instruction: 0xf16bd80c │ │ │ │ msrne SPSR_x, r7, lsr #25 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x118be8 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x118d28 │ │ │ │ @ instruction: 0xf857b130 │ │ │ │ - blx 0x324c78 │ │ │ │ + blx 0x324db8 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ eorcc pc, r2, r7, asr #16 │ │ │ │ mvnle r4, sp, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec6fe18 │ │ │ │ + bl 0xfec6ff58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a11 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -270872,21 +270954,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrvc pc, [r0, #-1610] @ 0xfffff9b6 │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - blx 0xff755242 │ │ │ │ + blx 0xff755382 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ - blne 0x1a0cce8 │ │ │ │ + blne 0x1a0ce28 │ │ │ │ svcne 0x0001f814 │ │ │ │ andseq pc, pc, #3 │ │ │ │ cmpne fp, r8, asr #28 │ │ │ │ - blx 0x2a2da8 │ │ │ │ + blx 0x2a2ee8 │ │ │ │ ldmle r2!, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r3, r9, asr r8 @ │ │ │ │ rscle r4, lr, sl, lsl r2 │ │ │ │ @ instruction: 0xf16b4638 │ │ │ │ strbmi pc, [r4, #-3053] @ 0xfffff413 @ │ │ │ │ andcs sp, r0, fp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -270910,15 +270992,15 @@ │ │ │ │ @ instruction: 0xf64bec0c │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ teqppl r6, #700448768 @ p-variant is OBSOLETE @ 0x29c00000 │ │ │ │ @ instruction: 0xf8d33b30 │ │ │ │ movwls r3, #8848 @ 0x2290 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bcs 0x125940 │ │ │ │ + bcs 0x125a80 │ │ │ │ @ instruction: 0xf64bd170 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1431 @ 0x597 │ │ │ │ stmdavs fp!, {r0, r1, r5, sp, lr} │ │ │ │ strbtle r0, [r1], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ rscvs fp, r3, fp, lsl r2 │ │ │ │ @@ -270927,147 +271009,147 @@ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ movweq r0, #13061 @ 0x3305 │ │ │ │ @ instruction: 0x61236923 │ │ │ │ @ instruction: 0xf5a73404 │ │ │ │ @ instruction: 0x46315036 │ │ │ │ ldmdacc r0!, {r7, r8, r9, sp} │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ - @ instruction: 0xf7294623 │ │ │ │ - stmdavs fp!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7284623 │ │ │ │ + stmdavs fp!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d4-d6}, [r3], r6 │ │ │ │ ldmiblt r8, {r8, r9, sp} │ │ │ │ - blmi 0x1b07c4c │ │ │ │ - blls 0x1372dec │ │ │ │ + blmi 0x1b07d8c │ │ │ │ + blls 0x1372f2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhlt r8, [sl], #-6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmcc pc!, {r8, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - blx 0x1a2412 │ │ │ │ + blx 0x1a2552 │ │ │ │ mrrcvs 2, 0, r5, r2, cr8 │ │ │ │ - bcs 0x147548 │ │ │ │ + bcs 0x147688 │ │ │ │ @ instruction: 0xf1a6d13f │ │ │ │ - blcs 0x199a14 │ │ │ │ + blcs 0x199b54 │ │ │ │ @ instruction: 0x2e1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ teqmi r3, r9, ror r3 │ │ │ │ ldrble r0, [r2, #2009] @ 0x7d9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ mcr2 7, 0, pc, cr8, cr15, {7} @ │ │ │ │ mrc2 1, 2, pc, cr0, cr3, {4} │ │ │ │ @ instruction: 0xf16b2113 │ │ │ │ @ instruction: 0xe7c8fafd │ │ │ │ @ instruction: 0xf00aa929 │ │ │ │ strb pc, [r4, sp, ror #23] @ │ │ │ │ andls sl, r3, #671744 @ 0xa4000 │ │ │ │ - blx 0xffb54e26 │ │ │ │ - bcs 0x13f60c │ │ │ │ + blx 0xffb54f66 │ │ │ │ + bcs 0x13f74c │ │ │ │ ldrsb sp, [ip], -sp @ │ │ │ │ stcne 2, cr2, [r1, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf6f7a829 │ │ │ │ - @ instruction: 0xe797e9b8 │ │ │ │ + @ instruction: 0xe797e918 │ │ │ │ movtvs pc, #41547 @ 0xa24b @ │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbcs pc, [r0, #-1611] @ 0xfffff9b5 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ - blcs 0x13ae90 │ │ │ │ + blcs 0x13afd0 │ │ │ │ stmdavs fp!, {r0, r1, r2, r7, ip, lr, pc} │ │ │ │ strle r0, [r4, #1051] @ 0x41b │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - eoreq pc, ip, r6, asr #12 │ │ │ │ + rsbsne pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95af04b │ │ │ │ - bcs 0x192c2c │ │ │ │ + bcs 0x192d6c │ │ │ │ andcc sp, r1, #157 @ 0x9d │ │ │ │ tstcs r4, #200 @ 0xc8 │ │ │ │ stmdbge r7, {r0, r2, r4, r5, r9, fp, lr} │ │ │ │ - blx 0x202e76 │ │ │ │ + blx 0x202fb6 │ │ │ │ movwls pc, #13064 @ 0x3308 @ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x2010f8d9 │ │ │ │ @ instruction: 0xf8d99208 │ │ │ │ andls r2, r7, #12 │ │ │ │ @ instruction: 0xff02f7ff │ │ │ │ strtmi r9, [fp], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0x005a6c9b │ │ │ │ cdpcs 4, 0, cr13, cr0, cr10, {0} │ │ │ │ @ instruction: 0x4631bfd8 │ │ │ │ cdpcs 13, 4, cr13, cr0, cr3, {0} │ │ │ │ smlalbtcs fp, r1, ip, pc @ │ │ │ │ stmdage r9, {r0, r3, r5, r7, r8, sl, fp, ip, lr} │ │ │ │ - blx 0x355436 │ │ │ │ + blx 0x355576 │ │ │ │ stmdage r5, {r1, r8, fp, ip, pc} │ │ │ │ movwpl pc, #38145 @ 0x9501 @ │ │ │ │ movwls r3, #13064 @ 0x3308 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwpl pc, #1281 @ 0x501 @ │ │ │ │ tstppl fp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x3108469a │ │ │ │ movtcs pc, #35027 @ 0x88d3 @ │ │ │ │ stmdblt r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ - bge 0x36a718 │ │ │ │ + bge 0x36a858 │ │ │ │ @ instruction: 0xf16b4618 │ │ │ │ tstpcs r4, #95232 @ p-variant is OBSOLETE @ 0x17400 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ - blx 0x1e1be6 │ │ │ │ + blx 0x1e1d26 │ │ │ │ ldcvs 3, cr5, [fp], {8} │ │ │ │ - strle r0, [pc, #-1883] @ 0x118771 │ │ │ │ + strle r0, [pc, #-1883] @ 0x1188b1 │ │ │ │ strtmi sl, [r2], -r5, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf77f9700 │ │ │ │ - tstpcs r4, #888832 @ p-variant is OBSOLETE @ 0xd9000 │ │ │ │ + tstpcs r4, #233472 @ p-variant is OBSOLETE @ 0x39000 │ │ │ │ strpl pc, [r8, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x134190 │ │ │ │ + blcs 0x1342d0 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ strb r6, [r8, -fp, ror #8] │ │ │ │ - bge 0x26a7dc │ │ │ │ + bge 0x26a91c │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1dd6cf4 │ │ │ │ + @ instruction: 0xf9d2f77f │ │ │ │ @ instruction: 0xf19ce7ef │ │ │ │ mulcs r0, sp, lr │ │ │ │ - @ instruction: 0x53b8f24e │ │ │ │ + movwvc pc, #590 @ 0x24e @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1309000 │ │ │ │ svclt 0x0000f94f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq sl, r7, #84, 30 @ 0x150 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7012c │ │ │ │ + bl 0xfec7026c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x50514c │ │ │ │ + bmi 0x50528c │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x39898c │ │ │ │ - blls 0x1f2fbc │ │ │ │ + blmi 0x398acc │ │ │ │ + blls 0x1f30fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ mcr2 1, 3, pc, cr2, cr12, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec70180 │ │ │ │ + bl 0xfec702c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x46044a10 │ │ │ │ movwcs sl, #2049 @ 0x801 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ @@ -271081,15 +271163,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19cbd10 │ │ │ │ svclt 0x0000fe37 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec701d8 │ │ │ │ + bl 0xfec70318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -271104,26 +271186,26 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf19cbd00 │ │ │ │ svclt 0x0000fe09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec70234 │ │ │ │ + bl 0xfec70374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x85cdfc │ │ │ │ - blmi 0x8852c8 │ │ │ │ + bmi 0x85cf3c │ │ │ │ + blmi 0x885408 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - b 0x19d568c │ │ │ │ + b 0x19d57cc │ │ │ │ @ instruction: 0xf16ba801 │ │ │ │ andcs pc, r0, #12288 @ 0x3000 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ @ instruction: 0xf9a8f16b │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #12, 6 @ 0x30000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -271137,41 +271219,41 @@ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 1, cr15, [r4, #624] @ 0x270 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, lr, lsr #28 │ │ │ │ + rsbseq r6, pc, lr, ror #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec702c0 │ │ │ │ + bl 0xfec70400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r7, cr8 │ │ │ │ - blmi 0x1305364 │ │ │ │ + blmi 0x13054a4 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d358f3 │ │ │ │ @ instruction: 0xb1426290 │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r8, r0, lsl r6 │ │ │ │ movwls r2, #12928 @ 0x3280 │ │ │ │ - stmda r2, {r0, r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00a2f6f6 │ │ │ │ vstrcs d9, [r0, #-12] │ │ │ │ @ instruction: 0xf8d3d03a │ │ │ │ addcs r3, r0, #144, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf18b9303 │ │ │ │ stmdage r5, {r2, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9acf16b │ │ │ │ stmdbge r5, {r9, sp} │ │ │ │ @ instruction: 0xf16b2002 │ │ │ │ - blls 0x217664 │ │ │ │ + blls 0x2177a4 │ │ │ │ vsubl.u q1, d15, d1 │ │ │ │ @ instruction: 0xf5038f5b │ │ │ │ movwcc r5, #49933 @ 0xc30d │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -271180,21 +271262,21 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r8, lsl #12 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ strcc r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x355710 │ │ │ │ + blx 0x355850 │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ @ instruction: 0xf9bcf16b │ │ │ │ @ instruction: 0x46302113 │ │ │ │ @ instruction: 0xf9b8f16b │ │ │ │ - blmi 0x7e1178 │ │ │ │ - blls 0xa731e4 │ │ │ │ + blmi 0x7e12b8 │ │ │ │ + blls 0xa73324 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r6, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bd70 │ │ │ │ @ instruction: 0xf16b4630 │ │ │ │ @@ -271203,87 +271285,87 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9c4f16b │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andcc r4, r8, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - svc 0x00def6f6 │ │ │ │ + svc 0x003ef6f6 │ │ │ │ strb r3, [pc, r8, lsl #12] │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf646e7d3 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x259690 │ │ │ │ + vsra.s64 d17, d12, #64 │ │ │ │ + blmi 0x2597d0 │ │ │ │ andls r2, r0, fp, ror #5 │ │ │ │ @ instruction: 0xffecf12f │ │ │ │ stc2 1, cr15, [sl, #-624]! @ 0xfffffd90 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r2, lsr #27 │ │ │ │ - eorseq lr, r3, r8, asr #11 │ │ │ │ + rsbseq r6, pc, r2, ror #24 │ │ │ │ + eorseq lr, r3, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec703f8 │ │ │ │ + bl 0xfec70538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x41d1e0 │ │ │ │ + blmi 0x41d320 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf6f63008 │ │ │ │ - @ instruction: 0x2000efb0 │ │ │ │ + andcs lr, r0, r0, lsl pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - rsbseq r6, pc, r4, ror ip @ │ │ │ │ + rsbseq r6, pc, r4, lsr fp @ │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rsbseq r6, pc, r2, asr #24 │ │ │ │ + rsbseq r6, pc, r2, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ cmppcc r8, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe121fc4 │ │ │ │ + bne 0xfe122104 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq r6, pc, r2, lsl ip @ │ │ │ │ + ldrsbteq r6, [pc], #-162 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x40e6f0 │ │ │ │ + blmi 0x40e830 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2358 │ │ │ │ cmppcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrsbteq r6, [pc], #-176 │ │ │ │ + @ instruction: 0x007f6a90 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x8650a0 │ │ │ │ + blmi 0x8651e0 │ │ │ │ ldrsbtgt pc, [r4], #-143 @ 0xffffff71 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, r0, asr r3 │ │ │ │ @ instruction: 0xf8dc44fc │ │ │ │ @@ -271305,28 +271387,28 @@ │ │ │ │ andcs r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ ldclt 0, cr6, [r0], {66} @ 0x42 │ │ │ │ cmppcc r8, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0x007f6b98 │ │ │ │ - rsbseq r6, pc, r4, lsl #23 │ │ │ │ + rsbseq r6, pc, r8, asr sl @ │ │ │ │ + rsbseq r6, pc, r4, asr #20 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x78d124 │ │ │ │ + blmi 0x78d264 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d34350 │ │ │ │ - blne 0x59e0e0 │ │ │ │ + blne 0x59e220 │ │ │ │ ldmdale fp, {r0, r4, r7, r9, lr} │ │ │ │ - bcs 0x173490 │ │ │ │ - bcs 0x1cf7d4 │ │ │ │ + bcs 0x1735d0 │ │ │ │ + bcs 0x1cf914 │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ tstle r6, r5, lsl r0 │ │ │ │ ldrmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ @ instruction: 0xf8c31350 │ │ │ │ ldclt 3, cr2, [r0], {88} @ 0x58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -271334,22 +271416,22 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf5b26882 │ │ │ │ movwle r6, #20224 @ 0x4f00 │ │ │ │ strb r6, [sp, r1, lsl #16]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf06fe7ef │ │ │ │ strb r0, [ip, fp]! │ │ │ │ - rsbseq r6, pc, r6, lsl fp @ │ │ │ │ + ldrsbteq r6, [pc], #-150 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec705d4 │ │ │ │ + bl 0xfec70714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf8d1b082 │ │ │ │ - blcs 0x149404 │ │ │ │ - blcs 0x1150800 │ │ │ │ + blcs 0x149544 │ │ │ │ + blcs 0x1150940 │ │ │ │ vfma.f32 , , │ │ │ │ vrshr.s64 d16, d28, #64 │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ addeq pc, r0, #60 @ 0x3c │ │ │ │ @ instruction: 0xf11cd011 │ │ │ │ andle r0, lr, r6, lsl #30 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @@ -271362,15 +271444,15 @@ │ │ │ │ andcs r2, r0, #67108865 @ 0x4000001 │ │ │ │ str lr, [r3], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x46114616 │ │ │ │ ldceq 6, cr4, [r2], {21} │ │ │ │ stc2 10, cr15, [ip], {15} @ │ │ │ │ movwcs r6, #3 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bcs 0x271548 │ │ │ │ + bcs 0x271688 │ │ │ │ ldm pc, {r0, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ ldrcs r0, [r8], -r3, lsl #28 │ │ │ │ and pc, ip, r0, asr #17 │ │ │ │ andlt r6, r2, r4, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -271413,17 +271495,17 @@ │ │ │ │ ldclpl 2, cr0, [r3], {148} @ 0x94 │ │ │ │ rsbseq pc, pc, #37 @ 0x25 │ │ │ │ streq lr, [r3, #-2626] @ 0xfffff5be │ │ │ │ vst2.32 {d22,d24}, [pc], fp │ │ │ │ stmibvs r9, {r7, r9, sp}^ │ │ │ │ tstcs r1, #31457280 @ 0x1e00000 │ │ │ │ mulcs r0, r3, r7 │ │ │ │ - @ instruction: 0x53b8f24e │ │ │ │ + movwvc pc, #590 @ 0x24e @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf12f9000 │ │ │ │ svclt 0x0000fe4d │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -271463,15 +271545,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ ldc2 0, cr15, [r4, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d981e0 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x93763c │ │ │ │ + blcs 0x93777c │ │ │ │ bicshi pc, r7, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf03f4649 │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81bff040 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -271480,55 +271562,55 @@ │ │ │ │ @ instruction: 0x464381b6 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ ldc2 0, cr15, [r2, #252] @ 0xfc │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ orrshi pc, sp, r0, asr #32 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ addmi r7, r3, #1245184 @ 0x130000 │ │ │ │ - blcs 0xc49274 │ │ │ │ + blcs 0xc493b4 │ │ │ │ orrshi pc, r5, r0, asr #32 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c84281 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xffc8f16a │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf16adc17 │ │ │ │ stmdavs fp!, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x5aa0a0 │ │ │ │ - bllt 0x1fb0a2c │ │ │ │ + blle 0x5aa1e0 │ │ │ │ + bllt 0x1fb0b6c │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf641e7a2 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - andne pc, ip, #73400320 @ 0x4600000 │ │ │ │ + subscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ andcs pc, r1, r5, lsl #18 │ │ │ │ stc2l 1, cr15, [r0], {107} @ 0x6b │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - rsceq pc, ip, #73400320 @ 0x4600000 │ │ │ │ + eorscs pc, r4, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ ldc2 1, cr15, [r0], #428 @ 0x1ac │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - eorne pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rsbscs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf19c6800 │ │ │ │ andcs pc, r1, r5, ror #17 │ │ │ │ stc2 1, cr15, [r0], #428 @ 0x1ac │ │ │ │ ldrteq pc, [ip], #587 @ 0x24b @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf64a2300 │ │ │ │ @@ -271539,15 +271621,15 @@ │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ea │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf16a602b │ │ │ │ stmdavs fp!, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0x11990c │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0x119a4c │ │ │ │ @ instruction: 0xff64f16a │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlabthi fp, r0, r2, pc @ │ │ │ │ ldceq 2, cr15, [ip], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf64a2201 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @@ -271556,15 +271638,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #222 @ 0xde │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x115cf48 │ │ │ │ + bcs 0x115d088 │ │ │ │ stmdbmi r3, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0], -r8 │ │ │ │ ldmdbvc r0, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -271582,33 +271664,33 @@ │ │ │ │ eorsvs r2, r3, r1, asr #6 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8c88094 │ │ │ │ @ instruction: 0xf64b1000 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x1f99e8 │ │ │ │ + blls 0x1f9b28 │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xf5034d29 │ │ │ │ @ instruction: 0xf04f5209 │ │ │ │ andcc r0, r8, #0, 16 │ │ │ │ @ instruction: 0xf16a2401 │ │ │ │ stmdage sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp2 1, 5, cr15, cr2, cr10, {3} │ │ │ │ @ instruction: 0xf8ca2304 │ │ │ │ @ instruction: 0xf6493084 │ │ │ │ - vrsra.s64 d20, d5, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf8ca0311 │ │ │ │ ands r3, r4, r0 │ │ │ │ svclt 0x00ac2c03 │ │ │ │ tstcs r0, r1, asr r6 │ │ │ │ ldrtmi sl, [r0], -ip, lsr #20 │ │ │ │ stc2 1, cr15, [r8, #-424] @ 0xfffffe58 │ │ │ │ @ instruction: 0xf1a39b2c │ │ │ │ - blx 0xfedda3f8 │ │ │ │ + blx 0xfedda538 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eorcc pc, r8, r5, asr #16 │ │ │ │ mcrrcs 4, 0, r3, r1, cr1 │ │ │ │ @ instruction: 0xf108d02c │ │ │ │ @ instruction: 0xf8190805 │ │ │ │ cdpcs 15, 4, cr6, cr0, cr1, {0} │ │ │ │ stccs 12, cr13, [r6], {246} @ 0xf6 │ │ │ │ @@ -271617,22 +271699,22 @@ │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r1, r0, lsl #2]! │ │ │ │ strtmi sl, [r0], -ip, lsr #20 │ │ │ │ strcs r2, [r7], #-256 @ 0xffffff00 │ │ │ │ stc2l 1, cr15, [r8], #424 @ 0x1a8 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf16a4630 │ │ │ │ - blls 0xc58bc4 │ │ │ │ + blls 0xc58d04 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1083028 │ │ │ │ ldrb r0, [ip, r5, lsl #16] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r6, lsl r9 @ │ │ │ │ + ldrsbteq r6, [pc], #-118 │ │ │ │ ldrsheq fp, [r4], ip │ │ │ │ addseq sl, r7, #84, 30 @ 0x150 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ stc2l 1, cr15, [sl], {106} @ 0x6a │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, asr #22 │ │ │ │ @@ -271644,86 +271726,86 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf16a8ff0 │ │ │ │ @ instruction: 0xf24bfe97 │ │ │ │ @ instruction: 0xf2c004bc │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x113396c │ │ │ │ + bcs 0x1133aac │ │ │ │ svcge 0x0012f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf16a6032 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r1], -r6, lsl #14 │ │ │ │ andcs lr, r6, #28049408 @ 0x1ac0000 │ │ │ │ ldr r5, [fp, -r2, ror #9] │ │ │ │ cmppvs sl, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13b940 │ │ │ │ + blcs 0x13ba80 │ │ │ │ svcge 0x0069f43f │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0061f57f │ │ │ │ - addsne pc, r0, r6, asr #12 │ │ │ │ + sbcscs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd5a1e │ │ │ │ + blx 0xd5b5e │ │ │ │ eorsvs lr, r3, r9, asr r7 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf8c5d001 │ │ │ │ @ instruction: 0xf641b000 │ │ │ │ vaddhn.i16 d20, q8, q10 │ │ │ │ mulls r0, r5, r4 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vrshr.s64 d18, d28, #64 │ │ │ │ stmdavs r0!, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xffb6f19b │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ @ instruction: 0xf641fb71 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorscs r0, r5, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf808f17a │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ @ instruction: 0xf641fb61 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xfff8f179 │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ @ instruction: 0xf641fb51 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xffe8f179 │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ @ instruction: 0xf641fb41 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, sl, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xffd8f179 │ │ │ │ @ instruction: 0xf16b2001 │ │ │ │ @ instruction: 0xf19cfb31 │ │ │ │ svclt 0x0000f949 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70bb4 │ │ │ │ + bl 0xfec70cf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0xb9d75c │ │ │ │ - blmi 0xbc5c48 │ │ │ │ + bmi 0xb9d89c │ │ │ │ + blmi 0xbc5d88 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ @ instruction: 0xf18a58e6 │ │ │ │ @@ -271731,15 +271813,15 @@ │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf8d62397 │ │ │ │ ldmdavs fp, {r4, r7, r9, lr} │ │ │ │ addcs fp, r0, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ andls r0, r3, #200 @ 0xc8 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #192, 22 @ 0x30000 │ │ │ │ + andcs lr, r1, #32, 22 @ 0x8000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r2, lsr #2 │ │ │ │ @@ -271753,20 +271835,20 @@ │ │ │ │ sbcsle r2, r8, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5d1 │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ strb pc, [r6, r9, asr #22] @ │ │ │ │ @ instruction: 0xf8eaf19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, lr, lsr #9 │ │ │ │ + rsbseq r6, pc, lr, ror #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ adclt r4, r2, sp, lsr #26 │ │ │ │ vnmls.f64 d4, d13, d29 │ │ │ │ stmdavs sp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ @@ -271776,26 +271858,26 @@ │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ rsbscs r2, ip, #0, 2 │ │ │ │ stmiapl r6!, {r1, fp, sp, pc}^ │ │ │ │ stcl 1, cr15, [r0, #-552] @ 0xfffffdd8 │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #14024704 @ 0xd60000 │ │ │ │ - bllt 0x9f3b20 │ │ │ │ + bllt 0x9f3c60 │ │ │ │ addcs fp, r0, #-1342177269 @ 0xb000000b │ │ │ │ @ instruction: 0xf104a901 │ │ │ │ vst4. {d16-d19}, [r3], r8 │ │ │ │ strls r3, [r1, #-832] @ 0xfffffcc0 │ │ │ │ stmdacc r3, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - bl 0x17576a4 │ │ │ │ + b 0xfef577e4 │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ - blmi 0x6a280c │ │ │ │ - blls 0x973b48 │ │ │ │ + blmi 0x6a294c │ │ │ │ + blls 0x973c88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -271805,24 +271887,24 @@ │ │ │ │ sbcsle r2, r3, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf506d5cc │ │ │ │ @ instruction: 0x462a5136 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ strb pc, [r1, r1, ror #21] @ │ │ │ │ @ instruction: 0xf882f19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, ip, ror #7 │ │ │ │ + rsbseq r6, pc, ip, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec70d44 │ │ │ │ + bl 0xfec70e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd1d8ec │ │ │ │ + blmi 0xd1da2c │ │ │ │ adclt r2, r3, fp, lsl #16 │ │ │ │ andcs fp, r0, #8, 30 │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf64abf04 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ mrc 3, 0, r2, cr13, cr7, {4} │ │ │ │ @@ -271832,20 +271914,20 @@ │ │ │ │ rsbscs r2, ip, #12, 2 │ │ │ │ ldrbtmi r4, [fp], #-2853 @ 0xfffff4db │ │ │ │ stmiapl r5!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldcl 1, cr15, [r0], {138} @ 0x8a │ │ │ │ bicscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi pc, r0, #13959168 @ 0xd50000 │ │ │ │ - bllt 0x1f3c00 │ │ │ │ + bllt 0x1f3d40 │ │ │ │ stmdbge r1, {r7, r9, sp} │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ andls r2, r3, #46137344 @ 0x2c00000 │ │ │ │ @ instruction: 0xf6f69501 │ │ │ │ - andcs lr, r1, #236, 20 @ 0xec000 │ │ │ │ + andcs lr, r1, #76, 20 @ 0x4c000 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ sbcpl pc, r4, r4, asr #17 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ ldmdavs sl, {r0, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r3, r2, lsr #2 │ │ │ │ @@ -271859,22 +271941,22 @@ │ │ │ │ sbcsle r2, r7, r0, lsl #22 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf505d5d0 │ │ │ │ andcs r5, fp, #-2147483635 @ 0x8000000d │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ @ instruction: 0xe7c5fa75 │ │ │ │ @ instruction: 0xf816f19c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r2, lsl #6 │ │ │ │ + rsbseq r6, pc, r2, asr #3 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70e1c │ │ │ │ + bl 0xfec70f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [pc], -r8, lsl #13 │ │ │ │ ldrdpl pc, [r8], r5 @ │ │ │ │ tstlt r5, sp, lsr #22 │ │ │ │ strls r9, [r0], -r4, lsl #28 │ │ │ │ @@ -271882,30 +271964,30 @@ │ │ │ │ andeq pc, fp, pc, asr #32 │ │ │ │ tstcs r2, ip, lsl #30 │ │ │ │ strbmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xff10f7ff │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #196, 16 @ 0xc40000 │ │ │ │ - mcrr2 7, 5, pc, lr, cr4 @ │ │ │ │ + blx 0xfecd7aee │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec70e64 │ │ │ │ + bl 0xfec70fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr5, cr8, {7} │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d5461e │ │ │ │ - blvs 0x1c6df18 │ │ │ │ + blvs 0x1c6e058 │ │ │ │ strmi fp, [r8, r5, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf44ffef3 │ │ │ │ ldrtmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75432d0 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fb91 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ strhtlt r4, [fp], r6 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -271920,69 +272002,69 @@ │ │ │ │ stc 1, cr15, [r6], #-552 @ 0xfffffdd8 │ │ │ │ tstpvc r0, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbcc pc, [r4, #-2259] @ 0xfffff72d @ │ │ │ │ @ instruction: 0xf00042a3 │ │ │ │ stmiavs fp!, {r0, r1, r4, r6, r8, pc} │ │ │ │ vstrle d2, [ip, #-0] │ │ │ │ - bcs 0x2e197c │ │ │ │ + bcs 0x2e1abc │ │ │ │ ldm pc, {r0, r3, fp, ip, lr, pc}^ @ │ │ │ │ rsceq pc, r3, r2, lsl r0 @ │ │ │ │ andeq r0, r8, r3, ror #1 │ │ │ │ rsceq r0, r3, r6, ror #1 │ │ │ │ andeq r0, r8, r8 │ │ │ │ cdpne 0, 6, cr0, cr2, cr15, {5} │ │ │ │ vpmin.s8 d2, d0, d31 │ │ │ │ andcs r8, r0, #144 @ 0x90 │ │ │ │ ldrmi r9, [r3], r4, lsl #4 │ │ │ │ ldmibeq ip!, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, r4, r9, lsl r8 @ │ │ │ │ - bcc 0x17e530 │ │ │ │ - bcs 0x10fe538 │ │ │ │ + bcc 0x17e670 │ │ │ │ + bcs 0x10fe678 │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x133d84 │ │ │ │ + bcs 0x133ec4 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr3 │ │ │ │ @ instruction: 0xf819dc1c │ │ │ │ tstcs r0, r4 │ │ │ │ stmdage fp, {r2, r4, r5, r6, r9, sp} │ │ │ │ strls r9, [r8], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf18a9109 │ │ │ │ - blls 0x294cf0 │ │ │ │ + blls 0x294e30 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [r9, #124] @ 0x7c │ │ │ │ stmiavs sl!, {r0, r2, r3, r4, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf0002c11 │ │ │ │ ldccs 1, cr8, [sp], {92} @ 0x5c │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ vst1.8 {d25-d28}, [pc], ip │ │ │ │ ands r3, r5, r0, lsl #4 │ │ │ │ - blvc 0x2095404 │ │ │ │ + blvc 0x2095544 │ │ │ │ tstcs r0, r4, ror r2 │ │ │ │ movwls sl, #22539 @ 0x580b │ │ │ │ - blvc 0x3553c8 │ │ │ │ - bl 0xff2d63c0 │ │ │ │ + blvc 0x355508 │ │ │ │ + bl 0xff2d6500 │ │ │ │ @ instruction: 0xf0339b05 │ │ │ │ andle r0, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0401d9a │ │ │ │ stmiavs sl!, {r1, r2, r3, r5, r8, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ andcs r9, r0, #12, 4 @ 0xc0000000 │ │ │ │ strcs fp, [r4], #667 @ 0x29b │ │ │ │ movwls r4, #41747 @ 0xa313 │ │ │ │ addcs r9, r0, #3072 @ 0xc00 │ │ │ │ - blx 0x2441e2 │ │ │ │ + blx 0x244322 │ │ │ │ @ instruction: 0xf504a403 │ │ │ │ @ instruction: 0xf6f670a6 │ │ │ │ - blls 0x1d4534 │ │ │ │ + blls 0x1d43f4 │ │ │ │ smlalbtcc pc, r8, r4, r8 @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ @ instruction: 0xf1bb234c │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldclvs 1, cr8, [r1, #252]! @ 0xfc │ │ │ │ msrcs SPSR_fs, #-268435452 @ 0xf0000004 │ │ │ │ @@ -271996,20 +272078,20 @@ │ │ │ │ sbcshi pc, lr, r0, asr #32 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ @ instruction: 0xf16a66f3 │ │ │ │ tstpcs r7, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ rsbeq pc, r8, r6, lsl #2 │ │ │ │ - blx 0x19563ce │ │ │ │ + blx 0x195650e │ │ │ │ ldrbtmi r4, [fp], #-2905 @ 0xfffff4a7 │ │ │ │ @ instruction: 0xf858681b │ │ │ │ - @ instruction: 0xf6f80003 │ │ │ │ - blmi 0x1657f80 │ │ │ │ - blls 0xb73ea0 │ │ │ │ + @ instruction: 0xf6f70003 │ │ │ │ + blmi 0x1659e40 │ │ │ │ + blls 0xb73fe0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, fp, sp, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -272023,114 +272105,114 @@ │ │ │ │ vrsra.u64 d18, d7, #63 │ │ │ │ strbmi r2, [r1], -r0, asr #17 │ │ │ │ ldclvs 8, cr6, [r3, #104]! @ 0x68 │ │ │ │ movwls r4, #25236 @ 0x6294 │ │ │ │ svclt 0x008c4692 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf75d9302 │ │ │ │ - blls 0x1d8c74 │ │ │ │ - b 0x5eb898 │ │ │ │ + blls 0x1d8b34 │ │ │ │ + b 0x5eb9d8 │ │ │ │ @ instruction: 0xf0000f08 │ │ │ │ stmiavs fp!, {r2, r7, pc} │ │ │ │ suble r2, r1, r2, lsl #22 │ │ │ │ svclt 0x00082802 │ │ │ │ subsle r3, r8, r8, ror #12 │ │ │ │ msrne CPSR_, #69206016 @ 0x4200000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strbtcc r9, [r8], -r6, lsl #16 │ │ │ │ - bne 0xff133f24 │ │ │ │ - stc2 7, cr15, [r2], #184 @ 0xb8 │ │ │ │ + bne 0xff134064 │ │ │ │ + stc2 7, cr15, [r2], {46} @ 0x2e │ │ │ │ cmple r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ ldmibvs r1!, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclvs 8, cr10, [r3, #28]! │ │ │ │ vsubw.u8 , , d7 │ │ │ │ @ instruction: 0xf75d21c0 │ │ │ │ - @ instruction: 0xf642fb55 │ │ │ │ + @ instruction: 0xf642fab5 │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ pkhbtmi r2, r1, r7, lsl #7 │ │ │ │ ldmdavs fp, {r0, r1, r2, fp, ip, pc} │ │ │ │ @ instruction: 0xf72e1ac0 │ │ │ │ - strmi pc, [r3], fp, lsl #25 │ │ │ │ + strmi pc, [r3], fp, ror #23 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x1741a0 │ │ │ │ - bls 0x309b68 │ │ │ │ + blcs 0x1742e0 │ │ │ │ + bls 0x309ca8 │ │ │ │ @ instruction: 0xf47f9204 │ │ │ │ @ instruction: 0xf649af0d │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ stmiavs ip!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa33f80 │ │ │ │ - blx 0x16564c0 │ │ │ │ + bne 0xffa340c0 │ │ │ │ + blx 0x1656600 │ │ │ │ strbmi r9, [sl], -r7, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mrc2 7, 4, pc, cr12, cr15, {7} │ │ │ │ - bls 0x2a78c8 │ │ │ │ + bls 0x2a7a08 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf75d4638 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x007df47f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff133fb8 │ │ │ │ - mrrc2 7, 2, pc, r8, cr14 @ │ │ │ │ + bne 0xff1340f8 │ │ │ │ + blx 0xfef57d4a │ │ │ │ adcsle r2, r5, r0, lsl #16 │ │ │ │ - blcs 0x1b4204 │ │ │ │ + blcs 0x1b4344 │ │ │ │ @ instruction: 0xf04fd05c │ │ │ │ ldrtmi r0, [r1], -r1, lsl #16 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - blx 0xc56510 │ │ │ │ + blx 0xc56650 │ │ │ │ strbmi r9, [r3], -r6, lsl #26 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ mcr2 7, 2, pc, cr14, cr15, {7} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, pc, r0, asr #3 │ │ │ │ - rsbseq r6, pc, r6, asr r0 @ │ │ │ │ + rsbseq r6, pc, r0, lsl #1 │ │ │ │ + rsbseq r5, pc, r6, lsl pc @ │ │ │ │ movwpl pc, #1290 @ 0x50a @ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ movtcs pc, #51395 @ 0xc8c3 @ │ │ │ │ - @ instruction: 0xff9cf6f7 │ │ │ │ + mrc2 6, 7, pc, cr12, cr7, {7} │ │ │ │ stmdacs r2, {r0, r1, r2, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf642d00a │ │ │ │ vsubw.s8 , q0, d16 │ │ │ │ stmdals r6, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff134020 │ │ │ │ - stc2 7, cr15, [r4], #-184 @ 0xffffff48 │ │ │ │ + bne 0xff134160 │ │ │ │ + blx 0xfe257db2 │ │ │ │ addle r2, r1, r0, lsl #16 │ │ │ │ ldrbmi r3, [r4, #-1640] @ 0xfffff998 │ │ │ │ strb sp, [r7, fp, asr #17] │ │ │ │ @ instruction: 0xe71f65f3 │ │ │ │ subvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ - bcs 0x13c01c │ │ │ │ + bcs 0x13c15c │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {1} │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mcrge 5, 5, pc, cr12, cr15, {3} @ │ │ │ │ teqppl r6, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ strtmi r9, [r2], -r2, lsl #22 │ │ │ │ @ instruction: 0xf6463130 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf04a002e │ │ │ │ stmiavs fp!, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmiavs sl!, {r1, r2, r3, r4, r7, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbvs sl!, {r0, r1, r3, r9, ip, pc} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc]! │ │ │ │ strb r2, [sp], r0, lsr #5 │ │ │ │ @ instruction: 0xf75d4620 │ │ │ │ - streq pc, [r3, -r5, lsl #23] │ │ │ │ + streq pc, [r3, -r5, ror #21] │ │ │ │ @ instruction: 0xf04fbf48 │ │ │ │ ldrle r0, [ip], #2048 @ 0x800 │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ andls lr, fp, #39583744 @ 0x25c0000 │ │ │ │ stmdbvs sl!, {r0, r8, r9, fp, sp} │ │ │ │ stmdbvs sl!, {r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf012d00a │ │ │ │ @@ -272143,30 +272225,30 @@ │ │ │ │ stmibvs sl!, {r1, r2, r3, r9, ip, pc}^ │ │ │ │ vst1.8 {d25-d28}, [pc] │ │ │ │ strt r2, [r9], r0, lsl #5 │ │ │ │ stc2l 1, cr15, [ip, #620]! @ 0x26c │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r4, lsl #18 │ │ │ │ sbcscc pc, r0, #13041664 @ 0xc70000 │ │ │ │ - blx 0x1257dc0 │ │ │ │ + @ instruction: 0xf9a4f754 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71278 │ │ │ │ + bl 0xfec713b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ sbcscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf5a0460d │ │ │ │ addlt r5, r2, r6, lsr r1 │ │ │ │ @ instruction: 0xf8d16812 │ │ │ │ ldmiblt r2, {r5, r6, r9, lr}^ │ │ │ │ addcs r8, r0, #409600 @ 0x64000 │ │ │ │ sbceq pc, r8, r4, lsl #2 │ │ │ │ tstmi r6, r1, asr #20 │ │ │ │ @ instruction: 0x46196099 │ │ │ │ - stmda r8!, {r1, r2, r4, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00c8f6f5 │ │ │ │ @ instruction: 0xf5042201 │ │ │ │ @ instruction: 0xf8c45300 │ │ │ │ @ instruction: 0xf8c350c4 │ │ │ │ andlt r2, r2, ip, asr #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -272176,31 +272258,31 @@ │ │ │ │ ldmdahi r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ sbcsle r2, sp, r0, lsl #20 │ │ │ │ subscs pc, r0, #78643200 @ 0x4b00000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldreq r6, [r2], #-2066 @ 0xfffff7ee │ │ │ │ @ instruction: 0x4601d5d6 │ │ │ │ @ instruction: 0xf646462a │ │ │ │ - vmla.i d17, d16, d0[2] │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ movwls r0, #4142 @ 0x102e │ │ │ │ @ instruction: 0xfffaf049 │ │ │ │ strb r9, [fp, r1, lsl #22] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71308 │ │ │ │ + bl 0xfec71448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r2, [r6], -r0, lsl #6 │ │ │ │ strmi r4, [r5], -lr, lsr #20 │ │ │ │ stmib sp, {r2, r3, r9, sl, lr}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xb22130 │ │ │ │ - blls 0x1f419c │ │ │ │ + blmi 0xb22270 │ │ │ │ + blls 0x1f42dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -272212,36 +272294,36 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01b2003 │ │ │ │ @ instruction: 0x4607f8b3 │ │ │ │ - blmi 0x646d84 │ │ │ │ + blmi 0x646ec4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32358 │ │ │ │ movwcs r1, #9040 @ 0x2350 │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17f4f74 │ │ │ │ + bne 0x17f50b4 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2ebb68 │ │ │ │ + blgt 0x2ebca8 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf19be7b1 │ │ │ │ svclt 0x0000fd35 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r5, [pc], #-196 │ │ │ │ + ldrhteq r5, [pc], #-180 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrbcs pc, [r0, fp, asr #12] @ │ │ │ │ ldrcs pc, [r7, r0, asr #5] │ │ │ │ adclt r4, r5, r0, lsl #23 │ │ │ │ @@ -272253,15 +272335,15 @@ │ │ │ │ @ instruction: 0xf10880b6 │ │ │ │ @ instruction: 0xf1b939ff │ │ │ │ vrecps.f32 d0, d0, d31 │ │ │ │ teqlt r5, r4, ror #1 │ │ │ │ svceq 0x0013f1b8 │ │ │ │ @ instruction: 0xf1b8bf18 │ │ │ │ @ instruction: 0xf0000f09 │ │ │ │ - blmi 0x1e3a598 │ │ │ │ + blmi 0x1e3a6d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ addcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmdb r2!, {r1, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf16a4668 │ │ │ │ @@ -272275,15 +272357,15 @@ │ │ │ │ andne lr, r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ strhlt r8, [lr, r9] │ │ │ │ @ instruction: 0xf64a2214 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ - blx 0x1a30de │ │ │ │ + blx 0x1a321e │ │ │ │ @ instruction: 0xf1033309 │ │ │ │ mrrcvs 0, 5, r0, r9, cr0 │ │ │ │ ldcvs 0, cr6, [r9], {49} @ 0x31 │ │ │ │ ldclvs 0, cr6, [fp], {113} @ 0x71 │ │ │ │ stmdagt r3, {r0, r1, r4, r5, r7, sp, lr} │ │ │ │ smlabteq r3, r6, r9, lr │ │ │ │ tstcs r4, #1073741881 @ 0x40000039 │ │ │ │ @@ -272292,93 +272374,93 @@ │ │ │ │ ldmdavs pc!, {r1, r3, r5, fp, sp, lr} @ │ │ │ │ movwmi pc, #39683 @ 0x9b03 @ │ │ │ │ andvs pc, r8, r4, lsl r8 @ │ │ │ │ stmdavs r8!, {r1, r3, r4, r6, sl, sp, lr}^ │ │ │ │ stmiavs r8!, {r3, r4, r7, sl, sp, lr} │ │ │ │ ldmib r5, {r3, r4, r6, r7, sl, sp, lr}^ │ │ │ │ stmib r3, {r0, r1, r8}^ │ │ │ │ - bllt 0x10da714 │ │ │ │ + bllt 0x10da854 │ │ │ │ @ instruction: 0xf982f16a │ │ │ │ - blle 0x62ad8c │ │ │ │ + blle 0x62aecc │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ teqle r6, fp @ │ │ │ │ - blmi 0x12e22d8 │ │ │ │ - blls 0x9f4344 │ │ │ │ + blmi 0x12e2418 │ │ │ │ + blls 0x9f4484 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorlt r8, r5, r4, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf64b83f0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vaddl.s8 q9, d16, d8 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ ldrb pc, [pc, pc, ror #29] @ │ │ │ │ cmppvs r6, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - blcs 0x13c38c │ │ │ │ + blcs 0x13c4cc │ │ │ │ @ instruction: 0xf64bd0d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ - subscs pc, r4, r6, asr #12 │ │ │ │ + addscc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr9, {2} │ │ │ │ addcs lr, ip, #192, 14 @ 0x3000000 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ stmia ip!, {r1, r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf16aa801 │ │ │ │ tstpcs r4, #9240576 @ p-variant is OBSOLETE @ 0x8d0000 │ │ │ │ eorls r2, r1, #4, 4 @ 0x40000000 │ │ │ │ strmi pc, [r9], #-2819 @ 0xfffff4fd │ │ │ │ - blcs 0x1754ec │ │ │ │ - bllt 0x200e408 │ │ │ │ + blcs 0x17562c │ │ │ │ + bllt 0x200e548 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf1b8dc1e │ │ │ │ ldcle 15, cr0, [lr], {2} │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ vhadd.s8 d30, d11, d16 │ │ │ │ vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdahi fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64baf42 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ subcs sl, r0, #58, 30 @ 0xe8 │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ ldr pc, [r0, -r5, lsr #29]! │ │ │ │ svceq 0x000bf1b8 │ │ │ │ @ instruction: 0xf649d1e0 │ │ │ │ - vrsra.s64 d20, d5, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf1694630 │ │ │ │ usad8 r8, sp, pc @ │ │ │ │ @ instruction: 0xf6496ca2 │ │ │ │ - vrsra.s64 d20, d5, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ movwls r0, #785 @ 0x311 │ │ │ │ svclt 0x004200d3 │ │ │ │ vsubw.s8 q9, , d4 │ │ │ │ @ instruction: 0x93210300 │ │ │ │ @ instruction: 0xf06fe7ec │ │ │ │ @ instruction: 0xe7780015 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf19be773 │ │ │ │ svclt 0x0000fc23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, pc, ip, asr #24 │ │ │ │ + rsbseq r5, pc, ip, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -272388,24 +272470,24 @@ │ │ │ │ andls r6, r0, r0, ror #4 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x45686c │ │ │ │ + beq 0x4569ac │ │ │ │ @ instruction: 0xf18a3708 │ │ │ │ @ instruction: 0xf8dae86e │ │ │ │ - bcs 0x122450 │ │ │ │ + bcs 0x122590 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf80af16a │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf1692002 │ │ │ │ @ instruction: 0xf8d6ffaf │ │ │ │ - bllt 0xc2a778 │ │ │ │ + bllt 0xc2a8b8 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062348 │ │ │ │ andcc r5, r8, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -272422,26 +272504,26 @@ │ │ │ │ ldrdmi pc, [r4], #134 @ 0x86 │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf16a1e65 │ │ │ │ stmdbls r1, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1a2d1e │ │ │ │ + blx 0x1a2e5e │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ strtmi r0, [r1], -r4, asr #5 │ │ │ │ - blx 0x584da │ │ │ │ + blx 0x5861a │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r2, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf6f59348 │ │ │ │ - tstcs fp, r4, asr #28 │ │ │ │ + smlatbcs fp, r4, sp, lr │ │ │ │ @ instruction: 0xf169a803 │ │ │ │ strdcs pc, [r7, -r3] │ │ │ │ @ instruction: 0xf169a803 │ │ │ │ andcs pc, r0, #956 @ 0x3bc │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ @ instruction: 0xff58f169 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ @@ -272460,487 +272542,487 @@ │ │ │ │ andscs pc, r4, #828 @ 0x33c │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf19be7c0 │ │ │ │ svclt 0x0000fb71 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71764 │ │ │ │ + bl 0xfec718a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81e4ec │ │ │ │ - bcs 0x346784 │ │ │ │ + blmi 0x81e62c │ │ │ │ + bcs 0x3468c4 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blmi 0x78ea1c │ │ │ │ + blmi 0x78eb5c │ │ │ │ cdp 6, 1, cr4, cr13, cr5, {0} │ │ │ │ ldrbtmi r0, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02301 │ │ │ │ @ instruction: 0x46184290 │ │ │ │ mcr2 0, 5, pc, cr8, cr10, {0} @ │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdavs r3, {r0, r1, r3, sl, ip, lr}^ │ │ │ │ stmdavs r2, {r3, sl, ip, sp} │ │ │ │ strtmi sl, [r0], -r1, lsl #18 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x19585a6 │ │ │ │ + blx 0x19586e6 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - blx 0xcd6c4a │ │ │ │ + blx 0xcd6d8a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r5, [pc], #-138 │ │ │ │ + ldrhteq r5, [pc], #-122 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec717ec │ │ │ │ + bl 0xfec7192c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ addlt r6, r2, r1, asr #16 │ │ │ │ ldmdblt r9, {r0, r1, r9, sl, lr} │ │ │ │ ldmvs r9, {r0, r2, r5, sp, lr, pc}^ │ │ │ │ tstlt r1, #8, 6 @ 0x20000000 │ │ │ │ adcmi r6, r0, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf64cd1f9 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ stmib sp, {r0, r4, r5}^ │ │ │ │ @ instruction: 0xf0493200 │ │ │ │ - blls 0x159bc8 │ │ │ │ + blls 0x159d08 │ │ │ │ ldmdavs fp, {r0, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf646b19b │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ - bcs 0x11aaf0 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ + bcs 0x11ac30 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ @ instruction: 0x4621bd53 │ │ │ │ - adcscs pc, r0, r6, asr #12 │ │ │ │ + rscscc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0499200 │ │ │ │ - bls 0x159b88 │ │ │ │ + bls 0x159cc8 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r4, r7, r9, sl, lr} │ │ │ │ - bcs 0x12beac │ │ │ │ + bcs 0x12bfec │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vqdmlsl.s q8, d16, d0[4] │ │ │ │ + vabdl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf100072e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ @ instruction: 0xb1b2340c │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ vand , q12, │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0490032 │ │ │ │ stmiavs r2!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #12 │ │ │ │ - b 0xa676f0 │ │ │ │ - bcs 0x11bad0 │ │ │ │ + b 0xa67830 │ │ │ │ + bcs 0x11bc10 │ │ │ │ addsmi sp, r6, #232, 2 @ 0x3a │ │ │ │ @ instruction: 0xb1a5dd28 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - adcscs pc, r4, r6, asr #12 │ │ │ │ + rscscc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ @ instruction: 0xf646bcfd │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strmi r0, [r9, #303]! @ 0x12f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 0, cr15, [sl], #292 @ 0x124 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vaddl.s8 q10, d0, d4 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04947f0 │ │ │ │ svclt 0x0000bcd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71950 │ │ │ │ + bl 0xfec71a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ strtmi pc, [r1], -r5, asr #25 │ │ │ │ vhsub.s8 d18, d14, d1 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0494010 │ │ │ │ svclt 0x0000bcb5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec71990 │ │ │ │ + bl 0xfec71ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0496849 │ │ │ │ stmdami r6, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff58f7ff │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8], {73} @ 0x49 │ │ │ │ - eorseq lr, r3, r0, lsl r7 │ │ │ │ + eorseq lr, r3, r8, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec719cc │ │ │ │ + bl 0xfec71b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x3693e0 │ │ │ │ + blcs 0x369520 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x26a8cc │ │ │ │ + bleq 0x26aa0c │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - rscscs pc, r8, r6, asr #12 │ │ │ │ + submi pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip], #-292 @ 0xfffffedc │ │ │ │ - strle r0, [pc], #-802 @ 0x11a7fc │ │ │ │ + strle r0, [pc], #-802 @ 0x11a93c │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorcc pc, r4, r6, asr #12 │ │ │ │ + rsbmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [sl], #-292 @ 0xfffffedc │ │ │ │ - andscc pc, r4, r6, asr #12 │ │ │ │ + subsmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xf646e7e8 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xe7dffc5d │ │ │ │ - sbcscs pc, r4, r6, asr #12 │ │ │ │ + andsmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r6, cr9 @ │ │ │ │ @ instruction: 0xf646e7d8 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ ldrb pc, [r1, pc, asr #24] @ │ │ │ │ - rsccs pc, r0, r6, asr #12 │ │ │ │ + eormi pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, r8, cr9 @ │ │ │ │ @ instruction: 0xf646e7ca │ │ │ │ - vmla.i d18, d16, d0[7] │ │ │ │ + vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ strb pc, [r3, r1, asr #24] @ │ │ │ │ - blcs 0x4e2280 │ │ │ │ + blcs 0x4e23c0 │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ - beq 0x596888 │ │ │ │ - beq 0x39d0a8 │ │ │ │ - beq 0x55d0ac │ │ │ │ - beq 0x39d0b0 │ │ │ │ - bcs 0x1dc988 │ │ │ │ - @ instruction: 0xf644d06c │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + beq 0x5969c8 │ │ │ │ + beq 0x39d1e8 │ │ │ │ + beq 0x55d1ec │ │ │ │ + beq 0x39d1f0 │ │ │ │ + bcs 0x1dcac8 │ │ │ │ + vhadd.s8 , , q14 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ ldrmi r0, [r1], -pc, lsr #32 │ │ │ │ stclt 0, cr15, [sl], #-292 @ 0xfffffedc │ │ │ │ @ instruction: 0xdc6d2a11 │ │ │ │ - blle 0xffe250a4 │ │ │ │ + blle 0xffe251e4 │ │ │ │ ldmle r2!, {r0, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - mulseq r1, sp, r9 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, sp, asr r9 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - mulseq r1, r3, r9 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, r9, lsl #19 │ │ │ │ + @ instruction: 0x0011aadd │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + mulseq r1, sp, sl │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + @ instruction: 0x0011aad3 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, r9, asr #21 │ │ │ │ stmiale r8, {r1, r2, r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - @ instruction: 0x0011a9f7 │ │ │ │ - andseq sl, r1, r1, lsl #20 │ │ │ │ - andseq sl, r1, r7, lsr #19 │ │ │ │ - @ instruction: 0x0011a9b1 │ │ │ │ - andseq sl, r1, pc, lsl sl │ │ │ │ - andseq sl, r1, r9, lsr #20 │ │ │ │ - andseq sl, r1, r3, ror #19 │ │ │ │ - andseq sl, r1, sp, ror #19 │ │ │ │ - @ instruction: 0x0011a9bb │ │ │ │ - andseq sl, r1, r5, asr #19 │ │ │ │ - andseq sl, r1, pc, asr #19 │ │ │ │ - @ instruction: 0x0011a9d9 │ │ │ │ - andseq sl, r1, r3, lsr sl │ │ │ │ - andseq sl, r1, sp, lsr sl │ │ │ │ - andseq sl, r1, r7, asr #20 │ │ │ │ - andseq sl, r1, r1, asr sl │ │ │ │ - andseq sl, r1, fp, asr sl │ │ │ │ - andseq sl, r1, fp, lsl #17 │ │ │ │ - andseq sl, r1, r5, ror #20 │ │ │ │ - andseq sl, r1, pc, ror #20 │ │ │ │ - andseq sl, r1, r9, ror sl │ │ │ │ - andseq sl, r1, fp, lsl #20 │ │ │ │ - andseq sl, r1, r5, lsl sl │ │ │ │ + andseq sl, r1, r7, lsr fp │ │ │ │ + andseq sl, r1, r1, asr #22 │ │ │ │ + andseq sl, r1, r7, ror #21 │ │ │ │ + @ instruction: 0x0011aaf1 │ │ │ │ + andseq sl, r1, pc, asr fp │ │ │ │ + andseq sl, r1, r9, ror #22 │ │ │ │ + andseq sl, r1, r3, lsr #22 │ │ │ │ + andseq sl, r1, sp, lsr #22 │ │ │ │ + @ instruction: 0x0011aafb │ │ │ │ + andseq sl, r1, r5, lsl #22 │ │ │ │ + andseq sl, r1, pc, lsl #22 │ │ │ │ + andseq sl, r1, r9, lsl fp │ │ │ │ + andseq sl, r1, r3, ror fp │ │ │ │ + andseq sl, r1, sp, ror fp │ │ │ │ + andseq sl, r1, r7, lsl #23 │ │ │ │ + mulseq r1, r1, fp │ │ │ │ + mulseq r1, fp, fp │ │ │ │ + andseq sl, r1, fp, asr #19 │ │ │ │ + andseq sl, r1, r5, lsr #23 │ │ │ │ + andseq sl, r1, pc, lsr #23 │ │ │ │ + @ instruction: 0x0011abb9 │ │ │ │ + andseq sl, r1, fp, asr #22 │ │ │ │ + andseq sl, r1, r5, asr fp │ │ │ │ svclt 0x00082802 │ │ │ │ orrsle r2, r2, sl, lsl #18 │ │ │ │ - teqpcc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - bllt 0xfefd6aa0 │ │ │ │ + bllt 0xfefd6be0 │ │ │ │ svclt 0x00042aff │ │ │ │ - msrcc (UNDEF: 108), r6 │ │ │ │ + @ instruction: 0x41b4f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xe780d0f2 │ │ │ │ - msrcc (UNDEF: 96), r6 │ │ │ │ + @ instruction: 0x41a8f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ec │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ strb r0, [r7, lr, lsr #2]! │ │ │ │ - cmppcc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7e2 │ │ │ │ - vmla.f d19, d0, d0[3] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ ldrb r0, [sp, lr, lsr #2] │ │ │ │ - orrscc pc, r4, r6, asr #12 │ │ │ │ + bicsmi pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7d8 │ │ │ │ - vmla.f d19, d16, d0[7] │ │ │ │ + vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ ldrb r0, [r3, lr, lsr #2] │ │ │ │ - mvnscc pc, r6, asr #12 │ │ │ │ + cmpppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ce │ │ │ │ - vaddw.s8 q10, q0, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strb r0, [r9, lr, lsr #2] │ │ │ │ - msrmi R8_usr, r6 │ │ │ │ + msrpl (UNDEF: 104), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7c4 │ │ │ │ - vmla.f d19, d16, d0[3] │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ ldr r0, [pc, lr, lsr #2]! │ │ │ │ - bicscc pc, ip, r6, asr #12 │ │ │ │ + msrpl R12_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7ba │ │ │ │ - vmla.f d20, d16, d0[6] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ ldr r0, [r5, lr, lsr #2]! │ │ │ │ - cmnpcc r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r0, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7b0 │ │ │ │ - vmla.f d20, d16, d0[3] │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ str r0, [fp, lr, lsr #2]! │ │ │ │ - bicsmi pc, ip, r6, asr #12 │ │ │ │ + msrvs R12_usr, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e7a6 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ str r0, [r1, lr, lsr #2]! │ │ │ │ - @ instruction: 0x31bcf646 │ │ │ │ + tstppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e79c │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vbic.i32 , #12 @ 0x0000000c │ │ │ │ ldr r0, [r7, lr, lsr #2] │ │ │ │ - cmppmi r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrspl pc, r0, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e792 │ │ │ │ - vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ str r0, [sp, lr, lsr #2] │ │ │ │ - msrmi (UNDEF: 104), r6 │ │ │ │ + asrspl pc, r6, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e788 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ str r0, [r3, lr, lsr #2] │ │ │ │ - orrsmi pc, r0, r6, asr #12 │ │ │ │ + bicspl pc, r8, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646e77e │ │ │ │ - vaddw.s8 q10, q8, d24 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ ldrb r0, [r9, -lr, lsr #2]! │ │ │ │ - @ instruction: 0x41bcf646 │ │ │ │ + tstpvs r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x0000e774 │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x3a3308 │ │ │ │ - beq 0x39d2c4 │ │ │ │ + beq 0x3a3448 │ │ │ │ + beq 0x39d404 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ - @ instruction: 0xf6445852 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vtst.8 , , q1 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xf646bb1f │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bb19 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bb13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bb0d │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bb07 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bb01 │ │ │ │ - vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bafb │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646baf5 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646baef │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bae9 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bae3 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646badd │ │ │ │ - vmla.i d21, d0, d0[7] │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646bad7 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d16, d0[0] │ │ │ │ @ instruction: 0xf049002e │ │ │ │ svclt 0x0000bad1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec71d58 │ │ │ │ + bl 0xfec71e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6464504 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ - blx 0xff156c94 │ │ │ │ + blx 0xff156dd4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ strtmi pc, [r9], -r9, lsl #31 │ │ │ │ - addspl pc, r0, r6, asr #12 │ │ │ │ + sbcsvs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfee56cac │ │ │ │ + blt 0xfee56dec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d10, d4 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ - blx 0xfea56ccc │ │ │ │ + blx 0xfea56e0c │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ rsbne lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r0], pc, lsl #23 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf646db22 │ │ │ │ - vabdl.s8 , d16, d24 │ │ │ │ + vqshl.s64 q11, q8, #0 │ │ │ │ vabd.s8 d16, d9, d30 │ │ │ │ - vsubhn.i16 d18, q8, q8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646062f │ │ │ │ - vshl.s64 d21, d12, #0 │ │ │ │ + vmls.f d22, d16, d0[5] │ │ │ │ @ instruction: 0xf04f052e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r8, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ - blx 0x1dd6d30 │ │ │ │ + blx 0x1dd6e70 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - rsbcs pc, r4, r6, asr #4 │ │ │ │ + adccc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1ad6d48 │ │ │ │ + blt 0x1ad6e88 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71e40 │ │ │ │ + bl 0xfec71f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - sbcseq pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf646460e │ │ │ │ - vabal.s8 , d16, d20 │ │ │ │ + vmls.f d22, d16, d0[7] │ │ │ │ @ instruction: 0xf049052e │ │ │ │ and pc, r9, r9, asr #20 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0xffe56cd2 │ │ │ │ + blx 0xffe56e12 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf049b109 │ │ │ │ strcc pc, [r4], #-2623 @ 0xfffff5c1 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xdd6cea │ │ │ │ + blx 0xdd6e2a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf646bd70 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcpl pc, ip, r6, asr #12 │ │ │ │ + rscsvs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x7d6de0 │ │ │ │ + blt 0x7d6f20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec71ec4 │ │ │ │ + bl 0xfec72004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ ldmdavs r7!, {r0, r2, r4, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r5, r7, lsr #32 │ │ │ │ stc 1, cr15, [r2], #-548 @ 0xfffffddc │ │ │ │ @@ -272992,55 +273074,55 @@ │ │ │ │ strmi r1, [r1], -r3, asr #28 │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ - @ instruction: 0xf644000f │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vhadd.s8 d16, d5, d15 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf049002f │ │ │ │ @ instruction: 0xf646b999 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646b993 │ │ │ │ - vmla.i d21, d16, d0[1] │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646b98d │ │ │ │ - vshr.s64 d21, d28, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0xf646b987 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vshr.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ svclt 0x0000b981 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec71ff8 │ │ │ │ + bl 0xfec72138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf0499e04 │ │ │ │ strtmi pc, [r0], -pc, ror #18 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f049 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0xf646fccd │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0x2c11f95d │ │ │ │ stccs 0, cr13, [r2], {3} │ │ │ │ stccs 15, cr11, [sl, #-32] @ 0xffffffe0 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ vmla.f32 d31, d7, d1 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0494070 │ │ │ │ svclt 0x0000b949 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -273053,1020 +273135,1020 @@ │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf01a4618 │ │ │ │ mvnlt pc, #167936 @ 0x29000 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ movwcs r4, #5701 @ 0x1645 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x8d6f10 │ │ │ │ + blx 0x8d7050 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ strbmi r6, [r9], -r6, lsl #16 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91af049 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf646ff69 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ @ instruction: 0x4628f911 │ │ │ │ ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf908f049 │ │ │ │ andle r2, r4, r1, lsl pc │ │ │ │ svclt 0x00082f02 │ │ │ │ svceq 0x000af1b8 │ │ │ │ adcslt sp, r6, #0, 2 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ vfma.f32 d31, d23, d27 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04943f8 │ │ │ │ @ instruction: 0x4604b8f3 │ │ │ │ ldr r4, [sl, r7, lsl #12]! │ │ │ │ strmi r4, [r0], r5, lsl #12 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec72120 │ │ │ │ + bl 0xfec72260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fb95 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf64c4619 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ pop {r0, r4, r5} │ │ │ │ @ instruction: 0xf0494038 │ │ │ │ vadd.i8 , , │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf049002e │ │ │ │ strtmi pc, [sl], -r1, asr #17 │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1dd8f78 │ │ │ │ - eorseq lr, r3, r0, asr #14 │ │ │ │ - eorseq lr, r3, r0, ror r7 │ │ │ │ + bllt 0x1dd90b8 │ │ │ │ + eorseq lr, r3, r8, lsl #17 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7218c │ │ │ │ + bl 0xfec722cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ - blmi 0x99b854 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ + blmi 0x99b994 │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ and r4, r2, sp, lsl #12 │ │ │ │ movwcc r6, #51546 @ 0xc95a │ │ │ │ ldmdavs r9, {r1, r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ mvnsle r4, r1, lsr #7 │ │ │ │ vmin.s8 d20, d8, d1 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ vqadd.s8 d16, d9, d18 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ movwls r0, #4655 @ 0x122f │ │ │ │ @ instruction: 0xf894f049 │ │ │ │ vqdmulh.s d25, d7, d1 │ │ │ │ - vmla.f d16, d16, d0[4] │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, r8} │ │ │ │ streq lr, [r3], #-2596 @ 0xfffff5dc │ │ │ │ rsbsmi pc, r0, #52, 8 @ 0x34000000 │ │ │ │ @ instruction: 0xf646d11a │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0494030 │ │ │ │ vtst.8 , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf434012f │ │ │ │ rscle r4, r4, r0, ror r2 │ │ │ │ - rscpl pc, r8, r6, asr #12 │ │ │ │ + eorsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf868f049 │ │ │ │ svclt 0x0000e7dd │ │ │ │ - eorseq lr, r3, r8, asr #16 │ │ │ │ + mlaseq r3, r0, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec72230 │ │ │ │ + bl 0xfec72370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - blmi 0x19b4fc │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x19b63c │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf8b6f12e │ │ │ │ - eorseq lr, r3, r8, lsr #17 │ │ │ │ + ldrshteq lr, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - andsmi pc, r0, sl, asr #4 │ │ │ │ + subspl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - ldrvs pc, [r0, sp, asr #12]! │ │ │ │ + ldrbvc pc, [r8, sp, asr #12]! @ │ │ │ │ ldreq pc, [r1, -r0, asr #5]! │ │ │ │ @ instruction: 0xf838f049 │ │ │ │ - ldrbne pc, [ip, #-1612]! @ 0xfffff9b4 @ │ │ │ │ + strbcs pc, [r4, #1612] @ 0x64c @ │ │ │ │ ldreq pc, [r1, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdane r4, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdacs ip, {r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aa4649 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ strbmi r9, [sl], r0, lsl #22 │ │ │ │ - bleq 0x1571dc │ │ │ │ + bleq 0x15731c │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1ba │ │ │ │ @ instruction: 0x46284651 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ @ instruction: 0xf81af049 │ │ │ │ @ instruction: 0xf10b2100 │ │ │ │ @ instruction: 0xf10a0b01 │ │ │ │ @ instruction: 0xf1bb0a01 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x1a38d4 │ │ │ │ + blx 0x1a3a14 │ │ │ │ eormi pc, r2, #-1342177280 @ 0xb0000000 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ @ instruction: 0xf808f049 │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ - bls 0x18f13c │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + bls 0x18f27c │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andvs pc, r8, r6, asr #12 │ │ │ │ + subsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00eef048 │ │ │ │ stmdbeq r1!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrhteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r4, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72328 │ │ │ │ + bl 0xfec72468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-4057] @ 0xfffff027 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - rsbvc pc, ip, r6, asr #12 │ │ │ │ + adcseq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ vmax.f32 , q12, │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00c6f048 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0104608 │ │ │ │ stmdbls r1, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0e6 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7e6ffb7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7238c │ │ │ │ + bl 0xfec724cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0484614 │ │ │ │ stmiblt ip, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9cf048 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0094f048 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vmax.f32 d31, d23, d9 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ svclt 0x0000bf81 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec723f8 │ │ │ │ + bl 0xfec72538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ andcs pc, r0, #444 @ 0x1bc │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf7ff0094 │ │ │ │ - blls 0x1999a8 │ │ │ │ + blls 0x199ae8 │ │ │ │ vmul.i8 d27, d25, d3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andlt r0, r2, lr, lsr #32 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0052f048 │ │ │ │ vmin.s8 d20, d9, d9 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [sl, r7, asr #30]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7246c │ │ │ │ + bl 0xfec725ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9aaf7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff24f048 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ sadd16mi fp, r9, fp │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff10f048 │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec724e0 │ │ │ │ + bl 0xfec72620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf970f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr10, cr8, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -r1, ror #29 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr8, {2} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec72554 │ │ │ │ + bl 0xfec72694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0489301 │ │ │ │ ldmdami r3, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf936f7ff │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr0, cr8, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ ldrmi fp, [r9], -r7, lsr #29 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr12, cr8, {2} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec725c8 │ │ │ │ + bl 0xfec72708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ cdp2 0, 8, cr15, cr8, cr8, {2} │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmiblt r5, {r0, r3, r9, ip, lr, pc}^ │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ rsbmi fp, r1, #1968 @ 0x7b0 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ mrc2 0, 1, pc, cr4, cr0, {0} │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, ip, r0, lsl #16 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr12, cr8, {2} │ │ │ │ movwcs lr, #6118 @ 0x17e6 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605ff5f │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0x4629fe5b │ │ │ │ - subvs pc, r4, r6, asr #12 │ │ │ │ + addvc pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr8, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr14, cr8, {2} │ │ │ │ svclt 0x0000e7c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec72660 │ │ │ │ + bl 0xfec727a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ cdp2 0, 3, cr15, cr12, cr8, {2} │ │ │ │ @ instruction: 0xf646b9e5 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldmiblt r4!, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr6, cr8, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 1, cr15, cr14, cr8, {2} │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ stccs 14, cr15, [r0], {19} │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr6, cr8, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [lr, #288]! @ 0x120 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec726fc │ │ │ │ + bl 0xfec7283c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf048b082 │ │ │ │ pldw [r4, #-3567] @ 0xfffff211 │ │ │ │ andsle r5, ip, #128, 30 @ 0x200 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmax.s8 d20, d5, d17 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ stccs 13, cr15, [r5], {229} @ 0xe5 │ │ │ │ ldm pc, {r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x0046f004 │ │ │ │ @ instruction: 0x232a3138 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #288] @ 0x120 │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484010 │ │ │ │ rsbmi fp, r1, #13248 @ 0x33c0 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ stc2 0, cr15, [r8, #64] @ 0x40 │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmax.s8 d20, d5, d17 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf048002f │ │ │ │ @ instruction: 0xe7e5fdbf │ │ │ │ - eorvc pc, r8, r6, asr #12 │ │ │ │ + rsbseq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #288]! @ 0x120 │ │ │ │ - @ instruction: 0xf646e7de │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vaba.s8 q15, , q7 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7d7fdb1 │ │ │ │ - sbcsvs pc, ip, r6, asr #12 │ │ │ │ + eoreq pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #288]! @ 0x120 │ │ │ │ - @ instruction: 0xf646e7d0 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vaba.s8 q15, , q0 │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r9, r3, lsr #27] @ │ │ │ │ - addsvs pc, ip, r6, asr #12 │ │ │ │ + rscvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #288] @ 0x120 │ │ │ │ @ instruction: 0xf646e7c2 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vshr.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7bbfd95 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec727d0 │ │ │ │ + bl 0xfec72910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [lr, #-288]! @ 0xfffffee0 │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-288]! @ 0xfffffee0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vadd.i8 d26, d5, d5 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf188042f │ │ │ │ movtcs lr, #3972 @ 0xf84 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xfe3d7ca8 │ │ │ │ + blx 0xfe3d7de8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r4, #-288] @ 0xfffffee0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 0, cr15, [r4, #-288] @ 0xfffffee0 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7c5fd39 │ │ │ │ - blx 0xff7d7cec │ │ │ │ + blx 0xff7d7e2c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72890 │ │ │ │ + bl 0xfec729d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, fp, lsr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 0, cr15, [lr, #-288] @ 0xfffffee0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #3892 @ 0xf34 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b3d4 │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b514 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0xe57d54 │ │ │ │ + blx 0xe57e94 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr], #288 @ 0x120 │ │ │ │ vmla.i8 , , q6 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ - blmi 0x51aad8 │ │ │ │ - blls 0x675778 │ │ │ │ + blmi 0x51ac18 │ │ │ │ + blls 0x6758b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0484030 │ │ │ │ strtmi fp, [r1], -r3, ror #25 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {72} @ 0x48 │ │ │ │ @ instruction: 0xf19ae7e3 │ │ │ │ svclt 0x0000fa79 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72954 │ │ │ │ + bl 0xfec72a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xbecfd4 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0xbed114 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489f1c │ │ │ │ subcs pc, r0, #47872 @ 0xbb00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [r8], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [r0], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ cdp 1, 12, cr15, cr12, cr8, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449402 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vshl.s8 d25, d2, d5 │ │ │ │ + vqdmulh.s d16, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf19ac000 │ │ │ │ @ instruction: 0x4631f9d1 │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ ldmiblt sp, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ andcs pc, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x46394810 │ │ │ │ @ instruction: 0xff46f7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d1 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [lr], #-288 @ 0xfffffee0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0xf19ae7e1 │ │ │ │ svclt 0x0000fa17 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr r9 │ │ │ │ + eorseq lr, r3, r0, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72a1c │ │ │ │ + bl 0xfec72b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d0a0 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0xc6d1e0 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ stccs 12, cr15, [r0], {87} @ 0x57 │ │ │ │ @ instruction: 0xf646d13c │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #19200 @ 0x4b00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8], #-1604 @ 0xfffff9bc │ │ │ │ - strteq pc, [pc], #-704 @ 0x11b868 │ │ │ │ + strbteq pc, [r0], #-581 @ 0xfffffdbb @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11b9a8 │ │ │ │ cdp 1, 5, cr15, cr12, cr8, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf19a9400 │ │ │ │ ldrtmi pc, [r1], -r3, ror #18 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #11520 @ 0x2d00 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mcr2 7, 7, pc, cr0, cr14, {7} @ │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r8], {72} @ 0x48 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r0, sp, lsl #24] @ │ │ │ │ @ instruction: 0xf9aef19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r9 │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72aec │ │ │ │ + bl 0xfec72c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc6d170 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0xc6d2b0 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0480300 │ │ │ │ @ instruction: 0x2c00fbef │ │ │ │ @ instruction: 0xf646d13c │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ subcs pc, r0, #232448 @ 0x38c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8], #-1604 @ 0xfffff9bc │ │ │ │ - strteq pc, [pc], #-704 @ 0x11b938 │ │ │ │ + strbteq pc, [r0], #-581 @ 0xfffffdbb @ │ │ │ │ + strteq pc, [pc], #-704 @ 0x11ba78 │ │ │ │ ldcl 1, cr15, [r4, #544]! @ 0x220 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf19a9400 │ │ │ │ @ instruction: 0x4631f8fb │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ andcs pc, r1, #201728 @ 0x31400 │ │ │ │ @ instruction: 0x46294811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d4 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfed57ab0 │ │ │ │ + bllt 0xfed57bf0 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ strb pc, [r0, r5, lsr #23] @ │ │ │ │ @ instruction: 0xf946f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r8, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72bbc │ │ │ │ + bl 0xfec72cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe357b02 │ │ │ │ + blx 0xfe357c42 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #3486 @ 0xd9e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b700 │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b840 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf89ef19a │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1b57b42 │ │ │ │ + blx 0x1b57c82 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1757b62 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + blx 0x1757ca2 │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0x14d7b76 │ │ │ │ + blx 0x14d7cb6 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x10d7b94 │ │ │ │ + bllt 0x10d7cd4 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ @ instruction: 0xe7ddfb37 │ │ │ │ @ instruction: 0xf8d8f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72c94 │ │ │ │ + bl 0xfec72dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r0, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x857bda │ │ │ │ + blx 0x857d1a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #3378 @ 0xd32 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11b7d8 │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11b918 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f19a │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x57c18 │ │ │ │ + blx 0x57d58 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffc57c38 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + blx 0xffc57d78 │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xff9d7c4c │ │ │ │ + blx 0xff9d7d8c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xff5d7c6c │ │ │ │ + blt 0xff5d7dac │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ ldrb pc, [sp, fp, asr #21] @ │ │ │ │ @ instruction: 0xf86cf19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ strmi r4, [r0], pc, lsr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r7], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489d1c │ │ │ │ subcs pc, r0, #708608 @ 0xad000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stcl 1, cr15, [r2], {136} @ 0x88 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtpl pc, [r8], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [r0], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf6449402 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshl.s8 d25, d2, d5 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ ldrtmi pc, [r9], -r5, asr #31 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ @ instruction: 0xf508fa8f │ │ │ │ subcs r3, r0, #152, 6 @ 0x60000002 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1884635 │ │ │ │ movtcs lr, #3230 @ 0xc9e │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r8, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xffa4f199 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1cd7d34 │ │ │ │ + blx 0x1cd7e74 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x18d7d54 │ │ │ │ + blt 0x18d7e94 │ │ │ │ @ instruction: 0xf800f19a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec72e44 │ │ │ │ + bl 0xfec72f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ stcls 2, cr9, [r6], {1} │ │ │ │ - blx 0x1357d80 │ │ │ │ - bcs 0x902468 │ │ │ │ + blx 0x1357ec0 │ │ │ │ + bcs 0x9025a8 │ │ │ │ vadd.i8 , q7, │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1dc93c │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1dca7c │ │ │ │ @ instruction: 0xf64c0382 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04812e0 │ │ │ │ @ instruction: 0xf646fa37 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ stmiblt sp!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9d7dcc │ │ │ │ + blx 0x9d7f0c │ │ │ │ vmul.i8 , , q14 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf048002e │ │ │ │ vpmin.s8 d31, d7, d7 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x4d7df4 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + blt 0x4d7f34 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ @ instruction: 0x2c00fa03 │ │ │ │ @ instruction: 0x4621d0df │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f048 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - adcsvs pc, r0, sp, asr #12 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf9eef048 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6464b34 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0488070 │ │ │ │ subcs pc, r0, #3457024 @ 0x34c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strpl pc, [r8, #1606]! @ 0x646 │ │ │ │ + ldrbvs pc, [r0, #1606]! @ 0x646 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xffa5837c │ │ │ │ + bl 0xffa584bc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449502 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vrshl.s8 d25, d2, d5 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ ldrtmi pc, [r9], -fp, ror #29 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - bllt 0xfe2da45c │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + bllt 0xfe2da59c │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484629 │ │ │ │ subcs pc, r0, #2834432 @ 0x2b4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff1d83c0 │ │ │ │ + bl 0xff1d8500 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf64d9102 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1994619 │ │ │ │ strbmi pc, [r1], -r9, asr #29 @ │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - blmi 0x49a418 │ │ │ │ - blls 0x675e38 │ │ │ │ + blmi 0x49a558 │ │ │ │ + blls 0x675f78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04841f0 │ │ │ │ strtmi fp, [sl], -r3, lsl #19 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ @ instruction: 0xe7ccf97b │ │ │ │ @ instruction: 0xff1cf199 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b38 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ @ instruction: 0xf95ef048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vsubhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c066f0 │ │ │ │ @ instruction: 0xf188062e │ │ │ │ movtcs lr, #2928 @ 0xb70 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11bb98 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11bcd8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ mrc2 1, 3, pc, cr6, cr9, {4} │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf940f048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ @@ -274074,104 +274156,104 @@ │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ mcr2 1, 3, pc, cr4, cr9, {4} @ │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf92ef048 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp, sp} │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf91ef048 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf914f048 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d0 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r4, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64d4639 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0480031 │ │ │ │ @ instruction: 0xe7ddf8fd │ │ │ │ mrc2 1, 4, pc, cr14, cr9, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73108 │ │ │ │ + bl 0xfec73248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2d788 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0xf2d8c8 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r7], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0489e1c │ │ │ │ subcs pc, r0, #14745600 @ 0xe10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [r8], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [r0], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0xffdd8560 │ │ │ │ + b 0xffdd86a0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449402 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vshl.s8 d25, d2, d5 │ │ │ │ + vqdmulh.s d16, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf199c000 │ │ │ │ @ instruction: 0x4639fdf7 │ │ │ │ @ instruction: 0xf048a805 │ │ │ │ - bllt 0x49a274 │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + bllt 0x49a3b4 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0484621 │ │ │ │ - bllt 0x8da264 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + bllt 0x8da3a4 │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8aef048 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d22 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmlt lr, {r3, r6, ip, sp, lr, pc} │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf896f048 │ │ │ │ sbcsle r2, fp, r0, lsl #28 │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf988f019 │ │ │ │ tstlt r0, r1, lsl #12 │ │ │ │ vadd.i8 d22, d9, d1 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ - @ instruction: 0xf646022f │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ + vhsub.s8 d16, d7, d31 │ │ │ │ + vaddl.s8 q8, d16, d16 │ │ │ │ @ instruction: 0xf048002e │ │ │ │ ldrb pc, [r1, r1, lsl #17] @ │ │ │ │ mcr2 1, 1, pc, cr2, cr9, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73200 │ │ │ │ + bl 0xfec73340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4308 @ 0x10d4 │ │ │ │ @ instruction: 0x4604b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460d │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -274181,151 +274263,151 @@ │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r9!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4606f955 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x4621461e │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11bd94 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11bed4 │ │ │ │ @ instruction: 0xf84cf048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf1880432 │ │ │ │ @ instruction: 0xf646ea5e │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r5, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ stc2l 1, cr15, [r8, #-612]! @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf832f048 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #2632 @ 0xa48 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ ldc2l 1, cr15, [r2, #-612] @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf81cf048 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt ip, {r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [lr, #612]! @ 0x264 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b37 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ cdpls 3, 1, cr0, cr14, cr0, {0} │ │ │ │ - strpl pc, [r8, #1606]! @ 0x646 │ │ │ │ + ldrbvs pc, [r0, #1606]! @ 0x646 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0479f20 │ │ │ │ subcs pc, r0, #940 @ 0x3ac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x158744 │ │ │ │ + b 0x158884 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf644a805 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vadd.i8 d26, d5, d5 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ strbmi pc, [r9], -r7, lsl #26 @ │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stmdami r2!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ - blx 0xfe25a150 │ │ │ │ + blx 0xfe25a290 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #2530 @ 0x9e2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - ldrbvc pc, [r0, #-1606] @ 0xfffff9ba @ │ │ │ │ + ldreq pc, [r8, #583] @ 0x247 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2l 1, cr15, [ip], #612 @ 0x264 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffb6f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #2508 @ 0x9cc │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #4194304 @ 0x400000 │ │ │ │ strls r2, [r0], #-513 @ 0xfffffdff │ │ │ │ ldc2l 1, cr15, [r6], {153} @ 0x99 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffa0f047 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0090f047 │ │ │ │ ldc2 1, cr15, [r2, #-612]! @ 0xfffffd9c │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, ip, lsl fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ @ instruction: 0x46983098 │ │ │ │ ldrmi r4, [r1], r2, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r4, r5, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf646371f │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x1443f8 │ │ │ │ + bcs 0x144538 │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xff68f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vabal.s8 , d16, d24 │ │ │ │ + vshl.s64 q11, q8, #0 │ │ │ │ @ instruction: 0xf188052e │ │ │ │ movtcs lr, #2426 @ 0x97a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - ldrvc pc, [r8], -r4, asr #12 │ │ │ │ + strbteq pc, [r0], -r5, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ stc2 1, cr15, [r0], {153} @ 0x99 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff4af047 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf646d142 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xff40f047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #2390 @ 0x956 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ @@ -274333,197 +274415,197 @@ │ │ │ │ stc2l 1, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xff2ef047 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a805 │ │ │ │ movtcs lr, #2372 @ 0x944 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - cmppvc r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r8, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ mcrr2 1, 9, pc, sl, cr9 @ │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff14f047 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d1 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0004f047 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr12, cr7, {2} │ │ │ │ @ instruction: 0xf199e7ba │ │ │ │ svclt 0x0000fc9d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b098 │ │ │ │ ldrmi r4, [r4], -r7, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ - bls 0x91c3e0 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ + bls 0x91c520 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r0, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf047671e │ │ │ │ @ instruction: 0x4621fedb │ │ │ │ vhsub.s8 d18, d14, d0 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf7fe0033 │ │ │ │ subcs pc, r0, #2277376 @ 0x22c000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stmia r8!, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strpl pc, [r8, #1606]! @ 0x646 │ │ │ │ + ldrbvs pc, [r0, #1606]! @ 0x646 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - strbtvc pc, [r0], #-1606 @ 0xfffff9ba @ │ │ │ │ + strteq pc, [r8], #583 @ 0x247 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r1], #-1282 @ 0xfffffafe │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1999400 │ │ │ │ strbmi pc, [r1], -fp, ror #23 @ │ │ │ │ @ instruction: 0xf047a807 │ │ │ │ subcs pc, r0, #2896 @ 0xb50 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stmia sl, {r3, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ strls r9, [r0], #-1282 @ 0xfffffafe │ │ │ │ - ldclvc 6, cr15, [r4], #-280 @ 0xfffffee8 │ │ │ │ + ldceq 2, cr15, [ip], #284 @ 0x11c │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - blx 0xff658a12 │ │ │ │ + blx 0xff658b52 │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr14, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ - @ instruction: 0xf646e8b4 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vtst.8 d30, d23, d20 │ │ │ │ + vrsra.s64 q8, q2, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2055] @ 0xfffff7f9 │ │ │ │ - blx 0xff0d8a3e │ │ │ │ + blx 0xff0d8b7e │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr8, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ movtcs lr, #2206 @ 0x89e │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - orrsvc pc, r8, r6, asr #12 │ │ │ │ + mvneq pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xfea58a72 │ │ │ │ + blx 0xfea58bb2 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 6, cr15, cr14, cr7, {2} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r8, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 5, cr15, cr14, cr7, {2} │ │ │ │ stc2 1, cr15, [r0], {153} @ 0x99 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r6], -r8, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ stmdals r0!, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf6469005 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r2, r7, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ svcls 0x00220300 │ │ │ │ cdp2 0, 3, cr15, cr10, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ movtcs lr, #2128 @ 0x850 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c1d8 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c318 │ │ │ │ vrshl.s8 d25, d1, d8 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0x16d8b0e │ │ │ │ + blx 0x16d8c4e │ │ │ │ stmdage r7, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrvc pc, [ip], -r1, asr #12 │ │ │ │ + strbteq pc, [r4], -r2, asr #4 @ │ │ │ │ ldrteq pc, [r2], -r0, asr #5 @ │ │ │ │ cdp2 0, 1, cr15, cr12, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ movtcs lr, #2098 @ 0x832 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r1], -r0, lsl #10 │ │ │ │ - blx 0x1158b3a │ │ │ │ + blx 0x1158c7a │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr10, cr7, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf188a807 │ │ │ │ movtcs lr, #2080 @ 0x820 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r2], #-1536 @ 0xfffffa00 │ │ │ │ - blx 0xcd8b5e │ │ │ │ + blx 0xcd8c9e │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ ldc2l 0, cr15, [r8, #284]! @ 0x11c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf646d12b │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2l 0, cr15, [lr, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf64c2f02 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ svclt 0x009d0031 │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x71acf646 │ │ │ │ + mvnseq pc, r7, asr #4 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf0471450 │ │ │ │ - blmi 0x49bca4 │ │ │ │ - blls 0x6f65ac │ │ │ │ + blmi 0x49bde4 │ │ │ │ + blls 0x6f66ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04743f0 │ │ │ │ strtmi fp, [r2], -r9, asr #27 │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [r1, r1, asr #27] @ │ │ │ │ - blx 0x19d8bda │ │ │ │ + blx 0x19d8d1a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec73780 │ │ │ │ + bl 0xfec738c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r2, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ andcs r4, r4, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -274537,111 +274619,111 @@ │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ andcs r6, r4, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -sp, lsl #29 │ │ │ │ stmdavs r4!, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vsubhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c066f0 │ │ │ │ @ instruction: 0xf047062e │ │ │ │ subcs pc, r0, #8512 @ 0x2140 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x009af187 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf6449602 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vmax.s8 d25, d5, d2 │ │ │ │ + vqdmulh.s d16, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf199c000 │ │ │ │ @ instruction: 0x4639fa9f │ │ │ │ @ instruction: 0xf047a805 │ │ │ │ stccs 13, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf646d048 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r2], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0474629 │ │ │ │ andcs pc, r1, #6080 @ 0x17c0 │ │ │ │ strtmi r4, [r1], -r7, lsr #16 │ │ │ │ @ instruction: 0xf812f7fe │ │ │ │ ldmdavs sl, {r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [sl, #-284] @ 0xfffffee4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mcr2 0, 2, pc, cr0, cr8, {0} @ │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d1b1 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c3bc │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c4fc │ │ │ │ ldc2 0, cr15, [r8, #-284]! @ 0xfffffee4 │ │ │ │ strtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #3918 @ 0xf4e │ │ │ │ andcs r9, r1, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ tstls r2, r2, lsr r5 │ │ │ │ ldrmi r9, [r9], -r0, lsl #10 │ │ │ │ - blx 0x1658d10 │ │ │ │ + blx 0x1658e50 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [lr, #-284] @ 0xfffffee4 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf199e7b3 │ │ │ │ svclt 0x0000fab5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr sl │ │ │ │ + eorseq lr, r3, ip, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4699b099 │ │ │ │ ldrmi r4, [r2], lr, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ - @ instruction: 0xf644042e │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ + vshl.s8 d16, d30, d5 │ │ │ │ + vmlsl.s q8, d0, d0[4] │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x8724e9dd │ │ │ │ stc2l 0, cr15, [r4], #284 @ 0x11c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3834 @ 0xefa │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - blx 0x358da8 │ │ │ │ + blx 0x358ee8 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r2], {71} @ 0x47 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf646d15e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2l 0, cr15, [r8], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3806 @ 0xede │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ @@ -274649,53 +274731,53 @@ │ │ │ │ @ instruction: 0xf9ecf199 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6], #284 @ 0x11c │ │ │ │ stmdbls r5, {r0, r3, r5, fp, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ @ instruction: 0xf1b8ff69 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #284 @ 0x11c │ │ │ │ vpadd.i8 d27, d9, d23 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ - blmi 0x7dba24 │ │ │ │ - blls 0x6f682c │ │ │ │ + blmi 0x7dbb64 │ │ │ │ + blls 0x6f696c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0474ff0 │ │ │ │ @ instruction: 0xf646bc89 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ strbmi r0, [r1], -lr, lsr #32 │ │ │ │ ldc2l 0, cr15, [lr], #-284 @ 0xfffffee4 │ │ │ │ sbcsle r2, r8, r0, lsl #30 │ │ │ │ vmin.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7d6fc71 │ │ │ │ strtmi r4, [r2], -r9, asr #12 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf199e79e │ │ │ │ svclt 0x0000fa09 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr sl │ │ │ │ + eorseq lr, r3, ip, ror fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ movwcs r4, #7232 @ 0x1c40 │ │ │ │ pkhbtmi fp, r0, r6, lsl #1 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -274716,157 +274798,157 @@ │ │ │ │ ldrmi r6, [pc], -r3, lsl #16 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r6], -r7, lsr #26 │ │ │ │ stmdavs r6, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strtmi pc, [r0], -r3, lsr #24 │ │ │ │ - blx 0x1dda8a8 │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + blx 0x1dda9e8 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {71} @ 0x47 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ @ instruction: 0xf646ff81 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0x463afc11 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xffccf7fd │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbvc pc, [r0], #-1604 @ 0xfffff9bc @ │ │ │ │ + streq pc, [r8], #581 @ 0x245 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc2 0, cr15, [r2], {71} @ 0x47 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #3608 @ 0xe18 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ stmdage r5, {sl, ip, pc} │ │ │ │ @ instruction: 0xf91ef199 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffb58a3e │ │ │ │ + blx 0xffb58b7e │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff758a5c │ │ │ │ + bllt 0xff758b9c │ │ │ │ @ instruction: 0xf97af199 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5c │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ - bls 0x9570e4 │ │ │ │ + bls 0x957224 │ │ │ │ ldrdlt pc, [r8], sp │ │ │ │ movwcs fp, #4491 @ 0x118b │ │ │ │ @ instruction: 0x46182218 │ │ │ │ ldc2 0, cr15, [r2], #96 @ 0x60 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r4, r7, pc}^ │ │ │ │ ldmib r0, {r1, r8, r9, sp, lr}^ │ │ │ │ ldrmi r4, [r9], r0, lsl #14 │ │ │ │ ldrmi r6, [sl], r3, lsl #18 │ │ │ │ ldrmi r6, [fp], r3, asr #18 │ │ │ │ strmi lr, [ip], -r1 │ │ │ │ @ instruction: 0xf6464617 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5}^ │ │ │ │ - blx 0xfe9d8aca │ │ │ │ + blx 0xfe9d8c0a │ │ │ │ rsble r2, pc, r0, lsl #24 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0474621 │ │ │ │ subcs pc, r0, #152576 @ 0x25400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmiapl r8!, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvs r0!, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc 1, cr15, [r6, #540]! @ 0x21c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11c72c │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11c86c │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xf8acf199 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x1ed8b22 │ │ │ │ + blx 0x1ed8c62 │ │ │ │ @ instruction: 0x46314833 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdami r2!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #76546048 @ 0x4900000 │ │ │ │ mcr2 7, 1, pc, cr4, cr13, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #3458 @ 0xd82 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-2049 @ 0xfffff7ff │ │ │ │ @ instruction: 0xf890f199 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x17d8b5a │ │ │ │ + blx 0x17d8c9a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a805 │ │ │ │ movtcs lr, #3440 @ 0xd70 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrscs pc, r6, #12 @ │ │ │ │ + mvnscc pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf876f199 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1158b8e │ │ │ │ + blx 0x1158cce │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d21 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xd58bac │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0xd58cec │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xad8bc2 │ │ │ │ - blmi 0x3d68e4 │ │ │ │ - blls 0x676b14 │ │ │ │ + blx 0xad8d02 │ │ │ │ + blmi 0x3d6a24 │ │ │ │ + blls 0x676c54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1998ff0 │ │ │ │ svclt 0x0000f8b5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, ror r9 │ │ │ │ - ldrsbteq lr, [r3], -ip │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ + eorseq lr, r3, r4, lsr #24 │ │ │ │ stcls 4, cr11, [r3], {16} │ │ │ │ ldrdgt lr, [r1], -sp │ │ │ │ stcls 4, cr9, [r4], {2} │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @@ -274878,32 +274960,32 @@ │ │ │ │ strmi r9, [r8], -r1 │ │ │ │ ldrmi r9, [r1], -r3, lsl #8 │ │ │ │ @ instruction: 0x4663461a │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xe711bc10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73d2c │ │ │ │ + bl 0xfec73e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r4], -r1, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff5d8ba2 │ │ │ │ + blx 0xff5d8ce2 │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - adcsvc pc, r4, r6, asr #12 │ │ │ │ + rscseq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ - blt 0xff358c7c │ │ │ │ + blt 0xff358dbc │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0474010 │ │ │ │ svclt 0x0000babb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -274911,480 +274993,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls r9, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1dd880 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1dd9c0 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strtpl pc, [r8], r6, asr #12 │ │ │ │ + ldrbtvs pc, [r0], r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0xfe158d0c │ │ │ │ + blx 0xfe158e4c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a807 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vadd.i8 d26, d5, d7 │ │ │ │ + vmls.f d16, d0, d0[4] │ │ │ │ @ instruction: 0xf187052f │ │ │ │ movtcs lr, #3218 @ 0xc92 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xff9cf198 │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x1ad8d40 │ │ │ │ + blx 0x1ad8e80 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3196 @ 0xc7c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff8af198 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x1658d64 │ │ │ │ + blx 0x1658ea4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3178 @ 0xc6a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff78f198 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x11d8d88 │ │ │ │ + blx 0x11d8ec8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3160 @ 0xc58 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff66f198 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xd58dac │ │ │ │ + blx 0xd58eec │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3142 @ 0xc46 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff54f198 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x8d8dd0 │ │ │ │ + blx 0x8d8f10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf187a807 │ │ │ │ movtcs lr, #3124 @ 0xc34 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xff42f198 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0x458df4 │ │ │ │ + blx 0x458f34 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt ip!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff9ef198 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73f08 │ │ │ │ + bl 0xfec74048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ strtmi pc, [r0], -r9, ror #19 │ │ │ │ - blx 0xfe6d8d86 │ │ │ │ + blx 0xfe6d8ec6 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9daf047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r2, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [fp, r7, asr #19]! @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7dff9bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec73f84 │ │ │ │ + bl 0xfec740c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ strtmi pc, [r0], -fp, lsr #19 │ │ │ │ - blx 0x1758e02 │ │ │ │ + blx 0x1758f42 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmiblt r4, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [fp, r9, lsl #19]! @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7dff97d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74000 │ │ │ │ + bl 0xfec74140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ strtmi pc, [r0], -sp, ror #18 │ │ │ │ - blx 0x7d8e7e │ │ │ │ + blx 0x7d8fbe │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95ef047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt r6, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [fp, fp, asr #18]! @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7dff93f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7407c │ │ │ │ + bl 0xfec741bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ strtmi pc, [r0], -pc, lsr #18 │ │ │ │ - blx 0xff858ef8 │ │ │ │ + blx 0xff859038 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf920f047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdblt r8, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [fp, sp, lsl #18]! @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r1, lsl #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec740f8 │ │ │ │ + bl 0xfec74238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f8f1 │ │ │ │ - blx 0xfe8d8f74 │ │ │ │ + blx 0xfe8d90b4 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt sl, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ strb pc, [fp, pc, asr #17]! @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r3, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec74174 │ │ │ │ + bl 0xfec742b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f8b3 │ │ │ │ - blx 0x1958ff0 │ │ │ │ + blx 0x1959130 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a4f047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmlt ip, {r0, r1, r2, r6, ip, sp, lr, pc} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ @ instruction: 0xe7ebf891 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r5, lsl #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec741f0 │ │ │ │ + bl 0xfec74330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0476849 │ │ │ │ @ instruction: 0x4620f875 │ │ │ │ - blx 0x9d906c │ │ │ │ + blx 0x9d91ac │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf866f047 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt lr, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ubfx pc, r3, #16, #12 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf047002e │ │ │ │ ldrb pc, [pc, r7, asr #16] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ ldrmi r4, [r6], -r5, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0470300 │ │ │ │ cdpcs 8, 0, cr15, cr10, cr13, {1} │ │ │ │ vtst.8 , q7, │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1ddd70 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1ddeb0 │ │ │ │ vcgt.s8 d16, d24, d6 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ stcge 5, cr0, [r5], {50} @ 0x32 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - andne pc, ip, r8, asr #4 │ │ │ │ + subscs pc, r4, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf814f047 │ │ │ │ @ instruction: 0xf646bb9f │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf047002e │ │ │ │ subcs pc, r0, #589824 @ 0x90000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0x8d9704 │ │ │ │ + b 0x8d9844 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d9, d16 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ - @ instruction: 0xf6449102 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vrhadd.s8 d25, d5, d2 │ │ │ │ + vmla.f d16, d0, d0[4] │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1984619 │ │ │ │ strbmi pc, [r1], -r5, lsr #26 @ │ │ │ │ @ instruction: 0xf0464620 │ │ │ │ - blmi 0x91d0d0 │ │ │ │ - blls 0x677180 │ │ │ │ + blmi 0x91d210 │ │ │ │ + blls 0x6772c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ @ instruction: 0x4639bfdf │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd4f046 │ │ │ │ stcge 7, cr14, [r5], {201} @ 0xc9 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1874620 │ │ │ │ @ instruction: 0xf646e9e8 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - tstpvc ip, #68157440 @ p-variant is OBSOLETE @ 0x4100000 │ │ │ │ + msreq SPSR_s, #536870916 @ 0x20000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ stc2l 1, cr15, [sl], #608 @ 0x260 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xffb4f046 │ │ │ │ @ instruction: 0xf198e79e │ │ │ │ svclt 0x0000fd55 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7439c │ │ │ │ + bl 0xfec744dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xff9ef046 │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ asrslt pc, fp, #18 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strtmi pc, [r8], -pc, lsl #31 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vadd.f32 d31, d7, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r4, {r0, r1, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff78f046 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6cf046 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf854f018 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d7, d5 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ mcrcs 15, 0, pc, cr0, cr1, {2} @ │ │ │ │ - @ instruction: 0xf646dd55 │ │ │ │ - vmul.i d23, d16, d0[2] │ │ │ │ - vadd.i8 d16, d12, d30 │ │ │ │ - vqdmlsl.s , d0, d0[2] │ │ │ │ + vmla.f32 , , │ │ │ │ + vmov.i16 d17, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf64c082e │ │ │ │ + vqshl.s64 d16, d0, #0 │ │ │ │ @ instruction: 0xf163072d │ │ │ │ vstrcc s30, [r1, #-684] @ 0xfffffd54 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0464640 │ │ │ │ stccs 15, cr15, [r8], #-212 @ 0xffffff2c │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , , q15 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf0460031 │ │ │ │ adcmi pc, r6, #43, 30 @ 0xac │ │ │ │ @ instruction: 0xf646d107 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ - @ instruction: 0xf646bf21 │ │ │ │ - vmla.i d23, d16, d0[3] │ │ │ │ + vmax.f32 d27, d7, d17 │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xf646ff1b │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ ldmdblt ip, {r0, r1, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0006f046 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ strcs fp, [r0], #-3833 @ 0xfffff107 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -275410,27 +275492,27 @@ │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffbcf017 │ │ │ │ smlabblt r8, r0, r6, r4 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vabdl.s8 , d16, d24 │ │ │ │ + vqshl.s64 q11, q8, #0 │ │ │ │ @ instruction: 0xf046072e │ │ │ │ subcs pc, r0, #2864 @ 0xb30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8], -r4, asr #12 │ │ │ │ + strbteq pc, [r0], -r5, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ stmia r4, {r0, r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1989500 │ │ │ │ ldrbmi pc, [r1], -pc, asr #23 @ │ │ │ │ @ instruction: 0xf046a805 │ │ │ │ @ instruction: 0x4621fe99 │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ @@ -275445,645 +275527,645 @@ │ │ │ │ andcs pc, r1, #2096 @ 0x830 │ │ │ │ strbmi r4, [r1], -fp, lsl #16 │ │ │ │ @ instruction: 0xf936f7fd │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ cdplt 0, 6, cr15, cr14, cr6, {2} │ │ │ │ ldc2 1, cr15, [r0], {152} @ 0x98 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr sl │ │ │ │ + eorseq lr, r3, ip, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74628 │ │ │ │ + bl 0xfec74768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 5, cr15, cr8, cr6, {2} │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ @ instruction: 0xb1b8f805 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8fcf7fd │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 3, cr15, cr12, cr6, {2} │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7e6fe31 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [sl, r5, lsr #28] @ │ │ │ │ - eorseq lr, r3, r8, lsl #25 │ │ │ │ + ldrsbteq lr, [r3], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec746b4 │ │ │ │ + bl 0xfec747f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ cdp2 0, 1, cr15, cr2, cr6, {2} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8ffbf │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldmdami r2, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8b6f7fd │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r6, #280]! @ 0x118 │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r6, fp, ror #27]! @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7dafddf │ │ │ │ - ldrhteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r0, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74740 │ │ │ │ + bl 0xfec74880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [ip, #280] @ 0x118 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36729 @ 0x8f79 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrhlt pc, [ip, #-221] @ 0xffffff23 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0, #280]! @ 0x118 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #280]! @ 0x118 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [lr, #280] @ 0x118 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ bfi pc, r3, (invalid: 27:20) @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r8, r7, lsl #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec747ec │ │ │ │ + bl 0xfec7492c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [r6, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36643 @ 0x8f23 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r7, ror #26 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [sl, #-280] @ 0xfffffee8 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-280] @ 0xfffffee8 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [r8, #-280] @ 0xfffffee8 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7d4fd3d │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7c8fd31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74898 │ │ │ │ + bl 0xfec749d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [r0, #-280]! @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36557 @ 0x8ecd @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ cmpplt ip, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mrrc2 7, 15, pc, r6, cr13 @ │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r4, #-280] @ 0xfffffee8 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #280 @ 0x118 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2], #280 @ 0x118 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [r4, r7, ror #25] @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7c8fcdb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74944 │ │ │ │ + bl 0xfec74a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [sl], {70} @ 0x46 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #1904 @ 0x770 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #280 @ 0x118 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r8], #280 @ 0x118 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vfma.f32 d31, d23, d13 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {70} @ 0x46 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-280 @ 0xfffffee8 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74a00 │ │ │ │ + bl 0xfec74b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [ip], #-280 @ 0xfffffee8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #400 @ 0x190 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r2, cr6 @ │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ mcrrlt 0, 4, pc, sl, cr6 @ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vfma.f32 d31, d7, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-280 @ 0xfffffee8 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74abc │ │ │ │ + bl 0xfec74bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [lr], {70} @ 0x46 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11968 @ 0x2ec0 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe59a22 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xffe59b62 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffc59a30 │ │ │ │ + bllt 0xffc59b70 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vqdmulh.s , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4d9a6e │ │ │ │ + blx 0xff4d9bae │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1d9a86 │ │ │ │ + blx 0xff1d9bc6 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74b78 │ │ │ │ + bl 0xfec74cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfed59aaa │ │ │ │ + blx 0xfed59bea │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #5952 @ 0x1740 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6d9ade │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xfe6d9c1e │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe4d9aec │ │ │ │ + bllt 0xfe4d9c2c │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vqdmulh.s d31, d23, d3 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1d59b2a │ │ │ │ + blx 0x1d59c6a │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a59b42 │ │ │ │ + blx 0x1a59c82 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec74c34 │ │ │ │ + bl 0xfec74d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x15d9b66 │ │ │ │ + blx 0x15d9ca6 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #65280 @ 0xff00 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ stmiblt ip, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xf59b9a │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xf59cda │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xd59ba8 │ │ │ │ + bllt 0xd59ce8 │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vqdmulh.s d31, d7, d21 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5d9be6 │ │ │ │ + blx 0x5d9d26 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2d9bfe │ │ │ │ + blx 0x2d9d3e │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - rscne pc, r8, r7, asr #12 │ │ │ │ + eorscc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ - blx 0xffe59c20 │ │ │ │ + blx 0xffe59d60 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xffbd9c34 │ │ │ │ - sbcsvc pc, r8, r6, asr #12 │ │ │ │ + blx 0xffbd9d74 │ │ │ │ + eorne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffa59c40 │ │ │ │ + blx 0xffa59d80 │ │ │ │ suble r2, pc, r0, lsl #28 │ │ │ │ subsle r2, r3, r0, lsl #26 │ │ │ │ - stmiacs r0!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmiacc r8!, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbne r8, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strpl pc, [r8, r6, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r6, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601fc7f │ │ │ │ suble r2, sp, r0, lsl #16 │ │ │ │ strbmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xff359c78 │ │ │ │ + blx 0xff359db8 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xc1cc94 │ │ │ │ + bne 0xc1cdd4 │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-3141 @ 0xfffff3bb │ │ │ │ ldrtmi fp, [r8], -r5, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ - blx 0xfef59c98 │ │ │ │ + blx 0xfef59dd8 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, ror #24 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf646bb74 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ ldrb pc, [sp, r7, lsr #21] @ │ │ │ │ @ instruction: 0xf00e4268 │ │ │ │ strmi pc, [r2], -r1, ror #20 │ │ │ │ @ instruction: 0x4629bb70 │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe7d9cd4 │ │ │ │ - sbcsvc pc, r8, r6, asr #12 │ │ │ │ + blx 0xfe7d9e14 │ │ │ │ + eorne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe659ce0 │ │ │ │ + blx 0xfe659e20 │ │ │ │ @ instruction: 0xd1b12e00 │ │ │ │ - sbcvc pc, r0, fp, asr #4 │ │ │ │ + andne pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ - blx 0xfe459cf0 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xfe459e30 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2d9cfc │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + blx 0xfe2d9e3c │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x20d9d0c │ │ │ │ + blt 0x20d9e4c │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7a9fa73 │ │ │ │ @ instruction: 0xf6464269 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ vpmax.s8 , q4, │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf04643f8 │ │ │ │ svclt 0x0000ba63 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74e34 │ │ │ │ + bl 0xfec74f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1459d70 │ │ │ │ + blx 0x1459eb0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03a │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1059d90 │ │ │ │ + blx 0x1059ed0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3154 @ 0xc52 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11d998 │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11dad8 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff52f197 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x859dd0 │ │ │ │ + blx 0x859f10 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d16 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0x459df0 │ │ │ │ + blt 0x459f30 │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ strb pc, [r3, r1, lsl #20] @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0xe7b7f9f5 │ │ │ │ @ instruction: 0xff96f197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec74f18 │ │ │ │ + bl 0xfec75058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r7, r3, lsr fp │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9daf046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #3056 @ 0xbf0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x11da5c │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x11db9c │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mrc2 1, 7, pc, cr0, cr7, {4} │ │ │ │ strtmi sl, [r9], -r5, lsl #16 │ │ │ │ @ instruction: 0xf9baf046 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r7, ror #22 │ │ │ │ vmax.s8 d20, d9, d1 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ - @ instruction: 0xf646022f │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ + vhsub.s8 d16, d7, d31 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ - blmi 0x69c448 │ │ │ │ - blls 0x677e08 │ │ │ │ + blmi 0x69c588 │ │ │ │ + blls 0x677f48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0464030 │ │ │ │ ldmdblt r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf990f046 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f046 │ │ │ │ @ instruction: 0xf197e7d7 │ │ │ │ svclt 0x0000ff25 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -276092,499 +276174,499 @@ │ │ │ │ @ instruction: 0xf8dfb096 │ │ │ │ ldrmi ip, [pc], -ip, lsr #2 │ │ │ │ @ instruction: 0xf8dc2a03 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc054 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldcls 8, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x691f98 │ │ │ │ + bcs 0x6920d8 │ │ │ │ stmdami r3, {r1, r4, ip, lr, pc}^ │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ - b 0xfe543e84 │ │ │ │ + b 0xfe543fc4 │ │ │ │ @ instruction: 0xf04f0c0c │ │ │ │ cmnle sl, r0 │ │ │ │ - @ instruction: 0xf6466849 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vadd.i8 q11, , │ │ │ │ + vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2, {r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - mvnvc pc, r6, asr #12 │ │ │ │ + teqpne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf948f046 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf186a805 │ │ │ │ movtcs lr, #2910 @ 0xb5e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ - @ instruction: 0xf644042e │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ + vshl.s8 d16, d30, d5 │ │ │ │ + vqdmulh.s d16, d0, d0[4] │ │ │ │ strls r0, [r2], #-3119 @ 0xfffff3d1 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mrc2 1, 2, pc, cr14, cr7, {4} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f046 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf91ef046 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x89ce04 │ │ │ │ - blls 0x677f2c │ │ │ │ + blmi 0x89cf44 │ │ │ │ + blls 0x67806c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ ldrtmi fp, [r3], -r9, lsl #18 │ │ │ │ - @ instruction: 0xf646463a │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vmin.s8 d20, d7, d26 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0x4640f8fd │ │ │ │ stc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - addspl pc, r0, r6, asr #12 │ │ │ │ + sbcsvs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04641f0 │ │ │ │ strtmi fp, [r1], -r9, ror #17 │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f046 │ │ │ │ @ instruction: 0xf197e7c2 │ │ │ │ svclt 0x0000fe83 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsr r9 │ │ │ │ + eorseq lr, r3, r0, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75144 │ │ │ │ + bl 0xfec75284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf046461d │ │ │ │ @ instruction: 0xf114f8c9 │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0x4628f8bb │ │ │ │ - blx 0x1b59fdc │ │ │ │ + blx 0x1b5a11c │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8acf046 │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0464070 │ │ │ │ @ instruction: 0xf646b89f │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ @ instruction: 0x4628f895 │ │ │ │ - blx 0x11da028 │ │ │ │ + blx 0x11da168 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf884f046 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf878f046 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, ip, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75210 │ │ │ │ + bl 0xfec75350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r8, r0, pc @ │ │ │ │ - blmi 0x142f88c │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0x142f9cc │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r5, #4784128 @ 0x490000 │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf85cf046 │ │ │ │ vpmax.s8 d25, d7, d5 │ │ │ │ - vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ - bcs 0x19e0fc │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ + bcs 0x19e23c │ │ │ │ vrecps.f32 d27, d30, d13 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1ded1c │ │ │ │ - @ instruction: 0xf6460382 │ │ │ │ - svclt 0x008c71ac │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1dee5c │ │ │ │ + vcgt.s8 d16, d23, d2 │ │ │ │ + svclt 0x008c01f4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0x1734f8d3 │ │ │ │ @ instruction: 0xf846f046 │ │ │ │ svclt 0x00181e23 │ │ │ │ stccs 3, cr2, [r8, #-4] │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ suble r2, r4, r0, lsl #22 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf932f017 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ cdpcs 15, 0, cr15, cr0, cr3, {7} │ │ │ │ @ instruction: 0xf646d144 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf046002e │ │ │ │ subcs pc, r0, #2555904 @ 0x270000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - ldrtvs pc, [r0], #1613 @ 0x64d @ │ │ │ │ + ldrbtvc pc, [r8], #1613 @ 0x64d @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ - b 0xf5a6cc │ │ │ │ + b 0xf5a80c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ @ instruction: 0x4629fd3f │ │ │ │ @ instruction: 0xf046a807 │ │ │ │ - blmi 0x81c104 │ │ │ │ - blls 0x6f814c │ │ │ │ + blmi 0x81c244 │ │ │ │ + blls 0x6f828c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ ldmiblt ip!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffeef045 │ │ │ │ adcsle r2, sl, r0, lsl #28 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldr pc, [r8, r1, ror #31]! │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ sbfx pc, r5, #31, #1 │ │ │ │ ldc2l 1, cr15, [r6, #-604]! @ 0xfffffda4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75358 │ │ │ │ + bl 0xfec75498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0450440 │ │ │ │ @ instruction: 0x4630ffbd │ │ │ │ @ instruction: 0xf96af017 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef045 │ │ │ │ @ instruction: 0xf184fab4 │ │ │ │ stmdbeq r9, {r3, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ vmul.i8 d27, d7, d28 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ ldrexdlt fp, [pc] @ │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mcr2 7, 7, pc, cr4, cr12, {7} @ │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x0092f045 │ │ │ │ @ instruction: 0xf646b9e6 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [r7, r7, lsl #31] @ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7cf045 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x0074f045 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldr pc, [r9, r9, ror #30]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75428 │ │ │ │ + bl 0xfec75568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xf2fab0 │ │ │ │ + blmi 0xf2fbf0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464606 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldcls 0, cr0, [ip], {46} @ 0x2e │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff50f045 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r1, asr #32 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f045 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf893a805 │ │ │ │ - blcs 0x12af40 │ │ │ │ + blcs 0x12b080 │ │ │ │ ldrtmi fp, [ip], -r8, lsl #30 │ │ │ │ stmdb lr, {r1, r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmin.s8 d20, d9, d9 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ - @ instruction: 0xf646002f │ │ │ │ - vmov.i32 , #255 @ 0x000000ff │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ + vhadd.s8 d16, d7, d31 │ │ │ │ + @ instruction: 0xf2c00c98 │ │ │ │ andls r0, r2, lr, lsr #24 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf197c000 │ │ │ │ strtmi pc, [r1], -pc, asr #24 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x69df24 │ │ │ │ - blls 0x67832c │ │ │ │ + blmi 0x69e064 │ │ │ │ + blls 0x67846c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04540f0 │ │ │ │ ldmdblt r5, {r0, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0x4629e7bc │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr2, cr5, {2} │ │ │ │ @ instruction: 0xf197e7b0 │ │ │ │ svclt 0x0000fc93 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75520 │ │ │ │ + bl 0xfec75660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr6, cr9, {2} │ │ │ │ svcls 0x0008461d │ │ │ │ cdp2 0, 13, cr15, cr10, cr5, {2} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr12, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ @ instruction: 0x4601f879 │ │ │ │ @ instruction: 0xf646b350 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4630febd │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf96cf7fc │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 10, cr15, cr12, cr5, {2} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr2, cr5, {2} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ strmi pc, [r1], -pc, asr #16 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r1, (invalid: 29:18) @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r6, r5, lsl #29] @ │ │ │ │ - eorseq lr, r3, r8, lsl sp │ │ │ │ + eorseq lr, r3, r0, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec755f4 │ │ │ │ + bl 0xfec75734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf045461e │ │ │ │ @ instruction: 0xf114fe71 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r0], -r3, ror #28 @ │ │ │ │ @ instruction: 0xf810f017 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr5, {2} │ │ │ │ @ instruction: 0x4628b15d │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 d31, d23, d9 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ vceq.f32 , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ - @ instruction: 0xf646012f │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ + vrhadd.s8 d16, d7, d31 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf247fe3d │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0xf646be35 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrtmi pc, [r0], -fp, lsr #28 @ │ │ │ │ @ instruction: 0xffd8f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr10, cr5, {2} │ │ │ │ ldrtmi lr, [r1], -r4, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr14, cr5, {2} │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec756e0 │ │ │ │ + bl 0xfec75820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ ldc2l 0, cr15, [sl, #276]! @ 0x114 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #276]! @ 0x114 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601ff99 │ │ │ │ @ instruction: 0xf646b358 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4631fddd │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf890f7fc │ │ │ │ @ instruction: 0x4639481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vadd.i8 d31, d23, d11 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04540f8 │ │ │ │ @ instruction: 0xf646bdcb │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -r1, asr #27 │ │ │ │ @ instruction: 0xff6ef016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #276]! @ 0x114 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #276]! @ 0x114 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrhteq lr, [r3], -r8 │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r0, lsl #28 │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ ldmdami pc!, {r0, r9, sl, lr} @ │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ @@ -276595,155 +276677,155 @@ │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ ldmib r0, {r1, r4, r6, ip, lr, pc}^ │ │ │ │ subcs r8, r0, #0, 18 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0098f185 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strtpl pc, [r8], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [r0], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldreq pc, [ip, #-583] @ 0xfffffdb9 │ │ │ │ + strbne pc, [r4, #-583]! @ 0xfffffdb9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r1, #-1026] @ 0xfffffbfe │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1979500 │ │ │ │ @ instruction: 0x464bfa9b │ │ │ │ stmdage r5, {r1, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-276]! @ 0xfffffeec │ │ │ │ ldmib r6, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #18 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3960 @ 0xf78 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ ldrmi r4, [r9], -r2, lsr #12 │ │ │ │ stmdage r5, {r1, r9, ip, pc} │ │ │ │ vrshl.s8 d25, d0, d7 │ │ │ │ - vsubl.s8 q8, d0, d28 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1972201 │ │ │ │ @ instruction: 0x4642fa7b │ │ │ │ stmdage r5, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00184287 │ │ │ │ - blmi 0x36ff0c │ │ │ │ - blls 0x67870c │ │ │ │ + blmi 0x37004c │ │ │ │ + blls 0x67884c │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 0, cr15, [r6, #-276] @ 0xfffffeec │ │ │ │ - blx 0xfef5ad24 │ │ │ │ + blx 0xfef5ae64 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec758d4 │ │ │ │ + bl 0xfec75a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 0, cr0, [r8, #-184] @ 0xffffff48 │ │ │ │ stc2 0, cr15, [r2, #-276] @ 0xfffffeec │ │ │ │ svcpl 0x0080f514 │ │ │ │ - @ instruction: 0xf644d210 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vqsub.s8 d29, d5, d0 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ ldc2l 0, cr15, [r8], #276 @ 0x114 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stcllt 0, cr15, [lr], #276 @ 0x114 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00d4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0e5 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ubfx pc, pc, #25, #7 │ │ │ │ - eorseq pc, ip, r7, asr #4 │ │ │ │ + addne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], {69} @ 0x45 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff36f7ff │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {69} @ 0x45 │ │ │ │ svclt 0x0000e7d5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6464b48 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf045a81e │ │ │ │ subcs pc, r0, #45824 @ 0xb300 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [r8], r6, asr #12 │ │ │ │ + ldrbtvs pc, [r0], r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp 1, 12, cr15, cr4, cr5, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449602 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vmax.s8 d25, d5, d2 │ │ │ │ + vmls.f d16, d0, d0[4] │ │ │ │ vrshl.s8 d16, d31, d8 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1979400 │ │ │ │ strbmi pc, [r9], -fp, asr #19 @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ svccs 0x000efc95 │ │ │ │ vtst.8 d29, d14, d24 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1df4a0 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1df5e0 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ cmnlt r9, #136, 14 @ 0x2200000 │ │ │ │ - andseq pc, r8, r7, asr #4 │ │ │ │ + rsbne pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {69} @ 0x45 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf646d13b │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf1b8fc77 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-276 @ 0xfffffeec │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d16 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrrclt 0, 4, pc, sl, cr5 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf185a805 │ │ │ │ movtcs lr, #3696 @ 0xe70 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @@ -276754,1894 +276836,1894 @@ │ │ │ │ mcrr2 0, 4, pc, r8, cr5 @ │ │ │ │ svceq 0x0000f1ba │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4650 │ │ │ │ @ instruction: 0xf1b8fea3 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c7fc33 │ │ │ │ @ instruction: 0xf9d4f197 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75a9c │ │ │ │ + bl 0xfec75bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [lr], {69} @ 0x45 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36299 @ 0x8dcb @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -pc, lsl #24 │ │ │ │ ldc2 0, cr15, [ip, #88]! @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {69} @ 0x45 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfff5aa14 │ │ │ │ + bllt 0xfff5ab54 │ │ │ │ @ instruction: 0xf646b9b4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, sp, ror #23] @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, r1, ror #23] @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c4fbd5 │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r9, asr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75b68 │ │ │ │ + bl 0xfec75ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xfef5aa96 │ │ │ │ + blx 0xfef5abd6 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36197 @ 0x8d65 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -r9, lsr #23 │ │ │ │ ldc2l 0, cr15, [r6, #-88] @ 0xffffffa8 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7daad2 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xfe7dac12 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe5daae0 │ │ │ │ + bllt 0xfe5dac20 │ │ │ │ @ instruction: 0xf646b9b4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, r7, lsl #23] @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dffb7b │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, pc, ror #22] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r7, r3, ror #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75c34 │ │ │ │ + bl 0xfec75d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0x15dab62 │ │ │ │ + blx 0x15daca2 │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #36095 @ 0x8cff @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strtmi pc, [r8], -r3, asr #22 │ │ │ │ ldc2l 0, cr15, [r0], #88 @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe5ab9e │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xe5acde │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xc5abac │ │ │ │ + bllt 0xc5acec │ │ │ │ @ instruction: 0xf646b9b4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [ip, r1, lsr #22] @ │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r5, #22, #10 @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, r9, lsl #22] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7c7fafd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec75d00 │ │ │ │ + bl 0xfec75e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xffc5ac2c │ │ │ │ + blx 0xffc5ad6c │ │ │ │ @ instruction: 0xf0164620 │ │ │ │ movwlt pc, #35993 @ 0x8c99 @ │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x4628fadd │ │ │ │ stc2 0, cr15, [sl], {22} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff4dac68 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + blx 0xff4dada8 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff2dac78 │ │ │ │ + blt 0xff2dadb8 │ │ │ │ @ instruction: 0xf646b9b4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xe7dcfabb │ │ │ │ vmul.i8 d27, d25, d21 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ ldrb pc, [pc, pc, lsr #21] @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ strb pc, [r4, r3, lsr #21] @ │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ bfi pc, r7, (invalid: 21:7) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75dcc │ │ │ │ + bl 0xfec75f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f0448 │ │ │ │ + blmi 0x10f0588 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0450300 │ │ │ │ @ instruction: 0x4628fa7f │ │ │ │ stc2 0, cr15, [ip], #-88 @ 0xffffffa8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x2c00fa6f │ │ │ │ @ instruction: 0xf646d137 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #405504 @ 0x63000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvs pc, [r0], #1613 @ 0x64d @ │ │ │ │ + ldrbtvc pc, [r8], #1613 @ 0x64d @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ ldcl 1, cr15, [r4], #-532 @ 0xfffffdec │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ shsub16mi pc, r1, fp @ │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x81d57c │ │ │ │ - blls 0x678cd4 │ │ │ │ + blmi 0x81d6bc │ │ │ │ + blls 0x678e14 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ @ instruction: 0x4621ba35 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xbdadb0 │ │ │ │ + blx 0xbdaef0 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x8dadc8 │ │ │ │ + blx 0x8daf08 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x5dade0 │ │ │ │ + blx 0x5daf20 │ │ │ │ @ instruction: 0xf196e7a1 │ │ │ │ svclt 0x0000ffb3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75ee0 │ │ │ │ + bl 0xfec76020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10f055c │ │ │ │ + blmi 0x10f069c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0450300 │ │ │ │ @ instruction: 0x4628f9f5 │ │ │ │ - blx 0xfe9dad66 │ │ │ │ + blx 0xfe9daea6 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0x2c00f9e5 │ │ │ │ @ instruction: 0xf646d137 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ subcs pc, r0, #3555328 @ 0x364000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrtvs pc, [r0], #1613 @ 0x64d @ │ │ │ │ + ldrbtvc pc, [r8], #1613 @ 0x64d @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ - bl 0xffbdb364 │ │ │ │ + bl 0xffbdb4a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ @ instruction: 0x4631fef1 │ │ │ │ @ instruction: 0xf045a805 │ │ │ │ - blmi 0x81d468 │ │ │ │ - blls 0x678de8 │ │ │ │ + blmi 0x81d5a8 │ │ │ │ + blls 0x678f28 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454070 │ │ │ │ strtmi fp, [r1], -fp, lsr #19 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a0f045 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf994f045 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf988f045 │ │ │ │ @ instruction: 0xf196e7a1 │ │ │ │ svclt 0x0000ff29 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec75ff4 │ │ │ │ + bl 0xfec76134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0164618 │ │ │ │ @ instruction: 0xb1a8fa6d │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf2c06cf0 │ │ │ │ @ instruction: 0xf2490c2e │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ vcgt.s8 d16, d7, d31 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt ip, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76068 │ │ │ │ + bl 0xfec761a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [ip], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0459201 │ │ │ │ - bls 0x19d360 │ │ │ │ + bls 0x19d4a0 │ │ │ │ @ instruction: 0xf646b9ea │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ stmiblt r4, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf920f045 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454010 │ │ │ │ tstcs r0, r7, lsl r9 │ │ │ │ @ instruction: 0xf7ff4610 │ │ │ │ stccs 15, cr15, [r0], {145} @ 0x91 │ │ │ │ strtmi sp, [r0], -r6, ror #1 │ │ │ │ mcr2 7, 1, pc, cr8, cr13, {7} @ │ │ │ │ svclt 0x0000e7ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec760e0 │ │ │ │ + bl 0xfec76220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x6708e9dd │ │ │ │ stcls 3, cr9, [sl, #-4] │ │ │ │ @ instruction: 0xf8f8f045 │ │ │ │ strtmi r9, [r0], -r1, lsl #18 │ │ │ │ mcr2 7, 2, pc, cr0, cr11, {7} @ │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef045 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e4f045 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr12, cr11, {7} @ │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8daf045 │ │ │ │ vmul.i8 d27, d25, d5 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ vadd.i8 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmialt r6, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff40f7ff │ │ │ │ svclt 0x0000e7f1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76178 │ │ │ │ + bl 0xfec762b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmiblt r8, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - movcs pc, #-1879048188 @ 0x90000004 │ │ │ │ + mvncc pc, #-1879048188 @ 0x90000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46194611 │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt r4!, {r0, r2, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d7, d4 │ │ │ │ - vmla.i d16, d0, d0[4] │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ strmi r0, [sp], -lr, lsr #32 │ │ │ │ @ instruction: 0xf89cf045 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ - rsbseq pc, r0, r7, asr #4 │ │ │ │ + adcsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf892f045 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf646d11c │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf045002e │ │ │ │ @ instruction: 0xf646f885 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ vcgt.s8 d16, d9, d30 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - adcspl pc, r0, r6, asr #12 │ │ │ │ + rscsvs pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r2!, {r0, r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strb pc, [r8, sp, ror #29]! @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7621c │ │ │ │ + bl 0xfec7635c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 0, cr0, [r7, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0xf85ef045 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf854f045 │ │ │ │ - rsbseq pc, ip, r7, asr #4 │ │ │ │ + sbcne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84ef045 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff8af7ff │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf844f045 │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0454030 │ │ │ │ rsbmi fp, r1, #3866624 @ 0x3b0000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xfff4f00c │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82cf045 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec762a4 │ │ │ │ + bl 0xfec763e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ @ instruction: 0xf81af045 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21f │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf810f045 │ │ │ │ - eorseq pc, ip, r7, asr #4 │ │ │ │ + addne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80af045 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff46f7ff │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf800f045 │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444030 │ │ │ │ rsbmi fp, r1, #988 @ 0x3dc │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xffb0f00c │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ sbcsle r2, r6, r0, lsl #16 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f044 │ │ │ │ svclt 0x0000e7e6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7632c │ │ │ │ + bl 0xfec7646c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0449e06 │ │ │ │ pldw [r4, #-4053] @ 0xfffff02b │ │ │ │ eorsle r5, r1, #128, 30 @ 0x200 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmax.s8 d20, d5, d17 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf044002f │ │ │ │ vmax.f32 , , │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - bllt 0xff09f07c │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0xff09f1bc │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffbaf044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmax.f32 d31, d23, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmax.f32 d31, d24, d25 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a0f044 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0c4 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6ff91 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ ldrb pc, [ip, r7, lsr #25] @ │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 0, pc, cr6, cr15, {7} @ │ │ │ │ svclt 0x0000e7cc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ - rscne pc, r8, r7, asr #12 │ │ │ │ + eorscc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd780a │ │ │ │ mcrls 0, 0, r9, cr13, cr0, {1} │ │ │ │ @ instruction: 0xff70f044 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23e │ │ │ │ - addeq pc, ip, r7, asr #4 │ │ │ │ + sbcsne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff66f044 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stc2 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5cf044 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff52f044 │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff48f044 │ │ │ │ vqdmulh.s , , q3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vrecps.f32 d31, d7, d29 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vrecps.f32 d31, d8, d23 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x002ef044 │ │ │ │ tstls r1, r9, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0b7 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7e6ff1f │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec764c8 │ │ │ │ + bl 0xfec76608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0449d04 │ │ │ │ vmax.f32 d31, d11, d7 │ │ │ │ vaddl.s8 , d0, d0 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ - bllt 0x205d8d8 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0x205da18 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr4, cr4, {2} │ │ │ │ vmla.i8 d27, d25, d13 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vceq.f32 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0444070 │ │ │ │ strtmi fp, [r9], -r1, ror #29 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr4, {2} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 12, cr15, cr14, cr4, {2} │ │ │ │ - rsbeq pc, r0, r7, asr #4 │ │ │ │ + adcne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr4, {2} │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ - rsbseq pc, r0, r7, asr #4 │ │ │ │ + adcsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr4, {2} │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf646d114 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf646feb1 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [r1, r7, lsr #29]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r0, r1, lsr #26]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec765b4 │ │ │ │ + bl 0xfec766f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0xb1a8ff8d │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vmull.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf2c06cf0 │ │ │ │ @ instruction: 0xf2490c2e │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vqdmlal.s , d16, d0[6] │ │ │ │ vcgt.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + vmla.i d17, d16, d0[4] │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ strbtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #3424256 @ 0x344000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 7, cr15, cr12, cr4, {2} │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082c00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 6, cr15, cr8, cr4, {2} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6464b85 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ svcls 0x00204615 │ │ │ │ ldmdbge lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ cdp2 0, 4, cr15, cr12, cr4, {2} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64680e4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf1b8fe3f │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d30, d0 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , , │ │ │ │ - vsubhn.i16 d18, q8, q8 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ vmax.s8 d16, d7, d31 │ │ │ │ - @ instruction: 0x463101b8 │ │ │ │ + ldrtmi r2, [r1], -r0, lsl #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d9, d30 │ │ │ │ - vmax.s8 d18, d25, d16 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmax.s8 , , q12 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ svclt 0x0048002f │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ svcvc 0x0080f414 │ │ │ │ @ instruction: 0x37c4f8d3 │ │ │ │ @ instruction: 0xf247ac05 │ │ │ │ - vmlal.s q8, d16, d0[3] │ │ │ │ + vmov.i32 d18, #1024 @ 0x00000400 │ │ │ │ svclt 0x0008022e │ │ │ │ @ instruction: 0xf6414602 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ @ instruction: 0xf6460032 │ │ │ │ - vabal.s8 , d16, d24 │ │ │ │ + vshl.s64 q11, q8, #0 │ │ │ │ @ instruction: 0xf044052e │ │ │ │ subcs pc, r0, #11, 28 @ 0xb0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmda r0!, {r0, r2, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ - vmls.f d16, d16, d0[5] │ │ │ │ + vabal.s8 q9, d0, d28 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ ldrbmi pc, [r1], -r7, lsr #22 @ │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf642fdf1 │ │ │ │ - blx 0x9e8218 │ │ │ │ + blx 0x9e8358 │ │ │ │ ldrbeq pc, [fp, r8, lsl #6] @ │ │ │ │ @ instruction: 0xf1b9d569 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf646808e │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ svccs 0x0000fddd │ │ │ │ @ instruction: 0xf646d169 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #13376 @ 0x3440 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x00e6f184 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r2], -r0, lsr #12 │ │ │ │ - tstpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), r5 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1964619 │ │ │ │ @ instruction: 0x4639faf1 │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ - blmi 0xe5ec68 │ │ │ │ - blls 0x6795e8 │ │ │ │ + blmi 0xe5eda8 │ │ │ │ + blls 0x679728 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04447f0 │ │ │ │ strtmi fp, [r1], -fp, lsr #27 │ │ │ │ - rsbvc pc, r0, r8, asr #12 │ │ │ │ + adceq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf044ac05 │ │ │ │ subcs pc, r0, #10432 @ 0x28c0 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x00b8f184 │ │ │ │ - strtcs pc, [r0], r9, asr #4 │ │ │ │ + strbtcc pc, [r8], r9, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vqdmlal.s q8, d16, d0[5] │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1969500 │ │ │ │ @ instruction: 0x4651fab7 │ │ │ │ @ instruction: 0xf0444620 │ │ │ │ @ instruction: 0xf1b9fd81 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444649 │ │ │ │ svccs 0x0000fd73 │ │ │ │ @ instruction: 0x4639d095 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0x4629e793 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-272] @ 0xfffffef0 │ │ │ │ @ instruction: 0x4648e719 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe776feb3 │ │ │ │ - blx 0xffedbca4 │ │ │ │ + blx 0xffedbde4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec76858 │ │ │ │ + bl 0xfec76998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0449301 │ │ │ │ stmdami pc, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xffb4f7fa │ │ │ │ ldmiblt r3, {r0, r8, r9, fp, ip, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-272]! @ 0xfffffef0 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0444010 │ │ │ │ tstcs r1, r5, lsr #26 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ @ instruction: 0xe7f1fe7f │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec768bc │ │ │ │ + bl 0xfec769fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xdb0f44 │ │ │ │ + blmi 0xdb1084 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stc2 0, cr15, [r6, #-272] @ 0xfffffef0 │ │ │ │ stmdami fp!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6462200 │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ @ instruction: 0xf7fa042e │ │ │ │ subcs pc, r0, #476 @ 0x1dc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0012f184 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf6449402 │ │ │ │ - vmov.i32 d23, #2303 @ 0x000008ff │ │ │ │ + vshl.s8 d25, d2, d5 │ │ │ │ + vqdmulh.s d16, d0, d0[4] │ │ │ │ @ instruction: 0xf8cd0c2f │ │ │ │ vhadd.s8 d28, d8, d4 │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8cd0c32 │ │ │ │ @ instruction: 0xf196c000 │ │ │ │ @ instruction: 0x4639fa17 │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - bllt 0x4deab4 │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + bllt 0x4debf4 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0444621 │ │ │ │ ldmiblt sp!, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {68} @ 0x44 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d3 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [lr], #272 @ 0x110 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ sbcsle r2, pc, r0, lsl #26 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf196e7e4 │ │ │ │ svclt 0x0000fa55 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r4, r0, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec769a0 │ │ │ │ + bl 0xfec76ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ stcls 0, cr0, [r6, #-184] @ 0xffffff48 │ │ │ │ ldc2 0, cr15, [ip], {68} @ 0x44 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r6, lsr #4 │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {68} @ 0x44 │ │ │ │ - eorseq pc, ip, r7, asr #4 │ │ │ │ + addne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {68} @ 0x44 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf247fc81 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vfma.f32 , q4, │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andlt r0, r3, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-272 @ 0xfffffef0 │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf00c4608 │ │ │ │ stmdbls r1, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0cf │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, r3, ror #24]! @ │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76a40 │ │ │ │ + bl 0xfec76b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldclmi 15, cr0, [r0, #-576] @ 0xfffffdc0 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stmdavs sp!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9515 │ │ │ │ @ instruction: 0xf0150500 │ │ │ │ strmi pc, [r7], -r3, asr #26 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5663 @ 0x161f │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0154618 │ │ │ │ @ instruction: 0x4604fd39 │ │ │ │ - rsceq pc, r8, r7, asr #4 │ │ │ │ + eorscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ suble r2, r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf0446826 │ │ │ │ subcs pc, r0, #13568 @ 0x3500 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f5d4 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11f714 │ │ │ │ cdp 1, 4, cr15, cr6, cr4, {4} │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ ldrtmi pc, [r9], -sp, asr #18 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ mcrcs 12, 0, pc, cr2, cr7, {0} @ │ │ │ │ stmdale r5, {r3, r4, ip, lr, pc}^ │ │ │ │ eorsle r2, ip, r0, lsl #28 │ │ │ │ - rscseq pc, ip, r7, asr #4 │ │ │ │ + subcs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {68} @ 0x44 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x5ba08 │ │ │ │ - andne pc, r4, r7, asr #4 │ │ │ │ + bllt 0x5bb48 │ │ │ │ + subcs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffedba16 │ │ │ │ + blx 0xffedbb56 │ │ │ │ @ instruction: 0xf044e7e8 │ │ │ │ @ instruction: 0x4621fbf3 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ cdp 1, 0, cr15, cr8, cr4, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf6462201 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf644002e │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ + vhadd.s8 d16, d5, d30 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ andls r0, r2, pc, lsr #8 │ │ │ │ strls sl, [r1], #-2053 @ 0xfffff7fb │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1969400 │ │ │ │ ldrtmi pc, [r9], -fp, lsl #18 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ vpadd.i8 , , │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r1, pc, asr #23] @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf184a805 │ │ │ │ movtcs lr, #3556 @ 0xde4 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d1, d9 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ strls r0, [r0], #-559 @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf8eef196 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xfef5ba92 │ │ │ │ + blx 0xfef5bbd2 │ │ │ │ @ instruction: 0xf196e7aa │ │ │ │ svclt 0x0000f959 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76b94 │ │ │ │ + bl 0xfec76cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xfe95bac2 │ │ │ │ + blx 0xfe95bc02 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5dbade │ │ │ │ + blx 0xfe5dbc1e │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fd3f │ │ │ │ @ instruction: 0xf646b3b0 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ orrlt pc, r5, r3, lsl #23 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xff35d9e0 │ │ │ │ + blx 0xff35db20 │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ @ instruction: 0xf247fe31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04440f8 │ │ │ │ @ instruction: 0xf646bb71 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - @ instruction: 0xf646012e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r7, r7, ror #22]! @ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x185bb4a │ │ │ │ + blx 0x185bc8a │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #26 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, fp, asr #22] @ │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7bafb3f │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76c80 │ │ │ │ + bl 0xfec76dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xbdbbae │ │ │ │ + blx 0xbdbcee │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x85bbca │ │ │ │ + blx 0x85bd0a │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, asr #25 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x45bbea │ │ │ │ + blx 0x45bd2a │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r0!, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ ldc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe5bc18 │ │ │ │ + blt 0xffe5bd58 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, r9, ror #21]! @ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8dbc44 │ │ │ │ + blx 0xff8dbd84 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -fp, lsl #25 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [pc, sp, asr #21]! │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [r3, r1, asr #21]! │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec76d7c │ │ │ │ + bl 0xfec76ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x10b1404 │ │ │ │ + blmi 0x10b1544 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ strtmi pc, [r0], -r7, lsr #21 │ │ │ │ mrrc2 0, 1, pc, r4, cr5 @ │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ subcs pc, r0, #618496 @ 0x97000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x11f910 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x11fa50 │ │ │ │ stc 1, cr15, [r8], #528 @ 0x210 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ ldrtmi pc, [r9], -pc, lsr #31 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [lr], {132} @ 0x84 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ shadd8mi pc, r1, r9 @ │ │ │ │ @ instruction: 0xf044a805 │ │ │ │ - blmi 0x69e5b8 │ │ │ │ - blls 0x679c98 │ │ │ │ + blmi 0x69e6f8 │ │ │ │ + blls 0x679dd8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ ldmdblt r4, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x135bd70 │ │ │ │ + blx 0x135beb0 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x105bd88 │ │ │ │ + blx 0x105bec8 │ │ │ │ @ instruction: 0xf195e7a3 │ │ │ │ svclt 0x0000ffdd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec76e8c │ │ │ │ + bl 0xfec76fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r5, [lr], -r6, lsl #14 │ │ │ │ - blx 0xa5bdb8 │ │ │ │ + blx 0xa5bef8 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6dbdd4 │ │ │ │ + blx 0x6dbf14 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r3, asr #23 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2dbdf4 │ │ │ │ + blx 0x2dbf34 │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r0!, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt lr!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [r6, r3, ror #19]! @ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsl #23 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldr pc, [pc, r7, asr #19]! │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7b3f9bb │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461d │ │ │ │ @ instruction: 0xf0440440 │ │ │ │ ldrtmi pc, [r0], -r3, lsr #19 @ │ │ │ │ - blx 0x155be06 │ │ │ │ + blx 0x155bf46 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - blx 0xfee5e418 │ │ │ │ + blx 0xfee5e558 │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt ip!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r4, {r2, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8f8c9 │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf972f044 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt sl!, {r2, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ vmul.i8 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04441f0 │ │ │ │ stmiblt r6, {r0, r1, r2, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf044 │ │ │ │ @ instruction: 0xf646e7b7 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ - @ instruction: 0xf646012e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xf1b8f941 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ ldrtmi lr, [r1], -r0, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf932f044 │ │ │ │ svclt 0x0000e79d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77098 │ │ │ │ + bl 0xfec771d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ @ instruction: 0x5708e9dd │ │ │ │ @ instruction: 0xf0449201 │ │ │ │ - bls 0x19e32c │ │ │ │ + bls 0x19e46c │ │ │ │ strbeq pc, [r0], #-5 @ │ │ │ │ svceq 0x0064f112 │ │ │ │ ldrmi sp, [r1], -pc, lsr #32 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf90cf044 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ cmnplt r8, #757760 @ p-variant is OBSOLETE @ 0xb9000 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ - blx 0xfee5e2ec │ │ │ │ + blx 0xfee5e42c │ │ │ │ strtmi pc, [r8], -r4, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ stmdblt r4, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ mvnslt fp, sp, ror #17 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf832f7fb │ │ │ │ @ instruction: 0xf646e7f0 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0x4630f8dd │ │ │ │ - blx 0xfe3dbf90 │ │ │ │ + blx 0xfe3dc0d0 │ │ │ │ bicle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b9ae │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strb pc, [lr, sp, asr #17] @ │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c2f044 │ │ │ │ ldrtmi lr, [r1], -sl, asr #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8b6f044 │ │ │ │ svclt 0x0000e7b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77190 │ │ │ │ + bl 0xfec772d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [sp], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ stcls 7, cr6, [sl], {8} │ │ │ │ @ instruction: 0xf8a0f044 │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r4, r4, ror #30 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf044022e │ │ │ │ @ instruction: 0x4628f891 │ │ │ │ - blx 0x10dc028 │ │ │ │ + blx 0x10dc168 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ stmdami r8!, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - blx 0xe5dfe2 │ │ │ │ + blx 0xe5e122 │ │ │ │ andcs r4, r0, #2490368 @ 0x260000 │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ ldmiblt r4, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf86cf044 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04440f0 │ │ │ │ strtmi fp, [r1], -r3, ror #16 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf858f044 │ │ │ │ @ instruction: 0xf646e7ea │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ strtmi pc, [r8], -sp, asr #16 │ │ │ │ @ instruction: 0xf9faf015 │ │ │ │ @ instruction: 0xd1bb2800 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7baf83d │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ @ instruction: 0xe7aef831 │ │ │ │ - ldrsbteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, r8, lsr #28 │ │ │ │ + eorseq lr, r3, ip, lsl pc │ │ │ │ + eorseq lr, r3, r0, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec772a0 │ │ │ │ + bl 0xfec773e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4], {73} @ 0x49 │ │ │ │ @ instruction: 0xf044461e │ │ │ │ @ instruction: 0xf115f81b │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf044002e │ │ │ │ ldrtmi pc, [r0], -sp, lsl #16 @ │ │ │ │ @ instruction: 0xf9baf015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d049 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmiblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff2f043 │ │ │ │ tstcs r1, r8 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00e6f043 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ vrecps.f32 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0434070 │ │ │ │ @ instruction: 0xf646bfcd │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrtmi pc, [r0], -r3, asr #31 @ │ │ │ │ @ instruction: 0xf970f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb2f043 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa6f043 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec773b0 │ │ │ │ + bl 0xfec774f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf043461c │ │ │ │ shadd8mi pc, r0, r3 @ │ │ │ │ @ instruction: 0xf940f015 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114ff83 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ qsub16mi pc, r8, r5 @ │ │ │ │ @ instruction: 0xf922f015 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff66f043 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x005ef043 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff54f043 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r1, lsl #18 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d9, d5 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrb pc, [fp, r3, asr #30] @ │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7b2ff37 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r6, fp, lsr #30]! │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7b7ff1f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec774bc │ │ │ │ + bl 0xfec775fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14b1b40 │ │ │ │ + blmi 0x14b1c80 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x571ce9dd │ │ │ │ @ instruction: 0xff06f043 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, lsr #17 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr8, cr3, {2} │ │ │ │ teqle r7, r0, lsl #26 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - @ instruction: 0xf2c064b0 │ │ │ │ + @ instruction: 0xf2c074f8 │ │ │ │ @ instruction: 0xf1840431 │ │ │ │ movtcs lr, #2286 @ 0x8ee │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xffe5c9c2 │ │ │ │ + blx 0xffe5cb02 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 11, cr15, cr14, cr3, {2} │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d7, d28 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 10, cr15, cr14, cr3, {2} │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strb pc, [r5, r3, lsr #29] @ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr3, {2} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r5, asr #16 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sp, r7, lsl #29] │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe791fe7b │ │ │ │ ldc2 1, cr15, [ip], {149} @ 0x95 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6464b47 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf043691e │ │ │ │ subcs pc, r0, #1488 @ 0x5d0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strpl pc, [r8, #1606]! @ 0x646 │ │ │ │ + ldrbvs pc, [r0, #1606]! @ 0x646 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stmda lr!, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449502 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vrshl.s8 d25, d2, d5 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ stmdage r5, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0434641 │ │ │ │ @ instruction: 0x4638fe3f │ │ │ │ @ instruction: 0xffecf014 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr2, cr3, {2} │ │ │ │ @ instruction: 0xf646bb9e │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #624 @ 0x270 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmda ip!, {r2, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d5 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf64d9102 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1954619 │ │ │ │ strbmi pc, [r9], -r3, asr #22 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - blmi 0x75fd0c │ │ │ │ - blls 0x67a544 │ │ │ │ + blmi 0x75fe4c │ │ │ │ + blls 0x67a684 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04343f0 │ │ │ │ @ instruction: 0x4631bdfd │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #268]! @ 0x10c │ │ │ │ ldmdblt pc!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [r5, r9, ror #27]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #268]! @ 0x10c │ │ │ │ @ instruction: 0xf195e7ac │ │ │ │ svclt 0x0000fb81 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmib sp, {r7, ip, pc}^ │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ @ instruction: 0xf114fdbf │ │ │ │ subsle r0, pc, r4, ror #30 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4628fdb1 │ │ │ │ @ instruction: 0xff5ef014 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ subcs pc, r0, #10304 @ 0x2840 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [r8], r6, asr #12 │ │ │ │ + ldrbtvs pc, [r0], r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ svc 0x00b2f183 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449602 │ │ │ │ - vorr.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vmax.s8 d25, d5, d2 │ │ │ │ + vmls.f d16, d0, d0[4] │ │ │ │ vrshl.s8 d16, d31, d8 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1959400 │ │ │ │ @ instruction: 0x4639fab9 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ subcs pc, r0, #8384 @ 0x20c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0098f183 │ │ │ │ @@ -278654,1035 +278736,1035 @@ │ │ │ │ andcs pc, r1, #7232 @ 0x1c40 │ │ │ │ @ instruction: 0x4649481f │ │ │ │ @ instruction: 0xf824f7fa │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d31 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 0, cr15, [ip, #-268] @ 0xfffffef4 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0x4629e79f │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-268]! @ 0xfffffef4 │ │ │ │ @ instruction: 0xf195e793 │ │ │ │ svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7789c │ │ │ │ + bl 0xfec779dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r4, [pc], -r6, lsl #12 │ │ │ │ ldc2 0, cr15, [ip, #-268] @ 0xfffffef4 │ │ │ │ svceq 0x0064f115 │ │ │ │ strtmi sp, [r9], -r0, asr #32 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-268] @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601febb │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #268 @ 0x10c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe9d │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #268 @ 0x10c │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r8], {67} @ 0x43 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {67} @ 0x43 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ @ instruction: 0x4601fe7b │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf646bb97 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7bdfcbd │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #268 @ 0x10c │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fe5f │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [pc, r1, lsr #25]! │ │ │ │ vmin.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7b3fc95 │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r9, r9, lsl #25] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec779e8 │ │ │ │ + bl 0xfec77b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15f206c │ │ │ │ + blmi 0x15f21ac │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x471ce9dd │ │ │ │ ldc2l 0, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -sp, lsl #28 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 4, pc, r0, cr3 @ │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 4, pc, r4, cr3 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf64da805 │ │ │ │ - @ instruction: 0xf2c064b0 │ │ │ │ + @ instruction: 0xf2c074f8 │ │ │ │ @ instruction: 0xf1830431 │ │ │ │ movtcs lr, #3670 @ 0xe56 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d9 │ │ │ │ - vaddl.s8 q9, d16, d16 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ vhadd.s8 d16, d8, d31 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf95cf195 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6], #-268 @ 0xfffffef4 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , , q2 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r6], {67} @ 0x43 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strb pc, [r5, fp, lsl #24] @ │ │ │ │ @ instruction: 0xf646b9b5 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe79dfbff │ │ │ │ @ instruction: 0xf646b9b6 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7a1fbf3 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r5, r7, ror #23] │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe789fbdb │ │ │ │ @ instruction: 0xf97cf195 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77b4c │ │ │ │ + bl 0xfec77c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ ldrmi r0, [lr], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r9, ip, pc}^ │ │ │ │ svcls 0x000a4508 │ │ │ │ - blx 0xff1dca7a │ │ │ │ + blx 0xff1dcbba │ │ │ │ @ instruction: 0xf1129a01 │ │ │ │ suble r0, r6, r4, ror #30 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf043022e │ │ │ │ @ instruction: 0x4630fbb3 │ │ │ │ stc2l 0, cr15, [r0, #-80]! @ 0xffffffb0 │ │ │ │ suble r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xf114fba3 │ │ │ │ suble r0, r3, r4, ror #30 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4628fb95 │ │ │ │ stc2l 0, cr15, [r2, #-80] @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ stmdami lr!, {r0, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf04340f0 │ │ │ │ @ instruction: 0xf646bb77 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrtmi pc, [r0], -sp, ror #22 @ │ │ │ │ ldc2 0, cr15, [sl, #-80] @ 0xffffffb0 │ │ │ │ @ instruction: 0xd1b92800 │ │ │ │ @ instruction: 0xf646bb96 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ sbfx pc, sp, #22, #25 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r4, r7, asr #4 │ │ │ │ + subne pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15dcb5a │ │ │ │ + blx 0x15dcc9a │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601fcff │ │ │ │ @ instruction: 0xd1bc2800 │ │ │ │ @ instruction: 0xf646b955 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldr pc, [sl, r1, asr #22]! │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7aefb35 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ str pc, [r4, r9, lsr #22] │ │ │ │ - eorseq lr, r3, ip, lsr sp │ │ │ │ + eorseq lr, r3, r4, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec77cac │ │ │ │ + bl 0xfec77dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ - blmi 0x15f2328 │ │ │ │ + blmi 0x15f2468 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ ldrtmi pc, [r0], -pc, lsl #22 @ │ │ │ │ ldc2 0, cr15, [ip], #80 @ 0x50 │ │ │ │ rsbsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf6464601 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ - @ instruction: 0xf646022e │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d7, d30 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x2c00faff │ │ │ │ @ instruction: 0xf414d060 │ │ │ │ strtmi r4, [r0], -r0, asr #7 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ movwls r2, #20736 @ 0x5100 │ │ │ │ - blx 0x10deaf0 │ │ │ │ + blx 0x10dec30 │ │ │ │ ldmdblt fp!, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff9dcc38 │ │ │ │ + blt 0xff9dcd78 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ strbne sl, [lr, r7, lsl #16]! │ │ │ │ ldcl 1, cr15, [r6], #524 @ 0x20c │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ @ instruction: 0xf426fff9 │ │ │ │ vbic.i32 q11, #223 @ 0x000000df │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ - bleq 0xb9f66c │ │ │ │ + bleq 0xb9f7ac │ │ │ │ tstpl r6, r1, asr #20 │ │ │ │ stmdage r7, {r6, r9, sp} │ │ │ │ tstpeq r7, r5, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ stcl 1, cr15, [ip], {131} @ 0x83 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2055 @ 0xfffff7f9 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ @ instruction: 0x4629ffd3 │ │ │ │ @ instruction: 0xf043a807 │ │ │ │ @ instruction: 0xe7a9fa9d │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5dccd8 │ │ │ │ + blx 0xfe5dce18 │ │ │ │ ldmdblt r6, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2dccf0 │ │ │ │ + blx 0xfe2dce30 │ │ │ │ ldrtmi lr, [r1], -r5, lsl #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fdcd08 │ │ │ │ + blx 0x1fdce48 │ │ │ │ @ instruction: 0xf195e779 │ │ │ │ svclt 0x0000f81b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4698b097 │ │ │ │ @ instruction: 0xf6464b49 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ svcls 0x001e0300 │ │ │ │ - blx 0x185cd44 │ │ │ │ + blx 0x185ce84 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf646a805 │ │ │ │ - vsubhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c066f0 │ │ │ │ @ instruction: 0xf183062e │ │ │ │ movtcs lr, #3182 @ 0xc6e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x12099c │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x120adc │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0xff74f194 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x10dcd80 │ │ │ │ + blx 0x10dcec0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a805 │ │ │ │ movtcs lr, #3156 @ 0xc54 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff62f194 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xc5cda4 │ │ │ │ + blx 0xc5cee4 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf007e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d7, d3 │ │ │ │ - vmla.i d17, d0, d0[3] │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ - blmi 0xa5f530 │ │ │ │ - blls 0x67ad20 │ │ │ │ + blmi 0xa5f670 │ │ │ │ + blls 0x67ae60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04343f0 │ │ │ │ vpmax.s8 d27, d7, d15 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d0, d0[5] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strb pc, [r8, r9, lsl #20]! @ │ │ │ │ - eorne pc, r8, r7, asr #4 │ │ │ │ + rsbscs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1dcdf8 │ │ │ │ + blx 0x1dcf38 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe7daf9fb │ │ │ │ - subne pc, r0, r7, asr #4 │ │ │ │ + addcs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f4f043 │ │ │ │ @ instruction: 0xf194e7d3 │ │ │ │ subcs pc, r0, #596 @ 0x254 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r6], {131} @ 0x83 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6469102 │ │ │ │ - vsra.s64 d18, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ ldrtmi pc, [r9], -sp, lsl #30 @ │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ sbfx pc, r7, #19, #23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ stmdapl r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xf9c0f043 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b0f043 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d051 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a0f043 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ strmi pc, [r1], -sp, asr #22 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf990f043 │ │ │ │ andcs r4, r0, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf7f94641 │ │ │ │ stmiblt ip, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf980f043 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r8!, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ vmla.i8 , , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04341f0 │ │ │ │ - bllt 0x6cf3bc │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0x6cf4fc │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf95af043 │ │ │ │ - bllt 0x71ace0 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0x71ae20 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94ef043 │ │ │ │ - bllt 0x69ad08 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + bllt 0x69ae48 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf942f043 │ │ │ │ @ instruction: 0x4631e7b0 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f043 │ │ │ │ ldrtmi lr, [r9], -r4, lsl #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af043 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91ef043 │ │ │ │ svclt 0x0000e78c │ │ │ │ - ldrsbteq lr, [r3], -ip │ │ │ │ + eorseq pc, r3, r4, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec780c4 │ │ │ │ + bl 0xfec78204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19f274c │ │ │ │ + blmi 0x19f288c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x461ce9dd │ │ │ │ @ instruction: 0xf902f043 │ │ │ │ svceq 0x0064f115 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ vhsub.s8 d16, d7, d30 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0x4638f8f3 │ │ │ │ - blx 0xfe95cf60 │ │ │ │ + blx 0xfe95d0a0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f043 │ │ │ │ subsle r2, pc, r0, lsl #24 │ │ │ │ strbmi pc, [r0, #1044] @ 0x414 @ │ │ │ │ svclt 0x000c4620 │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ @ instruction: 0xf822f7fa │ │ │ │ - blmi 0x12cf558 │ │ │ │ - blls 0x67afb0 │ │ │ │ + blmi 0x12cf698 │ │ │ │ + blls 0x67b0f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d23, d3 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmialt r6, {r0, r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - b 0xff7dd57c │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + b 0xff7dd6bc │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vorr.i32 q9, #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1949500 │ │ │ │ @ instruction: 0xf424fddd │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ - bleq 0xd9f234 │ │ │ │ + bleq 0xd9f374 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - b 0xfed5d5d0 │ │ │ │ + b 0xfed5d710 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9102 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmla.f d17, d16, d0[1] │ │ │ │ tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1944619 │ │ │ │ @ instruction: 0x4621fdb7 │ │ │ │ @ instruction: 0xf043a805 │ │ │ │ str pc, [r8, r1, lsl #17]! │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf876f043 │ │ │ │ @ instruction: 0xf646e79d │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ ldrtmi pc, [r8], -fp, ror #16 @ │ │ │ │ - blx 0x75d070 │ │ │ │ + blx 0x75d1b0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf646b957 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf043002e │ │ │ │ @ instruction: 0xe775f859 │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf043002e │ │ │ │ strb pc, [r9, -sp, asr #16]! @ │ │ │ │ stc2l 1, cr15, [lr, #592]! @ 0x250 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec78268 │ │ │ │ + bl 0xfec783a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, lr, r0, lsl #31 │ │ │ │ - blmi 0xfe1728e4 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0xfe172a24 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andls r6, r4, #4784128 @ 0x490000 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf043330a │ │ │ │ - bls 0x25f148 │ │ │ │ + bls 0x25f288 │ │ │ │ svceq 0x0064f112 │ │ │ │ @ instruction: 0x4611d075 │ │ │ │ - andseq pc, r0, r7, asr #4 │ │ │ │ + subsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf81cf043 │ │ │ │ @ instruction: 0xf0144620 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d074 │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbcvc pc, r0, r6, asr #12 │ │ │ │ + andne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf80cf043 │ │ │ │ - blcs 0x707d60 │ │ │ │ - bls 0x9574f8 │ │ │ │ + blcs 0x707ea0 │ │ │ │ + bls 0x957638 │ │ │ │ tstcs r8, r6, lsl #16 │ │ │ │ @ instruction: 0xffe8f00a │ │ │ │ rsble r2, fp, r0, lsl #16 │ │ │ │ - blcs 0x147d70 │ │ │ │ + blcs 0x147eb0 │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ stmdbls r0!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xfff4f042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf183a80d │ │ │ │ movtcs lr, #2570 @ 0xa0a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldcvs 6, cr15, [r0], #308 @ 0x134 │ │ │ │ + ldclvc 6, cr15, [r8], #308 @ 0x134 │ │ │ │ ldceq 2, cr15, [r1], #-768 @ 0xfffffd00 │ │ │ │ stmdage sp, {r1, ip, pc} │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ stc2 1, cr15, [sl, #-592] @ 0xfffffdb0 │ │ │ │ stmdage sp, {r0, r5, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffd4f042 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffcef042 │ │ │ │ ldmdavs sl, {r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, lr, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb2f042 │ │ │ │ @ instruction: 0xf646e7bc │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strtmi pc, [r0], -r7, lsr #31 │ │ │ │ @ instruction: 0xf954f014 │ │ │ │ orrle r2, sl, r0, lsl #16 │ │ │ │ @ instruction: 0xf646bbb4 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe789ff97 │ │ │ │ vhadd.s8 d25, d9, d4 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf042002f │ │ │ │ - blls 0x2e1010 │ │ │ │ + blls 0x2e1150 │ │ │ │ andcs r4, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf7f90103 │ │ │ │ - blls 0x25fae0 │ │ │ │ + blls 0x25fc20 │ │ │ │ tstpeq r3, r4, lsr r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf646d124 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ - blls 0x2e0fe4 │ │ │ │ + blls 0x2e1124 │ │ │ │ strtle r0, [r5], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf7f9481d │ │ │ │ vpmax.s8 d31, d7, d25 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r5, -fp, ror #30]! @ │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe751ff5f │ │ │ │ - rsceq pc, r0, r7, asr #4 │ │ │ │ + eorcs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwne lr, #18893 @ 0x49cd │ │ │ │ @ instruction: 0xff56f042 │ │ │ │ andne lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf7f9480e │ │ │ │ ldrb pc, [r6, r9, lsl #20] @ │ │ │ │ tstlt r8, r8, lsl #16 │ │ │ │ @ instruction: 0xf7f92100 │ │ │ │ bfi pc, r5, (invalid: 29:19) @ │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r0, r6, asr #12 │ │ │ │ + andsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f042 │ │ │ │ @ instruction: 0xf194e7c8 │ │ │ │ svclt 0x0000fce1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r0, asr #14 │ │ │ │ - eorseq lr, r3, r4, lsl #31 │ │ │ │ - eorseq lr, r3, r0, ror r7 │ │ │ │ + eorseq lr, r3, r8, lsl #17 │ │ │ │ + eorseq pc, r3, ip, asr #1 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78490 │ │ │ │ + bl 0xfec785d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff24f042 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ @ instruction: 0xf64dbf8b │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ vmvn.i32 d16, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ vmax.f32 d31, d9, d11 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ vmax.f32 d31, d7, d1 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ stccs 14, cr15, [r0], {251} @ 0xfb │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - msrne (UNDEF: 108), r7 │ │ │ │ + @ instruction: 0x21b4f247 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr2, cr2, {2} │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - rsbcs pc, r8, r7, asr #4 │ │ │ │ + adcscc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf04268e9 │ │ │ │ @ instruction: 0xf64efed1 │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ andlt r0, r2, r1, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 12, cr15, cr8, cr2, {2} │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d7 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7e8febb │ │ │ │ - andscs pc, ip, r7, asr #4 │ │ │ │ + rsbcc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr4, cr2, {2} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [r4, r7, lsr #29] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - andcs pc, r4, r7, asr #4 │ │ │ │ + subcc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr14, cr2, {2} │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d7, d3 │ │ │ │ - vmla.i d17, d16, d0[5] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ bfi pc, r5, (invalid: 29:2) @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - sbcne pc, ip, r7, asr #4 │ │ │ │ + andscc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr12, cr2, {2} │ │ │ │ vaba.s8 d30, d23, d25 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - orrsne pc, ip, r7, asr #4 │ │ │ │ + mvncs pc, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d23, d8 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vsra.s64 q9, q4, #64 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - orrne pc, r4, r7, asr #4 │ │ │ │ + biccs pc, ip, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d23, d14 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - msrne (UNDEF: 96), r7 │ │ │ │ + @ instruction: 0x21a8f247 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr4, cr2, {2} │ │ │ │ vabd.s8 d30, d25, d0 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe786fe59 │ │ │ │ vhadd.s8 d18, d7, d0 │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ - blmi 0x261904 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blmi 0x261a44 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1279000 │ │ │ │ @ instruction: 0xf247feb1 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + eorseq pc, r3, r0, lsr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15f2cf0 │ │ │ │ + blmi 0x15f2e30 │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmdavs ip!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmda r8, {r0, r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6466861 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ @ instruction: 0xf042042e │ │ │ │ subcs pc, r0, #560 @ 0x230 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ ldmda r8!, {r0, r1, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ - @ instruction: 0xf644a825 │ │ │ │ - vmov.i32 d23, #524288 @ 0x00080000 │ │ │ │ + vadd.i8 d26, d5, d21 │ │ │ │ + vmls.i d16, d0, d0[4] │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ @ instruction: 0x4639fb3f │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ - ldccs 14, cr15, [pc, #-36] @ 0x1214bc │ │ │ │ + ldccs 14, cr15, [pc, #-36] @ 0x1215fc │ │ │ │ vtst.8 , q7, q0 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1e21b8 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1e22f8 │ │ │ │ @ instruction: 0xf64c0385 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ @ instruction: 0xf646fdf9 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #7663 @ 0x1def @ │ │ │ │ ldrtmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a825 │ │ │ │ movtcs lr, #4086 @ 0xff6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - asrsvs pc, sp, #12 @ │ │ │ │ + mvnsvc pc, sp, asr #12 │ │ │ │ teqpeq r1, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0x5dbac │ │ │ │ + blx 0x5dcec │ │ │ │ stmdage r5!, {r0, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #264] @ 0x108 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d24 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 0, cr15, [r6, #264]! @ 0x108 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ ldr pc, [r4, pc, lsr #27]! │ │ │ │ @ instruction: 0xf646b956 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r1, r3, lsr #27] @ │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7b5fd97 │ │ │ │ - blx 0xf5dc1a │ │ │ │ + blx 0xf5dd5a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1533048 │ │ │ │ + blmi 0x1533188 │ │ │ │ @ instruction: 0x21004692 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strtpl pc, [r8], r6, asr #12 │ │ │ │ + ldrbtvs pc, [r0], r6, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x121344 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x121484 │ │ │ │ ldmdavc lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ svc 0x008cf182 │ │ │ │ @ instruction: 0xf6466861 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf0420432 │ │ │ │ subcs pc, r0, #6592 @ 0x19c0 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ svc 0x007cf182 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @@ -279696,133 +279778,133 @@ │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1949400 │ │ │ │ @ instruction: 0x4649fa79 │ │ │ │ @ instruction: 0xf042a825 │ │ │ │ svccs 0x001ffd43 │ │ │ │ vtst.8 d29, d14, d21 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1e2344 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1e2484 │ │ │ │ @ instruction: 0xf64c0387 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04212e0 │ │ │ │ @ instruction: 0xf646fd33 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ movwcs pc, #7465 @ 0x1d29 @ │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ mvnslt pc, sp, lsl lr @ │ │ │ │ stmdage r5, {r0, r9, sl, lr} │ │ │ │ - blx 0x25f69a │ │ │ │ + blx 0x25f7da │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x7e0e58 │ │ │ │ - blls 0xe7b728 │ │ │ │ + blmi 0x7e0f98 │ │ │ │ + blls 0xe7b868 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12a0300 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf04247f0 │ │ │ │ ldrtmi fp, [r9], -fp, lsl #26 │ │ │ │ - adcsvs pc, r0, sp, asr #12 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #-264] @ 0xfffffef8 │ │ │ │ @ instruction: 0xf1b8e7cf │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #264 @ 0x108 │ │ │ │ @ instruction: 0x4641e7d9 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #264 @ 0x108 │ │ │ │ @ instruction: 0xf194e7cd │ │ │ │ svclt 0x0000fa8b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78930 │ │ │ │ + bl 0xfec78a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -pc, lsl #12 │ │ │ │ ldrmi r4, [r6], -r6, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ ldcls 3, cr0, [ip, #-0] │ │ │ │ cdp 1, 14, cr15, cr8, cr2, {4} │ │ │ │ @ instruction: 0xf6466879 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ subcs pc, r0, #50944 @ 0xc700 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ cdp 1, 13, cr15, cr12, cr2, {4} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - stcpl 6, cr15, [r8], #280 @ 0x118 │ │ │ │ + ldclvs 6, cr15, [r0], #280 @ 0x118 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ - ldcvc 6, cr15, [r8], {68} @ 0x44 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0x121488 │ │ │ │ + stcleq 2, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0x1215c8 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - stcne 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mrrccs 2, 4, pc, r4, cr8 @ │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9dcf194 │ │ │ │ stmdage r5!, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6], #264 @ 0x108 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicspl pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrvc CPSR_, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldc2 0, cr15, [r6], {66} @ 0x42 │ │ │ │ - @ instruction: 0x51a8f646 │ │ │ │ + mvnsvs pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {66} @ 0x42 │ │ │ │ addcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2 0, cr15, [r0, #76] @ 0x4c │ │ │ │ @ instruction: 0x4601b1f0 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d24 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ eorslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [lr], #-264 @ 0xfffffef8 │ │ │ │ @ instruction: 0xf64d4621 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf0420031 │ │ │ │ strb pc, [pc, r7, ror #24] @ │ │ │ │ vmul.i8 , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7dbfc5b │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [pc, pc, asr #24] @ │ │ │ │ @ instruction: 0xf9f0f194 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -279836,131 +279918,131 @@ │ │ │ │ stmdahi r1, {r0, r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr5, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r6, sp, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - blvc 0x363cc8 │ │ │ │ + blvc 0x363e08 │ │ │ │ vhadd.s8 d16, d23, d4 │ │ │ │ - vabdl.s8 q10, d0, d28 │ │ │ │ + vbic.i32 , #67108864 @ 0x04000000 │ │ │ │ stclne 7, cr0, [ip], #-184 @ 0xffffff48 │ │ │ │ stmdaeq lr, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ - andsmi pc, r0, r7, asr #4 │ │ │ │ + subspl pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {66} @ 0x42 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0424638 │ │ │ │ strmi pc, [r0, #3091]! @ 0xc13 │ │ │ │ - blvc 0xffb960b0 │ │ │ │ - eorsmi pc, r4, r7, asr #4 │ │ │ │ + blvc 0xffb961f0 │ │ │ │ + rsbspl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {66} @ 0x42 │ │ │ │ - andmi pc, ip, r7, asr #4 │ │ │ │ + subspl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {66} @ 0x42 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ vmin.s8 d20, d7, d17 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ andlt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xffcdda1c │ │ │ │ - adccs pc, r4, r7, asr #4 │ │ │ │ + bllt 0xffcddb5c │ │ │ │ + rsccc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffb5da2a │ │ │ │ + blx 0xffb5db6a │ │ │ │ andsle r2, r0, r2, lsl #28 │ │ │ │ stclne 14, cr1, [ip], #-460 @ 0xfffffe34 │ │ │ │ - strbvc pc, [r8, -ip, asr #4] @ │ │ │ │ + ldreq pc, [r0, ip, asr #12] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ and r4, r3, sp, lsl r4 │ │ │ │ - blx 0xff85da42 │ │ │ │ + blx 0xff85db82 │ │ │ │ andle r4, r4, r5, lsr #5 │ │ │ │ svcne 0x0001f814 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ vand , , q11 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r9, pc, asr #23] @ │ │ │ │ vadd.i8 q12, , │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ - blt 0x1361a18 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + blt 0x1361b58 │ │ │ │ @ instruction: 0xf042b289 │ │ │ │ stmibvc r8!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbvc sl!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr}^ │ │ │ │ andls r7, r0, r9, lsr #18 │ │ │ │ - rscscs pc, r0, r7, asr #4 │ │ │ │ + eorsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfefdda86 │ │ │ │ - andmi pc, ip, r7, asr #4 │ │ │ │ + blx 0xfefddbc6 │ │ │ │ + subspl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee5da92 │ │ │ │ + blx 0xfee5dbd2 │ │ │ │ ldmib r0, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d7, d1 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r5, fp, lsr #23]! │ │ │ │ stmdavs r2, {r0, r6, fp, pc}^ │ │ │ │ - andscc pc, r4, r7, asr #4 │ │ │ │ + subsmi pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ - blx 0xfe95daba │ │ │ │ + blx 0xfe95dbfa │ │ │ │ stmdbcs r4, {r0, r3, r5, r7, r9, fp, ip, sp, lr} │ │ │ │ ldm pc, {r3, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbmi r0, {r0, ip, sp, lr, pc}^ │ │ │ │ andseq r3, fp, r2, asr #22 │ │ │ │ @ instruction: 0xf646b954 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf042002e │ │ │ │ str pc, [r7, sp, lsl #23] │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, -r1, lsl #23]! @ │ │ │ │ - addscc pc, ip, r7, asr #4 │ │ │ │ + rscmi pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1fddb06 │ │ │ │ - blvc 0xfec00da0 │ │ │ │ - blvc 0xb807ac │ │ │ │ + blx 0x1fddc46 │ │ │ │ + blvc 0xfec00ee0 │ │ │ │ + blvc 0xb808ec │ │ │ │ vhadd.s8 d25, d7, d4 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q10, #64 │ │ │ │ stcvc 0, cr0, [ip], #184 @ 0xb8 │ │ │ │ stclvc 4, cr9, [ip], #-12 │ │ │ │ stcvc 4, cr9, [ip], #-8 │ │ │ │ - blvc 0xffc46a20 │ │ │ │ + blvc 0xffc46b60 │ │ │ │ @ instruction: 0xf0429400 │ │ │ │ vqdmulh.s , , │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrb pc, [fp, -r1, ror #22] @ │ │ │ │ - addcc pc, r8, r7, asr #4 │ │ │ │ + sbcsmi pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17ddb46 │ │ │ │ + blx 0x17ddc86 │ │ │ │ vaba.s8 q15, , q7 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7d7fb53 │ │ │ │ - rsbcc pc, r0, r7, asr #4 │ │ │ │ + adcmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x145db62 │ │ │ │ + blx 0x145dca2 │ │ │ │ vaba.s8 q15, , q0 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r9, r5, asr #22] @ │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x10ddb7e │ │ │ │ + blx 0x10ddcbe │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ movwcs r4, #7247 @ 0x1c4f │ │ │ │ @ instruction: 0x4606b099 │ │ │ │ @@ -279985,71 +280067,71 @@ │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r1], r1, lsl #24 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5785 @ 0x1699 │ │ │ │ @ instruction: 0xf1052204 │ │ │ │ @ instruction: 0x46180110 │ │ │ │ - blx 0xffeddb46 │ │ │ │ + blx 0xffeddc86 │ │ │ │ smlabblt r8, r3, r6, r4 │ │ │ │ ldrmi r6, [fp], r3, lsl #16 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ andcs r0, r4, #20, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r0], fp, ror #23 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0x46314698 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strpl pc, [r8, r6, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r6, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0xff9ddc34 │ │ │ │ + blx 0xff9ddd74 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf644a807 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vadd.i8 d26, d5, d7 │ │ │ │ + vmlsl.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf182062f │ │ │ │ movtcs lr, #3316 @ 0xcf4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, -r7, lsl #16] │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ @ instruction: 0xfffef193 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ - blx 0xff35dc68 │ │ │ │ + blx 0xff35dda8 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x17dfb56 │ │ │ │ + blx 0x17dfc96 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a807 │ │ │ │ movtcs lr, #3290 @ 0xcda │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xffe8f193 │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfedddc94 │ │ │ │ + blx 0xfeddddd4 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84649 │ │ │ │ andcs pc, r0, #6464 @ 0x1940 │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 2, pc, cr14, cr15, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d10 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xfe75dcc8 │ │ │ │ + blt 0xfe75de08 │ │ │ │ ldrb r9, [r3, -r5]! │ │ │ │ @ instruction: 0xf838f194 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr sl │ │ │ │ + eorseq lr, r3, ip, ror fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78dd8 │ │ │ │ + bl 0xfec78f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0f90 │ │ │ │ movwcs ip, #4296 @ 0x10c8 │ │ │ │ @ instruction: 0x4607b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8dc460c │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @@ -280061,80 +280143,80 @@ │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r5], -r9, ror #22 │ │ │ │ stmdavs r3, {r3, r8, ip, sp, pc} │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x18ddc76 │ │ │ │ + blx 0x18dddb6 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r4, lsl #16 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17ddd44 │ │ │ │ + blx 0x17dde84 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ @ instruction: 0xf646ec70 │ │ │ │ - vsubw.s8 , q8, d24 │ │ │ │ + vrsra.s64 q11, q8, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - tstpvc r8, #68, 12 @ p-variant is OBSOLETE @ 0x4400000 │ │ │ │ + msreq SPSR_, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d1 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vorr.i32 q9, #1024 @ 0x00000400 │ │ │ │ movwls r0, #818 @ 0x332 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xff72f193 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x105dd80 │ │ │ │ + blx 0x105dec0 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x3a1438 │ │ │ │ - blls 0x67bcf0 │ │ │ │ + blmi 0x3a1578 │ │ │ │ + blls 0x67be30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04240f0 │ │ │ │ @ instruction: 0xf193ba27 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4698b09b │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @ instruction: 0xf6466849 │ │ │ │ - vsubhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c066f0 │ │ │ │ stcls 6, cr0, [r4], #-184 @ 0xffffff48 │ │ │ │ ldrdvc lr, [r2], -sp @ │ │ │ │ stcls 0, cr9, [r5, #-20]! @ 0xffffffec │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vshl.s8 d25, d6, d8 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r7, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf9fcf042 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a809 │ │ │ │ movtcs lr, #3090 @ 0xc12 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r9, lsl #16 │ │ │ │ - ldrvc pc, [r8, #-1604] @ 0xfffff9bc │ │ │ │ - streq pc, [pc, #-704]! @ 0x121a54 │ │ │ │ + strbeq pc, [r0, #-581]! @ 0xfffffdbb @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x121b94 │ │ │ │ strls r9, [r1, #-1024] @ 0xfffffc00 │ │ │ │ @ instruction: 0xff1cf193 │ │ │ │ stmdage r9, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf9e6f042 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0x1f5fd18 │ │ │ │ + blx 0x1f5fe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a809 │ │ │ │ movtcs lr, #3064 @ 0xbf8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r3, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xff06f193 │ │ │ │ @@ -280145,244 +280227,244 @@ │ │ │ │ andcs pc, r1, #33536 @ 0x8300 │ │ │ │ ldrdeq lr, [r6, -sp] │ │ │ │ ldc2l 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, fp, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff58f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr sl │ │ │ │ + eorseq lr, r3, ip, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec78f98 │ │ │ │ + bl 0xfec790d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x973618 │ │ │ │ - sbccs pc, r4, r6, asr #12 │ │ │ │ + blmi 0x973758 │ │ │ │ + andmi pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r6], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0429c1a │ │ │ │ subcs pc, r0, #2506752 @ 0x264000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfecde3d0 │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + bl 0xfecde510 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - @ instruction: 0xf6449302 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vcgt.s8 d25, d5, d2 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - movwne pc, #49736 @ 0xc248 @ │ │ │ │ + cmppcs r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf193a805 │ │ │ │ @ instruction: 0x4631feb1 │ │ │ │ @ instruction: 0xf042a805 │ │ │ │ andcs pc, r1, #2015232 @ 0x1ec000 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [ip, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d7, d8 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r6!, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xff08f193 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79034 │ │ │ │ + bl 0xfec79174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0425607 │ │ │ │ pldw [r4, #-2385] @ 0xfffff6af │ │ │ │ andsle r5, r0, #128, 30 @ 0x200 │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0424621 │ │ │ │ stmiblt r5, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0424070 │ │ │ │ rsbmi fp, r1, #999424 @ 0xf4000 │ │ │ │ strmi r9, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8f6f00a │ │ │ │ strmi r9, [r2], -r1, lsl #18 │ │ │ │ rscle r2, r5, r0, lsl #16 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef042 │ │ │ │ vabd.s8 q15, , q11 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ ldrtmi pc, [r2], -r7, lsr #18 @ │ │ │ │ tstle r9, r8, lsl #28 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ tstplt r8, r9, lsl sl @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f92101 │ │ │ │ and pc, sl, fp, asr #17 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0424629 │ │ │ │ vmla.i8 d31, d7, d15 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ strb pc, [r1, r9, lsl #18] @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec790e8 │ │ │ │ + bl 0xfec79228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - rscne pc, r8, r7, asr #12 │ │ │ │ + eorscc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0429d1e │ │ │ │ pldw [r4, #-2291] @ 0xfffff70d │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ - @ instruction: 0xf6444621 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmax.s8 d20, d5, d17 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ vadd.i8 , , │ │ │ │ - vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ - bllt 0x20a02b8 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + bllt 0x20a03f8 │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f042 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d2f042 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q4, q14 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r9, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmialt r2, {r1, r6, ip, sp, lr, pc}^ │ │ │ │ tstls r5, r1, ror #4 │ │ │ │ @ instruction: 0xf00a4608 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0c8 │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe7dff8b3 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf9a6f013 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ subcs r4, r0, #5242880 @ 0x500000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x6700e9d5 │ │ │ │ - b 0xfef5e5bc │ │ │ │ - @ instruction: 0x53a8f646 │ │ │ │ + b 0xfef5e6fc │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ - vqdmlal.s q10, d0, d0[2] │ │ │ │ + vrsra.s64 d21, d0, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf1939400 │ │ │ │ @ instruction: 0x463bfdbf │ │ │ │ stmdage r7, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf888f042 │ │ │ │ ldmib r5, {r6, r9, sp}^ │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ @ instruction: 0xf182a807 │ │ │ │ movtcs lr, #2716 @ 0xa9c │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d0, d9 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ andls r0, r2, #-268435454 @ 0xf0000002 │ │ │ │ - subsmi pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + adcpl pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcs r9, r1, #268435456 @ 0x10000000 │ │ │ │ stc2 1, cr15, [r2, #588]! @ 0x24c │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ @ instruction: 0xf042a807 │ │ │ │ ldr pc, [r1, fp, ror #16] │ │ │ │ vmax.s8 d20, d9, d25 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ @ instruction: 0xe785f85f │ │ │ │ mcr2 1, 0, pc, cr0, cr3, {4} @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec79244 │ │ │ │ + bl 0xfec79384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474614 │ │ │ │ - vmla.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #0 @ 0x00000000 │ │ │ │ ldmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf0425606 │ │ │ │ pldw [r4, #-2121] @ 0xfffff7b7 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ - @ instruction: 0xf6440494 │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vqshl.s8 d16, d4, d21 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf042002f │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ eor fp, fp, fp, lsl r9 │ │ │ │ svccc 0x0028f854 │ │ │ │ addsmi fp, sp, #201326593 @ 0xc000001 │ │ │ │ stmiavs r5!, {r1, r3, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ streq pc, [r2, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xd1232d01 │ │ │ │ - eorseq pc, ip, r7, asr #4 │ │ │ │ + addne pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf828f042 │ │ │ │ - blcc 0x17c730 │ │ │ │ + blcc 0x17c870 │ │ │ │ stmdale r5!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x21213422 │ │ │ │ ldrtcc r2, [r6], -r1, lsr #2 │ │ │ │ strbcc r3, [r1], #-2081 @ 0xfffff7df │ │ │ │ tstls r1, r1, ror #4 │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ stmdbls r1, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf646d0cc │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf042002e │ │ │ │ and pc, r1, sp, lsl #16 │ │ │ │ sbcsle r2, r6, r0, lsl #26 │ │ │ │ - eorcs pc, r8, r8, asr #4 │ │ │ │ + rsbscc pc, r0, r8, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0424070 │ │ │ │ strcs fp, [r4, #-2049] @ 0xfffff7ff │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8f4f013 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vceq.f32 d31, d23, d17 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r3, pc, ror #31]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf830f013 │ │ │ │ @@ -280390,49 +280472,49 @@ │ │ │ │ vabd.s8 q15, , q8 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrb pc, [r4, fp, asr #31] @ │ │ │ │ vmin.s8 d20, d9, d17 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf646022f │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7c8ffbf │ │ │ │ @ instruction: 0xff58f7f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6464bb9 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #652 @ 0x28c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strpl pc, [r8, r6, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r6, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldmib r4!, {r1, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449702 │ │ │ │ - vmov.i32 d23, #134217728 @ 0x08000000 │ │ │ │ + vabd.s8 d25, d5, d2 │ │ │ │ + vmlsl.s q8, d0, d0[4] │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - vabal.s8 , d0, d12 │ │ │ │ + vorr.i32 q9, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1939500 │ │ │ │ @ instruction: 0x4641fcbb │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ stccs 15, cr15, [r6], #-532 @ 0xfffffdec │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ @@ -280458,351 +280540,351 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3e3a74 │ │ │ │ + bpl 0xfe3e3bb4 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ movtcs lr, #2398 @ 0x95e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ stc2l 1, cr15, [ip], #-588 @ 0xfffffdb4 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff36f041 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ - blmi 0x1ea1f44 │ │ │ │ - blls 0x67c30c │ │ │ │ + blmi 0x1ea2084 │ │ │ │ + blls 0x67c44c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, , │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0018f041 │ │ │ │ - subpl pc, r4, r7, asr #4 │ │ │ │ + addvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff12f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ movtcs lr, #2344 @ 0x928 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ ldc2 1, cr15, [r2], #-588 @ 0xfffffdb4 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr12, cr1, {2} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe7cafef5 │ │ │ │ - addspl pc, ip, r7, asr #4 │ │ │ │ + rscvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [lr, r9, ror #29]! │ │ │ │ - adcspl pc, ip, r7, asr #4 │ │ │ │ + andvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr2, cr1, {2} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf182a805 │ │ │ │ vtst.8 q15, , q12 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - msrvc (UNDEF: 108), r6 │ │ │ │ + @ instruction: 0x01b4f247 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ vabd.s8 q15, , q5 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [lr, r9, asr #29] │ │ │ │ - rsbspl pc, r0, r7, asr #4 │ │ │ │ + adcsvs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d23, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - eorspl pc, r4, r7, asr #4 │ │ │ │ + rsbsvs pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr8, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr10, cr1, {2} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fea3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - rsbspl pc, ip, r7, asr #4 │ │ │ │ + sbcvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr8, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe8d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - addpl pc, ip, r7, asr #4 │ │ │ │ + sbcsvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe77 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - rscsmi pc, ip, r7, asr #4 │ │ │ │ + subvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr12, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d23, d17 │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe61 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - sbcsmi pc, r8, r7, asr #4 │ │ │ │ + eorvs pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr6, cr1, {2} │ │ │ │ vabd.s8 d30, d7, d27 │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ subcs pc, r0, #1264 @ 0x4f0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmda r4!, {r1, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - sbcmi pc, r0, r7, asr #4 │ │ │ │ + andvs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr1, {2} │ │ │ │ svclt 0x0000e715 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - sbcmi pc, ip, r7, asr #4 │ │ │ │ + andsvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vshr.s64 d20, d20, #64 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe31 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe776aefa │ │ │ │ - adcmi pc, r8, r7, asr #4 │ │ │ │ + rscspl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr6, cr1, {2} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {1} @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xf1b9fe1b │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbt sl, [r2], r2, ror #30 │ │ │ │ - addsmi pc, r0, r7, asr #4 │ │ │ │ + sbcspl pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr0, cr1, {2} │ │ │ │ andcs r4, r1, #28, 16 @ 0x1c0000 │ │ │ │ tstpeq r3, r9 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c2f7f8 │ │ │ │ streq pc, [r3], #-57 @ 0xffffffc7 │ │ │ │ vrhadd.s8 d29, d9, d18 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ @ instruction: 0xf64c012f │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ @ instruction: 0xe6d2fdfd │ │ │ │ - addmi pc, r8, r7, asr #4 │ │ │ │ + sbcspl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #260]! @ 0x104 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [r4], pc, ror #27 @ │ │ │ │ - rsbmi pc, r8, r7, asr #4 │ │ │ │ + adcspl pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, , q2 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ strb r0, [pc], lr, lsr #32 │ │ │ │ - rsceq pc, r0, r7, asr #4 │ │ │ │ + eorcs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #260] @ 0x104 │ │ │ │ andcs r4, r1, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0xf7f84621 │ │ │ │ ssat pc, #15, r1, lsl #17 @ │ │ │ │ - blx 0x1fdeb92 │ │ │ │ - eorseq lr, r3, r0, asr #14 │ │ │ │ - eorseq lr, r3, r0, ror r7 │ │ │ │ + blx 0x1fdecd2 │ │ │ │ + eorseq lr, r3, r8, lsl #17 │ │ │ │ + ldrhteq lr, [r3], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6464b8c │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0419078 │ │ │ │ subcs pc, r0, #11840 @ 0x2e40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strpl pc, [r8, r6, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r6, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ svc 0x00caf181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6449702 │ │ │ │ - vmov.i16 d23, #8 @ 0x0008 │ │ │ │ + vabd.s8 d25, d5, d2 │ │ │ │ + vmul.i d16, d0, d0[4] │ │ │ │ vadd.i8 d16, d8, d31 │ │ │ │ - vsubhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - blx 0xff55ec00 │ │ │ │ + blx 0xff55ed40 │ │ │ │ vmax.s8 d20, d11, d17 │ │ │ │ vmls.i d19, d16, d0[0] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ ldc2 0, cr15, [r6, #260] @ 0x104 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r3, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf64c68a1 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf0410031 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04143f0 │ │ │ │ @ instruction: 0x4619bd73 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ - ldrtcs pc, [r0], #1606 @ 0x646 @ │ │ │ │ + ldrbtcc pc, [r8], #1606 @ 0x646 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svc 0x0084f181 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1936400 │ │ │ │ @ instruction: 0x4629fa93 │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ subcs pc, r0, #5952 @ 0x1740 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0072f181 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf193a805 │ │ │ │ @ instruction: 0x4649fa7d │ │ │ │ @ instruction: 0xf041a805 │ │ │ │ strb pc, [r1, r7, asr #26] @ │ │ │ │ - adcpl pc, r8, r6, asr #12 │ │ │ │ + rscsvs pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-260] @ 0xfffffefc │ │ │ │ - blcc 0x17cc00 │ │ │ │ + blcc 0x17cd40 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x004af181 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - eorvs pc, r0, r6, asr #12 │ │ │ │ + rsbvc pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #-260] @ 0xfffffefc │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x002cf181 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vsra.s64 d22, d16, #64 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0x96000131 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x17ca78 │ │ │ │ - blcc 0x1d6a5c │ │ │ │ + blcs 0x17cbb8 │ │ │ │ + blcc 0x1d6b9c │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3f1300 │ │ │ │ + blcs 0x3f1440 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - orrscs pc, r0, r7, asr #4 │ │ │ │ + bicscc pc, r8, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ eorne pc, r2, #268435460 @ 0x10000004 │ │ │ │ stc2l 1, cr15, [sl, #-152] @ 0xffffff68 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ ldc2l 0, cr15, [sl, #72] @ 0x48 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe2de786 │ │ │ │ + blx 0xfe2de8c6 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x161bbe │ │ │ │ + blx 0x161cfe │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x17c7da │ │ │ │ + blx 0x17c91a │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - eorvs pc, r8, r6, asr #12 │ │ │ │ + rsbsvc pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], #260 @ 0x104 │ │ │ │ @ instruction: 0xf193e72e │ │ │ │ @ instruction: 0xf7f8fa55 │ │ │ │ svclt 0x0000fc4b │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq lr, r3, r8, ror #31 │ │ │ │ + eorseq pc, r3, r0, lsr r1 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ movwcs r4, #7342 @ 0x1cae │ │ │ │ @ instruction: 0x4606b097 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -280829,27 +280911,27 @@ │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2l 0, cr15, [r6, #-72]! @ 0xffffffb8 │ │ │ │ smlabblt r8, r2, r6, r4 │ │ │ │ ldrmi r6, [sl], r3, lsl #16 │ │ │ │ @ instruction: 0xf6464631 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf646002e │ │ │ │ - vmlal.s8 , d16, d24 │ │ │ │ + @ instruction: 0xf2c068f0 │ │ │ │ @ instruction: 0xf041082e │ │ │ │ subcs pc, r0, #23808 @ 0x5d00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrvc pc, [r8], -r4, asr #12 │ │ │ │ + strbteq pc, [r0], -r5, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ cdp 1, 6, cr15, cr14, cr1, {4} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - strne pc, [ip, #-584] @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4, #-584] @ 0xfffffdb8 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ @ instruction: 0xf978f193 │ │ │ │ stmdage r5, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ mcrr2 0, 4, pc, r2, cr1 @ │ │ │ │ stmdale ip, {r0, r4, sl, fp, sp} │ │ │ │ ldmdale r3!, {r0, r4, sl, fp, sp} │ │ │ │ @@ -280857,692 +280939,692 @@ │ │ │ │ eorscc r9, r2, #-1342177272 @ 0xb0000008 │ │ │ │ sbcscc r3, sl, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ stccs 15, cr13, [r9], #-200 @ 0xffffff38 │ │ │ │ rschi pc, lr, r0 │ │ │ │ strdle r2, [r3, -pc]! │ │ │ │ - rscspl pc, r8, r7, asr #4 │ │ │ │ + subvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], #-260 @ 0xfffffefc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ movtcs lr, #3646 @ 0xe3e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ @ instruction: 0xf94cf193 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r6], {65} @ 0x41 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ strbmi r8, [r2], -r4, asr #1 │ │ │ │ @ instruction: 0xf6464639 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ eors pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ movtcs lr, #3616 @ 0xe20 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ @ instruction: 0xf92ef193 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfff5ea06 │ │ │ │ + blx 0xfff5eb46 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ movtcs lr, #3598 @ 0xe0e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-2049] @ 0xfffff7ff │ │ │ │ @ instruction: 0xf91cf193 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xffadea2a │ │ │ │ + blx 0xffadeb6a │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0xf6468094 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646022e │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xff75ea46 │ │ │ │ + blx 0xff75eb86 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf181a805 │ │ │ │ movtcs lr, #3566 @ 0xdee │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ @ instruction: 0xf8f8f193 │ │ │ │ stmdage r5, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0xff1dea72 │ │ │ │ + blx 0xff1debb2 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r7, #64 @ 0x40 │ │ │ │ - andscc pc, r0, r7, asr #4 │ │ │ │ + subsmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0414ff0 │ │ │ │ vpadd.i8 d27, d23, d17 │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [r1, fp, lsr #23]! │ │ │ │ - andvs pc, r4, r7, asr #4 │ │ │ │ + subvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea5eaae │ │ │ │ + blx 0xfea5ebee │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ stmiale r7!, {r2, r3, r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - mulseq r2, pc, sp @ │ │ │ │ - mulseq r2, r1, sp │ │ │ │ - andseq r2, r2, fp, asr #26 │ │ │ │ - andseq r2, r2, sp, lsr sp │ │ │ │ - andseq r2, r2, pc, lsr #26 │ │ │ │ - andseq r2, r2, r1, lsr #26 │ │ │ │ - andseq r2, r2, r3, lsl sp │ │ │ │ - andseq r2, r2, r5, lsl #26 │ │ │ │ - @ instruction: 0x00122cf7 │ │ │ │ - andseq r2, r2, r9, ror #25 │ │ │ │ - andseq r2, r2, r3, lsl #27 │ │ │ │ - andseq r2, r2, r5, ror sp │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, r7, ror #26 │ │ │ │ - andseq r2, r2, r9, asr sp │ │ │ │ - @ instruction: 0x00122cdb │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, sp, asr #25 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ + @ instruction: 0x00122edf │ │ │ │ + @ instruction: 0x00122ed1 │ │ │ │ + andseq r2, r2, fp, lsl #29 │ │ │ │ + andseq r2, r2, sp, ror lr │ │ │ │ + andseq r2, r2, pc, ror #28 │ │ │ │ + andseq r2, r2, r1, ror #28 │ │ │ │ + andseq r2, r2, r3, asr lr │ │ │ │ + andseq r2, r2, r5, asr #28 │ │ │ │ + andseq r2, r2, r7, lsr lr │ │ │ │ + andseq r2, r2, r9, lsr #28 │ │ │ │ + andseq r2, r2, r3, asr #29 │ │ │ │ + @ instruction: 0x00122eb5 │ │ │ │ andseq r2, r2, sp, lsr sl │ │ │ │ - @ instruction: 0x00122cb1 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x00122bf7 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x00122bbd │ │ │ │ - sbcspl pc, r8, r7, asr #4 │ │ │ │ + andseq r2, r2, r7, lsr #29 │ │ │ │ + mulseq r2, r9, lr │ │ │ │ + andseq r2, r2, fp, lsl lr │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsl #28 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, ror fp │ │ │ │ + @ instruction: 0x00122df1 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, r7, lsr sp │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + @ instruction: 0x00122cfd │ │ │ │ + eorvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vabd.s8 d30, d23, d31 │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ str r0, [sl, lr, lsr #32]! │ │ │ │ - andvc pc, ip, r7, asr #4 │ │ │ │ + subseq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15deb52 │ │ │ │ + blx 0x15dec92 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf646813a │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf646012e │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmla.i d23, d0, d0[6] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [fp, -r5, asr #22]! @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbsvc pc, r8, r7, asr #4 │ │ │ │ + sbceq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x105eb7e │ │ │ │ + blx 0x105ecbe │ │ │ │ mvnscc pc, #1073741826 @ 0x40000002 │ │ │ │ @ instruction: 0xf63f2b4d │ │ │ │ andge sl, r1, #63, 30 @ 0xfc │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r2, r2, r7, asr #30 │ │ │ │ - andseq r2, r2, r9, lsr pc │ │ │ │ - andseq r2, r2, fp, lsr #30 │ │ │ │ - andseq r2, r2, sp, lsl pc │ │ │ │ - andseq r2, r2, pc, lsl #30 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, r1, lsl #30 │ │ │ │ - @ instruction: 0x00122ef3 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, r5, ror #29 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x00122ed7 │ │ │ │ - andseq r2, r2, r9, asr #29 │ │ │ │ - @ instruction: 0x00122eb5 │ │ │ │ - andseq r2, r2, r1, lsr #29 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - mulseq r2, r3, lr │ │ │ │ - andseq r2, r2, r5, lsl #29 │ │ │ │ - andseq r2, r2, r7, ror lr │ │ │ │ - andseq r2, r2, r9, ror #28 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, fp, asr lr │ │ │ │ - andseq r2, r2, r7, asr #28 │ │ │ │ - andseq r2, r2, r9, lsr lr │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, fp, lsr #28 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, sp, lsl lr │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, pc, lsl #28 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, r1, lsl #28 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x00122df3 │ │ │ │ - andseq r2, r2, r5, ror #27 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x00122dd7 │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, r9, asr #27 │ │ │ │ - @ instruction: 0x00122dbb │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - @ instruction: 0x001228fd │ │ │ │ - andseq r2, r2, sp, lsr #27 │ │ │ │ - rscvs pc, ip, r7, asr #4 │ │ │ │ + andseq r3, r2, r7, lsl #1 │ │ │ │ + andseq r3, r2, r9, ror r0 │ │ │ │ + andseq r3, r2, fp, rrx │ │ │ │ + andseq r3, r2, sp, asr r0 │ │ │ │ + andseq r3, r2, pc, asr #32 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r3, r2, r1, asr #32 │ │ │ │ + andseq r3, r2, r3, lsr r0 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r3, r2, r5, lsr #32 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r3, r2, r7, lsl r0 │ │ │ │ + andseq r3, r2, r9 │ │ │ │ + @ instruction: 0x00122ff5 │ │ │ │ + andseq r2, r2, r1, ror #31 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + @ instruction: 0x00122fd3 │ │ │ │ + andseq r2, r2, r5, asr #31 │ │ │ │ + @ instruction: 0x00122fb7 │ │ │ │ + andseq r2, r2, r9, lsr #31 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + mulseq r2, fp, pc @ │ │ │ │ + andseq r2, r2, r7, lsl #31 │ │ │ │ + andseq r2, r2, r9, ror pc │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, fp, ror #30 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, asr pc │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, pc, asr #30 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, r1, asr #30 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, r3, lsr pc │ │ │ │ + andseq r2, r2, r5, lsr #30 │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, r7, lsl pc │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, r9, lsl #30 │ │ │ │ + @ instruction: 0x00122efb │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, lsr sl │ │ │ │ + andseq r2, r2, sp, ror #29 │ │ │ │ + eorseq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe5decd0 │ │ │ │ + blx 0xfe5dee10 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r1], -r3, lsl #23 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - adcpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subsvc pc, r8, r6, asr #12 │ │ │ │ + adceq pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x205ecfc │ │ │ │ - vmax.s8 d30, d23, d18 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + blx 0x205ee3c │ │ │ │ + @ instruction: 0xf647e6a2 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ movwcs pc, #2677 @ 0xa75 @ │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r0], r9, ror #22 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ vceq.f32 d26, d25, d5 │ │ │ │ - vshr.s64 q8, q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf041002f │ │ │ │ @ instruction: 0xf8d8fa65 │ │ │ │ movwcs r1, #4 │ │ │ │ andcs r2, r1, r8, lsl #4 │ │ │ │ - blx 0x175ec7e │ │ │ │ + blx 0x175edbe │ │ │ │ strmi r4, [r4], -r3, lsl #13 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8b8818d │ │ │ │ - blcc 0x16ec44 │ │ │ │ + blcc 0x16ed84 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - vand d24, d23, d2 │ │ │ │ - vmul.f d23, d0, d0[0] │ │ │ │ + @ instruction: 0xf6478192 │ │ │ │ + vqdmlal.s q8, d16, d8 │ │ │ │ strcs r0, [r0, -lr, lsr #18] │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143701 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0414648 │ │ │ │ @ instruction: 0xf8b8fa3f │ │ │ │ - blcc 0x16ec78 │ │ │ │ + blcc 0x16edb8 │ │ │ │ stclle 2, cr4, [fp], #748 @ 0x2ec │ │ │ │ fstmiaxeq r7, {d30-d34} @ Deprecated │ │ │ │ eorscs pc, r7, fp, lsr r8 @ │ │ │ │ - subsvc pc, r8, r7, asr #4 │ │ │ │ + adceq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dc4639 │ │ │ │ @ instruction: 0xf89c4004 │ │ │ │ strls r3, [r1], #-2 │ │ │ │ mulmi r3, ip, r8 │ │ │ │ @ instruction: 0xf0419400 │ │ │ │ @ instruction: 0xf8b8fa27 │ │ │ │ - vhadd.s8 d17, d7, d0 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6471000 │ │ │ │ + vshr.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe645fa1f │ │ │ │ - andsvc pc, ip, r7, asr #4 │ │ │ │ + rsbeq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x75edc4 │ │ │ │ + blx 0x75ef04 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldrtmi sl, [r8], -r6, asr #29 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldrt pc, [r7], -pc, lsl #17 @ │ │ │ │ - rscsvs pc, ip, r7, asr #4 │ │ │ │ + subeq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x3dede0 │ │ │ │ - vaba.s8 q15, , q11 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + blx 0x3def20 │ │ │ │ + @ instruction: 0xf647e776 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strb pc, [pc, -r3, lsl #20]! @ │ │ │ │ - addsvs pc, ip, r7, asr #4 │ │ │ │ + rscvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf041 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe761f9f5 │ │ │ │ - addvs pc, r0, r7, asr #4 │ │ │ │ + sbcvc pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eef041 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrb pc, [r3, -r7, ror #19] @ │ │ │ │ - rsbvs pc, r4, r7, asr #4 │ │ │ │ + adcvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f041 │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe745f9d9 │ │ │ │ - subvs pc, r8, r7, asr #4 │ │ │ │ + addsvc pc, r0, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f041 │ │ │ │ vaba.s8 d30, d7, d30 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [r7, -fp, asr #19]! │ │ │ │ - eorvs pc, ip, r7, asr #4 │ │ │ │ + rsbsvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c4f041 │ │ │ │ - vaba.s8 d30, d7, d16 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + @ instruction: 0xf647e730 │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe729f9bd │ │ │ │ - adcsvs pc, ip, r7, asr #4 │ │ │ │ + andeq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b6f041 │ │ │ │ vabd.s8 d30, d7, d18 │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [fp, -pc, lsr #19] │ │ │ │ - andsvs pc, ip, r7, asr #4 │ │ │ │ + rsbvc pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a8f041 │ │ │ │ vaba.s8 d30, d7, d4 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ str pc, [sp, -r1, lsr #19] │ │ │ │ - subne pc, ip, r7, asr #12 │ │ │ │ + addscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99af041 │ │ │ │ @ instruction: 0xf647e706 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ usat pc, #31, r3, lsl #19 @ │ │ │ │ - subsne pc, ip, r7, asr #12 │ │ │ │ + adccs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98cf041 │ │ │ │ @ instruction: 0xf647e6f8 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrbt pc, [r1], r5, lsl #19 @ │ │ │ │ - rscseq pc, ip, r7, asr #12 │ │ │ │ + subcs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97ef041 │ │ │ │ @ instruction: 0xf647e6ea │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6e3f977 │ │ │ │ - eorne pc, r4, r7, asr #12 │ │ │ │ + rsbcs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf970f041 │ │ │ │ @ instruction: 0xf647e6dc │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrb pc, [r5], r9, ror #18 @ │ │ │ │ - addeq pc, ip, r7, asr #12 │ │ │ │ + sbcsne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f041 │ │ │ │ @ instruction: 0xf647e6ce │ │ │ │ - vaddl.s8 q8, d16, d28 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6c7f95b │ │ │ │ - andseq pc, ip, r7, asr #12 │ │ │ │ + rsbne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f041 │ │ │ │ @ instruction: 0xf647e6c0 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ svccs 0x0000f94d │ │ │ │ ldclge 4, cr15, [fp, #252]! @ 0xfc │ │ │ │ - vrshl.s8 q15, , │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + @ instruction: 0xf647e565 │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ strt pc, [pc], r3, asr #18 │ │ │ │ - adcvc pc, r4, r7, asr #4 │ │ │ │ + rsceq pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf93cf041 │ │ │ │ @ instruction: 0xf647e6a8 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe6a1f935 │ │ │ │ - addsvc pc, r8, r7, asr #4 │ │ │ │ + rsceq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92ef041 │ │ │ │ - vmin.s8 d30, d23, d10 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + @ instruction: 0xf647e69a │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldr pc, [r3], r7, lsr #18 │ │ │ │ - addsne pc, ip, r7, asr #12 │ │ │ │ + rsccs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf920f041 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ ldr sl, [r8, #-3534]! @ 0xfffff232 │ │ │ │ - addne pc, r4, r7, asr #12 │ │ │ │ + sbccs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf916f041 │ │ │ │ @ instruction: 0xf43f2f00 │ │ │ │ str sl, [lr, #-3524]! @ 0xfffff23c │ │ │ │ - rscsvc pc, r4, r7, asr #4 │ │ │ │ + eorsne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf041 │ │ │ │ - vmin.s8 q15, , q12 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf647e678 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrbt pc, [r1], -r5, lsl #18 @ │ │ │ │ - sbcvc pc, r8, r7, asr #4 │ │ │ │ + andsne pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fef041 │ │ │ │ @ instruction: 0xf647e66a │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe663f8f7 │ │ │ │ - subeq pc, r4, r7, asr #12 │ │ │ │ + addne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f041 │ │ │ │ @ instruction: 0xf647e65c │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrb pc, [r5], -r9, ror #17 @ │ │ │ │ - rsceq pc, r8, r7, asr #12 │ │ │ │ + eorscs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f041 │ │ │ │ @ instruction: 0xf647e64e │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vaddl.s8 q9, d0, d8 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ @ instruction: 0xe647f8db │ │ │ │ - rsbeq pc, r4, r7, asr #12 │ │ │ │ + adcne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f041 │ │ │ │ @ instruction: 0xf647e640 │ │ │ │ - vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldrt pc, [r9], -sp, asr #17 @ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ - subvc pc, r0, r4, asr #12 │ │ │ │ + addeq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f041 │ │ │ │ @ instruction: 0xf192e69b │ │ │ │ strcs pc, [r0, -r5, ror #28] │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a17c │ │ │ │ + bl 0xfec7a2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1ca6da4 │ │ │ │ + blmi 0x1ca6ee4 │ │ │ │ stmdavs r1, {r0, r3, r4, r7, ip, sp, pc} │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r3, {r8, r9}^ │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ - sbcseq pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r5, pc, lsl r6 │ │ │ │ @ instruction: 0xf8a4f041 │ │ │ │ - adcsne pc, r4, r7, asr #12 │ │ │ │ + rscscs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef041 │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7f74861 │ │ │ │ @ instruction: 0xf647fb51 │ │ │ │ - vmla.i d17, d16, d0[0] │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf041002e │ │ │ │ ldmdami lr, {r0, r1, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ vld1.8 {d2-d5}, [r4], r0 │ │ │ │ @ instruction: 0xf7f7417f │ │ │ │ strbeq pc, [r0, #2885]! @ 0xb45 @ │ │ │ │ @ instruction: 0xf414d473 │ │ │ │ cmnle r9, r0, asr #3 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ strteq sp, [r1], #381 @ 0x17d │ │ │ │ addhi pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-136 @ 0xffffff78 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ - sbcne pc, ip, r7, asr #12 │ │ │ │ + andscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf876f041 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf016808f │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4.32 {d8-d11}, [r6], r6 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74849 │ │ │ │ @ instruction: 0xf647fb1d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - @ instruction: 0xf2c014f8 │ │ │ │ + vmls.i d19, d0, d0[0] │ │ │ │ @ instruction: 0xf041042e │ │ │ │ andcs pc, r0, #5963776 @ 0x5b0000 │ │ │ │ stmdami r3, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - blx 0x4e1022 │ │ │ │ - rscne pc, r4, r7, asr #12 │ │ │ │ + blx 0x4e1162 │ │ │ │ + eorcc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf850f041 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcpl pc, r4, r6, asr #12 │ │ │ │ + rscvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf848f041 │ │ │ │ - rscne pc, ip, r7, asr #12 │ │ │ │ + eorscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf842f041 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ - b 0x16df67c │ │ │ │ + b 0x16df7bc │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strne pc, [ip], #-584 @ 0xfffffdb8 │ │ │ │ + ldrbcs pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r7, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1929400 │ │ │ │ @ instruction: 0x4629fd5d │ │ │ │ @ instruction: 0xf041a807 │ │ │ │ - blmi 0xae1140 │ │ │ │ - blls 0x6fd110 │ │ │ │ + blmi 0xae1280 │ │ │ │ + blls 0x6fd250 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_svc │ │ │ │ - sbceq pc, ip, lr, asr #12 │ │ │ │ + andscs pc, r4, lr, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04140f0 │ │ │ │ vst2.8 {d27-d28}, [pc :64], r7 │ │ │ │ stmdami r2!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2699 @ 0xfffff575 │ │ │ │ addle r6, r5, r0, asr #3 │ │ │ │ andcs r4, r0, #2031616 @ 0x1f0000 │ │ │ │ - blx 0xfe2610b8 │ │ │ │ + blx 0xfe2611f8 │ │ │ │ bicpl pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami sp, {r0, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strteq pc, [r1], #2685 @ 0xa7d │ │ │ │ svcge 0x007ef57f │ │ │ │ ldmdami sl, {r9, sp} │ │ │ │ tstppl r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1e610d8 │ │ │ │ + blx 0x1e61218 │ │ │ │ @ instruction: 0xf57f0462 │ │ │ │ ldmdami r7, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74180 │ │ │ │ strteq pc, [r3], #-2667 @ 0xfffff595 │ │ │ │ svcge 0x0072f57f │ │ │ │ andcs r4, r0, #1245184 @ 0x130000 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x19e10fc │ │ │ │ + blx 0x19e123c │ │ │ │ ldmdami r1, {r1, r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ @ instruction: 0xe774fa5d │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ - blx 0x1761110 │ │ │ │ + blx 0x1761250 │ │ │ │ @ instruction: 0xf192e76b │ │ │ │ svclt 0x0000fd7f │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r0, lsr #2 │ │ │ │ - eorseq pc, r3, r0, lsl #3 │ │ │ │ + eorseq pc, r3, ip, lsr r1 @ │ │ │ │ + ldrshteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r8, ror #4 │ │ │ │ + eorseq pc, r3, r8, asr #5 │ │ │ │ addseq fp, r4, r0, asr #4 │ │ │ │ addseq fp, r4, r8, asr r2 │ │ │ │ addseq fp, r4, r0, lsl #5 │ │ │ │ addseq fp, r4, r8, lsr #5 │ │ │ │ addseq fp, r4, r0, asr #5 │ │ │ │ @ instruction: 0x0094b2d8 │ │ │ │ umullseq fp, r4, r8, r3 │ │ │ │ @ instruction: 0x0094b2f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a378 │ │ │ │ + bl 0xfec7a4b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r9, r8, lsl #31 │ │ │ │ stmdavs r1, {r0, r2, r3, r7, r8, r9, fp, lr} │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9317 │ │ │ │ stmiavs r7, {r8, r9}^ │ │ │ │ - sbcseq pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0409105 │ │ │ │ @ instruction: 0xf647ffa7 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vshr.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf040002e │ │ │ │ stmdbls r5, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ - blx 0x1661194 │ │ │ │ - sbcne pc, r0, r7, asr #12 │ │ │ │ + blx 0x16612d4 │ │ │ │ + andcc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff96f040 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x13611ac │ │ │ │ + blx 0x13612ec │ │ │ │ @ instruction: 0xf10005e0 │ │ │ │ @ instruction: 0xf41480b2 │ │ │ │ @ instruction: 0xf04061c0 │ │ │ │ @ instruction: 0xf41480b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r1], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000462 │ │ │ │ strteq r8, [r3], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - sbcne pc, ip, r7, asr #12 │ │ │ │ + andscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff76f040 │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ @ instruction: 0xf647fa1d │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf64d002e │ │ │ │ - @ instruction: 0xf2c066b0 │ │ │ │ + @ instruction: 0xf2c076f8 │ │ │ │ @ instruction: 0xf0400631 │ │ │ │ shsaxmi pc, r9, fp @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - strpl pc, [r8, r6, asr #12]! │ │ │ │ + ldrbvs pc, [r0, r6, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0x3e1228 │ │ │ │ - andcs pc, r0, r7, asr #12 │ │ │ │ + blx 0x3e1368 │ │ │ │ + subcc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4cf040 │ │ │ │ subcs r6, r0, #438272 @ 0x6b000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ movtcs lr, #2400 @ 0x960 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ vabd.s8 d22, d8, d1 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmov.i32 q9, #262144 @ 0x00040000 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ stc2l 1, cr15, [sl], #-584 @ 0xfffffdb8 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff34f040 │ │ │ │ - andcs pc, ip, r7, asr #12 │ │ │ │ + subscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2ef040 │ │ │ │ subcs r6, r0, #700416 @ 0xab000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ @ instruction: 0xf1819305 │ │ │ │ movtcs lr, #2370 @ 0x942 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0], #-1793 @ 0xfffff8ff │ │ │ │ mrrc2 1, 9, pc, r0, cr2 @ │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xff1af040 │ │ │ │ - rscne pc, r4, r7, asr #12 │ │ │ │ + eorcc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff14f040 │ │ │ │ tstpeq r1, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - adcpl pc, r4, r6, asr #12 │ │ │ │ + rscvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf040 │ │ │ │ - rscne pc, ip, r7, asr #12 │ │ │ │ + eorscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff06f040 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [sp], #-28 @ 0xffffffe4 │ │ │ │ ldmdb sl, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d9, d7 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vmla.f d19, d0, d0[0] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1924619 │ │ │ │ strtmi pc, [r9], -r1, lsr #24 │ │ │ │ @ instruction: 0xf040a807 │ │ │ │ - blmi 0xb22ec8 │ │ │ │ - blls 0x6fd388 │ │ │ │ + blmi 0xb23008 │ │ │ │ + blls 0x6fd4c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - sbceq pc, ip, lr, asr #12 │ │ │ │ + andscs pc, r4, lr, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf04040f0 │ │ │ │ @ instruction: 0xf44fbedb │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2383 @ 0xfffff6b1 │ │ │ │ @@ -281571,18 +281653,18 @@ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ udiv r6, pc, r9 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf91af7f7 │ │ │ │ @ instruction: 0xf192e72d │ │ │ │ svclt 0x0000fc41 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ - ldrhteq pc, [r3], -r4 @ │ │ │ │ - eorseq pc, r3, r0, lsr #2 │ │ │ │ - eorseq pc, r3, r0, lsl #3 │ │ │ │ + eorseq pc, r3, ip, lsr r1 @ │ │ │ │ + ldrshteq pc, [r3], -ip @ │ │ │ │ + eorseq pc, r3, r8, ror #4 │ │ │ │ + eorseq pc, r3, r8, asr #5 │ │ │ │ addseq fp, r4, r0, asr #4 │ │ │ │ addseq fp, r4, r8, asr r2 │ │ │ │ addseq fp, r4, r0, lsl #5 │ │ │ │ addseq fp, r4, r8, lsr #5 │ │ │ │ addseq fp, r4, r0, asr #5 │ │ │ │ @ instruction: 0x0094b2d8 │ │ │ │ umullseq fp, r4, r8, r3 │ │ │ │ @@ -281595,39 +281677,39 @@ │ │ │ │ ldrmi r4, [r3], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwls r8, #30995 @ 0x7913 │ │ │ │ ldrsbge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ cdp2 0, 2, cr15, cr14, cr0, {2} │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ teqppl r6, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ - blcc 0xd2b824 │ │ │ │ - eorscs pc, r0, #74448896 @ 0x4700000 │ │ │ │ + blcc 0xd2b964 │ │ │ │ + rsbscc pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - blx 0xbdfa7c │ │ │ │ + blx 0xbdfbbc │ │ │ │ vhsub.s8 d18, d15, d0 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf192022e │ │ │ │ @ instruction: 0x4628fa11 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ tstcs r4, #1, 28 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - blls 0x2f4d40 │ │ │ │ + blls 0x2f4e80 │ │ │ │ stmib sp, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #16]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [lr, #256]! @ 0x100 │ │ │ │ andcs fp, r0, r9 │ │ │ │ @@ -281635,17 +281717,17 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ - andscs pc, r8, #74448896 @ 0x4700000 │ │ │ │ + rsbcc pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - bls 0x25dbfc │ │ │ │ + bls 0x25dd3c │ │ │ │ svclt 0x00182c00 │ │ │ │ stmib sp, {r1, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1927802 │ │ │ │ @ instruction: 0x4628f9d9 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ svclt 0x0000bdc9 │ │ │ │ @@ -281657,15 +281739,15 @@ │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r4, r8, fp, pc}^ │ │ │ │ ldmib sp, {r0, r1, r2, ip}^ │ │ │ │ movwls sl, #39703 @ 0x9b17 │ │ │ │ ldc2 0, cr15, [r2, #256]! @ 0x100 │ │ │ │ andcs fp, r0, #88, 6 @ 0x60000001 │ │ │ │ strmi r9, [r4], -r7, lsl #18 │ │ │ │ - mrrccs 2, 4, pc, r0, cr15 @ │ │ │ │ + ldccc 2, cr15, [r8], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf85c1e73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, lsl #5 │ │ │ │ ldrbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ @@ -281683,87 +281765,87 @@ │ │ │ │ @ instruction: 0xf0404ff0 │ │ │ │ andlt fp, fp, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - rscne pc, r8, r7, asr #12 │ │ │ │ + eorscc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #256]! @ 0x100 │ │ │ │ svcpl 0x0080f516 │ │ │ │ - @ instruction: 0xf644d20d │ │ │ │ - vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vhsub.s8 d29, d5, d13 │ │ │ │ + vmlal.s q8, d0, d0[4] │ │ │ │ ldrtmi r0, [r3], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf974f192 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xff84f170 │ │ │ │ rsbsmi lr, r1, #51118080 @ 0x30c0000 │ │ │ │ strmi r9, [r8], -r7, lsl #2 │ │ │ │ ldc2l 0, cr15, [ip, #-32] @ 0xffffffe0 │ │ │ │ strmi r9, [r2], -r7, lsl #18 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ - andvs pc, ip, r6, asr #12 │ │ │ │ + subsvc pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #256] @ 0x100 │ │ │ │ svclt 0x0000e7ea │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a7d4 │ │ │ │ + bl 0xfec7a914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf040460e │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf170002e │ │ │ │ @ instruction: 0x2d1ff9a9 │ │ │ │ @ instruction: 0xf64dd925 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0x46290031 │ │ │ │ ldc2l 0, cr15, [r2, #-256]! @ 0xffffff00 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbsne pc, ip, ip, asr #12 │ │ │ │ + sbccs pc, r4, ip, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #-256]! @ 0xffffff00 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xff44f170 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -sp, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - subscs pc, r0, r7, asr #12 │ │ │ │ + addscc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf986f170 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ vmla.f32 d27, d14, d5 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1e4320 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ + bl 0x1e4460 │ │ │ │ @ instruction: 0xf64c0385 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ @ instruction: 0xf8d30031 │ │ │ │ @ instruction: 0xf04012e0 │ │ │ │ ldrb pc, [r1, r5, asr #26] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7ef924 │ │ │ │ + blvs 0xfe7efa64 │ │ │ │ ldrmi fp, [r8, -r3, lsl #2] │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6ed6a0 │ │ │ │ + blle 0x6ed7e0 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -281771,38 +281853,38 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x3bc4e0 │ │ │ │ - blcs 0x3d9abc │ │ │ │ + blcs 0x3bc620 │ │ │ │ + blcs 0x3d9bfc │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - andseq r3, r2, sp, asr #13 │ │ │ │ - andseq r3, r2, sp, asr #13 │ │ │ │ - andseq r3, r2, sp, asr #13 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ - @ instruction: 0x001236d1 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, sp, lsl #16 │ │ │ │ + andseq r3, r2, sp, lsl #16 │ │ │ │ + andseq r3, r2, sp, lsl #16 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ + andseq r3, r2, r1, lsl r8 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7a93c │ │ │ │ + bl 0xfec7aa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460c4615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ @@ -281824,15 +281906,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7a9b4 │ │ │ │ + bl 0xfec7aaf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [lr, #68] @ 0x44 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281844,15 +281926,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aa04 │ │ │ │ + bl 0xfec7ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2l 0, cr15, [r6, #-68]! @ 0xffffffbc │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ @@ -281866,15 +281948,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aa5c │ │ │ │ + bl 0xfec7ab9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [sl, #-68]! @ 0xffffffbc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ @@ -281886,15 +281968,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aaac │ │ │ │ + bl 0xfec7abec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ ldc2 0, cr15, [r2, #-68] @ 0xffffffbc │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -281911,22 +281993,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab10 │ │ │ │ + bl 0xfec7ac50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #57600 @ 0xe100 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b5138 │ │ │ │ + bcs 0x1b5278 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -281942,15 +282024,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ab8c │ │ │ │ + bl 0xfec7accc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [r2], #68 @ 0x44 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -281967,22 +282049,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7abf0 │ │ │ │ + bl 0xfec7ad30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #28928 @ 0x7100 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1b5218 │ │ │ │ + bcs 0x1b5358 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -281998,15 +282080,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ac6c │ │ │ │ + bl 0xfec7adac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r3, lsr ip @ │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -282019,15 +282101,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7acc0 │ │ │ │ + bl 0xfec7ae00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ stc2 0, cr15, [r8], {17} │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ @@ -282055,23 +282137,23 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ad50 │ │ │ │ + bl 0xfec7ae90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ umulllt r3, r3, r8, r0 @ │ │ │ │ @ instruction: 0xf8904614 │ │ │ │ stccs 3, cr5, [r0, #-192] @ 0xffffff40 │ │ │ │ movwcs sp, #56 @ 0x38 │ │ │ │ andcs r2, r3, r8, ror #4 │ │ │ │ - blx 0xfefdfbb6 │ │ │ │ + blx 0xfefdfcf6 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ rsbcs sp, r8, #109 @ 0x6d │ │ │ │ @ instruction: 0xf1802100 │ │ │ │ ldmib r4, {r2, r4, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ eorvs r1, r9, r0, lsl #4 │ │ │ │ ldmib r4, {r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r2, [r9], -r2, lsl #2 │ │ │ │ @@ -282080,15 +282162,15 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r2, r9, #8, 2 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc85c │ │ │ │ + blvs 0x9bc99c │ │ │ │ ldmib r4, {r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r2, [r9], #-270 @ 0xfffffef2 │ │ │ │ stcvs 4, cr6, [r2], #-168 @ 0xffffff58 │ │ │ │ stcvs 4, cr6, [r2, #-680]! @ 0xfffffd58 │ │ │ │ cdpvs 5, 2, cr6, cr2, cr10, {1} │ │ │ │ stcvs 5, cr6, [r2], #680 @ 0x2a8 │ │ │ │ stcvs 4, cr6, [r2, #936]! @ 0x3a8 │ │ │ │ @@ -282107,31 +282189,31 @@ │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ stmdbvs r2!, {r1, r3, r4, r8, sp, lr}^ │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r8, sp, lr} │ │ │ │ stmibvs r2!, {r1, r3, r4, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r2], #-872 @ 0xfffffc98 │ │ │ │ ldmib r4, {r1, r3, r4, sl, pc}^ │ │ │ │ tstvs r9, #-2147483646 @ 0x80000002 │ │ │ │ - blvs 0x9bc788 │ │ │ │ - blvs 0xfe9bc98c │ │ │ │ + blvs 0x9bc8c8 │ │ │ │ + blvs 0xfe9bcacc │ │ │ │ stcvs 3, cr6, [r2], #-616 @ 0xfffffd98 │ │ │ │ stcvs 4, cr6, [r2, #-104]! @ 0xffffff98 │ │ │ │ mcrvs 4, 1, r6, cr2, cr10, {4} │ │ │ │ stcvs 5, cr6, [r2], #104 @ 0x68 │ │ │ │ stcvs 4, cr6, [r2, #360]! @ 0x168 │ │ │ │ mcrvs 4, 5, r6, cr2, cr10, {6} │ │ │ │ andcs r6, r0, sl, asr r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7ae60 │ │ │ │ + bl 0xfec7afa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r9, lsr fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r2], -r3, lsl #16 │ │ │ │ andcs r6, r0, r3, lsr #32 │ │ │ │ @@ -282143,15 +282225,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7aeb0 │ │ │ │ + bl 0xfec7aff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -282163,54 +282245,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7af00 │ │ │ │ + bl 0xfec7b040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr8, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2104 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf75b300c │ │ │ │ - mullt r2, r2, sl │ │ │ │ + strdlt lr, [r2], -r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - rsbseq ip, lr, sl, ror #2 │ │ │ │ + rsbseq ip, lr, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7af4c │ │ │ │ + bl 0xfec7b08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], r8, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024694 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r2, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d19c07 │ │ │ │ stmdbls r6, {r4, r7, r9} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabt r1, sp, r9, lr │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ andcc r9, ip, r3, lsl #8 │ │ │ │ - b 0x1ae1af4 │ │ │ │ + stmib r6, {r0, r1, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ - rsbseq ip, lr, ip, lsl r1 │ │ │ │ + ldrsbteq fp, [lr], #-252 @ 0xffffff04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r5], -r3, lsl #1 │ │ │ │ subsle r2, r9, r0, lsl #20 │ │ │ │ svcvs 0x0080f5b2 │ │ │ │ @@ -282229,33 +282311,33 @@ │ │ │ │ strcs r6, [r0], -r4 │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r0, #240, 30 @ 0x3c0 │ │ │ │ - beq 0x19fe24 │ │ │ │ + beq 0x19ff64 │ │ │ │ @ instruction: 0xf1061d04 │ │ │ │ ldrmi r0, [r7], -r4, lsl #16 │ │ │ │ andls r4, r0, #154140672 @ 0x9300000 │ │ │ │ and r9, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8484630 │ │ │ │ strcc r6, [r1, -r4, lsl #24] │ │ │ │ adcmi r3, pc, #8, 8 @ 0x8000000 │ │ │ │ - bleq 0x361f48 │ │ │ │ + bleq 0x362088 │ │ │ │ stmdavs r6!, {r1, r3, r5, ip, lr, pc} │ │ │ │ - blle 0xb6f630 │ │ │ │ + blle 0xb6f770 │ │ │ │ @ instruction: 0xf854d0f2 │ │ │ │ ldrbmi r1, [r3], -r4, lsl #24 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x15dfe84 │ │ │ │ + blx 0x15dffc4 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ andcs fp, r0, r8, asr #3 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x1585ec │ │ │ │ + blls 0x15872c │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ adcsmi r1, r0, #200, 20 @ 0xc8000 │ │ │ │ tstls r0, r1, lsr pc │ │ │ │ @ instruction: 0x4630199b │ │ │ │ ldrb r9, [sl, r0, lsl #6] │ │ │ │ @ instruction: 0xf800f154 │ │ │ │ @@ -282265,22 +282347,22 @@ │ │ │ │ ldmdblt pc, {r0, r1, r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ str r9, [sp, r1, lsl #28]! │ │ │ │ ldr r9, [r3, r1, lsl #28]! │ │ │ │ ldrcs r9, [r6], #-3585 @ 0xfffff1ff │ │ │ │ @ instruction: 0xf153e7a9 │ │ │ │ movwcs pc, #53231 @ 0xcfef @ │ │ │ │ str r6, [sl, r3]! │ │ │ │ - bleq 0x19ffd4 │ │ │ │ + bleq 0x1a0114 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b0a4 │ │ │ │ + bl 0xfec7b1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf6404604 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d1, d4 │ │ │ │ + @ instruction: 0xf2c00698 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf920f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r9, lsl r9 @ │ │ │ │ @@ -282288,16 +282370,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf912f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, fp, lsl #18 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1bc0f7c │ │ │ │ - bvs 0xfebbc880 │ │ │ │ + bvs 0x1bc10bc │ │ │ │ + bvs 0xfebbc9c0 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -282320,19 +282402,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b174 │ │ │ │ + bl 0xfec7b2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf6404604 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d1, d4 │ │ │ │ + @ instruction: 0xf2c00698 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b8f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ strhtvs pc, [r0], #-129 @ 0xffffff7f @ │ │ │ │ @@ -282370,19 +282452,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b23c │ │ │ │ + bl 0xfec7b37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf6404604 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d1, d4 │ │ │ │ + @ instruction: 0xf2c00698 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf876f011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, pc, ror #16 │ │ │ │ @@ -282390,16 +282472,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf868f011 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01168e8 │ │ │ │ rscvs pc, r0, r1, ror #16 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1bc1114 │ │ │ │ - bvs 0xfebbca18 │ │ │ │ + bvs 0x1bc1254 │ │ │ │ + bvs 0xfebbcb58 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -282422,19 +282504,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b30c │ │ │ │ + bl 0xfec7b44c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ - @ instruction: 0xf6404604 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vmax.s8 d20, d1, d4 │ │ │ │ + @ instruction: 0xf2c00698 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf80ef011 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0116868 │ │ │ │ rsbvs pc, r0, r7, lsl #16 │ │ │ │ @@ -282480,326 +282562,326 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34681 │ │ │ │ @ instruction: 0x460d30bc │ │ │ │ - bvs 0x7cb254 │ │ │ │ + bvs 0x7cb394 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r0, r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x1804478 │ │ │ │ + bvs 0x18045b8 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813b │ │ │ │ ldmib r5, {r3, r6, pc}^ │ │ │ │ ldmib r5, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x15a7258 │ │ │ │ + b 0x15a7398 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ @ instruction: 0x61b4f649 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r8!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r9!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ tstpeq r1, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ - b 0x1135c74 │ │ │ │ + b 0x1135db4 │ │ │ │ svclt 0x000c5003 │ │ │ │ cmncs r2, sp, lsr #2 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ andeq pc, r7, r2, ror #6 │ │ │ │ tstpeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf895910c │ │ │ │ - b 0x11e8318 │ │ │ │ + b 0x11e8458 │ │ │ │ movwls r0, #33538 @ 0x8302 │ │ │ │ @ instruction: 0x232dbf0c │ │ │ │ movwls r2, #9079 @ 0x2377 │ │ │ │ movweq pc, #16404 @ 0x4014 @ │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ rsbscs fp, r3, #12, 30 @ 0x30 │ │ │ │ andls r2, r4, #112, 4 │ │ │ │ movwls r2, #53505 @ 0xd101 │ │ │ │ - sbcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + andsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4df8f4 │ │ │ │ + blvc 0x4dfa34 │ │ │ │ @ instruction: 0x46504633 │ │ │ │ - blvc 0x3df8dc │ │ │ │ - blx 0xfebe08f0 │ │ │ │ + blvc 0x3dfa1c │ │ │ │ + blx 0xfebe0a30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addhi pc, r7, r0 │ │ │ │ movteq pc, #37312 @ 0x91c0 @ │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf6494650 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8cd022e │ │ │ │ @ instruction: 0xf1918004 │ │ │ │ @ instruction: 0xf899fa95 │ │ │ │ - blcs 0x13030c │ │ │ │ - blne 0xff118464 │ │ │ │ + blcs 0x13044c │ │ │ │ + blne 0xff1185a4 │ │ │ │ streq pc, [r0], #20 │ │ │ │ mlacs fp, r5, r8, pc @ │ │ │ │ orrscs lr, r7, #323584 @ 0x4f000 │ │ │ │ svclt 0x0018990c │ │ │ │ @ instruction: 0xf1bb461c │ │ │ │ rsble r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ stmdbls sp, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - bcs 0x14464c │ │ │ │ + bcs 0x14478c │ │ │ │ cmnphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x51acf649 │ │ │ │ + mvnsvs pc, r9, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrpl pc, [r8, r9, asr #12]! │ │ │ │ + strvc pc, [r0, -r9, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ muls lr, r6, r6 │ │ │ │ - ldmpl r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15e0d4 │ │ │ │ + bcs 0x15e214 │ │ │ │ rschi pc, r1, r0, asr #32 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944611 │ │ │ │ stmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ ldrbmi r0, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0x2e09e9cd │ │ │ │ stmib sp, {r0, r8, sp}^ │ │ │ │ @ instruction: 0xf649c505 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ strcs r0, [r4, #-558] @ 0xfffffdd2 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1915500 │ │ │ │ andlt pc, pc, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldmpl r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmvs r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ tstcs r1, r5, lsr #14 │ │ │ │ vmin.s8 q10, q4, q0 │ │ │ │ - vsubl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1910232 │ │ │ │ usad8 r0, r7, sl │ │ │ │ stmdbls sp, {r0, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - bcs 0x1445f4 │ │ │ │ + bcs 0x144734 │ │ │ │ msrhi CPSR_fx, r0 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x51acf649 │ │ │ │ + mvnsvs pc, r9, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrpl pc, [r8, r9, asr #12]! │ │ │ │ + strvc pc, [r0, -r9, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ strmi r4, [r6], -r5, lsl #12 │ │ │ │ ldr r4, [r2, r6, lsl #13]! │ │ │ │ biclt r9, r1, #212992 @ 0x34000 │ │ │ │ - asrcs pc, r9, #4 @ │ │ │ │ + mvncc pc, r9, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf6498127 │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf649022e │ │ │ │ - @ instruction: 0xf2c05cb4 │ │ │ │ + @ instruction: 0xf2c06cfc │ │ │ │ strmi r0, [r8], -lr, lsr #24 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ strmi r4, [lr], lr, lsl #12 │ │ │ │ stmdbls sp, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vrecps.f32 q13, , q15 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ - bcs 0x124910 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ + bcs 0x124a50 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strmi r4, [pc], -sp, lsl #12 │ │ │ │ ldrb r4, [ip, -lr, lsl #13]! │ │ │ │ - stmiapl r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bcs 0x15df90 │ │ │ │ + bcs 0x15e0d0 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ @ instruction: 0xe7684696 │ │ │ │ subsle r2, sl, r0, lsl #20 │ │ │ │ - strcs pc, [r0, #585]! @ 0x249 │ │ │ │ - streq pc, [pc, #-704]! @ 0x1241f4 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + strbcc pc, [r8, #585]! @ 0x249 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x124334 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x51acf649 │ │ │ │ + mvnsvs pc, r9, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrpl pc, [r8, r9, asr #12]! │ │ │ │ + strvc pc, [r0, -r9, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strb r4, [r8, -lr, lsr #13] │ │ │ │ vcge.s8 d27, d9, d10 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf649022f │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf649012e │ │ │ │ - vqshl.s64 d21, d24, #0 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ ldrmi r0, [r0], -lr, lsr #14 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ vaba.s8 d30, d9, d21 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf649022f │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf649002e │ │ │ │ - @ instruction: 0xf2c056bc │ │ │ │ + vsubhn.i16 d23, q0, q2 │ │ │ │ ldrmi r0, [r1], -lr, lsr #12 │ │ │ │ @ instruction: 0x46944615 │ │ │ │ @ instruction: 0x46964617 │ │ │ │ vabd.s8 d30, d9, d19 │ │ │ │ - vsubl.s8 q9, d16, d16 │ │ │ │ + vmlal.s , d16, d0[6] │ │ │ │ @ instruction: 0xf649022f │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf649012e │ │ │ │ - vmls.f d21, d16, d0[0] │ │ │ │ + vabal.s8 , d0, d8 │ │ │ │ @ instruction: 0xf649052e │ │ │ │ - vqshl.s64 d21, d24, #0 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf649072e │ │ │ │ - vqrdmlah.s d21, d16, d0[1] │ │ │ │ + vmull.p8 , d0, d12 │ │ │ │ ldrmi r0, [r0], -lr, lsr #28 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xf649e70b │ │ │ │ - vsubl.s8 , d16, d24 │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf649022e │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q11, q10, #64 │ │ │ │ @ instruction: 0xf649012e │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf649002e │ │ │ │ - vmls.f d21, d16, d0[0] │ │ │ │ + vabal.s8 , d0, d8 │ │ │ │ @ instruction: 0xf649052e │ │ │ │ - @ instruction: 0xf2c05cb4 │ │ │ │ + @ instruction: 0xf2c06cfc │ │ │ │ @ instruction: 0xf6490c2e │ │ │ │ - vqshl.s64 d21, d24, #0 │ │ │ │ + vabdl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf649072e │ │ │ │ - @ instruction: 0xf2c056bc │ │ │ │ + vsubhn.i16 d23, q0, q2 │ │ │ │ @ instruction: 0xf649062e │ │ │ │ - vqrdmlah.s d21, d16, d0[1] │ │ │ │ + vmull.p8 , d0, d12 │ │ │ │ strbt r0, [sl], lr, lsr #28 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46104611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe6d84616 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ldrt r4, [lr], pc, lsl #12 │ │ │ │ - adccs pc, r0, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r8, #-1879048188 @ 0x90000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0x51acf649 │ │ │ │ + mvnsvs pc, r9, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, r0, r9, asr #12 │ │ │ │ + rscsvs pc, r8, r9, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldrpl pc, [r8, r9, asr #12]! │ │ │ │ + strvc pc, [r0, -r9, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldrtpl pc, [ip], r9, asr #12 @ │ │ │ │ + strvc pc, [r4], -r9, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ ssat r4, #1, r4, lsl #13 │ │ │ │ - adccs pc, r0, r9, asr #4 │ │ │ │ + rsccc pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x51acf649 │ │ │ │ + mvnsvs pc, r9, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldrpl pc, [r8, r9, asr #12]! │ │ │ │ + strvc pc, [r0, -r9, asr #12] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ str r4, [r2], r6, lsl #12 │ │ │ │ - adcpl pc, r8, #76546048 @ 0x4900000 │ │ │ │ + rscsvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - strbpl pc, [r0, #1609] @ 0x649 @ │ │ │ │ + strvc pc, [r8, #-1609] @ 0xfffff9b7 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - ldcpl 6, cr15, [r4], #292 @ 0x124 │ │ │ │ + ldclvs 6, cr15, [ip], #292 @ 0x124 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - cdppl 6, 12, cr15, cr4, cr9, {2} │ │ │ │ + cdpvc 6, 0, cr15, cr12, cr9, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ strmi r4, [pc], -r8, lsl #12 │ │ │ │ strbt r4, [lr], -lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7b8a4 │ │ │ │ + bl 0xfec7b9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ stmdbmi r7, {r1, r2, r3, r7, r9, sl, lr} │ │ │ │ ldrmi r9, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff4672 │ │ │ │ andcs pc, r0, r9, lsl #27 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd00 │ │ │ │ - eorseq r1, r4, r0, ror r7 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrtvs pc, [r4], r9, asr #12 @ │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ ldrbvs pc, [ip, r9, asr #12] @ │ │ │ │ @@ -282807,270 +282889,270 @@ │ │ │ │ strmi fp, [fp], r3, lsl #1 │ │ │ │ @ instruction: 0x46816834 │ │ │ │ @ instruction: 0xf04f469a │ │ │ │ cdpne 8, 6, cr0, cr5, cr0, {0} │ │ │ │ stmdbne sl, {r0, r2, r4, sl, lr} │ │ │ │ ldmdavs r1!, {r1, r2, sp, lr, pc} │ │ │ │ ldmdavs fp!, {r1, r5, r6, sl, fp, ip} │ │ │ │ - bleq 0x19f598 │ │ │ │ + bleq 0x19f6d8 │ │ │ │ ldmdale r4!, {r0, r1, r3, r4, r7, r8, sl, lr} │ │ │ │ ldrdeq pc, [r4], -r9 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldmdavs sl!, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ adcmi r4, r5, #1048576 @ 0x100000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ svclt 0x00386833 │ │ │ │ - bne 0xff9f5fe8 │ │ │ │ + bne 0xff9f6128 │ │ │ │ ldmdale r3, {r0, r1, r4, r7, r9, lr} │ │ │ │ ldrbmi r3, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd4648 │ │ │ │ @ instruction: 0xf7ffa000 │ │ │ │ adcmi pc, r5, #4160 @ 0x1040 │ │ │ │ ldrdcs sp, [r0], -fp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r0, sl, asr #4 │ │ │ │ + sbcsne pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ @ instruction: 0xf15c1216 │ │ │ │ vadd.i8 d31, d10, d7 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ - blmi 0x1a4848 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ + blmi 0x1a4988 │ │ │ │ andsne pc, lr, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xfffaf15b │ │ │ │ - eorseq r1, r4, r0, asr #15 │ │ │ │ + eorseq r1, r4, r8, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7b9a4 │ │ │ │ + bl 0xfec7bae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf17f0ff8 │ │ │ │ - blx 0xfed646bc │ │ │ │ + blx 0xfed647fc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7b9cc │ │ │ │ + bl 0xfec7bb0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xca85f4 │ │ │ │ + blmi 0xca8734 │ │ │ │ @ instruction: 0x460db09a │ │ │ │ vhsub.s8 d18, d10, d6 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r9, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2 1, cr15, [lr], {128} @ 0x80 │ │ │ │ @ instruction: 0x9003b9b8 │ │ │ │ - biceq pc, r8, sl, asr #4 │ │ │ │ + tstpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r1, r5, #160, 26 @ 0x2800 │ │ │ │ @ instruction: 0xf1804606 │ │ │ │ stmdblt r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf17f4629 │ │ │ │ - blx 0xfed64658 │ │ │ │ + blx 0xfed64798 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r2!, {r2, sp, lr, pc} │ │ │ │ - bcs 0x3330e4 │ │ │ │ + bcs 0x333224 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, sl, r9, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r0, asr r2 │ │ │ │ @ instruction: 0xf17fa805 │ │ │ │ @ instruction: 0xf188ee6c │ │ │ │ cmppcs r0, #409600 @ p-variant is OBSOLETE @ 0x64000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - sbcseq pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + andscs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #327680 @ 0x50000 │ │ │ │ @ instruction: 0xf1912201 │ │ │ │ stmdage r5, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xbe0e72 │ │ │ │ + blx 0xbe0fb2 │ │ │ │ strmi sl, [r2], -r5, lsl #18 │ │ │ │ ldrtmi r9, [r0], -r3 │ │ │ │ - blx 0xff760e7e │ │ │ │ + blx 0xff760fbe │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ ldmne r0!, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf191e7c2 │ │ │ │ svclt 0x0000f9d7 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xf5a04604 │ │ │ │ addlt r5, pc, r6, lsr r0 @ │ │ │ │ @ instruction: 0x460d3830 │ │ │ │ - @ instruction: 0xf990f773 │ │ │ │ + @ instruction: 0xf8f0f773 │ │ │ │ @ instruction: 0xf5a44682 │ │ │ │ ldmdacc r0!, {r1, r2, r4, r5, ip, lr} │ │ │ │ - blx 0x9e2688 │ │ │ │ + @ instruction: 0xf982f773 │ │ │ │ orrscc pc, sl, #4, 10 @ 0x1000000 │ │ │ │ addscc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ rsccc r4, r0, #137363456 @ 0x8300000 │ │ │ │ ldrdvc lr, [r4], r3 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ vbic.i16 d16, #251 @ 0x00fb │ │ │ │ tstls r5, r3, lsl #2 │ │ │ │ smlabtvs r0, r2, r3, pc @ │ │ │ │ streq pc, [fp], -r3, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, ip, pc} │ │ │ │ adcshi pc, r4, r0 │ │ │ │ qaddls r2, r4, r6 │ │ │ │ - blx 0x1360f14 │ │ │ │ + blx 0x1361054 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ vcgt.u8 d25, d0, d10 │ │ │ │ @ instruction: 0xf64e8094 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + vmull.s8 q10, d16, d24 │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ movwcs r0, #14344 @ 0x3808 │ │ │ │ cdpeq 3, 3, cr9, cr11, cr12, {0} │ │ │ │ stmdbeq pc, {r0, r1, r2, ip, sp, lr, pc} @ │ │ │ │ - strne pc, [ip], r8, asr #12 │ │ │ │ + ldrbcs pc, [r4], r8, asr #12 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d10, d0 │ │ │ │ - vrshr.s64 q8, q14, #64 │ │ │ │ + vmlal.s q9, d0, d0[1] │ │ │ │ movwls r0, #25134 @ 0x622e │ │ │ │ @ instruction: 0x1c07e9cd │ │ │ │ strls r9, [sp], #-521 @ 0xfffffdf7 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwls lr, #6605 @ 0x19cd │ │ │ │ - bls 0x3761d8 │ │ │ │ + bls 0x376318 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1908000 │ │ │ │ @ instruction: 0xf1baff5f │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe63629c │ │ │ │ - blx 0xfed60be0 │ │ │ │ + blx 0xfe6363dc │ │ │ │ + blx 0xfed60d20 │ │ │ │ @ instruction: 0xf773f080 │ │ │ │ - @ instruction: 0x4632fa1f │ │ │ │ + @ instruction: 0x4632f97f │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1904628 │ │ │ │ cdpne 15, 6, cr15, cr3, cr15, {2} │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ ldrbmi sp, [ip], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - blx 0x7e2748 │ │ │ │ + @ instruction: 0xf97af773 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ @ instruction: 0xff3cf190 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x299150 │ │ │ │ + blls 0x299290 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2f6238 │ │ │ │ - subsne pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + blls 0x2f6378 │ │ │ │ + addscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1909b06 │ │ │ │ @ instruction: 0xf1b8ff2b │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr #12 │ │ │ │ vmax.s8 d20, d10, d24 │ │ │ │ - vrshr.s64 d17, d16, #64 │ │ │ │ + vrshr.s64 q9, q12, #64 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ @ instruction: 0xff1ef190 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ stcls 1, cr13, [sp], {176} @ 0xb0 │ │ │ │ svceq 0x0008f1b8 │ │ │ │ @ instruction: 0xf504d027 │ │ │ │ vmin.s8 d19, d25, d9 │ │ │ │ - vaddhn.i16 d18, q8, q8 │ │ │ │ + vmls.i d19, d16, d0[6] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vsubw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf8d6032d │ │ │ │ - bcs 0x12d300 │ │ │ │ + bcs 0x12d440 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vsubl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf190022e │ │ │ │ strdcs pc, [r1, -pc] │ │ │ │ vmax.s8 d20, d10, d24 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf190022e │ │ │ │ @ instruction: 0xf24afef7 │ │ │ │ - vrshr.s64 , q8, #64 │ │ │ │ + vmvn.i32 d19, #2048 @ 0x00000800 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1904628 │ │ │ │ andcs pc, r0, pc, ror #29 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d10, d12 │ │ │ │ - vrshr.s64 d17, d12, #64 │ │ │ │ + vmlal.s q9, d16, d0[5] │ │ │ │ @ instruction: 0xf190022e │ │ │ │ sbfx pc, r9, #29, #16 │ │ │ │ ldrle r0, [r4, #-1809] @ 0xfffff8ef │ │ │ │ movwmi pc, #25543 @ 0x63c7 @ │ │ │ │ movwls r2, #20564 @ 0x5054 │ │ │ │ ldrle r0, [r8, #-1555]! @ 0xfffff9ed │ │ │ │ @ instruction: 0xf98ef189 │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15795 @ 0x3db3 │ │ │ │ - ldcleq 2, cr15, [ip], {74} @ 0x4a │ │ │ │ + stccs 2, cr15, [r4], #-296 @ 0xfffffed8 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x121e794 │ │ │ │ + b 0x121e8d4 │ │ │ │ vsubw.u8 , q1, d0 │ │ │ │ movwls r0, #45376 @ 0xb140 │ │ │ │ @ instruction: 0xf3c2b991 │ │ │ │ - bllt 0xfe170f90 │ │ │ │ + bllt 0xfe1710d0 │ │ │ │ @ instruction: 0xf1892054 │ │ │ │ @ instruction: 0x1e03f975 │ │ │ │ ldcle 3, cr9, [sl, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - vqdmulh.s d16, d16, d0[5] │ │ │ │ + vmull.s8 q9, d0, d28 │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [ip, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r6 │ │ │ │ @ instruction: 0xf964f189 │ │ │ │ @ instruction: 0x1e039906 │ │ │ │ stcle 3, cr9, [r8, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - @ instruction: 0xf2c00cf4 │ │ │ │ + vmvn.i32 d18, #3327 @ 0x00000cff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf189e71b │ │ │ │ @ instruction: 0x1e03f955 │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16250 @ 0x3f7a │ │ │ │ - ldcleq 2, cr15, [r4], {74} @ 0x4a │ │ │ │ + ldccs 2, cr15, [ip], {74} @ 0x4a │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, fp, lsl #14 │ │ │ │ @ instruction: 0xf1899106 │ │ │ │ stmdbls r6, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0067f77f │ │ │ │ vcgt.s8 d18, d10, d7 │ │ │ │ - vqdmulh.s d16, d16, d0[7] │ │ │ │ + vmvn.i32 d18, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6f9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -283097,27 +283179,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7bd98 │ │ │ │ + bl 0xfec7bed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ @ instruction: 0x460e5036 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ rsbcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r2, r3, r4, r5, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0xfe660bfe │ │ │ │ + blx 0xfe660d3e │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa35bdc │ │ │ │ + bne 0xa35d1c │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff82f18b │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf18b9100 │ │ │ │ @@ -283126,15 +283208,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d8, d11 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -283154,61 +283236,61 @@ │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ ldmdavc r4, {r8, sp} │ │ │ │ stc2 1, cr15, [sl, #-380]! @ 0xfffffe84 │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ vhsub.s8 d18, d10, d6 │ │ │ │ - vmla.f d16, d16, d0[0] │ │ │ │ + vaddw.s8 q9, q0, d8 │ │ │ │ @ instruction: 0xf180012e │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - tstpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ orrslt pc, r8, #9664 @ 0x25c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r3, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, fp, r0, asr #32 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0], {25} │ │ │ │ addhi pc, sl, r0, asr #32 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ tstcc r8, #69206016 @ 0x4200000 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xff5612f6 │ │ │ │ + blx 0xff561436 │ │ │ │ ldrtmi r4, [r0], -r5, lsl #12 │ │ │ │ ldc2 1, cr15, [ip, #84]! @ 0x54 │ │ │ │ orrpl pc, r0, sp, lsl #10 │ │ │ │ tstcc r4, lr, asr #22 │ │ │ │ stmdavs fp, {r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288093 │ │ │ │ stcpl 5, cr15, [r0, #52] @ 0x34 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - tstpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ and r4, r2, r2, asr #24 │ │ │ │ svcne 0x000cf854 │ │ │ │ stmiavs r3!, {r0, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ rscsle r2, r7, r0, lsl #16 │ │ │ │ tstlt fp, #2293760 @ 0x230000 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x61328 │ │ │ │ + bl 0x61468 │ │ │ │ vrhadd.s8 d18, d10, d0 │ │ │ │ - vaddl.s8 q9, d0, d16 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ @ instruction: 0xf18f002e │ │ │ │ mcrne 12, 0, pc, cr5, cr13, {6} @ │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf88ef153 │ │ │ │ @@ -283218,25 +283300,25 @@ │ │ │ │ ldc2 1, cr15, [lr], {137} @ 0x89 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xe7b0601a │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf153e7ad │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1a82b26 │ │ │ │ - eorcs pc, ip, sl, asr #4 │ │ │ │ + rsbscc pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94af160 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andscs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + subscc pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r5, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d10, d1 │ │ │ │ - vbic.i32 d18, #262144 @ 0x00040000 │ │ │ │ + vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ mrc2 1, 6, pc, cr4, cr0, {4} │ │ │ │ @ instruction: 0xf18da805 │ │ │ │ @ instruction: 0x1e05f9fb │ │ │ │ stmdage r5, {r0, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stc2l 1, cr15, [sl, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0x9000e7bf │ │ │ │ @@ -283250,204 +283332,204 @@ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003118 │ │ │ │ andcc r5, ip, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc], r0 │ │ │ │ @ instruction: 0xf75a71a1 │ │ │ │ - strmi lr, [r5], -lr, lsr #20 │ │ │ │ + strmi lr, [r5], -lr, lsl #19 │ │ │ │ @ instruction: 0xf153e765 │ │ │ │ @ instruction: 0xf04ff835 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ ldrb r6, [lr, -r3] │ │ │ │ @ instruction: 0xff14f190 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrsbteq r1, [r4], -r4 │ │ │ │ - rsbseq fp, lr, r6, lsr #1 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + eorseq r1, r4, ip, lsl r9 │ │ │ │ + rsbseq sl, lr, r6, ror #30 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0362238 │ │ │ │ svclt 0x0000bf23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c034 │ │ │ │ + bl 0xfec7c174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ mrrc2 0, 3, pc, r4, cr14 @ │ │ │ │ - @ instruction: 0xff06f728 │ │ │ │ + cdp2 7, 6, cr15, cr6, cr8, {1} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2086 @ 0xfffff7da │ │ │ │ @ instruction: 0xf5a6681b │ │ │ │ @ instruction: 0xf5a65136 │ │ │ │ ldmdbcc r0!, {r8, sl, ip, lr} │ │ │ │ @ instruction: 0xf5a550d1 │ │ │ │ @ instruction: 0xf8d3635b │ │ │ │ @ instruction: 0xf18d7290 │ │ │ │ @ instruction: 0x4603fb1d │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ stc2l 7, cr15, [r0], #-964 @ 0xfffffc3c │ │ │ │ - bllt 0x1804fc │ │ │ │ - bllt 0x1180600 │ │ │ │ + bllt 0x18063c │ │ │ │ + bllt 0x1180740 │ │ │ │ ldrbvs pc, [fp, #-1445] @ 0xfffffa5b @ │ │ │ │ ldrdeq lr, [r8, -r5]! │ │ │ │ @ instruction: 0xf900f043 │ │ │ │ @ instruction: 0xf1042200 │ │ │ │ andcs r0, r2, r0, ror #2 │ │ │ │ - blx 0xfe6e1410 │ │ │ │ + blx 0xfe6e1550 │ │ │ │ @ instruction: 0xf1771d20 │ │ │ │ @ instruction: 0xf104fae7 │ │ │ │ @ instruction: 0xf1740020 │ │ │ │ stcne 8, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ @ instruction: 0xf8d6f178 │ │ │ │ @ instruction: 0xf177480f │ │ │ │ stmdami lr, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d0f178 │ │ │ │ @ instruction: 0xf7724630 │ │ │ │ - movwcs pc, #2983 @ 0xba7 @ │ │ │ │ + movwcs pc, #2823 @ 0xb07 @ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x560f04 │ │ │ │ + blx 0x561044 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ movwcs lr, #2004 @ 0x7d4 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x2e0f18 │ │ │ │ + blx 0x2e1058 │ │ │ │ sbcle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, r3, ror #26 │ │ │ │ svclt 0x0000e7cc │ │ │ │ - rsbseq fp, lr, lr, lsr #32 │ │ │ │ + rsbseq sl, lr, lr, ror #29 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r8, asr #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbseq sl, lr, r8, lsl #31 │ │ │ │ + rsbseq sl, lr, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7c11c │ │ │ │ + bl 0xfec7c25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - blmi 0x1a53e8 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1a5528 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf940f124 │ │ │ │ - eorseq r1, r4, r8, lsr #16 │ │ │ │ + eorseq r1, r4, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c144 │ │ │ │ + bl 0xfec7c284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1520ff8 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe962f4e │ │ │ │ + blx 0xfe96308e │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7c16c │ │ │ │ + bl 0xfec7c2ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8df0ff0 │ │ │ │ mrc 0, 0, ip, cr13, cr12, {1} │ │ │ │ ssub16mi lr, r4, r0 │ │ │ │ ldrbtmi r4, [ip], #1538 @ 0x602 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ strmi fp, [fp], -r2, lsl #1 │ │ │ │ @ instruction: 0xf85e2108 │ │ │ │ @ instruction: 0xf8d0000c │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf75a300c │ │ │ │ - andlt lr, r2, sl, asr r9 │ │ │ │ + @ instruction: 0xb002e8ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrshteq sl, [lr], #-238 @ 0xffffff12 │ │ │ │ + ldrhteq sl, [lr], #-222 @ 0xffffff22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec7c1bc │ │ │ │ + bl 0xfec7c2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r7, r0, ror #31 │ │ │ │ eorspl pc, r6, r0, lsr #11 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8d09302 │ │ │ │ tstls r3, r0, ror #4 │ │ │ │ @ instruction: 0xf88d9301 │ │ │ │ - blmi 0x76d01c │ │ │ │ + blmi 0x76d15c │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff04f7f1 │ │ │ │ stc2 0, cr15, [r6, #-272]! @ 0xfffffef0 │ │ │ │ mvnlt r9, r2 │ │ │ │ - vadd.i8 d26, d4, d1 │ │ │ │ - vmla.f d22, d16, d1[3] │ │ │ │ + @ instruction: 0xf644a801 │ │ │ │ + vaddw.s8 q8, q0, d13 │ │ │ │ @ instruction: 0xf7520112 │ │ │ │ - stmdals r2, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r2, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp2 0, 4, cr15, cr2, cr4, {2} │ │ │ │ @ instruction: 0xff0af7f1 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r1, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdage r1, {r8, sl, fp, ip, sp, pc} │ │ │ │ - orrsvs pc, r9, r4, asr #4 │ │ │ │ + bicsvc pc, r9, r4, asr #4 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff0e2d80 │ │ │ │ + blx 0x8e2ec0 │ │ │ │ @ instruction: 0xf190e7e4 │ │ │ │ svclt 0x0000fdfd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c24c │ │ │ │ + bl 0xfec7c38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffaef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c274 │ │ │ │ + bl 0xfec7c3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ stc2 1, cr15, [r2], {144} @ 0x90 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - subcs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + addscc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf190681b │ │ │ │ @ instruction: 0xf5a5fbf5 │ │ │ │ @ instruction: 0x46215036 │ │ │ │ ldmdacc r0!, {r9, sp} │ │ │ │ - @ instruction: 0xff1ef6ec │ │ │ │ + cdp2 6, 7, cr15, cr14, cr12, {7} │ │ │ │ @ instruction: 0xf16f4620 │ │ │ │ andcs pc, r0, #3850240 @ 0x3ac000 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e77a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec7c2c8 │ │ │ │ + bl 0xfec7c408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7c2f0 │ │ │ │ + bl 0xfec7c430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r3, r6, lsr r3 │ │ │ │ strmi r2, [lr], -r0 │ │ │ │ @ instruction: 0xf8d32500 │ │ │ │ @ instruction: 0xf11e7260 │ │ │ │ @ instruction: 0x4604ff7b │ │ │ │ @@ -283461,15 +283543,15 @@ │ │ │ │ @ instruction: 0x1717a817 │ │ │ │ ldccc 7, cr1, [r7], {23} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-180]! @ 0xffffff4c │ │ │ │ - cmnpcs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ mcr2 1, 5, pc, cr0, cr15, {0} @ │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -283481,69 +283563,69 @@ │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldrsbtcc pc, [ip], r7 @ │ │ │ │ @ instruction: 0x462069da │ │ │ │ - teqpcs r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mrc2 1, 3, pc, cr12, cr15, {0} │ │ │ │ @ instruction: 0xf187e7da │ │ │ │ @ instruction: 0x4602fc77 │ │ │ │ - teqpcs r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf11f4620 │ │ │ │ @ instruction: 0xe7cffe71 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d18, d0, d0[7] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf11e012e │ │ │ │ bfi pc, r5, (invalid: 29:7) @ │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ - bicmi pc, r8, r2, asr #4 │ │ │ │ + tstpvs r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf11d6818 │ │ │ │ mcrrne 14, 8, pc, r2, cr1 @ │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf11f012e │ │ │ │ sbfx pc, r3, #28, #18 │ │ │ │ mcrr2 1, 8, pc, r6, cr7 @ │ │ │ │ @ instruction: 0xf03ee7d5 │ │ │ │ stmvs r3, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ addvs r1, r2, sl, asr ip │ │ │ │ suble r2, sl, r0, lsl #22 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ - blcs 0x13f280 │ │ │ │ + blcs 0x13f3c0 │ │ │ │ andcs sp, r0, #89 @ 0x59 │ │ │ │ @ instruction: 0xf8d33201 │ │ │ │ - blcs 0x131bf0 │ │ │ │ + blcs 0x131d30 │ │ │ │ andls sp, r1, #-2147483586 @ 0x8000003e │ │ │ │ @ instruction: 0xf92ef03e │ │ │ │ - bls 0x17f438 │ │ │ │ + bls 0x17f578 │ │ │ │ suble r2, lr, r0, lsl #22 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r1, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ stmdbcs r0, {r0, r3, r6, r7, r9, ip, sp, pc} │ │ │ │ andls sp, r1, #163 @ 0xa3 │ │ │ │ @ instruction: 0xf64b7103 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0372097 │ │ │ │ - bls 0x1a46c8 │ │ │ │ + bls 0x1a4808 │ │ │ │ @ instruction: 0xf187e799 │ │ │ │ str pc, [r0, r9, lsl #24]! │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ teqcc r0, #32, 12 @ 0x2000000 │ │ │ │ - cmnpcs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b8f24a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwcs lr, #10579 @ 0x2953 │ │ │ │ mcr2 1, 0, pc, cr14, cr15, {0} @ │ │ │ │ @ instruction: 0xf04fe76c │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf11e4620 │ │ │ │ strtmi pc, [r8], -r5, lsl #25 │ │ │ │ @@ -283554,42 +283636,42 @@ │ │ │ │ vmla.f32 , q8, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ sbfx r8, fp, #30, #12 │ │ │ │ ldrdcc pc, [r0], #135 @ 0x87 │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ ldmdavs sl, {r5, sl, ip, sp} │ │ │ │ stc2l 1, cr15, [r8, #124]! @ 0x7c │ │ │ │ ldrmi lr, [sl], -r6, asr #14 │ │ │ │ vabd.s8 d30, d26, d25 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d20 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ - blmi 0x1a5394 │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ + blmi 0x1a54d4 │ │ │ │ @ instruction: 0xf15b2265 │ │ │ │ svclt 0x0000fa53 │ │ │ │ - eorseq r1, r4, r8, lsr r8 │ │ │ │ + eorseq r1, r4, r0, lsl #19 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r8, ror #1 │ │ │ │ @ instruction: 0x460d4bb8 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r1, r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9367 │ │ │ │ @ instruction: 0xf17f0300 │ │ │ │ @ instruction: 0xf415e906 │ │ │ │ suble r4, r3, r0, lsl #9 │ │ │ │ - ldrbtvs pc, [pc], #1611 @ 0x125324 @ │ │ │ │ - ldrtvc pc, [pc], #1735 @ 0x125328 @ │ │ │ │ + ldrbtvs pc, [pc], #1611 @ 0x125464 @ │ │ │ │ + ldrtvc pc, [pc], #1735 @ 0x125468 @ │ │ │ │ @ instruction: 0xf64e402c │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ eormi r6, r3, r7, lsl #7 │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :256], fp │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ @@ -283604,16 +283686,16 @@ │ │ │ │ @ instruction: 0xf10004e3 │ │ │ │ @ instruction: 0xf5a78141 │ │ │ │ strtmi r5, [r8], -r0, lsl #12 │ │ │ │ @ instruction: 0xf974f7f1 │ │ │ │ ldrbvs pc, [fp], -r6, lsr #11 @ │ │ │ │ ldrdcc pc, [r0], r6 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe745908 │ │ │ │ - blls 0x1aff3f0 │ │ │ │ + blmi 0xfe745a48 │ │ │ │ + blls 0x1aff530 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288157 │ │ │ │ tstcs r0, r8, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -283638,16 +283720,16 @@ │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ movwls r3, #15152 @ 0x3b30 │ │ │ │ @ instruction: 0xf9def115 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ ldmdami sl!, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf832f177 │ │ │ │ vst2.8 {d25-d26}, [pc], r3 │ │ │ │ - @ instruction: 0xf7494100 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7484100 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r3, r0 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ @ instruction: 0x4607fa13 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a78034 │ │ │ │ andcs r5, r0, #-671088640 @ 0xd8000000 │ │ │ │ @@ -283656,15 +283738,15 @@ │ │ │ │ addcs r5, r0, #9 │ │ │ │ rsbmi pc, r0, #12779520 @ 0xc30000 │ │ │ │ andcc r3, r8, r8, lsl #2 │ │ │ │ ldrdcc pc, [r0], #138 @ 0x8a │ │ │ │ sbccc pc, r0, r4, asr #17 │ │ │ │ ldrsbtcc pc, [ip], sl @ │ │ │ │ adcscc pc, ip, r4, asr #17 │ │ │ │ - cdp 6, 9, cr15, cr4, cr10, {7} │ │ │ │ + ldcl 6, cr15, [r4, #936]! @ 0x3a8 │ │ │ │ svclt 0x004402aa │ │ │ │ @ instruction: 0xf8c49b71 │ │ │ │ @ instruction: 0x032b30b4 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ smlattcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf5a6a82e │ │ │ │ @ instruction: 0xf17f665b │ │ │ │ @@ -283686,17 +283768,17 @@ │ │ │ │ @ instruction: 0xf04fa805 │ │ │ │ @ instruction: 0xf17335ff │ │ │ │ stmdage lr, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffd8f15e │ │ │ │ stmdbge lr, {r1, r2, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf15e2000 │ │ │ │ @ instruction: 0xf042ff7d │ │ │ │ - blge 0xce4b80 │ │ │ │ + blge 0xce4cc0 │ │ │ │ smlawteq r8, r6, r9, lr │ │ │ │ - eorvs pc, r9, #68, 12 @ 0x4400000 │ │ │ │ + rsbvc pc, r9, #68, 12 @ 0x4400000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmdage r2, {r0, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xff02f174 │ │ │ │ andcs sl, r0, #1146880 @ 0x118000 │ │ │ │ andcs r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xff6af15e │ │ │ │ @ instruction: 0xf173a805 │ │ │ │ @@ -283704,15 +283786,15 @@ │ │ │ │ stmdage pc!, {r0, r1, r2, r3, r6, ip, lr, pc} @ │ │ │ │ stc2 1, cr15, [ip, #476]! @ 0x1dc │ │ │ │ @ instruction: 0xf173a836 │ │ │ │ stmdage pc!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ mcrr2 1, 7, pc, r0, cr6 @ │ │ │ │ @ instruction: 0xf1774837 │ │ │ │ ldr pc, [r8, -r3, lsr #27]! │ │ │ │ - bne 0xfe162524 │ │ │ │ + bne 0xfe162664 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c7d001 │ │ │ │ @ instruction: 0x26008034 │ │ │ │ @ instruction: 0x4630603e │ │ │ │ @ instruction: 0xf89af7f1 │ │ │ │ ldrle r0, [r6], #-480 @ 0xfffffe20 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @@ -283741,36 +283823,36 @@ │ │ │ │ sbcsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf18c20e0 │ │ │ │ eorsvs pc, r0, r9, lsl #31 │ │ │ │ stmdbge pc!, {r0, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf174a836 │ │ │ │ @ instruction: 0x9d43f9cb │ │ │ │ ldrtmi lr, [r8], -r9, lsr #15 │ │ │ │ - mcrr2 7, 6, pc, sl, cr9 @ │ │ │ │ + blx 0xfebe348e │ │ │ │ stmdacs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf8c7d03a │ │ │ │ - blls 0x1d32d24 │ │ │ │ + blls 0x1d32e64 │ │ │ │ ldrbcc pc, [r8, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf74ee754 │ │ │ │ - stmdals r3, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r3, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff4cf748 │ │ │ │ + cdp2 7, 10, cr15, cr12, cr8, {2} │ │ │ │ ldrtmi lr, [r8], -r4, lsr #14 │ │ │ │ @ instruction: 0xf7699303 │ │ │ │ - blls 0x2246a8 │ │ │ │ + blls 0x224568 │ │ │ │ mvnslt r2, r0, lsl #4 │ │ │ │ ldrbcs pc, [ip, #2247] @ 0x8c7 @ │ │ │ │ @ instruction: 0xf8c79a70 │ │ │ │ sbfx r2, r8, #11, #15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ @ instruction: 0xff56f18c │ │ │ │ - blle 0x1ace0c │ │ │ │ + blle 0x1acf4c │ │ │ │ @ instruction: 0xf0354626 │ │ │ │ movwcs pc, #2789 @ 0xae5 @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ strt r6, [r8], r6 │ │ │ │ @@ -283780,26 +283862,26 @@ │ │ │ │ @ instruction: 0xf8c79b70 │ │ │ │ @ instruction: 0xf8c705e4 │ │ │ │ ldr r3, [r9, -r0, ror #11] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ vst1.32 {d30-d32}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6cf457e │ │ │ │ @ instruction: 0xe6a075ff │ │ │ │ - blx 0xfffe1c84 │ │ │ │ - rsbscs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xfffe1dc4 │ │ │ │ + sbccc pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ @ instruction: 0xf123328c │ │ │ │ svclt 0x0000fdab │ │ │ │ - eorseq r1, r4, r8, asr #16 │ │ │ │ + mlaseq r4, r0, r9, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c870 │ │ │ │ + bl 0xfec7c9b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, pc, lsr #28 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -283817,23 +283899,23 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7c8d8 │ │ │ │ + bl 0xfec7ca18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr0, {7} │ │ │ │ svclt 0x00b8b082 │ │ │ │ - blle 0xb2e2e8 │ │ │ │ + blle 0xb2e428 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1245184 @ 0x130000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ svclt 0x00284294 │ │ │ │ @@ -283841,22 +283923,22 @@ │ │ │ │ addsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ tstlt r3, r4, lsr #32 │ │ │ │ @ instruction: 0xf649681b │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ movwls r2, #4247 @ 0x1097 │ │ │ │ - blx 0x1de3736 │ │ │ │ + blx 0x1de3876 │ │ │ │ ldrmi r9, [r8], -r1, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec7c954 │ │ │ │ + bl 0xfec7ca94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0x46012210 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #36285 @ 0x8dbd @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -283883,19 +283965,19 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4691 │ │ │ │ - blle 0x162cff4 │ │ │ │ + blle 0x162d134 │ │ │ │ strvc pc, [r0], #576 @ 0x240 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ eorscs r6, r8, #2293760 @ 0x230000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r4, r8, #1342177289 @ 0x50000009 │ │ │ │ @@ -283903,22 +283985,22 @@ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ eorcs pc, r5, r2, asr r8 @ │ │ │ │ ldmvs r2, {r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ movwls r9, #513 @ 0x201 │ │ │ │ - blx 0xffee382c │ │ │ │ + blx 0xffee396c │ │ │ │ cmplt r2, #4096 @ 0x1000 │ │ │ │ eorscs r6, r8, #36, 16 @ 0x240000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blls 0x1376cc │ │ │ │ + blls 0x13780c │ │ │ │ addsmi r6, sp, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ @ instruction: 0xf8d8d205 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ tstlt r4, r5, lsr #32 │ │ │ │ @ instruction: 0xf64968a4 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @@ -283933,86 +284015,86 @@ │ │ │ │ movwcs pc, #6857 @ 0x1ac9 @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ teqplt r0, #2496 @ p-variant is OBSOLETE @ 0x9c0 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stcl 6, cr15, [sl], #-936 @ 0xfffffc58 │ │ │ │ + bl 0xff3e3590 │ │ │ │ andcs r8, r0, ip, lsr r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0x1c2d290 │ │ │ │ + blcs 0x1c2d3d0 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stcpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1], -r3, lsl #18 │ │ │ │ ldrtmi r2, [r2], -lr, ror #28 │ │ │ │ svclt 0x00284601 │ │ │ │ ldrtmi r2, [r8], -lr, ror #4 │ │ │ │ - mcrr 6, 14, pc, lr, cr10 @ │ │ │ │ + bl 0xfece35c8 │ │ │ │ eorshi r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7caf4 │ │ │ │ + bl 0xfec7cc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f39203 │ │ │ │ ldmdbmi r1, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ - bls 0x1ff938 │ │ │ │ + bls 0x1ffa78 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 12, 9, lr, r3, cr6 │ │ │ │ + mcrrne 11, 15, lr, r3, cr6 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr14, cr13, {7} @ │ │ │ │ andlt r4, r4, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq sl, lr, lr, ror #10 │ │ │ │ + rsbseq sl, lr, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cb58 │ │ │ │ + bl 0xfec7cc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x46054914 │ │ │ │ andscs r4, r3, #20, 12 @ 0x1400000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ strtmi r6, [r2], -r9, lsl #16 │ │ │ │ andgt pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8dc2136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, ip, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 12, 6, lr, r3, cr2 │ │ │ │ + mcrrne 11, 12, lr, r3, cr2 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ stmdavs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr10, cr13, {7} │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - rsbseq sl, lr, r6, lsl #10 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + rsbseq sl, lr, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cbc4 │ │ │ │ + bl 0xfec7cd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q0 │ │ │ │ vmls.i d20, d0, d0[6] │ │ │ │ umulllt r2, r9, r7, r4 │ │ │ │ stmdbmi r8!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x0098f8d4 │ │ │ │ movwls r9, #19212 @ 0x4b0c │ │ │ │ @@ -284027,41 +284109,41 @@ │ │ │ │ andscc r6, r4, fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r4!, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 12, 1, lr, r3, cr12 │ │ │ │ + mcrrne 11, 7, lr, r3, cr12 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 1, pc, cr4, cr13, {7} │ │ │ │ - blmi 0x5b6330 │ │ │ │ - blls 0x2ffa9c │ │ │ │ + blmi 0x5b6470 │ │ │ │ + blls 0x2ffbdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle sl, r0, lsl #6 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf640bd30 │ │ │ │ - vsra.s64 d16, d17, #64 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf6400123 │ │ │ │ - vmla.i d16, d16, d1[2] │ │ │ │ + vaddl.s8 q9, d0, d9 │ │ │ │ andls r0, r3, #35 @ 0x23 │ │ │ │ stc2 1, cr15, [ip, #-36]! @ 0xffffffdc │ │ │ │ @ instruction: 0xf8c49a03 │ │ │ │ bfi r0, r8, (invalid: 1:0) │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf190e7dd │ │ │ │ svclt 0x0000f8e1 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, r8, ror r4 │ │ │ │ + rsbseq sl, lr, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cc88 │ │ │ │ + bl 0xfec7cdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -284072,33 +284154,33 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0xff163838 │ │ │ │ + bl 0x963978 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf9c6f152 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #13760 @ 0x35c0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #469762048 @ 0x1c000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xffd61b42 │ │ │ │ + blx 0xffd61c82 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ - blls 0x23dc1c │ │ │ │ + blls 0x23dd5c │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0x57de24 │ │ │ │ - blls 0x2ffb84 │ │ │ │ + blmi 0x57df64 │ │ │ │ + blls 0x2ffcc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -284106,18 +284188,18 @@ │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ ldrdlt pc, [r0, -r1]! │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ @ instruction: 0xf870f190 │ │ │ │ - rsbseq sl, lr, r6, asr #7 │ │ │ │ + rsbseq sl, lr, r6, lsl #5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cd68 │ │ │ │ + bl 0xfec7cea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ @ instruction: 0xf8df2100 │ │ │ │ ldrmi ip, [sp], -r8, asr #1 │ │ │ │ cdp 8, 1, cr4, cr13, cr15, {1} │ │ │ │ tstls r2, r0, ror pc │ │ │ │ @ instruction: 0xf8dcac02 │ │ │ │ @@ -284128,33 +284210,33 @@ │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ ldmdapl r8, {fp, sp, lr} │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ tstpeq r0, #200, 4 @ p-variant is OBSOLETE @ 0x8000000c │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0x1563918 │ │ │ │ + b 0xfed63a58 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf956f152 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #6592 @ 0x19c0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf648d213 │ │ │ │ addsmi r1, sp, #402653184 @ 0x18000000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbls ip, {r1, r2, r3, r4, ip, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ - blx 0xfe161c22 │ │ │ │ + blx 0xfe161d62 │ │ │ │ ldmib sp, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ andvs r2, r2, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r1, r6, sp, lr}^ │ │ │ │ sbcvs r3, r2, r4, lsl #4 │ │ │ │ - blmi 0x57de04 │ │ │ │ - blls 0x2ffc64 │ │ │ │ + blmi 0x57df44 │ │ │ │ + blls 0x2ffda4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r7, r0, lsl #6 │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -284162,43 +284244,43 @@ │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ msrlt LR_irq, r1 │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ subvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf06fe7e3 │ │ │ │ strb r0, [r0, sp, lsl #8]! │ │ │ │ @ instruction: 0xf800f190 │ │ │ │ - rsbseq sl, lr, r6, ror #5 │ │ │ │ + rsbseq sl, lr, r6, lsr #3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7ce48 │ │ │ │ + bl 0xfec7cf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ stmdami fp!, {r2, r3, r9, sl, lr} │ │ │ │ vhadd.s8 d27, d22, d5 │ │ │ │ vqdmlal.s q10, d12, d2[1] │ │ │ │ ldmdavs r1!, {r3, r8, r9}^ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xd1404299 │ │ │ │ stmdbls sl, {r8, r9, sp} │ │ │ │ andcs r4, r1, r7, lsl r6 │ │ │ │ movwls r2, #8712 @ 0x2208 │ │ │ │ - blx 0xe61cba │ │ │ │ + blx 0xe61dfa │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x1bdd18 │ │ │ │ + blge 0x1bde58 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xff663a10 │ │ │ │ + b 0xe63b50 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf152d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [ip], #1012 @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -284213,35 +284295,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7ea │ │ │ │ svclt 0x0000ff9d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq sl, lr, sl, ror #3 │ │ │ │ + rsbseq sl, lr, sl, lsr #1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cf10 │ │ │ │ + bl 0xfec7d050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ andle r2, r6, r2, lsl #24 │ │ │ │ eorsle r2, r1, r3, lsl #24 │ │ │ │ svclt 0x00182c01 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0x4605d116 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ ldmdbmi pc, {r3, r4, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ - b 0x11644c4 │ │ │ │ + b 0x1164604 │ │ │ │ strtmi r0, [r8], -r4, lsl #6 │ │ │ │ ldmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1585 @ 0xfffff9cf │ │ │ │ - blx 0x1163d1e │ │ │ │ + blx 0x1163e5e │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf152bdf0 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ @@ -284257,17 +284339,17 @@ │ │ │ │ @ instruction: 0xf413d108 │ │ │ │ @ instruction: 0xf04f2f00 │ │ │ │ vmull.s8 q8, d0, d3 │ │ │ │ svclt 0x00180c08 │ │ │ │ strb r4, [r0, r4, ror #12] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ svclt 0x0000e7d4 │ │ │ │ - eorseq r1, r4, r0, lsl #19 │ │ │ │ + eorseq r1, r4, r8, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7cfc0 │ │ │ │ + bl 0xfec7d100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r0, r2, r7, ip, sp, pc} │ │ │ │ movwcs r4, #1565 @ 0x61d │ │ │ │ tstls r3, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @@ -284279,90 +284361,90 @@ │ │ │ │ @ instruction: 0xf18f6100 │ │ │ │ @ instruction: 0x4604f81f │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf836f152 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #18176 @ 0x4700 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x65aa50 │ │ │ │ - blls 0x1ffe7c │ │ │ │ + blmi 0x65ab90 │ │ │ │ + blls 0x1fffbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0x1661e78 │ │ │ │ - bls 0x1923a0 │ │ │ │ + blx 0x1661fb8 │ │ │ │ + bls 0x1924e0 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, fp, asr #20 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ cdp2 1, 14, cr15, cr12, cr15, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec7d06c │ │ │ │ + bl 0xfec7d1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ rscsvs r6, fp, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blle 0x13ad6d0 │ │ │ │ + blle 0x13ad810 │ │ │ │ stceq 1, cr15, [r8], {3} │ │ │ │ vld1.8 {d4-d6}, [ip], r4 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ - b 0x442290 │ │ │ │ - bl 0xfec65eb4 │ │ │ │ - bllt 0x7292b8 │ │ │ │ + b 0x4423d0 │ │ │ │ + bl 0xfec65ff4 │ │ │ │ + bllt 0x7293f8 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ stc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ - blmi 0x712488 │ │ │ │ + blmi 0x7125c8 │ │ │ │ ldmvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ ssatmi r3, #30, r4, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0] │ │ │ │ @ instruction: 0x4669687a │ │ │ │ @ instruction: 0xf18e4620 │ │ │ │ mcrrne 13, 11, pc, r3, cr11 @ │ │ │ │ @ instruction: 0xf151d1e9 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff463ef2 │ │ │ │ + blx 0xff464032 │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ - bl 0x473f14 │ │ │ │ + bl 0x474054 │ │ │ │ andsvs r0, r0, r0, lsl #4 │ │ │ │ strtmi r4, [r0], -sl, lsl #12 │ │ │ │ rsbsvs r4, fp, r9, ror #12 │ │ │ │ mrrc2 7, 15, pc, r8, cr15 @ │ │ │ │ bicsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf06fe7e4 │ │ │ │ bfi r0, r5, #0, #19 │ │ │ │ cdp2 1, 8, cr15, cr10, cr15, {4} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d130 │ │ │ │ + bl 0xfec7d270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r3, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0x1d2148 │ │ │ │ + blcs 0x1d2288 │ │ │ │ movwcs sp, #4425 @ 0x1149 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stmdbls r8, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf9caf00f │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ @@ -284373,50 +284455,50 @@ │ │ │ │ stmdale pc!, {r7, r8, r9, sl, fp, ip, lr} @ │ │ │ │ vldrne d9, [r9, #-32] @ 0xffffffe0 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf9b6f00f │ │ │ │ stmdahi r2!, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ stcne 6, cr4, [r0, #-4]! │ │ │ │ vqdmulh.s d15, d2, d6 │ │ │ │ - ldm sl!, {r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda sl, {r1, r3, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xee1d4918 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf759300c │ │ │ │ - mcrrne 9, 5, lr, r3, cr6 @ │ │ │ │ + mcrrne 8, 11, lr, r3, cr6 │ │ │ │ @ instruction: 0xf151d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1ce3fae │ │ │ │ + blx 0x1ce40ee │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vaba.s8 q15, q13, │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ - blmi 0x1e609c │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ + blmi 0x1e61dc │ │ │ │ adcpl pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff562556 │ │ │ │ - rsbseq r9, lr, sl, ror #29 │ │ │ │ - eorseq r1, r4, r0, asr sl │ │ │ │ + blx 0xff562696 │ │ │ │ + rsbseq r9, lr, sl, lsr #27 │ │ │ │ + mlaseq r4, r8, fp, r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d1fc │ │ │ │ + bl 0xfec7d33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b32 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x16e6c14 │ │ │ │ + blle 0x16e6d54 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ @@ -284441,15 +284523,15 @@ │ │ │ │ strtmi sl, [sl], -r2, lsl #22 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldm lr, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr!, {r0, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ mcr2 1, 7, pc, cr6, cr1, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #1011712 @ 0xf7000 │ │ │ │ stmdacc r4, {r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq lr, #2829 @ 0xb0d │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ @@ -284457,25 +284539,25 @@ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r6, r8, asr #3] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf18fe7c4 │ │ │ │ svclt 0x0000fdb5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r0, lsl #28 │ │ │ │ + rsbseq r9, lr, r0, asr #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d2e0 │ │ │ │ + bl 0xfec7d420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strmi r4, [r6], -r0, lsr #22 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ strcs r0, [r0, #-768] @ 0xfffffd00 │ │ │ │ strpl lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x5e2728 │ │ │ │ + blx 0x5e2868 │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r3, r3, asr #24 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r6, lsr #2 │ │ │ │ @@ -284487,25 +284569,25 @@ │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0xb190f8d5 │ │ │ │ strtmi r9, [fp], -r1, lsl #20 │ │ │ │ ldcne 0, cr6, [r1, #-8]! │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8ccf00f │ │ │ │ - blls 0x1d2670 │ │ │ │ + blls 0x1d27b0 │ │ │ │ ldrb r6, [fp, r3] │ │ │ │ mcr2 1, 4, pc, cr10, cr1, {2} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #634880 @ 0x9b000 │ │ │ │ @ instruction: 0xf06fe7d4 │ │ │ │ ldrb r0, [r1, sp, lsl #8] │ │ │ │ stc2l 1, cr15, [r6, #-572]! @ 0xfffffdc4 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d378 │ │ │ │ + bl 0xfec7d4b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ bicmi pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_s, #204, 4 @ 0xc000000c │ │ │ │ addsmi fp, sp, #131 @ 0x83 │ │ │ │ @ instruction: 0x4617d175 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @@ -284525,16 +284607,16 @@ │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ - @ instruction: 0xf759300c │ │ │ │ - mcrrne 8, 3, lr, r3, cr6 │ │ │ │ + @ instruction: 0xf758300c │ │ │ │ + mcrrne 15, 9, lr, r3, cr6 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -284553,39 +284635,39 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf84cf00f │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x13e9e0 │ │ │ │ - bvs 0xb9a534 │ │ │ │ + bcs 0x13eb20 │ │ │ │ + bvs 0xb9a674 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf840f00f │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ ldc2l 1, cr15, [lr, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #61440 @ 0xf000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - rsbseq r9, lr, sl, lsr #25 │ │ │ │ + rsbseq r9, lr, sl, ror #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7d48c │ │ │ │ + bl 0xfec7d5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x126a014 │ │ │ │ + blmi 0x126a154 │ │ │ │ ldrmi fp, [r4], -r4, lsr #1 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf17e0300 │ │ │ │ vld2.8 {d14,d16}, [r4 :256], ip │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x13eeb8 │ │ │ │ + blcs 0x13eff8 │ │ │ │ movwcs sp, #4462 @ 0x116e │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r9, rrx │ │ │ │ @ instruction: 0xf7f2a803 │ │ │ │ ldmdbmi r6!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -284594,70 +284676,70 @@ │ │ │ │ strmi sl, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf18d4630 │ │ │ │ @ instruction: 0x4604ff57 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ ldc2 1, cr15, [lr, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #3391488 @ 0x33c000 │ │ │ │ - ble 0x5312fc │ │ │ │ + ble 0x53143c │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -ip, asr #2 │ │ │ │ tstcs r0, r4, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q0, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrbvs pc, [r8, #-1609]! @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrmi r6, [lr], -fp, lsr #16 │ │ │ │ @ instruction: 0xf649429c │ │ │ │ vrsra.s64 d22, d8, #64 │ │ │ │ tstle r3, #1543503874 @ 0x5c000002 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r8, lsl r8 │ │ │ │ eorvs r2, r9, r4, lsl #4 │ │ │ │ @ instruction: 0xf1149301 │ │ │ │ stmdavs sl!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x16e76c │ │ │ │ + blls 0x16e8ac │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x1265bc │ │ │ │ + bl 0x1266fc │ │ │ │ @ instruction: 0xf17e0086 │ │ │ │ - blls 0x1a06d4 │ │ │ │ + blls 0x1a0814 │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vsubw.s8 q8, q8, d4 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ ldr pc, [r1, r3, asr #26]! │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7ae │ │ │ │ str r0, [fp, sp, lsl #8]! │ │ │ │ mcrr2 1, 8, pc, r8, cr15 @ │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #19 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ vstrls d3, [r8, #-4] │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r5, r7, pc}^ @ │ │ │ │ - bvc 0xfe5a23e4 │ │ │ │ + bvc 0xfe5a2524 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ mcrvc 12, 0, r7, cr6, cr12, {3} │ │ │ │ strcs r7, [r4, -r6, lsl #21] │ │ │ │ @ instruction: 0xf1142040 │ │ │ │ @ instruction: 0x4604fa3f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4248 @ 0x1098 │ │ │ │ @@ -284666,35 +284748,35 @@ │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r9, r0 │ │ │ │ ldreq pc, [r4, -r4, lsl #2] │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andseq pc, r8, #-2147483647 @ 0x80000001 │ │ │ │ @ instruction: 0xf00e4638 │ │ │ │ @ instruction: 0xf994fbed │ │ │ │ - bvs 0x972470 │ │ │ │ + bvs 0x9725b0 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86025 │ │ │ │ - bvs 0x19b7c90 │ │ │ │ + bvs 0x19b7dd0 │ │ │ │ strbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r5, rrx │ │ │ │ @ instruction: 0xff52f00e │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #103 @ 0x67 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x46424937 │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ smladxls r0, r6, r1, r2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - @ instruction: 0x4605eef6 │ │ │ │ + @ instruction: 0x4605ee56 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ ldc2l 1, cr15, [ip], #324 @ 0x144 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r5, #212992 @ 0x34000 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf9e0f114 │ │ │ │ @@ -284704,15 +284786,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ vmlsl.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf8d62697 │ │ │ │ teqlt r8, #152 @ 0x98 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ - blx 0xfea628d8 │ │ │ │ + blx 0xfea62a18 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x270281f0 │ │ │ │ strcs lr, [r8, -sl, lsl #15] │ │ │ │ @@ -284723,27 +284805,27 @@ │ │ │ │ vabd.s8 d30, d27, d0 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe77569df │ │ │ │ ldrb r2, [r3, -r1, lsl #14]! │ │ │ │ - @ instruction: 0x01b1f640 │ │ │ │ + mvnsne pc, r0, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - sbceq pc, r9, r0, asr #12 │ │ │ │ + andcs pc, r9, r0, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f108 │ │ │ │ addseq pc, r8, r6, asr #17 │ │ │ │ strtmi lr, [r0], -sl, asr #15 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf994f114 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, fp, lsl #10]! │ │ │ │ ldc2l 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ - rsbseq r9, lr, sl, lsr #20 │ │ │ │ + rsbseq r9, lr, sl, ror #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284756,38 +284838,38 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f2824 │ │ │ │ + blvs 0xfe7f2964 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec671fc │ │ │ │ + bl 0xfec6733c │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec76628 │ │ │ │ - blcs 0x1299ec │ │ │ │ + bl 0xfec76768 │ │ │ │ + blcs 0x129b2c │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18e46e9 │ │ │ │ @ instruction: 0x4605fa51 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @@ -284795,15 +284877,15 @@ │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 6, cr15, cr8, cr14, {0} │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - stc 6, cr15, [lr, #932]! @ 0x3a4 │ │ │ │ + stc 6, cr15, [lr, #-932] @ 0xfffffc5c │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -284828,15 +284910,15 @@ │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7dc │ │ │ │ svclt 0x0000facf │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, lsl #18 │ │ │ │ + rsbseq r9, lr, r6, asr #15 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0000b085 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ ldrmi r2, [r0], r1, lsl #6 │ │ │ │ @@ -284849,38 +284931,38 @@ │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r0, r0, asr #5 │ │ │ │ vnmla.f64 d4, d13, d11 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f2998 │ │ │ │ + blvs 0xfe7f2ad8 │ │ │ │ rsbsle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xb124681b │ │ │ │ addsmi r1, r3, #1568 @ 0x620 │ │ │ │ movwcc sp, #4950 @ 0x1356 │ │ │ │ addmi r1, r3, #27648 @ 0x6c00 │ │ │ │ andcs sp, r3, #1207959553 @ 0x48000001 │ │ │ │ @ instruction: 0xf7514621 │ │ │ │ - stmdacs r0, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r2, #304]! @ 0x130 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec67370 │ │ │ │ + bl 0xfec674b0 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7679c │ │ │ │ - blcs 0x129b60 │ │ │ │ + bl 0xfec768dc │ │ │ │ + blcs 0x129ca0 │ │ │ │ @ instruction: 0x4628d152 │ │ │ │ @ instruction: 0xf1074669 │ │ │ │ adcsvs r0, ip, r8, lsl #4 │ │ │ │ @ instruction: 0xf18e46e9 │ │ │ │ strmi pc, [r5], -r7, lsr #19 │ │ │ │ eorsle r1, lr, r3, asr #24 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @@ -284888,15 +284970,15 @@ │ │ │ │ svclt 0x0028429c │ │ │ │ @ instruction: 0xb1bc461c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ stc2 0, cr15, [lr, #56]! @ 0x38 │ │ │ │ strtmi fp, [r2], -r0, lsl #3 │ │ │ │ rsbsvs r4, r8, r9, asr #12 │ │ │ │ - ldcl 6, cr15, [r4], #932 @ 0x3a4 │ │ │ │ + mrrc 6, 14, pc, r4, cr9 @ │ │ │ │ andle r2, r9, r1, lsl #24 │ │ │ │ @ instruction: 0xf8b9687b │ │ │ │ andshi r2, sl, r0 │ │ │ │ tstle r3, sl, lsl #20 │ │ │ │ svclt 0x00842c1b │ │ │ │ orrsvs r8, sl, sl, lsl fp │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -284921,71 +285003,71 @@ │ │ │ │ @ instruction: 0xe7814630 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe7a86018 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf18fe7dc │ │ │ │ svclt 0x0000fa15 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007e9792 │ │ │ │ + rsbseq r9, lr, r2, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, lr, lr, asr fp │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0x460c4a5d │ │ │ │ muleq r3, r3, r8 │ │ │ │ eorls r6, sp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ smlabteq r4, sp, r9, lr │ │ │ │ @ instruction: 0x21002298 │ │ │ │ @ instruction: 0xf17da806 │ │ │ │ stmibvs fp!, {r2, r3, r5, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ - blcs 0x3f5458 │ │ │ │ + blcs 0x3f5598 │ │ │ │ adchi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r6, [r6], -r1, lsl #7 │ │ │ │ strbvs r0, [r5, #-1542]! @ 0xfffff9fa │ │ │ │ cmnvs r6, #6144 @ 0x1800 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ @ instruction: 0x46189934 │ │ │ │ ldc2 0, cr15, [r8, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ strmi r8, [r1], -lr, lsl #1 │ │ │ │ @ instruction: 0xf1052301 │ │ │ │ @ instruction: 0x46200218 │ │ │ │ @ instruction: 0xf9b4f00e │ │ │ │ - blcc 0x180918 │ │ │ │ + blcc 0x180a58 │ │ │ │ ldmdale pc!, {r0, r8, r9, fp, sp}^ @ │ │ │ │ stmiavs r2!, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r0], r1, lsl #22 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r7, pc}^ @ │ │ │ │ ldrbtmi pc, [r5], #-3 @ │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blvs 0x2b81c4 │ │ │ │ + blvs 0x2b8304 │ │ │ │ andcs r4, r4, #96, 8 @ 0x60000000 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -fp, rrx │ │ │ │ movwcs sl, #6660 @ 0x1a04 │ │ │ │ @ instruction: 0xf00ea806 │ │ │ │ - blge 0x2e4f18 │ │ │ │ + blge 0x2e5058 │ │ │ │ @ instruction: 0xee1d4937 │ │ │ │ rscvs r0, r3, r0, ror pc │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ teqcs r6, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldc 7, cr15, [r2], #352 @ 0x160 │ │ │ │ + ldc 7, cr15, [r2], {88} @ 0x58 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xfefe2e3c │ │ │ │ + blx 0xfefe2f7c │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #3248 @ 0xcb0 │ │ │ │ ldmdavs sl, {r0, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, lr, r6, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -284996,62 +285078,62 @@ │ │ │ │ andcs lr, r8, #42205184 @ 0x2840000 │ │ │ │ andcs lr, r2, #41680896 @ 0x27c0000 │ │ │ │ andcs lr, r8, #192, 14 @ 0x3000000 │ │ │ │ stmibvs sl!, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ andls r0, r3, #32 │ │ │ │ stc2 0, cr15, [r4], #-56 @ 0xffffffc8 │ │ │ │ - blx 0x14d152 │ │ │ │ + blx 0x14d292 │ │ │ │ ldr pc, [r0, r2, lsl #4] │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x1809c6 │ │ │ │ + blx 0x180b06 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #34865152 @ 0x2140000 │ │ │ │ vabd.s8 d30, d27, d3 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ - bls 0x26f7c8 │ │ │ │ + bls 0x26f908 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79b69da │ │ │ │ tstcs r0, r5, lsl #20 │ │ │ │ andls sl, r3, #393216 @ 0x60000 │ │ │ │ stc2 0, cr15, [r2], {14} │ │ │ │ - blx 0x14d196 │ │ │ │ + blx 0x14d2d6 │ │ │ │ ldr pc, [r1, r2, lsl #4] │ │ │ │ str r2, [pc, r1, lsl #4] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ ldr r0, [r1, sp]! │ │ │ │ @ instruction: 0xf94cf18f │ │ │ │ - blx 0xfef6499c │ │ │ │ - eorseq r1, r4, r8, ror #20 │ │ │ │ + blx 0xfef64adc │ │ │ │ + ldrhteq r1, [r4], -r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r6, lsr #11 │ │ │ │ + rsbseq r9, lr, r6, ror #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [lr], -ip, lsl #1 │ │ │ │ movwcs r4, #1556 @ 0x614 │ │ │ │ @ instruction: 0x46074a70 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ stmib sp, {r3, r7, r9, sl, lr}^ │ │ │ │ vld2.8 {d3-d6}, [r6], r8 │ │ │ │ ldmdavs r2, {r6, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ - blcs 0x4671e4 │ │ │ │ + blcs 0x467324 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ svcpl 0x008a7407 │ │ │ │ strvc r5, [r7], #-3935 @ 0xfffff0a1 │ │ │ │ ldmdbls r4!, {r2, r4, r5, r6, r8, r9, sl}^ │ │ │ │ strcs r0, [r0, #-1887] @ 0xfffff8a1 │ │ │ │ - blcs 0x14d64c │ │ │ │ + blcs 0x14d78c │ │ │ │ movwcs sp, #4211 @ 0x1073 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ addshi pc, r9, r0 │ │ │ │ andscs r9, r0, #311296 @ 0x4c000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, r0, r0 │ │ │ │ @@ -285061,79 +285143,79 @@ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ smlabtcc r6, sp, r9, lr │ │ │ │ movwls r6, #34947 @ 0x8883 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ strtmi fp, [r1], -sl, lsr #2 │ │ │ │ movwls r4, #22072 @ 0x5638 │ │ │ │ - blls 0x278888 │ │ │ │ + blls 0x2789c8 │ │ │ │ ldmdavs sl, {r2, r9, sl, lr} │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ ldrtmi r4, [r3], -pc, asr #16 │ │ │ │ cdp 4, 1, cr4, cr13, cr2, {1} │ │ │ │ ldrbtmi r4, [r8], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d09c15 │ │ │ │ strls r0, [r3], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r2, lsl ip │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - bl 0xffc647dc │ │ │ │ + bl 0x146491c │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf9f4f151 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r0, #5, 28 @ 0x50 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrvs 1, 0, r8, cr3, cr0, {7} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ - blcs 0x141924 │ │ │ │ + blcs 0x141a64 │ │ │ │ ldmdbls r4, {r3, r4, r6, ip, lr, pc} │ │ │ │ mrcvs 7, 1, r4, cr11, cr8, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldr r1, [r3, r5, asr #16]! │ │ │ │ strcs r6, [r0, #-3587] @ 0xfffff1fd │ │ │ │ @ instruction: 0xf8d346a8 │ │ │ │ - blvs 0xfe7b2d80 │ │ │ │ + blvs 0xfe7b2ec0 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 3, cr14, cr11, cr8, {5} │ │ │ │ ldrdhi pc, [ip], #-141 @ 0xffffff73 │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xf6496b9a │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xe79d2397 │ │ │ │ strcs r9, [r0, #-2066] @ 0xfffff7ee │ │ │ │ @ instruction: 0xf83ef7f2 │ │ │ │ @ instruction: 0x46a86e3b │ │ │ │ @ instruction: 0xf8d39012 │ │ │ │ - blvs 0xfe7b2db4 │ │ │ │ + blvs 0xfe7b2ef4 │ │ │ │ @ instruction: 0x63b4f649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ cdpvs 7, 0, cr14, cr3, cr14, {4} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0xb1136b9b │ │ │ │ @ instruction: 0x47989914 │ │ │ │ @ instruction: 0xf6499014 │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ ldmdavs sp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrmi r9, [sp], #-2836 @ 0xfffff4ec │ │ │ │ ldmdbls r3, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff4e2b82 │ │ │ │ + blx 0xff4e2cc2 │ │ │ │ cdpvs 1, 3, cr11, cr11, cr0, {6} │ │ │ │ ldmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r3 @ │ │ │ │ stmdavs r3, {r1, r3, r4, r7, r8, r9, fp, sp, lr} │ │ │ │ ldrbne r9, [fp, r6, lsl #6] │ │ │ │ stmdavs r3, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf6499308 │ │ │ │ @@ -285144,28 +285226,28 @@ │ │ │ │ ldmdavs sl, {r2, r4, r8, fp, ip, pc} │ │ │ │ strb r1, [r6, -sp, lsl #17]! │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf18fe784 │ │ │ │ @ instruction: 0xf06ff859 │ │ │ │ ldrb r0, [pc, -r5, lsr #32]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r9, lr, r2, lsr #8 │ │ │ │ + rsbseq r9, lr, r2, ror #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrpl pc, [r0], fp, asr #4 │ │ │ │ ldrcs pc, [r7], r0, asr #5 │ │ │ │ addlt r4, sp, r1, ror #22 │ │ │ │ strmi r4, [sp], -r1, ror #24 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00066833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0x126dc8 │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0x126f08 │ │ │ │ ldm r4, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ mrc 2, 0, r3, cr13, cr12, {0} │ │ │ │ ldmdami r8, {r4, r5, r6, r8, r9, sl, fp, lr}^ │ │ │ │ @ instruction: 0x46992136 │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @@ -285173,15 +285255,15 @@ │ │ │ │ stc 3, cr9, [sp, #20] │ │ │ │ ldrbtmi r7, [r8], #-2824 @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf8dc6800 │ │ │ │ stmdapl r0!, {r2, ip, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009500 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0xae4968 │ │ │ │ + b 0xfe2e4aa8 │ │ │ │ svclt 0x00181c43 │ │ │ │ tstle r5, r4, lsl #12 │ │ │ │ @ instruction: 0xf92cf151 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #3904 @ 0xf40 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d5d243 │ │ │ │ @@ -285199,67 +285281,67 @@ │ │ │ │ strbmi r6, [sl], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8582003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ movwcs pc, #2883 @ 0xb43 @ │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ @ instruction: 0xffc2f00d │ │ │ │ - blcc 0x18d890 │ │ │ │ + blcc 0x18d9d0 │ │ │ │ ldmdale r8, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcf449c │ │ │ │ + blcs 0xcf45dc │ │ │ │ ldmdbls r4, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ - blx 0xbe2cca │ │ │ │ + blx 0xbe2e0a │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {88} @ 0x58 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ - bge 0x3510b4 │ │ │ │ + bge 0x3511f4 │ │ │ │ @ instruction: 0xffa6f00d │ │ │ │ @ instruction: 0xf1134628 │ │ │ │ - blmi 0x9e63e8 │ │ │ │ - blls 0x400d18 │ │ │ │ + blmi 0x9e6528 │ │ │ │ + blls 0x400e58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 6 @ 0xc0000003 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x3a0c34 │ │ │ │ + bls 0x3a0d74 │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r9, lsl #28 │ │ │ │ @ instruction: 0xf00ea80a │ │ │ │ - blx 0x165626 │ │ │ │ + blx 0x165766 │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - @ instruction: 0x01b1f640 │ │ │ │ + mvnsne pc, r0, asr #12 │ │ │ │ smlawteq r3, r0, r2, pc @ │ │ │ │ - sbceq pc, r9, r0, asr #12 │ │ │ │ + andcs pc, r9, r0, asr #12 │ │ │ │ eoreq pc, r3, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x225c6c │ │ │ │ + blls 0x225dac │ │ │ │ addseq pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0x4628e796 │ │ │ │ ldc2 1, cr15, [r6, #76] @ 0x4c │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ee7c3 │ │ │ │ @ instruction: 0xf7feff89 │ │ │ │ svclt 0x0000f8f5 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, ror sl │ │ │ │ - rsbseq r9, lr, lr, lsl #5 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ + rsbseq r9, lr, lr, asr #2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @@ -285268,21 +285350,21 @@ │ │ │ │ stmibvs r3, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ vqadd.s8 q12, , q7 │ │ │ │ @ instruction: 0xf2c05490 │ │ │ │ stmibvs r0, {r0, r1, r2, r4, r7, sl, sp}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x28d1c6 │ │ │ │ + blx 0x28d306 │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ strmi pc, [r7], -fp, lsr #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8093 │ │ │ │ - blcs 0x2b2e0c │ │ │ │ + blcs 0x2b2f4c │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ teqpmi r0, r8 @ @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf8d880cb │ │ │ │ adcmi r3, r3, #36, 2 │ │ │ │ @ instruction: 0xf8d8dd62 │ │ │ │ @@ -285293,20 +285375,20 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ ldmdavs r3, {r1, r3, r4, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b06 │ │ │ │ stmdavs fp!, {r2, r6, r7, pc} │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #73 @ 0x49 │ │ │ │ - blx 0xe62e22 │ │ │ │ + blx 0xe62f62 │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ stmdacs r0, {r2, r6} │ │ │ │ @ instruction: 0xf8d8d064 │ │ │ │ strcc r3, [r1], #-292 @ 0xfffffedc │ │ │ │ - beq 0x1263220 │ │ │ │ + beq 0x1263360 │ │ │ │ strcc r3, [r4, #-516] @ 0xfffffdfc │ │ │ │ ldcle 2, cr4, [r0, #-652] @ 0xfffffd74 │ │ │ │ svceq 0x0004f856 │ │ │ │ rscle r2, r0, r4, asr #16 │ │ │ │ movwcs r6, #6185 @ 0x1829 │ │ │ │ strcc r4, [r1], #-1096 @ 0xfffffbb8 │ │ │ │ strcc r4, [r4, #-1081] @ 0xfffffbc7 │ │ │ │ @@ -285319,99 +285401,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0x1e4bb0 │ │ │ │ + stmdb r2!, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x14da68 │ │ │ │ + blcs 0x14dba8 │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [sl, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x240eb0 │ │ │ │ + bls 0x240ff0 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf758300c │ │ │ │ - ldrdcc lr, [r1], -sl │ │ │ │ + andcc lr, r1, sl, lsr r9 │ │ │ │ strtmi fp, [r2], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf150d164 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffce4eaa │ │ │ │ + blx 0xffce4fea │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vabd.s8 q15, q13, │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ - blmi 0xda6f8c │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ + blmi 0xda70cc │ │ │ │ rscmi pc, lr, #268435460 @ 0x10000004 │ │ │ │ mrrc2 1, 5, pc, r8, cr9 @ │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r0, sl, asr #4 │ │ │ │ + rscscc pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf15942e5 │ │ │ │ sha1c.32 , q5, │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ - blmi 0xa66fc0 │ │ │ │ + vmla.i d19, d16, d0[5] │ │ │ │ + blmi 0xa67100 │ │ │ │ rscmi pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldc2 1, cr15, [lr], #-356 @ 0xfffffe9c │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r8, sl, asr #4 │ │ │ │ + adcmi pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf1595210 │ │ │ │ vfma.f32 d31, d10, d17 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ - blmi 0x726ff4 │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x727134 │ │ │ │ rscmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ stc2 1, cr15, [r4], #-356 @ 0xfffffe9c │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcc pc, r8, sl, asr #4 │ │ │ │ + subsmi pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf15942f0 │ │ │ │ vfma.f32 d31, d10, d7 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x3e7028 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ + blmi 0x3e7168 │ │ │ │ rscsmi pc, r7, #268435460 @ 0x10000004 │ │ │ │ stc2 1, cr15, [sl], {89} @ 0x59 │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcc pc, r0, sl, asr #4 │ │ │ │ + addmi pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d4 │ │ │ │ @ instruction: 0xf159520f │ │ │ │ svclt 0x0000fbfd │ │ │ │ - rsbseq r9, lr, ip, asr #32 │ │ │ │ - ldrshteq r8, [lr], #-246 @ 0xffffff0a │ │ │ │ - eorseq r1, r4, r8, ror sl │ │ │ │ + rsbseq r8, lr, ip, lsl #30 │ │ │ │ + ldrhteq r8, [lr], #-230 @ 0xffffff1a │ │ │ │ + eorseq r1, r4, r0, asr #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ vmin.s8 d20, d27, d2 │ │ │ │ vrshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0x46052297 │ │ │ │ @@ -285423,15 +285505,15 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8d72a09 │ │ │ │ stmib sp, {r2, r3, r4, r6, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf0400103 │ │ │ │ stmiavs sl!, {r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r0, r1, r3, r4, r6, r7, pc} │ │ │ │ - blcs 0x3f5bf4 │ │ │ │ + blcs 0x3f5d34 │ │ │ │ sbcshi pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a5b8 │ │ │ │ strge r0, [r7, r6, lsl #12]! │ │ │ │ strge sl, [r9, #3846]! @ 0xf06 │ │ │ │ movwcs r2, #5892 @ 0x1704 │ │ │ │ @ instruction: 0x463a9910 │ │ │ │ @@ -285442,15 +285524,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ strtmi r4, [r0], -sl, asr #12 │ │ │ │ stc2l 0, cr15, [r4, #52]! @ 0x34 │ │ │ │ @ instruction: 0xf64469a0 │ │ │ │ vsubw.s8 , q0, d20 │ │ │ │ addsmi r4, r8, #1207959554 @ 0x48000002 │ │ │ │ addshi pc, sl, r0, lsl #1 │ │ │ │ - blx 0x1efd1e │ │ │ │ + blx 0x1efe5e │ │ │ │ eorcc pc, r0, r0 │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf113d973 │ │ │ │ stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r6, r0 │ │ │ │ @ instruction: 0xf04f6823 │ │ │ │ andvs r0, r3, r1, lsl #22 │ │ │ │ @@ -285465,19 +285547,19 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbmi r6, [r2], -fp, ror #16 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldm lr, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda lr!, {r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffee5098 │ │ │ │ + blx 0xffee51d8 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ eorle r5, r9, #128, 30 @ 0x200 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #19 │ │ │ │ stmdbvs r2!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ andvc pc, r8, #2048 @ 0x800 │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @@ -285485,25 +285567,25 @@ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ strbmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ ldrbmi fp, [r7], #-403 @ 0xfffffe6d │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x9634f8 │ │ │ │ + beq 0x963638 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - bge 0x1f89d0 │ │ │ │ + bge 0x1f8b10 │ │ │ │ ldc2l 0, cr15, [lr, #-52]! @ 0xffffffcc │ │ │ │ @ instruction: 0xf1096963 │ │ │ │ strbmi r0, [r7], #-2305 @ 0xfffff6ff │ │ │ │ - beq 0xf63528 │ │ │ │ + beq 0xf63668 │ │ │ │ ldmle r1!, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xc9b55c │ │ │ │ - blls 0x281178 │ │ │ │ + blmi 0xc9b69c │ │ │ │ + blls 0x2812b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -285511,45 +285593,45 @@ │ │ │ │ str r0, [r0, r0, lsl #22]! │ │ │ │ @ instruction: 0xf1134620 │ │ │ │ strb pc, [r6, r7, lsl #23]! @ │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ strcs lr, [r2, -r0, ror #15] │ │ │ │ smlsdcs r8, pc, r7, lr @ │ │ │ │ stmibvs fp!, {r0, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x1afa12 │ │ │ │ + blx 0x1afb52 │ │ │ │ ldmibvs pc!, {r0, r1, r8, r9, sl, ip, sp, lr}^ @ │ │ │ │ stmibvs pc!, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00e0020 │ │ │ │ - blx 0x1651b2 │ │ │ │ + blx 0x1652f2 │ │ │ │ strb pc, [lr, -r7, lsl #14] @ │ │ │ │ strb r2, [ip, -r1, lsl #14] │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7cb │ │ │ │ strb r0, [r8, sp, lsl #10] │ │ │ │ ldc2l 1, cr15, [lr, #-568] @ 0xfffffdc8 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ vabd.s8 q15, q13, │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ rsbcs pc, r7, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfff63700 │ │ │ │ + blx 0xfff63840 │ │ │ │ mrc2 7, 5, pc, cr10, cr13, {7} │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, ip, sl, asr #4 │ │ │ │ + sbcsmi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf1592268 │ │ │ │ svclt 0x0000fae9 │ │ │ │ - eorseq r1, r4, r4, lsl #21 │ │ │ │ + eorseq r1, r4, ip, asr #23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r8, [lr], #-220 @ 0xffffff24 │ │ │ │ + ldrhteq r8, [lr], #-204 @ 0xffffff34 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi r4, [r6], -r3, lsr #23 │ │ │ │ stmiami r3!, {r0, r2, r3, r7, ip, sp, pc} │ │ │ │ streq pc, [r8, -r3, lsl #2] │ │ │ │ @@ -285558,17 +285640,17 @@ │ │ │ │ ldmdbvs r5!, {}^ @ │ │ │ │ muleq r3, r3, r8 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ muleq r3, r7, r8 │ │ │ │ stmib sp, {r0, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf0400109 │ │ │ │ ldrmi r8, [r2], r4, lsr #2 │ │ │ │ - bcs 0x2015d4 │ │ │ │ + bcs 0x201714 │ │ │ │ tstphi r2, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x1818e0 │ │ │ │ + blcc 0x181a20 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r3, r8, pc}^ @ │ │ │ │ rsceq pc, r9, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r3, asr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ sbceq r0, r6, ip │ │ │ │ andeq r0, ip, r6, asr #1 │ │ │ │ @@ -285580,15 +285662,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, sl, r0 │ │ │ │ @ instruction: 0xf1064601 │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ stc2l 0, cr15, [sl], {13} │ │ │ │ @ instruction: 0xf8d49b09 │ │ │ │ - blcc 0x187274 │ │ │ │ + blcc 0x1873b4 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r0, r1, r5, r6, r7, pc}^ @ │ │ │ │ sbcseq pc, r7, r3, lsl r0 @ │ │ │ │ andeq r0, ip, r1, lsr #1 │ │ │ │ andeq r0, ip, ip │ │ │ │ adceq r0, sl, ip │ │ │ │ andeq r0, ip, sl, lsr #1 │ │ │ │ @@ -285599,50 +285681,50 @@ │ │ │ │ ldrtmi r6, [r9], -r0, lsr #16 │ │ │ │ cdp2 1, 3, cr15, cr6, cr14, {2} │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r5], -lr, ror #16 │ │ │ │ - blcc 0x3653c4 │ │ │ │ + blcc 0x365504 │ │ │ │ cdp 0, 1, cr6, cr13, cr5, {3} │ │ │ │ stmdbmi lr!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldmdavs r3!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - svc 0x00c0f757 │ │ │ │ + svc 0x0020f757 │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9d8f7fc │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14defc │ │ │ │ - blmi 0x18db80c │ │ │ │ - blls 0x401360 │ │ │ │ + blcs 0x14e03c │ │ │ │ + blmi 0x18db94c │ │ │ │ + blls 0x4014a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308092 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strbmi r6, [sl], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andhi pc, r4, r4, asr #17 │ │ │ │ - bne 0x1621c64 │ │ │ │ - blx 0x2eff2e │ │ │ │ + bne 0x1621da4 │ │ │ │ + blx 0x2f006e │ │ │ │ @ instruction: 0xf8c4f90a │ │ │ │ @ instruction: 0xf00d9000 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x25b504 │ │ │ │ + bls 0x25b644 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ mrrc2 0, 0, pc, r6, cr13 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x464ad0d0 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0xf1baffc7 │ │ │ │ @@ -285650,15 +285732,15 @@ │ │ │ │ @ instruction: 0xf04f4680 │ │ │ │ strtmi r0, [r9], -r0, lsl #18 │ │ │ │ movwcs r4, #1600 @ 0x640 │ │ │ │ @ instruction: 0xf109aa07 │ │ │ │ @ instruction: 0xf00d0901 │ │ │ │ ldrtmi pc, [r8], #3135 @ 0xc3f @ │ │ │ │ strbmi r3, [sl, #1312] @ 0x520 │ │ │ │ - blls 0x21bb48 │ │ │ │ + blls 0x21bc88 │ │ │ │ adcsle r2, r8, r0, lsl #22 │ │ │ │ @ instruction: 0xf1134620 │ │ │ │ ldr pc, [r4, r1, ror #20]! │ │ │ │ @ instruction: 0xf1139305 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ andvs r2, r2, r1, lsl #6 │ │ │ │ @@ -285678,51 +285760,51 @@ │ │ │ │ ldmibvs r2!, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0x901cf8d3 │ │ │ │ ldmibvs r5!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x166f2a │ │ │ │ + blx 0x16706a │ │ │ │ str pc, [r4, -r5, lsl #18]! │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vabd.s8 d30, d11, d17 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ - bls 0x3b025c │ │ │ │ + bls 0x3b039c │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe73d69df │ │ │ │ tstcs r0, sl, lsl #30 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x166efe │ │ │ │ + blx 0x16703e │ │ │ │ ldr pc, [r5, -r7, lsl #14]! │ │ │ │ ldr r2, [r3, -r1, lsl #14]! │ │ │ │ streq pc, [sp], -pc, rrx │ │ │ │ @ instruction: 0xf18ee765 │ │ │ │ @ instruction: 0xf06ffc07 │ │ │ │ strb r0, [r0, -fp, lsl #12]! │ │ │ │ ldc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addcc pc, ip, sl, asr #4 │ │ │ │ + sbcsmi pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf15922bb │ │ │ │ vmul.i8 d31, d26, d15 │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d10, d30 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ adcscs pc, sl, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf992f159 │ │ │ │ - eorseq r1, r4, r4, lsr #21 │ │ │ │ + eorseq r1, r4, ip, ror #23 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r0, asr #23 │ │ │ │ + rsbseq r8, lr, r0, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7e67c │ │ │ │ + bl 0xfec7e7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ movweq r0, #50447 @ 0xc50f │ │ │ │ svclt 0x0048b085 │ │ │ │ strcs pc, [r0, #-1093] @ 0xfffffbbb │ │ │ │ streq r4, [r9, #-1558] @ 0xfffff9ea │ │ │ │ vst3.8 {d29,d31,d33}, [r5 :128], r1 │ │ │ │ @@ -285731,15 +285813,15 @@ │ │ │ │ ldrtmi sp, [r2], -r4, lsr #32 │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ ldc2 1, cr15, [r4], #564 @ 0x234 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ecf7fc │ │ │ │ - blcs 0x137dcc │ │ │ │ + blcs 0x137f0c │ │ │ │ vstrcs d13, [sl, #-12] │ │ │ │ ldccs 0, cr13, [r0], {91} @ 0x5b │ │ │ │ @ instruction: 0x4618d01b │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @@ -285757,22 +285839,22 @@ │ │ │ │ mcrcs 0, 0, sp, cr0, cr15, {6} │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ strmi r9, [r0, r3, lsl #6]! │ │ │ │ @ instruction: 0xf649682a │ │ │ │ @ instruction: 0xf2c06498 │ │ │ │ - blls 0x1f07a0 │ │ │ │ + blls 0x1f08e0 │ │ │ │ addsmi r4, r3, #24117248 @ 0x1700000 │ │ │ │ addhi pc, r3, r0, lsl #1 │ │ │ │ vadd.i8 d22, d11, d17 │ │ │ │ vrshr.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf8410294 │ │ │ │ @ instruction: 0xf6492023 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @@ -285785,46 +285867,46 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwls fp, #15856 @ 0x3df0 │ │ │ │ addvc pc, r0, #64, 4 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6496814 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r2, r8, #633339904 @ 0x25c00000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs lr!, {r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf6499b03 │ │ │ │ @ instruction: 0xf2c06498 │ │ │ │ adcsmi r2, r3, #-1761607680 @ 0x97000000 │ │ │ │ @ instruction: 0xf023d312 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xf9aaf113 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - bl 0x13f650 │ │ │ │ - blne 0xfe5a77ec │ │ │ │ + bl 0x13f790 │ │ │ │ + blne 0xfe5a792c │ │ │ │ @ instruction: 0xf17c0092 │ │ │ │ - blls 0x223474 │ │ │ │ + blls 0x2235b4 │ │ │ │ adceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ ldr r6, [r6, r1, lsr #16]! │ │ │ │ vcgt.s8 d25, d0, d3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ ldmdavs r4, {r0, r2, r4, r7, r9} │ │ │ │ ldrbvs pc, [r8, #-1609]! @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47a02097 │ │ │ │ - blls 0x2016cc │ │ │ │ + blls 0x20180c │ │ │ │ ldrvs pc, [r8], #1609 @ 0x649 │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ tstle r2, #805306379 @ 0x3000000b │ │ │ │ teqpeq pc, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ movwls r6, #14368 @ 0x3820 │ │ │ │ @ instruction: 0xf1136029 │ │ │ │ @@ -285838,34 +285920,34 @@ │ │ │ │ stmdavs r1!, {r2, r4, r7, r9} │ │ │ │ @ instruction: 0xf023e781 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r0!, {r6, r8, ip, sp} │ │ │ │ eorvs r9, r9, r3, lsl #6 │ │ │ │ @ instruction: 0xf95cf113 │ │ │ │ ldrtmi r6, [r1], -sl, lsr #16 │ │ │ │ - bl 0x13f6ec │ │ │ │ - blne 0xff5a788c │ │ │ │ + bl 0x13f82c │ │ │ │ + blne 0xff5a79cc │ │ │ │ @ instruction: 0xf17c0092 │ │ │ │ - blls 0x2233d8 │ │ │ │ + blls 0x223518 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adcmi pc, r7, #64, 12 @ 0x4000000 │ │ │ │ ldc2 1, cr15, [r4, #132] @ 0x84 │ │ │ │ - eorseq r1, r4, r4, asr #21 │ │ │ │ + eorseq r1, r4, ip, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f3 │ │ │ │ pkhbtmi sl, r8, r1, lsl #28 │ │ │ │ svcge 0x00314630 │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfeff00b8 │ │ │ │ + blmi 0xfeff01f8 │ │ │ │ tstls r8, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9371 │ │ │ │ @ instruction: 0xf17c0300 │ │ │ │ addcs lr, r0, #46, 30 @ 0xb8 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ svc 0x0028f17c │ │ │ │ @@ -285873,49 +285955,49 @@ │ │ │ │ @ instruction: 0xf17ca851 │ │ │ │ stmib sp, {r2, r5, r8, r9, sl, fp, sp, lr, pc}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf1b8550e │ │ │ │ cmnle lr, r0, lsl #30 │ │ │ │ movwls r9, #39688 @ 0x9b08 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ - blcs 0x14f748 │ │ │ │ + blcs 0x14f888 │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x147764 │ │ │ │ + blcs 0x1478a4 │ │ │ │ rscshi pc, sp, r0, asr #32 │ │ │ │ - blcs 0x14e4fc │ │ │ │ + blcs 0x14e63c │ │ │ │ ldmdbls ip!, {r3, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s11 │ │ │ │ - blls 0x36b4d8 │ │ │ │ + blls 0x36b618 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf757a000 │ │ │ │ - strmi lr, [r1], ip, lsl #27 │ │ │ │ + strmi lr, [r1], ip, ror #25 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf150d106 │ │ │ │ stmdavs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffa2f7fb │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f519 │ │ │ │ - blls 0x35bf98 │ │ │ │ + blls 0x35c0d8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x287bf8 │ │ │ │ + blls 0x287d38 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2c7cfc │ │ │ │ + blls 0x2c7e3c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x2047e24 │ │ │ │ + blls 0x2047f64 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfe3c7f34 │ │ │ │ - blls 0x1d817e8 │ │ │ │ + blmi 0xfe3c8074 │ │ │ │ + blls 0x1d81928 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464881fe │ │ │ │ tstcs r0, r3, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -285924,15 +286006,15 @@ │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [ip, #52] @ 0x34 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r6, r7, r8, pc} │ │ │ │ stmdavs r2, {r2, r3, r8, fp, sp, pc}^ │ │ │ │ ldrbne r9, [fp, ip, lsl #6] │ │ │ │ vst2.8 {d25-d28}, [pc]! │ │ │ │ - blx 0x2045ae │ │ │ │ + blx 0x2046ee │ │ │ │ andls pc, lr, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf114e7a2 │ │ │ │ @ instruction: 0xf104091f │ │ │ │ svclt 0x00580b3e │ │ │ │ movwcs r4, #5835 @ 0x16cb │ │ │ │ ldrmi r9, [r8], -r8, lsl #18 │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ @@ -285948,19 +286030,19 @@ │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [ip], -r8, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x262438 │ │ │ │ + bleq 0x262578 │ │ │ │ @ instruction: 0xf18e4658 │ │ │ │ @ instruction: 0xf00bf81b │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x36b8b4 │ │ │ │ + blx 0x36b9f4 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -285977,29 +286059,29 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r7, lsl #4 │ │ │ │ ldc2 0, cr15, [r0, #-52]! @ 0xffffffcc │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ - ldccs 14, cr14, [pc, #-288] @ 0x127778 │ │ │ │ + ldccs 14, cr14, [pc, #-288] @ 0x1278b8 │ │ │ │ strbmi sp, [r2], ip, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2010] @ 0xfffff826 │ │ │ │ - bleq 0x2624d4 │ │ │ │ + bleq 0x262614 │ │ │ │ @ instruction: 0xf18d4658 │ │ │ │ @ instruction: 0xf00bffcd │ │ │ │ @ instruction: 0xf857031f │ │ │ │ - blx 0x36b950 │ │ │ │ + blx 0x36ba90 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r7, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf10a9b07 │ │ │ │ @ instruction: 0xf1080a04 │ │ │ │ @@ -286021,220 +286103,220 @@ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17ca851 │ │ │ │ @ instruction: 0xf1b8edfa │ │ │ │ ldcle 15, cr0, [r1, #-124]! @ 0xffffff84 │ │ │ │ eorge pc, r8, sp, asr #17 │ │ │ │ strls r4, [fp], #-1705 @ 0xfffff957 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x163a84 │ │ │ │ + beq 0x163bc4 │ │ │ │ @ instruction: 0xf8d92400 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ ldrbmi r9, [ip], -r4, lsl #8 │ │ │ │ vpmax.u8 d15, d5, d20 │ │ │ │ ldrle r0, [r1, #-2011] @ 0xfffff825 │ │ │ │ - bleq 0x2a2588 │ │ │ │ + bleq 0x2a26c8 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18d0b1f │ │ │ │ - blge 0x1de7758 │ │ │ │ + blge 0x1de7898 │ │ │ │ addeq lr, r0, r3, lsl #22 │ │ │ │ - blx 0x426196 │ │ │ │ + blx 0x4262d6 │ │ │ │ stccc 8, cr15, [r4], {80} @ 0x50 │ │ │ │ movweq lr, #14923 @ 0x3a4b │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ stcls 1, cr13, [r4], {230} @ 0xe6 │ │ │ │ - beq 0x963db4 │ │ │ │ + beq 0x963ef4 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ strcc r0, [r1], #-2308 @ 0xfffff6fc │ │ │ │ ldclle 2, cr4, [r8], {163} @ 0xa3 │ │ │ │ strge lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ stmiavc r2!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e6b2 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, r4, ror #14 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x12789c │ │ │ │ - beq 0x10e3dc4 │ │ │ │ + rsbseq r8, lr, r4, lsr #12 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x1279dc │ │ │ │ + beq 0x10e3f04 │ │ │ │ ssatmi fp, #11, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f05c0 │ │ │ │ + b 0x14f0700 │ │ │ │ andls r1, r7, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ strcs sl, [r0, #-3782] @ 0xfffff13a │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r3, lsl #13 │ │ │ │ strls lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwls r2, #17408 @ 0x4400 │ │ │ │ - bl 0x279470 │ │ │ │ + bl 0x2795b0 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #20 │ │ │ │ - beq 0x923a1c │ │ │ │ + beq 0x923b5c │ │ │ │ @ instruction: 0xff34f18d │ │ │ │ eorne pc, r0, r6, asr r8 @ │ │ │ │ - blx 0x3e6220 │ │ │ │ + blx 0x3e6360 │ │ │ │ svceq 0x0001ea1a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ adcmi r2, r1, r0, lsl #2 │ │ │ │ - b 0x1374a14 │ │ │ │ + b 0x1374b54 │ │ │ │ @ instruction: 0x2c200901 │ │ │ │ - blls 0x25c1bc │ │ │ │ - bls 0x2f4e9c │ │ │ │ + blls 0x25c2fc │ │ │ │ + bls 0x2f4fdc │ │ │ │ @ instruction: 0xf84b3301 │ │ │ │ addsmi r9, sl, #4, 22 @ 0x1000 │ │ │ │ - blls 0x29eda0 │ │ │ │ + blls 0x29eee0 │ │ │ │ strls lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114ae9c │ │ │ │ @ instruction: 0xf104051f │ │ │ │ svclt 0x0058083e │ │ │ │ ldrmi r4, [r9], -r8, lsr #13 │ │ │ │ movwcs r2, #3 │ │ │ │ rsbne lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r4, lsl #4 │ │ │ │ mcrr2 0, 0, pc, sl, cr13 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - ldccs 0, cr8, [pc, #-596] @ 0x127804 │ │ │ │ + ldccs 0, cr8, [pc, #-596] @ 0x127944 │ │ │ │ mcrge 7, 4, pc, cr7, cr15, {3} @ │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0xf8cd2601 │ │ │ │ @ instruction: 0xf04f9014 │ │ │ │ strls r0, [r7], #-2560 @ 0xfffff600 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r4], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x33938c │ │ │ │ + bl 0x3394cc │ │ │ │ strtmi r0, [r8], -r9, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x127a7f │ │ │ │ + ldreq pc, [pc, #-5] @ 0x127bbf │ │ │ │ cdp2 1, 14, cr15, cr12, cr13, {4} │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r4], {160} @ 0xa0 │ │ │ │ - beq 0x1a3ed8 │ │ │ │ + beq 0x1a4018 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf84445d3 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ stcls 0, cr9, [r7], {20} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104ae54 │ │ │ │ - ldrcc r0, [pc], #-2110 @ 0x127ad0 │ │ │ │ + ldrcc r0, [pc], #-2110 @ 0x127c10 │ │ │ │ ssatmi fp, #1, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f06dc │ │ │ │ + b 0x14f081c │ │ │ │ andls r1, r4, #104, 4 @ 0x80000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldccs 0, cr13, [pc], {74} @ 0x4a │ │ │ │ mcrge 7, 2, pc, cr1, cr15, {3} @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r6], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8dd2501 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf04f9010 │ │ │ │ strbmi r0, [fp], r0, lsl #18 │ │ │ │ streq lr, [r8], #-2827 @ 0xfffff4f5 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf18d041f │ │ │ │ - bl 0x4a75ac │ │ │ │ - blx 0x267d1c │ │ │ │ + bl 0x4a76ec │ │ │ │ + blx 0x267e5c │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, #68, 2 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ - blx 0x1b032c │ │ │ │ + blx 0x1b046c │ │ │ │ @ instruction: 0xf10bf20b │ │ │ │ - b 0x136a738 │ │ │ │ + b 0x136a878 │ │ │ │ @ instruction: 0xf1bb0902 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1083601 │ │ │ │ ldrmi r0, [r2, #2080]! @ 0x820 │ │ │ │ - blls 0x265c64 │ │ │ │ - blls 0x205eeb8 │ │ │ │ + blls 0x265da4 │ │ │ │ + blls 0x205eff8 │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0x4619ae12 │ │ │ │ movwcs r2, #520 @ 0x208 │ │ │ │ stcls 0, cr2, [ip, #-12] │ │ │ │ @ instruction: 0xf00d9c0e │ │ │ │ ldrhlt pc, [r8, #-191] @ 0xffffff41 @ │ │ │ │ bicspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ msreq SPSR_x, #268435468 @ 0x1000000c │ │ │ │ - blx 0xfe1ffb8a │ │ │ │ + blx 0xfe1ffcca │ │ │ │ strbne r3, [r3, r4, lsl #4]! │ │ │ │ @ instruction: 0x13a2ebc3 │ │ │ │ ldrb r6, [ip, #67]! @ 0x43 │ │ │ │ stmdbeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ee5f9 │ │ │ │ svclt 0x0000f857 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfea39414 │ │ │ │ + blmi 0xfea39554 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x142cac │ │ │ │ + blcs 0x142dec │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldclvs 3, cr2, [r9], #-4 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe3e3c06 │ │ │ │ + blx 0xfe3e3d46 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r8, pc} │ │ │ │ - blcs 0x139640 │ │ │ │ + blcs 0x139780 │ │ │ │ tstphi r7, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46691dda │ │ │ │ cmnpvs pc, #570425344 @ p-variant is OBSOLETE @ 0x22000000 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ movweq lr, #15277 @ 0x3bad │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25405c │ │ │ │ + blcc 0x25419c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ andsls pc, r0, r7, asr #17 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0xf44f4b86 │ │ │ │ ldrbtmi r7, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ - blge 0x228670 │ │ │ │ + blge 0x2287b0 │ │ │ │ strhi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf500469a │ │ │ │ movwls r5, #8205 @ 0x200d │ │ │ │ @ instruction: 0xf107300c │ │ │ │ movwls r0, #13072 @ 0x3310 │ │ │ │ @ instruction: 0xf757462b │ │ │ │ - strmi lr, [r4], -r6, lsl #22 │ │ │ │ + strmi lr, [r4], -r6, ror #20 │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ @ instruction: 0xf90cf150 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #1856 @ 0x740 │ │ │ │ svcpl 0x0080f514 │ │ │ │ adchi pc, r8, r0, lsl #1 │ │ │ │ - blle 0x16f3468 │ │ │ │ + blle 0x16f35a8 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r7, r9, sl, lr} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ adchi pc, fp, r0, lsl #1 │ │ │ │ @@ -286247,15 +286329,15 @@ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ adcsvs r6, fp, sl, ror r0 │ │ │ │ @ instruction: 0xf8aef7fd │ │ │ │ teqlt r2, #7995392 @ 0x7a0000 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs r3, {r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -286276,37 +286358,37 @@ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldcvs 0, cr13, [r9], #-472 @ 0xfffffe28 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606fad7 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf6e84651 │ │ │ │ - vstrcs s28, [r1, #-120] @ 0xffffff88 │ │ │ │ + @ instruction: 0x2d01e97e │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff163d98 │ │ │ │ + blx 0xff163ed8 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xe1fdf8 │ │ │ │ + blmi 0xe1ff38 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf5006c3b │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strls r3, [r1], #-770 @ 0xfffffcfe │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - b 0x1865af8 │ │ │ │ + ldmib ip!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf150d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xd3235f80 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ @@ -286315,202 +286397,202 @@ │ │ │ │ strtmi sp, [r0], -r8, lsr #2 │ │ │ │ ssatmi r3, #30, ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r3], -r0 │ │ │ │ - blx 0xfe1e3e14 │ │ │ │ + blx 0xfe1e3f54 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 7, pc, cr10, cr15, {3} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf649e7e2 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fd2097 │ │ │ │ usad8 sl, r1, r8 │ │ │ │ - blle 0xff773600 │ │ │ │ + blle 0xff773740 │ │ │ │ ldrdls pc, [r0], #-135 @ 0xffffff79 │ │ │ │ ldrdge pc, [r0], #-135 @ 0xffffff79 │ │ │ │ strmi lr, [r4], -lr, lsr #14 │ │ │ │ @ instruction: 0xf06fe7d2 │ │ │ │ bfi r0, r5, #8, #8 │ │ │ │ @ instruction: 0xff10f18d │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, ip, sl, asr #4 │ │ │ │ + andsvc pc, r4, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d5 │ │ │ │ @ instruction: 0xf15862cf │ │ │ │ svclt 0x0000fcad │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r8, lr, sl, asr r2 │ │ │ │ - rsbseq r8, lr, r4, lsl #2 │ │ │ │ - ldrsbteq r1, [r4], -r0 │ │ │ │ + rsbseq r8, lr, sl, lsl r1 │ │ │ │ + rsbseq r7, lr, r4, asr #31 │ │ │ │ + eorseq r1, r4, r8, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4604b0f7 │ │ │ │ pkhbtmi sl, r8, r5, lsl #28 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e70868 │ │ │ │ + blmi 0x1e709a8 │ │ │ │ tstls r9, r0, lsl #10 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ - bl 0x15e4470 │ │ │ │ + bl 0x15e45b0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ addcs lr, r0, #79872 @ 0x13800 │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ - bl 0x1364484 │ │ │ │ + bl 0x13645c4 │ │ │ │ ldrpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrpl lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ movwls r9, #47881 @ 0xbb09 │ │ │ │ - blcs 0x14eac8 │ │ │ │ + blcs 0x14ec08 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #43782 @ 0xab06 │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0xfe148430 │ │ │ │ + blls 0xfe148570 │ │ │ │ cmple pc, r0, lsl #22 │ │ │ │ @ instruction: 0xf8dd9b81 │ │ │ │ - blcs 0x1486d0 │ │ │ │ - bmi 0x181c49c │ │ │ │ + blcs 0x148810 │ │ │ │ + bmi 0x181c5dc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r9, [sl], #-2827 @ 0xfffff4f5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf5009a0a │ │ │ │ andls r5, r0, #13 │ │ │ │ andcs r3, r0, #12 │ │ │ │ stmdapl r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r2], -r3, lsl #4 │ │ │ │ - stmib sl!, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r0, r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ @ instruction: 0xffb0f14f │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fbc1 │ │ │ │ @ instruction: 0xf51a0a00 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ - blcs 0x14eb44 │ │ │ │ + blcs 0x14ec84 │ │ │ │ orrshi pc, r8, r0, asr #32 │ │ │ │ - blcs 0x14eb40 │ │ │ │ + blcs 0x14ec80 │ │ │ │ bicshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x14eb4c │ │ │ │ + blcs 0x14ec8c │ │ │ │ eorhi pc, r3, #64 @ 0x40 │ │ │ │ - blcs 0x14eb68 │ │ │ │ + blcs 0x14eca8 │ │ │ │ cmnphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ orrlt r9, r3, r0, lsl #23 │ │ │ │ movwcs r9, #2432 @ 0x980 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf9ccf00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r9, pc}^ │ │ │ │ andvs r2, r2, r0, lsl r3 │ │ │ │ - blls 0x5c0068 │ │ │ │ + blls 0x5c01a8 │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ - blmi 0xec0270 │ │ │ │ - blls 0x1e81fd0 │ │ │ │ + blmi 0xec03b0 │ │ │ │ + blls 0x1e82110 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrbmi r8, [r0], -sl, asr #4 │ │ │ │ tstcs r0, r7, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x14ebbc │ │ │ │ + blcs 0x14ecfc │ │ │ │ mrshi pc, (UNDEF: 65) @ │ │ │ │ stmibls r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf9a4f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r1, r2, r5, r9, pc} │ │ │ │ stmib sp, {r1, r6, fp, sp, lr}^ │ │ │ │ stmvs r3, {r4, r9, ip, sp} │ │ │ │ @ instruction: 0xf10d9312 │ │ │ │ - blls 0xfe16a0b4 │ │ │ │ + blls 0xfe16a1f4 │ │ │ │ addle r2, ip, r0, lsl #22 │ │ │ │ movwcs r4, #5657 @ 0x1619 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf990f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r1, {r0, r1, r4, r9, pc} │ │ │ │ addle r2, r0, r0, lsl #18 │ │ │ │ stmdage lr, {r1, r6, fp, sp, lr} │ │ │ │ - blx 0xff1e5fa0 │ │ │ │ + blx 0xff1e60e0 │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ andcs sp, r8, #1073741872 @ 0x40000030 │ │ │ │ - bmi 0x74c820 │ │ │ │ + bmi 0x74c960 │ │ │ │ svclt 0x0070ee1d │ │ │ │ vqdmulh.s d25, d0, d11 │ │ │ │ ldrbtmi r1, [sl], #-335 @ 0xfffffeb1 │ │ │ │ @ instruction: 0xf85b6812 │ │ │ │ @ instruction: 0xf8d22002 │ │ │ │ - bge 0x4a8a3c │ │ │ │ + bge 0x4a8b7c │ │ │ │ andhi lr, r2, #3358720 @ 0x334000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andls r9, r0, #40960 @ 0xa000 │ │ │ │ strtmi r3, [r2], -ip │ │ │ │ @ instruction: 0xf7579501 │ │ │ │ - strmi lr, [r2], r2, lsr #18 │ │ │ │ + strmi lr, [r2], r2, lsl #17 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ mvnhi pc, r0 │ │ │ │ svcvc 0x0000f51a │ │ │ │ - blmi 0x39c2a0 │ │ │ │ + blmi 0x39c3e0 │ │ │ │ ldrbtmi r2, [fp], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ @ instruction: 0xf8d33003 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ strb r2, [ip, -r8, asr #6]! │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r2, lsr #31 │ │ │ │ - rsbseq r7, lr, lr, lsl #29 │ │ │ │ - rsbseq r7, lr, r6, asr lr │ │ │ │ - bleq 0x9244a0 │ │ │ │ - beq 0x10e4464 │ │ │ │ + rsbseq r7, lr, r2, ror #28 │ │ │ │ + rsbseq r7, lr, lr, asr #26 │ │ │ │ + rsbseq r7, lr, r6, lsl sp │ │ │ │ + bleq 0x9245e0 │ │ │ │ + beq 0x10e45a4 │ │ │ │ @ instruction: 0x46dabf58 │ │ │ │ stmdbls r9, {r0, r8, r9, sp} │ │ │ │ - b 0x14f98c0 │ │ │ │ + b 0x14f9a00 │ │ │ │ andls r1, r8, #-1610612730 @ 0xa0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ @ instruction: 0x4680f93d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #-1073741777 @ 0xc000002f │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - b 0x166466c │ │ │ │ + b 0x16647ac │ │ │ │ svceq 0x001ff1bb │ │ │ │ strbmi sp, [r1], sl, lsr #26 │ │ │ │ @ instruction: 0xf04f940a │ │ │ │ strtmi r0, [ip], -r1, lsl #16 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - bleq 0x1641d0 │ │ │ │ + bleq 0x164310 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #10 │ │ │ │ vpmax.u8 d15, d11, d21 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - beq 0x422cb4 │ │ │ │ + beq 0x422df4 │ │ │ │ @ instruction: 0xf18d4650 │ │ │ │ @ instruction: 0xf00afbdb │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x32c134 │ │ │ │ + blx 0x32c274 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ - bleq 0x1a44ec │ │ │ │ + bleq 0x1a462c │ │ │ │ svceq 0x0020f1bb │ │ │ │ stcls 1, cr13, [r5, #-928] @ 0xfffffc60 │ │ │ │ - blls 0x33514c │ │ │ │ + blls 0x33528c │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #4194304 @ 0x400000 │ │ │ │ stcls 12, cr13, [sl], {218} @ 0xda │ │ │ │ strls r9, [fp], -r6, lsl #22 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf114aee9 │ │ │ │ @ instruction: 0xf104051f │ │ │ │ @@ -286520,203 +286602,203 @@ │ │ │ │ rsbne lr, fp, #323584 @ 0x4f000 │ │ │ │ addseq r9, r2, r8, lsl #4 │ │ │ │ @ instruction: 0xf8f2f00d │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf17c4638 │ │ │ │ - vldrcs s28, [pc, #-40] @ 0x1280ec │ │ │ │ + vldrcs s28, [pc, #-40] @ 0x12822c │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x1a425c │ │ │ │ + beq 0x1a439c │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r5], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa39aa0 │ │ │ │ + blx 0xa39be0 │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x39d56c │ │ │ │ + bl 0x39d6ac │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - blx 0xfe564776 │ │ │ │ + blx 0xfe5648b6 │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c05 │ │ │ │ - blls 0x32a164 │ │ │ │ + blls 0x32a2a4 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ vstrls d9, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blcs 0x14dd9c │ │ │ │ + blcs 0x14dedc │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x128068 │ │ │ │ - bleq 0x10e4590 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x1281a8 │ │ │ │ + bleq 0x10e46d0 │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ stmdbls r7, {r0, r8, r9, sp} │ │ │ │ - b 0x14f99ec │ │ │ │ + b 0x14f9b2c │ │ │ │ andls r1, r8, #-1342177274 @ 0xb0000006 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r0], r7, lsr #17 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ addcs r8, r0, #1073741834 @ 0x4000000a │ │ │ │ ldmdage r5, {r8, sp}^ │ │ │ │ ldmib lr!, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldcle 13, cr2, [r0, #-124]! @ 0xffffff84 │ │ │ │ strls r4, [sp], #-1729 @ 0xfffff93f │ │ │ │ - beq 0x1a42f0 │ │ │ │ + beq 0x1a4430 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ @ instruction: 0xf8d90800 │ │ │ │ strcs fp, [r0, #-0] │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ - blx 0xb39d28 │ │ │ │ + blx 0xb39e68 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x25d614 │ │ │ │ + bl 0x25d754 │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x924204 │ │ │ │ - blx 0x11e4812 │ │ │ │ - bl 0x212fb8 │ │ │ │ - blx 0x3a83e4 │ │ │ │ + bleq 0x924344 │ │ │ │ + blx 0x11e4952 │ │ │ │ + bl 0x2130f8 │ │ │ │ + blx 0x3a8524 │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13f73fc │ │ │ │ + b 0x13f753c │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blls 0x335280 │ │ │ │ + blls 0x3353c0 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 5, cr4, [r6], {67} @ 0x43 │ │ │ │ ldclge 12, cr9, [r5, #-52] @ 0xffffffcc │ │ │ │ movwcs lr, #5719 @ 0x1657 │ │ │ │ andcs r9, r8, #128, 18 @ 0x200000 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ rschi pc, r6, r0 │ │ │ │ tstls r0, #196608 @ 0x30000 │ │ │ │ tstls r1, #57409536 @ 0x36c0000 │ │ │ │ ldrt r6, [sp], r3, asr #16 │ │ │ │ - blcs 0x14f034 │ │ │ │ + blcs 0x14f174 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr5, cr15, {1} │ │ │ │ andcs r9, r8, #12, 22 @ 0x3000 │ │ │ │ andcs r9, r3, r0, lsl #19 │ │ │ │ @ instruction: 0xf850f00d │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x548598 │ │ │ │ - blls 0x5c025c │ │ │ │ + blls 0x5486d8 │ │ │ │ + blls 0x5c039c │ │ │ │ str r6, [r6], r3, asr #32 │ │ │ │ - ldreq pc, [pc, #-276] @ 0x128144 │ │ │ │ - bleq 0x10e466c │ │ │ │ + ldreq pc, [pc, #-276] @ 0x128284 │ │ │ │ + bleq 0x10e47ac │ │ │ │ ssatmi fp, #12, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0e68 │ │ │ │ - b 0x14ee818 │ │ │ │ + b 0x14f0fa8 │ │ │ │ + b 0x14ee958 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf77f2d1f │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ strls r0, [sl], #-2049 @ 0xfffff7ff │ │ │ │ - beq 0x1643c8 │ │ │ │ + beq 0x164508 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strbmi r9, [ip], -r5, lsl #8 │ │ │ │ - bleq 0x3a2ec4 │ │ │ │ + bleq 0x3a3004 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf18d0b1f │ │ │ │ @ instruction: 0xf856fadd │ │ │ │ - blx 0x33032c │ │ │ │ - b 0x826edc │ │ │ │ + blx 0x33046c │ │ │ │ + b 0x82701c │ │ │ │ svclt 0x00140f02 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d9, d2 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b94314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf10a9b08 │ │ │ │ strcc r0, [r1], #-2592 @ 0xfffff5e0 │ │ │ │ - blls 0x2663ec │ │ │ │ + blls 0x26652c │ │ │ │ ldclle 2, cr4, [r9], {163} @ 0xa3 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ - blcs 0x151308 │ │ │ │ + blcs 0x151448 │ │ │ │ mcrge 4, 1, pc, cr2, cr15, {1} @ │ │ │ │ - ldreq pc, [pc, #-276] @ 0x1281d8 │ │ │ │ + ldreq pc, [pc, #-276] @ 0x128318 │ │ │ │ ldmdaeq lr!, {r2, r8, ip, sp, lr, pc} │ │ │ │ ssatmi fp, #9, r8, asr #30 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0efc │ │ │ │ - b 0x14ee8a0 │ │ │ │ + b 0x14f103c │ │ │ │ + b 0x14ee9e0 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldccs 0, cr13, [pc, #-456] @ 0x128144 │ │ │ │ + ldccs 0, cr13, [pc, #-456] @ 0x128284 │ │ │ │ mcrge 7, 0, pc, cr14, cr15, {3} @ │ │ │ │ andsge pc, r8, sp, asr #17 │ │ │ │ strls r2, [r8], #-1537 @ 0xfffff9ff │ │ │ │ - bleq 0x164458 │ │ │ │ - beq 0x16445c │ │ │ │ + bleq 0x164598 │ │ │ │ + beq 0x16459c │ │ │ │ @ instruction: 0xf04f4604 │ │ │ │ strls r0, [r5], #-2048 @ 0xfffff800 │ │ │ │ - bl 0x339c3c │ │ │ │ + bl 0x339d7c │ │ │ │ strtmi r0, [r8], -sl, lsl #10 │ │ │ │ - ldreq pc, [pc, #-5] @ 0x12832f │ │ │ │ - blx 0xfe66496c │ │ │ │ + ldreq pc, [pc, #-5] @ 0x12846f │ │ │ │ + blx 0xfe664aac │ │ │ │ eorcs pc, r0, r7, asr r8 @ │ │ │ │ @ instruction: 0xf505fa06 │ │ │ │ svclt 0x00144215 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ vpmax.s8 d15, d8, d2 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b84314 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ stcls 6, cr4, [r5], {160} @ 0xa0 │ │ │ │ - bleq 0x1a478c │ │ │ │ - beq 0x96478c │ │ │ │ + bleq 0x1a48cc │ │ │ │ + beq 0x9648cc │ │ │ │ @ instruction: 0xf84445d9 │ │ │ │ vldmiale sl, {d24-d25} │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ stcls 0, cr10, [r8], {24} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf104addd │ │ │ │ - ldrcc r0, [pc], #-1598 @ 0x128380 │ │ │ │ + ldrcc r0, [pc], #-1598 @ 0x1284c0 │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ andcs r4, r3, r9, lsl r6 │ │ │ │ - b 0x14f0f8c │ │ │ │ - b 0x14ee928 │ │ │ │ + b 0x14f10cc │ │ │ │ + b 0x14eea68 │ │ │ │ @ instruction: 0xf00c0289 │ │ │ │ cmpplt r8, #668 @ p-variant is OBSOLETE @ 0x29c │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04fadcb │ │ │ │ strmi r0, [r6], -r0, lsl #22 │ │ │ │ ldrbmi r2, [pc], -r1, lsl #10 │ │ │ │ strls r2, [r5], -r0, lsl #8 │ │ │ │ - bl 0x239c48 │ │ │ │ + bl 0x239d88 │ │ │ │ strbmi r0, [r0], -fp, lsl #16 │ │ │ │ ldmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - blx 0x15e49f0 │ │ │ │ + blx 0x15e4b30 │ │ │ │ addeq lr, r0, sp, lsl #22 │ │ │ │ @ instruction: 0xf808fa05 │ │ │ │ ldrsbcs pc, [r4, #-128] @ 0xffffff80 @ │ │ │ │ svceq 0x0002ea18 │ │ │ │ andcs fp, r1, #20, 30 @ 0x50 │ │ │ │ adcmi r2, r2, r0, lsl #4 │ │ │ │ tstmi r6, #16777216 @ 0x1000000 │ │ │ │ mvnle r2, r0, lsr #24 │ │ │ │ mcrls 6, 0, r4, cr5, cr4, {1} │ │ │ │ @ instruction: 0xf10b3701 │ │ │ │ ldrmi r0, [r9, #2848]! @ 0xb20 │ │ │ │ - blmi 0x266504 │ │ │ │ + blmi 0x266644 │ │ │ │ str sp, [r1, #3292]! @ 0xcdc │ │ │ │ - beq 0x4a45b0 │ │ │ │ + beq 0x4a46f0 │ │ │ │ @ instruction: 0xf14fe5b5 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94af7fb │ │ │ │ - beq 0x164b04 │ │ │ │ + beq 0x164c44 │ │ │ │ @ instruction: 0xf18de60a │ │ │ │ svclt 0x0000fc17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ @@ -286735,72 +286817,72 @@ │ │ │ │ adchi pc, r9, r0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xff42f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r3, r7, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blmi 0x19c8768 │ │ │ │ + blmi 0x19c88a8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1682 @ 0xfffff96e │ │ │ │ ldmpl r0, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ - blvs 0xfe7f4724 │ │ │ │ + blvs 0xfe7f4864 │ │ │ │ rsbsle r2, r0, r0, lsl #22 │ │ │ │ @ instruction: 0x47984631 │ │ │ │ bicsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stccs 8, cr6, [r0, #-108] @ 0xffffff94 │ │ │ │ addsmi sp, r8, #-1073741797 @ 0xc000001b │ │ │ │ andcs sp, r3, #112, 16 @ 0x700000 │ │ │ │ @ instruction: 0xf74f4629 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [sl, #424]! @ 0x1a8 │ │ │ │ vld1.16 {d4-d6}, [r2 :128], r9 │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec690f4 │ │ │ │ + bl 0xfec69234 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec78520 │ │ │ │ + bl 0xfec78660 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ - blmi 0x12b9dec │ │ │ │ + blmi 0x12b9f2c │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ ldrmi r7, [r8], r0, lsl #8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf756300c │ │ │ │ - strmi lr, [r4], -r8, lsr #29 │ │ │ │ + strmi lr, [r4], -r8, lsl #28 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ stc2 1, cr15, [lr], #316 @ 0x13c │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r4, #12517376 @ 0xbf0000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdavs fp!, {r1, r4, r5, r9, ip, lr, pc} │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xb1b5461d │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ cdp2 0, 13, cr15, cr8, cr12, {0} │ │ │ │ cmnlt r0, r6, lsl #12 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ - cdp 6, 1, cr15, cr14, cr7, {7} │ │ │ │ + ldcl 6, cr15, [lr, #-924]! @ 0xfffffc64 │ │ │ │ andle r2, r8, r1, lsl #26 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x3c8618 │ │ │ │ + blcs 0x3c8758 │ │ │ │ ldccs 1, cr13, [fp, #-12] │ │ │ │ - blhi 0xe18364 │ │ │ │ + blhi 0xe184a4 │ │ │ │ movwcs r6, #435 @ 0x1b3 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ msrlt (UNDEF: 104), r1 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf649e00c │ │ │ │ vrsra.s64 q11, q6, #64 │ │ │ │ @@ -286822,35 +286904,35 @@ │ │ │ │ ldrtmi r4, [r3], -r2, asr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-439 @ 0xfffffe49 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #12 │ │ │ │ - mcr 7, 2, pc, cr4, cr6, {2} @ │ │ │ │ + stc 7, cr15, [r4, #344]! @ 0x158 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf14fd1d8 │ │ │ │ stmdavs r0, {r0, r1, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85cf7fb │ │ │ │ ldrb r4, [r1, r4, asr #4] │ │ │ │ - blne 0x17f51e8 │ │ │ │ + blne 0x17f5328 │ │ │ │ bicle r4, fp, #805306376 @ 0x30000008 │ │ │ │ @ instruction: 0xf06fe759 │ │ │ │ bfi r0, r5, #8, #2 │ │ │ │ - blx 0x9e4c2a │ │ │ │ + blx 0x9e4d6a │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r6, lsl #20 │ │ │ │ - @ instruction: 0x007e7994 │ │ │ │ - rsbseq r7, lr, ip, asr #17 │ │ │ │ + rsbseq r7, lr, r6, asr #17 │ │ │ │ + rsbseq r7, lr, r4, asr r8 │ │ │ │ + rsbseq r7, lr, ip, lsl #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcge 0x0004b08f │ │ │ │ - blmi 0xfeaba07c │ │ │ │ + blmi 0xfeaba1bc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ @ instruction: 0xa054f897 │ │ │ │ rsbsvs r6, fp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xb058f897 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf1b18092 │ │ │ │ @@ -286859,15 +286941,15 @@ │ │ │ │ movwcs r4, #5633 @ 0x1601 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ cdp2 0, 4, cr15, cr12, cr12, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ cmnpvs pc, #637534208 @ p-variant is OBSOLETE @ 0x26000000 │ │ │ │ @ instruction: 0xf023466a │ │ │ │ - bl 0xfec6929c │ │ │ │ + bl 0xfec693dc │ │ │ │ addsmi r0, sl, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [sl], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd429a │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ vstreq d14, [r6, #-692] @ 0xfffffd4c │ │ │ │ @@ -286879,50 +286961,50 @@ │ │ │ │ @ instruction: 0xf8462033 │ │ │ │ @ instruction: 0xf9302033 │ │ │ │ @ instruction: 0xf8212033 │ │ │ │ movwcc r2, #4147 @ 0x1033 │ │ │ │ @ instruction: 0xd1f4429c │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r1, #348] @ 0x15c │ │ │ │ - bge 0x262dcc │ │ │ │ + bge 0x262f0c │ │ │ │ @ instruction: 0x4651bfb8 │ │ │ │ - bge 0x2e2dd4 │ │ │ │ + bge 0x2e2f14 │ │ │ │ @ instruction: 0xf644db19 │ │ │ │ vrshr.s64 , , #63 │ │ │ │ - b 0x14e904c │ │ │ │ - blx 0xfe1c566e │ │ │ │ + b 0x14e918c │ │ │ │ + blx 0xfe1c57ae │ │ │ │ @ instruction: 0xf1071209 │ │ │ │ - bl 0xff1e8b10 │ │ │ │ + bl 0xff1e8c50 │ │ │ │ teqvs fp, r2, lsr #7 │ │ │ │ ldrsbvs r1, [sl, #-122]! @ 0xffffff86 │ │ │ │ rsbsvc pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ ldmdbls r3, {r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movtcs pc, #580 @ 0x244 @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ vqrdmulh.s d15, d9, d3 │ │ │ │ - blmi 0x1dc0ddc │ │ │ │ + blmi 0x1dc0f1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs r5, #2258 @ 0x8d2 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ - ldc 7, cr15, [lr, #344] @ 0x158 │ │ │ │ + ldcl 7, cr15, [lr], #344 @ 0x158 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0xfea64c62 │ │ │ │ + blx 0xfea64da2 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ @ instruction: 0xf1c0ffb5 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ - blmi 0x190896c │ │ │ │ - bvs 0x20027a4 │ │ │ │ + blmi 0x1908aac │ │ │ │ + bvs 0x20028e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x464080b5 │ │ │ │ ldrtmi r3, [sp], ip, lsr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -286938,42 +287020,42 @@ │ │ │ │ andcs sp, r8, #120, 2 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ stc2 0, cr15, [lr, #48]! @ 0x30 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0x17db613b │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r8, sp, lr}^ │ │ │ │ - beq 0x564bb8 │ │ │ │ + beq 0x564cf8 │ │ │ │ @ instruction: 0xf1b861bb │ │ │ │ andle r0, r8, r0, lsl #30 │ │ │ │ ldcvs 6, cr4, [sl, #-260]! @ 0xfffffefc │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ mrc2 7, 6, pc, cr6, cr1, {7} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - blmi 0x119ceb4 │ │ │ │ + blmi 0x119cff4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71a8f44f │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf8d34632 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ ldmvs fp!, {sp, pc}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #6 │ │ │ │ movwls r2, #8968 @ 0x2308 │ │ │ │ @ instruction: 0xf7564623 │ │ │ │ - @ instruction: 0x4680ed38 │ │ │ │ + pkhbtmi lr, r0, r8, lsl #25 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf14fd106 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff4ef7fa │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrshlt r6, [r3, #-139]! @ 0xffffff75 │ │ │ │ svcvc 0x0000f518 │ │ │ │ - blmi 0xcdca64 │ │ │ │ + blmi 0xcdcba4 │ │ │ │ ldrbtmi r6, [fp], #-2170 @ 0xfffff786 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32201 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ @ instruction: 0xf5182348 │ │ │ │ addle r5, r8, #128, 30 @ 0x200 │ │ │ │ @@ -287010,38 +287092,38 @@ │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldrb r6, [r5, r3, asr #32] │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe745 │ │ │ │ strb r0, [r2, -sp, lsl #16] │ │ │ │ @ instruction: 0xf9c2f18d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, r8, lsl #15 │ │ │ │ - ldrhteq r7, [lr], #-108 @ 0xffffff94 │ │ │ │ - rsbseq r7, lr, r2, ror r6 │ │ │ │ + rsbseq r7, lr, r8, asr #12 │ │ │ │ + rsbseq r7, lr, ip, ror r5 │ │ │ │ + rsbseq r7, lr, r2, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7facc │ │ │ │ + bl 0xfec7fc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1dec654 │ │ │ │ + blmi 0x1dec794 │ │ │ │ strmi fp, [r7], -r3, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r0, ror #4 │ │ │ │ ldmdavs fp, {r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ eorcs lr, r0, #28, 28 @ 0x1c0 │ │ │ │ strbtmi r2, [r8], -r0, lsl #2 │ │ │ │ mrc 1, 0, APSR_nzcv, cr6, cr11, {3} │ │ │ │ stmdale r8, {r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ - blhi 0x7ef7b4 │ │ │ │ + blhi 0x7ef8f4 │ │ │ │ streq r0, [r7, -r7, lsl #14] │ │ │ │ - blne 0x2ea528 │ │ │ │ + blne 0x2ea668 │ │ │ │ @ instruction: 0xf06f008b │ │ │ │ - blmi 0x19e9968 │ │ │ │ - blls 0x982980 │ │ │ │ + blmi 0x19e9aa8 │ │ │ │ + blls 0x982ac0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462080bc │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -287059,21 +287141,21 @@ │ │ │ │ strls r6, [r8], #-2076 @ 0xfffff7e4 │ │ │ │ ldmdavs ip, {r3, r9, fp, sp, pc}^ │ │ │ │ strls r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ strls r6, [sl], #-2204 @ 0xfffff764 │ │ │ │ strls r6, [fp], #-2268 @ 0xfffff724 │ │ │ │ strls r6, [ip], #-2332 @ 0xfffff6e4 │ │ │ │ strls r8, [sp], #-2716 @ 0xfffff564 │ │ │ │ - bvs 0x1c4b5ec │ │ │ │ + bvs 0x1c4b72c │ │ │ │ @ instruction: 0xf8ad9412 │ │ │ │ movwcs r3, #56 @ 0x38 │ │ │ │ - bvs 0xffc4d5d8 │ │ │ │ + bvs 0xffc4d718 │ │ │ │ tstmi r4, #3358720 @ 0x334000 │ │ │ │ stmib sp, {r2, r3, r5, r6, r8, r9, fp, sp, lr}^ │ │ │ │ - blvs 0xffbf95f0 │ │ │ │ + blvs 0xffbf9730 │ │ │ │ stcvs 3, cr9, [fp], #-96 @ 0xffffffa0 │ │ │ │ stclvs 3, cr9, [fp], #-100 @ 0xffffff9c │ │ │ │ stcvs 3, cr9, [fp], #104 @ 0x68 │ │ │ │ stclvs 3, cr9, [fp], #108 @ 0x6c │ │ │ │ @ instruction: 0xf18c931c │ │ │ │ strmi pc, [r4], -r5, ror #20 │ │ │ │ rsble r1, r8, r1, asr #24 │ │ │ │ @@ -287081,33 +287163,33 @@ │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ ldc2 0, cr15, [r2], {12} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #102 @ 0x66 │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x35cb50 │ │ │ │ - blls 0x3809e8 │ │ │ │ - blls 0x3c0aec │ │ │ │ - blls 0x400bf0 │ │ │ │ - blls 0x440cf4 │ │ │ │ - blls 0x480df8 │ │ │ │ + blls 0x35cc90 │ │ │ │ + blls 0x380b28 │ │ │ │ + blls 0x3c0c2c │ │ │ │ + blls 0x400d30 │ │ │ │ + blls 0x440e34 │ │ │ │ + blls 0x480f38 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12344 @ 0x3038 │ │ │ │ rsbvs r9, fp, #18432 @ 0x4800 │ │ │ │ rscvs r9, fp, #20, 22 @ 0x5000 │ │ │ │ cmnvs fp, #22528 @ 0x5800 │ │ │ │ mvnvs r9, #24, 22 @ 0x6000 │ │ │ │ strtvs r9, [fp], #-2841 @ 0xfffff4e7 │ │ │ │ strbtvs r9, [fp], #-2842 @ 0xfffff4e6 │ │ │ │ strtvs r9, [fp], #2843 @ 0xb1b │ │ │ │ strbtvs r9, [fp], #2844 @ 0xb1c │ │ │ │ @ instruction: 0x4621e77d │ │ │ │ ldrtmi r4, [r8], -sl, ror #12 │ │ │ │ - blx 0xc65050 │ │ │ │ + blx 0xc65190 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ movwcs sp, #40 @ 0x28 │ │ │ │ ldrtmi r2, [r1], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ cmnplt r8, #22784 @ p-variant is OBSOLETE @ 0x5900 │ │ │ │ andvs r9, r3, r0, lsl #22 │ │ │ │ subvs r9, r3, r1, lsl #22 │ │ │ │ @@ -287141,15 +287223,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ svcge 0x0004b089 │ │ │ │ @ instruction: 0x469a4c7e │ │ │ │ rscsvs r6, ip, r4, lsr #16 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blcs 0x143ab4 │ │ │ │ + blcs 0x143bf4 │ │ │ │ rschi pc, fp, r0, asr #5 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ @ instruction: 0x46154691 │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ orrslt r6, fp, #191488 @ 0x2ec00 │ │ │ │ @ instruction: 0x46696bfb │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -287159,40 +287241,40 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x254f5c │ │ │ │ + blcc 0x25509c │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr} │ │ │ │ @ instruction: 0x46306bba │ │ │ │ @ instruction: 0xf7fc6079 │ │ │ │ @ instruction: 0x4603fe51 │ │ │ │ - blmi 0x1a57828 │ │ │ │ + blmi 0x1a57968 │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1586 @ 0xfffff9ce │ │ │ │ stmiapl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwls r6, #15355 @ 0x3bfb │ │ │ │ stmib sp, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ and sl, sp, r1, lsl #2 │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ shsub16mi r1, r2, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358cb │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ - blvs 0xff010b6c │ │ │ │ + blvs 0xff010cac │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, fp, lsr #12 │ │ │ │ orrsvc pc, r1, pc, asr #8 │ │ │ │ @ instruction: 0xf7569400 │ │ │ │ - @ instruction: 0x4603eb72 │ │ │ │ + @ instruction: 0x4603ead2 │ │ │ │ andsle r1, r9, r2, asr #24 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strtmi sp, [r8], -r4 │ │ │ │ @ instruction: 0xf111607b │ │ │ │ ldmdavs fp!, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs r1, {r1, r3, r6, r9, fp, lr} │ │ │ │ ldrshmi r6, [r1], #-138 @ 0xffffff76 │ │ │ │ @@ -287206,51 +287288,51 @@ │ │ │ │ @ instruction: 0xf95ef14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r3, #7104 @ 0x1bc0 │ │ │ │ movwcs lr, #6110 @ 0x17de │ │ │ │ @ instruction: 0xf00c4618 │ │ │ │ @ instruction: 0x4605fb91 │ │ │ │ rsble r2, pc, r0, lsl #16 │ │ │ │ - blle 0x1a743cc │ │ │ │ + blle 0x1a7450c │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r7, r9, sl, lr} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r6, #1703936 @ 0x1a0000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ vrshr.s64 d22, d8, #64 │ │ │ │ @ instruction: 0x46932297 │ │ │ │ @ instruction: 0xf8526812 │ │ │ │ - bcs 0x130ca4 │ │ │ │ + bcs 0x130de4 │ │ │ │ ldmdavs r2, {r1, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ rsbsvs r6, sl, fp, lsr r0 │ │ │ │ @ instruction: 0xf8fef7fc │ │ │ │ andcc lr, r0, #3522560 @ 0x35c000 │ │ │ │ strtmi fp, [r0], -r2, asr #7 │ │ │ │ @ instruction: 0xf111607b │ │ │ │ strtmi pc, [r2], -r1, lsr #27 │ │ │ │ strmi r4, [r1], r9, lsr #12 │ │ │ │ - b 0xfe9e67d4 │ │ │ │ + b 0x1e6914 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ - bleq 0x164d98 │ │ │ │ + bleq 0x164ed8 │ │ │ │ @ instruction: 0xf8dbd207 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ ldrmi r3, [fp], r6, lsr #32 │ │ │ │ ldmdavs fp, {r0, r1, r3, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf649469b │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fc2097 │ │ │ │ @@ -287266,20 +287348,20 @@ │ │ │ │ @ instruction: 0x464de71c │ │ │ │ @ instruction: 0xf06fe76d │ │ │ │ @ instruction: 0xe76f0315 │ │ │ │ movweq pc, #53359 @ 0xd06f @ │ │ │ │ @ instruction: 0xf18ce76c │ │ │ │ svclt 0x0000ffc3 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r7, lr, lr, asr #6 │ │ │ │ - rsbseq r7, lr, r0, lsr r3 │ │ │ │ + rsbseq r7, lr, lr, lsl #4 │ │ │ │ + ldrshteq r7, [lr], #-16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec7fec8 │ │ │ │ + bl 0xfec80008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfe32c9f0 │ │ │ │ + blmi 0xfe32cb30 │ │ │ │ strmi fp, [r5], -r9, lsr #1 │ │ │ │ sbclt r4, ip, #23068672 @ 0x1600000 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ ldmdavs fp, {r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9327 │ │ │ │ @ instruction: 0xf17b0300 │ │ │ │ eorcs lr, r4, #7680 @ 0x1e00 │ │ │ │ @@ -287306,32 +287388,32 @@ │ │ │ │ eorlt r4, r9, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ subscs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xff264d8c │ │ │ │ + blx 0xff264ecc │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ sbchi pc, r0, r0 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46314618 │ │ │ │ - blx 0xfefe4da0 │ │ │ │ + blx 0xfefe4ee0 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ adcshi pc, r6, r0 │ │ │ │ ldmdavs ip, {r0, r5, r9, sl, lr} │ │ │ │ - bge 0x54ddc0 │ │ │ │ + bge 0x54df00 │ │ │ │ @ instruction: 0x4628685c │ │ │ │ ldmvs ip, {r0, r4, sl, ip, pc} │ │ │ │ ldmvs ip, {r1, r4, sl, ip, pc}^ │ │ │ │ ldmdbvs ip, {r0, r1, r4, sl, ip, pc} │ │ │ │ - bhi 0xfe84dde4 │ │ │ │ + bhi 0xfe84df24 │ │ │ │ @ instruction: 0xf8ad8b1b │ │ │ │ - bvs 0x1ff4efc │ │ │ │ - bvs 0xff00da04 │ │ │ │ + bvs 0x1ff503c │ │ │ │ + bvs 0xff00db44 │ │ │ │ movwcs r9, #794 @ 0x31a │ │ │ │ @ instruction: 0xf8d7931b │ │ │ │ @ instruction: 0xf8d7c044 │ │ │ │ stmib sp, {r4, r5, sp, lr, pc}^ │ │ │ │ ldrls lr, [r5], #-796 @ 0xfffffce4 │ │ │ │ ldrsbt pc, [r8], -r7 @ │ │ │ │ tst lr, #3358720 @ 0x334000 │ │ │ │ @@ -287341,92 +287423,92 @@ │ │ │ │ @ instruction: 0x4604fb51 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ @ instruction: 0xf84cf14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #23808 @ 0x5d00 │ │ │ │ subscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x20e4e18 │ │ │ │ + blx 0x20e4f58 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ movwcs sp, #122 @ 0x7a │ │ │ │ ldrtmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x55cfc8 │ │ │ │ - blls 0x580e10 │ │ │ │ - blls 0x5c0f14 │ │ │ │ - blls 0x601018 │ │ │ │ - blls 0x64111c │ │ │ │ - blls 0x681220 │ │ │ │ + blls 0x55d108 │ │ │ │ + blls 0x580f50 │ │ │ │ + blls 0x5c1054 │ │ │ │ + blls 0x601158 │ │ │ │ + blls 0x64125c │ │ │ │ + blls 0x681360 │ │ │ │ @ instruction: 0xf8bd8283 │ │ │ │ movwhi r3, #12376 @ 0x3058 │ │ │ │ rsbvs r9, fp, #25600 @ 0x6400 │ │ │ │ adcvs r9, fp, #26624 @ 0x6800 │ │ │ │ @ instruction: 0x632b9b1c │ │ │ │ @ instruction: 0x63ab9b1e │ │ │ │ strtvs r9, [fp], #-2848 @ 0xfffff4e0 │ │ │ │ strbtvs r9, [fp], #-2849 @ 0xfffff4df │ │ │ │ strtvs r9, [fp], #2850 @ 0xb22 │ │ │ │ @ instruction: 0x4621e778 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0x665476 │ │ │ │ + blx 0x6655b6 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0070f47f │ │ │ │ @ instruction: 0xf80ef14f │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #7936 @ 0x1f00 │ │ │ │ - bge 0x1a2bfc │ │ │ │ + bge 0x1a2d3c │ │ │ │ strtmi r2, [r8], -lr, lsl #2 │ │ │ │ - blx 0x265496 │ │ │ │ + blx 0x2655d6 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ movwcs sp, #53 @ 0x35 │ │ │ │ @ instruction: 0x46312218 │ │ │ │ @ instruction: 0xf00c2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x19cf4c │ │ │ │ - blls 0x1c0e8c │ │ │ │ - blls 0x200f90 │ │ │ │ - blls 0x241094 │ │ │ │ - blls 0x281198 │ │ │ │ - blls 0x2c129c │ │ │ │ + blls 0x19d08c │ │ │ │ + blls 0x1c0fcc │ │ │ │ + blls 0x2010d0 │ │ │ │ + blls 0x2411d4 │ │ │ │ + blls 0x2812d8 │ │ │ │ + blls 0x2c13dc │ │ │ │ strb r6, [fp, -r3, asr #2] │ │ │ │ - bge 0x2f12a4 │ │ │ │ + bge 0x2f13e4 │ │ │ │ @ instruction: 0xf18c4628 │ │ │ │ strmi pc, [r4], -r7, ror #21 │ │ │ │ andsle r1, r1, r1, asr #24 │ │ │ │ andscs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x7e4ee0 │ │ │ │ - blls 0x3155b4 │ │ │ │ - blls 0x340ec4 │ │ │ │ - blls 0x380fc8 │ │ │ │ - blls 0x3c10cc │ │ │ │ - blls 0x4011d0 │ │ │ │ + blx 0x7e5020 │ │ │ │ + blls 0x3156f4 │ │ │ │ + blls 0x341004 │ │ │ │ + blls 0x381108 │ │ │ │ + blls 0x3c120c │ │ │ │ + blls 0x401310 │ │ │ │ ldr r6, [r1, -r3, lsl #2]! │ │ │ │ @ instruction: 0xffd0f14e │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #230400 @ 0x38400 │ │ │ │ @ instruction: 0xf14ee7e6 │ │ │ │ stmdavs r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff7e6eca │ │ │ │ + blx 0xff7e700a │ │ │ │ strb r4, [r2, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ce720 │ │ │ │ svclt 0x0000fea5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xb08d4bb3 │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r6, [r1], r3, lsl #19 │ │ │ │ - blcs 0x3f7b20 │ │ │ │ + blcs 0x3f7c60 │ │ │ │ andshi pc, r0, #0, 4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ rscseq r0, r7, r9, lsl r1 │ │ │ │ andeq r0, ip, ip │ │ │ │ andeq r0, ip, ip │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ tsteq r5, ip │ │ │ │ @@ -287441,19 +287523,19 @@ │ │ │ │ movwcs r0, #4632 @ 0x1218 │ │ │ │ andls r4, r3, #40, 12 @ 0x2800000 │ │ │ │ cdp2 0, 4, cr15, cr6, cr11, {0} │ │ │ │ subeq r6, r0, r8, ror #17 │ │ │ │ stc2 1, cr15, [r4], #-68 @ 0xffffffbc │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e74642 │ │ │ │ - stmdbvs r5!, {r2, r8, fp, sp, lr, pc} │ │ │ │ + stmdbvs r5!, {r2, r5, r6, fp, sp, lr, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ stmiavs r7!, {r0, r1, r2, r5, r8, pc}^ │ │ │ │ ldmdbls r6, {r0, r8, r9, sp} │ │ │ │ - blne 0x20fa7e8 │ │ │ │ + blne 0x20fa928 │ │ │ │ strtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ @ instruction: 0xf9aaf00c │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ bichi pc, pc, r0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ rscscs pc, pc, #64, 4 │ │ │ │ sbcvs pc, r7, #204472320 @ 0xc300000 │ │ │ │ @@ -287463,63 +287545,63 @@ │ │ │ │ tstpne r3, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x13b61313 │ │ │ │ bicsne r1, r5, #1275068416 @ 0x4c000000 │ │ │ │ ldmdaeq r3, {r0, r1, r4, r8, r9, ip} │ │ │ │ @ instruction: 0x460100b6 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ @ instruction: 0xf6e79304 │ │ │ │ - blls 0x263330 │ │ │ │ + blls 0x2631f0 │ │ │ │ ldrdeq lr, [r0, -r6] │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0xee1d497f │ │ │ │ @ instruction: 0x464a0f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmdb lr!, {r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stm lr, {r1, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr6 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x12e6ff2 │ │ │ │ + blx 0x12e7132 │ │ │ │ @ instruction: 0xf5164246 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf1114620 │ │ │ │ - blmi 0x1d2807c │ │ │ │ - blls 0x403084 │ │ │ │ + blmi 0x1d281bc │ │ │ │ + blls 0x4031c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -fp, lsl #3 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcc lr, [r3, -r4] │ │ │ │ - bl 0xfe9f1050 │ │ │ │ - blls 0x6ab44c │ │ │ │ + bl 0xfe9f1190 │ │ │ │ + blls 0x6ab58c │ │ │ │ ldrmi r4, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ @ instruction: 0xf00c2300 │ │ │ │ @ instruction: 0xf8daf949 │ │ │ │ vhadd.s8 d18, d0, d4 │ │ │ │ @ instruction: 0xf6c323ff │ │ │ │ ldrmi r6, [r3], #-967 @ 0xfffffc39 │ │ │ │ - blcs 0x4ba878 │ │ │ │ + blcs 0x4ba9b8 │ │ │ │ adcshi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ andeq r0, pc, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r4, asr #32 │ │ │ │ subeq r0, r4, r4, asr #32 │ │ │ │ adcseq r0, ip, r6, lsl #2 │ │ │ │ subeq r0, r4, r7, lsl r1 │ │ │ │ - blmi 0x162919c │ │ │ │ - bleq 0xa654c4 │ │ │ │ + blmi 0x16292dc │ │ │ │ + bleq 0xa65604 │ │ │ │ strls r6, [r4], #-2343 @ 0xfffff6d9 │ │ │ │ ldm r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ stm fp, {r0, r1} │ │ │ │ ands r0, r9, r3 │ │ │ │ andeq pc, ip, r7, lsl #2 │ │ │ │ @ instruction: 0xff0ef17b │ │ │ │ strbmi r3, [r8, #-13] │ │ │ │ @@ -287541,24 +287623,24 @@ │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andeq pc, ip, r5, lsl #2 │ │ │ │ stc2 1, cr15, [r0], #492 @ 0x1ec │ │ │ │ @ instruction: 0x46429916 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8f2f00c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x209568 │ │ │ │ + bls 0x2096a8 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ ldc2l 0, cr15, [r0, #-44]! @ 0xffffffd4 │ │ │ │ @ instruction: 0xf04fe77e │ │ │ │ ldr r0, [r3, -r2, lsl #16] │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601e710 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf6e79304 │ │ │ │ - blls 0x2631d4 │ │ │ │ + @ instruction: 0xf6e69304 │ │ │ │ + blls 0x265094 │ │ │ │ stmibvs r4, {r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ eorcc r2, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf828f00c │ │ │ │ @ instruction: 0xf804fb00 │ │ │ │ vabd.s8 d30, d11, d0 │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ stmibvs r2, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ @@ -287574,37 +287656,37 @@ │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ ldmdavs fp, {r0, r2, r8, fp, sp, pc} │ │ │ │ stmibcc ip!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5784 @ 0x1698 │ │ │ │ - bge 0x37aa50 │ │ │ │ + bge 0x37ab90 │ │ │ │ @ instruction: 0xf00b4628 │ │ │ │ - bl 0x2e8650 │ │ │ │ + bl 0x2e8790 │ │ │ │ @ instruction: 0xf17b0008 │ │ │ │ @ instruction: 0xf8d5fe95 │ │ │ │ @ instruction: 0xf100a014 │ │ │ │ - bl 0x2ab648 │ │ │ │ + bl 0x2ab788 │ │ │ │ @ instruction: 0xf1050108 │ │ │ │ @ instruction: 0xf8c50028 │ │ │ │ @ instruction: 0xf17b9014 │ │ │ │ stmdbvs r3!, {r0, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r3, [r6], #-1793 @ 0xfffff8ff │ │ │ │ adcsmi r4, fp, #1291845632 @ 0x4d000000 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd8a04 │ │ │ │ @ instruction: 0xf8da9018 │ │ │ │ str r3, [r5, -r4] │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ svclt 0x0000e71e │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - @ instruction: 0x007e6e9c │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, ror #21 │ │ │ │ + rsbseq r6, lr, ip, asr sp │ │ │ │ + eorseq r1, r4, r8, lsr ip │ │ │ │ + eorseq r1, r4, r0, lsr ip │ │ │ │ @ instruction: 0xf10d4957 │ │ │ │ stmdbvs r3!, {r2, r5, r8, r9, fp}^ │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vrecps.f32 q13, , │ │ │ │ vrsra.s64 d21, d0, #64 │ │ │ │ @@ -287618,16 +287700,16 @@ │ │ │ │ muls r6, fp, r6 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ ldrbmi r9, [r0], -r5, lsl #20 │ │ │ │ stc2l 0, cr15, [r2], #44 @ 0x2c │ │ │ │ msreq CPSR_f, r7, lsl #2 │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6582a │ │ │ │ - bl 0x28382c │ │ │ │ + blx 0x6596a │ │ │ │ + bl 0x28396c │ │ │ │ stmdbvs r3!, {r0, r1, r9, fp} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, sl, lr}^ │ │ │ │ strbmi r1, [fp, #-2471] @ 0xfffff659 │ │ │ │ @ instruction: 0xf107d970 │ │ │ │ ldmdbvs lr!, {r3, r5}^ │ │ │ │ mrc2 1, 1, pc, cr6, cr11, {3} │ │ │ │ movweq lr, #23466 @ 0x5baa │ │ │ │ @@ -287645,34 +287727,34 @@ │ │ │ │ ldmib r2!, {r8, r9, sp}^ │ │ │ │ movwcc r0, #4354 @ 0x1102 │ │ │ │ stmia r5!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mvnsle r0, r2, lsl #2 │ │ │ │ stmdbmi fp!, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ - bleq 0xa656dc │ │ │ │ + bleq 0xa6581c │ │ │ │ ldmdavs fp, {r0, r1, r2, r5, r8, fp, sp, lr} │ │ │ │ stmdbgt r3, {r0, r1, r2, r5, sl, lr} │ │ │ │ andeq lr, r3, fp, lsl #17 │ │ │ │ - bcc 0x1067604 │ │ │ │ + bcc 0x1067744 │ │ │ │ movwcc r9, #4868 @ 0x1304 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf107e019 │ │ │ │ @ instruction: 0xf17b0010 │ │ │ │ - blls 0x2e8ac0 │ │ │ │ + blls 0x2e8c00 │ │ │ │ eorsvs r4, r8, r8, lsl r4 │ │ │ │ stmdale r1!, {r3, r6, r8, sl, lr} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ stc2 0, cr15, [r8], {11} │ │ │ │ @ instruction: 0xf1079b04 │ │ │ │ stmiane r8!, {r4, r8}^ │ │ │ │ - blx 0xfea658da │ │ │ │ + blx 0xfea65a1a │ │ │ │ strtmi r6, [r7], #-2107 @ 0xfffff7c5 │ │ │ │ - bl 0xfeb7a368 │ │ │ │ + bl 0xfeb7a4a8 │ │ │ │ ldmdavs ip!, {r0, r1, r8, fp} │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ ldrtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf00b9c05 │ │ │ │ stmdals r4, {r0, r1, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ tstpeq r0, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -287685,34 +287767,34 @@ │ │ │ │ orrvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strbt r6, [r1], r3, ror #3 │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ @ instruction: 0xf06fe6de │ │ │ │ strbt r0, [r9], -sp, lsl #12 │ │ │ │ ldc2l 1, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ stc2l 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ - eorseq r1, r4, r8, ror #21 │ │ │ │ - ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsr ip │ │ │ │ + eorseq r1, r4, r0, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec80554 │ │ │ │ + bl 0xfec80694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r8, asr #31 │ │ │ │ addlt r4, r7, sp, lsr #19 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [ip], -r0, lsl #2 │ │ │ │ svceq 0x0025f1bc │ │ │ │ @ instruction: 0xf1bcdc42 │ │ │ │ ldcle 15, cr0, [r2], {18} │ │ │ │ mvnscc pc, #12, 2 │ │ │ │ stmdale r1!, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ movweq pc, #8620 @ 0x21ac @ │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r3, r6, r8, pc}^ @ │ │ │ │ - bvs 0xfea2539c │ │ │ │ - bvs 0x9f213c │ │ │ │ + bvs 0xfea254dc │ │ │ │ + bvs 0x9f227c │ │ │ │ @ instruction: 0x2323236a │ │ │ │ strbls r6, [sl, #-2595]! @ 0xfffff5dd │ │ │ │ @ instruction: 0xf1ac00ca │ │ │ │ movwcs r0, #4627 @ 0x1213 │ │ │ │ @ instruction: 0xf64c4093 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ andsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ @@ -287753,39 +287835,39 @@ │ │ │ │ tstlt ip, ip, asr #3 │ │ │ │ stmdane r1!, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ sbcle r4, r7, #140, 4 @ 0xc0000008 │ │ │ │ stmdbcs r0, {r0, r1, r3, r8, fp, ip, pc} │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ @ instruction: 0xf8c39a0a │ │ │ │ - bls 0x3f21e8 │ │ │ │ + bls 0x3f2328 │ │ │ │ cmppmi ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrcs SPSR_, #12779520 @ 0xc30000 │ │ │ │ - blls 0x3e1654 │ │ │ │ + blls 0x3e1794 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stcls 6, cr4, [fp], {96} @ 0x60 │ │ │ │ @ instruction: 0xf18a9400 │ │ │ │ strmi pc, [r4], -r9, lsl #28 │ │ │ │ @ instruction: 0xd1af1c41 │ │ │ │ ldc2l 1, cr15, [r8], #312 @ 0x138 │ │ │ │ @ instruction: 0xf7fa6800 │ │ │ │ submi pc, r4, #147456 @ 0x24000 │ │ │ │ @ instruction: 0xf1ace7a8 │ │ │ │ - blcs 0x32a124 │ │ │ │ + blcs 0x32a264 │ │ │ │ andge sp, r1, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq r9, r2, pc, asr r4 │ │ │ │ - andseq r9, r2, pc, asr r4 │ │ │ │ - andseq r9, r2, r9, lsr r5 │ │ │ │ - @ instruction: 0x001293d1 │ │ │ │ - @ instruction: 0x001293d1 │ │ │ │ - andseq r9, r2, r1, asr #7 │ │ │ │ - andseq r9, r2, r1, asr #7 │ │ │ │ - @ instruction: 0x001293d1 │ │ │ │ - @ instruction: 0x001293d1 │ │ │ │ + mulseq r2, pc, r5 @ │ │ │ │ + mulseq r2, pc, r5 @ │ │ │ │ + andseq r9, r2, r9, ror r6 │ │ │ │ + andseq r9, r2, r1, lsl r5 │ │ │ │ + andseq r9, r2, r1, lsl r5 │ │ │ │ + andseq r9, r2, r1, lsl #10 │ │ │ │ + andseq r9, r2, r1, lsl #10 │ │ │ │ + andseq r9, r2, r1, lsl r5 │ │ │ │ + andseq r9, r2, r1, lsl r5 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff10f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0x4601809f │ │ │ │ strtmi r9, [r2], -sl, lsl #22 │ │ │ │ strb r2, [sl, pc] │ │ │ │ @@ -287802,15 +287884,15 @@ │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ movwcs sl, #3947 @ 0xf6b │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ strmi pc, [r3], -fp, ror #29 │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ movwls r9, #14340 @ 0x3804 │ │ │ │ - blx 0xae74da │ │ │ │ + blx 0xae761a │ │ │ │ andsvs r9, r8, r3, lsl #22 │ │ │ │ movwcs lr, #5978 @ 0x175a │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -sl, rrx │ │ │ │ strtmi r9, [r2], -sl, lsl #22 │ │ │ │ @@ -287837,46 +287919,46 @@ │ │ │ │ svcge 0x0026f4bf │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ cdp2 0, 10, cr15, cr6, cr11, {0} │ │ │ │ eorsle r2, r5, r0, lsl #16 │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ @ instruction: 0x4661e71a │ │ │ │ - adccc pc, r4, sl, asr #4 │ │ │ │ + rscmi pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #232]! @ 0xe8 │ │ │ │ ldmib sp, {r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwmi r2, #41226 @ 0xa10a │ │ │ │ @ instruction: 0xf47f4322 │ │ │ │ @ instruction: 0xf503af0b │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf8c332ff │ │ │ │ strb r2, [r7, r4, ror #6] │ │ │ │ subsvs pc, fp, #679477248 @ 0x28800000 │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5b1878 │ │ │ │ + blvs 0xfe5b19b8 │ │ │ │ @ instruction: 0xf5a0b1ca │ │ │ │ stmdbls fp, {r1, r2, r4, r5, ip, lr} │ │ │ │ movwls r3, #14384 @ 0x3830 │ │ │ │ - blls 0x1fb428 │ │ │ │ + blls 0x1fb568 │ │ │ │ sbcsvs pc, ip, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addmi r6, r2, #1179648 @ 0x120000 │ │ │ │ andcs sp, r1, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [r1], -r3, lsl #6 │ │ │ │ - blx 0xfeae733a │ │ │ │ + blx 0x2e747a │ │ │ │ stmdacs r0, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0022f47f │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stmdals fp, {r2, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svclt 0x0000e7ea │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - blx 0x4e5c4e │ │ │ │ + blx 0x4e5d8e │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ - blls 0x3e80e8 │ │ │ │ + blls 0x3e8228 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ ldr r2, [lr, -r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [fp], r7, lsl #1 │ │ │ │ @@ -287973,45 +288055,45 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ str sp, [r8, sl, ror #3]! │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ @ instruction: 0xf8ca4658 │ │ │ │ @ instruction: 0xf00b3000 │ │ │ │ strmi pc, [r4], -r9, asr #28 │ │ │ │ addsle r2, lr, r0, lsl #16 │ │ │ │ - tstpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffaf7fa │ │ │ │ @ instruction: 0xf649b120 │ │ │ │ vrsra.s64 q11, q4, #64 │ │ │ │ ldmdavs ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ vnmls.f64 d4, d13, d23 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldmiblt r3!, {r2, r8, r9, fp, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r4, ip, r2, lsr #12 │ │ │ │ tstcs fp, fp, lsr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - stc 7, cr15, [r8, #-340]! @ 0xfffffeac │ │ │ │ + stc 7, cr15, [r8], {85} @ 0x55 │ │ │ │ @ instruction: 0xf1b94681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf14eaf7c │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3ef7f9 │ │ │ │ stmdbeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r1, r4, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabthi r1, sp, r9, lr │ │ │ │ - bls 0x27b0b8 │ │ │ │ + bls 0x27b1f8 │ │ │ │ strls r3, [r0, #-12] │ │ │ │ orrne pc, r3, r0, asr #4 │ │ │ │ - stc 7, cr15, [lr, #-340] @ 0xfffffeac │ │ │ │ + stcl 7, cr15, [lr], #-340 @ 0xfffffeac │ │ │ │ strb r4, [r4, r1, lsl #13]! │ │ │ │ - blcs 0x13b094 │ │ │ │ + blcs 0x13b1d4 │ │ │ │ svcge 0x0027f47f │ │ │ │ andcs r2, r1, r4, lsl #2 │ │ │ │ @ instruction: 0xf846f111 │ │ │ │ tstcs r4, r5, lsl #12 │ │ │ │ @ instruction: 0xf1112001 │ │ │ │ strmi pc, [r2], r1, asr #16 │ │ │ │ eorvs r4, pc, r0, lsl #13 │ │ │ │ @@ -288019,15 +288101,15 @@ │ │ │ │ @ instruction: 0xf1112104 │ │ │ │ tstpcs r4, r9, lsr r8 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf834f111 │ │ │ │ str r4, [pc, -r0, lsl #13]! │ │ │ │ str r6, [r2, lr, lsr #32] │ │ │ │ ldr r4, [sl, r2, asr #13] │ │ │ │ - @ instruction: 0x007e669a │ │ │ │ + rsbseq r6, lr, sl, asr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ @ instruction: 0x4698b0b3 │ │ │ │ @ instruction: 0x46074bb1 │ │ │ │ sbcslt r4, r4, #143654912 @ 0x8900000 │ │ │ │ @@ -288061,15 +288143,15 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #1008 @ 0x3f0 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ @ instruction: 0x4605fc1b │ │ │ │ mvnle r1, r3, asr #24 │ │ │ │ - blx 0xfe9e5e60 │ │ │ │ + blx 0xfe9e5fa0 │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #2864 @ 0xb30 │ │ │ │ movwcs lr, #6108 @ 0x17dc │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b4618 │ │ │ │ @ instruction: 0x4605fcd3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -288085,22 +288167,22 @@ │ │ │ │ strls sl, [sp], #-2828 @ 0xfffff4f4 │ │ │ │ @ instruction: 0xf8dc4638 │ │ │ │ strls r4, [lr], #-8 │ │ │ │ ldrdmi pc, [ip], -ip │ │ │ │ @ instruction: 0xf8dc940f │ │ │ │ ldrls r4, [r0], #-16 │ │ │ │ @ instruction: 0x4014f8bc │ │ │ │ - blvs 0x1c4e9cc │ │ │ │ + blvs 0x1c4eb0c │ │ │ │ @ instruction: 0xc018f8bc │ │ │ │ strcs r9, [r0], #-1050 @ 0xfffffbe6 │ │ │ │ subgt pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r1, r2, r3, r5, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xffc829f4 │ │ │ │ + bvs 0xffc82b34 │ │ │ │ ldrpl lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff765fd2 │ │ │ │ + blx 0xff766112 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r0, asr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -288114,22 +288196,22 @@ │ │ │ │ andvs r9, r3, ip, lsl #22 │ │ │ │ subvs r9, r3, sp, lsl #22 │ │ │ │ addvs r9, r3, lr, lsl #22 │ │ │ │ sbcvs r9, r3, pc, lsl #22 │ │ │ │ tstvs r3, r0, lsl fp │ │ │ │ addhi r9, r3, #17408 @ 0x4400 │ │ │ │ strhcc pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ - bls 0x7ca608 │ │ │ │ + bls 0x7ca748 │ │ │ │ cmnvs r2, #22528 @ 0x5800 │ │ │ │ - blls 0x742390 │ │ │ │ + blls 0x7424d0 │ │ │ │ ldrb r6, [r1, -r3, ror #5]! │ │ │ │ str r4, [r3, r3, asr #12] │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf17aa81e │ │ │ │ - blge 0x8e5038 │ │ │ │ + blge 0x8e5178 │ │ │ │ tstcs r0, r2, lsl #4 │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ mulcc r1, r9, fp │ │ │ │ stcls 0, cr13, [ip, #-500]! @ 0xfffffe0c │ │ │ │ strtmi r2, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xff9af110 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ @@ -288150,34 +288232,34 @@ │ │ │ │ @ instruction: 0x4605fb73 │ │ │ │ tstle r5, r8, ror #24 │ │ │ │ @ instruction: 0xf9faf14e │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r5, #11, 28 @ 0xb0 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ @ instruction: 0xf17aa81e │ │ │ │ - blge 0x8e4fc4 │ │ │ │ + blge 0x8e5104 │ │ │ │ andcs r4, r2, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf18b2100 │ │ │ │ andcc pc, r1, pc, asr fp @ │ │ │ │ stcls 0, cr13, [ip], #-312 @ 0xfffffec8 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ rsbeq r2, r2, r3 │ │ │ │ @ instruction: 0xf00b9201 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {80} @ 0x50 │ │ │ │ - bls 0x1a0ed4 │ │ │ │ + bls 0x1a1014 │ │ │ │ ldmne r2!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - blne 0x1e7b88 │ │ │ │ - blne 0x1e7b40 │ │ │ │ + blne 0x1e7cc8 │ │ │ │ + blne 0x1e7c80 │ │ │ │ @ instruction: 0xd1f9429a │ │ │ │ @ instruction: 0xf1104630 │ │ │ │ @ instruction: 0xe70ffebf │ │ │ │ - blge 0x1bb358 │ │ │ │ + blge 0x1bb498 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x10e6106 │ │ │ │ + blx 0x10e6246 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ movwcs r4, #581 @ 0x245 │ │ │ │ strbmi r2, [r1], -r8, lsr #4 │ │ │ │ @ instruction: 0xf00b2003 │ │ │ │ @@ -288212,15 +288294,15 @@ │ │ │ │ svclt 0x0000e6c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ pkhbtmi fp, r9, r3, lsl #1 │ │ │ │ tstcs r0, r2, lsl #30 │ │ │ │ - blmi 0xfee7b3f8 │ │ │ │ + blmi 0xfee7b538 │ │ │ │ cmnvs sl, r6, lsl #12 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ stmib r7, {r0, r3, r4, r5, r9, sp, lr}^ │ │ │ │ stmib r7, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0x63b9110c │ │ │ │ mvnsvs r6, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -288243,15 +288325,15 @@ │ │ │ │ stmdage r2, {r0, r1, r2, r4, r5, r8, pc} │ │ │ │ teqvs r8, #0, 2 │ │ │ │ ldc 1, cr15, [ip], {122} @ 0x7a │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ @ instruction: 0xf8d963bb │ │ │ │ mvnsvs r3, ip │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - strthi pc, [pc], #-512 @ 0x129c00 │ │ │ │ + strthi pc, [pc], #-512 @ 0x129d40 │ │ │ │ ldrdcc pc, [r8], -r9 │ │ │ │ stccs 1, cr6, [r0, #-748] @ 0xfffffd14 │ │ │ │ adchi pc, r7, r0 │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8c2f7fa │ │ │ │ ldmdblt r8!, {r1, r7, r9, sl, lr} │ │ │ │ @@ -288263,37 +288345,37 @@ │ │ │ │ movwge lr, #43463 @ 0xa9c7 │ │ │ │ vqdmulh.s , q0, q10 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r8, sl} │ │ │ │ ldrbtvs pc, [r8], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7], #704 @ 0x2c0 │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf649d248 │ │ │ │ @ instruction: 0xf2c06b98 │ │ │ │ @ instruction: 0xf8db2b97 │ │ │ │ @ instruction: 0xf8533000 │ │ │ │ - blcs 0x135d0c │ │ │ │ + blcs 0x135e4c │ │ │ │ @ instruction: 0xf8d3d03e │ │ │ │ @ instruction: 0xf6498004 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fb2097 │ │ │ │ @ instruction: 0xf1b8f8cb │ │ │ │ eorsle r0, r9, r0, lsl #30 │ │ │ │ ldmdavs r8, {r0, r1, r3, r4, r5, r7, r9, fp, sp, lr}^ │ │ │ │ stc2l 1, cr15, [lr, #-64]! @ 0xffffffc0 │ │ │ │ @ instruction: 0x46806abb │ │ │ │ andne lr, r0, #3457024 @ 0x34c000 │ │ │ │ - b 0x1ce7838 │ │ │ │ + stmib lr, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -288309,29 +288391,29 @@ │ │ │ │ stc2 1, cr15, [lr, #64]! @ 0x40 │ │ │ │ svceq 0x0000f1ba │ │ │ │ rsb sp, r0, fp, rrx │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf88ef7fb │ │ │ │ @ instruction: 0xf8d96b7b │ │ │ │ - blcs 0x3f1d58 │ │ │ │ + blcs 0x3f1e98 │ │ │ │ strcs fp, [r0, #-3988] @ 0xfffff06c │ │ │ │ - bcs 0x404a04 │ │ │ │ + bcs 0x404b44 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ cmnvs ip, #0, 8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf107494f │ │ │ │ ldrtmi r0, [r2], -r0, lsr #6 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - b 0xfe3e7a94 │ │ │ │ + stmib sl!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14ed1d2 │ │ │ │ stmdavs r0, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ @ instruction: 0xf1ba4244 │ │ │ │ eorsle r0, r8, r0, lsl #30 │ │ │ │ ldmib r7, {r0, r2, r3, r5, sp, lr, pc}^ │ │ │ │ @@ -288346,68 +288428,68 @@ │ │ │ │ ldrbtmi r4, [sl], #-2616 @ 0xfffff5c8 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ msrne R9_fiq, r0 │ │ │ │ addseq pc, r0, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf500697a │ │ │ │ andls r5, r0, #13 │ │ │ │ ldrtmi r3, [r2], -ip │ │ │ │ - b 0x1867af0 │ │ │ │ + ldmib ip!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14ed105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c05f80 │ │ │ │ ldmibvs sl!, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldmibvs r9!, {r0, r8, r9, sp} │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe565df0 │ │ │ │ + blx 0xfe565f30 │ │ │ │ @ instruction: 0xf1104650 │ │ │ │ - blmi 0xa292c8 │ │ │ │ - blvs 0x3e38 │ │ │ │ + blmi 0xa29408 │ │ │ │ + blvs 0x3f78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r5, asr #6 │ │ │ │ ldrtmi r3, [sp], r4, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8d98ff0 │ │ │ │ strbtmi r3, [ip], -r4 │ │ │ │ @ instruction: 0xf103627b │ │ │ │ vld4.8 {d0-d3}, [r0], r8 │ │ │ │ @ instruction: 0xf021617f │ │ │ │ - bl 0xfec6a244 │ │ │ │ + bl 0xfec6a384 │ │ │ │ addmi r0, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [ip], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd428c │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, r0, asr #12 │ │ │ │ - bl 0xfec79e28 │ │ │ │ + bl 0xfec79f68 │ │ │ │ stmdbcs r0, {r0, r8, sl, fp} │ │ │ │ cmpphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r2, lsl #18 │ │ │ │ @ instruction: 0xf7fb6239 │ │ │ │ @ instruction: 0xf110fcc7 │ │ │ │ strmi r0, [r4], -lr, lsl #30 │ │ │ │ @ instruction: 0xf04fbf04 │ │ │ │ eorsvs r3, fp, #-67108861 @ 0xfc000003 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldr sl, [ip, sp, lsr #29]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xe6c46018 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r6, lr, r8, asr r1 │ │ │ │ - ldrshteq r6, [lr], #-14 │ │ │ │ + rsbseq r6, lr, r8, lsl r0 │ │ │ │ + ldrhteq r5, [lr], #-254 @ 0xffffff02 │ │ │ │ @ instruction: 0xf8d92301 │ │ │ │ @ instruction: 0x46181010 │ │ │ │ - blx 0xfe5e9c │ │ │ │ + blx 0xfe5fdc │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stccs 2, cr8, [r0, #-996] @ 0xfffffc1c │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf64b6b79 │ │ │ │ vorr.i16 q9, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r0, r7, lsl #23 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ @@ -288429,49 +288511,49 @@ │ │ │ │ vqadd.s8 d29, d0, d19 │ │ │ │ addmi r1, r1, #23 │ │ │ │ mrshi pc, (UNDEF: 2) @ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x465281d9 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - stmdb sl, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia sl!, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ cdpcs 8, 0, cr6, cr11, cr14, {1} │ │ │ │ ldmib r7, {r1, r2, r3, r4, r8, fp, ip, lr, pc}^ │ │ │ │ rsbsmi r3, r2, #12, 2 │ │ │ │ andeq pc, r3, #2 │ │ │ │ andcc r4, ip, #184549376 @ 0xb000000 │ │ │ │ addsmi r1, sl, #93184 @ 0x16c00 │ │ │ │ - bne 0xfe81ff54 │ │ │ │ + bne 0xfe820094 │ │ │ │ tstle r1, #805306379 @ 0x3000000b │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmvs r8!, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ ldrtmi r3, [r5], #-771 @ 0xfffffcfd │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ ldmdbvs fp!, {r3, r4, r7, sl, lr} │ │ │ │ @ instruction: 0xf108695a │ │ │ │ - bne 0x7eab58 │ │ │ │ + bne 0x7eac98 │ │ │ │ adcsle r4, r2, #-1610612727 @ 0xa0000009 │ │ │ │ - bvs 0x1a468c │ │ │ │ - bcs 0x1a3af8 │ │ │ │ + bvs 0x1a47cc │ │ │ │ + bcs 0x1a3c38 │ │ │ │ bichi pc, sl, r0 │ │ │ │ bicle r2, fp, r2, lsl #20 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf8d860eb │ │ │ │ @ instruction: 0x612b3010 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strb r6, [ip, fp, ror #2] │ │ │ │ - blle 0x17b5754 │ │ │ │ - blvc 0xfe166858 │ │ │ │ - bleq 0xfe6a6a5c │ │ │ │ + blle 0x17b5894 │ │ │ │ + blvc 0xfe166998 │ │ │ │ + bleq 0xfe6a6b9c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ ldmdavs r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorsle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -288480,91 +288562,91 @@ │ │ │ │ @ instruction: 0xf6496812 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x617a2097 │ │ │ │ @ instruction: 0xf7fa613b │ │ │ │ ldmdbvs sl!, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbb37a │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8d847d8 │ │ │ │ addsmi r2, r6, #0 │ │ │ │ strcs fp, [r0], -r8, lsr #30 │ │ │ │ ldmdbvs fp!, {r0, r2, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf853681b │ │ │ │ tstlt r6, r6, lsr #32 │ │ │ │ @ instruction: 0xf6496836 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - bvs 0xff029c54 │ │ │ │ + bvs 0xff029d94 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ svclt 0x002842a1 │ │ │ │ ldrmi r4, [r0, r1, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ strmi sp, [r4], -r7, lsl #6 │ │ │ │ @ instruction: 0xf649e6db │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7fa2097 │ │ │ │ - blvs 0x2029c30 │ │ │ │ + blvs 0x2029d70 │ │ │ │ @ instruction: 0xf8d92b0b │ │ │ │ svclt 0x00983014 │ │ │ │ - bleq 0x166154 │ │ │ │ + bleq 0x166294 │ │ │ │ @ instruction: 0x461e461a │ │ │ │ @ instruction: 0xf8d7bf88 │ │ │ │ - blcs 0x4160e4 │ │ │ │ - bvs 0x10e01b0 │ │ │ │ + blcs 0x416224 │ │ │ │ + bvs 0x10e02f0 │ │ │ │ @ instruction: 0xf8c96bbb │ │ │ │ @ instruction: 0xf8c95014 │ │ │ │ mrcne 0, 3, r3, cr3, cr8, {0} │ │ │ │ movwcc r6, #14973 @ 0x3a7d │ │ │ │ andpl pc, r4, r9, asr #17 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf8d9aeb8 │ │ │ │ movwcs r1, #0 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf948f00b │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ andhi pc, sp, #0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - stm ip, {r1, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00ecf6e5 │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ ldmdahi r3!, {r1, r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf47f2b0a │ │ │ │ ldccs 14, cr10, [fp, #-640] @ 0xfffffd80 │ │ │ │ mrcge 6, 4, APSR_nzcv, cr13, cr15, {3} │ │ │ │ @ instruction: 0x3018f8b8 │ │ │ │ andscc pc, r8, r8, asr #17 │ │ │ │ - bvs 0xfefa3ae4 │ │ │ │ + bvs 0xfefa3c24 │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0xf1074632 │ │ │ │ @ instruction: 0xf8c10320 │ │ │ │ stmibmi r0, {pc}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ ldmdbvs r9!, {r4, r7, r9}^ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ orrsvc pc, r4, pc, asr #8 │ │ │ │ - ldm r0, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmda r0!, {r0, r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ cdp2 1, 13, cr15, cr6, cr13, {2} │ │ │ │ @ instruction: 0xf7f96800 │ │ │ │ submi pc, r4, #946176 @ 0xe7000 │ │ │ │ @ instruction: 0xf14de60d │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff9680b8 │ │ │ │ + blx 0xff9681f8 │ │ │ │ ldrbt r4, [r8], -r4, asr #4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - @ instruction: 0xf6e64618 │ │ │ │ - str lr, [r2, -lr, asr #16] │ │ │ │ + @ instruction: 0xf6e54618 │ │ │ │ + str lr, [r2, -lr, lsr #31] │ │ │ │ strbtmi r3, [r9], #-2308 @ 0xfffff6fc │ │ │ │ ldr r6, [pc], r8 │ │ │ │ @ instruction: 0x1010f8d9 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8f6f00b │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf1bb81bc │ │ │ │ @@ -288580,31 +288662,31 @@ │ │ │ │ movwmi lr, #2523 @ 0x9db │ │ │ │ andcc pc, r4, r8, asr #17 │ │ │ │ ldrdcc pc, [r8], -fp │ │ │ │ streq pc, [ip], -r4, lsr #3 │ │ │ │ andcc pc, r8, r8, asr #17 │ │ │ │ @ instruction: 0xf8db4635 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ - blcs 0x1119d64 │ │ │ │ + blcs 0x1119ea4 │ │ │ │ addhi pc, r4, r0 │ │ │ │ svclt 0x00984554 │ │ │ │ stmdble sl, {r1, r2, r3, r4, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0x3018f8d9 │ │ │ │ streq pc, [ip], -sl, lsr #3 │ │ │ │ @ instruction: 0xf04360fe │ │ │ │ @ instruction: 0xf8c90308 │ │ │ │ @ instruction: 0xf8db3018 │ │ │ │ stmdbcs r1, {r2, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf8dbd14b │ │ │ │ - blcs 0x336198 │ │ │ │ + blcs 0x3362d8 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ @ instruction: 0xf0002b0b │ │ │ │ - blcs 0x1ca5b8 │ │ │ │ + blcs 0x1ca6f8 │ │ │ │ cdpcs 1, 0, cr13, cr4, cr1, {2} │ │ │ │ stccs 15, cr11, [r4, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf8dbd13d │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf106300c │ │ │ │ @ instruction: 0xf8c8030c │ │ │ │ ldclne 0, cr3, [r3] │ │ │ │ @@ -288613,85 +288695,85 @@ │ │ │ │ movwcc r1, #49152 @ 0xc000 │ │ │ │ svclt 0x00a84553 │ │ │ │ stmdbcs fp, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ cmnvs sl, sl, lsl r4 │ │ │ │ ldmib r7, {r1, r5, r8, fp, ip, lr, pc}^ │ │ │ │ strmi r2, [r2], #-12 │ │ │ │ @ instruction: 0xf0004248 │ │ │ │ - bl 0xfe9aa1d4 │ │ │ │ + bl 0xfe9aa314 │ │ │ │ andcc r0, ip, fp, lsl #4 │ │ │ │ ldmdale r7, {r4, r7, r9, lr} │ │ │ │ addsmi r1, r1, #73728 @ 0x12000 │ │ │ │ @ instruction: 0x360fd814 │ │ │ │ @ instruction: 0xf0213103 │ │ │ │ @ instruction: 0xf0260103 │ │ │ │ ldrtmi r0, [r0], #1539 @ 0x603 │ │ │ │ ldmdbvs r9!, {r0, r1, r3, r7, sl, lr} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ @ instruction: 0xf8d91a52 │ │ │ │ addsmi r1, r1, #20 │ │ │ │ - bl 0xfebdee08 │ │ │ │ + bl 0xfebdef48 │ │ │ │ @ instruction: 0xf1ba0a03 │ │ │ │ ldmle r1, {r0, r1, r3, r8, r9, sl, fp} │ │ │ │ - bmi 0x164960 │ │ │ │ + bmi 0x164aa0 │ │ │ │ smlsdx lr, sp, r9, r6 │ │ │ │ ldmvs fp!, {r0, r8, sp} │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ ldmdavs sl, {r3, r4, r5, r6, r7, sp, lr} │ │ │ │ movweq pc, #49419 @ 0xc10b @ │ │ │ │ @ instruction: 0xf1000552 │ │ │ │ adcmi r8, lr, #1073741829 @ 0x40000005 │ │ │ │ @ instruction: 0x46194632 │ │ │ │ strtmi fp, [sl], -r8, lsr #31 │ │ │ │ andeq pc, ip, r8, lsl #2 │ │ │ │ - svc 0x00a6f6e5 │ │ │ │ + svc 0x0006f6e5 │ │ │ │ ldcle 2, cr4, [r0, #696]! @ 0x2b8 │ │ │ │ - bl 0x331000 │ │ │ │ + bl 0x331140 │ │ │ │ tstcs r0, r4 │ │ │ │ ldmdb r2!, {r1, r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dbe7a9 │ │ │ │ - blcs 0x776268 │ │ │ │ - blcs 0xe5e388 │ │ │ │ + blcs 0x7763a8 │ │ │ │ + blcs 0xe5e4c8 │ │ │ │ @ instruction: 0xe79ad1dd │ │ │ │ svceq 0x0013f1ba │ │ │ │ strcs fp, [r8], -r4, lsl #31 │ │ │ │ @ instruction: 0xf67f60fe │ │ │ │ @ instruction: 0xf8dbaf79 │ │ │ │ - blcs 0x1b6284 │ │ │ │ + blcs 0x1b63c4 │ │ │ │ rschi pc, r3, r0 │ │ │ │ @ instruction: 0xf0002b3f │ │ │ │ - blcs 0x18a5b8 │ │ │ │ + blcs 0x18a6f8 │ │ │ │ ldmeq r0!, {r1, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf10bd08f │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ - bl 0x1eaab0 │ │ │ │ + bl 0x1eabf0 │ │ │ │ @ instruction: 0xf8530080 │ │ │ │ @ instruction: 0xf8421f04 │ │ │ │ addsmi r1, r8, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xe782d1f9 │ │ │ │ - rscscc pc, r4, sl, asr #4 │ │ │ │ + eorspl pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf039603b │ │ │ │ ldmdavs fp!, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64be61d │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8d72397 │ │ │ │ ldrmi sl, [r4], -r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf57f055d │ │ │ │ ldmib r8, {r1, r2, r3, r5, r8, sl, fp, sp, pc}^ │ │ │ │ vhsub.s8 d17, d10, d1 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf039002e │ │ │ │ str pc, [r4, #-3859]! @ 0xfffff0ed │ │ │ │ - beq 0xfe7e4c4c │ │ │ │ + beq 0xfe7e4d8c │ │ │ │ mcrge 4, 0, pc, cr11, cr15, {1} @ │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ - beq 0xfe3e4ee8 │ │ │ │ - blcs 0x268444 │ │ │ │ + beq 0xfe3e5028 │ │ │ │ + blcs 0x268584 │ │ │ │ svccs 0x0004f843 │ │ │ │ @ instruction: 0xd1f9459a │ │ │ │ mcrcs 5, 1, lr, cr12, cr14, {7} │ │ │ │ stccs 15, cr11, [ip, #-32]! @ 0xffffffe0 │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ orrle r2, r8, r0, lsl #6 │ │ │ │ ldrdcs pc, [ip], -fp │ │ │ │ @@ -288720,25 +288802,25 @@ │ │ │ │ subvs r6, r2, r1 │ │ │ │ @ instruction: 0xf8db6083 │ │ │ │ @ instruction: 0xf8db3034 │ │ │ │ @ instruction: 0xf8db102c │ │ │ │ cmpvs r2, r0, lsr r0 │ │ │ │ smlabbvs r1, r3, r1, r6 │ │ │ │ @ instruction: 0x301cf8bb │ │ │ │ - blcs 0x3ca380 │ │ │ │ - blhi 0x219f88 │ │ │ │ + blcs 0x3ca4c0 │ │ │ │ + blhi 0x21a0c8 │ │ │ │ str r6, [ip, -r3, lsl #3] │ │ │ │ ldrdcc pc, [ip], -fp │ │ │ │ andcc pc, ip, r8, asr #17 │ │ │ │ @ instruction: 0x3010f8db │ │ │ │ andscc pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ andscc pc, r4, r8, asr #17 │ │ │ │ svclt 0x0000e6ff │ │ │ │ - rsbseq r5, lr, r4, ror #27 │ │ │ │ + rsbseq r5, lr, r4, lsr #25 │ │ │ │ svclt 0x00082e20 │ │ │ │ @ instruction: 0xf47f2d20 │ │ │ │ @ instruction: 0xf8dbaf32 │ │ │ │ strmi r2, [fp], -ip │ │ │ │ andcs pc, ip, r8, asr #17 │ │ │ │ tstpeq ip, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @@ -288775,21 +288857,21 @@ │ │ │ │ @ instruction: 0xf8c8300c │ │ │ │ @ instruction: 0xf8db300c │ │ │ │ @ instruction: 0xf8c83010 │ │ │ │ @ instruction: 0xf8db3010 │ │ │ │ @ instruction: 0xf8c83014 │ │ │ │ ssat r3, #7, r4 │ │ │ │ ldrdcs pc, [r8], -fp │ │ │ │ - eormi pc, r0, sl, asr #4 │ │ │ │ + rsbpl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf03960fb │ │ │ │ ldmvs fp!, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe6df │ │ │ │ ldrt r0, [r2], #1113 @ 0x459 │ │ │ │ - blx 0xffb66a96 │ │ │ │ + blx 0xffb66bd6 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf06fe49f │ │ │ │ ldr r0, [ip], #1037 @ 0x40d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -288808,44 +288890,44 @@ │ │ │ │ strcc lr, [r1, #-8] │ │ │ │ strdvs r0, [r0, #51]! @ 0x33 │ │ │ │ @ instruction: 0xf046bf48 │ │ │ │ strtcc r0, [r0], #-1600 @ 0xfffff9c0 │ │ │ │ stmdble fp, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ ldrtmi r4, [r2], -r3, asr #12 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x13e84d2 │ │ │ │ + blx 0x13e8612 │ │ │ │ svcpl 0x0080f510 │ │ │ │ stccs 3, cr13, [r0, #-948] @ 0xfffffc4c │ │ │ │ strmi fp, [r5], -r8, lsl #30 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e7f2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec81704 │ │ │ │ + bl 0xfec81844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xfedae3cc │ │ │ │ + blmi 0xfedae50c │ │ │ │ strmi fp, [ip], -pc, lsl #1 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ @ instruction: 0xf17a0300 │ │ │ │ strtmi lr, [r0], -r0, lsl #16 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93302 │ │ │ │ @ instruction: 0xf110f8b3 │ │ │ │ @ instruction: 0xf0000f16 │ │ │ │ strmi r8, [r5], -r2, lsr #4 │ │ │ │ stcle 12, cr2, [sl], #-152 @ 0xffffff68 │ │ │ │ - stcle 12, cr2, [pc, #-8]! @ 0x12a53c │ │ │ │ - blcs 0x9f20d4 │ │ │ │ + stcle 12, cr2, [pc, #-8]! @ 0x12a67c │ │ │ │ + blcs 0x9f2214 │ │ │ │ ldm pc, {r2, r3, r5, fp, ip, lr, pc}^ @ │ │ │ │ mvneq pc, r3, lsl r0 @ │ │ │ │ orrseq r0, sp, r3, asr r1 │ │ │ │ rsbseq r0, sp, sp, ror r0 │ │ │ │ adceq r0, r4, r4, lsr #1 │ │ │ │ orreq r0, r0, r4, ror r1 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ @@ -288860,27 +288942,27 @@ │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ subseq r0, r2, ip, lsr #1 │ │ │ │ vqadd.s8 q8, q0, q1 │ │ │ │ addsmi r4, ip, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf5b4dc77 │ │ │ │ - ble 0x1f463a4 │ │ │ │ + ble 0x1f464e4 │ │ │ │ @ instruction: 0xee1d498c │ │ │ │ qsub16mi r0, r3, r0 │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0x97000290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r8, asr #28 │ │ │ │ + strmi lr, [r4], -r8, lsr #27 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ - blmi 0xfe18aa84 │ │ │ │ - blls 0x48463c │ │ │ │ + blmi 0xfe18abc4 │ │ │ │ + blls 0x48477c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x462081d6 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -288907,28 +288989,28 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldr r9, [r9, r0, lsl #8]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ cdp2 0, 4, cr15, cr8, cr10, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf9b08195 │ │ │ │ - blcs 0x1b6660 │ │ │ │ + blcs 0x1b67a0 │ │ │ │ orrhi pc, sp, r0, lsl #4 │ │ │ │ ldrtmi r6, [r2], -r1, asr #16 │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ tstls r6, r3, asr #16 │ │ │ │ smlabtls r7, r9, r7, r1 │ │ │ │ andscc pc, r2, sp, lsr #17 │ │ │ │ stmvs r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ strbne r9, [r9, r8, lsl #2] │ │ │ │ ldmdbmi r7, {r0, r3, r8, ip, pc}^ │ │ │ │ andls r6, sl, r0, asr #17 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vqshl.s64 q7, , #36 @ 0x24 │ │ │ │ - blcs 0x1fb2b0 │ │ │ │ + blcs 0x1fb3f0 │ │ │ │ ldmdbmi r3, {r1, r2, r7, fp, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ movwcs lr, #6021 @ 0x1785 │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ @@ -288948,15 +289030,15 @@ │ │ │ │ cdp 0, 1, cr9, cr13, cr10, {0} │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r4, lsl #18 │ │ │ │ @ instruction: 0xf50021dd │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [r8, #336]! @ 0x150 │ │ │ │ + stc 7, cr15, [r8, #-336] @ 0xfffffeb0 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ msrhi CPSR_fxc, r0 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ qsaxmi sl, r3, lr │ │ │ │ ldrtmi r2, [r9], -r0, lsr #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -288974,17 +289056,17 @@ │ │ │ │ shsub16mi r0, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ stmdbge r2, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ed76 │ │ │ │ + @ instruction: 0x4604ecd6 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x2066caa │ │ │ │ + blx 0x2066dea │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #564 @ 0x234 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ movwcs sl, #3878 @ 0xf26 │ │ │ │ ldrtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -289002,54 +289084,54 @@ │ │ │ │ stcge 15, cr0, [r2], {112} @ 0x70 │ │ │ │ ldrbtmi r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ ldrtmi r6, [r2], -r9, lsl #16 │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldrbt r9, [r3], r0, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, lr, asr #17 │ │ │ │ - rsbseq r5, lr, sl, asr #16 │ │ │ │ - ldrshteq r5, [lr], #-116 @ 0xffffff8c │ │ │ │ - ldrsbteq r5, [lr], #-124 @ 0xffffff84 │ │ │ │ - @ instruction: 0x007e5792 │ │ │ │ - rsbseq r5, lr, ip, lsr #14 │ │ │ │ - ldrhteq r5, [lr], #-106 @ 0xffffff96 │ │ │ │ + rsbseq r5, lr, lr, lsl #15 │ │ │ │ + rsbseq r5, lr, sl, lsl #14 │ │ │ │ + ldrhteq r5, [lr], #-100 @ 0xffffff9c │ │ │ │ + @ instruction: 0x007e569c │ │ │ │ + rsbseq r5, lr, r2, asr r6 │ │ │ │ + rsbseq r5, lr, ip, ror #11 │ │ │ │ + rsbseq r5, lr, sl, ror r5 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ stmdbmi r6!, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32213 │ │ │ │ @ instruction: 0xf00a4290 │ │ │ │ andls pc, r0, r9, ror ip @ │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrdcc r2, [ip], -sp │ │ │ │ - ldc 7, cr15, [sl, #-336] @ 0xfffffeb0 │ │ │ │ + ldcl 7, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ - blx 0x966d62 │ │ │ │ + blx 0x966ea2 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #49, 30 @ 0xc4 │ │ │ │ - blmi 0x1764364 │ │ │ │ + blmi 0x17644a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1592 @ 0xfffff9c8 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf99cf7ee │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [r2], #336 @ 0x150 │ │ │ │ + mrrc 7, 5, pc, r2, cr4 @ │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xfffe6dac │ │ │ │ + blx 0xfffe6eec │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r0, #11, 30 @ 0x2c │ │ │ │ @ instruction: 0xf972f7ee │ │ │ │ strt r4, [r2], r4, lsl #12 │ │ │ │ andscs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184639 │ │ │ │ stc2 0, cr15, [r8, #-40]! @ 0xffffffd8 │ │ │ │ @@ -289068,77 +289150,77 @@ │ │ │ │ smlabtls sl, r1, r8, r6 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15929 │ │ │ │ stmdbge r4, {r4, r7, r9} │ │ │ │ bicscs r9, sp, r0, lsl #2 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ecba │ │ │ │ + @ instruction: 0x4604ec1a │ │ │ │ suble r1, r3, r6, asr #24 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ @ instruction: 0x4623ae70 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bdd042 │ │ │ │ andhi r3, r3, r0, lsl r0 │ │ │ │ @ instruction: 0x3012f8bd │ │ │ │ - blls 0x2caa18 │ │ │ │ - blls 0x342a1c │ │ │ │ - blls 0x3c2b20 │ │ │ │ + blls 0x2cab58 │ │ │ │ + blls 0x342b5c │ │ │ │ + blls 0x3c2c60 │ │ │ │ strcs r6, [r0], #-195 @ 0xffffff3d │ │ │ │ stmdbmi r2!, {r0, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs r5, sp, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009700 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stc 7, cr15, [ip], {84} @ 0x54 │ │ │ │ + bl 0xffc687cc │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr4, cr8, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mrcge 6, 1, APSR_nzcv, cr13, cr15, {7} │ │ │ │ stmdbmi pc, {r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf00a2213 │ │ │ │ @ instruction: 0x4604fbf3 │ │ │ │ @ instruction: 0xf14de635 │ │ │ │ stmdavs r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 4, pc, cr4, cr8, {7} │ │ │ │ strb r4, [sp], r4, asr #4 │ │ │ │ - blx 0x2066ea8 │ │ │ │ + blx 0x2066fe8 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #2256 @ 0x8d0 │ │ │ │ @ instruction: 0xf06fe7b4 │ │ │ │ @ instruction: 0xe6240415 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18be621 │ │ │ │ svclt 0x0000f955 │ │ │ │ - rsbseq r5, lr, lr, ror r6 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - rsbseq r5, lr, lr, lsr r6 │ │ │ │ - rsbseq r5, lr, r4, lsr #12 │ │ │ │ - ldrhteq r5, [lr], #-84 @ 0xffffffac │ │ │ │ - rsbseq r5, lr, r8, asr r5 │ │ │ │ + rsbseq r5, lr, lr, lsr r5 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + ldrshteq r5, [lr], #-78 @ 0xffffffb2 │ │ │ │ + rsbseq r5, lr, r4, ror #9 │ │ │ │ + rsbseq r5, lr, r4, ror r4 │ │ │ │ + rsbseq r5, lr, r8, lsl r4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [ip], -ip, lsl #1 │ │ │ │ - blx 0x8fd8b0 │ │ │ │ + blx 0x8fd9f0 │ │ │ │ ldrmi pc, [r7], -r1, lsl #25 │ │ │ │ ldmdavs fp, {r0, r3, sl, fp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf10c0300 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ ldmib sp, {r4, r6, pc}^ │ │ │ │ - blcs 0x704e30 │ │ │ │ + blcs 0x704f70 │ │ │ │ ldm pc, {r0, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ eoreq pc, r3, r3, lsl r0 @ │ │ │ │ rsbseq r0, r6, pc, lsl #1 │ │ │ │ mulseq r8, lr, r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ andseq r0, r8, r8, lsl r0 │ │ │ │ sbcseq r0, fp, r8, lsl r0 │ │ │ │ @@ -289156,38 +289238,38 @@ │ │ │ │ sub r0, r1, r5, lsr #8 │ │ │ │ svcvc 0x00faf5b4 │ │ │ │ andhi pc, pc, #0, 4 │ │ │ │ strtmi r2, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xff2ef10f │ │ │ │ movwcs r2, #4614 @ 0x1206 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ - blx 0x23c2a6 │ │ │ │ + blx 0x23c3e6 │ │ │ │ andls pc, r5, #536870912 @ 0x20000000 │ │ │ │ mcrr2 0, 0, pc, ip, cr10 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x28b234 │ │ │ │ + bls 0x28b374 │ │ │ │ strmi r4, [r2], #-1579 @ 0xfffff9d5 │ │ │ │ stmdahi r1, {r2, r3, r5, r6, r8, ip, sp, pc} │ │ │ │ andshi r3, r9, r6 │ │ │ │ addmi r3, r2, #402653184 @ 0x18000000 │ │ │ │ stcne 8, cr15, [r4], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r4], {35} @ 0x23 │ │ │ │ stcne 8, cr15, [r2], {48} @ 0x30 │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ - blmi 0xfe51f23c │ │ │ │ + blmi 0xfe51f37c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl r9, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d12300 │ │ │ │ movwls r0, #4752 @ 0x1290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strtmi r9, [fp], -r0, lsl #8 │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf754719c │ │ │ │ - @ instruction: 0x4604ebdc │ │ │ │ + @ instruction: 0x4604eb3c │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strtmi r8, [r8], -sp, lsr #1 │ │ │ │ cdp2 1, 12, cr15, cr14, cr15, {0} │ │ │ │ ldmdavs r9, {r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, r9, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bichi pc, ip, r0, asr #32 │ │ │ │ @@ -289253,27 +289335,27 @@ │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ stcne 0, cr9, [r0, #-20]! @ 0xffffffec │ │ │ │ cdp2 1, 5, cr15, cr4, cr15, {0} │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mrshi pc, (UNDEF: 76) @ │ │ │ │ strtmi r9, [r2], -r5, lsl #18 │ │ │ │ - blcc 0x268d0c │ │ │ │ - blcc 0x268ccc │ │ │ │ - b 0xff6e8764 │ │ │ │ + blcc 0x268e4c │ │ │ │ + blcc 0x268e0c │ │ │ │ + b 0xee88a4 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q8, │ │ │ │ @ instruction: 0xf8d3112d │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ @ instruction: 0xf8cd500d │ │ │ │ andcc r8, ip, r4 │ │ │ │ - bl 0xce8948 │ │ │ │ + b 0xfe4e8a88 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x0053f47f │ │ │ │ @ instruction: 0xf934f14d │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #4416 @ 0x1140 │ │ │ │ strmi lr, [sp], -fp, asr #14 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ @@ -289298,92 +289380,92 @@ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d37197 │ │ │ │ @ instruction: 0x462b0290 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc r6, ip, r1, lsl #16 │ │ │ │ - b 0xffc689cc │ │ │ │ + b 0x1468b0c │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14dd105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r4, #-992] @ 0xfffffc20 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ adcshi pc, r9, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c9682b │ │ │ │ str r3, [r4, -r0] │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d4f18a │ │ │ │ mcrrne 6, 0, r4, r7, cr4 │ │ │ │ svcge 0x0000f47f │ │ │ │ svclt 0x0000e730 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - ldrshteq r5, [lr], #-62 @ 0xffffffc2 │ │ │ │ - ldrshteq r5, [lr], #-36 @ 0xffffffdc │ │ │ │ - rsbseq r5, lr, r4, lsr #5 │ │ │ │ - rsbseq r5, lr, r0, lsr #4 │ │ │ │ + ldrhteq r5, [lr], #-46 @ 0xffffffd2 │ │ │ │ + ldrhteq r5, [lr], #-20 @ 0xffffffec │ │ │ │ + rsbseq r5, lr, r4, ror #2 │ │ │ │ + rsbseq r5, lr, r0, ror #1 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ strtmi r8, [r3], -r9, lsr #1 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - blx 0x5e8caa │ │ │ │ + blx 0x5e8dea │ │ │ │ strmi r4, [r4], -r5, lsl #12 │ │ │ │ svcpl 0x0080f510 │ │ │ │ movwcs sp, #543 @ 0x21f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, ip, r0 │ │ │ │ andvs r2, r5, r0, lsl #8 │ │ │ │ - blmi 0x1624840 │ │ │ │ - blls 0x404d84 │ │ │ │ + blmi 0x1624980 │ │ │ │ + blls 0x404ec4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46308097 │ │ │ │ pop {r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed47f0 │ │ │ │ @ instruction: 0x4621bcf5 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xfe1e7366 │ │ │ │ + blx 0xfe1e74a6 │ │ │ │ stclne 6, cr4, [r2], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - blmi 0x13248d8 │ │ │ │ - blls 0x404db4 │ │ │ │ + blmi 0x1324a18 │ │ │ │ + blls 0x404ef4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ andlt r4, ip, r8, lsr r6 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x00aef7fd │ │ │ │ - blle 0x1b75d68 │ │ │ │ + blle 0x1b75ea8 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfef66d9c │ │ │ │ + blx 0xfef66edc │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ stcne 0, cr13, [r0, #-408]! @ 0xfffffe68 │ │ │ │ ldc2l 1, cr15, [r0, #-60]! @ 0xffffffc4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ - blmi 0xf5ef34 │ │ │ │ + blmi 0xf5f074 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r0], #-1579 @ 0xfffff9d5 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdals r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - @ instruction: 0x4604ea54 │ │ │ │ + @ instruction: 0x4604e9b4 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ @ instruction: 0xf85af14d │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #27392 @ 0x6b00 │ │ │ │ ldcle 12, cr2, [r2], {-0} │ │ │ │ @ instruction: 0xf8ca682b │ │ │ │ strbt r3, [ip], -r0 │ │ │ │ @@ -289396,41 +289478,41 @@ │ │ │ │ movwls r6, #34883 @ 0x8843 │ │ │ │ movwcs lr, #1699 @ 0x6a3 │ │ │ │ @ instruction: 0x46221d31 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ @ instruction: 0xb1a8fa77 │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ andeq pc, r4, sl, lsl #2 │ │ │ │ - ldmib ip!, {r0, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdb ip, {r0, r2, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs lr, #2014 @ 0x7de │ │ │ │ tstpeq r4, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0x1b66e3c │ │ │ │ + blx 0x1b66f7c │ │ │ │ @ instruction: 0x4622b130 │ │ │ │ @ instruction: 0xf1091d29 │ │ │ │ @ instruction: 0xf6e50004 │ │ │ │ - ldr lr, [r7, -lr, lsr #19]! │ │ │ │ + ldr lr, [r7, -lr, lsl #18]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x460ae63d │ │ │ │ - submi pc, r8, sl, asr #4 │ │ │ │ + addspl pc, r0, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0394661 │ │ │ │ ldrb pc, [r2, #2395]! @ 0x95b @ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0x4628e634 │ │ │ │ stc2 1, cr15, [r0, #-60] @ 0xffffffc4 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe62e │ │ │ │ strt r0, [fp], -r6, lsl #8 │ │ │ │ cdp2 1, 15, cr15, cr0, cr10, {4} │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe626 │ │ │ │ strt r0, [r0], -fp, lsl #8 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r5, lr, lr, ror #1 │ │ │ │ + rsbseq r4, lr, lr, lsr #31 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ andeq pc, r0, ip, asr #17 │ │ │ │ stceq 8, cr15, [r8], #-304 @ 0xfffffed0 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ umulllt r4, r4, r5, fp @ │ │ │ │ @@ -289439,25 +289521,25 @@ │ │ │ │ @ instruction: 0xf50d0494 │ │ │ │ strmi r5, [sp], -r0, lsl #1 │ │ │ │ sbcvs r6, r3, fp, lsl r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi r3, [r0], ip │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r0 │ │ │ │ stmdage r3, {r7, r9, ip, lr} │ │ │ │ - bl 0xfe7494 │ │ │ │ + bl 0xfe75d4 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e025 │ │ │ │ tstlt r3, #40, 30 @ 0xa0 │ │ │ │ mvnsle r4, fp, lsr #5 │ │ │ │ movtlt r6, #26918 @ 0x6926 │ │ │ │ ldrtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf8cda903 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ @ instruction: 0xf50d4604 │ │ │ │ - blmi 0xfe17f4d8 │ │ │ │ + blmi 0xfe17f618 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r5, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4620 │ │ │ │ andlt r5, r4, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -289467,57 +289549,57 @@ │ │ │ │ @ instruction: 0xf64b81f0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r3], #-1372 @ 0xfffffaa4 │ │ │ │ ldreq pc, [r8], #-111 @ 0xffffff91 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ rscsle r2, r9, r0, lsl #22 │ │ │ │ - bcs 0x2c54a8 │ │ │ │ - bcs 0x1e0f90 │ │ │ │ - bllt 0x1fe1024 │ │ │ │ + bcs 0x2c55e8 │ │ │ │ + bcs 0x1e10d0 │ │ │ │ + bllt 0x1fe1164 │ │ │ │ cdp 8, 1, cr4, cr13, cr13, {3} │ │ │ │ shsub16mi r4, sl, r0 │ │ │ │ ldrbtmi r2, [r8], #-310 @ 0xfffffeca │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf754300c │ │ │ │ - strmi lr, [r4], -r8, lsl #19 │ │ │ │ + strmi lr, [r4], -r8, ror #17 │ │ │ │ bicle r1, r2, r0, ror #24 │ │ │ │ @ instruction: 0xff8ef14c │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #162816 @ 0x27c00 │ │ │ │ - bcs 0x3a4e48 │ │ │ │ + bcs 0x3a4f88 │ │ │ │ stmibvs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ - blcs 0x3f9b68 │ │ │ │ + blcs 0x3f9ca8 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorscc r7, r2, #591396864 @ 0x23400000 │ │ │ │ @ instruction: 0x77773232 │ │ │ │ strvc r7, [r2, #2354] @ 0x932 │ │ │ │ vmax.s8 d20, d10, d25 │ │ │ │ - vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf039002e │ │ │ │ @ instruction: 0xe7c3f8b5 │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4629d5bc │ │ │ │ - addsmi pc, r0, sl, asr #4 │ │ │ │ + sbcspl pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f039 │ │ │ │ stmdbmi pc, {r2, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stmdb r6, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia r6!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldr sp, [sp, r1, lsl #3]! │ │ │ │ stmiavs r3!, {r2, r8, sl, sp}^ │ │ │ │ ldreq pc, [r8], -r4, lsl #2 │ │ │ │ rsbsle r2, r1, r1, lsl #22 │ │ │ │ subsle r2, r4, r2, lsl #22 │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -289531,39 +289613,39 @@ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ cdp 8, 1, cr6, cr13, cr9, {0} │ │ │ │ stmdapl r1, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ tstls r0, r3, lsl #18 │ │ │ │ @ instruction: 0xf5002136 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldmdb sl, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda sl!, {r2, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xde9012 │ │ │ │ + blx 0xde9152 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bf5f80 │ │ │ │ strtmi sl, [sl], -ip, asr #30 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs sp, #64 @ 0x40 │ │ │ │ stmdbge r3, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [lr, #36] @ 0x24 │ │ │ │ strcs lr, [r2, #-1853] @ 0xfffff8c3 │ │ │ │ strcs lr, [r8, #-1979] @ 0xfffff845 │ │ │ │ stmibvs r5!, {r0, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf00a0020 │ │ │ │ - blx 0x1692aa │ │ │ │ + blx 0x1693ea │ │ │ │ ldr pc, [r0, r5, lsl #10]! │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x1850ee │ │ │ │ + blx 0x18522e │ │ │ │ ldmibvs sp, {r1, r8, r9, ip, sp}^ │ │ │ │ strcs lr, [r1, #-1957] @ 0xfffff85b │ │ │ │ movwcs lr, #6051 @ 0x17a3 │ │ │ │ strtmi r4, [sl], -r1, asr #12 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ strmi pc, [r1], -r7, lsr #18 │ │ │ │ ldrtmi fp, [r2], -r0, asr #3 │ │ │ │ @@ -289580,19 +289662,19 @@ │ │ │ │ ldrbtmi r6, [r9], #-2147 @ 0xfffff79d │ │ │ │ ldr r6, [ip, r9, lsl #16] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf18ae6ff │ │ │ │ @ instruction: 0xf7f9fdb1 │ │ │ │ svclt 0x0000ff1d │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - rsbseq r4, lr, sl, asr #30 │ │ │ │ - rsbseq r4, lr, lr, asr #29 │ │ │ │ - rsbseq r4, lr, sl, ror lr │ │ │ │ - ldrsbteq r4, [lr], #-208 @ 0xffffff30 │ │ │ │ - ldrhteq r4, [lr], #-214 @ 0xffffff2a │ │ │ │ + rsbseq r4, lr, sl, lsl #28 │ │ │ │ + rsbseq r4, lr, lr, lsl #27 │ │ │ │ + rsbseq r4, lr, sl, lsr sp │ │ │ │ + @ instruction: 0x007e4c90 │ │ │ │ + rsbseq r4, lr, r6, ror ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [ip], -sp, lsl #1 │ │ │ │ @ instruction: 0x461f4995 │ │ │ │ movwcs r4, #1542 @ 0x606 │ │ │ │ @@ -289616,16 +289698,16 @@ │ │ │ │ orrshi pc, r1, r0 │ │ │ │ svcvc 0x0087f5b4 │ │ │ │ @ instruction: 0xf64bd05c │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf100055b │ │ │ │ @ instruction: 0xf06f82c9 │ │ │ │ - blmi 0x1fec2ec │ │ │ │ - blls 0x4051e0 │ │ │ │ + blmi 0x1fec42c │ │ │ │ + blls 0x405320 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r1, ror #5 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -289633,21 +289715,21 @@ │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf00a4618 │ │ │ │ stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r0, r0 │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ strtmi r8, [r1], -r6, asr #5 │ │ │ │ - blge 0x23ca78 │ │ │ │ + blge 0x23cbb8 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ strcs sl, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ strmi pc, [r4], -r3, lsl #25 │ │ │ │ rsbsle r1, r0, r6, asr #24 │ │ │ │ - blle 0xff5361d0 │ │ │ │ + blle 0xff536310 │ │ │ │ rsbsle r2, r3, r3, lsl #26 │ │ │ │ tstle r3, r4, lsl #26 │ │ │ │ @ instruction: 0xf7f89803 │ │ │ │ andls pc, r3, fp, asr sl @ │ │ │ │ strbmi r9, [r5], -r4, lsl #22 │ │ │ │ ldrmi r4, [r8, #1593] @ 0x639 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @@ -289658,45 +289740,45 @@ │ │ │ │ subsle r2, r3, r0, lsl #16 │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf86af00a │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ str r6, [ip, r5]! │ │ │ │ - blcs 0x372d68 │ │ │ │ + blcs 0x372ea8 │ │ │ │ andge sp, r1, #10420224 @ 0x9f0000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, fp, asr r1 │ │ │ │ - andseq fp, r2, fp, asr r1 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, r5, lsl #8 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ - andseq fp, r2, r9, asr #4 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + mulseq r2, fp, r2 │ │ │ │ + mulseq r2, fp, r2 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + andseq fp, r2, r5, asr #10 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ + andseq fp, r2, r9, lsl #7 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf846f00a │ │ │ │ stmdavs r3, {r4, r5, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf0402b04 │ │ │ │ vst1.16 {d24-d27}, [pc :128], lr │ │ │ │ movwls r7, #16775 @ 0x4187 │ │ │ │ - blge 0x23cb14 │ │ │ │ + blge 0x23cc54 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf189ab03 │ │ │ │ strmi pc, [r4], -fp, lsr #24 │ │ │ │ @ instruction: 0xf0001c41 │ │ │ │ stccs 1, cr8, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0077f6ff │ │ │ │ movwcs r9, #2324 @ 0x914 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf82af00a │ │ │ │ - bls 0x2577d4 │ │ │ │ + bls 0x257914 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r4, r4, #59768832 @ 0x3900000 │ │ │ │ @ instruction: 0xf00a2003 │ │ │ │ stmdacs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, sp, r0, asr #32 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf14ce761 │ │ │ │ @@ -289709,140 +289791,140 @@ │ │ │ │ ldreq r2, [r9, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf442bf48 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ cdpne 7, 5, cr14, cr3, cr4, {4} │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #92, 30 @ 0x170 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x0012b6f1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - andseq fp, r2, r5, lsr #11 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - andseq fp, r2, r7, ror r6 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r5, r5 │ │ │ │ - andseq fp, r2, r1, lsl r5 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - andseq fp, r2, fp, asr r1 │ │ │ │ - mulseq r2, r1, r1 │ │ │ │ - mulseq r2, r3, r1 │ │ │ │ - andseq fp, r2, r5, lsr #12 │ │ │ │ + andseq fp, r2, r1, lsr r8 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + andseq fp, r2, r5, ror #13 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b7b7 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b6d5 │ │ │ │ + andseq fp, r2, r1, asr r6 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + mulseq r2, fp, r2 │ │ │ │ + @ instruction: 0x0012b2d1 │ │ │ │ + @ instruction: 0x0012b2d3 │ │ │ │ + andseq fp, r2, r5, ror #14 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vpmax.u8 d18, d0, d3 │ │ │ │ - bcc 0x28ba88 │ │ │ │ + bcc 0x28bbc8 │ │ │ │ vpmin.s8 d2, d0, d13 │ │ │ │ vhadd.s8 q12, q8, q0 │ │ │ │ vqdmlal.s , d3, d3[7] │ │ │ │ sbcsmi r0, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf14007da │ │ │ │ movwcs r8, #4280 @ 0x10b8 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r1, r3, r7, ip, lr, pc} │ │ │ │ @ instruction: 0x46994698 │ │ │ │ vqdmlsl.s q9, d0, d0 │ │ │ │ - blge 0x24bae0 │ │ │ │ + blge 0x24bc20 │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blge 0x1fcc68 │ │ │ │ + blge 0x1fcda8 │ │ │ │ strcs r2, [r4], #-256 @ 0xffffff00 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ strmi pc, [r4], -sp, lsl #23 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ ldc2l 1, cr15, [r8, #-304] @ 0xfffffed0 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #1720320 @ 0x1a4000 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0xf108aed4 │ │ │ │ - blcs 0x1b83cc │ │ │ │ - blls 0x2215a8 │ │ │ │ + blcs 0x1b850c │ │ │ │ + blls 0x2216e8 │ │ │ │ vpadd.i8 q9, q8, q15 │ │ │ │ ldmdbls r4, {r2, r3, r4, r7, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x005ef43f │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xff74f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x217150 │ │ │ │ + blls 0x217290 │ │ │ │ ldrt r6, [r4], r3 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xff68f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmull.s8 q9, d0, d0 │ │ │ │ movwcs r8, #4494 @ 0x118e │ │ │ │ @ instruction: 0x46224639 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ - blx 0xfed6b19c │ │ │ │ + blx 0xfed6b2dc │ │ │ │ stccs 3, cr15, [r0], {128} @ 0x80 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - bge 0x257110 │ │ │ │ + bge 0x257250 │ │ │ │ andls r4, r0, #3145728 @ 0x300000 │ │ │ │ andcs r4, r9, #48, 12 @ 0x3000000 │ │ │ │ orrvc pc, r7, pc, asr #8 │ │ │ │ @ instruction: 0xf1899404 │ │ │ │ @ instruction: 0x4604fb3b │ │ │ │ suble r1, sp, r2, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ ldmdbls r4, {r3, r7, r9, sl, fp, sp, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43f │ │ │ │ andvs r9, r3, r4, lsl #22 │ │ │ │ - bcs 0x7e4e68 │ │ │ │ - bcc 0xda2940 │ │ │ │ + bcs 0x7e4fa8 │ │ │ │ + bcc 0xda2a80 │ │ │ │ ldmdale r6!, {r0, r2, r3, r4, r9, fp, sp} │ │ │ │ orrscs pc, r5, #64, 12 @ 0x4000000 │ │ │ │ orrvs pc, r6, #536870924 @ 0x2000000c │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ movwcs sp, #5423 @ 0x152f │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0002f43f │ │ │ │ ldrmi r6, [r8], r3, lsl #16 │ │ │ │ - blcs 0x13cf10 │ │ │ │ + blcs 0x13d050 │ │ │ │ smlalbthi pc, r7, r0, r2 @ │ │ │ │ strtmi sl, [sl], -r4, lsl #22 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0x2129ab03 │ │ │ │ @ instruction: 0xf1b8e775 │ │ │ │ svclt 0x00340f05 │ │ │ │ @ instruction: 0xf04f46c1 │ │ │ │ str r0, [r6, r4, lsl #18] │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xff08f009 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x217078 │ │ │ │ + blls 0x2171b8 │ │ │ │ ldr r6, [r1], r3 │ │ │ │ vstrle s4, [r6, #-0] │ │ │ │ bicsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ orrvc pc, sp, #192, 4 │ │ │ │ @ instruction: 0x07dc40d3 │ │ │ │ @ instruction: 0xf06fd4cf │ │ │ │ @ instruction: 0xe63c045b │ │ │ │ @@ -289856,33 +289938,33 @@ │ │ │ │ movwcs r2, #5187 @ 0x1443 │ │ │ │ andcs r9, r4, #20, 18 @ 0x50000 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ smlabthi r7, r0, r2, pc @ │ │ │ │ - blge 0x27cdbc │ │ │ │ + blge 0x27cefc │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - blge 0x2b3940 │ │ │ │ + blge 0x2b3a80 │ │ │ │ strls r2, [r5], #-1040 @ 0xfffffbf0 │ │ │ │ - blx 0xff267b68 │ │ │ │ + blx 0xff267ca8 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf14cd105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8a0f7f8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ mcrge 6, 0, pc, cr11, cr15, {7} @ │ │ │ │ ldrtmi r2, [r9], -r9, lsl #26 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andeq pc, r8, #79 @ 0x4f │ │ │ │ andeq pc, r3, pc, asr #32 │ │ │ │ strcs fp, [r8, #-3880] @ 0xfffff0d8 │ │ │ │ cdp2 0, 11, cr15, cr8, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d6fd8 │ │ │ │ + blls 0x2d7118 │ │ │ │ andvs r2, r3, r4, lsl #4 │ │ │ │ subvs r9, r3, r8, lsl #22 │ │ │ │ ldmdbls r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {1} @ │ │ │ │ strb r6, [ip, #5]! │ │ │ │ @@ -289894,15 +289976,15 @@ │ │ │ │ movwls r3, #29445 @ 0x7305 │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 9, cr15, cr4, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vqdmull.s q9, d0, d0 │ │ │ │ - blge 0x2cb8b4 │ │ │ │ + blge 0x2cb9f4 │ │ │ │ ldrtmi sl, [r0], -r5, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strcs r2, [r8], #-525 @ 0xfffffdf3 │ │ │ │ @ instruction: 0xf1899405 │ │ │ │ @ instruction: 0x4604fa77 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [sl], #996 @ 0x3e4 │ │ │ │ @@ -289910,78 +289992,78 @@ │ │ │ │ stclge 6, cr15, [r1, #1020] @ 0x3fc │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf0099e05 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr2, cr15, {1} │ │ │ │ andvs r9, r3, r6, lsl #22 │ │ │ │ - bls 0x2f420c │ │ │ │ + bls 0x2f434c │ │ │ │ andcs r6, r4, #66 @ 0x42 │ │ │ │ andcs r9, r3, r4, lsl r9 │ │ │ │ cdp2 0, 6, cr15, cr6, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ adcmi sl, lr, #1104 @ 0x450 │ │ │ │ strtmi fp, [lr], -r8, lsr #30 │ │ │ │ str r6, [r4, #6]! │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 5, cr15, cr8, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x20b6640 │ │ │ │ + blle 0x20b6780 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ cdp2 0, 4, cr15, cr12, cr9, {0} │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #20 │ │ │ │ mrscs r9, R9_usr │ │ │ │ strls r2, [r4], #-543 @ 0xfffffde1 │ │ │ │ - blx 0xe67c88 │ │ │ │ + blx 0xe67dc8 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - blx 0xe7ba2 │ │ │ │ + blx 0xe7ce2 │ │ │ │ @ instruction: 0xf7f86800 │ │ │ │ submi pc, r4, #983040 @ 0xf0000 │ │ │ │ movwcs lr, #1779 @ 0x6f3 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldmdbls r4, {r0, r8, r9, sp} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ cdp2 0, 2, cr15, cr10, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r3, r9, sl, fp, sp, pc} │ │ │ │ - blle 0x1536a9c │ │ │ │ + blle 0x1536bdc │ │ │ │ tstcs r1, r5, lsl #20 │ │ │ │ - blge 0x2cfea4 │ │ │ │ + blge 0x2cffe4 │ │ │ │ andscs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strls r2, [r5], #-1036 @ 0xfffffbf4 │ │ │ │ - blx 0x4e7cd4 │ │ │ │ + blx 0x4e7e14 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f9d102 │ │ │ │ strmi pc, [r4], -r1, asr #24 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ @ instruction: 0x4639ad58 │ │ │ │ andcs r2, ip, #0, 6 │ │ │ │ cdpls 0, 0, cr2, cr5, cr3, {0} │ │ │ │ cdp2 0, 0, cr15, cr10, cr9, {0} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - blls 0x2d6e7c │ │ │ │ + blls 0x2d6fbc │ │ │ │ movwcs r6, #3 │ │ │ │ subvs r9, r2, r7, lsl #20 │ │ │ │ svcls 0x00082204 │ │ │ │ andcs r6, r3, r7, lsl #1 │ │ │ │ @ instruction: 0xf0099914 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrb sp, [r9, #405] @ 0x195 │ │ │ │ strb r4, [lr, #-1580] @ 0xfffff9d4 │ │ │ │ @ instruction: 0xf73f2a00 │ │ │ │ ldrbt sl, [r8], r2, asr #28 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - sbcmi pc, r0, sl, asr #4 │ │ │ │ + andvs pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0], #224 @ 0xe0 │ │ │ │ ldmdbls r4, {r0, r2, r3, r5, r8, sl, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ @@ -289989,15 +290071,15 @@ │ │ │ │ ldrtmi r6, [r9], -r2 │ │ │ │ @ instruction: 0xf0092003 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ andvc r9, r3, r3, lsl #22 │ │ │ │ @ instruction: 0xf06fe519 │ │ │ │ ldr r0, [r6, #-1045] @ 0xfffffbeb │ │ │ │ - blx 0x1f67d70 │ │ │ │ + blx 0x1f67eb0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcge 0x0002b095 │ │ │ │ @ instruction: 0x46984c94 │ │ │ │ stmdavs r4!, {r0, r2, r3, r9, sl, lr} │ │ │ │ @@ -290009,29 +290091,29 @@ │ │ │ │ @ instruction: 0xf5b1dd3b │ │ │ │ subsle r7, ip, r7, lsl #31 │ │ │ │ ldmdbcs sl!, {r1, r2, r6, sl, fp, ip, lr, pc} │ │ │ │ addhi pc, r7, r0 │ │ │ │ strdle r2, [fp, #-159] @ 0xffffff61 │ │ │ │ andle r2, r1, r1, lsl #20 │ │ │ │ cmple r7, r7, lsl #20 │ │ │ │ - blcs 0x207284 │ │ │ │ + blcs 0x2073c4 │ │ │ │ orrhi pc, sl, r0, asr #4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 0, cr15, [lr, #36] @ 0x24 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r5, {r0, r2, r4, r5, r7, r8, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ mvnscs r4, r2, lsr #12 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ rscsvs r4, sp, r0, lsr r6 │ │ │ │ - blx 0xfe467dec │ │ │ │ + blx 0xfe467f2c │ │ │ │ stclne 6, cr4, [r8], #-20 @ 0xffffffec │ │ │ │ - bmi 0x1f5f940 │ │ │ │ + bmi 0x1f5fa80 │ │ │ │ ldclvs 8, cr6, [sl], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ @ instruction: 0xf0400200 │ │ │ │ strtmi r8, [r8], -r7, asr #5 │ │ │ │ ldrtmi r3, [sp], ip, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -290043,22 +290125,22 @@ │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ tstne r3, #-1744830464 @ 0x98000000 │ │ │ │ tstne r3, #1275068416 @ 0x4c000000 │ │ │ │ @ instruction: 0x26131313 │ │ │ │ ldcne 2, cr15, [r7], {64} @ 0x40 │ │ │ │ tstle r5, r1, ror #10 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - bcs 0x28c1a8 │ │ │ │ + bcs 0x28c2e8 │ │ │ │ mrshi pc, (UNDEF: 11) @ │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ cmnphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrbeq pc, [fp, #-111] @ 0xffffff91 @ │ │ │ │ - bcc 0x1a5760 │ │ │ │ + bcc 0x1a58a0 │ │ │ │ ldmle r1!, {r0, r1, r3, r9, fp, sp}^ │ │ │ │ orrsvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0x07d940d3 │ │ │ │ cdpvs 5, 11, cr13, cr11, cr12, {7} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4399 @ 0x112f │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -290070,116 +290152,116 @@ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0xf8c74630 │ │ │ │ @ instruction: 0xf189c00c │ │ │ │ strmi pc, [r5], -pc, lsr #20 │ │ │ │ @ instruction: 0xd1a21c42 │ │ │ │ - blx 0xffd67dbc │ │ │ │ + blx 0xffd67efc │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #1, 30 │ │ │ │ - bcs 0x1a5704 │ │ │ │ + bcs 0x1a5844 │ │ │ │ ldrmi sp, [r9], -r4, asr #3 │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf1780024 │ │ │ │ cdpvs 14, 11, cr14, cr11, cr0, {2} │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ - blcs 0x92b940 │ │ │ │ + blcs 0x92ba80 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ @ instruction: 0x4698461a │ │ │ │ ldc2l 0, cr15, [ip, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strtmi r8, [r9], -fp, lsr #2 │ │ │ │ @ instruction: 0xf8cd4622 │ │ │ │ @ instruction: 0xf1078000 │ │ │ │ ldrtmi r0, [r0], -r4, lsr #6 │ │ │ │ rscsvs r2, ip, r8, lsl #8 │ │ │ │ - blx 0x267efc │ │ │ │ + blx 0x26803c │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ svcge 0x0077f47f │ │ │ │ - blx 0xff267e14 │ │ │ │ + blx 0xff267f54 │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r5, #3408 @ 0xd50 │ │ │ │ cdpne 7, 5, cr14, cr3, cr15, {3} │ │ │ │ ldmle r7, {r0, r5, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - @ instruction: 0x0012bbb5 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r7, asr fp │ │ │ │ - andseq fp, r2, r7, asr fp │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - @ instruction: 0x0012bbf9 │ │ │ │ - andseq fp, r2, r7, lsr ip │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r1, lsl #19 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r1, lsr #16 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ - andseq fp, r2, r3, lsl #19 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + @ instruction: 0x0012bcf5 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + mulseq r2, r7, ip │ │ │ │ + mulseq r2, r7, ip │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r9, lsr sp │ │ │ │ + andseq fp, r2, r7, ror sp │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r1, asr #21 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r1, ror #18 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ + andseq fp, r2, r3, asr #21 │ │ │ │ mrcvs 4, 5, r2, cr11, cr15, {1} │ │ │ │ vqdmulh.s d18, d0, d3 │ │ │ │ movwcs r8, #4241 @ 0x1091 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, ip, r0 │ │ │ │ @ instruction: 0xf04f6805 │ │ │ │ @ instruction: 0xf1070c04 │ │ │ │ strtmi r0, [r2], -ip, lsl #6 │ │ │ │ str r2, [r5, -r1, lsl #2] │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0xf73f2a28 │ │ │ │ - bcs 0x397690 │ │ │ │ + bcs 0x3977d0 │ │ │ │ @ instruction: 0x81b9f340 │ │ │ │ movwcs r3, #6666 @ 0x1a0a │ │ │ │ vaddw.s8 q9, q0, d31 │ │ │ │ - blx 0x1effcc │ │ │ │ + blx 0x1f010c │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ orrshi pc, sl, r0, asr #32 │ │ │ │ mvnsmi pc, r2, lsl r0 @ │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ svcvs 0x00c8f012 │ │ │ │ svcge 0x0020f43f │ │ │ │ stccs 14, cr6, [r0], #-744 @ 0xfffffd18 │ │ │ │ smlabtne r4, r7, r9, lr │ │ │ │ svclt 0x001461b9 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ - bcs 0x4474d8 │ │ │ │ + bcs 0x447618 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ addmi r2, r8, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf042bf38 │ │ │ │ - bcs 0x12c20c │ │ │ │ + bcs 0x12c34c │ │ │ │ mrcvs 1, 5, sp, cr10, cr2, {2} │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2l 0, cr15, [r8], #-36 @ 0xffffffdc │ │ │ │ rsbsle r2, pc, r0, lsl #16 │ │ │ │ teqvs fp, r3, lsl #16 │ │ │ │ - blcs 0x30750c │ │ │ │ + blcs 0x30764c │ │ │ │ stmdavs r3, {r1, r2, r8, fp, ip, lr, pc}^ │ │ │ │ mrcvs 1, 5, r6, cr11, cr11, {3} │ │ │ │ svclt 0x00042b0c │ │ │ │ @ instruction: 0x61bb6883 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ tstcs r0, r2, lsr #12 │ │ │ │ mrcvs 6, 5, r4, cr12, cr0, {1} │ │ │ │ @@ -290215,20 +290297,20 @@ │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1a2e68b │ │ │ │ ldmdbcs sp, {r0, r4, r5, r8} │ │ │ │ mrcge 6, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @ instruction: 0xf6402201 │ │ │ │ vrsra.s64 d18, d5, #62 │ │ │ │ addmi r6, sl, r6, lsl #7 │ │ │ │ - bllt 0x1ffbb1c │ │ │ │ + bllt 0x1ffbc5c │ │ │ │ @ instruction: 0xf47f2901 │ │ │ │ stmib r7, {r0, r1, r2, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ stmib r7, {r0, r3, r8, r9, ip, sp}^ │ │ │ │ cmnvs fp, #738197504 @ 0x2c000000 │ │ │ │ - blcs 0x6075d0 │ │ │ │ + blcs 0x607710 │ │ │ │ andscs sp, r4, #228, 18 @ 0x390000 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ @ instruction: 0xf0090024 │ │ │ │ stmiblt r8, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1072414 │ │ │ │ eorscs r0, r2, #36, 6 @ 0x90000000 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -290237,31 +290319,31 @@ │ │ │ │ mrcvs 6, 5, r4, cr10, cr8, {0} │ │ │ │ @ instruction: 0xf0094641 │ │ │ │ strmi pc, [r3], -r9, ror #23 │ │ │ │ orrle r2, sp, r0, lsl #16 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x4622e657 │ │ │ │ vmax.s8 d20, d10, d25 │ │ │ │ - vshr.s64 q10, q10, #64 │ │ │ │ + vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf038002e │ │ │ │ str pc, [r1], r1, ror #21 │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x207624 │ │ │ │ + blcs 0x207764 │ │ │ │ movwcs sp, #6586 @ 0x19ba │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r5, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ @ instruction: 0x21294622 │ │ │ │ movwcs lr, #1584 @ 0x630 │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ - blcs 0x347654 │ │ │ │ + blcs 0x347794 │ │ │ │ movwcs sp, #4514 @ 0x11a2 │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094618 │ │ │ │ @ instruction: 0x4601fbb7 │ │ │ │ sbcle r2, sp, r0, lsl #16 │ │ │ │ ldccs 8, cr6, [r4], {2} │ │ │ │ @ instruction: 0xf04f613a │ │ │ │ @@ -290295,47 +290377,47 @@ │ │ │ │ @ instruction: 0x4605f877 │ │ │ │ @ instruction: 0xf47f1c44 │ │ │ │ ldrb sl, [r9, sl, ror #27] │ │ │ │ movwcs r6, #7868 @ 0x1ebc │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ svclt 0x00282c0f │ │ │ │ strtmi r2, [r2], -pc, lsl #8 │ │ │ │ - blx 0x1be7c36 │ │ │ │ + blx 0x1be7d76 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addlt sp, r4, r0, lsl #1 │ │ │ │ @ instruction: 0xf10d9003 │ │ │ │ strtmi r0, [r2], -pc, lsl #10 │ │ │ │ andeq pc, r7, r5, lsr #32 │ │ │ │ @ instruction: 0xf6e408ed │ │ │ │ - andcs lr, r0, #696320 @ 0xaa000 │ │ │ │ + andcs lr, r0, #40960 @ 0xa000 │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf8044630 │ │ │ │ andscs r2, r9, #53 @ 0x35 │ │ │ │ cdpvs 7, 11, cr14, cr11, cr0, {0} │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ - blcs 0x33cc54 │ │ │ │ + blcs 0x33cd94 │ │ │ │ svcge 0x0034f47f │ │ │ │ @ instruction: 0x46236eba │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - blx 0x1367c7a │ │ │ │ + blx 0x1367dba │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ svcge 0x005ef43f │ │ │ │ andcs r6, r1, fp, ror r8 │ │ │ │ ldmdavs r9, {r1, r3, r4, r5, r7, r9, sl, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0094623 │ │ │ │ @ instruction: 0x4603fb3d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmdavs sl!, {r0, r1, r4, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldrhtvs r6, [fp], #-233 @ 0xffffff17 │ │ │ │ eorshi r8, r8, #16, 16 @ 0x100000 │ │ │ │ cdp2 1, 7, cr15, cr2, cr14, {0} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bhi 0xf5fe58 │ │ │ │ + bhi 0xf5ff98 │ │ │ │ rorlt r6, fp, r8 │ │ │ │ - bl 0x1fd518 │ │ │ │ + bl 0x1fd658 │ │ │ │ ldmdahi r9, {r6, r7} │ │ │ │ andshi r3, r1, r8, lsl #6 │ │ │ │ addmi r3, r3, #8, 4 @ 0x80000000 │ │ │ │ stcne 8, cr15, [r6], {19} │ │ │ │ stcne 8, cr15, [r6], {2} │ │ │ │ stcne 8, cr15, [r5], {19} │ │ │ │ stcne 8, cr15, [r5], {2} │ │ │ │ @@ -290356,71 +290438,71 @@ │ │ │ │ cdpvs 6, 11, cr4, cr10, cr1, {2} │ │ │ │ @ instruction: 0xf0094620 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0012f43f │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ cdpvs 6, 11, cr4, cr12, cr9, {1} │ │ │ │ @ instruction: 0xe69d4630 │ │ │ │ - blcs 0x1f3a50 │ │ │ │ + blcs 0x1f3b90 │ │ │ │ stcge 6, cr15, [lr, #252] @ 0xfc │ │ │ │ rscsvs r2, fp, r0, lsl #6 │ │ │ │ - blcs 0x2077fc │ │ │ │ + blcs 0x20793c │ │ │ │ mrcvs 8, 5, sp, cr11, cr4, {0} │ │ │ │ strcs fp, [r4, #-2547] @ 0xfffff60d │ │ │ │ strls r4, [r0, #-1570] @ 0xfffff9de │ │ │ │ movweq pc, #49415 @ 0xc107 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xffdcf188 │ │ │ │ mcrrne 6, 0, r4, r4, cr5 │ │ │ │ - stclge 4, cr15, [pc, #-508] @ 0x12bb34 │ │ │ │ - bcs 0x2253dc │ │ │ │ - bcs 0x1630c8 │ │ │ │ + stclge 4, cr15, [pc, #-508] @ 0x12bc74 │ │ │ │ + bcs 0x22551c │ │ │ │ + bcs 0x163208 │ │ │ │ ldrb sp, [r3, #-3302]! @ 0xfffff31a │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff4e7d6c │ │ │ │ + blx 0xff4e7eac │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7e060fb │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618461a │ │ │ │ - blx 0xff1e7d84 │ │ │ │ + blx 0xff1e7ec4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavc r3, {r0, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xe7d460fb │ │ │ │ @ instruction: 0xff64f189 │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ svclt 0x0000e52b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec82f80 │ │ │ │ + bl 0xfec830c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strmi r1, [r7], -r2, asr #28 │ │ │ │ movwcs r4, #2216 @ 0x8a8 │ │ │ │ stmdavs r0, {r0, r1, r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9009 │ │ │ │ stmib sp, {}^ @ │ │ │ │ stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, ip, sp}^ │ │ │ │ vcgt.s8 d3, d0, d7 │ │ │ │ - @ instruction: 0xf6408130 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ - bl 0x1eca84 │ │ │ │ + vand d24, d1, d16 │ │ │ │ + vrsra.s64 d16, d8, #64 │ │ │ │ + bl 0x1ecbc4 │ │ │ │ @ instruction: 0xf8d30387 │ │ │ │ vmovcs.16 d22[0], r6 │ │ │ │ msrhi SP_usr, r0 │ │ │ │ @ instruction: 0x460cb316 │ │ │ │ - bl 0x1971d4 │ │ │ │ + bl 0x197314 │ │ │ │ and r0, r5, r6, lsl #13 │ │ │ │ strcc r6, [r4], #-2051 @ 0xfffff7fd │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ andsle r3, r7, r4, lsl #22 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe167e08 │ │ │ │ + blx 0xfe167f48 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ ldmdavs sl, {r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r6, ror #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -290438,18 +290520,18 @@ │ │ │ │ rsbeq r0, sl, r7, ror r0 │ │ │ │ subseq r0, sl, r2, rrx │ │ │ │ eoreq r0, sp, r6, asr #32 │ │ │ │ andseq r0, fp, sp, lsl r0 │ │ │ │ strcs r0, [r1, #-19] @ 0xffffffed │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - blx 0x769e46 │ │ │ │ + blx 0x769f86 │ │ │ │ strcs lr, [r0, #-1998] @ 0xfffff832 │ │ │ │ - blmi 0x1f25e2c │ │ │ │ - blls 0x385ec0 │ │ │ │ + blmi 0x1f25f6c │ │ │ │ + blls 0x386000 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ @ instruction: 0x4620d130 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc40f0 │ │ │ │ movwcs fp, #2765 @ 0xacd │ │ │ │ @@ -290463,91 +290545,91 @@ │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0x462ad118 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ andscs r2, ip, #67108864 @ 0x4000000 │ │ │ │ stcls 6, cr4, [r5, #-96] @ 0xffffffa0 │ │ │ │ - blx 0x7e7ed4 │ │ │ │ + blx 0x7e8014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x18e0118 │ │ │ │ - blls 0x385f24 │ │ │ │ + blmi 0x18e0258 │ │ │ │ + blls 0x386064 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ svclt 0x00080300 │ │ │ │ rscle r2, r6, r1, lsl #6 │ │ │ │ cdp2 1, 11, cr15, cr6, cr9, {4} │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d754 │ │ │ │ + bls 0x27d894 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ str pc, [r7, sp, lsl #18] │ │ │ │ strcc lr, [r6, #-2525] @ 0xfffff623 │ │ │ │ - bls 0x27d764 │ │ │ │ + bls 0x27d8a4 │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ ldrb pc, [pc, -pc, lsr #24]! @ │ │ │ │ @ instruction: 0xf1884620 │ │ │ │ mcrrne 15, 8, pc, r3, cr1 @ │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xffb8f14b │ │ │ │ @ instruction: 0xf7f76800 │ │ │ │ submi pc, r0, #205824 @ 0x32400 │ │ │ │ ldmib sp, {r1, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5310 │ │ │ │ - bls 0x27d794 │ │ │ │ + blls 0x2b5450 │ │ │ │ + bls 0x27d8d4 │ │ │ │ mrc2 7, 1, pc, cr10, cr11, {7} │ │ │ │ ldmib sp, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ - blls 0x2b5324 │ │ │ │ - bls 0x27d7a8 │ │ │ │ + blls 0x2b5464 │ │ │ │ + bls 0x27d8e8 │ │ │ │ ldc2 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ strcs lr, [r0, #-1886] @ 0xfffff8a2 │ │ │ │ ldmib sp, {r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fb5500 │ │ │ │ ldrb pc, [r5, -r7, lsr #28] @ │ │ │ │ strtmi r2, [r0], -r0, lsl #10 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ strpl lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stc2 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - blmi 0xf25c84 │ │ │ │ - blls 0x385fc0 │ │ │ │ + blmi 0xf25dc4 │ │ │ │ + blls 0x386100 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1b30300 │ │ │ │ movwcs lr, #23005 @ 0x59dd │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0024f7f9 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a0610 │ │ │ │ + bls 0x2a0750 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xff5e9f74 │ │ │ │ + blt 0xff5ea0b4 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bls 0x2a05f4 │ │ │ │ + bls 0x2a0734 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0x20e9f90 │ │ │ │ + bllt 0x20ea0d0 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ @ instruction: 0xf43f9a05 │ │ │ │ @ instruction: 0xe783af54 │ │ │ │ @ instruction: 0xf1884620 │ │ │ │ mcrrne 14, 1, pc, r2, cr15 @ │ │ │ │ svcge 0x0010f47f │ │ │ │ - blmi 0x765e20 │ │ │ │ - blls 0x38603c │ │ │ │ + blmi 0x765f60 │ │ │ │ + blls 0x38617c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf47f0300 │ │ │ │ - bls 0x297db4 │ │ │ │ + bls 0x297ef4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r4, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x0066f47f │ │ │ │ @@ -290582,23 +290664,23 @@ │ │ │ │ svcvc 0x0000f5b0 │ │ │ │ vqadd.s8 d29, d0, d9 │ │ │ │ addsmi r2, r0, #268435456 @ 0x10000000 │ │ │ │ strlt sp, [r8, #-12] │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - blx 0x26a06a │ │ │ │ + blx 0x26a1aa │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ mrclt 1, 2, APSR_nzcv, cr14, cr8, {3} │ │ │ │ - eorspl pc, r0, sl, asr #4 │ │ │ │ + rsbsvs pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q5, q8 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ andcs r0, r0, #46 @ 0x2e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -290619,65 +290701,65 @@ │ │ │ │ adcmi fp, r5, #2539520 @ 0x26c000 │ │ │ │ movwcs sp, #6633 @ 0x19e9 │ │ │ │ ldrmi r1, [sl], -r1, lsr #19 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ @ instruction: 0xf8e8f009 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ - blne 0xff3e60ac │ │ │ │ + blne 0xff3e61ec │ │ │ │ tstcs r0, r8, lsr r4 │ │ │ │ ldmib lr!, {r3, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf06fe7d7 │ │ │ │ ldrb r0, [sl, r6] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83338 │ │ │ │ + bl 0xfec83478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ @ instruction: 0x46154c52 │ │ │ │ stmdavs r4!, {r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ tstcs r0, r0, lsl #8 │ │ │ │ stmib sp, {r1, r4, r9, fp, ip, pc}^ │ │ │ │ - bcs 0x6f0568 │ │ │ │ + bcs 0x6f06a8 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ addhi pc, pc, r0, asr #4 │ │ │ │ @ instruction: 0x4607461a │ │ │ │ tstcs r8, r2, lsl fp │ │ │ │ @ instruction: 0xf7ffa804 │ │ │ │ strmi pc, [r4], -r3, lsr #31 │ │ │ │ stclne 1, cr11, [r0, #576]! @ 0x240 │ │ │ │ @ instruction: 0xf06fd052 │ │ │ │ - blmi 0x11ed1b4 │ │ │ │ - blls 0x4061ec │ │ │ │ + blmi 0x11ed2f4 │ │ │ │ + blls 0x40632c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle sp, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ @ instruction: 0x4605f957 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ andscs r4, r3, #933888 @ 0xe4000 │ │ │ │ @ instruction: 0xf0089804 │ │ │ │ - bls 0x36c050 │ │ │ │ + bls 0x36c190 │ │ │ │ strmi r9, [r3], -r1, lsl #4 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #20 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #4 │ │ │ │ andls r2, r2, #268435456 @ 0x10000000 │ │ │ │ strls r4, [r5], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ @ instruction: 0x4604fd31 │ │ │ │ - blle 0xe332dc │ │ │ │ + blle 0xe3341c │ │ │ │ vhadd.s8 , q0, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -290688,49 +290770,49 @@ │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f82097 │ │ │ │ @ instruction: 0xe7aefdff │ │ │ │ cmppcs r0, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrbeq r6, [r9, #-2075] @ 0xfffff7e5 │ │ │ │ ldmdbls r2, {r0, r1, r2, r5, r7, r8, sl, ip, lr, pc} │ │ │ │ - subspl pc, r0, sl, asr #4 │ │ │ │ + addsvs pc, r8, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5af037 │ │ │ │ ldmdbmi r5, {r0, r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ tstcs r8, r0, asr #16 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdbge r4, {r0, r8, ip, pc} │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0x11b5f240 │ │ │ │ - svc 0x00f6f752 │ │ │ │ + svc 0x0056f752 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf14bd105 │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x4ea254 │ │ │ │ + blx 0x4ea394 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x007ff6ff │ │ │ │ @ instruction: 0xf06fe7a9 │ │ │ │ @ instruction: 0xe77a0415 │ │ │ │ ldc2l 1, cr15, [r6], {137} @ 0x89 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - rsbseq r3, lr, r4, lsr ip │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + ldrshteq r3, [lr], #-164 @ 0xffffff5c │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvc pc, pc, r0, lsl #12 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ eoreq lr, r7, r3, asr #19 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec834bc │ │ │ │ + bl 0xfec835fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q8 │ │ │ │ vmls.f d20, d0, d0[6] │ │ │ │ umulllt r2, r4, r7, r5 │ │ │ │ @ instruction: 0x4327e9d5 │ │ │ │ svclt 0x00884283 │ │ │ │ ldmdale lr, {r5, r9, sl, lr} │ │ │ │ @@ -290765,474 +290847,474 @@ │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf16f2100 │ │ │ │ stmdami r1, {r0, r1, r2, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ mrclt 1, 3, APSR_nzcv, cr12, cr0, {3} │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83568 │ │ │ │ + bl 0xfec836a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ rsbcs r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0xf008b085 │ │ │ │ - bmi 0xff9ac1f4 │ │ │ │ + bmi 0xff9ac334 │ │ │ │ vhadd.s8 d18, d10, d0 │ │ │ │ - vbic.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff8eb37c │ │ │ │ + bmi 0xff8eb4bc │ │ │ │ vhadd.s8 d18, d10, d1 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff82b36c │ │ │ │ + bmi 0xff82b4ac │ │ │ │ vhadd.s8 d18, d10, d2 │ │ │ │ - vsra.s64 d21, d0, #64 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff76ae44 │ │ │ │ + bmi 0xff76af84 │ │ │ │ vhadd.s8 d18, d10, d3 │ │ │ │ - vsra.s64 d21, d8, #64 │ │ │ │ + vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff6aae34 │ │ │ │ + bmi 0xff6aaf74 │ │ │ │ vhadd.s8 d18, d10, d4 │ │ │ │ - vsra.s64 d21, d16, #64 │ │ │ │ + vsra.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff5eae24 │ │ │ │ + bmi 0xff5eaf64 │ │ │ │ vhadd.s8 d18, d10, d5 │ │ │ │ - vmla.f d21, d16, d0[2] │ │ │ │ + vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff52ae14 │ │ │ │ + bmi 0xff52af54 │ │ │ │ vhadd.s8 d18, d10, d6 │ │ │ │ - vsra.s64 , q2, #64 │ │ │ │ + vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff46ae04 │ │ │ │ + bmi 0xff46af44 │ │ │ │ vhadd.s8 d18, d10, d7 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff3aadf4 │ │ │ │ + bmi 0xff3aaf34 │ │ │ │ vhadd.s8 d18, d10, d8 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff2eade4 │ │ │ │ + bmi 0xff2eaf24 │ │ │ │ vhadd.s8 d18, d10, d9 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff22add4 │ │ │ │ + bmi 0xff22af14 │ │ │ │ vhadd.s8 d18, d10, d10 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vmla.f d23, d0, d0[2] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff16adc4 │ │ │ │ + bmi 0xff16af04 │ │ │ │ vhadd.s8 d18, d10, d11 │ │ │ │ - vaddw.s8 q11, q0, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xff0aadb4 │ │ │ │ + bmi 0xff0aaef4 │ │ │ │ vhadd.s8 d18, d10, d12 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfefeada4 │ │ │ │ + bmi 0xfefeaee4 │ │ │ │ vhadd.s8 d18, d10, d13 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfef2ad94 │ │ │ │ + bmi 0xfef2aed4 │ │ │ │ vhadd.s8 d18, d10, d14 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfee6ad84 │ │ │ │ + bmi 0xfee6aec4 │ │ │ │ vhadd.s8 d18, d10, d15 │ │ │ │ - vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfedaad74 │ │ │ │ + bmi 0xfedaaeb4 │ │ │ │ vqadd.s8 d18, d10, d0 │ │ │ │ - vmla.f d22, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfecead64 │ │ │ │ + bmi 0xfeceaea4 │ │ │ │ vqadd.s8 d18, d10, d1 │ │ │ │ - vmla.f d22, d0, d0[3] │ │ │ │ + vsra.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfec2ad54 │ │ │ │ + bmi 0xfec2ae94 │ │ │ │ vqadd.s8 d18, d10, d2 │ │ │ │ - vmla.f d22, d0, d0[4] │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeb6ad44 │ │ │ │ + bmi 0xfeb6ae84 │ │ │ │ vqadd.s8 d18, d10, d3 │ │ │ │ - vmla.f d22, d0, d0[7] │ │ │ │ + vsra.s64 d23, d20, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfeaaad34 │ │ │ │ + bmi 0xfeaaae74 │ │ │ │ vqadd.s8 d18, d10, d4 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vsra.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe9ead24 │ │ │ │ + bmi 0xfe9eae64 │ │ │ │ vqadd.s8 d18, d10, d5 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.f d23, d16, d0[1] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe92ad14 │ │ │ │ + bmi 0xfe92ae54 │ │ │ │ vqadd.s8 d18, d10, d6 │ │ │ │ - vaddw.s8 q11, q8, d8 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe86ad04 │ │ │ │ + bmi 0xfe86ae44 │ │ │ │ vqadd.s8 d18, d10, d7 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe7aacf4 │ │ │ │ + bmi 0xfe7aae34 │ │ │ │ vqadd.s8 d18, d10, d8 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ + vmla.f d23, d16, d0[7] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe6eace4 │ │ │ │ + bmi 0xfe6eae24 │ │ │ │ vqadd.s8 d18, d10, d9 │ │ │ │ - vsra.s64 d22, d20, #64 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe62acd4 │ │ │ │ - vqadd.s8 d18, d10, d10 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + bmi 0xfe62ae14 │ │ │ │ + @ instruction: 0xf64a201a │ │ │ │ + vaddw.s8 q8, q0, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe56acc4 │ │ │ │ - vqadd.s8 d18, d10, d11 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + bmi 0xfe56ae04 │ │ │ │ + @ instruction: 0xf64a201b │ │ │ │ + vorr.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe4aacb4 │ │ │ │ - vqadd.s8 d18, d10, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + bmi 0xfe4aadf4 │ │ │ │ + @ instruction: 0xf64a201c │ │ │ │ + vaddw.s8 q8, q0, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe3eaca4 │ │ │ │ - vqadd.s8 d18, d10, d13 │ │ │ │ - vsra.s64 q11, q10, #64 │ │ │ │ + bmi 0xfe3eade4 │ │ │ │ + @ instruction: 0xf64a201d │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe32ac94 │ │ │ │ - vqadd.s8 d18, d10, d14 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + bmi 0xfe32add4 │ │ │ │ + @ instruction: 0xf64a201e │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe26ac84 │ │ │ │ - vqadd.s8 d18, d10, d15 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + bmi 0xfe26adc4 │ │ │ │ + @ instruction: 0xf64a201f │ │ │ │ + vmla.f d16, d0, d0[5] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfe1aac74 │ │ │ │ - vhadd.s8 d18, d10, d16 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + bmi 0xfe1aadb4 │ │ │ │ + @ instruction: 0xf64a2020 │ │ │ │ + vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x20eac64 │ │ │ │ - vhadd.s8 d18, d10, d17 │ │ │ │ - vmla.f d23, d0, d0[0] │ │ │ │ + bmi 0x20eada4 │ │ │ │ + @ instruction: 0xf64a2021 │ │ │ │ + vaddw.s8 q8, q8, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x202ac54 │ │ │ │ - vhadd.s8 d18, d10, d18 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + bmi 0x202ad94 │ │ │ │ + @ instruction: 0xf64a2022 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1f6ac44 │ │ │ │ - vhadd.s8 d18, d10, d19 │ │ │ │ - vmla.f d23, d0, d0[6] │ │ │ │ + bmi 0x1f6ad84 │ │ │ │ + @ instruction: 0xf64a2023 │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1eaac34 │ │ │ │ - vhadd.s8 d18, d10, d20 │ │ │ │ - vmla.f d23, d0, d0[4] │ │ │ │ + bmi 0x1eaad74 │ │ │ │ + @ instruction: 0xf64a2024 │ │ │ │ + vaddw.s8 q8, q8, d24 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1deac24 │ │ │ │ - vhadd.s8 d18, d10, d21 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + bmi 0x1dead64 │ │ │ │ + @ instruction: 0xf64a2025 │ │ │ │ + vsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1d2ac14 │ │ │ │ - vhadd.s8 d18, d10, d22 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + bmi 0x1d2ad54 │ │ │ │ + @ instruction: 0xf64a2026 │ │ │ │ + vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1c6ac04 │ │ │ │ - vhadd.s8 d18, d10, d23 │ │ │ │ - vsra.s64 d23, d4, #64 │ │ │ │ + bmi 0x1c6ad44 │ │ │ │ + @ instruction: 0xf64a2027 │ │ │ │ + vsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1baabf4 │ │ │ │ - vhadd.s8 d18, d10, d24 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + bmi 0x1baad34 │ │ │ │ + @ instruction: 0xf64a2028 │ │ │ │ + vmla.f d16, d16, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1aeabe4 │ │ │ │ - vhadd.s8 d18, d10, d25 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + bmi 0x1aead24 │ │ │ │ + @ instruction: 0xf64a2029 │ │ │ │ + vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x1a2abd4 │ │ │ │ - vhadd.s8 d18, d10, d26 │ │ │ │ - vsra.s64 d23, d20, #64 │ │ │ │ + bmi 0x1a2ad14 │ │ │ │ + @ instruction: 0xf64a202a │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x196abc4 │ │ │ │ - vhadd.s8 d18, d10, d27 │ │ │ │ - vsra.s64 d23, d28, #64 │ │ │ │ + bmi 0x196ad04 │ │ │ │ + @ instruction: 0xf64a202b │ │ │ │ + vaddw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x18aabb4 │ │ │ │ - vhadd.s8 d18, d10, d28 │ │ │ │ - vmla.f d23, d16, d0[1] │ │ │ │ + bmi 0x18aacf4 │ │ │ │ + @ instruction: 0xf64a202c │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x17eaba4 │ │ │ │ - vhadd.s8 d18, d10, d29 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + bmi 0x17eace4 │ │ │ │ + @ instruction: 0xf64a202d │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x172ab94 │ │ │ │ - vhadd.s8 d18, d10, d30 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + bmi 0x172acd4 │ │ │ │ + @ instruction: 0xf64a202e │ │ │ │ + vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x166ab84 │ │ │ │ - vhadd.s8 d18, d10, d31 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + bmi 0x166acc4 │ │ │ │ + @ instruction: 0xf64a202f │ │ │ │ + vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x15aab74 │ │ │ │ + bmi 0x15aacb4 │ │ │ │ @ instruction: 0xf64a2030 │ │ │ │ - vaddw.s8 q8, q0, d4 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x14eab64 │ │ │ │ + bmi 0x14eaca4 │ │ │ │ @ instruction: 0xf64a2031 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x142ab54 │ │ │ │ + bmi 0x142ac94 │ │ │ │ @ instruction: 0xf64a2032 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x136ab44 │ │ │ │ + bmi 0x136ac84 │ │ │ │ @ instruction: 0xf64a2033 │ │ │ │ - vaddw.s8 q8, q0, d16 │ │ │ │ + vmla.f d17, d0, d0[6] │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x12aab34 │ │ │ │ + bmi 0x12aac74 │ │ │ │ @ instruction: 0xf64a2034 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x11eab24 │ │ │ │ + bmi 0x11eac64 │ │ │ │ @ instruction: 0xf64a2035 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x112ab14 │ │ │ │ + bmi 0x112ac54 │ │ │ │ @ instruction: 0xf64a2036 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vsra.s64 d17, d8, #64 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0x106ab04 │ │ │ │ + bmi 0x106ac44 │ │ │ │ @ instruction: 0xf64a2037 │ │ │ │ - vmla.f d16, d0, d0[5] │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf008012e │ │ │ │ - bmi 0xfaaaf4 │ │ │ │ + bmi 0xfaac34 │ │ │ │ rsbs r2, r1, r8, lsr r0 │ │ │ │ - eorseq r1, r4, r4, asr fp │ │ │ │ - eorseq r1, r4, r4, lsl #23 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, asr #23 │ │ │ │ - eorseq r1, r4, r0, lsl ip │ │ │ │ - eorseq r1, r4, r0, lsr ip │ │ │ │ - eorseq r1, r4, r4, asr #24 │ │ │ │ - eorseq r1, r4, r8, lsl #25 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, asr #25 │ │ │ │ - ldrsbteq r1, [r4], -ip │ │ │ │ - ldrshteq r1, [r4], -r0 │ │ │ │ - eorseq r1, r4, r8, lsl #26 │ │ │ │ - eorseq r1, r4, r4, lsr #26 │ │ │ │ - eorseq r1, r4, r8, lsr sp │ │ │ │ - eorseq r1, r4, r4, asr #26 │ │ │ │ - eorseq r1, r4, r0, ror sp │ │ │ │ - mlaseq r4, r0, sp, r1 │ │ │ │ - ldrhteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, asr #27 │ │ │ │ - eorseq r1, r4, r4, ror #27 │ │ │ │ - ldrshteq r1, [r4], -r4 │ │ │ │ - eorseq r1, r4, r8, lsl #28 │ │ │ │ - eorseq r1, r4, ip, lsl lr │ │ │ │ - eorseq r1, r4, ip, lsr #28 │ │ │ │ + mlaseq r4, ip, ip, r1 │ │ │ │ + eorseq r1, r4, ip, asr #25 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r0, lsl sp │ │ │ │ + eorseq r1, r4, r8, asr sp │ │ │ │ + eorseq r1, r4, r8, ror sp │ │ │ │ + eorseq r1, r4, ip, lsl #27 │ │ │ │ + ldrsbteq r1, [r4], -r0 │ │ │ │ + ldrshteq r1, [r4], -r8 │ │ │ │ + eorseq r1, r4, r0, lsl lr │ │ │ │ + eorseq r1, r4, r4, lsr #28 │ │ │ │ eorseq r1, r4, r8, lsr lr │ │ │ │ - eorseq r1, r4, r4, ror #28 │ │ │ │ - eorseq r1, r4, ip, ror lr │ │ │ │ - eorseq r1, r4, r8, asr #29 │ │ │ │ - eorseq r1, r4, r8, ror #29 │ │ │ │ - eorseq r1, r4, ip, lsl #30 │ │ │ │ - eorseq r1, r4, r4, lsr #30 │ │ │ │ - eorseq r1, r4, ip, asr pc │ │ │ │ - eorseq r1, r4, r0, lsl #31 │ │ │ │ - eorseq r1, r4, ip, lsl #31 │ │ │ │ - mlaseq r4, r8, pc, r1 @ │ │ │ │ - eorseq r1, r4, r4, lsr #31 │ │ │ │ - ldrhteq r1, [r4], -r0 │ │ │ │ + eorseq r1, r4, r0, asr lr │ │ │ │ + eorseq r1, r4, ip, ror #28 │ │ │ │ + eorseq r1, r4, r0, lsl #29 │ │ │ │ + eorseq r1, r4, ip, lsl #29 │ │ │ │ + ldrhteq r1, [r4], -r8 │ │ │ │ ldrsbteq r1, [r4], -r8 │ │ │ │ - eorseq r2, r4, ip, lsr #32 │ │ │ │ - eorseq r2, r4, r4, lsl #1 │ │ │ │ + ldrshteq r1, [r4], -ip │ │ │ │ + eorseq r1, r4, r0, lsl pc │ │ │ │ + eorseq r1, r4, ip, lsr #30 │ │ │ │ + eorseq r1, r4, ip, lsr pc │ │ │ │ + eorseq r1, r4, r0, asr pc │ │ │ │ + eorseq r1, r4, r4, ror #30 │ │ │ │ + eorseq r1, r4, r4, ror pc │ │ │ │ + eorseq r1, r4, r0, lsl #31 │ │ │ │ + eorseq r1, r4, ip, lsr #31 │ │ │ │ + eorseq r1, r4, r4, asr #31 │ │ │ │ + eorseq r2, r4, r0, lsl r0 │ │ │ │ + eorseq r2, r4, r0, lsr r0 │ │ │ │ + eorseq r2, r4, r4, asr r0 │ │ │ │ + eorseq r2, r4, ip, rrx │ │ │ │ eorseq r2, r4, r4, lsr #1 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ - ldrsbteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r8, asr #1 │ │ │ │ + ldrsbteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, r0, ror #1 │ │ │ │ + eorseq r2, r4, ip, ror #1 │ │ │ │ + ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r0, lsr #2 │ │ │ │ + eorseq r2, r4, r4, ror r1 │ │ │ │ + eorseq r2, r4, ip, asr #3 │ │ │ │ + eorseq r2, r4, ip, ror #3 │ │ │ │ + ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r8, lsl r2 │ │ │ │ + eorseq r2, r4, r0, lsr #4 │ │ │ │ + eorseq r2, r4, ip, ror #4 │ │ │ │ + eorseq r2, r4, r8, lsl #6 │ │ │ │ + eorseq r2, r4, r4, lsr #6 │ │ │ │ + eorseq r2, r4, r0, lsr r3 │ │ │ │ + eorseq r2, r4, r0, asr #6 │ │ │ │ + eorseq r2, r4, r8, asr r3 │ │ │ │ + eorseq r2, r4, ip, lsr #7 │ │ │ │ + eorseq r2, r4, ip, asr #7 │ │ │ │ ldrsbteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r4, lsr #2 │ │ │ │ - eorseq r2, r4, r0, asr #3 │ │ │ │ - ldrsbteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, r8, ror #3 │ │ │ │ + eorseq r2, r4, r4, ror #7 │ │ │ │ ldrshteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r0, lsl r2 │ │ │ │ - eorseq r2, r4, r4, ror #4 │ │ │ │ - eorseq r2, r4, r4, lsl #5 │ │ │ │ - mlaseq r4, r0, r2, r2 │ │ │ │ - mlaseq r4, ip, r2, r2 │ │ │ │ - ldrhteq r2, [r4], -r0 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ - cmnpeq r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq r2, r4, r0, lsl #8 │ │ │ │ + @ instruction: 0x11bcf64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf884f008 │ │ │ │ eorscs r4, r9, lr, asr #21 │ │ │ │ - orreq pc, r0, sl, asr #12 │ │ │ │ + bicne pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf87cf008 │ │ │ │ eorscs r4, sl, fp, asr #21 │ │ │ │ - orrseq pc, r4, sl, asr #12 │ │ │ │ + bicsne pc, ip, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf874f008 │ │ │ │ eorscs r4, fp, r8, asr #21 │ │ │ │ - @ instruction: 0x01a8f64a │ │ │ │ + mvnsne pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf86cf008 │ │ │ │ eorscs r4, ip, r5, asr #21 │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + tstpcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf864f008 │ │ │ │ eorscs r4, sp, r2, asr #21 │ │ │ │ - biceq pc, r8, sl, asr #12 │ │ │ │ + tstpcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf85cf008 │ │ │ │ ldrhtcs r4, [lr], -pc │ │ │ │ - bicseq pc, r0, sl, asr #12 │ │ │ │ + tstpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf854f008 │ │ │ │ ldrhtcs r4, [pc], -ip │ │ │ │ - mvneq pc, sl, asr #12 │ │ │ │ + msrcs R8_fiq, sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf84cf008 │ │ │ │ strhcs r4, [r0], #-169 @ 0xffffff57 │ │ │ │ - mvnseq pc, sl, asr #12 │ │ │ │ + cmppcs r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf844f008 │ │ │ │ strhcs r4, [r1], #-166 @ 0xffffff5a │ │ │ │ - tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf83cf008 │ │ │ │ strhcs r4, [r2], #-163 @ 0xffffff5d │ │ │ │ - teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf834f008 │ │ │ │ strhcs r4, [r3], #-160 @ 0xffffff60 │ │ │ │ - cmppne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf82cf008 │ │ │ │ subcs r4, r4, sp, lsr #21 │ │ │ │ - msrne (UNDEF: 108), sl │ │ │ │ + @ instruction: 0x21b4f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf824f008 │ │ │ │ subcs r4, r5, sl, lsr #21 │ │ │ │ - orrne pc, ip, sl, asr #12 │ │ │ │ + bicscs pc, r4, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf81cf008 │ │ │ │ subcs r4, r6, r7, lsr #21 │ │ │ │ - asrsne pc, sl, #12 @ │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf814f008 │ │ │ │ subcs r4, r7, r4, lsr #21 │ │ │ │ - bicne pc, r8, sl, asr #12 │ │ │ │ + tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf80cf008 │ │ │ │ subcs r4, r8, r1, lsr #21 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + msrcc R8_fiq, sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf804f008 │ │ │ │ umaalcs r4, r9, lr, sl │ │ │ │ - mvnsne pc, sl, asr #12 │ │ │ │ + cmppcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffcf007 │ │ │ │ umaalcs r4, sl, fp, sl │ │ │ │ - tstpcs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xfff4f007 │ │ │ │ umaalcs r4, fp, r8, sl │ │ │ │ - msrcs R8_fiq, sl │ │ │ │ + cmnpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffecf007 │ │ │ │ umaalcs r4, ip, r5, sl │ │ │ │ - cmppcs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, ip, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe4f007 │ │ │ │ umaalcs r4, sp, r2, sl │ │ │ │ - msrcs (UNDEF: 96), sl │ │ │ │ + @ instruction: 0x31a8f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffdcf007 │ │ │ │ subcs r4, lr, pc, lsl #21 │ │ │ │ - orrcs pc, r0, sl, asr #12 │ │ │ │ + biccc pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd4f007 │ │ │ │ subcs r4, pc, ip, lsl #21 │ │ │ │ - asrcs pc, sl, #12 @ │ │ │ │ + mvncc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffccf007 │ │ │ │ subscs r4, r0, r9, lsl #21 │ │ │ │ - biccs pc, r0, sl, asr #12 │ │ │ │ + tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffc4f007 │ │ │ │ subscs r4, r1, r6, lsl #21 │ │ │ │ - bicscs pc, r4, sl, asr #12 │ │ │ │ + tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ subscs r4, r2, r3, lsl #21 │ │ │ │ - mvnscs pc, sl, asr #12 │ │ │ │ + teqpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffb4f007 │ │ │ │ subscs r4, r3, r0, lsl #21 │ │ │ │ - tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffacf007 │ │ │ │ subscs r4, r4, sp, ror sl │ │ │ │ - tstpcc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffa4f007 │ │ │ │ subscs r4, r5, sl, ror sl │ │ │ │ - msrcc R8_fiq, sl │ │ │ │ + cmnpmi r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff9cf007 │ │ │ │ subscs r4, r6, r7, ror sl │ │ │ │ - teqpcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff94f007 │ │ │ │ subscs r4, r7, r4, ror sl │ │ │ │ - cmppcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff8cf007 │ │ │ │ subscs r4, r8, r1, ror sl │ │ │ │ - cmppcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrmi pc, sl, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff84f007 │ │ │ │ subscs r4, r9, lr, ror #20 │ │ │ │ - msrcc (UNDEF: 108), sl │ │ │ │ + @ instruction: 0x41b4f64a │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff7cf007 │ │ │ │ subscs r4, sl, fp, ror #20 │ │ │ │ - orrcc pc, r4, sl, asr #12 │ │ │ │ + bicmi pc, ip, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff74f007 │ │ │ │ subscs r4, fp, r8, ror #20 │ │ │ │ - orrscc pc, ip, sl, asr #12 │ │ │ │ + mvnmi pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff6cf007 │ │ │ │ subscs r4, ip, r5, ror #20 │ │ │ │ - @ instruction: 0x31b4f64a │ │ │ │ + mvnsmi pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff64f007 │ │ │ │ subscs r4, sp, r2, ror #20 │ │ │ │ - bicscc pc, r0, sl, asr #12 │ │ │ │ + tstppl r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff5cf007 │ │ │ │ subscs r4, lr, pc, asr sl │ │ │ │ - mvncc pc, sl, asr #12 │ │ │ │ + msrpl R12_fiq, sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff54f007 │ │ │ │ subscs r4, pc, ip, asr sl @ │ │ │ │ - mvnscc pc, sl, asr #12 │ │ │ │ + cmpppl r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff4cf007 │ │ │ │ rsbcs r4, r0, r9, asr sl │ │ │ │ - tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 96), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff44f007 │ │ │ │ rsbcs r4, r1, r6, asr sl │ │ │ │ - msrmi R8_fiq, sl │ │ │ │ + cmnppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff3cf007 │ │ │ │ rsbcs r4, r2, r3, asr sl │ │ │ │ - teqpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff34f007 │ │ │ │ rsbcs r4, r3, r0, asr sl │ │ │ │ - cmppmi r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrspl pc, r8, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff2cf007 │ │ │ │ sbccc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ cmnlt r3, #1245184 @ 0x130000 │ │ │ │ @ instruction: 0xf6c32400 │ │ │ │ @ instruction: 0xf64f74ff │ │ │ │ @@ -291241,134 +291323,134 @@ │ │ │ │ ldmvs r3, {r1, sp, lr, pc} │ │ │ │ tstlt r3, #40, 4 @ 0x80000002 │ │ │ │ tsteq r3, r4, lsr sl │ │ │ │ @ instruction: 0xf852d1f9 │ │ │ │ stmdbcs r9, {r2, r3, sl, fp, ip} │ │ │ │ adchi pc, r0, r0, asr #32 │ │ │ │ stccc 8, cr15, [r8], {82} @ 0x52 │ │ │ │ - blcs 0x3fb6dc │ │ │ │ + blcs 0x3fb81c │ │ │ │ adchi pc, r9, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06061d95 │ │ │ │ eorcs r0, r0, r6, lsl #12 │ │ │ │ vstrne s14, [r8, #24] │ │ │ │ orrcs pc, r0, pc, asr #8 │ │ │ │ stccc 8, cr15, [r0], #-328 @ 0xfffffeb8 │ │ │ │ eormi r3, fp, r8, lsr #4 │ │ │ │ @ instruction: 0xf842430b │ │ │ │ @ instruction: 0xf8523c48 │ │ │ │ - blcs 0x13bb84 │ │ │ │ + blcs 0x13bcc4 │ │ │ │ ldrdlt sp, [r5], -ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf44fbd30 │ │ │ │ strb r3, [r7, r0, lsl #2]! │ │ │ │ tstpcs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e7e4 │ │ │ │ - eorseq r2, r4, r0, ror #5 │ │ │ │ - eorseq r2, r4, ip, ror #5 │ │ │ │ - eorseq r2, r4, r0, lsl #6 │ │ │ │ - eorseq r2, r4, r0, lsl r3 │ │ │ │ - eorseq r2, r4, ip, lsr r3 │ │ │ │ - eorseq r2, r4, r8, asr r3 │ │ │ │ - eorseq r2, r4, r0, lsl #7 │ │ │ │ - mlaseq r4, r4, r3, r2 │ │ │ │ - eorseq r2, r4, r0, lsr #7 │ │ │ │ - eorseq r2, r4, r4, lsr #8 │ │ │ │ - eorseq r2, r4, ip, lsr r4 │ │ │ │ + eorseq r2, r4, r8, lsr #8 │ │ │ │ + eorseq r2, r4, r4, lsr r4 │ │ │ │ + eorseq r2, r4, r8, asr #8 │ │ │ │ eorseq r2, r4, r8, asr r4 │ │ │ │ - eorseq r2, r4, r8, ror r4 │ │ │ │ - mlaseq r4, ip, r4, r2 │ │ │ │ + eorseq r2, r4, r4, lsl #9 │ │ │ │ + eorseq r2, r4, r0, lsr #9 │ │ │ │ + eorseq r2, r4, r8, asr #9 │ │ │ │ ldrsbteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, r4, lsl #10 │ │ │ │ - eorseq r2, r4, r8, lsr r5 │ │ │ │ - eorseq r2, r4, r4, asr #10 │ │ │ │ + eorseq r2, r4, r8, ror #9 │ │ │ │ eorseq r2, r4, ip, ror #10 │ │ │ │ - mlaseq r4, r4, r5, r2 │ │ │ │ + eorseq r2, r4, r4, lsl #11 │ │ │ │ eorseq r2, r4, r0, lsr #11 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r8, asr #11 │ │ │ │ - ldrsbteq r2, [r4], -r4 │ │ │ │ - eorseq r2, r4, ip, ror #11 │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ - eorseq r2, r4, ip, lsl #12 │ │ │ │ - eorseq r2, r4, r4, lsr r6 │ │ │ │ - eorseq r2, r4, r8, asr #12 │ │ │ │ - eorseq r2, r4, r8, ror #12 │ │ │ │ - eorseq r2, r4, ip, ror r6 │ │ │ │ + eorseq r2, r4, r0, asr #11 │ │ │ │ + eorseq r2, r4, r4, ror #11 │ │ │ │ + eorseq r2, r4, r4, lsr #12 │ │ │ │ + eorseq r2, r4, ip, asr #12 │ │ │ │ + eorseq r2, r4, r0, lsl #13 │ │ │ │ eorseq r2, r4, ip, lsl #13 │ │ │ │ - eorseq r2, r4, r4, lsr #13 │ │ │ │ - eorseq r2, r4, r4, asr #13 │ │ │ │ - ldrsbteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r4, ror #13 │ │ │ │ - ldrshteq r2, [r4], -r0 │ │ │ │ - eorseq r2, r4, r4, lsl #14 │ │ │ │ + ldrhteq r2, [r4], -r4 │ │ │ │ + ldrsbteq r2, [r4], -ip │ │ │ │ + eorseq r2, r4, r8, ror #13 │ │ │ │ + eorseq r2, r4, r0, lsl #14 │ │ │ │ eorseq r2, r4, r0, lsl r7 │ │ │ │ - eorseq r2, r4, r0, lsr #14 │ │ │ │ - eorseq r2, r4, r4, ror #14 │ │ │ │ - eorseq r2, r4, r4, ror r7 │ │ │ │ - eorseq r2, r4, r8, lsl #15 │ │ │ │ + eorseq r2, r4, ip, lsl r7 │ │ │ │ + eorseq r2, r4, r4, lsr r7 │ │ │ │ + eorseq r2, r4, r4, asr #14 │ │ │ │ + eorseq r2, r4, r4, asr r7 │ │ │ │ + eorseq r2, r4, ip, ror r7 │ │ │ │ + mlaseq r4, r0, r7, r2 │ │ │ │ + ldrhteq r2, [r4], -r0 │ │ │ │ + eorseq r2, r4, r4, asr #15 │ │ │ │ + ldrsbteq r2, [r4], -r4 │ │ │ │ + eorseq r2, r4, ip, ror #15 │ │ │ │ + eorseq r2, r4, ip, lsl #16 │ │ │ │ + eorseq r2, r4, r0, lsr #16 │ │ │ │ + eorseq r2, r4, ip, lsr #16 │ │ │ │ + eorseq r2, r4, r8, lsr r8 │ │ │ │ + eorseq r2, r4, ip, asr #16 │ │ │ │ + eorseq r2, r4, r8, asr r8 │ │ │ │ + eorseq r2, r4, r8, ror #16 │ │ │ │ + eorseq r2, r4, ip, lsr #17 │ │ │ │ + ldrhteq r2, [r4], -ip │ │ │ │ + ldrsbteq r2, [r4], -r0 │ │ │ │ stccc 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ andcc lr, r2, #3358720 @ 0x334000 │ │ │ │ - blx 0xff5e8c04 │ │ │ │ - bls 0x2137f0 │ │ │ │ + blx 0xff5e8d44 │ │ │ │ + bls 0x213930 │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ ldrb r0, [pc, -r9, lsl #8]! │ │ │ │ orrspl pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stcne 8, cr15, [r4], {82} @ 0x52 │ │ │ │ ldmdavs fp, {r4, r5, sp} │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ streq r6, [r9], #-2521 @ 0xfffff627 │ │ │ │ vst1.16 {d30}, [pc :256], r2 │ │ │ │ strb r3, [pc, -r0, lsl #3]! │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vmlal.s q10, d0, d0[7] │ │ │ │ + vrshr.s64 d21, d20, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ cdp2 1, 3, cr15, cr0, cr8, {4} │ │ │ │ @ instruction: 0xf1582001 │ │ │ │ andcs pc, r0, fp, ror #19 │ │ │ │ - mvnspl pc, r6, asr #12 │ │ │ │ + teqpvc r8, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addscs r4, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf11c9000 │ │ │ │ svclt 0x0000fabb │ │ │ │ - eorseq r1, r4, r8, lsr #16 │ │ │ │ + eorseq r1, r4, r0, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec83e50 │ │ │ │ + bl 0xfec83f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff0 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ addlt r1, r3, r2, asr #24 │ │ │ │ subeq pc, r6, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xdc092a00 │ │ │ │ - bcs 0x21197d4 │ │ │ │ + bcs 0x2119914 │ │ │ │ @ instruction: 0x4618d016 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7eb9301 │ │ │ │ - blls 0x1aca50 │ │ │ │ + blls 0x1acb90 │ │ │ │ cmnpeq pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ ldrmi r4, [r8], -r3, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r0, #-0] │ │ │ │ andcs pc, r7, r3, asr #7 │ │ │ │ @ instruction: 0xff62f7eb │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @ instruction: 0xe7e0037f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec83eb4 │ │ │ │ + bl 0xfec83ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410fe8 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ pkhbtmi r0, r4, r5, lsl #7 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ ldmdavs r8, {r1, r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r3], -r0, lsr #2 │ │ │ │ @@ -291413,86 +291495,86 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1ab41f0 │ │ │ │ @ instruction: 0xf02fb8cd │ │ │ │ strtmi pc, [r3], -r3, asr #28 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ andlt r4, r4, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1d69394 │ │ │ │ + bllt 0x1d694d4 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbseq r3, lr, lr, lsr #2 │ │ │ │ + rsbseq r2, lr, lr, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec83fa8 │ │ │ │ + bl 0xfec840e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4615d033 │ │ │ │ @ instruction: 0x460cb352 │ │ │ │ - tstpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f74606 │ │ │ │ strdlt pc, [r0, #205] @ 0xcd │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0x4630681e │ │ │ │ @ instruction: 0xf874f178 │ │ │ │ svclt 0x00284285 │ │ │ │ ldrtmi r4, [r1], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - stmib r8, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r8!, {r0, r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4630bd70 │ │ │ │ ldc2l 0, cr15, [ip, #188]! @ 0xbc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 1, 8, pc, r0, cr3 @ │ │ │ │ @ instruction: 0xf82cf14b │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0x12ce6b @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0x12cfab @ │ │ │ │ @ instruction: 0xf14be7e6 │ │ │ │ movwcs pc, #59429 @ 0xe825 @ │ │ │ │ ldrb r6, [r7, r3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04690 │ │ │ │ - bcc 0xd41718 │ │ │ │ + bcc 0xd41858 │ │ │ │ @ instruction: 0x460f4699 │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ @ instruction: 0xf8d24614 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ tstcc r1, r4, ror #6 │ │ │ │ @ instruction: 0xf64bd12f │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46392597 │ │ │ │ @ instruction: 0xf7154620 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrble r0, [r6], #-794 @ 0xfffffce6 │ │ │ │ @ instruction: 0x46429b15 │ │ │ │ ldrtmi r9, [r9], -r5, lsl #6 │ │ │ │ @ instruction: 0x46309b14 │ │ │ │ - blls 0x611a90 │ │ │ │ - blls 0x5d1a90 │ │ │ │ - blls 0x591a90 │ │ │ │ - blls 0x551a90 │ │ │ │ + blls 0x611bd0 │ │ │ │ + blls 0x5d1bd0 │ │ │ │ + blls 0x591bd0 │ │ │ │ + blls 0x551bd0 │ │ │ │ strbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf86cf000 │ │ │ │ strmi r6, [r5], -fp, lsr #16 │ │ │ │ - strble r0, [pc], #-795 @ 0x12ce9c │ │ │ │ + strble r0, [pc], #-795 @ 0x12cfdc │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - @ instruction: 0xff2cf715 │ │ │ │ + mcr2 7, 4, pc, cr12, cr5, {0} @ │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mrcvs 3, 0, r8, cr2, cr0, {7} │ │ │ │ movwls r4, #30240 @ 0x7620 │ │ │ │ @@ -291509,33 +291591,33 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ addsmi r6, r0, #1179648 @ 0x120000 │ │ │ │ @ instruction: 0xf8d3d3b3 │ │ │ │ cmplt r1, r0, ror #6 │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0084618 │ │ │ │ cmpplt r8, #3948544 @ p-variant is OBSOLETE @ 0x3c4000 │ │ │ │ - blcs 0x14af14 │ │ │ │ - blcs 0x1a11a8 │ │ │ │ + blcs 0x14b054 │ │ │ │ + blcs 0x1a12e8 │ │ │ │ strtmi sp, [sl], -sl, lsr #2 │ │ │ │ andscs r2, pc, r2, lsl #2 │ │ │ │ stc2 7, cr15, [sl, #944]! @ 0x3b0 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ - blls 0x626e28 │ │ │ │ + blls 0x626f68 │ │ │ │ movwls r4, #13890 @ 0x3642 │ │ │ │ - blls 0x5be80c │ │ │ │ + blls 0x5be94c │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ movwls r9, #6929 @ 0x1b11 │ │ │ │ movwls r9, #2832 @ 0xb10 │ │ │ │ @ instruction: 0xf7f6464b │ │ │ │ @ instruction: 0xe799fa59 │ │ │ │ @ instruction: 0x46309b13 │ │ │ │ strtmi r9, [sl], -r4, lsl #6 │ │ │ │ @ instruction: 0x46399b12 │ │ │ │ - blls 0x591b58 │ │ │ │ - blls 0x551b58 │ │ │ │ + blls 0x591c98 │ │ │ │ + blls 0x551c98 │ │ │ │ movwls lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf7f64643 │ │ │ │ ldr pc, [pc, r5, asr #21] │ │ │ │ @ instruction: 0xf7ec200b │ │ │ │ ldrb pc, [r9, r5, lsr #26] @ │ │ │ │ @ instruction: 0xf7ec201f │ │ │ │ ldrb pc, [r5, r1, lsr #26] @ │ │ │ │ @@ -291552,58 +291634,58 @@ │ │ │ │ rsbscs r0, r0, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8c7681b │ │ │ │ @ instruction: 0xf04f3354 │ │ │ │ @ instruction: 0xf1770300 │ │ │ │ subscs lr, r8, #192, 20 @ 0xc0000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ ldccc 0, cr7, [r0], #-752 @ 0xfffffd10 │ │ │ │ - b 0xfef69590 │ │ │ │ + b 0xfef696d0 │ │ │ │ vceq.f32 , q0, │ │ │ │ and r1, r1, r3, asr #5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ ldm pc, {r1, r2, r6, r7, r8, pc}^ @ │ │ │ │ andscc pc, r5, #19 │ │ │ │ ldccs 2, cr3, [r7, #-4] │ │ │ │ mrrccs 12, 9, r2, r1, cr15 │ │ │ │ biceq r2, r4, fp, lsl ip │ │ │ │ - blcs 0xff3b7f68 │ │ │ │ - blcs 0xfebf7ec4 │ │ │ │ - blcs 0x1df7e4c │ │ │ │ - blcs 0x1437d60 │ │ │ │ + blcs 0xff3b80a8 │ │ │ │ + blcs 0xfebf8004 │ │ │ │ + blcs 0x1df7f8c │ │ │ │ + blcs 0x1437ea0 │ │ │ │ biceq r2, r4, fp, lsr #22 │ │ │ │ - blcs 0x6ed700 │ │ │ │ + blcs 0x6ed840 │ │ │ │ svccs 0x00832fb3 │ │ │ │ adcscc r3, r1, r8, lsl #2 │ │ │ │ rsbscc r3, lr, r2, lsr #1 │ │ │ │ rsbscc r0, r8, r4, asr #3 │ │ │ │ rsbcc r0, pc, r4, asr #3 │ │ │ │ biceq r3, r4, r5, asr #32 │ │ │ │ eorscc r0, r1, r4, asr #3 │ │ │ │ biceq r3, r4, r2, lsr #32 │ │ │ │ svccs 0x00fd301d │ │ │ │ svccs 0x00d22fe4 │ │ │ │ ldrcc r2, [lr], #4033 @ 0xfc1 │ │ │ │ - strbtcc r3, [pc], #-1175 @ 0x12d020 │ │ │ │ + strbtcc r3, [pc], #-1175 @ 0x12d160 │ │ │ │ strbtcc r0, [r9], #-452 @ 0xfffffe3c │ │ │ │ strbcc r3, [r4], #-1107 @ 0xfffffbad │ │ │ │ ldrtcc r0, [r5], #-452 @ 0xfffffe3c │ │ │ │ ldrcc r3, [sp, #-1062] @ 0xfffffbda │ │ │ │ biceq r3, r4, fp, lsl #10 │ │ │ │ ldrbtcc r3, [r9], #1282 @ 0x502 │ │ │ │ ldrcc r0, [fp, #-452]! @ 0xfffffe3c │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ adccc r3, pc, #44, 10 @ 0xb000000 │ │ │ │ subcc r0, fp, #196, 2 @ 0x31 │ │ │ │ biccc r3, lr, #220, 6 @ 0x70000003 │ │ │ │ cmncc pc, #192, 6 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ mvncc r3, #8, 8 @ 0x8000000 │ │ │ │ - bcs 0xff277c08 │ │ │ │ - bcs 0x12f7a64 │ │ │ │ + bcs 0xff277d48 │ │ │ │ + bcs 0x12f7ba4 │ │ │ │ stmibcs r7!, {r0, r1, r2, r9, fp, sp}^ │ │ │ │ ldmibcs pc!, {r0, r1, r4, r7, r9, fp, sp} @ │ │ │ │ stmdbcs r0!, {r2, r3, r4, r7, r8, fp, sp}^ │ │ │ │ cdpcs 14, 8, cr2, cr12, cr5, {5} │ │ │ │ cdpcs 1, 11, cr0, cr13, cr4, {6} │ │ │ │ cdpcs 1, 7, cr0, cr10, cr4, {6} │ │ │ │ biceq r2, r4, pc, asr lr │ │ │ │ @@ -291654,15 +291736,15 @@ │ │ │ │ usatne r1, #10, r6, lsl #14 │ │ │ │ @ instruction: 0x168216bb │ │ │ │ cmneq sp, #101711872 @ 0x6100000 │ │ │ │ addseq r0, lr, #-536870903 @ 0xe0000009 │ │ │ │ sbccc r3, r7, r0, lsl #2 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0x16211894 │ │ │ │ - strbne r1, [pc, #1550]! @ 0x12d75a │ │ │ │ + strbne r1, [pc, #1550]! @ 0x12d89a │ │ │ │ stmiane r3!, {r1, r8, fp, ip}^ │ │ │ │ stmiane r9!, {r2, r6, r7, fp, ip} │ │ │ │ ldmdane r2!, {r7, fp, ip}^ │ │ │ │ ldmdane r6, {r2, r5, r6, fp, ip}^ │ │ │ │ ldrbeq r0, [r0, #-1392] @ 0xfffffa90 │ │ │ │ streq r0, [lr, #-1376]! @ 0xfffffaa0 │ │ │ │ strbteq r0, [fp], #1276 @ 0x4fc │ │ │ │ @@ -291676,28 +291758,28 @@ │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cmncc r6, ip, lsl #3 │ │ │ │ rsbeq r0, sp, #-805306362 @ 0xd0000006 │ │ │ │ movweq r3, #41278 @ 0xa13e │ │ │ │ tstcc r9, sl, lsl #6 │ │ │ │ mvneq r0, r2, ror #3 │ │ │ │ rsceq r1, pc, #880803840 @ 0x34800000 │ │ │ │ - ldrne r0, [pc, #751]! @ 0x12d493 │ │ │ │ + ldrne r0, [pc, #751]! @ 0x12d5d3 │ │ │ │ strbne r1, [r4, #-1439]! @ 0xfffffa61 │ │ │ │ mrceq 14, 0, r0, cr8, cr1, {6} │ │ │ │ @ instruction: 0x01c40d99 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, pc, ror sp │ │ │ │ ldrbeq r0, [ip, #1532] @ 0x5fc │ │ │ │ biceq r0, r4, r5, lsl #4 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ cdpeq 5, 8, cr0, cr2, cr6, {6} │ │ │ │ - bleq 0x1830064 │ │ │ │ - bleq 0x4efed0 │ │ │ │ - beq 0xff36fd78 │ │ │ │ + bleq 0x18301a4 │ │ │ │ + bleq 0x4f0010 │ │ │ │ + beq 0xff36feb8 │ │ │ │ vldmdbeq r6!, {s0-s170} │ │ │ │ ldcleq 13, cr0, [r7], {35} @ 0x23 │ │ │ │ stcleq 12, cr0, [sp], #-720 @ 0xfffffd30 │ │ │ │ biceq r0, r4, fp, asr ip │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stceq 12, cr0, [sl], {28} │ │ │ │ ldmibeq lr!, {r3, r4, r6, r9, fp}^ │ │ │ │ @@ -291768,36 +291850,36 @@ │ │ │ │ @ instruction: 0x1142129e │ │ │ │ strdne r1, [fp], r3 │ │ │ │ andsne r1, pc, lr, rrx │ │ │ │ teqeq r8, #738197505 @ 0x2c000001 │ │ │ │ biceq r1, r4, r1, lsl #26 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ stcne 12, cr1, [lr], {106} @ 0x6a │ │ │ │ - blne 0x1334198 │ │ │ │ - blne 0x633fe4 │ │ │ │ + blne 0x13342d8 │ │ │ │ + blne 0x634124 │ │ │ │ biceq r1, r4, r2, ror #21 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ - bne 0xfe673e24 │ │ │ │ + bne 0xfe673f64 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r1, r4, r3, lsl #21 │ │ │ │ - bne 0xc33c18 │ │ │ │ + bne 0xc33d58 │ │ │ │ ldrne r1, [lr], #2584 @ 0xa18 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ biceq r0, r4, r4, asr #3 │ │ │ │ @ instruction: 0xf64b1477 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf1070559 │ │ │ │ @ instruction: 0xf06f8190 │ │ │ │ - blmi 0xff06e3fc │ │ │ │ + blmi 0xff06e53c │ │ │ │ @ instruction: 0xf8d7681a │ │ │ │ subsmi r3, sl, r4, asr r3 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ msrhi CPSR_sc, r7, asr #32 │ │ │ │ @ instruction: 0xf5074620 │ │ │ │ ssatmi r7, #30, r7, asr #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -291898,29 +291980,29 @@ │ │ │ │ @ instruction: 0xf7f7af34 │ │ │ │ @ instruction: 0x4604fd1d │ │ │ │ strbmi lr, [r1], -pc, lsr #14 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ strcs r2, [r0], #-3 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ strtmi lr, [sl], #-2503 @ 0xfffff639 │ │ │ │ - beq 0xfeb69938 │ │ │ │ + beq 0xfeb69a78 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r8], #2503 @ 0x9c7 │ │ │ │ cdp2 0, 13, cr15, cr12, cr7, {0} │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ strhi pc, [r8, -r6]! │ │ │ │ vst2.8 {d22-d23}, [pc], r2 │ │ │ │ @ instruction: 0xf6c1734c │ │ │ │ @ instruction: 0xf8ca1398 │ │ │ │ addsmi r2, sl, #0 │ │ │ │ svclt 0x00156843 │ │ │ │ andcs r2, ip, #24, 4 @ 0x80000001 │ │ │ │ - bleq 0x1e968c │ │ │ │ - bleq 0x1a9690 │ │ │ │ + bleq 0x1e97cc │ │ │ │ + bleq 0x1a97d0 │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrthi pc, [r4], #6 @ │ │ │ │ @ instruction: 0xf0072db8 │ │ │ │ movwcs r8, #4144 @ 0x1030 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ cdp2 0, 11, cr15, cr10, cr7, {0} │ │ │ │ @@ -291948,15 +292030,15 @@ │ │ │ │ @ instruction: 0xf0062deb │ │ │ │ @ instruction: 0xf18484e0 │ │ │ │ strmi pc, [r4], -fp, lsr #27 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf7f7aec8 │ │ │ │ @ instruction: 0x4604fcb1 │ │ │ │ @ instruction: 0xf8d7e6c3 │ │ │ │ - blcs 0x13a3e4 │ │ │ │ + blcs 0x13a524 │ │ │ │ strhi pc, [r0], #-6 │ │ │ │ rscne lr, r0, #3522560 @ 0x35c000 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 7, cr15, cr8, cr7, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strbhi pc, [r6], r0 @ │ │ │ │ rscsvs r4, sl, r0, asr #12 │ │ │ │ @@ -292017,15 +292099,15 @@ │ │ │ │ strmi r4, [r3], r2, lsl #12 │ │ │ │ @ instruction: 0xf0072800 │ │ │ │ @ instruction: 0xf8d780b3 │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf18420d9 │ │ │ │ @ instruction: 0x4604fedb │ │ │ │ tstle r5, r2, asr #24 │ │ │ │ - blx 0xfefe9c22 │ │ │ │ + blx 0xfefe9d62 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #812 @ 0x32c │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ stc2l 0, cr15, [r8, #28]! │ │ │ │ @@ -292042,88 +292124,88 @@ │ │ │ │ ldrmi r7, [ip], #2816 @ 0xb00 │ │ │ │ ldmib r4, {r0, r1, r5, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf10c5602 │ │ │ │ stc 0, cr0, [ip, #76] @ 0x4c │ │ │ │ vldr d7, [r4] │ │ │ │ @ instruction: 0xf8ac7b02 │ │ │ │ rscsvs lr, fp, r0, lsl r0 │ │ │ │ - blvc 0x1e8d8c │ │ │ │ + blvc 0x1e8ecc │ │ │ │ @ instruction: 0xf88c7ca4 │ │ │ │ @ instruction: 0xf6e24012 │ │ │ │ - ldmvs fp!, {r2, r3, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + ldmvs fp!, {r2, r3, r5, r6, sl, fp, sp, lr, pc}^ │ │ │ │ andeq lr, r3, #9216 @ 0x2400 │ │ │ │ @ instruction: 0x4691687b │ │ │ │ vqsub.u8 d20, d22, d3 │ │ │ │ - bl 0x40f084 │ │ │ │ + bl 0x40f1c4 │ │ │ │ @ instruction: 0xf1040409 │ │ │ │ rscsvs r0, r9, r3, lsl r1 │ │ │ │ @ instruction: 0xf1774608 │ │ │ │ @ instruction: 0xf100fb9f │ │ │ │ @ instruction: 0xf8d70e1b │ │ │ │ @ instruction: 0xf02e2380 │ │ │ │ - bl 0x3b0fb0 │ │ │ │ + bl 0x3b10f0 │ │ │ │ ldrbmi r0, [r4], lr, lsl #6 │ │ │ │ @ instruction: 0x469a68f9 │ │ │ │ - ble 0xff3be208 │ │ │ │ + ble 0xff3be348 │ │ │ │ stccs 6, cr4, [r0], {100} @ 0x64 │ │ │ │ rsbhi pc, r4, r7 │ │ │ │ strtmi r2, [sl], -r0, lsl #2 │ │ │ │ @ instruction: 0x46404633 │ │ │ │ @ instruction: 0xf1829100 │ │ │ │ ldrbmi pc, [r8], -fp, lsl #26 @ │ │ │ │ @ instruction: 0xf846f10d │ │ │ │ @ instruction: 0x4640e5d3 │ │ │ │ stc2 1, cr15, [r8], {134} @ 0x86 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stclge 4, cr15, [sp, #508] @ 0x1fc │ │ │ │ - blx 0x14e9cfa │ │ │ │ + blx 0x14e9e3a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #380 @ 0x17c │ │ │ │ strbmi lr, [r0], -r5, asr #11 │ │ │ │ stc2 1, cr15, [r2], {134} @ 0x86 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #508]! @ 0x12d9e4 │ │ │ │ - blx 0x1169d16 │ │ │ │ + ldcge 4, cr15, [pc, #508]! @ 0x12db24 │ │ │ │ + blx 0x1169e56 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #324 @ 0x144 │ │ │ │ @ instruction: 0x4641e5b7 │ │ │ │ @ instruction: 0xf18420d6 │ │ │ │ @ instruction: 0x4604fe53 │ │ │ │ @ instruction: 0xf47f1c42 │ │ │ │ @ instruction: 0xf14aadb0 │ │ │ │ stmdavs r0, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff42f7f5 │ │ │ │ str r4, [r8, #580]! @ 0x244 │ │ │ │ sbcscs r4, r5, r1, asr #12 │ │ │ │ cdp2 1, 4, cr15, cr4, cr4, {4} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blx 0x9e9d52 │ │ │ │ + blx 0x9e9e92 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #51, 30 @ 0xcc │ │ │ │ @ instruction: 0x4640e599 │ │ │ │ cdp2 0, 0, cr15, cr12, cr7, {0} │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d785a5 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xff1ef180 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stcge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ - blx 0x1e6b832 │ │ │ │ + blx 0x1e6b972 │ │ │ │ str r4, [r6, #1540] @ 0x604 │ │ │ │ andseq pc, r4, r7, lsl #2 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ @ instruction: 0xf8c702a8 │ │ │ │ strmi r3, [r5], -r8, lsr #1 │ │ │ │ strmi r6, [lr], -r3 │ │ │ │ @ instruction: 0xf17f600b │ │ │ │ @ instruction: 0x4604f917 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - blx 0xffee9da8 │ │ │ │ + blx 0xffee9ee8 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #7, 30 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [fp, #-764]! @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ stc2 0, cr15, [r4, #-28]! @ 0xffffffe4 │ │ │ │ @@ -292156,15 +292238,15 @@ │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #5 │ │ │ │ andvs r4, fp, r5, lsl #12 │ │ │ │ @ instruction: 0xf8c76003 │ │ │ │ @ instruction: 0xf17f30a8 │ │ │ │ @ instruction: 0x4604f8d5 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0xfea69e4c │ │ │ │ + blx 0xfea69f8c │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2896 @ 0xb50 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [r9, #-764] @ 0xfffffd04 │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r2], {7} │ │ │ │ @@ -292193,15 +292275,15 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr5, {7} │ │ │ │ strbt r4, [r2], #580 @ 0x244 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf86cf181 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ - blx 0x17e9ee0 │ │ │ │ + blx 0x17ea020 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #1712 @ 0x6b0 │ │ │ │ @ instruction: 0x4644e4d1 │ │ │ │ svccc 0x0080f5b8 │ │ │ │ rschi pc, sl, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ tstcs r4, r1, asr r5 │ │ │ │ @@ -292218,30 +292300,30 @@ │ │ │ │ movwcc r0, #7940 @ 0x1f04 │ │ │ │ @ instruction: 0xf841429c │ │ │ │ ldclle 15, cr0, [r8], #16 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf18420ce │ │ │ │ strmi pc, [r4], -r9, asr #26 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0xfe56b9f8 │ │ │ │ + blx 0xfe56bb38 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff12f10c │ │ │ │ @ instruction: 0x4644e49f │ │ │ │ svccc 0x0080f5b8 │ │ │ │ addshi pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf0062c00 │ │ │ │ smlabbcs r4, sp, r2, r8 │ │ │ │ @ instruction: 0xf10c4640 │ │ │ │ @ instruction: 0x4605ff93 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x460186f5 │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ @ instruction: 0x4604fff3 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ - blx 0x1deba34 │ │ │ │ + blx 0x1debb74 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c65f80 │ │ │ │ @ instruction: 0x462885f7 │ │ │ │ cdp2 1, 15, cr15, cr0, cr12, {0} │ │ │ │ @ instruction: 0x4641e47d │ │ │ │ subcs r4, r6, sl, asr #12 │ │ │ │ ldc2 1, cr15, [r8, #-528] @ 0xfffffdf0 │ │ │ │ @@ -292267,15 +292349,15 @@ │ │ │ │ ldrb r4, [r0], #-580 @ 0xfffffdbc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78274 │ │ │ │ - blcs 0x13a8f0 │ │ │ │ + blcs 0x13aa30 │ │ │ │ msrhi CPSR_sxc, r6 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0074618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @@ -292288,15 +292370,15 @@ │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1869400 │ │ │ │ @ instruction: 0x4604fb53 │ │ │ │ @ instruction: 0xf0051c43 │ │ │ │ @ instruction: 0xf1b987bf │ │ │ │ @ instruction: 0xf0460f00 │ │ │ │ @ instruction: 0xf8d78272 │ │ │ │ - blcs 0x13a944 │ │ │ │ + blcs 0x13aa84 │ │ │ │ ldcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrhi pc, [lr], #-0 │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ @@ -292311,90 +292393,90 @@ │ │ │ │ @ instruction: 0xf14aabfa │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [ip, #980] @ 0x3d4 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ movwcs fp, #3058 @ 0xbf2 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - beq 0xfeb69fac │ │ │ │ + beq 0xfeb6a0ec │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0062b00 │ │ │ │ @ instruction: 0xf1b981f4 │ │ │ │ @ instruction: 0xf0450f02 │ │ │ │ ldrbmi r8, [r3], -lr, ror #14 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ stc2 1, cr15, [r2, #-536] @ 0xfffffde8 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff72adb4 │ │ │ │ + blge 0xff72aef4 │ │ │ │ @ instruction: 0xf9c0f7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4640bbd2 │ │ │ │ @ instruction: 0xf9bef186 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff42adcc │ │ │ │ + blge 0xff42af0c │ │ │ │ @ instruction: 0xf94cf14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #5952 @ 0x1740 │ │ │ │ - bllt 0xff22bbdc │ │ │ │ + bllt 0xff22bd1c │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0x4601fc35 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d783cd │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ - blx 0x20ea202 │ │ │ │ + blx 0x20ea342 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0xfee2adfc │ │ │ │ + blge 0xfee2af3c │ │ │ │ @ instruction: 0xf99cf7f7 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ strbmi fp, [r8], -lr, lsr #23 │ │ │ │ stc2 0, cr15, [r0], #-28 @ 0xffffffe4 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x83b8f000 │ │ │ │ andscs r4, r3, #3260416 @ 0x31c000 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x1ce9c40 │ │ │ │ + blx 0x1ce9d80 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strmi pc, [r4], -r7, ror #16 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf97af7f7 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ - blge 0xfe42b84c │ │ │ │ + blge 0xfe42b98c │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf8c2f7f7 │ │ │ │ - bllt 0x1aabc98 │ │ │ │ + bllt 0x1aabdd8 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2 1, cr15, [r8], #536 @ 0x218 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x18aaea8 │ │ │ │ + blge 0x18aafe8 │ │ │ │ @ instruction: 0xf8def14a │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #61184 @ 0xef00 │ │ │ │ - bllt 0x16abcb8 │ │ │ │ + bllt 0x16abdf8 │ │ │ │ @ instruction: 0xf0074648 │ │ │ │ @ instruction: 0xf02efbc7 │ │ │ │ @ instruction: 0xf8d7fe9b │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1864640 │ │ │ │ strmi pc, [r4], -r1, lsl #25 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ @@ -292409,15 +292491,15 @@ │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #51968 @ 0xcb00 │ │ │ │ @ instruction: 0xf6ff2c00 │ │ │ │ vpadd.i8 d26, d0, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -292427,15 +292509,15 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10c60fb │ │ │ │ stmdavs sl!, {r0, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x12dfa8 │ │ │ │ + bl 0x12e0e8 │ │ │ │ @ instruction: 0xf1760086 │ │ │ │ ldmvs fp!, {r5, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vqdmlal.s q8, d0, d0[4] │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @@ -292464,15 +292546,15 @@ │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0052b00 │ │ │ │ movwcs r8, #6115 @ 0x17e3 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1f69e10 │ │ │ │ + blx 0x1f69f50 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ stmdavs r3, {r0, r1, r8, sl, pc} │ │ │ │ strteq pc, [r8], #263 @ 0x107 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717db │ │ │ │ stmdavs r3, {r2, r3, r5, r7, ip, sp}^ │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ @@ -292482,15 +292564,15 @@ │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ ldc2 1, cr15, [r8, #-48]! @ 0xffffffd0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rscsvs r4, sl, r8, lsl r6 │ │ │ │ - blx 0x1669e58 │ │ │ │ + blx 0x1669f98 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0xf8d784dc │ │ │ │ ldmvs sl!, {r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x462bb17b │ │ │ │ stmdahi r2, {r0, r7, fp, ip} │ │ │ │ andshi r3, sl, r6 │ │ │ │ addmi r3, r1, #402653184 @ 0x18000000 │ │ │ │ @@ -292504,58 +292586,58 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - stmib r0!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r0, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfff6be7a │ │ │ │ + blx 0xfff6bfba │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ stc2l 1, cr15, [lr], {12} │ │ │ │ - blt 0x182beac │ │ │ │ + blt 0x182bfec │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xff02f7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649ba52 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1874640 │ │ │ │ @ instruction: 0x4604fab9 │ │ │ │ @ instruction: 0xf47f1c41 │ │ │ │ @ instruction: 0xf149aa48 │ │ │ │ stmdavs r0, {r0, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff7ebeb6 │ │ │ │ + blx 0xff7ebff6 │ │ │ │ @ instruction: 0xf7ff4244 │ │ │ │ strbmi fp, [r0], -r0, asr #20 │ │ │ │ ldc2 7, cr15, [r8], {234} @ 0xea │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba3a │ │ │ │ strbmi r3, [sl], -r0, lsl #7 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x46bea8 │ │ │ │ + blx 0x46bfe8 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7ba30 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7fa4640 │ │ │ │ @ instruction: 0x4604fcd9 │ │ │ │ - blt 0xb2bf14 │ │ │ │ + blt 0xb2c054 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xff96f186 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x92b124 │ │ │ │ + bge 0x92b264 │ │ │ │ @ instruction: 0xffa0f149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #181248 @ 0x2c400 │ │ │ │ - blt 0x72bf34 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - rsbseq r2, lr, r8 │ │ │ │ + blt 0x72c074 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + rsbseq r1, lr, r8, asr #29 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ vqdmlsl.s q9, d5, d0 │ │ │ │ movwcs r8, #1520 @ 0x5f0 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0072003 │ │ │ │ strmi pc, [r6], -r7, asr #19 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -292572,53 +292654,53 @@ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ orrsvc pc, r7, pc, asr #8 │ │ │ │ - ldmdb r8, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldm r8!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1d6bf8a │ │ │ │ + blx 0x1d6c0ca │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ strhi pc, [r0, r5, lsl #6]! │ │ │ │ eorsvs r6, r3, fp, lsr #16 │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ @ instruction: 0xf7fffc41 │ │ │ │ @ instruction: 0xf8d7b9ce │ │ │ │ - blcs 0x13add0 │ │ │ │ + blcs 0x13af10 │ │ │ │ strhi pc, [fp, #709]! @ 0x2c5 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r1, r9, asr #12 │ │ │ │ @ instruction: 0xf982f007 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ bicshi pc, r0, r0 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf10c1d18 │ │ │ │ @ instruction: 0x4605fc37 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @ instruction: 0x4621841f │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ - blcc 0x26c14c │ │ │ │ - blcc 0x26c10c │ │ │ │ - ldm r6!, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcc 0x26c28c │ │ │ │ + blcc 0x26c24c │ │ │ │ + ldmda r6, {r1, r5, r6, r7, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462b48b1 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r3, r5, r8, ip} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf751300c │ │ │ │ - strmi lr, [r4], -lr, lsl #18 │ │ │ │ + strmi lr, [r4], -lr, ror #16 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ @ instruction: 0xff14f149 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #37888 @ 0x9400 │ │ │ │ @ instruction: 0xf10c4628 │ │ │ │ @ instruction: 0xf7fffbfb │ │ │ │ ldmib r7, {r3, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @@ -292635,15 +292717,15 @@ │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #7168 @ 0x1c00 │ │ │ │ stmdblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ svcvc 0x00faf5b3 │ │ │ │ @ instruction: 0x83adf206 │ │ │ │ ldrmi r2, [r8], -r6, lsl #2 │ │ │ │ - blx 0xfffea4d2 │ │ │ │ + blx 0xfffea612 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r4, r6, r5, lsl #12 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf402fb00 │ │ │ │ @ instruction: 0x46224618 │ │ │ │ @ instruction: 0xf916f007 │ │ │ │ @ instruction: 0xf0062800 │ │ │ │ @@ -292663,21 +292745,21 @@ │ │ │ │ strbmi r6, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ vst1.32 {d16-d19}, [pc :64], r0 │ │ │ │ strls r7, [r1], #-412 @ 0xfffffe64 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #8 │ │ │ │ - stmia r2!, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda r2, {r0, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfefec0f4 │ │ │ │ + blx 0xfefec234 │ │ │ │ strtmi r4, [r8], -r4, asr #4 │ │ │ │ - blx 0xfe56a55a │ │ │ │ + blx 0xfe56a69a │ │ │ │ ldmdblt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1609 @ 0x649 │ │ │ │ andcs r2, r3, ip, lsl r2 │ │ │ │ @ instruction: 0xf8d6f007 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -292748,15 +292830,15 @@ │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -pc, ror #18 │ │ │ │ stmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x96c244 │ │ │ │ + blx 0x96c384 │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b87e │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8caf7fa │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4649b874 │ │ │ │ @@ -292777,54 +292859,54 @@ │ │ │ │ ldc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0xf8d7b852 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f94640 │ │ │ │ @ instruction: 0x4604f8d3 │ │ │ │ stmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - rsbseq r1, lr, r4, lsl #30 │ │ │ │ - rsbseq r1, lr, r6, ror #28 │ │ │ │ - rsbseq r1, lr, lr, lsl #27 │ │ │ │ + rsbseq r1, lr, r4, asr #27 │ │ │ │ + rsbseq r1, lr, r6, lsr #26 │ │ │ │ + rsbseq r1, lr, lr, asr #24 │ │ │ │ tstcs r0, r8, asr r2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldmdb ip, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ ldmdb r6, {r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xee1d49d0 │ │ │ │ @ instruction: 0xf8d70f70 │ │ │ │ ldrbtmi r2, [r9], #-896 @ 0xfffffc80 │ │ │ │ @ instruction: 0xf1076809 │ │ │ │ - bcs 0x12f1ac │ │ │ │ + bcs 0x12f2ec │ │ │ │ andsvc pc, r4, #29360128 @ 0x1c00000 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ orrcs pc, r8, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00085841 │ │ │ │ - bcs 0x137320 │ │ │ │ + bcs 0x137460 │ │ │ │ svclt 0x00144642 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ @ instruction: 0xf8d10c00 │ │ │ │ @ instruction: 0x464b0290 │ │ │ │ andgt pc, r8, sp, asr #17 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ vst4.8 {d19-d22}, [pc], ip │ │ │ │ @ instruction: 0xf750718c │ │ │ │ - strmi lr, [r4], -r6, lsl #31 │ │ │ │ + strmi lr, [r4], -r6, ror #29 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ stc2 1, cr15, [ip, #292] @ 0x124 │ │ │ │ @ instruction: 0xf7f56800 │ │ │ │ submi pc, r4, #2572288 @ 0x274000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r1, {r0, r1, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0462b00 │ │ │ │ @ instruction: 0xf8d78100 │ │ │ │ - blcs 0x13b194 │ │ │ │ + blcs 0x13b2d4 │ │ │ │ svcge 0x00f7f43e │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f54618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00eff43e │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00ebf7fe │ │ │ │ @@ -292834,27 +292916,27 @@ │ │ │ │ eorcs lr, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf5077014 │ │ │ │ @ instruction: 0xf1767614 │ │ │ │ @ instruction: 0xf1b9e8bc │ │ │ │ @ instruction: 0xf0450f00 │ │ │ │ @ instruction: 0xf8d7879e │ │ │ │ - blcs 0x13b1bc │ │ │ │ + blcs 0x13b2fc │ │ │ │ eorshi pc, r5, r6, asr #32 │ │ │ │ @ instruction: 0xf7fe2400 │ │ │ │ @ instruction: 0xf107bfd0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ stmib r7, {r7, r8, r9, sp}^ │ │ │ │ strbmi r0, [r9], -sl, lsr #32 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0x46186030 │ │ │ │ @ instruction: 0xff80f006 │ │ │ │ orrcc pc, r8, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x13fbfc │ │ │ │ + blcs 0x13fd3c │ │ │ │ mvnhi pc, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1, {r1, r6, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf8c74623 │ │ │ │ @@ -292867,15 +292949,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - svc 0x000af750 │ │ │ │ + mcr 7, 3, pc, cr10, cr0, {2} @ │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ @ instruction: 0x4604fd79 │ │ │ │ svcpl 0x0080f514 │ │ │ │ subshi pc, sp, r6, asr #1 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @@ -292891,15 +292973,15 @@ │ │ │ │ @ instruction: 0x46494618 │ │ │ │ stmib r7, {sl, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, sl, lr}^ │ │ │ │ @ instruction: 0xf006442c │ │ │ │ @ instruction: 0xf8d7ff29 │ │ │ │ @ instruction: 0xf1073388 │ │ │ │ strtmi r0, [sl], r8, lsr #11 │ │ │ │ - blcs 0x13fcb0 │ │ │ │ + blcs 0x13fdf0 │ │ │ │ msrhi SPSR_fsc, #5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #136, 6 @ 0x20000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0068f43f │ │ │ │ strtmi r6, [r3], -r1, lsl #16 │ │ │ │ @@ -292914,44 +292996,44 @@ │ │ │ │ @ instruction: 0xf8d0718a │ │ │ │ strls r0, [r2, #-656] @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7509400 │ │ │ │ - strmi lr, [r4], -lr, lsr #29 │ │ │ │ + strmi lr, [r4], -lr, lsl #28 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ ldc2 7, cr15, [ip, #-984] @ 0xfffffc28 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf8d7af2c │ │ │ │ ldrbmi r0, [r1], -r8, lsl #7 │ │ │ │ @ instruction: 0xf94af7f5 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldr sl, [r3, -r4, lsr #30]! │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0x3eab28 │ │ │ │ + blx 0x3eac68 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8a8f7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107af0c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ @ instruction: 0xf92af7f5 │ │ │ │ svclt 0x0005f7fe │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xfee6ab64 │ │ │ │ + blx 0xfee6aca4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf149d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf88af7f5 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4be5f80 │ │ │ │ @ instruction: 0xf107aeee │ │ │ │ @@ -292995,17 +293077,17 @@ │ │ │ │ @ instruction: 0xf7f63202 │ │ │ │ ldmib r7, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r3, [r4], -r2, lsl #4 │ │ │ │ vaddw.u q1, , d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ @ instruction: 0xf7fe1022 │ │ │ │ svclt 0x0000be96 │ │ │ │ - rsbseq r1, lr, sl, ror fp │ │ │ │ - rsbseq r1, lr, lr, asr sl │ │ │ │ - rsbseq r1, lr, r8, lsr #19 │ │ │ │ + rsbseq r1, lr, sl, lsr sl │ │ │ │ + rsbseq r1, lr, lr, lsl r9 │ │ │ │ + rsbseq r1, lr, r8, ror #16 │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @ instruction: 0xf02843af │ │ │ │ addsmi r0, sl, #-268435455 @ 0xf0000001 │ │ │ │ rsbhi pc, r9, #69 @ 0x45 │ │ │ │ vmovl.s8 , d15 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @@ -293018,19 +293100,19 @@ │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ movwcs fp, #3698 @ 0xe72 │ │ │ │ @ instruction: 0x43aff6c0 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf045429a │ │ │ │ @ instruction: 0xf1b9824c │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ - blx 0x91a078 │ │ │ │ + blx 0x91a1b8 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1ee94c │ │ │ │ + bl 0x1eea8c │ │ │ │ strmi r0, [r5], -r2, lsl #7 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf17540a4 │ │ │ │ qasxmi lr, r9, r4 │ │ │ │ @ instruction: 0xf1704620 │ │ │ │ strmi pc, [r4], -pc, ror #16 │ │ │ │ @@ -293051,25 +293133,25 @@ │ │ │ │ rsbhi pc, r3, r6 │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ subvs r3, r3, r8, lsl r0 │ │ │ │ mcrlt 7, 1, pc, cr9, cr14, {7} @ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf6c02200 │ │ │ │ - blx 0xfedff1dc │ │ │ │ + blx 0xfedff31c │ │ │ │ @ instruction: 0xf028f183 │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r8, r9}^ │ │ │ │ svclt 0x00184293 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0452900 │ │ │ │ - blx 0x90ef20 │ │ │ │ + blx 0x90f060 │ │ │ │ vhsub.s8 d31, d27, d8 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ @ instruction: 0xf1072397 │ │ │ │ - bl 0x1ee7a8 │ │ │ │ + bl 0x1ee8e8 │ │ │ │ eorcs r0, r0, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf8d360f9 │ │ │ │ @ instruction: 0xf17550a4 │ │ │ │ ldmvs r9!, {r3, r5, r6, r7, r9, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1072220 │ │ │ │ @ instruction: 0xf17500a8 │ │ │ │ movwcs lr, #7906 @ 0x1ee2 │ │ │ │ @@ -293091,39 +293173,39 @@ │ │ │ │ ldrbne r4, [fp, r8, lsr #12] │ │ │ │ @ instruction: 0xf10762fb │ │ │ │ ldmdavs r2, {r3, r5, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf1700218 │ │ │ │ strmi pc, [r4], -r9, lsl #17 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ - blx 0xff0ec79a │ │ │ │ + blx 0xff0ec8da │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13b5d8 │ │ │ │ + blcs 0x13b718 │ │ │ │ stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r5, #248] @ 0xf8 │ │ │ │ @ instruction: 0xf108e5d4 │ │ │ │ @ instruction: 0xf00630ff │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ cdp2 1, 7, cr15, cr2, cr15, {3} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldcge 4, cr15, [r7, #504]! @ 0x1f8 │ │ │ │ - blx 0xfe96c7d6 │ │ │ │ + blx 0xfe96c916 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ eorcs fp, r0, #11392 @ 0x2c80 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1757014 │ │ │ │ ldmibmi r8!, {r2, r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46482213 │ │ │ │ ldc2l 0, cr15, [r4], #-24 @ 0xffffffe8 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x140034 │ │ │ │ + blcs 0x140174 │ │ │ │ mvnshi pc, r5 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf5076803 │ │ │ │ @@ -293181,40 +293263,40 @@ │ │ │ │ rsbcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ rscsvs r4, r9, r0, asr #12 │ │ │ │ ldc2 0, cr15, [lr, #24] │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmvs r9!, {r0, r1, r2, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ cdp2 1, 8, cr15, cr14, cr4, {4} │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - ldcge 4, cr15, [pc, #-504] @ 0x12e730 │ │ │ │ - blx 0x36c906 │ │ │ │ + ldcge 4, cr15, [pc, #-504] @ 0x12e870 │ │ │ │ + blx 0x36ca46 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ ldclmi 13, cr11, [r0], #-104 @ 0xffffff98 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ea │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ orrvc pc, r6, pc, asr #8 │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ addsmi pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf5049000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldcl 7, cr15, [sl], #-320 @ 0xfffffec0 │ │ │ │ + bl 0xff7ec7e0 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - ldclge 4, cr15, [pc], #504 @ 0x12eb60 │ │ │ │ - blx 0xfe16ae90 │ │ │ │ + ldclge 4, cr15, [pc], #504 @ 0x12eca0 │ │ │ │ + blx 0xfe16afd0 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2320 @ 0x910 │ │ │ │ ldcllt 7, cr15, [r7], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0x71bcf507 │ │ │ │ @ instruction: 0xf1804640 │ │ │ │ strmi pc, [r4], -r3, lsl #22 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ - blx 0x1d6aeb0 │ │ │ │ + blx 0x1d6aff0 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #2064 @ 0x810 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stclge 4, cr15, [r5], #760 @ 0x2f8 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ subscs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0062003 │ │ │ │ @@ -293253,37 +293335,37 @@ │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d1b2 │ │ │ │ strmi pc, [r4], -r5, lsl #21 │ │ │ │ movwcs lr, #6062 @ 0x17ae │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6ae64 │ │ │ │ + beq 0xfeb6afa4 │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ @ instruction: 0xb3a8fc49 │ │ │ │ cdp 8, 1, cr6, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf8ca2f70 │ │ │ │ ldrbne r3, [fp, r0] │ │ │ │ andcc pc, r4, sl, asr #17 │ │ │ │ stmdavs r1, {r2, r5, r8, r9, fp, lr}^ │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13b88c │ │ │ │ + blcs 0x13b9cc │ │ │ │ cmnphi pc, #5 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf7501109 │ │ │ │ - strmi lr, [r4], -r0, ror #23 │ │ │ │ + strmi lr, [r4], -r0, asr #22 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0x14eca78 │ │ │ │ + blx 0x14ecbb8 │ │ │ │ stcne 6, cr4, [r5, #-16]! │ │ │ │ mrrcge 4, 7, pc, pc, cr14 @ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ mrrcge 4, 3, pc, fp, cr14 @ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f44651 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -293296,37 +293378,37 @@ │ │ │ │ stc2l 1, cr15, [r6], #524 @ 0x20c │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mcrrge 4, 7, pc, r3, cr14 @ │ │ │ │ @ instruction: 0xf9c4f149 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #13632 @ 0x3540 │ │ │ │ ldclt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - rsbseq r1, lr, r0, asr #10 │ │ │ │ - rsbseq r1, lr, r0, lsl r4 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + rsbseq r1, lr, r0, lsl #8 │ │ │ │ + ldrsbteq r1, [lr], #-32 @ 0xffffffe0 │ │ │ │ svceq 0x0003f019 │ │ │ │ andshi pc, r3, r5, asr #32 │ │ │ │ movweq pc, #12553 @ 0x3109 @ │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ ldclne 3, cr0, [sl, #12] │ │ │ │ vld1.32 {d4-d6}, [r2 :64], sl │ │ │ │ @ instruction: 0xf023637f │ │ │ │ - bl 0xfec6f758 │ │ │ │ + bl 0xfec6f898 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bl 0xfec7eb84 │ │ │ │ + bl 0xfec7ecc4 │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x46526018 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - bleq 0x76af80 │ │ │ │ + bleq 0x76b0c0 │ │ │ │ stcl 1, cr15, [sl], #468 @ 0x1d4 │ │ │ │ ldrbmi sl, [r2], -r6, lsl #22 │ │ │ │ rscscs r4, r2, r1, asr #12 │ │ │ │ stc2 1, cr15, [r4], #524 @ 0x20c │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f6d102 │ │ │ │ strmi pc, [r4], -fp, ror #19 │ │ │ │ @@ -293338,18 +293420,18 @@ │ │ │ │ svceq 0x00c9ebb0 │ │ │ │ ldrbhi pc, [r3, r4, lsl #6] @ │ │ │ │ strbmi r4, [lr], -ip, asr #12 │ │ │ │ vqrshl.s8 q2, q3, │ │ │ │ @ instruction: 0xf8d7868a │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r4, r3, r2, lsr #12 │ │ │ │ - blx 0xfea6abb6 │ │ │ │ + blx 0xfea6acf6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldmeq r3!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - blge 0xff92bca0 │ │ │ │ + blge 0xff92bde0 │ │ │ │ strmi r4, [r5], -r0, lsr #13 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq lr, [r3], r0, lsl #22 │ │ │ │ @ instruction: 0xf04f465c │ │ │ │ strbtmi r0, [r3], -r0, lsl #24 │ │ │ │ andeq lr, lr, #3072 @ 0xc00 │ │ │ │ ldmdbeq r0, {r0, r8, sp}^ │ │ │ │ @@ -293378,49 +293460,49 @@ │ │ │ │ mulle r6, r9, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r9, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ @ instruction: 0xf640d1f8 │ │ │ │ @ instruction: 0x401373f8 │ │ │ │ vstreq d14, [r3, #-692] @ 0xfffffd4c │ │ │ │ - blcc 0x25b088 │ │ │ │ + blcc 0x25b1c8 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ ldrbmi sl, [r1, #3078] @ 0xc06 │ │ │ │ strthi pc, [r0], -r5, lsl #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ strbmi r1, [sl], -r0, lsl #7 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe6ebd58 │ │ │ │ + blge 0xfe6ebe98 │ │ │ │ rscsvs r4, r8, r2, asr r6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ mrrc 1, 7, pc, lr, cr5 @ │ │ │ │ - b 0x1909058 │ │ │ │ + b 0x1909198 │ │ │ │ svclt 0x001f0299 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ ldrmi r4, [r9], #1566 @ 0x61e │ │ │ │ andsle r2, r9, r0, lsl #10 │ │ │ │ ldrdgt pc, [r0], -r6 │ │ │ │ - blx 0xc37884 │ │ │ │ + blx 0xc379c4 │ │ │ │ ldrbeq pc, [r1, r3, lsl #4] @ │ │ │ │ ldmdbne sl, {r1, r3, r8, sl, ip, lr, pc}^ │ │ │ │ andseq pc, pc, r2 │ │ │ │ - blx 0x4b11dc │ │ │ │ + blx 0x4b131c │ │ │ │ @ instruction: 0xf854f000 │ │ │ │ movwmi r1, #4130 @ 0x1022 │ │ │ │ eorne pc, r2, r4, asr #16 │ │ │ │ - blcs 0x93b8a8 │ │ │ │ + blcs 0x93b9e8 │ │ │ │ ldcne 1, cr13, [r3, #-948]! @ 0xfffffc4c │ │ │ │ ldrmi r3, [lr], -r0, lsr #10 │ │ │ │ @ instruction: 0xd1e54599 │ │ │ │ ldrbmi r4, [r2], -r3, lsr #12 │ │ │ │ rscscs r4, r1, r1, asr #12 │ │ │ │ - blx 0xffe6b2ca │ │ │ │ + blx 0xffe6b40a │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0x15abebc │ │ │ │ + blge 0x15abffc │ │ │ │ @ instruction: 0xf93af7f6 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ subcs fp, r0, #76, 22 @ 0x13000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1757014 │ │ │ │ @ instruction: 0xf24bec26 │ │ │ │ vqdmlal.s q10, d0, d0[6] │ │ │ │ @@ -293434,35 +293516,35 @@ │ │ │ │ stccs 4, cr1, [r0], {-0} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi sp, [r2], lr, ror #3 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ subcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffa6ad34 │ │ │ │ + blx 0xffa6ae74 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ strhi pc, [r9], #5 │ │ │ │ @ instruction: 0xf8c76803 │ │ │ │ stmdavs r0, {r4, r6, r9, ip, sp}^ │ │ │ │ @ instruction: 0xff2af7e9 │ │ │ │ subseq pc, r4, #13041664 @ 0xc70000 │ │ │ │ tstpvc r4, r7, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c768a3 │ │ │ │ stmiavs r3!, {r3, r4, r6, r9, ip, sp}^ │ │ │ │ subscc pc, ip, #13041664 @ 0xc70000 │ │ │ │ strbmi r4, [r0], -lr, lsr #21 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ addeq lr, sl, #2048 @ 0x800 │ │ │ │ - blx 0xffbeb312 │ │ │ │ + blx 0xffbeb452 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldrthi pc, [r9], r4 @ │ │ │ │ @ instruction: 0xf0052c00 │ │ │ │ ldrbmi r8, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xff56f7f5 │ │ │ │ - blt 0xacd64 │ │ │ │ + blt 0xacea4 │ │ │ │ @ instruction: 0xf8d74620 │ │ │ │ strls r4, [r3], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r4, [r2], -r8, lsl #7 │ │ │ │ tstcs r0, r2, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @@ -293488,42 +293570,42 @@ │ │ │ │ movwcs fp, #6856 @ 0x1ac8 │ │ │ │ andcs r2, r8, #0 │ │ │ │ andeq lr, r6, r7, asr #19 │ │ │ │ andeq lr, r8, r7, asr #19 │ │ │ │ stmib r7, {r0, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r3, r5}^ │ │ │ │ ldrmi r0, [r8], -ip, lsr #32 │ │ │ │ - blx 0x1f6ae0c │ │ │ │ + blx 0x1f6af4c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r6, r7, r9, fp, sp, pc} │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0x17db61bb │ │ │ │ - blmi 0x21075f4 │ │ │ │ + blmi 0x2107734 │ │ │ │ eorsvs r6, sl, #4325376 @ 0x420000 │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf10758c8 │ │ │ │ @ instruction: 0x21a203a8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf750300c │ │ │ │ - @ instruction: 0x4604ea16 │ │ │ │ + @ instruction: 0x4604e976 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf884f7f6 │ │ │ │ @ instruction: 0xf1b94604 │ │ │ │ svclt 0x00180300 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00385f80 │ │ │ │ - blcs 0x137a48 │ │ │ │ - bge 0xfe4abf44 │ │ │ │ + blcs 0x137b88 │ │ │ │ + bge 0xfe4ac084 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2abf54 │ │ │ │ - blt 0xfe66ce5c │ │ │ │ + bge 0xfe2ac094 │ │ │ │ + blt 0xfe66cf9c │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ @ instruction: 0xf9f4f17e │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ @@ -293534,40 +293616,40 @@ │ │ │ │ @ instruction: 0xf107aa6c │ │ │ │ strbmi r0, [r8], -r8, lsr #3 │ │ │ │ stc2 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fe4604 │ │ │ │ strbmi fp, [r0], -r4, ror #20 │ │ │ │ @ instruction: 0xf9d0f17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x18ac0a4 │ │ │ │ + bge 0x18ac1e4 │ │ │ │ @ instruction: 0xffdef148 │ │ │ │ @ instruction: 0xf7f46800 │ │ │ │ submi pc, r4, #244736 @ 0x3bc00 │ │ │ │ - blt 0x16aceb4 │ │ │ │ + blt 0x16acff4 │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ @ instruction: 0x4604f9b1 │ │ │ │ @ instruction: 0xf47e1c46 │ │ │ │ @ instruction: 0xf148aa4e │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff96cea6 │ │ │ │ + blx 0xff96cfe6 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0xf17eba46 │ │ │ │ @ instruction: 0x4604fa9b │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf148aa40 │ │ │ │ stmdavs r0, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff5ecec2 │ │ │ │ + blx 0xff5ed002 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ @ instruction: 0x4641ba38 │ │ │ │ @ instruction: 0xf183209d │ │ │ │ @ instruction: 0x4604fad3 │ │ │ │ @ instruction: 0xf47e1c60 │ │ │ │ @ instruction: 0xf148aa30 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff1ecee2 │ │ │ │ + blx 0xff1ed022 │ │ │ │ @ instruction: 0xf7fe4244 │ │ │ │ movwcs fp, #2600 @ 0xa28 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ movwcs sl, #6686 @ 0x1a1e │ │ │ │ @@ -293621,22 +293703,22 @@ │ │ │ │ @ instruction: 0xf18330a8 │ │ │ │ @ instruction: 0x4604fa5b │ │ │ │ @ instruction: 0xf47e1c43 │ │ │ │ @ instruction: 0xf7f5a9b8 │ │ │ │ strmi pc, [r4], -r1, lsr #31 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ addseq fp, r7, #12, 10 @ 0x3000000 │ │ │ │ - rsbseq r1, lr, ip, rrx │ │ │ │ + rsbseq r0, lr, ip, lsr #30 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6b430 │ │ │ │ - b 0xfe2eb5ec │ │ │ │ + beq 0xfeb6b570 │ │ │ │ + b 0xfe2eb72c │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - b 0xfe16b5f8 │ │ │ │ + b 0xfe16b738 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ movwcs r8, #5766 @ 0x1686 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ @ instruction: 0xf954f006 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @@ -293655,18 +293737,18 @@ │ │ │ │ teqvs fp, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1854640 │ │ │ │ strmi pc, [r4], -fp, lsl #19 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ @ instruction: 0xff5af7f5 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13bea0 │ │ │ │ + blcs 0x13bfe0 │ │ │ │ stmdbge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46184651 │ │ │ │ - blx 0x176d076 │ │ │ │ + blx 0x176d1b6 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7ffa962 │ │ │ │ eorcs fp, r0, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17500a8 │ │ │ │ @ instruction: 0xf107ea3a │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ @@ -293679,28 +293761,28 @@ │ │ │ │ @ instruction: 0xf7f64648 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r5, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ andseq pc, pc, #40 @ 0x28 │ │ │ │ @ instruction: 0xf6c02000 │ │ │ │ - blx 0xfedff3ac │ │ │ │ + blx 0xfedff4ec │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x000c4282 │ │ │ │ @ instruction: 0xf0434619 │ │ │ │ stmdbcs r0, {r0, r8} │ │ │ │ ldrhi pc, [r3, #-68] @ 0xffffffbc │ │ │ │ vmovl.s8 , d15 │ │ │ │ msrmi SPSR_f, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ rscsvs r2, r9, r0, lsr #4 │ │ │ │ ldrdpl pc, [r4], r3 @ │ │ │ │ - b 0x16b6f8 │ │ │ │ + b 0x16b838 │ │ │ │ eorcs r6, r0, #16318464 @ 0xf90000 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldmib sl!, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @@ -293721,15 +293803,15 @@ │ │ │ │ ldmvs r2, {r3, r5, r7, r8, r9} │ │ │ │ @ instruction: 0xf107633a │ │ │ │ @ instruction: 0xf16f0218 │ │ │ │ strmi pc, [r4], -r1, lsr #23 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mrc2 7, 6, pc, cr6, cr5, {7} │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13bfa8 │ │ │ │ + blcs 0x13c0e8 │ │ │ │ stmiage r5!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f64618 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6c02300 │ │ │ │ @@ -293744,15 +293826,15 @@ │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ eorcs r4, r0, #5242880 @ 0x500000 │ │ │ │ strmi r2, [r2], r0, lsl #2 │ │ │ │ ldrdmi pc, [r4], r3 @ │ │ │ │ ldmib ip, {r0, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff76b7b0 │ │ │ │ + blx 0xff76b8f0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fe9f │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf86cf006 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ @@ -293771,34 +293853,34 @@ │ │ │ │ @ instruction: 0x3018f8da │ │ │ │ ldrbne r6, [fp, r3, lsl #1] │ │ │ │ @ instruction: 0xf7fe60c3 │ │ │ │ movwcs fp, #6284 @ 0x188c │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ andscs r1, r0, #128, 6 │ │ │ │ eoreq lr, sl, r7, asr #19 │ │ │ │ - beq 0xfeb6b67c │ │ │ │ + beq 0xfeb6b7bc │ │ │ │ eoreq lr, ip, r7, asr #19 │ │ │ │ @ instruction: 0xf0064618 │ │ │ │ orrslt pc, r8, #3997696 @ 0x3d0000 │ │ │ │ stmdavs r2, {r0, r1, fp, sp, lr}^ │ │ │ │ andcc lr, r0, #3309568 @ 0x328000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ stmvs r1, {r0, r6, r7, r8, r9, fp, lr} │ │ │ │ andne pc, r8, sl, asr #17 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ - blcs 0x13c0a0 │ │ │ │ + blcs 0x13c1e0 │ │ │ │ ldrbhi pc, [pc, -r4] @ │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ stmib sp, {r2, r3, ip, sp}^ │ │ │ │ vpmax.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf74f1109 │ │ │ │ - @ instruction: 0x4604efd6 │ │ │ │ + @ instruction: 0x4604ef36 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ mcr2 7, 2, pc, cr4, cr5, {7} @ │ │ │ │ stcne 6, cr4, [r1, #-16]! │ │ │ │ ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -293828,21 +293910,21 @@ │ │ │ │ @ instruction: 0xf8c74640 │ │ │ │ ldmvs sl, {r3, r5, r7, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8, sp} │ │ │ │ stmib r7, {r0, r3, r4, r6, r7, r8, fp, sp, lr}^ │ │ │ │ - bvs 0x7b7804 │ │ │ │ + bvs 0x7b7944 │ │ │ │ stmib r7, {r0, r3, r4, r6, r9, fp, sp, lr}^ │ │ │ │ - bvs 0xfe7b7814 │ │ │ │ + bvs 0xfe7b7954 │ │ │ │ sbcscs pc, r0, r7, asr #17 │ │ │ │ - blvs 0x1789fbc │ │ │ │ + blvs 0x178a0fc │ │ │ │ teqcs r6, r7, asr #19 │ │ │ │ - blvs 0xff78a1c4 │ │ │ │ + blvs 0xff78a304 │ │ │ │ teqcs r8, r7, asr #19 │ │ │ │ ldcvs 12, cr6, [sl], {89} @ 0x59 │ │ │ │ teqcs sl, r7, asr #19 │ │ │ │ ldclvs 13, cr6, [r9, #616] @ 0x268 │ │ │ │ smlalbtcs lr, r0, r7, r9 │ │ │ │ mrcvs 14, 2, r6, cr9, cr10, {0} │ │ │ │ smlalbtcs lr, r2, r7, r9 │ │ │ │ @@ -293936,15 +294018,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ bichi pc, r2, r5 │ │ │ │ stmdavs r2, {r0, r6, fp, sp, lr} │ │ │ │ stmib r7, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf107212a │ │ │ │ ldmvs fp, {r3, r5, r7, r8} │ │ │ │ adcscc pc, r0, r7, asr #17 │ │ │ │ - blx 0xfee6bae6 │ │ │ │ + blx 0xfee6bc26 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ svcge 0x0035f47d │ │ │ │ ldc2 7, cr15, [lr, #-980] @ 0xfffffc2c │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4640bf30 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ @@ -293972,15 +294054,15 @@ │ │ │ │ submi pc, r4, #9895936 @ 0x970000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr13, {5} │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ strmi pc, [r4], -r1, asr #18 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr3, cr13, {7} │ │ │ │ - ldrshteq r0, [lr], #-188 @ 0xffffff44 │ │ │ │ + ldrhteq r0, [lr], #-172 @ 0xffffff54 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movthi pc, #16388 @ 0x4004 @ │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @ instruction: 0x4605ff5f │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf44faef7 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ @@ -293998,19 +294080,19 @@ │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf860f7f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf0c45f80 │ │ │ │ @ instruction: 0xf1148602 │ │ │ │ @ instruction: 0xf47d0f26 │ │ │ │ strtmi sl, [r8], -r0, asr #29 │ │ │ │ - blx 0x36b6a0 │ │ │ │ + blx 0x36b7e0 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d74601 │ │ │ │ strbmi r3, [r0], -r0, lsl #7 │ │ │ │ - blx 0xfe5ebbfa │ │ │ │ + blx 0xfe5ebd3a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604fc9b │ │ │ │ svcpl 0x0080f514 │ │ │ │ mcrge 4, 5, pc, cr11, cr13, {5} @ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ @@ -294029,21 +294111,21 @@ │ │ │ │ andsvs r6, r9, #14592 @ 0x3900 │ │ │ │ orrsvs r6, r9, r9, ror sp │ │ │ │ @ instruction: 0x61196cf9 │ │ │ │ tstcc ip, pc, asr #20 │ │ │ │ tstpl r2, r1, asr #20 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ tstpeq r7, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ - b 0x11c0e88 │ │ │ │ + b 0x11c0fc8 │ │ │ │ @ instruction: 0xf8c3010e │ │ │ │ ldmib r7, {r2, r3, r7}^ │ │ │ │ @ instruction: 0xf8c3e216 │ │ │ │ ldmib r7, {r3, r7, ip}^ │ │ │ │ sbcsvs r1, r8, #24 │ │ │ │ - b 0x15080e4 │ │ │ │ + b 0x1508224 │ │ │ │ mrcvs 12, 5, r3, cr9, cr14, {0} │ │ │ │ @ instruction: 0x5c02ea4c │ │ │ │ vqadd.u32 q11, , │ │ │ │ vhsub.u32 d16, d14, d11 │ │ │ │ @ instruction: 0xf8c30c07 │ │ │ │ ldmib r7, {r2, r7, lr, pc}^ │ │ │ │ tstvs r9, #28 │ │ │ │ @@ -294060,15 +294142,15 @@ │ │ │ │ mcrlt 7, 2, pc, cr15, cr13, {7} @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1b9232a │ │ │ │ @ instruction: 0xf0440f00 │ │ │ │ @ instruction: 0xf8d784a9 │ │ │ │ - blcs 0x13c4f4 │ │ │ │ + blcs 0x13c634 │ │ │ │ addshi pc, r2, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr14, {1} @ │ │ │ │ @ instruction: 0xf1076802 │ │ │ │ @@ -294084,22 +294166,22 @@ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79403 │ │ │ │ @ instruction: 0xf5004388 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ andcc ip, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74f9400 │ │ │ │ - strmi lr, [r4], -sl, lsl #27 │ │ │ │ + strmi lr, [r4], -sl, ror #25 │ │ │ │ tstle r2, r5, asr #24 │ │ │ │ - blx 0xfff6d722 │ │ │ │ + blx 0xfff6d862 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ movwcs fp, #4052 @ 0xfd4 │ │ │ │ @ instruction: 0xf5142301 │ │ │ │ svclt 0x00285f80 │ │ │ │ - blcs 0x138360 │ │ │ │ + blcs 0x1384a0 │ │ │ │ mcrge 4, 0, pc, cr1, cr13, {1} @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbhi pc, [r5, r4, asr #32] @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf8d7adf8 │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ @@ -294134,15 +294216,15 @@ │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r5, lsr #23 │ │ │ │ @ instruction: 0xf6fd2c00 │ │ │ │ vmla.f32 d26, d16, d22 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -294192,18 +294274,18 @@ │ │ │ │ vst2.8 {d22-d23}, [pc :128], r4 │ │ │ │ @ instruction: 0xf85c71e2 │ │ │ │ @ instruction: 0xf8d70004 │ │ │ │ @ instruction: 0xf8d04384 │ │ │ │ stmib sp, {r4, r7, r9}^ │ │ │ │ @ instruction: 0xf500e400 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldc 7, cr15, [r0], #316 @ 0x13c │ │ │ │ + ldc 7, cr15, [r0], {79} @ 0x4f │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldcge 4, cr15, [r5, #-500]! @ 0xfffffe0c │ │ │ │ - blx 0x8ed8d6 │ │ │ │ + blx 0x8eda16 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bd30 │ │ │ │ stc2 0, cr15, [r2, #20]! │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldcge 4, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @ instruction: 0xf17e4640 │ │ │ │ @@ -294230,84 +294312,84 @@ │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r4, [r0], -ip, lsl #7 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ - blx 0x186d96c │ │ │ │ + blx 0x186daac │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ strbmi fp, [r8], -sl, ror #25 │ │ │ │ ldc2l 0, cr15, [ip, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [r4], #248 @ 0xf8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ mrc2 1, 6, pc, cr8, cr14, {3} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ ldclge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ - blx 0xff1ed98c │ │ │ │ + blx 0xff1edacc │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcd4 │ │ │ │ stc2l 0, cr15, [r6, #-20] @ 0xffffffec │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldclge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xffa2f17e │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r3], {125} @ 0x7d │ │ │ │ - blx 0xfec6d9b8 │ │ │ │ + blx 0xfec6daf8 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0x4648bcbe │ │ │ │ ldc2 0, cr15, [r0, #-20]! @ 0xffffffec │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmib r7, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf00512e0 │ │ │ │ @ instruction: 0x4605fc73 │ │ │ │ svclt 0x00182800 │ │ │ │ @ instruction: 0xf43e2c00 │ │ │ │ @ instruction: 0xf8d7acbf │ │ │ │ - blcs 0x13c820 │ │ │ │ + blcs 0x13c960 │ │ │ │ addhi pc, fp, r4 │ │ │ │ - tstpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), sl │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorhi pc, r9, #4 │ │ │ │ bicsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ rscsvs r6, r9, r9, lsl r8 │ │ │ │ @ instruction: 0xf1754608 │ │ │ │ @ instruction: 0xf8d7fa45 │ │ │ │ ldmvs r9!, {r2, r7, r8, r9, lr}^ │ │ │ │ svclt 0x00284284 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf6e04622 │ │ │ │ - @ instruction: 0xf7fdeb98 │ │ │ │ + @ instruction: 0xf7fdeaf8 │ │ │ │ svclt 0x0000bc8a │ │ │ │ - rsbseq r0, lr, r4, ror #14 │ │ │ │ - rsbseq r0, lr, sl, lsr #11 │ │ │ │ + rsbseq r0, lr, r4, lsr #12 │ │ │ │ + rsbseq r0, lr, sl, ror #8 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ @ instruction: 0x4604fcf7 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldc2l 0, cr15, [r2], #20 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stcge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ strbmi r4, [r9], -r0, lsr #12 │ │ │ │ cdp2 1, 13, cr15, cr2, cr0, {4} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - stclge 4, cr15, [pc], #-500 @ 0x12f894 │ │ │ │ - blx 0x176da60 │ │ │ │ + stclge 4, cr15, [pc], #-500 @ 0x12f9d4 │ │ │ │ + blx 0x176dba0 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ movwcs fp, #3178 @ 0xc6a │ │ │ │ stmib r7, {r9, sp}^ │ │ │ │ @ instruction: 0xf8d7232a │ │ │ │ - blcs 0x13c8a0 │ │ │ │ + blcs 0x13c9e0 │ │ │ │ tstphi sp, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ stmdacs r0, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [lr, #4]! @ │ │ │ │ strbmi r6, [r9], -r3, lsl #16 │ │ │ │ @@ -294317,33 +294399,33 @@ │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ cdp2 1, 2, cr15, cr10, cr0, {4} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -pc, lsr #20 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - ldcge 4, cr15, [pc], #-756 @ 0x12f7f4 │ │ │ │ + ldcge 4, cr15, [pc], #-756 @ 0x12f934 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbhi pc, [ip, #4] @ │ │ │ │ eorcc lr, sl, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ - stclt 7, cr15, [pc], #-1012 @ 0x12f714 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x12f854 │ │ │ │ strbmi r4, [r8], -pc, asr #25 │ │ │ │ @ instruction: 0xf83af7e9 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c21ee │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - bl 0xfe5ed86c │ │ │ │ + b 0xffded9ac │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldcge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ @ instruction: 0xf998f148 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #10816 @ 0x2a40 │ │ │ │ stclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ @ instruction: 0xf0054648 │ │ │ │ @@ -294361,50 +294443,50 @@ │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ @ instruction: 0x4601fbb3 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ac01 │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ cdp2 1, 7, cr15, cr10, cr1, {4} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xffb2cd8c │ │ │ │ + blge 0xffb2cecc │ │ │ │ @ instruction: 0xf968f148 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #7744 @ 0x1e40 │ │ │ │ - bllt 0xff92db9c │ │ │ │ + bllt 0xff92dcdc │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xffbeccac │ │ │ │ + blge 0xffbecdec │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf91af183 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xff2acdd0 │ │ │ │ + blge 0xff2acf10 │ │ │ │ @ instruction: 0xf9aef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7bbc0 │ │ │ │ strbmi r3, [r9], -ip, lsl #7 │ │ │ │ ldceq 6, cr4, [ip, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0x3c03ea4f │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ strgt lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ strmi pc, [r4], -r1, lsl #17 │ │ │ │ - bllt 0xfecadc00 │ │ │ │ + bllt 0xfecadd40 │ │ │ │ @ instruction: 0xf1074640 │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ - beq 0xfeb6c034 │ │ │ │ + beq 0xfeb6c174 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0xfe5ec22a │ │ │ │ + blx 0xfe5ec36a │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf148d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r0, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ movwcs sl, #2964 @ 0xb94 │ │ │ │ @@ -294422,60 +294504,60 @@ │ │ │ │ andcc lr, r2, #3571712 @ 0x368000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r2], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ @ instruction: 0xf04fd001 │ │ │ │ strdvs r3, [r3], #-63 @ 0xffffffc1 │ │ │ │ - bllt 0x1cadc80 │ │ │ │ + bllt 0x1caddc0 │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1f6cd90 │ │ │ │ + blge 0x1f6ced0 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ orrcc pc, r0, #2998272 @ 0x2dc000 │ │ │ │ svclt 0x00141c54 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ movwcc r3, #4607 @ 0x11ff │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0x461a32ff │ │ │ │ stc2l 1, cr15, [r4], #504 @ 0x1f8 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - blge 0x15aceb8 │ │ │ │ + blge 0x15acff8 │ │ │ │ @ instruction: 0xf93af7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf506bb4c │ │ │ │ @ instruction: 0xf8933398 │ │ │ │ - blcs 0x13c998 │ │ │ │ + blcs 0x13cad8 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ orrcc pc, ip, #13041664 @ 0xc70000 │ │ │ │ @ instruction: 0xf8d74613 │ │ │ │ svclt 0x00082384 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ @ instruction: 0xf8d73388 │ │ │ │ - b 0x177caf8 │ │ │ │ + b 0x177cc38 │ │ │ │ andle r0, sl, r3, lsl #2 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0054618 │ │ │ │ strmi pc, [r1], -sp, ror #21 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7ab3b │ │ │ │ strbmi r3, [r0], -r8, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d79300 │ │ │ │ movwls r3, #5004 @ 0x138c │ │ │ │ @ instruction: 0xff60f17c │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0x82cf24 │ │ │ │ + blge 0x82d064 │ │ │ │ @ instruction: 0xf89cf148 │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #44288 @ 0xad00 │ │ │ │ - bllt 0x62dd34 │ │ │ │ + bllt 0x62de74 │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ ldmib r7, {r8, r9, fp, sp}^ │ │ │ │ svclt 0x000823e2 │ │ │ │ @ instruction: 0xf8c74613 │ │ │ │ ldrmi r3, [r3], -ip, lsl #7 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ @@ -294495,90 +294577,90 @@ │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [sl], -r4, ror #21 │ │ │ │ @ instruction: 0xf1074641 │ │ │ │ movwcs r0, #168 @ 0xa8 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ - blx 0xff6edd5a │ │ │ │ + blx 0xff6ede9a │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - bge 0xff72cfac │ │ │ │ + bge 0xff72d0ec │ │ │ │ cdp 8, 1, cr4, cr13, cr4, {1} │ │ │ │ @ instruction: 0xf8d74f70 │ │ │ │ movwcs r2, #32936 @ 0x80a8 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0!, {r0, r1, r4, r5, r7, r8, sp} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74f300c │ │ │ │ - @ instruction: 0x4604ea3e │ │ │ │ + @ instruction: 0x4604e99e │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ @ instruction: 0xf8acf7f5 │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf43d7f00 │ │ │ │ @ instruction: 0xf7f5aabc │ │ │ │ @ instruction: 0xf7fdf87d │ │ │ │ addcs fp, r0, #184, 20 @ 0xb8000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ movwcs lr, #7058 @ 0x1b92 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - blx 0x1bebe24 │ │ │ │ + blx 0x1bebf64 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bge 0xfef6cf10 │ │ │ │ + bge 0xfef6d050 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0xfe16ddc6 │ │ │ │ + blx 0xfe16df06 │ │ │ │ @ instruction: 0xf7e84648 │ │ │ │ strbmi pc, [r1], -pc, lsr #29 @ │ │ │ │ @ instruction: 0xf5074602 │ │ │ │ adcscs r7, r2, r4, lsl r3 │ │ │ │ - blx 0xf6c43e │ │ │ │ + blx 0xf6c57e │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - bge 0xfe6ad030 │ │ │ │ + bge 0xfe6ad170 │ │ │ │ @ instruction: 0xf87ef7f5 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ svclt 0x0000ba90 │ │ │ │ - rsbseq r0, lr, r8, ror #6 │ │ │ │ - ldrhteq r0, [lr], #-8 │ │ │ │ + rsbseq r0, lr, r8, lsr #4 │ │ │ │ + rsbseq pc, sp, r8, ror pc @ │ │ │ │ strbtvc pc, [r8], #1287 @ 0x507 @ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1744620 │ │ │ │ tstcs r0, r4, ror #22 │ │ │ │ @ instruction: 0xf5072280 │ │ │ │ stmib r7, {r2, r4, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf507112a │ │ │ │ stmib r7, {r2, r4, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf174112c │ │ │ │ @ instruction: 0xf8d7eb58 │ │ │ │ - blcs 0x33cc8c │ │ │ │ + blcs 0x33cdcc │ │ │ │ @ instruction: 0xf06fbf18 │ │ │ │ @ instruction: 0xf47d0415 │ │ │ │ movwcs sl, #6768 @ 0x1a70 │ │ │ │ @ instruction: 0xf8d74641 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ - blx 0xb6bea8 │ │ │ │ + blx 0xb6bfe8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ msrhi CPSR_s, #4 │ │ │ │ @ instruction: 0xf7e94620 │ │ │ │ @ instruction: 0xf8d7f841 │ │ │ │ - blcs 0x13cca8 │ │ │ │ + blcs 0x13cde8 │ │ │ │ strthi pc, [r1], #-4 │ │ │ │ @ instruction: 0xf1074619 │ │ │ │ @ instruction: 0xf7f300a8 │ │ │ │ stmdacs r0, {r0, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r4, #68 @ p-variant is OBSOLETE @ 0x44 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf84ef7f5 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ @ instruction: 0x4604f835 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0x12ad1d0 │ │ │ │ + bge 0x12ad310 │ │ │ │ cmplt r1, r9, asr #12 │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ @ instruction: 0xf0052003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rscshi pc, sl, #4 │ │ │ │ @ instruction: 0xf7e94631 │ │ │ │ strtmi pc, [r0], -fp, ror #20 │ │ │ │ @@ -294586,22 +294668,22 @@ │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ addcs fp, r0, #204800 @ 0x32000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ @ instruction: 0xf1b9eb0c │ │ │ │ svclt 0x00880f08 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ - bge 0xaad810 │ │ │ │ + bge 0xaad950 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0x1c6c474 │ │ │ │ + blx 0x1c6c5b4 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f5d102 │ │ │ │ strmi pc, [r4], -r7, lsl #16 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0x72d22c │ │ │ │ + bge 0x72d36c │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf9d0f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @ instruction: 0xf507842e │ │ │ │ @ instruction: 0xf7e87114 │ │ │ │ @ instruction: 0xf7fdfe5f │ │ │ │ @@ -294609,15 +294691,15 @@ │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf50770e8 │ │ │ │ @ instruction: 0xf1747614 │ │ │ │ addcs lr, r0, #224, 20 @ 0xe0000 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1747014 │ │ │ │ @ instruction: 0xf8d7eada │ │ │ │ - blcs 0x33cd88 │ │ │ │ + blcs 0x33cec8 │ │ │ │ ldrthi pc, [r0], r3, asr #32 @ │ │ │ │ stmdbcs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ eorshi pc, r9, #4 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ ldrmi r2, [r8], -r4, lsl #7 │ │ │ │ @ instruction: 0xf9aaf005 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @@ -294629,15 +294711,15 @@ │ │ │ │ andle r0, r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldrhi pc, [r4], r3, asr #32 │ │ │ │ mvnvc pc, r7, lsl #10 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf87cf7e9 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x1417d8 │ │ │ │ + blcs 0x141918 │ │ │ │ @ instruction: 0xf510bf18 │ │ │ │ @ instruction: 0xf4bd5f80 │ │ │ │ @ instruction: 0xf8d7a9ca │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf982f005 │ │ │ │ @ instruction: 0xf0042800 │ │ │ │ @@ -294663,44 +294745,44 @@ │ │ │ │ @ instruction: 0xf47d1c60 │ │ │ │ @ instruction: 0xf7f4a998 │ │ │ │ strmi pc, [r4], -r1, lsl #31 │ │ │ │ ldmiblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff4f7e8 │ │ │ │ @ instruction: 0xf0442800 │ │ │ │ ldrtmi r8, [r0], -sl, lsl #7 │ │ │ │ - blx 0xff66ddf0 │ │ │ │ + blx 0xe6df30 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf8d7b988 │ │ │ │ strbmi r4, [sl], -r8, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r0], #-900 @ 0xfffffc7c │ │ │ │ @ instruction: 0xf96ef7f9 │ │ │ │ @ instruction: 0xf7fd4604 │ │ │ │ @ instruction: 0xf17cb978 │ │ │ │ strmi pc, [r4], -sp, asr #25 │ │ │ │ @ instruction: 0xf47d1c45 │ │ │ │ @ instruction: 0xf147a972 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x26e05a │ │ │ │ + blx 0x26e19a │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17cb96a │ │ │ │ strmi pc, [r4], -r7, asr #25 │ │ │ │ @ instruction: 0xf47d1c46 │ │ │ │ @ instruction: 0xf147a964 │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffeee074 │ │ │ │ + blx 0xffeee1b4 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf17cb95c │ │ │ │ strmi pc, [r4], -r9, lsr #26 │ │ │ │ @ instruction: 0xf47d1c43 │ │ │ │ @ instruction: 0xf147a956 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffb6e090 │ │ │ │ + blx 0xffb6e1d0 │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ strbmi fp, [r0], -lr, asr #18 │ │ │ │ @ instruction: 0xf9c0f005 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf8d7a959 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf842f180 │ │ │ │ @@ -294749,15 +294831,15 @@ │ │ │ │ @ instruction: 0x4604fcdf │ │ │ │ stmialt fp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0054640 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmge r6!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [lr], #-176 @ 0xffffff50 │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff6ec7a8 │ │ │ │ + blx 0xff6ec8e8 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r5, asr #29 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge r5, {r0, r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @@ -294767,15 +294849,15 @@ │ │ │ │ @ instruction: 0x46403398 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf8d72b00 │ │ │ │ svclt 0x000c3380 │ │ │ │ ldrmi r4, [sl], -sl, asr #12 │ │ │ │ mvnne lr, #3522560 @ 0x35c000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ - blx 0xfe26c7f6 │ │ │ │ + blx 0xfe26c936 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ ldmge r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cdp2 1, 3, cr15, cr8, cr7, {2} │ │ │ │ @ instruction: 0xf7f36800 │ │ │ │ submi pc, r4, #299008 @ 0x49000 │ │ │ │ stmialt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ @@ -294934,16 +295016,16 @@ │ │ │ │ ldmdavs ip, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ strmi r4, [r1, #1611]! @ 0x64b │ │ │ │ strtmi fp, [r3], -r8, lsr #30 │ │ │ │ vshl.s64 d4, d8, #2 │ │ │ │ strbmi r8, [r4], -r5, asr #11 │ │ │ │ stmibvc r0, {r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe46cdac │ │ │ │ - beq 0xcacf90 │ │ │ │ + bvc 0xff66ceec │ │ │ │ + beq 0xcad0d0 │ │ │ │ ldmdavs ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r0], {30} │ │ │ │ @ instruction: 0xf8d9db13 │ │ │ │ eorscs r3, r8, #0 │ │ │ │ @ instruction: 0x46404651 │ │ │ │ stmdavs fp!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ @@ -295003,26 +295085,26 @@ │ │ │ │ mrcge 4, 7, APSR_nzcv, cr1, cr12, {3} │ │ │ │ ldc2l 7, cr15, [sl], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ addcs fp, r0, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1737014 │ │ │ │ @ instruction: 0xf8d7efc6 │ │ │ │ - blcs 0x13d3a0 │ │ │ │ + blcs 0x13d4e0 │ │ │ │ movthi pc, #8195 @ 0x2003 @ │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ addcs r1, r0, #128, 6 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ @ instruction: 0x4601fe99 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf507aee7 │ │ │ │ @ instruction: 0xf5077414 │ │ │ │ @ instruction: 0xf7e87014 │ │ │ │ strbmi pc, [r8], -sp, lsr #31 @ │ │ │ │ - blx 0xff86e56c │ │ │ │ + blx 0xff86e6ac │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strmi r4, [r2], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ sbcsvc pc, r4, pc, asr #8 │ │ │ │ @ instruction: 0xff62f181 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr15, cr12, {3} │ │ │ │ @@ -295075,15 +295157,15 @@ │ │ │ │ @ instruction: 0xf0032800 │ │ │ │ @ instruction: 0x4620871b │ │ │ │ ldc2 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ ldrmi r8, [r9], -pc, lsr #32 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - blx 0xffe6e68c │ │ │ │ + blx 0xffe6e7cc │ │ │ │ @ instruction: 0xf0432800 │ │ │ │ @ instruction: 0xf107870b │ │ │ │ strtmi r0, [r0], -r8, lsr #5 │ │ │ │ @ instruction: 0xf7f44631 │ │ │ │ strmi pc, [r4], -r9, asr #24 │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ ldc2 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ @@ -295098,15 +295180,15 @@ │ │ │ │ cdp2 7, 6, cr15, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf7e84620 │ │ │ │ @ instruction: 0x4604fa31 │ │ │ │ mcrlt 7, 1, pc, cr13, cr12, {7} @ │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x13d52c │ │ │ │ + blcs 0x13d66c │ │ │ │ sbchi pc, fp, #3 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andscs r1, r0, #132, 6 @ 0x10000002 │ │ │ │ @ instruction: 0xf0044618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ subshi pc, r6, r4 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ @@ -295117,15 +295199,15 @@ │ │ │ │ @ instruction: 0xf5b33380 │ │ │ │ vrecps.f32 , q10, q13 │ │ │ │ tstcs r6, r0, asr #32 │ │ │ │ @ instruction: 0xf10a4618 │ │ │ │ @ instruction: 0xf8d7f89d │ │ │ │ strmi r2, [r5], -r0, lsl #7 │ │ │ │ movwcs r2, #4102 @ 0x1006 │ │ │ │ - blx 0x14208e │ │ │ │ + blx 0x1421ce │ │ │ │ ldrmi pc, [r8], -r2, lsl #4 │ │ │ │ @ instruction: 0xf00460fa │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ eorshi pc, r1, r4 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrshlt r6, [fp, #-138]! @ 0xffffff76 │ │ │ │ stmne r1, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ @@ -295142,17 +295224,17 @@ │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrsvc pc, ip, pc, asr #8 │ │ │ │ @ instruction: 0xf8d79401 │ │ │ │ @ instruction: 0xf5004380 │ │ │ │ strls r5, [r0], #-13 │ │ │ │ @ instruction: 0xf74e300c │ │ │ │ - strmi lr, [r4], -r6, asr #26 │ │ │ │ + strmi lr, [r4], -r6, lsr #25 │ │ │ │ tstle r5, r1, asr #24 │ │ │ │ - blx 0x146ccf2 │ │ │ │ + blx 0x146ce32 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #372 @ 0x174 │ │ │ │ @ instruction: 0xf10a4628 │ │ │ │ @ instruction: 0xf7fcf833 │ │ │ │ @ instruction: 0xf107bdc0 │ │ │ │ movwcs r0, #5656 @ 0x1618 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ @@ -295180,15 +295262,15 @@ │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - ldcl 7, cr15, [r8], #312 @ 0x138 │ │ │ │ + mrrc 7, 4, pc, r8, cr14 @ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, ror #22 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldrbthi pc, [r1], -r3, asr #1 @ │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf43c2b00 │ │ │ │ @@ -295226,15 +295308,15 @@ │ │ │ │ orrvc pc, sl, pc, asr #8 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d79502 │ │ │ │ @ instruction: 0xf5004384 │ │ │ │ strls r5, [r1], #-13 │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ strls r4, [r0], #-896 @ 0xfffffc80 │ │ │ │ - ldc 7, cr15, [ip], {78} @ 0x4e │ │ │ │ + bl 0x6e794 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -fp, lsl #22 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldcge 4, cr15, [fp, #-752] @ 0xfffffd10 │ │ │ │ orreq pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f24651 │ │ │ │ @@ -295280,17 +295362,17 @@ │ │ │ │ strbmi r4, [r9], -r1, lsl #8 │ │ │ │ @ instruction: 0xf8d74640 │ │ │ │ strls r4, [r0], #-904 @ 0xfffffc78 │ │ │ │ mrc2 7, 0, pc, cr0, cr7, {7} │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ stmdbmi r0, {r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46482213 │ │ │ │ - blx 0xfe2eca06 │ │ │ │ + blx 0xfe2ecb46 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1cee9d2 │ │ │ │ + blx 0x1ceeb12 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf8d7bcb2 │ │ │ │ @ instruction: 0xf4333380 │ │ │ │ @ instruction: 0xf0432300 │ │ │ │ ldmdbmi r7!, {r1, r2, r3, r7, pc} │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ @ instruction: 0xf0040380 │ │ │ │ @@ -295301,22 +295383,22 @@ │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsl #21 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vfma.f32 d26, d16, d8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf649bfbc │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ - blle 0x4fa0c0 │ │ │ │ + blle 0x4fa200 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r4, r9, sl, lr} │ │ │ │ stmdble r7, {r0, r1, r3, r6, r8, sl, lr} │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ @@ -295331,27 +295413,27 @@ │ │ │ │ @ instruction: 0xf029d812 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ rscsvs r3, fp, r0, asr #2 │ │ │ │ @ instruction: 0xf1096031 │ │ │ │ ldmdavs r2!, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ andsvs r1, r8, r2, asr fp │ │ │ │ - bl 0x130d08 │ │ │ │ + bl 0x130e48 │ │ │ │ @ instruction: 0xf1730085 │ │ │ │ ldmvs fp!, {r4, r5, r8, sl, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf843681b │ │ │ │ @ instruction: 0xf6498029 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f42097 │ │ │ │ @ instruction: 0xf7fcf9a1 │ │ │ │ svclt 0x0000bc44 │ │ │ │ - ldrsbteq pc, [sp], #-98 @ 0xffffff9e @ │ │ │ │ - rsbseq pc, sp, sl, lsr r6 @ │ │ │ │ - rsbseq pc, sp, r6, lsl #11 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ + @ instruction: 0x007df592 │ │ │ │ + ldrshteq pc, [sp], #-74 @ 0xffffffb6 @ │ │ │ │ + rsbseq pc, sp, r6, asr #8 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ andscs r4, r3, #208, 18 @ 0x340000 │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ @ instruction: 0xf183fb03 │ │ │ │ strmi pc, [r4], -fp, asr #26 │ │ │ │ @ instruction: 0xf47c1c45 │ │ │ │ @ instruction: 0xf147ac30 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -295361,25 +295443,25 @@ │ │ │ │ @ instruction: 0xf4192100 │ │ │ │ @ instruction: 0xf4216f00 │ │ │ │ strbmi r6, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf441bf18 │ │ │ │ @ instruction: 0xf4196100 │ │ │ │ svclt 0x00182f00 │ │ │ │ tstpcs r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0x8ed144 │ │ │ │ + blx 0x8ed284 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stcge 6, cr15, [fp], {252} @ 0xfc │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295388,80 +295470,80 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ cdp2 1, 12, cr15, cr0, cr9, {0} │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5caf90 │ │ │ │ + blne 0xfe5cb0d0 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ ldc 1, cr15, [sl], #460 @ 0x1cc │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ cmnpeq r8, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xf928f7f4 │ │ │ │ - bllt 0xff42ebc0 │ │ │ │ + bllt 0xff42ed00 │ │ │ │ orrcs pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x166ebb2 │ │ │ │ + blx 0x166ecf2 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ eorcs fp, r0, #198656 @ 0x30800 │ │ │ │ @ instruction: 0xf1072100 │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ @ instruction: 0xf107ec9c │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ - blx 0x1ed206 │ │ │ │ + blx 0x1ed346 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldrbhi pc, [r7, -r2] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfed2dcf8 │ │ │ │ + blge 0xfed2de38 │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f44648 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfeb2dd08 │ │ │ │ - bllt 0xfeeeec10 │ │ │ │ + blge 0xfeb2de48 │ │ │ │ + bllt 0xfeeeed50 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andseq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6d044 │ │ │ │ + beq 0xfeb6d184 │ │ │ │ ldcl 1, cr15, [ip], #-460 @ 0xfffffe34 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ ldcl 1, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ movwcs r8, #4281 @ 0x10b9 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x13ecc62 │ │ │ │ + blx 0x13ecda2 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ stmdavs r3, {r0, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf8d761bb │ │ │ │ ldrbne r1, [fp, r0, lsl #7] │ │ │ │ movwcs r6, #4603 @ 0x11fb │ │ │ │ ldrmi r6, [r8], -r2, asr #16 │ │ │ │ andcs r6, r8, #-1610612733 @ 0xa0000003 │ │ │ │ @ instruction: 0xf0044411 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe36dd6c │ │ │ │ + blge 0xfe36deac │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ adcsvs r0, fp, #24, 4 @ 0x80000001 │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ teqvs fp, #4390912 @ 0x430000 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ strmi pc, [r4], -r1, lsl #23 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ @ instruction: 0xf950f7f4 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ - blcs 0x13dab4 │ │ │ │ - blge 0x192dd98 │ │ │ │ + blcs 0x13dbf4 │ │ │ │ + blge 0x192ded8 │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2l 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fdab58 │ │ │ │ @ instruction: 0xf8d7bb67 │ │ │ │ strbmi r4, [r9], -r8, lsl #7 │ │ │ │ mvncs lr, #3522560 @ 0x35c000 │ │ │ │ @@ -295482,15 +295564,15 @@ │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #51456 @ 0xc900 │ │ │ │ @ instruction: 0xf6fc2c00 │ │ │ │ vqdmulh.s d26, d0, d30 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r3, r4, r9, sl, lr} │ │ │ │ addsmi r4, ip, #31457280 @ 0x1e00000 │ │ │ │ @@ -295500,15 +295582,15 @@ │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andcs r3, r4, #64, 2 │ │ │ │ ldmdavs r8, {r0, sp, lr} │ │ │ │ @ instruction: 0xf10960fb │ │ │ │ stmdavs sl!, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmvs fp!, {r8, sp}^ │ │ │ │ mulsvs r8, r2, fp │ │ │ │ - bl 0x130fac │ │ │ │ + bl 0x1310ec │ │ │ │ @ instruction: 0xf1730086 │ │ │ │ ldmvs fp!, {r1, r2, r3, r4, r6, r7, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf649681a │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ vqadd.s8 d18, d27, d7 │ │ │ │ vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8420394 │ │ │ │ @@ -295520,19 +295602,19 @@ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ ldc2l 1, cr15, [ip], #-524 @ 0xfffffdf4 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf147d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ - bge 0xff7ae9a4 │ │ │ │ + bge 0xff7aeae4 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -295541,64 +295623,64 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ stc2 1, cr15, [lr, #36] @ 0x24 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cb1f4 │ │ │ │ + blne 0xfe5cb334 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ - bl 0xfe36d3e0 │ │ │ │ + bl 0xfe36d520 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ msreq SPSR_fs, #-1342177276 @ 0xb0000004 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ @ instruction: 0xfff6f7f3 │ │ │ │ - blt 0xfe7aee24 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ + blt 0xfe7aef64 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f54640 │ │ │ │ strmi pc, [r4], -r1, lsr #20 │ │ │ │ - blt 0xfe52ee38 │ │ │ │ + blt 0xfe52ef78 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - bl 0x1b6d420 │ │ │ │ + bl 0x1b6d560 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0432b00 │ │ │ │ @ instruction: 0x464a8231 │ │ │ │ @ instruction: 0xf0422a00 │ │ │ │ @ instruction: 0x4623873d │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - blx 0x66d482 │ │ │ │ + blx 0x66d5c2 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - bge 0x1dae074 │ │ │ │ + bge 0x1dae1b4 │ │ │ │ @ instruction: 0xf85af7f4 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ movwcs fp, #2668 @ 0xa6c │ │ │ │ andseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sadd16mi fp, r1, r4 │ │ │ │ @ instruction: 0x46164619 │ │ │ │ ldrmi r4, [r9, #1666] @ 0x682 │ │ │ │ @ instruction: 0x4602bf14 │ │ │ │ vmin.s8 d20, d0, d10 │ │ │ │ @ instruction: 0x61bb1059 │ │ │ │ adccc pc, r8, r7, asr #17 │ │ │ │ - blx 0xffe6d4c0 │ │ │ │ + blx 0xffe6d600 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffa6ee96 │ │ │ │ + blx 0xffa6efd6 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4bc5f80 │ │ │ │ @ instruction: 0xf1b8aa48 │ │ │ │ @ instruction: 0xf0420f00 │ │ │ │ @ instruction: 0xf1b985fd │ │ │ │ @ instruction: 0xf43c0f00 │ │ │ │ movwcs sl, #2624 @ 0xa40 │ │ │ │ @@ -295612,15 +295694,15 @@ │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ ldrmi r2, [r8], -r0, lsl #7 │ │ │ │ @ instruction: 0xff46f7f2 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ ldmib r7, {r0, r1, r6, r7, r8, r9, sl, pc}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ - blx 0xa6d532 │ │ │ │ + blx 0xa6d672 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f4d102 │ │ │ │ strmi pc, [r4], -r7, lsl #16 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ @ instruction: 0xf9d2f004 │ │ │ │ @@ -295629,15 +295711,15 @@ │ │ │ │ ldmib r7, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf1834640 │ │ │ │ strmi pc, [r4], -r5, asr #18 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf146aa04 │ │ │ │ stmdavs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe6eef32 │ │ │ │ + blx 0xfe6ef072 │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ ldmib r7, {r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd23e0 │ │ │ │ @ instruction: 0xf8d79008 │ │ │ │ strbmi r1, [r0], -r8, lsl #7 │ │ │ │ @ instruction: 0xf8d79100 │ │ │ │ smlabbls r1, ip, r3, r1 │ │ │ │ @@ -295663,48 +295745,48 @@ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #8 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ strmi pc, [r4], -r7, lsl #19 │ │ │ │ @ instruction: 0xf47c1c43 │ │ │ │ @ instruction: 0xf146a9c0 │ │ │ │ stmdavs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x15eefba │ │ │ │ + blx 0x15ef0fa │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf7e8b9b8 │ │ │ │ stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x83aff043 │ │ │ │ @ instruction: 0xf7674630 │ │ │ │ - strmi pc, [r4], -r9, lsr #21 │ │ │ │ + strmi pc, [r4], -r9, lsl #20 │ │ │ │ stmiblt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1804640 │ │ │ │ strmi pc, [r4], -r5, ror #24 │ │ │ │ @ instruction: 0xf47c1c42 │ │ │ │ @ instruction: 0xf146a9a6 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xf6efee │ │ │ │ + blx 0xf6f12e │ │ │ │ @ instruction: 0xf7fc4244 │ │ │ │ @ instruction: 0xf8d7b99e │ │ │ │ strbmi r4, [sl], -ip, lsl #7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r4, [r2], #-1601 @ 0xfffff9bf │ │ │ │ @ instruction: 0xf8d74630 │ │ │ │ strls r4, [r1], #-904 @ 0xfffffc78 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ strmi pc, [r4], -pc, lsr #25 │ │ │ │ stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - b 0x1a6d628 │ │ │ │ + b 0x1a6d768 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - blx 0xfff6d670 │ │ │ │ + blx 0xfff6d7b0 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x56f03e │ │ │ │ + blx 0x56f17e │ │ │ │ @ instruction: 0xf1b84244 │ │ │ │ svclt 0x00180f00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdbge r1!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf92af004 │ │ │ │ @@ -295739,29 +295821,29 @@ │ │ │ │ @ instruction: 0xf47c1c41 │ │ │ │ @ instruction: 0xf7f3a930 │ │ │ │ @ instruction: 0x4604ff19 │ │ │ │ stmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ subscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0xf17361b9 │ │ │ │ - blmi 0xff4ab930 │ │ │ │ + blmi 0xff4aba70 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1072900 │ │ │ │ svclt 0x000801a8 │ │ │ │ ldmpl r3, {r8, sp}^ │ │ │ │ @ instruction: 0xf8d34642 │ │ │ │ @ instruction: 0xf1070290 │ │ │ │ tstls r1, r8, lsl r3 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ - @ instruction: 0xf74e2172 │ │ │ │ - strmi lr, [r4], -r0, lsl #17 │ │ │ │ + @ instruction: 0xf74d2172 │ │ │ │ + strmi lr, [r4], -r0, ror #31 │ │ │ │ tstle r5, r0, ror #24 │ │ │ │ cdp2 1, 8, cr15, cr6, cr6, {2} │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #618496 @ 0x97000 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge fp!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @@ -295790,15 +295872,15 @@ │ │ │ │ strmi pc, [r4], -sp, lsr #28 │ │ │ │ stmialt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [ip], {43} @ 0x2b │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfee6d7e8 │ │ │ │ + blx 0xfee6d928 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ addhi pc, r8, r0 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge r5!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc} │ │ │ │ subcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf86ef004 │ │ │ │ @@ -295831,47 +295913,47 @@ │ │ │ │ @ instruction: 0xf17300a8 │ │ │ │ @ instruction: 0xf107e958 │ │ │ │ strbmi r0, [r0], -r8, lsr #3 │ │ │ │ stc2 1, cr15, [r8], {120} @ 0x78 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1ef258 │ │ │ │ + blx 0x1ef398 │ │ │ │ @ instruction: 0xf1b94244 │ │ │ │ svclt 0x00180f00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ stmdage r3!, {r2, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01a8f107 │ │ │ │ @ instruction: 0xf7f24648 │ │ │ │ stmdacs r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdage ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x01b8f107 │ │ │ │ andeq pc, r8, r9, lsl #2 │ │ │ │ - blx 0xff46f284 │ │ │ │ + blx 0xff46f3c4 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fda852 │ │ │ │ @ instruction: 0xf107b861 │ │ │ │ @ instruction: 0x46400138 │ │ │ │ ldc2l 1, cr15, [r2], {125} @ 0x7d │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf146d18e │ │ │ │ stmdavs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9daf7f2 │ │ │ │ str r4, [r7, r4, asr #4] │ │ │ │ @ instruction: 0xf0044640 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdage ip, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe26d3a2 │ │ │ │ + blx 0xfe26d4e2 │ │ │ │ teqpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffaaf17e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ svcge 0x0078f47f │ │ │ │ mrc2 7, 0, pc, cr10, cr3, {7} │ │ │ │ ldrb r4, [r3, -r4, lsl #12]! │ │ │ │ - blx 0x3ed918 │ │ │ │ + blx 0x3eda58 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stmdage r7!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [r8, #280]! @ 0x118 │ │ │ │ @ instruction: 0xf7f26800 │ │ │ │ submi pc, r4, #3031040 @ 0x2e4000 │ │ │ │ ldmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwcs r4, #1601 @ 0x641 │ │ │ │ @@ -295927,15 +296009,15 @@ │ │ │ │ movwcs sl, #4026 @ 0xfba │ │ │ │ strbmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0032003 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, r1, r3 │ │ │ │ ldrdcc pc, [r8], r7 @ │ │ │ │ @ instruction: 0xf8d76003 │ │ │ │ - blcs 0xd396c0 │ │ │ │ + blcs 0xd39800 │ │ │ │ ldc 0, cr6, [r7, #264] @ 0x108 │ │ │ │ vstr d7, [r0, #176] @ 0xb0 │ │ │ │ @ instruction: 0xf8d77b02 │ │ │ │ strhvs r2, [r2, -r8] │ │ │ │ ldrsbtcs pc, [ip], r7 @ │ │ │ │ ldc 1, cr6, [r7, #264] @ 0x108 │ │ │ │ vstr d7, [r0, #192] @ 0xc0 │ │ │ │ @@ -295945,18 +296027,18 @@ │ │ │ │ vstr d7, [r0, #208] @ 0xd0 │ │ │ │ @ instruction: 0xf67b7b0a │ │ │ │ @ instruction: 0xf8d7af92 │ │ │ │ movwvs r3, #12504 @ 0x30d8 │ │ │ │ ldrsbcc pc, [ip], #135 @ 0x87 @ │ │ │ │ @ instruction: 0xf7fb6343 │ │ │ │ svclt 0x0000bf8a │ │ │ │ - rsbseq lr, sp, r4, asr sp │ │ │ │ + rsbseq lr, sp, r4, lsl ip │ │ │ │ eorscs r2, r8, #0, 2 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6d880 │ │ │ │ + beq 0xfeb6d9c0 │ │ │ │ ldmda lr, {r0, r1, r4, r5, r6, r8, ip, sp, lr, pc}^ │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ stmdbcs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ svcge 0x0079f43b │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -296051,15 +296133,15 @@ │ │ │ │ @ instruction: 0x03a8f107 │ │ │ │ @ instruction: 0xf1834632 │ │ │ │ strmi pc, [r4], -r5, ror #16 │ │ │ │ tstle r2, r3, asr #24 │ │ │ │ stc2 7, cr15, [r4], #972 @ 0x3cc │ │ │ │ strbmi r4, [sl], -r4, lsl #12 │ │ │ │ @ instruction: 0x46584631 │ │ │ │ - ldc 6, cr15, [lr, #888]! @ 0x378 │ │ │ │ + ldc 6, cr15, [lr, #-888] @ 0xfffffc88 │ │ │ │ @ instruction: 0xf8cb6833 │ │ │ │ ldrtmi r3, [r0], -r0 │ │ │ │ @ instruction: 0xf8cb6873 │ │ │ │ @ instruction: 0xf1093004 │ │ │ │ @ instruction: 0xf8d7f91b │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @@ -296070,23 +296152,23 @@ │ │ │ │ mrclt 7, 4, APSR_nzcv, cr11, cr11, {7} │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1073308 │ │ │ │ stmib r7, {r3, r5, r7, r9, fp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8d7332c │ │ │ │ - blcs 0x13e44c │ │ │ │ + blcs 0x13e58c │ │ │ │ msrhi SPSR_sc, #2 │ │ │ │ movweq pc, #8617 @ 0x21a9 @ │ │ │ │ svceq 0x0009f1b9 │ │ │ │ - blcs 0x1a12bc │ │ │ │ + blcs 0x1a13fc │ │ │ │ movwcs fp, #8076 @ 0x1f8c │ │ │ │ vcgt.s8 d2, d2, d0 │ │ │ │ @ instruction: 0xf8d78798 │ │ │ │ - bcs 0x13a47c │ │ │ │ + bcs 0x13a5bc │ │ │ │ mvnshi pc, #2 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ rsbsne pc, r1, r0, asr #4 │ │ │ │ @ instruction: 0xff12f180 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @@ -296171,15 +296253,15 @@ │ │ │ │ @ instruction: 0xf8c16cda │ │ │ │ bfine r2, r8, #1, #18 │ │ │ │ addscs pc, ip, r1, asr #17 │ │ │ │ @ instruction: 0xf8c16d1b │ │ │ │ @ instruction: 0xf18230a0 │ │ │ │ @ instruction: 0x4604f957 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ - blx 0xfecef7ae │ │ │ │ + blx 0xfecef8ee │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ movwcs sl, #3518 @ 0xdbe │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf0032003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #240] @ 0xf0 │ │ │ │ @@ -296233,23 +296315,23 @@ │ │ │ │ @ instruction: 0xf8d72213 │ │ │ │ rsbvs r0, fp, r0, lsl #7 │ │ │ │ ldc2 0, cr15, [lr], {3} │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ strmi pc, [r4], -r1, asr #23 │ │ │ │ tstle r2, r6, asr #24 │ │ │ │ - blx 0xdef8a6 │ │ │ │ + blx 0xdef9e6 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xffb4f108 │ │ │ │ @ instruction: 0xf6fb2c00 │ │ │ │ vadd.f32 q13, q0, q0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -296275,35 +296357,35 @@ │ │ │ │ @ instruction: 0xf910f7e7 │ │ │ │ strmi r4, [r3], -sl, asr #12 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ rsbne pc, fp, r0, asr #4 │ │ │ │ ldc2 1, cr15, [r8, #512] @ 0x200 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldclge 4, cr15, [r5], #492 @ 0x1ec │ │ │ │ - blx 0xff8ef94c │ │ │ │ + blx 0xff8efa8c │ │ │ │ @ instruction: 0xf7fb4604 │ │ │ │ movwcs fp, #7408 @ 0x1cf0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46494618 │ │ │ │ - blx 0x26f95c │ │ │ │ + blx 0x26fa9c │ │ │ │ strmi r4, [r5], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ ldmibmi r3, {r2, r4, r6, r9, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ @ instruction: 0x71b5f44f │ │ │ │ - mcrr 7, 4, pc, r2, cr13 @ │ │ │ │ + bl 0xfe9ef844 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fab1 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ ldc2l 0, cr15, [ip], #-12 │ │ │ │ @@ -296323,38 +296405,38 @@ │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf5009102 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r1, ip, r4, lsl #7 │ │ │ │ @ instruction: 0xf8d79101 │ │ │ │ smlabbls r0, r0, r3, r1 │ │ │ │ msrne (UNDEF: 105), r0 │ │ │ │ - stc 7, cr15, [sl], {77} @ 0x4d │ │ │ │ + bl 0x1bef8b4 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604fa79 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ mcrr2 0, 0, pc, r4, cr3 @ │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ @ instruction: 0xf7fbfef3 │ │ │ │ stmdbmi r0!, {r7, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x46402213 │ │ │ │ - blx 0x136da7e │ │ │ │ + blx 0x136dbbe │ │ │ │ stc2l 1, cr15, [r0, #520] @ 0x208 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf146d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 0, pc, cr8, cr1, {7} @ │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stclge 6, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x46182397 │ │ │ │ @ instruction: 0x461e681b │ │ │ │ @@ -296363,15 +296445,15 @@ │ │ │ │ tstle r4, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf0244605 │ │ │ │ cmpcc r0, pc, lsr r1 │ │ │ │ andvs r2, r1, r4, lsl #4 │ │ │ │ rscsvs r6, fp, r8, lsl r8 │ │ │ │ @ instruction: 0xff22f108 │ │ │ │ tstcs r0, sl, lsr #16 │ │ │ │ - blne 0xfe5cbecc │ │ │ │ + blne 0xfe5cc00c │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r6, r0, lsl #22 │ │ │ │ ldc 1, cr15, [ip, #-456] @ 0xfffffe38 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ msreq SPSR_, #-1342177276 @ 0xb0000004 │ │ │ │ @@ -296395,92 +296477,92 @@ │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r0, lsl #2 │ │ │ │ @ instruction: 0xf74d2192 │ │ │ │ - @ instruction: 0x4604eb7c │ │ │ │ + @ instruction: 0x4604eadc │ │ │ │ tstle r2, r0, ror #24 │ │ │ │ @ instruction: 0xf9eaf7f3 │ │ │ │ @ instruction: 0xf8d74604 │ │ │ │ movwcs r2, #4992 @ 0x1380 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf00300d2 │ │ │ │ @ instruction: 0x4628fbb5 │ │ │ │ cdp2 1, 6, cr15, cr4, cr8, {0} │ │ │ │ - bllt 0xffdafb70 │ │ │ │ + bllt 0xffdafcb0 │ │ │ │ @ instruction: 0xf8d72300 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7f22003 │ │ │ │ strmi pc, [r3], -r5, lsl #18 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ @ instruction: 0x46420f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ @ instruction: 0xf5001380 │ │ │ │ tstls r0, sp │ │ │ │ orrscs r3, r1, ip │ │ │ │ - bl 0x13ef8f4 │ │ │ │ + b 0xfebefa34 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf7f3d102 │ │ │ │ @ instruction: 0x4604f9b9 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ sbcseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe26dbea │ │ │ │ + blx 0xfe26dd2a │ │ │ │ @ instruction: 0xf1084628 │ │ │ │ @ instruction: 0xf7fbfe33 │ │ │ │ svclt 0x0000bbc0 │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ - ldrsbteq lr, [sp], #-70 @ 0xffffffba │ │ │ │ - rsbseq lr, sp, r6, ror #8 │ │ │ │ - rsbseq lr, sp, sl, lsr r3 │ │ │ │ - ldrsbteq lr, [sp], #-40 @ 0xffffffd8 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ + @ instruction: 0x007de396 │ │ │ │ + rsbseq lr, sp, r6, lsr #6 │ │ │ │ + ldrshteq lr, [sp], #-26 @ 0xffffffe6 │ │ │ │ + @ instruction: 0x007de198 │ │ │ │ eorspl pc, r6, #696254464 @ 0x29800000 │ │ │ │ - bcc 0xd43510 │ │ │ │ + bcc 0xd43650 │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5b9eac │ │ │ │ + blvs 0xfe5b9fec │ │ │ │ @ instruction: 0x4641b11a │ │ │ │ ldrmi r4, [r0, r0, lsr #12] │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf8d72097 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrmi r6, [r8], #-2048 @ 0xfffff800 │ │ │ │ - blx 0x136e22e │ │ │ │ + blx 0x136e36e │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0xfe7aee20 │ │ │ │ + blge 0xfe7aef60 │ │ │ │ @ instruction: 0xf91af146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #2752 @ 0xac0 │ │ │ │ - bllt 0xfe5afc30 │ │ │ │ + bllt 0xfe5afd70 │ │ │ │ cdp 8, 1, cr4, cr13, cr4, {6} │ │ │ │ @ instruction: 0x464b4f70 │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ orrcs r6, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - b 0xfff6f998 │ │ │ │ + b 0x176fad8 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - blge 0x20aee58 │ │ │ │ + blge 0x20aef98 │ │ │ │ @ instruction: 0xf8fef146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #960 @ 0x3c0 │ │ │ │ - bllt 0x1eafc68 │ │ │ │ + bllt 0x1eafda8 │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ ldmib r7, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r2, [r0], -r0, ror #7 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ strmi pc, [r4], -r3, lsl #26 │ │ │ │ - bllt 0x1bafc80 │ │ │ │ + bllt 0x1bafdc0 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ stc2l 1, cr15, [r2, #32]! │ │ │ │ strmi r4, [r2], r2, lsl #12 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ strbmi r8, [r1], -lr, lsl #11 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf180208d │ │ │ │ @@ -296489,33 +296571,33 @@ │ │ │ │ @ instruction: 0xf8d8f146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #59648 @ 0xe900 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0xf8d7d257 │ │ │ │ movwcs r2, #896 @ 0x380 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0x2edce6 │ │ │ │ + blx 0x2ede26 │ │ │ │ stmdacs r0, {r3, r4, r5, r6, sp, lr} │ │ │ │ ldrhi pc, [ip, #2] │ │ │ │ @ instruction: 0xf3422c00 │ │ │ │ @ instruction: 0xf04f8545 │ │ │ │ strcs r0, [r0, #-2304] @ 0xfffff700 │ │ │ │ - bleq 0x16de2c │ │ │ │ + bleq 0x16df6c │ │ │ │ eor r6, r1, ip, lsr r0 │ │ │ │ mcrrne 9, 1, r8, r2, cr14 @ │ │ │ │ ldmdavs lr, {r1, r2, r3, r4, r5, r6, r7, sp, lr}^ │ │ │ │ andeq pc, r5, sl, asr r8 @ │ │ │ │ ldmdavs lr!, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ ldrhpl r6, [r0, -fp]! │ │ │ │ @ instruction: 0x46664434 │ │ │ │ rsbvs r6, r0, r8, asr r8 │ │ │ │ andeq pc, sl, r4, lsl #2 │ │ │ │ andgt pc, r8, r4, lsr #17 │ │ │ │ @ instruction: 0xf6de4434 │ │ │ │ - ldmib r7, {r4, r5, r9, fp, sp, lr, pc}^ │ │ │ │ + ldmib r7, {r4, r7, r8, fp, sp, lr, pc}^ │ │ │ │ ldrtmi r3, [r3], #-1538 @ 0xfffff9fe │ │ │ │ ldrmi r1, [r5], -sl, lsr #19 │ │ │ │ stccc 8, cr15, [r1], {19} │ │ │ │ stccc 8, cr15, [r1], {4} │ │ │ │ addsmi r6, r3, #3866624 @ 0x3b0000 │ │ │ │ orrhi pc, r5, #134217729 @ 0x8000001 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ @@ -296525,22 +296607,22 @@ │ │ │ │ @ instruction: 0xf8bcf173 │ │ │ │ andeq pc, pc, #0, 2 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ movweq lr, #11017 @ 0x2b09 │ │ │ │ @ instruction: 0xf8d74694 │ │ │ │ ldrmi r2, [r9], r0, lsl #7 │ │ │ │ ldmib r7, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ - ble 0xff27e170 │ │ │ │ + ble 0xff27e2b0 │ │ │ │ stccs 6, cr4, [r0], {90} @ 0x5a │ │ │ │ ldrbhi pc, [r0, #-2] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf17e9300 │ │ │ │ ldrbmi pc, [r0], -r9, lsr #20 @ │ │ │ │ stc2l 1, cr15, [r4, #-32]! @ 0xffffffe0 │ │ │ │ - blt 0xffdafd70 │ │ │ │ + blt 0xffdafeb0 │ │ │ │ orrne pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d7464b │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf17e9100 │ │ │ │ @ instruction: 0x4605fa1b │ │ │ │ @ instruction: 0xf1b1460c │ │ │ │ svclt 0x00083fff │ │ │ │ @@ -296550,89 +296632,89 @@ │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrthi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x4640bad4 │ │ │ │ @ instruction: 0xf988f182 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - bge 0xff4aefb8 │ │ │ │ + bge 0xff4af0f8 │ │ │ │ @ instruction: 0xf84ef146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #24320 @ 0x5f00 │ │ │ │ - blt 0xff2afdc8 │ │ │ │ + blt 0xff2aff08 │ │ │ │ @ instruction: 0xf1824640 │ │ │ │ strmi pc, [r4], -r1, lsl #19 │ │ │ │ @ instruction: 0xf47b1c60 │ │ │ │ @ instruction: 0xf146aabe │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, r0, cr1 @ │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x4640bab6 │ │ │ │ @ instruction: 0xf93af182 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - bge 0xfed2eff4 │ │ │ │ + bge 0xfed2f134 │ │ │ │ @ instruction: 0xf830f146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #16640 @ 0x4100 │ │ │ │ - blt 0xfeb2fe04 │ │ │ │ + blt 0xfeb2ff44 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ strmi pc, [r4], -r3, ror #26 │ │ │ │ @ instruction: 0xf47b1c45 │ │ │ │ @ instruction: 0xf146aaa0 │ │ │ │ stmdavs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x4640ba98 │ │ │ │ mcr2 1, 0, pc, cr12, cr10, {3} @ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - bge 0xfe5af030 │ │ │ │ + bge 0xfe5af170 │ │ │ │ @ instruction: 0xf812f146 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #8960 @ 0x2300 │ │ │ │ - blt 0xfe3afe40 │ │ │ │ + blt 0xfe3aff80 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ rscvc pc, r8, r7, lsl #10 │ │ │ │ ldrvc pc, [r4], -r7, lsl #10 │ │ │ │ - bl 0x196e42c │ │ │ │ + bl 0x196e56c │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ andsvc pc, r4, r7, lsl #10 │ │ │ │ - bl 0x17ee438 │ │ │ │ + bl 0x17ee578 │ │ │ │ biclt r4, r9, r9, asr #12 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0034618 │ │ │ │ @ instruction: 0x4601fa33 │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ @ instruction: 0xf50782e5 │ │ │ │ @ instruction: 0xf7e770e8 │ │ │ │ strbmi pc, [r3], -r1, lsr #17 @ │ │ │ │ @ instruction: 0xf0022b01 │ │ │ │ - blcs 0x1d2bb4 │ │ │ │ + blcs 0x1d2cf4 │ │ │ │ movthi pc, #16386 @ 0x4002 @ │ │ │ │ @ instruction: 0xf0422b00 │ │ │ │ @ instruction: 0x46c183be │ │ │ │ mvnvc pc, r7, lsl #10 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ @ instruction: 0xf904f7e7 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blcs 0x1436c8 │ │ │ │ + blcs 0x143808 │ │ │ │ @ instruction: 0xf510bf18 │ │ │ │ @ instruction: 0xf4bb5f80 │ │ │ │ @ instruction: 0xf8d7aa52 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x3ededc │ │ │ │ + blx 0x3ee01c │ │ │ │ @ instruction: 0xf0022800 │ │ │ │ @ instruction: 0x463182bd │ │ │ │ @ instruction: 0xf84ef7e7 │ │ │ │ - blt 0x122fecc │ │ │ │ + blt 0x123000c │ │ │ │ movwpl pc, #1446 @ 0x5a6 @ │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ @ instruction: 0x4640625b │ │ │ │ @ instruction: 0xf8d26e12 │ │ │ │ - blvs 0xfe5ba194 │ │ │ │ + blvs 0xfe5ba2d4 │ │ │ │ strtmi fp, [r0], -r2, lsr #2 │ │ │ │ @ instruction: 0x479060fb │ │ │ │ @ instruction: 0x468068fb │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ ldrle r0, [r6, #-468] @ 0xfffffe2c │ │ │ │ cmppvs fp, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @@ -296645,28 +296727,28 @@ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0214618 │ │ │ │ @ instruction: 0xf8c77180 │ │ │ │ strbmi r1, [r9], -r0, lsl #7 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffc0f7e4 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ - bge 0x52f134 │ │ │ │ + bge 0x52f274 │ │ │ │ @ instruction: 0xff90f145 │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #164864 @ 0x28400 │ │ │ │ - blt 0x32ff44 │ │ │ │ - rsbseq lr, sp, lr, lsr #4 │ │ │ │ + blt 0x330084 │ │ │ │ + rsbseq lr, sp, lr, ror #1 │ │ │ │ ldrdcs r2, [r0, -r0] │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - b 0xff8ee530 │ │ │ │ + b 0xff8ee670 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ strbmi r2, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf9b8f003 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bge 0x2ef06c │ │ │ │ + bge 0x2ef1ac │ │ │ │ @ instruction: 0xf8c76802 │ │ │ │ stmdavs r2, {r3, r5, r7, sp}^ │ │ │ │ adcscs pc, r0, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ stmvs r2, {r2, r4, r5, r7, sp} │ │ │ │ adcscs pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ @@ -296699,15 +296781,15 @@ │ │ │ │ @ instruction: 0xf8c76b02 │ │ │ │ ldrbne r2, [r2, r8, lsl #2] │ │ │ │ smlabtcs ip, r7, r8, pc @ │ │ │ │ @ instruction: 0xf8c76b42 │ │ │ │ bfine r2, r0, #2, #17 │ │ │ │ tstpcs r4, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c76b82 │ │ │ │ - blvs 0xff1ba480 │ │ │ │ + blvs 0xff1ba5c0 │ │ │ │ smlawtcs r0, r7, r8, pc @ │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ stcvs 1, cr2, [r2], {36} @ 0x24 │ │ │ │ smlawtcs r8, r7, r8, pc @ │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ mcrrvs 1, 2, r2, r2, cr12 │ │ │ │ teqpcs r0, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -296717,15 +296799,15 @@ │ │ │ │ teqpcs r8, r7, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ ldclvs 1, cr2, [sl], {60} @ 0x3c │ │ │ │ smlalbtcs pc, r0, r7, r8 @ │ │ │ │ @ instruction: 0xf8c717d2 │ │ │ │ ldcvs 1, cr2, [fp, #-272] @ 0xfffffef0 │ │ │ │ smlalbtcc pc, r8, r7, r8 @ │ │ │ │ - blx 0xfe56e66e │ │ │ │ + blx 0xfe56e7ae │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ strmi pc, [r4], -r5, ror #30 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmdbge r5!, {r0, r1, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ addcs r2, r0, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @@ -296780,15 +296862,15 @@ │ │ │ │ strmi r2, [r1], -r1, asr #4 │ │ │ │ addvc pc, r2, r5, lsl #10 │ │ │ │ @ instruction: 0xff06f10f │ │ │ │ @ instruction: 0x63acf649 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ stmdbge r3, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x150190 │ │ │ │ + blcs 0x1502d0 │ │ │ │ ldmge pc!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1052241 │ │ │ │ @ instruction: 0xf10f0082 │ │ │ │ @ instruction: 0xf7fbfef5 │ │ │ │ @ instruction: 0xf5a6b8f8 │ │ │ │ @ instruction: 0x46435236 │ │ │ │ @ instruction: 0x6e123a30 │ │ │ │ @@ -296800,15 +296882,15 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1804418 │ │ │ │ @ instruction: 0x4604f899 │ │ │ │ @ instruction: 0xf47b1c45 │ │ │ │ @ instruction: 0xf145a8de │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1d70178 │ │ │ │ + blx 0x1d702b8 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0xf5a6b8d6 │ │ │ │ @ instruction: 0x46435236 │ │ │ │ @ instruction: 0x6e123a30 │ │ │ │ ldrdcs pc, [r8], r2 @ │ │ │ │ @ instruction: 0xb11a6b92 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @@ -296817,68 +296899,68 @@ │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r0, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf17f4418 │ │ │ │ strmi pc, [r4], -r7, ror #31 │ │ │ │ @ instruction: 0xf47b1c46 │ │ │ │ @ instruction: 0xf145a8bc │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x14f01bc │ │ │ │ + blx 0x14f02fc │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0x4640b8b4 │ │ │ │ - blx 0x9ee802 │ │ │ │ + blx 0x9ee942 │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ stmiage sp!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ cdp2 1, 2, cr15, cr14, cr5, {2} │ │ │ │ @ instruction: 0xf7f16800 │ │ │ │ submi pc, r4, #258048 @ 0x3f000 │ │ │ │ stmialt r5!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf17a4640 │ │ │ │ strmi pc, [r4], -r1, ror #24 │ │ │ │ @ instruction: 0xf47b1c43 │ │ │ │ @ instruction: 0xf145a89e │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xd701f8 │ │ │ │ + blx 0xd70338 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0xf180b896 │ │ │ │ @ instruction: 0x4604f85b │ │ │ │ @ instruction: 0xf47b1c41 │ │ │ │ @ instruction: 0xf145a890 │ │ │ │ stmdavs r0, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x9f0214 │ │ │ │ + blx 0x9f0354 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0xf008b888 │ │ │ │ @ instruction: 0xf0180001 │ │ │ │ svclt 0x00180f02 │ │ │ │ andeq pc, r2, r0, asr #32 │ │ │ │ svceq 0x0004f018 │ │ │ │ @ instruction: 0xf040bf18 │ │ │ │ @ instruction: 0xf17f0004 │ │ │ │ @ instruction: 0x4604ffb1 │ │ │ │ @ instruction: 0xf47b1c60 │ │ │ │ @ instruction: 0xf145a876 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x370248 │ │ │ │ + blx 0x370388 │ │ │ │ @ instruction: 0xf7fb4244 │ │ │ │ @ instruction: 0xf5b8b86e │ │ │ │ vmax.f32 d3, d17, d0 │ │ │ │ @ instruction: 0xf1b8871b │ │ │ │ @ instruction: 0xf0020f00 │ │ │ │ strdcs r8, [r4, -lr] │ │ │ │ @ instruction: 0xf1084640 │ │ │ │ strmi pc, [r4], -r1, ror #22 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ rschi pc, sl, #2 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ - blx 0x343b14 │ │ │ │ + blx 0x343c54 │ │ │ │ @ instruction: 0xf003f203 │ │ │ │ stmdacs r0, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ eorshi pc, sl, #2 │ │ │ │ strbmi r2, [r4], r0, lsl #4 │ │ │ │ svcne 0x00201e81 │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0x1322cc @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0x13240c @ │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r3, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ ldrmi r3, [r4, #1023] @ 0x3ff │ │ │ │ svccc 0x0004f840 │ │ │ │ @ instruction: 0x4632dcf4 │ │ │ │ sbccs r4, lr, r1, asr #12 │ │ │ │ @@ -296900,15 +296982,15 @@ │ │ │ │ @ instruction: 0xf17a4640 │ │ │ │ strmi pc, [r4], -r5, lsl #23 │ │ │ │ tstle r2, r2, asr #24 │ │ │ │ mcr2 7, 0, pc, cr4, cr2, {7} @ │ │ │ │ @ instruction: 0xf5144604 │ │ │ │ @ instruction: 0xf0c25f80 │ │ │ │ @ instruction: 0x462881b9 │ │ │ │ - blx 0xfe1ee764 │ │ │ │ + blx 0xfe1ee8a4 │ │ │ │ stmdalt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ strbmi r2, [r4], -r0, lsl #6 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ movwcc lr, #27079 @ 0x69c7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strhi pc, [r4], r1, asr #32 │ │ │ │ @@ -297014,15 +297096,15 @@ │ │ │ │ svclt 0x003bf7fa │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1072300 │ │ │ │ strmi r0, [lr], -r8, lsr #1 │ │ │ │ @ instruction: 0x332ae9c7 │ │ │ │ movwcc lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0x332ce9c7 │ │ │ │ - blx 0x6eae2 │ │ │ │ + blx 0x6ec22 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf145d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bcf7f1 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ @ instruction: 0xf4ba5f80 │ │ │ │ @ instruction: 0xf1b8af20 │ │ │ │ @@ -297066,15 +297148,15 @@ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf8d72308 │ │ │ │ ldrbtmi r2, [r8], #-168 @ 0xffffff58 │ │ │ │ @ instruction: 0x21b36800 │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - cdp 7, 3, cr15, cr12, cr12, {2} │ │ │ │ + ldc 7, cr15, [ip, #304] @ 0x130 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ strmi pc, [r4], -fp, lsr #25 │ │ │ │ svcvc 0x0000f514 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr10, {1} │ │ │ │ ldc2l 7, cr15, [ip], #-968 @ 0xfffffc38 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr7, cr10, {7} │ │ │ │ @@ -297126,15 +297208,15 @@ │ │ │ │ mrclt 7, 2, APSR_nzcv, cr11, cr10, {7} │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmib r7, {r1, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf175232a │ │ │ │ strmi pc, [r4], -r3, asr #21 │ │ │ │ tstle r5, r1, ror #24 │ │ │ │ - blx 0xff56ebe2 │ │ │ │ + blx 0xff56ed22 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #900 @ 0x384 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf514bf18 │ │ │ │ @ instruction: 0xf4ba5f80 │ │ │ │ movwcs sl, #3650 @ 0xe42 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ @@ -297161,15 +297243,15 @@ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr5, cr10, {7} │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 1, pc, cr0, cr11, {1} @ │ │ │ │ @ instruction: 0xf882f17e │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ mcrge 4, 0, pc, cr9, cr10, {3} @ │ │ │ │ - blx 0xffdf0722 │ │ │ │ + blx 0xffdf0862 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ strbmi fp, [r0], -r4, lsl #28 │ │ │ │ cdp2 0, 7, cr15, cr6, cr2, {0} │ │ │ │ strbmi r4, [r8], -r4, lsl #12 │ │ │ │ cdp2 0, 7, cr15, cr2, cr2, {0} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ @@ -297182,42 +297264,42 @@ │ │ │ │ stcllt 7, cr15, [fp, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6, #236]! @ 0xec │ │ │ │ @ instruction: 0xf17b4649 │ │ │ │ @ instruction: 0x4604ff9d │ │ │ │ tstle r2, r1, asr #24 │ │ │ │ - blx 0xff370776 │ │ │ │ + blx 0xff3708b6 │ │ │ │ stccs 6, cr4, [r0], {4} │ │ │ │ ldclge 6, cr15, [r9, #1000] @ 0x3e8 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ andle r4, r7, #156, 4 @ 0xc0000009 │ │ │ │ orrsvs pc, r8, #76546048 @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ eorcs pc, r4, r3, asr #16 │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x5707c6 │ │ │ │ + blx 0x570906 │ │ │ │ ldclt 7, cr15, [r3, #1000]! @ 0x3e8 │ │ │ │ stccs 6, cr4, [r0], {68} @ 0x44 │ │ │ │ vqdmulh.s d29, d0, d19 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ ldrmi r6, [r8, #2075] @ 0x81b │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -297227,15 +297309,15 @@ │ │ │ │ @ instruction: 0xf6492028 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f22097 │ │ │ │ strbmi pc, [r0], -r7, ror #21 @ │ │ │ │ @ instruction: 0xff24f17b │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stcge 4, cr15, [r5, #488] @ 0x1e8 │ │ │ │ - blx 0x2eed76 │ │ │ │ + blx 0x2eeeb6 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #23, 30 @ 0x5c │ │ │ │ ldcllt 7, cr15, [sp, #-1000]! @ 0xfffffc18 │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strmi pc, [r4], -pc, ror #27 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ stmdbmi r2!, {r0, r1, r2, r7, r8, sl, fp, sp, pc} │ │ │ │ @@ -297243,24 +297325,24 @@ │ │ │ │ ldc2 0, cr15, [lr], #-8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ strmi r4, [r3], -r0, lsl #7 │ │ │ │ msreq SPSR_xc, pc, rrx │ │ │ │ ldrtmi r9, [r0], -r0, lsl #8 │ │ │ │ - blx 0xef0888 │ │ │ │ + blx 0xef09c8 │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ strmi pc, [r4], -r9, asr #22 │ │ │ │ @ instruction: 0xf6fa2c00 │ │ │ │ vmla.f32 q13, q0, q5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ cmnpvs r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf649d207 │ │ │ │ @@ -297268,31 +297350,31 @@ │ │ │ │ andcs r2, r0, #1543503874 @ 0x5c000002 │ │ │ │ @ instruction: 0xf843681b │ │ │ │ @ instruction: 0xf6492024 │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f22097 │ │ │ │ @ instruction: 0xf7fafa91 │ │ │ │ svclt 0x0000bd34 │ │ │ │ - ldrhteq sp, [sp], #-134 @ 0xffffff7a │ │ │ │ - eorseq r1, r4, r0, asr r8 │ │ │ │ + rsbseq sp, sp, r6, ror r7 │ │ │ │ + mlaseq r4, r8, r9, r1 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ movweq lr, #10841 @ 0x2a59 │ │ │ │ bichi pc, r1, #1 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0024618 │ │ │ │ strmi pc, [r1], r1, ror #25 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf1b8ad2f │ │ │ │ @ instruction: 0xf2c10f00 │ │ │ │ vqsub.s8 q12, q8, q14 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x469b0395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf0814590 │ │ │ │ @@ -297302,36 +297384,36 @@ │ │ │ │ adceq r6, lr, r2, lsr #16 │ │ │ │ eorcs pc, r8, r2, asr r8 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ ldmdavs r2, {r1, r4, r6, r7, r9, pc}^ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ ldrshtvs r6, [fp], sl │ │ │ │ - blx 0x1370954 │ │ │ │ - bcs 0x14cd78 │ │ │ │ + blx 0x1370a94 │ │ │ │ + bcs 0x14ceb8 │ │ │ │ sbchi pc, fp, #1 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ cdp2 1, 14, cr15, cr10, cr7, {0} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strmi r4, [r2], r9, asr #12 │ │ │ │ - bl 0xffbf051c │ │ │ │ + bl 0x13f065c │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ vqsub.s8 d18, d8, d24 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf649012d │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47982097 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ svclt 0x00284598 │ │ │ │ andle r2, r3, #0, 8 │ │ │ │ ldmibpl ip, {r0, r1, r5, fp, sp, lr} │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc}^ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x8f09a8 │ │ │ │ + blx 0x8f0ae8 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ sbfxmi r4, r0, #12, #1 │ │ │ │ vmull.p8 , d1, d4 │ │ │ │ @ instruction: 0x46508535 │ │ │ │ @ instruction: 0xff2af107 │ │ │ │ ldclt 7, cr15, [r7], #1000 @ 0x3e8 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @@ -297347,15 +297429,15 @@ │ │ │ │ @ instruction: 0x46420f70 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ @ instruction: 0xf8d70290 │ │ │ │ @ instruction: 0xf5001380 │ │ │ │ tstls r0, sp │ │ │ │ tstcs r3, ip │ │ │ │ - stc 7, cr15, [sl], {76} @ 0x4c │ │ │ │ + bl 0x1bf08b0 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ @ instruction: 0x4604fa79 │ │ │ │ @ instruction: 0xf6fa2c00 │ │ │ │ strbmi sl, [r0], -sl, lsl #25 │ │ │ │ mrc2 7, 1, pc, cr12, cr2, {7} │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @@ -297425,38 +297507,38 @@ │ │ │ │ strmi pc, [r4], -r9, lsl #19 │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ eorvs r4, r3, r0, asr #12 │ │ │ │ ldc2l 1, cr15, [lr], {126} @ 0x7e │ │ │ │ @ instruction: 0xf0011c41 │ │ │ │ @ instruction: 0xf1c082b7 │ │ │ │ @ instruction: 0xf7fa0414 │ │ │ │ - blx 0x521b58 │ │ │ │ + blx 0x521c98 │ │ │ │ @ instruction: 0xf9b7f289 │ │ │ │ mrrcne 3, 8, r3, r0, cr0 │ │ │ │ svclt 0x00144640 │ │ │ │ @ instruction: 0xf04f4649 │ │ │ │ movwcc r3, #4607 @ 0x11ff │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0x461a32ff │ │ │ │ @ instruction: 0xff74f17b │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ - blge 0xff9afd8c │ │ │ │ + blge 0xff9afecc │ │ │ │ @ instruction: 0xf962f145 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #7360 @ 0x1cc0 │ │ │ │ - bllt 0xff7b0b9c │ │ │ │ + bllt 0xff7b0cdc │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 1, 5, pc, cr4, cr11, {3} @ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xff5afdac │ │ │ │ + blge 0xff5afeec │ │ │ │ @ instruction: 0xf952f145 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #6336 @ 0x18c0 │ │ │ │ - bllt 0xff3b0bbc │ │ │ │ + bllt 0xff3b0cfc │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf17e17d3 │ │ │ │ strmi pc, [r4], -sp, lsl #29 │ │ │ │ @ instruction: 0xf47a1c43 │ │ │ │ @ instruction: 0xf145abc0 │ │ │ │ stmdavs r0, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r2, #-960] @ 0xfffffc40 │ │ │ │ @@ -297466,19 +297548,19 @@ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ strbmi sl, [sl], -r3, asr #23 │ │ │ │ @ instruction: 0xf18017d3 │ │ │ │ @ instruction: 0x4604f8ff │ │ │ │ @ instruction: 0xf47a1c42 │ │ │ │ @ instruction: 0xf7f2abaa │ │ │ │ @ instruction: 0x4604f993 │ │ │ │ - bllt 0xfeab0c04 │ │ │ │ + bllt 0xfeab0d44 │ │ │ │ teqppl r6, #696254464 @ p-variant is OBSOLETE @ 0x29800000 │ │ │ │ - blcc 0xd44524 │ │ │ │ + blcc 0xd44664 │ │ │ │ @ instruction: 0xf8d36e1b │ │ │ │ - blvs 0xfe7feecc │ │ │ │ + blvs 0xfe7ff00c │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ @ instruction: 0xf7e54649 │ │ │ │ @ instruction: 0x4604f8b7 │ │ │ │ @ instruction: 0xf47a1c45 │ │ │ │ @ instruction: 0xf145ab92 │ │ │ │ stmdavs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -297493,62 +297575,62 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #10704 @ 0x29d0 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ @ instruction: 0xf8cd9502 │ │ │ │ stmdbvs r4!, {r2, r3, lr, pc} │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ strmi pc, [r4], -r3, asr #16 │ │ │ │ - bllt 0x1d30c70 │ │ │ │ + bllt 0x1d30db0 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ bicscc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ @ instruction: 0x13b2f2ca │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf8d7822b │ │ │ │ strcs r3, [r0], #-896 @ 0xfffffc80 │ │ │ │ strls r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ subscs r4, r8, r1, asr #12 │ │ │ │ - blx 0x6f2aa │ │ │ │ + blx 0x6f3ea │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0x17afe9c │ │ │ │ + blge 0x17affdc │ │ │ │ @ instruction: 0xf942f7f2 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0x4640bb54 │ │ │ │ - blx 0xff2eecce │ │ │ │ + blx 0xff2eee0e │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4649ab5f │ │ │ │ - blx 0xfefef2ce │ │ │ │ + blx 0xfefef40e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - blge 0x132fec0 │ │ │ │ + blge 0x1330000 │ │ │ │ @ instruction: 0xf930f7f2 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ strbmi fp, [r0], -r2, asr #22 │ │ │ │ - blx 0xfee6ecf2 │ │ │ │ + blx 0xfee6ee32 │ │ │ │ strbmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0xfed6ecfa │ │ │ │ + blx 0xfed6ee3a │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ - blge 0x12efde8 │ │ │ │ + blge 0x12eff28 │ │ │ │ @ instruction: 0xf17d4620 │ │ │ │ @ instruction: 0x4604fd79 │ │ │ │ @ instruction: 0xf47a1c46 │ │ │ │ @ instruction: 0xf7f2ab2e │ │ │ │ @ instruction: 0x4604f917 │ │ │ │ - bllt 0xbb0cfc │ │ │ │ + bllt 0xbb0e3c │ │ │ │ andscs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xff9eed28 │ │ │ │ + blx 0xff9eee68 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ ldmib r0, {r0, r4, r5, r8, r9, fp, sp, pc}^ │ │ │ │ ldmib r0, {r8, lr}^ │ │ │ │ stmdbvs r0, {r1, r8, r9, sp} │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ stc2 7, cr15, [lr], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ svclt 0x0000bb14 │ │ │ │ - rsbseq sp, sp, r8, asr r4 │ │ │ │ + rsbseq sp, sp, r8, lsl r3 │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ @ instruction: 0xf8d7fb83 │ │ │ │ strmi r2, [r4], -r0, lsl #7 │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0022003 │ │ │ │ @ instruction: 0xf8d7fac5 │ │ │ │ strmi r2, [r1], -r0, lsl #7 │ │ │ │ @@ -297568,48 +297650,48 @@ │ │ │ │ @ instruction: 0xf17100a8 │ │ │ │ @ instruction: 0xf1b9ebc6 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ movwcs r8, #6111 @ 0x17df │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0024618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbefea0 │ │ │ │ + bge 0xffbeffe0 │ │ │ │ @ instruction: 0xf1096803 │ │ │ │ @ instruction: 0x61bb0108 │ │ │ │ ldrbne r2, [fp, r8, lsl #4] │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r5, r6, r7, r8, sp, lr}^ │ │ │ │ @ instruction: 0x17db623b │ │ │ │ movwcs r6, #4731 @ 0x127b │ │ │ │ @ instruction: 0xf0024618 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff76fec4 │ │ │ │ + bge 0xff770004 │ │ │ │ @ instruction: 0xf1076803 │ │ │ │ adcsvs r0, fp, #24, 2 │ │ │ │ rscsvs r1, fp, #57409536 @ 0x36c0000 │ │ │ │ teqvs fp, #4390912 @ 0x430000 │ │ │ │ cmnvs fp, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ @ instruction: 0xff56f176 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ @ instruction: 0x4604f89f │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ svclt 0x00182b00 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0xfec300f8 │ │ │ │ + bge 0xfec30238 │ │ │ │ @ instruction: 0x46184651 │ │ │ │ ldc2 7, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf8d7aab5 │ │ │ │ @ instruction: 0xf1073380 │ │ │ │ @ instruction: 0xf10301b8 │ │ │ │ @ instruction: 0xf7f00008 │ │ │ │ stmdacs r0, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7aff1c │ │ │ │ - blt 0xfeb70e24 │ │ │ │ + bge 0xfe7b005c │ │ │ │ + blt 0xfeb70f64 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ strhi pc, [fp], r0, lsl #6 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ strhi pc, [sl], r0, asr #6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbthi pc, [sp], -r0, asr #5 @ │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ @@ -297621,85 +297703,85 @@ │ │ │ │ @ instruction: 0xf8d7aa8f │ │ │ │ strbmi r3, [r1], -r0, lsl #7 │ │ │ │ @ instruction: 0xf17f2067 │ │ │ │ @ instruction: 0x4604fb17 │ │ │ │ @ instruction: 0xf47a1c45 │ │ │ │ @ instruction: 0xf7f2aa74 │ │ │ │ @ instruction: 0x4604f85d │ │ │ │ - blt 0x1d30e70 │ │ │ │ + blt 0x1d30fb0 │ │ │ │ @ instruction: 0xf0024648 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1feff80 │ │ │ │ + bge 0x1ff00c0 │ │ │ │ ldc2 0, cr15, [r2, #164]! @ 0xa4 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf1074601 │ │ │ │ @ instruction: 0x46400238 │ │ │ │ @ instruction: 0xff3cf17b │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ @ instruction: 0xf7f2d102 │ │ │ │ strmi pc, [r4], -r5, asr #16 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - bge 0x16b01a4 │ │ │ │ + bge 0x16b02e4 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ eorseq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf7f04630 │ │ │ │ @ instruction: 0x4604fe3f │ │ │ │ - blt 0x1430eb8 │ │ │ │ + blt 0x1430ff8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strbhi pc, [r7, -r0]! @ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ @ instruction: 0x4605fab9 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4648aa51 │ │ │ │ - blx 0xfedeeef4 │ │ │ │ + blx 0xfedef034 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ - bge 0x13effe0 │ │ │ │ + bge 0x13f0120 │ │ │ │ orrcc pc, r0, #14090240 @ 0xd70000 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf0412b00 │ │ │ │ @ instruction: 0xf8d78037 │ │ │ │ - blcs 0x13fd28 │ │ │ │ + blcs 0x13fe68 │ │ │ │ strhi pc, [sp, -r0, asr #32]! │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8d74641 │ │ │ │ strtmi r3, [r8], -r4, lsl #7 │ │ │ │ @ instruction: 0xf1819400 │ │ │ │ strmi pc, [r4], -fp, lsl #23 │ │ │ │ @ instruction: 0xf47a1c61 │ │ │ │ @ instruction: 0xf7f2aa20 │ │ │ │ strmi pc, [r4], -r9, lsl #16 │ │ │ │ - blt 0x830f18 │ │ │ │ + blt 0x831058 │ │ │ │ stc2 1, cr15, [r8, #484]! @ 0x1e4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - bge 0x6b0124 │ │ │ │ + bge 0x6b0264 │ │ │ │ @ instruction: 0xff96f144 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #171008 @ 0x29c00 │ │ │ │ - blt 0x4b0f34 │ │ │ │ + blt 0x4b1074 │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x770044 │ │ │ │ - blx 0xff56f552 │ │ │ │ + bge 0x770184 │ │ │ │ + blx 0xff56f692 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ - bge 0x1b014c │ │ │ │ + bge 0x1b028c │ │ │ │ @ instruction: 0xffeaf7f1 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0x4640b9fc │ │ │ │ - blx 0x1ceef7c │ │ │ │ + blx 0x1cef0bc │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ strbmi sl, [r9], -r7, lsl #20 │ │ │ │ @ instruction: 0xf9a0f17d │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stmibge pc!, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffd8f7f1 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ strbmi fp, [r0], -sl, ror #19 │ │ │ │ - blx 0x186efa0 │ │ │ │ + blx 0x186f0e0 │ │ │ │ strbmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0x176efa8 │ │ │ │ + blx 0x176f0e8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ stccs 15, cr11, [r0], {24} │ │ │ │ stmibge lr!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1574620 │ │ │ │ @ instruction: 0x4604fc55 │ │ │ │ @ instruction: 0xf47a1c46 │ │ │ │ @ instruction: 0xf7f1a9d6 │ │ │ │ @@ -297710,25 +297792,25 @@ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strbmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf85c2125 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0xf5000290 │ │ │ │ andcc r5, ip, sp │ │ │ │ - ldmdb r4!, {r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldm r4, {r2, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldmibge r9!, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3af144 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #76800 @ 0x12c00 │ │ │ │ ldmiblt r1!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xcef604 │ │ │ │ + blx 0xcef744 │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ strbmi fp, [r0], -ip, lsr #19 │ │ │ │ - blx 0xfee6f60c │ │ │ │ + blx 0xfee6f74c │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stmibge r5!, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff26f144 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #56320 @ 0xdc00 │ │ │ │ ldmiblt sp, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ @@ -297763,15 +297845,15 @@ │ │ │ │ strmi pc, [r4], -sp, asr #30 │ │ │ │ ldmdblt pc, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xffc0f7e5 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf06f87d0 │ │ │ │ @ instruction: 0xf7fa0403 │ │ │ │ @ instruction: 0x4640b956 │ │ │ │ - blx 0xaef6a4 │ │ │ │ + blx 0xaef7e4 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ movwcs fp, #6480 @ 0x1950 │ │ │ │ strbmi r2, [r1], -r4, lsl #4 │ │ │ │ strcs r4, [r0, #-1560] @ 0xfffff9e8 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ strpl lr, [sl, #-2503]! @ 0xfffff639 │ │ │ │ strpl lr, [ip, #-2503]! @ 0xfffff639 │ │ │ │ @@ -297817,15 +297899,15 @@ │ │ │ │ @ instruction: 0xf0012800 │ │ │ │ stmdavs r2, {r0, r1, r2, r3, r6, r7, r9, pc} │ │ │ │ @ instruction: 0xf8d74649 │ │ │ │ strbmi r3, [r0], -r4, lsl #7 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ @ instruction: 0x2c2ae9c7 │ │ │ │ adceq pc, r8, #-1073741823 @ 0xc0000001 │ │ │ │ - blx 0xff36f78c │ │ │ │ + blx 0xff36f8cc │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ @ instruction: 0xf7f1d102 │ │ │ │ strmi pc, [r4], -sp, asr #29 │ │ │ │ svcpl 0x0080f514 │ │ │ │ ldmge sp, {r1, r3, r4, r5, r7, sl, ip, sp, lr, pc}^ │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -297856,35 +297938,35 @@ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4648a8b7 │ │ │ │ @ instruction: 0xf918f002 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4622a8b1 │ │ │ │ @ instruction: 0xf8d74601 │ │ │ │ strbmi r3, [r0], -r4, lsl #7 │ │ │ │ - blx 0x76f82e │ │ │ │ + blx 0x76f96e │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldmge r5, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr14, cr1, {7} │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf8d7b890 │ │ │ │ - blcs 0x14004c │ │ │ │ + blcs 0x14018c │ │ │ │ strbhi pc, [sp, #-0]! @ │ │ │ │ ldmib r7, {r0, r8, r9, sp}^ │ │ │ │ ldrmi r1, [r8], -r0, ror #5 │ │ │ │ @ instruction: 0xf844f002 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ ldmge r2, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0024648 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stmge ip, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d74622 │ │ │ │ @ instruction: 0xf8d74388 │ │ │ │ strmi r3, [r1], -r4, lsl #7 │ │ │ │ strbmi r9, [r0], -r0, lsl #8 │ │ │ │ - blx 0x96f87e │ │ │ │ + blx 0x96f9be │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stmdage sp!, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 2, pc, cr6, cr1, {7} │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf506b868 │ │ │ │ @ instruction: 0x46403398 │ │ │ │ teqpcc r0, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @@ -297908,56 +297990,56 @@ │ │ │ │ @ instruction: 0xf8def17f │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ ldmdage fp!, {r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [ip, #272]! @ 0x110 │ │ │ │ @ instruction: 0xf7f06800 │ │ │ │ submi pc, r4, #3358720 @ 0x334000 │ │ │ │ ldmdalt r3!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbseq ip, sp, ip, lsr #29 │ │ │ │ + rsbseq ip, sp, ip, ror #26 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ - beq 0xfeb6f72c │ │ │ │ + beq 0xfeb6f86c │ │ │ │ stmdb r8, {r0, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ orrscc pc, r8, #25165824 @ 0x1800000 │ │ │ │ - addne pc, r1, #70254592 @ 0x4300000 │ │ │ │ + sbccs pc, r1, #70254592 @ 0x4300000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf6434648 │ │ │ │ - vaddw.s8 q8, q8, d17 │ │ │ │ + vmla.f d17, d16, d1[4] │ │ │ │ @ instruction: 0xf8930112 │ │ │ │ - blcs 0x13fff0 │ │ │ │ - movwne pc, #22083 @ 0x5643 @ │ │ │ │ + blcs 0x140130 │ │ │ │ + movtcs pc, #22083 @ 0x5643 @ │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ sadd16mi fp, r6, r8 │ │ │ │ - rscne pc, r5, #70254592 @ 0x4300000 │ │ │ │ + eorcc pc, r5, #70254592 @ 0x4300000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrmi fp, [ip], -r6, lsl #30 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7f0 │ │ │ │ svceq 0x0016f110 │ │ │ │ svclt 0x00084603 │ │ │ │ @ instruction: 0xf43a4604 │ │ │ │ @ instruction: 0xf1b9a804 │ │ │ │ @ instruction: 0xf0010f0c │ │ │ │ @ instruction: 0xf1a9801c │ │ │ │ - bcs 0x173ba0 │ │ │ │ + bcs 0x173ce0 │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ orrne pc, r0, #14090240 @ 0xd70000 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ @ instruction: 0x47a060fb │ │ │ │ @ instruction: 0x460468fb │ │ │ │ @ instruction: 0xf4792800 │ │ │ │ stmiami r5, {r4, r5, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0x464221dd │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf500a000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - svc 0x0056f74b │ │ │ │ + cdp 7, 11, cr15, cr6, cr11, {2} │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ svcge 0x00dbf479 │ │ │ │ stc2l 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf8d7bfd6 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ @@ -297979,24 +298061,24 @@ │ │ │ │ @ instruction: 0xf16948a7 │ │ │ │ vtst.8 d31, d0, d17 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5a686da │ │ │ │ - blcc 0xd480f8 │ │ │ │ + blcc 0xd48238 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3461e │ │ │ │ stmdbcs r0, {r2, r4, r5, r7, ip} │ │ │ │ eorshi pc, r6, r1, asr #32 │ │ │ │ @ instruction: 0xf00a4620 │ │ │ │ strtmi pc, [r0], -r7, asr #21 │ │ │ │ @ instruction: 0xffa4f00a │ │ │ │ @ instruction: 0xf1694898 │ │ │ │ - blmi 0xfe772c68 │ │ │ │ + blmi 0xfe772da8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ strcs r6, [r0], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf10750d4 │ │ │ │ @ instruction: 0xf030f9f9 │ │ │ │ @ instruction: 0x4620fa51 │ │ │ │ ldc2 1, cr15, [r6, #412] @ 0x19c │ │ │ │ @@ -298007,15 +298089,15 @@ │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf90ef7f0 │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ svcge 0x0073f6f9 │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf1b94798 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ ldrbvs pc, [r8, #-1609]! @ 0xfffff9b7 @ │ │ │ │ ldrcs pc, [r7, #704] @ 0x2c0 │ │ │ │ @@ -298034,17 +298116,17 @@ │ │ │ │ ldmdavs r8, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ eorne pc, r8, r0, asr r8 @ │ │ │ │ @ instruction: 0xb1b94688 │ │ │ │ ldmdale r2, {r0, r2, r3, r6, r8, sl, lr} │ │ │ │ teqpeq pc, r9, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ ldrshtvs r6, [r1], -fp │ │ │ │ - blx 0x56f918 │ │ │ │ + blx 0x56fa58 │ │ │ │ tstcs r0, r2, lsr r8 │ │ │ │ - blne 0x15cd8f0 │ │ │ │ + blne 0x15cda30 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r5, r0, lsl #22 │ │ │ │ stmda sl, {r0, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ eorhi pc, r9, r3, asr #16 │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @@ -298083,15 +298165,15 @@ │ │ │ │ mcrge 4, 7, pc, cr1, cr9, {3} @ │ │ │ │ stc2l 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ eorcs fp, r0, #220, 28 @ 0xdc0 │ │ │ │ @ instruction: 0xf5072100 │ │ │ │ @ instruction: 0xf1707014 │ │ │ │ @ instruction: 0xf8d7efb6 │ │ │ │ - blcs 0x1403c0 │ │ │ │ + blcs 0x140500 │ │ │ │ msrhi CPSR_fsxc, #0 │ │ │ │ @ instruction: 0xf8d72301 │ │ │ │ andcs r1, r8, #128, 6 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr10, {1} │ │ │ │ andcs r6, r8, #196608 @ 0x30000 │ │ │ │ @@ -298139,17 +298221,17 @@ │ │ │ │ strbmi r2, [r0], -r0, lsl #7 │ │ │ │ @ instruction: 0xf17c9400 │ │ │ │ @ instruction: 0x4604fd95 │ │ │ │ @ instruction: 0xf4791c43 │ │ │ │ @ instruction: 0xf7f1ae6a │ │ │ │ @ instruction: 0x4604fc53 │ │ │ │ mcrlt 7, 3, pc, cr5, cr9, {7} @ │ │ │ │ - rsbseq ip, sp, ip, ror #21 │ │ │ │ + rsbseq ip, sp, ip, lsr #19 │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ - rsbseq ip, sp, r2, lsr sl │ │ │ │ + ldrshteq ip, [sp], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf5072400 │ │ │ │ @ instruction: 0x46497614 │ │ │ │ ldrbtmi lr, [r4], #-2503 @ 0xfffff639 │ │ │ │ ldrbtmi lr, [r6], #-2503 @ 0xfffff639 │ │ │ │ mvnmi pc, r7, asr #17 │ │ │ │ ldrmi lr, [r4], #2503 @ 0x9c7 │ │ │ │ ldrmi lr, [r6], #2503 @ 0x9c7 │ │ │ │ @@ -298169,15 +298251,15 @@ │ │ │ │ @ instruction: 0x46404632 │ │ │ │ stc2l 7, cr15, [ip, #-920]! @ 0xfffffc68 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffc2f7ef │ │ │ │ @ instruction: 0xf8d74244 │ │ │ │ - blcs 0x140518 │ │ │ │ + blcs 0x140658 │ │ │ │ @ instruction: 0xf514bf18 │ │ │ │ @ instruction: 0xf4b95f80 │ │ │ │ @ instruction: 0xf8d7ae22 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ ldc2l 0, cr15, [sl, #4] │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @@ -298203,31 +298285,31 @@ │ │ │ │ @ instruction: 0xf179bdf2 │ │ │ │ strmi pc, [r4], -r7, lsl #19 │ │ │ │ @ instruction: 0xf4791c42 │ │ │ │ @ instruction: 0xf144adec │ │ │ │ stmdavs r0, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff7ef7ef │ │ │ │ @ instruction: 0xf7f94244 │ │ │ │ - blx 0x522f30 │ │ │ │ - blx 0x5301c4 │ │ │ │ + blx 0x523070 │ │ │ │ + blx 0x530304 │ │ │ │ mrrcne 3, 8, pc, r0, cr9 @ │ │ │ │ subeq pc, r7, pc, asr #32 │ │ │ │ @ instruction: 0x4641bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00143301 │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ @ instruction: 0xf17e32ff │ │ │ │ @ instruction: 0x4604fe71 │ │ │ │ @ instruction: 0xf4791c45 │ │ │ │ @ instruction: 0xf144adce │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff60f7ef │ │ │ │ @ instruction: 0xf7f94244 │ │ │ │ - blx 0x522ef4 │ │ │ │ - blx 0x530200 │ │ │ │ + blx 0x523034 │ │ │ │ + blx 0x530340 │ │ │ │ mrrcne 3, 8, pc, r6, cr9 @ │ │ │ │ subeq pc, r6, pc, asr #32 │ │ │ │ @ instruction: 0x4641bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ svclt 0x00143301 │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ @ instruction: 0xf17e32ff │ │ │ │ @@ -298245,16 +298327,16 @@ │ │ │ │ @ instruction: 0xf7f1ad9e │ │ │ │ strmi pc, [r4], -r7, lsl #23 │ │ │ │ ldclt 7, cr15, [r9, #996] @ 0x3e4 │ │ │ │ @ instruction: 0xf8eef179 │ │ │ │ @ instruction: 0xf5b04604 │ │ │ │ @ instruction: 0xf2803f80 │ │ │ │ mcrrne 1, 8, r8, r1, cr6 │ │ │ │ - stcge 4, cr15, [pc, #484] @ 0x133a2c │ │ │ │ - blx 0x1f71812 │ │ │ │ + stcge 4, cr15, [pc, #484] @ 0x133b6c │ │ │ │ + blx 0x1f71952 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf179bd8a │ │ │ │ strmi pc, [r4], -r7, ror #17 │ │ │ │ svccc 0x0080f5b0 │ │ │ │ cmnphi r7, r0, lsl #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4791c60 │ │ │ │ @ instruction: 0xf7f1ad80 │ │ │ │ @@ -298263,21 +298345,21 @@ │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ movwcc r2, #4310 @ 0x10d6 │ │ │ │ @ instruction: 0x4641bf14 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ mrc2 1, 0, pc, cr0, cr14, {3} │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [sp, #-484]! @ 0xfffffe1c │ │ │ │ - blx 0xffcefda0 │ │ │ │ + blx 0xffcefee0 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #4080 @ 0xff0 │ │ │ │ stcllt 7, cr15, [r5, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf7f84640 │ │ │ │ strmi pc, [r4], -r9, lsl #26 │ │ │ │ - ldcllt 7, cr15, [pc, #-996] @ 0x1334c4 │ │ │ │ + ldcllt 7, cr15, [pc, #-996] @ 0x133604 │ │ │ │ adceq pc, r8, r7, lsl #2 │ │ │ │ stmib r7, {r8, r9, sp}^ │ │ │ │ stmib r7, {r1, r3, r5, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf17a332c │ │ │ │ strmi pc, [r4], -r3, lsr #28 │ │ │ │ @ instruction: 0xf0001c45 │ │ │ │ @ instruction: 0xf1b880d7 │ │ │ │ @@ -298291,28 +298373,28 @@ │ │ │ │ @ instruction: 0xf8d76003 │ │ │ │ subvs r3, r3, ip, lsr #1 │ │ │ │ ldrsbtcc pc, [r0], r7 @ │ │ │ │ @ instruction: 0xf8d76083 │ │ │ │ strhvs r3, [r3], #4 │ │ │ │ ldclt 7, cr15, [r7, #-996]! @ 0xfffffc1c │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffc718ca │ │ │ │ + blx 0xffc71a0a │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0x4640bd30 │ │ │ │ mrc2 1, 7, pc, cr4, cr10, {3} │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ @ instruction: 0xf144d105 │ │ │ │ stmdavs r0, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ cdp2 7, 11, cr15, cr12, cr15, {7} │ │ │ │ stccs 2, cr4, [r0], {68} @ 0x44 │ │ │ │ stcge 6, cr15, [r1, #-996]! @ 0xfffffc1c │ │ │ │ orrvc pc, r0, #64, 4 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ - orrvs pc, ip, r8, asr #4 │ │ │ │ + bicsvc pc, r4, r8, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf6494798 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x461d2397 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ @@ -298329,23 +298411,23 @@ │ │ │ │ @ instruction: 0xb1b94688 │ │ │ │ ldmdale r2, {r0, r2, r5, r7, r9, lr} │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ ldrshtvs r6, [r1], -fp │ │ │ │ @ instruction: 0xffc6f106 │ │ │ │ tstcs r0, r2, lsr r8 │ │ │ │ - blne 0x15cdd84 │ │ │ │ + blne 0x15cdec4 │ │ │ │ addseq r6, r2, r8, lsl r0 │ │ │ │ addeq lr, r5, r0, lsl #22 │ │ │ │ stcl 1, cr15, [r0, #448] @ 0x1c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ eorhi pc, r4, r3, asr #16 │ │ │ │ rsbsvs pc, ip, r9, asr #12 │ │ │ │ addscs pc, r7, r0, asr #5 │ │ │ │ - blx 0xdf197c │ │ │ │ + blx 0xdf1abc │ │ │ │ ldcllt 7, cr15, [r5], {249} @ 0xf9 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2 7, cr15, [sl, #984] @ 0x3d8 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf8d7bccc │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @@ -298362,50 +298444,50 @@ │ │ │ │ @ instruction: 0x4604fa9f │ │ │ │ ldclt 7, cr15, [r1], #996 @ 0x3e4 │ │ │ │ stmdacs r0, {r6, r9, sl, lr} │ │ │ │ bicshi pc, r8, r0, asr #32 │ │ │ │ ldc2l 1, cr15, [sl, #500]! @ 0x1f4 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stcge 4, cr15, [r7], #484 @ 0x1e4 │ │ │ │ - blx 0xfe5719e0 │ │ │ │ + blx 0xfe571b20 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ strbmi fp, [r0], -r2, lsr #25 │ │ │ │ @ instruction: 0xff0ef17c │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ ldcge 4, cr15, [fp], {121} @ 0x79 │ │ │ │ - blx 0x86ff44 │ │ │ │ + blx 0x870084 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #720 @ 0x2d0 │ │ │ │ ldclt 7, cr15, [r3], {249} @ 0xf9 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldc2l 1, cr15, [r6], #484 @ 0x1e4 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ stcge 4, cr15, [fp], {121} @ 0x79 │ │ │ │ - blx 0x46ff64 │ │ │ │ + blx 0x4700a4 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #464 @ 0x1d0 │ │ │ │ stclt 7, cr15, [r3], {249} @ 0xf9 │ │ │ │ - blx 0x26ff74 │ │ │ │ + blx 0x2700b4 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #336 @ 0x150 │ │ │ │ - bllt 0xbf1a5c │ │ │ │ + bllt 0xbf1b9c │ │ │ │ @ instruction: 0xf9fcf144 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #13, 28 @ 0xd0 │ │ │ │ movwcs lr, #5921 @ 0x1721 │ │ │ │ orrne pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2 0, cr15, [ip], #-4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ movwcs lr, #10704 @ 0x29d0 │ │ │ │ movwcs lr, #10698 @ 0x29ca │ │ │ │ ldmdalt pc!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0x13f1a6c │ │ │ │ + blx 0x13f1bac │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf144b83c │ │ │ │ stmdavs r0, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #956]! @ 0x3bc │ │ │ │ @ instruction: 0xf7fd4244 │ │ │ │ @ instruction: 0xf144b8a1 │ │ │ │ stmdavs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @@ -298435,28 +298517,28 @@ │ │ │ │ stmdbvs r3, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ @ instruction: 0xf7f96173 │ │ │ │ @ instruction: 0xf06fbd29 │ │ │ │ @ instruction: 0xf7f90415 │ │ │ │ @ instruction: 0xf8d7bc1a │ │ │ │ movwcs r1, #900 @ 0x384 │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xff5efb46 │ │ │ │ + blx 0xff5efc86 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ andvs sl, r5, r1, lsr #24 │ │ │ │ @ instruction: 0xf7ff6044 │ │ │ │ @ instruction: 0xf64fba5d │ │ │ │ @ instruction: 0xf7f974fe │ │ │ │ @ instruction: 0xf1a8bc08 │ │ │ │ - blcs 0x274770 │ │ │ │ + blcs 0x2748b0 │ │ │ │ @ instruction: 0xf8d7d8e5 │ │ │ │ andcs r3, r0, #128, 6 │ │ │ │ rsbcs r4, r7, r1, asr #12 │ │ │ │ ldc2 1, cr15, [ip], {126} @ 0x7e │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ - blge 0xfffb0d58 │ │ │ │ + blge 0xfffb0e98 │ │ │ │ @ instruction: 0xf9e2f7f1 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ ldmmi fp, {r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ cdp 6, 1, cr4, cr13, cr3, {1} │ │ │ │ @ instruction: 0x46424f70 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, sl, pc, asr #8 │ │ │ │ @@ -298464,33 +298546,33 @@ │ │ │ │ @ instruction: 0xf8d04388 │ │ │ │ strls r0, [r2], #-656 @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74b9400 │ │ │ │ - @ instruction: 0x4604eb52 │ │ │ │ + @ instruction: 0x4604eab2 │ │ │ │ @ instruction: 0xf4791c46 │ │ │ │ @ instruction: 0xf7f1abd6 │ │ │ │ @ instruction: 0x4604f9bf │ │ │ │ - bllt 0xff5b1ba8 │ │ │ │ + bllt 0xff5b1ce8 │ │ │ │ @ instruction: 0xf7f9464c │ │ │ │ stmiami r9, {r4, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ cdp 6, 1, cr4, cr13, cr3, {1} │ │ │ │ @ instruction: 0x46424f70 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r5, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d75820 │ │ │ │ @ instruction: 0xf8d04388 │ │ │ │ stmib sp, {r4, r7, r9}^ │ │ │ │ @ instruction: 0xf5006401 │ │ │ │ @ instruction: 0xf8d7500d │ │ │ │ andcc r4, ip, r0, lsl #7 │ │ │ │ @ instruction: 0xf74b9400 │ │ │ │ - strmi lr, [r4], -lr, lsr #22 │ │ │ │ + strmi lr, [r4], -lr, lsl #21 │ │ │ │ @ instruction: 0xf47a1c42 │ │ │ │ @ instruction: 0xf7f1ac29 │ │ │ │ @ instruction: 0x4604f99b │ │ │ │ stclt 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ orrgt pc, r4, #14090240 @ 0xd70000 │ │ │ │ ldcllt 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf7fb464d │ │ │ │ @@ -298508,58 +298590,58 @@ │ │ │ │ @ instruction: 0xf8d04388 │ │ │ │ strls r0, [r2], #-656 @ 0xfffffd70 │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andcc r9, ip, r1, lsl #8 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf74b9400 │ │ │ │ - @ instruction: 0x4604eafa │ │ │ │ + @ instruction: 0x4604ea5a │ │ │ │ @ instruction: 0xf4791c60 │ │ │ │ @ instruction: 0xf7f1ab7e │ │ │ │ strmi pc, [r4], -r7, ror #18 │ │ │ │ - bllt 0x1fb1c58 │ │ │ │ + bllt 0x1fb1d98 │ │ │ │ strtmi r4, [r3], -r0, lsr #17 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1602 @ 0xfffff9be │ │ │ │ vadd.i8 d22, d0, d0 │ │ │ │ stmdapl r0!, {r0, r2, r4, r8, ip} │ │ │ │ orrmi pc, r8, #14090240 @ 0xd70000 │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ orrmi pc, r0, #14090240 @ 0xd70000 │ │ │ │ strls r3, [r0], #-12 │ │ │ │ - b 0xff7719d0 │ │ │ │ + b 0xf71b10 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ stclge 4, cr15, [r6, #496]! @ 0x1f0 │ │ │ │ @ instruction: 0xf946f7f1 │ │ │ │ @ instruction: 0xf7fc4604 │ │ │ │ @ instruction: 0xf8d7bde1 │ │ │ │ @ instruction: 0xf7fc4384 │ │ │ │ ldmib r7, {r2, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ strmi pc, [r4], -pc, lsr #26 │ │ │ │ @ instruction: 0xf4791c60 │ │ │ │ @ instruction: 0xf7f1ab4a │ │ │ │ @ instruction: 0x4604f933 │ │ │ │ - bllt 0x12b1cc0 │ │ │ │ + bllt 0x12b1e00 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ - bllt 0x11b1cc8 │ │ │ │ + bllt 0x11b1e08 │ │ │ │ @ instruction: 0xf0014648 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1470dd8 │ │ │ │ + blge 0x1470f18 │ │ │ │ cdp2 0, 8, cr15, cr4, cr8, {1} │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strmi r4, [r2], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - blx 0xff4f0302 │ │ │ │ + blx 0xff4f0442 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ - blge 0xc30ef4 │ │ │ │ + blge 0xc31034 │ │ │ │ @ instruction: 0xf914f7f1 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf8d7bb26 │ │ │ │ @ instruction: 0xf7fd3380 │ │ │ │ @ instruction: 0xf8d7bca2 │ │ │ │ @ instruction: 0xf7ff4380 │ │ │ │ @ instruction: 0xf8d7ba78 │ │ │ │ @@ -298571,21 +298653,21 @@ │ │ │ │ ldmib r7, {r0, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ strbmi r2, [r9], -r0, ror #7 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ strmi pc, [r4], -sp, ror #25 │ │ │ │ @ instruction: 0xf4791c46 │ │ │ │ @ instruction: 0xf7f1ab08 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ - bllt 0x231d44 │ │ │ │ + bllt 0x231e84 │ │ │ │ @ instruction: 0xf7ff4649 │ │ │ │ @ instruction: 0xf5a6b843 │ │ │ │ @ instruction: 0xf8d75336 │ │ │ │ - blcc 0xd64b90 │ │ │ │ + blcc 0xd64cd0 │ │ │ │ @ instruction: 0xf8d36e1b │ │ │ │ - blvs 0xfe800018 │ │ │ │ + blvs 0xfe800158 │ │ │ │ strbtmi fp, [r1], -fp, lsr #2 │ │ │ │ rscsvs r4, sl, r0, lsr #12 │ │ │ │ ldmvs sl!, {r3, r4, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6494684 │ │ │ │ @ instruction: 0xf2c064b4 │ │ │ │ @ instruction: 0xf8d72497 │ │ │ │ strbmi r3, [r1], -r4, lsl #7 │ │ │ │ @@ -298595,38 +298677,38 @@ │ │ │ │ @ instruction: 0xf7ff4604 │ │ │ │ @ instruction: 0x4645b8bd │ │ │ │ ldmlt sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrmi pc, r4, #14090240 @ 0xd70000 │ │ │ │ stmdalt lr!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ svclt 0x0066f7fc │ │ │ │ - blx 0x136fdc6 │ │ │ │ + blx 0x136ff06 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf028aae1 │ │ │ │ @ instruction: 0xf17dfe19 │ │ │ │ @ instruction: 0x4604fc1b │ │ │ │ @ instruction: 0xf4791c41 │ │ │ │ @ instruction: 0xf7f1aac8 │ │ │ │ @ instruction: 0x4604f8b1 │ │ │ │ - blt 0xff231dc4 │ │ │ │ + blt 0xff231f04 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ - bllt 0x1cb1dcc │ │ │ │ + bllt 0x1cb1f0c │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ stclt 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf0014648 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff2f0ee4 │ │ │ │ + bge 0xff2f1024 │ │ │ │ ldc2l 0, cr15, [lr, #160]! @ 0xa0 │ │ │ │ @ instruction: 0xf8d74623 │ │ │ │ strmi r4, [r2], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0, lsl #8 │ │ │ │ adcvc pc, lr, pc, asr #8 │ │ │ │ - blx 0x137040e │ │ │ │ + blx 0x137054e │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0xfeab1000 │ │ │ │ + bge 0xfeab1140 │ │ │ │ @ instruction: 0xf88ef7f1 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf144baa0 │ │ │ │ stmdavs r0, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ @ instruction: 0xf7f94244 │ │ │ │ @ instruction: 0xf144ba98 │ │ │ │ @@ -298637,73 +298719,73 @@ │ │ │ │ stmdavs r0, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2], #-956 @ 0xfffffc44 │ │ │ │ @ instruction: 0xf7f94244 │ │ │ │ @ instruction: 0xf8d7ba88 │ │ │ │ strbmi r0, [sl], -r4, lsl #7 │ │ │ │ strbmi r9, [r1], -r0 │ │ │ │ rsbsne pc, r1, r0, asr #4 │ │ │ │ - blx 0x8f0462 │ │ │ │ + blx 0x8f05a2 │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ - bge 0x2031054 │ │ │ │ + bge 0x2031194 │ │ │ │ @ instruction: 0xf864f7f1 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0x4620ba76 │ │ │ │ ldc2 0, cr15, [lr, #160]! @ 0xa0 │ │ │ │ orrcc pc, r4, #14090240 @ 0xd70000 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf17c4640 │ │ │ │ strmi pc, [r4], -fp, lsr #24 │ │ │ │ @ instruction: 0xf4791c41 │ │ │ │ @ instruction: 0xf7f1aa68 │ │ │ │ @ instruction: 0x4604f851 │ │ │ │ - blt 0x1a31e84 │ │ │ │ + blt 0x1a31fc4 │ │ │ │ @ instruction: 0xffe4f143 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #250880 @ 0x3d400 │ │ │ │ - blt 0x1831e94 │ │ │ │ + blt 0x1831fd4 │ │ │ │ @ instruction: 0xffdcf143 │ │ │ │ @ instruction: 0xf7ef6800 │ │ │ │ submi pc, r4, #242688 @ 0x3b400 │ │ │ │ - blt 0x1631ea4 │ │ │ │ + blt 0x1631fe4 │ │ │ │ orrcs pc, r0, #14090240 @ 0xd70000 │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf4792db8 │ │ │ │ @ instruction: 0x4651ab56 │ │ │ │ - blx 0xffaf04d0 │ │ │ │ + blx 0xffaf0610 │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ ldrthi pc, [r6], #-0 @ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ - blt 0x10b1ed0 │ │ │ │ - ldrshteq ip, [sp], #-36 @ 0xffffffdc │ │ │ │ - rsbseq ip, sp, r8, lsr #5 │ │ │ │ - rsbseq ip, sp, r0, asr #4 │ │ │ │ - ldrshteq ip, [sp], #-30 @ 0xffffffe2 │ │ │ │ + blt 0x10b2010 │ │ │ │ + ldrhteq ip, [sp], #-20 @ 0xffffffec │ │ │ │ + rsbseq ip, sp, r8, ror #2 │ │ │ │ + rsbseq ip, sp, r0, lsl #2 │ │ │ │ + ldrhteq ip, [sp], #-14 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ tstpeq r4, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012003 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ teqphi pc, #0 @ p-variant is OBSOLETE │ │ │ │ stcne 6, cr4, [r9, #-136]! @ 0xffffff78 │ │ │ │ @ instruction: 0xf6dc1d30 │ │ │ │ - @ instruction: 0xf7fae932 │ │ │ │ + @ instruction: 0xf7fae892 │ │ │ │ @ instruction: 0xf649b84f │ │ │ │ vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7f02097 │ │ │ │ @ instruction: 0xf8d7ff79 │ │ │ │ strbmi r2, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf7ef4640 │ │ │ │ strmi pc, [r4], -r1, ror #29 │ │ │ │ @ instruction: 0xf4791c60 │ │ │ │ @ instruction: 0xf7f0aa14 │ │ │ │ @ instruction: 0x4604fffd │ │ │ │ - blt 0x531f2c │ │ │ │ + blt 0x53206c │ │ │ │ streq pc, [sl], #-111 @ 0xffffff91 │ │ │ │ - blt 0x431f34 │ │ │ │ + blt 0x432074 │ │ │ │ strbmi r4, [r1], -r0, lsr #12 │ │ │ │ stc2l 1, cr15, [lr, #-480]! @ 0xfffffe20 │ │ │ │ mcrrne 6, 0, r4, r5, cr4 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f94645 │ │ │ │ strcs fp, [r0, #-3454] @ 0xfffff282 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @@ -298751,15 +298833,15 @@ │ │ │ │ movwcs fp, #2868 @ 0xb34 │ │ │ │ strbmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0012003 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r2!, {r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ andcc lr, r6, #3522560 @ 0x35c000 │ │ │ │ andvs r6, r3, r2, asr #32 │ │ │ │ - ldcllt 7, cr15, [pc, #-996]! @ 0x133c4c │ │ │ │ + ldcllt 7, cr15, [pc, #-996]! @ 0x133d8c │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf954f001 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @ instruction: 0xf107a9a3 │ │ │ │ stmdavs r3, {r3, r4, sl} │ │ │ │ mvnsvs r6, r2, asr #16 │ │ │ │ @@ -298785,25 +298867,25 @@ │ │ │ │ svcmi 0x0070ee1d │ │ │ │ tstcs r4, r2, asr #12 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ movwls r0, #656 @ 0x290 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b300c │ │ │ │ - @ instruction: 0x4604e8d0 │ │ │ │ + @ instruction: 0x4604e830 │ │ │ │ @ instruction: 0xf4791c46 │ │ │ │ @ instruction: 0xf7f0a954 │ │ │ │ @ instruction: 0x4604ff3d │ │ │ │ stmdblt pc, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf06f2600 │ │ │ │ @ instruction: 0xf7fe0415 │ │ │ │ strcs fp, [r0, #-2323] @ 0xfffff6ed │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x14e16c │ │ │ │ + blcs 0x14e2ac │ │ │ │ stclge 4, cr15, [r5, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0xf7ef4618 │ │ │ │ submi pc, r4, #872448 @ 0xd5000 │ │ │ │ ldmdblt fp!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orreq pc, r4, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9acf001 │ │ │ │ @ instruction: 0xf43a2800 │ │ │ │ @@ -298819,37 +298901,37 @@ │ │ │ │ mrc 8, 0, r4, cr13, cr9, {5} │ │ │ │ @ instruction: 0x46424f70 │ │ │ │ ldrbtmi r2, [r8], #-259 @ 0xfffffefd │ │ │ │ stmdapl r0!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009300 │ │ │ │ andcc r5, ip, sp │ │ │ │ - stm sl, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svc 0x00eaf74a │ │ │ │ mcrrne 6, 0, r4, r2, cr4 │ │ │ │ stmdbge pc, {r0, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf8d7b90a │ │ │ │ @ instruction: 0xf5001384 │ │ │ │ strbmi r5, [fp], -sp │ │ │ │ smlabtge r0, sp, r9, lr │ │ │ │ andcc r4, ip, r2, asr #12 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ - ldmda r4!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00d4f74a │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ ldmge r9!, {r0, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcr2 7, 7, pc, cr2, cr0, {7} @ │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf8d7b8f4 │ │ │ │ @ instruction: 0xf5001384 │ │ │ │ stmib sp, {r0, r2, r3, ip, lr}^ │ │ │ │ strbmi sl, [fp], -r0, lsl #2 │ │ │ │ tstpne r9, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, ip, r2, asr #12 │ │ │ │ - ldmda lr, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00bef74a │ │ │ │ mcrrne 6, 0, r4, r1, cr4 │ │ │ │ stmiage r3!, {r0, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcr2 7, 6, pc, cr12, cr0, {7} @ │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ ldmib r7, {r1, r2, r3, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ smlattcs r0, r0, r3, r2 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @@ -298941,16 +299023,16 @@ │ │ │ │ adcvs r6, r3, r3, lsl #17 │ │ │ │ rscvs r6, r3, r3, asr #17 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf16a4640 │ │ │ │ strmi pc, [r4], -r7, asr #17 │ │ │ │ @ instruction: 0xf0001c60 │ │ │ │ @ instruction: 0xf8d7808c │ │ │ │ - blx 0xfee3d128 │ │ │ │ - bcs 0x17113c │ │ │ │ + blx 0xfee3d268 │ │ │ │ + bcs 0x17127c │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ @ instruction: 0xf4392b00 │ │ │ │ @ instruction: 0xf8d7a816 │ │ │ │ movwcs r1, #896 @ 0x380 │ │ │ │ andcs r2, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xffcef000 │ │ │ │ @@ -298984,31 +299066,31 @@ │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1602 @ 0xfffff9be │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d021dd │ │ │ │ @ instruction: 0xf8cd0290 │ │ │ │ @ instruction: 0xf500a000 │ │ │ │ andcc r5, ip, sp │ │ │ │ - svc 0x0040f74a │ │ │ │ + cdp 7, 10, cr15, cr0, cr10, {2} │ │ │ │ stclne 6, cr4, [r0], #-16 │ │ │ │ stccs 0, cr13, [r0], {9} │ │ │ │ svcge 0x00c3f478 │ │ │ │ orreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ sbfxmi r4, r1, #12, #17 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ @ instruction: 0xf7f0bfbc │ │ │ │ strmi pc, [r4], -r5, lsr #27 │ │ │ │ @ instruction: 0x46c8e7f1 │ │ │ │ ldcllt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ @ instruction: 0xf7f94654 │ │ │ │ svclt 0x0000b9da │ │ │ │ - ldrsbteq fp, [sp], #-220 @ 0xffffff24 │ │ │ │ - rsbseq fp, sp, r2, asr sp │ │ │ │ + @ instruction: 0x007dbc9c │ │ │ │ + rsbseq fp, sp, r2, lsl ip │ │ │ │ addseq fp, r7, #232, 8 @ 0xe8000000 │ │ │ │ - rsbseq fp, sp, r2, asr #21 │ │ │ │ + rsbseq fp, sp, r2, lsl #19 │ │ │ │ mcr2 1, 3, pc, cr6, cr13, {3} @ │ │ │ │ mcrrne 6, 0, r4, r6, cr4 │ │ │ │ svcge 0x00a3f478 │ │ │ │ stc2 7, cr15, [ip, #960] @ 0x3c0 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ shadd8mi fp, r1, lr │ │ │ │ @ instruction: 0xf1694640 │ │ │ │ @@ -299024,15 +299106,15 @@ │ │ │ │ svclt 0x0087f7f8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4640 │ │ │ │ strmi pc, [r4], -fp, asr #24 │ │ │ │ @ instruction: 0xf47e1c45 │ │ │ │ @ instruction: 0xf7f0aac2 │ │ │ │ strmi pc, [r4], -r7, ror #26 │ │ │ │ - blt 0xff0b246c │ │ │ │ + blt 0xff0b25ac │ │ │ │ @ instruction: 0xf7f94645 │ │ │ │ movwcs fp, #2759 @ 0xac7 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0002003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqcs r8, #222 @ 0xde │ │ │ │ streq pc, [r6], #-111 @ 0xffffff91 │ │ │ │ @@ -299135,57 +299217,57 @@ │ │ │ │ cmpvs sl, r2, ror r9 │ │ │ │ mcrlt 7, 5, pc, cr7, cr8, {7} @ │ │ │ │ @ instruction: 0xf7fc2430 │ │ │ │ @ instruction: 0xf06fbf3a │ │ │ │ @ instruction: 0xf7f80415 │ │ │ │ @ instruction: 0xf06fbea0 │ │ │ │ @ instruction: 0xf7f8040d │ │ │ │ - blmi 0xfea240a0 │ │ │ │ + blmi 0xfea241e0 │ │ │ │ @ instruction: 0xf16a5958 │ │ │ │ ldrbmi pc, [r0], -fp, asr #16 @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ - blx 0xffbf2600 │ │ │ │ + blx 0xffbf2740 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr1, cr8, {7} │ │ │ │ ldc2l 7, cr15, [sl], #-960 @ 0xfffffc40 │ │ │ │ strmi r4, [r4], -r5, asr #12 │ │ │ │ - blt 0x3b2634 │ │ │ │ - b 0x14fd254 │ │ │ │ + blt 0x3b2774 │ │ │ │ + b 0x14fd394 │ │ │ │ strbmi r0, [r9], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0002003 │ │ │ │ stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf7792c00 │ │ │ │ svcne 0x0003a9fc │ │ │ │ - bl 0x285f18 │ │ │ │ + bl 0x286058 │ │ │ │ @ instruction: 0xf8520084 │ │ │ │ @ instruction: 0xf8431b04 │ │ │ │ addmi r1, r2, #4, 30 │ │ │ │ @ instruction: 0xf7f9d1f9 │ │ │ │ @ instruction: 0x4629b9f0 │ │ │ │ - adcmi pc, ip, sl, asr #12 │ │ │ │ + rscspl pc, r4, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-188]! @ 0xffffff44 │ │ │ │ mcrlt 7, 3, pc, cr7, cr8, {7} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mcrlt 7, 3, pc, cr5, cr8, {7} @ │ │ │ │ mcrr2 7, 15, pc, lr, cr0 @ │ │ │ │ strmi r4, [r4], -r5, asr #12 │ │ │ │ mcrlt 7, 2, pc, cr11, cr13, {7} @ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr11, cr8, {7} │ │ │ │ - b 0x14fd2b4 │ │ │ │ + b 0x14fd3f4 │ │ │ │ strbmi r0, [r9], -r8, asr #4 │ │ │ │ @ instruction: 0xf0002003 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {105} @ 0x69 │ │ │ │ mrcge 7, 1, APSR_nzcv, cr11, cr13, {3} │ │ │ │ cdpne 6, 8, cr4, cr3, cr10, {1} │ │ │ │ vdiveq.f64 d14, d4, d5 │ │ │ │ ldclvc 6, cr15, [lr], #316 @ 0x13c │ │ │ │ - blne 0x272820 │ │ │ │ + blne 0x272960 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ @ instruction: 0x4608bfb4 │ │ │ │ ldrbmi r4, [r2, #-1632]! @ 0xfffff9a0 │ │ │ │ svceq 0x0002f823 │ │ │ │ @ instruction: 0xf7fdd1f4 │ │ │ │ @ instruction: 0xf8d7be28 │ │ │ │ @ instruction: 0xf7fb2380 │ │ │ │ @@ -299208,15 +299290,15 @@ │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ ldcllt 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr1, cr8, {7} │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ mcrlt 7, 0, pc, cr13, cr8, {7} @ │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ - blx 0xffe72716 │ │ │ │ + blx 0xffe72856 │ │ │ │ andmi pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf7f84604 │ │ │ │ @ instruction: 0xf44fbe04 │ │ │ │ @ instruction: 0xf6cf447e │ │ │ │ @ instruction: 0xf7f874ff │ │ │ │ strcs fp, [r0], #-3582 @ 0xfffff202 │ │ │ │ stmdalt r3!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -299245,156 +299327,156 @@ │ │ │ │ @ instruction: 0xf06fbad8 │ │ │ │ @ instruction: 0xf7f8040d │ │ │ │ @ instruction: 0xf06fbdca │ │ │ │ @ instruction: 0xf7f80406 │ │ │ │ strtmi fp, [r8], -r6, asr #27 │ │ │ │ @ instruction: 0xf834f106 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ - ldclt 7, cr15, [pc, #992]! @ 0x134bc8 │ │ │ │ + ldclt 7, cr15, [pc, #992]! @ 0x134d08 │ │ │ │ @ instruction: 0xf1064628 │ │ │ │ @ instruction: 0xf7f9f82d │ │ │ │ @ instruction: 0xf06fbdcb │ │ │ │ @ instruction: 0xf7f80406 │ │ │ │ @ instruction: 0x4628bdb6 │ │ │ │ @ instruction: 0xf824f106 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ - stclt 7, cr15, [pc, #992]! @ 0x134be8 │ │ │ │ + stclt 7, cr15, [pc, #992]! @ 0x134d28 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stclt 7, cr15, [fp, #992]! @ 0x3e0 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ - blt 0xfedb280c │ │ │ │ + blt 0xfedb294c │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ - blt 0xfecb2814 │ │ │ │ + blt 0xfecb2954 │ │ │ │ streq pc, [r6], #-111 @ 0xffffff91 │ │ │ │ - ldclt 7, cr15, [pc, #992] @ 0x134c08 │ │ │ │ + ldclt 7, cr15, [pc, #992] @ 0x134d48 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ - bllt 0xff372814 │ │ │ │ + bllt 0xff372954 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ ldclt 7, cr15, [r3, #992] @ 0x3e0 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ ldcllt 7, cr15, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00b3f7f8 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stclt 7, cr15, [r7, #992] @ 0x3e0 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ stclt 7, cr15, [r3, #992] @ 0x3e0 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ - ldcllt 7, cr15, [pc, #-992]! @ 0x134488 │ │ │ │ + ldcllt 7, cr15, [pc, #-992]! @ 0x1345c8 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ svclt 0x00a3f7f8 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x009ff7f8 │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ stmialt pc, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [fp], #-111 @ 0xffffff91 │ │ │ │ ldclt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ - cmnpeq r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r0, sl, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsmi pc, r0, sl, asr #12 │ │ │ │ + sbcspl pc, r8, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d9 │ │ │ │ @ instruction: 0xf14b3248 │ │ │ │ vrecps.f32 , q5, │ │ │ │ - vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d16, d0[0] │ │ │ │ @ instruction: 0xf64a012e │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ - blmi 0x23496c │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ + blmi 0x234aac │ │ │ │ rsbcc pc, sl, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xff68f14b │ │ │ │ addseq fp, r7, #12, 10 @ 0x3000000 │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ - eorseq r2, r4, r0, lsr #15 │ │ │ │ + eorseq r2, r4, r0, lsl #18 │ │ │ │ + eorseq r2, r4, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8bad0 │ │ │ │ + bl 0xfec8bc10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - vhadd.s8 d18, d2, d0 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + @ instruction: 0xf6422000 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ addscs r0, r1, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1149000 │ │ │ │ svclt 0x0000fc63 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmpl ip, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r7, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d8b085 │ │ │ │ addsmi r3, r8, #0 │ │ │ │ rscshi pc, ip, r0, lsl #1 │ │ │ │ @ instruction: 0x46156813 │ │ │ │ - blcs 0x13d920 │ │ │ │ + blcs 0x13da60 │ │ │ │ tstphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r5], -lr, lsr #12 │ │ │ │ - blcc 0x272a80 │ │ │ │ - blcs 0x403534 │ │ │ │ + blcc 0x272bc0 │ │ │ │ + blcs 0x403674 │ │ │ │ tstphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf857a701 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ - andseq r4, r3, r1, lsr #18 │ │ │ │ - andseq r4, r3, r9, ror r9 │ │ │ │ - andseq r4, r3, r9, ror #18 │ │ │ │ - andseq r4, r3, sp, ror #18 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ + andseq r4, r3, r1, ror #20 │ │ │ │ + @ instruction: 0x00134ab9 │ │ │ │ + andseq r4, r3, r9, lsr #21 │ │ │ │ + andseq r4, r3, sp, lsr #21 │ │ │ │ streq pc, [r8, #-262] @ 0xfffffefa │ │ │ │ @ instruction: 0xf104682b │ │ │ │ tstlt fp, r1, lsl #18 │ │ │ │ ldrb r4, [r3, ip, asr #12] │ │ │ │ ldrb r3, [r2, r8, lsl #12] │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrmi r8, [sl], sp, ror #1 │ │ │ │ - blx 0x1fd64e │ │ │ │ + blx 0x1fd78e │ │ │ │ @ instruction: 0xf8d8f000 │ │ │ │ - bl 0x2009a4 │ │ │ │ + bl 0x200ae4 │ │ │ │ @ instruction: 0xf10b0b00 │ │ │ │ andspl r0, sl, r4, lsl #10 │ │ │ │ eorne pc, ip, fp, asr #17 │ │ │ │ andls pc, r4, fp, asr #17 │ │ │ │ strbmi r2, [r8], -r4, lsl #2 │ │ │ │ @ instruction: 0xff74f105 │ │ │ │ movweq pc, #24842 @ 0x610a @ │ │ │ │ svceq 0x0004f845 │ │ │ │ - b 0x14fc9b8 │ │ │ │ + b 0x14fcaf8 │ │ │ │ @ instruction: 0xf10a0c83 │ │ │ │ @ instruction: 0xf8db0308 │ │ │ │ strcs r2, [r1, -r0] │ │ │ │ @ instruction: 0x0e83ea4f │ │ │ │ stmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ ldrmi ip, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0xf8dc2601 │ │ │ │ stmdbcc r1, {ip} │ │ │ │ vmla.i8 d2, d0, d11 │ │ │ │ ldm pc, {r0, r4, r5, r7, pc}^ @ │ │ │ │ - ldclcc 0, cr15, [pc, #-4]! @ 0x1349e0 │ │ │ │ + ldclcc 0, cr15, [pc, #-4]! @ 0x134b20 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ strvs r4, [r6], -r5, asr #10 │ │ │ │ - b 0x1503f4c │ │ │ │ + b 0x150408c │ │ │ │ ldrmi r0, [r4], r6, lsl #29 │ │ │ │ @ instruction: 0xf8dc4676 │ │ │ │ stmdbcc r1, {ip} │ │ │ │ vmla.i8 d2, d0, d11 │ │ │ │ ldm pc, {r0, r2, r4, r7, pc}^ @ │ │ │ │ cdpcs 0, 4, cr15, cr0, cr1, {0} │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ - blpl 0x2c22e8 │ │ │ │ + blpl 0x2c2428 │ │ │ │ ssatmi r2, #23, lr, asr #28 │ │ │ │ stceq 0, cr15, [r3], {111} @ 0x6f │ │ │ │ - blcc 0x17ce2c │ │ │ │ + blcc 0x17cf6c │ │ │ │ svclt 0x00b8428f │ │ │ │ ldrmi r4, [r9], #-1551 @ 0xfffff9f1 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ stmdavs sl!, {r2, r4, r7, r9, sl, lr} │ │ │ │ movweq lr, #60161 @ 0xeb01 │ │ │ │ eorne pc, r0, r2, asr #16 │ │ │ │ @ instruction: 0xf8524662 │ │ │ │ @@ -299414,78 +299496,78 @@ │ │ │ │ @ instruction: 0x0ec6ea4f │ │ │ │ @ instruction: 0x46b6e7bf │ │ │ │ stceq 0, cr15, [r7], {111} @ 0x6f │ │ │ │ strb r2, [lr, r8, lsl #2] │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ @ instruction: 0x4694e7d8 │ │ │ │ ssatmi lr, #23, r6, asr #15 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0x134bc8 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0x134d08 │ │ │ │ strb r2, [r4, r1, lsl #2] │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d846b6 │ │ │ │ @ instruction: 0xf04f6004 │ │ │ │ - blx 0x437b62 │ │ │ │ + blx 0x437ca2 │ │ │ │ cdpls 1, 0, cr6, cr2, cr1, {0} │ │ │ │ stmdavs r9, {r0, r4, r5, sl, lr}^ │ │ │ │ vseleq.f64 d15, d14, d1 │ │ │ │ @ instruction: 0xf8dce7a1 │ │ │ │ @ instruction: 0xf10c1004 │ │ │ │ - blx 0x177ada │ │ │ │ + blx 0x177c1a │ │ │ │ str pc, [sl, r6, lsl #12] │ │ │ │ stceq 1, cr15, [r8], {12} │ │ │ │ @ instruction: 0xf8dce799 │ │ │ │ ldrtmi r1, [r6], r4 │ │ │ │ ldrdvs pc, [r4], -r8 │ │ │ │ ldceq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ tstpvs r1, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r9, [r1], #-3587 @ 0xfffff1fd │ │ │ │ @ instruction: 0xf1c16849 │ │ │ │ ldr r0, [ip, r0, lsl #24] │ │ │ │ @ instruction: 0xe78646b6 │ │ │ │ @ instruction: 0xf10a1e7a │ │ │ │ ldrmi r0, [r3], #-257 @ 0xfffffeff │ │ │ │ rsbsmi r6, pc, #-1073741765 @ 0xc000003b │ │ │ │ - beq 0x1b0c30 │ │ │ │ + beq 0x1b0d70 │ │ │ │ stmdbcs r2, {r0, r1, r2, r3, r4, lr} │ │ │ │ @ instruction: 0xf47f616f │ │ │ │ andlt sl, r5, r3, asr pc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, ip, asr #12 │ │ │ │ + subvs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ subcs r4, r6, #21504 @ 0x5400 │ │ │ │ cdp2 1, 3, cr15, cr2, cr11, {2} │ │ │ │ ldr r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - blmi 0x574ff0 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x575130 │ │ │ │ andls r2, r0, r3, asr #5 │ │ │ │ - blx 0x1070f92 │ │ │ │ - vhadd.s8 d18, d2, d0 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + blx 0x10710d2 │ │ │ │ + @ instruction: 0xf6422000 │ │ │ │ + vorr.i32 d17, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ addscs r0, r1, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1149000 │ │ │ │ movwcs pc, #2863 @ 0xb2f @ │ │ │ │ mrcle 8, 7, r6, cr15, cr11, {0} │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + msrvs R12_fiq, ip │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andspl pc, r0, ip, asr #12 │ │ │ │ + subsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ subcs r4, pc, #1024 @ 0x400 │ │ │ │ cdp2 1, 0, cr15, cr10, cr11, {2} │ │ │ │ - eorseq r2, r4, r0, ror #15 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r8, lsr #18 │ │ │ │ + eorseq r2, r4, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec8bd88 │ │ │ │ + bl 0xfec8bec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vsubw.s8 , q8, d12 │ │ │ │ @ instruction: 0x460d2397 │ │ │ │ addmi r6, r8, #1638400 @ 0x190000 │ │ │ │ ldmdavs ip, {r0, r3, r4, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0x46942330 │ │ │ │ @@ -299497,21 +299579,21 @@ │ │ │ │ ldm ip, {r0, r1, r2, r3} │ │ │ │ stm lr, {r0, r1, r2, r3} │ │ │ │ rscvs r0, r5, #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd38 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ - blmi 0x1b4c9c │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ + blmi 0x1b4ddc │ │ │ │ @ instruction: 0xf14b2278 │ │ │ │ svclt 0x0000fdd1 │ │ │ │ - eorseq r2, r4, ip, lsl #16 │ │ │ │ + eorseq r2, r4, r4, asr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ addlt r4, r2, r4, lsl r6 │ │ │ │ strmi r1, [r6], -sl, asr #28 │ │ │ │ @@ -299547,89 +299629,89 @@ │ │ │ │ @ instruction: 0xf04f0208 │ │ │ │ ldrmi r0, [r0], -r1, lsl #16 │ │ │ │ stmdbcc r1, {r0, fp, sp, lr} │ │ │ │ vmla.i8 d2, d0, d11 │ │ │ │ ldm pc, {r3, r6, r7, pc}^ @ │ │ │ │ ldrne pc, [r9, -r1] │ │ │ │ svcpl 0x005f5f5f │ │ │ │ - ldrbls r6, [pc, #-610] @ 0x134a3e │ │ │ │ + ldrbls r6, [pc, #-610] @ 0x134b7e │ │ │ │ stmdavc fp!, {r0, r2, r7, r8, r9, sl, ip} │ │ │ │ @ instruction: 0xe7bd7033 │ │ │ │ adcmi pc, r4, r1, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64c460b │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vsubl.s8 q11, d16, d8 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1806800 │ │ │ │ str pc, [pc, r3, ror #27]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ smladcs r1, r0, r6, r4 │ │ │ │ stmdbcc r1, {r0, fp, sp, lr} │ │ │ │ vmla.i8 d2, d0, d11 │ │ │ │ ldm pc, {r1, r2, r5, r7, pc}^ @ │ │ │ │ streq pc, [r7], -r1 │ │ │ │ - blcc 0x10039cc │ │ │ │ + blcc 0x1003b0c │ │ │ │ cdppl 3, 3, cr4, cr11, cr3, {2} │ │ │ │ rsbseq r0, pc, ip, asr #12 │ │ │ │ strmi r6, [r9], r1, ror #16 │ │ │ │ @ instruction: 0xdd0d2900 │ │ │ │ strtmi r2, [r9], -r0, lsl #8 │ │ │ │ strcc r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf7ff4446 │ │ │ │ ldrtmi pc, [sp], #-3959 @ 0xfffff089 @ │ │ │ │ ldmib sp, {r0, r5, r7, r8, sl, lr}^ │ │ │ │ mvnsle r2, r0, lsl #6 │ │ │ │ @ instruction: 0xf8544614 │ │ │ │ - blcc 0x183924 │ │ │ │ + blcc 0x183a64 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ smlabbge r1, r6, r0, r8 │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ - andseq r4, r3, fp, ror #26 │ │ │ │ - andseq r4, r3, r7, ror #26 │ │ │ │ - andseq r4, r3, r1, ror #26 │ │ │ │ - andseq r4, r3, r3, lsr #24 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ + andseq r4, r3, fp, lsr #29 │ │ │ │ + andseq r4, r3, r7, lsr #29 │ │ │ │ + andseq r4, r3, r1, lsr #29 │ │ │ │ + andseq r4, r3, r3, ror #26 │ │ │ │ @ instruction: 0xe7c900bf │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x152ec34 │ │ │ │ + b 0x152ed74 │ │ │ │ ldr r0, [r3, r8, asr #17]! │ │ │ │ @ instruction: 0xe7c100ff │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ andcc lr, r8, #24379392 @ 0x1740000 │ │ │ │ strtmi lr, [r2], -lr, asr #15 │ │ │ │ vabd.s8 q15, , q6 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ stmdavs r0, {r0, r1, r2, r4, r7, r8, sp}^ │ │ │ │ ldceq 0, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ - blx 0x44eeaa │ │ │ │ + blx 0x44efea │ │ │ │ @ instruction: 0xf1c31100 │ │ │ │ - bl 0x174da8 │ │ │ │ + bl 0x174ee8 │ │ │ │ stmdavs r9, {r7, r8}^ │ │ │ │ @ instruction: 0xf707fb01 │ │ │ │ stmdavs r1, {r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x180dbe │ │ │ │ + blx 0x180efe │ │ │ │ ldr pc, [r5, r7, lsl #14] │ │ │ │ orrpl pc, ip, fp, asr #4 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf04f6840 │ │ │ │ stmdavs r9, {r4, r5, sl, fp}^ │ │ │ │ tstpne r0, ip, lsl #22 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ - blx 0x18f4e2 │ │ │ │ + blx 0x18f622 │ │ │ │ str pc, [r3, r8, lsl #16] │ │ │ │ strbmi r6, [r7], -r1, asr #16 │ │ │ │ - blx 0x180dea │ │ │ │ + blx 0x180f2a │ │ │ │ ldrtmi pc, [r8], r7, lsl #14 @ │ │ │ │ svcls 0x0000e75c │ │ │ │ addmi r6, pc, #8323072 @ 0x7f0000 │ │ │ │ svcge 0x0027f77f │ │ │ │ strmi r9, [sl], r0, lsl #30 │ │ │ │ stmpl r2, {r0, r3, r4, r7, sl, fp, ip} │ │ │ │ eorne pc, r1, r7, asr r8 @ │ │ │ │ @@ -299647,197 +299729,197 @@ │ │ │ │ movweq pc, #4362 @ 0x110a @ │ │ │ │ ldrmi r4, [sl], r2, lsl #12 │ │ │ │ addsmi r6, r9, #4784128 @ 0x490000 │ │ │ │ fstmiaxle r9!, {d25-d24} @ Deprecated │ │ │ │ @ instruction: 0xf7ffe701 │ │ │ │ strcs pc, [r0], #-3409 @ 0xfffff2af │ │ │ │ @ instruction: 0xf64ce6fd │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ - blmi 0x1b4ef4 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blmi 0x1b5034 │ │ │ │ @ instruction: 0xf14b22f8 │ │ │ │ svclt 0x0000fca5 │ │ │ │ - eorseq r2, r4, ip, lsr #16 │ │ │ │ + eorseq r2, r4, r4, ror r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r4, fp, lsl #16 │ │ │ │ strmi r4, [r2], -ip, lsl #12 │ │ │ │ - blcs 0x403a68 │ │ │ │ + blcs 0x403ba8 │ │ │ │ sbchi pc, lr, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606675f │ │ │ │ eorcc r2, r9, #1073741830 @ 0x40000006 │ │ │ │ svcvs 0x004c3bcc │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf02f6811 │ │ │ │ strcc pc, [r4], #-2357 @ 0xfffff6cb │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdavs r1, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ - adcsvs pc, r0, sp, asr #12 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf922f02f │ │ │ │ ldmdavs r1, {r0, r1, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - rsbvc pc, r0, r8, asr #12 │ │ │ │ + adceq pc, r8, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf91af02f │ │ │ │ ldmib r2, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf02f002e │ │ │ │ bfi pc, r1, #18, #9 @ │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ - subsvc pc, r0, r6, asr #12 │ │ │ │ + addseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf908f02f │ │ │ │ @ instruction: 0xf104e7d1 │ │ │ │ strcs r0, [r1], -r8, lsl #2 │ │ │ │ stmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - blcs 0x403af4 │ │ │ │ + blcs 0x403c34 │ │ │ │ mrshi pc, R8_usr @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strhi r3, [r4], #306 @ 0x132 │ │ │ │ orrsls r8, r1, r4, lsl #9 │ │ │ │ @ instruction: 0x31a1ae84 │ │ │ │ eorscs r6, r0, r3, ror #16 │ │ │ │ orrpl pc, ip, fp, asr #4 │ │ │ │ orrscs pc, r7, r0, asr #5 │ │ │ │ - blx 0x141f36 │ │ │ │ + blx 0x142076 │ │ │ │ stmdavs r8, {r0, r1, r8, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r1, [sp], -r1, asr #17 │ │ │ │ stmdbcs r0, {r0, r3, r7, r8, fp, sp, lr} │ │ │ │ adcshi pc, r5, r0 │ │ │ │ usada8mi r8, r0, r6, r4 │ │ │ │ ldmdavc r1, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - subvc pc, r8, ip, asr #4 │ │ │ │ + addseq pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf02f │ │ │ │ ldmdahi r1, {r0, r2, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - andsvc pc, r8, r4, asr #12 │ │ │ │ + rsbeq pc, r0, r5, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f02f │ │ │ │ ldmdahi r1, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - adcsvs pc, r0, sp, asr #12 │ │ │ │ + rscsvc pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf8ccf02f │ │ │ │ @ instruction: 0x0076e795 │ │ │ │ stmiavs r4!, {r0, r1, r5, r6, fp, sp, lr} │ │ │ │ andls r4, r2, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf0002c01 │ │ │ │ vhadd.s8 d24, d26, d3 │ │ │ │ - vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf02f002f │ │ │ │ svccs 0x0000f8bd │ │ │ │ - bls 0x1ec4c0 │ │ │ │ + bls 0x1ec600 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - beq 0x1710c0 │ │ │ │ + beq 0x171200 │ │ │ │ stccs 4, cr2, [r0], {-0} │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4104 @ 0x1008 @ │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ @ instruction: 0x46294610 │ │ │ │ @ instruction: 0xf7ff9202 │ │ │ │ - bls 0x1f4cf4 │ │ │ │ + bls 0x1f4e34 │ │ │ │ adcmi r3, r7, #16777216 @ 0x1000000 │ │ │ │ stclle 4, cr4, [lr], #200 @ 0xc8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ - vmla.i d19, d0, d0[5] │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf02f0031 │ │ │ │ @ instruction: 0x462cf89b │ │ │ │ - blcc 0x273110 │ │ │ │ - blcs 0x403bc8 │ │ │ │ + blcc 0x273250 │ │ │ │ + blcs 0x403d08 │ │ │ │ addshi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ - andseq r5, r3, r3, lsr r0 │ │ │ │ - andseq r5, r3, pc, lsr #32 │ │ │ │ - andseq r5, r3, r9, lsr #32 │ │ │ │ - andseq r4, r3, r5, lsl #29 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ + andseq r5, r3, r3, ror r1 │ │ │ │ + andseq r5, r3, pc, ror #2 │ │ │ │ + andseq r5, r3, r9, ror #2 │ │ │ │ + andseq r4, r3, r5, asr #31 │ │ │ │ @ instruction: 0xe7ab00b6 │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d20, d16, d0[5] │ │ │ │ - blmi 0xff54c8 │ │ │ │ + vaddw.s8 q11, q0, d28 │ │ │ │ + blmi 0xff5608 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf11412ad │ │ │ │ rscseq pc, r6, pc, asr #17 │ │ │ │ vaba.s8 d30, d22, d14 │ │ │ │ - vmla.i d18, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf02f002e │ │ │ │ strb pc, [r6, r3, ror #16] @ │ │ │ │ streq pc, [r8], #-261 @ 0xfffffefb │ │ │ │ strcc lr, [r8, #-1834] @ 0xfffff8d6 │ │ │ │ strtmi lr, [r5], -r1, asr #15 │ │ │ │ vaba.s8 d30, d27, d31 │ │ │ │ vsubw.s8 , q8, d12 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r7, r8, r9, sp}^ │ │ │ │ ldmdavs fp, {r4, r5, sp}^ │ │ │ │ movwcc pc, #6912 @ 0x1b00 @ │ │ │ │ - blx 0x20f7be │ │ │ │ + blx 0x20f8fe │ │ │ │ str pc, [r3, r6, lsl #12] │ │ │ │ tstcc r8, fp, asr #16 │ │ │ │ @ instruction: 0xf606fb03 │ │ │ │ @ instruction: 0xf646e745 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q8, #64 │ │ │ │ andls r0, r2, #46 @ 0x2e │ │ │ │ @ instruction: 0xf842f02f │ │ │ │ ldr r9, [r1, r2, lsl #20] │ │ │ │ - rsbcc pc, r4, r7, asr #4 │ │ │ │ + adcmi pc, ip, r7, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf83af02f │ │ │ │ - bls 0x1c0c80 │ │ │ │ + bls 0x1c0dc0 │ │ │ │ strtmi fp, [r2], r4, asr #31 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcge 0x007cf73f │ │ │ │ stmiapl r3, {r0, r1, r2, r3, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - sbcseq pc, r8, r9, asr #4 │ │ │ │ + eorcs pc, r0, r9, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ stmiavs fp!, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf02f461f │ │ │ │ stmdavs fp!, {r0, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x15b8b8 │ │ │ │ + blcs 0x15b9f8 │ │ │ │ @ instruction: 0xf8dddd1b │ │ │ │ @ instruction: 0xf6468008 │ │ │ │ - vqdmlal.s , d16, d24 │ │ │ │ + @ instruction: 0xf2c069f0 │ │ │ │ svccc 0x0004092e │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf8539202 │ │ │ │ ldrmi r0, [r0], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf7ff461f │ │ │ │ stmdavs fp!, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #8, 2 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ stcle 2, cr4, [r4, #-588] @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf02f4648 │ │ │ │ - bls 0x1f3100 │ │ │ │ + bls 0x1f3240 │ │ │ │ @ instruction: 0xf64ee7ea │ │ │ │ - vmla.i d16, d16, d0[3] │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf02e0031 │ │ │ │ @ instruction: 0xe6c9ffff │ │ │ │ - blx 0xffb730f6 │ │ │ │ + blx 0xffb73236 │ │ │ │ strb r2, [r5], r0, lsl #8 │ │ │ │ - eorseq r2, r4, ip, lsr r8 │ │ │ │ + eorseq r2, r4, r4, lsl #19 │ │ │ │ @ instruction: 0xf04fb1c2 │ │ │ │ - bl 0x178108 │ │ │ │ + bl 0x178248 │ │ │ │ ldrlt r1, [r0], #-514 @ 0xfffffdfe │ │ │ │ stmdavs ip, {r0, r1, r3, fp, sp, lr}^ │ │ │ │ andmi r3, r3, r0, lsl r1 │ │ │ │ svclt 0x000442a3 │ │ │ │ stccc 8, cr15, [r4], {81} @ 0x51 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @@ -299846,15 +299928,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04fb1c2 │ │ │ │ - bl 0x17814c │ │ │ │ + bl 0x17828c │ │ │ │ ldrlt r1, [r0], #-514 @ 0xfffffdfe │ │ │ │ stmiavs ip, {r0, r1, r3, r7, fp, sp, lr}^ │ │ │ │ andmi r3, r3, r0, lsl r1 │ │ │ │ svclt 0x000442a3 │ │ │ │ stccc 8, cr15, [ip], {81} @ 0x51 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ @@ -299863,19 +299945,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec8c390 │ │ │ │ + bl 0xfec8c4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff8 │ │ │ │ ldmdavs r3, {r0, sp} │ │ │ │ - blcs 0x403da4 │ │ │ │ + blcs 0x403ee4 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r7], -r3 │ │ │ │ stceq 13, cr0, [sp, #-52] @ 0xffffffcc │ │ │ │ andcc r1, sp, r4, lsl r4 │ │ │ │ subeq r0, r0, fp, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -299889,23 +299971,23 @@ │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ orrpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ @ instruction: 0xf04f6852 │ │ │ │ ldmdavs fp, {r4, r5, sl, fp}^ │ │ │ │ movwcc pc, #11020 @ 0x2b0c @ │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - blx 0x20f966 │ │ │ │ + blx 0x20faa6 │ │ │ │ mrscs pc, (UNDEF: 0) @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - blx 0x201a2e │ │ │ │ + blx 0x201b6e │ │ │ │ strb pc, [r4, r0] @ │ │ │ │ - blx 0x17f3212 │ │ │ │ - blcc 0x18f224 │ │ │ │ + blx 0x17f3352 │ │ │ │ + blcc 0x18f364 │ │ │ │ ldmdale r7!, {r0, r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06060d1b │ │ │ │ ldrne r0, [r4], #-1542 @ 0xfffff9fa │ │ │ │ stceq 4, cr3, [r2, #-24]! @ 0xffffffe8 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -299920,115 +300002,115 @@ │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrpl pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ orrscs pc, r7, #192, 4 │ │ │ │ eorscs r6, r0, r2, asr #16 │ │ │ │ - blx 0x14f3e2 │ │ │ │ - bl 0x201e80 │ │ │ │ - bvs 0x1736080 │ │ │ │ + blx 0x14f522 │ │ │ │ + bl 0x201fc0 │ │ │ │ + bvs 0x17361c0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strb r3, [r3, r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8c494 │ │ │ │ + bl 0xfec8c5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6462000 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ - blmi 0x1b5760 │ │ │ │ + vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x1b58a0 │ │ │ │ andls r2, r0, r3, asr #5 │ │ │ │ @ instruction: 0xff84f113 │ │ │ │ - ldrshteq r2, [r4], -r8 │ │ │ │ + eorseq r2, r4, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8c4bc │ │ │ │ + bl 0xfec8c5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ vaddhn.i16 d21, q8, q6 │ │ │ │ teqcs r0, r7 @ │ │ │ │ @ instruction: 0xf1056020 │ │ │ │ rsbvs pc, r0, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c4ec │ │ │ │ + bl 0xfec8c62c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x8f9294 │ │ │ │ + blmi 0x8f93d4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85cb083 │ │ │ │ strmi r0, [fp], -r3 │ │ │ │ @ instruction: 0xf8d26e02 │ │ │ │ - blvs 0xfe5bd5b0 │ │ │ │ + blvs 0xfe5bd6f0 │ │ │ │ ldrmi fp, [r0, sl, lsl #2] │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ vrshr.s64 q11, q6, #64 │ │ │ │ ldmdavs r2, {r0, r1, r2, r4, r7, r9, sp} │ │ │ │ cdpne 1, 6, cr11, cr1, cr4, {3} │ │ │ │ andle r4, r7, #-1610612728 @ 0xa0000008 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blne 0x5c1b40 │ │ │ │ + blne 0x5c1c80 │ │ │ │ mvnsle r4, #-1610612727 @ 0xa0000009 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ movwls r4, #5656 @ 0x1618 │ │ │ │ - stc2 7, cr15, [r0, #-264] @ 0xfffffef8 │ │ │ │ + stc2l 7, cr15, [r0], #-264 @ 0xfffffef8 │ │ │ │ rscle r2, fp, r0, lsl #16 │ │ │ │ adcsvs pc, r4, #76546048 @ 0x4900000 │ │ │ │ addscs pc, r7, #192, 4 │ │ │ │ ldmdavs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ andlt r4, r3, r8, lsl r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - rsbseq sl, sp, r0, lsl #23 │ │ │ │ + rsbseq sl, sp, r0, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8c57c │ │ │ │ + bl 0xfec8c6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ andls r4, r1, #24, 12 @ 0x1800000 │ │ │ │ @ instruction: 0xffaaf7ff │ │ │ │ @ instruction: 0x4601b170 │ │ │ │ strtmi r9, [r0], -r1, lsl #20 │ │ │ │ - mrc 6, 7, APSR_nzcv, cr0, cr10, {6} │ │ │ │ + mrc 6, 2, APSR_nzcv, cr0, cr10, {6} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8c5c0 │ │ │ │ + bl 0xfec8c700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1548 @ 0x60c │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff9201 │ │ │ │ msrlt (UNDEF: 120), r7 │ │ │ │ strtmi r9, [r1], -r1, lsl #20 │ │ │ │ - mcr 6, 6, pc, cr14, cr10, {6} @ │ │ │ │ + mcr 6, 1, pc, cr14, cr10, {6} @ │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ svclt 0x0000e7f3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c604 │ │ │ │ + bl 0xfec8c744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ and r4, r7, r5, lsl #12 │ │ │ │ ldc2l 0, cr15, [r6, #140]! @ 0x8c │ │ │ │ andsle r1, r0, sp, lsr #16 │ │ │ │ strle r1, [lr], #-2987 @ 0xfffff455 │ │ │ │ smlabble lr, r4, r2, r4 │ │ │ │ @@ -300041,46 +300123,46 @@ │ │ │ │ @ instruction: 0xf06fd1ea │ │ │ │ ldrmi r0, [r8], -sp, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec8c658 │ │ │ │ + bl 0xfec8c798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ - blle 0x2ff468 │ │ │ │ + blle 0x2ff5a8 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ ldrmi r1, [r8], -r2, asr #17 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0036f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ addscc pc, r9, r0, lsl #10 │ │ │ │ ldrsbcc pc, [r8], #128 @ 0x80 @ │ │ │ │ strle r0, [lr], #-1818 @ 0xfffff8e6 │ │ │ │ svceq 0x0002f013 │ │ │ │ - cmpppl r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + orrsvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rscseq pc, r4, sl, asr #4 │ │ │ │ + eorscs pc, ip, sl, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ vaba.s8 q10, q5, q8 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ andcs r0, r0, #46 @ 0x2e │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c6cc │ │ │ │ + bl 0xfec8c80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x17f8e54 │ │ │ │ + blmi 0x17f8f94 │ │ │ │ vst4. {d27-d30}, [pc :128], r4 │ │ │ │ smlabtcs r0, r3, r2, r7 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ cmnls r3, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmda ip, {r0, r1, r2, r3, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf179a801 │ │ │ │ @@ -300094,15 +300176,15 @@ │ │ │ │ ldrcc r4, [r0], #-1766 @ 0xfffff91a │ │ │ │ ldceq 1, cr15, [r0], {12} │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ ldceq 8, cr15, [r0], {68} @ 0x44 │ │ │ │ stcne 8, cr15, [ip], {68} @ 0x44 │ │ │ │ stccs 8, cr15, [r8], {68} @ 0x44 │ │ │ │ stccc 8, cr15, [r4], {68} @ 0x44 │ │ │ │ - strhle r4, [pc, #86] @ 0x135582 │ │ │ │ + strhle r4, [pc, #86] @ 0x1356c2 │ │ │ │ movteq pc, #20749 @ 0x510d @ │ │ │ │ subeq pc, r1, #1073741825 @ 0x40000001 │ │ │ │ orreq pc, r5, sp, lsl #2 │ │ │ │ tstcc r0, #24, 16 @ 0x180000 │ │ │ │ andscc r6, r0, #16 │ │ │ │ @ instruction: 0xf853428b │ │ │ │ @ instruction: 0xf8420c0c │ │ │ │ @@ -300166,19 +300248,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf180e7ee │ │ │ │ svclt 0x0000fafd │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c84c │ │ │ │ + bl 0xfec8c98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf24b0e58 │ │ │ │ vshl.s64 d21, d4, #0 │ │ │ │ - blmi 0xb7ecb8 │ │ │ │ + blmi 0xb7edf8 │ │ │ │ vst4. {d27-d30}, [pc :128], r7 │ │ │ │ smlabtcs r0, r3, r2, r7 │ │ │ │ ldmdavs fp, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf16e0300 │ │ │ │ stmdavs fp!, {r1, r3, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf649bb3b │ │ │ │ @@ -300191,53 +300273,53 @@ │ │ │ │ teqpeq r0, #-2147483608 @ p-variant is OBSOLETE @ 0x80000028 │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ stmdale r8, {r8, r9} │ │ │ │ movwcs pc, #15116 @ 0x3b0c @ │ │ │ │ svccs 0x0001f811 │ │ │ │ eorseq pc, r0, r2, lsr #3 │ │ │ │ stmdacs r9, {r4, r5, r8, r9, fp, ip, sp} │ │ │ │ - bcs 0xcebe88 │ │ │ │ + bcs 0xcebfc8 │ │ │ │ strcs lr, [r4], #-2819 @ 0xfffff4fd │ │ │ │ tstcc r1, r8, lsl #30 │ │ │ │ mcreq 1, 0, pc, cr1, cr14, {5} @ │ │ │ │ stmdavc sl, {r0, ip, lr, pc} │ │ │ │ strtmi lr, [r3], -r6, ror #15 │ │ │ │ - bmi 0x4cd778 │ │ │ │ - bls 0x1a8f710 │ │ │ │ + bmi 0x4cd8b8 │ │ │ │ + bls 0x1a8f850 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ tstle r3, r0, lsl #4 │ │ │ │ rsblt r4, r7, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movwls sl, #6147 @ 0x1803 │ │ │ │ mcr2 7, 7, pc, cr12, cr15, {7} @ │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf89dd1e9 │ │ │ │ @ instruction: 0xf10d208e │ │ │ │ strb r0, [r4, lr, lsl #3] │ │ │ │ - blx 0xfe871d00 │ │ │ │ + blx 0xfe871e40 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c90c │ │ │ │ + bl 0xfec8ca4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490e58 │ │ │ │ vaddhn.i16 d22, q8, q14 │ │ │ │ - blmi 0xe7e978 │ │ │ │ + blmi 0xe7eab8 │ │ │ │ vst4. {d27-d30}, [pc :128], r5 │ │ │ │ smlabtcs r0, r3, r2, r7 │ │ │ │ ldmdavs fp, {r0, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9363 │ │ │ │ @ instruction: 0xf16e0300 │ │ │ │ stmdavs r3!, {r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ ldmdavc fp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdage r1, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ mcr2 7, 6, pc, cr2, cr15, {7} @ │ │ │ │ - blmi 0xc21d04 │ │ │ │ - blls 0x1a0f7b0 │ │ │ │ + blmi 0xc21e44 │ │ │ │ + blls 0x1a0f8f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ andcs fp, r0, r5, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf10d2503 │ │ │ │ @@ -300247,86 +300329,86 @@ │ │ │ │ @ instruction: 0xf04f2b09 │ │ │ │ stmdale r9, {r8, r9} │ │ │ │ movwcs pc, #15118 @ 0x3b0e @ │ │ │ │ svccs 0x0001f811 │ │ │ │ ldceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf1bc3b30 │ │ │ │ ldmible r5!, {r0, r3, r8, r9, sl, fp}^ │ │ │ │ - bl 0x200048 │ │ │ │ + bl 0x200188 │ │ │ │ svclt 0x00082000 │ │ │ │ stccc 1, cr3, [r1, #-4] │ │ │ │ @ instruction: 0xf64cd1e7 │ │ │ │ - vqdmlsl.s , d0, d0[4] │ │ │ │ + vabdl.s8 q11, d16, d24 │ │ │ │ @ instruction: 0xf64c072e │ │ │ │ - vmla.f d21, d0, d0[4] │ │ │ │ + vaddw.s8 q11, q8, d24 │ │ │ │ strcs r0, [r3], -lr, lsr #2 │ │ │ │ @ instruction: 0xf04f2232 │ │ │ │ @ instruction: 0xf1a20e0a │ │ │ │ - blcs 0x376478 │ │ │ │ + blcs 0x3765b8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x4eb7e6 │ │ │ │ + blx 0x4eb926 │ │ │ │ @ instruction: 0xf8112303 │ │ │ │ @ instruction: 0xf1a22f01 │ │ │ │ - blcc 0xd3888c │ │ │ │ + blcc 0xd389cc │ │ │ │ svceq 0x0009f1bc │ │ │ │ - bcs 0xcebfa8 │ │ │ │ + bcs 0xcec0e8 │ │ │ │ strcs lr, [r5, #-2819] @ 0xfffff4fd │ │ │ │ tstcc r1, r8, lsl #30 │ │ │ │ andle r3, r1, r1, lsl #28 │ │ │ │ strb r7, [r6, sl, lsl #16]! │ │ │ │ svclt 0x00c84285 │ │ │ │ str r6, [sl, r7, lsr #32]! │ │ │ │ - blx 0xa71df0 │ │ │ │ + blx 0xa71f30 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8c9fc │ │ │ │ + bl 0xfec8cb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ movwcs r2, #3 │ │ │ │ @ instruction: 0xf7ff9203 │ │ │ │ rorslt pc, r9, #26 @ │ │ │ │ strmi r2, [r1], -r0, lsl #6 │ │ │ │ strtmi r9, [r8], -r3, lsl #20 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf9d2f177 │ │ │ │ - ble 0x1ff828 │ │ │ │ - blx 0x971d36 │ │ │ │ + ble 0x1ff968 │ │ │ │ + blx 0x971e76 │ │ │ │ submi r6, r0, #0, 16 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd30 │ │ │ │ ldrb r0, [r3, sp]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec8ca50 │ │ │ │ + bl 0xfec8cb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d10ff0 │ │ │ │ addlt ip, r3, ip │ │ │ │ movw lr, #2513 @ 0x9d1 │ │ │ │ - bl 0x44fc88 │ │ │ │ - bne 0xff5b606c │ │ │ │ + bl 0x44fdc8 │ │ │ │ + bne 0xff5b61ac │ │ │ │ movwle r4, #45698 @ 0xb282 │ │ │ │ svclt 0x00964281 │ │ │ │ ldrbtmi r1, [r0], #-2240 @ 0xfffff740 │ │ │ │ andlt r1, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf6414603 │ │ │ │ vaddl.s8 q10, d16, d20 │ │ │ │ - bl 0xfec35ae4 │ │ │ │ + bl 0xfec35c24 │ │ │ │ @ instruction: 0xf64c0c0e │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d22, d16, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ smlabtgt r0, sp, r9, lr │ │ │ │ @ instruction: 0xf17f2101 │ │ │ │ pli [fp, r1 @ ] │ │ │ │ - svclt 0x0000f939 │ │ │ │ + svclt 0x0000f899 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0070f8cc │ │ │ │ @ instruction: 0x4605b09b │ │ │ │ eorcs r4, r0, #180, 22 @ 0x2d000 │ │ │ │ tstls ip, r0, lsl r8 │ │ │ │ @@ -300335,110 +300417,110 @@ │ │ │ │ @ instruction: 0xf16e0300 │ │ │ │ @ instruction: 0xf8d5ee28 │ │ │ │ @ instruction: 0xf1b88418 │ │ │ │ vpmax.f32 d16, d0, d0 │ │ │ │ @ instruction: 0xf8d5828a │ │ │ │ strcs r6, [r0], #-1056 @ 0xfffffbe0 │ │ │ │ streq lr, [r8, r6, lsl #22] │ │ │ │ - bleq 0x273a48 │ │ │ │ - blx 0xffb71eb0 │ │ │ │ + bleq 0x273b88 │ │ │ │ + blx 0xffb71ff0 │ │ │ │ adcsmi r4, r7, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d5d1f8 │ │ │ │ @ instruction: 0xf1b9941c │ │ │ │ stcle 15, cr0, [sl, #-0] │ │ │ │ strtvs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ streq lr, [r9, r6, lsl #22] │ │ │ │ - bleq 0x273a68 │ │ │ │ - blx 0xff771ed0 │ │ │ │ + bleq 0x273ba8 │ │ │ │ + blx 0xff772010 │ │ │ │ adcsmi r4, r7, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf7e1d1f8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #39451 @ 0x9a1b │ │ │ │ @ instruction: 0xf0371e9f │ │ │ │ @ instruction: 0xf0400702 │ │ │ │ stmiavs sl!, {r0, r1, r3, r7, r9, pc}^ │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe1f4384 │ │ │ │ + blx 0xfe1f44c4 │ │ │ │ addseq r6, fp, sl, lsr #18 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf882fa92 │ │ │ │ strtmi r6, [r3], #-2410 @ 0xfffff696 │ │ │ │ - blt 0x5d0300 │ │ │ │ + blt 0x5d0440 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ stmibvs sl!, {r1, r2, r9, ip, pc} │ │ │ │ - blt 0x5c095c │ │ │ │ + blt 0x5c0a9c │ │ │ │ movwls r4, #42003 @ 0xa413 │ │ │ │ - blx 0xfe610210 │ │ │ │ - bl 0xfeb73f74 │ │ │ │ + blx 0xfe610350 │ │ │ │ + bl 0xfeb740b4 │ │ │ │ movwls r0, #29450 @ 0x730a │ │ │ │ @ instruction: 0xf1a39b09 │ │ │ │ - blx 0xfedf657c │ │ │ │ - b 0x1532784 │ │ │ │ + blx 0xfedf66bc │ │ │ │ + b 0x15328c4 │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x13e580 │ │ │ │ + blcs 0x13e6c0 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ cmppvs r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, r7, #64 @ 0x40 │ │ │ │ - b 0x151c5a8 │ │ │ │ - bls 0x3b87b8 │ │ │ │ + b 0x151c6e8 │ │ │ │ + bls 0x3b88f8 │ │ │ │ strteq pc, [r8], #-2261 @ 0xfffff72b │ │ │ │ - blt 0x9fbc14 │ │ │ │ + blt 0x9fbd54 │ │ │ │ movwls r4, #46430 @ 0xb55e │ │ │ │ uasxmi fp, lr, r8 │ │ │ │ @ instruction: 0xf10844b0 │ │ │ │ @ instruction: 0xf7dd020f │ │ │ │ @ instruction: 0xf014fdb5 │ │ │ │ @ instruction: 0xf04064a0 │ │ │ │ - ldc 0, cr8, [pc, #632] @ 0x135c30 │ │ │ │ + ldc 0, cr8, [pc, #632] @ 0x135d70 │ │ │ │ andcs r7, r5, #119808 @ 0x1d400 │ │ │ │ strcc pc, [r8], #-2261 @ 0xfffff72b │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ stc 6, cr4, [sp, #128] @ 0x80 │ │ │ │ movwcs r7, #11010 @ 0x2b02 │ │ │ │ stc2 7, cr15, [r4, #-900] @ 0xfffffc7c │ │ │ │ - blvc 0x1cf1050 │ │ │ │ + blvc 0x1cf1190 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ @ instruction: 0xf0003fff │ │ │ │ - blls 0x316378 │ │ │ │ + blls 0x3164b8 │ │ │ │ strtmi r2, [r0], -r7, lsl #4 │ │ │ │ - blvc 0x1f101c │ │ │ │ + blvc 0x1f115c │ │ │ │ tstpeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1073 @ 0x431 │ │ │ │ @ instruction: 0xf7e12322 │ │ │ │ mcrrne 12, 14, pc, r2, cr15 @ │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf1009b07 │ │ │ │ @ instruction: 0xf8d50110 │ │ │ │ - bl 0x1f6a2c │ │ │ │ + bl 0x1f6b6c │ │ │ │ stmiavs fp!, {r0, r1, r3, r9}^ │ │ │ │ - blt 0x819e28 │ │ │ │ + blt 0x819f68 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ vmull.p8 , d0, d6 │ │ │ │ stmibvs fp!, {r9, pc}^ │ │ │ │ - blt 0x81c238 │ │ │ │ + blt 0x81c378 │ │ │ │ streq lr, [sl], -r2, lsr #23 │ │ │ │ stmiavs fp!, {r1, r2, r3, r4, sl, lr} │ │ │ │ - bleq 0x11720d8 │ │ │ │ + bleq 0x1172218 │ │ │ │ @ instruction: 0xf1089f07 │ │ │ │ - blt 0x7f8338 │ │ │ │ + blt 0x7f8478 │ │ │ │ @ instruction: 0xf0239a05 │ │ │ │ stmdals fp, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr} │ │ │ │ tsteq r8, r3, lsl #22 │ │ │ │ ldrmi r6, [r7], #-2731 @ 0xfffff555 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ tstls r6, #110592 @ 0x1b000 │ │ │ │ tstls r8, r6, lsl #22 │ │ │ │ andls r4, fp, fp, lsr r4 │ │ │ │ @ instruction: 0xf0009307 │ │ │ │ @ instruction: 0xf8cd8086 │ │ │ │ @ instruction: 0x46909034 │ │ │ │ ldrmi r9, [r1], lr, lsl #12 │ │ │ │ - strls r4, [pc, #-1630] @ 0x13540e │ │ │ │ + strls r4, [pc, #-1630] @ 0x13554e │ │ │ │ ldrbmi r4, [r5], -fp, lsl #13 │ │ │ │ mul r1, sl, r6 │ │ │ │ stmdaeq r4, {r3, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ ldc2 7, cr15, [r0], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -300455,24 +300537,24 @@ │ │ │ │ svcne 0x00fff110 │ │ │ │ @ instruction: 0x81aef000 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ ldc2 7, cr15, [r0], {255} @ 0xff │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andvs r8, r4, r8, lsr #1 │ │ │ │ - bls 0x3efa18 │ │ │ │ - bleq 0xfe3b0410 │ │ │ │ + bls 0x3efb58 │ │ │ │ + bleq 0xfe3b0550 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #22 │ │ │ │ strteq pc, [r8], #-2261 @ 0xfffff72b │ │ │ │ ldrbmi r4, [fp, #-1043] @ 0xfffffbed │ │ │ │ ldrmi fp, [r8], #3884 @ 0xf2c │ │ │ │ @ instruction: 0xf10844d8 │ │ │ │ @ instruction: 0xf7dd020f │ │ │ │ movwcs pc, #7445 @ 0x1d15 @ │ │ │ │ - ldc 3, cr9, [pc, #44] @ 0x135b20 │ │ │ │ + ldc 3, cr9, [pc, #44] @ 0x135c60 │ │ │ │ @ instruction: 0xf1087b26 │ │ │ │ @ instruction: 0xf04f0110 │ │ │ │ andcs r3, r7, #-67108861 @ 0xfc000003 │ │ │ │ andcs r9, r0, r0, lsl #6 │ │ │ │ stc 3, cr2, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf7e17b02 │ │ │ │ strmi pc, [r0], r5, ror #24 │ │ │ │ @@ -300480,44 +300562,44 @@ │ │ │ │ @ instruction: 0x81a7f000 │ │ │ │ movwcs r6, #2542 @ 0x9ee │ │ │ │ streq pc, [r8], #-2261 @ 0xfffff72b │ │ │ │ @ instruction: 0x46414652 │ │ │ │ stmiavs ip!, {r3, r9, sl, ip, pc}^ │ │ │ │ mcr2 7, 3, pc, cr4, cr15, {7} @ │ │ │ │ vmull.p8 , d0, d6 │ │ │ │ - blls 0x315f4c │ │ │ │ + blls 0x31608c │ │ │ │ @ instruction: 0xf8d5ba24 │ │ │ │ - bl 0x1f6b5c │ │ │ │ + bl 0x1f6c9c │ │ │ │ stmiavs fp!, {r0, r1, r3, r9}^ │ │ │ │ - bleq 0x571f64 │ │ │ │ + bleq 0x5720a4 │ │ │ │ tsteq fp, r4, lsl #22 │ │ │ │ tstls r5, fp, lsl sl │ │ │ │ mrc2 7, 2, pc, cr2, cr15, {7} │ │ │ │ vmull.p8 , d0, d6 │ │ │ │ - blls 0x355f28 │ │ │ │ + blls 0x356068 │ │ │ │ ldrbmi fp, [lr], #-2590 @ 0xfffff5e2 │ │ │ │ strtmi lr, [sl], r5, ror #14 │ │ │ │ @ instruction: 0xf8dd46b3 │ │ │ │ ldmib sp, {r2, r4, r5, ip, pc}^ │ │ │ │ - blls 0x38efa4 │ │ │ │ + blls 0x38f0e4 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf1b98103 │ │ │ │ stclle 15, cr0, [sl, #-0] │ │ │ │ @ instruction: 0xf04f463b │ │ │ │ ldrbmi r0, [r7], -r0, lsl #16 │ │ │ │ ldrmi r9, [sl], r9, lsl #10 │ │ │ │ svclt 0x0000e041 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ ldmdbge r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ stmib sp, {fp, sp, lr}^ │ │ │ │ - blls 0x3043e8 │ │ │ │ + blls 0x304528 │ │ │ │ stmib sp, {r9, fp, ip, sp, pc}^ │ │ │ │ - blls 0x3447f8 │ │ │ │ + blls 0x344938 │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldrls r0, [r0, -r1, lsl #6] │ │ │ │ subscc pc, ip, sp, lsr #17 │ │ │ │ mcr2 7, 2, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0xf1104604 │ │ │ │ @ instruction: 0xf0001fff │ │ │ │ movwcs r8, #4391 @ 0x1127 │ │ │ │ @@ -300539,197 +300621,197 @@ │ │ │ │ @ instruction: 0xf00045c1 │ │ │ │ movwcs r8, #4376 @ 0x1118 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e1d1be │ │ │ │ @ instruction: 0xf06ff8ff │ │ │ │ - blmi 0xfebf7458 │ │ │ │ - blls 0x78fc90 │ │ │ │ + blmi 0xfebf7598 │ │ │ │ + blls 0x78fdd0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ ldrtmi r8, [r0], -ip, asr #2 │ │ │ │ tstcs r0, fp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf6499d0b │ │ │ │ vrsra.s64 d22, d20, #64 │ │ │ │ - bls 0x2beab4 │ │ │ │ + bls 0x2bebf4 │ │ │ │ ldmdavs r8, {r8, sp} │ │ │ │ @ instruction: 0xf16e4438 │ │ │ │ @ instruction: 0xf7e1ec62 │ │ │ │ stmdbls r5, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r3, r3, r4, lsl #18 │ │ │ │ - blx 0xf73c72 │ │ │ │ + blx 0xf73db2 │ │ │ │ sbcsle r2, r2, r0, lsl #16 │ │ │ │ andvs r9, r3, r5, lsl #22 │ │ │ │ - blls 0x31d4a8 │ │ │ │ + blls 0x31d5e8 │ │ │ │ ldrmi r3, [lr], #-1539 @ 0xfffff9fd │ │ │ │ ldrcc pc, [ip], #-2261 @ 0xfffff72b │ │ │ │ streq pc, [r3], -r6, lsr #32 │ │ │ │ - blcs 0x1454a0 │ │ │ │ + blcs 0x1455e0 │ │ │ │ @ instruction: 0xf8d5dd13 │ │ │ │ @ instruction: 0xf1032424 │ │ │ │ - bl 0x1c4098 │ │ │ │ + bl 0x1c41d8 │ │ │ │ @ instruction: 0xf8590983 │ │ │ │ strtmi r4, [r0], -r4, lsl #26 │ │ │ │ @ instruction: 0xf90ef16f │ │ │ │ - bne 0xfeebcdb4 │ │ │ │ + bne 0xfeebcef4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xff08f7df │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d2f1 │ │ │ │ stmdbcs r0, {r3, r4, sl, ip} │ │ │ │ @ instruction: 0xf8d5dd15 │ │ │ │ @ instruction: 0xf1013420 │ │ │ │ - bl 0x2040c8 │ │ │ │ + bl 0x204208 │ │ │ │ @ instruction: 0xf8590981 │ │ │ │ strtmi r4, [r0], -r4, lsl #26 │ │ │ │ @ instruction: 0xf8f6f16f │ │ │ │ - bne 0xfeebcde4 │ │ │ │ + bne 0xfeebcf24 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {6} │ │ │ │ stmdaeq r1, {r3, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d2f1 │ │ │ │ @ instruction: 0xf8d51418 │ │ │ │ strcs r0, [r1, #-1052] @ 0xfffffbe4 │ │ │ │ @ instruction: 0xf0269500 │ │ │ │ stmdane r5, {r0, r1, r9}^ │ │ │ │ strcc r4, [r5, #-1587] @ 0xfffff9cd │ │ │ │ - bl 0xfe9bf504 │ │ │ │ + bl 0xfe9bf644 │ │ │ │ @ instruction: 0xf0050585 │ │ │ │ - blne 0x15b7148 │ │ │ │ + blne 0x15b7288 │ │ │ │ mrc2 7, 7, pc, cr12, cr15, {6} │ │ │ │ - bls 0x35c944 │ │ │ │ - bls 0x28e780 │ │ │ │ - bl 0xfe9ce184 │ │ │ │ + bls 0x35ca84 │ │ │ │ + bls 0x28e8c0 │ │ │ │ + bl 0xfe9ce2c4 │ │ │ │ ldrmi r0, [sl], -fp, lsl #8 │ │ │ │ bicsvs r6, r8, pc, asr r1 │ │ │ │ andge pc, r8, r3, asr #17 │ │ │ │ - bl 0x3ce99c │ │ │ │ + bl 0x3ceadc │ │ │ │ sbcsvs r0, r3, fp, lsl #6 │ │ │ │ - bls 0x307580 │ │ │ │ + bls 0x3076c0 │ │ │ │ andsvs r6, sl, #-2147483610 @ 0x80000026 │ │ │ │ eorge pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf641e771 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf64c0395 │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ andscs r0, sp, #46 @ 0x2e │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ ldc2l 1, cr15, [sl, #372]! @ 0x174 │ │ │ │ @ instruction: 0xf860f7e1 │ │ │ │ svcpl 0x0080f516 │ │ │ │ svcge 0x005ff4bf │ │ │ │ - bleq 0x171ea4 │ │ │ │ + bleq 0x171fe4 │ │ │ │ andslt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd46da │ │ │ │ @ instruction: 0xf8cdb014 │ │ │ │ str fp, [r1, r0, lsr #32] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0067f77f │ │ │ │ - ldrtvs pc, [r4], #1612 @ 0x64c @ │ │ │ │ + ldrbtvc pc, [ip], #1612 @ 0x64c @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ eorlt pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blmi 0xfea73698 │ │ │ │ - bleq 0xfe6b2898 │ │ │ │ + blmi 0xfea737d8 │ │ │ │ + bleq 0xfe6b29d8 │ │ │ │ stcls 5, cr9, [r5, #-44] @ 0xffffffd4 │ │ │ │ - bllt 0x62ddc4 │ │ │ │ + bllt 0x62df04 │ │ │ │ ldrbmi r5, [r3], #-2387 @ 0xfffff6ad │ │ │ │ @ instruction: 0xf1085153 │ │ │ │ strcc r0, [r4], -r1, lsl #16 │ │ │ │ @ instruction: 0xf43f45c1 │ │ │ │ movwcs sl, #8011 @ 0x1f4b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf7ff4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x002bf43f │ │ │ │ @ instruction: 0xf0236803 │ │ │ │ svceq 0x009b4240 │ │ │ │ - blcs 0x17c314 │ │ │ │ - blcs 0x1e9de8 │ │ │ │ + blcs 0x17c454 │ │ │ │ + blcs 0x1e9f28 │ │ │ │ stmdavs fp, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andvs r4, fp, fp, lsr r4 │ │ │ │ ldmdbpl r3, {r0, r1, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ cmppl r3, fp, lsr #8 │ │ │ │ @ instruction: 0xf8dbe7df │ │ │ │ movwcs r0, #12288 @ 0x3000 │ │ │ │ tstcs r1, r2, lsr #12 │ │ │ │ stc2l 1, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ strcs lr, [r0], #-2007 @ 0xfffff829 │ │ │ │ @ instruction: 0xf641e57f │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ @ instruction: 0xf64c0395 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ eorcs r0, r4, #46 @ 0x2e │ │ │ │ ldmdavs fp, {r0, r8, sp} │ │ │ │ ldc2 1, cr15, [ip, #372] @ 0x174 │ │ │ │ @ instruction: 0xf802f7e1 │ │ │ │ streq pc, [r7], -pc, rrx │ │ │ │ @ instruction: 0xf641e701 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ andscs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ stc2 1, cr15, [sl, #372] @ 0x174 │ │ │ │ ldrbmi lr, [r3], -lr, lsl #15 │ │ │ │ ldrtmi r9, [sl], r9, lsl #26 │ │ │ │ smlad r4, pc, r6, r4 @ │ │ │ │ @ instruction: 0x41a4f641 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64c2404 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vmlal.s q11, d16, d0[7] │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r9} │ │ │ │ strls r2, [r0], #-257 @ 0xfffffeff │ │ │ │ ldc2 1, cr15, [r4, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xffdcf7e0 │ │ │ │ @ instruction: 0xf641e7d8 │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, sp, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ stc2l 1, cr15, [r6, #-372]! @ 0xfffffe8c │ │ │ │ @ instruction: 0xffccf7e0 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ @ instruction: 0xf641e6cb │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ eorcs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ ldc2l 1, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0xffbaf7e0 │ │ │ │ @ instruction: 0xf641e7ec │ │ │ │ vsubw.s8 q10, q8, d20 │ │ │ │ andscs r0, ip, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf64c2101 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ stc2l 1, cr15, [r4, #-372] @ 0xfffffe8c │ │ │ │ @ instruction: 0xffaaf7e0 │ │ │ │ @ instruction: 0xf17fe7dc │ │ │ │ svclt 0x0000feb5 │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8d0dc │ │ │ │ + bl 0xfec8d21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xbf9ca4 │ │ │ │ + blmi 0xbf9de4 │ │ │ │ strmi fp, [lr], -r0, lsr #1 │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r1, {r2, r3, r4, r5, r9, sp} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x6724b4 │ │ │ │ + bl 0x6725f4 │ │ │ │ tstcs r0, ip, lsr r2 │ │ │ │ @ instruction: 0xf16ea810 │ │ │ │ stmdbge r1, {r4, r8, r9, fp, sp, lr, pc} │ │ │ │ vst4.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf17b7480 │ │ │ │ @ instruction: 0xf10df8af │ │ │ │ @ instruction: 0xf10d0e04 │ │ │ │ @@ -300740,49 +300822,49 @@ │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ subsmi pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0x000fe8be │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ muleq r7, lr, r8 │ │ │ │ andeq lr, r7, ip, lsl #17 │ │ │ │ - bge 0x53e348 │ │ │ │ + bge 0x53e488 │ │ │ │ @ instruction: 0xf17b4608 │ │ │ │ @ instruction: 0xf641f8fb │ │ │ │ vsubw.s8 q10, q8, d28 │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ @ instruction: 0xf15d681b │ │ │ │ tstpcs r0, pc, asr #24 @ p-variant is OBSOLETE │ │ │ │ strmi sl, [r4], -r1, lsl #20 │ │ │ │ @ instruction: 0xf17b4608 │ │ │ │ - blmi 0x37431c │ │ │ │ - blls 0x90ffdc │ │ │ │ + blmi 0x37445c │ │ │ │ + blls 0x91011c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ eorlt r4, r0, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ mrc2 1, 2, pc, cr4, cr15, {3} │ │ │ │ addseq lr, r0, r8, lsr r5 │ │ │ │ @ instruction: 0x43a4f641 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsl #12 │ │ │ │ @ instruction: 0xf15d681b │ │ │ │ svclt 0x0000bcd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec8d1b0 │ │ │ │ + bl 0xfec8d2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ @ instruction: 0xf2c05498 │ │ │ │ @ instruction: 0x46022497 │ │ │ │ @ instruction: 0xf000b085 │ │ │ │ stmdavs r4!, {r0, r1, r2} │ │ │ │ strle r0, [r6, #-1809]! @ 0xfffff8ef │ │ │ │ - msreq SPSR_f, #69206016 @ 0x4200000 │ │ │ │ + movsne pc, #69206016 @ 0x4200000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ biceq lr, r0, r3, lsl #22 │ │ │ │ eorspl pc, r0, r3, asr r8 @ │ │ │ │ ldreq r6, [r3], #-2127 @ 0xfffff7b1 │ │ │ │ vst3.8 {d29,d31,d33}, [pc :256], r2 │ │ │ │ vsubw.s8 q10, q0, d0 │ │ │ │ vrsra.u64 q8, q8, #62 │ │ │ │ @@ -300796,33 +300878,33 @@ │ │ │ │ andcs sp, r0, r9, ror r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdane r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ umullcc pc, r8, r3, r8 @ │ │ │ │ subsle r2, r6, r2, lsl #22 │ │ │ │ - blcs 0x1ff428 │ │ │ │ + blcs 0x1ff568 │ │ │ │ sbcsle r4, r8, pc, lsr #12 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ cps #0 │ │ │ │ andls r0, r3, #148, 2 @ 0x25 │ │ │ │ @ instruction: 0xf6fa5820 │ │ │ │ - bls 0x235524 │ │ │ │ + bls 0x2353e4 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ strble r0, [ip], #1043 @ 0x413 │ │ │ │ movwmi pc, #9154 @ 0x23c2 @ │ │ │ │ @ instruction: 0xf89118e1 │ │ │ │ stmdbcs r1, {r3, r7, ip} │ │ │ │ stmdbcs r2, {r0, r1, r4, r5, r6, ip, lr, pc} │ │ │ │ - bl 0x26a7b8 │ │ │ │ + bl 0x26a8f8 │ │ │ │ ldmib r3, {r0, r1, r8, r9, ip}^ │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc], r0 │ │ │ │ vmull.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf3c20cf0 │ │ │ │ - b 0x1c3878 │ │ │ │ + b 0x1c39b8 │ │ │ │ @ instruction: 0xf5bc0c0c │ │ │ │ stmdale fp!, {r1, r6, r8, r9, sl, fp, ip}^ │ │ │ │ svcne 0x0084f5bc │ │ │ │ addshi pc, r1, r0, asr #4 │ │ │ │ svcne 0x0040f5bc │ │ │ │ @ instruction: 0xf5bcd04d │ │ │ │ svclt 0x00041f00 │ │ │ │ @@ -300831,15 +300913,15 @@ │ │ │ │ svceq 0x0010f5b2 │ │ │ │ @ instruction: 0xf5b2d820 │ │ │ │ ldmle r4!, {r5, r7, r8, r9, sl, fp} │ │ │ │ svceq 0x0081f5b2 │ │ │ │ @ instruction: 0xf104d1b1 │ │ │ │ @ instruction: 0x46280294 │ │ │ │ @ instruction: 0xf7034639 │ │ │ │ - bl 0x275520 │ │ │ │ + bl 0x2753e0 │ │ │ │ stmib r3, {r1, r2, r8, r9, ip}^ │ │ │ │ strtmi r0, [r6], #-256 @ 0xffffff00 │ │ │ │ andcs r2, r1, r2, lsl #6 │ │ │ │ addcc pc, r8, r6, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -300856,74 +300938,74 @@ │ │ │ │ subsvs r4, pc, r3, lsr #8 │ │ │ │ teqeq r3, sp @ │ │ │ │ strmi pc, [r0, -r7, lsr #32] │ │ │ │ strtmi r5, [r3], #-229 @ 0xffffff1b │ │ │ │ @ instruction: 0xe7d6605f │ │ │ │ addseq pc, r4, #4, 2 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - stc2l 6, cr15, [r8], {251} @ 0xfb │ │ │ │ + stc2 6, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ movwne lr, #27396 @ 0x6b04 │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ strmi lr, [r2], -fp, asr #15 │ │ │ │ strtmi r4, [r8], -fp, lsl #12 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ strls r0, [r0, #-1428] @ 0xfffffa6c │ │ │ │ - @ instruction: 0xf800f6ee │ │ │ │ + @ instruction: 0xff60f6ed │ │ │ │ movwne lr, #27396 @ 0x6b04 │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ @ instruction: 0x011be7bd │ │ │ │ orrseq pc, r4, r4, lsl #2 │ │ │ │ stmiapl r0!, {r0, r1, r9, ip, pc}^ │ │ │ │ - ldc2 6, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2 6, cr15, [r2], {250} @ 0xfa │ │ │ │ str r9, [r8, r3, lsl #20] │ │ │ │ svceq 0x0010f5bc │ │ │ │ ldmdble pc!, {r2, r4, r5, ip, lr, pc} @ │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf63f459c │ │ │ │ @ instruction: 0xf5bcaf52 │ │ │ │ eorsle r0, sp, r0, lsr #30 │ │ │ │ svceq 0x0030f5bc │ │ │ │ svcge 0x004bf47f │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ ldreq pc, [r4, #260] @ 0x104 │ │ │ │ - @ instruction: 0xf6f89500 │ │ │ │ - bl 0x274244 │ │ │ │ + @ instruction: 0xf6f79500 │ │ │ │ + bl 0x276104 │ │ │ │ stmib r3, {r1, r2, r8, r9, ip}^ │ │ │ │ ldr r0, [r4, r0, lsl #2] │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ svcge 0x0039f47f │ │ │ │ rscpl r0, r5, r3, lsr r1 │ │ │ │ subsvs r4, pc, r3, lsr #8 │ │ │ │ @ instruction: 0xf5bce78b │ │ │ │ andle r1, fp, r0, lsl #31 │ │ │ │ ldrtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldreq pc, [r4, #260] @ 0x104 │ │ │ │ @ instruction: 0xf6ed9500 │ │ │ │ - bl 0x275dbc │ │ │ │ + bl 0x27 TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes